TimeQuest Timing Analyzer report for Audio
Thu Jun 06 14:20:42 2024
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 12. Slow 1200mV 85C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 13. Slow 1200mV 85C Model Setup: 'audio_clock:inst3|AUD_BCK'
 14. Slow 1200mV 85C Model Setup: 'inst1|altpll_component|pll|clk[1]'
 15. Slow 1200mV 85C Model Hold: 'audio_clock:inst3|AUD_BCK'
 16. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 17. Slow 1200mV 85C Model Hold: 'inst1|altpll_component|pll|clk[1]'
 18. Slow 1200mV 85C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 19. Slow 1200mV 85C Model Recovery: 'inst1|altpll_component|pll|clk[1]'
 20. Slow 1200mV 85C Model Removal: 'inst1|altpll_component|pll|clk[1]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 42. Slow 1200mV 0C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 43. Slow 1200mV 0C Model Setup: 'audio_clock:inst3|AUD_BCK'
 44. Slow 1200mV 0C Model Setup: 'inst1|altpll_component|pll|clk[1]'
 45. Slow 1200mV 0C Model Hold: 'audio_clock:inst3|AUD_BCK'
 46. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 47. Slow 1200mV 0C Model Hold: 'inst1|altpll_component|pll|clk[1]'
 48. Slow 1200mV 0C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 49. Slow 1200mV 0C Model Recovery: 'inst1|altpll_component|pll|clk[1]'
 50. Slow 1200mV 0C Model Removal: 'inst1|altpll_component|pll|clk[1]'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Slow 1200mV 0C Model Metastability Report
 65. Fast 1200mV 0C Model Setup Summary
 66. Fast 1200mV 0C Model Hold Summary
 67. Fast 1200mV 0C Model Recovery Summary
 68. Fast 1200mV 0C Model Removal Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width Summary
 70. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 71. Fast 1200mV 0C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 72. Fast 1200mV 0C Model Setup: 'inst1|altpll_component|pll|clk[1]'
 73. Fast 1200mV 0C Model Setup: 'audio_clock:inst3|AUD_BCK'
 74. Fast 1200mV 0C Model Hold: 'audio_clock:inst3|AUD_BCK'
 75. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 76. Fast 1200mV 0C Model Hold: 'inst1|altpll_component|pll|clk[1]'
 77. Fast 1200mV 0C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 78. Fast 1200mV 0C Model Recovery: 'inst1|altpll_component|pll|clk[1]'
 79. Fast 1200mV 0C Model Removal: 'inst1|altpll_component|pll|clk[1]'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Fast 1200mV 0C Model Metastability Report
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Board Trace Model Assignments
100. Input Transition Times
101. Signal Integrity Metrics (Slow 1200mv 0c Model)
102. Signal Integrity Metrics (Slow 1200mv 85c Model)
103. Signal Integrity Metrics (Fast 1200mv 0c Model)
104. Setup Transfers
105. Hold Transfers
106. Recovery Transfers
107. Removal Transfers
108. Report TCCS
109. Report RSKM
110. Unconstrained Paths
111. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Audio                                                            ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE115F29C7                                                    ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-16 processors        ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                    ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------------+---------------------------------------+
; audio_clock:inst3|AUD_BCK         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                     ; { audio_clock:inst3|AUD_BCK }         ;
; CLOCK_27                          ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                     ; { CLOCK_27 }                          ;
; CLOCK_50                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                     ; { CLOCK_50 }                          ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                     ; { I2C_Config:inst2|mI2C_CTRL_CLK }    ;
; inst1|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27 ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[1] } ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                      ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 202.18 MHz ; 202.18 MHz      ; CLOCK_50                          ;      ;
; 291.04 MHz ; 291.04 MHz      ; I2C_Config:inst2|mI2C_CTRL_CLK    ;      ;
; 301.84 MHz ; 301.84 MHz      ; inst1|altpll_component|pll|clk[1] ;      ;
; 396.67 MHz ; 396.67 MHz      ; audio_clock:inst3|AUD_BCK         ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -3.946 ; -343.558      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -2.436 ; -83.205       ;
; audio_clock:inst3|AUD_BCK         ; -1.521 ; -36.573       ;
; inst1|altpll_component|pll|clk[1] ; -0.814 ; -0.814        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; audio_clock:inst3|AUD_BCK         ; -1.970 ; -59.029       ;
; CLOCK_50                          ; -1.024 ; -3.046        ;
; inst1|altpll_component|pll|clk[1] ; -0.096 ; -0.096        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; 0.405  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; -4.880 ; -66.110       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                     ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[1] ; 3.608 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -3.000 ; -176.475      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -1.285 ; -59.110       ;
; audio_clock:inst3|AUD_BCK         ; -1.285 ; -46.260       ;
; CLOCK_27                          ; 18.413 ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 27.479 ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                  ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -3.946 ; address[17] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.856      ;
; -3.946 ; address[17] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.856      ;
; -3.946 ; address[17] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.856      ;
; -3.946 ; address[17] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.856      ;
; -3.800 ; address[14] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.710      ;
; -3.800 ; address[14] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.710      ;
; -3.800 ; address[14] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.710      ;
; -3.800 ; address[14] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.710      ;
; -3.779 ; address[19] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.689      ;
; -3.779 ; address[19] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.689      ;
; -3.779 ; address[19] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.689      ;
; -3.779 ; address[19] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.689      ;
; -3.778 ; address[16] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.688      ;
; -3.778 ; address[16] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.688      ;
; -3.778 ; address[16] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.688      ;
; -3.778 ; address[16] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.688      ;
; -3.765 ; address[15] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.675      ;
; -3.765 ; address[15] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.675      ;
; -3.765 ; address[15] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.675      ;
; -3.765 ; address[15] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.675      ;
; -3.741 ; address[17] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.660      ;
; -3.741 ; address[17] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.660      ;
; -3.741 ; address[17] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.660      ;
; -3.741 ; address[17] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.660      ;
; -3.741 ; address[17] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.660      ;
; -3.741 ; address[17] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.660      ;
; -3.741 ; address[17] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.660      ;
; -3.741 ; address[17] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.660      ;
; -3.741 ; address[17] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.660      ;
; -3.602 ; address[4]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 4.507      ;
; -3.602 ; address[4]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 4.507      ;
; -3.602 ; address[4]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 4.507      ;
; -3.602 ; address[4]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 4.507      ;
; -3.602 ; address[14] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.521      ;
; -3.602 ; address[14] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.521      ;
; -3.602 ; address[14] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.521      ;
; -3.602 ; address[14] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.521      ;
; -3.602 ; address[14] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.521      ;
; -3.602 ; address[14] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.521      ;
; -3.602 ; address[14] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.521      ;
; -3.602 ; address[14] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.521      ;
; -3.602 ; address[14] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.521      ;
; -3.595 ; address[0]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.515      ;
; -3.595 ; address[0]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.515      ;
; -3.595 ; address[0]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.515      ;
; -3.595 ; address[0]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.515      ;
; -3.591 ; address[8]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 4.496      ;
; -3.591 ; address[8]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 4.496      ;
; -3.591 ; address[8]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 4.496      ;
; -3.591 ; address[8]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 4.496      ;
; -3.591 ; address[13] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.501      ;
; -3.591 ; address[13] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.501      ;
; -3.591 ; address[13] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.501      ;
; -3.591 ; address[13] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.501      ;
; -3.550 ; address[17] ; address[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.474      ;
; -3.550 ; address[17] ; address[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.474      ;
; -3.550 ; address[17] ; address[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.474      ;
; -3.550 ; address[17] ; address[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.474      ;
; -3.550 ; address[17] ; address[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.474      ;
; -3.550 ; address[17] ; address[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.474      ;
; -3.550 ; address[17] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.474      ;
; -3.544 ; address[19] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.463      ;
; -3.544 ; address[19] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.463      ;
; -3.544 ; address[19] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.463      ;
; -3.544 ; address[19] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.463      ;
; -3.544 ; address[19] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.463      ;
; -3.544 ; address[19] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.463      ;
; -3.544 ; address[19] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.463      ;
; -3.544 ; address[19] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.463      ;
; -3.544 ; address[19] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.463      ;
; -3.543 ; address[16] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.462      ;
; -3.543 ; address[16] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.462      ;
; -3.543 ; address[16] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.462      ;
; -3.543 ; address[16] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.462      ;
; -3.543 ; address[16] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.462      ;
; -3.543 ; address[16] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.462      ;
; -3.543 ; address[16] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.462      ;
; -3.543 ; address[16] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.462      ;
; -3.543 ; address[16] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.462      ;
; -3.530 ; address[15] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.449      ;
; -3.530 ; address[15] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.449      ;
; -3.530 ; address[15] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.449      ;
; -3.530 ; address[15] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.449      ;
; -3.530 ; address[15] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.449      ;
; -3.530 ; address[15] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.449      ;
; -3.530 ; address[15] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.449      ;
; -3.530 ; address[15] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.449      ;
; -3.530 ; address[15] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.449      ;
; -3.513 ; address[18] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.423      ;
; -3.513 ; address[18] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.423      ;
; -3.513 ; address[18] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.423      ;
; -3.513 ; address[18] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.423      ;
; -3.508 ; address[12] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.418      ;
; -3.508 ; address[12] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.418      ;
; -3.508 ; address[12] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.418      ;
; -3.508 ; address[12] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.418      ;
; -3.478 ; address[1]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.398      ;
; -3.478 ; address[1]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.398      ;
; -3.478 ; address[1]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.398      ;
; -3.478 ; address[1]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.398      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                          ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.436 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 3.358      ;
; -2.257 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 3.179      ;
; -2.244 ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 3.162      ;
; -2.120 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 3.032      ;
; -2.120 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 3.032      ;
; -2.120 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 3.032      ;
; -2.120 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 3.032      ;
; -2.116 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 3.028      ;
; -2.116 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 3.028      ;
; -2.116 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 3.028      ;
; -2.116 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 3.028      ;
; -2.082 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 3.002      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.077 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.073 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.991      ;
; -2.046 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.968      ;
; -2.010 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.932      ;
; -2.010 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.932      ;
; -2.010 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.932      ;
; -2.010 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.932      ;
; -2.010 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.932      ;
; -1.962 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.884      ;
; -1.962 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.884      ;
; -1.962 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.884      ;
; -1.962 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.884      ;
; -1.962 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.884      ;
; -1.939 ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.857      ;
; -1.908 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.830      ;
; -1.908 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.830      ;
; -1.908 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.830      ;
; -1.908 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.830      ;
; -1.908 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.830      ;
; -1.885 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 2.797      ;
; -1.885 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 2.797      ;
; -1.885 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 2.797      ;
; -1.885 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 2.797      ;
; -1.885 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.076     ; 2.807      ;
; -1.853 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.771      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.842 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.760      ;
; -1.833 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.757      ;
; -1.833 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.757      ;
; -1.833 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.757      ;
; -1.833 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.757      ;
; -1.833 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.757      ;
; -1.833 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.757      ;
; -1.833 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.757      ;
; -1.805 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.723      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.709      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.709      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.709      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.709      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.709      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.709      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.709      ;
; -1.778 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 2.690      ;
; -1.778 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 2.690      ;
; -1.778 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 2.690      ;
; -1.778 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.086     ; 2.690      ;
; -1.756 ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.676      ;
; -1.751 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.669      ;
; -1.746 ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.664      ;
; -1.742 ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.662      ;
; -1.735 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.653      ;
; -1.735 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.653      ;
; -1.735 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.653      ;
; -1.735 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.653      ;
; -1.735 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.653      ;
; -1.735 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.653      ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'audio_clock:inst3|AUD_BCK'                                                                                   ;
+--------+-------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node            ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.521 ; SEL_Cont[0] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.455      ;
; -1.477 ; SEL_Cont[1] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.411      ;
; -1.445 ; SEL_Cont[2] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.379      ;
; -1.443 ; SEL_Cont[1] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.377      ;
; -1.415 ; SEL_Cont[2] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.349      ;
; -1.403 ; SEL_Cont[3] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.337      ;
; -1.368 ; SEL_Cont[0] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.302      ;
; -1.352 ; SEL_Cont[0] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.286      ;
; -1.351 ; SEL_Cont[1] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.285      ;
; -1.328 ; SEL_Cont[1] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.258      ;
; -1.307 ; SEL_Cont[1] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.241      ;
; -1.283 ; SEL_Cont[2] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.211      ;
; -1.283 ; SEL_Cont[2] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.211      ;
; -1.279 ; SEL_Cont[2] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.207      ;
; -1.279 ; SEL_Cont[2] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.207      ;
; -1.274 ; SEL_Cont[0] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.208      ;
; -1.273 ; SEL_Cont[0] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.207      ;
; -1.192 ; SEL_Cont[2] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.122      ;
; -1.174 ; SEL_Cont[2] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.108      ;
; -1.157 ; SEL_Cont[3] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.091      ;
; -1.150 ; SEL_Cont[0] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.080      ;
; -1.143 ; SEL_Cont[3] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.077      ;
; -1.134 ; SEL_Cont[1] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.068      ;
; -1.133 ; SEL_Cont[1] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.067      ;
; -1.132 ; SEL_Cont[0] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.066      ;
; -1.105 ; SEL_Cont[0] ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.035      ;
; -1.087 ; SEL_Cont[2] ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 2.009      ;
; -1.084 ; SEL_Cont[2] ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 2.006      ;
; -1.083 ; SEL_Cont[2] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.017      ;
; -1.073 ; SEL_Cont[3] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.001      ;
; -1.073 ; SEL_Cont[3] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.001      ;
; -1.068 ; SEL_Cont[3] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.996      ;
; -1.068 ; SEL_Cont[3] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.996      ;
; -1.064 ; SEL_Cont[1] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.994      ;
; -1.063 ; SEL_Cont[1] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.993      ;
; -1.062 ; SEL_Cont[2] ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.984      ;
; -1.062 ; SEL_Cont[2] ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.984      ;
; -1.057 ; SEL_Cont[2] ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.979      ;
; -1.056 ; SEL_Cont[2] ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.978      ;
; -1.024 ; SEL_Cont[0] ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.946      ;
; -1.024 ; SEL_Cont[0] ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.946      ;
; -1.024 ; SEL_Cont[2] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.954      ;
; -1.023 ; SEL_Cont[0] ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.951      ;
; -1.023 ; SEL_Cont[3] ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.953      ;
; -1.022 ; SEL_Cont[0] ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.950      ;
; -1.018 ; SEL_Cont[3] ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.946      ;
; -1.018 ; SEL_Cont[3] ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.946      ;
; -1.002 ; SEL_Cont[2] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.932      ;
; -0.982 ; SEL_Cont[0] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.912      ;
; -0.981 ; SEL_Cont[2] ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.909      ;
; -0.980 ; SEL_Cont[2] ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.908      ;
; -0.973 ; SEL_Cont[3] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.903      ;
; -0.973 ; SEL_Cont[1] ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.895      ;
; -0.969 ; SEL_Cont[1] ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.891      ;
; -0.966 ; SEL_Cont[3] ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.894      ;
; -0.966 ; SEL_Cont[3] ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.894      ;
; -0.965 ; SEL_Cont[3] ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.893      ;
; -0.965 ; SEL_Cont[3] ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.893      ;
; -0.961 ; SEL_Cont[2] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.895      ;
; -0.961 ; SEL_Cont[2] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.895      ;
; -0.955 ; SEL_Cont[3] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.889      ;
; -0.947 ; SEL_Cont[0] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.877      ;
; -0.946 ; SEL_Cont[3] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.880      ;
; -0.945 ; SEL_Cont[3] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.879      ;
; -0.935 ; SEL_Cont[1] ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.865      ;
; -0.933 ; SEL_Cont[0] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.861      ;
; -0.933 ; SEL_Cont[0] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.861      ;
; -0.924 ; SEL_Cont[1] ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.846      ;
; -0.923 ; SEL_Cont[1] ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.845      ;
; -0.909 ; SEL_Cont[2] ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.837      ;
; -0.908 ; SEL_Cont[2] ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.836      ;
; -0.903 ; SEL_Cont[1] ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.831      ;
; -0.903 ; SEL_Cont[0] ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.831      ;
; -0.903 ; SEL_Cont[0] ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.831      ;
; -0.902 ; SEL_Cont[0] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.830      ;
; -0.902 ; SEL_Cont[0] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.830      ;
; -0.902 ; SEL_Cont[1] ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.830      ;
; -0.900 ; SEL_Cont[2] ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.828      ;
; -0.900 ; SEL_Cont[2] ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.828      ;
; -0.889 ; SEL_Cont[2] ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.074     ; 1.813      ;
; -0.888 ; SEL_Cont[2] ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.074     ; 1.812      ;
; -0.864 ; SEL_Cont[0] ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.792      ;
; -0.864 ; SEL_Cont[0] ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.792      ;
; -0.864 ; SEL_Cont[0] ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.792      ;
; -0.863 ; SEL_Cont[0] ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.791      ;
; -0.847 ; SEL_Cont[2] ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.074     ; 1.771      ;
; -0.846 ; SEL_Cont[2] ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.074     ; 1.770      ;
; -0.841 ; SEL_Cont[3] ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.769      ;
; -0.840 ; SEL_Cont[3] ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.768      ;
; -0.830 ; SEL_Cont[3] ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.752      ;
; -0.829 ; SEL_Cont[3] ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.751      ;
; -0.824 ; SEL_Cont[1] ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.074     ; 1.748      ;
; -0.823 ; SEL_Cont[1] ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.074     ; 1.747      ;
; -0.817 ; SEL_Cont[3] ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.739      ;
; -0.816 ; SEL_Cont[3] ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.738      ;
; -0.815 ; SEL_Cont[1] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.743      ;
; -0.815 ; SEL_Cont[1] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.743      ;
; -0.803 ; SEL_Cont[3] ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.725      ;
; -0.800 ; SEL_Cont[3] ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.722      ;
; -0.797 ; SEL_Cont[1] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.725      ;
+--------+-------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                              ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.814 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.234     ; 0.765      ;
; -0.783 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.234     ; 0.734      ;
; 52.242 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.235      ;
; 52.242 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.235      ;
; 52.242 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.235      ;
; 52.242 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.235      ;
; 52.242 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.235      ;
; 52.242 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.235      ;
; 52.242 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.235      ;
; 52.242 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.235      ;
; 52.242 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.235      ;
; 52.245 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.232      ;
; 52.245 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.232      ;
; 52.245 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.232      ;
; 52.245 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.232      ;
; 52.245 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.232      ;
; 52.245 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.232      ;
; 52.245 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.232      ;
; 52.245 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.232      ;
; 52.245 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.232      ;
; 52.403 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.074      ;
; 52.403 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.074      ;
; 52.403 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.074      ;
; 52.403 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.074      ;
; 52.403 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.074      ;
; 52.403 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.074      ;
; 52.403 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.074      ;
; 52.403 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.074      ;
; 52.403 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 3.074      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.955      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.955      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.955      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.955      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.955      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.955      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.955      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.955      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.955      ;
; 52.849 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.628      ;
; 52.849 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.628      ;
; 52.849 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.628      ;
; 52.849 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.628      ;
; 52.849 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.628      ;
; 52.849 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.628      ;
; 52.849 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.628      ;
; 52.849 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.628      ;
; 52.849 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.628      ;
; 52.968 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.074     ; 2.511      ;
; 52.971 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.074     ; 2.508      ;
; 52.983 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.494      ;
; 52.983 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.494      ;
; 52.983 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.494      ;
; 52.983 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.494      ;
; 52.983 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.494      ;
; 52.983 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.494      ;
; 52.983 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.494      ;
; 52.983 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.494      ;
; 52.983 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.494      ;
; 53.099 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.378      ;
; 53.099 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.378      ;
; 53.099 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.378      ;
; 53.099 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.378      ;
; 53.099 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.378      ;
; 53.099 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.378      ;
; 53.099 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.378      ;
; 53.099 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.378      ;
; 53.099 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.378      ;
; 53.131 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.074     ; 2.348      ;
; 53.248 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.074     ; 2.231      ;
; 53.297 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.180      ;
; 53.297 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.180      ;
; 53.297 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.180      ;
; 53.297 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.180      ;
; 53.297 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.180      ;
; 53.297 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.180      ;
; 53.297 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.180      ;
; 53.297 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.180      ;
; 53.297 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 2.180      ;
; 53.575 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.074     ; 1.904      ;
; 53.610 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.867      ;
; 53.610 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.867      ;
; 53.610 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.867      ;
; 53.610 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.867      ;
; 53.610 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.867      ;
; 53.610 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.867      ;
; 53.610 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.867      ;
; 53.610 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.867      ;
; 53.610 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.867      ;
; 53.709 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.074     ; 1.770      ;
; 53.825 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.074     ; 1.654      ;
; 54.133 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.074     ; 1.346      ;
; 54.311 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.166      ;
; 54.318 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.159      ;
; 54.323 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.154      ;
; 54.324 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.153      ;
; 54.325 ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.152      ;
; 54.338 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.139      ;
; 54.340 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 1.137      ;
; 54.497 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.074     ; 0.982      ;
; 54.657 ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.076     ; 0.820      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'audio_clock:inst3|AUD_BCK'                                                                                                          ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; -1.970 ; audio_clock:inst3|LRCK_1X ; audio_inL[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.661      ; 2.947      ;
; -1.968 ; audio_clock:inst3|LRCK_1X ; audio_inL[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.661      ; 2.949      ;
; -1.967 ; audio_clock:inst3|LRCK_1X ; audio_inL[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.661      ; 2.950      ;
; -1.966 ; audio_clock:inst3|LRCK_1X ; audio_inL[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.661      ; 2.951      ;
; -1.965 ; audio_clock:inst3|LRCK_1X ; audio_inL[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.661      ; 2.952      ;
; -1.918 ; audio_clock:inst3|LRCK_1X ; audio_inL[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 2.993      ;
; -1.917 ; audio_clock:inst3|LRCK_1X ; audio_inL[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 2.994      ;
; -1.916 ; audio_clock:inst3|LRCK_1X ; audio_inL[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 2.995      ;
; -1.874 ; audio_clock:inst3|LRCK_1X ; audio_inR[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 3.037      ;
; -1.873 ; audio_clock:inst3|LRCK_1X ; audio_inR[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 3.038      ;
; -1.873 ; audio_clock:inst3|LRCK_1X ; audio_inR[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 3.038      ;
; -1.855 ; audio_clock:inst3|LRCK_1X ; audio_inL[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 3.056      ;
; -1.845 ; audio_clock:inst3|LRCK_1X ; audio_inR[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.661      ; 3.072      ;
; -1.838 ; audio_clock:inst3|LRCK_1X ; audio_inR[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.651      ; 3.069      ;
; -1.834 ; audio_clock:inst3|LRCK_1X ; audio_inR[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.651      ; 3.073      ;
; -1.825 ; audio_clock:inst3|LRCK_1X ; audio_inR[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 3.086      ;
; -1.824 ; audio_clock:inst3|LRCK_1X ; audio_inR[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 3.087      ;
; -1.823 ; audio_clock:inst3|LRCK_1X ; audio_inR[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 3.088      ;
; -1.811 ; audio_clock:inst3|LRCK_1X ; audio_inL[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 3.100      ;
; -1.811 ; audio_clock:inst3|LRCK_1X ; audio_inL[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.655      ; 3.100      ;
; -1.799 ; audio_clock:inst3|LRCK_1X ; audio_inL[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.651      ; 3.108      ;
; -1.796 ; audio_clock:inst3|LRCK_1X ; audio_inL[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.651      ; 3.111      ;
; -1.779 ; audio_clock:inst3|LRCK_1X ; audio_inR[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.657      ; 3.134      ;
; -1.779 ; audio_clock:inst3|LRCK_1X ; audio_inR[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.657      ; 3.134      ;
; -1.779 ; audio_clock:inst3|LRCK_1X ; audio_inL[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.649      ; 3.126      ;
; -1.778 ; audio_clock:inst3|LRCK_1X ; audio_inL[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.649      ; 3.127      ;
; -1.777 ; audio_clock:inst3|LRCK_1X ; audio_inR[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.657      ; 3.136      ;
; -1.777 ; audio_clock:inst3|LRCK_1X ; audio_inL[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.649      ; 3.128      ;
; -1.776 ; audio_clock:inst3|LRCK_1X ; audio_inR[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.657      ; 3.137      ;
; -1.773 ; audio_clock:inst3|LRCK_1X ; audio_inR[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.649      ; 3.132      ;
; -1.772 ; audio_clock:inst3|LRCK_1X ; audio_inR[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.649      ; 3.133      ;
; -1.771 ; audio_clock:inst3|LRCK_1X ; audio_inR[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.649      ; 3.134      ;
; 0.407  ; SEL_Cont[1]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; SEL_Cont[2]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; SEL_Cont[3]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[0]~reg0         ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[0]~reg0         ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[1]~reg0         ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[1]~reg0         ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[2]~reg0         ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[2]~reg0         ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[3]~reg0         ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[3]~reg0         ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[4]~reg0         ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[4]~reg0         ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[5]~reg0         ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[5]~reg0         ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[6]~reg0         ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[6]~reg0         ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[7]~reg0         ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[7]~reg0         ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[8]~reg0         ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[8]~reg0         ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[9]~reg0         ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[9]~reg0         ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[10]~reg0        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[10]~reg0        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[11]~reg0        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[11]~reg0        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[12]~reg0        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[12]~reg0        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[13]~reg0        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[13]~reg0        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[14]~reg0        ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[14]~reg0        ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[15]~reg0        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[15]~reg0        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.412  ; SEL_Cont[0]               ; SEL_Cont[0]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.674      ;
; 0.501  ; SEL_Cont[1]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.763      ;
; 0.658  ; SEL_Cont[0]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.920      ;
; 0.659  ; SEL_Cont[0]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.921      ;
; 0.714  ; SEL_Cont[1]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.976      ;
; 0.714  ; SEL_Cont[0]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.976      ;
; 0.931  ; SEL_Cont[2]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 1.193      ;
; 1.055  ; SEL_Cont[0]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.319      ;
; 1.056  ; SEL_Cont[0]               ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.320      ;
; 1.059  ; SEL_Cont[0]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.323      ;
; 1.060  ; SEL_Cont[0]               ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.324      ;
; 1.164  ; SEL_Cont[1]               ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 1.426      ;
; 1.164  ; SEL_Cont[1]               ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 1.426      ;
; 1.168  ; SEL_Cont[3]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.432      ;
; 1.169  ; SEL_Cont[3]               ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.433      ;
; 1.170  ; SEL_Cont[3]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.434      ;
; 1.171  ; SEL_Cont[3]               ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.435      ;
; 1.190  ; SEL_Cont[0]               ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 1.452      ;
; 1.194  ; SEL_Cont[0]               ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 1.456      ;
; 1.223  ; SEL_Cont[1]               ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.082      ; 1.491      ;
; 1.223  ; SEL_Cont[1]               ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.082      ; 1.491      ;
; 1.226  ; SEL_Cont[1]               ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.082      ; 1.494      ;
; 1.226  ; SEL_Cont[1]               ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.082      ; 1.494      ;
; 1.227  ; SEL_Cont[1]               ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.082      ; 1.495      ;
; 1.227  ; SEL_Cont[1]               ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.082      ; 1.495      ;
; 1.240  ; SEL_Cont[1]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.504      ;
; 1.241  ; SEL_Cont[1]               ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.505      ;
; 1.242  ; SEL_Cont[0]               ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 1.504      ;
; 1.243  ; SEL_Cont[0]               ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 1.505      ;
; 1.249  ; SEL_Cont[2]               ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.084      ; 1.519      ;
; 1.256  ; SEL_Cont[2]               ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.082      ; 1.524      ;
; 1.257  ; SEL_Cont[2]               ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.082      ; 1.525      ;
; 1.265  ; SEL_Cont[1]               ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.082      ; 1.533      ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.024 ; audio_clock:inst3|LRCK_1X         ; ADC_STBR                          ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 3.177      ; 2.419      ;
; -1.020 ; audio_clock:inst3|LRCK_1X         ; ADC_STBL                          ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 3.177      ; 2.423      ;
; -0.984 ; audio_clock:inst3|LRCK_1X         ; LRCK_DLY                          ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 3.177      ; 2.459      ;
; -0.018 ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; 0.000        ; 2.974      ; 3.404      ;
; 0.395  ; Reset_Delay:inst0|Cont[0]         ; Reset_Delay:inst0|Cont[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.093      ; 0.674      ;
; 0.404  ; LOWCHECK.01                       ; LOWCHECK.01                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; S.RIGHT                           ; S.RIGHT                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; S.RUNR                            ; S.RUNR                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[2]                      ; writedata[2]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[3]                      ; writedata[3]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[4]                      ; writedata[4]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[5]                      ; writedata[5]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[6]                      ; writedata[6]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[10]                     ; writedata[10]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[12]                     ; writedata[12]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[13]                     ; writedata[13]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; LED[1]~reg0                       ; LED[1]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; LED[2]~reg0                       ; LED[2]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.405  ; writedata[0]                      ; writedata[0]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; writedata[1]                      ; writedata[1]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; writedata[7]                      ; writedata[7]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; writedata[8]                      ; writedata[8]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; writedata[9]                      ; writedata[9]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; writedata[11]                     ; writedata[11]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; writedata[14]                     ; writedata[14]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; writedata[15]                     ; writedata[15]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; LED[0]~reg0                       ; LED[0]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.508  ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; -0.500       ; 2.974      ; 3.430      ;
; 0.590  ; S.READ_IDLE                       ; S.DACL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.855      ;
; 0.610  ; S.RUNR                            ; S.RUNL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.875      ;
; 0.636  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.901      ;
; 0.643  ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.098      ; 0.927      ;
; 0.644  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.908      ;
; 0.645  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.908      ;
; 0.645  ; Reset_Delay:inst0|Cont[8]         ; Reset_Delay:inst0|Cont[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.908      ;
; 0.645  ; Reset_Delay:inst0|Cont[9]         ; Reset_Delay:inst0|Cont[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.908      ;
; 0.646  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.909      ;
; 0.646  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.909      ;
; 0.647  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.910      ;
; 0.647  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.910      ;
; 0.648  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.912      ;
; 0.650  ; Reset_Delay:inst0|Cont[3]         ; Reset_Delay:inst0|Cont[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.913      ;
; 0.651  ; Reset_Delay:inst0|Cont[17]        ; Reset_Delay:inst0|Cont[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.915      ;
; 0.657  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.658  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.659  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659  ; I2C_Config:inst2|mI2C_CLK_DIV[15] ; I2C_Config:inst2|mI2C_CLK_DIV[15] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.660  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.660  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.662  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.662  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.663  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.665  ; Reset_Delay:inst0|Cont[1]         ; Reset_Delay:inst0|Cont[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.928      ;
; 0.677  ; S.READ_IDLE                       ; S.DACR                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.942      ;
; 0.726  ; S.DACLL                           ; S.READ_IDLEL                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.991      ;
; 0.740  ; S.DACRL                           ; LOWCHECK.01                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.005      ;
; 0.742  ; S.DACL                            ; S.READ_IDLE                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.007      ;
; 0.744  ; S.DACLH                           ; S.READ_IDLEH                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.009      ;
; 0.757  ; S.DACRH                           ; LED[1]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.022      ;
; 0.764  ; S.READ_IDLEH                      ; S.DACLH                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.029      ;
; 0.765  ; S.READ_IDLEL                      ; S.DACLL                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.030      ;
; 0.769  ; S.RIGHT                           ; S.LEFT                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.034      ;
; 0.818  ; Reset_Delay:inst0|Cont[12]        ; Reset_Delay:inst0|Cont[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.082      ;
; 0.818  ; Reset_Delay:inst0|Cont[14]        ; Reset_Delay:inst0|Cont[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.082      ;
; 0.822  ; Reset_Delay:inst0|Cont[16]        ; Reset_Delay:inst0|Cont[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.086      ;
; 0.825  ; Reset_Delay:inst0|Cont[19]        ; Reset_Delay:inst0|Cont[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.089      ;
; 0.832  ; Reset_Delay:inst0|Cont[11]        ; Reset_Delay:inst0|Cont[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.096      ;
; 0.832  ; Reset_Delay:inst0|Cont[13]        ; Reset_Delay:inst0|Cont[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.096      ;
; 0.832  ; Reset_Delay:inst0|Cont[15]        ; Reset_Delay:inst0|Cont[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.096      ;
; 0.847  ; S.READ_IDLEL                      ; S.DACRL                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.112      ;
; 0.884  ; ADC_STBR                          ; S.RUNR                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.149      ;
; 0.911  ; S.DACR                            ; S.READ_IDLE                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.176      ;
; 0.916  ; S.DACRL                           ; S.READ_IDLEL                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.181      ;
; 0.920  ; ADC_STBR                          ; S.RUNL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.185      ;
; 0.920  ; ADC_STBR                          ; S.LEFT                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.185      ;
; 0.921  ; S.DACRL                           ; address[0]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.059      ; 1.166      ;
; 0.953  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.218      ;
; 0.961  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.225      ;
; 0.962  ; Reset_Delay:inst0|Cont[8]         ; Reset_Delay:inst0|Cont[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.225      ;
; 0.963  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.226      ;
; 0.964  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.227      ;
; 0.964  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.227      ;
; 0.964  ; Reset_Delay:inst0|Cont[9]         ; Reset_Delay:inst0|Cont[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.085      ; 1.235      ;
; 0.965  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.229      ;
; 0.969  ; Reset_Delay:inst0|Cont[9]         ; Reset_Delay:inst0|Cont[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.085      ; 1.240      ;
; 0.972  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.235      ;
; 0.973  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.236      ;
; 0.975  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.976  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.977  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.977  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.977  ; Reset_Delay:inst0|Cont[3]         ; Reset_Delay:inst0|Cont[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.240      ;
; 0.977  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.240      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.096 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.247      ; 0.669      ;
; -0.089 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.247      ; 0.676      ;
; 0.407  ; audio_clock:inst3|LRCK_1X        ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.669      ;
; 0.412  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.674      ;
; 0.439  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.701      ;
; 0.440  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.702      ;
; 0.447  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.709      ;
; 0.618  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.882      ;
; 0.647  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.909      ;
; 0.648  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.910      ;
; 0.649  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.911      ;
; 0.649  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.911      ;
; 0.649  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.911      ;
; 0.653  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.915      ;
; 0.657  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.919      ;
; 0.659  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.921      ;
; 0.664  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.926      ;
; 0.674  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.936      ;
; 0.676  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.938      ;
; 0.677  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.939      ;
; 0.696  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.958      ;
; 0.700  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.962      ;
; 0.718  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.980      ;
; 0.877  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 1.141      ;
; 0.965  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.227      ;
; 0.966  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.228      ;
; 0.966  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.228      ;
; 0.975  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.237      ;
; 0.976  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.238      ;
; 0.978  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.240      ;
; 0.980  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.242      ;
; 0.980  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.242      ;
; 0.981  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.243      ;
; 0.981  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.243      ;
; 0.983  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.245      ;
; 0.985  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.247      ;
; 1.086  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.348      ;
; 1.087  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.349      ;
; 1.087  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.349      ;
; 1.091  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.353      ;
; 1.092  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.354      ;
; 1.092  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.354      ;
; 1.101  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.363      ;
; 1.102  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.364      ;
; 1.104  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.366      ;
; 1.106  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.368      ;
; 1.107  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.369      ;
; 1.109  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.371      ;
; 1.197  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 1.461      ;
; 1.213  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.475      ;
; 1.213  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.475      ;
; 1.218  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.480      ;
; 1.218  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.480      ;
; 1.228  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.490      ;
; 1.230  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.492      ;
; 1.233  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.495      ;
; 1.235  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.497      ;
; 1.319  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 1.583      ;
; 1.339  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.601      ;
; 1.344  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.606      ;
; 1.356  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.618      ;
; 1.361  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.623      ;
; 1.442  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 1.706      ;
; 1.536  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.798      ;
; 1.536  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.798      ;
; 1.536  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.798      ;
; 1.536  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.798      ;
; 1.536  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.798      ;
; 1.536  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.798      ;
; 1.536  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.798      ;
; 1.536  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 1.798      ;
; 1.776  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.038      ;
; 1.776  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.038      ;
; 1.776  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.038      ;
; 1.776  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.038      ;
; 1.776  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.038      ;
; 1.776  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.038      ;
; 1.776  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.038      ;
; 1.801  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 2.065      ;
; 1.926  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 2.190      ;
; 1.969  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.231      ;
; 1.969  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.231      ;
; 1.969  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.231      ;
; 1.969  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.231      ;
; 2.067  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 2.331      ;
; 2.070  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 2.334      ;
; 2.091  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.353      ;
; 2.091  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.353      ;
; 2.091  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.353      ;
; 2.091  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.353      ;
; 2.091  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.353      ;
; 2.091  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.353      ;
; 2.214  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.476      ;
; 2.214  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.476      ;
; 2.214  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.476      ;
; 2.214  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.476      ;
; 2.214  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.476      ;
; 2.695  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 2.957      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                                 ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.405 ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.436 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.700      ;
; 0.444 ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.708      ;
; 0.602 ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 0.864      ;
; 0.624 ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 0.886      ;
; 0.625 ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 0.887      ;
; 0.661 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.925      ;
; 0.670 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.934      ;
; 0.674 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 0.936      ;
; 0.676 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.940      ;
; 0.691 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.955      ;
; 0.692 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.956      ;
; 0.693 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.957      ;
; 0.695 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.959      ;
; 0.695 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.959      ;
; 0.697 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.961      ;
; 0.704 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.968      ;
; 0.710 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.974      ;
; 0.714 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.978      ;
; 0.730 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.994      ;
; 0.739 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.003      ;
; 0.750 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.014      ;
; 0.759 ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.021      ;
; 0.767 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.031      ;
; 0.805 ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.067      ;
; 0.805 ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.067      ;
; 0.838 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.100      ;
; 0.838 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.100      ;
; 0.839 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.101      ;
; 0.846 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.108      ;
; 0.847 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.109      ;
; 0.848 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.110      ;
; 0.850 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.112      ;
; 0.868 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.132      ;
; 0.877 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.080      ; 1.143      ;
; 0.952 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.214      ;
; 0.964 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.226      ;
; 0.964 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.226      ;
; 0.965 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.227      ;
; 0.969 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.231      ;
; 0.971 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.233      ;
; 0.972 ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.232      ;
; 0.972 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.234      ;
; 0.973 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.235      ;
; 0.974 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.236      ;
; 0.977 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.080      ; 1.243      ;
; 0.982 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.246      ;
; 0.986 ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.246      ;
; 0.987 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.080      ; 1.253      ;
; 0.989 ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.249      ;
; 0.990 ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.250      ;
; 0.996 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.258      ;
; 0.998 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.260      ;
; 1.000 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.264      ;
; 1.005 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.267      ;
; 1.005 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.269      ;
; 1.007 ; I2C_Config:inst2|mI2C_DATA[18]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.269      ;
; 1.007 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.271      ;
; 1.007 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.269      ;
; 1.009 ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.269      ;
; 1.009 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.273      ;
; 1.009 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.273      ;
; 1.014 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.278      ;
; 1.014 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.276      ;
; 1.015 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.277      ;
; 1.018 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.280      ;
; 1.022 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.286      ;
; 1.022 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.284      ;
; 1.026 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.086      ; 1.298      ;
; 1.027 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.291      ;
; 1.031 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.295      ;
; 1.031 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.295      ;
; 1.032 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.294      ;
; 1.033 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.297      ;
; 1.033 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.297      ;
; 1.033 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.297      ;
; 1.033 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.297      ;
; 1.033 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.297      ;
; 1.033 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.297      ;
; 1.036 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.300      ;
; 1.040 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.304      ;
; 1.045 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.309      ;
; 1.052 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.316      ;
; 1.057 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.321      ;
; 1.067 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.080      ; 1.333      ;
; 1.083 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.080      ; 1.349      ;
; 1.096 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.082      ; 1.364      ;
; 1.099 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.361      ;
; 1.103 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.365      ;
; 1.106 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.368      ;
; 1.122 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.384      ;
; 1.123 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.385      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst1|altpll_component|pll|clk[1]'                                                                                             ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -4.880 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.153     ; 1.670      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
; -4.710 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.155     ; 1.498      ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst1|altpll_component|pll|clk[1]'                                                                                             ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.608 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.566     ; 1.338      ;
; 3.801 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.564     ; 1.533      ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------+----------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBL                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBR                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[0]~reg0                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[1]~reg0                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[2]~reg0                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LOWCHECK.01                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LRCK_DLY                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; PB_DLY                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; REC_DLY                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; RUN_THRU_DLY                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|RESET           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACL                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLH                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLL                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACR                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRH                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRL                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.IDLE                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.LEFT                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLE                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEH                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEL                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RIGHT                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUN                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNL                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNR                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; STOP_DLY                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[0]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[10]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[11]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[12]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[13]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[14]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[15]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[16]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[17]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[18]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[19]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[1]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[2]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[3]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[4]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[5]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[6]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[7]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[8]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[9]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[8]                     ;
+--------+--------------+----------------+------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; 0.220  ; 0.440        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; 18.413 ; 18.413       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 18.432 ; 18.432       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.604 ; 18.604       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.612 ; 18.612       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.612 ; 18.612       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 18.624 ; 18.624       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.479 ; 27.699       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.667 ; 27.855       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.734 ; 27.734       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 27.742 ; 27.742       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.742 ; 27.742       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.811 ; 27.811       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.811 ; 27.811       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.819 ; 27.819       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; 7.090 ; 7.612 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; 7.203 ; 7.709 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; 5.765 ; 6.323 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; 5.788 ; 6.246 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; 4.822 ; 5.337 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; 4.488 ; 4.971 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; 3.615 ; 4.129 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; 3.255 ; 3.817 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; 3.316 ; 3.883 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; 2.885 ; 3.438 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; 3.615 ; 4.129 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; 3.548 ; 4.108 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; 2.935 ; 3.511 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; 2.901 ; 3.470 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; 3.185 ; 3.677 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; 2.846 ; 3.303 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; 3.259 ; 3.693 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; 3.219 ; 3.722 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; 3.039 ; 3.537 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; 3.354 ; 3.889 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; 3.319 ; 3.876 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; 3.339 ; 3.944 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; 3.279 ; 3.856 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; 5.325 ; 5.893 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.083 ; 3.691 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.470 ; 3.849 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; 2.607 ; 3.001 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; 2.233 ; 2.671 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; 4.506 ; 5.032 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; -4.553 ; -5.145 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; -4.584 ; -5.152 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; -2.881 ; -3.365 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; -2.763 ; -3.272 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; -3.763 ; -4.328 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; -2.297 ; -2.760 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; -2.066 ; -2.451 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; -2.662 ; -3.181 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; -2.618 ; -3.151 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; -2.255 ; -2.743 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; -2.651 ; -3.157 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; -2.798 ; -3.293 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; -2.274 ; -2.829 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; -2.206 ; -2.753 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; -2.593 ; -3.046 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; -2.066 ; -2.451 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; -2.673 ; -3.058 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; -2.447 ; -2.879 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; -2.373 ; -2.830 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; -2.762 ; -3.250 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; -2.723 ; -3.237 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; -2.738 ; -3.298 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; -2.681 ; -3.218 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; -2.618 ; -3.103 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.861 ; -2.397 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; -2.551 ; -2.969 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.753 ; -2.126 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; -0.443 ; -0.850 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; -2.522 ; -3.071 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 12.408 ; 12.421 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 10.495 ; 10.423 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 9.080  ; 9.144  ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 10.495 ; 10.423 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 9.239  ; 9.281  ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 12.136 ; 12.103 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 8.842  ; 8.935  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 9.248  ; 9.298  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 10.935 ; 10.946 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 11.217 ; 11.199 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 9.222  ; 9.319  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 9.096  ; 9.174  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 8.566  ; 8.687  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 10.091 ; 10.180 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 11.973 ; 11.953 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 10.820 ; 10.952 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 8.997  ; 9.107  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 8.904  ; 9.028  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 11.272 ; 11.448 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 9.197  ; 9.275  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 10.656 ; 10.686 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 12.136 ; 12.103 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 9.691  ; 9.707  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 10.077 ; 10.145 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 9.481  ; 9.486  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 11.069 ; 11.259 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 10.371 ; 10.475 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 12.920 ; 12.866 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 11.752 ; 11.675 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 9.270  ; 9.330  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 12.078 ; 11.970 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 11.893 ; 11.915 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 11.785 ; 11.706 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 9.332  ; 9.501  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 9.068  ; 9.156  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 11.100 ; 10.996 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 10.522 ; 10.452 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 10.576 ; 10.459 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 11.069 ; 10.984 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 10.353 ; 10.421 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 10.790 ; 10.882 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 9.465  ; 9.493  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 9.346  ; 9.399  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 12.920 ; 12.866 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 10.773 ; 10.880 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 11.097 ; 11.245 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 13.419 ; 13.673 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 11.159 ; 11.078 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 7.011  ;        ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.989  ;        ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 6.059  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 14.139 ; 14.152 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 10.727 ; 10.743 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 9.410  ; 9.345  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 9.157  ; 9.111  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 9.449  ; 9.395  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 9.332  ; 9.266  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 9.152  ; 9.125  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 8.962  ; 8.994  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 9.711  ; 9.786  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 9.233  ; 9.190  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 9.229  ; 9.184  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 10.727 ; 10.743 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 9.333  ; 9.268  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 9.787  ; 9.744  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 10.175 ; 10.192 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 9.667  ; 9.591  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 9.096  ; 9.039  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 9.306  ; 9.226  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 10.531 ; 10.588 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 9.184  ; 9.153  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 9.550  ; 9.486  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 9.293  ; 9.230  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 9.437  ; 9.366  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 9.466  ; 9.433  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 10.531 ; 10.588 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 9.409  ; 9.343  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 9.986  ; 9.879  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 9.197  ; 9.152  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 9.718  ; 9.677  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 9.502  ; 9.430  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 9.400  ; 9.355  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 9.447  ; 9.441  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 9.214  ; 9.174  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 9.704  ; 9.617  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 9.286  ; 9.194  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 7.794  ; 7.706  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 8.760  ; 8.660  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 7.455  ; 7.368  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.925  ;        ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.870  ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 9.686  ; 9.599  ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 8.763  ; 8.823  ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 8.763  ; 8.823  ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 10.121 ; 10.050 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 8.915  ; 8.954  ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 8.266  ; 8.381  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 8.533  ; 8.621  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 8.923  ; 8.969  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 10.544 ; 10.552 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 10.813 ; 10.794 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 8.896  ; 8.988  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 8.777  ; 8.850  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 8.266  ; 8.381  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 9.730  ; 9.815  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 11.539 ; 11.518 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 10.480 ; 10.609 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 8.681  ; 8.786  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 8.592  ; 8.710  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 10.915 ; 11.087 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 8.873  ; 8.947  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 10.273 ; 10.301 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 11.748 ; 11.718 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 9.348  ; 9.362  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 9.718  ; 9.781  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 9.145  ; 9.148  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 10.719 ; 10.904 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 10.000 ; 10.101 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 8.751  ; 8.834  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 11.329 ; 11.253 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 8.946  ; 9.001  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 11.641 ; 11.536 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 11.463 ; 11.483 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 11.360 ; 11.281 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 9.004  ; 9.166  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 8.751  ; 8.834  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 10.702 ; 10.601 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 10.146 ; 10.078 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 10.199 ; 10.085 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 10.671 ; 10.588 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 9.984  ; 10.048 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 10.402 ; 10.489 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 9.132  ; 9.157  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 9.018  ; 9.067  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 12.450 ; 12.397 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 10.387 ; 10.488 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 10.697 ; 10.840 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 11.078 ; 6.888  ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 10.730 ; 10.654 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 6.742  ;        ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.777  ;        ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 5.842  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 11.027 ; 10.998 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 8.620  ; 8.650  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 9.049  ; 8.986  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 8.806  ; 8.760  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 9.089  ; 9.036  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 8.975  ; 8.910  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 8.802  ; 8.775  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 8.620  ; 8.650  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 9.340  ; 9.410  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 8.882  ; 8.839  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 8.877  ; 8.833  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 10.363 ; 10.382 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 8.976  ; 8.912  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 9.414  ; 9.370  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 9.786  ; 9.800  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 9.299  ; 9.224  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 8.748  ; 8.692  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 8.952  ; 8.873  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 8.833  ; 8.801  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 8.833  ; 8.801  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 9.185  ; 9.122  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 8.939  ; 8.876  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 9.076  ; 9.005  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 9.106  ; 9.072  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 10.180 ; 10.237 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 9.049  ; 8.984  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 9.602  ; 9.499  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 8.846  ; 8.801  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 9.345  ; 9.305  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 9.140  ; 9.070  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 9.042  ; 8.997  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 9.085  ; 9.078  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 8.864  ; 8.824  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 9.333  ; 9.248  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 8.930  ; 8.840  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 7.047  ; 6.962  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 7.876  ; 7.847  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 6.721  ; 6.636  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.383  ;        ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.330  ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 10.660 ; 10.583 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.882 ; 11.785 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.817 ; 11.720 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.387 ; 11.290 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.387 ; 11.290 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.873 ; 11.776 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.849 ; 11.752 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.849 ; 11.752 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.429 ; 11.332 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.664 ; 10.587 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.660 ; 10.583 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.972 ; 10.895 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.331 ; 11.254 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.032 ; 11.955 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.836 ; 11.739 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.873 ; 11.776 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.836 ; 11.739 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 10.285 ; 10.208 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.426 ; 11.329 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.364 ; 11.267 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.950 ; 10.853 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.950 ; 10.853 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.417 ; 11.320 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.395 ; 11.298 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.395 ; 11.298 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.991 ; 10.894 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.289 ; 10.212 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.285 ; 10.208 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.585 ; 10.508 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.929 ; 10.852 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.603 ; 11.526 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.382 ; 11.285 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.417 ; 11.320 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.382 ; 11.285 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 10.502    ; 10.579    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.671    ; 11.768    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.616    ; 11.713    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.224    ; 11.321    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.224    ; 11.321    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.661    ; 11.758    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.635    ; 11.732    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.635    ; 11.732    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.238    ; 11.335    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.506    ; 10.583    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.502    ; 10.579    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.816    ; 10.893    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.171    ; 11.248    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.862    ; 11.939    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.635    ; 11.732    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.661    ; 11.758    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.635    ; 11.732    ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 10.130    ; 10.207    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.220    ; 11.317    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.167    ; 11.264    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.790    ; 10.887    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.790    ; 10.887    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.210    ; 11.307    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.185    ; 11.282    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.185    ; 11.282    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.803    ; 10.900    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.135    ; 10.212    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.130    ; 10.207    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.432    ; 10.509    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.773    ; 10.850    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.436    ; 11.513    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.185    ; 11.282    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.210    ; 11.307    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 11.185    ; 11.282    ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                       ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 221.14 MHz ; 221.14 MHz      ; CLOCK_50                          ;      ;
; 320.41 MHz ; 320.41 MHz      ; I2C_Config:inst2|mI2C_CTRL_CLK    ;      ;
; 329.71 MHz ; 329.71 MHz      ; inst1|altpll_component|pll|clk[1] ;      ;
; 434.97 MHz ; 434.97 MHz      ; audio_clock:inst3|AUD_BCK         ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -3.522 ; -303.482      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -2.121 ; -71.856       ;
; audio_clock:inst3|AUD_BCK         ; -1.299 ; -29.944       ;
; inst1|altpll_component|pll|clk[1] ; -0.628 ; -0.628        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; audio_clock:inst3|AUD_BCK         ; -1.599 ; -48.444       ;
; CLOCK_50                          ; -0.834 ; -2.455        ;
; inst1|altpll_component|pll|clk[1] ; -0.200 ; -0.200        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; 0.354  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; -4.312 ; -58.262       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                      ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[1] ; 3.169 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -3.000 ; -176.475      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -1.285 ; -59.110       ;
; audio_clock:inst3|AUD_BCK         ; -1.285 ; -46.260       ;
; CLOCK_27                          ; 18.423 ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 27.481 ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -3.522 ; address[17] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.440      ;
; -3.522 ; address[17] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.440      ;
; -3.522 ; address[17] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.440      ;
; -3.522 ; address[17] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.440      ;
; -3.397 ; address[14] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.315      ;
; -3.397 ; address[14] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.315      ;
; -3.397 ; address[14] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.315      ;
; -3.397 ; address[14] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.315      ;
; -3.348 ; address[19] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.266      ;
; -3.348 ; address[19] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.266      ;
; -3.348 ; address[19] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.266      ;
; -3.348 ; address[19] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.266      ;
; -3.347 ; address[16] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.265      ;
; -3.347 ; address[16] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.265      ;
; -3.347 ; address[16] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.265      ;
; -3.347 ; address[16] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.265      ;
; -3.339 ; address[17] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.267      ;
; -3.339 ; address[17] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.267      ;
; -3.339 ; address[17] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.267      ;
; -3.339 ; address[17] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.267      ;
; -3.339 ; address[17] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.267      ;
; -3.339 ; address[17] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.267      ;
; -3.339 ; address[17] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.267      ;
; -3.339 ; address[17] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.267      ;
; -3.339 ; address[17] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.267      ;
; -3.330 ; address[15] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.248      ;
; -3.330 ; address[15] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.248      ;
; -3.330 ; address[15] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.248      ;
; -3.330 ; address[15] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.248      ;
; -3.230 ; address[4]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.143      ;
; -3.230 ; address[4]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.143      ;
; -3.230 ; address[4]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.143      ;
; -3.230 ; address[4]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.143      ;
; -3.228 ; address[0]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.157      ;
; -3.228 ; address[0]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.157      ;
; -3.228 ; address[0]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.157      ;
; -3.228 ; address[0]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.157      ;
; -3.218 ; address[14] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.146      ;
; -3.218 ; address[14] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.146      ;
; -3.218 ; address[14] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.146      ;
; -3.218 ; address[14] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.146      ;
; -3.218 ; address[14] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.146      ;
; -3.218 ; address[14] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.146      ;
; -3.218 ; address[14] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.146      ;
; -3.218 ; address[14] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.146      ;
; -3.218 ; address[14] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.146      ;
; -3.178 ; address[13] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.096      ;
; -3.178 ; address[13] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.096      ;
; -3.178 ; address[13] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.096      ;
; -3.178 ; address[13] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; address[17] ; address[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.109      ;
; -3.176 ; address[17] ; address[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.109      ;
; -3.176 ; address[17] ; address[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.109      ;
; -3.176 ; address[17] ; address[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.109      ;
; -3.176 ; address[17] ; address[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.109      ;
; -3.176 ; address[17] ; address[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.109      ;
; -3.176 ; address[17] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.109      ;
; -3.173 ; address[8]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.086      ;
; -3.173 ; address[8]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.086      ;
; -3.173 ; address[8]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.086      ;
; -3.173 ; address[8]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.086      ;
; -3.126 ; address[19] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; address[19] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; address[19] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; address[19] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; address[19] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; address[19] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; address[19] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; address[19] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; address[19] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.125 ; address[16] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.053      ;
; -3.125 ; address[16] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.053      ;
; -3.125 ; address[16] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.053      ;
; -3.125 ; address[16] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.053      ;
; -3.125 ; address[16] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.053      ;
; -3.125 ; address[16] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.053      ;
; -3.125 ; address[16] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.053      ;
; -3.125 ; address[16] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.053      ;
; -3.125 ; address[16] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.053      ;
; -3.118 ; address[1]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.047      ;
; -3.118 ; address[1]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.047      ;
; -3.118 ; address[1]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.047      ;
; -3.118 ; address[1]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.047      ;
; -3.112 ; address[18] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.112 ; address[18] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.112 ; address[18] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.112 ; address[18] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.030      ;
; -3.110 ; address[12] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.028      ;
; -3.110 ; address[12] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.028      ;
; -3.110 ; address[12] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.028      ;
; -3.110 ; address[12] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.028      ;
; -3.108 ; address[15] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.036      ;
; -3.108 ; address[15] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.036      ;
; -3.108 ; address[15] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.036      ;
; -3.108 ; address[15] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.036      ;
; -3.108 ; address[15] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.036      ;
; -3.108 ; address[15] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.036      ;
; -3.108 ; address[15] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.036      ;
; -3.108 ; address[15] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.036      ;
; -3.108 ; address[15] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.036      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                           ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.121 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 3.050      ;
; -1.981 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.910      ;
; -1.961 ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.886      ;
; -1.870 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.789      ;
; -1.870 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.789      ;
; -1.870 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.789      ;
; -1.870 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.789      ;
; -1.867 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.786      ;
; -1.867 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.786      ;
; -1.867 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.786      ;
; -1.867 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.786      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.815 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.740      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.737      ;
; -1.778 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.072     ; 2.705      ;
; -1.764 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.760 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.689      ;
; -1.745 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.674      ;
; -1.745 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.674      ;
; -1.745 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.674      ;
; -1.745 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.674      ;
; -1.745 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.674      ;
; -1.695 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.624      ;
; -1.695 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.624      ;
; -1.695 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.624      ;
; -1.695 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.624      ;
; -1.695 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.624      ;
; -1.666 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.585      ;
; -1.666 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.585      ;
; -1.666 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.585      ;
; -1.666 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.585      ;
; -1.646 ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.571      ;
; -1.619 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.548      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.611 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.536      ;
; -1.609 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.534      ;
; -1.590 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.515      ;
; -1.566 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.497      ;
; -1.566 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.497      ;
; -1.566 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.497      ;
; -1.566 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.497      ;
; -1.566 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.497      ;
; -1.566 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.497      ;
; -1.566 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.497      ;
; -1.565 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.484      ;
; -1.565 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.484      ;
; -1.565 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.484      ;
; -1.565 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.080     ; 2.484      ;
; -1.547 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.478      ;
; -1.547 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.478      ;
; -1.547 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.478      ;
; -1.547 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.478      ;
; -1.547 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.478      ;
; -1.547 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.478      ;
; -1.547 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.068     ; 2.478      ;
; -1.540 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.465      ;
; -1.538 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.467      ;
; -1.538 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.467      ;
; -1.538 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.467      ;
; -1.538 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.467      ;
; -1.538 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.467      ;
; -1.517 ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.072     ; 2.444      ;
; -1.510 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.435      ;
; -1.510 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.435      ;
; -1.510 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.074     ; 2.435      ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'audio_clock:inst3|AUD_BCK'                                                                                    ;
+--------+-------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node            ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.299 ; SEL_Cont[0] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.241      ;
; -1.269 ; SEL_Cont[1] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.211      ;
; -1.259 ; SEL_Cont[1] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.201      ;
; -1.225 ; SEL_Cont[2] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.167      ;
; -1.219 ; SEL_Cont[3] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.161      ;
; -1.202 ; SEL_Cont[2] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.144      ;
; -1.168 ; SEL_Cont[0] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.110      ;
; -1.162 ; SEL_Cont[0] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.104      ;
; -1.158 ; SEL_Cont[1] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.100      ;
; -1.141 ; SEL_Cont[1] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.078      ;
; -1.126 ; SEL_Cont[1] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.068      ;
; -1.101 ; SEL_Cont[0] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.043      ;
; -1.100 ; SEL_Cont[0] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 2.042      ;
; -1.082 ; SEL_Cont[2] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.017      ;
; -1.082 ; SEL_Cont[2] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.017      ;
; -1.078 ; SEL_Cont[2] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.013      ;
; -1.078 ; SEL_Cont[2] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.013      ;
; -1.020 ; SEL_Cont[2] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.957      ;
; -1.011 ; SEL_Cont[3] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.953      ;
; -1.005 ; SEL_Cont[2] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.947      ;
; -1.001 ; SEL_Cont[3] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.943      ;
; -0.955 ; SEL_Cont[2] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.897      ;
; -0.940 ; SEL_Cont[0] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.877      ;
; -0.927 ; SEL_Cont[1] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.869      ;
; -0.926 ; SEL_Cont[1] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.868      ;
; -0.925 ; SEL_Cont[0] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.867      ;
; -0.901 ; SEL_Cont[3] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.836      ;
; -0.901 ; SEL_Cont[3] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.836      ;
; -0.896 ; SEL_Cont[3] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.831      ;
; -0.896 ; SEL_Cont[3] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.831      ;
; -0.894 ; SEL_Cont[0] ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.831      ;
; -0.889 ; SEL_Cont[2] ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.819      ;
; -0.886 ; SEL_Cont[2] ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.816      ;
; -0.876 ; SEL_Cont[1] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.813      ;
; -0.865 ; SEL_Cont[1] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.802      ;
; -0.860 ; SEL_Cont[2] ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.790      ;
; -0.859 ; SEL_Cont[2] ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.789      ;
; -0.848 ; SEL_Cont[2] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.785      ;
; -0.843 ; SEL_Cont[2] ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.773      ;
; -0.843 ; SEL_Cont[2] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.780      ;
; -0.842 ; SEL_Cont[2] ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.772      ;
; -0.832 ; SEL_Cont[3] ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.768      ;
; -0.832 ; SEL_Cont[3] ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.768      ;
; -0.830 ; SEL_Cont[0] ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.765      ;
; -0.829 ; SEL_Cont[0] ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.764      ;
; -0.818 ; SEL_Cont[3] ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.755      ;
; -0.814 ; SEL_Cont[3] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.751      ;
; -0.812 ; SEL_Cont[0] ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.742      ;
; -0.811 ; SEL_Cont[0] ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.741      ;
; -0.799 ; SEL_Cont[3] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.741      ;
; -0.798 ; SEL_Cont[2] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.740      ;
; -0.798 ; SEL_Cont[2] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.740      ;
; -0.790 ; SEL_Cont[2] ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.726      ;
; -0.790 ; SEL_Cont[2] ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.726      ;
; -0.785 ; SEL_Cont[3] ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.721      ;
; -0.784 ; SEL_Cont[3] ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.720      ;
; -0.784 ; SEL_Cont[3] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.726      ;
; -0.784 ; SEL_Cont[0] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.721      ;
; -0.783 ; SEL_Cont[3] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.057     ; 1.725      ;
; -0.773 ; SEL_Cont[1] ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.703      ;
; -0.772 ; SEL_Cont[3] ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.708      ;
; -0.771 ; SEL_Cont[3] ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.707      ;
; -0.770 ; SEL_Cont[1] ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.700      ;
; -0.764 ; SEL_Cont[0] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.701      ;
; -0.754 ; SEL_Cont[0] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.689      ;
; -0.754 ; SEL_Cont[0] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.689      ;
; -0.753 ; SEL_Cont[1] ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.690      ;
; -0.739 ; SEL_Cont[2] ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.675      ;
; -0.738 ; SEL_Cont[0] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.673      ;
; -0.738 ; SEL_Cont[0] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.673      ;
; -0.738 ; SEL_Cont[2] ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.674      ;
; -0.738 ; SEL_Cont[2] ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.674      ;
; -0.737 ; SEL_Cont[2] ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.673      ;
; -0.734 ; SEL_Cont[1] ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.664      ;
; -0.733 ; SEL_Cont[1] ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.663      ;
; -0.730 ; SEL_Cont[1] ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.665      ;
; -0.729 ; SEL_Cont[1] ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.664      ;
; -0.709 ; SEL_Cont[0] ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.645      ;
; -0.708 ; SEL_Cont[0] ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.644      ;
; -0.702 ; SEL_Cont[0] ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.638      ;
; -0.701 ; SEL_Cont[0] ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.637      ;
; -0.698 ; SEL_Cont[0] ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.634      ;
; -0.698 ; SEL_Cont[0] ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.634      ;
; -0.691 ; SEL_Cont[2] ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.623      ;
; -0.690 ; SEL_Cont[2] ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.622      ;
; -0.675 ; SEL_Cont[3] ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.605      ;
; -0.674 ; SEL_Cont[3] ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.604      ;
; -0.673 ; SEL_Cont[1] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.608      ;
; -0.673 ; SEL_Cont[1] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.608      ;
; -0.664 ; SEL_Cont[3] ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.594      ;
; -0.663 ; SEL_Cont[3] ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.593      ;
; -0.657 ; SEL_Cont[1] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.592      ;
; -0.657 ; SEL_Cont[1] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.592      ;
; -0.657 ; SEL_Cont[3] ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.592      ;
; -0.656 ; SEL_Cont[3] ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.591      ;
; -0.652 ; SEL_Cont[2] ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.584      ;
; -0.651 ; SEL_Cont[2] ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.583      ;
; -0.650 ; SEL_Cont[3] ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.580      ;
; -0.647 ; SEL_Cont[3] ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.577      ;
; -0.642 ; SEL_Cont[1] ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.574      ;
+--------+-------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.628 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.112     ; 0.683      ;
; -0.600 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.112     ; 0.655      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.962      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.962      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.962      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.962      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.962      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.962      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.962      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.962      ;
; 52.522 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.962      ;
; 52.523 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.961      ;
; 52.523 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.961      ;
; 52.523 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.961      ;
; 52.523 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.961      ;
; 52.523 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.961      ;
; 52.523 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.961      ;
; 52.523 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.961      ;
; 52.523 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.961      ;
; 52.523 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.961      ;
; 52.660 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.824      ;
; 52.660 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.824      ;
; 52.660 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.824      ;
; 52.660 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.824      ;
; 52.660 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.824      ;
; 52.660 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.824      ;
; 52.660 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.824      ;
; 52.660 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.824      ;
; 52.660 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.824      ;
; 52.770 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.714      ;
; 52.770 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.714      ;
; 52.770 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.714      ;
; 52.770 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.714      ;
; 52.770 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.714      ;
; 52.770 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.714      ;
; 52.770 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.714      ;
; 52.770 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.714      ;
; 52.770 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.714      ;
; 53.077 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.407      ;
; 53.077 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.407      ;
; 53.077 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.407      ;
; 53.077 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.407      ;
; 53.077 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.407      ;
; 53.077 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.407      ;
; 53.077 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.407      ;
; 53.077 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.407      ;
; 53.077 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.407      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.068     ; 2.296      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.294      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.294      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.294      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.294      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.294      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.294      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.294      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.294      ;
; 53.190 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.294      ;
; 53.191 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.068     ; 2.295      ;
; 53.298 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.186      ;
; 53.298 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.186      ;
; 53.298 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.186      ;
; 53.298 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.186      ;
; 53.298 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.186      ;
; 53.298 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.186      ;
; 53.298 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.186      ;
; 53.298 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.186      ;
; 53.298 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 2.186      ;
; 53.328 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.068     ; 2.158      ;
; 53.438 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.068     ; 2.048      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.980      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.980      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.980      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.980      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.980      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.980      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.980      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.980      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.980      ;
; 53.745 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.068     ; 1.741      ;
; 53.746 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.738      ;
; 53.746 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.738      ;
; 53.746 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.738      ;
; 53.746 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.738      ;
; 53.746 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.738      ;
; 53.746 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.738      ;
; 53.746 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.738      ;
; 53.746 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.738      ;
; 53.746 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.738      ;
; 53.858 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.068     ; 1.628      ;
; 53.966 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.068     ; 1.520      ;
; 54.283 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.068     ; 1.203      ;
; 54.437 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.047      ;
; 54.442 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.042      ;
; 54.443 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.041      ;
; 54.445 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.039      ;
; 54.446 ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.038      ;
; 54.457 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.027      ;
; 54.463 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 1.021      ;
; 54.602 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.068     ; 0.884      ;
; 54.740 ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.070     ; 0.744      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'audio_clock:inst3|AUD_BCK'                                                                                                           ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; -1.599 ; audio_clock:inst3|LRCK_1X ; audio_inL[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.051      ; 2.693      ;
; -1.596 ; audio_clock:inst3|LRCK_1X ; audio_inL[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.051      ; 2.696      ;
; -1.594 ; audio_clock:inst3|LRCK_1X ; audio_inL[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.051      ; 2.698      ;
; -1.594 ; audio_clock:inst3|LRCK_1X ; audio_inL[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.051      ; 2.698      ;
; -1.592 ; audio_clock:inst3|LRCK_1X ; audio_inL[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.051      ; 2.700      ;
; -1.585 ; audio_clock:inst3|LRCK_1X ; audio_inL[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.701      ;
; -1.584 ; audio_clock:inst3|LRCK_1X ; audio_inL[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.702      ;
; -1.583 ; audio_clock:inst3|LRCK_1X ; audio_inL[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.703      ;
; -1.540 ; audio_clock:inst3|LRCK_1X ; audio_inL[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.746      ;
; -1.537 ; audio_clock:inst3|LRCK_1X ; audio_inR[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.749      ;
; -1.535 ; audio_clock:inst3|LRCK_1X ; audio_inR[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.751      ;
; -1.535 ; audio_clock:inst3|LRCK_1X ; audio_inR[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.751      ;
; -1.512 ; audio_clock:inst3|LRCK_1X ; audio_inL[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.774      ;
; -1.512 ; audio_clock:inst3|LRCK_1X ; audio_inL[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.774      ;
; -1.510 ; audio_clock:inst3|LRCK_1X ; audio_inR[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.051      ; 2.782      ;
; -1.503 ; audio_clock:inst3|LRCK_1X ; audio_inR[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.041      ; 2.779      ;
; -1.500 ; audio_clock:inst3|LRCK_1X ; audio_inL[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.041      ; 2.782      ;
; -1.499 ; audio_clock:inst3|LRCK_1X ; audio_inR[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.041      ; 2.783      ;
; -1.497 ; audio_clock:inst3|LRCK_1X ; audio_inL[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.041      ; 2.785      ;
; -1.490 ; audio_clock:inst3|LRCK_1X ; audio_inR[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.796      ;
; -1.489 ; audio_clock:inst3|LRCK_1X ; audio_inR[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.797      ;
; -1.488 ; audio_clock:inst3|LRCK_1X ; audio_inR[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.045      ; 2.798      ;
; -1.481 ; audio_clock:inst3|LRCK_1X ; audio_inL[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.039      ; 2.799      ;
; -1.481 ; audio_clock:inst3|LRCK_1X ; audio_inL[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.039      ; 2.799      ;
; -1.480 ; audio_clock:inst3|LRCK_1X ; audio_inL[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.039      ; 2.800      ;
; -1.451 ; audio_clock:inst3|LRCK_1X ; audio_inR[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.047      ; 2.837      ;
; -1.451 ; audio_clock:inst3|LRCK_1X ; audio_inR[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.047      ; 2.837      ;
; -1.449 ; audio_clock:inst3|LRCK_1X ; audio_inR[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.047      ; 2.839      ;
; -1.448 ; audio_clock:inst3|LRCK_1X ; audio_inR[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.047      ; 2.840      ;
; -1.444 ; audio_clock:inst3|LRCK_1X ; audio_inR[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.039      ; 2.836      ;
; -1.443 ; audio_clock:inst3|LRCK_1X ; audio_inR[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.039      ; 2.837      ;
; -1.442 ; audio_clock:inst3|LRCK_1X ; audio_inR[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 4.039      ; 2.838      ;
; 0.356  ; audio_inR[2]~reg0         ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[3]~reg0         ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[5]~reg0         ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[6]~reg0         ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[7]~reg0         ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[7]~reg0         ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[14]~reg0        ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[14]~reg0        ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[15]~reg0        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[15]~reg0        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.357  ; SEL_Cont[1]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; SEL_Cont[2]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; SEL_Cont[3]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[0]~reg0         ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[0]~reg0         ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[1]~reg0         ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[1]~reg0         ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[2]~reg0         ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[3]~reg0         ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[4]~reg0         ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[4]~reg0         ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[5]~reg0         ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[6]~reg0         ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[8]~reg0         ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[8]~reg0         ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[9]~reg0         ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[9]~reg0         ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[10]~reg0        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[10]~reg0        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[11]~reg0        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[11]~reg0        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[12]~reg0        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[12]~reg0        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[13]~reg0        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inL[13]~reg0        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.368  ; SEL_Cont[0]               ; SEL_Cont[0]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.608      ;
; 0.453  ; SEL_Cont[1]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.693      ;
; 0.605  ; SEL_Cont[0]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.845      ;
; 0.606  ; SEL_Cont[0]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.846      ;
; 0.649  ; SEL_Cont[1]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.889      ;
; 0.650  ; SEL_Cont[0]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.890      ;
; 0.860  ; SEL_Cont[2]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 1.100      ;
; 0.962  ; SEL_Cont[0]               ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.204      ;
; 0.962  ; SEL_Cont[0]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.204      ;
; 0.976  ; SEL_Cont[0]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.218      ;
; 0.977  ; SEL_Cont[0]               ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.219      ;
; 1.059  ; SEL_Cont[1]               ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 1.299      ;
; 1.059  ; SEL_Cont[1]               ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 1.299      ;
; 1.074  ; SEL_Cont[3]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.316      ;
; 1.075  ; SEL_Cont[3]               ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.317      ;
; 1.076  ; SEL_Cont[3]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.318      ;
; 1.077  ; SEL_Cont[3]               ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.319      ;
; 1.082  ; SEL_Cont[0]               ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 1.322      ;
; 1.086  ; SEL_Cont[0]               ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 1.326      ;
; 1.113  ; SEL_Cont[1]               ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.075      ; 1.359      ;
; 1.113  ; SEL_Cont[1]               ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.075      ; 1.359      ;
; 1.113  ; SEL_Cont[1]               ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.075      ; 1.359      ;
; 1.114  ; SEL_Cont[1]               ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.075      ; 1.360      ;
; 1.121  ; SEL_Cont[2]               ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.369      ;
; 1.126  ; SEL_Cont[0]               ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 1.366      ;
; 1.127  ; SEL_Cont[1]               ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.075      ; 1.373      ;
; 1.127  ; SEL_Cont[1]               ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.075      ; 1.373      ;
; 1.128  ; SEL_Cont[0]               ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 1.368      ;
; 1.135  ; SEL_Cont[1]               ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.075      ; 1.381      ;
; 1.136  ; SEL_Cont[1]               ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.075      ; 1.382      ;
; 1.137  ; SEL_Cont[1]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.379      ;
; 1.138  ; SEL_Cont[1]               ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.380      ;
; 1.143  ; SEL_Cont[2]               ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.075      ; 1.389      ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.834 ; audio_clock:inst3|LRCK_1X         ; ADC_STBL                          ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 2.775      ; 2.192      ;
; -0.811 ; audio_clock:inst3|LRCK_1X         ; LRCK_DLY                          ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 2.775      ; 2.215      ;
; -0.810 ; audio_clock:inst3|LRCK_1X         ; ADC_STBR                          ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 2.775      ; 2.216      ;
; 0.010  ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; 0.000        ; 2.695      ; 3.119      ;
; 0.354  ; Reset_Delay:inst0|Cont[0]         ; Reset_Delay:inst0|Cont[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.083      ; 0.608      ;
; 0.355  ; LOWCHECK.01                       ; LOWCHECK.01                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[2]                      ; writedata[2]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[3]                      ; writedata[3]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[4]                      ; writedata[4]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[5]                      ; writedata[5]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[6]                      ; writedata[6]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[8]                      ; writedata[8]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[9]                      ; writedata[9]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[11]                     ; writedata[11]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; LED[1]~reg0                       ; LED[1]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.356  ; S.RIGHT                           ; S.RIGHT                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; S.RUNR                            ; S.RUNR                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[0]                      ; writedata[0]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[1]                      ; writedata[1]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[7]                      ; writedata[7]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[10]                     ; writedata[10]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[12]                     ; writedata[12]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[13]                     ; writedata[13]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[14]                     ; writedata[14]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[15]                     ; writedata[15]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; LED[0]~reg0                       ; LED[0]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; LED[2]~reg0                       ; LED[2]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.476  ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; -0.500       ; 2.695      ; 3.085      ;
; 0.541  ; S.READ_IDLE                       ; S.DACL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.783      ;
; 0.562  ; S.RUNR                            ; S.RUNL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.803      ;
; 0.582  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.824      ;
; 0.588  ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.589  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.829      ;
; 0.589  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.829      ;
; 0.589  ; Reset_Delay:inst0|Cont[9]         ; Reset_Delay:inst0|Cont[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.829      ;
; 0.590  ; Reset_Delay:inst0|Cont[8]         ; Reset_Delay:inst0|Cont[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.830      ;
; 0.590  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.830      ;
; 0.591  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.831      ;
; 0.592  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.832      ;
; 0.592  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.832      ;
; 0.594  ; Reset_Delay:inst0|Cont[3]         ; Reset_Delay:inst0|Cont[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.834      ;
; 0.594  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.834      ;
; 0.596  ; Reset_Delay:inst0|Cont[17]        ; Reset_Delay:inst0|Cont[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.836      ;
; 0.600  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.601  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601  ; I2C_Config:inst2|mI2C_CLK_DIV[15] ; I2C_Config:inst2|mI2C_CLK_DIV[15] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.604  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.605  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.606  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.610  ; Reset_Delay:inst0|Cont[1]         ; Reset_Delay:inst0|Cont[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.850      ;
; 0.618  ; S.READ_IDLE                       ; S.DACR                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.860      ;
; 0.665  ; S.DACLL                           ; S.READ_IDLEL                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.907      ;
; 0.674  ; S.DACRL                           ; LOWCHECK.01                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.916      ;
; 0.680  ; S.DACL                            ; S.READ_IDLE                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.922      ;
; 0.683  ; S.DACLH                           ; S.READ_IDLEH                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.925      ;
; 0.688  ; S.DACRH                           ; LED[1]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.930      ;
; 0.699  ; S.RIGHT                           ; S.LEFT                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.940      ;
; 0.709  ; S.READ_IDLEH                      ; S.DACLH                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.951      ;
; 0.710  ; S.READ_IDLEL                      ; S.DACLL                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.952      ;
; 0.761  ; Reset_Delay:inst0|Cont[12]        ; Reset_Delay:inst0|Cont[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.001      ;
; 0.761  ; Reset_Delay:inst0|Cont[14]        ; Reset_Delay:inst0|Cont[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.001      ;
; 0.765  ; Reset_Delay:inst0|Cont[16]        ; Reset_Delay:inst0|Cont[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.005      ;
; 0.766  ; Reset_Delay:inst0|Cont[19]        ; Reset_Delay:inst0|Cont[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.006      ;
; 0.770  ; Reset_Delay:inst0|Cont[13]        ; Reset_Delay:inst0|Cont[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.010      ;
; 0.771  ; Reset_Delay:inst0|Cont[11]        ; Reset_Delay:inst0|Cont[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.011      ;
; 0.771  ; Reset_Delay:inst0|Cont[15]        ; Reset_Delay:inst0|Cont[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.011      ;
; 0.784  ; S.READ_IDLEL                      ; S.DACRL                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.026      ;
; 0.820  ; ADC_STBR                          ; S.RUNR                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 1.061      ;
; 0.836  ; S.DACRL                           ; address[0]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.051      ; 1.058      ;
; 0.843  ; S.DACR                            ; S.READ_IDLE                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.085      ;
; 0.849  ; S.DACRL                           ; S.READ_IDLEL                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.091      ;
; 0.849  ; ADC_STBR                          ; S.LEFT                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 1.090      ;
; 0.856  ; ADC_STBR                          ; S.RUNL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 1.097      ;
; 0.868  ; Reset_Delay:inst0|Cont[9]         ; Reset_Delay:inst0|Cont[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.117      ;
; 0.869  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.111      ;
; 0.877  ; Reset_Delay:inst0|Cont[8]         ; Reset_Delay:inst0|Cont[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.117      ;
; 0.877  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.117      ;
; 0.877  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.117      ;
; 0.877  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.117      ;
; 0.878  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.118      ;
; 0.879  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.119      ;
; 0.879  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.119      ;
; 0.879  ; Reset_Delay:inst0|Cont[9]         ; Reset_Delay:inst0|Cont[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.128      ;
; 0.881  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.121      ;
; 0.882  ; Reset_Delay:inst0|Cont[3]         ; Reset_Delay:inst0|Cont[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.122      ;
; 0.883  ; Reset_Delay:inst0|Cont[1]         ; Reset_Delay:inst0|Cont[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.123      ;
; 0.884  ; Reset_Delay:inst0|Cont[17]        ; Reset_Delay:inst0|Cont[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.124      ;
; 0.886  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.887  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.888  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.128      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.200 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.313      ; 0.597      ;
; -0.185 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.313      ; 0.612      ;
; 0.356  ; audio_clock:inst3|LRCK_1X        ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.597      ;
; 0.367  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.608      ;
; 0.395  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.636      ;
; 0.395  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.636      ;
; 0.402  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.643      ;
; 0.570  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.072      ; 0.813      ;
; 0.589  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.830      ;
; 0.590  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.831      ;
; 0.591  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.832      ;
; 0.592  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.833      ;
; 0.592  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.833      ;
; 0.595  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.836      ;
; 0.599  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.840      ;
; 0.601  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.842      ;
; 0.606  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.847      ;
; 0.614  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.855      ;
; 0.617  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.858      ;
; 0.618  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.859      ;
; 0.629  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.870      ;
; 0.631  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.872      ;
; 0.652  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 0.893      ;
; 0.815  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.072      ; 1.058      ;
; 0.876  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.117      ;
; 0.877  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.118      ;
; 0.879  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.120      ;
; 0.879  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.120      ;
; 0.879  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.120      ;
; 0.881  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.122      ;
; 0.883  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.124      ;
; 0.888  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.129      ;
; 0.890  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.131      ;
; 0.892  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.133      ;
; 0.893  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.134      ;
; 0.894  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.135      ;
; 0.975  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.216      ;
; 0.978  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.219      ;
; 0.978  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.219      ;
; 0.986  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.227      ;
; 0.987  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.228      ;
; 0.989  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.230      ;
; 0.989  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.230      ;
; 0.989  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.230      ;
; 0.991  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.232      ;
; 0.998  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.239      ;
; 1.000  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.241      ;
; 1.002  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.243      ;
; 1.067  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.072      ; 1.310      ;
; 1.088  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.329      ;
; 1.088  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.329      ;
; 1.099  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.340      ;
; 1.099  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.340      ;
; 1.099  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.340      ;
; 1.101  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.342      ;
; 1.110  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.351      ;
; 1.112  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.353      ;
; 1.177  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.072      ; 1.420      ;
; 1.198  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.439      ;
; 1.209  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.450      ;
; 1.211  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.452      ;
; 1.222  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.463      ;
; 1.293  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.072      ; 1.536      ;
; 1.391  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.632      ;
; 1.391  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.632      ;
; 1.391  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.632      ;
; 1.391  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.632      ;
; 1.391  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.632      ;
; 1.391  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.632      ;
; 1.391  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.632      ;
; 1.391  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.632      ;
; 1.604  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.072      ; 1.847      ;
; 1.645  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.886      ;
; 1.645  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.886      ;
; 1.645  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.886      ;
; 1.645  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.886      ;
; 1.645  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.886      ;
; 1.645  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.886      ;
; 1.645  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 1.886      ;
; 1.718  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.072      ; 1.961      ;
; 1.806  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.047      ;
; 1.806  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.047      ;
; 1.806  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.047      ;
; 1.806  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.047      ;
; 1.848  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.072      ; 2.091      ;
; 1.850  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.072      ; 2.093      ;
; 1.916  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.157      ;
; 1.916  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.157      ;
; 1.916  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.157      ;
; 1.916  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.157      ;
; 1.916  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.157      ;
; 1.916  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.157      ;
; 2.032  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.032  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.032  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.032  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.032  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.457  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.070      ; 2.698      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.354 ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.597      ;
; 0.392 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.635      ;
; 0.399 ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.642      ;
; 0.557 ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.798      ;
; 0.572 ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.813      ;
; 0.572 ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.813      ;
; 0.603 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.846      ;
; 0.611 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.854      ;
; 0.613 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.856      ;
; 0.620 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.861      ;
; 0.628 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.871      ;
; 0.629 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.872      ;
; 0.631 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.874      ;
; 0.632 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.875      ;
; 0.632 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.875      ;
; 0.633 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.876      ;
; 0.640 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.883      ;
; 0.646 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.889      ;
; 0.649 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.892      ;
; 0.672 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.915      ;
; 0.673 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.916      ;
; 0.681 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.924      ;
; 0.700 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 0.943      ;
; 0.710 ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.951      ;
; 0.749 ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.990      ;
; 0.749 ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.990      ;
; 0.765 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.006      ;
; 0.765 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.006      ;
; 0.766 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.007      ;
; 0.772 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.013      ;
; 0.774 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.015      ;
; 0.774 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.015      ;
; 0.780 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.023      ;
; 0.783 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.024      ;
; 0.806 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.051      ;
; 0.875 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.116      ;
; 0.881 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.122      ;
; 0.881 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.122      ;
; 0.882 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.123      ;
; 0.886 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.129      ;
; 0.889 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.130      ;
; 0.890 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.131      ;
; 0.890 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.131      ;
; 0.891 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.136      ;
; 0.893 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.134      ;
; 0.893 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.134      ;
; 0.901 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.144      ;
; 0.904 ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.068      ; 1.143      ;
; 0.909 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.154      ;
; 0.910 ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.068      ; 1.149      ;
; 0.911 ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.068      ; 1.150      ;
; 0.912 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.155      ;
; 0.912 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.155      ;
; 0.912 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.153      ;
; 0.913 ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.068      ; 1.152      ;
; 0.916 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.159      ;
; 0.917 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.160      ;
; 0.919 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.162      ;
; 0.920 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.163      ;
; 0.921 ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.068      ; 1.160      ;
; 0.922 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.163      ;
; 0.925 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.166      ;
; 0.927 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.168      ;
; 0.928 ; I2C_Config:inst2|mI2C_DATA[18]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.169      ;
; 0.928 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.171      ;
; 0.930 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.173      ;
; 0.934 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.175      ;
; 0.936 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.177      ;
; 0.936 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.179      ;
; 0.939 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.182      ;
; 0.940 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.183      ;
; 0.942 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.080      ; 1.193      ;
; 0.944 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.185      ;
; 0.946 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.187      ;
; 0.946 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.189      ;
; 0.951 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.194      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.200      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.200      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.200      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.200      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.200      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.200      ;
; 0.957 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.200      ;
; 0.959 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.204      ;
; 0.981 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.074      ; 1.226      ;
; 0.994 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.235      ;
; 1.003 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.244      ;
; 1.006 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.247      ;
; 1.011 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.254      ;
; 1.011 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.254      ;
; 1.014 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.076      ; 1.261      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst1|altpll_component|pll|clk[1]'                                                                                              ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -4.312 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.749     ; 1.507      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
; -4.150 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.751     ; 1.343      ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst1|altpll_component|pll|clk[1]'                                                                                              ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.169 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.230     ; 1.220      ;
; 3.351 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.228     ; 1.404      ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                            ;
+--------+--------------+----------------+------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------+----------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBL                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBR                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[0]~reg0                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[1]~reg0                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[2]~reg0                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LOWCHECK.01                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LRCK_DLY                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; PB_DLY                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; REC_DLY                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; RUN_THRU_DLY                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|RESET           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACL                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLH                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLL                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACR                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRH                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRL                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.IDLE                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.LEFT                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLE                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEH                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEL                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RIGHT                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUN                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNL                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNR                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; STOP_DLY                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[0]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[10]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[11]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[12]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[13]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[14]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[15]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[16]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[17]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[18]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[19]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[1]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[2]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[3]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[4]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[5]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[6]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[7]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[8]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[9]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[8]                     ;
+--------+--------------+----------------+------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0  ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; 0.319  ; 0.537        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0  ;
; 0.320  ; 0.538        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; 0.320  ; 0.538        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 18.434 ; 18.434       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.452 ; 18.452       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.584 ; 18.584       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.603 ; 18.603       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.613 ; 18.613       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.613 ; 18.613       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.481 ; 27.699       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.667 ; 27.853       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.807 ; 27.807       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.807 ; 27.807       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.815 ; 27.815       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; 6.474 ; 6.723 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; 6.576 ; 6.797 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; 5.199 ; 5.604 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; 5.272 ; 5.476 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; 4.408 ; 4.682 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; 4.106 ; 4.314 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; 3.292 ; 3.563 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; 2.936 ; 3.295 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; 2.994 ; 3.354 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; 2.591 ; 2.950 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; 3.292 ; 3.563 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; 3.207 ; 3.552 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; 2.632 ; 3.010 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; 2.604 ; 2.980 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; 2.863 ; 3.164 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; 2.554 ; 2.836 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; 2.945 ; 3.185 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; 2.905 ; 3.203 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; 2.732 ; 3.045 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; 3.030 ; 3.358 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; 2.994 ; 3.350 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; 3.014 ; 3.410 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; 2.956 ; 3.331 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; 4.781 ; 5.231 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; 2.797 ; 3.180 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.160 ; 3.318 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; 2.312 ; 2.592 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; 2.075 ; 2.317 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; 4.208 ; 4.430 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; -4.117 ; -4.537 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; -4.149 ; -4.533 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; -2.605 ; -2.889 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; -2.496 ; -2.805 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; -3.431 ; -3.761 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; -2.070 ; -2.351 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; -1.852 ; -2.077 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; -2.402 ; -2.728 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; -2.366 ; -2.705 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; -2.030 ; -2.326 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; -2.396 ; -2.698 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; -2.537 ; -2.815 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; -2.034 ; -2.400 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; -1.982 ; -2.345 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; -2.333 ; -2.603 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; -1.852 ; -2.077 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; -2.417 ; -2.621 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; -2.209 ; -2.454 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; -2.133 ; -2.420 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; -2.497 ; -2.789 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; -2.459 ; -2.781 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; -2.473 ; -2.836 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; -2.417 ; -2.763 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; -2.366 ; -2.658 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.685 ; -2.020 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; -2.301 ; -2.538 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.559 ; -1.807 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; -0.439 ; -0.690 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; -2.378 ; -2.707 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 11.337 ; 11.223 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 9.569  ; 9.364  ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 8.257  ; 8.199  ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 9.569  ; 9.364  ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 8.395  ; 8.348  ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 11.021 ; 10.820 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 8.025  ; 8.007  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 8.420  ; 8.331  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 10.000 ; 9.827  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 10.266 ; 10.050 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 8.405  ; 8.360  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 8.280  ; 8.226  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 7.797  ; 7.790  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 9.228  ; 9.128  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 10.957 ; 10.741 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 9.817  ; 9.753  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 8.203  ; 8.170  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 8.117  ; 8.093  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 10.212 ; 10.208 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 8.382  ; 8.317  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 9.748  ; 9.593  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 11.021 ; 10.820 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 8.816  ; 8.707  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 9.185  ; 9.097  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 8.641  ; 8.497  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 10.030 ; 10.028 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 9.331  ; 9.562  ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 11.863 ; 11.570 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 10.769 ; 10.496 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 8.447  ; 8.358  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 11.083 ; 10.774 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 10.913 ; 10.703 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 10.805 ; 10.526 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 8.496  ; 8.517  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 8.252  ; 8.207  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 10.150 ; 9.889  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 9.643  ; 9.392  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 9.710  ; 9.402  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 10.150 ; 9.868  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 9.480  ; 9.346  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 9.877  ; 9.760  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 8.637  ; 8.505  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 8.523  ; 8.425  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 11.863 ; 11.570 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 9.846  ; 9.757  ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 9.976  ; 10.292 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 12.262 ; 12.275 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 10.023 ; 10.134 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 6.387  ;        ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.489  ;        ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 5.408  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 12.833 ; 12.719 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 9.638  ; 9.503  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 8.448  ; 8.332  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 8.197  ; 8.123  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 8.494  ; 8.373  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 8.378  ; 8.258  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 8.206  ; 8.127  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 8.031  ; 8.006  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 8.724  ; 8.723  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 8.274  ; 8.188  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 8.271  ; 8.194  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 9.638  ; 9.503  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 8.365  ; 8.250  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 8.808  ; 8.684  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 9.166  ; 9.090  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 8.686  ; 8.548  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 8.146  ; 8.040  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 8.346  ; 8.216  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 9.404  ; 9.381  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 8.231  ; 8.155  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 8.572  ; 8.464  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 8.351  ; 8.216  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 8.468  ; 8.351  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 8.510  ; 8.407  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 9.404  ; 9.381  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 8.442  ; 8.332  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 8.972  ; 8.804  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 8.239  ; 8.163  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 8.755  ; 8.605  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 8.531  ; 8.418  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 8.448  ; 8.335  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 8.470  ; 8.403  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 8.258  ; 8.185  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 8.714  ; 8.573  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 8.320  ; 8.181  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 7.235  ; 6.984  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 8.155  ; 7.944  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 6.918  ; 6.683  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.701  ;        ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.633  ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 8.848  ; 8.589  ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 7.952  ; 7.895  ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 7.952  ; 7.895  ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 9.210  ; 9.012  ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 8.085  ; 8.039  ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 7.510  ; 7.502  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 7.728  ; 7.709  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 8.106  ; 8.020  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 9.625  ; 9.458  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 9.878  ; 9.670  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 8.094  ; 8.049  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 7.972  ; 7.919  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 7.510  ; 7.502  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 8.884  ; 8.787  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 10.543 ; 10.334 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 9.491  ; 9.432  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 7.902  ; 7.868  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 7.819  ; 7.795  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 9.872  ; 9.870  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 8.073  ; 8.010  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 9.384  ; 9.234  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 10.649 ; 10.458 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 8.487  ; 8.382  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 8.840  ; 8.755  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 8.318  ; 8.178  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 9.696  ; 9.696  ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 8.982  ; 9.204  ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 7.946  ; 7.902  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 10.364 ; 10.101 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 8.134  ; 8.047  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 10.665 ; 10.367 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 10.502 ; 10.299 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 10.397 ; 10.128 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 8.181  ; 8.200  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 7.946  ; 7.902  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 9.769  ; 9.518  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 9.284  ; 9.041  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 9.349  ; 9.052  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 9.771  ; 9.499  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 9.128  ; 8.998  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 9.509  ; 9.395  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 8.317  ; 8.189  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 8.207  ; 8.112  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 11.413 ; 11.131 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 9.475  ; 9.389  ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 9.600  ; 9.904  ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 10.077 ; 6.142  ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 9.619  ; 9.727  ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 6.124  ;        ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.279  ;        ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 5.200  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 9.993  ; 9.784  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 7.706  ; 7.681  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 8.105  ; 7.993  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 7.864  ; 7.792  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 8.152  ; 8.035  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 8.039  ; 7.923  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 7.873  ; 7.796  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 7.706  ; 7.681  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 8.372  ; 8.370  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 7.940  ; 7.857  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 7.937  ; 7.863  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 9.293  ; 9.166  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 8.026  ; 7.915  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 8.452  ; 8.333  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 8.797  ; 8.722  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 8.336  ; 8.203  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 7.815  ; 7.712  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 8.008  ; 7.883  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 7.897  ; 7.823  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 7.897  ; 7.823  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 8.226  ; 8.121  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 8.012  ; 7.882  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 8.123  ; 8.010  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 8.167  ; 8.068  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 9.070  ; 9.049  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 8.099  ; 7.992  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 8.607  ; 8.446  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 7.906  ; 7.832  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 8.404  ; 8.258  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 8.188  ; 8.078  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 8.107  ; 7.998  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 8.126  ; 8.061  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 7.925  ; 7.854  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 8.361  ; 8.225  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 7.982  ; 7.847  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 6.551  ; 6.309  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 7.229  ; 7.094  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 6.245  ; 6.019  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.207  ;        ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.140  ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 9.761  ; 9.673  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.886 ; 10.817 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.827 ; 10.758 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.415 ; 10.346 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.415 ; 10.346 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.877 ; 10.808 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.852 ; 10.783 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.852 ; 10.783 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.440 ; 10.371 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.761  ; 9.673  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.763  ; 9.675  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.051 ; 9.963  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.382 ; 10.294 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.038 ; 10.950 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.846 ; 10.777 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.877 ; 10.808 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.846 ; 10.777 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 9.417  ; 9.329  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.458 ; 10.389 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.402 ; 10.333 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.006 ; 9.937  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.006 ; 9.937  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.450 ; 10.381 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.426 ; 10.357 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.426 ; 10.357 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.030 ; 9.961  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.417  ; 9.329  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.418  ; 9.330  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.695  ; 9.607  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.012 ; 9.924  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.643 ; 10.555 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.420 ; 10.351 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.450 ; 10.381 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.420 ; 10.351 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 9.398     ; 9.486     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.473    ; 10.542    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.419    ; 10.488    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.074    ; 10.143    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.074    ; 10.143    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.463    ; 10.532    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.439    ; 10.508    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.439    ; 10.508    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.096    ; 10.165    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.402     ; 9.490     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.398     ; 9.486     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.682     ; 9.770     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.004    ; 10.092    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.629    ; 10.717    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.436    ; 10.505    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.463    ; 10.532    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.436    ; 10.505    ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 9.064     ; 9.152     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.059    ; 10.128    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.008    ; 10.077    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.677     ; 9.746     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.677     ; 9.746     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.049    ; 10.118    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.026    ; 10.095    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.026    ; 10.095    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.697     ; 9.766     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.068     ; 9.156     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.064     ; 9.152     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.337     ; 9.425     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.647     ; 9.735     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.246    ; 10.334    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.024    ; 10.093    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.049    ; 10.118    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.024    ; 10.093    ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -1.374 ; -107.848      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -0.676 ; -16.728       ;
; inst1|altpll_component|pll|clk[1] ; -0.537 ; -0.537        ;
; audio_clock:inst3|AUD_BCK         ; -0.243 ; -1.986        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; audio_clock:inst3|AUD_BCK         ; -1.412 ; -42.558       ;
; CLOCK_50                          ; -0.812 ; -2.527        ;
; inst1|altpll_component|pll|clk[1] ; -0.011 ; -0.011        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; 0.182  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; -2.614 ; -35.439       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                      ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[1] ; 1.846 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -3.000 ; -145.767      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -1.000 ; -46.000       ;
; audio_clock:inst3|AUD_BCK         ; -1.000 ; -36.000       ;
; CLOCK_27                          ; 18.094 ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 27.549 ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.374 ; address[17] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.312      ;
; -1.374 ; address[17] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.312      ;
; -1.374 ; address[17] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.312      ;
; -1.374 ; address[17] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.312      ;
; -1.320 ; address[15] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.258      ;
; -1.320 ; address[15] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.258      ;
; -1.320 ; address[15] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.258      ;
; -1.320 ; address[15] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.258      ;
; -1.317 ; address[19] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.255      ;
; -1.317 ; address[19] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.255      ;
; -1.317 ; address[19] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.255      ;
; -1.317 ; address[19] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.255      ;
; -1.315 ; address[16] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.253      ;
; -1.315 ; address[16] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.253      ;
; -1.315 ; address[16] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.253      ;
; -1.315 ; address[16] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.253      ;
; -1.310 ; address[14] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.248      ;
; -1.310 ; address[14] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.248      ;
; -1.310 ; address[14] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.248      ;
; -1.310 ; address[14] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.248      ;
; -1.262 ; address[17] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.262 ; address[17] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.262 ; address[17] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.262 ; address[17] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.262 ; address[17] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.262 ; address[17] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.262 ; address[17] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.262 ; address[17] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.262 ; address[17] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.230 ; address[13] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.168      ;
; -1.230 ; address[13] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.168      ;
; -1.230 ; address[13] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.168      ;
; -1.230 ; address[13] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.168      ;
; -1.208 ; address[8]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 2.145      ;
; -1.208 ; address[8]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 2.145      ;
; -1.208 ; address[8]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 2.145      ;
; -1.208 ; address[8]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 2.145      ;
; -1.208 ; address[15] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.156      ;
; -1.208 ; address[15] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.156      ;
; -1.208 ; address[15] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.156      ;
; -1.208 ; address[15] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.156      ;
; -1.208 ; address[15] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.156      ;
; -1.208 ; address[15] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.156      ;
; -1.208 ; address[15] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.156      ;
; -1.208 ; address[15] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.156      ;
; -1.208 ; address[15] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.156      ;
; -1.205 ; address[19] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.153      ;
; -1.205 ; address[19] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.153      ;
; -1.205 ; address[19] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.153      ;
; -1.205 ; address[19] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.153      ;
; -1.205 ; address[19] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.153      ;
; -1.205 ; address[19] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.153      ;
; -1.205 ; address[19] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.153      ;
; -1.205 ; address[19] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.153      ;
; -1.205 ; address[19] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.153      ;
; -1.203 ; address[16] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; address[16] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; address[16] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; address[16] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; address[16] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; address[16] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; address[16] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; address[16] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; address[16] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.151      ;
; -1.198 ; address[14] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; address[14] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; address[14] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; address[14] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; address[14] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; address[14] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; address[14] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; address[14] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; address[14] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.194 ; address[0]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.142      ;
; -1.194 ; address[0]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.142      ;
; -1.194 ; address[0]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.142      ;
; -1.194 ; address[0]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.142      ;
; -1.183 ; address[18] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.121      ;
; -1.183 ; address[18] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.121      ;
; -1.183 ; address[18] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.121      ;
; -1.183 ; address[18] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.121      ;
; -1.179 ; address[12] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.117      ;
; -1.179 ; address[12] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.117      ;
; -1.179 ; address[12] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.117      ;
; -1.179 ; address[12] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.117      ;
; -1.176 ; address[17] ; address[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.124      ;
; -1.176 ; address[17] ; address[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.124      ;
; -1.176 ; address[17] ; address[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.124      ;
; -1.176 ; address[17] ; address[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.124      ;
; -1.176 ; address[17] ; address[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.124      ;
; -1.176 ; address[17] ; address[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.124      ;
; -1.176 ; address[17] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.124      ;
; -1.168 ; address[4]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 2.105      ;
; -1.168 ; address[4]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 2.105      ;
; -1.168 ; address[4]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 2.105      ;
; -1.168 ; address[4]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 2.105      ;
; -1.137 ; address[1]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.085      ;
; -1.137 ; address[1]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.085      ;
; -1.137 ; address[1]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.085      ;
; -1.137 ; address[1]  ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.085      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                           ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.676 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.624      ;
; -0.610 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.558      ;
; -0.580 ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.524      ;
; -0.496 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.442      ;
; -0.494 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.442      ;
; -0.494 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.442      ;
; -0.494 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.442      ;
; -0.494 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.442      ;
; -0.494 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.442      ;
; -0.487 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.435      ;
; -0.484 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.422      ;
; -0.484 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.422      ;
; -0.484 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.422      ;
; -0.484 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.422      ;
; -0.484 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.422      ;
; -0.484 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.422      ;
; -0.484 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.422      ;
; -0.484 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.422      ;
; -0.473 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.421      ;
; -0.473 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.421      ;
; -0.473 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.421      ;
; -0.473 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.421      ;
; -0.473 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.421      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.458 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.402      ;
; -0.437 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.385      ;
; -0.437 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.385      ;
; -0.437 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.385      ;
; -0.437 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.385      ;
; -0.437 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.385      ;
; -0.432 ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.376      ;
; -0.429 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.373      ;
; -0.410 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.358      ;
; -0.408 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.352      ;
; -0.399 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.349      ;
; -0.378 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.328      ;
; -0.372 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.316      ;
; -0.360 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.298      ;
; -0.360 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.298      ;
; -0.360 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.298      ;
; -0.360 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.049     ; 1.298      ;
; -0.351 ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.295      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.350 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.043     ; 1.294      ;
; -0.342 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.292      ;
; -0.342 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.292      ;
; -0.342 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.292      ;
; -0.342 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.292      ;
; -0.342 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.292      ;
; -0.342 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.292      ;
; -0.342 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 1.292      ;
; -0.339 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.287      ;
; -0.339 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.287      ;
; -0.339 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.287      ;
; -0.339 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.287      ;
; -0.339 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.039     ; 1.287      ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.537 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.225     ; 0.359      ;
; -0.528 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.225     ; 0.350      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 53.998 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.505      ;
; 54.069 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.434      ;
; 54.069 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.434      ;
; 54.069 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.434      ;
; 54.069 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.434      ;
; 54.069 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.434      ;
; 54.069 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.434      ;
; 54.069 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.434      ;
; 54.069 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.434      ;
; 54.069 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.434      ;
; 54.127 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.376      ;
; 54.127 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.376      ;
; 54.127 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.376      ;
; 54.127 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.376      ;
; 54.127 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.376      ;
; 54.127 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.376      ;
; 54.127 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.376      ;
; 54.127 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.376      ;
; 54.127 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.376      ;
; 54.289 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.214      ;
; 54.289 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.214      ;
; 54.289 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.214      ;
; 54.289 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.214      ;
; 54.289 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.214      ;
; 54.289 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.214      ;
; 54.289 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.214      ;
; 54.289 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.214      ;
; 54.289 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.214      ;
; 54.322 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.037     ; 1.183      ;
; 54.322 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.037     ; 1.183      ;
; 54.365 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.138      ;
; 54.365 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.138      ;
; 54.365 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.138      ;
; 54.365 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.138      ;
; 54.365 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.138      ;
; 54.365 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.138      ;
; 54.365 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.138      ;
; 54.365 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.138      ;
; 54.365 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.138      ;
; 54.393 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.037     ; 1.112      ;
; 54.415 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.088      ;
; 54.415 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.088      ;
; 54.415 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.088      ;
; 54.415 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.088      ;
; 54.415 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.088      ;
; 54.415 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.088      ;
; 54.415 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.088      ;
; 54.415 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.088      ;
; 54.415 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.088      ;
; 54.451 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.037     ; 1.054      ;
; 54.469 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.034      ;
; 54.469 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.034      ;
; 54.469 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.034      ;
; 54.469 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.034      ;
; 54.469 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.034      ;
; 54.469 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.034      ;
; 54.469 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.034      ;
; 54.469 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.034      ;
; 54.469 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 1.034      ;
; 54.622 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.037     ; 0.883      ;
; 54.623 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.880      ;
; 54.623 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.880      ;
; 54.623 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.880      ;
; 54.623 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.880      ;
; 54.623 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.880      ;
; 54.623 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.880      ;
; 54.623 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.880      ;
; 54.623 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.880      ;
; 54.623 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.880      ;
; 54.698 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.037     ; 0.807      ;
; 54.748 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.037     ; 0.757      ;
; 54.850 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.037     ; 0.655      ;
; 54.946 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.557      ;
; 54.949 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.554      ;
; 54.951 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.552      ;
; 54.951 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.552      ;
; 54.951 ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.552      ;
; 54.958 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.545      ;
; 54.964 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.539      ;
; 55.034 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.037     ; 0.471      ;
; 55.117 ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.039     ; 0.386      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'audio_clock:inst3|AUD_BCK'                                                                                    ;
+--------+-------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node            ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.243 ; SEL_Cont[1] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.200      ;
; -0.242 ; SEL_Cont[0] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.199      ;
; -0.218 ; SEL_Cont[3] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.175      ;
; -0.213 ; SEL_Cont[1] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.170      ;
; -0.197 ; SEL_Cont[0] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.154      ;
; -0.188 ; SEL_Cont[2] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.145      ;
; -0.175 ; SEL_Cont[2] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.132      ;
; -0.155 ; SEL_Cont[0] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.112      ;
; -0.151 ; SEL_Cont[0] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.108      ;
; -0.150 ; SEL_Cont[0] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.107      ;
; -0.145 ; SEL_Cont[1] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.102      ;
; -0.113 ; SEL_Cont[1] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 1.066      ;
; -0.109 ; SEL_Cont[2] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 1.060      ;
; -0.109 ; SEL_Cont[2] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 1.060      ;
; -0.108 ; SEL_Cont[1] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.065      ;
; -0.107 ; SEL_Cont[2] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 1.058      ;
; -0.107 ; SEL_Cont[2] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 1.058      ;
; -0.104 ; SEL_Cont[2] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 1.057      ;
; -0.103 ; SEL_Cont[3] ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.060      ;
; -0.099 ; SEL_Cont[2] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.056      ;
; -0.094 ; SEL_Cont[3] ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.051      ;
; -0.081 ; SEL_Cont[0] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 1.034      ;
; -0.078 ; SEL_Cont[1] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.035      ;
; -0.077 ; SEL_Cont[1] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.034      ;
; -0.076 ; SEL_Cont[0] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.033      ;
; -0.061 ; SEL_Cont[0] ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 1.014      ;
; -0.049 ; SEL_Cont[2] ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 1.006      ;
; -0.041 ; SEL_Cont[1] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.994      ;
; -0.038 ; SEL_Cont[2] ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.984      ;
; -0.037 ; SEL_Cont[2] ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.983      ;
; -0.036 ; SEL_Cont[1] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.989      ;
; -0.034 ; SEL_Cont[2] ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.980      ;
; -0.030 ; SEL_Cont[2] ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.976      ;
; -0.015 ; SEL_Cont[3] ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.968      ;
; -0.013 ; SEL_Cont[0] ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.964      ;
; -0.013 ; SEL_Cont[0] ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.964      ;
; -0.012 ; SEL_Cont[2] ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.958      ;
; -0.011 ; SEL_Cont[2] ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.957      ;
; -0.011 ; SEL_Cont[0] ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.957      ;
; -0.010 ; SEL_Cont[0] ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.956      ;
; -0.007 ; SEL_Cont[2] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.960      ;
; -0.004 ; SEL_Cont[3] ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.956      ;
; -0.004 ; SEL_Cont[3] ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.956      ;
; 0.002  ; SEL_Cont[0] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.951      ;
; 0.002  ; SEL_Cont[2] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.951      ;
; 0.004  ; SEL_Cont[3] ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.949      ;
; 0.007  ; SEL_Cont[3] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.944      ;
; 0.007  ; SEL_Cont[3] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.944      ;
; 0.009  ; SEL_Cont[3] ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 0.948      ;
; 0.010  ; SEL_Cont[3] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; SEL_Cont[3] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.941      ;
; 0.012  ; SEL_Cont[3] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 0.945      ;
; 0.013  ; SEL_Cont[3] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 0.944      ;
; 0.016  ; SEL_Cont[1] ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.930      ;
; 0.019  ; SEL_Cont[1] ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.927      ;
; 0.020  ; SEL_Cont[2] ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.932      ;
; 0.020  ; SEL_Cont[2] ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.932      ;
; 0.021  ; SEL_Cont[3] ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.931      ;
; 0.022  ; SEL_Cont[3] ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.930      ;
; 0.023  ; SEL_Cont[3] ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.929      ;
; 0.024  ; SEL_Cont[3] ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.928      ;
; 0.024  ; SEL_Cont[2] ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 0.933      ;
; 0.025  ; SEL_Cont[2] ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.030     ; 0.932      ;
; 0.026  ; SEL_Cont[0] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.927      ;
; 0.029  ; SEL_Cont[0] ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.922      ;
; 0.029  ; SEL_Cont[0] ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.922      ;
; 0.036  ; SEL_Cont[1] ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.917      ;
; 0.037  ; SEL_Cont[1] ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.909      ;
; 0.039  ; SEL_Cont[1] ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.907      ;
; 0.051  ; SEL_Cont[0] ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.901      ;
; 0.051  ; SEL_Cont[0] ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.901      ;
; 0.051  ; SEL_Cont[2] ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.901      ;
; 0.052  ; SEL_Cont[2] ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.900      ;
; 0.054  ; SEL_Cont[2] ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.039     ; 0.894      ;
; 0.055  ; SEL_Cont[2] ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.039     ; 0.893      ;
; 0.056  ; SEL_Cont[1] ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; SEL_Cont[1] ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; SEL_Cont[2] ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.896      ;
; 0.056  ; SEL_Cont[2] ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.896      ;
; 0.066  ; SEL_Cont[3] ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.885      ;
; 0.068  ; SEL_Cont[3] ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.883      ;
; 0.071  ; SEL_Cont[2] ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.039     ; 0.877      ;
; 0.073  ; SEL_Cont[2] ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.039     ; 0.875      ;
; 0.078  ; SEL_Cont[0] ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.874      ;
; 0.079  ; SEL_Cont[0] ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.873      ;
; 0.079  ; SEL_Cont[0] ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.873      ;
; 0.079  ; SEL_Cont[0] ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 0.873      ;
; 0.093  ; SEL_Cont[0] ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.858      ;
; 0.094  ; SEL_Cont[0] ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.036     ; 0.857      ;
; 0.099  ; SEL_Cont[3] ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.854      ;
; 0.099  ; SEL_Cont[1] ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.039     ; 0.849      ;
; 0.100  ; SEL_Cont[1] ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.039     ; 0.848      ;
; 0.105  ; SEL_Cont[3] ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.848      ;
; 0.117  ; SEL_Cont[1] ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.039     ; 0.831      ;
; 0.119  ; SEL_Cont[3] ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.827      ;
; 0.119  ; SEL_Cont[1] ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.039     ; 0.829      ;
; 0.120  ; SEL_Cont[3] ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.826      ;
; 0.123  ; SEL_Cont[3] ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.823      ;
; 0.124  ; SEL_Cont[3] ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.822      ;
; 0.129  ; SEL_Cont[3] ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.817      ;
+--------+-------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'audio_clock:inst3|AUD_BCK'                                                                                                           ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; -1.412 ; audio_clock:inst3|LRCK_1X ; audio_inL[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.627      ; 1.369      ;
; -1.409 ; audio_clock:inst3|LRCK_1X ; audio_inL[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.627      ; 1.372      ;
; -1.408 ; audio_clock:inst3|LRCK_1X ; audio_inL[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.627      ; 1.373      ;
; -1.407 ; audio_clock:inst3|LRCK_1X ; audio_inL[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.627      ; 1.374      ;
; -1.406 ; audio_clock:inst3|LRCK_1X ; audio_inL[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.627      ; 1.375      ;
; -1.399 ; audio_clock:inst3|LRCK_1X ; audio_inL[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.376      ;
; -1.399 ; audio_clock:inst3|LRCK_1X ; audio_inL[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.376      ;
; -1.398 ; audio_clock:inst3|LRCK_1X ; audio_inL[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.377      ;
; -1.350 ; audio_clock:inst3|LRCK_1X ; audio_inL[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.617      ; 1.421      ;
; -1.348 ; audio_clock:inst3|LRCK_1X ; audio_inL[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.617      ; 1.423      ;
; -1.347 ; audio_clock:inst3|LRCK_1X ; audio_inL[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.428      ;
; -1.347 ; audio_clock:inst3|LRCK_1X ; audio_inL[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.428      ;
; -1.339 ; audio_clock:inst3|LRCK_1X ; audio_inL[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.615      ; 1.430      ;
; -1.339 ; audio_clock:inst3|LRCK_1X ; audio_inL[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.615      ; 1.430      ;
; -1.338 ; audio_clock:inst3|LRCK_1X ; audio_inL[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.615      ; 1.431      ;
; -1.325 ; audio_clock:inst3|LRCK_1X ; audio_inL[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.450      ;
; -1.318 ; audio_clock:inst3|LRCK_1X ; audio_inR[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.457      ;
; -1.317 ; audio_clock:inst3|LRCK_1X ; audio_inR[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.458      ;
; -1.316 ; audio_clock:inst3|LRCK_1X ; audio_inR[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.459      ;
; -1.304 ; audio_clock:inst3|LRCK_1X ; audio_inR[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.627      ; 1.477      ;
; -1.302 ; audio_clock:inst3|LRCK_1X ; audio_inR[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.473      ;
; -1.301 ; audio_clock:inst3|LRCK_1X ; audio_inR[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.474      ;
; -1.300 ; audio_clock:inst3|LRCK_1X ; audio_inR[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.617      ; 1.471      ;
; -1.300 ; audio_clock:inst3|LRCK_1X ; audio_inR[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.621      ; 1.475      ;
; -1.296 ; audio_clock:inst3|LRCK_1X ; audio_inR[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.617      ; 1.475      ;
; -1.263 ; audio_clock:inst3|LRCK_1X ; audio_inR[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.623      ; 1.514      ;
; -1.263 ; audio_clock:inst3|LRCK_1X ; audio_inR[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.615      ; 1.506      ;
; -1.262 ; audio_clock:inst3|LRCK_1X ; audio_inR[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.623      ; 1.515      ;
; -1.262 ; audio_clock:inst3|LRCK_1X ; audio_inR[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.615      ; 1.507      ;
; -1.262 ; audio_clock:inst3|LRCK_1X ; audio_inR[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.615      ; 1.507      ;
; -1.261 ; audio_clock:inst3|LRCK_1X ; audio_inR[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.623      ; 1.516      ;
; -1.260 ; audio_clock:inst3|LRCK_1X ; audio_inR[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.623      ; 1.517      ;
; 0.181  ; audio_inR[2]~reg0         ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[2]~reg0         ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[3]~reg0         ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[3]~reg0         ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[4]~reg0         ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[4]~reg0         ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[5]~reg0         ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[5]~reg0         ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[6]~reg0         ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[6]~reg0         ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[7]~reg0         ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[7]~reg0         ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[14]~reg0        ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[14]~reg0        ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[15]~reg0        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[15]~reg0        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; SEL_Cont[1]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; SEL_Cont[2]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; SEL_Cont[3]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[0]~reg0         ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[0]~reg0         ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[1]~reg0         ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[1]~reg0         ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[8]~reg0         ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[8]~reg0         ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[9]~reg0         ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[9]~reg0         ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[10]~reg0        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[10]~reg0        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[11]~reg0        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[11]~reg0        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[12]~reg0        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[12]~reg0        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[13]~reg0        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[13]~reg0        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.189  ; SEL_Cont[0]               ; SEL_Cont[0]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.314      ;
; 0.231  ; SEL_Cont[1]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.356      ;
; 0.293  ; SEL_Cont[0]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.418      ;
; 0.294  ; SEL_Cont[0]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.419      ;
; 0.328  ; SEL_Cont[1]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.453      ;
; 0.331  ; SEL_Cont[0]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.456      ;
; 0.416  ; SEL_Cont[2]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.541      ;
; 0.471  ; SEL_Cont[0]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.598      ;
; 0.472  ; SEL_Cont[0]               ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.599      ;
; 0.488  ; SEL_Cont[0]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.615      ;
; 0.489  ; SEL_Cont[0]               ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.616      ;
; 0.528  ; SEL_Cont[3]               ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.655      ;
; 0.528  ; SEL_Cont[3]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.655      ;
; 0.528  ; SEL_Cont[3]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.655      ;
; 0.529  ; SEL_Cont[3]               ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.656      ;
; 0.547  ; SEL_Cont[1]               ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.047      ; 0.678      ;
; 0.548  ; SEL_Cont[1]               ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.047      ; 0.679      ;
; 0.548  ; SEL_Cont[0]               ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.673      ;
; 0.549  ; SEL_Cont[1]               ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.047      ; 0.680      ;
; 0.549  ; SEL_Cont[1]               ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.047      ; 0.680      ;
; 0.549  ; SEL_Cont[0]               ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.674      ;
; 0.555  ; SEL_Cont[1]               ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.680      ;
; 0.555  ; SEL_Cont[1]               ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.680      ;
; 0.556  ; SEL_Cont[2]               ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.049      ; 0.689      ;
; 0.563  ; SEL_Cont[1]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.690      ;
; 0.564  ; SEL_Cont[1]               ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.691      ;
; 0.565  ; SEL_Cont[1]               ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.047      ; 0.696      ;
; 0.565  ; SEL_Cont[0]               ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.690      ;
; 0.566  ; SEL_Cont[1]               ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.047      ; 0.697      ;
; 0.569  ; SEL_Cont[0]               ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.694      ;
; 0.574  ; SEL_Cont[2]               ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.047      ; 0.705      ;
; 0.576  ; SEL_Cont[2]               ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.047      ; 0.707      ;
; 0.584  ; SEL_Cont[1]               ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.043      ; 0.711      ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.812 ; audio_clock:inst3|LRCK_1X         ; ADC_STBL                          ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 1.740      ; 1.092      ;
; -0.771 ; audio_clock:inst3|LRCK_1X         ; ADC_STBR                          ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 1.740      ; 1.133      ;
; -0.770 ; audio_clock:inst3|LRCK_1X         ; LRCK_DLY                          ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 1.740      ; 1.134      ;
; -0.174 ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; 0.000        ; 1.549      ; 1.594      ;
; 0.183  ; LOWCHECK.01                       ; LOWCHECK.01                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[0]                      ; writedata[0]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[1]                      ; writedata[1]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[8]                      ; writedata[8]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[9]                      ; writedata[9]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[10]                     ; writedata[10]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[11]                     ; writedata[11]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[12]                     ; writedata[12]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[13]                     ; writedata[13]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; LED[1]~reg0                       ; LED[1]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.184  ; S.RIGHT                           ; S.RIGHT                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; S.RUNR                            ; S.RUNR                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; writedata[2]                      ; writedata[2]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; writedata[3]                      ; writedata[3]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; writedata[4]                      ; writedata[4]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; writedata[5]                      ; writedata[5]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; writedata[6]                      ; writedata[6]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; writedata[7]                      ; writedata[7]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; writedata[14]                     ; writedata[14]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; writedata[15]                     ; writedata[15]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; LED[0]~reg0                       ; LED[0]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; LED[2]~reg0                       ; LED[2]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.185  ; Reset_Delay:inst0|Cont[0]         ; Reset_Delay:inst0|Cont[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.045      ; 0.314      ;
; 0.270  ; S.READ_IDLE                       ; S.DACL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.394      ;
; 0.282  ; S.RUNR                            ; S.RUNL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.405      ;
; 0.290  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.414      ;
; 0.292  ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.294  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.417      ;
; 0.296  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.418      ;
; 0.296  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.418      ;
; 0.296  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.418      ;
; 0.296  ; Reset_Delay:inst0|Cont[8]         ; Reset_Delay:inst0|Cont[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.418      ;
; 0.296  ; Reset_Delay:inst0|Cont[9]         ; Reset_Delay:inst0|Cont[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.418      ;
; 0.296  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.297  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.419      ;
; 0.297  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.419      ;
; 0.298  ; Reset_Delay:inst0|Cont[3]         ; Reset_Delay:inst0|Cont[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.420      ;
; 0.298  ; Reset_Delay:inst0|Cont[17]        ; Reset_Delay:inst0|Cont[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.421      ;
; 0.300  ; I2C_Config:inst2|mI2C_CLK_DIV[15] ; I2C_Config:inst2|mI2C_CLK_DIV[15] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.424      ;
; 0.301  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.302  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.303  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; Reset_Delay:inst0|Cont[1]         ; Reset_Delay:inst0|Cont[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.425      ;
; 0.304  ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.428      ;
; 0.304  ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.428      ;
; 0.313  ; S.READ_IDLE                       ; S.DACR                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.437      ;
; 0.335  ; S.DACLL                           ; S.READ_IDLEL                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.459      ;
; 0.339  ; S.READ_IDLEH                      ; S.DACLH                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.463      ;
; 0.341  ; S.DACL                            ; S.READ_IDLE                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.465      ;
; 0.342  ; S.READ_IDLEL                      ; S.DACLL                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.466      ;
; 0.342  ; S.DACLH                           ; S.READ_IDLEH                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.466      ;
; 0.344  ; S.DACRL                           ; LOWCHECK.01                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.468      ;
; 0.344  ; S.DACRH                           ; LED[1]~reg0                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.468      ;
; 0.362  ; S.RIGHT                           ; S.LEFT                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.485      ;
; 0.368  ; Reset_Delay:inst0|Cont[12]        ; Reset_Delay:inst0|Cont[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.491      ;
; 0.368  ; Reset_Delay:inst0|Cont[14]        ; Reset_Delay:inst0|Cont[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.491      ;
; 0.370  ; Reset_Delay:inst0|Cont[16]        ; Reset_Delay:inst0|Cont[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.493      ;
; 0.370  ; Reset_Delay:inst0|Cont[19]        ; Reset_Delay:inst0|Cont[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.493      ;
; 0.372  ; Reset_Delay:inst0|Cont[11]        ; Reset_Delay:inst0|Cont[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.495      ;
; 0.373  ; Reset_Delay:inst0|Cont[13]        ; Reset_Delay:inst0|Cont[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.496      ;
; 0.373  ; Reset_Delay:inst0|Cont[15]        ; Reset_Delay:inst0|Cont[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.496      ;
; 0.380  ; S.READ_IDLEL                      ; S.DACRL                           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.504      ;
; 0.409  ; ADC_STBR                          ; S.RUNR                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.532      ;
; 0.414  ; S.DACRL                           ; S.READ_IDLEL                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.538      ;
; 0.414  ; S.DACR                            ; S.READ_IDLE                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.538      ;
; 0.423  ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; -0.500       ; 1.549      ; 1.691      ;
; 0.424  ; S.DACRL                           ; address[0]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.025      ; 0.533      ;
; 0.425  ; ADC_STBR                          ; S.RUNL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.548      ;
; 0.427  ; ADC_STBR                          ; S.LEFT                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.550      ;
; 0.439  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.563      ;
; 0.443  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.566      ;
; 0.445  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.567      ;
; 0.445  ; Reset_Delay:inst0|Cont[8]         ; Reset_Delay:inst0|Cont[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.567      ;
; 0.445  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.567      ;
; 0.445  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.568      ;
; 0.446  ; Reset_Delay:inst0|Cont[9]         ; Reset_Delay:inst0|Cont[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.046      ; 0.576      ;
; 0.446  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.568      ;
; 0.449  ; Reset_Delay:inst0|Cont[9]         ; Reset_Delay:inst0|Cont[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.046      ; 0.579      ;
; 0.450  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.451  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.575      ;
; 0.451  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.575      ;
; 0.454  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.576      ;
; 0.455  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.577      ;
; 0.456  ; Reset_Delay:inst0|Cont[1]         ; Reset_Delay:inst0|Cont[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.578      ;
; 0.456  ; Reset_Delay:inst0|Cont[17]        ; Reset_Delay:inst0|Cont[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.579      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.011 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.029      ; 0.307      ;
; -0.004 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.029      ; 0.314      ;
; 0.184  ; audio_clock:inst3|LRCK_1X        ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.307      ;
; 0.191  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.314      ;
; 0.198  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.321      ;
; 0.200  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.323      ;
; 0.202  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.325      ;
; 0.273  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.398      ;
; 0.296  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.419      ;
; 0.296  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.419      ;
; 0.297  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.420      ;
; 0.297  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.420      ;
; 0.297  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.420      ;
; 0.298  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.421      ;
; 0.302  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.425      ;
; 0.302  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.425      ;
; 0.303  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.426      ;
; 0.308  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.431      ;
; 0.308  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.431      ;
; 0.311  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.434      ;
; 0.322  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.445      ;
; 0.322  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.445      ;
; 0.331  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.454      ;
; 0.390  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.515      ;
; 0.445  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.568      ;
; 0.446  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.569      ;
; 0.446  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.569      ;
; 0.452  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.575      ;
; 0.454  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.577      ;
; 0.455  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.578      ;
; 0.455  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.578      ;
; 0.456  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.579      ;
; 0.457  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.580      ;
; 0.458  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.581      ;
; 0.458  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.581      ;
; 0.459  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.582      ;
; 0.508  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.631      ;
; 0.509  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.632      ;
; 0.509  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.632      ;
; 0.511  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.634      ;
; 0.512  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.635      ;
; 0.512  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.635      ;
; 0.520  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.643      ;
; 0.521  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.644      ;
; 0.521  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.644      ;
; 0.523  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.646      ;
; 0.524  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.647      ;
; 0.524  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.647      ;
; 0.575  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.698      ;
; 0.575  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.698      ;
; 0.578  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.701      ;
; 0.578  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.701      ;
; 0.583  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.708      ;
; 0.587  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.710      ;
; 0.587  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.710      ;
; 0.590  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.713      ;
; 0.590  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.713      ;
; 0.636  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.761      ;
; 0.641  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.764      ;
; 0.644  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.767      ;
; 0.653  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.776      ;
; 0.656  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.779      ;
; 0.672  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.795      ;
; 0.672  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.795      ;
; 0.672  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.795      ;
; 0.672  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.795      ;
; 0.672  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.795      ;
; 0.672  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.795      ;
; 0.672  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.795      ;
; 0.672  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.795      ;
; 0.691  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.816      ;
; 0.792  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.915      ;
; 0.792  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.915      ;
; 0.792  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.915      ;
; 0.792  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.915      ;
; 0.792  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.915      ;
; 0.792  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.915      ;
; 0.792  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.915      ;
; 0.844  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.969      ;
; 0.892  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 1.017      ;
; 0.906  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.029      ;
; 0.906  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.029      ;
; 0.906  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.029      ;
; 0.906  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.029      ;
; 0.959  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.082      ;
; 0.959  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.082      ;
; 0.959  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.082      ;
; 0.959  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.082      ;
; 0.959  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.082      ;
; 0.959  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.082      ;
; 0.981  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 1.106      ;
; 0.983  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 1.108      ;
; 1.014  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.137      ;
; 1.014  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.137      ;
; 1.014  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.137      ;
; 1.014  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.137      ;
; 1.014  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.137      ;
; 1.227  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.350      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.182 ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.307      ;
; 0.200 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.325      ;
; 0.204 ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.329      ;
; 0.262 ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.385      ;
; 0.268 ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.391      ;
; 0.268 ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.391      ;
; 0.303 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.428      ;
; 0.305 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.428      ;
; 0.306 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.431      ;
; 0.308 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.433      ;
; 0.317 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.442      ;
; 0.318 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.443      ;
; 0.318 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.443      ;
; 0.319 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.444      ;
; 0.319 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.444      ;
; 0.320 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.445      ;
; 0.327 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.452      ;
; 0.328 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.453      ;
; 0.331 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.456      ;
; 0.333 ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.456      ;
; 0.339 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.464      ;
; 0.340 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.465      ;
; 0.341 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.466      ;
; 0.345 ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.468      ;
; 0.346 ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.469      ;
; 0.351 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.476      ;
; 0.382 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.505      ;
; 0.383 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.506      ;
; 0.384 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.507      ;
; 0.387 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.510      ;
; 0.391 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.514      ;
; 0.392 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.515      ;
; 0.393 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.516      ;
; 0.394 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.043      ; 0.521      ;
; 0.416 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.541      ;
; 0.428 ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.549      ;
; 0.431 ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.552      ;
; 0.433 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.556      ;
; 0.433 ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.554      ;
; 0.433 ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.554      ;
; 0.435 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.043      ; 0.562      ;
; 0.437 ; I2C_Config:inst2|mI2C_DATA[18]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.560      ;
; 0.437 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.043      ; 0.564      ;
; 0.438 ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.559      ;
; 0.441 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.564      ;
; 0.441 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.564      ;
; 0.442 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.565      ;
; 0.448 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.571      ;
; 0.449 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.572      ;
; 0.450 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.573      ;
; 0.452 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.575      ;
; 0.454 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.577      ;
; 0.454 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.577      ;
; 0.457 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.580      ;
; 0.457 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.580      ;
; 0.458 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.049      ; 0.591      ;
; 0.460 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.583      ;
; 0.460 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.583      ;
; 0.461 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.584      ;
; 0.462 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.585      ;
; 0.465 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.590      ;
; 0.466 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.591      ;
; 0.466 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.591      ;
; 0.467 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.592      ;
; 0.467 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.592      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.593      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.593      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.593      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.593      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.593      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.593      ;
; 0.468 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.593      ;
; 0.469 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.594      ;
; 0.474 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.043      ; 0.601      ;
; 0.477 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.602      ;
; 0.480 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.605      ;
; 0.480 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.603      ;
; 0.480 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.605      ;
; 0.486 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.043      ; 0.613      ;
; 0.486 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.611      ;
; 0.489 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.614      ;
; 0.493 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.618      ;
; 0.493 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.618      ;
; 0.496 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.045      ; 0.625      ;
; 0.496 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.621      ;
; 0.496 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.041      ; 0.621      ;
; 0.498 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.621      ;
; 0.501 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.624      ;
; 0.503 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.626      ;
; 0.508 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.631      ;
; 0.510 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 0.633      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst1|altpll_component|pll|clk[1]'                                                                                              ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.614 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.715     ; 0.831      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
; -2.525 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.717     ; 0.740      ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst1|altpll_component|pll|clk[1]'                                                                                              ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.846 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.406     ; 0.634      ;
; 1.924 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.404     ; 0.714      ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                            ;
+--------+--------------+----------------+------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------+----------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBL                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBR                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LED[0]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LED[1]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LED[2]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LOWCHECK.01                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LRCK_DLY                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; PB_DLY                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; REC_DLY                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RUN_THRU_DLY                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|RESET           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACL                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLH                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLL                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACR                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRH                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRL                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.IDLE                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.LEFT                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLE                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEH                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEL                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.RIGHT                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.RUN                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNL                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNR                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; STOP_DLY                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[18]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[19]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; audio_outL[8]                     ;
+--------+--------------+----------------+------------+----------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                   ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                          ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; inst2|LUT_INDEX[0]|clk                              ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; inst2|LUT_INDEX[1]|clk                              ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; inst2|LUT_INDEX[2]|clk                              ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; inst2|LUT_INDEX[3]|clk                              ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; inst2|LUT_INDEX[4]|clk                              ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; inst2|LUT_INDEX[5]|clk                              ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; inst2|inst5|ACK1|clk                                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; inst2|inst5|ACK2|clk                                ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]            ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]            ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]            ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]            ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0      ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0      ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0     ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0      ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0      ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0     ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0      ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; SEL_Cont[0]|clk        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; SEL_Cont[1]|clk        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; SEL_Cont[2]|clk        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; SEL_Cont[3]|clk        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[0]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[10]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[12]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[13]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[14]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[15]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[1]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[2]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[3]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[4]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[5]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[6]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[7]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[0]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[10]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[12]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[13]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[14]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[15]~reg0|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[1]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[2]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[3]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[4]~reg0|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[5]~reg0|clk  ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; 18.094 ; 18.094       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.094 ; 18.094       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 18.140 ; 18.140       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.143 ; 18.143       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.894 ; 18.894       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.897 ; 18.897       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.942 ; 18.942       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.942 ; 18.942       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.604 ; 27.788       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.762 ; 27.762       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.762 ; 27.762       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.771 ; 27.771       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 27.793 ; 27.793       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.793 ; 27.793       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; 3.501 ; 4.337 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; 3.531 ; 4.378 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; 2.868 ; 3.590 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; 2.823 ; 3.616 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; 2.419 ; 3.266 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; 2.181 ; 3.007 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; 1.836 ; 2.664 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; 1.670 ; 2.443 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; 1.702 ; 2.480 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; 1.499 ; 2.279 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; 1.836 ; 2.664 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; 1.791 ; 2.591 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; 1.519 ; 2.313 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; 1.512 ; 2.290 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; 1.603 ; 2.358 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; 1.439 ; 2.147 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; 1.647 ; 2.380 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; 1.627 ; 2.374 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; 1.549 ; 2.284 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; 1.709 ; 2.475 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; 1.703 ; 2.485 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; 1.726 ; 2.522 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; 1.685 ; 2.470 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; 2.674 ; 3.370 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.561 ; 2.397 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.635 ; 2.388 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.292 ; 1.953 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; 0.936 ; 1.684 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; 2.098 ; 3.039 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; -2.345 ; -3.096 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; -2.335 ; -3.089 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; -1.451 ; -2.197 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; -1.402 ; -2.148 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; -1.901 ; -2.754 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; -1.180 ; -1.892 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; -1.054 ; -1.719 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; -1.378 ; -2.114 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; -1.357 ; -2.103 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; -1.190 ; -1.921 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; -1.380 ; -2.142 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; -1.416 ; -2.195 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; -1.199 ; -1.964 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; -1.175 ; -1.928 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; -1.315 ; -2.035 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; -1.054 ; -1.719 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; -1.356 ; -2.055 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; -1.247 ; -1.957 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; -1.218 ; -1.919 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; -1.415 ; -2.147 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; -1.411 ; -2.156 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; -1.432 ; -2.197 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; -1.392 ; -2.145 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; -1.329 ; -2.072 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; -0.979 ; -1.748 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.192 ; -1.920 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; -0.857 ; -1.500 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; -0.091 ; -0.753 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; -1.131 ; -1.931 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 6.364 ; 6.546 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 5.411 ; 5.708 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 4.724 ; 4.955 ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 5.411 ; 5.708 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 4.840 ; 5.091 ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 6.468 ; 6.814 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 4.598 ; 4.823 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 4.786 ; 5.021 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 5.637 ; 5.980 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 5.753 ; 6.126 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 4.800 ; 5.073 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 4.723 ; 4.965 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 4.479 ; 4.713 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 5.229 ; 5.558 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 6.151 ; 6.563 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 5.780 ; 6.099 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 4.710 ; 4.967 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 4.656 ; 4.918 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 6.046 ; 6.404 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 4.802 ; 5.062 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 5.506 ; 5.863 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 6.468 ; 6.814 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 5.004 ; 5.273 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 5.188 ; 5.500 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 4.869 ; 5.121 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 5.917 ; 6.275 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 5.708 ; 5.431 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 6.637 ; 7.095 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 6.073 ; 6.442 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 4.805 ; 5.050 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 6.235 ; 6.621 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 6.154 ; 6.566 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 6.091 ; 6.456 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 4.879 ; 5.161 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 4.727 ; 4.962 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 5.726 ; 6.054 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 5.458 ; 5.761 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 5.490 ; 5.795 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 5.700 ; 6.055 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 5.372 ; 5.708 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 5.584 ; 5.961 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 4.901 ; 5.149 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 4.856 ; 5.102 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 6.637 ; 7.095 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 5.562 ; 5.929 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 6.097 ; 5.782 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 6.851 ; 7.322 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 6.054 ; 5.750 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.701 ;       ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 3.140 ;       ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;       ; 3.415 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 7.393 ; 7.575 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 5.856 ; 6.024 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 4.989 ; 5.107 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 4.869 ; 4.979 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 5.017 ; 5.145 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 4.956 ; 5.071 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 4.868 ; 4.987 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 4.794 ; 4.911 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 5.182 ; 5.363 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 4.921 ; 5.036 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 4.934 ; 5.042 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 5.856 ; 6.024 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 4.932 ; 5.049 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 5.196 ; 5.343 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 5.406 ; 5.603 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 5.133 ; 5.263 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 4.816 ; 4.917 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 4.932 ; 5.043 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 5.793 ; 5.960 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 4.878 ; 4.996 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 5.072 ; 5.206 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 4.918 ; 5.034 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 4.996 ; 5.123 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 5.033 ; 5.174 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 5.793 ; 5.960 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 4.989 ; 5.111 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 5.255 ; 5.403 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 4.913 ; 5.020 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 5.115 ; 5.281 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 5.069 ; 5.186 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 5.000 ; 5.124 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 4.986 ; 5.126 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 4.934 ; 5.044 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 5.127 ; 5.266 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 4.896 ; 5.003 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 3.895 ; 4.215 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 4.503 ; 4.695 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 3.721 ; 4.022 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 1.585 ;       ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.627 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 4.930 ; 5.183 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 4.563 ; 4.784 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 4.563 ; 4.784 ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 5.221 ; 5.506 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 4.674 ; 4.915 ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 4.328 ; 4.553 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 4.440 ; 4.656 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 4.620 ; 4.845 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 5.439 ; 5.767 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 5.549 ; 5.907 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 4.636 ; 4.900 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 4.560 ; 4.792 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 4.328 ; 4.553 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 5.049 ; 5.365 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 5.931 ; 6.326 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 5.611 ; 5.920 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 4.551 ; 4.799 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 4.500 ; 4.753 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 5.869 ; 6.215 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 4.641 ; 4.891 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 5.316 ; 5.660 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 6.272 ; 6.606 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 4.830 ; 5.089 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 5.005 ; 5.306 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 4.699 ; 4.941 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 5.744 ; 6.089 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 5.506 ; 5.240 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 4.566 ; 4.791 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 5.857 ; 6.211 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 4.639 ; 4.874 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 6.014 ; 6.385 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 5.936 ; 6.332 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 5.874 ; 6.225 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 4.712 ; 4.982 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 4.566 ; 4.791 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 5.524 ; 5.839 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 5.269 ; 5.561 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 5.301 ; 5.595 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 5.502 ; 5.844 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 5.187 ; 5.511 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 5.390 ; 5.753 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 4.731 ; 4.969 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 4.689 ; 4.925 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 6.399 ; 6.839 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 5.365 ; 5.717 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 5.879 ; 5.577 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 5.757 ; 3.863 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 5.826 ; 5.533 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.564 ;       ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 3.038 ;       ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;       ; 3.303 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 5.751 ; 5.954 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 4.613 ; 4.726 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 4.801 ; 4.913 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 4.685 ; 4.790 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 4.829 ; 4.951 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 4.768 ; 4.878 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 4.684 ; 4.798 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 4.613 ; 4.726 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 4.986 ; 5.160 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 4.736 ; 4.847 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 4.749 ; 4.853 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 5.671 ; 5.835 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 4.745 ; 4.858 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 5.001 ; 5.142 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 5.202 ; 5.392 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 4.941 ; 5.065 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 4.633 ; 4.731 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 4.746 ; 4.853 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 4.694 ; 4.808 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 4.694 ; 4.808 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 4.882 ; 5.010 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 4.732 ; 4.844 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 4.807 ; 4.929 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 4.844 ; 4.980 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 5.608 ; 5.771 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 4.799 ; 4.917 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 5.055 ; 5.197 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 4.729 ; 4.832 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 4.925 ; 5.087 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 4.879 ; 4.992 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 4.813 ; 4.932 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 4.798 ; 4.932 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 4.749 ; 4.856 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 4.933 ; 5.067 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 4.710 ; 4.813 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 3.514 ; 3.822 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 3.927 ; 4.062 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 3.347 ; 3.637 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 1.303 ;       ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.344 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.486 ; 5.485 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.086 ; 6.072 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.065 ; 6.051 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.866 ; 5.852 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.866 ; 5.852 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.080 ; 6.066 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.071 ; 6.057 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.071 ; 6.057 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.889 ; 5.875 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.486 ; 5.485 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.487 ; 5.486 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.651 ; 5.650 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.829 ; 5.828 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.185 ; 6.184 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.072 ; 6.058 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.080 ; 6.066 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.072 ; 6.058 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.301 ; 5.300 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.868 ; 5.854 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.847 ; 5.833 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.657 ; 5.643 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.657 ; 5.643 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.862 ; 5.848 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.853 ; 5.839 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.853 ; 5.839 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.679 ; 5.665 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.301 ; 5.300 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.302 ; 5.301 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.460 ; 5.459 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.630 ; 5.629 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.973 ; 5.972 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.854 ; 5.840 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.862 ; 5.848 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 5.854 ; 5.840 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.772     ; 5.773     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.433     ; 6.447     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.396     ; 6.410     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.187     ; 6.201     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.187     ; 6.201     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.425     ; 6.439     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.409     ; 6.423     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.409     ; 6.423     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.200     ; 6.214     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.774     ; 5.775     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.772     ; 5.773     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.960     ; 5.961     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.161     ; 6.162     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.562     ; 6.563     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.404     ; 6.418     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.425     ; 6.439     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.404     ; 6.418     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.576     ; 5.577     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.201     ; 6.215     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.165     ; 6.179     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.964     ; 5.978     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.964     ; 5.978     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.193     ; 6.207     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.177     ; 6.191     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.177     ; 6.191     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.977     ; 5.991     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.577     ; 5.578     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.576     ; 5.577     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.756     ; 5.757     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.949     ; 5.950     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.335     ; 6.336     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.173     ; 6.187     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.193     ; 6.207     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.173     ; 6.187     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -3.946   ; -1.970  ; -4.880   ; 1.846   ; -3.000              ;
;  CLOCK_27                          ; N/A      ; N/A     ; N/A      ; N/A     ; 18.094              ;
;  CLOCK_50                          ; -3.946   ; -1.024  ; N/A      ; N/A     ; -3.000              ;
;  I2C_Config:inst2|mI2C_CTRL_CLK    ; -2.436   ; 0.182   ; N/A      ; N/A     ; -1.285              ;
;  audio_clock:inst3|AUD_BCK         ; -1.521   ; -1.970  ; N/A      ; N/A     ; -1.285              ;
;  inst1|altpll_component|pll|clk[1] ; -0.814   ; -0.200  ; -4.880   ; 1.846   ; 27.479              ;
; Design-wide TNS                    ; -464.15  ; -62.171 ; -66.11   ; 0.0     ; -281.845            ;
;  CLOCK_27                          ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                          ; -343.558 ; -3.046  ; N/A      ; N/A     ; -176.475            ;
;  I2C_Config:inst2|mI2C_CTRL_CLK    ; -83.205  ; 0.000   ; N/A      ; N/A     ; -59.110             ;
;  audio_clock:inst3|AUD_BCK         ; -36.573  ; -59.029 ; N/A      ; N/A     ; -46.260             ;
;  inst1|altpll_component|pll|clk[1] ; -0.814   ; -0.200  ; -66.110  ; 0.000   ; 0.000               ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; 7.090 ; 7.612 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; 7.203 ; 7.709 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; 5.765 ; 6.323 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; 5.788 ; 6.246 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; 4.822 ; 5.337 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; 4.488 ; 4.971 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; 3.615 ; 4.129 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; 3.255 ; 3.817 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; 3.316 ; 3.883 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; 2.885 ; 3.438 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; 3.615 ; 4.129 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; 3.548 ; 4.108 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; 2.935 ; 3.511 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; 2.901 ; 3.470 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; 3.185 ; 3.677 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; 2.846 ; 3.303 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; 3.259 ; 3.693 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; 3.219 ; 3.722 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; 3.039 ; 3.537 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; 3.354 ; 3.889 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; 3.319 ; 3.876 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; 3.339 ; 3.944 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; 3.279 ; 3.856 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; 5.325 ; 5.893 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.083 ; 3.691 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.470 ; 3.849 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; 2.607 ; 3.001 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; 2.233 ; 2.671 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; 4.506 ; 5.032 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; -2.345 ; -3.096 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; -2.335 ; -3.089 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; -1.451 ; -2.197 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; -1.402 ; -2.148 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; -1.901 ; -2.754 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; -1.180 ; -1.892 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; -1.054 ; -1.719 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; -1.378 ; -2.114 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; -1.357 ; -2.103 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; -1.190 ; -1.921 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; -1.380 ; -2.142 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; -1.416 ; -2.195 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; -1.199 ; -1.964 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; -1.175 ; -1.928 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; -1.315 ; -2.035 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; -1.054 ; -1.719 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; -1.356 ; -2.055 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; -1.247 ; -1.957 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; -1.218 ; -1.919 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; -1.415 ; -2.147 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; -1.411 ; -2.156 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; -1.432 ; -2.197 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; -1.392 ; -2.145 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; -1.329 ; -2.072 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; -0.979 ; -1.748 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.192 ; -1.920 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; -0.857 ; -1.500 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; -0.091 ; -0.690 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; -1.131 ; -1.931 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 12.408 ; 12.421 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 10.495 ; 10.423 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 9.080  ; 9.144  ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 10.495 ; 10.423 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 9.239  ; 9.281  ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 12.136 ; 12.103 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 8.842  ; 8.935  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 9.248  ; 9.298  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 10.935 ; 10.946 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 11.217 ; 11.199 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 9.222  ; 9.319  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 9.096  ; 9.174  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 8.566  ; 8.687  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 10.091 ; 10.180 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 11.973 ; 11.953 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 10.820 ; 10.952 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 8.997  ; 9.107  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 8.904  ; 9.028  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 11.272 ; 11.448 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 9.197  ; 9.275  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 10.656 ; 10.686 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 12.136 ; 12.103 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 9.691  ; 9.707  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 10.077 ; 10.145 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 9.481  ; 9.486  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 11.069 ; 11.259 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 10.371 ; 10.475 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 12.920 ; 12.866 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 11.752 ; 11.675 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 9.270  ; 9.330  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 12.078 ; 11.970 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 11.893 ; 11.915 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 11.785 ; 11.706 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 9.332  ; 9.501  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 9.068  ; 9.156  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 11.100 ; 10.996 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 10.522 ; 10.452 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 10.576 ; 10.459 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 11.069 ; 10.984 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 10.353 ; 10.421 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 10.790 ; 10.882 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 9.465  ; 9.493  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 9.346  ; 9.399  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 12.920 ; 12.866 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 10.773 ; 10.880 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 11.097 ; 11.245 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 13.419 ; 13.673 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 11.159 ; 11.078 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 7.011  ;        ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.989  ;        ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 6.059  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 14.139 ; 14.152 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 10.727 ; 10.743 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 9.410  ; 9.345  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 9.157  ; 9.111  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 9.449  ; 9.395  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 9.332  ; 9.266  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 9.152  ; 9.125  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 8.962  ; 8.994  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 9.711  ; 9.786  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 9.233  ; 9.190  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 9.229  ; 9.184  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 10.727 ; 10.743 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 9.333  ; 9.268  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 9.787  ; 9.744  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 10.175 ; 10.192 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 9.667  ; 9.591  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 9.096  ; 9.039  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 9.306  ; 9.226  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 10.531 ; 10.588 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 9.184  ; 9.153  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 9.550  ; 9.486  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 9.293  ; 9.230  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 9.437  ; 9.366  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 9.466  ; 9.433  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 10.531 ; 10.588 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 9.409  ; 9.343  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 9.986  ; 9.879  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 9.197  ; 9.152  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 9.718  ; 9.677  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 9.502  ; 9.430  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 9.400  ; 9.355  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 9.447  ; 9.441  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 9.214  ; 9.174  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 9.704  ; 9.617  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 9.286  ; 9.194  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 7.794  ; 7.706  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 8.760  ; 8.660  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 7.455  ; 7.368  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.925  ;        ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.870  ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 4.930 ; 5.183 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 4.563 ; 4.784 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 4.563 ; 4.784 ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 5.221 ; 5.506 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 4.674 ; 4.915 ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 4.328 ; 4.553 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 4.440 ; 4.656 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 4.620 ; 4.845 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 5.439 ; 5.767 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 5.549 ; 5.907 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 4.636 ; 4.900 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 4.560 ; 4.792 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 4.328 ; 4.553 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 5.049 ; 5.365 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 5.931 ; 6.326 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 5.611 ; 5.920 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 4.551 ; 4.799 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 4.500 ; 4.753 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 5.869 ; 6.215 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 4.641 ; 4.891 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 5.316 ; 5.660 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 6.272 ; 6.606 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 4.830 ; 5.089 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 5.005 ; 5.306 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 4.699 ; 4.941 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 5.744 ; 6.089 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 5.506 ; 5.240 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 4.566 ; 4.791 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 5.857 ; 6.211 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 4.639 ; 4.874 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 6.014 ; 6.385 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 5.936 ; 6.332 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 5.874 ; 6.225 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 4.712 ; 4.982 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 4.566 ; 4.791 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 5.524 ; 5.839 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 5.269 ; 5.561 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 5.301 ; 5.595 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 5.502 ; 5.844 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 5.187 ; 5.511 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 5.390 ; 5.753 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 4.731 ; 4.969 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 4.689 ; 4.925 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 6.399 ; 6.839 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 5.365 ; 5.717 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 5.879 ; 5.577 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 5.757 ; 3.863 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 5.826 ; 5.533 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.564 ;       ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 3.038 ;       ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;       ; 3.303 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 5.751 ; 5.954 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 4.613 ; 4.726 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 4.801 ; 4.913 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 4.685 ; 4.790 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 4.829 ; 4.951 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 4.768 ; 4.878 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 4.684 ; 4.798 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 4.613 ; 4.726 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 4.986 ; 5.160 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 4.736 ; 4.847 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 4.749 ; 4.853 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 5.671 ; 5.835 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 4.745 ; 4.858 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 5.001 ; 5.142 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 5.202 ; 5.392 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 4.941 ; 5.065 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 4.633 ; 4.731 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 4.746 ; 4.853 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 4.694 ; 4.808 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 4.694 ; 4.808 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 4.882 ; 5.010 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 4.732 ; 4.844 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 4.807 ; 4.929 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 4.844 ; 4.980 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 5.608 ; 5.771 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 4.799 ; 4.917 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 5.055 ; 5.197 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 4.729 ; 4.832 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 4.925 ; 5.087 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 4.879 ; 4.992 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 4.813 ; 4.932 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 4.798 ; 4.932 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 4.749 ; 4.856 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 4.933 ; 5.067 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 4.710 ; 4.813 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 3.514 ; 3.822 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 3.927 ; 4.062 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 3.347 ; 3.637 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 1.303 ;       ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.344 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACLRCK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACDAT    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_XCK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED10         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_BCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; I2C_SDAT                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_BCLK                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_27                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PB                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; REC                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HIGH                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOW                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RUN_THRU                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; STOP                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; getinmode               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AUD_XCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_LB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_UB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; audio_inR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; audio_inR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; audio_inL[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inL[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LED10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AUD_BCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AUD_XCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; audio_inR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; audio_inR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; audio_inL[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LED10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AUD_BCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AUD_DACLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AUD_DACDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AUD_XCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_CE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; audio_inR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; audio_inR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; audio_inL[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AUD_BCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK         ; 0        ; 0        ; 0        ; 171      ;
; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK         ; 0        ; 0        ; 32       ; 0        ;
; audio_clock:inst3|AUD_BCK         ; CLOCK_50                          ; 0        ; 64       ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 4750     ; 0        ; 0        ; 0        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50                          ; 1        ; 1        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; CLOCK_50                          ; 3        ; 0        ; 0        ; 0        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; 524      ; 0        ; 0        ; 0        ;
; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 148      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK         ; 0        ; 0        ; 0        ; 171      ;
; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK         ; 0        ; 0        ; 32       ; 0        ;
; audio_clock:inst3|AUD_BCK         ; CLOCK_50                          ; 0        ; 64       ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 4750     ; 0        ; 0        ; 0        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50                          ; 1        ; 1        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; CLOCK_50                          ; 3        ; 0        ; 0        ; 0        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; 524      ; 0        ; 0        ; 0        ;
; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 148      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                         ;
+------------+-----------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; inst1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Removal Transfers                                                                          ;
+------------+-----------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; inst1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 310   ; 310  ;
; Unconstrained Output Ports      ; 81    ; 81   ;
; Unconstrained Output Port Paths ; 140   ; 140  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Jun 06 14:20:38 2024
Info: Command: quartus_sta Audio -c Audio
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Audio.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[1]} {inst1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_Config:inst2|mI2C_CTRL_CLK I2C_Config:inst2|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name audio_clock:inst3|AUD_BCK audio_clock:inst3|AUD_BCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.946
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.946      -343.558 CLOCK_50 
    Info (332119):    -2.436       -83.205 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.521       -36.573 audio_clock:inst3|AUD_BCK 
    Info (332119):    -0.814        -0.814 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -1.970
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.970       -59.029 audio_clock:inst3|AUD_BCK 
    Info (332119):    -1.024        -3.046 CLOCK_50 
    Info (332119):    -0.096        -0.096 inst1|altpll_component|pll|clk[1] 
    Info (332119):     0.405         0.000 I2C_Config:inst2|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -4.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.880       -66.110 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 3.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.608         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -176.475 CLOCK_50 
    Info (332119):    -1.285       -59.110 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.285       -46.260 audio_clock:inst3|AUD_BCK 
    Info (332119):    18.413         0.000 CLOCK_27 
    Info (332119):    27.479         0.000 inst1|altpll_component|pll|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.522      -303.482 CLOCK_50 
    Info (332119):    -2.121       -71.856 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.299       -29.944 audio_clock:inst3|AUD_BCK 
    Info (332119):    -0.628        -0.628 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -1.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.599       -48.444 audio_clock:inst3|AUD_BCK 
    Info (332119):    -0.834        -2.455 CLOCK_50 
    Info (332119):    -0.200        -0.200 inst1|altpll_component|pll|clk[1] 
    Info (332119):     0.354         0.000 I2C_Config:inst2|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -4.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.312       -58.262 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 3.169
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.169         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -176.475 CLOCK_50 
    Info (332119):    -1.285       -59.110 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.285       -46.260 audio_clock:inst3|AUD_BCK 
    Info (332119):    18.423         0.000 CLOCK_27 
    Info (332119):    27.481         0.000 inst1|altpll_component|pll|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.374
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.374      -107.848 CLOCK_50 
    Info (332119):    -0.676       -16.728 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -0.537        -0.537 inst1|altpll_component|pll|clk[1] 
    Info (332119):    -0.243        -1.986 audio_clock:inst3|AUD_BCK 
Info (332146): Worst-case hold slack is -1.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.412       -42.558 audio_clock:inst3|AUD_BCK 
    Info (332119):    -0.812        -2.527 CLOCK_50 
    Info (332119):    -0.011        -0.011 inst1|altpll_component|pll|clk[1] 
    Info (332119):     0.182         0.000 I2C_Config:inst2|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -2.614
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.614       -35.439 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 1.846
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.846         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -145.767 CLOCK_50 
    Info (332119):    -1.000       -46.000 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.000       -36.000 audio_clock:inst3|AUD_BCK 
    Info (332119):    18.094         0.000 CLOCK_27 
    Info (332119):    27.549         0.000 inst1|altpll_component|pll|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4746 megabytes
    Info: Processing ended: Thu Jun 06 14:20:42 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


