Fitter report for a2dv2
Tue Sep 26 16:42:54 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |a2dv2|ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|altsyncram_36d2:altsyncram1|ALTSYNCRAM
 30. |a2dv2|ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|altsyncram_nrc2:altsyncram1|ALTSYNCRAM
 31. |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|altsyncram_q2d2:altsyncram1|ALTSYNCRAM
 32. Fitter DSP Block Usage Summary
 33. DSP Block Details
 34. Routing Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages
 48. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Sep 26 16:42:54 2017       ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                      ; a2dv2                                       ;
; Top-level Entity Name              ; a2dv2                                       ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 11,024 / 114,480 ( 10 % )                   ;
;     Total combinational functions  ; 8,547 / 114,480 ( 7 % )                     ;
;     Dedicated logic registers      ; 7,241 / 114,480 ( 6 % )                     ;
; Total registers                    ; 7241                                        ;
; Total pins                         ; 431 / 529 ( 81 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 43,792 / 3,981,312 ( 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 96 / 532 ( 18 % )                           ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.3%      ;
;     Processor 3            ;   3.9%      ;
;     Processor 4            ;   3.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------+
; I/O Assignment Warnings                                       ;
+------------------------+--------------------------------------+
; Pin Name               ; Reason                               ;
+------------------------+--------------------------------------+
; LEDG[0]                ; Missing drive strength and slew rate ;
; LEDG[1]                ; Missing drive strength and slew rate ;
; LEDG[2]                ; Missing drive strength and slew rate ;
; LEDG[3]                ; Missing drive strength and slew rate ;
; LEDG[4]                ; Missing drive strength and slew rate ;
; LEDG[5]                ; Missing drive strength and slew rate ;
; LEDG[6]                ; Missing drive strength and slew rate ;
; LEDG[7]                ; Missing drive strength and slew rate ;
; LEDG[8]                ; Missing drive strength and slew rate ;
; LEDR[0]                ; Missing drive strength and slew rate ;
; LEDR[1]                ; Missing drive strength and slew rate ;
; LEDR[2]                ; Missing drive strength and slew rate ;
; LEDR[3]                ; Missing drive strength and slew rate ;
; LEDR[4]                ; Missing drive strength and slew rate ;
; LEDR[5]                ; Missing drive strength and slew rate ;
; LEDR[6]                ; Missing drive strength and slew rate ;
; LEDR[7]                ; Missing drive strength and slew rate ;
; LEDR[8]                ; Missing drive strength and slew rate ;
; LEDR[9]                ; Missing drive strength and slew rate ;
; LEDR[10]               ; Missing drive strength and slew rate ;
; LEDR[11]               ; Missing drive strength and slew rate ;
; LEDR[12]               ; Missing drive strength and slew rate ;
; LEDR[13]               ; Missing drive strength and slew rate ;
; LEDR[14]               ; Missing drive strength and slew rate ;
; LEDR[15]               ; Missing drive strength and slew rate ;
; LEDR[16]               ; Missing drive strength and slew rate ;
; LEDR[17]               ; Missing drive strength and slew rate ;
; HEX0[0]                ; Missing drive strength and slew rate ;
; HEX0[1]                ; Missing drive strength and slew rate ;
; HEX0[2]                ; Missing drive strength and slew rate ;
; HEX0[3]                ; Missing drive strength and slew rate ;
; HEX0[4]                ; Missing drive strength and slew rate ;
; HEX0[5]                ; Missing drive strength and slew rate ;
; HEX0[6]                ; Missing drive strength and slew rate ;
; HEX1[0]                ; Missing drive strength and slew rate ;
; HEX1[1]                ; Missing drive strength and slew rate ;
; HEX1[2]                ; Missing drive strength and slew rate ;
; HEX1[3]                ; Missing drive strength and slew rate ;
; HEX1[4]                ; Missing drive strength and slew rate ;
; HEX1[5]                ; Missing drive strength and slew rate ;
; HEX1[6]                ; Missing drive strength and slew rate ;
; HEX2[0]                ; Missing drive strength and slew rate ;
; HEX2[1]                ; Missing drive strength and slew rate ;
; HEX2[2]                ; Missing drive strength and slew rate ;
; HEX2[3]                ; Missing drive strength and slew rate ;
; HEX2[4]                ; Missing drive strength and slew rate ;
; HEX2[5]                ; Missing drive strength and slew rate ;
; HEX2[6]                ; Missing drive strength and slew rate ;
; HEX3[0]                ; Missing drive strength and slew rate ;
; HEX3[1]                ; Missing drive strength and slew rate ;
; HEX3[2]                ; Missing drive strength               ;
; HEX3[3]                ; Missing drive strength               ;
; HEX3[4]                ; Missing drive strength               ;
; HEX3[5]                ; Missing drive strength               ;
; HEX3[6]                ; Missing drive strength               ;
; HEX4[0]                ; Missing drive strength               ;
; HEX4[1]                ; Missing drive strength               ;
; HEX4[2]                ; Missing drive strength               ;
; HEX4[3]                ; Missing drive strength               ;
; HEX4[4]                ; Missing drive strength               ;
; HEX4[5]                ; Missing drive strength               ;
; HEX4[6]                ; Missing drive strength               ;
; HEX5[0]                ; Missing drive strength               ;
; HEX5[1]                ; Missing drive strength               ;
; HEX5[2]                ; Missing drive strength               ;
; HEX5[3]                ; Missing drive strength               ;
; HEX5[4]                ; Missing drive strength               ;
; HEX5[5]                ; Missing drive strength               ;
; HEX5[6]                ; Missing drive strength               ;
; HEX6[0]                ; Missing drive strength               ;
; HEX6[1]                ; Missing drive strength               ;
; HEX6[2]                ; Missing drive strength               ;
; HEX6[3]                ; Missing drive strength               ;
; HEX6[4]                ; Missing drive strength               ;
; HEX6[5]                ; Missing drive strength               ;
; HEX6[6]                ; Missing drive strength               ;
; HEX7[0]                ; Missing drive strength               ;
; HEX7[1]                ; Missing drive strength               ;
; HEX7[2]                ; Missing drive strength               ;
; HEX7[3]                ; Missing drive strength               ;
; HEX7[4]                ; Missing drive strength               ;
; HEX7[5]                ; Missing drive strength               ;
; HEX7[6]                ; Missing drive strength               ;
; LCD_BLON               ; Missing drive strength               ;
; LCD_EN                 ; Missing drive strength               ;
; LCD_ON                 ; Missing drive strength               ;
; LCD_RS                 ; Missing drive strength               ;
; LCD_RW                 ; Missing drive strength               ;
; SD_CLK                 ; Missing drive strength               ;
; I2C_SCLK               ; Missing drive strength               ;
; FL_ADDR[0]             ; Missing drive strength               ;
; FL_ADDR[1]             ; Missing drive strength               ;
; FL_ADDR[2]             ; Missing drive strength               ;
; FL_ADDR[3]             ; Missing drive strength               ;
; FL_ADDR[4]             ; Missing drive strength               ;
; FL_ADDR[5]             ; Missing drive strength               ;
; FL_ADDR[6]             ; Missing drive strength               ;
; FL_ADDR[7]             ; Missing drive strength               ;
; FL_ADDR[8]             ; Missing drive strength               ;
; FL_ADDR[9]             ; Missing drive strength               ;
; FL_ADDR[10]            ; Missing drive strength               ;
; FL_ADDR[11]            ; Missing drive strength               ;
; FL_ADDR[12]            ; Missing drive strength               ;
; FL_ADDR[13]            ; Missing drive strength               ;
; FL_ADDR[14]            ; Missing drive strength               ;
; FL_ADDR[15]            ; Missing drive strength               ;
; FL_ADDR[16]            ; Missing drive strength               ;
; FL_ADDR[17]            ; Missing drive strength               ;
; FL_ADDR[18]            ; Missing drive strength               ;
; FL_ADDR[19]            ; Missing drive strength               ;
; FL_ADDR[20]            ; Missing drive strength               ;
; FL_ADDR[21]            ; Missing drive strength               ;
; FL_ADDR[22]            ; Missing drive strength               ;
; FL_CE_N                ; Missing drive strength               ;
; FL_OE_N                ; Missing drive strength               ;
; FL_RST_N               ; Missing drive strength               ;
; FL_WE_N                ; Missing drive strength               ;
; FL_WP_N                ; Missing drive strength               ;
; SRAM_ADDR[0]           ; Missing drive strength               ;
; SRAM_ADDR[1]           ; Missing drive strength               ;
; SRAM_ADDR[2]           ; Missing drive strength               ;
; SRAM_ADDR[3]           ; Missing drive strength               ;
; SRAM_ADDR[4]           ; Missing drive strength               ;
; SRAM_ADDR[5]           ; Missing drive strength               ;
; SRAM_ADDR[6]           ; Missing drive strength               ;
; SRAM_ADDR[7]           ; Missing drive strength               ;
; SRAM_ADDR[8]           ; Missing drive strength               ;
; SRAM_ADDR[9]           ; Missing drive strength               ;
; SRAM_ADDR[10]          ; Missing drive strength               ;
; SRAM_ADDR[11]          ; Missing drive strength               ;
; SRAM_ADDR[12]          ; Missing drive strength               ;
; SRAM_ADDR[13]          ; Missing drive strength               ;
; SRAM_ADDR[14]          ; Missing drive strength               ;
; SRAM_ADDR[15]          ; Missing drive strength               ;
; SRAM_ADDR[16]          ; Missing drive strength               ;
; SRAM_ADDR[17]          ; Missing drive strength               ;
; SRAM_ADDR[18]          ; Missing drive strength               ;
; SRAM_ADDR[19]          ; Missing drive strength               ;
; SRAM_CE_N              ; Missing drive strength               ;
; SRAM_LB_N              ; Missing drive strength               ;
; SRAM_OE_N              ; Missing drive strength               ;
; SRAM_UB_N              ; Missing drive strength               ;
; SRAM_WE_N              ; Missing drive strength               ;
; VGA_B[0]               ; Missing drive strength               ;
; VGA_B[1]               ; Missing drive strength               ;
; VGA_B[2]               ; Missing drive strength               ;
; VGA_B[3]               ; Missing drive strength               ;
; VGA_B[4]               ; Missing drive strength               ;
; VGA_B[5]               ; Missing drive strength               ;
; VGA_B[6]               ; Missing drive strength               ;
; VGA_B[7]               ; Missing drive strength               ;
; VGA_BLANK_N            ; Missing drive strength               ;
; VGA_CLK                ; Missing drive strength               ;
; VGA_G[0]               ; Missing drive strength               ;
; VGA_G[1]               ; Missing drive strength               ;
; VGA_G[2]               ; Missing drive strength               ;
; VGA_G[3]               ; Missing drive strength               ;
; VGA_G[4]               ; Missing drive strength               ;
; VGA_G[5]               ; Missing drive strength               ;
; VGA_G[6]               ; Missing drive strength               ;
; VGA_G[7]               ; Missing drive strength               ;
; VGA_HS                 ; Missing drive strength               ;
; VGA_R[0]               ; Missing drive strength               ;
; VGA_R[1]               ; Missing drive strength               ;
; VGA_R[2]               ; Missing drive strength               ;
; VGA_R[3]               ; Missing drive strength               ;
; VGA_R[4]               ; Missing drive strength               ;
; VGA_R[5]               ; Missing drive strength               ;
; VGA_R[6]               ; Missing drive strength               ;
; VGA_R[7]               ; Missing drive strength               ;
; VGA_SYNC_N             ; Missing drive strength               ;
; VGA_VS                 ; Missing drive strength               ;
; ADA_OE                 ; Missing drive strength and slew rate ;
; ADA_SPI_CS             ; Missing drive strength and slew rate ;
; ADB_OE                 ; Missing drive strength and slew rate ;
; ADB_SPI_CS             ; Missing drive strength and slew rate ;
; AIC_DIN                ; Missing drive strength and slew rate ;
; AIC_SPI_CS             ; Missing drive strength and slew rate ;
; AIC_XCLK               ; Missing drive strength and slew rate ;
; CLKOUT0                ; Missing drive strength and slew rate ;
; DA[0]                  ; Missing drive strength and slew rate ;
; DA[1]                  ; Missing drive strength and slew rate ;
; DA[2]                  ; Missing drive strength and slew rate ;
; DA[3]                  ; Missing drive strength and slew rate ;
; DA[4]                  ; Missing drive strength and slew rate ;
; DA[5]                  ; Missing drive strength and slew rate ;
; DA[6]                  ; Missing drive strength and slew rate ;
; DA[7]                  ; Missing drive strength and slew rate ;
; DA[8]                  ; Missing drive strength and slew rate ;
; DA[9]                  ; Missing drive strength and slew rate ;
; DA[10]                 ; Missing drive strength and slew rate ;
; DA[11]                 ; Missing drive strength and slew rate ;
; DA[12]                 ; Missing drive strength and slew rate ;
; DA[13]                 ; Missing drive strength and slew rate ;
; DB[0]                  ; Missing drive strength and slew rate ;
; DB[1]                  ; Missing drive strength and slew rate ;
; DB[2]                  ; Missing drive strength and slew rate ;
; DB[3]                  ; Missing drive strength and slew rate ;
; DB[4]                  ; Missing drive strength and slew rate ;
; DB[5]                  ; Missing drive strength and slew rate ;
; DB[6]                  ; Missing drive strength and slew rate ;
; DB[7]                  ; Missing drive strength and slew rate ;
; DB[8]                  ; Missing drive strength and slew rate ;
; DB[9]                  ; Missing drive strength and slew rate ;
; DB[10]                 ; Missing drive strength and slew rate ;
; DB[11]                 ; Missing drive strength and slew rate ;
; DB[12]                 ; Missing drive strength and slew rate ;
; DB[13]                 ; Missing drive strength and slew rate ;
; adaptive_out_data[0]   ; Missing drive strength               ;
; adaptive_out_data[1]   ; Missing drive strength               ;
; adaptive_out_data[2]   ; Missing drive strength               ;
; adaptive_out_data[3]   ; Missing drive strength               ;
; adaptive_out_data[4]   ; Missing drive strength               ;
; adaptive_out_data[5]   ; Missing drive strength               ;
; adaptive_out_data[6]   ; Missing drive strength               ;
; adaptive_out_data[7]   ; Missing drive strength               ;
; adaptive_out_data[8]   ; Missing drive strength               ;
; adaptive_out_data[9]   ; Missing drive strength               ;
; adaptive_out_data[10]  ; Missing drive strength               ;
; adaptive_out_data[11]  ; Missing drive strength               ;
; adaptive_out_data[12]  ; Missing drive strength               ;
; adaptive_out_data[13]  ; Missing drive strength               ;
; adaptive_out_data[14]  ; Missing drive strength               ;
; adaptive_out_data[15]  ; Missing drive strength               ;
; adaptive_out_data[16]  ; Missing drive strength               ;
; adaptive_out_data[17]  ; Missing drive strength               ;
; adaptive_out_data[18]  ; Missing drive strength               ;
; adaptive_out_data[19]  ; Missing drive strength               ;
; adaptive_out_data[20]  ; Missing drive strength               ;
; adaptive_out_data[21]  ; Missing drive strength               ;
; adaptive_out_data[22]  ; Missing drive strength               ;
; adaptive_out_data[23]  ; Missing drive strength               ;
; adaptive_out_data[24]  ; Missing drive strength               ;
; adaptive_out_data[25]  ; Missing drive strength               ;
; adaptive_out_data[26]  ; Missing drive strength               ;
; adaptive_out_data[27]  ; Missing drive strength               ;
; adaptive_out_data[28]  ; Missing drive strength               ;
; adaptive_out_data[29]  ; Missing drive strength               ;
; adaptive_out_data[30]  ; Missing drive strength               ;
; adaptive_out_data[31]  ; Missing drive strength               ;
; adaptive_out_data[32]  ; Missing drive strength               ;
; adaptive_out_data[33]  ; Missing drive strength               ;
; adaptive_out_data[34]  ; Missing drive strength               ;
; adaptive_out_data[35]  ; Missing drive strength               ;
; adaptive_out_data[36]  ; Missing drive strength               ;
; adaptive_out_data[37]  ; Missing drive strength               ;
; adaptive_out_data[38]  ; Missing drive strength               ;
; adaptive_out_data[39]  ; Missing drive strength               ;
; adaptive_out_data[40]  ; Missing drive strength               ;
; adaptive_out_data[41]  ; Missing drive strength               ;
; adaptive_out_data[42]  ; Missing drive strength               ;
; error_adaptive_out[0]  ; Missing drive strength               ;
; error_adaptive_out[1]  ; Missing drive strength               ;
; error_adaptive_out[2]  ; Missing drive strength               ;
; error_adaptive_out[3]  ; Missing drive strength               ;
; error_adaptive_out[4]  ; Missing drive strength               ;
; error_adaptive_out[5]  ; Missing drive strength               ;
; error_adaptive_out[6]  ; Missing drive strength               ;
; error_adaptive_out[7]  ; Missing drive strength               ;
; error_adaptive_out[8]  ; Missing drive strength               ;
; error_adaptive_out[9]  ; Missing drive strength               ;
; error_adaptive_out[10] ; Missing drive strength               ;
; error_adaptive_out[11] ; Missing drive strength               ;
; error_adaptive_out[12] ; Missing drive strength               ;
; error_adaptive_out[13] ; Missing drive strength               ;
; error_adaptive_out[14] ; Missing drive strength               ;
; error_adaptive_out[15] ; Missing drive strength               ;
; error_adaptive_out[16] ; Missing drive strength               ;
; error_adaptive_out[17] ; Missing drive strength               ;
; error_adaptive_out[18] ; Missing drive strength               ;
; error_adaptive_out[19] ; Missing drive strength               ;
; error_adaptive_out[20] ; Missing drive strength               ;
; error_adaptive_out[21] ; Missing drive strength               ;
; error_adaptive_out[22] ; Missing drive strength               ;
; error_adaptive_out[23] ; Missing drive strength               ;
; error_adaptive_out[24] ; Missing drive strength               ;
; error_adaptive_out[25] ; Missing drive strength               ;
; error_adaptive_out[26] ; Missing drive strength               ;
; error_adaptive_out[27] ; Missing drive strength               ;
; error_adaptive_out[28] ; Missing drive strength               ;
; error_adaptive_out[29] ; Missing drive strength               ;
; error_adaptive_out[30] ; Missing drive strength               ;
; error_adaptive_out[31] ; Missing drive strength               ;
; error_adaptive_out[32] ; Missing drive strength               ;
; LCD_DATA[0]            ; Missing drive strength               ;
; LCD_DATA[1]            ; Missing drive strength               ;
; LCD_DATA[2]            ; Missing drive strength               ;
; LCD_DATA[3]            ; Missing drive strength               ;
; LCD_DATA[4]            ; Missing drive strength               ;
; LCD_DATA[5]            ; Missing drive strength               ;
; LCD_DATA[6]            ; Missing drive strength               ;
; LCD_DATA[7]            ; Missing drive strength               ;
; GPIO[9]                ; Missing drive strength               ;
; GPIO[16]               ; Missing drive strength               ;
; GPIO[17]               ; Missing drive strength               ;
; GPIO[18]               ; Missing drive strength               ;
; GPIO[19]               ; Missing drive strength               ;
; GPIO[20]               ; Missing drive strength               ;
; GPIO[21]               ; Missing drive strength               ;
; GPIO[22]               ; Missing drive strength               ;
; GPIO[23]               ; Missing drive strength               ;
; GPIO[24]               ; Missing drive strength               ;
; GPIO[25]               ; Missing drive strength               ;
; GPIO[26]               ; Missing drive strength               ;
; GPIO[27]               ; Missing drive strength               ;
; GPIO[28]               ; Missing drive strength               ;
; GPIO[29]               ; Missing drive strength               ;
; GPIO[30]               ; Missing drive strength               ;
; GPIO[31]               ; Missing drive strength               ;
; GPIO[32]               ; Missing drive strength               ;
; GPIO[33]               ; Missing drive strength               ;
; GPIO[34]               ; Missing drive strength               ;
; GPIO[35]               ; Missing drive strength               ;
; SD_CMD                 ; Missing drive strength               ;
; SD_DAT[0]              ; Missing drive strength               ;
; SD_DAT[1]              ; Missing drive strength               ;
; SD_DAT[2]              ; Missing drive strength               ;
; SD_DAT[3]              ; Missing drive strength               ;
; I2C_SDAT               ; Missing drive strength               ;
; FL_DQ[0]               ; Missing drive strength               ;
; FL_DQ[1]               ; Missing drive strength               ;
; FL_DQ[2]               ; Missing drive strength               ;
; FL_DQ[3]               ; Missing drive strength               ;
; FL_DQ[4]               ; Missing drive strength               ;
; FL_DQ[5]               ; Missing drive strength               ;
; FL_DQ[6]               ; Missing drive strength               ;
; FL_DQ[7]               ; Missing drive strength               ;
; AIC_BCLK               ; Missing drive strength and slew rate ;
; AIC_LRCIN              ; Missing drive strength and slew rate ;
; AIC_LRCOUT             ; Missing drive strength and slew rate ;
; J1_152                 ; Missing drive strength and slew rate ;
; GPIO[0]                ; Missing drive strength               ;
; GPIO[1]                ; Missing drive strength               ;
; GPIO[2]                ; Missing drive strength               ;
; GPIO[3]                ; Missing drive strength               ;
; GPIO[4]                ; Missing drive strength               ;
; GPIO[5]                ; Missing drive strength               ;
; GPIO[6]                ; Missing drive strength               ;
; GPIO[7]                ; Missing drive strength               ;
; GPIO[8]                ; Missing drive strength               ;
; GPIO[10]               ; Missing drive strength               ;
; GPIO[11]               ; Missing drive strength               ;
; GPIO[12]               ; Missing drive strength               ;
; GPIO[13]               ; Missing drive strength               ;
; GPIO[14]               ; Missing drive strength               ;
; GPIO[15]               ; Missing drive strength               ;
; SRAM_DQ[0]             ; Missing drive strength               ;
; SRAM_DQ[1]             ; Missing drive strength               ;
; SRAM_DQ[2]             ; Missing drive strength               ;
; SRAM_DQ[3]             ; Missing drive strength               ;
; SRAM_DQ[4]             ; Missing drive strength               ;
; SRAM_DQ[5]             ; Missing drive strength               ;
; SRAM_DQ[6]             ; Missing drive strength               ;
; SRAM_DQ[7]             ; Missing drive strength               ;
; SRAM_DQ[8]             ; Missing drive strength               ;
; SRAM_DQ[9]             ; Missing drive strength               ;
; SRAM_DQ[10]            ; Missing drive strength               ;
; SRAM_DQ[11]            ; Missing drive strength               ;
; SRAM_DQ[12]            ; Missing drive strength               ;
; SRAM_DQ[13]            ; Missing drive strength               ;
; SRAM_DQ[14]            ; Missing drive strength               ;
; SRAM_DQ[15]            ; Missing drive strength               ;
; AD_SCLK                ; Missing drive strength and slew rate ;
; AD_SDIO                ; Missing drive strength and slew rate ;
; FPGA_CLK_A_N           ; Missing drive strength and slew rate ;
; FPGA_CLK_A_P           ; Missing drive strength and slew rate ;
; FPGA_CLK_B_N           ; Missing drive strength and slew rate ;
; FPGA_CLK_B_P           ; Missing drive strength and slew rate ;
; adaptive_out_data[0]   ; Missing location assignment          ;
; adaptive_out_data[1]   ; Missing location assignment          ;
; adaptive_out_data[2]   ; Missing location assignment          ;
; adaptive_out_data[3]   ; Missing location assignment          ;
; adaptive_out_data[4]   ; Missing location assignment          ;
; adaptive_out_data[5]   ; Missing location assignment          ;
; adaptive_out_data[6]   ; Missing location assignment          ;
; adaptive_out_data[7]   ; Missing location assignment          ;
; adaptive_out_data[8]   ; Missing location assignment          ;
; adaptive_out_data[9]   ; Missing location assignment          ;
; adaptive_out_data[10]  ; Missing location assignment          ;
; adaptive_out_data[11]  ; Missing location assignment          ;
; adaptive_out_data[12]  ; Missing location assignment          ;
; adaptive_out_data[13]  ; Missing location assignment          ;
; adaptive_out_data[14]  ; Missing location assignment          ;
; adaptive_out_data[15]  ; Missing location assignment          ;
; adaptive_out_data[16]  ; Missing location assignment          ;
; adaptive_out_data[17]  ; Missing location assignment          ;
; adaptive_out_data[18]  ; Missing location assignment          ;
; adaptive_out_data[19]  ; Missing location assignment          ;
; adaptive_out_data[20]  ; Missing location assignment          ;
; adaptive_out_data[21]  ; Missing location assignment          ;
; adaptive_out_data[22]  ; Missing location assignment          ;
; adaptive_out_data[23]  ; Missing location assignment          ;
; adaptive_out_data[24]  ; Missing location assignment          ;
; adaptive_out_data[25]  ; Missing location assignment          ;
; adaptive_out_data[26]  ; Missing location assignment          ;
; adaptive_out_data[27]  ; Missing location assignment          ;
; adaptive_out_data[28]  ; Missing location assignment          ;
; adaptive_out_data[29]  ; Missing location assignment          ;
; adaptive_out_data[30]  ; Missing location assignment          ;
; adaptive_out_data[31]  ; Missing location assignment          ;
; adaptive_out_data[32]  ; Missing location assignment          ;
; adaptive_out_data[33]  ; Missing location assignment          ;
; adaptive_out_data[34]  ; Missing location assignment          ;
; adaptive_out_data[35]  ; Missing location assignment          ;
; adaptive_out_data[36]  ; Missing location assignment          ;
; adaptive_out_data[37]  ; Missing location assignment          ;
; adaptive_out_data[38]  ; Missing location assignment          ;
; adaptive_out_data[39]  ; Missing location assignment          ;
; adaptive_out_data[40]  ; Missing location assignment          ;
; adaptive_out_data[41]  ; Missing location assignment          ;
; adaptive_out_data[42]  ; Missing location assignment          ;
; error_adaptive_out[0]  ; Missing location assignment          ;
; error_adaptive_out[1]  ; Missing location assignment          ;
; error_adaptive_out[2]  ; Missing location assignment          ;
; error_adaptive_out[3]  ; Missing location assignment          ;
; error_adaptive_out[4]  ; Missing location assignment          ;
; error_adaptive_out[5]  ; Missing location assignment          ;
; error_adaptive_out[6]  ; Missing location assignment          ;
; error_adaptive_out[7]  ; Missing location assignment          ;
; error_adaptive_out[8]  ; Missing location assignment          ;
; error_adaptive_out[9]  ; Missing location assignment          ;
; error_adaptive_out[10] ; Missing location assignment          ;
; error_adaptive_out[11] ; Missing location assignment          ;
; error_adaptive_out[12] ; Missing location assignment          ;
; error_adaptive_out[13] ; Missing location assignment          ;
; error_adaptive_out[14] ; Missing location assignment          ;
; error_adaptive_out[15] ; Missing location assignment          ;
; error_adaptive_out[16] ; Missing location assignment          ;
; error_adaptive_out[17] ; Missing location assignment          ;
; error_adaptive_out[18] ; Missing location assignment          ;
; error_adaptive_out[19] ; Missing location assignment          ;
; error_adaptive_out[20] ; Missing location assignment          ;
; error_adaptive_out[21] ; Missing location assignment          ;
; error_adaptive_out[22] ; Missing location assignment          ;
; error_adaptive_out[23] ; Missing location assignment          ;
; error_adaptive_out[24] ; Missing location assignment          ;
; error_adaptive_out[25] ; Missing location assignment          ;
; error_adaptive_out[26] ; Missing location assignment          ;
; error_adaptive_out[27] ; Missing location assignment          ;
; error_adaptive_out[28] ; Missing location assignment          ;
; error_adaptive_out[29] ; Missing location assignment          ;
; error_adaptive_out[30] ; Missing location assignment          ;
; error_adaptive_out[31] ; Missing location assignment          ;
; error_adaptive_out[32] ; Missing location assignment          ;
+------------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                               ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                     ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; adaptive_fir:adaptive_fir_inst|f[0][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[0][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[0][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[1][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[1][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[2][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[2][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[3][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[3][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[4][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[4][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[5][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[5][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[6][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[6][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[7][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[7][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[8][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[8][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][12]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][12]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][12]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][13]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][13]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][13]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][14]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][14]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][14]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][15]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[9][15]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[9][15]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][12]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][12]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][12]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][13]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][13]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][13]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][14]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][14]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][14]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][15]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[10][15]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[10][15]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][12]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][12]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][12]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][13]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][13]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][13]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][14]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][14]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][14]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][15]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[11][15]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[11][15]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][12]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][12]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][12]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][13]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][13]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][13]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][14]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][14]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][14]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][15]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[12][15]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[12][15]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][12]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][12]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][12]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][13]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][13]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][13]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][14]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][14]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][14]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][15]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[13][15]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[13][15]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][12]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][12]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][12]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][13]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][13]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][13]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][14]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][14]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][14]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][15]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[14][15]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[14][15]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][12]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][12]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][12]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][13]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][13]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][13]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][14]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][14]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][14]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][15]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|f[15][15]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|f[15][15]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[0][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[0][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[1][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[1][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[2][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[2][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[3][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[3][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[4][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[4][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[5][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[5][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[6][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[6][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[7][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[7][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[8][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[8][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][0]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][0]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][0]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][0]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][0]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][0]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][0]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][0]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][0]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][1]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][1]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][1]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][1]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][1]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][1]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][1]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][1]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][1]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][2]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][2]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][2]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][2]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][2]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][2]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][2]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][2]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][2]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][3]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][3]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][3]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][3]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][3]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][3]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][3]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][3]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][3]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][4]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][4]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][4]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][4]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][4]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][4]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][4]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][4]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][4]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][5]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][5]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][5]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][5]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][5]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][5]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][5]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][5]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][5]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][6]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][6]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][6]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][6]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][6]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][6]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][6]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][6]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][6]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][7]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][7]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][7]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][7]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][7]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][7]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][7]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][7]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][7]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][8]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][8]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][8]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][8]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][8]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][8]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][8]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][8]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][8]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][9]                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][9]                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][9]~_Duplicate_1                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][9]~_Duplicate_1                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][9]~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][9]~_Duplicate_2                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][9]~_Duplicate_2                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][9]~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][9]~_Duplicate_3                                                                                                  ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][10]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][10]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][10]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][10]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][10]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][10]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][10]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][10]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][10]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][11]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                      ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][11]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][11]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][11]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][11]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][11]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][11]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[9][11]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[9][11]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][0]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][0]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][0]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][0]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][0]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][0]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][1]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][1]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][1]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][1]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][1]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][1]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][2]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][2]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][2]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][2]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][2]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][2]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][3]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][3]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][3]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][3]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][3]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][3]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][4]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][4]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][4]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][4]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][4]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][4]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][5]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][5]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][5]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][5]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][5]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][5]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][6]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][6]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][6]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][6]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][6]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][6]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][7]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][7]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][7]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][7]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][7]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][7]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][8]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][8]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][8]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][8]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][8]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][8]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][9]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][9]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][9]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][9]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][9]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][9]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][10]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][10]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][10]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][10]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][10]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][10]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][11]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][11]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][11]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][11]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[10][11]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[10][11]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][0]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][0]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][0]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][0]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][0]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][0]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][1]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][1]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][1]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][1]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][1]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][1]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][2]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][2]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][2]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][2]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][2]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][2]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][3]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][3]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][3]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][3]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][3]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][3]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][4]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][4]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][4]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][4]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][4]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][4]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][5]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][5]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][5]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][5]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][5]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][5]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][6]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][6]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][6]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][6]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][6]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][6]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][7]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][7]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][7]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][7]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][7]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][7]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][8]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][8]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][8]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][8]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][8]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][8]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][9]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][9]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][9]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][9]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][9]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][9]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][10]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][10]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][10]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][10]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][10]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][10]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][11]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][11]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][11]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][11]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[11][11]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[11][11]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][0]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][0]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][0]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][0]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][0]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][0]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][1]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][1]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][1]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][1]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][1]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][1]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][2]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][2]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][2]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][2]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][2]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][2]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][3]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][3]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][3]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][3]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][3]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][3]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][4]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][4]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][4]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][4]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][4]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][4]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][5]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][5]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][5]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][5]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][5]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][5]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][6]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][6]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][6]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][6]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][6]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][6]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][7]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][7]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][7]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][7]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][7]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][7]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][8]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][8]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][8]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][8]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][8]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][8]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][9]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][9]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][9]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][9]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][9]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][9]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][10]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][10]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][10]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][10]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][10]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][10]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][11]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][11]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][11]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][11]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[12][11]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[12][11]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][0]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][0]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][0]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][0]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][0]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][0]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][1]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][1]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][1]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][1]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][1]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][1]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][2]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][2]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][2]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][2]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][2]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][2]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][3]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][3]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][3]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][3]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][3]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][3]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][4]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][4]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][4]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][4]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][4]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][4]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][5]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][5]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][5]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][5]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][5]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][5]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][6]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][6]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][6]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][6]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][6]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][6]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][7]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][7]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][7]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][7]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][7]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][7]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][8]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][8]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][8]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][8]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][8]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][8]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][9]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][9]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][9]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][9]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][9]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][9]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][10]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][10]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][10]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][10]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][10]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][10]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][11]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][11]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][11]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][11]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[13][11]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[13][11]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][0]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][0]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][0]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][0]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][0]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][0]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][1]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][1]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][1]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][1]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][1]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][1]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][2]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][2]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][2]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][2]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][2]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][2]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][3]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][3]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][3]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][3]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][3]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][3]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][4]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][4]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][4]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][4]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][4]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][4]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][5]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][5]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][5]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][5]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][5]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][5]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][6]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][6]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][6]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][6]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][6]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][6]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][7]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][7]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][7]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][7]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][7]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][7]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][8]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][8]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][8]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][8]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][8]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][8]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][9]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][9]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][9]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][9]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][9]~_Duplicate_2                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][9]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][10]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][10]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][10]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][10]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][10]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][10]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][11]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][11]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][11]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][11]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[14][11]~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[14][11]~_Duplicate_3                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][0]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][0]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][0]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][0]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][0]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][0]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][1]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][1]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][1]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][1]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][1]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][1]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][2]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][2]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][2]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][2]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][2]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][2]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][3]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][3]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][3]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][3]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][3]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][3]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][4]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][4]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][4]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][4]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][4]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][4]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][5]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][5]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][5]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][5]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][5]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][5]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][6]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][6]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][6]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][6]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][6]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][6]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][7]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][7]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][7]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][7]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][7]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][7]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][8]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][8]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][8]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][8]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][8]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][8]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][9]                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][9]                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][9]~_Duplicate_1                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][9]~_Duplicate_1                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][9]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][9]~_Duplicate_2                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][10]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][10]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][10]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][10]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][10]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][10]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][10]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][11]                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                     ; DATAA            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][11]                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][11]~_Duplicate_1                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][11]~_Duplicate_1                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                     ; DATAB            ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][11]~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|x[15][11]~_Duplicate_2                                                                                                ; Q                ;                       ;
; adaptive_fir:adaptive_fir_inst|x[15][11]~_Duplicate_2                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                     ; DATAB            ;                       ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
+----------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Location     ;                ;              ; DRAM_ADDR[0]     ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10]    ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11]    ; PIN_AA5       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12]    ; PIN_Y7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]     ; PIN_V8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]     ; PIN_U8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]     ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]     ; PIN_V5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]     ; PIN_W8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]     ; PIN_W7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]     ; PIN_AA7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]     ; PIN_Y5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]     ; PIN_Y6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]       ; PIN_U7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]       ; PIN_R4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N       ; PIN_V7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE         ; PIN_AA6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK         ; PIN_AE5       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N        ; PIN_T4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[0]      ; PIN_U2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[1]      ; PIN_W4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[2]      ; PIN_K8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[3]      ; PIN_N8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]       ; PIN_W3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]      ; PIN_AB1       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]      ; PIN_AA3       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]      ; PIN_AB2       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]      ; PIN_AC1       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]      ; PIN_AB3       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]      ; PIN_AC2       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[16]      ; PIN_M8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[17]      ; PIN_L8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[18]      ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[19]      ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]       ; PIN_W2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[20]      ; PIN_N4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[21]      ; PIN_M4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[22]      ; PIN_M7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[23]      ; PIN_L7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[24]      ; PIN_U5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[25]      ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[26]      ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[27]      ; PIN_R2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[28]      ; PIN_R3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[29]      ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]       ; PIN_V4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[30]      ; PIN_U4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[31]      ; PIN_U1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]       ; PIN_W1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]       ; PIN_V3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]       ; PIN_V2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]       ; PIN_V1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]       ; PIN_U3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]       ; PIN_Y3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]       ; PIN_Y4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N       ; PIN_U6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N        ; PIN_V6        ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RESET_N    ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RESET_N    ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_ADDR[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_BA[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_BA[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_CAS_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_CKE         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_CLK         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_CS_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQM[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQM[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQM[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQM[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[16]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[17]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[18]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[19]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[20]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[21]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[22]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[23]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[24]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[25]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[26]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[27]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[28]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[29]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[30]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[31]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_DQ[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_RAS_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; DRAM_WE_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RESET_N    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET0_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RESET_N    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; a2dv2          ;              ; ENET1_TX_ER      ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+------------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17487 ) ; 0.00 % ( 0 / 17487 )       ; 0.00 % ( 0 / 17487 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17487 ) ; 0.00 % ( 0 / 17487 )       ; 0.00 % ( 0 / 17487 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                   ;
+-----------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------+
; Partition Name                    ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                          ;
+-----------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------+
; Top                               ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                   ;
; pzdyqx:nabboc                     ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                     ;
; sld_hub:auto_hub                  ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub                  ;
; sld_signaltap:CIC_20output_20only ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:CIC_20output_20only ;
; sld_signaltap:temp                ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:temp                ;
; hard_block:auto_generated_inst    ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst    ;
+-----------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                        ;
+-----------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                    ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+-----------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                               ; 0.00 % ( 0 / 14393 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                     ; 0.00 % ( 0 / 195 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub                  ; 0.00 % ( 0 / 641 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:CIC_20output_20only ; 0.00 % ( 0 / 1009 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:temp                ; 0.00 % ( 0 / 1237 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst    ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+-----------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 11,024 / 114,480 ( 10 % )   ;
;     -- Combinational with no register       ; 3783                        ;
;     -- Register only                        ; 2477                        ;
;     -- Combinational with a register        ; 4764                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 3758                        ;
;     -- 3 input functions                    ; 2667                        ;
;     -- <=2 input functions                  ; 2122                        ;
;     -- Register only                        ; 2477                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 6143                        ;
;     -- arithmetic mode                      ; 2404                        ;
;                                             ;                             ;
; Total registers*                            ; 7,241 / 117,053 ( 6 % )     ;
;     -- Dedicated logic registers            ; 7,241 / 114,480 ( 6 % )     ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 915 / 7,155 ( 13 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 431 / 529 ( 81 % )          ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; Global signals                              ; 15                          ;
; M9Ks                                        ; 34 / 432 ( 8 % )            ;
; Total block memory bits                     ; 43,792 / 3,981,312 ( 1 % )  ;
; Total block memory implementation bits      ; 313,344 / 3,981,312 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 96 / 532 ( 18 % )           ;
; PLLs                                        ; 2 / 4 ( 50 % )              ;
; Global clocks                               ; 15 / 20 ( 75 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 4.8% / 5.1% / 4.3%          ;
; Peak interconnect usage (total/H/V)         ; 31.6% / 35.7% / 27.7%       ;
; Maximum fan-out                             ; 3664                        ;
; Highest non-global fan-out                  ; 2003                        ;
; Total fan-out                               ; 53289                       ;
; Average fan-out                             ; 2.87                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                                         ;
+---------------------------------------------+-----------------------+------------------------+------------------------+-----------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; sld_signaltap:CIC_20output_20only ; sld_signaltap:temp     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+------------------------+------------------------+-----------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                    ; Low                    ; Low                               ; Low                    ; Low                            ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Total logic elements                        ; 8875 / 114480 ( 8 % ) ; 128 / 114480 ( < 1 % ) ; 443 / 114480 ( < 1 % ) ; 702 / 114480 ( < 1 % )            ; 876 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 3269                  ; 56                     ; 227                    ; 120                               ; 111                    ; 0                              ;
;     -- Register only                        ; 1712                  ; 7                      ; 19                     ; 295                               ; 444                    ; 0                              ;
;     -- Combinational with a register        ; 3894                  ; 65                     ; 197                    ; 287                               ; 321                    ; 0                              ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                        ;                        ;                                   ;                        ;                                ;
;     -- 4 input functions                    ; 3124                  ; 52                     ; 201                    ; 170                               ; 211                    ; 0                              ;
;     -- 3 input functions                    ; 2224                  ; 22                     ; 177                    ; 124                               ; 120                    ; 0                              ;
;     -- <=2 input functions                  ; 1815                  ; 47                     ; 46                     ; 113                               ; 101                    ; 0                              ;
;     -- Register only                        ; 1712                  ; 7                      ; 19                     ; 295                               ; 444                    ; 0                              ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Logic elements by mode                      ;                       ;                        ;                        ;                                   ;                        ;                                ;
;     -- normal mode                          ; 4919                  ; 117                    ; 414                    ; 328                               ; 365                    ; 0                              ;
;     -- arithmetic mode                      ; 2244                  ; 4                      ; 10                     ; 79                                ; 67                     ; 0                              ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Total registers                             ; 5606                  ; 72                     ; 216                    ; 582                               ; 765                    ; 0                              ;
;     -- Dedicated logic registers            ; 5606 / 114480 ( 5 % ) ; 72 / 114480 ( < 1 % )  ; 216 / 114480 ( < 1 % ) ; 582 / 114480 ( < 1 % )            ; 765 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                      ; 0                      ; 0                                 ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Total LABs:  partially or completely used   ; 732 / 7155 ( 10 % )   ; 15 / 7155 ( < 1 % )    ; 34 / 7155 ( < 1 % )    ; 77 / 7155 ( 1 % )                 ; 80 / 7155 ( 1 % )      ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Virtual pins                                ; 0                     ; 0                      ; 0                      ; 0                                 ; 0                      ; 0                              ;
; I/O pins                                    ; 431                   ; 0                      ; 0                      ; 0                                 ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 96 / 532 ( 18 % )     ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                   ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 17040                 ; 0                      ; 0                      ; 21504                             ; 5248                   ; 0                              ;
; Total RAM block bits                        ; 267264                ; 0                      ; 0                      ; 27648                             ; 18432                  ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                     ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                     ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 29 / 432 ( 6 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 3 / 432 ( < 1 % )                 ; 2 / 432 ( < 1 % )      ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 2 / 24 ( 8 % )         ; 1 / 24 ( 4 % )         ; 1 / 24 ( 4 % )                    ; 1 / 24 ( 4 % )         ; 2 / 24 ( 8 % )                 ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Connections                                 ;                       ;                        ;                        ;                                   ;                        ;                                ;
;     -- Input Connections                    ; 4031                  ; 72                     ; 353                    ; 807                               ; 1026                   ; 3                              ;
;     -- Registered Input Connections         ; 3432                  ; 33                     ; 226                    ; 625                               ; 819                    ; 0                              ;
;     -- Output Connections                   ; 1587                  ; 35                     ; 810                    ; 34                                ; 34                     ; 3792                           ;
;     -- Registered Output Connections        ; 102                   ; 34                     ; 762                    ; 0                                 ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Internal Connections                        ;                       ;                        ;                        ;                                   ;                        ;                                ;
;     -- Total Connections                    ; 46273                 ; 599                    ; 3042                   ; 3405                              ; 4039                   ; 3803                           ;
;     -- Registered Connections               ; 17543                 ; 329                    ; 1978                   ; 1687                              ; 2117                   ; 0                              ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; External Connections                        ;                       ;                        ;                        ;                                   ;                        ;                                ;
;     -- Top                                  ; 946                   ; 62                     ; 790                    ; 332                               ; 427                    ; 3061                           ;
;     -- pzdyqx:nabboc                        ; 62                    ; 0                      ; 45                     ; 0                                 ; 0                      ; 0                              ;
;     -- sld_hub:auto_hub                     ; 790                   ; 45                     ; 48                     ; 141                               ; 139                    ; 0                              ;
;     -- sld_signaltap:CIC_20output_20only    ; 332                   ; 0                      ; 141                    ; 64                                ; 0                      ; 304                            ;
;     -- sld_signaltap:temp                   ; 427                   ; 0                      ; 139                    ; 0                                 ; 64                     ; 430                            ;
;     -- hard_block:auto_generated_inst       ; 3061                  ; 0                      ; 0                      ; 304                               ; 430                    ; 0                              ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Partition Interface                         ;                       ;                        ;                        ;                                   ;                        ;                                ;
;     -- Input Ports                          ; 194                   ; 11                     ; 342                    ; 131                               ; 191                    ; 3                              ;
;     -- Output Ports                         ; 393                   ; 4                      ; 359                    ; 57                                ; 97                     ; 4                              ;
;     -- Bidir Ports                          ; 84                    ; 0                      ; 0                      ; 0                                 ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Registered Ports                            ;                       ;                        ;                        ;                                   ;                        ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                      ; 3                      ; 20                                ; 37                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                      ; 242                    ; 43                                ; 83                     ; 0                              ;
;                                             ;                       ;                        ;                        ;                                   ;                        ;                                ;
; Port Connectivity                           ;                       ;                        ;                        ;                                   ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                      ; 37                     ; 19                                ; 17                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                      ; 67                     ; 2                                 ; 2                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                      ; 0                      ; 13                                ; 17                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                      ; 0                      ; 1                                 ; 1                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                      ; 253                    ; 24                                ; 44                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                      ; 0                      ; 0                                 ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                      ; 258                    ; 38                                ; 58                     ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                      ; 189                    ; 45                                ; 85                     ; 0                              ;
+---------------------------------------------+-----------------------+------------------------+------------------------+-----------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADA_DCO   ; Y27   ; 5        ; 115          ; 37           ; 14           ; 14                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[0]  ; M28   ; 6        ; 115          ; 45           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[10] ; D28   ; 6        ; 115          ; 60           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[11] ; D27   ; 6        ; 115          ; 61           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[12] ; AE27  ; 5        ; 115          ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[13] ; AE26  ; 5        ; 115          ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[1]  ; M27   ; 6        ; 115          ; 46           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[2]  ; K28   ; 6        ; 115          ; 49           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[3]  ; K27   ; 6        ; 115          ; 50           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[4]  ; G28   ; 6        ; 115          ; 52           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[5]  ; G27   ; 6        ; 115          ; 52           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[6]  ; F28   ; 6        ; 115          ; 56           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[7]  ; F27   ; 6        ; 115          ; 56           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[8]  ; E28   ; 6        ; 115          ; 57           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_D[9]  ; E27   ; 6        ; 115          ; 57           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADA_OR    ; K21   ; 6        ; 115          ; 64           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_DCO   ; Y28   ; 5        ; 115          ; 37           ; 21           ; 12                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[0]  ; K26   ; 6        ; 115          ; 55           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[10] ; F25   ; 6        ; 115          ; 68           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[11] ; F24   ; 6        ; 115          ; 68           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[12] ; AF27  ; 5        ; 115          ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[13] ; AE28  ; 5        ; 115          ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[1]  ; K25   ; 6        ; 115          ; 55           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[2]  ; H26   ; 6        ; 115          ; 58           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[3]  ; H25   ; 6        ; 115          ; 58           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[4]  ; G26   ; 6        ; 115          ; 66           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[5]  ; G25   ; 6        ; 115          ; 66           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[6]  ; E26   ; 6        ; 115          ; 59           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[7]  ; F26   ; 6        ; 115          ; 59           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[8]  ; C27   ; 6        ; 115          ; 61           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_D[9]  ; D26   ; 6        ; 115          ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADB_OR    ; L23   ; 6        ; 115          ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; AIC_DOUT  ; R22   ; 5        ; 115          ; 36           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CLKIN1    ; AH15  ; 4        ; 58           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CLOCK2_50 ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK3_50 ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50  ; Y2    ; 2        ; 0            ; 36           ; 14           ; 669                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; FL_RY     ; Y1    ; 2        ; 0            ; 36           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]    ; M23   ; 6        ; 115          ; 40           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]    ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]    ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]    ; R24   ; 5        ; 115          ; 35           ; 21           ; 2003                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SD_WP_N   ; AF14  ; 3        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]     ; AB28  ; 5        ; 115          ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[10]    ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[11]    ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[12]    ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[13]    ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[14]    ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[15]    ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[16]    ; Y24   ; 5        ; 115          ; 13           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[17]    ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]     ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]     ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]     ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]     ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]     ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]     ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]     ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[8]     ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[9]     ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; XT_IN_N   ; J28   ; 6        ; 115          ; 37           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; XT_IN_P   ; J27   ; 6        ; 115          ; 37           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADA_OE                 ; K22   ; 6        ; 115          ; 64           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADA_SPI_CS             ; H23   ; 6        ; 115          ; 65           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADB_OE                 ; L24   ; 6        ; 115          ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADB_SPI_CS             ; M25   ; 6        ; 115          ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AIC_DIN                ; V27   ; 5        ; 115          ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AIC_SPI_CS             ; V22   ; 5        ; 115          ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AIC_XCLK               ; T21   ; 5        ; 115          ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CLKOUT0                ; AD28  ; 5        ; 115          ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[0]                  ; U28   ; 5        ; 115          ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[10]                 ; P28   ; 6        ; 115          ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[11]                 ; P27   ; 6        ; 115          ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[12]                 ; J24   ; 6        ; 115          ; 63           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[13]                 ; J23   ; 6        ; 115          ; 63           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[1]                  ; U27   ; 5        ; 115          ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[2]                  ; R28   ; 5        ; 115          ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[3]                  ; R27   ; 5        ; 115          ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[4]                  ; V26   ; 5        ; 115          ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[5]                  ; V25   ; 5        ; 115          ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[6]                  ; L28   ; 6        ; 115          ; 47           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[7]                  ; L27   ; 6        ; 115          ; 48           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[8]                  ; J26   ; 6        ; 115          ; 51           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DA[9]                  ; J25   ; 6        ; 115          ; 51           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[0]                  ; R21   ; 5        ; 115          ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[10]                 ; T26   ; 5        ; 115          ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[11]                 ; T25   ; 5        ; 115          ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[12]                 ; R26   ; 5        ; 115          ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[13]                 ; R25   ; 5        ; 115          ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[1]                  ; P21   ; 5        ; 115          ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[2]                  ; P26   ; 6        ; 115          ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[3]                  ; P25   ; 6        ; 115          ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[4]                  ; N26   ; 6        ; 115          ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[5]                  ; N25   ; 6        ; 115          ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[6]                  ; L22   ; 6        ; 115          ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[7]                  ; L21   ; 6        ; 115          ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[8]                  ; U26   ; 5        ; 115          ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DB[9]                  ; U25   ; 5        ; 115          ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[0]             ; AG12  ; 3        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[10]            ; AE9   ; 3        ; 27           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[11]            ; AF9   ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[12]            ; AA10  ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[13]            ; AD8   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[14]            ; AC8   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[15]            ; Y10   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[16]            ; AA8   ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[17]            ; AH12  ; 3        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[18]            ; AC12  ; 3        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[19]            ; AD12  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[1]             ; AH7   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[20]            ; AE10  ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[21]            ; AD10  ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[22]            ; AD11  ; 3        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[2]             ; Y13   ; 3        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[3]             ; Y14   ; 3        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[4]             ; Y12   ; 3        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[5]             ; AA13  ; 3        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[6]             ; AA12  ; 3        ; 52           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[7]             ; AB13  ; 3        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[8]             ; AB12  ; 3        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[9]             ; AB10  ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N                ; AG7   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N                ; AG8   ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RST_N               ; AE11  ; 3        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N                ; AC10  ; 3        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WP_N                ; AE12  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]                ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]                ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]                ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]                ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]                ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]                ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]                ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]                ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]                ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]                ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]                ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]                ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]                ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]                ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]                ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]                ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]                ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]                ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]                ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]                ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]                ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]                ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]                ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]                ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]                ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]                ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]                ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]                ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]                ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]                ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]                ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]                ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]                ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]                ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]                ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]                ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]                ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]                ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]                ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]                ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]                ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]                ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]                ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]                ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]                ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]                ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]                ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]                ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]                ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]                ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]                ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]                ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]                ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]                ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]                ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]                ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK               ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON               ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN                 ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON                 ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS                 ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW                 ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]                ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]                ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]                ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]                ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]                ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]                ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]                ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]                ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]                ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]                ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]               ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]               ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]               ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]               ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]               ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]               ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]               ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]               ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]                ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]                ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]                ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]                ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]                ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]                ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]                ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]                ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]                ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK                 ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]           ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10]          ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11]          ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12]          ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13]          ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14]          ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15]          ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16]          ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17]          ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18]          ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19]          ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]           ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]           ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]           ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]           ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]           ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]           ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]           ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]           ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]           ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N              ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N              ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N              ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N              ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N              ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N            ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]               ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]               ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]               ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]               ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]               ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]               ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]               ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]               ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK                ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]               ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]               ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]               ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]               ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]               ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]               ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]               ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]               ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS                 ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]               ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]               ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]               ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]               ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]               ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]               ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]               ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]               ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N             ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS                 ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adaptive_out_data[0]   ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[10]  ; B6    ; 8        ; 27           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[11]  ; H6    ; 1        ; 0            ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[12]  ; D9    ; 8        ; 23           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[13]  ; J6    ; 1        ; 0            ; 50           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[14]  ; J4    ; 1        ; 0            ; 57           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[15]  ; N4    ; 1        ; 0            ; 46           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[16]  ; L7    ; 1        ; 0            ; 47           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[17]  ; J10   ; 8        ; 20           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[18]  ; C7    ; 8        ; 16           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[19]  ; D8    ; 8        ; 16           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[1]   ; G1    ; 1        ; 0            ; 55           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[20]  ; J3    ; 1        ; 0            ; 57           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[21]  ; AB1   ; 2        ; 0            ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[22]  ; M8    ; 1        ; 0            ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[23]  ; H5    ; 1        ; 0            ; 59           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[24]  ; G4    ; 1        ; 0            ; 63           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[25]  ; T3    ; 2        ; 0            ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[26]  ; K4    ; 1        ; 0            ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[27]  ; F1    ; 1        ; 0            ; 59           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[28]  ; V4    ; 2        ; 0            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[29]  ; R3    ; 2        ; 0            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[2]   ; G2    ; 1        ; 0            ; 55           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[30]  ; R1    ; 2        ; 0            ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[31]  ; D6    ; 8        ; 13           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[32]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[33]  ; H4    ; 1        ; 0            ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[34]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[35]  ; M7    ; 1        ; 0            ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[36]  ; J7    ; 1        ; 0            ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[37]  ; K3    ; 1        ; 0            ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[38]  ; R2    ; 2        ; 0            ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[39]  ; R7    ; 2        ; 0            ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[3]   ; G12   ; 8        ; 27           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[40]  ; U5    ; 2        ; 0            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[41]  ; U3    ; 2        ; 0            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[42]  ; V1    ; 2        ; 0            ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[4]   ; A6    ; 8        ; 27           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[5]   ; L8    ; 1        ; 0            ; 48           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[6]   ; D2    ; 1        ; 0            ; 68           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[7]   ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[8]   ; M4    ; 1        ; 0            ; 52           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; adaptive_out_data[9]   ; F2    ; 1        ; 0            ; 60           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[0]  ; H3    ; 1        ; 0            ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[10] ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[11] ; AC2   ; 2        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[12] ; D7    ; 8        ; 13           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[13] ; F3    ; 1        ; 0            ; 66           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[14] ; W2    ; 2        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[15] ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[16] ; V2    ; 2        ; 0            ; 28           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[17] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[18] ; N3    ; 1        ; 0            ; 46           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[19] ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[1]  ; AB2   ; 2        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[20] ; AA3   ; 2        ; 0            ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[21] ; Y4    ; 2        ; 0            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[22] ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[23] ; E10   ; 8        ; 18           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[24] ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[25] ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[26] ; V3    ; 2        ; 0            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[27] ; U1    ; 2        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[28] ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[29] ; AB3   ; 2        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[2]  ; J5    ; 1        ; 0            ; 50           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[30] ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[31] ; W1    ; 2        ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[32] ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[3]  ; G3    ; 1        ; 0            ; 63           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[4]  ; P2    ; 1        ; 0            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[5]  ; AC1   ; 2        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[6]  ; A7    ; 8        ; 29           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[7]  ; E3    ; 1        ; 0            ; 66           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[8]  ; E7    ; 8        ; 13           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_adaptive_out[9]  ; U4    ; 2        ; 0            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                            ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------+
; AD_SCLK      ; M26   ; 6        ; 115          ; 46           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; AD_SDIO      ; H24   ; 6        ; 115          ; 65           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; AIC_BCLK     ; U22   ; 5        ; 115          ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; AIC_LRCIN    ; V28   ; 5        ; 115          ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; AIC_LRCOUT   ; R23   ; 5        ; 115          ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FL_DQ[0]     ; AH8   ; 3        ; 20           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FL_DQ[1]     ; AF10  ; 3        ; 29           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FL_DQ[2]     ; AG10  ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FL_DQ[3]     ; AH10  ; 3        ; 31           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FL_DQ[4]     ; AF11  ; 3        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FL_DQ[5]     ; AG11  ; 3        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FL_DQ[6]     ; AH11  ; 3        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FL_DQ[7]     ; AF12  ; 3        ; 33           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FPGA_CLK_A_N ; G24   ; 6        ; 115          ; 69           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FPGA_CLK_A_P ; G23   ; 6        ; 115          ; 69           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FPGA_CLK_B_N ; V24   ; 5        ; 115          ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; FPGA_CLK_B_P ; V23   ; 5        ; 115          ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[0]      ; AB22  ; 4        ; 107          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[10]     ; AC19  ; 4        ; 94           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[11]     ; AF16  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[12]     ; AD19  ; 4        ; 94           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[13]     ; AF15  ; 4        ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[14]     ; AF24  ; 4        ; 83           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[15]     ; AE21  ; 4        ; 85           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[16]     ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[17]     ; AC22  ; 4        ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[18]     ; AE22  ; 4        ; 96           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[19]     ; AF21  ; 4        ; 87           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[1]      ; AC15  ; 4        ; 60           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[20]     ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[21]     ; AD22  ; 4        ; 111          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[22]     ; AG25  ; 4        ; 91           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[23]     ; AD25  ; 4        ; 100          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[24]     ; AH25  ; 4        ; 91           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[25]     ; AE25  ; 4        ; 89           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[26]     ; AG22  ; 4        ; 79           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[27]     ; AE24  ; 4        ; 100          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[28]     ; AH22  ; 4        ; 79           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[29]     ; AF26  ; 4        ; 89           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[2]      ; AB21  ; 4        ; 109          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[30]     ; AE20  ; 4        ; 85           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[31]     ; AG23  ; 4        ; 81           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[32]     ; AF20  ; 4        ; 85           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[33]     ; AH26  ; 4        ; 113          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[34]     ; AH23  ; 4        ; 81           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[35]     ; AG26  ; 4        ; 113          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[3]      ; Y17   ; 4        ; 96           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[4]      ; AC21  ; 4        ; 102          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[5]      ; Y16   ; 4        ; 96           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[6]      ; AD21  ; 4        ; 102          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[7]      ; AE16  ; 4        ; 65           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[8]      ; AD15  ; 4        ; 60           ; 0            ; 14           ; 37                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO[9]      ; AE15  ; 4        ; 60           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; I2C_SDAT     ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; J1_152       ; T22   ; 5        ; 115          ; 32           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; LCD_DATA[0]  ; L3    ; 1        ; 0            ; 52           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; LCD_DATA[1]  ; L1    ; 1        ; 0            ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; LCD_DATA[2]  ; L2    ; 1        ; 0            ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; LCD_DATA[3]  ; K7    ; 1        ; 0            ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; LCD_DATA[4]  ; K1    ; 1        ; 0            ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; LCD_DATA[5]  ; K2    ; 1        ; 0            ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; LCD_DATA[6]  ; M3    ; 1        ; 0            ; 51           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; LCD_DATA[7]  ; M5    ; 1        ; 0            ; 47           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; SD_CMD       ; AD14  ; 3        ; 56           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; SD_DAT[0]    ; AE14  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; SD_DAT[1]    ; AF13  ; 3        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; SD_DAT[2]    ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; SD_DAT[3]    ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; SRAM_DQ[0]   ; AH3   ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[10]  ; AE2   ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[11]  ; AE1   ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[12]  ; AE3   ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[13]  ; AE4   ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[14]  ; AF3   ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[15]  ; AG3   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[1]   ; AF4   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[2]   ; AG4   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[3]   ; AH4   ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[4]   ; AF6   ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[5]   ; AG6   ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[6]   ; AH6   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[7]   ; AF7   ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[8]   ; AD1   ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
; SRAM_DQ[9]   ; AD2   ; 2        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; sram_access:sram_abc|sram_access_sram:sram|is_write (inverted) ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                      ; Use as regular IO        ; J1_152                  ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                    ; Use as regular IO        ; AIC_XCLK                ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                   ; Use as regular IO        ; DB[2]                   ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                   ; Use as regular IO        ; DB[3]                   ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; DA[10]                  ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                      ; Use as regular IO        ; DA[11]                  ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R15n, nWE                         ; Use as regular IO        ; ADA_D[4]                ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R15p, nOE                         ; Use as regular IO        ; ADA_D[5]                ; Dual Purpose Pin          ;
; F28      ; DIFFIO_R13n, nAVD                        ; Use as regular IO        ; ADA_D[6]                ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13p                              ; Use as regular IO        ; ADA_D[7]                ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                      ; Use as regular IO        ; ADA_D[8]                ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R9n, PADD22                       ; Use as regular IO        ; ADA_D[10]               ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; ADA_D[11]               ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; ADB_D[8]                ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA6                       ; Use as regular IO        ; adaptive_out_data[10]   ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8                       ; Use as regular IO        ; adaptive_out_data[12]   ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9n, DATA10                       ; Use as regular IO        ; adaptive_out_data[18]   ; Dual Purpose Pin          ;
; D7       ; DIFFIO_T9p, DATA11                       ; Use as regular IO        ; error_adaptive_out[12]  ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 49 / 56 ( 88 % )  ; 3.3V          ; --           ;
; 2        ; 50 / 63 ( 79 % )  ; 3.3V          ; --           ;
; 3        ; 70 / 73 ( 96 % )  ; 3.3V          ; --           ;
; 4        ; 70 / 71 ( 99 % )  ; 3.3V          ; --           ;
; 5        ; 65 / 65 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 58 / 58 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 30 / 72 ( 42 % )  ; 2.5V          ; --           ;
; 8        ; 43 / 71 ( 61 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; adaptive_out_data[4]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 501        ; 8        ; error_adaptive_out[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; error_adaptive_out[20]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; FL_ADDR[16]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; FL_ADDR[12]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; FL_ADDR[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; FL_ADDR[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; adaptive_out_data[21]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; error_adaptive_out[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; error_adaptive_out[29]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; FL_ADDR[9]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; FL_ADDR[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; FL_ADDR[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; SD_DAT[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; error_adaptive_out[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; error_adaptive_out[11]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; FL_ADDR[14]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; FL_WE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; FL_ADDR[18]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; FL_ADDR[13]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; FL_ADDR[21]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 186        ; 3        ; FL_ADDR[22]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; FL_ADDR[19]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; CLKOUT0                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; FL_ADDR[10]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 165        ; 3        ; FL_ADDR[20]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 171        ; 3        ; FL_RST_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 169        ; 3        ; FL_WP_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; ADA_D[13]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE27     ; 284        ; 5        ; ADA_D[12]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 283        ; 5        ; ADB_D[13]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; FL_ADDR[11]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; FL_DQ[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 172        ; 3        ; FL_DQ[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 170        ; 3        ; FL_DQ[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 178        ; 3        ; SD_DAT[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; SD_WP_N                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[32]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; ADB_D[12]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; FL_CE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 156        ; 3        ; FL_OE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; FL_DQ[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 175        ; 3        ; FL_DQ[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 193        ; 3        ; FL_ADDR[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; GPIO[35]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; FL_ADDR[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 157        ; 3        ; FL_DQ[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; FL_DQ[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; FL_DQ[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 194        ; 3        ; FL_ADDR[17]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; CLKIN1                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; GPIO[34]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO[33]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; adaptive_out_data[10]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; adaptive_out_data[18]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; ADB_D[8]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; adaptive_out_data[6]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; adaptive_out_data[31]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 522        ; 8        ; error_adaptive_out[12]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 520        ; 8        ; adaptive_out_data[19]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 511        ; 8        ; adaptive_out_data[12]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; ADB_D[9]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 381        ; 6        ; ADA_D[11]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 380        ; 6        ; ADA_D[10]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 17         ; 1        ; adaptive_out_data[7]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; error_adaptive_out[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; error_adaptive_out[8]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; error_adaptive_out[23]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; ADB_D[6]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E27      ; 375        ; 6        ; ADA_D[9]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 374        ; 6        ; ADA_D[8]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 19         ; 1        ; adaptive_out_data[27]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 18         ; 1        ; adaptive_out_data[9]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 8          ; 1        ; error_adaptive_out[13]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; ADB_D[11]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 395        ; 6        ; ADB_D[10]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 379        ; 6        ; ADB_D[7]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 373        ; 6        ; ADA_D[7]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 372        ; 6        ; ADA_D[6]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 26         ; 1        ; adaptive_out_data[1]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 25         ; 1        ; adaptive_out_data[2]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 13         ; 1        ; error_adaptive_out[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 12         ; 1        ; adaptive_out_data[24]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; adaptive_out_data[3]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; FPGA_CLK_A_P                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 397        ; 6        ; FPGA_CLK_A_N                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 393        ; 6        ; ADB_D[5]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 392        ; 6        ; ADB_D[4]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 367        ; 6        ; ADA_D[5]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 366        ; 6        ; ADA_D[4]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; error_adaptive_out[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 14         ; 1        ; adaptive_out_data[33]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 20         ; 1        ; adaptive_out_data[23]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 11         ; 1        ; adaptive_out_data[11]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; ADA_SPI_CS                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 390        ; 6        ; AD_SDIO                                                   ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 377        ; 6        ; ADB_D[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 376        ; 6        ; ADB_D[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; adaptive_out_data[20]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 22         ; 1        ; adaptive_out_data[14]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 36         ; 1        ; error_adaptive_out[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 35         ; 1        ; adaptive_out_data[13]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 37         ; 1        ; adaptive_out_data[36]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; adaptive_out_data[17]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; DA[13]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 386        ; 6        ; DA[12]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 365        ; 6        ; DA[9]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 364        ; 6        ; DA[8]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J27      ; 338        ; 6        ; XT_IN_P                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ; 337        ; 6        ; XT_IN_N                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; adaptive_out_data[37]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 29         ; 1        ; adaptive_out_data[26]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; adaptive_out_data[0]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; ADA_OR                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 388        ; 6        ; ADA_OE                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; ADB_D[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 370        ; 6        ; ADB_D[0]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 362        ; 6        ; ADA_D[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 361        ; 6        ; ADA_D[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; adaptive_out_data[16]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 40         ; 1        ; adaptive_out_data[5]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; DB[7]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 384        ; 6        ; DB[6]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ; 360        ; 6        ; ADB_OR                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 359        ; 6        ; ADB_OE                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; DA[7]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 357        ; 6        ; DA[6]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; adaptive_out_data[8]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; adaptive_out_data[35]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ; 46         ; 1        ; adaptive_out_data[22]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; ADB_SPI_CS                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 355        ; 6        ; AD_SCLK                                                   ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M27      ; 354        ; 6        ; ADA_D[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 353        ; 6        ; ADA_D[0]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; error_adaptive_out[18]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 44         ; 1        ; adaptive_out_data[15]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; error_adaptive_out[15]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; DB[5]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 351        ; 6        ; DB[4]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; error_adaptive_out[22]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 1        ; error_adaptive_out[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; DB[1]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; DB[3]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 345        ; 6        ; DB[2]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 350        ; 6        ; DA[11]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 349        ; 6        ; DA[10]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 68         ; 2        ; adaptive_out_data[30]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 67         ; 2        ; adaptive_out_data[38]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 73         ; 2        ; adaptive_out_data[29]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 74         ; 2        ; error_adaptive_out[25]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 77         ; 2        ; error_adaptive_out[17]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 70         ; 2        ; adaptive_out_data[34]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 69         ; 2        ; adaptive_out_data[39]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; DB[0]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 332        ; 5        ; AIC_DOUT                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 331        ; 5        ; AIC_LRCOUT                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; DB[13]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 326        ; 5        ; DB[12]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 329        ; 5        ; DA[3]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 328        ; 5        ; DA[2]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; adaptive_out_data[25]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 75         ; 2        ; error_adaptive_out[32]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; AIC_XCLK                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 324        ; 5        ; J1_152                                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; DB[11]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 322        ; 5        ; DB[10]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; error_adaptive_out[27]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 79         ; 2        ; error_adaptive_out[30]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 71         ; 2        ; adaptive_out_data[41]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 72         ; 2        ; error_adaptive_out[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 90         ; 2        ; adaptive_out_data[40]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 89         ; 2        ; error_adaptive_out[24]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 103        ; 2        ; error_adaptive_out[10]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; AIC_BCLK                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; DB[9]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 314        ; 5        ; DB[8]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U27      ; 318        ; 5        ; DA[1]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U28      ; 317        ; 5        ; DA[0]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 84         ; 2        ; adaptive_out_data[42]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 83         ; 2        ; error_adaptive_out[16]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 82         ; 2        ; error_adaptive_out[26]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 81         ; 2        ; adaptive_out_data[28]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; error_adaptive_out[28]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V8       ; 109        ; 2        ; error_adaptive_out[19]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; AIC_SPI_CS                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 309        ; 5        ; FPGA_CLK_B_P                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 308        ; 5        ; FPGA_CLK_B_N                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 307        ; 5        ; DA[5]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 306        ; 5        ; DA[4]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V27      ; 304        ; 5        ; AIC_DIN                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 303        ; 5        ; AIC_LRCIN                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 88         ; 2        ; error_adaptive_out[31]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 87         ; 2        ; error_adaptive_out[14]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; FL_RY                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; adaptive_out_data[32]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; error_adaptive_out[21]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; FL_ADDR[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; FL_ADDR[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; FL_ADDR[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; FL_ADDR[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; ADA_DCO                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 335        ; 5        ; ADB_DCO                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                ;
+-------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1 ; sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; PLL_200MHz_inst|altpll_component|auto_generated|pll1                                     ; sram_abc|vga_clock|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                                       ;
; PLL mode                      ; Source Synchronous                                                                       ; Normal                                                                                                                                          ;
; Compensate clock              ; clock0                                                                                   ; clock1                                                                                                                                          ;
; Compensated input/output pins ; --                                                                                       ; --                                                                                                                                              ;
; Switchover type               ; --                                                                                       ; --                                                                                                                                              ;
; Input frequency 0             ; 50.0 MHz                                                                                 ; 50.0 MHz                                                                                                                                        ;
; Input frequency 1             ; --                                                                                       ; --                                                                                                                                              ;
; Nominal PFD frequency         ; 5.0 MHz                                                                                  ; 50.0 MHz                                                                                                                                        ;
; Nominal VCO frequency         ; 510.0 MHz                                                                                ; 600.0 MHz                                                                                                                                       ;
; VCO post scale K counter      ; 2                                                                                        ; 2                                                                                                                                               ;
; VCO frequency control         ; Auto                                                                                     ; Auto                                                                                                                                            ;
; VCO phase shift step          ; 245 ps                                                                                   ; 208 ps                                                                                                                                          ;
; VCO multiply                  ; --                                                                                       ; --                                                                                                                                              ;
; VCO divide                    ; --                                                                                       ; --                                                                                                                                              ;
; Freq min lock                 ; 50.0 MHz                                                                                 ; 25.0 MHz                                                                                                                                        ;
; Freq max lock                 ; 63.75 MHz                                                                                ; 54.18 MHz                                                                                                                                       ;
; M VCO Tap                     ; 0                                                                                        ; 0                                                                                                                                               ;
; M Initial                     ; 1                                                                                        ; 1                                                                                                                                               ;
; M value                       ; 102                                                                                      ; 12                                                                                                                                              ;
; N value                       ; 10                                                                                       ; 1                                                                                                                                               ;
; Charge pump current           ; setting 1                                                                                ; setting 1                                                                                                                                       ;
; Loop filter resistance        ; setting 8                                                                                ; setting 27                                                                                                                                      ;
; Loop filter capacitance       ; setting 0                                                                                ; setting 0                                                                                                                                       ;
; Bandwidth                     ; 300 kHz to 390 kHz                                                                       ; 680 kHz to 980 kHz                                                                                                                              ;
; Bandwidth type                ; Low                                                                                      ; Medium                                                                                                                                          ;
; Real time reconfigurable      ; Off                                                                                      ; Off                                                                                                                                             ;
; Scan chain MIF file           ; --                                                                                       ; --                                                                                                                                              ;
; Preserve PLL counter order    ; Off                                                                                      ; Off                                                                                                                                             ;
; PLL location                  ; PLL_1                                                                                    ; PLL_3                                                                                                                                           ;
; Inclk0 signal                 ; CLOCK_50                                                                                 ; CLOCK_50                                                                                                                                        ;
; Inclk1 signal                 ; --                                                                                       ; --                                                                                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                            ; Dedicated Pin                                                                                                                                   ;
; Inclk1 signal type            ; --                                                                                       ; --                                                                                                                                              ;
+-------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------------------------------+
; Name                                                                                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------------------------------+
; PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|wire_pll1_clk[0]                                              ; clock0       ; 1    ; 50  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (245 ps)    ; 50/50      ; C0      ; 510           ; 255/255 Even ; --            ; 1       ; 0       ; PLL_200MHz_inst|altpll_component|auto_generated|pll1|clk[0]                      ;
; sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even   ; --            ; 1       ; 0       ; sram_abc|vga_clock|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Entity Name                             ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; |a2dv2                                                                                                                                  ; 11024 (1222) ; 7241 (1084)               ; 0 (0)         ; 43792       ; 34   ; 96           ; 0       ; 48        ; 431  ; 0            ; 3783 (142)   ; 2477 (564)        ; 4764 (712)       ; |a2dv2                                                                                                                                                                                                                                                                                                                                            ; a2dv2                                   ; work         ;
;    |CIC:u0|                                                                                                                             ; 1742 (0)     ; 1124 (0)                  ; 0 (0)         ; 10880       ; 23   ; 0            ; 0       ; 0         ; 0    ; 0            ; 617 (0)      ; 1 (0)             ; 1124 (0)         ; |a2dv2|CIC:u0                                                                                                                                                                                                                                                                                                                                     ; CIC                                     ; CIC          ;
;       |CIC_cic_ii_0:cic_ii_0|                                                                                                           ; 1742 (16)    ; 1124 (0)                  ; 0 (0)         ; 10880       ; 23   ; 0            ; 0       ; 0         ; 0    ; 0            ; 617 (15)     ; 1 (0)             ; 1124 (1)         ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                               ; CIC_cic_ii_0                            ; CIC          ;
;          |alt_cic_core:core|                                                                                                            ; 1726 (0)     ; 1124 (0)                  ; 0 (0)         ; 10880       ; 23   ; 0            ; 0       ; 0         ; 0    ; 0            ; 602 (0)      ; 1 (0)             ; 1123 (0)         ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                             ; alt_cic_core                            ; CIC          ;
;             |alt_cic_dec_miso:dec_mul|                                                                                                  ; 1623 (216)   ; 1066 (27)                 ; 0 (0)         ; 8704        ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 557 (189)    ; 0 (0)             ; 1066 (27)        ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul                                                                                                                                                                                                                                                                    ; alt_cic_dec_miso                        ; CIC          ;
;                |auk_dspip_channel_buffer:integrator[0].fifo_regulator|                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[10].fifo_regulator|                                                                 ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator                                                                                                                                                                                                             ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                          ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                               ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                           ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                   ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                    ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                       ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                           ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[11].fifo_regulator|                                                                 ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator                                                                                                                                                                                                             ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                          ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                               ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                           ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                   ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                    ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                       ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                           ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[12].fifo_regulator|                                                                 ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator                                                                                                                                                                                                             ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                          ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                               ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                           ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                   ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                    ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                       ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                           ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[13].fifo_regulator|                                                                 ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator                                                                                                                                                                                                             ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                          ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                               ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                           ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                   ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                    ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                       ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                           ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[14].fifo_regulator|                                                                 ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator                                                                                                                                                                                                             ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                          ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                               ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                           ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                   ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                    ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                       ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                           ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[15].fifo_regulator|                                                                 ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator                                                                                                                                                                                                             ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                          ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                               ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                           ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                   ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                    ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                       ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                           ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[1].fifo_regulator|                                                                  ; 44 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 44 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 44 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 44 (27)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[2].fifo_regulator|                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[3].fifo_regulator|                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[4].fifo_regulator|                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[5].fifo_regulator|                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[6].fifo_regulator|                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[7].fifo_regulator|                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[8].fifo_regulator|                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_channel_buffer:integrator[9].fifo_regulator|                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator                                                                                                                                                                                                              ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                      |scfifo_4o51:auto_generated|                                                                                       ; 41 (0)       ; 24 (0)                    ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated                                                                                                                                                                ; scfifo_4o51                             ; work         ;
;                         |a_dpfifo_flu:dpfifo|                                                                                           ; 41 (24)      ; 24 (10)                   ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo                                                                                                                                            ; a_dpfifo_flu                            ; work         ;
;                            |altsyncram_9ah1:FIFOram|                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 544         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram                                                                                                                    ; altsyncram_9ah1                         ; work         ;
;                            |cntr_aa7:usedw_counter|                                                                                     ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter                                                                                                                     ; cntr_aa7                                ; work         ;
;                            |cntr_t9b:rd_ptr_msb|                                                                                        ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                        ; cntr_t9b                                ; work         ;
;                            |cntr_u9b:wr_ptr|                                                                                            ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr                                                                                                                            ; cntr_u9b                                ; work         ;
;                |auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|                                                                    ; 291 (18)     ; 289 (17)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 289 (17)         ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff                                                                                                                                                                                                                ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 273 (273)    ; 272 (272)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 272 (272)        ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                     ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|                                                           ; 15 (0)       ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample                                                                                                                                                                                                       ; auk_dspip_downsample                    ; CIC          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 15 (15)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                        ; counter_module                          ; CIC          ;
;                |auk_dspip_integrator:integrator[0].integrator_inner[0].integration|                                                     ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[10].integrator_inner[0].integration|                                                    ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration                                                                                                                                                                                                ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                      ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[11].integrator_inner[0].integration|                                                    ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration                                                                                                                                                                                                ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                      ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[12].integrator_inner[0].integration|                                                    ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration                                                                                                                                                                                                ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                      ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[13].integrator_inner[0].integration|                                                    ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration                                                                                                                                                                                                ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                      ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[14].integrator_inner[0].integration|                                                    ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration                                                                                                                                                                                                ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                      ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[15].integrator_inner[0].integration|                                                    ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration                                                                                                                                                                                                ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                      ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integrator_inner[0].integration|                                                     ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integrator_inner[0].integration|                                                     ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integrator_inner[0].integration|                                                     ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[4].integrator_inner[0].integration|                                                     ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[5].integrator_inner[0].integration|                                                     ; 23 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 23 (23)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[6].integrator_inner[0].integration|                                                     ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[7].integrator_inner[0].integration|                                                     ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[8].integrator_inner[0].integration|                                                     ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[9].integrator_inner[0].integration|                                                     ; 22 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |counter_module:int_channel_cnt_inst|                                                                                    ; 7 (7)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|counter_module:int_channel_cnt_inst                                                                                                                                                                                                                                ; counter_module                          ; CIC          ;
;                |lpm_divide:Mod0|                                                                                                        ; 82 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|lpm_divide:Mod0                                                                                                                                                                                                                                                    ; lpm_divide                              ; work         ;
;                   |lpm_divide_1bm:auto_generated|                                                                                       ; 82 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|lpm_divide:Mod0|lpm_divide_1bm:auto_generated                                                                                                                                                                                                                      ; lpm_divide_1bm                          ; work         ;
;                      |sign_div_unsign_mlh:divider|                                                                                      ; 82 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                          ; sign_div_unsign_mlh                     ; work         ;
;                         |alt_u_div_07f:divider|                                                                                         ; 82 (82)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider                                                                                                                                                                    ; alt_u_div_07f                           ; work         ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 28 (1)       ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 16 (1)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                                     ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                                    ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 33 (0)       ; 17 (0)                    ; 0 (0)         ; 1536        ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                                  ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 33 (0)       ; 17 (0)                    ; 0 (0)         ; 1536        ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                                 ; scfifo                                  ; work         ;
;                   |scfifo_6h71:auto_generated|                                                                                          ; 33 (1)       ; 17 (1)                    ; 0 (0)         ; 1536        ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (1)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated                                                                                                                                                                                                      ; scfifo_6h71                             ; work         ;
;                      |a_dpfifo_nmv:dpfifo|                                                                                              ; 32 (21)      ; 16 (8)                    ; 0 (0)         ; 1536        ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 16 (8)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo                                                                                                                                                                                  ; a_dpfifo_nmv                            ; work         ;
;                         |altsyncram_1bh1:FIFOram|                                                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1536        ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|altsyncram_1bh1:FIFOram                                                                                                                                                          ; altsyncram_1bh1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                                           ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                              ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                                  ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_1|                                                                         ; 42 (2)       ; 25 (1)                    ; 0 (0)         ; 640         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 1 (1)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1                                                                                                                                                                                                                                           ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)       ; 24 (0)                    ; 0 (0)         ; 640         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO                                                                                                                                                                                                                        ; scfifo                                  ; work         ;
;                   |scfifo_6i71:auto_generated|                                                                                          ; 40 (0)       ; 24 (0)                    ; 0 (0)         ; 640         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated                                                                                                                                                                                             ; scfifo_6i71                             ; work         ;
;                      |a_dpfifo_3qv:dpfifo|                                                                                              ; 40 (23)      ; 24 (10)                   ; 0 (0)         ; 640         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo                                                                                                                                                                         ; a_dpfifo_3qv                            ; work         ;
;                         |altsyncram_5ah1:FIFOram|                                                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|altsyncram_5ah1:FIFOram                                                                                                                                                 ; altsyncram_5ah1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                                  ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                                     ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |a2dv2|CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                                         ; cntr_u9b                                ; work         ;
;    |FIFO:fifo_1|                                                                                                                        ; 1940 (0)     ; 1518 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (0)      ; 724 (0)           ; 795 (0)          ; |a2dv2|FIFO:fifo_1                                                                                                                                                                                                                                                                                                                                ; FIFO                                    ; work         ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                               ; 1940 (0)     ; 1518 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (0)      ; 724 (0)           ; 795 (0)          ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                              ; dcfifo_mixed_widths                     ; work         ;
;          |dcfifo_0gj1:auto_generated|                                                                                                   ; 1940 (25)    ; 1518 (22)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (1)      ; 724 (4)           ; 795 (5)          ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated                                                                                                                                                                                                                                                   ; dcfifo_0gj1                             ; work         ;
;             |a_graycounter_k5c:wrptr_g1p|                                                                                               ; 11 (11)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_k5c:wrptr_g1p                                                                                                                                                                                                                       ; a_graycounter_k5c                       ; work         ;
;             |a_graycounter_nn6:rdptr_g1p|                                                                                               ; 11 (11)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p                                                                                                                                                                                                                       ; a_graycounter_nn6                       ; work         ;
;             |altsyncram_c761:fifo_ram|                                                                                                  ; 1891 (1466)  ; 1476 (1476)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 414 (1)      ; 720 (720)         ; 757 (10)         ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram                                                                                                                                                                                                                          ; altsyncram_c761                         ; work         ;
;                |decode_1a7:address_decoder|                                                                                             ; 36 (36)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 2 (2)            ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder                                                                                                                                                                                               ; decode_1a7                              ; work         ;
;                |mux_k78:output_mux|                                                                                                     ; 1124 (1124)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 379 (379)    ; 0 (0)             ; 745 (745)        ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|mux_k78:output_mux                                                                                                                                                                                                       ; mux_k78                                 ; work         ;
;             |cntr_pld:cntr_b|                                                                                                           ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|cntr_pld:cntr_b                                                                                                                                                                                                                                   ; cntr_pld                                ; work         ;
;             |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                             ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                     ; mux_j28                                 ; work         ;
;             |mux_j28:rdemp_eq_comp_msb_mux|                                                                                             ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                     ; mux_j28                                 ; work         ;
;             |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                            ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                    ; mux_j28                                 ; work         ;
;             |mux_j28:wrfull_eq_comp_msb_mux|                                                                                            ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |a2dv2|FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                    ; mux_j28                                 ; work         ;
;    |PLL_200MHz:PLL_200MHz_inst|                                                                                                         ; 2 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |a2dv2|PLL_200MHz:PLL_200MHz_inst                                                                                                                                                                                                                                                                                                                 ; PLL_200MHz                              ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 2 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |a2dv2|PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                         ; altpll                                  ; work         ;
;          |PLL_200MHz_altpll:auto_generated|                                                                                             ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |a2dv2|PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated                                                                                                                                                                                                                                                        ; PLL_200MHz_altpll                       ; work         ;
;    |ROM_buffer_tap:buffer_control_inst|                                                                                                 ; 50 (0)       ; 24 (0)                    ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|ROM_buffer_tap:buffer_control_inst                                                                                                                                                                                                                                                                                                         ; ROM_buffer_tap                          ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 50 (0)       ; 24 (0)                    ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                         ; altsyncram                              ; work         ;
;          |altsyncram_1ib1:auto_generated|                                                                                               ; 50 (0)       ; 24 (0)                    ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated                                                                                                                                                                                                                                          ; altsyncram_1ib1                         ; work         ;
;             |altsyncram_nrc2:altsyncram1|                                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|altsyncram_nrc2:altsyncram1                                                                                                                                                                                                              ; altsyncram_nrc2                         ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 50 (28)      ; 24 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (13)      ; 0 (0)             ; 24 (15)          ; |a2dv2|ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                ; sld_mod_ram_rom                         ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |a2dv2|ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                             ; sld_rom_sr                              ; work         ;
;    |ROM_delta_control:delta_control_inst|                                                                                               ; 50 (0)       ; 24 (0)                    ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|ROM_delta_control:delta_control_inst                                                                                                                                                                                                                                                                                                       ; ROM_delta_control                       ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 50 (0)       ; 24 (0)                    ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                       ; altsyncram                              ; work         ;
;          |altsyncram_cmb1:auto_generated|                                                                                               ; 50 (0)       ; 24 (0)                    ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 24 (0)           ; |a2dv2|ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated                                                                                                                                                                                                                                        ; altsyncram_cmb1                         ; work         ;
;             |altsyncram_36d2:altsyncram1|                                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|altsyncram_36d2:altsyncram1                                                                                                                                                                                                            ; altsyncram_36d2                         ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 50 (28)      ; 24 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (13)      ; 0 (0)             ; 24 (15)          ; |a2dv2|ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                              ; sld_mod_ram_rom                         ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |a2dv2|ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                           ; sld_rom_sr                              ; work         ;
;    |a2d_data_a:a2d_data_a_inst|                                                                                                         ; 41 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 25 (0)           ; |a2dv2|a2d_data_a:a2d_data_a_inst                                                                                                                                                                                                                                                                                                                 ; a2d_data_a                              ; work         ;
;       |altsource_probe:altsource_probe_component|                                                                                       ; 41 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 25 (0)           ; |a2dv2|a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                                       ; altsource_probe                         ; work         ;
;          |altsource_probe_body:altsource_probe_body_inst|                                                                               ; 41 (3)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (2)       ; 0 (0)             ; 25 (1)           ; |a2dv2|a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                                        ; altsource_probe_body                    ; work         ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                    ; 38 (20)      ; 22 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (4)       ; 0 (0)             ; 24 (16)          ; |a2dv2|a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                                 ; altsource_probe_impl                    ; work         ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                              ; 18 (18)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |a2dv2|a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                                       ; sld_rom_sr                              ; work         ;
;    |a2d_data_a:a2d_data_b_inst|                                                                                                         ; 42 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 1 (0)             ; 23 (0)           ; |a2dv2|a2d_data_a:a2d_data_b_inst                                                                                                                                                                                                                                                                                                                 ; a2d_data_a                              ; work         ;
;       |altsource_probe:altsource_probe_component|                                                                                       ; 42 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 1 (0)             ; 23 (0)           ; |a2dv2|a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                                       ; altsource_probe                         ; work         ;
;          |altsource_probe_body:altsource_probe_body_inst|                                                                               ; 42 (3)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 1 (0)             ; 23 (0)           ; |a2dv2|a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                                        ; altsource_probe_body                    ; work         ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                    ; 39 (21)      ; 22 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (5)       ; 1 (1)             ; 23 (15)          ; |a2dv2|a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                                 ; altsource_probe_impl                    ; work         ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                              ; 18 (18)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |a2dv2|a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                                       ; sld_rom_sr                              ; work         ;
;    |adaptive_fir:adaptive_fir_inst|                                                                                                     ; 2017 (1393)  ; 718 (718)                 ; 0 (0)         ; 0           ; 0    ; 96           ; 0       ; 48        ; 0    ; 0            ; 1297 (679)   ; 177 (177)         ; 543 (537)        ; |a2dv2|adaptive_fir:adaptive_fir_inst                                                                                                                                                                                                                                                                                                             ; adaptive_fir                            ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;       |lpm_mult:Mult10|                                                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated                                                                                                                                                                                                                                                                     ; mult_46t                                ; work         ;
;       |lpm_mult:Mult11|                                                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated                                                                                                                                                                                                                                                                     ; mult_46t                                ; work         ;
;       |lpm_mult:Mult12|                                                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated                                                                                                                                                                                                                                                                     ; mult_46t                                ; work         ;
;       |lpm_mult:Mult13|                                                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated                                                                                                                                                                                                                                                                     ; mult_46t                                ; work         ;
;       |lpm_mult:Mult14|                                                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated                                                                                                                                                                                                                                                                     ; mult_46t                                ; work         ;
;       |lpm_mult:Mult15|                                                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated                                                                                                                                                                                                                                                                     ; mult_46t                                ; work         ;
;       |lpm_mult:Mult16|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 1 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 1 (1)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult17|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult18|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult19|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult1|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;       |lpm_mult:Mult20|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult21|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult22|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 1 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 1 (1)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult23|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult24|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult25|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult26|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult27|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult28|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult29|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult2|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;       |lpm_mult:Mult30|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 4 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 4 (4)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult31|                                                                                                                 ; 39 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;          |mult_26t:auto_generated|                                                                                                      ; 39 (39)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated                                                                                                                                                                                                                                                                     ; mult_26t                                ; work         ;
;       |lpm_mult:Mult3|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;       |lpm_mult:Mult4|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;       |lpm_mult:Mult5|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;       |lpm_mult:Mult6|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;       |lpm_mult:Mult7|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;       |lpm_mult:Mult8|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;       |lpm_mult:Mult9|                                                                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9                                                                                                                                                                                                                                                                                              ; lpm_mult                                ; work         ;
;          |mult_46t:auto_generated|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated                                                                                                                                                                                                                                                                      ; mult_46t                                ; work         ;
;    |lfsr:lfsrs_inst|                                                                                                                    ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 10 (10)          ; |a2dv2|lfsr:lfsrs_inst                                                                                                                                                                                                                                                                                                                            ; lfsr                                    ; work         ;
;    |p_sine:p_sine_inst|                                                                                                                 ; 36 (0)       ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 1 (0)             ; 20 (0)           ; |a2dv2|p_sine:p_sine_inst                                                                                                                                                                                                                                                                                                                         ; p_sine                                  ; p_sine       ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 36 (0)       ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 1 (0)             ; 20 (0)           ; |a2dv2|p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                          ; altsource_probe_top                     ; p_sine       ;
;          |altsource_probe:issp_impl|                                                                                                    ; 36 (0)       ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 1 (0)             ; 20 (0)           ; |a2dv2|p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                                ; altsource_probe                         ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 36 (3)       ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 1 (0)             ; 20 (0)           ; |a2dv2|p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                 ; altsource_probe_body                    ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 33 (21)      ; 21 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (7)       ; 1 (1)             ; 20 (13)          ; |a2dv2|p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                          ; altsource_probe_impl                    ; work         ;
;                   |sld_rom_sr:\no_instance_id_gen:rom_info_inst|                                                                        ; 12 (12)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |a2dv2|p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst                                                                                             ; sld_rom_sr                              ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 128 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 7 (0)             ; 65 (0)           ; |a2dv2|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                              ; pzdyqx                                  ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 128 (13)     ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (4)       ; 7 (1)             ; 65 (8)           ; |a2dv2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                 ; pzdyqx_impl                             ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 59 (29)      ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; |a2dv2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                   ; GHVD5181                                ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |a2dv2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                 ; LQYT7093                                ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |a2dv2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                               ; KIFI3548                                ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |a2dv2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                               ; LQYT7093                                ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 21 (21)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |a2dv2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                               ; PUDL0439                                ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 443 (1)      ; 216 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 227 (1)      ; 19 (0)            ; 197 (0)          ; |a2dv2|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                 ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 442 (0)      ; 216 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 226 (0)      ; 19 (0)            ; 197 (0)          ; |a2dv2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input             ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 442 (0)      ; 216 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 226 (0)      ; 19 (0)            ; 197 (0)          ; |a2dv2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                             ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 442 (15)     ; 216 (14)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 226 (1)      ; 19 (4)            ; 197 (0)          ; |a2dv2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                 ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 437 (0)      ; 202 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 225 (0)      ; 15 (0)            ; 197 (0)          ; |a2dv2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric       ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 437 (379)    ; 202 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 225 (197)    ; 15 (15)           ; 197 (169)        ; |a2dv2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                            ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 38 (38)      ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 11 (11)          ; |a2dv2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                              ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |a2dv2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                          ; altera_sld   ;
;    |sld_signaltap:CIC_20output_20only|                                                                                                  ; 702 (44)     ; 582 (42)                  ; 0 (0)         ; 21504       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (2)      ; 295 (42)          ; 287 (0)          ; |a2dv2|sld_signaltap:CIC_20output_20only                                                                                                                                                                                                                                                                                                          ; sld_signaltap                           ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 658 (0)      ; 540 (0)                   ; 0 (0)         ; 21504       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 253 (0)           ; 287 (0)          ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                    ; sld_signaltap_impl                      ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 658 (196)    ; 540 (164)                 ; 0 (0)         ; 21504       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (33)     ; 253 (106)         ; 287 (56)         ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                             ; sld_signaltap_implb                     ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 66 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 43 (43)           ; 21 (0)           ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                              ; altdpram                                ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                          ; lpm_decode                              ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                ; decode_dvf                              ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 21 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                  ; lpm_mux                                 ; work         ;
;                   |mux_psc:auto_generated|                                                                                              ; 21 (21)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_psc:auto_generated                                                                                                                           ; mux_psc                                 ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 21504       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                             ; altsyncram                              ; work         ;
;                |altsyncram_q024:auto_generated|                                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 21504       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q024:auto_generated                                                                                                                                              ; altsyncram_q024                         ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                              ; lpm_shiftreg                            ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                ; lpm_shiftreg                            ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                     ; serial_crc_16                           ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 97 (97)      ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 16 (16)           ; 44 (44)          ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                  ; sld_buffer_manager                      ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 128 (1)      ; 121 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 77 (0)            ; 44 (1)           ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                 ; sld_ela_control                         ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                         ; lpm_shiftreg                            ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 105 (0)      ; 105 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 63 (0)            ; 42 (0)           ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                          ; sld_ela_basic_multi_level_trigger       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 63 (63)      ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 63 (63)           ; 0 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                               ; lpm_shiftreg                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 42 (0)       ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 42 (0)           ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                           ; sld_mbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1     ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1     ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1     ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1     ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1     ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1     ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1     ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1     ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1     ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1     ; sld_sbpmg                               ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 18 (8)       ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 10 (0)            ; 1 (1)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                   ; sld_ela_trigger_flow_mgr                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                           ; lpm_shiftreg                            ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 101 (10)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 1 (0)             ; 84 (0)           ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                            ; sld_offload_buffer_mgr                  ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 7 (0)        ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                  ; lpm_counter                             ; work         ;
;                   |cntr_cgi:auto_generated|                                                                                             ; 7 (7)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_cgi:auto_generated                                                          ; cntr_cgi                                ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 10 (0)       ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                           ; lpm_counter                             ; work         ;
;                   |cntr_89j:auto_generated|                                                                                             ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated                                                                                   ; cntr_89j                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)        ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                 ; lpm_counter                             ; work         ;
;                   |cntr_cgi:auto_generated|                                                                                             ; 7 (7)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated                                                                         ; cntr_cgi                                ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                    ; lpm_counter                             ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                            ; cntr_23j                                ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 21 (21)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                           ; lpm_shiftreg                            ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 22 (22)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 21 (21)          ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                            ; lpm_shiftreg                            ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 21 (21)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                         ; lpm_shiftreg                            ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |a2dv2|sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                       ; sld_rom_sr                              ; work         ;
;    |sld_signaltap:temp|                                                                                                                 ; 876 (84)     ; 765 (82)                  ; 0 (0)         ; 5248        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (2)      ; 444 (82)          ; 321 (0)          ; |a2dv2|sld_signaltap:temp                                                                                                                                                                                                                                                                                                                         ; sld_signaltap                           ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 792 (0)      ; 683 (0)                   ; 0 (0)         ; 5248        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 362 (0)           ; 321 (0)          ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                   ; sld_signaltap_impl                      ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 792 (271)    ; 683 (238)                 ; 0 (0)         ; 5248        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (35)     ; 362 (179)         ; 321 (55)         ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                            ; sld_signaltap_implb                     ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 48 (46)      ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 31 (31)           ; 16 (0)           ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                             ; altdpram                                ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                         ; lpm_decode                              ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                               ; decode_dvf                              ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 15 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                 ; lpm_mux                                 ; work         ;
;                   |mux_tsc:auto_generated|                                                                                              ; 15 (15)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_tsc:auto_generated                                                                                                                                          ; mux_tsc                                 ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 5248        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                            ; altsyncram                              ; work         ;
;                |altsyncram_au14:auto_generated|                                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 5248        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_au14:auto_generated                                                                                                                                                             ; altsyncram_au14                         ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 7 (7)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                             ; lpm_shiftreg                            ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                               ; lpm_shiftreg                            ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                    ; serial_crc_16                           ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 67 (67)      ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 7 (7)             ; 39 (39)          ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                 ; sld_buffer_manager                      ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 234 (1)      ; 221 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 137 (0)           ; 84 (1)           ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                ; sld_ela_control                         ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                        ; lpm_shiftreg                            ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 205 (0)      ; 205 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 123 (0)           ; 82 (0)           ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                         ; sld_ela_basic_multi_level_trigger       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 123 (123)    ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 120 (120)         ; 3 (3)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                              ; lpm_shiftreg                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 85 (0)       ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 82 (0)           ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                          ; sld_mbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                   ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                    ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                    ; sld_sbpmg                               ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 24 (14)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 10 (0)            ; 1 (1)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                  ; sld_ela_trigger_flow_mgr                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                          ; lpm_shiftreg                            ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 106 (10)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 1 (0)             ; 89 (0)           ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                           ; sld_offload_buffer_mgr                  ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8 (0)        ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                 ; lpm_counter                             ; work         ;
;                   |cntr_ggi:auto_generated|                                                                                             ; 8 (8)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ggi:auto_generated                                                                         ; cntr_ggi                                ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7 (0)        ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                          ; lpm_counter                             ; work         ;
;                   |cntr_i6j:auto_generated|                                                                                             ; 7 (7)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated                                                                                                  ; cntr_i6j                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6 (0)        ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                ; lpm_counter                             ; work         ;
;                   |cntr_hgi:auto_generated|                                                                                             ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated                                                                                        ; cntr_hgi                                ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                   ; lpm_counter                             ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                           ; cntr_23j                                ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 15 (15)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                          ; lpm_shiftreg                            ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 42 (42)      ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 41 (41)          ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                           ; lpm_shiftreg                            ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 15 (15)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                        ; lpm_shiftreg                            ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |a2dv2|sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                      ; sld_rom_sr                              ; work         ;
;    |sram_access:sram_abc|                                                                                                               ; 1721 (0)     ; 1031 (0)                  ; 0 (0)         ; 6144        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 690 (0)      ; 237 (0)           ; 794 (0)          ; |a2dv2|sram_access:sram_abc                                                                                                                                                                                                                                                                                                                       ; sram_access                             ; sram_access  ;
;       |altera_reset_controller:rst_controller_003|                                                                                      ; 4 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 1 (0)            ; |a2dv2|sram_access:sram_abc|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                            ; altera_reset_controller                 ; sram_access  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                 ; altera_reset_synchronizer               ; sram_access  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 4 (1)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |a2dv2|sram_access:sram_abc|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                ; altera_reset_controller                 ; sram_access  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                     ; altera_reset_synchronizer               ; sram_access  ;
;       |sram_access_VGA_clock:vga_clock|                                                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_VGA_clock:vga_clock                                                                                                                                                                                                                                                                                       ; sram_access_VGA_clock                   ; sram_access  ;
;          |altera_up_altpll:video_pll|                                                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll                                                                                                                                                                                                                                                            ; altera_up_altpll                        ; sram_access  ;
;             |altpll:PLL_for_DE_Series_Boards|                                                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                            ; altpll                                  ; work         ;
;                |altpll_8fb2:auto_generated|                                                                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated                                                                                                                                                                                                 ; altpll_8fb2                             ; work         ;
;       |sram_access_jtag_master:jtag_master|                                                                                             ; 884 (0)      ; 451 (0)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 433 (0)      ; 132 (0)           ; 319 (0)          ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master                                                                                                                                                                                                                                                                                   ; sram_access_jtag_master                 ; sram_access  ;
;          |altera_avalon_packets_to_master:transacto|                                                                                    ; 335 (0)      ; 141 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (0)      ; 16 (0)            ; 129 (0)          ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                                                         ; altera_avalon_packets_to_master         ; sram_access  ;
;             |packets_to_master:p2m|                                                                                                     ; 335 (335)    ; 141 (141)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (190)    ; 16 (16)           ; 129 (129)        ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                                                   ; packets_to_master                       ; sram_access  ;
;          |altera_avalon_sc_fifo:fifo|                                                                                                   ; 32 (32)      ; 16 (16)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 17 (17)          ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                   ; sram_access  ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                   ; altsyncram                              ; work         ;
;                |altsyncram_0qg1:auto_generated|                                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated                                                                                                                                                                                                    ; altsyncram_0qg1                         ; work         ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                                                        ; 22 (22)      ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 5 (5)             ; 7 (7)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                                             ; altera_avalon_st_bytes_to_packets       ; sram_access  ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                                             ; 467 (0)      ; 264 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (0)      ; 109 (0)           ; 155 (0)          ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                  ; altera_avalon_st_jtag_interface         ; sram_access  ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                                         ; 465 (0)      ; 264 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 109 (0)           ; 155 (0)          ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                                                ; altera_jtag_dc_streaming                ; sram_access  ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                                                            ; 52 (21)      ; 47 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 36 (17)           ; 11 (1)           ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                                                    ; altera_avalon_st_clock_crosser          ; sram_access  ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                                                         ; 20 (20)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 10 (10)          ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                                                        ; altera_avalon_st_pipeline_base          ; sram_access  ;
;                   |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                               ; altera_std_synchronizer_nocut           ; sram_access  ;
;                   |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                               ; altera_std_synchronizer_nocut           ; sram_access  ;
;                |altera_jtag_src_crosser:source_crosser|                                                                                 ; 27 (18)      ; 27 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (16)           ; 3 (2)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                                                         ; altera_jtag_src_crosser                 ; sram_access  ;
;                   |altera_jtag_control_signal_crosser:crosser|                                                                          ; 9 (1)        ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (1)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                                              ; altera_jtag_control_signal_crosser      ; sram_access  ;
;                      |altera_std_synchronizer:synchronizer|                                                                             ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer                                         ; altera_std_synchronizer                 ; work         ;
;                |altera_jtag_streaming:jtag_streaming|                                                                                   ; 384 (356)    ; 187 (168)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (188)    ; 47 (31)           ; 141 (134)        ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                                           ; altera_jtag_streaming                   ; sram_access  ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                                                        ; 6 (6)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                                              ; altera_avalon_st_idle_inserter          ; sram_access  ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                                                          ; 8 (8)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                                                ; altera_avalon_st_idle_remover           ; sram_access  ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                                            ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                                                  ; altera_std_synchronizer                 ; work         ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                                                                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                                                         ; altera_std_synchronizer                 ; work         ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                                                 ; altera_std_synchronizer                 ; work         ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                                                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                                                      ; altera_std_synchronizer                 ; work         ;
;                |altera_std_synchronizer:synchronizer|                                                                                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                                           ; altera_std_synchronizer                 ; work         ;
;             |altera_jtag_sld_node:node|                                                                                                 ; 3 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                                                        ; altera_jtag_sld_node                    ; sram_access  ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                                                      ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                                                                      ; sld_virtual_jtag_basic                  ; work         ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                                                        ; 30 (30)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                                             ; altera_avalon_st_packets_to_bytes       ; sram_access  ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_reset_controller:rst_controller                                                                                                                                                                                                                                            ; altera_reset_controller                 ; sram_access  ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                 ; altera_reset_synchronizer               ; sram_access  ;
;       |sram_access_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 315 (0)      ; 147 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 23 (0)            ; 216 (0)          ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                       ; sram_access_mm_interconnect_0           ; sram_access  ;
;          |altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|                                                                ; 74 (74)      ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 16 (16)           ; 51 (51)          ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo                                                                                                                                                                                                         ; altera_avalon_sc_fifo                   ; sram_access  ;
;          |altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|                                                                  ; 34 (34)      ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 5 (5)             ; 22 (22)          ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo                                                                                                                                                                                                           ; altera_avalon_sc_fifo                   ; sram_access  ;
;          |altera_merlin_master_agent:bridge_avalon_master_agent|                                                                        ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:bridge_avalon_master_agent                                                                                                                                                                                                                 ; altera_merlin_master_agent              ; sram_access  ;
;          |altera_merlin_master_agent:jtag_master_master_agent|                                                                          ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:jtag_master_master_agent                                                                                                                                                                                                                   ; altera_merlin_master_agent              ; sram_access  ;
;          |altera_merlin_slave_agent:sram_avalon_sram_slave_agent|                                                                       ; 14 (8)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (7)       ; 0 (0)             ; 4 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent                                                                                                                                                                                                                ; altera_merlin_slave_agent               ; sram_access  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 6 (6)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                  ; altera_merlin_burst_uncompressor        ; sram_access  ;
;          |altera_merlin_width_adapter:jtag_master_master_cmd_width_adapter|                                                             ; 42 (42)      ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 41 (41)          ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:jtag_master_master_cmd_width_adapter                                                                                                                                                                                                      ; altera_merlin_width_adapter             ; sram_access  ;
;          |altera_merlin_width_adapter:jtag_master_master_rsp_width_adapter|                                                             ; 46 (46)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 40 (40)          ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:jtag_master_master_rsp_width_adapter                                                                                                                                                                                                      ; altera_merlin_width_adapter             ; sram_access  ;
;          |sram_access_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 116 (104)    ; 8 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (28)      ; 2 (2)             ; 77 (73)          ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                         ; sram_access_mm_interconnect_0_cmd_mux   ; sram_access  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 13 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (5)        ; 0 (0)             ; 4 (3)            ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                            ; altera_merlin_arbitrator                ; sram_access  ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                              ; altera_merlin_arb_adder                 ; sram_access  ;
;          |sram_access_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                     ; sram_access_mm_interconnect_0_rsp_demux ; sram_access  ;
;       |sram_access_sram:sram|                                                                                                           ; 62 (62)      ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 57 (57)          ; |a2dv2|sram_access:sram_abc|sram_access_sram:sram                                                                                                                                                                                                                                                                                                 ; sram_access_sram                        ; sram_access  ;
;       |sram_access_video_clipper:video_clipper|                                                                                         ; 139 (0)      ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 76 (0)           ; |a2dv2|sram_access:sram_abc|sram_access_video_clipper:video_clipper                                                                                                                                                                                                                                                                               ; sram_access_video_clipper               ; sram_access  ;
;          |altera_up_video_clipper_add:Clipper_Add|                                                                                      ; 74 (26)      ; 39 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (8)       ; 0 (0)             ; 39 (18)          ; |a2dv2|sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add                                                                                                                                                                                                                                       ; altera_up_video_clipper_add             ; sram_access  ;
;             |altera_up_video_clipper_counters:Clipper_Add_Counters|                                                                     ; 48 (48)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 21 (21)          ; |a2dv2|sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters                                                                                                                                                                                 ; altera_up_video_clipper_counters        ; sram_access  ;
;          |altera_up_video_clipper_drop:Clipper_Drop|                                                                                    ; 65 (33)      ; 37 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (13)      ; 0 (0)             ; 37 (20)          ; |a2dv2|sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop                                                                                                                                                                                                                                     ; altera_up_video_clipper_drop            ; sram_access  ;
;             |altera_up_video_clipper_counters:Clipper_Drop_Counters|                                                                    ; 32 (32)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 17 (17)          ; |a2dv2|sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters                                                                                                                                                                              ; altera_up_video_clipper_counters        ; sram_access  ;
;       |sram_access_video_dual_clock_buffer:video_dual_clock_buffer|                                                                     ; 117 (2)      ; 102 (0)                   ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (2)       ; 44 (0)            ; 58 (0)           ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer                                                                                                                                                                                                                                                           ; sram_access_video_dual_clock_buffer     ; sram_access  ;
;          |dcfifo:Data_FIFO|                                                                                                             ; 115 (0)      ; 102 (0)                   ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 44 (0)            ; 58 (0)           ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO                                                                                                                                                                                                                                          ; dcfifo                                  ; work         ;
;             |dcfifo_nsj1:auto_generated|                                                                                                ; 115 (39)     ; 102 (34)                  ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (6)       ; 44 (21)           ; 58 (4)           ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated                                                                                                                                                                                                               ; dcfifo_nsj1                             ; work         ;
;                |a_gray2bin_tgb:wrptr_g_gray2bin|                                                                                        ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_gray2bin_tgb:wrptr_g_gray2bin                                                                                                                                                                               ; a_gray2bin_tgb                          ; work         ;
;                |a_gray2bin_tgb:ws_dgrp_gray2bin|                                                                                        ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_gray2bin_tgb:ws_dgrp_gray2bin                                                                                                                                                                               ; a_gray2bin_tgb                          ; work         ;
;                |a_graycounter_m5c:wrptr_g1p|                                                                                            ; 17 (17)      ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_graycounter_m5c:wrptr_g1p                                                                                                                                                                                   ; a_graycounter_m5c                       ; work         ;
;                |a_graycounter_qn6:rdptr_g1p|                                                                                            ; 18 (18)      ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_graycounter_qn6:rdptr_g1p                                                                                                                                                                                   ; a_graycounter_qn6                       ; work         ;
;                |alt_synch_pipe_k9l:rs_dgwp|                                                                                             ; 16 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 9 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_k9l:rs_dgwp                                                                                                                                                                                    ; alt_synch_pipe_k9l                      ; work         ;
;                   |dffpipe_5v8:dffpipe6|                                                                                                ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_k9l:rs_dgwp|dffpipe_5v8:dffpipe6                                                                                                                                                               ; dffpipe_5v8                             ; work         ;
;                |alt_synch_pipe_l9l:ws_dgrp|                                                                                             ; 16 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_l9l:ws_dgrp                                                                                                                                                                                    ; alt_synch_pipe_l9l                      ; work         ;
;                   |dffpipe_6v8:dffpipe9|                                                                                                ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_l9l:ws_dgrp|dffpipe_6v8:dffpipe9                                                                                                                                                               ; dffpipe_6v8                             ; work         ;
;                |altsyncram_j421:fifo_ram|                                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_j421:fifo_ram                                                                                                                                                                                      ; altsyncram_j421                         ; work         ;
;                |cmpr_a66:rdempty_eq_comp_lsb|                                                                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|cmpr_a66:rdempty_eq_comp_lsb                                                                                                                                                                                  ; cmpr_a66                                ; work         ;
;                |dffpipe_0v8:ws_brp|                                                                                                     ; 7 (7)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|dffpipe_0v8:ws_brp                                                                                                                                                                                            ; dffpipe_0v8                             ; work         ;
;                |dffpipe_0v8:ws_bwp|                                                                                                     ; 7 (7)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|dffpipe_0v8:ws_bwp                                                                                                                                                                                            ; dffpipe_0v8                             ; work         ;
;                |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                          ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                 ; mux_j28                                 ; work         ;
;                |mux_j28:rdemp_eq_comp_msb_mux|                                                                                          ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |a2dv2|sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                 ; mux_j28                                 ; work         ;
;       |sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|                                                                       ; 169 (55)     ; 87 (25)                   ; 0 (0)         ; 2432        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (30)      ; 5 (0)             ; 82 (25)          ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma                                                                                                                                                                                                                                                             ; sram_access_video_pixel_buffer_dma      ; sram_access  ;
;          |SRAM_offset:SRAm_INST_ABC|                                                                                                    ; 51 (0)       ; 27 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 5 (0)             ; 22 (0)           ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC                                                                                                                                                                                                                                   ; SRAM_offset                             ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 51 (0)       ; 27 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 5 (0)             ; 22 (0)           ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component                                                                                                                                                                                                   ; altsyncram                              ; work         ;
;                |altsyncram_7ob1:auto_generated|                                                                                         ; 51 (0)       ; 27 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 5 (0)             ; 22 (0)           ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated                                                                                                                                                                    ; altsyncram_7ob1                         ; work         ;
;                   |altsyncram_q2d2:altsyncram1|                                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|altsyncram_q2d2:altsyncram1                                                                                                                                        ; altsyncram_q2d2                         ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 51 (30)      ; 27 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (12)      ; 5 (5)             ; 22 (13)          ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                          ; sld_mod_ram_rom                         ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 21 (21)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                       ; sld_rom_sr                              ; work         ;
;          |scfifo:Image_Buffer|                                                                                                          ; 63 (0)       ; 35 (0)                    ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 35 (0)           ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer                                                                                                                                                                                                                                         ; scfifo                                  ; work         ;
;             |scfifo_p4a1:auto_generated|                                                                                                ; 63 (9)       ; 35 (2)                    ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (7)       ; 0 (0)             ; 35 (2)           ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated                                                                                                                                                                                                              ; scfifo_p4a1                             ; work         ;
;                |a_dpfifo_es31:dpfifo|                                                                                                   ; 54 (31)      ; 33 (13)                   ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (18)      ; 0 (0)             ; 33 (13)          ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo                                                                                                                                                                                         ; a_dpfifo_es31                           ; work         ;
;                   |altsyncram_ftb1:FIFOram|                                                                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|altsyncram_ftb1:FIFOram                                                                                                                                                                 ; altsyncram_ftb1                         ; work         ;
;                   |cntr_0ab:wr_ptr|                                                                                                     ; 8 (8)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                                                         ; cntr_0ab                                ; work         ;
;                   |cntr_ca7:usedw_counter|                                                                                              ; 8 (8)        ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                                                  ; cntr_ca7                                ; work         ;
;                   |cntr_v9b:rd_ptr_msb|                                                                                                 ; 7 (7)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                                                     ; cntr_v9b                                ; work         ;
;       |sram_access_video_rgb_resampler:video_rgb_resampler|                                                                             ; 21 (21)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |a2dv2|sram_access:sram_abc|sram_access_video_rgb_resampler:video_rgb_resampler                                                                                                                                                                                                                                                                   ; sram_access_video_rgb_resampler         ; sram_access  ;
;       |sram_access_video_vga_controller:video_vga_controller|                                                                           ; 99 (28)      ; 83 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 26 (26)           ; 57 (1)           ; |a2dv2|sram_access:sram_abc|sram_access_video_vga_controller:video_vga_controller                                                                                                                                                                                                                                                                 ; sram_access_video_vga_controller        ; sram_access  ;
;          |altera_up_avalon_video_vga_timing:VGA_Timing|                                                                                 ; 72 (72)      ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 56 (56)          ; |a2dv2|sram_access:sram_abc|sram_access_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing                                                                                                                                                                                                                    ; altera_up_avalon_video_vga_timing       ; sram_access  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK2_50              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK3_50              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[15]                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[17]                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_CLK                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_WP_N                ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[0]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[1]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[2]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[3]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[4]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[5]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[6]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[7]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[8]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[9]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[10]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[11]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[12]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[13]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[14]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[15]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[16]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[17]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[18]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[19]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[20]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[21]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[22]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_CE_N                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_OE_N                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_RST_N               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_RY                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FL_WE_N                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_WP_N                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[19]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_CE_N              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_LB_N              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_OE_N              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_UB_N              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_WE_N              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADA_OE                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADA_SPI_CS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADB_D[12]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADB_D[13]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADB_OE                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADB_SPI_CS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AIC_DIN                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AIC_DOUT               ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AIC_SPI_CS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AIC_XCLK               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLKIN1                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLKOUT0                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[0]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[1]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[2]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[3]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[4]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[5]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[6]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[7]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[8]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[9]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[10]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[11]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[12]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DA[13]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[0]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[1]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[2]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[3]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[4]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[5]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[6]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[7]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[8]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[9]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[10]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[11]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[12]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[13]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XT_IN_N                ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; XT_IN_P                ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[16]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[17]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[18]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[19]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[20]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[21]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[22]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[23]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[24]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[25]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[26]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[27]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[28]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[29]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[30]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[31]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[32]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[33]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[34]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[35]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[36]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[37]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[38]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[39]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[40]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[41]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adaptive_out_data[42]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; error_adaptive_out[32] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[9]                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[16]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[17]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[18]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[19]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[20]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[21]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[22]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[23]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[24]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[25]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[26]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[27]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[28]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[29]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[30]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[31]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[32]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[33]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[34]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[35]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CMD                 ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[0]              ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[1]              ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[2]              ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[3]              ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[0]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[1]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[2]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[3]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[4]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[5]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[6]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[7]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AIC_BCLK               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AIC_LRCIN              ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AIC_LRCOUT             ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; J1_152                 ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[0]                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[1]                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[8]                ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; GPIO[10]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[11]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[12]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[13]               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[14]               ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[15]               ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[0]             ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[1]             ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[2]             ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[3]             ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[4]             ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[5]             ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[6]             ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]             ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[8]             ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[9]             ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[10]            ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[11]            ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[12]            ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[13]            ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[14]            ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[15]            ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_SCLK                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AD_SDIO                ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_CLK_A_N           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_CLK_A_P           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_CLK_B_N           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_CLK_B_P           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ADA_OR                 ; Input    ; (3) 742 ps    ; --            ; --                    ; --  ; --   ;
; ADB_OR                 ; Input    ; --            ; (1) 382 ps    ; --                    ; --  ; --   ;
; KEY[3]                 ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; KEY[0]                 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADA_D[0]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADA_DCO                ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADB_D[0]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADB_DCO                ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADA_D[1]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADB_D[1]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[16]                 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADA_D[2]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADB_D[2]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADA_D[3]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADA_D[4]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADA_D[5]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADA_D[6]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADA_D[7]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADA_D[8]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADA_D[9]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADA_D[10]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADA_D[11]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADA_D[12]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADA_D[13]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADB_D[3]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADB_D[4]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADB_D[5]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADB_D[6]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADB_D[7]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADB_D[8]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADB_D[9]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADB_D[10]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADB_D[11]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                                                                                                                         ;                   ;         ;
; CLOCK3_50                                                                                                                                                                                                                                         ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                            ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                            ;                   ;         ;
; SW[0]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[1]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[2]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[9]                                                                                                                                                                                                                                             ;                   ;         ;
; SW[10]                                                                                                                                                                                                                                            ;                   ;         ;
; SW[11]                                                                                                                                                                                                                                            ;                   ;         ;
; SW[12]                                                                                                                                                                                                                                            ;                   ;         ;
; SW[13]                                                                                                                                                                                                                                            ;                   ;         ;
; SW[14]                                                                                                                                                                                                                                            ;                   ;         ;
; SW[15]                                                                                                                                                                                                                                            ;                   ;         ;
; SW[17]                                                                                                                                                                                                                                            ;                   ;         ;
; SD_WP_N                                                                                                                                                                                                                                           ;                   ;         ;
; FL_RY                                                                                                                                                                                                                                             ;                   ;         ;
; ADB_D[12]                                                                                                                                                                                                                                         ;                   ;         ;
; ADB_D[13]                                                                                                                                                                                                                                         ;                   ;         ;
; AIC_DOUT                                                                                                                                                                                                                                          ;                   ;         ;
; CLKIN1                                                                                                                                                                                                                                            ;                   ;         ;
; XT_IN_N                                                                                                                                                                                                                                           ;                   ;         ;
; XT_IN_P                                                                                                                                                                                                                                           ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                                                                                                       ;                   ;         ;
; LCD_DATA[1]                                                                                                                                                                                                                                       ;                   ;         ;
; LCD_DATA[2]                                                                                                                                                                                                                                       ;                   ;         ;
; LCD_DATA[3]                                                                                                                                                                                                                                       ;                   ;         ;
; LCD_DATA[4]                                                                                                                                                                                                                                       ;                   ;         ;
; LCD_DATA[5]                                                                                                                                                                                                                                       ;                   ;         ;
; LCD_DATA[6]                                                                                                                                                                                                                                       ;                   ;         ;
; LCD_DATA[7]                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO[9]                                                                                                                                                                                                                                           ;                   ;         ;
; GPIO[16]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[17]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[18]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[19]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[20]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[21]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[22]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[23]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[24]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[25]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[26]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[27]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[28]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[29]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[30]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[31]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[32]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[33]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[34]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[35]                                                                                                                                                                                                                                          ;                   ;         ;
; SD_CMD                                                                                                                                                                                                                                            ;                   ;         ;
; SD_DAT[0]                                                                                                                                                                                                                                         ;                   ;         ;
; SD_DAT[1]                                                                                                                                                                                                                                         ;                   ;         ;
; SD_DAT[2]                                                                                                                                                                                                                                         ;                   ;         ;
; SD_DAT[3]                                                                                                                                                                                                                                         ;                   ;         ;
; I2C_SDAT                                                                                                                                                                                                                                          ;                   ;         ;
; FL_DQ[0]                                                                                                                                                                                                                                          ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                                                                                          ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                                                                                          ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                                                                                          ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                                                                                          ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                                                                                          ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                                                                                          ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                                                                                          ;                   ;         ;
; AIC_BCLK                                                                                                                                                                                                                                          ;                   ;         ;
; AIC_LRCIN                                                                                                                                                                                                                                         ;                   ;         ;
; AIC_LRCOUT                                                                                                                                                                                                                                        ;                   ;         ;
; J1_152                                                                                                                                                                                                                                            ;                   ;         ;
; GPIO[0]                                                                                                                                                                                                                                           ;                   ;         ;
; GPIO[1]                                                                                                                                                                                                                                           ;                   ;         ;
; GPIO[2]                                                                                                                                                                                                                                           ;                   ;         ;
; GPIO[3]                                                                                                                                                                                                                                           ;                   ;         ;
; GPIO[4]                                                                                                                                                                                                                                           ;                   ;         ;
; GPIO[5]                                                                                                                                                                                                                                           ;                   ;         ;
; GPIO[6]                                                                                                                                                                                                                                           ;                   ;         ;
; GPIO[7]                                                                                                                                                                                                                                           ;                   ;         ;
; GPIO[8]                                                                                                                                                                                                                                           ;                   ;         ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[0]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[1]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[2]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[3]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[4]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[5]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[6]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[7]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[10]                                                                                                    ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                                             ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                                             ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[8]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|rd_data_out_latch[9]                                                                                                     ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p|counter3a[3]                                                                                                          ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|address_stall_emulator_b[5]                                                                                              ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p|counter3a[2]                                                                                                          ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|address_stall_emulator_b[4]                                                                                              ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|address_stall_emulator_b[0]                                                                                              ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|cntr_pld:cntr_b|counter_reg_bit0                                                                                                                  ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|cntr_pld:cntr_b|counter_reg_bit1                                                                                                                  ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|address_stall_emulator_b[1]                                                                                              ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p|counter3a[0]                                                                                                          ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|address_stall_emulator_b[2]                                                                                              ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p|counter3a[1]                                                                                                          ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|address_stall_emulator_b[3]                                                                                              ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|address_stall_emulator_b[6]                                                                                              ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p|counter3a[5]                                                                                                          ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p|counter3a[4]                                                                                                          ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|rdptr_g[2]                                                                                                                                        ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|rdptr_g[1]                                                                                                                                        ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|rdptr_g[0]                                                                                                                                        ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|rdptr_g[5]                                                                                                                                        ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|rdptr_g[4]                                                                                                                                        ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|rdptr_g[3]                                                                                                                                        ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p|parity1                                                                                                               ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p|sub_parity2a0                                                                                                         ; 0                 ; 0       ;
;      - FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|a_graycounter_nn6:rdptr_g1p|sub_parity2a1                                                                                                         ; 0                 ; 0       ;
; GPIO[10]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[11]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[12]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[13]                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO[14]                                                                                                                                                                                                                                          ;                   ;         ;
;      - markXin_reg~feeder                                                                                                                                                                                                                         ; 1                 ; 6       ;
; GPIO[15]                                                                                                                                                                                                                                          ;                   ;         ;
;      - markYin_reg                                                                                                                                                                                                                                ; 0                 ; 6       ;
; SRAM_DQ[0]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[0]                                                                                                                                                                                     ; 1                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[1]                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[2]                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[3]                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[4]                                                                                                                                                                                     ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[5]                                                                                                                                                                                     ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[6]                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[7]                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[8]                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                                                                                                        ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[9]                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                                                                                                       ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[10]                                                                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                                                                                                       ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[11]                                                                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                                                                                                       ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[12]                                                                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                                                                                                       ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[13]                                                                                                                                                                                    ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                                                                                                       ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[14]                                                                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                                                                                                       ;                   ;         ;
;      - sram_access:sram_abc|sram_access_sram:sram|readdata[15]                                                                                                                                                                                    ; 0                 ; 6       ;
; AD_SCLK                                                                                                                                                                                                                                           ;                   ;         ;
; AD_SDIO                                                                                                                                                                                                                                           ;                   ;         ;
; FPGA_CLK_A_N                                                                                                                                                                                                                                      ;                   ;         ;
; FPGA_CLK_A_P                                                                                                                                                                                                                                      ;                   ;         ;
; FPGA_CLK_B_N                                                                                                                                                                                                                                      ;                   ;         ;
; FPGA_CLK_B_P                                                                                                                                                                                                                                      ;                   ;         ;
; ADA_OR                                                                                                                                                                                                                                            ;                   ;         ;
;      - LEDG[3]~output                                                                                                                                                                                                                             ; 0                 ; 3       ;
; ADB_OR                                                                                                                                                                                                                                            ;                   ;         ;
;      - LEDG[4]~output                                                                                                                                                                                                                             ; 1                 ; 1       ;
; KEY[3]                                                                                                                                                                                                                                            ;                   ;         ;
;      - o_sine_p[0]                                                                                                                                                                                                                                ; 1                 ; 6       ;
;      - o_sine_p[10]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - o_sine_p[11]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - o_sine_p[12]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - o_sine_p[13]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0] ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]  ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]  ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]  ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]  ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]  ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                                  ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]                                  ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]                                  ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]                                  ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[2]                                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[1]                                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[0]                                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_8a7:usedw_counter|counter_reg_bit[2]                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_8a7:usedw_counter|counter_reg_bit[1]                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_8a7:usedw_counter|counter_reg_bit[0]                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_r9b:rd_ptr_msb|counter_reg_bit[1]                                           ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_r9b:rd_ptr_msb|counter_reg_bit[0]                                           ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[42]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[41]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[40]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[39]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[38]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[37]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[36]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[35]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[34]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[33]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[32]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[31]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[30]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[29]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[28]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[27]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[26]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[25]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[24]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[23]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[22]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[21]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[20]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[19]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[18]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[17]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[16]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[15]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[14]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[13]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[12]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[11]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[10]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[9]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[8]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[7]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[6]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[5]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[4]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[3]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[2]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[1]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|y_out[0]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[32]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[31]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[30]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[29]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[28]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[27]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[26]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[25]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[24]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[23]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[22]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[21]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[20]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[19]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[18]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[17]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[16]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[15]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[14]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[13]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[12]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[11]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[10]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[9]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[8]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[7]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[6]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[5]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[4]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[3]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[2]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[1]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|e_out[0]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|full_dff                                                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|state[0]                                                                                                                                                           ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[5][0]                                                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[4][0]                                                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[3][0]                                                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[2][0]                                                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[1][0]                                                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[0][0]                                                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|ena_sample                                                                                                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|sample_state[0]                                                                                                                                                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|full_dff                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|full_dff                                                                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|dffe_nae                                                                                             ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[0]                                                                                                                                                     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]                                                                     ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]                                                                     ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[1]                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[11]                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[12]                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[13]                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[14]                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[15]                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[16]                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[2]                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[3]                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[4]                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[5]                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[6]                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[7]                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[8]                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[9]                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout[10]                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][15]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][14]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][13]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][12]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][11]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][10]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][9]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][8]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][7]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][6]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][5]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][4]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][3]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][2]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][1]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[15][0]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][15]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][14]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][13]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][12]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][11]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][10]~_Duplicate_1                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][9]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][8]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][7]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][6]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][5]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][4]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][3]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][2]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][1]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[14][0]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][15]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][14]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][13]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][12]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][11]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][10]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][9]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][8]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][7]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][6]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][5]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][4]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][3]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][2]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][1]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[13][0]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][15]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][14]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][13]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][12]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][11]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][10]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][9]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][8]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][7]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][6]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][5]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][4]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][3]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][2]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][1]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[12][0]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][15]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][14]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][13]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][12]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][11]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][10]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][9]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][8]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][7]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][6]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][5]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][4]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][3]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][2]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][1]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[11][0]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][15]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][14]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][13]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][12]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][11]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][10]~_Duplicate_1                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][9]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][8]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][7]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][6]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][5]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][4]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][3]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][2]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][1]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[10][0]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][10]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][10]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][10]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][10]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][10]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][10]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][10]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][10]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][10]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][10]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][15]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][15]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][15]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][15]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][15]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][15]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][15]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][15]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][15]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][15]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][11]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][11]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][11]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][11]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][11]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][11]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][11]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][11]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][11]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][11]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][12]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][12]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][12]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][12]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][12]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][12]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][12]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][12]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][12]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][12]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][13]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][13]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][13]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][13]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][13]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][13]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][13]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][13]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][13]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][13]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][14]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][14]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][14]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][14]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][14]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][14]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][14]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][14]~_Duplicate_1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][14]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][14]~_Duplicate_1                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][9]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][8]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][7]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][6]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][5]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][4]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][3]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][2]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][1]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[9][0]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][9]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][9]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][9]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][9]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][9]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][9]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][9]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][9]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][9]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][8]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][7]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][6]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][5]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][4]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][3]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][2]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][1]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[8][0]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[10].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][8]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[6].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[14].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][8]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[2].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][8]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[9].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[13].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][8]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[1].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[11].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][8]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[7].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[15].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][8]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[3].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][8]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[4].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[8].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[12].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][8]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[0].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][7]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][6]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][5]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][4]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][3]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][2]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][1]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[7][0]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][7]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][7]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][7]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][7]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][7]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][7]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][7]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][6]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][5]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][4]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][3]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][2]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][1]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[6][0]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][6]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][6]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][6]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][6]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][6]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][6]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][5]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][4]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][3]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][2]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][1]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[5][0]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][5]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][5]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][5]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][5]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][5]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][4]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][3]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][2]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][1]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[4][0]~_Duplicate_1                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][4]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][4]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][4]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][4]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][3]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][2]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][1]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[3][0]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][3]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][3]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][3]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][2]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][1]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[2][0]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][2]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][2]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][1]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[1][0]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][1]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f[0][0]~_Duplicate_1                                                                                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|source_valid_s~0                                                                                                                          ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[0]                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[1]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[2]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[3]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[4]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[5]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[6]                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[7]                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[8]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[9]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[10]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[11]                                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[12]                                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|d[13]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - a2da_data[0]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - a2db_data[0]                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|usedw_will_be_1~3                                                       ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|empty_dff~1                                                             ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|dout_valid~0                                                                                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]~1     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg~0                                                                                                                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|channel_out_int~0                                                                                                                                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|channel_out_int[1]~1                                                                                                                                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|low_addressa[0]~0                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|rd_ptr_lsb~0                                                            ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|rd_ptr_lsb~1                                                            ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|low_addressa[1]~1                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|low_addressa[2]~2                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|low_addressa[3]~3                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|low_addressa[4]~4                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|channel_out_int~3                                                                                                                                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|channel_out_int~4                                                                                                                                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|channel_out_int~5                                                                                                                                                  ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[4][16]~0                                                   ; 1                 ; 6       ;
;      - a2da_data[1]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - per_a2da_d[0]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - a2db_data[1]                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - per_a2db_d[0]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|empty_dff~2                                                             ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_aa7:usedw_counter|_~0                                              ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][0]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][3]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][6]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][9]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[1][11]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][0]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][3]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][6]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][9]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[0][11]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][0]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][3]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][6]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][9]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[2][11]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][0]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][3]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][6]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][9]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[3][11]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][0]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][3]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][6]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][9]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[4][11]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][0]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][3]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][6]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][9]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[5][11]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][0]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][3]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][6]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][9]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[6][11]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][0]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][3]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][6]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][9]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[7][11]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][0]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][3]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][6]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][9]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[8][11]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][0]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][1]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][2]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][3]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][4]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][5]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][6]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][7]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][8]~_Duplicate_3                                                                                                                                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][9]~_Duplicate_3                                                                                                                                                                                        ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][10]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[9][11]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][0]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][1]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][2]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][3]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][4]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][5]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][6]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][7]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][8]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][9]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][10]~_Duplicate_3                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[10][11]~_Duplicate_3                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][0]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][1]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][2]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][3]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][4]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][5]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][6]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][7]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][8]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][9]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][10]~_Duplicate_3                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[11][11]~_Duplicate_3                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][0]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][1]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][2]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][3]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][4]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][5]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][6]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][7]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][8]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][9]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][10]~_Duplicate_3                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[12][11]~_Duplicate_3                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][0]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][1]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][2]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][3]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][4]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][5]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][6]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][7]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][8]~_Duplicate_3                                                                                                                                                                                       ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][9]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][10]~_Duplicate_3                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[13][11]~_Duplicate_3                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][0]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][1]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][2]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][3]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][4]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][5]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][6]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][7]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][8]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][9]~_Duplicate_3                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][10]~_Duplicate_3                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|x[14][11]~_Duplicate_3                                                                                                                                                                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|ena_diff_s~0                                                                                                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[0]~0                                                                                                                                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[2]~1                                                                                                                                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[1]~2                                                                                                                                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[0]~3                                                                                                                                                   ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|counter_module:int_channel_cnt_inst|count[0]~2                                                                                                                     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|counter_module:int_channel_cnt_inst|count~3                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|counter_module:int_channel_cnt_inst|count~4                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|counter_module:int_channel_cnt_inst|count~5                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~0                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~1                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~2                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~3                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~4                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~5                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~6                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~7                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~8                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~9                                                                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~10                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~11                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~12                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~13                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~14                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~15                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~16                                                                        ; 1                 ; 6       ;
;      - a2da_data[2]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - per_a2da_d[1]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - a2db_data[2]                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - per_a2db_d[1]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - a2da_data[3]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - a2da_data[4]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - a2da_data[5]                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - a2da_data[6]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - a2da_data[7]                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - a2da_data[8]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - a2da_data[9]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - a2da_data[10]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - a2da_data[11]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - a2da_data[12]                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - a2da_data[13]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_8a7:usedw_counter|_~0                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[4]~14                                                            ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[4]~15                                                            ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                               ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                              ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                              ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~1                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[0]~0                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~0                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[1]~1                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[2]~2                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[3]~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|low_addressa[4]~4                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~17                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~18                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~19                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~20                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~21                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~22                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~23                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~24                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~25                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~26                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~27                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~28                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~29                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~30                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~31                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~32                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~33                                                                        ; 1                 ; 6       ;
;      - per_a2da_d[2]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - a2db_data[3]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - per_a2db_d[2]                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - a2db_data[4]                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - a2db_data[5]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - a2db_data[6]                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - a2db_data[7]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - a2db_data[8]                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - a2db_data[9]                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - a2db_data[10]                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - a2db_data[11]                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - per_a2da_d[3]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - per_a2da_d[4]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - per_a2da_d[5]                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - per_a2da_d[6]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - per_a2da_d[7]                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - per_a2da_d[8]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - per_a2da_d[9]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - per_a2da_d[10]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - per_a2da_d[11]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - per_a2da_d[12]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - per_a2da_d[13]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr~0                                                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]~1                                                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr~3                                                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[2]~1                                                                    ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[0]~2                                                                    ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[1]~3                                                                    ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|empty_dff~3                                                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|usedw_will_be_1~3                                                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                               ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                         ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                         ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                               ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                 ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff~2                                ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|usedw_will_be_1~3                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~34                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~35                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~36                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~37                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~38                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~39                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~40                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~41                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~42                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~43                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~44                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~45                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~46                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~47                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~48                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~49                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~50                                                                        ; 1                 ; 6       ;
;      - per_a2db_d[3]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - per_a2db_d[4]                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - per_a2db_d[5]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - per_a2db_d[6]                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - per_a2db_d[7]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - per_a2db_d[8]                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - per_a2db_d[9]                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - per_a2db_d[10]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - per_a2db_d[11]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[0]~1                                                                   ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr~2                                                                      ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr~3                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[10]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_s9b:wr_ptr|_~0                                                              ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|low_addressa[0]~0                                                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb~0                                                                     ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb~1                                                                     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                          ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|low_addressa[1]~1                                                                ; 0                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|low_addressa[2]~2                                                                ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[9]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[8]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[7]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[6]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[5]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[4]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[10]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[9]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[8]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[7]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[6]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[5]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[4]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[10]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[9]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[8]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[7]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[6]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[5]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[4]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[10]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[9]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[8]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[7]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[6]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[5]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[4]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[10]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[9]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[8]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[7]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[6]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[5]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[4]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[10]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[9]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[8]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[7]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[6]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[5]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[4]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[10]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[9]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[8]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[7]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[6]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[5]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[4]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[10]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[9]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[8]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[7]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[6]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[5]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[4]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[10]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[9]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[8]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[7]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[6]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[5]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[4]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[10]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[9]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[8]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[7]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[6]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[5]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[4]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[10]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[9]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[8]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[7]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[6]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[5]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[4]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[10]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[9]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[8]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[7]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[6]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[5]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[4]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[10]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[9]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[8]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[7]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[6]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[5]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[4]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[10]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[9]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[8]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[7]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[6]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[5]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[4]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[10]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[9]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[8]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[7]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[6]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[5]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[4]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[10]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[9]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[8]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[7]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[6]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[5]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[4]                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~51                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~52                                                                        ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[15]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[13]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_6[11]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[15]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[14]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[13]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[12]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_12[11]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[15]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[14]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[13]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[12]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_14[11]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[15]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[13]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_4[11]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[15]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[13]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_3[11]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[15]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[13]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_9[11]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[15]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[14]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[13]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[12]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_11[11]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[15]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[13]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_1[11]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[15]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[13]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_7[11]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[15]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[14]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[13]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[12]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_13[11]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[15]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[14]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[13]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[12]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_15[11]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[15]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[13]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_5[11]                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[15]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[13]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_2[11]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[15]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[13]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_8[11]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[15]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[14]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[13]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[12]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_10[11]                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[15]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[14]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[13]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[12]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|f_0[11]                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~53                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~54                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~55                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~56                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~57                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~58                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~59                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~60                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~61                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~62                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~63                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~64                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~65                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~66                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~67                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~68                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~69                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~70                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~71                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~72                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~73                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~74                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~75                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~76                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~77                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~78                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~79                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~80                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~81                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~82                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~83                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~84                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~85                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~86                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~87                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~88                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~89                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~90                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~91                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~92                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~93                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~94                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~95                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~96                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~97                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~98                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~99                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~100                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~101                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~102                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~103                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~104                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~105                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~106                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~107                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~108                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~109                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~110                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~111                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~112                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~113                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~114                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~115                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~116                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~117                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~118                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~119                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~120                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~121                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~122                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~123                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~124                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~125                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~126                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~127                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~128                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~129                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~130                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~131                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~132                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~133                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~134                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~135                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~136                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~137                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~138                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~139                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~140                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~141                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~142                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~143                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~144                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~145                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~146                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~147                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~148                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~149                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~150                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~151                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~152                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~153                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~154                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~155                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~156                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~157                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~158                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~159                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~160                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~161                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~162                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~163                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~164                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~165                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~166                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~167                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~168                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~169                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~170                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~171                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~172                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~173                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~174                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~175                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~176                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~177                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~178                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~179                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~180                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~181                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~182                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~183                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~184                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~185                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~186                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~187                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~188                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~189                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~190                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~191                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~192                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~193                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~194                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~195                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~196                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~197                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~198                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~199                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~200                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~201                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~202                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~203                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~204                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~205                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~206                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~207                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~208                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~209                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~210                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~211                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~212                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~213                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~214                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~215                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~216                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~217                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~218                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~219                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~220                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~221                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~222                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~223                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~224                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~225                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~226                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~227                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~228                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~229                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~230                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~231                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~232                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~233                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~234                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~235                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~236                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~237                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~238                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~239                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~240                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~241                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~242                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~243                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~244                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~245                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~246                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~247                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~248                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~249                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~250                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~251                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~252                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~253                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~254                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~255                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~256                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~257                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~258                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~259                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~260                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~261                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~262                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~263                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~264                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~265                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~266                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~267                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~268                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~269                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~270                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|fifo_data~271                                                                       ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|counter_module:int_channel_cnt_inst|count~6                                                                                                                        ; 1                 ; 6       ;
;      - CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|empty_dff~4                                                                      ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1                                                                                                                                                            ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
;      - adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1                                                                                                                                                           ; 0                 ; 6       ;
; KEY[0]                                                                                                                                                                                                                                            ;                   ;         ;
;      - PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll_lock_sync                                                                                                                                          ; 0                 ; 6       ;
;      - PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1                                                                                                                                                   ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                                                          ;                   ;         ;
; ADA_D[0]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[0]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADA_DCO                                                                                                                                                                                                                                           ;                   ;         ;
; ADB_D[0]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[0]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADB_DCO                                                                                                                                                                                                                                           ;                   ;         ;
; ADA_D[1]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[1]                                                                                                                                                                                                                              ; 0                 ; 6       ;
; ADB_D[1]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[1]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                                                                                            ;                   ;         ;
;      - FIFO_random_seq~0                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~1                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~2                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~3                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~4                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~5                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~6                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~7                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~8                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~9                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - FIFO_random_seq~10                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - FIFO_random_seq~11                                                                                                                                                                                                                         ; 0                 ; 6       ;
; ADA_D[2]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[2]~feeder                                                                                                                                                                                                                       ; 1                 ; 6       ;
; ADB_D[2]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[2]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADA_D[3]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[3]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADA_D[4]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[4]~feeder                                                                                                                                                                                                                       ; 1                 ; 6       ;
; ADA_D[5]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[5]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADA_D[6]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[6]                                                                                                                                                                                                                              ; 1                 ; 6       ;
; ADA_D[7]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[7]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADA_D[8]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[8]~feeder                                                                                                                                                                                                                       ; 1                 ; 6       ;
; ADA_D[9]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2da_d[9]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADA_D[10]                                                                                                                                                                                                                                         ;                   ;         ;
;      - per_a2da_d[10]~feeder                                                                                                                                                                                                                      ; 1                 ; 6       ;
; ADA_D[11]                                                                                                                                                                                                                                         ;                   ;         ;
;      - per_a2da_d[11]~feeder                                                                                                                                                                                                                      ; 0                 ; 6       ;
; ADA_D[12]                                                                                                                                                                                                                                         ;                   ;         ;
;      - per_a2da_d[12]~feeder                                                                                                                                                                                                                      ; 0                 ; 6       ;
; ADA_D[13]                                                                                                                                                                                                                                         ;                   ;         ;
;      - per_a2da_d[13]~feeder                                                                                                                                                                                                                      ; 0                 ; 6       ;
; ADB_D[3]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[3]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADB_D[4]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[4]~feeder                                                                                                                                                                                                                       ; 1                 ; 6       ;
; ADB_D[5]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[5]                                                                                                                                                                                                                              ; 1                 ; 6       ;
; ADB_D[6]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[6]~feeder                                                                                                                                                                                                                       ; 1                 ; 6       ;
; ADB_D[7]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[7]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADB_D[8]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[8]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADB_D[9]                                                                                                                                                                                                                                          ;                   ;         ;
;      - per_a2db_d[9]~feeder                                                                                                                                                                                                                       ; 0                 ; 6       ;
; ADB_D[10]                                                                                                                                                                                                                                         ;                   ;         ;
;      - per_a2db_d[10]~feeder                                                                                                                                                                                                                      ; 1                 ; 6       ;
; ADB_D[11]                                                                                                                                                                                                                                         ;                   ;         ;
;      - per_a2db_d[11]~feeder                                                                                                                                                                                                                      ; 1                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; ADA_DCO                                                                                                                                                                                                                                                                                                                                                       ; PIN_Y27            ; 14      ; Clock                                               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ADB_DCO                                                                                                                                                                                                                                                                                                                                                       ; PIN_Y28            ; 12      ; Clock                                               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X54_Y30_N16 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X53_Y30_N12 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X54_Y30_N6  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X55_Y30_N22 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X55_Y30_N20 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                  ; LCCOMB_X54_Y30_N2  ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                   ; LCCOMB_X67_Y29_N30 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                      ; LCCOMB_X67_Y29_N20 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                          ; LCCOMB_X67_Y29_N0  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                 ; LCCOMB_X67_Y29_N18 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                 ; LCCOMB_X67_Y29_N6  ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                 ; LCCOMB_X67_Y29_N2  ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                   ; LCCOMB_X58_Y33_N16 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                      ; LCCOMB_X54_Y35_N28 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                          ; LCCOMB_X50_Y35_N16 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                 ; LCCOMB_X60_Y33_N14 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                 ; LCCOMB_X60_Y33_N28 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                 ; LCCOMB_X58_Y33_N30 ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                   ; LCCOMB_X63_Y29_N16 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                      ; LCCOMB_X62_Y26_N10 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                          ; LCCOMB_X63_Y29_N18 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                 ; LCCOMB_X62_Y29_N30 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                 ; LCCOMB_X62_Y29_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                 ; LCCOMB_X63_Y29_N8  ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                   ; LCCOMB_X63_Y29_N6  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                      ; LCCOMB_X53_Y28_N24 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                          ; LCCOMB_X52_Y29_N2  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                 ; LCCOMB_X59_Y29_N6  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                 ; LCCOMB_X59_Y29_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                 ; LCCOMB_X52_Y29_N8  ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                   ; LCCOMB_X57_Y33_N30 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                      ; LCCOMB_X52_Y33_N4  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                          ; LCCOMB_X50_Y33_N26 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                 ; LCCOMB_X54_Y33_N0  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                 ; LCCOMB_X57_Y33_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                 ; LCCOMB_X50_Y33_N0  ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                   ; LCCOMB_X54_Y34_N4  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                      ; LCCOMB_X50_Y34_N20 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                          ; LCCOMB_X54_Y34_N10 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                 ; LCCOMB_X58_Y34_N30 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                 ; LCCOMB_X58_Y34_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                 ; LCCOMB_X54_Y34_N0  ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X65_Y30_N4  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X67_Y30_N20 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X65_Y30_N10 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X66_Y30_N30 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X66_Y30_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~3                                                                                                                                                  ; LCCOMB_X65_Y30_N16 ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X63_Y32_N12 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X68_Y32_N28 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X63_Y32_N10 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X62_Y32_N30 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X62_Y32_N26 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                  ; LCCOMB_X63_Y32_N0  ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X62_Y40_N4  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X65_Y40_N20 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X62_Y40_N2  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X62_Y35_N14 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X62_Y35_N20 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                  ; LCCOMB_X62_Y40_N24 ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X63_Y28_N30 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X62_Y27_N20 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X63_Y27_N10 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X60_Y30_N6  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X60_Y30_N20 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                  ; LCCOMB_X63_Y28_N16 ; 8       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X63_Y29_N28 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X66_Y28_N20 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X63_Y28_N20 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X68_Y30_N14 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X68_Y30_N18 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                  ; LCCOMB_X63_Y29_N22 ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X66_Y33_N26 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X68_Y33_N14 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X66_Y33_N0  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X68_Y33_N20 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X68_Y33_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                  ; LCCOMB_X66_Y33_N16 ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X52_Y32_N4  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X50_Y32_N4  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X52_Y32_N26 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X53_Y32_N20 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X53_Y32_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                  ; LCCOMB_X52_Y32_N16 ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X62_Y31_N30 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X68_Y31_N28 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X62_Y31_N12 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X62_Y30_N30 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X62_Y30_N20 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                  ; LCCOMB_X62_Y31_N0  ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                    ; LCCOMB_X55_Y32_N2  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                       ; LCCOMB_X52_Y36_N4  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                           ; LCCOMB_X55_Y32_N16 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb~1                                                                                                                                                  ; LCCOMB_X61_Y32_N22 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_rreq~0                                                                                                                                                  ; LCCOMB_X61_Y32_N26 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|valid_wreq~0                                                                                                                                                  ; LCCOMB_X55_Y32_N22 ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_differentiator:stage_diff[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[4][16]~0                                                                                                                                                                      ; LCCOMB_X54_Y24_N2  ; 288     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[4]~14                                                                                                                                                                               ; LCCOMB_X59_Y33_N30 ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[4]~15                                                                                                                                                                               ; LCCOMB_X58_Y33_N6  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_integrator:integrator[5].integrator_inner[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]~1                                                                                                                        ; LCCOMB_X62_Y28_N24 ; 354     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|channel_out_int[1]~1                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y24_N4  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|counter_module:int_channel_cnt_inst|count[0]~2                                                                                                                                                                                                                                        ; LCCOMB_X60_Y30_N22 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|ena_sample                                                                                                                                                                                                                                                                            ; FF_X58_Y33_N25     ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]~1                                                                                                                                                                                      ; LCCOMB_X69_Y34_N2  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[0]~1                                                                                                                                                                                      ; LCCOMB_X69_Y34_N20 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                              ; FF_X69_Y34_N19     ; 75      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                                          ; LCCOMB_X67_Y36_N16 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                                             ; LCCOMB_X68_Y36_N30 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                                                 ; LCCOMB_X67_Y36_N12 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|full_dff                                                                                                                                                                                            ; FF_X68_Y36_N27     ; 15      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                        ; LCCOMB_X68_Y36_N12 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|valid_rreq~3                                                                                                                                                                                        ; LCCOMB_X68_Y36_N2  ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                                 ; LCCOMB_X54_Y23_N30 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                                    ; LCCOMB_X52_Y19_N20 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                                        ; LCCOMB_X52_Y19_N26 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|empty_dff                                                                                                                                                                                  ; FF_X54_Y23_N27     ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                               ; LCCOMB_X53_Y19_N16 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|valid_wreq~0                                                                                                                                                                               ; LCCOMB_X54_Y23_N20 ; 12      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|source_valid_s                                                                                                                                                                                                                                               ; FF_X56_Y16_N17     ; 1568    ; Clock                                               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                      ; PIN_Y2             ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                      ; PIN_Y2             ; 666     ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|_~2                                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y1_N18  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode335w[3]                                                                                                                                                                                                   ; LCCOMB_X61_Y2_N30  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode352w[3]                                                                                                                                                                                                   ; LCCOMB_X61_Y2_N0   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode362w[3]                                                                                                                                                                                                   ; LCCOMB_X61_Y2_N12  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode372w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y4_N8   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode382w[3]                                                                                                                                                                                                   ; LCCOMB_X61_Y2_N20  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode392w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y4_N6   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode402w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y4_N4   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode412w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y4_N2   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode433w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y2_N28  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode444w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y2_N22  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode454w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y2_N8   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode464w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y2_N12  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode474w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y2_N24  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode484w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y2_N0   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode494w[3]                                                                                                                                                                                                   ; LCCOMB_X61_Y2_N2   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode504w[3]                                                                                                                                                                                                   ; LCCOMB_X60_Y2_N14  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode524w[3]                                                                                                                                                                                                   ; LCCOMB_X61_Y2_N8   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode535w[3]                                                                                                                                                                                                   ; LCCOMB_X62_Y5_N22  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode545w[3]                                                                                                                                                                                                   ; LCCOMB_X61_Y2_N22  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode555w[3]                                                                                                                                                                                                   ; LCCOMB_X62_Y5_N4   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode565w[3]                                                                                                                                                                                                   ; LCCOMB_X62_Y5_N28  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode575w[3]                                                                                                                                                                                                   ; LCCOMB_X62_Y5_N14  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode585w[3]                                                                                                                                                                                                   ; LCCOMB_X62_Y5_N2   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode595w[3]                                                                                                                                                                                                   ; LCCOMB_X62_Y5_N0   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode615w[3]                                                                                                                                                                                                   ; LCCOMB_X65_Y8_N4   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode626w[3]                                                                                                                                                                                                   ; LCCOMB_X65_Y8_N14  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode636w[3]                                                                                                                                                                                                   ; LCCOMB_X65_Y8_N26  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode646w[3]                                                                                                                                                                                                   ; LCCOMB_X61_Y2_N14  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode656w[3]                                                                                                                                                                                                   ; LCCOMB_X65_Y8_N0   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode666w[3]                                                                                                                                                                                                   ; LCCOMB_X61_Y2_N4   ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode676w[3]                                                                                                                                                                                                   ; LCCOMB_X65_Y8_N30  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|decode_1a7:address_decoder|w_anode686w[3]                                                                                                                                                                                                   ; LCCOMB_X65_Y8_N28  ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|int_rdempty                                                                                                                                                                                                                                                          ; LCCOMB_X59_Y1_N24  ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|int_wrfull                                                                                                                                                                                                                                                           ; LCCOMB_X59_Y2_N14  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; GPIO[8]                                                                                                                                                                                                                                                                                                                                                       ; PIN_AD15           ; 37      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                        ; PIN_M23            ; 2       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                                        ; PIN_R24            ; 2003    ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                          ; PLL_1              ; 3641    ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                          ; PLL_1              ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                                                                                                                                                    ; LCCOMB_X77_Y41_N20 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                                                                                                                                                                                       ; LCCOMB_X77_Y39_N18 ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~1                                                                                                                                                                                                             ; LCCOMB_X73_Y45_N24 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~5                                                                                                                                                                   ; LCCOMB_X77_Y39_N2  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~18                                                                                                                                                             ; LCCOMB_X77_Y39_N28 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~19                                                                                                                                                             ; LCCOMB_X79_Y39_N2  ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                                                                                                                                                  ; LCCOMB_X75_Y36_N4  ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                                                                                                                                                                                     ; LCCOMB_X75_Y36_N26 ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]~1                                                                                                                                                                                                           ; LCCOMB_X38_Y40_N28 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~9                                                                                                                                                                 ; LCCOMB_X73_Y35_N22 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~16                                                                                                                                                           ; LCCOMB_X73_Y35_N20 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~19                                                                                                                                                           ; LCCOMB_X73_Y35_N4  ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[1]~14                                                                                                                                                                    ; LCCOMB_X81_Y39_N18 ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[2]~3                                                                                                                             ; LCCOMB_X81_Y39_N2  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]~2                                                                                                                        ; LCCOMB_X81_Y39_N16 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[1]~17                                                                                                                                                                    ; LCCOMB_X77_Y40_N22 ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[1]~3                                                                                                                             ; LCCOMB_X77_Y40_N6  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~2                                                                                                                        ; LCCOMB_X77_Y40_N18 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y37_N0     ; 1228    ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y37_N0     ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[1]~17                                                                                                                                             ; LCCOMB_X85_Y36_N14 ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[1]~4                                                                                                   ; LCCOMB_X84_Y36_N14 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[0]~3                                                                                              ; LCCOMB_X84_Y36_N2  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                           ; LCCOMB_X70_Y16_N28 ; 17      ; Clock                                               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                           ; FF_X108_Y34_N1     ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                           ; FF_X109_Y35_N19    ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                           ; FF_X109_Y35_N17    ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                           ; FF_X110_Y35_N19    ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                           ; FF_X110_Y35_N25    ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                           ; FF_X111_Y35_N25    ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                           ; FF_X112_Y35_N17    ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                           ; FF_X114_Y37_N9     ; 20      ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                        ; FF_X70_Y16_N23     ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                              ; LCCOMB_X108_Y34_N0 ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X80_Y40_N12 ; 9       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X80_Y40_N26 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                         ; FF_X80_Y44_N27     ; 2       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                        ; FF_X80_Y40_N25     ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y40_N6  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                            ; LCCOMB_X80_Y40_N16 ; 13      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X80_Y44_N26 ; 4       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X80_Y40_N10 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                      ; FF_X81_Y36_N19     ; 154     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                           ; LCCOMB_X83_Y38_N20 ; 4       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                             ; LCCOMB_X83_Y38_N26 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux~0                                ; LCCOMB_X81_Y38_N22 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1              ; LCCOMB_X81_Y38_N28 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][0]~64                            ; LCCOMB_X80_Y34_N18 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][4]                               ; FF_X76_Y34_N1      ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][7]                               ; FF_X76_Y33_N27     ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~4                              ; LCCOMB_X80_Y34_N4  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                              ; LCCOMB_X80_Y34_N30 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~14                             ; LCCOMB_X80_Y34_N24 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]                                ; FF_X76_Y36_N9      ; 5       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~19                             ; LCCOMB_X80_Y34_N2  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][3]                                ; FF_X76_Y36_N15     ; 15      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]                                ; FF_X77_Y36_N1      ; 5       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~28                             ; LCCOMB_X77_Y34_N0  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][3]                                ; FF_X77_Y36_N31     ; 15      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]~37                             ; LCCOMB_X77_Y34_N12 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][0]                                ; FF_X76_Y35_N17     ; 9       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][0]~41                             ; LCCOMB_X80_Y34_N20 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][3]                                ; FF_X76_Y35_N7      ; 10      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[8][0]~50                             ; LCCOMB_X80_Y34_N6  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][0]~53                             ; LCCOMB_X77_Y34_N18 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][4]                                ; FF_X79_Y31_N9      ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][7]                                ; FF_X77_Y30_N9      ; 28      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[12]~32                              ; LCCOMB_X80_Y36_N12 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~31                               ; LCCOMB_X80_Y35_N14 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15                ; LCCOMB_X84_Y38_N28 ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16                ; LCCOMB_X81_Y38_N30 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                   ; LCCOMB_X80_Y36_N26 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[10][0]~63                     ; LCCOMB_X77_Y34_N30 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                       ; LCCOMB_X80_Y34_N22 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~8                       ; LCCOMB_X77_Y34_N22 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~13                      ; LCCOMB_X80_Y34_N0  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~18                      ; LCCOMB_X80_Y34_N10 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~27                      ; LCCOMB_X77_Y34_N16 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[6][0]~36                      ; LCCOMB_X77_Y34_N2  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[7][0]~40                      ; LCCOMB_X80_Y34_N28 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[8][0]~49                      ; LCCOMB_X80_Y34_N14 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[9][0]~52                      ; LCCOMB_X77_Y34_N28 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~27        ; LCCOMB_X84_Y37_N26 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~29   ; LCCOMB_X86_Y37_N18 ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~30   ; LCCOMB_X84_Y37_N28 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]           ; FF_X80_Y36_N29     ; 15      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; LCCOMB_X82_Y36_N8  ; 42      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]          ; FF_X81_Y36_N15     ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]           ; FF_X80_Y36_N15     ; 129     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]           ; FF_X81_Y36_N3      ; 125     ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                    ; LCCOMB_X81_Y36_N24 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                          ; FF_X82_Y36_N25     ; 133     ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                        ; LCCOMB_X81_Y38_N2  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                      ; LCCOMB_X79_Y27_N12 ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                      ; LCCOMB_X79_Y27_N18 ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                    ; FF_X79_Y27_N31     ; 6       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; LCCOMB_X79_Y26_N14 ; 27      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; LCCOMB_X80_Y28_N14 ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LCCOMB_X80_Y28_N16 ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X77_Y29_N9      ; 202     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]~1                                                                                                                                                                                              ; LCCOMB_X81_Y28_N10 ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                 ; LCCOMB_X79_Y26_N12 ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; LCCOMB_X79_Y26_N30 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                      ; LCCOMB_X82_Y26_N4  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; LCCOMB_X77_Y27_N20 ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_cgi:auto_generated|counter_reg_bit[4]~0                                                        ; LCCOMB_X77_Y27_N2  ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated|counter_reg_bit[4]~0                                                                       ; LCCOMB_X82_Y26_N24 ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                          ; LCCOMB_X80_Y27_N14 ; 1       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; LCCOMB_X77_Y27_N0  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                             ; LCCOMB_X80_Y30_N8  ; 4       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                             ; LCCOMB_X80_Y30_N18 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                        ; LCCOMB_X80_Y30_N20 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                          ; LCCOMB_X79_Y28_N2  ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[15]~34                                                                                                                                                                                                                         ; LCCOMB_X80_Y28_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                     ; LCCOMB_X80_Y28_N18 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; LCCOMB_X80_Y28_N22 ; 87      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                                     ; LCCOMB_X56_Y38_N16 ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                                     ; LCCOMB_X56_Y38_N18 ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                   ; FF_X56_Y38_N31     ; 5       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y38_N16 ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y35_N22 ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y35_N24 ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                     ; FF_X58_Y36_N17     ; 255     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]~1                                                                                                                                                                                                             ; LCCOMB_X75_Y38_N20 ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                                ; LCCOMB_X57_Y38_N28 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                 ; LCCOMB_X57_Y38_N30 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                     ; LCCOMB_X58_Y39_N20 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                           ; LCCOMB_X58_Y36_N22 ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ggi:auto_generated|counter_reg_bit[5]~0                                                                       ; LCCOMB_X58_Y36_N28 ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated|counter_reg_bit[3]~0                                                                                      ; LCCOMB_X58_Y39_N2  ; 4       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                                         ; LCCOMB_X58_Y37_N2  ; 1       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                 ; LCCOMB_X58_Y36_N18 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                                            ; LCCOMB_X75_Y41_N20 ; 4       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                                            ; LCCOMB_X75_Y41_N4  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                                       ; LCCOMB_X75_Y41_N16 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                         ; LCCOMB_X68_Y35_N26 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]~35                                                                                                                                                                                                                                        ; LCCOMB_X75_Y38_N2  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                                    ; LCCOMB_X75_Y35_N20 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                             ; LCCOMB_X75_Y35_N16 ; 144     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                            ; FF_X36_Y36_N13     ; 39      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; FF_X40_Y24_N21     ; 147     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sram_access:sram_abc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; FF_X40_Y24_N21     ; 140     ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X73_Y29_N30 ; 9       ; Async. clear                                        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1]                                                                                                                                                                                                             ; PLL_3              ; 125     ; Clock                                               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[11]~10                                                                                                                                                                                                                       ; LCCOMB_X46_Y28_N28 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[23]~11                                                                                                                                                                                                                       ; LCCOMB_X46_Y28_N2  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[7]~9                                                                                                                                                                                                                         ; LCCOMB_X46_Y28_N0  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                                            ; LCCOMB_X49_Y28_N20 ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[0]~24                                                                                                                                                                                                                        ; LCCOMB_X48_Y31_N22 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[8]~18                                                                                                                                                                                                                        ; LCCOMB_X48_Y31_N12 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]~2                                                                                                                                                                                                                    ; LCCOMB_X46_Y27_N24 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|enable~0                                                                                                                                                                                                                             ; LCCOMB_X50_Y31_N8  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[6]~11                                                                                                                                                                                                                       ; LCCOMB_X46_Y27_N16 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~2                                                                                                                                                                                                                           ; LCCOMB_X47_Y28_N18 ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                                                 ; FF_X47_Y28_N5      ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                                     ; FF_X48_Y28_N27     ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[2]~1                                                                                                                                                                                                            ; LCCOMB_X47_Y29_N14 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[0]~2                                                                                                                                                                                                                       ; LCCOMB_X49_Y27_N24 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[16]~4                                                                                                                                                                                                                      ; LCCOMB_X49_Y28_N2  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[24]~1                                                                                                                                                                                                                      ; LCCOMB_X47_Y29_N24 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[8]~3                                                                                                                                                                                                                       ; LCCOMB_X46_Y31_N6  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y31_N2  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                                                     ; LCCOMB_X49_Y31_N26 ; 8       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~0                                                                                                                                                                                                                                               ; LCCOMB_X49_Y29_N26 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                                     ; FF_X56_Y27_N29     ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0~2                                                                                   ; LCCOMB_X56_Y27_N0  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                                                                          ; LCCOMB_X53_Y27_N12 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                                                           ; LCCOMB_X57_Y31_N8  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                                    ; LCCOMB_X70_Y30_N18 ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~2                                                                                                                                    ; LCCOMB_X74_Y30_N8  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                                                         ; LCCOMB_X57_Y31_N2  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                                                                             ; FF_X76_Y30_N27     ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[0]~13                                                                                                                     ; LCCOMB_X75_Y29_N20 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter~12                                                                                                                        ; LCCOMB_X75_Y29_N18 ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                                                                          ; FF_X74_Y30_N19     ; 8       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~1                                                                                                                              ; LCCOMB_X70_Y30_N2  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                                                                                              ; LCCOMB_X72_Y28_N0  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~40                                                                                                                            ; LCCOMB_X70_Y30_N24 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                                                                                ; LCCOMB_X70_Y30_N22 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~11                                                                                                                                ; LCCOMB_X70_Y30_N26 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                                                                                              ; LCCOMB_X74_Y28_N4  ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~5                                                                                                                   ; LCCOMB_X74_Y28_N2  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                                                                                  ; LCCOMB_X70_Y27_N0  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                                                                                  ; LCCOMB_X72_Y29_N16 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                                                                                                  ; LCCOMB_X74_Y30_N20 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                                                                      ; LCCOMB_X69_Y29_N4  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                                                                                   ; LCCOMB_X70_Y27_N26 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~1                                                                                                                        ; LCCOMB_X74_Y28_N14 ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state~10                                                                                                                                ; LCCOMB_X69_Y28_N26 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~11                                                                                                               ; LCCOMB_X73_Y27_N30 ; 19      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~2                                                                                                    ; LCCOMB_X74_Y30_N26 ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                                                                                  ; LCCOMB_X72_Y28_N26 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~1                                                                                                                       ; LCCOMB_X72_Y28_N22 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~19                                                                                                                               ; LCCOMB_X75_Y29_N0  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                                      ; FF_X56_Y27_N15     ; 41      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_sdr~0                                                                                                                                     ; LCCOMB_X68_Y27_N0  ; 52      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b|in_ready~1                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y27_N30 ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                            ; FF_X100_Y32_N1     ; 223     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                  ; LCCOMB_X42_Y25_N28 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|always1~1                                                                                                                                                                                                                  ; LCCOMB_X42_Y25_N10 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|mem_used[0]~1                                                                                                                                                                                                              ; LCCOMB_X41_Y25_N14 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                    ; LCCOMB_X42_Y25_N2  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|always1~0                                                                                                                                                                                                                    ; LCCOMB_X42_Y28_N12 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|mem[0][60]                                                                                                                                                                                                                   ; FF_X42_Y29_N9      ; 6       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|mem_used[0]~3                                                                                                                                                                                                                ; LCCOMB_X42_Y28_N14 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent|comb~0                                                                                                                                                                                                                            ; LCCOMB_X42_Y25_N12 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:jtag_master_master_cmd_width_adapter|address_reg~1                                                                                                                                                                                                           ; LCCOMB_X43_Y28_N0  ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:jtag_master_master_cmd_width_adapter|use_reg                                                                                                                                                                                                                 ; FF_X43_Y28_N11     ; 63      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                         ; LCCOMB_X43_Y30_N26 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~3                                                                                                                                                                                                                             ; LCCOMB_X43_Y30_N24 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_rsp_demux:rsp_demux|src2_valid~0                                                                                                                                                                                                                           ; LCCOMB_X42_Y26_N16 ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_sram:sram|is_write                                                                                                                                                                                                                                                                                                           ; FF_X35_Y25_N27     ; 16      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|Add0~11                                                                                                                                                                                            ; LCCOMB_X38_Y26_N14 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|height[2]~25                                                                                                                                                                                       ; LCCOMB_X38_Y28_N6  ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|height[2]~26                                                                                                                                                                                       ; LCCOMB_X38_Y26_N16 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|stream_out_data[6]~1                                                                                                                                                                                                                                     ; LCCOMB_X38_Y26_N0  ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|Add0~13                                                                                                                                                                                         ; LCCOMB_X38_Y29_N2  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|height[6]~10                                                                                                                                                                                    ; LCCOMB_X40_Y28_N22 ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|height[6]~11                                                                                                                                                                                    ; LCCOMB_X39_Y28_N10 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|stream_out_data[4]~1                                                                                                                                                                                                                                   ; LCCOMB_X38_Y26_N26 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|comb~0                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y30_N4  ; 14      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|comb~1                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y32_N4  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                              ; LCCOMB_X79_Y35_N0  ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                 ; LCCOMB_X77_Y35_N10 ; 5       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                 ; LCCOMB_X79_Y35_N14 ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~8                                                                                                                                       ; LCCOMB_X79_Y35_N2  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]~1                                                                                                                                       ; LCCOMB_X79_Y35_N30 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~4                                                                                             ; LCCOMB_X80_Y37_N14 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~10                                                                                       ; LCCOMB_X80_Y37_N26 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~9                                                                                        ; LCCOMB_X81_Y37_N28 ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|fifo_write                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y25_N18 ; 15      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|pending_reads[0]~11                                                                                                                                                                                                                                                            ; LCCOMB_X40_Y25_N26 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|pixel_address[6]~20                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y31_N22 ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|pixel_address[6]~21                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y28_N8  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                                                                                                                        ; LCCOMB_X40_Y25_N14 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_ca7:usedw_counter|_~0                                                                                                                                                                                 ; LCCOMB_X38_Y24_N16 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_v9b:rd_ptr_msb|_~0                                                                                                                                                                                    ; LCCOMB_X39_Y25_N22 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                               ; LCCOMB_X39_Y26_N12 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_rgb_resampler:video_rgb_resampler|stream_out_valid~3                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y26_N18 ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[2]~12                                                                                                                                                                                                                    ; LCCOMB_X36_Y36_N6  ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sram_access:sram_abc|sram_access_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[8]~20                                                                                                                                                                                                                   ; LCCOMB_X36_Y34_N12 ; 20      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sram_address[21]                                                                                                                                                                                                                                                                                                                                              ; FF_X45_Y31_N29     ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ADA_DCO                                                                                                                                                                                                                                                                                                                  ; PIN_Y27            ; 14      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; ADB_DCO                                                                                                                                                                                                                                                                                                                  ; PIN_Y28            ; 12      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|source_valid_s                                                                                                                                                                                                          ; FF_X56_Y16_N17     ; 1568    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                 ; PIN_Y2             ; 666     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                     ; PLL_1              ; 3641    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y37_N0     ; 1228    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                      ; LCCOMB_X70_Y16_N28 ; 17      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                      ; FF_X114_Y37_N9     ; 20      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg ; FF_X81_Y36_N19     ; 154     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                 ; FF_X77_Y29_N9      ; 202     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                ; FF_X58_Y36_N17     ; 255     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; sram_access:sram_abc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                           ; FF_X40_Y24_N21     ; 147     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; sram_access:sram_abc|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                               ; LCCOMB_X73_Y29_N30 ; 9       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1]                                                                                                                                                                        ; PLL_3              ; 125     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                       ; FF_X100_Y32_N1     ; 223     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[3]~input                                                                                                                          ; 2003    ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|address_b_wire[0]~2 ; 691     ;
; FIFO:fifo_1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0gj1:auto_generated|altsyncram_c761:fifo_ram|address_b_wire[1]~3 ; 541     ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF               ; Location                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[0].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X51_Y30_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[10].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X64_Y29_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[11].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X51_Y35_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[12].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X64_Y26_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[13].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X51_Y28_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[14].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X51_Y33_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[15].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X51_Y34_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[1].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X64_Y30_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X64_Y32_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[3].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X64_Y40_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[4].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X64_Y27_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[5].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X64_Y28_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[6].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X64_Y33_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[7].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X51_Y32_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X64_Y31_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[9].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 22           ; 32           ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 704   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1    ; None              ; M9K_X51_Y36_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|altsyncram_1bh1:FIFOram|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 258          ; 8            ; 258          ; yes                    ; no                      ; yes                    ; yes                     ; 2064  ; 8                           ; 192                         ; 8                           ; 192                         ; 1536                ; 6    ; None              ; M9K_X64_Y39_N0, M9K_X64_Y37_N0, M9K_X64_Y34_N0, M9K_X64_Y38_N0, M9K_X64_Y36_N0, M9K_X64_Y35_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|altsyncram_5ah1:FIFOram|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 20           ; 32           ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 640   ; 32                          ; 20                          ; 32                          ; 20                          ; 640                 ; 1    ; None              ; M9K_X51_Y23_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|altsyncram_nrc2:altsyncram1|ALTSYNCRAM                                                                                            ; AUTO ; True Dual Port   ; Dual Clocks  ; 1            ; 8            ; 1            ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 8     ; 1                           ; 8                           ; 1                           ; 8                           ; 8                   ; 1    ; buffer_tap.hex    ; M9K_X64_Y47_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|altsyncram_36d2:altsyncram1|ALTSYNCRAM                                                                                          ; AUTO ; True Dual Port   ; Dual Clocks  ; 1            ; 8            ; 1            ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 8     ; 1                           ; 8                           ; 1                           ; 8                           ; 8                   ; 1    ; delta_control.hex ; M9K_X37_Y40_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q024:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 21           ; 1024         ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 21504 ; 1024                        ; 21                          ; 1024                        ; 21                          ; 21504               ; 3    ; None              ; M9K_X78_Y23_N0, M9K_X78_Y22_N0, M9K_X78_Y24_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_au14:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 41           ; 128          ; 41           ; yes                    ; no                      ; yes                    ; no                      ; 5248  ; 128                         ; 41                          ; 128                         ; 41                          ; 5248                ; 2    ; None              ; M9K_X51_Y37_N0, M9K_X51_Y38_N0                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None              ; M9K_X51_Y31_N0                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sram_access:sram_abc|sram_access_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_j421:fifo_ram|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 25                          ; 128                         ; 25                          ; 3200                ; 1    ; None              ; M9K_X37_Y32_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|altsyncram_q2d2:altsyncram1|ALTSYNCRAM                      ; AUTO ; True Dual Port   ; Dual Clocks  ; 32           ; 4            ; 32           ; 4            ; yes                    ; yes                     ; yes                    ; no                      ; 128   ; 32                          ; 4                           ; 32                          ; 4                           ; 128                 ; 1    ; sram_offset.hex   ; M9K_X78_Y35_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|altsyncram_ftb1:FIFOram|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304  ; 128                         ; 18                          ; 128                         ; 18                          ; 2304                ; 1    ; None              ; M9K_X37_Y25_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |a2dv2|ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|altsyncram_36d2:altsyncram1|ALTSYNCRAM                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000100) (4) (4) (04)    ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |a2dv2|ROM_buffer_tap:buffer_control_inst|altsyncram:altsyncram_component|altsyncram_1ib1:auto_generated|altsyncram_nrc2:altsyncram1|ALTSYNCRAM                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00001101) (15) (13) (0D)    ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |a2dv2|sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|SRAM_offset:SRAm_INST_ABC|altsyncram:altsyncram_component|altsyncram_7ob1:auto_generated|altsyncram_q2d2:altsyncram1|ALTSYNCRAM                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;8;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;16;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;24;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 48          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 48          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 96          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 32          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 16          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult1|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y44_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult3|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y49_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult4|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X44_Y49_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult5|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X44_Y44_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult6|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X44_Y47_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult7|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y48_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult8|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y47_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult9|mult_46t:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y39_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult10|mult_46t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y41_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult11|mult_46t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult12|mult_46t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y37_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult13|mult_46t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y40_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult14|mult_46t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y46_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult15|mult_46t:auto_generated|mac_mult1 ;                            ; DSPMULT_X22_Y44_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y35_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult17|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y34_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y33_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult16|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X71_Y31_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y43_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult18|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X71_Y42_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y53_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y53_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y54_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult19|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y54_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X22_Y46_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult20|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X22_Y47_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y43_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult21|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y42_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y46_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult22|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y45_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y52_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y52_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y53_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult23|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X71_Y53_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y45_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult24|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X93_Y45_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y39_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult25|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y38_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y41_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult26|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y40_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y32_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult27|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X93_Y32_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y38_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult28|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X93_Y38_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y37_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult29|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X22_Y37_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y52_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y52_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult30|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y50_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|w287w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult1 ;                            ; DSPMULT_X22_Y51_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    adaptive_fir:adaptive_fir_inst|lpm_mult:Mult31|mult_26t:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y51_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 14,382 / 342,891 ( 4 % )  ;
; C16 interconnects     ; 465 / 10,120 ( 5 % )      ;
; C4 interconnects      ; 8,356 / 209,544 ( 4 % )   ;
; Direct links          ; 2,253 / 342,891 ( < 1 % ) ;
; Global clocks         ; 15 / 20 ( 75 % )          ;
; Local interconnects   ; 6,473 / 119,088 ( 5 % )   ;
; R24 interconnects     ; 754 / 9,963 ( 8 % )       ;
; R4 interconnects      ; 12,630 / 289,782 ( 4 % )  ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.05) ; Number of LABs  (Total = 915) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 72                            ;
; 2                                           ; 35                            ;
; 3                                           ; 16                            ;
; 4                                           ; 16                            ;
; 5                                           ; 16                            ;
; 6                                           ; 11                            ;
; 7                                           ; 8                             ;
; 8                                           ; 19                            ;
; 9                                           ; 16                            ;
; 10                                          ; 25                            ;
; 11                                          ; 47                            ;
; 12                                          ; 50                            ;
; 13                                          ; 65                            ;
; 14                                          ; 74                            ;
; 15                                          ; 96                            ;
; 16                                          ; 349                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.65) ; Number of LABs  (Total = 915) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 239                           ;
; 1 Clock                            ; 691                           ;
; 1 Clock enable                     ; 225                           ;
; 1 Sync. clear                      ; 50                            ;
; 1 Sync. load                       ; 36                            ;
; 2 Async. clears                    ; 15                            ;
; 2 Clock enables                    ; 162                           ;
; 2 Clocks                           ; 88                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.77) ; Number of LABs  (Total = 915) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 37                            ;
; 2                                            ; 51                            ;
; 3                                            ; 18                            ;
; 4                                            ; 19                            ;
; 5                                            ; 9                             ;
; 6                                            ; 16                            ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 22                            ;
; 10                                           ; 16                            ;
; 11                                           ; 10                            ;
; 12                                           ; 16                            ;
; 13                                           ; 21                            ;
; 14                                           ; 26                            ;
; 15                                           ; 25                            ;
; 16                                           ; 43                            ;
; 17                                           ; 20                            ;
; 18                                           ; 15                            ;
; 19                                           ; 27                            ;
; 20                                           ; 33                            ;
; 21                                           ; 28                            ;
; 22                                           ; 62                            ;
; 23                                           ; 34                            ;
; 24                                           ; 65                            ;
; 25                                           ; 39                            ;
; 26                                           ; 38                            ;
; 27                                           ; 33                            ;
; 28                                           ; 47                            ;
; 29                                           ; 24                            ;
; 30                                           ; 31                            ;
; 31                                           ; 13                            ;
; 32                                           ; 64                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.78) ; Number of LABs  (Total = 915) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 150                           ;
; 2                                               ; 90                            ;
; 3                                               ; 91                            ;
; 4                                               ; 84                            ;
; 5                                               ; 61                            ;
; 6                                               ; 48                            ;
; 7                                               ; 43                            ;
; 8                                               ; 42                            ;
; 9                                               ; 54                            ;
; 10                                              ; 43                            ;
; 11                                              ; 40                            ;
; 12                                              ; 32                            ;
; 13                                              ; 25                            ;
; 14                                              ; 24                            ;
; 15                                              ; 15                            ;
; 16                                              ; 40                            ;
; 17                                              ; 3                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 17                            ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.20) ; Number of LABs  (Total = 915) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 53                            ;
; 3                                            ; 50                            ;
; 4                                            ; 80                            ;
; 5                                            ; 64                            ;
; 6                                            ; 43                            ;
; 7                                            ; 41                            ;
; 8                                            ; 23                            ;
; 9                                            ; 30                            ;
; 10                                           ; 30                            ;
; 11                                           ; 27                            ;
; 12                                           ; 21                            ;
; 13                                           ; 38                            ;
; 14                                           ; 76                            ;
; 15                                           ; 25                            ;
; 16                                           ; 28                            ;
; 17                                           ; 54                            ;
; 18                                           ; 49                            ;
; 19                                           ; 21                            ;
; 20                                           ; 23                            ;
; 21                                           ; 15                            ;
; 22                                           ; 10                            ;
; 23                                           ; 14                            ;
; 24                                           ; 20                            ;
; 25                                           ; 9                             ;
; 26                                           ; 6                             ;
; 27                                           ; 9                             ;
; 28                                           ; 6                             ;
; 29                                           ; 12                            ;
; 30                                           ; 6                             ;
; 31                                           ; 5                             ;
; 32                                           ; 6                             ;
; 33                                           ; 9                             ;
; 34                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules              ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass             ; 355          ; 0            ; 355          ; 0            ; 0            ; 435       ; 355          ; 0            ; 435       ; 435       ; 0            ; 96           ; 0            ; 0            ; 147          ; 0            ; 96           ; 147          ; 0            ; 0            ; 50           ; 96           ; 0            ; 0            ; 0            ; 0            ; 0            ; 435       ; 0            ; 0            ;
; Total Unchecked        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable     ; 80           ; 435          ; 80           ; 435          ; 435          ; 0         ; 80           ; 435          ; 0         ; 0         ; 435          ; 339          ; 435          ; 435          ; 288          ; 435          ; 339          ; 288          ; 435          ; 435          ; 385          ; 339          ; 435          ; 435          ; 435          ; 435          ; 435          ; 0         ; 435          ; 435          ;
; Total Fail             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_WP_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RST_N               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RY                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WP_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_OE                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_SPI_CS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_OE                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_SPI_CS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AIC_DIN                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AIC_DOUT               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AIC_SPI_CS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AIC_XCLK               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKIN1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKOUT0                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[0]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[1]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[2]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[3]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[4]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[5]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[6]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[7]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[8]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[9]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[10]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[11]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[12]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DA[13]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[0]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[1]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[2]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[3]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[4]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[5]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[6]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[7]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[8]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[9]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[10]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[11]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[12]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[13]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XT_IN_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XT_IN_P                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[16]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[17]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[18]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[19]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[20]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[21]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[22]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[23]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[24]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[25]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[26]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[27]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[28]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[29]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[30]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[31]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[32]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[33]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[34]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[35]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[36]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[37]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[38]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[39]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[40]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[41]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adaptive_out_data[42]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[11] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[12] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[13] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[14] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[15] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[16] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[17] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[18] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[19] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[20] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[21] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[22] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[23] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[24] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[25] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[26] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[27] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[28] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[29] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[30] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[31] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; error_adaptive_out[32] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[24]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[25]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[26]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[27]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[32]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[33]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[34]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[35]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AIC_BCLK               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AIC_LRCIN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AIC_LRCOUT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; J1_152                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_SCLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_SDIO                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_CLK_A_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_CLK_A_P           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_CLK_B_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_CLK_B_P           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_OR                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_OR                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_DCO                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_DCO                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADA_D[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADB_D[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                     ;
+-----------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; Source Clock(s)                                                 ; Destination Clock(s)                                        ; Delay Added in ns ;
+-----------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; I/O                                                             ; PLL_200MHz_inst|altpll_component|auto_generated|pll1|clk[0] ; 1350.5            ;
; I/O                                                             ; altera_reserved_tck                                         ; 220.0             ;
; altera_reserved_tck,I/O                                         ; altera_reserved_tck                                         ; 64.2              ;
; PLL_200MHz_inst|altpll_component|auto_generated|pll1|clk[0],I/O ; PLL_200MHz_inst|altpll_component|auto_generated|pll1|clk[0] ; 59.7              ;
; I/O                                                             ; ADB_DCO                                                     ; 52.1              ;
; I/O                                                             ; ADA_DCO                                                     ; 40.9              ;
+-----------------------------------------------------------------+-------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                     ; Destination Register                                                                                                                                                                                                                                                                                                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                 ; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                             ; 4.911             ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                    ; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                   ; 4.106             ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                    ; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                   ; 4.106             ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                    ; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                   ; 4.106             ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                    ; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                   ; 4.106             ;
; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                    ; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                   ; 4.106             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4] ; ROM_delta_control:delta_control_inst|altsyncram:altsyncram_component|altsyncram_cmb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                   ; 4.106             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_4[3]                                                                           ; 4.041             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[13]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_8[3]                                                                           ; 4.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[12]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_8[3]                                                                           ; 4.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_8[3]                                                                           ; 4.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_7[3]                                                                           ; 4.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                 ; p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                               ; 3.725             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][2]                      ; p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                               ; 3.725             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                ; p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                               ; 3.725             ;
; o_sine_p[11]                                                                                                                                                                                                                                                                                                                                        ; p_sine:p_sine_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                               ; 3.725             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                 ; a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                                                      ; 3.708             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][2]                      ; a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                                                      ; 3.708             ;
; a2db_data[11]                                                                                                                                                                                                                                                                                                                                       ; a2d_data_a:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                                                      ; 3.708             ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                              ; o_sine_p[11]                                                                                                                                                                                                                                                                                                                  ; 3.624             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                      ; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                                                      ; 3.562             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                 ; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                                                      ; 3.562             ;
; a2da_data[11]                                                                                                                                                                                                                                                                                                                                       ; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]                                                                                                                                      ; 3.562             ;
; ADB_D[0]                                                                                                                                                                                                                                                                                                                                            ; per_a2db_d[0]                                                                                                                                                                                                                                                                                                                 ; 3.103             ;
; ADB_D[1]                                                                                                                                                                                                                                                                                                                                            ; per_a2db_d[1]                                                                                                                                                                                                                                                                                                                 ; 3.103             ;
; ADA_D[6]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[6]                                                                                                                                                                                                                                                                                                                 ; 3.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[13] ; 2.987             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[2]                                                                                                                                                                                                                                                              ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[1]                                                                                                                                                                                                                                        ; 2.189             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[1]                                                                                                                                                                                                                                                              ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[1]                                                                                                                                                                                                                                        ; 2.189             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[0]                                                                                                                                                                                                                                                              ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[1]                                                                                                                                                                                                                                        ; 2.189             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                    ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|latency_cnt[1]                                                                                                                                                                                                                                        ; 2.189             ;
; ADA_D[3]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[3]                                                                                                                                                                                                                                                                                                                 ; 2.122             ;
; ADA_D[2]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[2]                                                                                                                                                                                                                                                                                                                 ; 2.078             ;
; ADA_D[1]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[1]                                                                                                                                                                                                                                                                                                                 ; 2.073             ;
; ADA_D[5]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[5]                                                                                                                                                                                                                                                                                                                 ; 1.842             ;
; ADA_D[0]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[0]                                                                                                                                                                                                                                                                                                                 ; 1.789             ;
; SRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                          ; sram_access:sram_abc|sram_access_sram:sram|readdata[9]                                                                                                                                                                                                                                                                        ; 1.734             ;
; ADA_D[9]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[9]                                                                                                                                                                                                                                                                                                                 ; 1.685             ;
; SRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                          ; sram_access:sram_abc|sram_access_sram:sram|readdata[8]                                                                                                                                                                                                                                                                        ; 1.677             ;
; ADA_D[4]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[4]                                                                                                                                                                                                                                                                                                                 ; 1.637             ;
; ADA_D[7]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[7]                                                                                                                                                                                                                                                                                                                 ; 1.622             ;
; ADB_D[3]                                                                                                                                                                                                                                                                                                                                            ; per_a2db_d[3]                                                                                                                                                                                                                                                                                                                 ; 1.620             ;
; SRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                         ; sram_access:sram_abc|sram_access_sram:sram|readdata[10]                                                                                                                                                                                                                                                                       ; 1.600             ;
; ADB_D[6]                                                                                                                                                                                                                                                                                                                                            ; per_a2db_d[6]                                                                                                                                                                                                                                                                                                                 ; 1.577             ;
; SRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                          ; sram_access:sram_abc|sram_access_sram:sram|readdata[7]                                                                                                                                                                                                                                                                        ; 1.576             ;
; ADB_D[10]                                                                                                                                                                                                                                                                                                                                           ; per_a2db_d[10]                                                                                                                                                                                                                                                                                                                ; 1.576             ;
; ADA_D[8]                                                                                                                                                                                                                                                                                                                                            ; per_a2da_d[8]                                                                                                                                                                                                                                                                                                                 ; 1.567             ;
; SRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                         ; sram_access:sram_abc|sram_access_sram:sram|readdata[12]                                                                                                                                                                                                                                                                       ; 1.561             ;
; ADB_D[7]                                                                                                                                                                                                                                                                                                                                            ; per_a2db_d[7]                                                                                                                                                                                                                                                                                                                 ; 1.550             ;
; ADA_D[10]                                                                                                                                                                                                                                                                                                                                           ; per_a2da_d[10]                                                                                                                                                                                                                                                                                                                ; 1.550             ;
; SRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                          ; sram_access:sram_abc|sram_access_sram:sram|readdata[3]                                                                                                                                                                                                                                                                        ; 1.536             ;
; ADB_D[2]                                                                                                                                                                                                                                                                                                                                            ; per_a2db_d[2]                                                                                                                                                                                                                                                                                                                 ; 1.525             ;
; ADB_D[9]                                                                                                                                                                                                                                                                                                                                            ; per_a2db_d[9]                                                                                                                                                                                                                                                                                                                 ; 1.520             ;
; SRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                         ; sram_access:sram_abc|sram_access_sram:sram|readdata[11]                                                                                                                                                                                                                                                                       ; 1.516             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[8]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[7]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[6]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[9]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[3]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[2]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[4]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[1]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[0]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                                        ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_downsample:integrator[0].j0.vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]                                                                                                                                                  ; 1.492             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[2]                                                                                                                                                                               ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]                                                                                                                                                        ; 1.428             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[0]                                                                                                                                                                               ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]                                                                                                                                                        ; 1.428             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[1]                                                                                                                                                                               ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]                                                                                                                                                        ; 1.428             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|dffe_nae                                                                                                                                                                                                      ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]                                                                                                                                                        ; 1.428             ;
; SRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                          ; sram_access:sram_abc|sram_access_sram:sram|readdata[4]                                                                                                                                                                                                                                                                        ; 1.359             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[5][0]                                                                                                                                                                            ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[4][0]                                                                                                                                                                            ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[2][0]                                                                                                                                                                            ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[1][0]                                                                                                                                                                            ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[0][0]                                                                                                                                                                            ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[3][0]                                                                                                                                                                            ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[1]                                                                                                                                                                              ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]                                                                                                                                                                              ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]                                                                                                                                                                              ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|empty_dff                                                                                                                                                                                 ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_6h71:auto_generated|a_dpfifo_nmv:dpfifo|rd_ptr_lsb                                                                                                                                                          ; 1.352             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|altsyncram_5ah1:FIFOram|q_b[3]                                                                                                                                                   ; sram_access:sram_abc|sram_access_sram:sram|writedata_reg[3]                                                                                                                                                                                                                                                                   ; 1.340             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|altsyncram_5ah1:FIFOram|q_b[8]                                                                                                                                                   ; sram_access:sram_abc|sram_access_sram:sram|writedata_reg[8]                                                                                                                                                                                                                                                                   ; 1.337             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|altsyncram_5ah1:FIFOram|q_b[12]                                                                                                                                                  ; sram_access:sram_abc|sram_access_sram:sram|writedata_reg[12]                                                                                                                                                                                                                                                                  ; 1.337             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|altsyncram_5ah1:FIFOram|q_b[11]                                                                                                                                                  ; sram_access:sram_abc|sram_access_sram:sram|writedata_reg[11]                                                                                                                                                                                                                                                                  ; 1.337             ;
; SRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                         ; sram_access:sram_abc|sram_access_sram:sram|readdata[14]                                                                                                                                                                                                                                                                       ; 1.326             ;
; SRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                          ; sram_access:sram_abc|sram_access_sram:sram|readdata[2]                                                                                                                                                                                                                                                                        ; 1.325             ;
; ADA_D[11]                                                                                                                                                                                                                                                                                                                                           ; per_a2da_d[11]                                                                                                                                                                                                                                                                                                                ; 1.305             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|altsyncram_5ah1:FIFOram|q_b[14]                                                                                                                                                  ; sram_access:sram_abc|sram_access_sram:sram|writedata_reg[14]                                                                                                                                                                                                                                                                  ; 1.294             ;
; ADB_D[8]                                                                                                                                                                                                                                                                                                                                            ; per_a2db_d[8]                                                                                                                                                                                                                                                                                                                 ; 1.294             ;
; ADB_D[5]                                                                                                                                                                                                                                                                                                                                            ; per_a2db_d[5]                                                                                                                                                                                                                                                                                                                 ; 1.291             ;
; ADB_D[11]                                                                                                                                                                                                                                                                                                                                           ; per_a2db_d[11]                                                                                                                                                                                                                                                                                                                ; 1.288             ;
; SRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                          ; sram_access:sram_abc|sram_access_sram:sram|readdata[6]                                                                                                                                                                                                                                                                        ; 1.228             ;
; ADA_D[13]                                                                                                                                                                                                                                                                                                                                           ; per_a2da_d[13]                                                                                                                                                                                                                                                                                                                ; 1.220             ;
; SRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                          ; sram_access:sram_abc|sram_access_sram:sram|readdata[5]                                                                                                                                                                                                                                                                        ; 1.204             ;
; SRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                         ; sram_access:sram_abc|sram_access_sram:sram|readdata[15]                                                                                                                                                                                                                                                                       ; 1.198             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|scfifo:source_FIFO|scfifo_6i71:auto_generated|a_dpfifo_3qv:dpfifo|altsyncram_5ah1:FIFOram|q_b[10]                                                                                                                                                  ; sram_access:sram_abc|sram_access_sram:sram|writedata_reg[10]                                                                                                                                                                                                                                                                  ; 1.185             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb                                                                                                                                          ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                                                                                        ; 1.182             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff                                                                                                                                           ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                                                                                        ; 1.182             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|fifo_rdreq[2]                                                                                                                                                                                                                                                               ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[2].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                                                                                        ; 1.182             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|rd_ptr_lsb                                                                                                                                          ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                                                                                        ; 1.182             ;
; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|empty_dff                                                                                                                                           ; CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_miso:dec_mul|auk_dspip_channel_buffer:integrator[8].fifo_regulator|scfifo:buffer_FIFO|scfifo_4o51:auto_generated|a_dpfifo_flu:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                                                                                        ; 1.182             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "a2dv2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/pll_200mhz_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/pll_200mhz_altpll.v Line: 51
Warning (15564): Compensate clock of PLL "sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" has been set to clock1 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/altpll_8fb2.tdf Line: 28
Info (15535): Implemented PLL "sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/altpll_8fb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] port File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/altpll_8fb2.tdf Line: 28
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 76 pins of 431 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (176125): The input ports of the PLL sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1 and the PLL PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/altpll_8fb2.tdf Line: 33
    Warning (176124): PLL sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1 and PLL PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1 have different input signals for input port ARESET File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/altpll_8fb2.tdf Line: 33
Critical Warning (176598): PLL "sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_Y2" File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 1220
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_nsj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_6v8:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_5v8:dffpipe6|dffe7a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'sram_access/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'sram_access/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'a2dv2.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_200MHz_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {PLL_200MHz_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_200MHz_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {sram_abc|vga_clock|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {sram_abc|vga_clock|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]} {sram_abc|vga_clock|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at a2dv2.sdc(70): emu[*] could not be matched with a port File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.sdc Line: 70
Warning (332174): Ignored filter at a2dv2.sdc(70): get_ports could not be matched with a port File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.sdc Line: 70
Warning (332174): Ignored filter at a2dv2.sdc(72): emu[*] could not be matched with a port File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.sdc Line: 72
Warning (332174): Ignored filter at a2dv2.sdc(72): get_ports could not be matched with a port File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.sdc Line: 72
Warning (332174): Ignored filter at a2dv2.sdc(78): get_ports could not be matched with a port File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.sdc Line: 78
Warning (332174): Ignored filter at a2dv2.sdc(82): get_ports could not be matched with a port File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.sdc Line: 82
Warning (332174): Ignored filter at a2dv2.sdc(84): get_ports could not be matched with a port File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.sdc Line: 84
Warning (332060): Node: CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|source_valid_s was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sram_address[21] is being clocked by CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|source_valid_s
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   50.000      ADA_DCO
    Info (332111):   50.000      ADB_DCO
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   50.000 FPGA_CLK_A_N
    Info (332111):   50.000 FPGA_CLK_A_P
    Info (332111):  100.000      GPIO[8]
    Info (332111): 1000.000 PLL_200MHz_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   40.000 sram_abc|vga_clock|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 152
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/pll_200mhz_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] (placed in counter C0 of PLL_3) File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/altpll_8fb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node ADA_DCO~input (placed in PIN Y27 (CLK6, DIFFCLK_3p)) File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 230
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node ADB_DCO~input (placed in PIN Y28 (CLK7, DIFFCLK_3n)) File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 235
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node CIC:u0|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_1|source_valid_s  File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/CIC/synthesis/submodules/auk_dspip_avalon_streaming_source.vhd Line: 164
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent|m0_write~0 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/altera_merlin_slave_agent.sv Line: 101
        Info (176357): Destination node sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:bridge_avalon_master_agent|cp_valid File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/altera_merlin_master_agent.sv Line: 129
        Info (176357): Destination node sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder|full_adder.cout[0] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/altera_merlin_arbitrator.sv Line: 252
        Info (176357): Destination node sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder|full_adder.cout[1]~0 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/altera_merlin_arbitrator.sv Line: 252
        Info (176357): Destination node sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux|WideOr1~3 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/sram_access_mm_interconnect_0_cmd_mux.sv Line: 317
        Info (176357): Destination node sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|grant[0]~8 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/altera_merlin_arbitrator.sv Line: 127
        Info (176357): Destination node sram_access:sram_abc|sram_access_mm_interconnect_0:mm_interconnect_0|sram_access_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~3 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/altera_merlin_arbitrator.sv Line: 203
        Info (176357): Destination node sld_signaltap:CIC_20output_20only|acq_trigger_in_reg[20] File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 406
        Info (176357): Destination node sld_signaltap:CIC_20output_20only|acq_data_in_reg[20] File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 406
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/altera_lite/16.0/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/altera_lite/16.0/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 870
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sram_access:sram_abc|sram_access_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|din_s1 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 870
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg  File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 246
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg~_wirecell File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 246
        Info (176357): Destination node sld_signaltap:temp|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 870
        Info (176357): Destination node sld_signaltap:CIC_20output_20only|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0 File: c:/altera_lite/16.0/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 870
Info (176353): Automatically promoted node sram_access:sram_abc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[6] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_0ab.tdf Line: 69
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[5] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_0ab.tdf Line: 69
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[4] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_0ab.tdf Line: 69
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[3] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_0ab.tdf Line: 69
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[2] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_0ab.tdf Line: 69
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[1] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_0ab.tdf Line: 69
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[0] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_0ab.tdf Line: 69
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_ca7:usedw_counter|counter_reg_bit[6] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_ca7.tdf Line: 70
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_ca7:usedw_counter|counter_reg_bit[5] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_ca7.tdf Line: 70
        Info (176357): Destination node sram_access:sram_abc|sram_access_video_pixel_buffer_dma:video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_ca7:usedw_counter|counter_reg_bit[4] File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/cntr_ca7.tdf Line: 70
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sram_access:sram_abc|altera_reset_controller:rst_controller|merged_reset~0  File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/sram_access/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 832 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 820 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 76 (unused VREF, 3.3V VCCIO, 0 input, 76 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 21 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 70 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 70 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 65 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 58 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 30 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  40 pins available
Warning (15062): PLL "PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[0] is not fully compensated because it does not feed an I/O input register File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/pll_200mhz_altpll.v Line: 51
Warning (15064): PLL "PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1" output port clk[0] feeds output pin "FPGA_CLK_B_P~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/pll_200mhz_altpll.v Line: 51
Warning (15064): PLL "PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1" output port clk[0] feeds output pin "FPGA_CLK_B_N~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/pll_200mhz_altpll.v Line: 51
Warning (15064): PLL "PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1" output port clk[0] feeds output pin "FPGA_CLK_A_P~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/pll_200mhz_altpll.v Line: 51
Warning (15064): PLL "PLL_200MHz:PLL_200MHz_inst|altpll:altpll_component|PLL_200MHz_altpll:auto_generated|pll1" output port clk[0] feeds output pin "FPGA_CLK_A_N~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/pll_200mhz_altpll.v Line: 51
Warning (15064): PLL "sram_access:sram_abc|sram_access_VGA_clock:vga_clock|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" output port clk[1] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/db/altpll_8fb2.tdf Line: 28
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 1.1% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 10.18 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 80 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 153
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 154
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at AF14 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 188
    Info (169178): Pin FL_RY uses I/O standard 3.3-V LVTTL at Y1 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 222
    Info (169178): Pin CLKIN1 uses I/O standard 2.5 V at AH15 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 246
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at AE15 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at AF25 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AC22 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at AE22 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at AF21 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at AF22 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AD22 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at AG25 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at AD25 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at AH25 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at AE25 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at AG22 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at AE24 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at AH22 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at AF26 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at AE20 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at AG23 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[32] uses I/O standard 3.3-V LVTTL at AF20 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AH26 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[34] uses I/O standard 3.3-V LVTTL at AH23 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[35] uses I/O standard 3.3-V LVTTL at AG26 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at AD14 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 186
    Info (169178): Pin SD_DAT[0] uses I/O standard 3.3-V LVTTL at AE14 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 187
    Info (169178): Pin SD_DAT[1] uses I/O standard 3.3-V LVTTL at AF13 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 187
    Info (169178): Pin SD_DAT[2] uses I/O standard 3.3-V LVTTL at AB14 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 187
    Info (169178): Pin SD_DAT[3] uses I/O standard 3.3-V LVTTL at AC14 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 187
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 204
    Info (169178): Pin FL_DQ[0] uses I/O standard 3.3-V LVTTL at AH8 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169178): Pin FL_DQ[1] uses I/O standard 3.3-V LVTTL at AF10 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169178): Pin FL_DQ[2] uses I/O standard 3.3-V LVTTL at AG10 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169178): Pin FL_DQ[3] uses I/O standard 3.3-V LVTTL at AH10 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169178): Pin FL_DQ[4] uses I/O standard 3.3-V LVTTL at AF11 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169178): Pin FL_DQ[5] uses I/O standard 3.3-V LVTTL at AG11 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169178): Pin FL_DQ[6] uses I/O standard 3.3-V LVTTL at AH11 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169178): Pin FL_DQ[7] uses I/O standard 3.3-V LVTTL at AF12 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at AB22 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at AC15 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at AB21 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at Y17 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at AC21 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at Y16 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at AD21 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at AE16 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at AD15 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at AC19 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at AF16 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at AD19 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at AF15 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at AF24 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AE21 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 196
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2 File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 152
Warning (169064): Following 68 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 178
    Info (169065): Pin GPIO[9] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[17] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[32] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[33] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[34] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[35] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin SD_CMD has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 186
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 187
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 187
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 187
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 187
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 204
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 219
    Info (169065): Pin AIC_BCLK has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 239
    Info (169065): Pin AIC_LRCIN has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 242
    Info (169065): Pin AIC_LRCOUT has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 243
    Info (169065): Pin J1_152 has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 254
    Info (169065): Pin GPIO[0] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[1] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[2] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[3] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[4] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[5] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[6] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[7] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[8] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[10] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[11] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[12] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[13] has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[14] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin GPIO[15] has a permanently disabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 191
    Info (169065): Pin AD_SCLK has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 227
    Info (169065): Pin AD_SDIO has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 228
    Info (169065): Pin FPGA_CLK_A_N has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 250
    Info (169065): Pin FPGA_CLK_A_P has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 251
    Info (169065): Pin FPGA_CLK_B_N has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 252
    Info (169065): Pin FPGA_CLK_B_P has a permanently enabled output enable File: C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.v Line: 253
Info (144001): Generated suppressed messages file C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 129 warnings
    Info: Peak virtual memory: 1994 megabytes
    Info: Processing ended: Tue Sep 26 16:42:57 2017
    Info: Elapsed time: 00:00:59
    Info: Total CPU time (on all processors): 00:01:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/saurabhg/Desktop/fpga-spreadspectrum-adaptivefilt/a2dv2/a2dv2.fit.smsg.


