<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1638461369">
  <File Type="VDS-TIMING-PB" Name="Zynq_I2C_CODEC_wrapper_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Zynq_I2C_CODEC_wrapper_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="Zynq_I2C_CODEC_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="Zynq_I2C_CODEC_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="Zynq_I2C_CODEC_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="Zynq_I2C_CODEC_wrapper_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="Zynq_I2C_CODEC_wrapper.vds"/>
  <File Type="PA-TCL" Name="Zynq_I2C_CODEC_wrapper.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/Zynq_I2C_CODEC/Zynq_I2C_CODEC.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/Address_Counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/sources_1/imports/sources_1/imports/new/Address_Counter.v"/>
        <Attr Name="ImportTime" Val="1634677010"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/sources_1/new/DAC_Array_Tester.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/sources_1/imports/sources_1/new/DAC_Array_Tester.v"/>
        <Attr Name="ImportTime" Val="1637036759"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Demux_RAM_Parallel_Output.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/Demux_RAM_Parallel_Output.v"/>
        <Attr Name="ImportTime" Val="1634683796"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/FIFO_Latch_Clock.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/FIFO_Latch_Clock.v"/>
        <Attr Name="ImportTime" Val="1634420078"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/I2S_Latch_Pulse.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/I2S_Latch_Pulse.v"/>
        <Attr Name="ImportTime" Val="1635264229"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/I2S_Rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/I2S_Rx.v"/>
        <Attr Name="ImportTime" Val="1635267011"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/PCM_Transmitter_16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/PCM_Transmitter_16.v"/>
        <Attr Name="ImportTime" Val="1634421890"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Parallel_Signal_Tap.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/Parallel_Signal_Tap.v"/>
        <Attr Name="ImportTime" Val="1634677010"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/SR_Clock_Div_256.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/SR_Clock_Div_256.v"/>
        <Attr Name="ImportTime" Val="1634414699"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/SR_Clock_Div_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/SR_Clock_Div_4.v"/>
        <Attr Name="ImportTime" Val="1634414660"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Serial_Clock_Divider.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/Serial_Clock_Divider.v"/>
        <Attr Name="ImportTime" Val="1634417715"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Serial_FIFO.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/Serial_FIFO.v"/>
        <Attr Name="ImportTime" Val="1634007552"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Sigal_Buffer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/Sigal_Buffer.v"/>
        <Attr Name="ImportTime" Val="1634677010"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Signal_Tap_Logic.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/sources_1/imports/new/Signal_Tap_Logic.v"/>
        <Attr Name="ImportTime" Val="1634677010"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/Zynq_I2C_CODEC/hdl/Zynq_I2C_CODEC_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../Test_Signals/COE_File_Gen/coe/Sine_1k_24bit.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../Test_Signals/COE_File_Gen/coe/Saw_1k_24bit.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Zynq_I2C_CODEC_wrapper"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/DAC_Array_Tester.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../2018.2/Zynq_Base_Phased_Array/Zynq_Base_Phased_Array.srcs/constrs_1/imports/new/DAC_Array_Tester.xdc"/>
        <Attr Name="ImportTime" Val="1637036811"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="Zynq_I2C_CODEC_rst_ps7_0_50M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Zynq_I2C_CODEC_xlconstant_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Zynq_I2C_CODEC_auto_pc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Zynq_I2C_CODEC_axi_iic_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Zynq_I2C_CODEC_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Saw_ROM"/>
  <BlockFileSet Type="BlockSrcs" Name="Sine_ROM"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
