Partition Merge report for DE2_CCD
Mon Apr 24 21:15:28 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Mon Apr 24 21:15:28 2017       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; DE2_CCD                                     ;
; Top-level Entity Name              ; DE2_CCD                                     ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 4,996                                       ;
;     Total combinational functions  ; 2,886                                       ;
;     Dedicated logic registers      ; 3,318                                       ;
; Total registers                    ; 3318                                        ;
; Total pins                         ; 313                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,135,000                                   ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                           ;
+-------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; Name                    ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details ;
+-------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; Detection:d1|VGA_VS     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|oVGA_V_SYNC       ; N/A     ;
; Detection:d1|VGA_VS     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|oVGA_V_SYNC       ; N/A     ;
; Detection:d1|X[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[0]         ; N/A     ;
; Detection:d1|X[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[0]         ; N/A     ;
; Detection:d1|X[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[1]         ; N/A     ;
; Detection:d1|X[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[1]         ; N/A     ;
; Detection:d1|X[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[2]         ; N/A     ;
; Detection:d1|X[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[2]         ; N/A     ;
; Detection:d1|X[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[3]         ; N/A     ;
; Detection:d1|X[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[3]         ; N/A     ;
; Detection:d1|X[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[4]         ; N/A     ;
; Detection:d1|X[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[4]         ; N/A     ;
; Detection:d1|X[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[5]         ; N/A     ;
; Detection:d1|X[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[5]         ; N/A     ;
; Detection:d1|X[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[6]         ; N/A     ;
; Detection:d1|X[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[6]         ; N/A     ;
; Detection:d1|X[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[7]         ; N/A     ;
; Detection:d1|X[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[7]         ; N/A     ;
; Detection:d1|X[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[8]         ; N/A     ;
; Detection:d1|X[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[8]         ; N/A     ;
; Detection:d1|X[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[9]         ; N/A     ;
; Detection:d1|X[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|H_Cont[9]         ; N/A     ;
; Detection:d1|Y[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[0]         ; N/A     ;
; Detection:d1|Y[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[0]         ; N/A     ;
; Detection:d1|Y[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[1]         ; N/A     ;
; Detection:d1|Y[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[1]         ; N/A     ;
; Detection:d1|Y[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[2]         ; N/A     ;
; Detection:d1|Y[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[2]         ; N/A     ;
; Detection:d1|Y[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[3]         ; N/A     ;
; Detection:d1|Y[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[3]         ; N/A     ;
; Detection:d1|Y[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[4]         ; N/A     ;
; Detection:d1|Y[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[4]         ; N/A     ;
; Detection:d1|Y[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[5]         ; N/A     ;
; Detection:d1|Y[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[5]         ; N/A     ;
; Detection:d1|Y[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[6]         ; N/A     ;
; Detection:d1|Y[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[6]         ; N/A     ;
; Detection:d1|Y[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[7]         ; N/A     ;
; Detection:d1|Y[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[7]         ; N/A     ;
; Detection:d1|Y[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[8]         ; N/A     ;
; Detection:d1|Y[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[8]         ; N/A     ;
; Detection:d1|Y[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[9]         ; N/A     ;
; Detection:d1|Y[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|V_Cont[9]         ; N/A     ;
; Detection:d1|frame[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[0]~reg0          ; N/A     ;
; Detection:d1|frame[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[0]~reg0          ; N/A     ;
; Detection:d1|frame[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[10]~reg0         ; N/A     ;
; Detection:d1|frame[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[10]~reg0         ; N/A     ;
; Detection:d1|frame[11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[11]~reg0         ; N/A     ;
; Detection:d1|frame[11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[11]~reg0         ; N/A     ;
; Detection:d1|frame[12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[12]~reg0         ; N/A     ;
; Detection:d1|frame[12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[12]~reg0         ; N/A     ;
; Detection:d1|frame[13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[13]~reg0         ; N/A     ;
; Detection:d1|frame[13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[13]~reg0         ; N/A     ;
; Detection:d1|frame[14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[14]~reg0         ; N/A     ;
; Detection:d1|frame[14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[14]~reg0         ; N/A     ;
; Detection:d1|frame[15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[15]~reg0         ; N/A     ;
; Detection:d1|frame[15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[15]~reg0         ; N/A     ;
; Detection:d1|frame[16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[16]~reg0         ; N/A     ;
; Detection:d1|frame[16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[16]~reg0         ; N/A     ;
; Detection:d1|frame[17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[17]~reg0         ; N/A     ;
; Detection:d1|frame[17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[17]~reg0         ; N/A     ;
; Detection:d1|frame[18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[18]~reg0         ; N/A     ;
; Detection:d1|frame[18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[18]~reg0         ; N/A     ;
; Detection:d1|frame[19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[19]~reg0         ; N/A     ;
; Detection:d1|frame[19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[19]~reg0         ; N/A     ;
; Detection:d1|frame[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[1]~reg0          ; N/A     ;
; Detection:d1|frame[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[1]~reg0          ; N/A     ;
; Detection:d1|frame[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[2]~reg0          ; N/A     ;
; Detection:d1|frame[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[2]~reg0          ; N/A     ;
; Detection:d1|frame[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[3]~reg0          ; N/A     ;
; Detection:d1|frame[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[3]~reg0          ; N/A     ;
; Detection:d1|frame[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[4]~reg0          ; N/A     ;
; Detection:d1|frame[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[4]~reg0          ; N/A     ;
; Detection:d1|frame[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[5]~reg0          ; N/A     ;
; Detection:d1|frame[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[5]~reg0          ; N/A     ;
; Detection:d1|frame[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[6]~reg0          ; N/A     ;
; Detection:d1|frame[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[6]~reg0          ; N/A     ;
; Detection:d1|frame[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[7]~reg0          ; N/A     ;
; Detection:d1|frame[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[7]~reg0          ; N/A     ;
; Detection:d1|frame[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[8]~reg0          ; N/A     ;
; Detection:d1|frame[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[8]~reg0          ; N/A     ;
; Detection:d1|frame[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[9]~reg0          ; N/A     ;
; Detection:d1|frame[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|frame[9]~reg0          ; N/A     ;
; Detection:d1|posXX[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[0]~0             ; N/A     ;
; Detection:d1|posXX[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[0]~0             ; N/A     ;
; Detection:d1|posXX[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[10]~1            ; N/A     ;
; Detection:d1|posXX[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[10]~1            ; N/A     ;
; Detection:d1|posXX[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[1]~2             ; N/A     ;
; Detection:d1|posXX[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[1]~2             ; N/A     ;
; Detection:d1|posXX[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[2]~3             ; N/A     ;
; Detection:d1|posXX[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[2]~3             ; N/A     ;
; Detection:d1|posXX[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[3]~4             ; N/A     ;
; Detection:d1|posXX[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[3]~4             ; N/A     ;
; Detection:d1|posXX[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[4]~5             ; N/A     ;
; Detection:d1|posXX[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[4]~5             ; N/A     ;
; Detection:d1|posXX[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[5]~6             ; N/A     ;
; Detection:d1|posXX[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[5]~6             ; N/A     ;
; Detection:d1|posXX[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[6]~7             ; N/A     ;
; Detection:d1|posXX[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[6]~7             ; N/A     ;
; Detection:d1|posXX[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[7]~8             ; N/A     ;
; Detection:d1|posXX[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[7]~8             ; N/A     ;
; Detection:d1|posXX[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[8]~9             ; N/A     ;
; Detection:d1|posXX[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[8]~9             ; N/A     ;
; Detection:d1|posXX[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[9]~10            ; N/A     ;
; Detection:d1|posXX[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[9]~10            ; N/A     ;
; Detection:d1|posX[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[0]~0             ; N/A     ;
; Detection:d1|posX[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[0]~0             ; N/A     ;
; Detection:d1|posX[10]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[10]~1            ; N/A     ;
; Detection:d1|posX[10]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[10]~1            ; N/A     ;
; Detection:d1|posX[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[1]~2             ; N/A     ;
; Detection:d1|posX[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[1]~2             ; N/A     ;
; Detection:d1|posX[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[2]~3             ; N/A     ;
; Detection:d1|posX[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[2]~3             ; N/A     ;
; Detection:d1|posX[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[3]~4             ; N/A     ;
; Detection:d1|posX[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[3]~4             ; N/A     ;
; Detection:d1|posX[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[4]~5             ; N/A     ;
; Detection:d1|posX[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[4]~5             ; N/A     ;
; Detection:d1|posX[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[5]~6             ; N/A     ;
; Detection:d1|posX[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[5]~6             ; N/A     ;
; Detection:d1|posX[6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[6]~7             ; N/A     ;
; Detection:d1|posX[6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[6]~7             ; N/A     ;
; Detection:d1|posX[7]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[7]~8             ; N/A     ;
; Detection:d1|posX[7]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[7]~8             ; N/A     ;
; Detection:d1|posX[8]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[8]~9             ; N/A     ;
; Detection:d1|posX[8]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[8]~9             ; N/A     ;
; Detection:d1|posX[9]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[9]~10            ; N/A     ;
; Detection:d1|posX[9]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posXX[9]~10            ; N/A     ;
; Detection:d1|posYY[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[0]~0             ; N/A     ;
; Detection:d1|posYY[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[0]~0             ; N/A     ;
; Detection:d1|posYY[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[10]~1            ; N/A     ;
; Detection:d1|posYY[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[10]~1            ; N/A     ;
; Detection:d1|posYY[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[1]~2             ; N/A     ;
; Detection:d1|posYY[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[1]~2             ; N/A     ;
; Detection:d1|posYY[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[2]~3             ; N/A     ;
; Detection:d1|posYY[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[2]~3             ; N/A     ;
; Detection:d1|posYY[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[3]~4             ; N/A     ;
; Detection:d1|posYY[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[3]~4             ; N/A     ;
; Detection:d1|posYY[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[4]~5             ; N/A     ;
; Detection:d1|posYY[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[4]~5             ; N/A     ;
; Detection:d1|posYY[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[5]~6             ; N/A     ;
; Detection:d1|posYY[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[5]~6             ; N/A     ;
; Detection:d1|posYY[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[6]~7             ; N/A     ;
; Detection:d1|posYY[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[6]~7             ; N/A     ;
; Detection:d1|posYY[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[7]~8             ; N/A     ;
; Detection:d1|posYY[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[7]~8             ; N/A     ;
; Detection:d1|posYY[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[8]~9             ; N/A     ;
; Detection:d1|posYY[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[8]~9             ; N/A     ;
; Detection:d1|posYY[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[9]~10            ; N/A     ;
; Detection:d1|posYY[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[9]~10            ; N/A     ;
; Detection:d1|posY[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[0]~0             ; N/A     ;
; Detection:d1|posY[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[0]~0             ; N/A     ;
; Detection:d1|posY[10]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[10]~1            ; N/A     ;
; Detection:d1|posY[10]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[10]~1            ; N/A     ;
; Detection:d1|posY[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[1]~2             ; N/A     ;
; Detection:d1|posY[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[1]~2             ; N/A     ;
; Detection:d1|posY[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[2]~3             ; N/A     ;
; Detection:d1|posY[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[2]~3             ; N/A     ;
; Detection:d1|posY[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[3]~4             ; N/A     ;
; Detection:d1|posY[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[3]~4             ; N/A     ;
; Detection:d1|posY[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[4]~5             ; N/A     ;
; Detection:d1|posY[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[4]~5             ; N/A     ;
; Detection:d1|posY[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[5]~6             ; N/A     ;
; Detection:d1|posY[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[5]~6             ; N/A     ;
; Detection:d1|posY[6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[6]~7             ; N/A     ;
; Detection:d1|posY[6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[6]~7             ; N/A     ;
; Detection:d1|posY[7]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[7]~8             ; N/A     ;
; Detection:d1|posY[7]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[7]~8             ; N/A     ;
; Detection:d1|posY[8]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[8]~9             ; N/A     ;
; Detection:d1|posY[8]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[8]~9             ; N/A     ;
; Detection:d1|posY[9]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[9]~10            ; N/A     ;
; Detection:d1|posY[9]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|posYY[9]~10            ; N/A     ;
; Detection:d1|xCount[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[0]~reg0         ; N/A     ;
; Detection:d1|xCount[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[0]~reg0         ; N/A     ;
; Detection:d1|xCount[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[10]~reg0        ; N/A     ;
; Detection:d1|xCount[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[10]~reg0        ; N/A     ;
; Detection:d1|xCount[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[11]~reg0        ; N/A     ;
; Detection:d1|xCount[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[11]~reg0        ; N/A     ;
; Detection:d1|xCount[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[12]~reg0        ; N/A     ;
; Detection:d1|xCount[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[12]~reg0        ; N/A     ;
; Detection:d1|xCount[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[13]~reg0        ; N/A     ;
; Detection:d1|xCount[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[13]~reg0        ; N/A     ;
; Detection:d1|xCount[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[14]~reg0        ; N/A     ;
; Detection:d1|xCount[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[14]~reg0        ; N/A     ;
; Detection:d1|xCount[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[15]~reg0        ; N/A     ;
; Detection:d1|xCount[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[15]~reg0        ; N/A     ;
; Detection:d1|xCount[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[16]~reg0        ; N/A     ;
; Detection:d1|xCount[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[16]~reg0        ; N/A     ;
; Detection:d1|xCount[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[17]~reg0        ; N/A     ;
; Detection:d1|xCount[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[17]~reg0        ; N/A     ;
; Detection:d1|xCount[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[18]~reg0        ; N/A     ;
; Detection:d1|xCount[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[18]~reg0        ; N/A     ;
; Detection:d1|xCount[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[19]~reg0        ; N/A     ;
; Detection:d1|xCount[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[19]~reg0        ; N/A     ;
; Detection:d1|xCount[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[1]~reg0         ; N/A     ;
; Detection:d1|xCount[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[1]~reg0         ; N/A     ;
; Detection:d1|xCount[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[2]~reg0         ; N/A     ;
; Detection:d1|xCount[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[2]~reg0         ; N/A     ;
; Detection:d1|xCount[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[3]~reg0         ; N/A     ;
; Detection:d1|xCount[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[3]~reg0         ; N/A     ;
; Detection:d1|xCount[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[4]~reg0         ; N/A     ;
; Detection:d1|xCount[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[4]~reg0         ; N/A     ;
; Detection:d1|xCount[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[5]~reg0         ; N/A     ;
; Detection:d1|xCount[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[5]~reg0         ; N/A     ;
; Detection:d1|xCount[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[6]~reg0         ; N/A     ;
; Detection:d1|xCount[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[6]~reg0         ; N/A     ;
; Detection:d1|xCount[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[7]~reg0         ; N/A     ;
; Detection:d1|xCount[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[7]~reg0         ; N/A     ;
; Detection:d1|xCount[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[8]~reg0         ; N/A     ;
; Detection:d1|xCount[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[8]~reg0         ; N/A     ;
; Detection:d1|xCount[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[9]~reg0         ; N/A     ;
; Detection:d1|xCount[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|xCount[9]~reg0         ; N/A     ;
; Detection:d1|yCount[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[0]~reg0         ; N/A     ;
; Detection:d1|yCount[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[0]~reg0         ; N/A     ;
; Detection:d1|yCount[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[10]~reg0        ; N/A     ;
; Detection:d1|yCount[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[10]~reg0        ; N/A     ;
; Detection:d1|yCount[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[11]~reg0        ; N/A     ;
; Detection:d1|yCount[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[11]~reg0        ; N/A     ;
; Detection:d1|yCount[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[12]~reg0        ; N/A     ;
; Detection:d1|yCount[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[12]~reg0        ; N/A     ;
; Detection:d1|yCount[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[13]~reg0        ; N/A     ;
; Detection:d1|yCount[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[13]~reg0        ; N/A     ;
; Detection:d1|yCount[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[14]~reg0        ; N/A     ;
; Detection:d1|yCount[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[14]~reg0        ; N/A     ;
; Detection:d1|yCount[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[15]~reg0        ; N/A     ;
; Detection:d1|yCount[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[15]~reg0        ; N/A     ;
; Detection:d1|yCount[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[16]~reg0        ; N/A     ;
; Detection:d1|yCount[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[16]~reg0        ; N/A     ;
; Detection:d1|yCount[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[17]~reg0        ; N/A     ;
; Detection:d1|yCount[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[17]~reg0        ; N/A     ;
; Detection:d1|yCount[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[18]~reg0        ; N/A     ;
; Detection:d1|yCount[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[18]~reg0        ; N/A     ;
; Detection:d1|yCount[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[19]~reg0        ; N/A     ;
; Detection:d1|yCount[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[19]~reg0        ; N/A     ;
; Detection:d1|yCount[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[1]~reg0         ; N/A     ;
; Detection:d1|yCount[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[1]~reg0         ; N/A     ;
; Detection:d1|yCount[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[2]~reg0         ; N/A     ;
; Detection:d1|yCount[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[2]~reg0         ; N/A     ;
; Detection:d1|yCount[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[3]~reg0         ; N/A     ;
; Detection:d1|yCount[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[3]~reg0         ; N/A     ;
; Detection:d1|yCount[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[4]~reg0         ; N/A     ;
; Detection:d1|yCount[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[4]~reg0         ; N/A     ;
; Detection:d1|yCount[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[5]~reg0         ; N/A     ;
; Detection:d1|yCount[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[5]~reg0         ; N/A     ;
; Detection:d1|yCount[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[6]~reg0         ; N/A     ;
; Detection:d1|yCount[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[6]~reg0         ; N/A     ;
; Detection:d1|yCount[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[7]~reg0         ; N/A     ;
; Detection:d1|yCount[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[7]~reg0         ; N/A     ;
; Detection:d1|yCount[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[8]~reg0         ; N/A     ;
; Detection:d1|yCount[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[8]~reg0         ; N/A     ;
; Detection:d1|yCount[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[9]~reg0         ; N/A     ;
; Detection:d1|yCount[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Detection:d1|yCount[9]~reg0         ; N/A     ;
; CLOCK_50                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CLOCK_50                            ; N/A     ;
; KEY[3]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[3]                              ; N/A     ;
; KEY[3]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[3]                              ; N/A     ;
; VGA_VS                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|oVGA_V_SYNC       ; N/A     ;
; VGA_VS                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; VGA_Controller:u1|oVGA_V_SYNC       ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
+-------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2303  ; 154              ; 2561                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 1938  ; 127              ; 821                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 881   ; 59               ; 426                            ; 0                              ;
;     -- 3 input functions                    ; 657   ; 30               ; 250                            ; 0                              ;
;     -- <=2 input functions                  ; 400   ; 38               ; 145                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 1248  ; 119              ; 724                            ; 0                              ;
;     -- arithmetic mode                      ; 690   ; 8                ; 97                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 976   ; 91               ; 2251                           ; 0                              ;
;     -- Dedicated logic registers            ; 976   ; 91               ; 2251                           ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 313   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 54232 ; 0                ; 2080768                        ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 1                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 657   ; 134              ; 3453                           ; 1                              ;
;     -- Registered Input Connections         ; 562   ; 102              ; 2544                           ; 0                              ;
;     -- Output Connections                   ; 3235  ; 413              ; 34                             ; 563                            ;
;     -- Registered Output Connections        ; 164   ; 413              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 15036 ; 1108             ; 17110                          ; 565                            ;
;     -- Registered Connections               ; 6303  ; 876              ; 13413                          ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 186   ; 123              ; 3019                           ; 564                            ;
;     -- sld_hub:auto_hub                     ; 123   ; 20               ; 404                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 3019  ; 404              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 564   ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 33    ; 45               ; 450                            ; 1                              ;
;     -- Output Ports                         ; 316   ; 62               ; 269                            ; 2                              ;
;     -- Bidir Ports                          ; 93    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 4                ; 261                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 29               ; 255                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0                ; 10                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 22                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 25               ; 131                            ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 30               ; 145                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 29               ; 257                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                              ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                              ; Partition ; Type          ; Location ; Status                                     ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK_27                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_27                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_27~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[0]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[1]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CAS_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CKE                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CLK                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CS_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[2]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[2]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[2]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[3]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[3]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[3]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[16]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[16]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[16]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[17]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[17]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[17]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[18]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[18]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[18]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[19]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[19]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[19]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[20]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[20]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[20]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[21]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[21]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[21]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[22]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[22]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[22]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[23]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[23]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[23]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[24]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[24]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[24]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[25]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[25]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[25]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[26]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[26]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[26]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[27]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[27]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[27]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[28]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[28]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[28]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[29]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[29]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[29]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[30]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[30]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[30]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[31]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[31]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[31]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_RAS_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_WE_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; EXT_CLOCK                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- EXT_CLOCK                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- EXT_CLOCK~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[0]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[0]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[0]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[10]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[10]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[10]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[11]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[11]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[11]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[12]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[12]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[12]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[13]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[13]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[13]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[14]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[14]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[14]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[15]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[15]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[15]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[16]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[16]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[16]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[17]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[17]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[17]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[18]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[18]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[18]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[19]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[19]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[19]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[1]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[1]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[1]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[20]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[20]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[20]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[21]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[21]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[21]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[2]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[2]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[2]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[3]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[3]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[3]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[4]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[4]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[4]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[5]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[5]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[5]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[6]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[6]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[6]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[7]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[7]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[7]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[8]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[8]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[8]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_ADDR[9]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[9]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[9]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_CE_N                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_CE_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_CE_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_DQ[0]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[0]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[0]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FL_DQ[1]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[1]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[1]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FL_DQ[2]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[2]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[2]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FL_DQ[3]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[3]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[3]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FL_DQ[4]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[4]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[4]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FL_DQ[5]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[5]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[5]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FL_DQ[6]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[6]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[6]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FL_DQ[7]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[7]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[7]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FL_OE_N                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_OE_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_OE_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_RST_N                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_RST_N                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_RST_N~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_WE_N                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_WE_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_WE_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[0]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[0]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[0]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[10]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[10]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[10]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[11]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[11]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[11]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[12]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[12]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[12]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[13]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[13]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[13]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[14]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[14]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[14]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[15]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[15]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[15]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[16]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[16]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[16]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[17]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[17]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[17]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[18]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[18]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[18]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[19]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[19]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[19]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[1]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[1]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[1]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[20]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[20]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[20]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[21]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[21]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[21]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[22]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[22]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[22]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[23]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[23]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[23]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[24]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[24]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[24]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[25]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[25]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[25]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[26]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[26]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[26]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[27]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[27]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[27]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[28]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[28]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[28]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[29]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[29]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[29]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[2]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[2]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[2]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[30]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[30]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[30]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[31]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[31]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[31]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[32]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[32]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[32]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[33]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[33]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[33]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[34]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[34]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[34]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[35]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[35]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[35]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[3]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[3]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[3]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[4]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[4]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[4]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[5]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[5]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[5]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[6]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[6]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[6]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[7]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[7]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[7]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[8]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[8]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[8]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[9]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[9]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[9]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; I2C_SCLK                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- I2C_SCLK                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- I2C_SCLK~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; I2C_SDAT                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- I2C_SDAT                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_SDAT~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; IRDA_RXD                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IRDA_RXD                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRDA_RXD~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; IRDA_TXD                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IRDA_TXD                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IRDA_TXD~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[1]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[2]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[3]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[7]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[8]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[10]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[10]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[10]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[11]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[11]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[11]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[12]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[12]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[12]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[13]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[13]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[13]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[14]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[14]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[14]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[15]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[15]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[15]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[16]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[16]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[16]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[17]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[17]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[17]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[7]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[8]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[9]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[0]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[10]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[10]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[10]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[11]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[11]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[11]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[12]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[12]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[12]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[13]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[13]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[13]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[14]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[14]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[14]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[15]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[15]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[15]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[16]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[16]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[16]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[17]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[17]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[17]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[1]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[2]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[2]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[2]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[3]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[3]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[3]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[4]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[4]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[4]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[5]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[5]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[5]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[6]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[6]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[6]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[7]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[7]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[7]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[8]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[8]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[8]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_ADDR[9]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[9]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[9]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_CE_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_CE_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_CE_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[0]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[0]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[0]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[10]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[10]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[10]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[11]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[11]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[11]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[12]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[12]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[12]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[13]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[13]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[13]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[14]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[14]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[14]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[15]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[15]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[15]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[1]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[1]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[1]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[2]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[2]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[2]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[3]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[3]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[3]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[4]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[4]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[4]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[5]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[5]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[5]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[6]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[6]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[6]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[7]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[7]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[7]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[8]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[8]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[8]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_DQ[9]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[9]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[9]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_LB_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_LB_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_LB_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_OE_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_OE_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_OE_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_UB_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_UB_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_UB_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SRAM_WE_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_WE_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_WE_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[0]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[10]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[10]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[10]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[11]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[11]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[11]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[12]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[12]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[12]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[13]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[13]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[13]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[14]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[14]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[14]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[15]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[15]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[15]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[16]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[16]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[16]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[17]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[17]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[17]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[1]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[2]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[3]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[4]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[5]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[6]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[7]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[8]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[9]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TCK                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TCK                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TCK~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TCS                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TCS                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TCS~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TDI                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TDI                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TDI~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TDO                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- TDO                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- TDO~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; UART_RXD                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RXD                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RXD~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; UART_TXD                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_TXD                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_TXD~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_BLANK_N                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_BLANK_N                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[7]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_CLK                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_CLK                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[7]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_HS                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[7]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_SYNC_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_SYNC_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_VS                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_VGA_VS              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_0_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_1_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_2_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_3_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_4_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_5_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_6_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_7_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_8_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_X_9_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_0_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_1_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_2_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_3_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_4_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_5_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_6_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_7_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_8_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_Y_9_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_0_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_10_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_11_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_12_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_13_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_14_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_15_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_16_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_17_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_18_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_19_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_1_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_2_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_3_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_4_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_5_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_6_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_7_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_8_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_frame_9_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_0_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_10_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_1_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_2_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_3_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_4_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_5_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_6_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_7_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_8_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posXX_9_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_0_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_10_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_1_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_2_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_3_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_4_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_5_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_6_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_7_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_8_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posX_9_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_0_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_10_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_1_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_2_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_3_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_4_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_5_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_6_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_7_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_8_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posYY_9_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_0_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_10_            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_1_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_2_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_3_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_4_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_5_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_6_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_7_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_8_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_posY_9_             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_0_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_10_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_11_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_12_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_13_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_14_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_15_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_16_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_17_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_18_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_19_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_1_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_2_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_3_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_4_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_5_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_6_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_7_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_8_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_xCount_9_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_0_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_10_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_11_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_12_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_13_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_14_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_15_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_16_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_17_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_18_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_19_          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_1_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_2_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_3_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_4_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_5_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_6_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_7_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_8_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.d1_yCount_9_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimated Total logic elements              ; 4,996          ;
;                                             ;                ;
; Total combinational functions               ; 2886           ;
; Logic element usage by number of LUT inputs ;                ;
;     -- 4 input functions                    ; 1366           ;
;     -- 3 input functions                    ; 937            ;
;     -- <=2 input functions                  ; 583            ;
;                                             ;                ;
; Logic elements by mode                      ;                ;
;     -- normal mode                          ; 2091           ;
;     -- arithmetic mode                      ; 795            ;
;                                             ;                ;
; Total registers                             ; 3318           ;
;     -- Dedicated logic registers            ; 3318           ;
;     -- I/O registers                        ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 313            ;
; Total memory bits                           ; 2135000        ;
;                                             ;                ;
; Embedded Multiplier 9-bit elements          ; 0              ;
;                                             ;                ;
; Total PLLs                                  ; 1              ;
;     -- PLLs                                 ; 1              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1809           ;
; Total fan-out                               ; 29103          ;
; Average fan-out                             ; 4.01           ;
+---------------------------------------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_2pn:auto_generated|altsyncram_mq81:altsyncram2|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; 1278         ; 20           ; 1278         ; 20           ; 25560   ; None ;
; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_87o1:auto_generated|altsyncram_gr81:fifo_ram|ALTSYNCRAM                                                                   ; AUTO ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192    ; None ;
; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_87o1:auto_generated|altsyncram_gr81:fifo_ram|ALTSYNCRAM                                                                   ; AUTO ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192    ; None ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_87o1:auto_generated|altsyncram_gr81:fifo_ram|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192    ; None ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_87o1:auto_generated|altsyncram_gr81:fifo_ram|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192    ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_sh24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16384        ; 127          ; 16384        ; 127          ; 2080768 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Mon Apr 24 21:15:27 2017
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE2_CCD -c DE2_CCD --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 287 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 17 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK_27" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 126
    Warning (15610): No output dependent on input pin "EXT_CLOCK" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 128
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 132
    Warning (15610): No output dependent on input pin "UART_RXD" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 147
    Warning (15610): No output dependent on input pin "IRDA_RXD" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 150
    Warning (15610): No output dependent on input pin "TDI" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 182
    Warning (15610): No output dependent on input pin "TCK" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 183
    Warning (15610): No output dependent on input pin "TCS" File: C:/Users/William/Desktop/ECE385/FinalProject/DE2_CCD/DE2_CCD.v Line: 184
Info (21057): Implemented 5711 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 33 input pins
    Info (21059): Implemented 191 output pins
    Info (21060): Implemented 93 bidirectional pins
    Info (21061): Implemented 5062 logic cells
    Info (21064): Implemented 330 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 607 megabytes
    Info: Processing ended: Mon Apr 24 21:15:29 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


