Analysis & Synthesis report for DUT
Tue Jul 26 22:31:19 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. Registers Protected by Synthesis
 11. General Register Statistics
 12. Registers Packed Into Inferred Megafunctions
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Source assignments for Top-level Entity: |DUT
 15. Source assignments for altshift_taps:pipe_rtl_0|shift_taps_h6m:auto_generated|altsyncram_8e81:altsyncram2
 16. Parameter Settings for User Entity Instance: Top-level Entity: |DUT
 17. Parameter Settings for Inferred Entity Instance: altshift_taps:pipe_rtl_0
 18. Parameter Settings for Inferred Entity Instance: lpm_mult:Mult0
 19. altshift_taps Parameter Settings by Entity Instance
 20. lpm_mult Parameter Settings by Entity Instance
 21. Post-Synthesis Netlist Statistics for Top Partition
 22. Elapsed Time Per Partition
 23. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Jul 26 22:31:19 2022       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; DUT                                         ;
; Top-level Entity Name              ; DUT                                         ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 615                                         ;
;     Total combinational functions  ; 561                                         ;
;     Dedicated logic registers      ; 435                                         ;
; Total registers                    ; 435                                         ;
; Total pins                         ; 41                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 72                                          ;
; Embedded Multiplier 9-bit elements ; 2                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; DUT                ; DUT                ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                            ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                        ; Library ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------------------+---------+
; DUT.v                            ; yes             ; Auto-Found Verilog HDL File  ; /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v                    ;         ;
; altshift_taps.tdf                ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/altshift_taps.tdf ;         ;
; altdpram.inc                     ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/altdpram.inc      ;         ;
; lpm_counter.inc                  ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/lpm_counter.inc   ;         ;
; lpm_compare.inc                  ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/lpm_compare.inc   ;         ;
; lpm_constant.inc                 ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/lpm_constant.inc  ;         ;
; db/shift_taps_h6m.tdf            ; yes             ; Auto-Generated Megafunction  ; /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/db/shift_taps_h6m.tdf    ;         ;
; db/altsyncram_8e81.tdf           ; yes             ; Auto-Generated Megafunction  ; /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/db/altsyncram_8e81.tdf   ;         ;
; db/cntr_7pf.tdf                  ; yes             ; Auto-Generated Megafunction  ; /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/db/cntr_7pf.tdf          ;         ;
; lpm_mult.tdf                     ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/lpm_mult.tdf      ;         ;
; aglobal201.inc                   ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/aglobal201.inc    ;         ;
; lpm_add_sub.inc                  ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/lpm_add_sub.inc   ;         ;
; multcore.inc                     ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/multcore.inc      ;         ;
; bypassff.inc                     ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/bypassff.inc      ;         ;
; altshift.inc                     ; yes             ; Megafunction                 ; /home/ubuintu/intelFPGA_lite/20.1/quartus/libraries/megafunctions/altshift.inc      ;         ;
; db/mult_c6t.tdf                  ; yes             ; Auto-Generated Megafunction  ; /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/db/mult_c6t.tdf          ;         ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                 ;
+---------------------------------------------+---------------+
; Resource                                    ; Usage         ;
+---------------------------------------------+---------------+
; Estimated Total logic elements              ; 615           ;
;                                             ;               ;
; Total combinational functions               ; 561           ;
; Logic element usage by number of LUT inputs ;               ;
;     -- 4 input functions                    ; 73            ;
;     -- 3 input functions                    ; 119           ;
;     -- <=2 input functions                  ; 369           ;
;                                             ;               ;
; Logic elements by mode                      ;               ;
;     -- normal mode                          ; 458           ;
;     -- arithmetic mode                      ; 103           ;
;                                             ;               ;
; Total registers                             ; 435           ;
;     -- Dedicated logic registers            ; 435           ;
;     -- I/O registers                        ; 0             ;
;                                             ;               ;
; I/O pins                                    ; 41            ;
; Total memory bits                           ; 72            ;
;                                             ;               ;
; Embedded Multiplier 9-bit elements          ; 2             ;
;                                             ;               ;
; Maximum fan-out node                        ; sys_clk~input ;
; Maximum fan-out                             ; 377           ;
; Total fan-out                               ; 2767          ;
; Average fan-out                             ; 2.52          ;
+---------------------------------------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                          ;
+----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node             ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                     ; Entity Name     ; Library Name ;
+----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------------------+-----------------+--------------+
; |DUT                                   ; 561 (559)           ; 435 (433)                 ; 72          ; 2            ; 0       ; 1         ; 41   ; 0            ; |DUT                                                                                    ; DUT             ; work         ;
;    |altshift_taps:pipe_rtl_0|          ; 2 (0)               ; 2 (0)                     ; 72          ; 0            ; 0       ; 0         ; 0    ; 0            ; |DUT|altshift_taps:pipe_rtl_0                                                           ; altshift_taps   ; work         ;
;       |shift_taps_h6m:auto_generated|  ; 2 (0)               ; 2 (0)                     ; 72          ; 0            ; 0       ; 0         ; 0    ; 0            ; |DUT|altshift_taps:pipe_rtl_0|shift_taps_h6m:auto_generated                             ; shift_taps_h6m  ; work         ;
;          |altsyncram_8e81:altsyncram2| ; 0 (0)               ; 0 (0)                     ; 72          ; 0            ; 0       ; 0         ; 0    ; 0            ; |DUT|altshift_taps:pipe_rtl_0|shift_taps_h6m:auto_generated|altsyncram_8e81:altsyncram2 ; altsyncram_8e81 ; work         ;
;          |cntr_7pf:cntr1|              ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DUT|altshift_taps:pipe_rtl_0|shift_taps_h6m:auto_generated|cntr_7pf:cntr1              ; cntr_7pf        ; work         ;
;    |lpm_mult:Mult0|                    ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |DUT|lpm_mult:Mult0                                                                     ; lpm_mult        ; work         ;
;       |mult_c6t:auto_generated|        ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |DUT|lpm_mult:Mult0|mult_c6t:auto_generated                                             ; mult_c6t        ; work         ;
+----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                          ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+-----------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; altshift_taps:pipe_rtl_0|shift_taps_h6m:auto_generated|altsyncram_8e81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 4            ; 18           ; 4            ; 18           ; 72   ; None ;
+-----------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 1           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 2           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Protected by Synthesis                                                                                                                           ;
+--------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; Register Name                              ; Protected by Synthesis Attribute or Preserve Register Assignment ; Not to be Touched by Netlist Optimizations ;
+--------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; acc2[0]                                    ; yes                                                              ; yes                                        ;
; acc2[1]                                    ; yes                                                              ; yes                                        ;
; acc2[2]                                    ; yes                                                              ; yes                                        ;
; acc2[3]                                    ; yes                                                              ; yes                                        ;
; acc2[4]                                    ; yes                                                              ; yes                                        ;
; acc2[5]                                    ; yes                                                              ; yes                                        ;
; acc2[6]                                    ; yes                                                              ; yes                                        ;
; acc2[7]                                    ; yes                                                              ; yes                                        ;
; acc2[8]                                    ; yes                                                              ; yes                                        ;
; acc2[9]                                    ; yes                                                              ; yes                                        ;
; acc2[10]                                   ; yes                                                              ; yes                                        ;
; acc2[11]                                   ; yes                                                              ; yes                                        ;
; acc2[12]                                   ; yes                                                              ; yes                                        ;
; acc2[13]                                   ; yes                                                              ; yes                                        ;
; acc2[14]                                   ; yes                                                              ; yes                                        ;
; acc2[15]                                   ; yes                                                              ; yes                                        ;
; acc2[16]                                   ; yes                                                              ; yes                                        ;
; acc2[17]                                   ; yes                                                              ; yes                                        ;
; acc[0]                                     ; yes                                                              ; yes                                        ;
; acc[1]                                     ; yes                                                              ; yes                                        ;
; acc[2]                                     ; yes                                                              ; yes                                        ;
; acc[3]                                     ; yes                                                              ; yes                                        ;
; acc[4]                                     ; yes                                                              ; yes                                        ;
; acc[5]                                     ; yes                                                              ; yes                                        ;
; acc[6]                                     ; yes                                                              ; yes                                        ;
; acc[7]                                     ; yes                                                              ; yes                                        ;
; acc[8]                                     ; yes                                                              ; yes                                        ;
; acc[9]                                     ; yes                                                              ; yes                                        ;
; acc[10]                                    ; yes                                                              ; yes                                        ;
; acc[11]                                    ; yes                                                              ; yes                                        ;
; acc[12]                                    ; yes                                                              ; yes                                        ;
; acc[13]                                    ; yes                                                              ; yes                                        ;
; acc[14]                                    ; yes                                                              ; yes                                        ;
; acc[15]                                    ; yes                                                              ; yes                                        ;
; acc[16]                                    ; yes                                                              ; yes                                        ;
; acc[17]                                    ; yes                                                              ; yes                                        ;
; cnt[0]                                     ; yes                                                              ; yes                                        ;
; cnt[1]                                     ; yes                                                              ; yes                                        ;
; sum_lvl_2[0]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[1]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[2]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[3]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[4]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[5]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[6]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[7]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[8]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[9]                               ; yes                                                              ; yes                                        ;
; sum_lvl_2[10]                              ; yes                                                              ; yes                                        ;
; sum_lvl_2[11]                              ; yes                                                              ; yes                                        ;
; sum_lvl_2[12]                              ; yes                                                              ; yes                                        ;
; sum_lvl_2[13]                              ; yes                                                              ; yes                                        ;
; sum_lvl_2[14]                              ; yes                                                              ; yes                                        ;
; sum_lvl_2[15]                              ; yes                                                              ; yes                                        ;
; sum_lvl_2[16]                              ; yes                                                              ; yes                                        ;
; sum_lvl_2[17]                              ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][1]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][2]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][3]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][4]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][5]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][6]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][7]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][8]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][9]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][10]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][11]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][12]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][13]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][14]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][15]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][16]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[7][17]                           ; yes                                                              ; yes                                        ;
; x[7][1]                                    ; yes                                                              ; yes                                        ;
; x[7][2]                                    ; yes                                                              ; yes                                        ;
; x[7][3]                                    ; yes                                                              ; yes                                        ;
; x[7][4]                                    ; yes                                                              ; yes                                        ;
; x[7][5]                                    ; yes                                                              ; yes                                        ;
; x[7][6]                                    ; yes                                                              ; yes                                        ;
; x[7][7]                                    ; yes                                                              ; yes                                        ;
; x[7][8]                                    ; yes                                                              ; yes                                        ;
; x[7][9]                                    ; yes                                                              ; yes                                        ;
; x[7][10]                                   ; yes                                                              ; yes                                        ;
; x[7][11]                                   ; yes                                                              ; yes                                        ;
; x[7][12]                                   ; yes                                                              ; yes                                        ;
; x[7][13]                                   ; yes                                                              ; yes                                        ;
; x[7][14]                                   ; yes                                                              ; yes                                        ;
; x[7][15]                                   ; yes                                                              ; yes                                        ;
; x[7][16]                                   ; yes                                                              ; yes                                        ;
; x[7][17]                                   ; yes                                                              ; yes                                        ;
; x[6][1]                                    ; yes                                                              ; yes                                        ;
; x[6][2]                                    ; yes                                                              ; yes                                        ;
; x[6][3]                                    ; yes                                                              ; yes                                        ;
; x[6][4]                                    ; yes                                                              ; yes                                        ;
; x[6][5]                                    ; yes                                                              ; yes                                        ;
; x[6][6]                                    ; yes                                                              ; yes                                        ;
; x[6][7]                                    ; yes                                                              ; yes                                        ;
; x[6][8]                                    ; yes                                                              ; yes                                        ;
; x[6][9]                                    ; yes                                                              ; yes                                        ;
; x[6][10]                                   ; yes                                                              ; yes                                        ;
; x[6][11]                                   ; yes                                                              ; yes                                        ;
; x[6][12]                                   ; yes                                                              ; yes                                        ;
; x[6][13]                                   ; yes                                                              ; yes                                        ;
; x[6][14]                                   ; yes                                                              ; yes                                        ;
; x[6][15]                                   ; yes                                                              ; yes                                        ;
; x[6][16]                                   ; yes                                                              ; yes                                        ;
; x[6][17]                                   ; yes                                                              ; yes                                        ;
; x[5][1]                                    ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][0]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][0]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][0]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][0]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][1]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][1]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][1]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][1]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][2]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][2]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][2]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][2]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][3]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][3]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][3]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][3]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][4]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][4]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][4]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][4]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][5]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][5]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][5]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][5]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][6]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][6]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][6]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][6]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][7]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][7]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][7]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][7]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][8]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][8]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][8]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][8]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][9]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][9]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][9]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][9]                            ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][10]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][10]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][10]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][10]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][11]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][11]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][11]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][11]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][12]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][12]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][12]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][12]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][13]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][13]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][13]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][13]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][14]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][14]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][14]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][14]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][15]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][15]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][15]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][15]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][16]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][16]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][16]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][16]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[4][17]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[2][17]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[0][17]                           ; yes                                                              ; yes                                        ;
; sum_lvl_1[6][17]                           ; yes                                                              ; yes                                        ;
; x[5][2]                                    ; yes                                                              ; yes                                        ;
; x[5][3]                                    ; yes                                                              ; yes                                        ;
; x[5][4]                                    ; yes                                                              ; yes                                        ;
; x[5][5]                                    ; yes                                                              ; yes                                        ;
; x[5][6]                                    ; yes                                                              ; yes                                        ;
; x[5][7]                                    ; yes                                                              ; yes                                        ;
; x[5][8]                                    ; yes                                                              ; yes                                        ;
; x[5][9]                                    ; yes                                                              ; yes                                        ;
; x[5][10]                                   ; yes                                                              ; yes                                        ;
; x[5][11]                                   ; yes                                                              ; yes                                        ;
; x[5][12]                                   ; yes                                                              ; yes                                        ;
; x[5][13]                                   ; yes                                                              ; yes                                        ;
; x[5][14]                                   ; yes                                                              ; yes                                        ;
; x[5][15]                                   ; yes                                                              ; yes                                        ;
; x[5][16]                                   ; yes                                                              ; yes                                        ;
; x[5][17]                                   ; yes                                                              ; yes                                        ;
; x[4][1]                                    ; yes                                                              ; yes                                        ;
; x[10][0]                                   ; yes                                                              ; yes                                        ;
; x[4][0]                                    ; yes                                                              ; yes                                        ;
; x[12][0]                                   ; yes                                                              ; yes                                        ;
; x[2][0]                                    ; yes                                                              ; yes                                        ;
; x[14][0]                                   ; yes                                                              ; yes                                        ;
; x[0][0]                                    ; yes                                                              ; yes                                        ;
; x[8][0]                                    ; yes                                                              ; yes                                        ;
; x[6][0]                                    ; yes                                                              ; yes                                        ;
; x[12][1]                                   ; yes                                                              ; yes                                        ;
; x[2][1]                                    ; yes                                                              ; yes                                        ;
; x[10][1]                                   ; yes                                                              ; yes                                        ;
; x[0][1]                                    ; yes                                                              ; yes                                        ;
; x[14][1]                                   ; yes                                                              ; yes                                        ;
; x[8][1]                                    ; yes                                                              ; yes                                        ;
; x[10][2]                                   ; yes                                                              ; yes                                        ;
; x[4][2]                                    ; yes                                                              ; yes                                        ;
; x[12][2]                                   ; yes                                                              ; yes                                        ;
; x[2][2]                                    ; yes                                                              ; yes                                        ;
; x[0][2]                                    ; yes                                                              ; yes                                        ;
; x[14][2]                                   ; yes                                                              ; yes                                        ;
; x[8][2]                                    ; yes                                                              ; yes                                        ;
; x[12][3]                                   ; yes                                                              ; yes                                        ;
; x[2][3]                                    ; yes                                                              ; yes                                        ;
; x[10][3]                                   ; yes                                                              ; yes                                        ;
; x[4][3]                                    ; yes                                                              ; yes                                        ;
; x[0][3]                                    ; yes                                                              ; yes                                        ;
; x[14][3]                                   ; yes                                                              ; yes                                        ;
; x[8][3]                                    ; yes                                                              ; yes                                        ;
; x[10][4]                                   ; yes                                                              ; yes                                        ;
; x[4][4]                                    ; yes                                                              ; yes                                        ;
; x[12][4]                                   ; yes                                                              ; yes                                        ;
; x[2][4]                                    ; yes                                                              ; yes                                        ;
; x[0][4]                                    ; yes                                                              ; yes                                        ;
; x[14][4]                                   ; yes                                                              ; yes                                        ;
; x[8][4]                                    ; yes                                                              ; yes                                        ;
; x[12][5]                                   ; yes                                                              ; yes                                        ;
; x[2][5]                                    ; yes                                                              ; yes                                        ;
; x[10][5]                                   ; yes                                                              ; yes                                        ;
; x[4][5]                                    ; yes                                                              ; yes                                        ;
; x[0][5]                                    ; yes                                                              ; yes                                        ;
; x[14][5]                                   ; yes                                                              ; yes                                        ;
; x[8][5]                                    ; yes                                                              ; yes                                        ;
; x[10][6]                                   ; yes                                                              ; yes                                        ;
; x[4][6]                                    ; yes                                                              ; yes                                        ;
; x[12][6]                                   ; yes                                                              ; yes                                        ;
; x[2][6]                                    ; yes                                                              ; yes                                        ;
; x[0][6]                                    ; yes                                                              ; yes                                        ;
; x[14][6]                                   ; yes                                                              ; yes                                        ;
; x[8][6]                                    ; yes                                                              ; yes                                        ;
; x[12][7]                                   ; yes                                                              ; yes                                        ;
; x[2][7]                                    ; yes                                                              ; yes                                        ;
; x[10][7]                                   ; yes                                                              ; yes                                        ;
; x[4][7]                                    ; yes                                                              ; yes                                        ;
; x[0][7]                                    ; yes                                                              ; yes                                        ;
; x[14][7]                                   ; yes                                                              ; yes                                        ;
; x[8][7]                                    ; yes                                                              ; yes                                        ;
; x[10][8]                                   ; yes                                                              ; yes                                        ;
; x[4][8]                                    ; yes                                                              ; yes                                        ;
; x[12][8]                                   ; yes                                                              ; yes                                        ;
; x[2][8]                                    ; yes                                                              ; yes                                        ;
; x[0][8]                                    ; yes                                                              ; yes                                        ;
; x[14][8]                                   ; yes                                                              ; yes                                        ;
; x[8][8]                                    ; yes                                                              ; yes                                        ;
; x[12][9]                                   ; yes                                                              ; yes                                        ;
; x[2][9]                                    ; yes                                                              ; yes                                        ;
; x[10][9]                                   ; yes                                                              ; yes                                        ;
; x[4][9]                                    ; yes                                                              ; yes                                        ;
; x[0][9]                                    ; yes                                                              ; yes                                        ;
; x[14][9]                                   ; yes                                                              ; yes                                        ;
; x[8][9]                                    ; yes                                                              ; yes                                        ;
; x[10][10]                                  ; yes                                                              ; yes                                        ;
; x[4][10]                                   ; yes                                                              ; yes                                        ;
; x[12][10]                                  ; yes                                                              ; yes                                        ;
; x[2][10]                                   ; yes                                                              ; yes                                        ;
; x[0][10]                                   ; yes                                                              ; yes                                        ;
; x[14][10]                                  ; yes                                                              ; yes                                        ;
; x[8][10]                                   ; yes                                                              ; yes                                        ;
; x[12][11]                                  ; yes                                                              ; yes                                        ;
; x[2][11]                                   ; yes                                                              ; yes                                        ;
; x[10][11]                                  ; yes                                                              ; yes                                        ;
; x[4][11]                                   ; yes                                                              ; yes                                        ;
; x[0][11]                                   ; yes                                                              ; yes                                        ;
; x[14][11]                                  ; yes                                                              ; yes                                        ;
; x[8][11]                                   ; yes                                                              ; yes                                        ;
; x[10][12]                                  ; yes                                                              ; yes                                        ;
; x[4][12]                                   ; yes                                                              ; yes                                        ;
; x[12][12]                                  ; yes                                                              ; yes                                        ;
; x[2][12]                                   ; yes                                                              ; yes                                        ;
; x[0][12]                                   ; yes                                                              ; yes                                        ;
; x[14][12]                                  ; yes                                                              ; yes                                        ;
; x[8][12]                                   ; yes                                                              ; yes                                        ;
; x[12][13]                                  ; yes                                                              ; yes                                        ;
; x[2][13]                                   ; yes                                                              ; yes                                        ;
; x[10][13]                                  ; yes                                                              ; yes                                        ;
; x[4][13]                                   ; yes                                                              ; yes                                        ;
; x[0][13]                                   ; yes                                                              ; yes                                        ;
; x[14][13]                                  ; yes                                                              ; yes                                        ;
; x[8][13]                                   ; yes                                                              ; yes                                        ;
; x[10][14]                                  ; yes                                                              ; yes                                        ;
; x[4][14]                                   ; yes                                                              ; yes                                        ;
; x[12][14]                                  ; yes                                                              ; yes                                        ;
; x[2][14]                                   ; yes                                                              ; yes                                        ;
; x[0][14]                                   ; yes                                                              ; yes                                        ;
; x[14][14]                                  ; yes                                                              ; yes                                        ;
; x[8][14]                                   ; yes                                                              ; yes                                        ;
; x[12][15]                                  ; yes                                                              ; yes                                        ;
; x[2][15]                                   ; yes                                                              ; yes                                        ;
; x[10][15]                                  ; yes                                                              ; yes                                        ;
; x[4][15]                                   ; yes                                                              ; yes                                        ;
; x[0][15]                                   ; yes                                                              ; yes                                        ;
; x[14][15]                                  ; yes                                                              ; yes                                        ;
; x[8][15]                                   ; yes                                                              ; yes                                        ;
; x[10][16]                                  ; yes                                                              ; yes                                        ;
; x[4][16]                                   ; yes                                                              ; yes                                        ;
; x[12][16]                                  ; yes                                                              ; yes                                        ;
; x[2][16]                                   ; yes                                                              ; yes                                        ;
; x[0][16]                                   ; yes                                                              ; yes                                        ;
; x[14][16]                                  ; yes                                                              ; yes                                        ;
; x[8][16]                                   ; yes                                                              ; yes                                        ;
; x[10][17]                                  ; yes                                                              ; yes                                        ;
; x[4][17]                                   ; yes                                                              ; yes                                        ;
; x[12][17]                                  ; yes                                                              ; yes                                        ;
; x[2][17]                                   ; yes                                                              ; yes                                        ;
; x[0][17]                                   ; yes                                                              ; yes                                        ;
; x[14][17]                                  ; yes                                                              ; yes                                        ;
; x[8][17]                                   ; yes                                                              ; yes                                        ;
; x[3][1]                                    ; yes                                                              ; yes                                        ;
; x[9][0]                                    ; yes                                                              ; yes                                        ;
; x[3][0]                                    ; yes                                                              ; yes                                        ;
; x[11][0]                                   ; yes                                                              ; yes                                        ;
; x[1][0]                                    ; yes                                                              ; yes                                        ;
; x[13][0]                                   ; yes                                                              ; yes                                        ;
; x[7][0]                                    ; yes                                                              ; yes                                        ;
; x[5][0]                                    ; yes                                                              ; yes                                        ;
; x[11][1]                                   ; yes                                                              ; yes                                        ;
; x[1][1]                                    ; yes                                                              ; yes                                        ;
; x[9][1]                                    ; yes                                                              ; yes                                        ;
; x[13][1]                                   ; yes                                                              ; yes                                        ;
; x[9][2]                                    ; yes                                                              ; yes                                        ;
; x[3][2]                                    ; yes                                                              ; yes                                        ;
; x[11][2]                                   ; yes                                                              ; yes                                        ;
; x[1][2]                                    ; yes                                                              ; yes                                        ;
; x[13][2]                                   ; yes                                                              ; yes                                        ;
; x[11][3]                                   ; yes                                                              ; yes                                        ;
; x[1][3]                                    ; yes                                                              ; yes                                        ;
; x[9][3]                                    ; yes                                                              ; yes                                        ;
; x[3][3]                                    ; yes                                                              ; yes                                        ;
; x[13][3]                                   ; yes                                                              ; yes                                        ;
; x[9][4]                                    ; yes                                                              ; yes                                        ;
; x[3][4]                                    ; yes                                                              ; yes                                        ;
; x[11][4]                                   ; yes                                                              ; yes                                        ;
; x[1][4]                                    ; yes                                                              ; yes                                        ;
; x[13][4]                                   ; yes                                                              ; yes                                        ;
; x[11][5]                                   ; yes                                                              ; yes                                        ;
; x[1][5]                                    ; yes                                                              ; yes                                        ;
; x[9][5]                                    ; yes                                                              ; yes                                        ;
; x[3][5]                                    ; yes                                                              ; yes                                        ;
; x[13][5]                                   ; yes                                                              ; yes                                        ;
; x[9][6]                                    ; yes                                                              ; yes                                        ;
; x[3][6]                                    ; yes                                                              ; yes                                        ;
; x[11][6]                                   ; yes                                                              ; yes                                        ;
; x[1][6]                                    ; yes                                                              ; yes                                        ;
; x[13][6]                                   ; yes                                                              ; yes                                        ;
; x[11][7]                                   ; yes                                                              ; yes                                        ;
; x[1][7]                                    ; yes                                                              ; yes                                        ;
; x[9][7]                                    ; yes                                                              ; yes                                        ;
; x[3][7]                                    ; yes                                                              ; yes                                        ;
; x[13][7]                                   ; yes                                                              ; yes                                        ;
; x[9][8]                                    ; yes                                                              ; yes                                        ;
; x[3][8]                                    ; yes                                                              ; yes                                        ;
; x[11][8]                                   ; yes                                                              ; yes                                        ;
; x[1][8]                                    ; yes                                                              ; yes                                        ;
; x[13][8]                                   ; yes                                                              ; yes                                        ;
; x[11][9]                                   ; yes                                                              ; yes                                        ;
; x[1][9]                                    ; yes                                                              ; yes                                        ;
; x[9][9]                                    ; yes                                                              ; yes                                        ;
; x[3][9]                                    ; yes                                                              ; yes                                        ;
; x[13][9]                                   ; yes                                                              ; yes                                        ;
; x[9][10]                                   ; yes                                                              ; yes                                        ;
; x[3][10]                                   ; yes                                                              ; yes                                        ;
; x[11][10]                                  ; yes                                                              ; yes                                        ;
; x[1][10]                                   ; yes                                                              ; yes                                        ;
; x[13][10]                                  ; yes                                                              ; yes                                        ;
; x[11][11]                                  ; yes                                                              ; yes                                        ;
; x[1][11]                                   ; yes                                                              ; yes                                        ;
; x[9][11]                                   ; yes                                                              ; yes                                        ;
; x[3][11]                                   ; yes                                                              ; yes                                        ;
; x[13][11]                                  ; yes                                                              ; yes                                        ;
; x[9][12]                                   ; yes                                                              ; yes                                        ;
; x[3][12]                                   ; yes                                                              ; yes                                        ;
; x[11][12]                                  ; yes                                                              ; yes                                        ;
; x[1][12]                                   ; yes                                                              ; yes                                        ;
; x[13][12]                                  ; yes                                                              ; yes                                        ;
; x[11][13]                                  ; yes                                                              ; yes                                        ;
; x[1][13]                                   ; yes                                                              ; yes                                        ;
; x[9][13]                                   ; yes                                                              ; yes                                        ;
; x[3][13]                                   ; yes                                                              ; yes                                        ;
; x[13][13]                                  ; yes                                                              ; yes                                        ;
; x[9][14]                                   ; yes                                                              ; yes                                        ;
; x[3][14]                                   ; yes                                                              ; yes                                        ;
; x[11][14]                                  ; yes                                                              ; yes                                        ;
; x[1][14]                                   ; yes                                                              ; yes                                        ;
; x[13][14]                                  ; yes                                                              ; yes                                        ;
; x[11][15]                                  ; yes                                                              ; yes                                        ;
; x[1][15]                                   ; yes                                                              ; yes                                        ;
; x[9][15]                                   ; yes                                                              ; yes                                        ;
; x[3][15]                                   ; yes                                                              ; yes                                        ;
; x[13][15]                                  ; yes                                                              ; yes                                        ;
; x[9][16]                                   ; yes                                                              ; yes                                        ;
; x[3][16]                                   ; yes                                                              ; yes                                        ;
; x[11][16]                                  ; yes                                                              ; yes                                        ;
; x[1][16]                                   ; yes                                                              ; yes                                        ;
; x[13][16]                                  ; yes                                                              ; yes                                        ;
; x[9][17]                                   ; yes                                                              ; yes                                        ;
; x[3][17]                                   ; yes                                                              ; yes                                        ;
; x[11][17]                                  ; yes                                                              ; yes                                        ;
; x[1][17]                                   ; yes                                                              ; yes                                        ;
; x[13][17]                                  ; yes                                                              ; yes                                        ;
; Total number of protected registers is 415 ;                                                                  ;                                            ;
+--------------------------------------------+------------------------------------------------------------------+--------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 435   ;
; Number of registers using Synchronous Clear  ; 72    ;
; Number of registers using Synchronous Load   ; 19    ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 395   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------+
; Registers Packed Into Inferred Megafunctions  ;
+-------------------+--------------+------------+
; Register Name     ; Megafunction ; Type       ;
+-------------------+--------------+------------+
; pipe[0..5][0..17] ; pipe_rtl_0   ; SHIFT_TAPS ;
+-------------------+--------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; 3:1                ; 359 bits  ; 718 LEs       ; 359 LEs              ; 359 LEs                ; Yes        ; |DUT|x[14][14]             ;
; 4:1                ; 36 bits   ; 72 LEs        ; 72 LEs               ; 0 LEs                  ; No         ; |DUT|Mux27                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+


+----------------------------------------------------------------+
; Source assignments for Top-level Entity: |DUT                  ;
+------------------------------+-------+------+------------------+
; Assignment                   ; Value ; From ; To               ;
+------------------------------+-------+------+------------------+
; PRESERVE_REGISTER            ; on    ; -    ; cnt[0]           ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][14] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][13] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][12] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][11] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][10] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][9]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][8]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][7]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][6]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][5]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][4]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][3]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][2]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][17] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][16] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][15] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][14] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][13] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][12] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][11] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][10] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][9]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][8]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][7]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][6]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][5]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][4]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][3]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][2]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[4][0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][17] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][16] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][15] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][14] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][13] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][12] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][11] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][10] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][9]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][8]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][7]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][6]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][5]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][4]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][3]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][2]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[2][0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][17] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][16] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][15] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][14] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][13] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][12] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][11] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][10] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][9]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][8]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][7]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][6]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][5]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][4]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][3]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][2]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[17]    ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[16]    ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[15]    ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[14]    ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[13]    ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[12]    ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[11]    ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[10]    ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[9]     ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[8]     ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[7]     ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[6]     ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[5]     ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[4]     ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[3]     ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[2]     ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[1]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[17]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[16]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[15]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[14]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[13]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[12]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[11]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[10]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[9]           ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[8]           ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[7]           ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[6]           ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[5]           ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[4]           ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[3]           ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[2]           ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[1]           ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[0][0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_2[0]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc[0]           ;
; PRESERVE_REGISTER            ; on    ; -    ; acc2[0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][15] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][16] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[6][17] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][2]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][3]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][4]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][5]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][6]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][7]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][8]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][9]  ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][10] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][11] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][12] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][13] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][14] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][15] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][16] ;
; PRESERVE_REGISTER            ; on    ; -    ; sum_lvl_1[7][17] ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[1][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[2][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[3][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[4][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[5][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[6][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[7][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[8][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][0]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[9][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][0]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][1]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][2]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][3]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][4]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][5]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][6]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][7]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][8]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][9]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][10]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][11]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][12]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][13]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][14]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][15]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][16]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[10][17]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][0]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][1]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][2]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][3]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][4]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][5]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][6]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][7]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][8]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][9]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][10]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][11]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][12]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][13]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][14]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][15]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][16]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[11][17]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][0]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][1]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][2]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][3]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][4]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][5]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][6]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][7]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][8]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][9]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][10]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][11]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][12]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][13]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][14]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][15]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][16]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[12][17]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][0]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][1]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][2]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][3]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][4]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][5]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][6]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][7]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][8]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][9]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][10]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][11]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][12]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][13]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][14]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][15]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][16]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[13][17]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][0]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][1]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][2]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][3]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][4]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][5]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][6]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][7]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][8]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][9]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][10]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][11]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][12]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][13]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][14]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][15]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][16]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[14][17]        ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][1]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][2]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][3]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][4]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][5]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][6]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][7]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][8]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][9]          ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][10]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][11]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][12]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][13]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][14]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][15]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][16]         ;
; PRESERVE_REGISTER            ; on    ; -    ; x[0][17]         ;
; PRESERVE_REGISTER            ; on    ; -    ; cnt[1]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[33]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[33]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[32]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[32]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[31]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[31]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[30]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[30]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[29]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[29]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[28]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[28]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[27]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[27]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[26]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[26]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[25]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[25]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[24]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[24]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[23]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[23]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[22]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[22]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[21]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[21]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[20]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[20]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[19]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[19]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[18]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[18]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[17]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[17]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][0]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][0]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][1]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][1]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][2]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][2]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][3]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][3]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][4]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][4]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][5]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][5]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][6]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][6]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][7]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][7]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][8]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][8]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][9]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][9]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][10]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][10]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][11]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][11]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][12]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][12]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][13]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][13]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][14]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][14]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][15]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][15]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][16]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][16]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[0][17]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[0][17]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][0]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][0]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][1]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][1]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][2]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][2]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][3]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][3]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][4]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][4]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][5]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][5]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][6]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][6]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][7]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][7]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][8]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][8]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][9]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][9]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][10]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][10]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][11]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][11]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][12]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][12]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][13]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][13]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][14]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][14]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][15]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][15]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][16]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][16]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[2][17]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[2][17]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][0]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][0]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][1]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][1]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][2]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][2]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][3]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][3]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][4]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][4]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][5]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][5]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][6]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][6]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][7]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][7]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][8]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][8]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][9]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][9]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][10]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][10]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][11]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][11]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][12]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][12]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][13]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][13]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][14]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][14]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][15]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][15]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][16]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][16]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[4][17]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[4][17]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][0]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][0]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][1]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][1]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][2]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][2]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][3]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][3]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][4]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][4]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][5]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][5]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][6]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][6]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][7]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][7]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][8]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][8]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][9]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][9]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][10]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][10]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][11]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][11]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][12]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][12]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][13]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][13]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][14]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][14]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][15]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][15]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][16]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][16]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Hsys[6][17]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Hsys[6][17]      ;
+------------------------------+-------+------+------------------+


+-----------------------------------------------------------------------------------------------------------+
; Source assignments for altshift_taps:pipe_rtl_0|shift_taps_h6m:auto_generated|altsyncram_8e81:altsyncram2 ;
+---------------------------------+--------------------+------+---------------------------------------------+
; Assignment                      ; Value              ; From ; To                                          ;
+---------------------------------+--------------------+------+---------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                           ;
+---------------------------------+--------------------+------+---------------------------------------------+


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |DUT ;
+----------------+-------+--------------------------------------------+
; Parameter Name ; Value ; Type                                       ;
+----------------+-------+--------------------------------------------+
; WIDTH          ; 18    ; Signed Integer                             ;
; LENGTH         ; 15    ; Signed Integer                             ;
; DELAY          ; 6     ; Signed Integer                             ;
; SUMLV1         ; 8     ; Signed Integer                             ;
; SUMLV2         ; 4     ; Signed Integer                             ;
; SUMLV3         ; 2     ; Signed Integer                             ;
+----------------+-------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: altshift_taps:pipe_rtl_0 ;
+----------------+----------------+-----------------------------------------+
; Parameter Name ; Value          ; Type                                    ;
+----------------+----------------+-----------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                 ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                 ;
; TAP_DISTANCE   ; 6              ; Untyped                                 ;
; WIDTH          ; 18             ; Untyped                                 ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                 ;
; CBXI_PARAMETER ; shift_taps_h6m ; Untyped                                 ;
+----------------+----------------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: lpm_mult:Mult0                     ;
+------------------------------------------------+--------------+---------------------+
; Parameter Name                                 ; Value        ; Type                ;
+------------------------------------------------+--------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 18           ; Untyped             ;
; LPM_WIDTHB                                     ; 18           ; Untyped             ;
; LPM_WIDTHP                                     ; 36           ; Untyped             ;
; LPM_WIDTHR                                     ; 36           ; Untyped             ;
; LPM_WIDTHS                                     ; 1            ; Untyped             ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped             ;
; LPM_PIPELINE                                   ; 0            ; Untyped             ;
; LATENCY                                        ; 0            ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped             ;
; USE_EAB                                        ; OFF          ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped             ;
; CBXI_PARAMETER                                 ; mult_c6t     ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped             ;
+------------------------------------------------+--------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------+
; altshift_taps Parameter Settings by Entity Instance   ;
+----------------------------+--------------------------+
; Name                       ; Value                    ;
+----------------------------+--------------------------+
; Number of entity instances ; 1                        ;
; Entity Instance            ; altshift_taps:pipe_rtl_0 ;
;     -- NUMBER_OF_TAPS      ; 1                        ;
;     -- TAP_DISTANCE        ; 6                        ;
;     -- WIDTH               ; 18                       ;
+----------------------------+--------------------------+


+--------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance         ;
+---------------------------------------+----------------+
; Name                                  ; Value          ;
+---------------------------------------+----------------+
; Number of entity instances            ; 1              ;
; Entity Instance                       ; lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 18             ;
;     -- LPM_WIDTHB                     ; 18             ;
;     -- LPM_WIDTHP                     ; 36             ;
;     -- LPM_REPRESENTATION             ; SIGNED         ;
;     -- INPUT_A_IS_CONSTANT            ; NO             ;
;     -- INPUT_B_IS_CONSTANT            ; NO             ;
;     -- USE_EAB                        ; OFF            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx             ;
+---------------------------------------+----------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 41                          ;
; cycloneiii_ff         ; 435                         ;
;     ENA               ; 323                         ;
;     ENA SCLR          ; 72                          ;
;     SLD               ; 19                          ;
;     plain             ; 21                          ;
; cycloneiii_lcell_comb ; 561                         ;
;     arith             ; 103                         ;
;         2 data inputs ; 1                           ;
;         3 data inputs ; 102                         ;
;     normal            ; 458                         ;
;         0 data inputs ; 72                          ;
;         1 data inputs ; 18                          ;
;         2 data inputs ; 278                         ;
;         3 data inputs ; 17                          ;
;         4 data inputs ; 73                          ;
; cycloneiii_mac_mult   ; 1                           ;
; cycloneiii_mac_out    ; 1                           ;
; cycloneiii_ram_block  ; 18                          ;
;                       ;                             ;
; Max LUT depth         ; 3.70                        ;
; Average LUT depth     ; 1.54                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:01     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jul 26 22:31:08 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off DUT -c DUT
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning (12125): Using design file DUT.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: DUT File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 1
Info (12127): Elaborating entity "DUT" for the top level hierarchy
Info (19000): Inferred 1 megafunctions from design logic
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "pipe_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 6
        Info (286033): Parameter WIDTH set to 18
Info (278001): Inferred 1 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "Mult0" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 89
Info (12130): Elaborated megafunction instantiation "altshift_taps:pipe_rtl_0"
Info (12133): Instantiated megafunction "altshift_taps:pipe_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "6"
    Info (12134): Parameter "WIDTH" = "18"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_h6m.tdf
    Info (12023): Found entity 1: shift_taps_h6m File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/db/shift_taps_h6m.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_8e81.tdf
    Info (12023): Found entity 1: altsyncram_8e81 File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/db/altsyncram_8e81.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_7pf.tdf
    Info (12023): Found entity 1: cntr_7pf File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/db/cntr_7pf.tdf Line: 26
Info (12130): Elaborated megafunction instantiation "lpm_mult:Mult0" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 89
Info (12133): Instantiated megafunction "lpm_mult:Mult0" with the following parameter: File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 89
    Info (12134): Parameter "LPM_WIDTHA" = "18"
    Info (12134): Parameter "LPM_WIDTHB" = "18"
    Info (12134): Parameter "LPM_WIDTHP" = "36"
    Info (12134): Parameter "LPM_WIDTHR" = "36"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_c6t.tdf
    Info (12023): Found entity 1: mult_c6t File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/db/mult_c6t.tdf Line: 29
Info (286030): Timing-Driven Synthesis is running
Info (17016): Found the following redundant logic cells in design
    Info (17048): Logic cell "mult_out[17]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[18]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[19]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[20]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[21]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[22]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[23]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[24]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[25]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[26]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[27]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[28]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[29]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[30]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[31]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[32]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "mult_out[33]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 24
    Info (17048): Logic cell "Hsys[4][0]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][0]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][0]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][0]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][1]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][1]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][1]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][1]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][2]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][2]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][2]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][2]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][3]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][3]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][3]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][3]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][4]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][4]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][4]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][4]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][5]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][5]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][5]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][5]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][6]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][6]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][6]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][6]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][7]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][7]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][7]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][7]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][8]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][8]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][8]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][8]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][9]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][9]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][9]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][9]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][10]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][10]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][10]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][10]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][11]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][11]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][11]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][11]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][12]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][12]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][12]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][12]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][13]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][13]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][13]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][13]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][14]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][14]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][14]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][14]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][15]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][15]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][15]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][15]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][16]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][16]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][16]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][16]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[2][17]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[4][17]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[0][17]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
    Info (17048): Logic cell "Hsys[6][17]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 25
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "sam_clk_en" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 11
    Warning (15610): No output dependent on input pin "x_in[0]" File: /home/ubuintu/Documents/EE465/4Deliverable/Timing_analysis/DUT.v Line: 12
Info (21057): Implemented 694 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 23 input pins
    Info (21059): Implemented 18 output pins
    Info (21061): Implemented 633 logic cells
    Info (21064): Implemented 18 RAM segments
    Info (21062): Implemented 2 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 389 megabytes
    Info: Processing ended: Tue Jul 26 22:31:19 2022
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:24


