Analysis & Synthesis report for alu32
Thu Sep 21 23:00:48 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Multiplexer Restructuring Statistics (Restructuring Performed)
 10. Port Connectivity Checks: "cla32_ov:U7_sub"
 11. Port Connectivity Checks: "cla32_ov:U6_add"
 12. Elapsed Time Per Partition
 13. Analysis & Synthesis Messages
 14. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                    ;
+------------------------------------+--------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Thu Sep 21 23:00:48 2017      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; alu32                                      ;
; Top-level Entity Name              ; alu32                                      ;
; Family                             ; Cyclone II                                 ;
; Total logic elements               ; 357                                        ;
;     Total combinational functions  ; 357                                        ;
;     Dedicated logic registers      ; 0                                          ;
; Total registers                    ; 0                                          ;
; Total pins                         ; 103                                        ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0                                          ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total PLLs                         ; 0                                          ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C70F896C6       ;                    ;
; Top-level entity name                                                      ; alu32              ; alu32              ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                ;
+----------------------------------+-----------------+------------------------+-----------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path                  ; Library ;
+----------------------------------+-----------------+------------------------+-----------------------------------------------+---------+
; gates.v                          ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/gates.v       ;         ;
; fa_v2.v                          ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/fa_v2.v       ;         ;
; clb4.v                           ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/clb4.v        ;         ;
; cla4_ov.v                        ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/cla4_ov.v     ;         ;
; cla4.v                           ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/cla4.v        ;         ;
; cla32_ov.v                       ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/cla32_ov.v    ;         ;
; mx2_32bits.v                     ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/mx2_32bits.v  ;         ;
; mx8_32bits.v                     ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/mx8_32bits.v  ;         ;
; cal_flags32.v                    ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/cal_flags32.v ;         ;
; alu32.v                          ; yes             ; User Verilog HDL File  ; C:/Users/starh/assignment/alu32/alu32.v       ;         ;
+----------------------------------+-----------------+------------------------+-----------------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 357   ;
;                                             ;       ;
; Total combinational functions               ; 357   ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 255   ;
;     -- 3 input functions                    ; 84    ;
;     -- <=2 input functions                  ; 18    ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 357   ;
;     -- arithmetic mode                      ; 0     ;
;                                             ;       ;
; Total registers                             ; 0     ;
;     -- Dedicated logic registers            ; 0     ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 103   ;
; Embedded Multiplier 9-bit elements          ; 0     ;
; Maximum fan-out node                        ; op[0] ;
; Maximum fan-out                             ; 67    ;
; Total fan-out                               ; 1344  ;
; Average fan-out                             ; 2.92  ;
+---------------------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                           ;
+----------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node       ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                             ; Library Name ;
+----------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------+--------------+
; |alu32                           ; 357 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 103  ; 0            ; |alu32                                                                          ;              ;
;    |cal_flags32:U9_cal_flags32|  ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cal_flags32:U9_cal_flags32                                               ;              ;
;    |cla32_ov:U6_add|             ; 110 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add                                                          ;              ;
;       |cla4:U0_cla4|             ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4                                ;              ;
;             |_and4:Co_and4|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_and4:Co_and4                  ;              ;
;             |_or4:C3_or4|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U3_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U1_cla4|             ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U2_cla4|             ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U3_cla4|             ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U4_cla4|             ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U5_cla4|             ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U6_cla4|             ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or4:C3_or4|        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U3_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4_ov:U7_cla4_ov|       ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov                                       ;              ;
;          |clb4:U4_clb4|          ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4                          ;              ;
;             |_and3:C2_and3|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3            ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2              ;              ;
;             |_or2:U1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2              ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3              ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4              ;              ;
;             |_or5:Co_or5|        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5              ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U0_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U1_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U1_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U2_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U3_fa|           ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;    |cla32_ov:U7_sub|             ; 95 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub                                                          ;              ;
;       |cla4:U0_cla4|             ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4                                ;              ;
;             |_or4:C3_or4|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U3_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U1_cla4|             ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4                                ;              ;
;             |_and2:C2_and2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and2:C2_and2                  ;              ;
;             |_and3:C2_and3|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:U1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or2:U1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U2_cla4|             ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or2:U0_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U0_or2                    ;              ;
;             |_or2:U1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U3_cla4|             ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:U1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or2:U1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U4_cla4|             ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U5_cla4|             ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:U1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or2:U1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U6_cla4|             ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_and3:C3_and3|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C3_and3                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or4:C3_or4|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U3_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4_ov:U7_cla4_ov|       ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov                                       ;              ;
;          |clb4:U4_clb4|          ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4                          ;              ;
;             |_and3:C2_and3|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3            ;              ;
;             |_or2:C1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2              ;              ;
;             |_or2:U1_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2              ;              ;
;             |_or2:U2_or2|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U2_or2              ;              ;
;             |_or3:C2_or3|        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3              ;              ;
;             |_or4:C3_or4|        ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4              ;              ;
;             |_or5:Co_or5|        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5              ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U0_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U2_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U3_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;    |mx8_32bits:U8_mx8_32bits|    ; 137 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|mx8_32bits:U8_mx8_32bits                                                 ;              ;
;       |mx2_32bits:U2_mx2_32bits| ; 27 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits                        ;              ;
;       |mx2_32bits:U4_mx2_32bits| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|mx8_32bits:U8_mx8_32bits|mx2_32bits:U4_mx2_32bits                        ;              ;
;       |mx2_32bits:U6_mx2_32bits| ; 109 (109)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu32|mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits                        ;              ;
+----------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------+
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |alu32|cal_flags32:U9_cal_flags32|v                           ;
; 7:1                ; 31 bits   ; 124 LEs       ; 124 LEs              ; 0 LEs                  ; No         ; |alu32|mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1] ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------+


+---------------------------------------------+
; Port Connectivity Checks: "cla32_ov:U7_sub" ;
+------+-------+----------+-------------------+
; Port ; Type  ; Severity ; Details           ;
+------+-------+----------+-------------------+
; ci   ; Input ; Info     ; Stuck at VCC      ;
+------+-------+----------+-------------------+


+---------------------------------------------+
; Port Connectivity Checks: "cla32_ov:U6_add" ;
+------+-------+----------+-------------------+
; Port ; Type  ; Severity ; Details           ;
+------+-------+----------+-------------------+
; ci   ; Input ; Info     ; Stuck at GND      ;
+------+-------+----------+-------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:01     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Sep 21 23:00:42 2017
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off alu32 -c alu32
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 21 design units, including 21 entities, in source file gates.v
    Info (12023): Found entity 1: _inv
    Info (12023): Found entity 2: _nand2
    Info (12023): Found entity 3: _and2
    Info (12023): Found entity 4: _or2
    Info (12023): Found entity 5: _xor2
    Info (12023): Found entity 6: _and3
    Info (12023): Found entity 7: _and4
    Info (12023): Found entity 8: _and5
    Info (12023): Found entity 9: _or3
    Info (12023): Found entity 10: _or4
    Info (12023): Found entity 11: _or5
    Info (12023): Found entity 12: _inv_4bits
    Info (12023): Found entity 13: _and2_4bits
    Info (12023): Found entity 14: _or2_4bits
    Info (12023): Found entity 15: _xor2_4bits
    Info (12023): Found entity 16: _xnor2_4bits
    Info (12023): Found entity 17: _inv_32bits
    Info (12023): Found entity 18: _and2_32bits
    Info (12023): Found entity 19: _or2_32bits
    Info (12023): Found entity 20: _xor2_32bits
    Info (12023): Found entity 21: _xnor2_32bits
Info (12021): Found 1 design units, including 1 entities, in source file fa_v2.v
    Info (12023): Found entity 1: fa_v2
Info (12021): Found 1 design units, including 1 entities, in source file clb4.v
    Info (12023): Found entity 1: clb4
Info (12021): Found 1 design units, including 1 entities, in source file cla4_ov.v
    Info (12023): Found entity 1: cla4_ov
Info (12021): Found 1 design units, including 1 entities, in source file cla4.v
    Info (12023): Found entity 1: cla4
Info (12021): Found 1 design units, including 1 entities, in source file cla32_ov.v
    Info (12023): Found entity 1: cla32_ov
Info (12021): Found 1 design units, including 1 entities, in source file mx2_32bits.v
    Info (12023): Found entity 1: mx2_32bits
Info (12021): Found 1 design units, including 1 entities, in source file mx8_32bits.v
    Info (12023): Found entity 1: mx8_32bits
Info (12021): Found 1 design units, including 1 entities, in source file cal_flags32.v
    Info (12023): Found entity 1: cal_flags32
Info (12021): Found 1 design units, including 1 entities, in source file alu32.v
    Info (12023): Found entity 1: alu32
Info (12021): Found 1 design units, including 1 entities, in source file tb_alu32.v
    Info (12023): Found entity 1: tb_alu32
Info (12127): Elaborating entity "alu32" for the top level hierarchy
Info (12128): Elaborating entity "_inv_32bits" for hierarchy "_inv_32bits:U0_inv_32bits"
Info (12128): Elaborating entity "_and2_32bits" for hierarchy "_and2_32bits:U2_and2_32bits"
Info (12128): Elaborating entity "_or2_32bits" for hierarchy "_or2_32bits:U3_or2_32bits"
Info (12128): Elaborating entity "_xor2_32bits" for hierarchy "_xor2_32bits:U4_or2_32bits"
Info (12128): Elaborating entity "_xor2_4bits" for hierarchy "_xor2_32bits:U4_or2_32bits|_xor2_4bits:U0_xor2_4bits"
Info (12128): Elaborating entity "_xor2" for hierarchy "_xor2_32bits:U4_or2_32bits|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2"
Info (12128): Elaborating entity "_inv" for hierarchy "_xor2_32bits:U4_or2_32bits|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2|_inv:U0_inv"
Info (12128): Elaborating entity "_and2" for hierarchy "_xor2_32bits:U4_or2_32bits|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2|_and2:U2_and2"
Info (12128): Elaborating entity "_or2" for hierarchy "_xor2_32bits:U4_or2_32bits|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2|_or2:U4_or2"
Info (12128): Elaborating entity "_xnor2_32bits" for hierarchy "_xnor2_32bits:U5_or2_32bits"
Info (12128): Elaborating entity "_xnor2_4bits" for hierarchy "_xnor2_32bits:U5_or2_32bits|_xnor2_4bits:U0_xnor2_4bits"
Info (12128): Elaborating entity "_inv_4bits" for hierarchy "_xnor2_32bits:U5_or2_32bits|_xnor2_4bits:U0_xnor2_4bits|_inv_4bits:U1_inv_4bits"
Info (12128): Elaborating entity "cla32_ov" for hierarchy "cla32_ov:U6_add"
Info (12128): Elaborating entity "cla4" for hierarchy "cla32_ov:U6_add|cla4:U0_cla4"
Info (12128): Elaborating entity "clb4" for hierarchy "cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4"
Info (12128): Elaborating entity "_and3" for hierarchy "cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_and3:C2_and3"
Info (12128): Elaborating entity "_or3" for hierarchy "cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or3:C2_or3"
Info (12128): Elaborating entity "_and4" for hierarchy "cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_and4:C3_and4"
Info (12128): Elaborating entity "_or4" for hierarchy "cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4"
Info (12128): Elaborating entity "_and5" for hierarchy "cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_and5:Co_and5"
Info (12128): Elaborating entity "_or5" for hierarchy "cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5"
Info (12128): Elaborating entity "fa_v2" for hierarchy "cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U0_fa"
Info (12128): Elaborating entity "cla4_ov" for hierarchy "cla32_ov:U6_add|cla4_ov:U7_cla4_ov"
Info (12128): Elaborating entity "mx8_32bits" for hierarchy "mx8_32bits:U8_mx8_32bits"
Info (12128): Elaborating entity "mx2_32bits" for hierarchy "mx8_32bits:U8_mx8_32bits|mx2_32bits:U0_mx2_32bits"
Info (12128): Elaborating entity "cal_flags32" for hierarchy "cal_flags32:U9_cal_flags32"
Info (144001): Generated suppressed messages file C:/Users/starh/assignment/alu32/output_files/alu32.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 460 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 67 input pins
    Info (21059): Implemented 36 output pins
    Info (21061): Implemented 357 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Thu Sep 21 23:00:48 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/starh/assignment/alu32/output_files/alu32.map.smsg.


