# Processor-simulation-model
1)    1-адресний
2)   оперативна пам’ять з 10 22-бітних полів
3)    Операнд з даними складається із байтів-символів із цифр та латиниці. Команда
перетворює набір символів у 1-му операнді у верхній/нижній регістр в залежності від
значення 2-го операнда команди (його значення вибрати самостійно), представленого
у:
•         команді безпосередньо чи регістрі для безстекової реалізації;
•         верхівці стека в стековій реалізації розміщення операндів.
Біти регістра/стека відображати із побайтовою розбивкою.
[Arhit_EOM_Lab_2.pdf](https://github.com/Dashylikk/Processor-simulation-model/files/14652513/Arhit_EOM_Lab_2.pdf)
