# Th√©ophile Gousselot



üá´üá∑ [Fran√ßais](#soutenance-de-th√®se)

üá¨üáß [English](#phd-defense)



## Soutenance de th√®se

**¬´ M√©canismes de s√©curit√© d‚Äôun processeur RISC-V face aux attaques par injection de fautes ¬ª**


### Informations:
- mercredi 18 juin 2025 √† 9h30
- Gardanne, ¬´ Amphi 1 ¬ª du Campus Aix-Marseille Provence de l'√âcole des Mines de Saint-√âtienne (880 route de Mimet, 13541, Gardanne)

### Visioconf√©rence / Videoconference
[https://zoom.us/j/540664269](https://zoom.us/j/540664269)

### D√©fense de Th√®se / PhD Defense

| Jury                 |                                                           |              |
| ----                 | ----                                                      | ----         |
| Vianney LAP√îTRE      | Ma√Ætre de conf√©rences, Universit√© Bretagne Sud            | Rapporteur   |
| Paolo MAISTRI        | Charg√© de recherche, CNRS, Laboratoire TIMA               | Rapporteur   |
| Pascal BENOIT        | Professeur des universit√©s, Universit√© de Montpellier     | Examinateur  |
| David H√âLY           | Professeur des universit√©s, Universit√©s Grenoble INP, UGA | Examinateur  |
| Karine HEYDMANN      | Experte s√©curit√©, Thales DIS - Sorbonne Universit√©        | Examinatrice |
| Jean-Baptiste RIGAUD | Professeur, Mines de Saint-√âtienne                        | Directeur    |
| Jean-Max DUTERTRE    | Professeur, Mines de Saint-√âtienne                        | Co-directeur |
| Olivier POTIN        | Ma√Ætre Assistant, Mines de Saint-√âtienne                  | Encadrant    |


### R√©sum√© :
Les syst√®mes embarqu√©s √©voluent dans des environnements non contr√¥l√©s. Si leur s√ªret√© est indispensable, leur s√©curit√© face √† des attaques intentionnelles l‚Äôest √©galement. Par des approches physiques, un attaquant malveillant peut contourner des √©tapes de s√©curit√© ou extraire des informations. La s√©curisation d‚Äôun programme et de son ex√©cution repose sur la d√©finition d‚Äôun mod√®le de menace. Historiquement, les attaques logicielles et les attaques physiques non- ou semi-invasives ont √©t√© massivement consid√©r√©es. Dans ce manuscrit, notre volont√© a √©t√© d‚Äôexplorer la conception de contremesures face √† des mod√®les de menace plus larges.

Le premier consid√®re des injections de fautes ciblant les signaux de contr√¥le de la microarchitecture et non plus seulement les instructions. L‚Äôapproche propos√©e permet d‚Äôunifier l‚Äôint√©grit√© des signaux avec celle des instructions et du flot de contr√¥le. Les instructions charg√©es en m√©moire sont chiffr√©es dans un certain ordre, on dit qu‚Äôelles sont ¬´ cha√Æn√©es ¬ª. L‚Äôalgorithme de chiffrement absorbe les valeurs de signaux provenant de tous les √©tages du processeur. Chaque instruction est d√©chiffr√©e avant d‚Äô√™tre ex√©cut√©e. En cas d‚Äôinjection de fautes sur les instructions, sur les signaux ou m√™me sur l‚Äôordre d‚Äôex√©cution des instructions, le d√©chiffrement causera la g√©n√©ration d‚Äôinstructions al√©atoires : le d√©chiffrement ¬´ sort de la cha√Æne ¬ª. Les instructions obtenues ne seront plus celles du programme et, √† la premi√®re instruction ill√©gale d√©cod√©e, le processeur d√©tectera l‚Äôattaque.

Le second mod√®le de menace aborde les attaques physiques invasives dans le cadre d‚Äôune extraction lin√©aire de code. Un attaquant identifie et d√©pose des microsondes d‚Äô√©coute sur le bus d‚Äôinstructions. En d√©posant d‚Äôautres microsondes dans la microarchitecture, il force le d√©filement lin√©aire du code sur le bus d‚Äôinstructions et donc son extraction. Nous √©valuons d‚Äôune part la complexit√© naturelle de l‚Äôattaque sur des processeurs RISC-V. D‚Äôautre part, nous introduisons trois contremesures l√©g√®res augmentant drastiquement le nombre de microsondes √† d√©poser en parall√®le sur le syst√®me embarqu√©.

L‚Äôensemble des contremesures introduites au cours de ce travail de th√®se ont √©t√© impl√©ment√©es dans un processeur RISC-V (CV32E40P) sur FPGA. Elles ont √©t√© valid√©es tout au long du flot de conception afin de proposer des d√©monstrateurs fonctionnels. Les diverses injections de fautes envisag√©es ont √©t√© mises en ≈ìuvre en simulation et √©mul√©es sur FPGA. L‚Äôensemble de ces travaux sont partag√©s en libre acc√®s. 



### Financement
Ce travail a b√©n√©fici√© d‚Äôune aide de l‚Äô√âtat g√©r√©e par l‚ÄôAgence Nationale de la Recherche au titre de France 2030 au sein du projet ARSENE portant la r√©f√©rence ANR-22-PECY-0004.

---


## PhD Defense

**"Security Mechanisms in a RISC-V Processor Against Fault Injection Attacks"**

### Detail
- Wednesday, 18 June 2025, at 9:30 am
- Gardanne, in the amphitheater of the √âcole des Mines de Saint-√âtienne, Centre Micro√©lectronique de Provence, Campus Aix-Marseille-Provence, located at 880 Avenue de Mimet, 13120 Gardanne
- The defence will be conducted in French.



### Videoconference

[https://zoom.us/j/540664269](https://zoom.us/j/540664269)


### Jury


| Jury                 |                                                           |              |
| ----                 | ----                                                      | ----         |
| Vianney LAP√îTRE      | Ma√Ætre de conf√©rences, Universit√© Bretagne Sud            | Reviewer     |
| Paolo MAISTRI        | Charg√© de recherche, CNRS, Laboratoire TIMA               | Reviewer     |
| Pascal BENOIT        | Professeur des universit√©s, Universit√© de Montpellier     | Examiner     |
| David H√âLY           | Professeur des universit√©s, Universit√©s Grenoble INP, UGA | Examiner     |
| Karine HEYDMANN      | Experte s√©curit√©, Thales DIS - Sorbonne Universit√©        | Examiner     |
| Jean-Baptiste RIGAUD | Professeur, Mines de Saint-√âtienne                        | Thesis supervisor    |
| Jean-Max DUTERTRE    | Professeur, Mines de Saint-√âtienne                        | Thesis supervisor    |
| Olivier POTIN        | Ma√Ætre Assistant, Mines de Saint-√âtienne                  | Thesis supervisor    |



### Abstract:
Embedded systems operate in uncontrolled environments. Ensuring their safety is paramount, but it is equally crucial to consider their security against intentional attacks. A malicious attacker can bypass security measures and steal information. Securing a program and its execution relies on the definition of a threat model. Historically, software attacks and nonor semi-invasive physical attacks have been widely considered. In this manuscript, our goal was to explore the design of countermeasures against further threat models.

The first addresses fault injections targeting control signals of the microarchitecture, not just instructions. The proposed approach unifies the integrity of signals with that of instructions and control flow. The instructions flashed into the memory are encrypted in a specific order forming a chain. The encryption algorithm absorbs signal values from all processor stages. Each instruction is decrypted before being executed. If faults are injected into the instructions, the signals, or even the order in which the instructions are executed, the decryption will generate random instructions : the decryption deviates from the chain. The instructions obtained will no longer be those of the program and, at the first illegal instruction decoded, the processor will detect the attack.

The second threat model deals with invasive physical attacks to achieve a linear code extraction. An attacker identifies and places eavesdropping microprobes on the instruction bus. By strategically deploying additional microprobes to tamper with the microarchitecture, he forces the linear flow of code on the instruction bus. First, we assess the complexity of performing an LCE on RISC-V processors. Secondly, we introduce three lightweight countermeasures that drastically increase the number of microprobes to be placed in parallel on the embedded system.

All the countermeasures introduced in this work have been implemented in a RISC-V processor (CV32E40P) on FPGA. They were tested and validated at each stage of the design flow to provide functional FPGA demonstrators. Various fault injections were conducted through simulation and emulated on FPGA. All of this work is freely accessible.





## Funding


The ARSENE project was funded by the ‚ÄúFrance 2030‚Äù government investment plan managed by the French National Research Agency, under the reference ‚ÄúANR-22-PECY-0004‚Äù.

<!---
<p align="center">
    <img src="doc/logo_arsene_name.png" alt="drawing" width="80" class="center"/>
    <img src="doc/logo_france2023_color.png" alt="drawing" width="80" class="center"/>
    <img src="doc/emse_imt.png" alt="drawing" width="80" class="center"/>
</p>
-->


