verilog,,layout
user_project_wrapper/user_proj_example,1
user_proj_example/a21o_1,9
user_proj_example/a21o_2,1
user_proj_example/a221o_1,1
user_proj_example/a22o_1,1
user_proj_example/a2bb2o_1,1
user_proj_example/a31o_1,12
user_proj_example/a32o_1,17
user_proj_example/and2_1,13
user_proj_example/and2b_1,1
user_proj_example/and3_1,7
user_proj_example/and3_2,2
user_proj_example/and3b_1,1
user_proj_example/and4_2,1
user_proj_example/and4_4,2
user_proj_example/and4b_1,1
user_proj_example/buf_12,85
user_proj_example/buf_1,43
user_proj_example/buf_2,18
user_proj_example/buf_4,2
user_proj_example/buf_6,7
user_proj_example/buf_8,13
user_proj_example/clkbuf_1,2
user_proj_example/clkbuf_16,2
user_proj_example/clkbuf_2,42
user_proj_example/clkbuf_4,1
user_proj_example/clkbuf_8,7
user_proj_example/clkdlybuf4s25_1,3
user_proj_example/clkinv_16,1
user_proj_example/conb_1,131
user_proj_example/decap_12,275569
user_proj_example/decap_3,1707
user_proj_example/decap_4,446
user_proj_example/decap_6,68063
user_proj_example/decap_8,487
user_proj_example/dfxtp_1,13
user_proj_example/dfxtp_2,3
user_proj_example/dfxtp_4,17
user_proj_example/diode_2,765
user_proj_example/dlygate4sd3_1,165
user_proj_example/dlymetal6s2s_1,6
user_proj_example/fill_1,68886
user_proj_example/fill_2,1317
user_proj_example/inv_2,20
user_proj_example/mux2_1,17
user_proj_example/nand2_1,8
user_proj_example/nand2_8,1
user_proj_example/nand2b_1,1
user_proj_example/nand3_1,4
user_proj_example/nand4_1,1
user_proj_example/nor2_4,1
user_proj_example/o2111a_1,1
user_proj_example/o211a_1,1
user_proj_example/o21a_1,7
user_proj_example/o21ai_1,1
user_proj_example/or2_1,4
user_proj_example/tapvpwrvgnd_1,69228
user_proj_example/xor2_1,1
