// ARGS: --verilog multi/multi0/multi0.v --protocol multi/multi0/multi0.prot --module multi0 
multi(10, 10);
multi(4, 4);