{
  "module_name": "hdp_4_0_offset.h",
  "hash_id": "1f5e281d21df3511d4410ec039e9a058a0a7d3ed61476183677f82c51f31d3de",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/include/asic_reg/hdp/hdp_4_0_offset.h",
  "human_readable_source": " \n#ifndef _hdp_4_0_OFFSET_HEADER\n#define _hdp_4_0_OFFSET_HEADER\n\n\n\n\n\n#define mmHDP_MMHUB_TLVL\t0x0000\n#define mmHDP_MMHUB_TLVL_BASE_IDX\t0\n#define mmHDP_MMHUB_UNITID\t0x0001\n#define mmHDP_MMHUB_UNITID_BASE_IDX\t0\n#define mmHDP_NONSURFACE_BASE\t0x0040\n#define mmHDP_NONSURFACE_BASE_BASE_IDX\t0\n#define mmHDP_NONSURFACE_INFO\t0x0041\n#define mmHDP_NONSURFACE_INFO_BASE_IDX\t0\n#define mmHDP_NONSURFACE_BASE_HI\t0x0042\n#define mmHDP_NONSURFACE_BASE_HI_BASE_IDX\t0\n#define mmHDP_NONSURF_FLAGS\t0x00c8\n#define mmHDP_NONSURF_FLAGS_BASE_IDX\t0\n#define mmHDP_NONSURF_FLAGS_CLR\t0x00c9\n#define mmHDP_NONSURF_FLAGS_CLR_BASE_IDX\t0\n#define mmHDP_HOST_PATH_CNTL\t0x00cc\n#define mmHDP_HOST_PATH_CNTL_BASE_IDX\t0\n#define mmHDP_SW_SEMAPHORE\t0x00cd\n#define mmHDP_SW_SEMAPHORE_BASE_IDX\t0\n#define mmHDP_DEBUG0\t0x00ce\n#define mmHDP_DEBUG0_BASE_IDX\t0\n#define mmHDP_LAST_SURFACE_HIT\t0x00d0\n#define mmHDP_LAST_SURFACE_HIT_BASE_IDX\t0\n#define mmHDP_READ_CACHE_INVALIDATE\t0x00d1\n#define mmHDP_READ_CACHE_INVALIDATE_BASE_IDX\t0\n#define mmHDP_OUTSTANDING_REQ\t0x00d2\n#define mmHDP_OUTSTANDING_REQ_BASE_IDX\t0\n#define mmHDP_MISC_CNTL\t0x00d3\n#define mmHDP_MISC_CNTL_BASE_IDX\t0\n#define mmHDP_MEM_POWER_LS\t0x00d4\n#define mmHDP_MEM_POWER_LS_BASE_IDX\t0\n#define mmHDP_MMHUB_CNTL\t0x00d5\n#define mmHDP_MMHUB_CNTL_BASE_IDX\t0\n#define mmHDP_EDC_CNT\t0x00d6\n#define mmHDP_EDC_CNT_BASE_IDX\t0\n#define mmHDP_VERSION\t0x00d7\n#define mmHDP_VERSION_BASE_IDX\t0\n#define mmHDP_CLK_CNTL\t0x00d8\n#define mmHDP_CLK_CNTL_BASE_IDX\t0\n#define mmHDP_MEMIO_CNTL\t0x00f6\n#define mmHDP_MEMIO_CNTL_BASE_IDX\t0\n#define mmHDP_MEMIO_ADDR\t0x00f7\n#define mmHDP_MEMIO_ADDR_BASE_IDX\t0\n#define mmHDP_MEMIO_STATUS\t0x00f8\n#define mmHDP_MEMIO_STATUS_BASE_IDX\t0\n#define mmHDP_MEMIO_WR_DATA\t0x00f9\n#define mmHDP_MEMIO_WR_DATA_BASE_IDX\t0\n#define mmHDP_MEMIO_RD_DATA\t0x00fa\n#define mmHDP_MEMIO_RD_DATA_BASE_IDX\t0\n#define mmHDP_XDP_DIRECT2HDP_FIRST\t0x0100\n#define mmHDP_XDP_DIRECT2HDP_FIRST_BASE_IDX\t0\n#define mmHDP_XDP_D2H_FLUSH\t0x0101\n#define mmHDP_XDP_D2H_FLUSH_BASE_IDX\t0\n#define mmHDP_XDP_D2H_BAR_UPDATE\t0x0102\n#define mmHDP_XDP_D2H_BAR_UPDATE_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_3\t0x0103\n#define mmHDP_XDP_D2H_RSVD_3_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_4\t0x0104\n#define mmHDP_XDP_D2H_RSVD_4_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_5\t0x0105\n#define mmHDP_XDP_D2H_RSVD_5_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_6\t0x0106\n#define mmHDP_XDP_D2H_RSVD_6_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_7\t0x0107\n#define mmHDP_XDP_D2H_RSVD_7_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_8\t0x0108\n#define mmHDP_XDP_D2H_RSVD_8_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_9\t0x0109\n#define mmHDP_XDP_D2H_RSVD_9_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_10\t0x010a\n#define mmHDP_XDP_D2H_RSVD_10_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_11\t0x010b\n#define mmHDP_XDP_D2H_RSVD_11_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_12\t0x010c\n#define mmHDP_XDP_D2H_RSVD_12_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_13\t0x010d\n#define mmHDP_XDP_D2H_RSVD_13_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_14\t0x010e\n#define mmHDP_XDP_D2H_RSVD_14_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_15\t0x010f\n#define mmHDP_XDP_D2H_RSVD_15_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_16\t0x0110\n#define mmHDP_XDP_D2H_RSVD_16_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_17\t0x0111\n#define mmHDP_XDP_D2H_RSVD_17_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_18\t0x0112\n#define mmHDP_XDP_D2H_RSVD_18_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_19\t0x0113\n#define mmHDP_XDP_D2H_RSVD_19_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_20\t0x0114\n#define mmHDP_XDP_D2H_RSVD_20_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_21\t0x0115\n#define mmHDP_XDP_D2H_RSVD_21_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_22\t0x0116\n#define mmHDP_XDP_D2H_RSVD_22_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_23\t0x0117\n#define mmHDP_XDP_D2H_RSVD_23_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_24\t0x0118\n#define mmHDP_XDP_D2H_RSVD_24_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_25\t0x0119\n#define mmHDP_XDP_D2H_RSVD_25_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_26\t0x011a\n#define mmHDP_XDP_D2H_RSVD_26_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_27\t0x011b\n#define mmHDP_XDP_D2H_RSVD_27_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_28\t0x011c\n#define mmHDP_XDP_D2H_RSVD_28_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_29\t0x011d\n#define mmHDP_XDP_D2H_RSVD_29_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_30\t0x011e\n#define mmHDP_XDP_D2H_RSVD_30_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_31\t0x011f\n#define mmHDP_XDP_D2H_RSVD_31_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_32\t0x0120\n#define mmHDP_XDP_D2H_RSVD_32_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_33\t0x0121\n#define mmHDP_XDP_D2H_RSVD_33_BASE_IDX\t0\n#define mmHDP_XDP_D2H_RSVD_34\t0x0122\n#define mmHDP_XDP_D2H_RSVD_34_BASE_IDX\t0\n#define mmHDP_XDP_DIRECT2HDP_LAST\t0x0123\n#define mmHDP_XDP_DIRECT2HDP_LAST_BASE_IDX\t0\n#define mmHDP_XDP_P2P_BAR_CFG\t0x0124\n#define mmHDP_XDP_P2P_BAR_CFG_BASE_IDX\t0\n#define mmHDP_XDP_P2P_MBX_OFFSET\t0x0125\n#define mmHDP_XDP_P2P_MBX_OFFSET_BASE_IDX\t0\n#define mmHDP_XDP_P2P_MBX_ADDR0\t0x0126\n#define mmHDP_XDP_P2P_MBX_ADDR0_BASE_IDX\t0\n#define mmHDP_XDP_P2P_MBX_ADDR1\t0x0127\n#define mmHDP_XDP_P2P_MBX_ADDR1_BASE_IDX\t0\n#define mmHDP_XDP_P2P_MBX_ADDR2\t0x0128\n#define mmHDP_XDP_P2P_MBX_ADDR2_BASE_IDX\t0\n#define mmHDP_XDP_P2P_MBX_ADDR3\t0x0129\n#define mmHDP_XDP_P2P_MBX_ADDR3_BASE_IDX\t0\n#define mmHDP_XDP_P2P_MBX_ADDR4\t0x012a\n#define mmHDP_XDP_P2P_MBX_ADDR4_BASE_IDX\t0\n#define mmHDP_XDP_P2P_MBX_ADDR5\t0x012b\n#define mmHDP_XDP_P2P_MBX_ADDR5_BASE_IDX\t0\n#define mmHDP_XDP_P2P_MBX_ADDR6\t0x012c\n#define mmHDP_XDP_P2P_MBX_ADDR6_BASE_IDX\t0\n#define mmHDP_XDP_HDP_MBX_MC_CFG\t0x012d\n#define mmHDP_XDP_HDP_MBX_MC_CFG_BASE_IDX\t0\n#define mmHDP_XDP_HDP_MC_CFG\t0x012e\n#define mmHDP_XDP_HDP_MC_CFG_BASE_IDX\t0\n#define mmHDP_XDP_HST_CFG\t0x012f\n#define mmHDP_XDP_HST_CFG_BASE_IDX\t0\n#define mmHDP_XDP_HDP_IPH_CFG\t0x0131\n#define mmHDP_XDP_HDP_IPH_CFG_BASE_IDX\t0\n#define mmHDP_XDP_P2P_BAR0\t0x0134\n#define mmHDP_XDP_P2P_BAR0_BASE_IDX\t0\n#define mmHDP_XDP_P2P_BAR1\t0x0135\n#define mmHDP_XDP_P2P_BAR1_BASE_IDX\t0\n#define mmHDP_XDP_P2P_BAR2\t0x0136\n#define mmHDP_XDP_P2P_BAR2_BASE_IDX\t0\n#define mmHDP_XDP_P2P_BAR3\t0x0137\n#define mmHDP_XDP_P2P_BAR3_BASE_IDX\t0\n#define mmHDP_XDP_P2P_BAR4\t0x0138\n#define mmHDP_XDP_P2P_BAR4_BASE_IDX\t0\n#define mmHDP_XDP_P2P_BAR5\t0x0139\n#define mmHDP_XDP_P2P_BAR5_BASE_IDX\t0\n#define mmHDP_XDP_P2P_BAR6\t0x013a\n#define mmHDP_XDP_P2P_BAR6_BASE_IDX\t0\n#define mmHDP_XDP_P2P_BAR7\t0x013b\n#define mmHDP_XDP_P2P_BAR7_BASE_IDX\t0\n#define mmHDP_XDP_FLUSH_ARMED_STS\t0x013c\n#define mmHDP_XDP_FLUSH_ARMED_STS_BASE_IDX\t0\n#define mmHDP_XDP_FLUSH_CNTR0_STS\t0x013d\n#define mmHDP_XDP_FLUSH_CNTR0_STS_BASE_IDX\t0\n#define mmHDP_XDP_BUSY_STS\t0x013e\n#define mmHDP_XDP_BUSY_STS_BASE_IDX\t0\n#define mmHDP_XDP_STICKY\t0x013f\n#define mmHDP_XDP_STICKY_BASE_IDX\t0\n#define mmHDP_XDP_CHKN\t0x0140\n#define mmHDP_XDP_CHKN_BASE_IDX\t0\n#define mmHDP_XDP_BARS_ADDR_39_36\t0x0144\n#define mmHDP_XDP_BARS_ADDR_39_36_BASE_IDX\t0\n#define mmHDP_XDP_MC_VM_FB_LOCATION_BASE\t0x0145\n#define mmHDP_XDP_MC_VM_FB_LOCATION_BASE_BASE_IDX\t0\n#define mmHDP_XDP_GPU_IOV_VIOLATION_LOG\t0x0148\n#define mmHDP_XDP_GPU_IOV_VIOLATION_LOG_BASE_IDX\t0\n#define mmHDP_XDP_MMHUB_ERROR\t0x0149\n#define mmHDP_XDP_MMHUB_ERROR_BASE_IDX\t0\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}