EESchema-LIBRARY Version 2.2  Date: 19/01/2013-02:40:38
#
# 176-LQFP
#
DEF 176-LQFP U 0 40 Y Y 1 0 N
F0 "U" 0 -100 50 H V C C
F1 "176-LQFP" 0 100 50 H V C C
F2 "MODULE" 0 0 50 H I C C
F3 "DOCUMENTATION" 0 0 50 H I C C
DRAW
S -1300 -6950 1300 6950 1 0 0 N
X AN[18] 1 -1600 6750 300 R 50 50 1 1 I
X AN[17] 2 -1600 6650 300 R 50 50 1 1 I
X AN[16] 3 -1600 6550 300 R 50 50 1 1 I
X AN[11]/ANZ 4 -1600 6450 300 R 50 50 1 1 I
X AN[9]/ANX 5 -1600 6350 300 R 50 50 1 1 I
X VDDA 6 800 7250 300 D 50 50 1 1 W
X VSSA 7 -800 -7250 300 U 50 50 1 1 W
X AN[39]/AN[10]/ANY 8 -1600 6250 300 R 50 50 1 1 I
X AN[38]/AN[8]/ANW 9 -1600 6150 300 R 50 50 1 1 I
X VDDREG 10 700 7250 300 D 50 50 1 1 W
X VRCCTL 11 -1600 6050 300 R 50 50 1 1 I
X VSTBY 12 -1600 5950 300 R 50 50 1 1 I
X VRC33 13 -1600 5850 300 R 50 50 1 1 I
X ALT_MCKO 14 -1600 5750 300 R 50 50 1 1 I
X VSS 15 -700 -7250 300 U 50 50 1 1 W
X VDDE12 16 600 7250 300 D 50 50 1 1 W
X ALT_MDO[0] 17 -1600 5650 300 R 50 50 1 1 I
X ALT_MDO[1] 18 -1600 5550 300 R 50 50 1 1 I
X ALT_MDO[2] 19 -1600 5450 300 R 50 50 1 1 I
X ALT_MDO[3] 20 -1600 5350 300 R 50 50 1 1 I
X eTPU_A[31]/DSPI_C_PCS[4]/TPU_A[13]/GPIO[145] 21 -1600 5250 300 R 50 50 1 1 I
X eTPU_A[30]/DSPI_C_PCS[3]/eTPU_A[11]/GPIO[144] 22 -1600 5150 300 R 50 50 1 1 I
X eTPU_A[29]/DSPI_C_PCS[2]/GPIO[143] 23 -1600 5050 300 R 50 50 1 1 I
X eTPU_A[28]/DSPI_C_PCS[1]/GPIO[142] 24 -1600 4950 300 R 50 50 1 1 I
X eTPU_A[27]/IRQ[15]/DSPI_C_SOUT_LVDS+/DSPI_B_SOUT/GPIO[141] 25 1600 -6750 300 L 50 50 1 1 O
X eTPU_A[26]/IRQ[14]/DSPI_C_SOUT_LVDS–/GPIO[140] 26 1600 -6650 300 L 50 50 1 1 O
X eTPU_A[25]/IRQ[13]/DSPI_C_SCK_LVDS+/GPIO[139] 27 -1600 4850 300 R 50 50 1 1 I
X eTPU_A[24]/IRQ[12]/DSPI_C_SCK_LVDS–/GPIO[138] 28 -1600 4750 300 R 50 50 1 1 I
X VSS 29 -600 -7250 300 U 50 50 1 1 W
X eTPU_A[23]/IRQ[11]/eTPU_A[21]/GPIO[137] 30 -1600 4650 300 R 50 50 1 1 I
X VDDEH1A 31 500 7250 300 D 50 50 1 1 W
X eTPU_A[22]/IRQ[10]/eTPU_A[17]/GPIO[136] 32 -1600 4550 300 R 50 50 1 1 I
X VDD 33 400 7250 300 D 50 50 1 1 W
X eTPU_A[21]/IRQ[9]/GPIO[135] 34 -1600 4450 300 R 50 50 1 1 I
X eTPU_A[20]/IRQ[8]/GPIO[134] 35 -1600 4350 300 R 50 50 1 1 I
X eTPU_A[19]/GPIO[133] 36 -1600 4250 300 R 50 50 1 1 I
X eTPU_A[18]/GPIO[132] 37 -1600 4150 300 R 50 50 1 1 I
X eTPU_A[17]/GPIO[131] 38 -1600 4050 300 R 50 50 1 1 I
X eTPU_A[16]/GPIO[130] 39 -1600 3950 300 R 50 50 1 1 I
X eTPU_A[15]/DSPI_B_PCS[5]/GPIO[129] 40 -1600 3850 300 R 50 50 1 1 I
X VDDEH1B 41 300 7250 300 D 50 50 1 1 W
X eTPU_A[14]/DSPI_B_PCS[4]/eTPU_A[9]/GPIO[128] 42 -1600 3750 300 R 50 50 1 1 I
X VSS 43 -500 -7250 300 U 50 50 1 1 W
X NIC 44 -1600 3650 300 R 50 50 1 1 I
X NIC 45 -1600 3550 300 R 50 50 1 1 I
X eTPU_A[13]/DSPI_B_PCS[3]/GPIO[127] 46 -1600 3450 300 R 50 50 1 1 I
X eTPU_A[12]/DSPI_B_PCS[1]/GPIO[126] 47 -1600 3350 300 R 50 50 1 1 I
X eTPU_A[11]/eTPU_A[23]/GPIO[125] 48 -1600 3250 300 R 50 50 1 1 I
X eTPU_A[10]/eTPU_A[22]/GPIO[124] 49 -1600 3150 300 R 50 50 1 1 I
X eTPU_A[9]/eTPU_A[21]/GPIO[123] 50 -1600 3050 300 R 50 50 1 1 I
X eTPU_A[8]/eTPU_A[20]/DSPI_B_SOUT_LVDS+/GPIO[122] 51 1600 -6550 300 L 50 50 1 1 O
X eTPU_A[7]/eTPU_A[19]/DSPI_B_SOUT_LVDS–/eTPU_A[6]/GPIO[121] 52 1600 -6450 300 L 50 50 1 1 O
X eTPU_A[6]/eTPU_A[18]/DSPI_B_SCK_LVDS+/GPIO[120] 53 -1600 2950 300 R 50 50 1 1 I
X eTPU_A[5]/eTPU_A[17]/DSPI_B_SCK_LVDS–/GPIO[119] 54 -1600 2850 300 R 50 50 1 1 I
X VDDEH1B 55 200 7250 300 D 50 50 1 1 W
X eTPU_A[4]/eTPU_A[16]/GPIO[118] 56 -1600 2750 300 R 50 50 1 1 I
X VSS 57 -400 -7250 300 U 50 50 1 1 W
X eTPU_A[3]/eTPU_A[15]/GPIO[117] 58 -1600 2650 300 R 50 50 1 1 I
X eTPU_A[2]/eTPU_A[14]/GPIO[116] 59 -1600 2550 300 R 50 50 1 1 I
X eTPU_A[1]/eTPU_A[13]/GPIO[115] 60 -1600 2450 300 R 50 50 1 1 I
X eTPU_A[0]/eTPU_A[12]/eTPU_A[19]/GPIO[114] 61 -1600 2350 300 R 50 50 1 1 I
X VDD 62 100 7250 300 D 50 50 1 1 W
X eMIOS[0]/eTPU_A[0]/eTPU_A[25]/GPIO[179] 63 -1600 2250 300 R 50 50 1 1 I
X eMIOS[1]/eTPU_A[1]/GPIO[180] 64 -1600 2150 300 R 50 50 1 1 I
X eMIOS[2]/eTPU_A[2]/GPIO[181] 65 -1600 2050 300 R 50 50 1 1 I
X NIC 66 -1600 1950 300 R 50 50 1 1 I
X eMIOS[4]/eTPU_A[4]/GPIO[183] 67 -1600 1850 300 R 50 50 1 1 I
X NIC 68 -1600 1750 300 R 50 50 1 1 I
X NIC 69 -1600 1650 300 R 50 50 1 1 I
X eMIOS[8]/eTPU_A[8]/SCI_B_TX/GPIO[187] 70 -1600 1550 300 R 50 50 1 1 I
X eMIOS[9]/eTPU_A[9]/SCI_B_RX/GPIO[188] 71 -1600 1450 300 R 50 50 1 1 I
X VSS 72 -300 -7250 300 U 50 50 1 1 W
X eMIOS[10]/GPIO[189] 73 -1600 1350 300 R 50 50 1 1 I
X VDDEH6A 74 0 7250 300 D 50 50 1 1 W
X eMIOS[11]/GPIO[190] 75 -1600 1250 300 R 50 50 1 1 I
X eMIOS[12]/DSPI_C_SOUT/eTPU_A[27]/GPIO[191] 76 1600 -6350 300 L 50 50 1 1 O
X eMIOS[13]/GPIO[192] 77 -1600 1150 300 R 50 50 1 1 I
X eMIOS[14]/IRQ[0]/eTPU_A[29]/GPIO[193] 78 -1600 1050 300 R 50 50 1 1 I
X eMIOS[15]/IRQ[1]/GPIO[194] 79 -1600 950 300 R 50 50 1 1 I
X eMIOS[23]/GPIO[202] 80 -1600 850 300 R 50 50 1 1 I
X CAN_A_TX/SCI_A_TX/GPIO[83] 81 -1600 750 300 R 50 50 1 1 I
X CAN_A_RX/SCI_A_RX/GPIO[84 82 -1600 650 300 R 50 50 1 1 I
X PLLREF/IRQ[4]/ETRIG[2]/GPIO[208] 83 -1600 550 300 R 50 50 1 1 I
X SCI_B_RX/GPIO[92] 84 -1600 450 300 R 50 50 1 1 I
X BOOTCFG1/IRQ[3]/ETRIG[3]/GPIO[212] 85 -1600 350 300 R 50 50 1 1 I
X WKPCFG/NMI/DSPI_B_SOUT/GPIO[213] 86 1600 -6250 300 L 50 50 1 1 O
X SCI_B_TX/GPIO[91] 87 -1600 250 300 R 50 50 1 1 I
X NIC 88 -1600 150 300 R 50 50 1 1 I
X NIC 89 -1600 50 300 R 50 50 1 1 I
X VSS 90 -200 -7250 300 U 50 50 1 1 W
X VDDPLL 91 -100 7250 300 D 50 50 1 1 W
X EXTAL/EXTCLK 92 -1600 -50 300 R 50 50 1 1 I C
X XTAL 93 -1600 -150 300 R 50 50 1 1 I
X VSSPLL 94 -100 -7250 300 U 50 50 1 1 W
X VDDEH6A 95 -200 7250 300 D 50 50 1 1 W
X VSS 96 0 -7250 300 U 50 50 1 1 W
X RESET 97 -1600 -250 300 R 50 50 1 1 I
X CAN_C_RX/GPIO[88] 98 -1600 -350 300 R 50 50 1 1 I
X SCI_A_RX/eMIOS[15]/GPIO[90] 99 -1600 -450 300 R 50 50 1 1 I
X SCI_A_TX/eMIOS[13]/GPIO[89] 100 -1600 -550 300 R 50 50 1 1 I
X CAN_C_TX/GPIO[87] 101 -1600 -650 300 R 50 50 1 1 I
X RSTOUT 102 1600 -6150 300 L 50 50 1 1 O
X VDD 103 -300 7250 300 D 50 50 1 1 W
X DSPI_B_PCS[5]/DSPI_C_PCS[0]/GPIO[110] 104 -1600 -750 300 R 50 50 1 1 I
X DSPI_B_PCS[4]/DSPI_C_SCK/GPIO[109] 105 -1600 -850 300 R 50 50 1 1 I
X DSPI_B_SCK/DSPI_C_PCS[1]/GPIO[102] 106 -1600 -950 300 R 50 50 1 1 I
X DSPI_B_PCS[2]/DSPI_C_SOUT/GPIO[107] 107 1600 -6050 300 L 50 50 1 1 O
X VSS 108 100 -7250 300 U 50 50 1 1 W
X DSPI_B_PCS[1]/GPIO[106] 109 -1600 -1050 300 R 50 50 1 1 I
X VDDEH6B 110 -400 7250 300 D 50 50 1 1 W
X DSPI_B_PCS[0]/GPIO[105] 111 -1600 -1150 300 R 50 50 1 1 I
X DSPI_B_SIN/DSPI_C_PCS[2]/GPIO[103] 112 -1600 -1250 300 R 50 50 1 1 I
X DSPI_B_SOUT/DSPI_C_PCS[5]/GPIO[104] 113 1600 -5950 300 L 50 50 1 1 O
X DSPI_B_PCS[3]/DSPI_C_SIN/GPIO[108] 114 -1600 -1350 300 R 50 50 1 1 I
X VSS 115 200 -7250 300 U 50 50 1 1 W
X ALT_EVTI 116 -1600 -1450 300 R 50 50 1 1 I
X ALT_MSEO[1] 117 -1600 -1550 300 R 50 50 1 1 I
X ALT_MSEO[0] 118 -1600 -1650 300 R 50 50 1 1 I
X VDDE12 119 -500 7250 300 D 50 50 1 1 W
X ALT_EVTO 120 -1600 -1750 300 R 50 50 1 1 I
X JCOMP 121 -1600 -1850 300 R 50 50 1 1 I
X GPIO[219] 122 -1600 -1950 300 R 50 50 1 1 I
X TDO/eMIOS[6]/GPIO[228] 123 -1600 -2050 300 R 50 50 1 1 I
X eTPU_A[29]/GPIO[225] 124 -1600 -2150 300 R 50 50 1 1 I
X VDDEH7 125 -600 7250 300 D 50 50 1 1 W
X eTPU_A[2]/GPIO[231] 126 -1600 -2250 300 R 50 50 1 1 I
X VSS 127 300 -7250 300 U 50 50 1 1 W
X TCK 128 -1600 -2350 300 R 50 50 1 1 I
X eTPU_A[4]/GPIO[227] 129 -1600 -2450 300 R 50 50 1 1 I
X TDI/eMIOS[5]/GPIO[232] 130 -1600 -2550 300 R 50 50 1 1 I
X TMS 131 -1600 -2650 300 R 50 50 1 1 I
X NIC 132 -1600 -2750 300 R 50 50 1 1 I
X VSS 133 400 -7250 300 U 50 50 1 1 W
X eTPU_A[27]/GPIO[224] 134 -1600 -2850 300 R 50 50 1 1 I
X eTPU_A[13]/GPIO[220] 135 -1600 -2950 300 R 50 50 1 1 I
X eTPU_A[19]/GPIO[221] 136 -1600 -3050 300 R 50 50 1 1 I
X eTPU_A[21]/GPIO[222] 137 -1600 -3150 300 R 50 50 1 1 I
X VDDEH7 138 -700 7250 300 D 50 50 1 1 W
X eTPU_A[25]/GPIO[223] 139 -1600 -3250 300 R 50 50 1 1 I
X VSS 140 500 -7250 300 U 50 50 1 1 W
X GPIO[98] 141 -1600 -3350 300 R 50 50 1 1 I
X GPIO[99] 142 -1600 -3450 300 R 50 50 1 1 I
X GPIO[206] 143 -1600 -3550 300 R 50 50 1 1 I
X GPIO[207] 144 -1600 -3650 300 R 50 50 1 1 I
X AN[15]/FCK/ETPU_A[29] 145 -1600 -3750 300 R 50 50 1 1 I
X AN[14]/MA[2]/ETPU_A[27]/SDI 146 -1600 -3850 300 R 50 50 1 1 I
X AN[13]/MA[1]/ETPU_A[21]/SDO 147 -1600 -3950 300 R 50 50 1 1 I
X AN[12]/MA[0]/ETPU_A[19]/SDS 148 -1600 -4050 300 R 50 50 1 1 I
X VDD 149 -800 7250 300 D 50 50 1 1 W
X AN[35] 150 -1600 -4150 300 R 50 50 1 1 I
X AN[34] 151 -1600 -4250 300 R 50 50 1 1 I
X AN[33] 152 -1600 -4350 300 R 50 50 1 1 I
X AN[32] 153 -1600 -4450 300 R 50 50 1 1 I
X AN[31] 154 -1600 -4550 300 R 50 50 1 1 I
X AN[30] 155 -1600 -4650 300 R 50 50 1 1 I
X AN[28] 156 -1600 -4750 300 R 50 50 1 1 I
X AN[27] 157 -1600 -4850 300 R 50 50 1 1 I
X AN[25] 158 -1600 -4950 300 R 50 50 1 1 I
X AN[24] 159 -1600 -5050 300 R 50 50 1 1 I
X AN[23] 160 -1600 -5150 300 R 50 50 1 1 I
X AN[22] 161 -1600 -5250 300 R 50 50 1 1 I
X VRL 162 -1600 -5350 300 R 50 50 1 1 I
X VRH 163 -1600 -5450 300 R 50 50 1 1 I
X REFBYPC 164 -1600 -5550 300 R 50 50 1 1 I
X AN[7]/(DAN3–) 165 -1600 -5650 300 R 50 50 1 1 I
X AN[6]/(DAN3+) 166 -1600 -5750 300 R 50 50 1 1 I
X AN[5]/(DAN2–) 167 -1600 -5850 300 R 50 50 1 1 I
X AN[4]/(DAN2+) 168 -1600 -5950 300 R 50 50 1 1 I
X AN[3]/(DAN1–) 169 -1600 -6050 300 R 50 50 1 1 I
X AN[2]/(DAN1+) 170 -1600 -6150 300 R 50 50 1 1 I
X AN[1]/(DAN0–) 171 -1600 -6250 300 R 50 50 1 1 I
X AN[0]/(DAN0+) 172 -1600 -6350 300 R 50 50 1 1 I
X AN[21] 173 -1600 -6450 300 R 50 50 1 1 I
X AN[36] 174 -1600 -6550 300 R 50 50 1 1 I
X AN[37] 175 -1600 -6650 300 R 50 50 1 1 I
X NIC 176 -1600 -6750 300 R 50 50 1 1 I
ENDDRAW
ENDDEF
#
#End Library
