{"patent_id": "10-2022-0048365", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0068259", "출원번호": "10-2022-0048365", "발명의 명칭": "하나의 바이리스터와 두 개의 트랜지스터들을 포함하는 뉴런 회로와 이를 포함하는 장치들", "출원인": "삼성전자주식회사", "발명자": "최양규"}}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1시냅스 회로로부터 출력된 일정한 입력 전류를 수신하는 컬렉터 전극과 접지에 접속된 이미터 전극을 포함하고, 상기 컬렉터 전극을 통해 컬렉터 신호를 출력하는 바이리스터(biristor); 및상기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 제2시냅스 회로로 출력하는 전압 분배기를 포함하는 뉴런 회로."}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 바이리스터는 바이폴라 NPN 트랜지스터이고, 상기 바이폴라 NPN 트랜지스터의 베이스 전극은 플로팅(floating) 상태인 뉴런 회로."}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 전압 분배기는,상기 동작 전압을 공급하는 전압 라인에 접속된 제1전극, 상기 출력 전압을 출력하는 출력 노드에 접속된 제2전극, 및 상기 컬렉터 전극에 접속된 제1제어 단자를 포함하는 제1트랜지스터; 및상기 출력 노드에 접속된 제3전극, 상기 접지에 접속된 제4전극, 및 제2제어 단자를 포함하는 제2트랜지스터를포함하고,상기 제1트랜지스터는 상기 저항 값들 중에서 제1값을 갖고,상기 제2트랜지스터는 상기 저항 값들 중에서 제2값을 갖는 뉴런 회로."}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 제1트랜지스터는 n-타입 MOSFET, p-타입 MOSFET, 바이폴라 NPN 트랜지스터, 또는 바이폴라 PNP 트랜지스터이고,상기 제2트랜지스터는 n-타입 MOSFET, p-타입 MOSFET, 바이폴라 NPN 트랜지스터, 또는 바이폴라 PNP 트랜지스터인 뉴런 회로."}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 제1트랜지스터와 상기 제2트랜지스터 각각이 바이폴라 트랜지스터일 때,상기 제1전극과 상기 제3전극 각각은 컬렉터 전극과 이미지 전극 중 어느 하나이고, 상기 제2전극과 상기 제4전극 각각은 상기 컬렉터 전극과 상기 이미지 전극 중 다른 하나이고,상기 제1제어 단자와 상기 제2제어 단자 각각은 베이스 전극인 뉴런 회로."}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "뉴로모픽 회로를 포함하는 신경망 처리 유닛(Neural Processing Unit(NPU))에 있어서,상기 뉴로모픽 회로는,제1시냅스 회로;공개특허 10-2023-0068259-3-제2시냅스 회로; 및상기 제1시냅스 회로와 상기 제2시냅스 회로사이에 접속된 뉴런 회로를 포함하고,상기 뉴런 회로는,상기 제1시냅스 회로로부터 출력된 일정한 입력 전류를 수신하는 컬렉터 전극과 접지에 접속된 이미터 전극을포함하고, 상기 컬렉터 전극을 통해 컬렉터 신호를 출력하는 바이리스터(biristor); 및상기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 상기 제2시냅스 회로로 출력하는 전압 분배기를 포함하는 신경망처리 유닛."}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 제1시냅스 회로와 상기 제2시냅스 회로 각각은 불휘발성 메모리 장치 또는 휘발성 메모리 장치인 신경망처리 유닛."}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서, 상기 전압 분배기는,상기 동작 전압을 공급하는 전압 라인에 접속된 제1전극, 상기 출력 전압을 출력하는 출력 노드에 접속된 제2전극, 및 상기 컬렉터 전극에 접속된 제1제어 단자를 포함하는 제1트랜지스터; 및상기 출력 노드에 접속된 제3전극, 상기 접지에 접속된 제4전극, 및 제2제어 단자를 포함하는 제2트랜지스터를포함하고,상기 제1트랜지스터는 상기 저항 값들 중에서 제1값을 갖고,상기 제2트랜지스터는 상기 저항 값들 중에서 제2값을 갖는 신경망 처리 유닛."}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "뉴로모픽 회로를 포함하는 신경망 처리 유닛(Neural Processing Unit(NPU))을 포함하는 데이터 처리 장치에 있어서,상기 뉴로모픽 회로는,제1시냅스 회로;제2시냅스 회로; 및상기 제1시냅스 회로와 상기 제2시냅스 회로사이에 접속된 뉴런 회로를 포함하고,상기 뉴런 회로는,상기 제1시냅스 회로로부터 출력된 일정한 입력 전류를 수신하는 컬렉터 전극과 접지에 접속된 이미터 전극을포함하고, 상기 컬렉터 전극을 통해 컬렉터 신호를 출력하는 바이리스터(biristor); 및상기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 상기 제2시냅스 회로로 출력하는 전압 분배기를 포함하는 데이터처리 장치."}
{"patent_id": "10-2022-0048365", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 전압 분배기는,상기 동작 전압을 공급하는 전압 라인에 접속된 제1전극, 상기 출력 전압을 출력하는 출력 노드에 접속된 제2전극, 및 상기 컬렉터 전극에 접속된 제1제어 단자를 포함하는 제1트랜지스터; 및상기 출력 노드에 접속된 제3전극, 상기 접지에 접속된 제4전극, 및 제2제어 단자를 포함하는 제2트랜지스터를공개특허 10-2023-0068259-4-포함하고,상기 제1트랜지스터는 상기 저항 값들 중에서 제1값을 갖고,상기 제2트랜지스터는 상기 저항 값들 중에서 제2값을 갖는 데이터 처리 장치."}
{"patent_id": "10-2022-0048365", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "출력 전압의 크기와 펄스 폭을 감소시킬 수 있는 뉴런 회로가 개시된다. 뉴런 회로는 제1시냅스 회로로부터 출력 된 일정한 입력 전류를 수신하는 컬렉터 전극과 접지에 접속된 이미터 전극을 포함하고, 상기 컬렉터 전극을 통 해 컬렉터 신호를 출력하는 바이리스터와, 상기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 제2시냅스 회로로 출력하 는 전압 분배기를 포함한다."}
{"patent_id": "10-2022-0048365", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 개념에 따른 실시 예는 뉴런 회로에 관한 것으로, 특히 하나의 바이리스터와 두 개의 트랜지스터들을 포함하는 뉴런 회로와 이를 포함하는 장치들에 관한 것이다."}
{"patent_id": "10-2022-0048365", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "4차 산업 혁명 시대를 맞아, 인공 지능 시스템에 대한 연구들이 활발히 진행되고 있다. 그 중에서도 막대한 에 너지를 소모하는 기존의 폰 노이만(von Neumann) 방식에서 벗어난 뉴로모픽 컴퓨팅(neuromorphic computing) 시스템이 많은 각광을 받고 있다. 뉴로모픽 컴퓨팅은 인간의 뇌를 하드웨어적으로 모방하여 인공 지능 동작을 구현하는 방식이다. 인간의 뇌는 매 우 복잡한 기능들을 수행하지만, 상기 뇌가 소비하는 에너지는 20와트(W) 밖에 되지 않는다. 뉴로모픽 컴퓨팅은 이러한 인간의 뇌 구조 자체를 모방하여 기존 컴퓨팅보다 월등한 연상 능력, 추론 능력, 인식 능력, 및 데이터 처리 능력을 초 저전력으로 수행 가능하게 한다. 특히, 뉴로모픽 컴퓨팅 중에서 3세대 인공 신경망 모델이라고 불리우는 스파이킹 뉴럴 네트워크(Spiking Neural Networks(SNN))는 생물학적 뇌의 생물학적인 학습 방법 및 신호 전달에 근거한 신경망 모델로 에너지 소비를 크 게 줄일 수 있어 관련된 연구들이 활발히 진행되고 있다. 스파이킹 뉴럴 네트워크를 구현하기 위한 하드웨어의 구성 요소들 중에서 뉴런 회로는 이전 시냅스 회로로부터 전류 신호를 수신하고 수신된 전류 신호가 일정 수준 이상이 되면 발화해 다음 시냅스 회로에 전압 신호를 전달 하는 LIF(leaky integrate-and-fire) 뉴런 회로로 구성되어 있다. 이러한 LIF 동작을 하는 뉴런 회로를 위해 커패시터, 적분기, 비교기, 및 리셋 회로 등을 포함한 복잡한 회로가 사용되고 있다. 그러나, 실제 인간의 뇌가 1000억 개의 뉴런들을 가지고 있으므로, 뉴런 회로들의 집적도를 개 선할 필요성이 있다."}
{"patent_id": "10-2022-0048365", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적인 과제는, 하나의 바이리스터와 두 개의 트랜지스터들로 구성되고 출력 전압의 크기(magnitude)를 감소시킴과 동시에 상기 출력 전압의 펄스 폭(pulse width)을 줄일 수 있는 뉴런 회로와 상 기 뉴런 회로를 포함하는 전자 장치들을 제공하는 것이다."}
{"patent_id": "10-2022-0048365", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 뉴런 회로는 제1시냅스 회로로부터 출력된 일정한 입력 전류를 수신하는 컬렉터 전극 과 접지에 접속된 이미터 전극을 포함하고, 상기 컬렉터 전극을 통해 컬렉터 신호를 출력하는 바이리스터와, 상 기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 제2시냅스 회로로 출력하는 전압 분배기를 포함한다. 본 발명의 실시 예에 따른 뉴로모픽 회로를 포함하는 신경망 처리 유닛 (Neural Processing Unit(NPU))에서, 상 기 뉴로모픽 회로는 제1시냅스 회로와, 제2시냅스 회로와, 상기 제1시냅스 회로와 상기 제2시냅스 회로사이에 접속된 뉴런 회로를 포함하고, 상기 뉴런 회로는 상기 제1시냅스 회로로부터 출력된 일정한 입력 전류를 수신하 는 컬렉터 전극과 접지에 접속된 이미터 전극을 포함하고, 상기 컬렉터 전극을 통해 컬렉터 신호를 출력하는 바 이리스터와, 상기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 상기 제2시냅스 회로로 출력하는 전압 분배기를 포함 한다.본 발명의 실시 예에 따른 뉴로모픽 회로를 포함하는 신경망 처리 유닛 (Neural Processing Unit(NPU))을 포함 하는 데이터 처리 장치에서, 상기 뉴로모픽 회로는 제1시냅스 회로와, 제2시냅스 회로와, 상기 제1시냅스 회로 와 상기 제2시냅스 회로사이에 접속된 뉴런 회로를 포함하고, 상기 뉴런 회로는 상기 제1시냅스 회로로부터 출 력된 일정한 입력 전류를 수신하는 컬렉터 전극과 접지에 접속된 이미터 전극을 포함하고, 상기 컬렉터 전극을 통해 컬렉터 신호를 출력하는 바이리스터와, 상기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함 된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 상기 제2시냅스 회로 로 출력하는 전압 분배기를 포함한다. 상기 바이리스터는 바이폴라 NPN 트랜지스터이고, 상기 바이폴라 NPN 트랜지스터의 베이스 전극은 플로팅 (floating) 상태이다. 상기 전압 분배기는 상기 동작 전압을 공급하는 전압 라인에 접속된 제1전극, 상기 출력 전압을 출력하는 출력 노드에 접속된 제2전극, 및 상기 컬렉터 전극에 접속된 제1제어 단자를 포함하는 제1트랜지스터와, 상기 출력 노드에 접속된 제3전극, 상기 접지에 접속된 제4전극, 및 제2제어 단자를 포함하는 제2트랜지스터를 포함하고, 상기 제1트랜지스터는 상기 저항 값들 중에서 제1값을 갖고, 상기 제2트랜지스터는 상기 저항 값들 중에서 제2 값을 갖는다."}
{"patent_id": "10-2022-0048365", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시 예에 따른 뉴런 회로는 하나의 쌍안정 저항과 전압 분배기의 역할을 수행하는 두 개의 트랜지스 터들로 구성되고, 상기 뉴런 회로의 출력 전압의 크기를 감소시킴과 동시에 상기 출력 전압의 펄스 폭을 줄일 수 있는 효과가 있다. 뉴런 회로의 출력 전압의 크기와 펄스 폭이 감소함에 따라, 상기 뉴런 회로를 포함하는 뉴로모픽 하드웨어 (neuromorphic hardware)의 에너지 소모를 줄일 수 있는 효과가 있다."}
{"patent_id": "10-2022-0048365", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명에 따른 뉴런 회로를 포함하는 뉴로모픽 컴퓨팅(neuromorphic computing)으로도 알려진 뉴로모픽 엔지니 어링(neuromorphic engineering)은 신경계(nervous system)에 존재하는 신경-생물학적 구조들(neuro- biological architectures)을 모방하기 위해 전자 회로들을 포함하는 초대형 통합(very-large-scale integration(VLSI)) 시스템에 적용될 수 한다. 본 발명에 따른 뉴런 회로들을 포함하는 뉴로모픽 컴퓨터 또는 뉴로모픽 칩은 계산들(computations)을 수행하기 위해 물리적 인공 뉴런들(physical artificial neurons, 예를 들면, 물리적 인공 뉴런들은 실리콘(또는 반도 체)으로 제작됨)을 사용하는 모든 장치를 의미한다. 본 발명에 따른 뉴런 회로들을 포함하는 뉴로모픽 회로는 인간의 뇌의 신경 세포와 시냅스를 모사해 방대한 양의 데이터를 효율적으로 처리할 수 있는 회로를 의미한다. 도 1은 본 발명의 실시 예에 따른 시냅스 회로들과 뉴런 회로들을 포함하는 뉴로모픽 회로의 블록도이다. 도 1을 참조하면, 집적 회로(integrated circuit(IC))로 구현되는 뉴로모픽 회로(neuromorphic circuit; 100) 는 복수 개의 시냅스 회로들(synapse circuits; 110_1~110_n)과 복수 개의 뉴런 회로들(neuron circuits; 120_1~120_n)를 포함한다. 여기서, n은 3이상의 자연수이다.뉴로모픽 회로는 인공 뉴런들 또는 노드들(nodes)로 구성된 회로들의 신경망(neural network)을 의미한다. 각 시냅스 회로(110_1~110_n)는 휘발성 메모리 장치 또는 불휘발성 메모리 장치로 구현될 수 있다, 예를 들면, 각 시냅스 회로(110_1~110_n)는 정적 램 (Static Random Access Memory(SRAM)), 저항 메모리 소자(resistive random access memory(RRAM or ReRAM)), 메모리 저항(memory resistor, 이를 '멤리스터 (memristor)'라고도 한 다.), 차지 트랩 플래시(charge trap flash(CTF)), 상변화 메모리(Phase-change memory(PCM)), 또는 강유전체 램(Ferroelectric Random Access Memory(FeRAM)) 등으로 구현될 수 있다. 각 뉴런 회로(120_1~120_n)는 LIF(leaky integrate-and-fire) 기능을 수행하고, 각 시냅스 회로(110_1~110_n) 로부터 출력된 일정한 입력 전류(constant input current)에 따라 인에이블되고, 각 뉴런 회로(120_1~120_n)로 공급되는 동작 전압을 그 안에 포함된 저항 값들을 이용하여 분배할 수 있으므로, 각 뉴런 회로 (120_1~120_n) 의 출력 전압의 크기와 펄스 폭을 조절할 수 있다. LIF 기능은 이전 시냅스 회로로부터 출력된 전류 신호를 수신하고, 수신된 전류 신호가 일정한 레벨과 같거나 크면 발화(fire)를 하여 다음 시냅스 회로로 전압 신호를 전달하는 기능을 의미한다. 따라서, 각 뉴런 회로 (120_1~120_n)은 LIF 뉴런이라고도 불린다. 도 2는 하나의 바이리스터와 두 개의 트랜지스터들을 포함하는 도 1에 도시된 제1뉴런 회로의 회로도이다. 도 1에 도시된 각 뉴런 회로(120_1~120_n)의 구조와 동작은 동일하므로, 제1뉴런 회로(120-1)의 구조와 동작이 대표적으로 설명된다. 도 1과 도 2 참조하면, 제1뉴런 회로(120_1)는 하나의 쌍안정 저항(bistable resistor, 이하 '바이리스터 (biristor)'라고 한다. 121)과, 두 개의 트랜지스터들 (TR1과 TR2)을 포함한다. 제1뉴런 회로(120_1)는 제1시 냅스 회로(110_1)로부터 일정한 입력 전류(Iin1)를 수신하고, 크기와 펄스 폭이 조절된 제1출력 전압(Vout1)을 제2시냅스 회로(110_2)로 출력한다. 단일-트랜지스터 뉴런(single-transistor neuron)이라고도 불리는 바이리스터는 바이폴라(bipolar) NPN 트랜지스터로 구현될 수 있고, 바이폴라 NPN 트랜지스터의 베이스 전극(base electrode)은 플로팅 (floating) 상태를 유지하고, 제1시냅스 회로(110_1)로부터 출력된 일정한 입력 전류(Iin1)는 바이폴라 NPN 트 랜지스터의 컬렉터(collector) 전극(ER1_1)으로 공급되고, 바이폴라 NPN 트랜지스터의 이미터 (emitter) 전극(ER1_2)은 접지(Vss)에 접속된다. 바이리스터의 심볼(symbol)은 싱글-트랜지스터 래치(single-transistor latch(STL)) 현상(phenomenon)에 의해 I-V 특성들(current-voltage characteristics)의 쌍안정 히스테릭 루프(bistable hysteric loop)로 표현 된다. 제1트랜지스터(TR1)의 제1제어 전극은 바이리스터의 컬렉터 전극 (ER1_1)에 접속되고, 제1트랜지스터(TR 1)의 제1전극(ER2_1)은 동작 전압(Vdd)을 공급하는 전압 라인(125_1)에 접속되고, 제1트랜지스터(TR2)의 제2전 극(ER2_2)은 출력 단자(125_2)에 접속된다. 제2제어 전압(Vg2)은 제2트랜지스터(TR2)의 제2제어 전극으로 공급되고, 제2트랜지스터(TR2)의 제1전극(ER3_1) 은 출력 단자(125_2)에 접속되고, 제2트랜지스터 (TR2)의 제2전극(ER3_2)은 접지(Vss)에 접속된다. 실시 예들에 따라, 제1트랜지스터(TR1)는 n-타입 MOSFET(metal-oxide-semiconductor field-effect transistor), p-타입 MOSFET, 바이폴라 NPN 트랜지스터, 또는 바이폴라 PNP 트랜지스터로 구현될 수 있다. 또한, 제2트랜지스터(TR2)는 n-타입 MOSFET, p-타입 MOSFET, 바이폴라 NPN 트랜지스터, 또는 바이폴라 PNP 트랜 지스터로 구현될 수 있다. 예를 들면, 각 트랜지스터(TR1과 TR2)가 MOSFET일 때, 각 제1전극(ER2_1과 ER3_1)은 드레인 전극과 소스 전극 중에서 어느 하나이고, 각 제2전극(ER2_2과 ER3_2)은 상기 드레인 전극과 상기 소스 전극 중에서 다른 하나이고, 각 제어 전극은 게이트 전극이다. 예를 들면, 각 트랜지스터(TR1과 TR2)가 바이폴라 트랜지스터일 때일 때, 각 제1전극(ER2_1과 ER3_1)은 컬렉터 전극과 이미터 전극 중에서 어느 하나이고, 각 제2전극(ER2_2과 ER3_2)은 상기 컬렉터 전극과 상기 이미지 전극 중에서 다른 하나이고, 각 제어 전극은 베이스 전극이다. 바이리스터는 제1뉴런 회로(120_1)를 인에이블 시키는 기능을 수행하고, 트랜지스터들(TR1과 TR2)은 전압 분배기(voltage divider; 125)로서의 역할을 한다. 트랜지스터들(TR1과 TR2)로 구성된 전압 분배기는 제1뉴런 회로(120_1)와 제2시냅스 회로(110_2)의 파워 소모와 에너지 소모를 줄이기 위해 제1출력 신호 (Vout1)의 크기와 펄스 폭을 변조(modulation)할 수 있다. 일정한 입력 전류(Iin1)가 바이리스터의 컬렉터 전극(ER1_1)으로 공급되면, 컬렉터 전극(ER1_1)의 컬렉터 신호(Vg1, 예를 들면 전압 또는 전류)은 제1트랜지스터(TR1)의 제1제어 전극으로 공급된다. 제2트랜지스터(TR2)의 제2제어 전극으로 공급되는 제2제어 신호(예를 들면, 제2제어 전압(Vg2))에 따라 제2트랜 지스터(TR2)가 턴-온되면, 전압 분배 법칙에 따라 출력 단자(125_2)의 제1출력 전압(Vout1)은 수학식 1과 같다. [수학식 1]"}
{"patent_id": "10-2022-0048365", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "여기서, RTR1은 제1트랜지스터(TR1)의 저항 값이고, RTR2은 제2트랜지스터 (TR2)의 저항 값이다. 도 3의 (a)는 도 2에 도시된 제1뉴런 회로의 시간에 대한 출력 신호의 파형 도이다. 도 3의 (a)는 일정한 입력 전류(Iin1)는 5nA이고, 제1트랜지스터(TR1)의 문턱 전압은 2V이고, 제2트랜지스터 (TR2)의 문턱 전압은 0V이고, 동작 전압(Vdd)은 1V이고, 제2제어 신호(예를 들면, 제2게이트 전압(Vg2))은 0.2V 일 때의 시뮬레이션 결과이다. 도 3의 (a)를 참조하면, 제1뉴런 회로(120_1)에 트랜지스터들(TR1과 TR2)이 구현될 때의 출력 단자(125_2)의 제 1출력 전압(Vout1)의 크기(Mag2)와 펄스 폭 (Tp2)은, 제1뉴런 회로(120-1)에 트랜지스터들(TR1과 TR2)이 구현 되지 않았을 때의 바이리스터의 컬렉터 전극(ER1_1)의 전압(Vg1)의 크기(Mag1)과 펄스 폭(Tp1)보다 상당히 감소한다. 도 3의 (b)는 도 2에 도시된 직렬로 접속된 두 개의 트랜지스터들에 흐르는 전류의 파형 도이다. 도 3의 (b)에는 도 3의 (a)의 조건들과 동일한 조건들에서, 트랜지스터들 (TR1과 TR2)를 통해 흐르는 전류(I2 T)의 파형이 도시되어 있다. 전류(I2T)는 제1뉴런 회로(120_1)의 에너지 소모를 결정한다. 제1뉴런 회로(120_1)의 제1출력 전압(Vout1)의 크기(Mag2)와 펄스 폭(Tp2)의 감소는, 제1뉴런 회로(120_1)에 접속된 제2시냅스 회로(110_2)의 에너지 소모를 감소시킬 수 있다. 도 4는 도 2에 도시된 바이리스터의 주사 전자 현미경(scanning electron microscope(SEM)) 이미지이다. 도 4를 참조하면, 제1바이리스터는 기판(121_1), 부유 바디층(floating body; 121_2), 이미터(121_3), 컬 렉터(121_4), 및 베이스(121_5)를 포함한다. 실시 예에 따라, 이미터(121_3)에 이미터 전극(ER1_2)이 접속될 수 있고, 컬렉터(121_4)에 컬렉터 전극(ER1_1) 이 접속될 수 있다. 기판(121_1)은 정공 배리어 물질(hole barrier material) 또는 전자 배리어 물질로 구현될 수 있다. 예를 들면, 기판(121_1)이 실리콘-온-절연체(silicon-on-insulator(SOI))로 형성될 때, 제1바이리스터는 SOI 트랜지 스터이다. 예를 들면, 기판(121_1)은 표면 상태 <100>인 p-타입 SOI 웨이퍼일 수 있다. 기판(121_1)은 전압 바이어스(voltage bias)를 가하는 백 게이트(back gate)의 역할을 할 수 있으며, 기판 (121_1)의 위(on or above)에는 정공 배리어 물질(또는 전자 배리어 물질)과 부유 바디층(121_2)이 순차적으로 형성될 수 있다. 정공 배리어 물질(또는 전자 배리어 물질)은 매립된 산화물(buried oxide) 로 형성될 수 있다. 부유 바디층(121_2)은 정공 배리어 물질 또는 전자 배리어 물질; 121_1)의 위에 형성되며, 충격 이온화(impact ionization)에 의해 발생한 정공(또는 전자)은 부유 바디층(121_2)에 축적되므로 뉴런 동작이 가능하게 된다. 이미터(121_3)와 컬렉터(121_4)는 부유 바디층(121_2)의 양쪽에 형성된다. 이미터(121_3)와 컬렉터(121_4) 각각은 n-타입 반도체, p-타입 반도체, 및 금속 실리사이드(metal silicide) 중 어느 하나로 형성될 수 있다.이미터(121_3)와 컬렉터(121_4) 각각의 타입은 부유 바디층의 타입과 다를 수 있다. 예를 들면, 이미터 (121_3)와 컬렉터(121_4) 각각이 p-타입 반도체일 때 부유 바디층은 n-타입 반도체일 수 있고, 이미터 (121_3)와 컬렉터(121_4) 각각이 n-타입 반도체일 때 부유 바디층은 p-타입 반도체일 수 있다. 이미터(121_3)와 컬렉터(121_4) 각각은 확산(diffusion), 고상-확산(solid-phase diffusion), 에피택셜 성장 (epitaxial growth), 선택적 에피택셜 성장 (epitaxial growth), 이온 주입(ion implantation), 및 후속 열처 리 중 적어도 하나로 형성될 수 있다. 이미터(121_3)와 컬렉터(121_4) 각각으로 이전 시냅스 회로로부터 출력된 전류 신호가 입력될 때, 스파이크 형 태의 전압 신호가 이미터(121_3)와 컬렉터 (121_4) 각각으로부터 출력될 수 있다. 베이스(121_5)는 n-타입 폴리실리콘, p-타입 폴리실리콘, 및 금속 중 어느 하나로 형성될 수 있으며, 상기 금속 은 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 탄탈륨(Ta), 텅스텐 (W), 은(Ag), 질화티타늄(TiN), 질화탄탈륨(TaN), 또는 이들의 조합을 포함할 수 있다. 예를 들면, 베이스 폭 (W)은 180nm이고, 베이스 길이(L)는 380nm일 수 있다. 제1바이리스터는 부유 바디층(121_2)과 베이스(121_5) 사이를 절연하기 위한 절연막을 더 포함할 수 있고, 상기 절연막은 산화막(silicon oxide), 질화막 (silicon nitride), 산화 질화막(silicon oxynitride), 산화 알 루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(zinc oxide), 산화 지르코늄(zirconium oxide), 산화하프늄지르코늄(HZO), 또는 이들의 조합을 포함할 수 있다. 도 5는 도 1에 도시된 뉴로모픽 회로를 포함하는 신경망 처리 유닛(Neural Processing Unit(NPU))을 포함하는 데이터 처리 장치의 블록도이다. 도 5를 참조하면, 데이터 처리 장치는 시스템 버스, 프로세서 , 신경망 처리 유닛(Neural Processing Unit(NPU); 220), 시스템 메모리 , 불휘발성 메모리 장치, 및 통신 장치를 포함한 다. 통신 장치 는 연결(connectivity)라고도 불린다. 데이터 처리 장치의 예들은 인공 지능 컴퓨팅 장치, 모바일 장치, 사물 인터넷(Internet of Things(IoT)) 장치, 및 카메라를 갖는 드론(drones with camera) 등을 포함한다. 모바일 장치의 예들은 스마트폰, 태블릿(tablet) 컴퓨터, 랩탑(laptop) 컴퓨터, 모바일 인터넷 장치(Mobile Internet device (MID)), PDA(Personal digital assistant), 휴대용 게임 콘솔(Handheld game console), 휴대 용 디미어 플레이터(Portable media player), 디지털 카메라, 및 웨어러블 컴퓨터 등을 포함한다. 웨어러블 컴퓨터의 예들은 스마트워치(smartwatch), 헤드-마운티드 디스플레이(Head-mounted display(HMD), 및 스마트 안경(smart glasses) 등을 포함한다. 각 장치(210, 220, 230, 240, 및 250)는 시스템 버스를 통해 정보(또는 데이터)를 주고받는다. 프로세서 는 CPU, GPU(Graphics Processing Unit), 및 DPU(Data Processing Unit) 중에서 적어도 하나를 총괄적으 로 나타내고, 실시 예에 따라 프로세서는 애플리케이션 프로세서(application processor)를 의미할 수 있 다. NPU는 사람의 뇌 신경망과 같은 구조로 데이터를 처리하는 인공지능 학습과 실행에 최적화된 프로세서를 의미한다. NPU는 도 1 내지 도 4를 참조하여 설명된 뉴로모픽 회로를 포함한다. 시스템 메모리는 RAM(Random Access Memory)이라고 불리는 물리적 메모리 장치, 또는 가상 메모리 장치로 구성될 수 있다. 프로세서 또는 NPU에 의해 처리된 데이터 또는 처리될 데이터는 시스템 메모리(23 0)에 저장될 수 있다. 프로세서 또는 NPU에 의해 처리된 데이터 또는 처리될 데이터는 불휘발성 메모리 장치에 저장될 수 있다. 불휘발성 메모리 장치의 예들은 RRAM(또는 ReRAM)), 멤리스터(memristor), CTF, PCM, 또는 FeRAM 등으로 구현될 수 있다. 데이터 처리 장치는 외부 장치와 신호(또는 정보)를 통신 장치를 통해 주고받을 수 있다. 통신 장치 는 Wi-Fi 통신 모듈, NFC 통신 모듈, 및 블루투스 통신 모듈 등을 총칭한다. 본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2022-0048365", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다. 도 1은 본 발명의 실시 예에 따른 시냅스 회로들과 뉴런 회로들을 포함하는 뉴로모픽 회로의 블록도이다. 도 2는 하나의 바이리스터와 두 개의 트랜지스터들을 포함하는 도 1에 도시된 제1뉴런 회로의 회로도이다. 도 3의 (a)는 도 2에 도시된 제1뉴런 회로의 시간에 대한 출력 신호의 파형 도이다. 도 3의 (b)는 도 2에 도시된 직렬로 접속된 두 개의 트랜지스터들에 흐르는 전류의 파형 도이다. 도 4는 도 2에 도시된 바이리스터의 주사 전자 현미경 이미지이다. 도 5는 도 1에 도시된 뉴로모픽 회로를 포함하는 신경망 처리 유닛(Neural Processing Unit(NPU))을 포함하는 데이터 처리 장치의 블록도이다."}
