# Verilog_learning_note

三個步驟編譯執行
1. `iverilog -o [你的檔案1.out][你的檔案.v]`
2. `vvp [你的檔案1.out]`
3. `gtkwave [你的檔案.vcd]`

### testfile 是我的模板，and_gate.v 和 tb.v 是一組的測試，test.v是自己一組把tb寫在裡面的
