TimeQuest Timing Analyzer report for TEI_GRUPO17
Wed Jul 30 05:28:39 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK'
 33. Slow 1200mV 0C Model Hold: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CLK'
 52. Fast 1200mV 0C Model Hold: 'CLK'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Slow Corner Signal Integrity Metrics
 75. Fast Corner Signal Integrity Metrics
 76. Setup Transfers
 77. Hold Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 175.16 MHz ; 175.16 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.709 ; -88.276            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.709 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.995      ;
; -4.709 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.995      ;
; -4.705 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.991      ;
; -4.705 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.991      ;
; -4.699 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.985      ;
; -4.695 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.981      ;
; -4.664 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.950      ;
; -4.659 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.945      ;
; -4.658 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.944      ;
; -4.554 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.840      ;
; -4.554 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.840      ;
; -4.544 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.830      ;
; -4.501 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.787      ;
; -4.501 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.787      ;
; -4.500 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.787      ;
; -4.500 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.787      ;
; -4.493 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.780      ;
; -4.492 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.779      ;
; -4.492 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.779      ;
; -4.488 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.774      ;
; -4.486 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.773      ;
; -4.486 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.773      ;
; -4.485 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.772      ;
; -4.479 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.766      ;
; -4.402 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.689      ;
; -4.402 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.689      ;
; -4.395 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.682      ;
; -4.392 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.678      ;
; -4.392 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.678      ;
; -4.371 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.657      ;
; -4.318 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.605      ;
; -4.318 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.605      ;
; -4.314 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.600      ;
; -4.314 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.600      ;
; -4.311 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.598      ;
; -4.279 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.565      ;
; -4.055 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.342      ;
; -4.055 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.342      ;
; -4.048 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.335      ;
; -3.981 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.267      ;
; -3.981 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.267      ;
; -3.946 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.232      ;
; -3.889 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.176      ;
; -3.889 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.176      ;
; -3.882 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.169      ;
; -3.666 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.589      ;
; -3.666 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.589      ;
; -3.659 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.582      ;
; -3.615 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 4.902      ;
; -3.615 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 4.902      ;
; -3.608 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 4.895      ;
; -3.542 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.830      ;
; -3.542 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.830      ;
; -3.535 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.823      ;
; -3.522 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.445      ;
; -3.522 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.445      ;
; -3.519 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 4.805      ;
; -3.519 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 4.805      ;
; -3.515 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.438      ;
; -3.484 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 4.770      ;
; -3.392 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 4.678      ;
; -3.392 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 4.678      ;
; -3.362 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 4.648      ;
; -3.362 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 4.648      ;
; -3.357 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 4.643      ;
; -3.327 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 4.613      ;
; -3.215 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.503      ;
; -3.215 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.503      ;
; -3.208 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.496      ;
; -3.029 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.973      ;
; -3.029 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.973      ;
; -2.994 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.938      ;
; -2.884 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.807      ;
; -2.884 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.807      ;
; -2.877 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.800      ;
; -2.785 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.073      ;
; -2.785 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.073      ;
; -2.783 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.699      ;
; -2.778 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.066      ;
; -2.772 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.695      ;
; -2.772 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.695      ;
; -2.765 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.688      ;
; -2.759 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.703      ;
; -2.759 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.703      ;
; -2.746 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.690      ;
; -2.743 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.666      ;
; -2.743 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.666      ;
; -2.720 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.008      ;
; -2.720 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.008      ;
; -2.713 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.001      ;
; -2.708 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.631      ;
; -2.684 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.628      ;
; -2.684 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.628      ;
; -2.659 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.049     ; 3.605      ;
; -2.658 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.049     ; 3.604      ;
; -2.649 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.593      ;
; -2.641 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.049     ; 3.587      ;
; -2.631 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 3.919      ;
; -2.631 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 3.919      ;
; -2.624 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.293      ; 3.912      ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                       ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.901 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.165      ;
; 0.906 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.142      ;
; 0.913 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.177      ;
; 0.914 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.178      ;
; 0.953 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.189      ;
; 0.954 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.190      ;
; 1.119 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.436      ; 1.712      ;
; 1.126 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.436      ; 1.719      ;
; 1.126 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.436      ; 1.719      ;
; 1.136 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.359      ;
; 1.139 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.362      ;
; 1.141 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.364      ;
; 1.194 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.458      ;
; 1.206 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.470      ;
; 1.207 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.471      ;
; 1.375 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.293     ; 1.239      ;
; 1.429 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.691      ;
; 1.436 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.698      ;
; 1.436 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.698      ;
; 1.478 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.713      ;
; 1.486 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.750      ;
; 1.490 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.725      ;
; 1.491 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.726      ;
; 1.498 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.762      ;
; 1.499 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.763      ;
; 1.522 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.293     ; 1.386      ;
; 1.713 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.293     ; 1.577      ;
; 1.720 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.943      ;
; 1.733 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.968      ;
; 1.745 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.980      ;
; 1.746 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.981      ;
; 1.747 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.009      ;
; 1.754 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.016      ;
; 1.754 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.016      ;
; 1.779 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.987      ;
; 1.779 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.987      ;
; 1.779 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.987      ;
; 1.779 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.987      ;
; 1.779 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.987      ;
; 1.779 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.987      ;
; 1.794 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.056      ;
; 1.801 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.063      ;
; 1.801 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.063      ;
; 1.801 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.037      ;
; 1.802 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.038      ;
; 1.870 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.078      ;
; 1.870 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.078      ;
; 1.870 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.078      ;
; 1.870 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.078      ;
; 1.870 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.078      ;
; 1.870 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.078      ;
; 1.871 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.107      ;
; 1.882 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.118      ;
; 1.902 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.435      ; 2.494      ;
; 1.914 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.435      ; 2.506      ;
; 1.915 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.435      ; 2.507      ;
; 1.919 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.510      ;
; 1.926 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.517      ;
; 1.926 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.517      ;
; 1.956 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.192      ;
; 1.962 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.085      ; 2.204      ;
; 1.974 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.085      ; 2.216      ;
; 1.975 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.085      ; 2.217      ;
; 1.981 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 2.187      ;
; 1.981 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 2.187      ;
; 1.981 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 2.187      ;
; 1.984 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.246      ;
; 1.991 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.253      ;
; 1.991 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.253      ;
; 2.001 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.237      ;
; 2.001 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.237      ;
; 2.002 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.231      ;
; 2.002 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.231      ;
; 2.002 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.231      ;
; 2.002 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.231      ;
; 2.002 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.231      ;
; 2.002 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.231      ;
; 2.024 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.232      ;
; 2.024 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.232      ;
; 2.024 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.232      ;
; 2.024 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.232      ;
; 2.024 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.232      ;
; 2.024 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.232      ;
; 2.066 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.302      ;
; 2.066 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.302      ;
; 2.067 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.296      ;
; 2.067 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.296      ;
; 2.067 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.296      ;
; 2.067 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.296      ;
; 2.067 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.296      ;
; 2.067 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.296      ;
; 2.071 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.333      ;
; 2.078 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.340      ;
; 2.078 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.340      ;
; 2.122 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 2.328      ;
; 2.122 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 2.328      ;
; 2.122 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 2.328      ;
; 2.123 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.359      ;
; 2.196 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.435      ; 2.788      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst10|inst4|clk                                ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst11|inst4|clk                                ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst4|inst4|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst5|inst4|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst6|inst4|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst7|inst4|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst8|inst4|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst9|inst4|clk                                 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst1|clk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.214 ; 3.684 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.003 ; 2.437 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 1.683 ; 2.103 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.723 ; 2.145 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.708 ; 2.133 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.711 ; 2.141 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.897 ; 2.308 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.003 ; 2.437 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.914 ; 2.330 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.894 ; 2.307 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.922 ; 2.336 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.530 ; 1.940 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.345 ; 1.763 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.435 ; 1.856 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.188 ; 3.620 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.737 ; 1.825 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 4.054 ; 4.331 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.199 ; 1.285 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 2.203 ; 2.623 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.359 ; 3.877 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 3.097 ; 3.636 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.359 ; 3.877 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.227 ; 3.715 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.745 ; -3.164 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.930 ; -1.358 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.323 ; -1.730 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.333 ; -1.743 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.334 ; -1.735 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.352 ; -1.760 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.972 ; -1.384 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.254 ; -1.693 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.985 ; -1.387 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.007 ; -1.410 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.178 ; -1.584 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.985 ; -1.395 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.930 ; -1.358 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.043 ; -1.456 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.488 ; -2.901 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.722 ; -0.816 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -2.255 ; -2.667 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.274 ; -0.330 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.819 ; -2.216 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.972 ; -2.391 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -2.012 ; -2.424 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.972 ; -2.391 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -2.116 ; -2.517 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; CarryOUT   ; CLK        ; 8.009  ; 8.194  ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 10.393 ; 10.458 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 7.842  ; 7.755  ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.880  ; 7.797  ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 7.126  ; 6.979  ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 7.556  ; 7.468  ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 8.149  ; 8.115  ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 8.396  ; 8.337  ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 8.338  ; 8.309  ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 7.976  ; 7.935  ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 8.814  ; 8.785  ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 8.563  ; 8.548  ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 10.393 ; 10.458 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 9.397  ; 9.356  ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 7.167  ; 7.126  ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.626  ; 6.514  ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 10.666 ; 10.642 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.325  ; 6.223  ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 7.059  ; 7.032  ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.824  ; 6.892  ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.816  ; 6.882  ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 6.238  ; 6.352  ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.317  ; 5.323  ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.477  ; 5.524  ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 6.238  ; 6.346  ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.545  ; 5.547  ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.635  ; 5.643  ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.426  ; 5.487  ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.617  ; 5.629  ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 6.207  ; 6.352  ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.267  ; 5.270  ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.640  ; 5.655  ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.956  ; 5.972  ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.945  ; 5.961  ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 7.050  ; 7.198  ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.479  ; 5.532  ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.480  ; 5.527  ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.435  ; 5.494  ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.484  ; 5.513  ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 7.050  ; 7.198  ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 6.368  ; 6.372  ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.715  ; 5.711  ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.705  ; 5.703  ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.617  ; 6.728  ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 6.175  ; 6.181  ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.792  ; 5.815  ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 6.058  ; 6.079  ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.677  ; 6.642  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 5.379 ; 5.349 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 5.037 ; 5.005 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 5.037 ; 5.005 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 5.074 ; 5.046 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 6.312 ; 6.282 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 5.042 ; 5.014 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 6.254 ; 6.251 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 6.293 ; 6.283 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 5.454 ; 5.465 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 5.520 ; 5.549 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 6.029 ; 6.035 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 5.700 ; 5.718 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 7.274 ; 7.367 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 6.070 ; 6.093 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.711 ; 6.666 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.183 ; 6.177 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 6.318 ; 6.355 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.023 ; 5.929 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 6.482 ; 6.579 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.368 ; 6.376 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.360 ; 6.367 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 5.153 ; 5.156 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.201 ; 5.207 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.358 ; 5.402 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 6.086 ; 6.188 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.420 ; 5.421 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.507 ; 5.514 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.306 ; 5.364 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.490 ; 5.501 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 6.057 ; 6.196 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.153 ; 5.156 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.512 ; 5.526 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.815 ; 5.830 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.804 ; 5.819 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 5.314 ; 5.371 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.360 ; 5.410 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.358 ; 5.402 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.314 ; 5.371 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.364 ; 5.391 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 6.916 ; 7.061 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 6.213 ; 6.217 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.584 ; 5.579 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.574 ; 5.571 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.450 ; 6.556 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 6.025 ; 6.031 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.657 ; 5.679 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.916 ; 5.936 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.296 ; 6.297 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 5.025 ;    ;    ; 5.124 ;
; LOAD_I     ; IenVI_UC    ; 5.566 ;    ;    ; 5.728 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 4.916 ;    ;    ; 5.014 ;
; LOAD_I     ; IenVI_UC    ; 5.437 ;    ;    ; 5.583 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.274 ; 6.274 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.274 ; 6.274 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.274 ; 6.274 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.274 ; 6.274 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.274 ; 6.274 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.491 ; 6.491 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.524 ; 6.524 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.493 ; 6.493 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.463 ; 6.463 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.680 ; 6.680 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.463 ; 6.463 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.471 ; 6.471 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.511 ; 6.511 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.718 ; 5.718 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.718 ; 5.718 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.718 ; 5.718 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.718 ; 5.718 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.718 ; 5.718 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.926 ; 5.926 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.958 ; 5.958 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.928 ; 5.928 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.898 ; 5.898 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.107 ; 6.107 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.898 ; 5.898 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.906 ; 5.906 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.946 ; 5.946 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.255     ; 6.346     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.255     ; 6.346     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.255     ; 6.346     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.255     ; 6.346     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.255     ; 6.346     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.466     ; 6.557     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.510     ; 6.601     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.467     ; 6.558     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.437     ; 6.528     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.642     ; 6.733     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.437     ; 6.528     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.446     ; 6.537     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.486     ; 6.577     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.737     ; 5.745     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.737     ; 5.745     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.737     ; 5.745     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.737     ; 5.745     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.737     ; 5.745     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.940     ; 5.948     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.982     ; 5.990     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.941     ; 5.949     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.911     ; 5.919     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.108     ; 6.116     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.911     ; 5.919     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.920     ; 5.928     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.960     ; 5.968     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 192.79 MHz ; 192.79 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.187 ; -75.362           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                 ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.187 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.454      ;
; -4.187 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.454      ;
; -4.184 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.451      ;
; -4.184 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.451      ;
; -4.163 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.430      ;
; -4.160 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.427      ;
; -4.067 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.334      ;
; -4.066 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.333      ;
; -4.063 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.330      ;
; -4.055 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.322      ;
; -4.055 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.322      ;
; -4.031 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.298      ;
; -4.000 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.267      ;
; -4.000 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.267      ;
; -3.976 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.243      ;
; -3.970 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.238      ;
; -3.970 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.238      ;
; -3.965 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.233      ;
; -3.903 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.170      ;
; -3.903 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.170      ;
; -3.881 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.149      ;
; -3.881 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.149      ;
; -3.879 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.146      ;
; -3.876 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.144      ;
; -3.873 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.141      ;
; -3.873 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.141      ;
; -3.867 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.135      ;
; -3.867 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.135      ;
; -3.850 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.118      ;
; -3.844 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.112      ;
; -3.739 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.006      ;
; -3.739 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.006      ;
; -3.715 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.982      ;
; -3.712 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.980      ;
; -3.712 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.980      ;
; -3.692 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.960      ;
; -3.499 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.767      ;
; -3.499 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.767      ;
; -3.494 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.762      ;
; -3.454 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.721      ;
; -3.454 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.721      ;
; -3.430 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.697      ;
; -3.334 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.602      ;
; -3.334 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.602      ;
; -3.311 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.579      ;
; -3.152 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.082      ;
; -3.152 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.082      ;
; -3.134 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.064      ;
; -3.095 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.363      ;
; -3.095 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.363      ;
; -3.072 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.340      ;
; -3.039 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.306      ;
; -3.039 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.306      ;
; -3.031 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.300      ;
; -3.031 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.300      ;
; -3.025 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.955      ;
; -3.025 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.955      ;
; -3.019 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.949      ;
; -3.015 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.282      ;
; -3.008 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.277      ;
; -2.921 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.188      ;
; -2.921 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.188      ;
; -2.897 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.164      ;
; -2.894 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.161      ;
; -2.894 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.161      ;
; -2.870 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.272      ; 4.137      ;
; -2.737 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.006      ;
; -2.737 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.006      ;
; -2.714 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.983      ;
; -2.600 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.552      ;
; -2.600 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.552      ;
; -2.576 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.528      ;
; -2.463 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.393      ;
; -2.463 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.393      ;
; -2.440 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.370      ;
; -2.391 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.343      ;
; -2.391 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.343      ;
; -2.371 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.301      ;
; -2.371 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.301      ;
; -2.367 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.319      ;
; -2.363 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.293      ;
; -2.363 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.293      ;
; -2.362 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.287      ;
; -2.358 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.627      ;
; -2.358 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.627      ;
; -2.347 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.277      ;
; -2.342 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.272      ;
; -2.335 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.604      ;
; -2.309 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 3.262      ;
; -2.309 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.042     ; 3.262      ;
; -2.304 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.042     ; 3.257      ;
; -2.299 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.568      ;
; -2.299 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.568      ;
; -2.292 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.244      ;
; -2.292 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.244      ;
; -2.276 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.545      ;
; -2.268 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 3.220      ;
; -2.249 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.518      ;
; -2.249 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.518      ;
; -2.239 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.508      ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.807 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.048      ;
; 0.808 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.022      ;
; 0.814 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.055      ;
; 0.815 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.056      ;
; 0.851 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.065      ;
; 0.852 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.066      ;
; 1.009 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 1.553      ;
; 1.022 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 1.566      ;
; 1.022 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.400      ; 1.566      ;
; 1.035 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.237      ;
; 1.037 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.239      ;
; 1.045 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.247      ;
; 1.074 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.315      ;
; 1.082 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.323      ;
; 1.083 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.324      ;
; 1.267 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.274     ; 1.137      ;
; 1.284 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.524      ;
; 1.297 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.537      ;
; 1.297 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.537      ;
; 1.339 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.580      ;
; 1.346 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.561      ;
; 1.347 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.562      ;
; 1.348 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.563      ;
; 1.349 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.590      ;
; 1.350 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.591      ;
; 1.386 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.274     ; 1.256      ;
; 1.556 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.274     ; 1.426      ;
; 1.575 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.815      ;
; 1.576 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.778      ;
; 1.586 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.801      ;
; 1.587 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.802      ;
; 1.588 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.803      ;
; 1.588 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.828      ;
; 1.588 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.828      ;
; 1.608 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.848      ;
; 1.616 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.830      ;
; 1.621 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.861      ;
; 1.621 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.861      ;
; 1.624 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.811      ;
; 1.624 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.811      ;
; 1.624 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.811      ;
; 1.624 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.811      ;
; 1.624 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.811      ;
; 1.624 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.811      ;
; 1.643 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.857      ;
; 1.697 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.911      ;
; 1.701 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 2.245      ;
; 1.714 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.928      ;
; 1.721 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.908      ;
; 1.721 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.908      ;
; 1.721 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.908      ;
; 1.721 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.908      ;
; 1.721 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.908      ;
; 1.721 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.908      ;
; 1.726 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 2.270      ;
; 1.727 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.400      ; 2.271      ;
; 1.745 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.288      ;
; 1.754 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.968      ;
; 1.758 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.301      ;
; 1.758 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.301      ;
; 1.763 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.982      ;
; 1.788 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.974      ;
; 1.788 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.974      ;
; 1.788 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.974      ;
; 1.788 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.007      ;
; 1.789 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.029      ;
; 1.789 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.008      ;
; 1.802 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.042      ;
; 1.802 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.042      ;
; 1.811 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.024      ;
; 1.811 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.024      ;
; 1.815 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.024      ;
; 1.815 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.024      ;
; 1.815 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.024      ;
; 1.815 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.024      ;
; 1.815 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.024      ;
; 1.815 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.024      ;
; 1.840 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 2.027      ;
; 1.840 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 2.027      ;
; 1.840 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 2.027      ;
; 1.840 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 2.027      ;
; 1.840 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 2.027      ;
; 1.840 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 2.027      ;
; 1.865 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.078      ;
; 1.865 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 2.078      ;
; 1.869 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.078      ;
; 1.869 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.078      ;
; 1.869 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.078      ;
; 1.869 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.078      ;
; 1.869 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.078      ;
; 1.869 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.078      ;
; 1.871 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.111      ;
; 1.884 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.124      ;
; 1.884 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.096      ; 2.124      ;
; 1.921 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 2.107      ;
; 1.921 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 2.107      ;
; 1.921 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 2.107      ;
; 1.939 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.153      ;
; 1.985 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 2.529      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst10|inst4|clk                                ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst11|inst4|clk                                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst4|inst4|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst5|inst4|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst6|inst4|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst7|inst4|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst8|inst4|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst9|inst4|clk                                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst5|inst4|clk                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.838 ; 3.158 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 1.728 ; 2.072 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 1.424 ; 1.788 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.462 ; 1.824 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.452 ; 1.808 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.459 ; 1.814 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.628 ; 1.963 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.728 ; 2.072 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.641 ; 1.986 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.616 ; 1.964 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.644 ; 1.990 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.288 ; 1.621 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.111 ; 1.471 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.196 ; 1.559 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.822 ; 3.150 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.604 ; 1.719 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.525 ; 3.797 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.094 ; 1.200 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.908 ; 2.238 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.967 ; 3.346 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.721 ; 3.114 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.967 ; 3.346 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.846 ; 3.190 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.420 ; -2.703 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.753 ; -1.110 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.110 ; -1.456 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.117 ; -1.467 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.116 ; -1.461 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.137 ; -1.485 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.783 ; -1.133 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.054 ; -1.396 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.801 ; -1.143 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.813 ; -1.161 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.978 ; -1.313 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.802 ; -1.143 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.753 ; -1.110 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.850 ; -1.204 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.184 ; -2.495 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.673 ; -0.804 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.935 ; -2.290 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.247 ; -0.356 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.571 ; -1.882 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.705 ; -2.037 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.736 ; -2.080 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.705 ; -2.037 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.835 ; -2.142 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 7.514 ; 7.580 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 9.721 ; 9.732 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 7.280 ; 7.258 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.311 ; 7.292 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 6.656 ; 6.526 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 7.028 ; 6.998 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 7.620 ; 7.511 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 7.837 ; 7.702 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 7.763 ; 7.685 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 7.407 ; 7.343 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 8.198 ; 8.090 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 7.949 ; 7.890 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 9.721 ; 9.732 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 8.706 ; 8.607 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.727 ; 6.659 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.230 ; 6.109 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 9.821 ; 9.872 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 5.950 ; 5.838 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 6.609 ; 6.583 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.385 ; 6.467 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.378 ; 6.456 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 5.899 ; 5.959 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.050 ; 5.009 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.205 ; 5.201 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.899 ; 5.904 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.258 ; 5.202 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.354 ; 5.320 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.140 ; 5.152 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.343 ; 5.293 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.872 ; 5.959 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.006 ; 4.970 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.350 ; 5.318 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.647 ; 5.607 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.646 ; 5.596 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 6.742 ; 6.840 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.205 ; 5.202 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.206 ; 5.193 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.157 ; 5.157 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.210 ; 5.202 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 6.742 ; 6.840 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 6.040 ; 6.000 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.429 ; 5.389 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.418 ; 5.383 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.250 ; 6.272 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.866 ; 5.810 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.498 ; 5.483 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.736 ; 5.715 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.249 ; 6.273 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 5.101 ; 5.051 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 4.787 ; 4.735 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 4.787 ; 4.735 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 4.817 ; 4.767 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 5.975 ; 5.876 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 4.790 ; 4.744 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 5.920 ; 5.847 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 5.953 ; 5.867 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 5.187 ; 5.146 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 5.236 ; 5.218 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 5.730 ; 5.630 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 5.411 ; 5.372 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 6.955 ; 6.997 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.753 ; 5.716 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.327 ; 6.265 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 5.859 ; 5.790 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 5.972 ; 5.966 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 5.674 ; 5.569 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 6.125 ; 6.154 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 5.997 ; 6.051 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 5.991 ; 6.041 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 4.904 ; 4.869 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 4.947 ; 4.907 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.098 ; 5.095 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.762 ; 5.767 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.146 ; 5.093 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.239 ; 5.206 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.032 ; 5.044 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.228 ; 5.180 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.736 ; 5.819 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 4.904 ; 4.869 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.235 ; 5.203 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.520 ; 5.481 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.518 ; 5.469 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 5.050 ; 5.050 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.098 ; 5.095 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.097 ; 5.083 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.050 ; 5.050 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.103 ; 5.095 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 6.621 ; 6.719 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.900 ; 5.861 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.310 ; 5.271 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.299 ; 5.265 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.099 ; 6.120 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.730 ; 5.675 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.376 ; 5.361 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.609 ; 5.587 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 5.911 ; 5.973 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 4.804 ;    ;    ; 4.899 ;
; LOAD_I     ; IenVI_UC    ; 5.300 ;    ;    ; 5.464 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 4.702 ;    ;    ; 4.800 ;
; LOAD_I     ; IenVI_UC    ; 5.184 ;    ;    ; 5.332 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.876 ; 5.878 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.876 ; 5.878 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.876 ; 5.878 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.876 ; 5.878 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.876 ; 5.878 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.082 ; 6.084 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.108 ; 6.110 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.084 ; 6.086 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.054 ; 6.056 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.255 ; 6.257 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.054 ; 6.056 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.062 ; 6.064 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.102 ; 6.104 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.154 ; 5.154 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.154 ; 5.154 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.154 ; 5.154 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.154 ; 5.154 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.154 ; 5.154 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.352 ; 5.352 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.377 ; 5.377 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.354 ; 5.354 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.324 ; 5.324 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.518 ; 5.518 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.324 ; 5.324 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.332 ; 5.332 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.372 ; 5.372 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.897     ; 5.897     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.897     ; 5.897     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.897     ; 5.897     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.897     ; 5.897     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.897     ; 5.897     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.087     ; 6.087     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.119     ; 6.119     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.086     ; 6.086     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.056     ; 6.056     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.240     ; 6.240     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.056     ; 6.056     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.067     ; 6.067     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.107     ; 6.107     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.129     ; 5.230     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.129     ; 5.230     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.129     ; 5.230     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.129     ; 5.230     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.129     ; 5.230     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.311     ; 5.412     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.342     ; 5.443     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.312     ; 5.413     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.282     ; 5.383     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.458     ; 5.559     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.282     ; 5.383     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.291     ; 5.392     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.331     ; 5.432     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.165 ; -29.145           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -51.148                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                 ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.165 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.309      ;
; -2.165 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.309      ;
; -2.160 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.304      ;
; -2.160 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.304      ;
; -2.156 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.300      ;
; -2.156 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.300      ;
; -2.125 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.269      ;
; -2.120 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.264      ;
; -2.116 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.260      ;
; -2.076 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.220      ;
; -2.071 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.215      ;
; -2.067 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.211      ;
; -2.058 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.202      ;
; -2.056 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.200      ;
; -2.053 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.197      ;
; -2.051 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.195      ;
; -2.049 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.193      ;
; -2.047 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.191      ;
; -2.045 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.189      ;
; -2.042 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.186      ;
; -2.041 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.185      ;
; -2.040 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.184      ;
; -2.032 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.176      ;
; -2.030 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.174      ;
; -1.993 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.137      ;
; -1.984 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.128      ;
; -1.984 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.128      ;
; -1.982 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.126      ;
; -1.979 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.123      ;
; -1.978 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.122      ;
; -1.965 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.109      ;
; -1.964 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.108      ;
; -1.963 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.107      ;
; -1.954 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.098      ;
; -1.952 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.096      ;
; -1.938 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.082      ;
; -1.819 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.963      ;
; -1.810 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.954      ;
; -1.808 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.952      ;
; -1.783 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.927      ;
; -1.782 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.926      ;
; -1.756 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.900      ;
; -1.722 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.866      ;
; -1.713 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.857      ;
; -1.711 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.855      ;
; -1.599 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.545      ;
; -1.590 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.536      ;
; -1.588 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.534      ;
; -1.574 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.718      ;
; -1.565 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.709      ;
; -1.563 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.707      ;
; -1.532 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.678      ;
; -1.531 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.477      ;
; -1.523 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.669      ;
; -1.522 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.468      ;
; -1.521 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.667      ;
; -1.520 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.466      ;
; -1.516 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.660      ;
; -1.515 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.659      ;
; -1.489 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.633      ;
; -1.457 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.601      ;
; -1.456 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.600      ;
; -1.436 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.580      ;
; -1.435 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.579      ;
; -1.430 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.574      ;
; -1.409 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.553      ;
; -1.347 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.493      ;
; -1.338 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.484      ;
; -1.336 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.482      ;
; -1.233 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.189      ;
; -1.232 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.188      ;
; -1.206 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.162      ;
; -1.159 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.105      ;
; -1.152 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.095      ;
; -1.150 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.096      ;
; -1.148 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.094      ;
; -1.110 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.056      ;
; -1.108 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.254      ;
; -1.101 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.047      ;
; -1.099 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.245      ;
; -1.099 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.045      ;
; -1.099 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.045      ;
; -1.098 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.044      ;
; -1.097 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.029     ; 2.055      ;
; -1.097 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.243      ;
; -1.088 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.029     ; 2.046      ;
; -1.086 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.029     ; 2.044      ;
; -1.086 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.042      ;
; -1.083 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.229      ;
; -1.081 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.037      ;
; -1.077 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.033      ;
; -1.074 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.220      ;
; -1.074 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.220      ;
; -1.072 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.218      ;
; -1.072 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.018      ;
; -1.065 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.211      ;
; -1.063 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.209      ;
; -1.045 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.001      ;
; -1.044 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.000      ;
; -1.018 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.974      ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.471 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.614      ;
; 0.493 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.636      ;
; 0.493 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.636      ;
; 0.497 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.625      ;
; 0.522 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.650      ;
; 0.522 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.650      ;
; 0.602 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.925      ;
; 0.602 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.925      ;
; 0.605 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.928      ;
; 0.619 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.741      ;
; 0.619 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.741      ;
; 0.620 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.742      ;
; 0.625 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.768      ;
; 0.647 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.790      ;
; 0.647 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.790      ;
; 0.733 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.159     ; 0.658      ;
; 0.765 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.906      ;
; 0.765 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.906      ;
; 0.768 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.909      ;
; 0.778 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.921      ;
; 0.782 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.909      ;
; 0.800 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.943      ;
; 0.800 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.943      ;
; 0.804 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.931      ;
; 0.804 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.931      ;
; 0.825 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.159     ; 0.750      ;
; 0.913 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.040      ;
; 0.917 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.039      ;
; 0.922 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.159     ; 0.847      ;
; 0.935 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.062      ;
; 0.935 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.062      ;
; 0.935 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.076      ;
; 0.935 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.076      ;
; 0.938 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.079      ;
; 0.942 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.057      ;
; 0.942 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.057      ;
; 0.942 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.057      ;
; 0.942 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.057      ;
; 0.942 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.057      ;
; 0.942 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.057      ;
; 0.965 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.106      ;
; 0.965 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.106      ;
; 0.968 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.109      ;
; 0.968 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.096      ;
; 0.981 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.304      ;
; 0.991 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.119      ;
; 0.995 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.110      ;
; 0.995 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.110      ;
; 0.995 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.110      ;
; 0.995 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.110      ;
; 0.995 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.110      ;
; 0.995 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.110      ;
; 1.002 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.130      ;
; 1.003 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.326      ;
; 1.003 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.326      ;
; 1.017 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.338      ;
; 1.017 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.338      ;
; 1.020 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.341      ;
; 1.021 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.153      ;
; 1.043 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.175      ;
; 1.043 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.175      ;
; 1.058 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.186      ;
; 1.071 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.212      ;
; 1.071 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.212      ;
; 1.074 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.215      ;
; 1.090 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.218      ;
; 1.091 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.029      ; 1.204      ;
; 1.091 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.029      ; 1.204      ;
; 1.091 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.029      ; 1.204      ;
; 1.091 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.220      ;
; 1.091 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.220      ;
; 1.095 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.220      ;
; 1.095 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.220      ;
; 1.095 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.220      ;
; 1.095 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.220      ;
; 1.095 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.220      ;
; 1.095 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.220      ;
; 1.105 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.246      ;
; 1.105 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.246      ;
; 1.106 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.221      ;
; 1.106 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.221      ;
; 1.106 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.221      ;
; 1.106 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.221      ;
; 1.106 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.221      ;
; 1.106 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.221      ;
; 1.108 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.249      ;
; 1.127 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.256      ;
; 1.127 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.256      ;
; 1.131 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.256      ;
; 1.131 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.256      ;
; 1.131 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.256      ;
; 1.131 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.256      ;
; 1.131 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.256      ;
; 1.131 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.256      ;
; 1.133 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.261      ;
; 1.139 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.462      ;
; 1.161 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.484      ;
; 1.161 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.484      ;
; 1.168 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.029      ; 1.281      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst10|inst4|clk                                ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst11|inst4|clk                                ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst4|inst4|clk                                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst5|inst4|clk                                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst6|inst4|clk                                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst7|inst4|clk                                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst8|inst4|clk                                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst9|inst4|clk                                 ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst1|clk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.773 ; 2.463 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 1.128 ; 1.724 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 0.950 ; 1.515 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 0.968 ; 1.541 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 0.967 ; 1.539 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 0.972 ; 1.543 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.062 ; 1.644 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.128 ; 1.724 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.089 ; 1.668 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.062 ; 1.639 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.077 ; 1.665 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 0.859 ; 1.441 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 0.759 ; 1.323 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 0.821 ; 1.395 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 1.772 ; 2.424 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 0.967 ; 1.278 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.299 ; 2.762 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.694 ; 1.011 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.233 ; 1.839 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 1.862 ; 2.569 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 1.701 ; 2.430 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 1.862 ; 2.569 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 1.772 ; 2.482 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.517 ; -2.171 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.535 ; -1.098 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.752 ; -1.305 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.754 ; -1.315 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.754 ; -1.305 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.767 ; -1.321 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.565 ; -1.117 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.725 ; -1.312 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.574 ; -1.124 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.571 ; -1.124 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.667 ; -1.238 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.558 ; -1.117 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.535 ; -1.098 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.603 ; -1.166 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.381 ; -2.011 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.421 ; -0.704 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.301 ; -1.854 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.197 ; -0.454 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.021 ; -1.610 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.118 ; -1.730 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.120 ; -1.744 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.118 ; -1.730 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.168 ; -1.797 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 4.534 ; 4.780 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 6.137 ; 6.275 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 4.618 ; 4.476 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 4.642 ; 4.501 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 4.141 ; 4.128 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 4.450 ; 4.321 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 4.671 ; 4.783 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 4.811 ; 4.908 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 4.799 ; 4.867 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 4.598 ; 4.634 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 5.040 ; 5.124 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 4.914 ; 4.976 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 6.137 ; 6.275 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.373 ; 5.451 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 4.189 ; 4.241 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.859 ; 3.836 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 6.101 ; 6.132 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 3.693 ; 3.654 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 4.172 ; 4.177 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 4.062 ; 4.020 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 4.061 ; 4.020 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 3.717 ; 3.855 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 3.122 ; 3.195 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.237 ; 3.348 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.717 ; 3.855 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 3.239 ; 3.329 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.307 ; 3.424 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.193 ; 3.281 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.300 ; 3.407 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.667 ; 3.855 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.075 ; 3.159 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 3.304 ; 3.382 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.490 ; 3.603 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 3.462 ; 3.576 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 4.319 ; 4.463 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 3.240 ; 3.352 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 3.211 ; 3.304 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 3.220 ; 3.319 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.238 ; 3.351 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 4.319 ; 4.463 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.721 ; 3.864 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.344 ; 3.423 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 3.339 ; 3.414 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.923 ; 4.083 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.605 ; 3.723 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.397 ; 3.497 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.546 ; 3.677 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 3.972 ; 3.830 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 3.150 ; 3.187 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 2.960 ; 2.997 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 2.960 ; 2.997 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 2.983 ; 3.022 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 3.638 ; 3.734 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 2.963 ; 3.003 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 3.612 ; 3.705 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 3.633 ; 3.767 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 3.186 ; 3.277 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 3.208 ; 3.310 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 3.476 ; 3.610 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 3.311 ; 3.404 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 4.388 ; 4.550 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 3.520 ; 3.623 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 3.930 ; 3.969 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.572 ; 3.677 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 3.671 ; 3.766 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 3.509 ; 3.491 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 3.791 ; 3.947 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 3.777 ; 3.694 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.776 ; 3.694 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 3.011 ; 3.092 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 3.055 ; 3.126 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.167 ; 3.276 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.627 ; 3.760 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 3.168 ; 3.255 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.234 ; 3.346 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.124 ; 3.209 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.227 ; 3.331 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.580 ; 3.761 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.011 ; 3.092 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 3.231 ; 3.306 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.409 ; 3.519 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 3.382 ; 3.492 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 3.140 ; 3.231 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 3.171 ; 3.280 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 3.140 ; 3.231 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 3.150 ; 3.245 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.169 ; 3.278 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 4.241 ; 4.383 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.633 ; 3.771 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.268 ; 3.345 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 3.264 ; 3.336 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.825 ; 3.979 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.520 ; 3.634 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.320 ; 3.417 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.466 ; 3.593 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 3.727 ; 3.636 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 2.996 ;    ;    ; 3.310 ;
; LOAD_I     ; IenVI_UC    ; 3.353 ;    ;    ; 3.718 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 2.934 ;    ;    ; 3.249 ;
; LOAD_I     ; IenVI_UC    ; 3.278 ;    ;    ; 3.636 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.405 ; 4.402 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.405 ; 4.402 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.405 ; 4.402 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.405 ; 4.402 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.405 ; 4.402 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.520 ; 4.517 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.547 ; 4.544 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.533 ; 4.530 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.503 ; 4.500 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.617 ; 4.614 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.503 ; 4.500 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.500 ; 4.497 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.540 ; 4.537 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.356 ; 3.356 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.356 ; 3.356 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.356 ; 3.356 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.356 ; 3.356 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.356 ; 3.356 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.466 ; 3.466 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.493 ; 3.493 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.480 ; 3.480 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.450 ; 3.450 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.559 ; 3.559 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.450 ; 3.450 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.446 ; 3.446 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.486 ; 3.486 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.509     ; 4.509     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.509     ; 4.509     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.509     ; 4.509     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.509     ; 4.509     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.509     ; 4.509     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.636     ; 4.636     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.666     ; 4.666     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.651     ; 4.651     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.621     ; 4.621     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.751     ; 4.751     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.621     ; 4.621     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.616     ; 4.616     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.656     ; 4.656     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.430     ; 3.496     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.430     ; 3.496     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.430     ; 3.496     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.430     ; 3.496     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.430     ; 3.496     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.552     ; 3.618     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.581     ; 3.647     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.567     ; 3.633     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.537     ; 3.603     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.661     ; 3.727     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.537     ; 3.603     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.532     ; 3.598     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.572     ; 3.638     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.709  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.709  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -88.276 ; 0.0   ; 0.0      ; 0.0     ; -51.148             ;
;  CLK             ; -88.276 ; 0.000 ; N/A      ; N/A     ; -51.148             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.214 ; 3.684 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.003 ; 2.437 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 1.683 ; 2.103 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.723 ; 2.145 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.708 ; 2.133 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.711 ; 2.141 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.897 ; 2.308 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.003 ; 2.437 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.914 ; 2.330 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.894 ; 2.307 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.922 ; 2.336 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.530 ; 1.940 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.345 ; 1.763 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.435 ; 1.856 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.188 ; 3.620 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.737 ; 1.825 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 4.054 ; 4.331 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.199 ; 1.285 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 2.203 ; 2.623 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.359 ; 3.877 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 3.097 ; 3.636 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.359 ; 3.877 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.227 ; 3.715 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.517 ; -2.171 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.535 ; -1.098 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.752 ; -1.305 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.754 ; -1.315 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.754 ; -1.305 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.767 ; -1.321 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.565 ; -1.117 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.725 ; -1.312 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.574 ; -1.124 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.571 ; -1.124 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.667 ; -1.238 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.558 ; -1.117 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.535 ; -1.098 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.603 ; -1.166 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.381 ; -2.011 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.421 ; -0.704 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.301 ; -1.854 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.197 ; -0.330 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.021 ; -1.610 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.118 ; -1.730 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.120 ; -1.744 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.118 ; -1.730 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.168 ; -1.797 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; CarryOUT   ; CLK        ; 8.009  ; 8.194  ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 10.393 ; 10.458 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 7.842  ; 7.755  ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.880  ; 7.797  ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 7.126  ; 6.979  ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 7.556  ; 7.468  ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 8.149  ; 8.115  ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 8.396  ; 8.337  ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 8.338  ; 8.309  ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 7.976  ; 7.935  ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 8.814  ; 8.785  ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 8.563  ; 8.548  ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 10.393 ; 10.458 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 9.397  ; 9.356  ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 7.167  ; 7.126  ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.626  ; 6.514  ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 10.666 ; 10.642 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.325  ; 6.223  ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 7.059  ; 7.032  ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.824  ; 6.892  ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.816  ; 6.882  ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 6.238  ; 6.352  ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.317  ; 5.323  ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.477  ; 5.524  ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 6.238  ; 6.346  ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.545  ; 5.547  ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.635  ; 5.643  ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.426  ; 5.487  ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.617  ; 5.629  ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 6.207  ; 6.352  ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.267  ; 5.270  ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.640  ; 5.655  ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.956  ; 5.972  ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.945  ; 5.961  ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 7.050  ; 7.198  ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.479  ; 5.532  ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.480  ; 5.527  ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.435  ; 5.494  ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.484  ; 5.513  ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 7.050  ; 7.198  ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 6.368  ; 6.372  ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.715  ; 5.711  ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.705  ; 5.703  ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.617  ; 6.728  ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 6.175  ; 6.181  ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.792  ; 5.815  ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 6.058  ; 6.079  ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.677  ; 6.642  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 3.150 ; 3.187 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 2.960 ; 2.997 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 2.960 ; 2.997 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 2.983 ; 3.022 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 3.638 ; 3.734 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 2.963 ; 3.003 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 3.612 ; 3.705 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 3.633 ; 3.767 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 3.186 ; 3.277 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 3.208 ; 3.310 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 3.476 ; 3.610 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 3.311 ; 3.404 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 4.388 ; 4.550 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 3.520 ; 3.623 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 3.930 ; 3.969 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.572 ; 3.677 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 3.671 ; 3.766 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 3.509 ; 3.491 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 3.791 ; 3.947 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 3.777 ; 3.694 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.776 ; 3.694 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 3.011 ; 3.092 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 3.055 ; 3.126 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.167 ; 3.276 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.627 ; 3.760 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 3.168 ; 3.255 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.234 ; 3.346 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.124 ; 3.209 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.227 ; 3.331 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.580 ; 3.761 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.011 ; 3.092 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 3.231 ; 3.306 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.409 ; 3.519 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 3.382 ; 3.492 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 3.140 ; 3.231 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 3.171 ; 3.280 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 3.140 ; 3.231 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 3.150 ; 3.245 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.169 ; 3.278 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 4.241 ; 4.383 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.633 ; 3.771 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.268 ; 3.345 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 3.264 ; 3.336 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.825 ; 3.979 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.520 ; 3.634 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.320 ; 3.417 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.466 ; 3.593 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 3.727 ; 3.636 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 5.025 ;    ;    ; 5.124 ;
; LOAD_I     ; IenVI_UC    ; 5.566 ;    ;    ; 5.728 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 2.934 ;    ;    ; 3.249 ;
; LOAD_I     ; IenVI_UC    ; 3.278 ;    ;    ; 3.636 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OenVC_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Ienb_UC       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UA      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FINDET        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CarryOUT      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CarryOUT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OregA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; OregB[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OregB[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CarryOUT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; OregA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; OregB[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; OregB[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3100     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3100     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 97    ; 97   ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 267   ; 267  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jul 30 05:28:37 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.709             -88.276 CLK 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.187             -75.362 CLK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.165             -29.145 CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.148 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4620 megabytes
    Info: Processing ended: Wed Jul 30 05:28:39 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


