TimeQuest Timing Analyzer report for spi
Wed Jun 24 20:40:05 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'spi_ctrl:u2|spi_rx_en_r'
 13. Slow 1200mV 85C Model Setup: 'spi_clk'
 14. Slow 1200mV 85C Model Setup: 'clk_25m'
 15. Slow 1200mV 85C Model Setup: 'spi_ctrl:u2|cs_start1'
 16. Slow 1200mV 85C Model Setup: 'spi_ctrl:u2|spi_tx_en_r'
 17. Slow 1200mV 85C Model Setup: 'led_ctrl:u1|time_cnt[0]'
 18. Slow 1200mV 85C Model Hold: 'spi_ctrl:u2|spi_tx_en_r'
 19. Slow 1200mV 85C Model Hold: 'spi_ctrl:u2|spi_rx_en_r'
 20. Slow 1200mV 85C Model Hold: 'spi_clk'
 21. Slow 1200mV 85C Model Hold: 'spi_ctrl:u2|cs_start1'
 22. Slow 1200mV 85C Model Hold: 'led_ctrl:u1|time_cnt[0]'
 23. Slow 1200mV 85C Model Hold: 'clk_25m'
 24. Slow 1200mV 85C Model Recovery: 'spi_ctrl:u2|cs_start1'
 25. Slow 1200mV 85C Model Recovery: 'spi_clk'
 26. Slow 1200mV 85C Model Recovery: 'clk_25m'
 27. Slow 1200mV 85C Model Recovery: 'spi_ctrl:u2|spi_rx_en_r'
 28. Slow 1200mV 85C Model Recovery: 'led_ctrl:u1|time_cnt[0]'
 29. Slow 1200mV 85C Model Recovery: 'spi_ctrl:u2|spi_tx_en_r'
 30. Slow 1200mV 85C Model Removal: 'spi_ctrl:u2|spi_tx_en_r'
 31. Slow 1200mV 85C Model Removal: 'led_ctrl:u1|time_cnt[0]'
 32. Slow 1200mV 85C Model Removal: 'spi_ctrl:u2|spi_rx_en_r'
 33. Slow 1200mV 85C Model Removal: 'spi_clk'
 34. Slow 1200mV 85C Model Removal: 'clk_25m'
 35. Slow 1200mV 85C Model Removal: 'spi_ctrl:u2|cs_start1'
 36. Slow 1200mV 85C Model Metastability Summary
 37. Slow 1200mV 0C Model Fmax Summary
 38. Slow 1200mV 0C Model Setup Summary
 39. Slow 1200mV 0C Model Hold Summary
 40. Slow 1200mV 0C Model Recovery Summary
 41. Slow 1200mV 0C Model Removal Summary
 42. Slow 1200mV 0C Model Minimum Pulse Width Summary
 43. Slow 1200mV 0C Model Setup: 'spi_clk'
 44. Slow 1200mV 0C Model Setup: 'spi_ctrl:u2|spi_rx_en_r'
 45. Slow 1200mV 0C Model Setup: 'clk_25m'
 46. Slow 1200mV 0C Model Setup: 'spi_ctrl:u2|cs_start1'
 47. Slow 1200mV 0C Model Setup: 'spi_ctrl:u2|spi_tx_en_r'
 48. Slow 1200mV 0C Model Setup: 'led_ctrl:u1|time_cnt[0]'
 49. Slow 1200mV 0C Model Hold: 'spi_ctrl:u2|spi_tx_en_r'
 50. Slow 1200mV 0C Model Hold: 'spi_clk'
 51. Slow 1200mV 0C Model Hold: 'spi_ctrl:u2|spi_rx_en_r'
 52. Slow 1200mV 0C Model Hold: 'spi_ctrl:u2|cs_start1'
 53. Slow 1200mV 0C Model Hold: 'led_ctrl:u1|time_cnt[0]'
 54. Slow 1200mV 0C Model Hold: 'clk_25m'
 55. Slow 1200mV 0C Model Recovery: 'spi_ctrl:u2|cs_start1'
 56. Slow 1200mV 0C Model Recovery: 'spi_clk'
 57. Slow 1200mV 0C Model Recovery: 'clk_25m'
 58. Slow 1200mV 0C Model Recovery: 'spi_ctrl:u2|spi_rx_en_r'
 59. Slow 1200mV 0C Model Recovery: 'led_ctrl:u1|time_cnt[0]'
 60. Slow 1200mV 0C Model Recovery: 'spi_ctrl:u2|spi_tx_en_r'
 61. Slow 1200mV 0C Model Removal: 'spi_ctrl:u2|spi_tx_en_r'
 62. Slow 1200mV 0C Model Removal: 'led_ctrl:u1|time_cnt[0]'
 63. Slow 1200mV 0C Model Removal: 'spi_ctrl:u2|spi_rx_en_r'
 64. Slow 1200mV 0C Model Removal: 'spi_clk'
 65. Slow 1200mV 0C Model Removal: 'clk_25m'
 66. Slow 1200mV 0C Model Removal: 'spi_ctrl:u2|cs_start1'
 67. Slow 1200mV 0C Model Metastability Summary
 68. Fast 1200mV 0C Model Setup Summary
 69. Fast 1200mV 0C Model Hold Summary
 70. Fast 1200mV 0C Model Recovery Summary
 71. Fast 1200mV 0C Model Removal Summary
 72. Fast 1200mV 0C Model Minimum Pulse Width Summary
 73. Fast 1200mV 0C Model Setup: 'clk_25m'
 74. Fast 1200mV 0C Model Setup: 'spi_ctrl:u2|spi_rx_en_r'
 75. Fast 1200mV 0C Model Setup: 'spi_ctrl:u2|cs_start1'
 76. Fast 1200mV 0C Model Setup: 'spi_clk'
 77. Fast 1200mV 0C Model Setup: 'spi_ctrl:u2|spi_tx_en_r'
 78. Fast 1200mV 0C Model Setup: 'led_ctrl:u1|time_cnt[0]'
 79. Fast 1200mV 0C Model Hold: 'spi_ctrl:u2|spi_rx_en_r'
 80. Fast 1200mV 0C Model Hold: 'spi_ctrl:u2|spi_tx_en_r'
 81. Fast 1200mV 0C Model Hold: 'spi_clk'
 82. Fast 1200mV 0C Model Hold: 'spi_ctrl:u2|cs_start1'
 83. Fast 1200mV 0C Model Hold: 'led_ctrl:u1|time_cnt[0]'
 84. Fast 1200mV 0C Model Hold: 'clk_25m'
 85. Fast 1200mV 0C Model Recovery: 'spi_ctrl:u2|cs_start1'
 86. Fast 1200mV 0C Model Recovery: 'spi_clk'
 87. Fast 1200mV 0C Model Recovery: 'clk_25m'
 88. Fast 1200mV 0C Model Recovery: 'spi_ctrl:u2|spi_rx_en_r'
 89. Fast 1200mV 0C Model Recovery: 'led_ctrl:u1|time_cnt[0]'
 90. Fast 1200mV 0C Model Recovery: 'spi_ctrl:u2|spi_tx_en_r'
 91. Fast 1200mV 0C Model Removal: 'spi_ctrl:u2|spi_tx_en_r'
 92. Fast 1200mV 0C Model Removal: 'spi_ctrl:u2|spi_rx_en_r'
 93. Fast 1200mV 0C Model Removal: 'led_ctrl:u1|time_cnt[0]'
 94. Fast 1200mV 0C Model Removal: 'clk_25m'
 95. Fast 1200mV 0C Model Removal: 'spi_clk'
 96. Fast 1200mV 0C Model Removal: 'spi_ctrl:u2|cs_start1'
 97. Fast 1200mV 0C Model Metastability Summary
 98. Multicorner Timing Analysis Summary
 99. Board Trace Model Assignments
100. Input Transition Times
101. Signal Integrity Metrics (Slow 1200mv 0c Model)
102. Signal Integrity Metrics (Slow 1200mv 85c Model)
103. Signal Integrity Metrics (Fast 1200mv 0c Model)
104. Setup Transfers
105. Hold Transfers
106. Recovery Transfers
107. Removal Transfers
108. Report TCCS
109. Report RSKM
110. Unconstrained Paths Summary
111. Clock Status Summary
112. Unconstrained Input Ports
113. Unconstrained Output Ports
114. Unconstrained Input Ports
115. Unconstrained Output Ports
116. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; spi                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.6%      ;
;     Processor 3            ;   4.7%      ;
;     Processor 4            ;   4.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clk_25m                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_25m }                 ;
; led_ctrl:u1|time_cnt[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { led_ctrl:u1|time_cnt[0] } ;
; spi_clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_clk }                 ;
; spi_ctrl:u2|cs_start1   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_ctrl:u2|cs_start1 }   ;
; spi_ctrl:u2|spi_rx_en_r ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_ctrl:u2|spi_rx_en_r } ;
; spi_ctrl:u2|spi_tx_en_r ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_ctrl:u2|spi_tx_en_r } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; 147.65 MHz  ; 147.65 MHz      ; spi_ctrl:u2|spi_rx_en_r ;                                                               ;
; 151.56 MHz  ; 151.56 MHz      ; clk_25m                 ;                                                               ;
; 283.69 MHz  ; 250.0 MHz       ; spi_clk                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 428.82 MHz  ; 238.04 MHz      ; spi_ctrl:u2|spi_tx_en_r ; limit due to minimum period restriction (tmin)                ;
; 1128.67 MHz ; 402.09 MHz      ; led_ctrl:u1|time_cnt[0] ; limit due to minimum period restriction (tmin)                ;
; 1176.47 MHz ; 402.09 MHz      ; spi_ctrl:u2|cs_start1   ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; spi_ctrl:u2|spi_rx_en_r ; -5.773 ; -336.569      ;
; spi_clk                 ; -5.771 ; -68.820       ;
; clk_25m                 ; -5.598 ; -186.219      ;
; spi_ctrl:u2|cs_start1   ; -4.709 ; -4.709        ;
; spi_ctrl:u2|spi_tx_en_r ; -2.152 ; -10.269       ;
; led_ctrl:u1|time_cnt[0] ; 0.114  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; spi_ctrl:u2|spi_tx_en_r ; 0.187 ; 0.000         ;
; spi_ctrl:u2|spi_rx_en_r ; 0.450 ; 0.000         ;
; spi_clk                 ; 0.453 ; 0.000         ;
; spi_ctrl:u2|cs_start1   ; 0.485 ; 0.000         ;
; led_ctrl:u1|time_cnt[0] ; 0.497 ; 0.000         ;
; clk_25m                 ; 0.708 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; spi_ctrl:u2|cs_start1   ; -3.678 ; -3.678        ;
; spi_clk                 ; -3.122 ; -85.433       ;
; clk_25m                 ; -2.894 ; -94.102       ;
; spi_ctrl:u2|spi_rx_en_r ; -2.173 ; -66.384       ;
; led_ctrl:u1|time_cnt[0] ; -1.670 ; -1.670        ;
; spi_ctrl:u2|spi_tx_en_r ; -1.217 ; -6.085        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; spi_ctrl:u2|spi_tx_en_r ; 0.912 ; 0.000         ;
; led_ctrl:u1|time_cnt[0] ; 1.334 ; 0.000         ;
; spi_ctrl:u2|spi_rx_en_r ; 1.352 ; 0.000         ;
; spi_clk                 ; 1.868 ; 0.000         ;
; clk_25m                 ; 1.891 ; 0.000         ;
; spi_ctrl:u2|cs_start1   ; 3.475 ; 0.000         ;
+-------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; spi_ctrl:u2|spi_rx_en_r ; -3.201 ; -153.842       ;
; spi_ctrl:u2|spi_tx_en_r ; -3.201 ; -15.324        ;
; clk_25m                 ; -3.000 ; -65.454        ;
; spi_clk                 ; -3.000 ; -50.584        ;
; led_ctrl:u1|time_cnt[0] ; -1.487 ; -1.487         ;
; spi_ctrl:u2|cs_start1   ; -1.487 ; -1.487         ;
+-------------------------+--------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_ctrl:u2|spi_rx_en_r'                                                                                                        ;
+--------+------------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                  ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -5.773 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.692      ;
; -5.773 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.692      ;
; -5.675 ; spi_memory:u3|wr_length_r[0] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.594      ;
; -5.675 ; spi_memory:u3|wr_length_r[0] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.594      ;
; -5.625 ; spi_memory:u3|wr_length_r[3] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.544      ;
; -5.625 ; spi_memory:u3|wr_length_r[3] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.544      ;
; -5.541 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.460      ;
; -5.530 ; spi_memory:u3|wr_length_r[2] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.449      ;
; -5.530 ; spi_memory:u3|wr_length_r[2] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.449      ;
; -5.480 ; spi_memory:u3|wr_length_r[5] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.399      ;
; -5.480 ; spi_memory:u3|wr_length_r[5] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.399      ;
; -5.443 ; spi_memory:u3|wr_length_r[0] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.362      ;
; -5.393 ; spi_memory:u3|wr_length_r[3] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.312      ;
; -5.385 ; spi_memory:u3|wr_length_r[4] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.304      ;
; -5.385 ; spi_memory:u3|wr_length_r[4] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.304      ;
; -5.311 ; spi_memory:u3|wr_cnt[2]      ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.100     ; 6.212      ;
; -5.311 ; spi_memory:u3|wr_cnt[2]      ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.100     ; 6.212      ;
; -5.298 ; spi_memory:u3|wr_length_r[2] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.217      ;
; -5.248 ; spi_memory:u3|wr_length_r[5] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.167      ;
; -5.216 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 6.130      ;
; -5.216 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 6.130      ;
; -5.207 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 6.121      ;
; -5.153 ; spi_memory:u3|wr_length_r[4] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 6.072      ;
; -5.117 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 6.031      ;
; -5.117 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 6.031      ;
; -5.108 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 6.022      ;
; -5.079 ; spi_memory:u3|wr_cnt[2]      ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.100     ; 5.980      ;
; -5.067 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.981      ;
; -5.067 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.981      ;
; -5.058 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.972      ;
; -4.986 ; spi_memory:u3|wr_length_r[6] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 5.905      ;
; -4.986 ; spi_memory:u3|wr_length_r[6] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 5.905      ;
; -4.972 ; spi_memory:u3|rd_length_r[2] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.886      ;
; -4.972 ; spi_memory:u3|rd_length_r[2] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.886      ;
; -4.963 ; spi_memory:u3|rd_length_r[2] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.877      ;
; -4.922 ; spi_memory:u3|rd_length_r[5] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.836      ;
; -4.922 ; spi_memory:u3|rd_length_r[5] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.836      ;
; -4.913 ; spi_memory:u3|rd_length_r[5] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.827      ;
; -4.858 ; spi_memory:u3|wr_length_r[7] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 5.777      ;
; -4.858 ; spi_memory:u3|wr_length_r[7] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 5.777      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[5]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[7]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[10] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[8]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.839 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[11] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.751      ;
; -4.827 ; spi_memory:u3|rd_length_r[4] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.741      ;
; -4.827 ; spi_memory:u3|rd_length_r[4] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.741      ;
; -4.818 ; spi_memory:u3|rd_length_r[4] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.732      ;
; -4.780 ; spi_memory:u3|rd_length_r[7] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.694      ;
; -4.780 ; spi_memory:u3|rd_length_r[7] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.694      ;
; -4.771 ; spi_memory:u3|rd_length_r[7] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.685      ;
; -4.760 ; spi_memory:u3|wr_length_r[8] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 5.679      ;
; -4.760 ; spi_memory:u3|wr_length_r[8] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 5.679      ;
; -4.754 ; spi_memory:u3|wr_length_r[6] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 5.673      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[5]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[7]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[10] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[8]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.740 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[11] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.652      ;
; -4.728 ; spi_memory:u3|rd_cnt[3]      ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.650      ;
; -4.714 ; spi_memory:u3|wr_cnt[1]      ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.100     ; 5.615      ;
; -4.714 ; spi_memory:u3|wr_cnt[1]      ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.100     ; 5.615      ;
; -4.711 ; spi_memory:u3|wr_length_r[9] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 5.630      ;
; -4.711 ; spi_memory:u3|wr_length_r[9] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.082     ; 5.630      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[5]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[7]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[10] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[8]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.690 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[11] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.089     ; 5.602      ;
; -4.689 ; spi_memory:u3|rd_length_r[6] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.603      ;
; -4.689 ; spi_memory:u3|rd_length_r[6] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.603      ;
; -4.680 ; spi_memory:u3|rd_length_r[6] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.087     ; 5.594      ;
; -4.643 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[11] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.063     ; 5.581      ;
; -4.643 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.063     ; 5.581      ;
; -4.643 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.063     ; 5.581      ;
; -4.643 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.063     ; 5.581      ;
; -4.643 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.063     ; 5.581      ;
; -4.643 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.063     ; 5.581      ;
; -4.643 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.063     ; 5.581      ;
+--------+------------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_clk'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                       ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; -5.771 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.470     ; 4.792      ;
; -5.771 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.066     ; 5.196      ;
; -5.654 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.066     ; 5.079      ;
; -5.607 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.470     ; 4.628      ;
; -5.607 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.470     ; 4.628      ;
; -5.603 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.470     ; 4.624      ;
; -5.601 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.066     ; 5.026      ;
; -5.593 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.066     ; 5.018      ;
; -2.863 ; rst_n:u0|rst_cnt[1]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.052     ; 3.292      ;
; -2.785 ; rst_n:u0|rst_cnt[0]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.052     ; 3.214      ;
; -2.723 ; rst_n:u0|rst_cnt[6]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.052     ; 3.152      ;
; -2.676 ; rst_n:u0|rst_cnt[3]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.052     ; 3.105      ;
; -2.556 ; rst_n:u0|rst_cnt[2]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.052     ; 2.985      ;
; -2.556 ; rst_n:u0|rst_cnt[7]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.052     ; 2.985      ;
; -2.525 ; spi_ctrl:u2|data_out[5]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.503     ; 3.023      ;
; -2.511 ; spi_memory:u3|send_byte_r[0]                                                                                      ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.158     ; 1.844      ;
; -2.487 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|spi_tx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.080     ; 3.408      ;
; -2.454 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|spi_tx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.080     ; 3.375      ;
; -2.392 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.934      ;
; -2.343 ; rst_n:u0|rst_cnt[4]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.052     ; 2.772      ;
; -2.263 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|spi_tx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.080     ; 3.184      ;
; -2.261 ; rst_n:u0|rst_cnt[5]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.052     ; 2.690      ;
; -2.252 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.794      ;
; -2.233 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.083     ; 3.151      ;
; -2.158 ; spi_ctrl:u2|data_out[7]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.503     ; 2.656      ;
; -2.144 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.686      ;
; -2.080 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.622      ;
; -2.079 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.621      ;
; -2.078 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.620      ;
; -2.071 ; spi_ctrl:u2|data_out[6]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.503     ; 2.569      ;
; -2.013 ; spi_ctrl:u2|spi_tx_en_r                                                                                           ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; 2.573      ; 5.338      ;
; -1.938 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.083     ; 2.856      ;
; -1.932 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.855      ;
; -1.932 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.855      ;
; -1.932 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.855      ;
; -1.932 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.855      ;
; -1.917 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.083     ; 2.835      ;
; -1.883 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.425      ;
; -1.883 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.425      ;
; -1.883 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.425      ;
; -1.845 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.791      ;
; -1.845 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.791      ;
; -1.843 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.789      ;
; -1.843 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.789      ;
; -1.829 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.775      ;
; -1.827 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.773      ;
; -1.825 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.771      ;
; -1.823 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.769      ;
; -1.821 ; spi_ctrl:u2|data_out[3]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.083     ; 2.739      ;
; -1.815 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.357      ;
; -1.813 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 1.355      ;
; -1.806 ; spi_ctrl:u2|data_out[2]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.503     ; 2.304      ;
; -1.779 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.702      ;
; -1.779 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.702      ;
; -1.779 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.702      ;
; -1.779 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.702      ;
; -1.684 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.630      ;
; -1.683 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.629      ;
; -1.681 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.627      ;
; -1.679 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.080     ; 2.600      ;
; -1.645 ; spi_ctrl:u2|data_out[4]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.083     ; 2.563      ;
; -1.629 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.080     ; 2.550      ;
; -1.609 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.532      ;
; -1.609 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.532      ;
; -1.609 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.532      ;
; -1.609 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.078     ; 2.532      ;
; -1.598 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.545     ; 1.544      ;
; -1.584 ; spi_ctrl:u2|data_out[0]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.083     ; 2.502      ;
; -1.569 ; spi_ctrl:u2|data_in[4]                                                                                            ; spi_ctrl:u2|data_in[5]        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.578     ; 1.992      ;
; -1.539 ; spi_ctrl:u2|data_out[1]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.083     ; 2.457      ;
; -1.408 ; spi_ctrl:u2|data_in[4]                                                                                            ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.578     ; 1.831      ;
; -1.394 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.949     ; 0.936      ;
; -1.358 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.278      ;
; -1.358 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.278      ;
; -1.358 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.278      ;
; -1.358 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.278      ;
; -1.358 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.278      ;
; -1.358 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.278      ;
; -1.358 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.278      ;
; -1.358 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.278      ;
; -1.208 ; spi_ctrl:u2|spi_rx_en_r                                                                                           ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 2.529      ; 4.489      ;
; -1.206 ; spi_ctrl:u2|spi_tx_en_r                                                                                           ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 1.000        ; 2.573      ; 5.031      ;
; -1.200 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.120      ;
; -1.200 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.120      ;
; -1.200 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.120      ;
; -1.200 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.120      ;
; -1.200 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.120      ;
; -1.200 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.120      ;
; -1.200 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.120      ;
; -1.200 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.120      ;
; -1.133 ; spi_ctrl:u2|spi_rx_en_r                                                                                           ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 1.000        ; 2.529      ; 4.914      ;
; -1.107 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.027      ;
; -1.107 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.027      ;
; -1.107 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.027      ;
; -1.107 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.027      ;
; -1.107 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.027      ;
; -1.107 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.027      ;
; -1.107 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.027      ;
; -1.107 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.081     ; 2.027      ;
; -0.923 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 1.000        ; 0.326      ; 2.250      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_25m'                                                                                             ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.598 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.062     ; 6.537      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.590 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.296      ;
; -5.388 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.062     ; 6.327      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 6.086      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.380 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.324      ;
; -5.372 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.049     ; 6.324      ;
; -5.265 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.062     ; 6.204      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.257 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.963      ;
; -5.207 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; 0.148      ; 6.356      ;
; -5.196 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.062     ; 6.135      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.188 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.295     ; 5.894      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.056     ; 6.115      ;
; -5.170 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.114      ;
; -5.170 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.114      ;
; -5.170 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.114      ;
; -5.170 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.114      ;
; -5.170 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.057     ; 6.114      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_ctrl:u2|cs_start1'                                                                                                          ;
+--------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node               ; Launch Clock            ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; -4.709 ; spi_memory:u3|crc_d8:u1|lfsr_q[1] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.947     ; 3.273      ;
; -4.643 ; spi_memory:u3|crc_d8:u1|lfsr_q[5] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.947     ; 3.207      ;
; -4.643 ; spi_memory:u3|crc_d8:u1|lfsr_q[0] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.947     ; 3.207      ;
; -4.543 ; spi_memory:u3|crc_d8:u1|lfsr_q[7] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.949     ; 3.105      ;
; -4.522 ; spi_memory:u3|crc_d8:u1|lfsr_q[2] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.947     ; 3.086      ;
; -4.477 ; spi_memory:u3|crc_d8:u1|lfsr_q[4] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.947     ; 3.041      ;
; -4.342 ; spi_memory:u3|crc_d8:u1|lfsr_q[6] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.949     ; 2.904      ;
; -4.245 ; spi_memory:u3|order[1]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.947     ; 2.809      ;
; -4.143 ; spi_memory:u3|crc_d8:u1|lfsr_q[3] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.947     ; 2.707      ;
; -4.136 ; spi_memory:u3|order[0]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.947     ; 2.700      ;
; -3.964 ; spi_ctrl:u2|receive_byte_r[2]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.050     ; 3.415      ;
; -3.830 ; spi_ctrl:u2|receive_byte_r[7]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.050     ; 3.281      ;
; -3.746 ; spi_ctrl:u2|receive_byte_r[0]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.050     ; 3.197      ;
; -3.715 ; spi_ctrl:u2|receive_byte_r[4]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.050     ; 3.166      ;
; -3.688 ; spi_memory:u3|order[2]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.947     ; 2.252      ;
; -3.629 ; spi_ctrl:u2|receive_byte_r[5]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.050     ; 3.080      ;
; -3.504 ; spi_ctrl:u2|receive_byte_r[1]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.050     ; 2.955      ;
; -3.342 ; spi_ctrl:u2|receive_byte_r[6]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.050     ; 2.793      ;
; -3.308 ; spi_ctrl:u2|receive_byte_r[3]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.050     ; 2.759      ;
; 0.150  ; spi_memory:u3|error_r             ; spi_memory:u3|error_r ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|cs_start1 ; 1.000        ; -0.049     ; 0.822      ;
+--------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                                                                                                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.152 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 4.078      ;
; -2.143 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 4.069      ;
; -1.937 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.863      ;
; -1.807 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.733      ;
; -1.751 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.677      ;
; -1.692 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.618      ;
; -1.594 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.520      ;
; -1.585 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.511      ;
; -1.500 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.426      ;
; -1.491 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.417      ;
; -1.382 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.308      ;
; -1.379 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.305      ;
; -1.373 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.299      ;
; -1.356 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.363      ; 2.767      ;
; -1.356 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.363      ; 2.767      ;
; -1.355 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.281      ;
; -1.332 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 2.252      ;
; -1.316 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.242      ;
; -1.285 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.211      ;
; -1.249 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.175      ;
; -1.244 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 2.164      ;
; -1.225 ; spi_memory:u3|send_byte_r[0]                                                                         ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 2.145      ;
; -1.193 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.119      ;
; -1.187 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.246      ; 2.481      ;
; -1.187 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.246      ; 2.481      ;
; -1.167 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.093      ;
; -1.155 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.081      ;
; -1.134 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.060      ;
; -1.108 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.034      ;
; -1.099 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 3.025      ;
; -1.080 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 2.000      ;
; -1.056 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 2.982      ;
; -1.037 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 2.963      ;
; -0.869 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 2.795      ;
; -0.822 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.742      ;
; -0.820 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.740      ;
; -0.797 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 2.723      ;
; -0.788 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 2.714      ;
; -0.766 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.686      ;
; -0.758 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.678      ;
; -0.757 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.677      ;
; -0.756 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.676      ;
; -0.747 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.667      ;
; -0.712 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 2.638      ;
; -0.703 ; spi_memory:u3|rd_address_r[6]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.346      ; 2.097      ;
; -0.703 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 2.629      ;
; -0.628 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 2.554      ;
; -0.614 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.534      ;
; -0.613 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.533      ;
; -0.612 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.532      ;
; -0.595 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.515      ;
; -0.594 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.514      ;
; -0.593 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.513      ;
; -0.584 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.504      ;
; -0.574 ; spi_memory:u3|rd_address_r[8]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.346      ; 1.968      ;
; -0.553 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.935      ; 2.479      ;
; -0.525 ; spi_memory:u3|rd_address_r[9]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.346      ; 1.919      ;
; -0.463 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.383      ;
; -0.355 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.081     ; 1.275      ;
; -0.279 ; spi_memory:u3|rd_address_r[2]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.346      ; 1.673      ;
; -0.264 ; spi_memory:u3|rd_address_r[1]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.346      ; 1.658      ;
; -0.219 ; spi_memory:u3|rd_address_r[0]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.346      ; 1.613      ;
; -0.219 ; spi_memory:u3|rd_address_r[4]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.346      ; 1.613      ;
; -0.213 ; spi_memory:u3|rd_address_r[7]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.346      ; 1.607      ;
; -0.209 ; spi_memory:u3|rd_address_r[3]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.346      ; 1.603      ;
; -0.208 ; spi_memory:u3|rd_address_r[5]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.366      ; 1.622      ;
; -0.107 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store                    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.036      ; 1.144      ;
; -0.063 ; spi_memory:u3|error_r                                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|spi_tx_en_r ; 0.500        ; 1.897      ; 2.471      ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'led_ctrl:u1|time_cnt[0]'                                                                                               ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.114 ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|time_cnt[0] ; led_ctrl:u1|time_cnt[0] ; 1.000        ; -0.049     ; 0.858      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.187 ; spi_memory:u3|error_r                                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|spi_tx_en_r ; -0.500       ; 2.156      ; 2.065      ;
; 0.441 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store                    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.369      ; 1.042      ;
; 0.453 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 0.758      ;
; 0.556 ; spi_memory:u3|rd_address_r[7]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.676      ; 1.506      ;
; 0.566 ; spi_memory:u3|rd_address_r[0]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.676      ; 1.516      ;
; 0.571 ; spi_memory:u3|rd_address_r[4]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.676      ; 1.521      ;
; 0.572 ; spi_memory:u3|rd_address_r[3]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.676      ; 1.522      ;
; 0.574 ; spi_memory:u3|rd_address_r[5]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.695      ; 1.543      ;
; 0.624 ; spi_memory:u3|rd_address_r[1]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.676      ; 1.574      ;
; 0.630 ; spi_memory:u3|rd_address_r[2]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.676      ; 1.580      ;
; 0.793 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.086      ;
; 0.803 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.691      ; 1.768      ;
; 0.817 ; spi_memory:u3|rd_address_r[9]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.676      ; 1.767      ;
; 0.819 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.112      ;
; 0.867 ; spi_memory:u3|rd_address_r[8]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.676      ; 1.817      ;
; 0.903 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.347      ;
; 0.958 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.402      ;
; 0.960 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.404      ;
; 0.970 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.414      ;
; 0.989 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.433      ;
; 0.999 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.443      ;
; 1.001 ; spi_memory:u3|rd_address_r[6]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.676      ; 1.951      ;
; 1.029 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.473      ;
; 1.042 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.335      ;
; 1.042 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.335      ;
; 1.055 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.348      ;
; 1.121 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.565      ;
; 1.126 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.420      ;
; 1.155 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.448      ;
; 1.158 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.451      ;
; 1.175 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.468      ;
; 1.176 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.469      ;
; 1.211 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.504      ;
; 1.211 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.504      ;
; 1.279 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.723      ;
; 1.314 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.758      ;
; 1.317 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.761      ;
; 1.326 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.770      ;
; 1.355 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.799      ;
; 1.378 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.822      ;
; 1.388 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.832      ;
; 1.398 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.842      ;
; 1.409 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.853      ;
; 1.413 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.691      ; 2.378      ;
; 1.417 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.861      ;
; 1.424 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.403      ; 2.081      ;
; 1.424 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.403      ; 2.081      ;
; 1.455 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.899      ;
; 1.478 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.922      ;
; 1.504 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.797      ;
; 1.516 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 2.960      ;
; 1.545 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.838      ;
; 1.576 ; spi_memory:u3|send_byte_r[0]                                                                         ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.081      ; 1.869      ;
; 1.638 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.082      ;
; 1.638 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.082      ;
; 1.676 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.120      ;
; 1.676 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.120      ;
; 1.697 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.141      ;
; 1.737 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.181      ;
; 1.737 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.181      ;
; 1.744 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.188      ;
; 1.835 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.279      ;
; 2.056 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.500      ;
; 2.056 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.202      ; 3.500      ;
+-------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_ctrl:u2|spi_rx_en_r'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.450 ; spi_memory:u3|wr_address_r[1]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.480      ; 1.184      ;
; 0.453 ; spi_memory:u3|crc_d8:u1|lfsr_q[2]         ; spi_memory:u3|crc_d8:u1|lfsr_q[2]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_memory:u3|crc_d8:u1|lfsr_q[0]         ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_memory:u3|crc_d8:u1|lfsr_q[4]         ; spi_memory:u3|crc_d8:u1|lfsr_q[4]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_memory:u3|rx_state.rx_rd_add_state    ; spi_memory:u3|rx_state.rx_rd_add_state                                                                                  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; spi_memory:u3|rx_state.rx_rd_ledgth_state                                                                               ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_memory:u3|rx_state.rx_wr_length_state ; spi_memory:u3|rx_state.rx_wr_length_state                                                                               ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_memory:u3|rx_state.rx_wr_add_state    ; spi_memory:u3|rx_state.rx_wr_add_state                                                                                  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; spi_memory:u3|wr_en_r                     ; spi_memory:u3|wr_en_r                                                                                                   ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_memory:u3|rx_cnt[0]                   ; spi_memory:u3|rx_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_memory:u3|rx_cnt[1]                   ; spi_memory:u3|rx_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.080      ; 0.746      ;
; 0.486 ; spi_memory:u3|wr_address_r[5]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.480      ; 1.220      ;
; 0.488 ; spi_memory:u3|wr_address_r[2]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.480      ; 1.222      ;
; 0.490 ; spi_memory:u3|wr_address_r[4]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.480      ; 1.224      ;
; 0.507 ; spi_memory:u3|wr_address_r[7]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.480      ; 1.241      ;
; 0.519 ; spi_memory:u3|wr_address_r[3]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.480      ; 1.253      ;
; 0.604 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|crc_d8:u1|lfsr_q[3]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 1.839      ;
; 0.652 ; spi_memory:u3|crc_d8:u1|lfsr_q[6]         ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 0.945      ;
; 0.681 ; spi_memory:u3|wr_en_r                     ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_we_reg       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.480      ; 1.415      ;
; 0.682 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|rd_length_r[8]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 1.910      ;
; 0.733 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|rd_length_r[2]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 1.961      ;
; 0.736 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|rd_length_r[10]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 1.964      ;
; 0.739 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_address_r[8]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.984      ; 1.965      ;
; 0.740 ; spi_memory:u3|wr_address_r[8]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.482      ; 1.476      ;
; 0.744 ; spi_memory:u3|rx_cnt[1]                   ; spi_memory:u3|wr_en_r                                                                                                   ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.080      ; 1.036      ;
; 0.746 ; spi_memory:u3|rd_cnt[8]                   ; spi_memory:u3|rd_cnt[8]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; spi_memory:u3|wr_cnt[8]                   ; spi_memory:u3|wr_cnt[8]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; spi_memory:u3|wr_cnt[10]                  ; spi_memory:u3|wr_cnt[10]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; spi_memory:u3|wr_cnt[11]                  ; spi_memory:u3|wr_cnt[11]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.041      ;
; 0.762 ; spi_memory:u3|rd_cnt[3]                   ; spi_memory:u3|rd_cnt[3]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_memory:u3|wr_cnt[3]                   ; spi_memory:u3|wr_cnt[3]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; spi_memory:u3|rd_cnt[1]                   ; spi_memory:u3|rd_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; spi_memory:u3|wr_cnt[1]                   ; spi_memory:u3|wr_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; spi_memory:u3|rd_cnt[2]                   ; spi_memory:u3|rd_cnt[2]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_memory:u3|rd_cnt[10]                  ; spi_memory:u3|rd_cnt[10]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_memory:u3|wr_cnt[2]                   ; spi_memory:u3|wr_cnt[2]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_memory:u3|wr_cnt[5]                   ; spi_memory:u3|wr_cnt[5]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_memory:u3|wr_cnt[7]                   ; spi_memory:u3|wr_cnt[7]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_memory:u3|wr_cnt[9]                   ; spi_memory:u3|wr_cnt[9]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; spi_memory:u3|rd_cnt[11]                  ; spi_memory:u3|rd_cnt[11]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; spi_memory:u3|rd_cnt[6]                   ; spi_memory:u3|rd_cnt[6]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_memory:u3|rd_cnt[4]                   ; spi_memory:u3|rd_cnt[4]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_memory:u3|wr_cnt[6]                   ; spi_memory:u3|wr_cnt[6]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_memory:u3|wr_cnt[4]                   ; spi_memory:u3|wr_cnt[4]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; spi_memory:u3|wr_address_r[0]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.480      ; 1.504      ;
; 0.780 ; spi_memory:u3|rd_cnt[0]                   ; spi_memory:u3|rd_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.073      ;
; 0.780 ; spi_memory:u3|wr_cnt[0]                   ; spi_memory:u3|wr_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.073      ;
; 0.794 ; spi_memory:u3|wr_address_r[9]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.482      ; 1.530      ;
; 0.803 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.038      ;
; 0.849 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|crc_d8:u1|lfsr_q[2]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.084      ;
; 0.856 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|order[1]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.091      ;
; 0.860 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.392      ; 2.536      ;
; 0.862 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|crc_d8:u1|lfsr_q[5]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.097      ;
; 0.885 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.995      ; 2.122      ;
; 0.886 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|crc_d8:u1|lfsr_q[6]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.995      ; 2.123      ;
; 0.887 ; spi_memory:u3|rd_address_r[9]             ; spi_memory:u3|rd_address_r[9]                                                                                           ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.082      ; 1.181      ;
; 0.887 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[1]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.122      ;
; 0.900 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|rd_address_r[4]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.002      ; 2.144      ;
; 0.913 ; spi_memory:u3|rx_cnt[0]                   ; spi_memory:u3|rx_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.080      ; 1.205      ;
; 0.920 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_address_r[0]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.985      ; 2.147      ;
; 0.925 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[2]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.160      ;
; 0.935 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.392      ; 2.611      ;
; 0.948 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.183      ;
; 0.961 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|wr_address_r[6]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.985      ; 2.188      ;
; 0.961 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|crc_d8:u1|lfsr_q[6]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.995      ; 2.198      ;
; 0.969 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|crc_d8:u1|lfsr_q[4]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.204      ;
; 0.983 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.995      ; 2.220      ;
; 0.985 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|rd_address_r[3]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.002      ; 2.229      ;
; 0.992 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|rd_address_r[8]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.002      ; 2.236      ;
; 0.995 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|wr_address_r[3]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.985      ; 2.222      ;
; 1.002 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|wr_address_r[5]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.985      ; 2.229      ;
; 1.005 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.240      ;
; 1.008 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|crc_d8:u1|lfsr_q[5]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.243      ;
; 1.008 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|crc_d8:u1|lfsr_q[4]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.243      ;
; 1.019 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|wr_length_r[7]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.981      ; 2.242      ;
; 1.024 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|order[0]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.259      ;
; 1.028 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.392      ; 2.704      ;
; 1.031 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|rd_length_r[14]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.259      ;
; 1.034 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|rd_length_r[6]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.262      ;
; 1.043 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|rd_length_r[7]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.271      ;
; 1.047 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|rd_length_r[15]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.275      ;
; 1.049 ; spi_memory:u3|rx_cnt[1]                   ; spi_memory:u3|rx_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.080      ; 1.341      ;
; 1.051 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|order[2]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.286      ;
; 1.053 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.392      ; 2.729      ;
; 1.055 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|rd_length_r[11]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.283      ;
; 1.055 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|rd_length_r[3]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.283      ;
; 1.066 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|wr_length_r[9]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.981      ; 2.289      ;
; 1.066 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|rd_length_r[13]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.294      ;
; 1.067 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|rd_length_r[5]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.295      ;
; 1.068 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|wr_length_r[5]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.981      ; 2.291      ;
; 1.069 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|wr_length_r[1]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.981      ; 2.292      ;
; 1.070 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|wr_length_r[13]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.981      ; 2.293      ;
; 1.075 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_length_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.981      ; 2.298      ;
; 1.076 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_length_r[8]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.981      ; 2.299      ;
; 1.083 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|order[0]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.993      ; 2.318      ;
; 1.092 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|rd_address_r[5]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.982      ; 2.316      ;
; 1.101 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|wr_length_r[14]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.981      ; 2.324      ;
; 1.102 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.392      ; 2.778      ;
; 1.103 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|wr_length_r[6]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.981      ; 2.326      ;
; 1.107 ; spi_memory:u3|rd_cnt[8]                   ; spi_memory:u3|rd_cnt[9]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.081      ; 1.400      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_clk'                                                                                                                 ;
+-------+------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.453 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_state[2]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_state[1]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; spi_ctrl:u2|spi_miso_r       ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|send_state[2]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|send_state[1]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_state[0]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|send_state[0]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 0.758      ;
; 0.511 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_state[2]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 0.804      ;
; 0.668 ; spi_ctrl:u2|data_in[1]       ; spi_ctrl:u2|data_in[2]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 0.961      ;
; 0.730 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_state[1]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 1.023      ;
; 0.730 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|send_state[2]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 1.022      ;
; 0.733 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|send_state[1]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 1.025      ;
; 0.741 ; spi_ctrl:u2|data_in[3]       ; spi_ctrl:u2|data_in[4]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.578      ; 1.531      ;
; 0.792 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|send_state[2]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 1.084      ;
; 0.852 ; spi_ctrl:u2|data_in[3]       ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 1.145      ;
; 0.910 ; spi_ctrl:u2|data_in[5]       ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 1.203      ;
; 0.987 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_state[2]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 1.280      ;
; 1.005 ; spi_ctrl:u2|data_in[0]       ; spi_ctrl:u2|data_in[1]        ; spi_clk                 ; spi_clk     ; 0.000        ; -0.395     ; 0.822      ;
; 1.036 ; spi_ctrl:u2|data_in[1]       ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 1.331      ;
; 1.046 ; spi_ctrl:u2|data_in[6]       ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 1.341      ;
; 1.155 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 1.447      ;
; 1.187 ; spi_ctrl:u2|data_in[0]       ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; -0.393     ; 1.006      ;
; 1.222 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 1.937      ;
; 1.222 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 1.937      ;
; 1.222 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 1.937      ;
; 1.222 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[5]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 1.937      ;
; 1.230 ; spi_ctrl:u2|data_in[2]       ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 1.525      ;
; 1.257 ; spi_ctrl:u2|data_in[5]       ; spi_ctrl:u2|data_in[6]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.079      ; 1.548      ;
; 1.290 ; spi_ctrl:u2|data_in[2]       ; spi_ctrl:u2|data_in[3]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 1.585      ;
; 1.385 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 2.100      ;
; 1.385 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 2.100      ;
; 1.385 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 2.100      ;
; 1.385 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[5]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 2.100      ;
; 1.489 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 2.204      ;
; 1.489 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 2.204      ;
; 1.489 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 2.204      ;
; 1.489 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[5]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.503      ; 2.204      ;
; 1.563 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 1.855      ;
; 1.578 ; spi_ctrl:u2|spi_rx_en_r      ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.000        ; 2.625      ; 4.706      ;
; 1.583 ; spi_ctrl:u2|spi_tx_en_r      ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.000        ; 2.669      ; 4.755      ;
; 1.662 ; spi_ctrl:u2|spi_rx_en_r      ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 2.625      ; 4.290      ;
; 1.769 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.062      ;
; 1.769 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.062      ;
; 1.769 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.062      ;
; 1.769 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.062      ;
; 1.769 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.062      ;
; 1.769 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.062      ;
; 1.769 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.062      ;
; 1.769 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.062      ;
; 1.792 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.689     ; 0.845      ;
; 1.826 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.119      ;
; 1.826 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.119      ;
; 1.826 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.119      ;
; 1.826 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.119      ;
; 1.826 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.119      ;
; 1.826 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.119      ;
; 1.826 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.119      ;
; 1.826 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.119      ;
; 1.875 ; spi_ctrl:u2|data_in[4]       ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; -0.395     ; 1.692      ;
; 1.919 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.080      ; 2.211      ;
; 1.959 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.432      ;
; 2.009 ; spi_ctrl:u2|data_out[1]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.078      ; 2.299      ;
; 2.039 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.332      ;
; 2.039 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.332      ;
; 2.039 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.332      ;
; 2.039 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.332      ;
; 2.039 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.332      ;
; 2.039 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.332      ;
; 2.039 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.332      ;
; 2.039 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.081      ; 2.332      ;
; 2.069 ; spi_ctrl:u2|data_in[4]       ; spi_ctrl:u2|data_in[5]        ; spi_clk                 ; spi_clk     ; 0.000        ; -0.395     ; 1.886      ;
; 2.072 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.545      ;
; 2.074 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.547      ;
; 2.074 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.547      ;
; 2.077 ; spi_ctrl:u2|data_out[0]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.078      ; 2.367      ;
; 2.152 ; spi_ctrl:u2|data_out[4]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.078      ; 2.442      ;
; 2.186 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.659      ;
; 2.186 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.659      ;
; 2.188 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.661      ;
; 2.188 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.661      ;
; 2.188 ; spi_ctrl:u2|data_out[2]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; -0.326     ; 2.074      ;
; 2.205 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.689     ; 1.258      ;
; 2.207 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.689     ; 1.260      ;
; 2.207 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.680      ;
; 2.208 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.681      ;
; 2.210 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.683      ;
; 2.211 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.269     ; 1.684      ;
; 2.234 ; spi_ctrl:u2|data_out[3]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.078      ; 2.524      ;
; 2.239 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.689     ; 1.292      ;
; 2.239 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.689     ; 1.292      ;
; 2.239 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.689     ; 1.292      ;
; 2.247 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 2.542      ;
; 2.247 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 2.542      ;
; 2.247 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 2.542      ;
; 2.247 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 2.542      ;
; 2.269 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.079      ; 2.560      ;
; 2.280 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.079      ; 2.571      ;
; 2.410 ; spi_ctrl:u2|spi_tx_en_r      ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; -0.500       ; 2.669      ; 5.082      ;
; 2.450 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 2.745      ;
; 2.450 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.083      ; 2.745      ;
+-------+------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_ctrl:u2|cs_start1'                                                                                                          ;
+-------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node               ; Launch Clock            ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; 0.485 ; spi_memory:u3|error_r             ; spi_memory:u3|error_r ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|cs_start1 ; 0.000        ; 0.049      ; 0.746      ;
; 3.714 ; spi_ctrl:u2|receive_byte_r[6]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.866     ; 2.580      ;
; 3.727 ; spi_ctrl:u2|receive_byte_r[3]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.866     ; 2.593      ;
; 3.882 ; spi_ctrl:u2|receive_byte_r[1]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.866     ; 2.748      ;
; 3.997 ; spi_ctrl:u2|receive_byte_r[5]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.866     ; 2.863      ;
; 4.015 ; spi_memory:u3|order[2]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.696     ; 2.041      ;
; 4.062 ; spi_ctrl:u2|receive_byte_r[4]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.866     ; 2.928      ;
; 4.114 ; spi_ctrl:u2|receive_byte_r[0]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.866     ; 2.980      ;
; 4.162 ; spi_ctrl:u2|receive_byte_r[7]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.866     ; 3.028      ;
; 4.335 ; spi_ctrl:u2|receive_byte_r[2]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.866     ; 3.201      ;
; 4.389 ; spi_memory:u3|order[0]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.696     ; 2.415      ;
; 4.438 ; spi_memory:u3|crc_d8:u1|lfsr_q[3] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.696     ; 2.464      ;
; 4.456 ; spi_memory:u3|order[1]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.696     ; 2.482      ;
; 4.661 ; spi_memory:u3|crc_d8:u1|lfsr_q[6] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.698     ; 2.685      ;
; 4.727 ; spi_memory:u3|crc_d8:u1|lfsr_q[2] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.696     ; 2.753      ;
; 4.814 ; spi_memory:u3|crc_d8:u1|lfsr_q[4] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.696     ; 2.840      ;
; 4.870 ; spi_memory:u3|crc_d8:u1|lfsr_q[5] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.696     ; 2.896      ;
; 4.882 ; spi_memory:u3|crc_d8:u1|lfsr_q[0] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.696     ; 2.908      ;
; 4.911 ; spi_memory:u3|crc_d8:u1|lfsr_q[7] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.698     ; 2.935      ;
; 4.979 ; spi_memory:u3|crc_d8:u1|lfsr_q[1] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.696     ; 3.005      ;
+-------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'led_ctrl:u1|time_cnt[0]'                                                                                                ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.497 ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|time_cnt[0] ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.049      ; 0.758      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_25m'                                                                                                      ;
+-------+--------------------------+--------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.708 ; rst_n:u0|rst_cnt[7]      ; rst_n:u0|rst_cnt[7]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.001      ;
; 0.748 ; rst_n:u0|rst_cnt[6]      ; rst_n:u0|rst_cnt[6]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; rst_n:u0|rst_cnt[4]      ; rst_n:u0|rst_cnt[4]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.042      ;
; 0.755 ; rst_n:u0|rst_cnt[3]      ; rst_n:u0|rst_cnt[3]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.048      ;
; 0.770 ; rst_n:u0|rst_cnt[1]      ; rst_n:u0|rst_cnt[1]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.063      ;
; 0.773 ; rst_n:u0|rst_cnt[2]      ; rst_n:u0|rst_cnt[2]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.066      ;
; 0.788 ; rst_n:u0|rst_cnt[5]      ; rst_n:u0|rst_cnt[5]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.081      ;
; 0.792 ; led_ctrl:u1|time_cnt[3]  ; led_ctrl:u1|time_cnt[3]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.053      ;
; 0.792 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[15] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.053      ;
; 0.793 ; led_ctrl:u1|time_cnt[1]  ; led_ctrl:u1|time_cnt[1]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.054      ;
; 0.793 ; led_ctrl:u1|time_cnt[5]  ; led_ctrl:u1|time_cnt[5]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.054      ;
; 0.793 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[11] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.054      ;
; 0.793 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[13] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.054      ;
; 0.793 ; led_ctrl:u1|time_cnt[19] ; led_ctrl:u1|time_cnt[19] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.054      ;
; 0.794 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[17] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[21] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; led_ctrl:u1|time_cnt[27] ; led_ctrl:u1|time_cnt[27] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; led_ctrl:u1|time_cnt[29] ; led_ctrl:u1|time_cnt[29] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.055      ;
; 0.795 ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[2]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; led_ctrl:u1|time_cnt[6]  ; led_ctrl:u1|time_cnt[6]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; led_ctrl:u1|time_cnt[7]  ; led_ctrl:u1|time_cnt[7]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; led_ctrl:u1|time_cnt[9]  ; led_ctrl:u1|time_cnt[9]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[16] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; led_ctrl:u1|time_cnt[31] ; led_ctrl:u1|time_cnt[31] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.056      ;
; 0.796 ; led_ctrl:u1|time_cnt[4]  ; led_ctrl:u1|time_cnt[4]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[12] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[14] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[18] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; led_ctrl:u1|time_cnt[22] ; led_ctrl:u1|time_cnt[22] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; led_ctrl:u1|time_cnt[23] ; led_ctrl:u1|time_cnt[23] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; led_ctrl:u1|time_cnt[25] ; led_ctrl:u1|time_cnt[25] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.057      ;
; 0.797 ; led_ctrl:u1|time_cnt[8]  ; led_ctrl:u1|time_cnt[8]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.058      ;
; 0.797 ; led_ctrl:u1|time_cnt[10] ; led_ctrl:u1|time_cnt[10] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.058      ;
; 0.797 ; led_ctrl:u1|time_cnt[20] ; led_ctrl:u1|time_cnt[20] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.058      ;
; 0.797 ; led_ctrl:u1|time_cnt[30] ; led_ctrl:u1|time_cnt[30] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.058      ;
; 0.798 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[24] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[26] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; led_ctrl:u1|time_cnt[28] ; led_ctrl:u1|time_cnt[28] ; clk_25m               ; clk_25m     ; 0.000        ; 0.049      ; 1.059      ;
; 0.901 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[16] ; clk_25m               ; clk_25m     ; 0.000        ; 0.295      ; 1.408      ;
; 0.920 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[16] ; clk_25m               ; clk_25m     ; 0.000        ; 0.295      ; 1.427      ;
; 1.032 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[17] ; clk_25m               ; clk_25m     ; 0.000        ; 0.295      ; 1.539      ;
; 1.041 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[18] ; clk_25m               ; clk_25m     ; 0.000        ; 0.295      ; 1.548      ;
; 1.042 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[16] ; clk_25m               ; clk_25m     ; 0.000        ; 0.295      ; 1.549      ;
; 1.051 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[17] ; clk_25m               ; clk_25m     ; 0.000        ; 0.295      ; 1.558      ;
; 1.060 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[16] ; clk_25m               ; clk_25m     ; 0.000        ; 0.295      ; 1.567      ;
; 1.060 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[18] ; clk_25m               ; clk_25m     ; 0.000        ; 0.295      ; 1.567      ;
; 1.109 ; rst_n:u0|rst_cnt[6]      ; rst_n:u0|rst_cnt[7]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; rst_n:u0|rst_cnt[3]      ; rst_n:u0|rst_cnt[4]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; rst_n:u0|rst_cnt[4]      ; rst_n:u0|rst_cnt[5]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.403      ;
; 1.119 ; rst_n:u0|rst_cnt[4]      ; rst_n:u0|rst_cnt[6]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.412      ;
; 1.119 ; spi_ctrl:u2|cs_start1    ; spi_ctrl:u2|cs_start2    ; spi_ctrl:u2|cs_start1 ; clk_25m     ; 0.000        ; 2.468      ; 4.080      ;
; 1.125 ; rst_n:u0|rst_cnt[1]      ; rst_n:u0|rst_cnt[2]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.418      ;
; 1.129 ; rst_n:u0|rst_cnt[5]      ; rst_n:u0|rst_cnt[0]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.422      ;
; 1.134 ; rst_n:u0|rst_cnt[2]      ; rst_n:u0|rst_cnt[3]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.427      ;
; 1.136 ; rst_n:u0|rst_cnt[0]      ; rst_n:u0|rst_cnt[1]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.429      ;
; 1.140 ; led_ctrl:u1|time_cnt[1]  ; led_ctrl:u1|time_cnt[2]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.408      ;
; 1.140 ; led_ctrl:u1|time_cnt[3]  ; led_ctrl:u1|time_cnt[4]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.408      ;
; 1.140 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[18] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.409      ;
; 1.140 ; led_ctrl:u1|time_cnt[19] ; led_ctrl:u1|time_cnt[20] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.409      ;
; 1.141 ; led_ctrl:u1|time_cnt[5]  ; led_ctrl:u1|time_cnt[6]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.409      ;
; 1.141 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[12] ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.409      ;
; 1.141 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[14] ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.409      ;
; 1.141 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[22] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.410      ;
; 1.141 ; led_ctrl:u1|time_cnt[27] ; led_ctrl:u1|time_cnt[28] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.410      ;
; 1.141 ; led_ctrl:u1|time_cnt[29] ; led_ctrl:u1|time_cnt[30] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.410      ;
; 1.142 ; led_ctrl:u1|time_cnt[7]  ; led_ctrl:u1|time_cnt[8]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.410      ;
; 1.142 ; led_ctrl:u1|time_cnt[9]  ; led_ctrl:u1|time_cnt[10] ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.410      ;
; 1.142 ; led_ctrl:u1|time_cnt[23] ; led_ctrl:u1|time_cnt[24] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.411      ;
; 1.142 ; led_ctrl:u1|time_cnt[25] ; led_ctrl:u1|time_cnt[26] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.411      ;
; 1.142 ; rst_n:u0|rst_cnt[5]      ; rst_n:u0|rst_cnt[6]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; rst_n:u0|rst_cnt[2]      ; rst_n:u0|rst_cnt[4]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.436      ;
; 1.145 ; rst_n:u0|rst_cnt[0]      ; rst_n:u0|rst_cnt[2]      ; clk_25m               ; clk_25m     ; 0.000        ; 0.081      ; 1.438      ;
; 1.148 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[17] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.417      ;
; 1.149 ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[3]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.417      ;
; 1.149 ; led_ctrl:u1|time_cnt[6]  ; led_ctrl:u1|time_cnt[7]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.417      ;
; 1.149 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[19] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.418      ;
; 1.149 ; led_ctrl:u1|time_cnt[22] ; led_ctrl:u1|time_cnt[23] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.418      ;
; 1.150 ; led_ctrl:u1|time_cnt[4]  ; led_ctrl:u1|time_cnt[5]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.418      ;
; 1.150 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[13] ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.418      ;
; 1.150 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[15] ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.418      ;
; 1.150 ; led_ctrl:u1|time_cnt[20] ; led_ctrl:u1|time_cnt[21] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.419      ;
; 1.150 ; led_ctrl:u1|time_cnt[30] ; led_ctrl:u1|time_cnt[31] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.419      ;
; 1.151 ; led_ctrl:u1|time_cnt[8]  ; led_ctrl:u1|time_cnt[9]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.419      ;
; 1.151 ; led_ctrl:u1|time_cnt[10] ; led_ctrl:u1|time_cnt[11] ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.419      ;
; 1.151 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[25] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.420      ;
; 1.151 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[27] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.420      ;
; 1.151 ; led_ctrl:u1|time_cnt[28] ; led_ctrl:u1|time_cnt[29] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.420      ;
; 1.157 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[18] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.426      ;
; 1.158 ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[4]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.426      ;
; 1.158 ; led_ctrl:u1|time_cnt[6]  ; led_ctrl:u1|time_cnt[8]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.426      ;
; 1.158 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[20] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.427      ;
; 1.158 ; led_ctrl:u1|time_cnt[22] ; led_ctrl:u1|time_cnt[24] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.427      ;
; 1.159 ; led_ctrl:u1|time_cnt[4]  ; led_ctrl:u1|time_cnt[6]  ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.427      ;
; 1.159 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[14] ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.427      ;
; 1.159 ; led_ctrl:u1|time_cnt[20] ; led_ctrl:u1|time_cnt[22] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.428      ;
; 1.160 ; led_ctrl:u1|time_cnt[8]  ; led_ctrl:u1|time_cnt[10] ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.428      ;
; 1.160 ; led_ctrl:u1|time_cnt[10] ; led_ctrl:u1|time_cnt[12] ; clk_25m               ; clk_25m     ; 0.000        ; 0.056      ; 1.428      ;
; 1.160 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[26] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.429      ;
; 1.160 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[28] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.429      ;
; 1.160 ; led_ctrl:u1|time_cnt[28] ; led_ctrl:u1|time_cnt[30] ; clk_25m               ; clk_25m     ; 0.000        ; 0.057      ; 1.429      ;
+-------+--------------------------+--------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_ctrl:u2|cs_start1'                                                                              ;
+--------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; -3.678 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.048     ; 3.131      ;
; -3.635 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.048     ; 3.088      ;
; -3.537 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.048     ; 2.990      ;
; -3.526 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.048     ; 2.979      ;
; -3.371 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.048     ; 2.824      ;
; -3.370 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.048     ; 2.823      ;
; -3.170 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.048     ; 2.623      ;
; -3.116 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.048     ; 2.569      ;
+--------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_clk'                                                                                          ;
+--------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.122 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.551      ;
; -3.122 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.551      ;
; -3.122 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.551      ;
; -3.122 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.551      ;
; -3.057 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.486      ;
; -3.057 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.486      ;
; -3.057 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.486      ;
; -3.057 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.486      ;
; -3.056 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.487      ;
; -3.056 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.487      ;
; -3.056 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.487      ;
; -3.056 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.487      ;
; -2.982 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.411      ;
; -2.982 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.411      ;
; -2.982 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.411      ;
; -2.982 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.411      ;
; -2.982 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.413      ;
; -2.982 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.413      ;
; -2.982 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.413      ;
; -2.982 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.413      ;
; -2.948 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.377      ;
; -2.948 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.377      ;
; -2.948 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.377      ;
; -2.948 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.377      ;
; -2.916 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.347      ;
; -2.916 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.347      ;
; -2.916 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.347      ;
; -2.916 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.347      ;
; -2.873 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.304      ;
; -2.873 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.304      ;
; -2.873 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.304      ;
; -2.873 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.304      ;
; -2.815 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.244      ;
; -2.815 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.244      ;
; -2.815 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.244      ;
; -2.815 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.244      ;
; -2.815 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.244      ;
; -2.815 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.244      ;
; -2.815 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.244      ;
; -2.815 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.244      ;
; -2.749 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.180      ;
; -2.749 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.180      ;
; -2.749 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.180      ;
; -2.749 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.180      ;
; -2.749 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.180      ;
; -2.749 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.180      ;
; -2.749 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.180      ;
; -2.749 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.050     ; 3.180      ;
; -2.716 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.551      ;
; -2.716 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.551      ;
; -2.716 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.551      ;
; -2.716 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.551      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.683 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.570      ;
; -2.656 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.096     ; 3.541      ;
; -2.656 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.096     ; 3.541      ;
; -2.656 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.096     ; 3.541      ;
; -2.656 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 1.000        ; -0.096     ; 3.541      ;
; -2.651 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.486      ;
; -2.651 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.486      ;
; -2.651 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.486      ;
; -2.651 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.486      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.629 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.516      ;
; -2.616 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.096     ; 3.501      ;
; -2.616 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.096     ; 3.501      ;
; -2.616 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.096     ; 3.501      ;
; -2.616 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 1.000        ; -0.096     ; 3.501      ;
; -2.602 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.031      ;
; -2.602 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.031      ;
; -2.602 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.031      ;
; -2.602 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.052     ; 3.031      ;
; -2.576 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.411      ;
; -2.576 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.411      ;
; -2.576 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.411      ;
; -2.576 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.354      ; 3.411      ;
; -2.543 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.430      ;
; -2.543 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.094     ; 3.430      ;
+--------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_25m'                                                                                     ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.894 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.562      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.825 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.493      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.753 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.421      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.742 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.612      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.716 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.333     ; 3.384      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.672 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.542      ;
; -2.638 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.089     ; 3.550      ;
; -2.601 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.471      ;
; -2.601 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.471      ;
; -2.601 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.471      ;
; -2.601 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.471      ;
; -2.601 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.471      ;
; -2.601 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.471      ;
; -2.601 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.131     ; 3.471      ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_ctrl:u2|spi_rx_en_r'                                                                                 ;
+--------+---------------------+--------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                  ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------+--------------+-------------------------+--------------+------------+------------+
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.173 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.891      ;
; -2.166 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.886      ;
; -2.166 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.886      ;
; -2.166 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.886      ;
; -2.166 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.886      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.081 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.799      ;
; -2.075 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.795      ;
; -2.075 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.795      ;
; -2.075 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.795      ;
; -2.075 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.795      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.033 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.751      ;
; -2.026 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.746      ;
; -2.026 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.746      ;
; -2.026 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.746      ;
; -2.026 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.746      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.986 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.704      ;
; -1.979 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.699      ;
; -1.979 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.699      ;
; -1.979 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.699      ;
; -1.979 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.699      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.866 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.584      ;
; -1.859 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.579      ;
; -1.859 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.579      ;
; -1.859 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.579      ;
; -1.859 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.579      ;
; -1.859 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.579      ;
; -1.859 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.579      ;
; -1.859 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.579      ;
; -1.859 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.729      ; 3.579      ;
; -1.791 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.742      ; 3.524      ;
; -1.791 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.742      ; 3.524      ;
; -1.791 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.742      ; 3.524      ;
; -1.791 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.742      ; 3.524      ;
+--------+---------------------+--------------------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'led_ctrl:u1|time_cnt[0]'                                                                               ;
+--------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; -1.670 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.737      ; 3.408      ;
; -1.577 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.737      ; 3.315      ;
; -1.529 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.737      ; 3.267      ;
; -1.483 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.737      ; 3.221      ;
; -1.363 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.737      ; 3.101      ;
; -1.362 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.737      ; 3.100      ;
; -1.149 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.737      ; 2.887      ;
; -1.108 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.737      ; 2.846      ;
+--------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_ctrl:u2|spi_tx_en_r'                                                                                               ;
+--------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; -1.217 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.145      ;
; -1.217 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.145      ;
; -1.217 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.145      ;
; -1.217 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.145      ;
; -1.217 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.145      ;
; -1.176 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.104      ;
; -1.176 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.104      ;
; -1.176 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.104      ;
; -1.176 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.104      ;
; -1.176 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.104      ;
; -1.077 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.005      ;
; -1.077 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.005      ;
; -1.077 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.005      ;
; -1.077 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.005      ;
; -1.077 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 3.005      ;
; -1.067 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.995      ;
; -1.067 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.995      ;
; -1.067 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.995      ;
; -1.067 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.995      ;
; -1.067 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.995      ;
; -0.910 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.910 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.910 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.910 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.910 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.910 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.910 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.910 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.910 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.910 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.838      ;
; -0.711 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.639      ;
; -0.711 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.639      ;
; -0.711 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.639      ;
; -0.711 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.639      ;
; -0.711 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.639      ;
; -0.615 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.543      ;
; -0.615 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.543      ;
; -0.615 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.543      ;
; -0.615 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.543      ;
; -0.615 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.543      ;
+--------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_ctrl:u2|spi_tx_en_r'                                                                                               ;
+-------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; 0.912 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.358      ;
; 0.912 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.358      ;
; 0.912 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.358      ;
; 0.912 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.358      ;
; 0.912 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.358      ;
; 1.076 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.522      ;
; 1.076 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.522      ;
; 1.076 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.522      ;
; 1.076 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.522      ;
; 1.076 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.522      ;
; 1.190 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.636      ;
; 1.190 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.636      ;
; 1.190 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.636      ;
; 1.190 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.636      ;
; 1.190 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.636      ;
; 1.205 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.651      ;
; 1.205 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.651      ;
; 1.205 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.651      ;
; 1.205 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.651      ;
; 1.205 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.651      ;
; 1.313 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.759      ;
; 1.313 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.759      ;
; 1.313 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.759      ;
; 1.313 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.759      ;
; 1.313 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.759      ;
; 1.330 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.776      ;
; 1.330 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.776      ;
; 1.330 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.776      ;
; 1.330 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.776      ;
; 1.330 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.776      ;
; 1.474 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.920      ;
; 1.474 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.920      ;
; 1.474 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.920      ;
; 1.474 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.920      ;
; 1.474 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.920      ;
; 1.477 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.923      ;
; 1.477 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.923      ;
; 1.477 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.923      ;
; 1.477 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.923      ;
; 1.477 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.204      ; 2.923      ;
+-------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'led_ctrl:u1|time_cnt[0]'                                                                               ;
+-------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.334 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.995      ; 2.561      ;
; 1.506 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.995      ; 2.733      ;
; 1.610 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.995      ; 2.837      ;
; 1.626 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.995      ; 2.853      ;
; 1.733 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.995      ; 2.960      ;
; 1.751 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.995      ; 2.978      ;
; 1.900 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.995      ; 3.127      ;
; 1.948 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.995      ; 3.175      ;
+-------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_ctrl:u2|spi_rx_en_r'                                                                                                  ;
+-------+---------------------+-------------------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                   ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.352 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.604      ;
; 1.352 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.604      ;
; 1.352 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.604      ;
; 1.352 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.604      ;
; 1.352 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.604      ;
; 1.352 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.604      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.445 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.688      ;
; 1.526 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.778      ;
; 1.526 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.778      ;
; 1.526 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.778      ;
; 1.526 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.778      ;
; 1.526 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.778      ;
; 1.526 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.778      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.619 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.862      ;
; 1.630 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.882      ;
; 1.630 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.882      ;
; 1.630 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.882      ;
; 1.630 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.882      ;
; 1.630 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.882      ;
; 1.630 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.882      ;
; 1.645 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.897      ;
; 1.645 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.897      ;
; 1.645 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.897      ;
; 1.645 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.897      ;
; 1.645 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.897      ;
; 1.645 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 2.897      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.723 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.966      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.738 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.001      ; 2.981      ;
; 1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.005      ;
; 1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.005      ;
; 1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.005      ;
; 1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.005      ;
; 1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.005      ;
; 1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.005      ;
; 1.770 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.022      ;
; 1.770 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.022      ;
; 1.770 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.022      ;
; 1.770 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.022      ;
; 1.770 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.022      ;
; 1.770 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.010      ; 3.022      ;
; 1.792 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.987      ; 3.021      ;
; 1.792 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.987      ; 3.021      ;
; 1.792 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_en_r                     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.987      ; 3.021      ;
; 1.792 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_en_r                     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.987      ; 3.021      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
; 1.797 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 3.025      ;
+-------+---------------------+-------------------------------------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_clk'                                                                                          ;
+-------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.868 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.595      ; 2.715      ;
; 1.894 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.593      ; 2.739      ;
; 2.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.595      ; 2.889      ;
; 2.057 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.593      ; 2.902      ;
; 2.146 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.595      ; 2.993      ;
; 2.161 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.595      ; 3.008      ;
; 2.172 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.593      ; 3.017      ;
; 2.187 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.593      ; 3.032      ;
; 2.269 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.595      ; 3.116      ;
; 2.286 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.595      ; 3.133      ;
; 2.295 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.593      ; 3.140      ;
; 2.312 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.593      ; 3.157      ;
; 2.391 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 2.739      ;
; 2.391 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 2.739      ;
; 2.391 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 2.739      ;
; 2.391 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 2.739      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.403 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.753      ;
; 2.410 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 2.725      ;
; 2.410 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 2.725      ;
; 2.410 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 2.725      ;
; 2.410 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 2.725      ;
; 2.435 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.595      ; 3.282      ;
; 2.452 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.595      ; 3.299      ;
; 2.455 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.593      ; 3.300      ;
; 2.458 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.593      ; 3.303      ;
; 2.554 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 2.902      ;
; 2.554 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 2.902      ;
; 2.554 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 2.902      ;
; 2.554 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 2.902      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.577 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 2.927      ;
; 2.584 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 2.899      ;
; 2.584 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 2.899      ;
; 2.584 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 2.899      ;
; 2.584 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 2.899      ;
; 2.669 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 3.017      ;
; 2.669 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 3.017      ;
; 2.669 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 3.017      ;
; 2.669 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 3.017      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.681 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.031      ;
; 2.684 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 3.032      ;
; 2.684 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 3.032      ;
; 2.684 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 3.032      ;
; 2.684 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.096      ; 3.032      ;
; 2.688 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 3.003      ;
; 2.688 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 3.003      ;
; 2.688 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 3.003      ;
; 2.688 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 3.003      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.696 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.098      ; 3.046      ;
; 2.703 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 3.018      ;
; 2.703 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 3.018      ;
; 2.703 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 3.018      ;
; 2.703 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.563      ; 3.018      ;
+-------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_25m'                                                                                     ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.891 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.081      ; 2.184      ;
; 2.013 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.081      ; 2.306      ;
; 2.033 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.061     ; 2.184      ;
; 2.153 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.081      ; 2.446      ;
; 2.155 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.061     ; 2.306      ;
; 2.167 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.081      ; 2.460      ;
; 2.275 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.081      ; 2.568      ;
; 2.290 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.081      ; 2.583      ;
; 2.295 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.061     ; 2.446      ;
; 2.309 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.061     ; 2.460      ;
; 2.412 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.081      ; 2.705      ;
; 2.415 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.081      ; 2.708      ;
; 2.417 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.061     ; 2.568      ;
; 2.426 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.085      ; 2.723      ;
; 2.432 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.061     ; 2.583      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.507 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.779      ;
; 2.554 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.061     ; 2.705      ;
; 2.557 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.061     ; 2.708      ;
; 2.598 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.085      ; 2.895      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.670 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 0.000        ; -0.150     ; 2.732      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.679 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 2.951      ;
; 2.702 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.085      ; 2.999      ;
; 2.718 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.085      ; 3.015      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.783 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.055      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.799 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.060      ; 3.071      ;
; 2.825 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.085      ; 3.122      ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_ctrl:u2|cs_start1'                                                                              ;
+-------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; 3.475 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.864     ; 2.343      ;
; 3.639 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.864     ; 2.507      ;
; 3.751 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.864     ; 2.619      ;
; 3.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.864     ; 2.635      ;
; 3.874 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.864     ; 2.742      ;
; 3.892 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.864     ; 2.760      ;
; 4.038 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.864     ; 2.906      ;
; 4.041 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.864     ; 2.909      ;
+-------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; 157.6 MHz   ; 157.6 MHz       ; spi_ctrl:u2|spi_rx_en_r ;                                                               ;
; 158.3 MHz   ; 158.3 MHz       ; clk_25m                 ;                                                               ;
; 301.57 MHz  ; 250.0 MHz       ; spi_clk                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 444.05 MHz  ; 238.04 MHz      ; spi_ctrl:u2|spi_tx_en_r ; limit due to minimum period restriction (tmin)                ;
; 1262.63 MHz ; 402.09 MHz      ; led_ctrl:u1|time_cnt[0] ; limit due to minimum period restriction (tmin)                ;
; 1303.78 MHz ; 402.09 MHz      ; spi_ctrl:u2|cs_start1   ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; spi_clk                 ; -5.381 ; -62.838       ;
; spi_ctrl:u2|spi_rx_en_r ; -5.345 ; -307.323      ;
; clk_25m                 ; -5.317 ; -174.858      ;
; spi_ctrl:u2|cs_start1   ; -4.416 ; -4.416        ;
; spi_ctrl:u2|spi_tx_en_r ; -1.910 ; -8.877        ;
; led_ctrl:u1|time_cnt[0] ; 0.208  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; spi_ctrl:u2|spi_tx_en_r ; 0.089 ; 0.000         ;
; spi_clk                 ; 0.401 ; 0.000         ;
; spi_ctrl:u2|spi_rx_en_r ; 0.401 ; 0.000         ;
; spi_ctrl:u2|cs_start1   ; 0.430 ; 0.000         ;
; led_ctrl:u1|time_cnt[0] ; 0.445 ; 0.000         ;
; clk_25m                 ; 0.637 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary            ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; spi_ctrl:u2|cs_start1   ; -3.324 ; -3.324        ;
; spi_clk                 ; -2.862 ; -77.252       ;
; clk_25m                 ; -2.587 ; -83.985       ;
; spi_ctrl:u2|spi_rx_en_r ; -1.885 ; -56.992       ;
; led_ctrl:u1|time_cnt[0] ; -1.379 ; -1.379        ;
; spi_ctrl:u2|spi_tx_en_r ; -0.960 ; -4.800        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary            ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; spi_ctrl:u2|spi_tx_en_r ; 0.746 ; 0.000         ;
; led_ctrl:u1|time_cnt[0] ; 1.109 ; 0.000         ;
; spi_ctrl:u2|spi_rx_en_r ; 1.157 ; 0.000         ;
; spi_clk                 ; 1.691 ; 0.000         ;
; clk_25m                 ; 1.739 ; 0.000         ;
; spi_ctrl:u2|cs_start1   ; 3.208 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; spi_ctrl:u2|spi_rx_en_r ; -3.201 ; -153.842      ;
; spi_ctrl:u2|spi_tx_en_r ; -3.201 ; -15.382       ;
; clk_25m                 ; -3.000 ; -65.454       ;
; spi_clk                 ; -3.000 ; -50.584       ;
; led_ctrl:u1|time_cnt[0] ; -1.487 ; -1.487        ;
; spi_ctrl:u2|cs_start1   ; -1.487 ; -1.487        ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_clk'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                       ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; -5.381 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.073     ; 4.800      ;
; -5.354 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.432     ; 4.414      ;
; -5.278 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.073     ; 4.697      ;
; -5.230 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.073     ; 4.649      ;
; -5.222 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.073     ; 4.641      ;
; -5.205 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.432     ; 4.265      ;
; -5.205 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.432     ; 4.265      ;
; -5.202 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.432     ; 4.262      ;
; -2.648 ; rst_n:u0|rst_cnt[1]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.065     ; 3.065      ;
; -2.587 ; rst_n:u0|rst_cnt[0]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.065     ; 3.004      ;
; -2.516 ; rst_n:u0|rst_cnt[6]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.065     ; 2.933      ;
; -2.487 ; rst_n:u0|rst_cnt[3]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.065     ; 2.904      ;
; -2.409 ; spi_memory:u3|send_byte_r[0]                                                                                      ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -1.161     ; 1.740      ;
; -2.378 ; rst_n:u0|rst_cnt[7]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.065     ; 2.795      ;
; -2.377 ; rst_n:u0|rst_cnt[2]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.065     ; 2.794      ;
; -2.316 ; spi_ctrl:u2|data_out[5]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.445     ; 2.873      ;
; -2.310 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|spi_tx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.070     ; 3.242      ;
; -2.259 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|spi_tx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.070     ; 3.191      ;
; -2.224 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.768      ;
; -2.200 ; rst_n:u0|rst_cnt[4]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.065     ; 2.617      ;
; -2.084 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|spi_tx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.070     ; 3.016      ;
; -2.082 ; rst_n:u0|rst_cnt[5]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; -0.065     ; 2.499      ;
; -2.078 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 3.007      ;
; -2.075 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.619      ;
; -2.039 ; spi_ctrl:u2|spi_tx_en_r                                                                                           ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; 2.348      ; 5.119      ;
; -2.012 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.556      ;
; -1.979 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.523      ;
; -1.978 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.522      ;
; -1.978 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.522      ;
; -1.888 ; spi_ctrl:u2|data_out[7]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.445     ; 2.445      ;
; -1.806 ; spi_ctrl:u2|data_out[6]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.445     ; 2.363      ;
; -1.800 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.729      ;
; -1.770 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.673      ;
; -1.768 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.671      ;
; -1.766 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.669      ;
; -1.765 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.668      ;
; -1.749 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.682      ;
; -1.749 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.682      ;
; -1.749 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.682      ;
; -1.749 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.682      ;
; -1.735 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.638      ;
; -1.735 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.638      ;
; -1.733 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.277      ;
; -1.733 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.277      ;
; -1.733 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.277      ;
; -1.733 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.636      ;
; -1.733 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.636      ;
; -1.704 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.633      ;
; -1.699 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.243      ;
; -1.697 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 1.241      ;
; -1.676 ; spi_ctrl:u2|data_out[3]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.071     ; 2.607      ;
; -1.633 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.536      ;
; -1.632 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.535      ;
; -1.631 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.534      ;
; -1.617 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.550      ;
; -1.617 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.550      ;
; -1.617 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.550      ;
; -1.617 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.550      ;
; -1.572 ; spi_ctrl:u2|data_out[2]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.445     ; 2.129      ;
; -1.565 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.589     ; 1.468      ;
; -1.499 ; spi_ctrl:u2|data_out[4]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.071     ; 2.430      ;
; -1.462 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.395      ;
; -1.462 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.395      ;
; -1.462 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.395      ;
; -1.462 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.069     ; 2.395      ;
; -1.461 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.070     ; 2.393      ;
; -1.436 ; spi_ctrl:u2|data_out[0]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.071     ; 2.367      ;
; -1.421 ; spi_ctrl:u2|data_in[4]                                                                                            ; spi_ctrl:u2|data_in[5]        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.539     ; 1.884      ;
; -1.413 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.070     ; 2.345      ;
; -1.406 ; spi_ctrl:u2|data_out[1]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.071     ; 2.337      ;
; -1.300 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; -0.948     ; 0.844      ;
; -1.280 ; spi_ctrl:u2|data_in[4]                                                                                            ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.539     ; 1.743      ;
; -1.201 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.130      ;
; -1.201 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.130      ;
; -1.201 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.130      ;
; -1.201 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.130      ;
; -1.201 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.130      ;
; -1.201 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.130      ;
; -1.201 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.130      ;
; -1.201 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 2.130      ;
; -1.199 ; spi_ctrl:u2|spi_rx_en_r                                                                                           ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 1.000        ; 2.326      ; 4.757      ;
; -1.006 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.935      ;
; -1.006 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.935      ;
; -1.006 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.935      ;
; -1.006 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.935      ;
; -1.006 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.935      ;
; -1.006 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.935      ;
; -1.006 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.935      ;
; -1.006 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.935      ;
; -0.978 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.907      ;
; -0.978 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.907      ;
; -0.978 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.907      ;
; -0.978 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.907      ;
; -0.978 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.907      ;
; -0.978 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.907      ;
; -0.978 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.907      ;
; -0.978 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.073     ; 1.907      ;
; -0.939 ; spi_ctrl:u2|spi_rx_en_r                                                                                           ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 2.326      ; 3.997      ;
; -0.928 ; spi_ctrl:u2|spi_tx_en_r                                                                                           ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 1.000        ; 2.348      ; 4.508      ;
; -0.759 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 1.000        ; 0.290      ; 2.051      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_ctrl:u2|spi_rx_en_r'                                                                                                         ;
+--------+------------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                  ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -5.345 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.274      ;
; -5.345 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.274      ;
; -5.271 ; spi_memory:u3|wr_length_r[0] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.200      ;
; -5.271 ; spi_memory:u3|wr_length_r[0] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.200      ;
; -5.216 ; spi_memory:u3|wr_length_r[3] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.145      ;
; -5.216 ; spi_memory:u3|wr_length_r[3] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.145      ;
; -5.146 ; spi_memory:u3|wr_length_r[2] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.075      ;
; -5.146 ; spi_memory:u3|wr_length_r[2] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.075      ;
; -5.131 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.060      ;
; -5.091 ; spi_memory:u3|wr_length_r[5] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.020      ;
; -5.091 ; spi_memory:u3|wr_length_r[5] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 6.020      ;
; -5.057 ; spi_memory:u3|wr_length_r[0] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.986      ;
; -5.020 ; spi_memory:u3|wr_cnt[2]      ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.090     ; 5.932      ;
; -5.020 ; spi_memory:u3|wr_cnt[2]      ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.090     ; 5.932      ;
; -5.004 ; spi_memory:u3|wr_length_r[4] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.933      ;
; -5.004 ; spi_memory:u3|wr_length_r[4] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.933      ;
; -5.002 ; spi_memory:u3|wr_length_r[3] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.931      ;
; -4.932 ; spi_memory:u3|wr_length_r[2] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.861      ;
; -4.877 ; spi_memory:u3|wr_length_r[5] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.806      ;
; -4.806 ; spi_memory:u3|wr_cnt[2]      ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.090     ; 5.718      ;
; -4.790 ; spi_memory:u3|wr_length_r[4] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.719      ;
; -4.710 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.634      ;
; -4.710 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.634      ;
; -4.710 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.634      ;
; -4.656 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.580      ;
; -4.656 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.580      ;
; -4.652 ; spi_memory:u3|wr_length_r[6] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.581      ;
; -4.652 ; spi_memory:u3|wr_length_r[6] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.581      ;
; -4.620 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.544      ;
; -4.581 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.505      ;
; -4.581 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.505      ;
; -4.549 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.473      ;
; -4.531 ; spi_memory:u3|rd_length_r[2] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.455      ;
; -4.531 ; spi_memory:u3|rd_length_r[2] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.455      ;
; -4.473 ; spi_memory:u3|rd_length_r[2] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.397      ;
; -4.456 ; spi_memory:u3|rd_length_r[5] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.380      ;
; -4.456 ; spi_memory:u3|rd_length_r[5] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.380      ;
; -4.438 ; spi_memory:u3|wr_length_r[6] ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.367      ;
; -4.420 ; spi_memory:u3|rd_length_r[5] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.344      ;
; -4.406 ; spi_memory:u3|rd_cnt[3]      ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.071     ; 5.337      ;
; -4.405 ; spi_memory:u3|rd_length_r[4] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.329      ;
; -4.405 ; spi_memory:u3|rd_length_r[4] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.329      ;
; -4.359 ; spi_memory:u3|wr_length_r[7] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.288      ;
; -4.359 ; spi_memory:u3|wr_length_r[7] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.288      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[5]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[7]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[10] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[8]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.355 ; spi_memory:u3|rd_length_r[1] ; spi_memory:u3|rd_cnt[11] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.278      ;
; -4.347 ; spi_memory:u3|rd_length_r[4] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.271      ;
; -4.345 ; spi_memory:u3|wr_cnt[1]      ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.090     ; 5.257      ;
; -4.345 ; spi_memory:u3|wr_cnt[1]      ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.090     ; 5.257      ;
; -4.336 ; spi_memory:u3|wr_cnt[0]      ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.090     ; 5.248      ;
; -4.336 ; spi_memory:u3|wr_cnt[0]      ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.090     ; 5.248      ;
; -4.334 ; spi_memory:u3|rd_length_r[7] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.258      ;
; -4.334 ; spi_memory:u3|rd_length_r[7] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.258      ;
; -4.301 ; spi_memory:u3|wr_cnt[3]      ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.090     ; 5.213      ;
; -4.301 ; spi_memory:u3|wr_cnt[3]      ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.090     ; 5.213      ;
; -4.301 ; spi_memory:u3|wr_length_r[8] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.230      ;
; -4.301 ; spi_memory:u3|wr_length_r[8] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.230      ;
; -4.275 ; spi_memory:u3|rd_length_r[6] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.199      ;
; -4.275 ; spi_memory:u3|rd_length_r[6] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.199      ;
; -4.275 ; spi_memory:u3|rd_length_r[7] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.199      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[5]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[7]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[10] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[8]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; spi_memory:u3|rd_length_r[0] ; spi_memory:u3|rd_cnt[11] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.188      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[11] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[5]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[7]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[8]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.257 ; spi_memory:u3|wr_length_r[1] ; spi_memory:u3|wr_cnt[10] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.055     ; 5.204      ;
; -4.233 ; spi_memory:u3|wr_length_r[9] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.162      ;
; -4.233 ; spi_memory:u3|wr_length_r[9] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.073     ; 5.162      ;
; -4.226 ; spi_memory:u3|rd_cnt[0]      ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.071     ; 5.157      ;
; -4.217 ; spi_memory:u3|rd_length_r[6] ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.078     ; 5.141      ;
; -4.195 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.118      ;
; -4.195 ; spi_memory:u3|rd_length_r[3] ; spi_memory:u3|rd_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.079     ; 5.118      ;
+--------+------------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_25m'                                                                                              ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.317 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.066     ; 6.253      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.284 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 6.017      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.093 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 6.044      ;
; -5.086 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.044     ; 6.044      ;
; -5.008 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.066     ; 5.944      ;
; -4.998 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.066     ; 5.934      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.975 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.708      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.965 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.698      ;
; -4.927 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; 0.128      ; 6.057      ;
; -4.892 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; 0.128      ; 6.022      ;
; -4.886 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.066     ; 5.822      ;
; -4.883 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.066     ; 5.819      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.870 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.051     ; 5.821      ;
; -4.865 ; led_ctrl:u1|time_cnt[5]  ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; 0.128      ; 5.995      ;
; -4.863 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.044     ; 5.821      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.853 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.586      ;
; -4.850 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.269     ; 5.583      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_ctrl:u2|cs_start1'                                                                                                           ;
+--------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node               ; Launch Clock            ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; -4.416 ; spi_memory:u3|crc_d8:u1|lfsr_q[1] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.831     ; 3.097      ;
; -4.310 ; spi_memory:u3|crc_d8:u1|lfsr_q[5] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.831     ; 2.991      ;
; -4.306 ; spi_memory:u3|crc_d8:u1|lfsr_q[0] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.831     ; 2.987      ;
; -4.245 ; spi_memory:u3|crc_d8:u1|lfsr_q[7] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.833     ; 2.924      ;
; -4.214 ; spi_memory:u3|crc_d8:u1|lfsr_q[4] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.831     ; 2.895      ;
; -4.163 ; spi_memory:u3|crc_d8:u1|lfsr_q[2] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.831     ; 2.844      ;
; -4.075 ; spi_memory:u3|crc_d8:u1|lfsr_q[6] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.833     ; 2.754      ;
; -3.925 ; spi_memory:u3|order[1]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.831     ; 2.606      ;
; -3.842 ; spi_memory:u3|order[0]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.831     ; 2.523      ;
; -3.836 ; spi_memory:u3|crc_d8:u1|lfsr_q[3] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.831     ; 2.517      ;
; -3.640 ; spi_ctrl:u2|receive_byte_r[2]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.946     ; 3.196      ;
; -3.466 ; spi_ctrl:u2|receive_byte_r[0]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.946     ; 3.022      ;
; -3.460 ; spi_ctrl:u2|receive_byte_r[7]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.946     ; 3.016      ;
; -3.456 ; spi_memory:u3|order[2]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -1.831     ; 2.137      ;
; -3.438 ; spi_ctrl:u2|receive_byte_r[4]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.946     ; 2.994      ;
; -3.363 ; spi_ctrl:u2|receive_byte_r[5]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.946     ; 2.919      ;
; -3.226 ; spi_ctrl:u2|receive_byte_r[1]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.946     ; 2.782      ;
; -3.058 ; spi_ctrl:u2|receive_byte_r[6]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.946     ; 2.614      ;
; -3.033 ; spi_ctrl:u2|receive_byte_r[3]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.946     ; 2.589      ;
; 0.233  ; spi_memory:u3|error_r             ; spi_memory:u3|error_r ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|cs_start1 ; 1.000        ; -0.044     ; 0.745      ;
+--------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                                                                                                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.910 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.840      ;
; -1.904 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.834      ;
; -1.730 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.660      ;
; -1.608 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.538      ;
; -1.518 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.448      ;
; -1.428 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.358      ;
; -1.371 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.301      ;
; -1.365 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.295      ;
; -1.281 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.211      ;
; -1.275 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.205      ;
; -1.252 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 2.181      ;
; -1.202 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.338      ; 2.579      ;
; -1.202 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.338      ; 2.579      ;
; -1.191 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.121      ;
; -1.168 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.098      ;
; -1.148 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.078      ;
; -1.142 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.072      ;
; -1.124 ; spi_memory:u3|send_byte_r[0]                                                                         ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 2.053      ;
; -1.105 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.035      ;
; -1.101 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 3.031      ;
; -1.097 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 2.026      ;
; -1.069 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.999      ;
; -1.027 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.216      ; 2.282      ;
; -1.027 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.216      ; 2.282      ;
; -0.988 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.917      ;
; -0.979 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.909      ;
; -0.979 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.909      ;
; -0.968 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.898      ;
; -0.896 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.826      ;
; -0.889 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.819      ;
; -0.889 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.819      ;
; -0.846 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.776      ;
; -0.822 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.752      ;
; -0.664 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.594      ;
; -0.659 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.588      ;
; -0.658 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.587      ;
; -0.635 ; spi_memory:u3|rd_address_r[6]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.999      ;
; -0.629 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.559      ;
; -0.603 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.532      ;
; -0.603 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.532      ;
; -0.602 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.531      ;
; -0.598 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.527      ;
; -0.584 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.514      ;
; -0.583 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.512      ;
; -0.546 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.476      ;
; -0.539 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.469      ;
; -0.514 ; spi_memory:u3|rd_address_r[8]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.878      ;
; -0.499 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.428      ;
; -0.499 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.428      ;
; -0.498 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.427      ;
; -0.474 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.404      ;
; -0.465 ; spi_memory:u3|rd_address_r[9]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.829      ;
; -0.447 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.376      ;
; -0.447 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.376      ;
; -0.446 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.375      ;
; -0.437 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.366      ;
; -0.385 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.938      ; 2.315      ;
; -0.339 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.268      ;
; -0.239 ; spi_memory:u3|rd_address_r[2]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.603      ;
; -0.220 ; spi_memory:u3|rd_address_r[1]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.584      ;
; -0.220 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.073     ; 1.149      ;
; -0.178 ; spi_memory:u3|rd_address_r[5]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.340      ; 1.557      ;
; -0.176 ; spi_memory:u3|rd_address_r[0]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.540      ;
; -0.174 ; spi_memory:u3|rd_address_r[4]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.538      ;
; -0.169 ; spi_memory:u3|rd_address_r[7]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.533      ;
; -0.166 ; spi_memory:u3|rd_address_r[3]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.530      ;
; -0.028 ; spi_memory:u3|error_r                                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|spi_tx_en_r ; 0.500        ; 1.803      ; 2.343      ;
; 0.002  ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store                    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.050      ; 1.050      ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'led_ctrl:u1|time_cnt[0]'                                                                                                ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.208 ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|time_cnt[0] ; led_ctrl:u1|time_cnt[0] ; 1.000        ; -0.044     ; 0.770      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.089 ; spi_memory:u3|error_r                                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|spi_tx_en_r ; -0.500       ; 2.044      ; 1.838      ;
; 0.383 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store                    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.360      ; 0.958      ;
; 0.401 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 0.684      ;
; 0.485 ; spi_memory:u3|rd_address_r[7]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.628      ; 1.363      ;
; 0.496 ; spi_memory:u3|rd_address_r[4]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.628      ; 1.374      ;
; 0.499 ; spi_memory:u3|rd_address_r[0]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.628      ; 1.377      ;
; 0.504 ; spi_memory:u3|rd_address_r[3]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.628      ; 1.382      ;
; 0.506 ; spi_memory:u3|rd_address_r[5]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.643      ; 1.399      ;
; 0.553 ; spi_memory:u3|rd_address_r[1]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.628      ; 1.431      ;
; 0.555 ; spi_memory:u3|rd_address_r[2]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.628      ; 1.433      ;
; 0.704 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.113      ;
; 0.717 ; spi_memory:u3|rd_address_r[9]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.628      ; 1.595      ;
; 0.721 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.641      ; 1.612      ;
; 0.738 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.006      ;
; 0.745 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.154      ;
; 0.756 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.165      ;
; 0.764 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.032      ;
; 0.765 ; spi_memory:u3|rd_address_r[8]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.628      ; 1.643      ;
; 0.769 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.178      ;
; 0.773 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.182      ;
; 0.797 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.206      ;
; 0.810 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.219      ;
; 0.894 ; spi_memory:u3|rd_address_r[6]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.628      ; 1.772      ;
; 0.937 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.346      ;
; 0.957 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.225      ;
; 0.957 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.225      ;
; 0.975 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.243      ;
; 1.013 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.282      ;
; 1.014 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.282      ;
; 1.046 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.455      ;
; 1.083 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.492      ;
; 1.083 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.351      ;
; 1.085 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.353      ;
; 1.086 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.354      ;
; 1.087 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.355      ;
; 1.093 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.502      ;
; 1.106 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.515      ;
; 1.118 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.386      ;
; 1.118 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.386      ;
; 1.131 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.540      ;
; 1.134 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.543      ;
; 1.146 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.555      ;
; 1.150 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.559      ;
; 1.173 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.582      ;
; 1.205 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.614      ;
; 1.210 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.619      ;
; 1.217 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.626      ;
; 1.258 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.667      ;
; 1.260 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.641      ; 2.151      ;
; 1.299 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.353      ; 1.882      ;
; 1.299 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.353      ; 1.882      ;
; 1.330 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.598      ;
; 1.383 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.792      ;
; 1.384 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.793      ;
; 1.403 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.671      ;
; 1.420 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.829      ;
; 1.421 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.830      ;
; 1.423 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.832      ;
; 1.457 ; spi_memory:u3|send_byte_r[0]                                                                         ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.073      ; 1.725      ;
; 1.468 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.877      ;
; 1.469 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.878      ;
; 1.483 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.892      ;
; 1.550 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 2.959      ;
; 1.760 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 3.169      ;
; 1.761 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.184      ; 3.170      ;
+-------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_clk'                                                                                                                  ;
+-------+------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.401 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_state[2]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_state[1]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.404 ; spi_ctrl:u2|spi_miso_r       ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|send_state[2]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|send_state[1]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 0.669      ;
; 0.416 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_state[0]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 0.684      ;
; 0.419 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|send_state[0]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 0.684      ;
; 0.471 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_state[2]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 0.739      ;
; 0.620 ; spi_ctrl:u2|data_in[1]       ; spi_ctrl:u2|data_in[2]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 0.888      ;
; 0.653 ; spi_ctrl:u2|data_in[3]       ; spi_ctrl:u2|data_in[4]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.539      ; 1.387      ;
; 0.657 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_state[1]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 0.925      ;
; 0.659 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|send_state[2]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 0.924      ;
; 0.662 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|send_state[1]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 0.927      ;
; 0.745 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|send_state[2]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 1.010      ;
; 0.782 ; spi_ctrl:u2|data_in[3]       ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.050      ;
; 0.803 ; spi_ctrl:u2|data_in[5]       ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.071      ;
; 0.902 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_state[2]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.170      ;
; 0.926 ; spi_ctrl:u2|data_in[1]       ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.194      ;
; 0.933 ; spi_ctrl:u2|data_in[6]       ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.201      ;
; 0.942 ; spi_ctrl:u2|data_in[0]       ; spi_ctrl:u2|data_in[1]        ; spi_clk                 ; spi_clk     ; 0.000        ; -0.375     ; 0.762      ;
; 1.081 ; spi_ctrl:u2|data_in[0]       ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; -0.375     ; 0.901      ;
; 1.083 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 1.348      ;
; 1.104 ; spi_ctrl:u2|data_in[2]       ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.372      ;
; 1.119 ; spi_ctrl:u2|data_in[5]       ; spi_ctrl:u2|data_in[6]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.387      ;
; 1.156 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 1.796      ;
; 1.156 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 1.796      ;
; 1.156 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 1.796      ;
; 1.156 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[5]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 1.796      ;
; 1.168 ; spi_ctrl:u2|data_in[2]       ; spi_ctrl:u2|data_in[3]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.436      ;
; 1.315 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 1.955      ;
; 1.315 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 1.955      ;
; 1.315 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 1.955      ;
; 1.315 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[5]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 1.955      ;
; 1.361 ; spi_ctrl:u2|spi_tx_en_r      ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.000        ; 2.433      ; 4.259      ;
; 1.416 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 2.056      ;
; 1.416 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 2.056      ;
; 1.416 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 2.056      ;
; 1.416 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[5]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.445      ; 2.056      ;
; 1.441 ; spi_ctrl:u2|spi_rx_en_r      ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 2.412      ; 3.818      ;
; 1.444 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 1.709      ;
; 1.614 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.882      ;
; 1.614 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.882      ;
; 1.614 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.882      ;
; 1.614 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.882      ;
; 1.614 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.882      ;
; 1.614 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.882      ;
; 1.614 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.882      ;
; 1.614 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.882      ;
; 1.677 ; spi_ctrl:u2|spi_rx_en_r      ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.000        ; 2.412      ; 4.554      ;
; 1.698 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.966      ;
; 1.698 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.966      ;
; 1.698 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.966      ;
; 1.698 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.966      ;
; 1.698 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.966      ;
; 1.698 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.966      ;
; 1.698 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.966      ;
; 1.698 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 1.966      ;
; 1.700 ; spi_ctrl:u2|data_in[4]       ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; -0.375     ; 1.520      ;
; 1.766 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.070      ; 2.031      ;
; 1.771 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.712     ; 0.784      ;
; 1.802 ; spi_ctrl:u2|data_out[1]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.069      ; 2.066      ;
; 1.854 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.122      ;
; 1.854 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.122      ;
; 1.854 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.122      ;
; 1.854 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.122      ;
; 1.854 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.122      ;
; 1.854 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.122      ;
; 1.854 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.122      ;
; 1.854 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.122      ;
; 1.860 ; spi_ctrl:u2|data_out[0]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.069      ; 2.124      ;
; 1.893 ; spi_ctrl:u2|data_in[4]       ; spi_ctrl:u2|data_in[5]        ; spi_clk                 ; spi_clk     ; 0.000        ; -0.375     ; 1.713      ;
; 1.896 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.283      ;
; 1.936 ; spi_ctrl:u2|data_out[4]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.069      ; 2.200      ;
; 1.997 ; spi_ctrl:u2|data_out[3]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.069      ; 2.261      ;
; 2.001 ; spi_ctrl:u2|data_out[2]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; -0.290     ; 1.906      ;
; 2.005 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.392      ;
; 2.006 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.393      ;
; 2.007 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.394      ;
; 2.026 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.294      ;
; 2.044 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.071      ; 2.310      ;
; 2.044 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.071      ; 2.310      ;
; 2.044 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.071      ; 2.310      ;
; 2.044 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.071      ; 2.310      ;
; 2.086 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.073      ; 2.354      ;
; 2.119 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.506      ;
; 2.120 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.507      ;
; 2.123 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.510      ;
; 2.125 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.512      ;
; 2.135 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.522      ;
; 2.136 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.523      ;
; 2.137 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.524      ;
; 2.137 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.338     ; 1.524      ;
; 2.145 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.712     ; 1.158      ;
; 2.147 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.712     ; 1.160      ;
; 2.197 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.712     ; 1.210      ;
; 2.197 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.712     ; 1.210      ;
; 2.197 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; -0.712     ; 1.210      ;
; 2.228 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.071      ; 2.494      ;
; 2.228 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.071      ; 2.494      ;
; 2.228 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.071      ; 2.494      ;
+-------+------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_ctrl:u2|spi_rx_en_r'                                                                                                                                                                                                                     ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.401 ; spi_memory:u3|crc_d8:u1|lfsr_q[2]         ; spi_memory:u3|crc_d8:u1|lfsr_q[2]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|crc_d8:u1|lfsr_q[0]         ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|crc_d8:u1|lfsr_q[4]         ; spi_memory:u3|crc_d8:u1|lfsr_q[4]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|wr_en_r                     ; spi_memory:u3|wr_en_r                                                                                                   ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|rx_cnt[0]                   ; spi_memory:u3|rx_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|rx_cnt[1]                   ; spi_memory:u3|rx_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|rx_state.rx_rd_add_state    ; spi_memory:u3|rx_state.rx_rd_add_state                                                                                  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; spi_memory:u3|rx_state.rx_rd_ledgth_state                                                                               ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|rx_state.rx_wr_length_state ; spi_memory:u3|rx_state.rx_wr_length_state                                                                               ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_memory:u3|rx_state.rx_wr_add_state    ; spi_memory:u3|rx_state.rx_wr_add_state                                                                                  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.669      ;
; 0.428 ; spi_memory:u3|wr_address_r[1]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.424      ; 1.082      ;
; 0.446 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|crc_d8:u1|lfsr_q[3]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 1.642      ;
; 0.457 ; spi_memory:u3|wr_address_r[5]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.424      ; 1.111      ;
; 0.458 ; spi_memory:u3|wr_address_r[2]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.424      ; 1.112      ;
; 0.460 ; spi_memory:u3|wr_address_r[4]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.424      ; 1.114      ;
; 0.474 ; spi_memory:u3|wr_address_r[7]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.424      ; 1.128      ;
; 0.485 ; spi_memory:u3|wr_address_r[3]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.424      ; 1.139      ;
; 0.542 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|rd_length_r[8]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 1.732      ;
; 0.574 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_address_r[8]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.963      ; 1.762      ;
; 0.586 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|rd_length_r[2]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 1.776      ;
; 0.589 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|rd_length_r[10]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 1.779      ;
; 0.602 ; spi_memory:u3|crc_d8:u1|lfsr_q[6]         ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.870      ;
; 0.626 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 1.822      ;
; 0.634 ; spi_memory:u3|wr_en_r                     ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_we_reg       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.424      ; 1.288      ;
; 0.670 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|crc_d8:u1|lfsr_q[2]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 1.866      ;
; 0.675 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|order[1]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 1.871      ;
; 0.682 ; spi_memory:u3|wr_address_r[8]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.425      ; 1.337      ;
; 0.689 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|crc_d8:u1|lfsr_q[5]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 1.885      ;
; 0.692 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.973      ; 1.890      ;
; 0.694 ; spi_memory:u3|wr_cnt[8]                   ; spi_memory:u3|wr_cnt[8]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|crc_d8:u1|lfsr_q[6]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.973      ; 1.892      ;
; 0.695 ; spi_memory:u3|rd_cnt[8]                   ; spi_memory:u3|rd_cnt[8]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; spi_memory:u3|wr_cnt[10]                  ; spi_memory:u3|wr_cnt[10]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; spi_memory:u3|wr_cnt[11]                  ; spi_memory:u3|wr_cnt[11]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.965      ;
; 0.707 ; spi_memory:u3|rd_cnt[3]                   ; spi_memory:u3|rd_cnt[3]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; spi_memory:u3|rx_cnt[1]                   ; spi_memory:u3|wr_en_r                                                                                                   ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; spi_memory:u3|wr_cnt[3]                   ; spi_memory:u3|wr_cnt[3]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; spi_memory:u3|rd_cnt[2]                   ; spi_memory:u3|rd_cnt[2]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; spi_memory:u3|wr_cnt[2]                   ; spi_memory:u3|wr_cnt[2]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; spi_memory:u3|rd_cnt[1]                   ; spi_memory:u3|rd_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; spi_memory:u3|rd_cnt[10]                  ; spi_memory:u3|rd_cnt[10]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; spi_memory:u3|wr_cnt[1]                   ; spi_memory:u3|wr_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; spi_memory:u3|wr_cnt[9]                   ; spi_memory:u3|wr_cnt[9]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; spi_memory:u3|wr_cnt[5]                   ; spi_memory:u3|wr_cnt[5]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; spi_memory:u3|wr_cnt[7]                   ; spi_memory:u3|wr_cnt[7]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; spi_memory:u3|rd_cnt[11]                  ; spi_memory:u3|rd_cnt[11]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.978      ;
; 0.713 ; spi_memory:u3|rd_cnt[6]                   ; spi_memory:u3|rd_cnt[6]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; spi_memory:u3|rd_cnt[4]                   ; spi_memory:u3|rd_cnt[4]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; spi_memory:u3|wr_cnt[6]                   ; spi_memory:u3|wr_cnt[6]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; spi_memory:u3|wr_cnt[4]                   ; spi_memory:u3|wr_cnt[4]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.980      ;
; 0.716 ; spi_memory:u3|wr_address_r[0]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.424      ; 1.370      ;
; 0.716 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[1]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 1.912      ;
; 0.721 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|rd_address_r[4]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.978      ; 1.924      ;
; 0.729 ; spi_memory:u3|wr_address_r[9]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.425      ; 1.384      ;
; 0.729 ; spi_memory:u3|rd_cnt[0]                   ; spi_memory:u3|rd_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.996      ;
; 0.729 ; spi_memory:u3|wr_cnt[0]                   ; spi_memory:u3|wr_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.072      ; 0.996      ;
; 0.729 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[2]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 1.925      ;
; 0.731 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.322      ; 2.313      ;
; 0.748 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_address_r[0]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.964      ; 1.937      ;
; 0.772 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|crc_d8:u1|lfsr_q[6]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.973      ; 1.970      ;
; 0.775 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|crc_d8:u1|lfsr_q[4]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 1.971      ;
; 0.776 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.322      ; 2.358      ;
; 0.784 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|wr_address_r[6]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.964      ; 1.973      ;
; 0.784 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 1.980      ;
; 0.793 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.973      ; 1.991      ;
; 0.801 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|rd_address_r[3]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.978      ; 2.004      ;
; 0.802 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|wr_address_r[5]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.964      ; 1.991      ;
; 0.805 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|crc_d8:u1|lfsr_q[5]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 2.001      ;
; 0.805 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|crc_d8:u1|lfsr_q[4]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 2.001      ;
; 0.810 ; spi_memory:u3|rd_address_r[9]             ; spi_memory:u3|rd_address_r[9]                                                                                           ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 1.078      ;
; 0.811 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|rd_address_r[8]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.978      ; 2.014      ;
; 0.818 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|wr_address_r[3]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.964      ; 2.007      ;
; 0.828 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 2.024      ;
; 0.838 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|order[0]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 2.034      ;
; 0.842 ; spi_memory:u3|rx_cnt[0]                   ; spi_memory:u3|rx_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.073      ; 1.110      ;
; 0.850 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|wr_length_r[7]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.960      ; 2.035      ;
; 0.853 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|rd_length_r[14]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 2.043      ;
; 0.856 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|rd_length_r[6]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 2.046      ;
; 0.858 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|order[2]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 2.054      ;
; 0.866 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|rd_length_r[7]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 2.056      ;
; 0.870 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|rd_length_r[15]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 2.060      ;
; 0.874 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.322      ; 2.456      ;
; 0.878 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|order[0]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.971      ; 2.074      ;
; 0.880 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|rd_length_r[11]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 2.070      ;
; 0.880 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|rd_length_r[3]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 2.070      ;
; 0.891 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|wr_length_r[9]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.960      ; 2.076      ;
; 0.891 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|rd_length_r[13]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 2.081      ;
; 0.892 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|wr_length_r[5]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.960      ; 2.077      ;
; 0.892 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|rd_length_r[5]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.965      ; 2.082      ;
; 0.893 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|rd_address_r[5]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.963      ; 2.081      ;
; 0.894 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.322      ; 2.476      ;
; 0.894 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|wr_length_r[1]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.960      ; 2.079      ;
; 0.894 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|wr_length_r[13]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.960      ; 2.079      ;
; 0.895 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_length_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.960      ; 2.080      ;
; 0.896 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_length_r[8]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.960      ; 2.081      ;
; 0.912 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|rd_address_r[0]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.978      ; 2.115      ;
; 0.919 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 1.322      ; 2.501      ;
; 0.926 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|wr_length_r[14]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.960      ; 2.111      ;
; 0.927 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|wr_length_r[6]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.960      ; 2.112      ;
; 0.930 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.973      ; 2.128      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_ctrl:u2|cs_start1'                                                                                                           ;
+-------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node               ; Launch Clock            ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; 0.430 ; spi_memory:u3|error_r             ; spi_memory:u3|error_r ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|cs_start1 ; 0.000        ; 0.044      ; 0.669      ;
; 3.397 ; spi_ctrl:u2|receive_byte_r[6]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.779     ; 2.333      ;
; 3.420 ; spi_ctrl:u2|receive_byte_r[3]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.779     ; 2.356      ;
; 3.546 ; spi_ctrl:u2|receive_byte_r[1]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.779     ; 2.482      ;
; 3.630 ; spi_ctrl:u2|receive_byte_r[5]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.779     ; 2.566      ;
; 3.681 ; spi_ctrl:u2|receive_byte_r[4]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.779     ; 2.617      ;
; 3.719 ; spi_memory:u3|order[2]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.599     ; 1.825      ;
; 3.776 ; spi_ctrl:u2|receive_byte_r[0]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.779     ; 2.712      ;
; 3.808 ; spi_ctrl:u2|receive_byte_r[7]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.779     ; 2.744      ;
; 3.965 ; spi_ctrl:u2|receive_byte_r[2]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.779     ; 2.901      ;
; 4.105 ; spi_memory:u3|order[0]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.599     ; 2.211      ;
; 4.148 ; spi_memory:u3|crc_d8:u1|lfsr_q[3] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.599     ; 2.254      ;
; 4.162 ; spi_memory:u3|order[1]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.599     ; 2.268      ;
; 4.312 ; spi_memory:u3|crc_d8:u1|lfsr_q[6] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.601     ; 2.416      ;
; 4.420 ; spi_memory:u3|crc_d8:u1|lfsr_q[2] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.599     ; 2.526      ;
; 4.432 ; spi_memory:u3|crc_d8:u1|lfsr_q[4] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.599     ; 2.538      ;
; 4.522 ; spi_memory:u3|crc_d8:u1|lfsr_q[5] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.599     ; 2.628      ;
; 4.529 ; spi_memory:u3|crc_d8:u1|lfsr_q[0] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.599     ; 2.635      ;
; 4.558 ; spi_memory:u3|crc_d8:u1|lfsr_q[7] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.601     ; 2.662      ;
; 4.599 ; spi_memory:u3|crc_d8:u1|lfsr_q[1] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -1.599     ; 2.705      ;
+-------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'led_ctrl:u1|time_cnt[0]'                                                                                                 ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.445 ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|time_cnt[0] ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.044      ; 0.684      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_25m'                                                                                              ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.637 ; rst_n:u0|rst_cnt[7]      ; rst_n:u0|rst_cnt[7]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 0.905      ;
; 0.698 ; rst_n:u0|rst_cnt[6]      ; rst_n:u0|rst_cnt[6]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; rst_n:u0|rst_cnt[4]      ; rst_n:u0|rst_cnt[4]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 0.966      ;
; 0.704 ; rst_n:u0|rst_cnt[3]      ; rst_n:u0|rst_cnt[3]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 0.972      ;
; 0.715 ; rst_n:u0|rst_cnt[2]      ; rst_n:u0|rst_cnt[2]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; rst_n:u0|rst_cnt[1]      ; rst_n:u0|rst_cnt[1]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 0.983      ;
; 0.733 ; led_ctrl:u1|time_cnt[3]  ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.972      ;
; 0.733 ; led_ctrl:u1|time_cnt[5]  ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.972      ;
; 0.733 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.972      ;
; 0.733 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.972      ;
; 0.733 ; rst_n:u0|rst_cnt[5]      ; rst_n:u0|rst_cnt[5]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.001      ;
; 0.734 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.973      ;
; 0.734 ; led_ctrl:u1|time_cnt[19] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.973      ;
; 0.734 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.973      ;
; 0.734 ; led_ctrl:u1|time_cnt[29] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.973      ;
; 0.735 ; led_ctrl:u1|time_cnt[1]  ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; led_ctrl:u1|time_cnt[27] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.974      ;
; 0.736 ; led_ctrl:u1|time_cnt[6]  ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; led_ctrl:u1|time_cnt[9]  ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; led_ctrl:u1|time_cnt[22] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; led_ctrl:u1|time_cnt[31] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.975      ;
; 0.737 ; led_ctrl:u1|time_cnt[7]  ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; led_ctrl:u1|time_cnt[23] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; led_ctrl:u1|time_cnt[25] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.976      ;
; 0.738 ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.977      ;
; 0.739 ; led_ctrl:u1|time_cnt[4]  ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.978      ;
; 0.739 ; led_ctrl:u1|time_cnt[10] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.978      ;
; 0.739 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.978      ;
; 0.739 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.978      ;
; 0.740 ; led_ctrl:u1|time_cnt[8]  ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.979      ;
; 0.740 ; led_ctrl:u1|time_cnt[20] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.979      ;
; 0.740 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.979      ;
; 0.740 ; led_ctrl:u1|time_cnt[28] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.979      ;
; 0.740 ; led_ctrl:u1|time_cnt[30] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.979      ;
; 0.741 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.044      ; 0.980      ;
; 0.830 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.294      ;
; 0.847 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.311      ;
; 0.923 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.387      ;
; 0.952 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.416      ;
; 0.952 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.416      ;
; 0.953 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.417      ;
; 0.969 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.433      ;
; 0.970 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.434      ;
; 1.017 ; rst_n:u0|rst_cnt[6]      ; rst_n:u0|rst_cnt[7]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.285      ;
; 1.017 ; rst_n:u0|rst_cnt[4]      ; rst_n:u0|rst_cnt[5]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.285      ;
; 1.028 ; rst_n:u0|rst_cnt[3]      ; rst_n:u0|rst_cnt[4]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.296      ;
; 1.032 ; rst_n:u0|rst_cnt[4]      ; rst_n:u0|rst_cnt[6]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.300      ;
; 1.034 ; rst_n:u0|rst_cnt[2]      ; rst_n:u0|rst_cnt[3]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.302      ;
; 1.037 ; rst_n:u0|rst_cnt[1]      ; rst_n:u0|rst_cnt[2]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.305      ;
; 1.038 ; rst_n:u0|rst_cnt[5]      ; rst_n:u0|rst_cnt[0]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.306      ;
; 1.040 ; rst_n:u0|rst_cnt[0]      ; rst_n:u0|rst_cnt[1]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.308      ;
; 1.045 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.509      ;
; 1.045 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.269      ; 1.509      ;
; 1.048 ; led_ctrl:u1|time_cnt[3]  ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.294      ;
; 1.048 ; led_ctrl:u1|time_cnt[5]  ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.294      ;
; 1.048 ; led_ctrl:u1|time_cnt[6]  ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.294      ;
; 1.048 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.294      ;
; 1.048 ; led_ctrl:u1|time_cnt[22] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.294      ;
; 1.049 ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.295      ;
; 1.049 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.295      ;
; 1.049 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.295      ;
; 1.049 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.295      ;
; 1.049 ; led_ctrl:u1|time_cnt[19] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.295      ;
; 1.049 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.295      ;
; 1.049 ; led_ctrl:u1|time_cnt[29] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.295      ;
; 1.049 ; rst_n:u0|rst_cnt[2]      ; rst_n:u0|rst_cnt[4]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.317      ;
; 1.050 ; led_ctrl:u1|time_cnt[4]  ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.296      ;
; 1.050 ; led_ctrl:u1|time_cnt[10] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.296      ;
; 1.050 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.296      ;
; 1.050 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.296      ;
; 1.050 ; led_ctrl:u1|time_cnt[20] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.296      ;
; 1.050 ; led_ctrl:u1|time_cnt[27] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.296      ;
; 1.051 ; led_ctrl:u1|time_cnt[8]  ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.297      ;
; 1.051 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.297      ;
; 1.051 ; led_ctrl:u1|time_cnt[28] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.297      ;
; 1.051 ; led_ctrl:u1|time_cnt[30] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.297      ;
; 1.052 ; led_ctrl:u1|time_cnt[1]  ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.298      ;
; 1.052 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.298      ;
; 1.052 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.298      ;
; 1.053 ; led_ctrl:u1|time_cnt[9]  ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.299      ;
; 1.054 ; led_ctrl:u1|time_cnt[7]  ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.300      ;
; 1.054 ; led_ctrl:u1|time_cnt[23] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.300      ;
; 1.054 ; led_ctrl:u1|time_cnt[25] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.300      ;
; 1.055 ; rst_n:u0|rst_cnt[0]      ; rst_n:u0|rst_cnt[2]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.323      ;
; 1.057 ; rst_n:u0|rst_cnt[5]      ; rst_n:u0|rst_cnt[6]      ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 1.325      ;
; 1.063 ; led_ctrl:u1|time_cnt[6]  ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.309      ;
; 1.063 ; led_ctrl:u1|time_cnt[22] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.309      ;
; 1.065 ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.311      ;
; 1.065 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.311      ;
; 1.066 ; led_ctrl:u1|time_cnt[4]  ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.312      ;
; 1.066 ; led_ctrl:u1|time_cnt[10] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.312      ;
; 1.066 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.312      ;
; 1.066 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.312      ;
; 1.067 ; led_ctrl:u1|time_cnt[8]  ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.313      ;
; 1.067 ; led_ctrl:u1|time_cnt[20] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.313      ;
; 1.067 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.313      ;
; 1.067 ; led_ctrl:u1|time_cnt[28] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.051      ; 1.313      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_ctrl:u2|cs_start1'                                                                               ;
+--------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; -3.324 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.947     ; 2.879      ;
; -3.263 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.947     ; 2.818      ;
; -3.192 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.947     ; 2.747      ;
; -3.163 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.947     ; 2.718      ;
; -3.054 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.947     ; 2.609      ;
; -3.053 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.947     ; 2.608      ;
; -2.876 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.947     ; 2.431      ;
; -2.793 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.947     ; 2.348      ;
+--------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_clk'                                                                                           ;
+--------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.862 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.279      ;
; -2.862 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.279      ;
; -2.862 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.279      ;
; -2.862 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.279      ;
; -2.801 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.218      ;
; -2.801 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.218      ;
; -2.801 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.218      ;
; -2.801 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.218      ;
; -2.795 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.213      ;
; -2.795 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.213      ;
; -2.795 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.213      ;
; -2.795 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.213      ;
; -2.734 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.152      ;
; -2.734 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.152      ;
; -2.734 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.152      ;
; -2.734 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.152      ;
; -2.730 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.147      ;
; -2.730 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.147      ;
; -2.730 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.147      ;
; -2.730 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.147      ;
; -2.701 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.118      ;
; -2.701 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.118      ;
; -2.701 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.118      ;
; -2.701 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.118      ;
; -2.663 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.081      ;
; -2.663 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.081      ;
; -2.663 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.081      ;
; -2.663 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.081      ;
; -2.634 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.052      ;
; -2.634 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.052      ;
; -2.634 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.052      ;
; -2.634 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 3.052      ;
; -2.592 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.009      ;
; -2.592 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.009      ;
; -2.592 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.009      ;
; -2.592 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.009      ;
; -2.591 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.008      ;
; -2.591 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.008      ;
; -2.591 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.008      ;
; -2.591 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 3.008      ;
; -2.525 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.943      ;
; -2.525 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.943      ;
; -2.525 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.943      ;
; -2.525 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.943      ;
; -2.524 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.942      ;
; -2.524 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.942      ;
; -2.524 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.942      ;
; -2.524 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.942      ;
; -2.502 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.279      ;
; -2.502 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.279      ;
; -2.502 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.279      ;
; -2.502 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.279      ;
; -2.441 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.218      ;
; -2.441 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.218      ;
; -2.441 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.218      ;
; -2.441 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.218      ;
; -2.414 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 2.831      ;
; -2.414 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 2.831      ;
; -2.414 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 2.831      ;
; -2.414 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; -0.065     ; 2.831      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.405 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.300      ;
; -2.375 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.270      ;
; -2.375 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.270      ;
; -2.375 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.270      ;
; -2.375 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.270      ;
; -2.370 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.147      ;
; -2.370 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.147      ;
; -2.370 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.147      ;
; -2.370 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.147      ;
; -2.347 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.765      ;
; -2.347 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.765      ;
; -2.347 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.765      ;
; -2.347 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; -0.064     ; 2.765      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.344 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 1.000        ; -0.087     ; 3.239      ;
; -2.341 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.118      ;
; -2.341 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.295      ; 3.118      ;
+--------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_25m'                                                                                      ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.587 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.295      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.526 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.234      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.455 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.163      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.450 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.344      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.426 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.294     ; 3.134      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.389 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.283      ;
; -2.363 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.081     ; 3.284      ;
; -2.318 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.212      ;
; -2.318 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.212      ;
; -2.318 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.212      ;
; -2.318 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.212      ;
; -2.318 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.212      ;
; -2.318 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.212      ;
; -2.318 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.108     ; 3.212      ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_ctrl:u2|spi_rx_en_r'                                                                                  ;
+--------+---------------------+--------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                  ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------+--------------+-------------------------+--------------+------------+------------+
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.885 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.603      ;
; -1.879 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.598      ;
; -1.879 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.598      ;
; -1.879 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.598      ;
; -1.879 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.598      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.824 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.542      ;
; -1.818 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.537      ;
; -1.818 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.537      ;
; -1.818 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.537      ;
; -1.818 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.537      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.753 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.471      ;
; -1.747 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.466      ;
; -1.747 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.466      ;
; -1.747 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.466      ;
; -1.747 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.466      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.724 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.442      ;
; -1.718 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.437      ;
; -1.718 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.437      ;
; -1.718 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.437      ;
; -1.718 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.437      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.615 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.333      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.614 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.726      ; 3.332      ;
; -1.609 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.328      ;
; -1.609 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.328      ;
; -1.609 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.328      ;
; -1.609 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.328      ;
; -1.608 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.327      ;
; -1.608 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.327      ;
; -1.608 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.327      ;
; -1.608 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.727      ; 3.327      ;
; -1.517 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.740      ; 3.249      ;
; -1.517 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.740      ; 3.249      ;
; -1.517 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.740      ; 3.249      ;
; -1.517 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.740      ; 3.249      ;
+--------+---------------------+--------------------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'led_ctrl:u1|time_cnt[0]'                                                                                ;
+--------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; -1.379 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.773      ; 3.154      ;
; -1.318 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.773      ; 3.093      ;
; -1.247 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.773      ; 3.022      ;
; -1.218 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.773      ; 2.993      ;
; -1.109 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.773      ; 2.884      ;
; -1.108 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.773      ; 2.883      ;
; -0.931 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.773      ; 2.706      ;
; -0.848 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.773      ; 2.623      ;
+--------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                ;
+--------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.960 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.889      ;
; -0.960 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.889      ;
; -0.960 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.889      ;
; -0.960 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.889      ;
; -0.960 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.889      ;
; -0.899 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.828      ;
; -0.899 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.828      ;
; -0.899 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.828      ;
; -0.899 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.828      ;
; -0.899 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.828      ;
; -0.828 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.757      ;
; -0.828 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.757      ;
; -0.828 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.757      ;
; -0.828 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.757      ;
; -0.828 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.757      ;
; -0.799 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.728      ;
; -0.799 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.728      ;
; -0.799 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.728      ;
; -0.799 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.728      ;
; -0.799 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.728      ;
; -0.690 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.619      ;
; -0.690 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.619      ;
; -0.690 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.619      ;
; -0.690 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.619      ;
; -0.690 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.619      ;
; -0.689 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.618      ;
; -0.689 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.618      ;
; -0.689 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.618      ;
; -0.689 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.618      ;
; -0.689 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.618      ;
; -0.512 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.441      ;
; -0.512 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.441      ;
; -0.512 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.441      ;
; -0.512 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.441      ;
; -0.512 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.441      ;
; -0.394 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.323      ;
; -0.394 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.323      ;
; -0.394 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.323      ;
; -0.394 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.323      ;
; -0.394 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.937      ; 2.323      ;
+--------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                ;
+-------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; 0.746 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.154      ;
; 0.746 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.154      ;
; 0.746 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.154      ;
; 0.746 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.154      ;
; 0.746 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.154      ;
; 0.871 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.279      ;
; 0.871 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.279      ;
; 0.871 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.279      ;
; 0.871 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.279      ;
; 0.871 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.279      ;
; 0.983 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.391      ;
; 0.983 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.391      ;
; 0.983 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.391      ;
; 0.983 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.391      ;
; 0.983 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.391      ;
; 0.999 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.407      ;
; 0.999 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.407      ;
; 0.999 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.407      ;
; 0.999 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.407      ;
; 0.999 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.407      ;
; 1.104 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.512      ;
; 1.104 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.512      ;
; 1.104 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.512      ;
; 1.104 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.512      ;
; 1.104 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.512      ;
; 1.117 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.525      ;
; 1.117 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.525      ;
; 1.117 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.525      ;
; 1.117 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.525      ;
; 1.117 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.525      ;
; 1.260 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.668      ;
; 1.260 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.668      ;
; 1.260 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.668      ;
; 1.260 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.668      ;
; 1.260 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.668      ;
; 1.277 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.685      ;
; 1.277 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.685      ;
; 1.277 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.685      ;
; 1.277 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.685      ;
; 1.277 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 1.183      ; 2.685      ;
+-------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'led_ctrl:u1|time_cnt[0]'                                                                                ;
+-------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.109 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 1.010      ; 2.334      ;
; 1.231 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 1.010      ; 2.456      ;
; 1.343 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 1.010      ; 2.568      ;
; 1.360 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 1.010      ; 2.585      ;
; 1.464 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 1.010      ; 2.689      ;
; 1.478 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 1.010      ; 2.703      ;
; 1.621 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 1.010      ; 2.846      ;
; 1.638 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 1.010      ; 2.863      ;
+-------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_ctrl:u2|spi_rx_en_r'                                                                                                   ;
+-------+---------------------+-------------------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                   ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.157 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.368      ;
; 1.157 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.368      ;
; 1.157 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.368      ;
; 1.157 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.368      ;
; 1.157 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.368      ;
; 1.157 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.368      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.253 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.454      ;
; 1.282 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.493      ;
; 1.282 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.493      ;
; 1.282 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.493      ;
; 1.282 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.493      ;
; 1.282 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.493      ;
; 1.282 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.493      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.378 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.579      ;
; 1.394 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.605      ;
; 1.394 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.605      ;
; 1.394 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.605      ;
; 1.394 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.605      ;
; 1.394 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.605      ;
; 1.394 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.605      ;
; 1.410 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.621      ;
; 1.410 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.621      ;
; 1.410 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.621      ;
; 1.410 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.621      ;
; 1.410 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.621      ;
; 1.410 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.621      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.490 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.691      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.506 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.976      ; 2.707      ;
; 1.515 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.726      ;
; 1.515 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.726      ;
; 1.515 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.726      ;
; 1.515 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.726      ;
; 1.515 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.726      ;
; 1.515 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.726      ;
; 1.528 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.739      ;
; 1.528 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.739      ;
; 1.528 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.739      ;
; 1.528 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.739      ;
; 1.528 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.739      ;
; 1.528 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.986      ; 2.739      ;
; 1.560 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.964      ; 2.749      ;
; 1.560 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.964      ; 2.749      ;
; 1.560 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_en_r                     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.964      ; 2.749      ;
; 1.560 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_en_r                     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.964      ; 2.749      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
; 1.567 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rd_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.962      ; 2.754      ;
+-------+---------------------+-------------------------------------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_clk'                                                                                           ;
+-------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.691 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.551      ; 2.477      ;
; 1.712 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.552      ; 2.499      ;
; 1.816 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.551      ; 2.602      ;
; 1.837 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.552      ; 2.624      ;
; 1.928 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.551      ; 2.714      ;
; 1.944 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.551      ; 2.730      ;
; 1.949 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.552      ; 2.736      ;
; 1.965 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.552      ; 2.752      ;
; 2.049 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.551      ; 2.835      ;
; 2.062 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.551      ; 2.848      ;
; 2.070 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.552      ; 2.857      ;
; 2.083 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.552      ; 2.870      ;
; 2.179 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.499      ;
; 2.179 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.499      ;
; 2.179 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.499      ;
; 2.179 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.499      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.191 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.511      ;
; 2.205 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.551      ; 2.991      ;
; 2.222 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.551      ; 3.008      ;
; 2.226 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.552      ; 3.013      ;
; 2.243 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.552      ; 3.030      ;
; 2.267 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.483      ;
; 2.267 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.483      ;
; 2.267 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.483      ;
; 2.267 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.483      ;
; 2.304 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.624      ;
; 2.304 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.624      ;
; 2.304 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.624      ;
; 2.304 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.624      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.316 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.636      ;
; 2.392 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.608      ;
; 2.392 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.608      ;
; 2.392 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.608      ;
; 2.392 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.608      ;
; 2.416 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.736      ;
; 2.416 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.736      ;
; 2.416 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.736      ;
; 2.416 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.736      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.428 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.748      ;
; 2.432 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.752      ;
; 2.432 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.752      ;
; 2.432 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.752      ;
; 2.432 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.752      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.444 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.085      ; 2.764      ;
; 2.504 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.720      ;
; 2.504 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.720      ;
; 2.504 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.720      ;
; 2.504 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.720      ;
; 2.520 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.736      ;
; 2.520 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.736      ;
; 2.520 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.736      ;
; 2.520 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.481      ; 2.736      ;
+-------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_25m'                                                                                      ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.739 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 2.007      ;
; 1.856 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.044     ; 2.007      ;
; 1.861 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 2.129      ;
; 1.973 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 2.241      ;
; 1.978 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.044     ; 2.129      ;
; 1.990 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 2.258      ;
; 2.090 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.044     ; 2.241      ;
; 2.094 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 2.362      ;
; 2.107 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.044     ; 2.258      ;
; 2.107 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 2.375      ;
; 2.211 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.044     ; 2.362      ;
; 2.214 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.074      ; 2.483      ;
; 2.224 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.044     ; 2.375      ;
; 2.235 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 2.503      ;
; 2.237 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.073      ; 2.505      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.278 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.536      ;
; 2.336 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.074      ; 2.605      ;
; 2.352 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.044     ; 2.503      ;
; 2.354 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.044     ; 2.505      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.400 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.658      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.429 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.493      ;
; 2.448 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.074      ; 2.717      ;
; 2.465 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.074      ; 2.734      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.512 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.770      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.529 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.063      ; 2.787      ;
; 2.551 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.131     ; 2.615      ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_ctrl:u2|cs_start1'                                                                               ;
+-------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; 3.208 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.780     ; 2.143      ;
; 3.330 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.780     ; 2.265      ;
; 3.442 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.780     ; 2.377      ;
; 3.459 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.780     ; 2.394      ;
; 3.563 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.780     ; 2.498      ;
; 3.577 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.780     ; 2.512      ;
; 3.720 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.780     ; 2.655      ;
; 3.737 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.780     ; 2.672      ;
+-------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk_25m                 ; -1.898 ; -59.499       ;
; spi_ctrl:u2|spi_rx_en_r ; -1.881 ; -91.552       ;
; spi_ctrl:u2|cs_start1   ; -1.768 ; -1.768        ;
; spi_clk                 ; -1.558 ; -14.183       ;
; spi_ctrl:u2|spi_tx_en_r ; -0.414 ; -0.937        ;
; led_ctrl:u1|time_cnt[0] ; 0.626  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; spi_ctrl:u2|spi_rx_en_r ; 0.156 ; 0.000         ;
; spi_ctrl:u2|spi_tx_en_r ; 0.167 ; 0.000         ;
; spi_clk                 ; 0.185 ; 0.000         ;
; spi_ctrl:u2|cs_start1   ; 0.201 ; 0.000         ;
; led_ctrl:u1|time_cnt[0] ; 0.208 ; 0.000         ;
; clk_25m                 ; 0.274 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary            ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; spi_ctrl:u2|cs_start1   ; -1.408 ; -1.408        ;
; spi_clk                 ; -0.755 ; -20.313       ;
; clk_25m                 ; -0.736 ; -22.853       ;
; spi_ctrl:u2|spi_rx_en_r ; -0.506 ; -13.360       ;
; led_ctrl:u1|time_cnt[0] ; -0.327 ; -0.327        ;
; spi_ctrl:u2|spi_tx_en_r ; -0.066 ; -0.330        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary            ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; spi_ctrl:u2|spi_tx_en_r ; 0.466 ; 0.000         ;
; spi_ctrl:u2|spi_rx_en_r ; 0.646 ; 0.000         ;
; led_ctrl:u1|time_cnt[0] ; 0.753 ; 0.000         ;
; clk_25m                 ; 0.817 ; 0.000         ;
; spi_clk                 ; 0.830 ; 0.000         ;
; spi_ctrl:u2|cs_start1   ; 1.865 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk_25m                 ; -3.000 ; -46.057       ;
; spi_clk                 ; -3.000 ; -37.694       ;
; spi_ctrl:u2|spi_rx_en_r ; -1.000 ; -100.000      ;
; spi_ctrl:u2|spi_tx_en_r ; -1.000 ; -8.000        ;
; led_ctrl:u1|time_cnt[0] ; -1.000 ; -1.000        ;
; spi_ctrl:u2|cs_start1   ; -1.000 ; -1.000        ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_25m'                                                                                              ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.898 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.733      ;
; -1.893 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.039     ; 2.841      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.794 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.027     ; 2.754      ;
; -1.789 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.022     ; 2.754      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.741 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.576      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.740 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.575      ;
; -1.736 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.039     ; 2.684      ;
; -1.735 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.039     ; 2.683      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.735 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.152     ; 2.570      ;
; -1.732 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; 0.074      ; 2.793      ;
; -1.730 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.039     ; 2.678      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.724 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.685      ;
; -1.720 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.022     ; 2.685      ;
; -1.714 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; 0.074      ; 2.775      ;
; -1.706 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.667      ;
; -1.706 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.667      ;
; -1.706 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.026     ; 2.667      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_ctrl:u2|spi_rx_en_r'                                                                                                          ;
+--------+-------------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                  ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.881 ; spi_memory:u3|wr_length_r[1]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.832      ;
; -1.881 ; spi_memory:u3|wr_length_r[1]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.832      ;
; -1.832 ; spi_memory:u3|wr_length_r[0]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.783      ;
; -1.832 ; spi_memory:u3|wr_length_r[0]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.783      ;
; -1.810 ; spi_memory:u3|wr_length_r[3]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.761      ;
; -1.810 ; spi_memory:u3|wr_length_r[3]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.761      ;
; -1.799 ; spi_memory:u3|wr_length_r[1]  ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.750      ;
; -1.794 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.741      ;
; -1.794 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.741      ;
; -1.776 ; spi_memory:u3|wr_cnt[2]       ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.716      ;
; -1.776 ; spi_memory:u3|wr_cnt[2]       ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.716      ;
; -1.765 ; spi_memory:u3|wr_length_r[2]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.716      ;
; -1.765 ; spi_memory:u3|wr_length_r[2]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.716      ;
; -1.750 ; spi_memory:u3|wr_length_r[0]  ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.701      ;
; -1.745 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.692      ;
; -1.745 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.692      ;
; -1.741 ; spi_memory:u3|wr_length_r[5]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.692      ;
; -1.741 ; spi_memory:u3|wr_length_r[5]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.692      ;
; -1.728 ; spi_memory:u3|wr_length_r[3]  ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.679      ;
; -1.723 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.670      ;
; -1.723 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.670      ;
; -1.697 ; spi_memory:u3|wr_length_r[4]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.648      ;
; -1.697 ; spi_memory:u3|wr_length_r[4]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.648      ;
; -1.694 ; spi_memory:u3|wr_cnt[2]       ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.634      ;
; -1.683 ; spi_memory:u3|wr_length_r[2]  ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.634      ;
; -1.678 ; spi_memory:u3|rd_length_r[2]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.625      ;
; -1.678 ; spi_memory:u3|rd_length_r[2]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.625      ;
; -1.659 ; spi_memory:u3|wr_length_r[5]  ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.610      ;
; -1.655 ; spi_memory:u3|rd_length_r[5]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.602      ;
; -1.655 ; spi_memory:u3|rd_length_r[5]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.602      ;
; -1.652 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.599      ;
; -1.615 ; spi_memory:u3|wr_length_r[4]  ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.566      ;
; -1.610 ; spi_memory:u3|rd_length_r[4]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.557      ;
; -1.610 ; spi_memory:u3|rd_length_r[4]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.557      ;
; -1.603 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.550      ;
; -1.591 ; spi_memory:u3|rd_length_r[7]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.538      ;
; -1.591 ; spi_memory:u3|rd_length_r[7]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.538      ;
; -1.581 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.528      ;
; -1.541 ; spi_memory:u3|rd_length_r[6]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.488      ;
; -1.541 ; spi_memory:u3|rd_length_r[6]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.488      ;
; -1.536 ; spi_memory:u3|rd_length_r[2]  ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.483      ;
; -1.522 ; spi_memory:u3|rd_length_r[9]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.469      ;
; -1.522 ; spi_memory:u3|rd_length_r[9]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.469      ;
; -1.517 ; spi_memory:u3|wr_cnt[1]       ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.457      ;
; -1.517 ; spi_memory:u3|wr_cnt[1]       ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.457      ;
; -1.513 ; spi_memory:u3|rd_length_r[5]  ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.460      ;
; -1.512 ; spi_memory:u3|rd_cnt[3]       ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.035     ; 2.464      ;
; -1.509 ; spi_memory:u3|wr_length_r[6]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.460      ;
; -1.509 ; spi_memory:u3|wr_length_r[6]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.460      ;
; -1.499 ; spi_memory:u3|wr_length_r[7]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.450      ;
; -1.499 ; spi_memory:u3|wr_length_r[7]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.450      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[5]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[7]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[10] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[8]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.492 ; spi_memory:u3|rd_length_r[1]  ; spi_memory:u3|rd_cnt[11] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.438      ;
; -1.475 ; spi_memory:u3|rd_length_r[8]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.422      ;
; -1.475 ; spi_memory:u3|rd_length_r[8]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.422      ;
; -1.468 ; spi_memory:u3|rd_length_r[4]  ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.415      ;
; -1.465 ; spi_memory:u3|rd_cnt[0]       ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.035     ; 2.417      ;
; -1.454 ; spi_memory:u3|wr_cnt[0]       ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.394      ;
; -1.454 ; spi_memory:u3|wr_cnt[0]       ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.394      ;
; -1.452 ; spi_memory:u3|wr_cnt[3]       ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.392      ;
; -1.452 ; spi_memory:u3|wr_cnt[3]       ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.392      ;
; -1.450 ; spi_memory:u3|rd_length_r[11] ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.397      ;
; -1.450 ; spi_memory:u3|rd_length_r[11] ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.397      ;
; -1.449 ; spi_memory:u3|rd_length_r[7]  ; spi_memory:u3|rd_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.040     ; 2.396      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[5]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[7]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[10] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[8]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.443 ; spi_memory:u3|rd_length_r[0]  ; spi_memory:u3|rd_cnt[11] ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.389      ;
; -1.437 ; spi_memory:u3|wr_length_r[8]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.388      ;
; -1.437 ; spi_memory:u3|wr_length_r[8]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.388      ;
; -1.435 ; spi_memory:u3|wr_cnt[1]       ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.047     ; 2.375      ;
; -1.430 ; spi_memory:u3|wr_length_r[9]  ; spi_memory:u3|rx_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.381      ;
; -1.430 ; spi_memory:u3|wr_length_r[9]  ; spi_memory:u3|rx_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.381      ;
; -1.427 ; spi_memory:u3|wr_length_r[6]  ; spi_memory:u3|wr_en_r    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.036     ; 2.378      ;
; -1.421 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rd_cnt[9]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.367      ;
; -1.421 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rd_cnt[6]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.367      ;
; -1.421 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rd_cnt[0]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.367      ;
; -1.421 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rd_cnt[1]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.367      ;
; -1.421 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rd_cnt[2]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.367      ;
; -1.421 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rd_cnt[3]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.367      ;
; -1.421 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rd_cnt[4]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.367      ;
; -1.421 ; spi_memory:u3|rd_length_r[3]  ; spi_memory:u3|rd_cnt[5]  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; -0.041     ; 2.367      ;
+--------+-------------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_ctrl:u2|cs_start1'                                                                                                           ;
+--------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node               ; Launch Clock            ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; -1.768 ; spi_memory:u3|crc_d8:u1|lfsr_q[1] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.870     ; 1.395      ;
; -1.751 ; spi_memory:u3|crc_d8:u1|lfsr_q[0] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.870     ; 1.378      ;
; -1.745 ; spi_memory:u3|crc_d8:u1|lfsr_q[5] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.870     ; 1.372      ;
; -1.722 ; spi_memory:u3|crc_d8:u1|lfsr_q[7] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.872     ; 1.347      ;
; -1.722 ; spi_memory:u3|crc_d8:u1|lfsr_q[4] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.870     ; 1.349      ;
; -1.693 ; spi_memory:u3|crc_d8:u1|lfsr_q[2] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.870     ; 1.320      ;
; -1.624 ; spi_memory:u3|crc_d8:u1|lfsr_q[6] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.872     ; 1.249      ;
; -1.544 ; spi_memory:u3|order[1]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.870     ; 1.171      ;
; -1.512 ; spi_memory:u3|order[0]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.870     ; 1.139      ;
; -1.511 ; spi_ctrl:u2|receive_byte_r[2]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.544     ; 1.454      ;
; -1.507 ; spi_memory:u3|crc_d8:u1|lfsr_q[3] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.870     ; 1.134      ;
; -1.465 ; spi_ctrl:u2|receive_byte_r[0]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.544     ; 1.408      ;
; -1.457 ; spi_ctrl:u2|receive_byte_r[7]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.544     ; 1.400      ;
; -1.444 ; spi_ctrl:u2|receive_byte_r[4]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.544     ; 1.387      ;
; -1.396 ; spi_ctrl:u2|receive_byte_r[5]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.544     ; 1.339      ;
; -1.378 ; spi_memory:u3|order[2]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.870     ; 1.005      ;
; -1.339 ; spi_ctrl:u2|receive_byte_r[1]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.544     ; 1.282      ;
; -1.254 ; spi_ctrl:u2|receive_byte_r[3]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.544     ; 1.197      ;
; -1.243 ; spi_ctrl:u2|receive_byte_r[6]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.544     ; 1.186      ;
; 0.635  ; spi_memory:u3|error_r             ; spi_memory:u3|error_r ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|cs_start1 ; 1.000        ; -0.022     ; 0.350      ;
+--------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_clk'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                       ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.558 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; 0.003      ; 2.038      ;
; -1.555 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -0.187     ; 1.845      ;
; -1.506 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; 0.003      ; 1.986      ;
; -1.481 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -0.187     ; 1.771      ;
; -1.479 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -0.187     ; 1.769      ;
; -1.479 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -0.187     ; 1.769      ;
; -1.479 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; 0.003      ; 1.959      ;
; -1.470 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; 0.003      ; 1.950      ;
; -0.657 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|spi_tx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.606      ;
; -0.631 ; rst_n:u0|rst_cnt[1]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; 0.353      ; 1.451      ;
; -0.630 ; rst_n:u0|rst_cnt[0]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; 0.353      ; 1.450      ;
; -0.574 ; rst_n:u0|rst_cnt[3]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; 0.353      ; 1.394      ;
; -0.565 ; spi_ctrl:u2|data_out[5]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.236     ; 1.316      ;
; -0.545 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|spi_tx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.494      ;
; -0.523 ; rst_n:u0|rst_cnt[6]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; 0.353      ; 1.343      ;
; -0.508 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|spi_tx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.457      ;
; -0.507 ; rst_n:u0|rst_cnt[2]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; 0.353      ; 1.327      ;
; -0.464 ; rst_n:u0|rst_cnt[7]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; 0.353      ; 1.284      ;
; -0.434 ; rst_n:u0|rst_cnt[4]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; 0.353      ; 1.254      ;
; -0.421 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 1.371      ;
; -0.399 ; spi_memory:u3|send_byte_r[0]                                                                                      ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; -0.045     ; 0.831      ;
; -0.379 ; spi_ctrl:u2|data_out[7]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.236     ; 1.130      ;
; -0.373 ; spi_ctrl:u2|spi_rx_en_r                                                                                           ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 1.153      ; 2.108      ;
; -0.347 ; spi_ctrl:u2|data_out[6]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.236     ; 1.098      ;
; -0.340 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.841      ;
; -0.333 ; rst_n:u0|rst_cnt[5]                                                                                               ; spi_ctrl:u2|spi_miso_r        ; clk_25m                 ; spi_clk     ; 0.500        ; 0.353      ; 1.153      ;
; -0.325 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.274      ;
; -0.325 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.274      ;
; -0.325 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.274      ;
; -0.325 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.274      ;
; -0.273 ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 1.223      ;
; -0.269 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.770      ;
; -0.246 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.195      ;
; -0.246 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.195      ;
; -0.246 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.195      ;
; -0.246 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.195      ;
; -0.234 ; spi_ctrl:u2|data_out[3]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.039     ; 1.182      ;
; -0.228 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.729      ;
; -0.226 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.727      ;
; -0.225 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.726      ;
; -0.224 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.725      ;
; -0.212 ; spi_ctrl:u2|data_out[2]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.236     ; 0.963      ;
; -0.196 ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|spi_rx_en_r       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 1.146      ;
; -0.182 ; spi_ctrl:u2|data_out[4]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.039     ; 1.130      ;
; -0.172 ; spi_ctrl:u2|data_out[0]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.039     ; 1.120      ;
; -0.162 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.111      ;
; -0.162 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.111      ;
; -0.162 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.111      ;
; -0.162 ; spi_ctrl:u2|send_state[2]                                                                                         ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.111      ;
; -0.158 ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.107      ;
; -0.138 ; spi_ctrl:u2|data_in[4]                                                                                            ; spi_ctrl:u2|data_in[5]        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.237     ; 0.888      ;
; -0.131 ; spi_ctrl:u2|send_state[0]                                                                                         ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.038     ; 1.080      ;
; -0.128 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.819      ;
; -0.127 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.818      ;
; -0.126 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.817      ;
; -0.126 ; spi_ctrl:u2|data_out[1]                                                                                           ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 1.000        ; -0.039     ; 1.074      ;
; -0.125 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.816      ;
; -0.125 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.626      ;
; -0.125 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.626      ;
; -0.125 ; spi_memory:u3|order[2]                                                                                            ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.626      ;
; -0.121 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.812      ;
; -0.119 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.810      ;
; -0.117 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.808      ;
; -0.115 ; spi_memory:u3|order[1]                                                                                            ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.806      ;
; -0.097 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.598      ;
; -0.094 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.595      ;
; -0.091 ; spi_ctrl:u2|data_in[4]                                                                                            ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.237     ; 0.841      ;
; -0.044 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.735      ;
; -0.043 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.734      ;
; -0.041 ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.732      ;
; -0.034 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; spi_ctrl:u2|receive_state[1]                                                                                      ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.984      ;
; -0.028 ; spi_ctrl:u2|spi_tx_en_r                                                                                           ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.500        ; 1.548      ; 2.158      ;
; 0.003  ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.214      ; 0.688      ;
; 0.044  ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.906      ;
; 0.044  ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.906      ;
; 0.044  ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.906      ;
; 0.044  ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.906      ;
; 0.044  ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.906      ;
; 0.044  ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.906      ;
; 0.044  ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.906      ;
; 0.044  ; spi_ctrl:u2|receive_state[2]                                                                                      ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.906      ;
; 0.095  ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.855      ;
; 0.095  ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.855      ;
; 0.095  ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.855      ;
; 0.095  ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.855      ;
; 0.095  ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.855      ;
; 0.095  ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.855      ;
; 0.095  ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.855      ;
; 0.095  ; spi_ctrl:u2|receive_state[0]                                                                                      ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 1.000        ; -0.037     ; 0.855      ;
; 0.102  ; spi_memory:u3|order[0]                                                                                            ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.500        ; 0.024      ; 0.399      ;
; 0.169  ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 1.000        ; 0.152      ; 0.970      ;
; 0.169  ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 1.000        ; 0.152      ; 0.970      ;
; 0.169  ; spi_ctrl:u2|send_state[1]                                                                                         ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 1.000        ; 0.152      ; 0.970      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                                                                                                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.414 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.713      ;
; -0.413 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.712      ;
; -0.323 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.622      ;
; -0.269 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.568      ;
; -0.238 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.537      ;
; -0.238 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.537      ;
; -0.173 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.472      ;
; -0.172 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.471      ;
; -0.168 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.467      ;
; -0.167 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.466      ;
; -0.120 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.419      ;
; -0.119 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.418      ;
; -0.082 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.381      ;
; -0.077 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.376      ;
; -0.071 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.370      ;
; -0.065 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.364      ;
; -0.031 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.146      ; 1.186      ;
; -0.031 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.146      ; 1.186      ;
; -0.029 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.328      ;
; -0.028 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.327      ;
; -0.023 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.322      ;
; -0.014 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.965      ;
; -0.005 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.304      ;
; 0.001  ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.298      ;
; 0.002  ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.297      ;
; 0.008  ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.291      ;
; 0.024  ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.275      ;
; 0.025  ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.274      ;
; 0.041  ; spi_memory:u3|send_byte_r[0]                                                                         ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.910      ;
; 0.069  ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.113      ; 1.053      ;
; 0.069  ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.113      ; 1.053      ;
; 0.082  ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.869      ;
; 0.108  ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.843      ;
; 0.125  ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.174      ;
; 0.131  ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.168      ;
; 0.143  ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.156      ;
; 0.155  ; spi_memory:u3|rd_address_r[6]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.138      ; 0.992      ;
; 0.162  ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.137      ;
; 0.168  ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.131      ;
; 0.175  ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.124      ;
; 0.181  ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.322      ; 1.118      ;
; 0.224  ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.727      ;
; 0.225  ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.726      ;
; 0.237  ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.714      ;
; 0.247  ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.704      ;
; 0.252  ; spi_memory:u3|error_r                                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|spi_tx_en_r ; 0.500        ; 0.827      ; 1.072      ;
; 0.254  ; spi_memory:u3|rd_address_r[8]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.138      ; 0.893      ;
; 0.259  ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.692      ;
; 0.260  ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.691      ;
; 0.261  ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.690      ;
; 0.292  ; spi_memory:u3|rd_address_r[9]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.138      ; 0.855      ;
; 0.293  ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.658      ;
; 0.294  ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.657      ;
; 0.294  ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.657      ;
; 0.304  ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.647      ;
; 0.305  ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.646      ;
; 0.305  ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.646      ;
; 0.320  ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.631      ;
; 0.362  ; spi_memory:u3|rd_address_r[1]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.138      ; 0.785      ;
; 0.362  ; spi_memory:u3|rd_address_r[2]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.138      ; 0.785      ;
; 0.370  ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.581      ;
; 0.390  ; spi_memory:u3|rd_address_r[5]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.148      ; 0.767      ;
; 0.391  ; spi_memory:u3|rd_address_r[3]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.138      ; 0.756      ;
; 0.395  ; spi_memory:u3|rd_address_r[0]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.138      ; 0.752      ;
; 0.403  ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.036     ; 0.548      ;
; 0.416  ; spi_memory:u3|rd_address_r[4]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.138      ; 0.731      ;
; 0.421  ; spi_memory:u3|rd_address_r[7]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.138      ; 0.726      ;
; 0.520  ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store                    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; -0.003     ; 0.464      ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'led_ctrl:u1|time_cnt[0]'                                                                                                ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.626 ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|time_cnt[0] ; led_ctrl:u1|time_cnt[0] ; 1.000        ; -0.022     ; 0.359      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_ctrl:u2|spi_rx_en_r'                                                                                                                                                                                                                     ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.156 ; spi_memory:u3|wr_address_r[1]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.226      ; 0.486      ;
; 0.159 ; spi_memory:u3|wr_address_r[4]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.226      ; 0.489      ;
; 0.161 ; spi_memory:u3|wr_address_r[5]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.226      ; 0.491      ;
; 0.162 ; spi_memory:u3|wr_address_r[2]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.226      ; 0.492      ;
; 0.168 ; spi_memory:u3|wr_address_r[7]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.226      ; 0.498      ;
; 0.174 ; spi_memory:u3|wr_address_r[3]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.226      ; 0.504      ;
; 0.186 ; spi_memory:u3|crc_d8:u1|lfsr_q[2]         ; spi_memory:u3|crc_d8:u1|lfsr_q[2]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_memory:u3|crc_d8:u1|lfsr_q[0]         ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_memory:u3|crc_d8:u1|lfsr_q[4]         ; spi_memory:u3|crc_d8:u1|lfsr_q[4]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_memory:u3|rx_state.rx_rd_add_state    ; spi_memory:u3|rx_state.rx_rd_add_state                                                                                  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; spi_memory:u3|rx_state.rx_rd_ledgth_state                                                                               ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_memory:u3|rx_state.rx_wr_length_state ; spi_memory:u3|rx_state.rx_wr_length_state                                                                               ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_memory:u3|rx_state.rx_wr_add_state    ; spi_memory:u3|rx_state.rx_wr_add_state                                                                                  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_memory:u3|wr_en_r                     ; spi_memory:u3|wr_en_r                                                                                                   ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_memory:u3|rx_cnt[0]                   ; spi_memory:u3|rx_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_memory:u3|rx_cnt[1]                   ; spi_memory:u3|rx_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.307      ;
; 0.265 ; spi_memory:u3|crc_d8:u1|lfsr_q[6]         ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; spi_memory:u3|wr_address_r[8]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.227      ; 0.597      ;
; 0.267 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|crc_d8:u1|lfsr_q[3]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.752      ;
; 0.287 ; spi_memory:u3|wr_address_r[9]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.227      ; 0.618      ;
; 0.299 ; spi_memory:u3|wr_en_r                     ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_we_reg       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.226      ; 0.629      ;
; 0.299 ; spi_memory:u3|rx_cnt[1]                   ; spi_memory:u3|wr_en_r                                                                                                   ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; spi_memory:u3|wr_cnt[11]                  ; spi_memory:u3|wr_cnt[11]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; spi_memory:u3|wr_cnt[8]                   ; spi_memory:u3|wr_cnt[8]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; spi_memory:u3|rd_cnt[8]                   ; spi_memory:u3|rd_cnt[8]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; spi_memory:u3|wr_cnt[10]                  ; spi_memory:u3|wr_cnt[10]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; spi_memory:u3|wr_address_r[0]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.226      ; 0.633      ;
; 0.305 ; spi_memory:u3|rd_cnt[3]                   ; spi_memory:u3|rd_cnt[3]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_memory:u3|wr_cnt[3]                   ; spi_memory:u3|wr_cnt[3]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; spi_memory:u3|rd_cnt[1]                   ; spi_memory:u3|rd_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_memory:u3|rd_cnt[2]                   ; spi_memory:u3|rd_cnt[2]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_memory:u3|rd_cnt[10]                  ; spi_memory:u3|rd_cnt[10]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_memory:u3|rd_cnt[11]                  ; spi_memory:u3|rd_cnt[11]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_memory:u3|wr_cnt[1]                   ; spi_memory:u3|wr_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_memory:u3|wr_cnt[2]                   ; spi_memory:u3|wr_cnt[2]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_memory:u3|wr_cnt[5]                   ; spi_memory:u3|wr_cnt[5]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; spi_memory:u3|rd_cnt[6]                   ; spi_memory:u3|rd_cnt[6]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_memory:u3|rd_cnt[4]                   ; spi_memory:u3|rd_cnt[4]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_memory:u3|wr_cnt[6]                   ; spi_memory:u3|wr_cnt[6]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_memory:u3|wr_cnt[4]                   ; spi_memory:u3|wr_cnt[4]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_memory:u3|wr_cnt[7]                   ; spi_memory:u3|wr_cnt[7]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_memory:u3|wr_cnt[9]                   ; spi_memory:u3|wr_cnt[9]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|rd_length_r[8]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.363      ; 0.788      ;
; 0.315 ; spi_memory:u3|rd_cnt[0]                   ; spi_memory:u3|rd_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; spi_memory:u3|wr_cnt[0]                   ; spi_memory:u3|wr_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.435      ;
; 0.329 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|rd_length_r[2]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.363      ; 0.806      ;
; 0.330 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_address_r[8]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.362      ; 0.806      ;
; 0.333 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|rd_length_r[10]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.363      ; 0.810      ;
; 0.337 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[1]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.822      ;
; 0.357 ; spi_memory:u3|rd_address_r[9]             ; spi_memory:u3|rd_address_r[9]                                                                                           ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.477      ;
; 0.358 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|crc_d8:u1|lfsr_q[5]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.843      ;
; 0.359 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.844      ;
; 0.365 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|order[1]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.850      ;
; 0.367 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[2]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.852      ;
; 0.377 ; spi_memory:u3|rx_cnt[0]                   ; spi_memory:u3|rx_cnt[1]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.497      ;
; 0.379 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.373      ; 0.866      ;
; 0.380 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|crc_d8:u1|lfsr_q[6]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.373      ; 0.867      ;
; 0.381 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|wr_address_r[0]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.363      ; 0.858      ;
; 0.389 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|crc_d8:u1|lfsr_q[2]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.874      ;
; 0.400 ; spi_ctrl:u2|receive_byte_r[7]             ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.885      ;
; 0.402 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|crc_d8:u1|lfsr_q[4]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.887      ;
; 0.413 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|wr_address_r[3]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.363      ; 0.890      ;
; 0.416 ; spi_memory:u3|rx_cnt[1]                   ; spi_memory:u3|rx_cnt[0]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.536      ;
; 0.420 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|rd_address_r[4]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.905      ;
; 0.421 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[0]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.906      ;
; 0.423 ; spi_ctrl:u2|receive_byte_r[2]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.555      ; 1.112      ;
; 0.436 ; spi_ctrl:u2|receive_byte_r[5]             ; spi_memory:u3|wr_address_r[5]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.363      ; 0.913      ;
; 0.440 ; spi_memory:u3|rd_en_r                     ; spi_memory:u3|rd_en_r                                                                                                   ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.560      ;
; 0.440 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|crc_d8:u1|lfsr_q[6]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.373      ; 0.927      ;
; 0.443 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|crc_d8:u1|lfsr_q[1]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.928      ;
; 0.444 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|crc_d8:u1|lfsr_q[7]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.373      ; 0.931      ;
; 0.447 ; spi_memory:u3|rx_state.rx_judge_state     ; spi_memory:u3|rx_state.rx_rd_ledgth_state                                                                               ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; spi_memory:u3|rx_state.rx_judge_state     ; spi_memory:u3|rx_state.rx_wr_length_state                                                                               ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~porta_datain_reg0  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.555      ; 1.136      ;
; 0.448 ; spi_memory:u3|rx_state.rx_judge_state     ; spi_memory:u3|rx_state.rx_rd_add_state                                                                                  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; spi_memory:u3|rx_state.rx_judge_state     ; spi_memory:u3|rx_state.rx_wr_add_state                                                                                  ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.037      ; 0.570      ;
; 0.453 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|wr_address_r[6]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.363      ; 0.930      ;
; 0.454 ; spi_memory:u3|rd_cnt[3]                   ; spi_memory:u3|rd_cnt[4]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_memory:u3|wr_cnt[3]                   ; spi_memory:u3|wr_cnt[4]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; spi_memory:u3|rd_cnt[1]                   ; spi_memory:u3|rd_cnt[2]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; spi_memory:u3|wr_cnt[1]                   ; spi_memory:u3|wr_cnt[2]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; spi_memory:u3|wr_cnt[5]                   ; spi_memory:u3|wr_cnt[6]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; spi_ctrl:u2|receive_byte_r[3]             ; spi_memory:u3|rd_address_r[3]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.940      ;
; 0.456 ; spi_memory:u3|wr_cnt[7]                   ; spi_memory:u3|wr_cnt[8]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; spi_memory:u3|wr_cnt[9]                   ; spi_memory:u3|wr_cnt[10]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; spi_memory:u3|wr_cnt[8]                   ; spi_memory:u3|wr_cnt[9]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; spi_ctrl:u2|receive_byte_r[0]             ; spi_memory:u3|rd_address_r[8]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.942      ;
; 0.458 ; spi_memory:u3|wr_address_r[6]             ; spi_memory:u3|wr_address_r[6]                                                                                           ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; spi_memory:u3|rd_cnt[8]                   ; spi_memory:u3|rd_cnt[9]                                                                                                 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; spi_memory:u3|wr_cnt[10]                  ; spi_memory:u3|wr_cnt[11]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|rd_length_r[14]                                                                                           ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.363      ; 0.935      ;
; 0.459 ; spi_memory:u3|rd_address_r[8]             ; spi_memory:u3|rd_address_r[8]                                                                                           ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; spi_memory:u3|wr_cnt[8]                   ; spi_memory:u3|wr_cnt[10]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; spi_ctrl:u2|receive_byte_r[1]             ; spi_memory:u3|order[0]                                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.945      ;
; 0.460 ; spi_ctrl:u2|receive_byte_r[6]             ; spi_memory:u3|rd_length_r[6]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.363      ; 0.937      ;
; 0.460 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|crc_d8:u1|lfsr_q[5]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.945      ;
; 0.461 ; spi_memory:u3|rd_cnt[8]                   ; spi_memory:u3|rd_cnt[10]                                                                                                ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; spi_ctrl:u2|receive_byte_r[4]             ; spi_memory:u3|crc_d8:u1|lfsr_q[4]                                                                                       ; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.371      ; 0.946      ;
; 0.462 ; spi_memory:u3|wr_address_r[2]             ; spi_memory:u3|wr_address_r[2]                                                                                           ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; spi_memory:u3|rx_cnt[1]                   ; spi_memory:u3|wr_address_r[8]                                                                                           ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.035      ; 0.582      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.167 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store                    ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.141      ; 0.412      ;
; 0.187 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.314      ;
; 0.208 ; spi_memory:u3|rd_address_r[7]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.282      ; 0.614      ;
; 0.213 ; spi_memory:u3|rd_address_r[4]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.282      ; 0.619      ;
; 0.228 ; spi_memory:u3|rd_address_r[5]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.292      ; 0.644      ;
; 0.233 ; spi_memory:u3|rd_address_r[3]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.282      ; 0.639      ;
; 0.236 ; spi_memory:u3|rd_address_r[0]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.282      ; 0.642      ;
; 0.251 ; spi_memory:u3|rd_address_r[2]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.282      ; 0.657      ;
; 0.258 ; spi_memory:u3|rd_address_r[1]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.282      ; 0.664      ;
; 0.285 ; spi_memory:u3|error_r                                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|spi_tx_en_r ; -0.500       ; 0.939      ; 0.818      ;
; 0.323 ; spi_memory:u3|rd_address_r[9]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.282      ; 0.729      ;
; 0.325 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.445      ;
; 0.334 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.454      ;
; 0.353 ; spi_memory:u3|rd_address_r[8]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.282      ; 0.759      ;
; 0.374 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.290      ; 0.788      ;
; 0.387 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 0.941      ;
; 0.409 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 0.963      ;
; 0.422 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 0.976      ;
; 0.424 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.544      ;
; 0.425 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.545      ;
; 0.425 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.545      ;
; 0.427 ; spi_memory:u3|rd_address_r[6]                                                                        ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.282      ; 0.833      ;
; 0.438 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 0.992      ;
; 0.440 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.560      ;
; 0.440 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.560      ;
; 0.441 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.561      ;
; 0.459 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.013      ;
; 0.465 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.019      ;
; 0.466 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; spi_memory:u3|tx_state.tx_device_state                                                               ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.588      ;
; 0.489 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.609      ;
; 0.490 ; spi_memory:u3|tx_state.tx_judge_state                                                                ; spi_memory:u3|tx_state.tx_idle_state                                                                                    ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.610      ;
; 0.494 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.048      ;
; 0.534 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.088      ;
; 0.589 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.143      ;
; 0.597 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.151      ;
; 0.603 ; spi_memory:u3|tx_state.tx_idle_state                                                                 ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.723      ;
; 0.606 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.160      ;
; 0.612 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.166      ;
; 0.619 ; spi_memory:u3|send_byte_r[0]                                                                         ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.739      ;
; 0.621 ; spi_ctrl:u2|receive_byte_r[3]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.175      ;
; 0.625 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.179      ;
; 0.626 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.180      ;
; 0.635 ; spi_memory:u3|rd_en_r                                                                                ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.290      ; 1.049      ;
; 0.641 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.195      ;
; 0.643 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.197      ;
; 0.645 ; spi_ctrl:u2|receive_byte_r[2]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.199      ;
; 0.648 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_re_reg       ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.185      ; 0.937      ;
; 0.648 ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|rden_b_store ; spi_memory:u3|spi_ram:u0|altsyncram:altsyncram_component|altsyncram_58n1:auto_generated|ram_block1a0~portb_address_reg0 ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.185      ; 0.937      ;
; 0.649 ; spi_ctrl:u2|receive_byte_r[0]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.203      ;
; 0.671 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.225      ;
; 0.672 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.226      ;
; 0.672 ; spi_memory:u3|tx_state.tx_error_state                                                                ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.036      ; 0.792      ;
; 0.742 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.296      ;
; 0.747 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_device_state                                                                                  ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.301      ;
; 0.770 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.324      ;
; 0.771 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.325      ;
; 0.775 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_error_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.329      ;
; 0.776 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|tx_state.tx_judge_state                                                                                   ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.330      ;
; 0.777 ; spi_ctrl:u2|receive_byte_r[4]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.331      ;
; 0.792 ; spi_ctrl:u2|receive_byte_r[1]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.346      ;
; 0.823 ; spi_ctrl:u2|receive_byte_r[7]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.377      ;
; 0.922 ; spi_ctrl:u2|receive_byte_r[5]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.476      ;
; 0.927 ; spi_ctrl:u2|receive_byte_r[6]                                                                        ; spi_memory:u3|send_byte_r[0]                                                                                            ; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.440      ; 1.481      ;
+-------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_clk'                                                                                                                  ;
+-------+------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.185 ; spi_ctrl:u2|spi_miso_r       ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|send_state[2]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|send_state[1]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_state[2]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_state[1]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|send_state[0]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_state[0]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.206 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_state[2]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.327      ;
; 0.266 ; spi_ctrl:u2|data_in[1]       ; spi_ctrl:u2|data_in[2]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.036      ; 0.386      ;
; 0.272 ; spi_ctrl:u2|data_in[3]       ; spi_ctrl:u2|data_in[4]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.237      ; 0.593      ;
; 0.278 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|send_state[2]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.400      ;
; 0.281 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|send_state[1]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.403      ;
; 0.282 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_state[1]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.403      ;
; 0.324 ; spi_ctrl:u2|data_in[3]       ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.445      ;
; 0.327 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|send_state[2]     ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.449      ;
; 0.359 ; spi_ctrl:u2|data_in[5]       ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.480      ;
; 0.385 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_state[2]  ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.506      ;
; 0.400 ; spi_ctrl:u2|data_in[0]       ; spi_ctrl:u2|data_in[1]        ; spi_clk                 ; spi_clk     ; 0.000        ; -0.156     ; 0.328      ;
; 0.403 ; spi_ctrl:u2|spi_rx_en_r      ; spi_ctrl:u2|spi_rx_en_r       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; 0.000        ; 1.197      ; 1.819      ;
; 0.414 ; spi_ctrl:u2|data_in[6]       ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.535      ;
; 0.416 ; spi_ctrl:u2|data_in[1]       ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.537      ;
; 0.454 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.576      ;
; 0.464 ; spi_ctrl:u2|data_in[0]       ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; -0.155     ; 0.393      ;
; 0.471 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.791      ;
; 0.471 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.791      ;
; 0.471 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.791      ;
; 0.471 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[5]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.791      ;
; 0.478 ; spi_ctrl:u2|data_in[2]       ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.599      ;
; 0.489 ; spi_ctrl:u2|data_in[5]       ; spi_ctrl:u2|data_in[6]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.036      ; 0.609      ;
; 0.494 ; spi_ctrl:u2|data_in[2]       ; spi_ctrl:u2|data_in[3]        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.615      ;
; 0.512 ; spi_ctrl:u2|spi_tx_en_r      ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; 0.000        ; 1.595      ; 2.326      ;
; 0.541 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.861      ;
; 0.541 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.861      ;
; 0.541 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.861      ;
; 0.541 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|data_out[5]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.861      ;
; 0.581 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.339      ;
; 0.589 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[2]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.909      ;
; 0.589 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[6]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.909      ;
; 0.589 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[7]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.909      ;
; 0.589 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|data_out[5]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.236      ; 0.909      ;
; 0.624 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.579      ;
; 0.649 ; spi_ctrl:u2|send_state[1]    ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.771      ;
; 0.664 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.619      ;
; 0.666 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.621      ;
; 0.666 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.621      ;
; 0.716 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.671      ;
; 0.717 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.672      ;
; 0.717 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.672      ;
; 0.718 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.673      ;
; 0.718 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[7]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.673      ;
; 0.718 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[6]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.673      ;
; 0.721 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; spi_ctrl:u2|receive_state[0] ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[2]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.676      ;
; 0.722 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[5]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.341      ; 0.677      ;
; 0.739 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.497      ;
; 0.741 ; spi_memory:u3|order[0]       ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.499      ;
; 0.744 ; spi_ctrl:u2|spi_tx_en_r      ; spi_ctrl:u2|spi_tx_en_r       ; spi_ctrl:u2|spi_tx_en_r ; spi_clk     ; -0.500       ; 1.595      ; 2.058      ;
; 0.746 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; spi_ctrl:u2|receive_state[2] ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.867      ;
; 0.753 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.511      ;
; 0.753 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.511      ;
; 0.753 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.511      ;
; 0.770 ; spi_ctrl:u2|send_state[0]    ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.892      ;
; 0.781 ; spi_ctrl:u2|data_in[4]       ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; -0.155     ; 0.710      ;
; 0.793 ; spi_ctrl:u2|data_out[1]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.915      ;
; 0.817 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[7] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.938      ;
; 0.817 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[6] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.938      ;
; 0.817 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[5] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.938      ;
; 0.817 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[4] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.938      ;
; 0.817 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[3] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.938      ;
; 0.817 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[2] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.938      ;
; 0.817 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[1] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.938      ;
; 0.817 ; spi_ctrl:u2|receive_state[1] ; spi_ctrl:u2|receive_byte_r[0] ; spi_clk                 ; spi_clk     ; 0.000        ; 0.037      ; 0.938      ;
; 0.822 ; spi_ctrl:u2|data_out[0]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.944      ;
; 0.840 ; spi_ctrl:u2|data_out[4]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 0.962      ;
; 0.845 ; spi_ctrl:u2|data_in[4]       ; spi_ctrl:u2|data_in[5]        ; spi_clk                 ; spi_clk     ; 0.000        ; -0.155     ; 0.774      ;
; 0.846 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[3]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.604      ;
; 0.846 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[1]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.604      ;
; 0.847 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[4]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.605      ;
; 0.859 ; spi_memory:u3|order[1]       ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.617      ;
; 0.884 ; spi_memory:u3|order[2]       ; spi_ctrl:u2|data_out[0]       ; spi_ctrl:u2|spi_rx_en_r ; spi_clk     ; -0.500       ; 0.144      ; 0.642      ;
; 0.892 ; spi_ctrl:u2|data_out[3]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; 0.038      ; 1.014      ;
; 0.900 ; spi_ctrl:u2|data_out[2]      ; spi_ctrl:u2|spi_miso_r        ; spi_clk                 ; spi_clk     ; 0.000        ; -0.152     ; 0.832      ;
; 0.918 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[3]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.039      ; 1.041      ;
; 0.918 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[1]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.039      ; 1.041      ;
; 0.918 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[0]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.039      ; 1.041      ;
; 0.918 ; spi_ctrl:u2|send_state[2]    ; spi_ctrl:u2|data_out[4]       ; spi_clk                 ; spi_clk     ; 0.000        ; 0.039      ; 1.041      ;
+-------+------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_ctrl:u2|cs_start1'                                                                                                           ;
+-------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node               ; Launch Clock            ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+
; 0.201 ; spi_memory:u3|error_r             ; spi_memory:u3|error_r ; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|cs_start1 ; 0.000        ; 0.022      ; 0.307      ;
; 1.915 ; spi_ctrl:u2|receive_byte_r[3]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.460     ; 1.059      ;
; 1.915 ; spi_ctrl:u2|receive_byte_r[6]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.460     ; 1.059      ;
; 1.983 ; spi_ctrl:u2|receive_byte_r[1]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.460     ; 1.127      ;
; 1.990 ; spi_memory:u3|order[2]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.759     ; 0.825      ;
; 2.007 ; spi_ctrl:u2|receive_byte_r[5]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.460     ; 1.151      ;
; 2.040 ; spi_ctrl:u2|receive_byte_r[4]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.460     ; 1.184      ;
; 2.061 ; spi_ctrl:u2|receive_byte_r[0]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.460     ; 1.205      ;
; 2.097 ; spi_ctrl:u2|receive_byte_r[7]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.460     ; 1.241      ;
; 2.168 ; spi_ctrl:u2|receive_byte_r[2]     ; spi_memory:u3|error_r ; spi_clk                 ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.460     ; 1.312      ;
; 2.179 ; spi_memory:u3|crc_d8:u1|lfsr_q[3] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.759     ; 1.014      ;
; 2.204 ; spi_memory:u3|order[0]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.759     ; 1.039      ;
; 2.230 ; spi_memory:u3|order[1]            ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.759     ; 1.065      ;
; 2.271 ; spi_memory:u3|crc_d8:u1|lfsr_q[6] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.761     ; 1.104      ;
; 2.303 ; spi_memory:u3|crc_d8:u1|lfsr_q[4] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.759     ; 1.138      ;
; 2.321 ; spi_memory:u3|crc_d8:u1|lfsr_q[2] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.759     ; 1.156      ;
; 2.323 ; spi_memory:u3|crc_d8:u1|lfsr_q[5] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.759     ; 1.158      ;
; 2.330 ; spi_memory:u3|crc_d8:u1|lfsr_q[0] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.759     ; 1.165      ;
; 2.377 ; spi_memory:u3|crc_d8:u1|lfsr_q[7] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.761     ; 1.210      ;
; 2.406 ; spi_memory:u3|crc_d8:u1|lfsr_q[1] ; spi_memory:u3|error_r ; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.759     ; 1.241      ;
+-------+-----------------------------------+-----------------------+-------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'led_ctrl:u1|time_cnt[0]'                                                                                                 ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.208 ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|fpga_led_r ; led_ctrl:u1|time_cnt[0] ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.022      ; 0.314      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_25m'                                                                                                         ;
+-------+--------------------------+--------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.274 ; rst_n:u0|rst_cnt[7]      ; rst_n:u0|rst_cnt[7]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.394      ;
; 0.300 ; rst_n:u0|rst_cnt[4]      ; rst_n:u0|rst_cnt[4]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; rst_n:u0|rst_cnt[6]      ; rst_n:u0|rst_cnt[6]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; rst_n:u0|rst_cnt[3]      ; rst_n:u0|rst_cnt[3]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.424      ;
; 0.310 ; rst_n:u0|rst_cnt[2]      ; rst_n:u0|rst_cnt[2]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; rst_n:u0|rst_cnt[1]      ; rst_n:u0|rst_cnt[1]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.430      ;
; 0.317 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[15] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.423      ;
; 0.318 ; led_ctrl:u1|time_cnt[3]  ; led_ctrl:u1|time_cnt[3]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.424      ;
; 0.318 ; led_ctrl:u1|time_cnt[5]  ; led_ctrl:u1|time_cnt[5]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.424      ;
; 0.318 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[13] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.424      ;
; 0.318 ; led_ctrl:u1|time_cnt[31] ; led_ctrl:u1|time_cnt[31] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; led_ctrl:u1|time_cnt[1]  ; led_ctrl:u1|time_cnt[1]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; led_ctrl:u1|time_cnt[6]  ; led_ctrl:u1|time_cnt[6]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; led_ctrl:u1|time_cnt[7]  ; led_ctrl:u1|time_cnt[7]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[11] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[17] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; led_ctrl:u1|time_cnt[19] ; led_ctrl:u1|time_cnt[19] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[21] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; led_ctrl:u1|time_cnt[27] ; led_ctrl:u1|time_cnt[27] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; led_ctrl:u1|time_cnt[29] ; led_ctrl:u1|time_cnt[29] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[2]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; led_ctrl:u1|time_cnt[8]  ; led_ctrl:u1|time_cnt[8]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; led_ctrl:u1|time_cnt[9]  ; led_ctrl:u1|time_cnt[9]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[14] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[16] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; led_ctrl:u1|time_cnt[22] ; led_ctrl:u1|time_cnt[22] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; led_ctrl:u1|time_cnt[23] ; led_ctrl:u1|time_cnt[23] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; led_ctrl:u1|time_cnt[25] ; led_ctrl:u1|time_cnt[25] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; rst_n:u0|rst_cnt[5]      ; rst_n:u0|rst_cnt[5]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; led_ctrl:u1|time_cnt[4]  ; led_ctrl:u1|time_cnt[4]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; led_ctrl:u1|time_cnt[10] ; led_ctrl:u1|time_cnt[10] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[12] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[18] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; led_ctrl:u1|time_cnt[20] ; led_ctrl:u1|time_cnt[20] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[24] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; led_ctrl:u1|time_cnt[30] ; led_ctrl:u1|time_cnt[30] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[26] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; led_ctrl:u1|time_cnt[28] ; led_ctrl:u1|time_cnt[28] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.022      ; 0.428      ;
; 0.336 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[16] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.572      ;
; 0.351 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[16] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.587      ;
; 0.381 ; spi_ctrl:u2|cs_start1    ; spi_ctrl:u2|cs_start2    ; spi_ctrl:u2|cs_start1   ; clk_25m     ; 0.000        ; 1.132      ; 1.722      ;
; 0.399 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[17] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.635      ;
; 0.402 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[18] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.638      ;
; 0.403 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[16] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.639      ;
; 0.414 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[17] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.650      ;
; 0.417 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[18] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.653      ;
; 0.418 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[16] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.654      ;
; 0.440 ; rst_n:u0|rst_cnt[5]      ; rst_n:u0|rst_cnt[0]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.560      ;
; 0.453 ; rst_n:u0|rst_cnt[3]      ; rst_n:u0|rst_cnt[4]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.573      ;
; 0.458 ; rst_n:u0|rst_cnt[4]      ; rst_n:u0|rst_cnt[5]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; rst_n:u0|rst_cnt[6]      ; rst_n:u0|rst_cnt[7]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; rst_n:u0|rst_cnt[1]      ; rst_n:u0|rst_cnt[2]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; rst_n:u0|rst_cnt[4]      ; rst_n:u0|rst_cnt[6]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; led_ctrl:u1|time_cnt[0]  ; led_ctrl:u1|time_cnt[1]  ; led_ctrl:u1|time_cnt[0] ; clk_25m     ; 0.000        ; 1.077      ; 1.747      ;
; 0.463 ; led_ctrl:u1|time_cnt[3]  ; led_ctrl:u1|time_cnt[4]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.573      ;
; 0.463 ; led_ctrl:u1|time_cnt[5]  ; led_ctrl:u1|time_cnt[6]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.573      ;
; 0.463 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[14] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.573      ;
; 0.463 ; led_ctrl:u1|time_cnt[17] ; led_ctrl:u1|time_cnt[18] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.574      ;
; 0.463 ; led_ctrl:u1|time_cnt[19] ; led_ctrl:u1|time_cnt[20] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.574      ;
; 0.463 ; led_ctrl:u1|time_cnt[21] ; led_ctrl:u1|time_cnt[22] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.574      ;
; 0.463 ; led_ctrl:u1|time_cnt[27] ; led_ctrl:u1|time_cnt[28] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.574      ;
; 0.463 ; led_ctrl:u1|time_cnt[29] ; led_ctrl:u1|time_cnt[30] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.574      ;
; 0.464 ; led_ctrl:u1|time_cnt[1]  ; led_ctrl:u1|time_cnt[2]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.574      ;
; 0.464 ; led_ctrl:u1|time_cnt[7]  ; led_ctrl:u1|time_cnt[8]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.574      ;
; 0.464 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[12] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.574      ;
; 0.464 ; led_ctrl:u1|time_cnt[23] ; led_ctrl:u1|time_cnt[24] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.575      ;
; 0.464 ; led_ctrl:u1|time_cnt[25] ; led_ctrl:u1|time_cnt[26] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.575      ;
; 0.464 ; led_ctrl:u1|time_cnt[0]  ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[0] ; clk_25m     ; 0.000        ; 1.077      ; 1.750      ;
; 0.465 ; led_ctrl:u1|time_cnt[9]  ; led_ctrl:u1|time_cnt[10] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.575      ;
; 0.465 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[19] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.701      ;
; 0.466 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[17] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.702      ;
; 0.468 ; led_ctrl:u1|time_cnt[15] ; led_ctrl:u1|time_cnt[20] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.704      ;
; 0.468 ; rst_n:u0|rst_cnt[2]      ; rst_n:u0|rst_cnt[3]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; led_ctrl:u1|time_cnt[13] ; led_ctrl:u1|time_cnt[18] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.705      ;
; 0.469 ; rst_n:u0|rst_cnt[5]      ; rst_n:u0|rst_cnt[6]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; led_ctrl:u1|time_cnt[11] ; led_ctrl:u1|time_cnt[16] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.152      ; 0.706      ;
; 0.471 ; rst_n:u0|rst_cnt[2]      ; rst_n:u0|rst_cnt[4]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.591      ;
; 0.473 ; led_ctrl:u1|time_cnt[6]  ; led_ctrl:u1|time_cnt[7]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.583      ;
; 0.473 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[17] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.584      ;
; 0.473 ; led_ctrl:u1|time_cnt[22] ; led_ctrl:u1|time_cnt[23] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.584      ;
; 0.473 ; rst_n:u0|rst_cnt[0]      ; rst_n:u0|rst_cnt[1]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[3]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.584      ;
; 0.474 ; led_ctrl:u1|time_cnt[8]  ; led_ctrl:u1|time_cnt[9]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.584      ;
; 0.474 ; led_ctrl:u1|time_cnt[14] ; led_ctrl:u1|time_cnt[15] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.584      ;
; 0.474 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[19] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.585      ;
; 0.474 ; led_ctrl:u1|time_cnt[20] ; led_ctrl:u1|time_cnt[21] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.585      ;
; 0.474 ; led_ctrl:u1|time_cnt[24] ; led_ctrl:u1|time_cnt[25] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.585      ;
; 0.474 ; led_ctrl:u1|time_cnt[30] ; led_ctrl:u1|time_cnt[31] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.585      ;
; 0.475 ; led_ctrl:u1|time_cnt[4]  ; led_ctrl:u1|time_cnt[5]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.585      ;
; 0.475 ; led_ctrl:u1|time_cnt[10] ; led_ctrl:u1|time_cnt[11] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.585      ;
; 0.475 ; led_ctrl:u1|time_cnt[12] ; led_ctrl:u1|time_cnt[13] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.585      ;
; 0.475 ; led_ctrl:u1|time_cnt[26] ; led_ctrl:u1|time_cnt[27] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.586      ;
; 0.475 ; led_ctrl:u1|time_cnt[28] ; led_ctrl:u1|time_cnt[29] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.586      ;
; 0.476 ; led_ctrl:u1|time_cnt[6]  ; led_ctrl:u1|time_cnt[8]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.586      ;
; 0.476 ; led_ctrl:u1|time_cnt[16] ; led_ctrl:u1|time_cnt[18] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.587      ;
; 0.476 ; led_ctrl:u1|time_cnt[22] ; led_ctrl:u1|time_cnt[24] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.587      ;
; 0.476 ; rst_n:u0|rst_cnt[0]      ; rst_n:u0|rst_cnt[2]      ; clk_25m                 ; clk_25m     ; 0.000        ; 0.036      ; 0.596      ;
; 0.477 ; led_ctrl:u1|time_cnt[2]  ; led_ctrl:u1|time_cnt[4]  ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.587      ;
; 0.477 ; led_ctrl:u1|time_cnt[8]  ; led_ctrl:u1|time_cnt[10] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.026      ; 0.587      ;
; 0.477 ; led_ctrl:u1|time_cnt[18] ; led_ctrl:u1|time_cnt[20] ; clk_25m                 ; clk_25m     ; 0.000        ; 0.027      ; 0.588      ;
+-------+--------------------------+--------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_ctrl:u2|cs_start1'                                                                               ;
+--------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; -1.408 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.541     ; 1.354      ;
; -1.407 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.541     ; 1.353      ;
; -1.351 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.541     ; 1.297      ;
; -1.319 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.541     ; 1.265      ;
; -1.284 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.541     ; 1.230      ;
; -1.240 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.541     ; 1.186      ;
; -1.210 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.541     ; 1.156      ;
; -1.157 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; 0.500        ; -0.541     ; 1.103      ;
+--------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_clk'                                                                                           ;
+--------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.755 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.575      ;
; -0.755 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.575      ;
; -0.755 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.575      ;
; -0.755 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.575      ;
; -0.754 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.574      ;
; -0.754 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.574      ;
; -0.754 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.574      ;
; -0.754 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.574      ;
; -0.709 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.529      ;
; -0.709 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.529      ;
; -0.709 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.529      ;
; -0.709 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.529      ;
; -0.708 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.528      ;
; -0.708 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.528      ;
; -0.708 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.528      ;
; -0.708 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.528      ;
; -0.698 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.518      ;
; -0.698 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.518      ;
; -0.698 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.518      ;
; -0.698 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.518      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.665 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.590      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.664 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.589      ;
; -0.659 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.584      ;
; -0.659 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.584      ;
; -0.659 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.584      ;
; -0.659 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.584      ;
; -0.658 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.583      ;
; -0.658 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.583      ;
; -0.658 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.583      ;
; -0.658 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.583      ;
; -0.652 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.472      ;
; -0.652 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.472      ;
; -0.652 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.472      ;
; -0.652 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.472      ;
; -0.647 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.467      ;
; -0.647 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.467      ;
; -0.647 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.467      ;
; -0.647 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.467      ;
; -0.631 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.451      ;
; -0.631 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.451      ;
; -0.631 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.451      ;
; -0.631 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.451      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.608 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.533      ;
; -0.602 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.527      ;
; -0.602 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.527      ;
; -0.602 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.527      ;
; -0.602 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 1.000        ; -0.042     ; 1.527      ;
; -0.601 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.421      ;
; -0.601 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.421      ;
; -0.601 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.421      ;
; -0.601 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.421      ;
; -0.588 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|send_state[0]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.408      ;
; -0.588 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|send_state[1]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.408      ;
; -0.588 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|send_state[2]     ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.408      ;
; -0.588 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|spi_tx_en_r       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.408      ;
; -0.585 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.405      ;
; -0.585 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.405      ;
; -0.585 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.405      ;
; -0.585 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.353      ; 1.405      ;
; -0.565 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.543      ; 1.575      ;
; -0.565 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.543      ; 1.575      ;
; -0.565 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.543      ; 1.575      ;
; -0.565 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.543      ; 1.575      ;
; -0.564 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; 0.500        ; 0.543      ; 1.574      ;
+--------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_25m'                                                                                      ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.736 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.565      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.735 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.564      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.679 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.508      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.655 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.592      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.654 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 1.000        ; -0.050     ; 1.591      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.627 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.456      ;
; -0.612 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.040     ; 1.559      ;
; -0.612 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.441      ;
; -0.612 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.441      ;
; -0.612 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.441      ;
; -0.612 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.441      ;
; -0.612 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.441      ;
; -0.612 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.441      ;
; -0.612 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 1.000        ; -0.158     ; 1.441      ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_ctrl:u2|spi_rx_en_r'                                                                                  ;
+--------+---------------------+--------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                  ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.506 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.732      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.505 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.731      ;
; -0.502 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.729      ;
; -0.502 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.729      ;
; -0.502 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.729      ;
; -0.502 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.729      ;
; -0.501 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.728      ;
; -0.501 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.728      ;
; -0.501 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.728      ;
; -0.501 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.728      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.449 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.675      ;
; -0.445 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.672      ;
; -0.445 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.672      ;
; -0.445 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.672      ;
; -0.445 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.672      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.398 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.624      ;
; -0.394 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.621      ;
; -0.394 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.621      ;
; -0.394 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.621      ;
; -0.394 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.621      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.382 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.608      ;
; -0.378 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.605      ;
; -0.378 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.605      ;
; -0.378 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.605      ;
; -0.378 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.605      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[4]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[5]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[6]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[7]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[8]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[10] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[11] ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.339 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_cnt[9]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.249      ; 1.565      ;
; -0.335 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.562      ;
; -0.335 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.562      ;
; -0.335 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rd_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.562      ;
; -0.335 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_en_r    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.250      ; 1.562      ;
; -0.315 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[0]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.257      ; 1.549      ;
; -0.315 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[1]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.257      ; 1.549      ;
; -0.315 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[2]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.257      ; 1.549      ;
; -0.315 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|wr_cnt[3]  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 1.000        ; 0.257      ; 1.549      ;
+--------+---------------------+--------------------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'led_ctrl:u1|time_cnt[0]'                                                                                ;
+--------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.327 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.157      ; 1.471      ;
; -0.326 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.157      ; 1.470      ;
; -0.270 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.157      ; 1.414      ;
; -0.225 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.157      ; 1.369      ;
; -0.203 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.157      ; 1.347      ;
; -0.159 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.157      ; 1.303      ;
; -0.129 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.157      ; 1.273      ;
; -0.063 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 1.000        ; 0.157      ; 1.207      ;
+--------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                ;
+--------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.066 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.368      ;
; -0.066 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.368      ;
; -0.066 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.368      ;
; -0.066 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.368      ;
; -0.066 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.368      ;
; -0.065 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.367      ;
; -0.065 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.367      ;
; -0.065 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.367      ;
; -0.065 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.367      ;
; -0.065 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.367      ;
; -0.009 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.311      ;
; -0.009 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.311      ;
; -0.009 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.311      ;
; -0.009 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.311      ;
; -0.009 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.311      ;
; 0.029  ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.273      ;
; 0.029  ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.273      ;
; 0.029  ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.273      ;
; 0.029  ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.273      ;
; 0.029  ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.273      ;
; 0.058  ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.244      ;
; 0.058  ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.244      ;
; 0.058  ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.244      ;
; 0.058  ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.244      ;
; 0.058  ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.244      ;
; 0.101  ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.201      ;
; 0.101  ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.201      ;
; 0.101  ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.201      ;
; 0.101  ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.201      ;
; 0.101  ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.201      ;
; 0.131  ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.171      ;
; 0.131  ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.171      ;
; 0.131  ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.171      ;
; 0.131  ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.171      ;
; 0.131  ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.171      ;
; 0.215  ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.087      ;
; 0.215  ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.087      ;
; 0.215  ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.087      ;
; 0.215  ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.087      ;
; 0.215  ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 1.000        ; 0.325      ; 1.087      ;
+--------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_ctrl:u2|spi_tx_en_r'                                                                                                ;
+-------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+
; 0.466 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.022      ;
; 0.466 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.022      ;
; 0.466 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.022      ;
; 0.466 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.022      ;
; 0.466 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.022      ;
; 0.484 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.040      ;
; 0.484 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.040      ;
; 0.484 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.040      ;
; 0.484 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.040      ;
; 0.484 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.040      ;
; 0.542 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.098      ;
; 0.542 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.098      ;
; 0.542 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.098      ;
; 0.542 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.098      ;
; 0.542 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.098      ;
; 0.580 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.136      ;
; 0.580 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.136      ;
; 0.580 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.136      ;
; 0.580 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.136      ;
; 0.580 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.136      ;
; 0.593 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.149      ;
; 0.593 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.149      ;
; 0.593 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.149      ;
; 0.593 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.149      ;
; 0.593 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.149      ;
; 0.640 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.196      ;
; 0.640 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.196      ;
; 0.640 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.196      ;
; 0.640 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.196      ;
; 0.640 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.196      ;
; 0.649 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.205      ;
; 0.649 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.205      ;
; 0.649 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.205      ;
; 0.649 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.205      ;
; 0.649 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.205      ;
; 0.652 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_device_state ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.208      ;
; 0.652 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_judge_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.208      ;
; 0.652 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_error_state  ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.208      ;
; 0.652 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|tx_state.tx_idle_state   ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.208      ;
; 0.652 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|send_byte_r[0]           ; clk_25m      ; spi_ctrl:u2|spi_tx_en_r ; 0.000        ; 0.442      ; 1.208      ;
+-------+---------------------+----------------------------------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_ctrl:u2|spi_rx_en_r'                                                                                                   ;
+-------+---------------------+-------------------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                   ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------------------+--------------+-------------------------+--------------+------------+------------+
; 0.646 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.646 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.141      ;
; 0.704 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.199      ;
; 0.704 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.199      ;
; 0.704 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.199      ;
; 0.704 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.199      ;
; 0.704 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.199      ;
; 0.704 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.199      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.709 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.195      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.710 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.196      ;
; 0.742 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.237      ;
; 0.742 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.237      ;
; 0.742 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.237      ;
; 0.742 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.237      ;
; 0.742 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.237      ;
; 0.742 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.237      ;
; 0.755 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.250      ;
; 0.755 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.250      ;
; 0.755 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.250      ;
; 0.755 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.250      ;
; 0.755 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.250      ;
; 0.755 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.250      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.767 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.253      ;
; 0.803 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.298      ;
; 0.803 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.298      ;
; 0.803 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.298      ;
; 0.803 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.298      ;
; 0.803 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.298      ;
; 0.803 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.298      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[4]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[5]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[6]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[7]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[8]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[9]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[10]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.805 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|wr_cnt[11]                  ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.291      ;
; 0.811 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.306      ;
; 0.811 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.306      ;
; 0.811 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.306      ;
; 0.811 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.306      ;
; 0.811 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.306      ;
; 0.811 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.306      ;
; 0.814 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_state.rx_rd_ledgth_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.309      ;
; 0.814 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_state.rx_wr_length_state ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.309      ;
; 0.814 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_state.rx_wr_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.309      ;
; 0.814 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_state.rx_rd_add_state    ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.309      ;
; 0.814 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_state.rx_idle_state      ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.309      ;
; 0.814 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|rx_state.rx_judge_state     ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.381      ; 1.309      ;
; 0.818 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|wr_cnt[0]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.304      ;
; 0.818 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|wr_cnt[1]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.304      ;
; 0.818 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|wr_cnt[2]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.304      ;
; 0.818 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|wr_cnt[3]                   ; clk_25m      ; spi_ctrl:u2|spi_rx_en_r ; 0.000        ; 0.372      ; 1.304      ;
+-------+---------------------+-------------------------------------------+--------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'led_ctrl:u1|time_cnt[0]'                                                                                ;
+-------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+
; 0.753 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.266      ; 1.123      ;
; 0.762 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.266      ; 1.132      ;
; 0.821 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.266      ; 1.191      ;
; 0.858 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.266      ; 1.228      ;
; 0.872 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.266      ; 1.242      ;
; 0.919 ; rst_n:u0|rst_cnt[6] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.266      ; 1.289      ;
; 0.928 ; rst_n:u0|rst_cnt[1] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.266      ; 1.298      ;
; 0.931 ; rst_n:u0|rst_cnt[0] ; led_ctrl:u1|fpga_led_r ; clk_25m      ; led_ctrl:u1|time_cnt[0] ; 0.000        ; 0.266      ; 1.301      ;
+-------+---------------------+------------------------+--------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_25m'                                                                                      ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.817 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.937      ;
; 0.844 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.964      ;
; 0.872 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.019     ; 0.937      ;
; 0.899 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.019     ; 0.964      ;
; 0.903 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 1.023      ;
; 0.940 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 1.060      ;
; 0.954 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 1.074      ;
; 0.958 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.019     ; 1.023      ;
; 0.988 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 1.108      ;
; 0.995 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.019     ; 1.060      ;
; 1.009 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.019     ; 1.074      ;
; 1.010 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 1.130      ;
; 1.013 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|cs_start1    ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 1.133      ;
; 1.043 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.019     ; 1.108      ;
; 1.065 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.019     ; 1.130      ;
; 1.068 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|cs_start2    ; clk_25m      ; clk_25m     ; 0.000        ; -0.019     ; 1.133      ;
; 1.071 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.041      ; 1.196      ;
; 1.076 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.041      ; 1.201      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.098 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.221      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.103 ; rst_n:u0|rst_cnt[5] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.226      ;
; 1.130 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.041      ; 1.255      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.157 ; rst_n:u0|rst_cnt[2] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.280      ;
; 1.167 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.041      ; 1.292      ;
; 1.181 ; rst_n:u0|rst_cnt[3] ; led_ctrl:u1|time_cnt[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.041      ; 1.306      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[1]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[2]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[3]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[4]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[5]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[6]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[7]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[8]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[9]  ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[10] ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[11] ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[12] ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[13] ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[14] ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.190 ; rst_n:u0|rst_cnt[4] ; led_ctrl:u1|time_cnt[15] ; clk_25m      ; clk_25m     ; 0.000        ; -0.074     ; 1.200      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[24] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[25] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[26] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[27] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[28] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[29] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[30] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
; 1.194 ; rst_n:u0|rst_cnt[7] ; led_ctrl:u1|time_cnt[31] ; clk_25m      ; clk_25m     ; 0.000        ; 0.039      ; 1.317      ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_clk'                                                                                           ;
+-------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.830 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.201      ;
; 0.832 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.203      ;
; 0.839 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.210      ;
; 0.841 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.212      ;
; 0.888 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.259      ;
; 0.897 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.268      ;
; 0.926 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.297      ;
; 0.935 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.306      ;
; 0.939 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.310      ;
; 0.946 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.212      ;
; 0.946 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.212      ;
; 0.946 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.212      ;
; 0.946 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.212      ;
; 0.948 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.319      ;
; 0.948 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.214      ;
; 0.948 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.214      ;
; 0.948 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.214      ;
; 0.948 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.214      ;
; 0.987 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.358      ;
; 0.995 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.366      ;
; 0.996 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.367      ;
; 0.998 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[4]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.369      ;
; 1.004 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.375      ;
; 1.004 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.270      ;
; 1.004 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.270      ;
; 1.004 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.270      ;
; 1.004 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.270      ;
; 1.007 ; rst_n:u0|rst_cnt[0] ; spi_ctrl:u2|data_in[0]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.247      ; 1.378      ;
; 1.040 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.210      ;
; 1.040 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.210      ;
; 1.040 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.210      ;
; 1.040 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.210      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.213      ;
; 1.042 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.212      ;
; 1.042 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.212      ;
; 1.042 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.212      ;
; 1.042 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.212      ;
; 1.042 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.308      ;
; 1.042 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.308      ;
; 1.042 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.308      ;
; 1.042 ; rst_n:u0|rst_cnt[7] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.308      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.044 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.215      ;
; 1.055 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.321      ;
; 1.055 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.321      ;
; 1.055 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.321      ;
; 1.055 ; rst_n:u0|rst_cnt[3] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.321      ;
; 1.098 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[1]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.268      ;
; 1.098 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[2]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.268      ;
; 1.098 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[6]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.268      ;
; 1.098 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|spi_rx_en_r       ; clk_25m      ; spi_clk     ; 0.000        ; 0.046      ; 1.268      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_state[0]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_state[1]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_state[2]  ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[3]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[4] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|data_in[5]        ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[7] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[5] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[6] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[3] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[1] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[2] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.100 ; rst_n:u0|rst_cnt[2] ; spi_ctrl:u2|receive_byte_r[0] ; clk_25m      ; spi_clk     ; 0.000        ; 0.047      ; 1.271      ;
; 1.103 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.369      ;
; 1.103 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[6]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.369      ;
; 1.103 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[7]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.369      ;
; 1.103 ; rst_n:u0|rst_cnt[6] ; spi_ctrl:u2|data_out[5]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.369      ;
; 1.107 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.445      ; 1.176      ;
; 1.107 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.445      ; 1.176      ;
; 1.107 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.445      ; 1.176      ;
; 1.107 ; rst_n:u0|rst_cnt[5] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.445      ; 1.176      ;
; 1.111 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[3]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.445      ; 1.180      ;
; 1.111 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[1]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.445      ; 1.180      ;
; 1.111 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[0]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.445      ; 1.180      ;
; 1.111 ; rst_n:u0|rst_cnt[4] ; spi_ctrl:u2|data_out[4]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.445      ; 1.180      ;
; 1.111 ; rst_n:u0|rst_cnt[1] ; spi_ctrl:u2|data_out[2]       ; clk_25m      ; spi_clk     ; -0.500       ; 0.642      ; 1.377      ;
+-------+---------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_ctrl:u2|cs_start1'                                                                               ;
+-------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+
; 1.865 ; rst_n:u0|rst_cnt[5] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.458     ; 1.011      ;
; 1.886 ; rst_n:u0|rst_cnt[4] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.458     ; 1.032      ;
; 1.945 ; rst_n:u0|rst_cnt[2] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.458     ; 1.091      ;
; 1.982 ; rst_n:u0|rst_cnt[7] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.458     ; 1.128      ;
; 1.996 ; rst_n:u0|rst_cnt[3] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.458     ; 1.142      ;
; 2.036 ; rst_n:u0|rst_cnt[6] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.458     ; 1.182      ;
; 2.052 ; rst_n:u0|rst_cnt[1] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.458     ; 1.198      ;
; 2.055 ; rst_n:u0|rst_cnt[0] ; spi_memory:u3|error_r ; clk_25m      ; spi_ctrl:u2|cs_start1 ; -0.500       ; -0.458     ; 1.201      ;
+-------+---------------------+-----------------------+--------------+-----------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Clock                    ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -5.773   ; 0.089 ; -3.678   ; 0.466   ; -3.201              ;
;  clk_25m                 ; -5.598   ; 0.274 ; -2.894   ; 0.817   ; -3.000              ;
;  led_ctrl:u1|time_cnt[0] ; 0.114    ; 0.208 ; -1.670   ; 0.753   ; -1.487              ;
;  spi_clk                 ; -5.771   ; 0.185 ; -3.122   ; 0.830   ; -3.000              ;
;  spi_ctrl:u2|cs_start1   ; -4.709   ; 0.201 ; -3.678   ; 1.865   ; -1.487              ;
;  spi_ctrl:u2|spi_rx_en_r ; -5.773   ; 0.156 ; -2.173   ; 0.646   ; -3.201              ;
;  spi_ctrl:u2|spi_tx_en_r ; -2.152   ; 0.089 ; -1.217   ; 0.466   ; -3.201              ;
; Design-wide TNS          ; -606.586 ; 0.0   ; -257.352 ; 0.0     ; -288.236            ;
;  clk_25m                 ; -186.219 ; 0.000 ; -94.102  ; 0.000   ; -65.454             ;
;  led_ctrl:u1|time_cnt[0] ; 0.000    ; 0.000 ; -1.670   ; 0.000   ; -1.487              ;
;  spi_clk                 ; -68.820  ; 0.000 ; -85.433  ; 0.000   ; -50.584             ;
;  spi_ctrl:u2|cs_start1   ; -4.709   ; 0.000 ; -3.678   ; 0.000   ; -1.487              ;
;  spi_ctrl:u2|spi_rx_en_r ; -336.569 ; 0.000 ; -66.384  ; 0.000   ; -153.842            ;
;  spi_ctrl:u2|spi_tx_en_r ; -10.269  ; 0.000 ; -6.085   ; 0.000   ; -15.382             ;
+--------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin      ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; spi_miso ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fpga_led ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; spi_cs   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_clk  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_25m  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_mosi ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spi_miso ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; fpga_led ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spi_miso ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; fpga_led ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spi_miso ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fpga_led ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clk_25m                 ; clk_25m                 ; 1532     ; 0        ; 0        ; 0        ;
; led_ctrl:u1|time_cnt[0] ; clk_25m                 ; 64       ; 64       ; 0        ; 0        ;
; spi_ctrl:u2|cs_start1   ; clk_25m                 ; 1        ; 1        ; 0        ; 0        ;
; led_ctrl:u1|time_cnt[0] ; led_ctrl:u1|time_cnt[0] ; 1        ; 0        ; 0        ; 0        ;
; clk_25m                 ; spi_clk                 ; 0        ; 0        ; 8        ; 0        ;
; spi_clk                 ; spi_clk                 ; 46       ; 0        ; 0        ; 49       ;
; spi_ctrl:u2|spi_rx_en_r ; spi_clk                 ; 1        ; 1        ; 24       ; 0        ;
; spi_ctrl:u2|spi_tx_en_r ; spi_clk                 ; 0        ; 0        ; 10       ; 1        ;
; spi_clk                 ; spi_ctrl:u2|cs_start1   ; 0        ; 0        ; 8        ; 0        ;
; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|cs_start1   ; 0        ; 0        ; 0        ; 1        ;
; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1   ; 0        ; 0        ; 11       ; 0        ;
; clk_25m                 ; spi_ctrl:u2|spi_rx_en_r ; 440      ; 0        ; 0        ; 0        ;
; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 156      ; 0        ; 0        ; 0        ;
; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 5109     ; 0        ; 0        ; 0        ;
; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 48       ; 0        ; 0        ; 0        ;
; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|spi_tx_en_r ; 0        ; 2        ; 0        ; 0        ;
; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 14       ; 0        ; 0        ; 0        ;
; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 28       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clk_25m                 ; clk_25m                 ; 1532     ; 0        ; 0        ; 0        ;
; led_ctrl:u1|time_cnt[0] ; clk_25m                 ; 64       ; 64       ; 0        ; 0        ;
; spi_ctrl:u2|cs_start1   ; clk_25m                 ; 1        ; 1        ; 0        ; 0        ;
; led_ctrl:u1|time_cnt[0] ; led_ctrl:u1|time_cnt[0] ; 1        ; 0        ; 0        ; 0        ;
; clk_25m                 ; spi_clk                 ; 0        ; 0        ; 8        ; 0        ;
; spi_clk                 ; spi_clk                 ; 46       ; 0        ; 0        ; 49       ;
; spi_ctrl:u2|spi_rx_en_r ; spi_clk                 ; 1        ; 1        ; 24       ; 0        ;
; spi_ctrl:u2|spi_tx_en_r ; spi_clk                 ; 0        ; 0        ; 10       ; 1        ;
; spi_clk                 ; spi_ctrl:u2|cs_start1   ; 0        ; 0        ; 8        ; 0        ;
; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|cs_start1   ; 0        ; 0        ; 0        ; 1        ;
; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|cs_start1   ; 0        ; 0        ; 11       ; 0        ;
; clk_25m                 ; spi_ctrl:u2|spi_rx_en_r ; 440      ; 0        ; 0        ; 0        ;
; spi_clk                 ; spi_ctrl:u2|spi_rx_en_r ; 156      ; 0        ; 0        ; 0        ;
; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; 5109     ; 0        ; 0        ; 0        ;
; spi_clk                 ; spi_ctrl:u2|spi_tx_en_r ; 48       ; 0        ; 0        ; 0        ;
; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|spi_tx_en_r ; 0        ; 2        ; 0        ; 0        ;
; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 14       ; 0        ; 0        ; 0        ;
; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; 28       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Recovery Transfers                                                               ;
+------------+-------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------+----------+----------+----------+----------+
; clk_25m    ; clk_25m                 ; 272      ; 0        ; 0        ; 0        ;
; clk_25m    ; led_ctrl:u1|time_cnt[0] ; 8        ; 0        ; 0        ; 0        ;
; clk_25m    ; spi_clk                 ; 152      ; 0        ; 96       ; 0        ;
; clk_25m    ; spi_ctrl:u2|cs_start1   ; 0        ; 0        ; 8        ; 0        ;
; clk_25m    ; spi_ctrl:u2|spi_rx_en_r ; 272      ; 0        ; 0        ; 0        ;
; clk_25m    ; spi_ctrl:u2|spi_tx_en_r ; 40       ; 0        ; 0        ; 0        ;
+------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Removal Transfers                                                                ;
+------------+-------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------+----------+----------+----------+----------+
; clk_25m    ; clk_25m                 ; 272      ; 0        ; 0        ; 0        ;
; clk_25m    ; led_ctrl:u1|time_cnt[0] ; 8        ; 0        ; 0        ; 0        ;
; clk_25m    ; spi_clk                 ; 152      ; 0        ; 96       ; 0        ;
; clk_25m    ; spi_ctrl:u2|cs_start1   ; 0        ; 0        ; 8        ; 0        ;
; clk_25m    ; spi_ctrl:u2|spi_rx_en_r ; 272      ; 0        ; 0        ; 0        ;
; clk_25m    ; spi_ctrl:u2|spi_tx_en_r ; 40       ; 0        ; 0        ; 0        ;
+------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 137   ; 137  ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; clk_25m                 ; clk_25m                 ; Base ; Constrained ;
; led_ctrl:u1|time_cnt[0] ; led_ctrl:u1|time_cnt[0] ; Base ; Constrained ;
; spi_clk                 ; spi_clk                 ; Base ; Constrained ;
; spi_ctrl:u2|cs_start1   ; spi_ctrl:u2|cs_start1   ; Base ; Constrained ;
; spi_ctrl:u2|spi_rx_en_r ; spi_ctrl:u2|spi_rx_en_r ; Base ; Constrained ;
; spi_ctrl:u2|spi_tx_en_r ; spi_ctrl:u2|spi_tx_en_r ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; spi_cs     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; fpga_led    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; spi_cs     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; fpga_led    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Wed Jun 24 20:39:59 2020
Info: Command: quartus_sta spi -c spi
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name spi_ctrl:u2|spi_rx_en_r spi_ctrl:u2|spi_rx_en_r
    Info (332105): create_clock -period 1.000 -name spi_clk spi_clk
    Info (332105): create_clock -period 1.000 -name clk_25m clk_25m
    Info (332105): create_clock -period 1.000 -name spi_ctrl:u2|spi_tx_en_r spi_ctrl:u2|spi_tx_en_r
    Info (332105): create_clock -period 1.000 -name spi_ctrl:u2|cs_start1 spi_ctrl:u2|cs_start1
    Info (332105): create_clock -period 1.000 -name led_ctrl:u1|time_cnt[0] led_ctrl:u1|time_cnt[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.773
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.773            -336.569 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):    -5.771             -68.820 spi_clk 
    Info (332119):    -5.598            -186.219 clk_25m 
    Info (332119):    -4.709              -4.709 spi_ctrl:u2|cs_start1 
    Info (332119):    -2.152             -10.269 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):     0.114               0.000 led_ctrl:u1|time_cnt[0] 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):     0.450               0.000 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):     0.453               0.000 spi_clk 
    Info (332119):     0.485               0.000 spi_ctrl:u2|cs_start1 
    Info (332119):     0.497               0.000 led_ctrl:u1|time_cnt[0] 
    Info (332119):     0.708               0.000 clk_25m 
Info (332146): Worst-case recovery slack is -3.678
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.678              -3.678 spi_ctrl:u2|cs_start1 
    Info (332119):    -3.122             -85.433 spi_clk 
    Info (332119):    -2.894             -94.102 clk_25m 
    Info (332119):    -2.173             -66.384 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):    -1.670              -1.670 led_ctrl:u1|time_cnt[0] 
    Info (332119):    -1.217              -6.085 spi_ctrl:u2|spi_tx_en_r 
Info (332146): Worst-case removal slack is 0.912
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.912               0.000 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):     1.334               0.000 led_ctrl:u1|time_cnt[0] 
    Info (332119):     1.352               0.000 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):     1.868               0.000 spi_clk 
    Info (332119):     1.891               0.000 clk_25m 
    Info (332119):     3.475               0.000 spi_ctrl:u2|cs_start1 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -153.842 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):    -3.201             -15.324 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):    -3.000             -65.454 clk_25m 
    Info (332119):    -3.000             -50.584 spi_clk 
    Info (332119):    -1.487              -1.487 led_ctrl:u1|time_cnt[0] 
    Info (332119):    -1.487              -1.487 spi_ctrl:u2|cs_start1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.381             -62.838 spi_clk 
    Info (332119):    -5.345            -307.323 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):    -5.317            -174.858 clk_25m 
    Info (332119):    -4.416              -4.416 spi_ctrl:u2|cs_start1 
    Info (332119):    -1.910              -8.877 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):     0.208               0.000 led_ctrl:u1|time_cnt[0] 
Info (332146): Worst-case hold slack is 0.089
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.089               0.000 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):     0.401               0.000 spi_clk 
    Info (332119):     0.401               0.000 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):     0.430               0.000 spi_ctrl:u2|cs_start1 
    Info (332119):     0.445               0.000 led_ctrl:u1|time_cnt[0] 
    Info (332119):     0.637               0.000 clk_25m 
Info (332146): Worst-case recovery slack is -3.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.324              -3.324 spi_ctrl:u2|cs_start1 
    Info (332119):    -2.862             -77.252 spi_clk 
    Info (332119):    -2.587             -83.985 clk_25m 
    Info (332119):    -1.885             -56.992 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):    -1.379              -1.379 led_ctrl:u1|time_cnt[0] 
    Info (332119):    -0.960              -4.800 spi_ctrl:u2|spi_tx_en_r 
Info (332146): Worst-case removal slack is 0.746
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.746               0.000 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):     1.109               0.000 led_ctrl:u1|time_cnt[0] 
    Info (332119):     1.157               0.000 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):     1.691               0.000 spi_clk 
    Info (332119):     1.739               0.000 clk_25m 
    Info (332119):     3.208               0.000 spi_ctrl:u2|cs_start1 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -153.842 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):    -3.201             -15.382 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):    -3.000             -65.454 clk_25m 
    Info (332119):    -3.000             -50.584 spi_clk 
    Info (332119):    -1.487              -1.487 led_ctrl:u1|time_cnt[0] 
    Info (332119):    -1.487              -1.487 spi_ctrl:u2|cs_start1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.898
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.898             -59.499 clk_25m 
    Info (332119):    -1.881             -91.552 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):    -1.768              -1.768 spi_ctrl:u2|cs_start1 
    Info (332119):    -1.558             -14.183 spi_clk 
    Info (332119):    -0.414              -0.937 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):     0.626               0.000 led_ctrl:u1|time_cnt[0] 
Info (332146): Worst-case hold slack is 0.156
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.156               0.000 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):     0.167               0.000 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):     0.185               0.000 spi_clk 
    Info (332119):     0.201               0.000 spi_ctrl:u2|cs_start1 
    Info (332119):     0.208               0.000 led_ctrl:u1|time_cnt[0] 
    Info (332119):     0.274               0.000 clk_25m 
Info (332146): Worst-case recovery slack is -1.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.408              -1.408 spi_ctrl:u2|cs_start1 
    Info (332119):    -0.755             -20.313 spi_clk 
    Info (332119):    -0.736             -22.853 clk_25m 
    Info (332119):    -0.506             -13.360 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):    -0.327              -0.327 led_ctrl:u1|time_cnt[0] 
    Info (332119):    -0.066              -0.330 spi_ctrl:u2|spi_tx_en_r 
Info (332146): Worst-case removal slack is 0.466
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.466               0.000 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):     0.646               0.000 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):     0.753               0.000 led_ctrl:u1|time_cnt[0] 
    Info (332119):     0.817               0.000 clk_25m 
    Info (332119):     0.830               0.000 spi_clk 
    Info (332119):     1.865               0.000 spi_ctrl:u2|cs_start1 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.057 clk_25m 
    Info (332119):    -3.000             -37.694 spi_clk 
    Info (332119):    -1.000            -100.000 spi_ctrl:u2|spi_rx_en_r 
    Info (332119):    -1.000              -8.000 spi_ctrl:u2|spi_tx_en_r 
    Info (332119):    -1.000              -1.000 led_ctrl:u1|time_cnt[0] 
    Info (332119):    -1.000              -1.000 spi_ctrl:u2|cs_start1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 608 megabytes
    Info: Processing ended: Wed Jun 24 20:40:05 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


