TimeQuest Timing Analyzer report for small
Sun Apr 20 20:26:19 2014
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; small                                                          ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16F484C6                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 95.47 MHz ; 95.47 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -9.475 ; -1076.297          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.338 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -181.522                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                       ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.475 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.082     ; 10.388     ;
; -9.473 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.082     ; 10.386     ;
; -9.469 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 10.399     ;
; -9.456 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.373     ;
; -9.454 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.371     ;
; -9.450 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.384     ;
; -9.438 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.349     ;
; -9.436 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.347     ;
; -9.435 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.342     ;
; -9.432 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 10.360     ;
; -9.416 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 10.327     ;
; -9.398 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 10.303     ;
; -9.384 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.082     ; 10.297     ;
; -9.382 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.082     ; 10.295     ;
; -9.378 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 10.308     ;
; -9.367 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.082     ; 10.280     ;
; -9.365 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.082     ; 10.278     ;
; -9.361 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 10.291     ;
; -9.344 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.251     ;
; -9.327 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.234     ;
; -9.222 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.155     ;
; -9.220 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.127     ;
; -9.218 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.151     ;
; -9.216 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.127     ;
; -9.214 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.125     ;
; -9.210 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 10.138     ;
; -9.203 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 10.140     ;
; -9.199 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 10.136     ;
; -9.197 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.108     ;
; -9.195 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.106     ;
; -9.191 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 10.119     ;
; -9.185 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 10.116     ;
; -9.184 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 10.089     ;
; -9.181 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 10.112     ;
; -9.176 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 10.081     ;
; -9.157 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 10.062     ;
; -9.131 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.064     ;
; -9.127 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.060     ;
; -9.124 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.031     ;
; -9.114 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.047     ;
; -9.113 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.020     ;
; -9.110 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.043     ;
; -9.108 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 10.042     ;
; -9.078 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.059     ; 10.014     ;
; -9.059 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 9.999      ;
; -9.050 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.062     ; 9.983      ;
; -9.042 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 9.955      ;
; -9.037 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 9.948      ;
; -9.031 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.058     ; 9.968      ;
; -9.018 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.944      ;
; -9.016 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.942      ;
; -9.013 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.064     ; 9.944      ;
; -8.989 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.925      ;
; -8.982 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 9.917      ;
; -8.978 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 9.898      ;
; -8.967 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 9.888      ;
; -8.964 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.380     ; 9.579      ;
; -8.963 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.894      ;
; -8.961 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.059     ; 9.897      ;
; -8.959 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[7]                                    ; clk          ; clk         ; 1.000        ; -0.060     ; 9.894      ;
; -8.959 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.890      ;
; -8.959 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.062     ; 9.892      ;
; -8.953 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.887      ;
; -8.946 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 9.879      ;
; -8.944 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.875      ;
; -8.943 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 9.877      ;
; -8.943 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 9.848      ;
; -8.942 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.062     ; 9.875      ;
; -8.941 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 9.875      ;
; -8.940 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.871      ;
; -8.933 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.387     ; 9.541      ;
; -8.931 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.059     ; 9.867      ;
; -8.925 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 9.859      ;
; -8.923 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[7]                                    ; clk          ; clk         ; 1.000        ; -0.062     ; 9.856      ;
; -8.921 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2]                                                                ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 9.854      ;
; -8.911 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.842      ;
; -8.910 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.064     ; 9.841      ;
; -8.909 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.374     ; 9.530      ;
; -8.907 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.374     ; 9.528      ;
; -8.907 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.838      ;
; -8.906 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[3]                                    ; clk          ; clk         ; 1.000        ; -0.064     ; 9.837      ;
; -8.903 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 9.831      ;
; -8.894 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 9.828      ;
; -8.893 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.829      ;
; -8.891 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 9.796      ;
; -8.886 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 9.821      ;
; -8.882 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.818      ;
; -8.881 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.814      ;
; -8.880 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 9.813      ;
; -8.877 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.810      ;
; -8.876 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[3]                                    ; clk          ; clk         ; 1.000        ; -0.062     ; 9.809      ;
; -8.875 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 9.810      ;
; -8.869 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.380     ; 9.484      ;
; -8.865 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.059     ; 9.801      ;
; -8.863 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[7]                                    ; clk          ; clk         ; 1.000        ; -0.060     ; 9.798      ;
; -8.862 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.799      ;
; -8.861 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.058     ; 9.798      ;
; -8.858 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.795      ;
; -8.857 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[3]                                    ; clk          ; clk         ; 1.000        ; -0.058     ; 9.794      ;
; -8.854 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.059     ; 9.790      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                         ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                           ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                  ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                      ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.340 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.577      ;
; 0.354 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.372 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.610      ;
; 0.389 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.627      ;
; 0.393 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.631      ;
; 0.488 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.727      ;
; 0.497 ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.505 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.743      ;
; 0.506 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.744      ;
; 0.514 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.752      ;
; 0.526 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.765      ;
; 0.533 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.554 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.556 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.564 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.803      ;
; 0.576 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.815      ;
; 0.611 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.849      ;
; 0.626 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[5]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[5]                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.864      ;
; 0.627 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[4]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[4]                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.865      ;
; 0.627 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[2]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[2]                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.865      ;
; 0.628 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[6]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.866      ;
; 0.628 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[3]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[3]                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.866      ;
; 0.628 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[1]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[1]                                                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.866      ;
; 0.628 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.866      ;
; 0.629 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.867      ;
; 0.635 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.874      ;
; 0.724 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.962      ;
; 0.754 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.992      ;
; 0.772 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.010      ;
; 0.821 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.059      ;
; 0.829 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.845 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                               ; clk          ; clk         ; 0.000        ; 0.083      ; 1.105      ;
; 0.855 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.093      ;
; 0.857 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl3                                            ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.095      ;
; 0.860 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.060      ; 1.097      ;
; 0.867 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.105      ;
; 0.891 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.129      ;
; 0.900 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.138      ;
; 0.910 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.148      ;
; 0.914 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.152      ;
; 0.919 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.179      ;
; 0.943 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                                                                          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.185      ;
; 0.950 ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.188      ;
; 0.956 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.195      ;
; 0.962 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[6]                    ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.379      ; 1.548      ;
; 0.968 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.201      ;
; 0.976 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                             ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.214      ;
; 0.980 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[4]                    ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.379      ; 1.566      ;
; 0.988 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.223      ;
; 1.006 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.245      ;
; 1.024 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.262      ;
; 1.027 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.265      ;
; 1.049 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.287      ;
; 1.050 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]                            ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.631      ;
; 1.051 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[7]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[7]                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 1.286      ;
; 1.064 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[0]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[0]                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 1.299      ;
; 1.074 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_ai                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.309      ;
; 1.082 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[5]                            ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.670      ;
; 1.084 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.322      ;
; 1.091 ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[4]                                                             ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[4]                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 1.336      ;
; 1.099 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.349      ;
; 1.105 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.361      ;
; 1.108 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.346      ;
; 1.111 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.362      ;
; 1.116 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.354      ;
; 1.121 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.362      ;
; 1.128 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.060      ; 1.365      ;
; 1.137 ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[6]                                                             ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 1.382      ;
; 1.138 ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[0]                                                             ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[0]                                                                ; clk          ; clk         ; 0.000        ; 0.067      ; 1.382      ;
; 1.143 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.382      ;
; 1.149 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[3]                    ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.379      ; 1.735      ;
; 1.155 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.418      ;
; 1.175 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.418      ;
; 1.176 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.414      ;
; 1.177 ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                   ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 1.766      ;
; 1.188 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                           ; clk          ; clk         ; 0.000        ; 0.058      ; 1.423      ;
; 1.202 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.059      ; 1.438      ;
; 1.204 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.086      ; 1.467      ;
; 1.223 ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.463      ;
; 1.234 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.068      ; 1.479      ;
; 1.235 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.472      ;
; 1.236 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                     ; clk          ; clk         ; 0.000        ; 0.052      ; 1.465      ;
; 1.237 ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.478      ;
+-------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.AND_D                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.CLEAR_C                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.COMPARE                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl3                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_AFROMX                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_DATA                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OR_R                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RL_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RR_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SET_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SLL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SRL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SUB_B                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.XOR_R                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_ai                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7]                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 2.113 ; 2.576 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 1.569 ; 1.968 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 2.113 ; 2.576 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 1.750 ; 2.181 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 1.686 ; 2.083 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 1.812 ; 2.226 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 1.475 ; 1.851 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 1.739 ; 2.187 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 1.721 ; 2.174 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 2.381 ; 2.895 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 2.209 ; 2.762 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 1.959 ; 2.434 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 1.939 ; 2.403 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 2.264 ; 2.780 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 2.237 ; 2.722 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 2.348 ; 2.884 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 2.381 ; 2.895 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 2.349 ; 2.869 ; Rise       ; clk             ;
; rst       ; clk        ; 4.154 ; 4.653 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -1.108 ; -1.465 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -1.199 ; -1.577 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -1.721 ; -2.160 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -1.384 ; -1.803 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -1.323 ; -1.709 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -1.432 ; -1.825 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -1.108 ; -1.465 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -1.362 ; -1.787 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -1.346 ; -1.775 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -1.561 ; -2.015 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -1.822 ; -2.361 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -1.581 ; -2.045 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -1.561 ; -2.015 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -1.874 ; -2.376 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -1.848 ; -2.321 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -1.954 ; -2.477 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.988 ; -2.488 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -1.956 ; -2.463 ; Rise       ; clk             ;
; rst       ; clk        ; -2.188 ; -2.640 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 7.365 ; 7.420 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 7.365 ; 7.420 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 7.355 ; 7.293 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 7.104 ; 7.068 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 7.190 ; 7.096 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 7.269 ; 7.172 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 6.842 ; 6.926 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 7.160 ; 7.137 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 8.411 ; 8.466 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 8.411 ; 8.466 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 7.737 ; 7.671 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 7.856 ; 7.729 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 7.867 ; 7.862 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 7.765 ; 7.759 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 7.264 ; 7.302 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 7.835 ; 7.851 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 7.520 ; 7.616 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.862 ; 6.941 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 7.125 ; 7.067 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 7.237 ; 7.163 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 7.109 ; 7.108 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 7.173 ; 7.124 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 7.520 ; 7.616 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.674 ; 6.604 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 8.668 ; 8.725 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 7.941 ; 7.955 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 8.668 ; 8.725 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 8.380 ; 8.371 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 8.135 ; 8.080 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 8.228 ; 8.102 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 8.395 ; 8.349 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 8.448 ; 8.392 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 5.899 ; 5.835 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 6.644 ; 6.598 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 6.567 ; 6.548 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 6.441 ; 6.295 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 6.440 ; 6.392 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 5.899 ; 5.835 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 6.169 ; 6.157 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 6.391 ; 6.359 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 6.016 ; 6.061 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 7.008 ; 7.116 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 6.633 ; 6.579 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 6.747 ; 6.686 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 6.594 ; 6.514 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 6.427 ; 6.470 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 6.016 ; 6.061 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 6.528 ; 6.521 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 6.147 ; 6.076 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.284 ; 6.347 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.550 ; 6.514 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 6.690 ; 6.685 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 6.568 ; 6.562 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 6.691 ; 6.578 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 7.009 ; 7.032 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.147 ; 6.076 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 6.307 ; 6.256 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 6.473 ; 6.523 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 6.711 ; 6.721 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 6.671 ; 6.539 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 6.307 ; 6.256 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 6.402 ; 6.332 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 6.562 ; 6.525 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 6.612 ; 6.562 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.84 MHz ; 105.84 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.448 ; -952.898          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.292 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -181.522                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                       ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.448 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.074     ; 9.369      ;
; -8.446 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.074     ; 9.367      ;
; -8.442 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 9.379      ;
; -8.440 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.360      ;
; -8.438 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.358      ;
; -8.434 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.370      ;
; -8.421 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.074     ; 9.342      ;
; -8.419 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.074     ; 9.340      ;
; -8.418 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 9.335      ;
; -8.415 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 9.352      ;
; -8.410 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.334      ;
; -8.410 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 9.326      ;
; -8.408 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.332      ;
; -8.404 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 9.344      ;
; -8.391 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 9.308      ;
; -8.380 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 9.300      ;
; -8.374 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.074     ; 9.295      ;
; -8.372 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.074     ; 9.293      ;
; -8.368 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 9.305      ;
; -8.344 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 9.261      ;
; -8.235 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 9.152      ;
; -8.225 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.145      ;
; -8.223 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.143      ;
; -8.221 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.161      ;
; -8.219 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.155      ;
; -8.217 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.157      ;
; -8.213 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 9.152      ;
; -8.209 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 9.148      ;
; -8.195 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.115      ;
; -8.195 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 9.111      ;
; -8.194 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.134      ;
; -8.193 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.113      ;
; -8.190 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.130      ;
; -8.189 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.125      ;
; -8.183 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.126      ;
; -8.179 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.122      ;
; -8.176 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 9.092      ;
; -8.165 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 9.081      ;
; -8.147 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.087      ;
; -8.143 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.083      ;
; -8.123 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 9.040      ;
; -8.122 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 9.039      ;
; -8.111 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 9.034      ;
; -8.093 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 9.034      ;
; -8.091 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 9.024      ;
; -8.089 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 9.022      ;
; -8.074 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 8.994      ;
; -8.068 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.053     ; 9.010      ;
; -8.062 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 9.004      ;
; -8.061 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 8.990      ;
; -8.046 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 8.988      ;
; -8.041 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.055     ; 8.981      ;
; -8.033 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.056     ; 8.972      ;
; -8.030 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.050     ; 8.975      ;
; -8.025 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 8.967      ;
; -8.023 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[7]                                    ; clk          ; clk         ; 1.000        ; -0.053     ; 8.965      ;
; -8.014 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.944      ;
; -8.014 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.055     ; 8.954      ;
; -8.003 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.944      ;
; -8.003 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.052     ; 8.946      ;
; -7.998 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 8.937      ;
; -7.994 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 8.934      ;
; -7.994 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 8.933      ;
; -7.992 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 8.932      ;
; -7.987 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 8.928      ;
; -7.980 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.340     ; 8.635      ;
; -7.980 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.346     ; 8.629      ;
; -7.968 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 8.907      ;
; -7.967 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.055     ; 8.907      ;
; -7.966 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 8.907      ;
; -7.964 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.900      ;
; -7.964 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 8.903      ;
; -7.964 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[7]                                    ; clk          ; clk         ; 1.000        ; -0.054     ; 8.905      ;
; -7.961 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 8.877      ;
; -7.960 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.336     ; 8.619      ;
; -7.958 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.336     ; 8.617      ;
; -7.950 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.892      ;
; -7.949 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.891      ;
; -7.934 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.933 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 8.875      ;
; -7.930 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.340     ; 8.585      ;
; -7.916 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 8.832      ;
; -7.913 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 8.854      ;
; -7.913 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 8.855      ;
; -7.912 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 8.854      ;
; -7.911 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.053     ; 8.853      ;
; -7.911 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[7]                                    ; clk          ; clk         ; 1.000        ; -0.053     ; 8.853      ;
; -7.910 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[7]                                    ; clk          ; clk         ; 1.000        ; -0.053     ; 8.852      ;
; -7.907 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2]                                                                ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 8.847      ;
; -7.906 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 8.845      ;
; -7.903 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 8.842      ;
; -7.901 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 8.840      ;
; -7.901 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.050     ; 8.846      ;
; -7.898 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[3]                                    ; clk          ; clk         ; 1.000        ; -0.056     ; 8.837      ;
; -7.890 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.816      ;
; -7.886 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.812      ;
; -7.885 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.050     ; 8.830      ;
; -7.881 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.821      ;
; -7.878 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.818      ;
; -7.876 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 8.816      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.292 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                  ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                      ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                         ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                           ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.328 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.547      ;
; 0.351 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.569      ;
; 0.354 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.573      ;
; 0.438 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.657      ;
; 0.447 ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.665      ;
; 0.453 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.671      ;
; 0.455 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.673      ;
; 0.459 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.677      ;
; 0.471 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.690      ;
; 0.476 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.494 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.495 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.498 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.503 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.721      ;
; 0.516 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.735      ;
; 0.544 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.762      ;
; 0.555 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[5]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[5]                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.774      ;
; 0.556 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.774      ;
; 0.556 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[4]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[4]                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.775      ;
; 0.557 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[6]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.776      ;
; 0.557 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[2]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[2]                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.775      ;
; 0.557 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.776      ;
; 0.558 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[3]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[3]                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.776      ;
; 0.558 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[1]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[1]                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.776      ;
; 0.578 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.796      ;
; 0.662 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.880      ;
; 0.664 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.882      ;
; 0.701 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.919      ;
; 0.746 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.984      ;
; 0.767 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                               ; clk          ; clk         ; 0.000        ; 0.075      ; 1.006      ;
; 0.771 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.989      ;
; 0.775 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl3                                            ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.994      ;
; 0.783 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.001      ;
; 0.788 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.053      ; 1.005      ;
; 0.804 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.022      ;
; 0.804 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.023      ;
; 0.806 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.024      ;
; 0.812 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.030      ;
; 0.829 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.075      ; 1.068      ;
; 0.854 ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.072      ;
; 0.859 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                                                                          ; clk          ; clk         ; 0.000        ; 0.058      ; 1.081      ;
; 0.862 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.081      ;
; 0.877 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                             ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.095      ;
; 0.881 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[6]                    ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.341      ; 1.411      ;
; 0.883 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.098      ;
; 0.899 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.115      ;
; 0.908 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[4]                    ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.341      ; 1.438      ;
; 0.910 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.128      ;
; 0.922 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[7]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[7]                                                                ; clk          ; clk         ; 0.000        ; 0.053      ; 1.139      ;
; 0.929 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.147      ;
; 0.930 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.149      ;
; 0.932 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.150      ;
; 0.937 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[0]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[0]                                                                ; clk          ; clk         ; 0.000        ; 0.052      ; 1.153      ;
; 0.968 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_ai                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.184      ;
; 0.976 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.194      ;
; 0.979 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]                            ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 1.504      ;
; 1.001 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.219      ;
; 1.006 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.241      ;
; 1.008 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.235      ;
; 1.011 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.229      ;
; 1.012 ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[4]                                                             ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[4]                                                               ; clk          ; clk         ; 0.000        ; 0.059      ; 1.235      ;
; 1.014 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.243      ;
; 1.016 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[5]                            ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 1.546      ;
; 1.024 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.244      ;
; 1.043 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.053      ; 1.260      ;
; 1.050 ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[6]                                                             ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.059      ; 1.273      ;
; 1.052 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 1.270      ;
; 1.054 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.294      ;
; 1.054 ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[0]                                                             ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[0]                                                                ; clk          ; clk         ; 0.000        ; 0.059      ; 1.277      ;
; 1.058 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[3]                    ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.340      ; 1.587      ;
; 1.067 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.285      ;
; 1.072 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                           ; clk          ; clk         ; 0.000        ; 0.052      ; 1.288      ;
; 1.078 ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                   ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 1.609      ;
; 1.081 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                      ; clk          ; clk         ; 0.000        ; 0.059      ; 1.304      ;
; 1.098 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.315      ;
; 1.100 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.076      ; 1.340      ;
; 1.123 ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.343      ;
; 1.125 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.343      ;
; 1.126 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.053      ; 1.343      ;
; 1.131 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.059      ; 1.354      ;
; 1.139 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                                                                     ; clk          ; clk         ; 0.000        ; 0.047      ; 1.350      ;
+-------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.AND_D                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.CLEAR_C                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.COMPARE                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl3                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_AFROMX                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_DATA                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OR_R                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RL_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RR_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SET_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SLL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SRL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SUB_B                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.XOR_R                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_ai                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7]                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 1.826 ; 2.202 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 1.325 ; 1.656 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.826 ; 2.202 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 1.490 ; 1.838 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 1.432 ; 1.756 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 1.551 ; 1.880 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 1.242 ; 1.541 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 1.486 ; 1.856 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 1.472 ; 1.837 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 2.080 ; 2.495 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.913 ; 2.365 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 1.688 ; 2.060 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 1.667 ; 2.044 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 1.965 ; 2.381 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 1.940 ; 2.330 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 2.052 ; 2.464 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 2.080 ; 2.495 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 2.046 ; 2.462 ; Rise       ; clk             ;
; rst       ; clk        ; 3.683 ; 4.106 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -0.919 ; -1.204 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -0.998 ; -1.315 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -1.479 ; -1.839 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -1.168 ; -1.506 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -1.112 ; -1.428 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -1.215 ; -1.530 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -0.919 ; -1.204 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -1.153 ; -1.507 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -1.140 ; -1.489 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -1.335 ; -1.702 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -1.572 ; -2.012 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -1.355 ; -1.718 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -1.335 ; -1.702 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -1.621 ; -2.026 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -1.596 ; -1.976 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -1.704 ; -2.105 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.731 ; -2.136 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -1.698 ; -2.104 ; Rise       ; clk             ;
; rst       ; clk        ; -1.914 ; -2.292 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 6.898 ; 6.959 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 6.843 ; 6.959 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 6.898 ; 6.783 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 6.666 ; 6.614 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 6.743 ; 6.647 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 6.814 ; 6.731 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 6.447 ; 6.439 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 6.718 ; 6.666 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 7.826 ; 7.930 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 7.826 ; 7.930 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 7.272 ; 7.144 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 7.383 ; 7.212 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 7.384 ; 7.318 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 7.280 ; 7.225 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 6.820 ; 6.804 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 7.351 ; 7.305 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 7.061 ; 7.118 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.428 ; 6.548 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.716 ; 6.572 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 6.805 ; 6.718 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 6.695 ; 6.636 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 6.757 ; 6.615 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 7.061 ; 7.118 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.290 ; 6.185 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 8.156 ; 8.140 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 7.418 ; 7.457 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 8.156 ; 8.140 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 7.897 ; 7.833 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 7.663 ; 7.559 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 7.737 ; 7.612 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 7.896 ; 7.794 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 7.939 ; 7.823 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 5.590 ; 5.506 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 6.207 ; 6.229 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 6.200 ; 6.130 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 6.081 ; 5.933 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 6.079 ; 6.023 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 5.590 ; 5.506 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 5.836 ; 5.758 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 6.036 ; 5.978 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 5.707 ; 5.693 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 6.568 ; 6.712 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 6.279 ; 6.163 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 6.386 ; 6.258 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 6.250 ; 6.115 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 6.090 ; 6.060 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 5.707 ; 5.693 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 6.184 ; 6.118 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 5.830 ; 5.717 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 5.906 ; 6.013 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.197 ; 6.074 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 6.328 ; 6.289 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 6.213 ; 6.152 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 6.322 ; 6.132 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 6.617 ; 6.599 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 5.830 ; 5.717 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 5.977 ; 5.879 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 6.110 ; 6.167 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 6.337 ; 6.294 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 6.302 ; 6.144 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 5.977 ; 5.879 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 6.051 ; 5.963 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 6.204 ; 6.111 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 6.246 ; 6.138 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.186 ; -544.081          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.167 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -187.955                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.186 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.128      ;
; -5.184 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.126      ;
; -5.180 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 6.132      ;
; -5.180 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.050     ; 6.117      ;
; -5.147 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 6.086      ;
; -5.145 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 6.084      ;
; -5.141 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.090      ;
; -5.141 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.075      ;
; -5.087 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 6.024      ;
; -5.086 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 6.025      ;
; -5.085 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 6.022      ;
; -5.084 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 6.023      ;
; -5.081 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.028      ;
; -5.081 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 6.013      ;
; -5.080 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.029      ;
; -5.080 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.014      ;
; -5.052 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 5.991      ;
; -5.050 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 5.989      ;
; -5.046 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.995      ;
; -5.046 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.980      ;
; -5.020 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.032     ; 5.975      ;
; -5.017 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.032     ; 5.972      ;
; -5.012 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 5.949      ;
; -5.010 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 5.947      ;
; -5.006 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.953      ;
; -5.006 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.938      ;
; -4.981 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.933      ;
; -4.978 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.930      ;
; -4.938 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.033     ; 5.892      ;
; -4.933 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 5.870      ;
; -4.931 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 5.868      ;
; -4.927 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.874      ;
; -4.927 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.859      ;
; -4.921 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.871      ;
; -4.920 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.872      ;
; -4.918 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.868      ;
; -4.917 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.869      ;
; -4.917 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.851      ;
; -4.899 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.036     ; 5.850      ;
; -4.886 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.838      ;
; -4.883 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.835      ;
; -4.882 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.030     ; 5.839      ;
; -4.859 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.796      ;
; -4.859 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.791      ;
; -4.846 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.796      ;
; -4.845 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.040     ; 5.792      ;
; -4.843 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.040     ; 5.790      ;
; -4.843 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.793      ;
; -4.843 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.033     ; 5.797      ;
; -4.839 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.781      ;
; -4.839 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.038     ; 5.788      ;
; -4.839 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.776      ;
; -4.838 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.036     ; 5.789      ;
; -4.827 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.769      ;
; -4.827 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.761      ;
; -4.824 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.758      ;
; -4.813 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.765      ;
; -4.811 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.763      ;
; -4.807 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.754      ;
; -4.804 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.036     ; 5.755      ;
; -4.784 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.716      ;
; -4.782 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.032     ; 5.737      ;
; -4.782 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.033     ; 5.736      ;
; -4.781 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.733      ;
; -4.779 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.711      ;
; -4.778 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.032     ; 5.733      ;
; -4.775 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.032     ; 5.730      ;
; -4.771 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[3]                                    ; clk          ; clk         ; 1.000        ; -0.032     ; 5.726      ;
; -4.767 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.717      ;
; -4.765 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 5.702      ;
; -4.764 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[2]                                    ; clk          ; clk         ; 1.000        ; -0.038     ; 5.713      ;
; -4.764 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.714      ;
; -4.763 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 5.700      ;
; -4.760 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 5.697      ;
; -4.759 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.706      ;
; -4.759 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.691      ;
; -4.758 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 5.695      ;
; -4.755 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.033     ; 5.709      ;
; -4.754 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.701      ;
; -4.754 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.686      ;
; -4.747 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[7]                                    ; clk          ; clk         ; 1.000        ; -0.033     ; 5.701      ;
; -4.747 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.681      ;
; -4.744 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.678      ;
; -4.743 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.695      ;
; -4.740 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.033     ; 5.694      ;
; -4.739 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.691      ;
; -4.736 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.688      ;
; -4.732 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.033     ; 5.686      ;
; -4.732 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[3]                                    ; clk          ; clk         ; 1.000        ; -0.035     ; 5.684      ;
; -4.728 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 5.667      ;
; -4.726 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 5.665      ;
; -4.725 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 5.664      ;
; -4.723 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.048     ; 5.662      ;
; -4.722 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.671      ;
; -4.722 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.656      ;
; -4.721 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.653      ;
; -4.719 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.668      ;
; -4.719 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.653      ;
; -4.719 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.651      ;
; -4.714 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.646      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                         ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                           ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                  ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                      ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.175 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.191 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.330      ;
; 0.194 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.198 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.337      ;
; 0.248 ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.252 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.253 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.392      ;
; 0.254 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.259 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.398      ;
; 0.266 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.406      ;
; 0.271 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.410      ;
; 0.286 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.287 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.288 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.292 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.298 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.319 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.319 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[4]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[4]                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.319 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[5]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[5]                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.319 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[6]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.319 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[2]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[2]                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.319 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[3]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[3]                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.321 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[1]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[1]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.460      ;
; 0.321 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.460      ;
; 0.325 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.373 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.512      ;
; 0.384 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.523      ;
; 0.400 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.539      ;
; 0.417 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.556      ;
; 0.431 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.570      ;
; 0.437 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.591      ;
; 0.441 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ; clk          ; clk         ; 0.000        ; 0.034      ; 0.579      ;
; 0.445 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.446 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl3                                            ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.451 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.465 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.604      ;
; 0.474 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.613      ;
; 0.478 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.632      ;
; 0.486 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[6]                    ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.829      ;
; 0.488 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.627      ;
; 0.488 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                                                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.631      ;
; 0.492 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.499 ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.500 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[4]                    ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.843      ;
; 0.501 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.512 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                             ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.516 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.653      ;
; 0.518 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.653      ;
; 0.526 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.665      ;
; 0.528 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.668      ;
; 0.533 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.672      ;
; 0.549 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[7]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[7]                                                                ; clk          ; clk         ; 0.000        ; 0.033      ; 0.686      ;
; 0.551 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[0]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[0]                                                                ; clk          ; clk         ; 0.000        ; 0.033      ; 0.688      ;
; 0.554 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]                            ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.216      ; 0.894      ;
; 0.556 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[3]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.695      ;
; 0.558 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[5]                            ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.903      ;
; 0.570 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_ai                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.707      ;
; 0.570 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.574 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.715      ;
; 0.581 ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[4]                                                             ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[4]                                                               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.724      ;
; 0.582 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.721      ;
; 0.583 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.722      ;
; 0.583 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.033      ; 0.720      ;
; 0.586 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                            ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.587 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[3]                    ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.930      ;
; 0.592 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.741      ;
; 0.593 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                           ; clk          ; clk         ; 0.000        ; 0.046      ; 0.743      ;
; 0.593 ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[0]                                                             ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[0]                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.737      ;
; 0.596 ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                   ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_ojj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.941      ;
; 0.599 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.748      ;
; 0.599 ; small:U_small|cpu:U_CPU|reg:U_reg|data_out[6]                                                             ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT3|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.742      ;
; 0.608 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.747      ;
; 0.614 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ; clk          ; clk         ; 0.000        ; 0.052      ; 0.770      ;
; 0.624 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.760      ;
; 0.624 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.766      ;
; 0.629 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.767      ;
; 0.640 ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.780      ;
; 0.643 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.052      ; 0.799      ;
; 0.655 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.793      ;
; 0.656 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                                                                     ; clk          ; clk         ; 0.000        ; 0.025      ; 0.785      ;
; 0.656 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.801      ;
; 0.659 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.798      ;
+-------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|load                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.AND_D                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.CLEAR_C                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.COMPARE                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_ACCU                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_X                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ACCU                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl3                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_X                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_AFROMX                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_DATA                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OR_R                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RL_C                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RR_C                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SET_C                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SLL_L                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SRL_L                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SUB_B                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.XOR_R                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_ai                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 1.199 ; 1.854 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 0.861 ; 1.444 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.199 ; 1.854 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 0.964 ; 1.545 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 0.921 ; 1.488 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 1.011 ; 1.609 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 0.788 ; 1.356 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 0.975 ; 1.596 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 0.981 ; 1.587 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 1.357 ; 2.023 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.284 ; 1.943 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 1.095 ; 1.710 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 1.068 ; 1.693 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 1.283 ; 1.940 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 1.240 ; 1.886 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 1.325 ; 1.991 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 1.357 ; 2.023 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 1.346 ; 2.005 ; Rise       ; clk             ;
; rst       ; clk        ; 2.394 ; 3.072 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -0.581 ; -1.136 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -0.651 ; -1.221 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -0.975 ; -1.615 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -0.755 ; -1.330 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -0.714 ; -1.276 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -0.795 ; -1.379 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -0.581 ; -1.136 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -0.761 ; -1.367 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -0.767 ; -1.359 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -0.857 ; -1.472 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -1.066 ; -1.713 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -0.883 ; -1.488 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -0.857 ; -1.472 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -1.063 ; -1.709 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -1.022 ; -1.657 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -1.103 ; -1.758 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.136 ; -1.789 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -1.125 ; -1.772 ; Rise       ; clk             ;
; rst       ; clk        ; -1.249 ; -1.871 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 4.443 ; 4.388 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 4.443 ; 4.388 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 4.315 ; 4.369 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 4.216 ; 4.294 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 4.241 ; 4.309 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 4.314 ; 4.338 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 3.997 ; 4.158 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 4.237 ; 4.325 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 5.104 ; 4.943 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 5.104 ; 4.943 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 4.557 ; 4.648 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 4.635 ; 4.638 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 4.630 ; 4.745 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 4.641 ; 4.712 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 4.284 ; 4.375 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 4.653 ; 4.758 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 4.480 ; 4.686 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 4.137 ; 4.077 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 4.185 ; 4.245 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 4.257 ; 4.338 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 4.200 ; 4.305 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 4.218 ; 4.280 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 4.480 ; 4.686 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 3.908 ; 3.946 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 5.107 ; 5.378 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 4.838 ; 4.714 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 5.107 ; 5.378 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 4.888 ; 5.131 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 4.863 ; 4.922 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 4.916 ; 4.824 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 5.037 ; 5.106 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 5.040 ; 5.114 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 3.475 ; 3.526 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 3.996 ; 3.880 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 3.834 ; 3.910 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 3.806 ; 3.819 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 3.776 ; 3.871 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 3.475 ; 3.526 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 3.626 ; 3.687 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 3.760 ; 3.844 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 3.532 ; 3.636 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 4.272 ; 4.136 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 3.894 ; 3.993 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 3.970 ; 4.072 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 3.868 ; 3.945 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 3.838 ; 3.944 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 3.532 ; 3.636 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 3.871 ; 3.969 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 3.598 ; 3.647 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 3.808 ; 3.729 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 3.849 ; 3.929 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 3.940 ; 4.068 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 3.879 ; 3.990 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 3.937 ; 3.967 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 4.182 ; 4.344 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 3.598 ; 3.647 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 3.704 ; 3.762 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 3.944 ; 3.834 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 4.006 ; 4.121 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 3.929 ; 3.969 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 3.704 ; 3.762 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 3.761 ; 3.826 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 3.878 ; 3.947 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 3.880 ; 3.953 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.475    ; 0.167 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -9.475    ; 0.167 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1076.297 ; 0.0   ; 0.0      ; 0.0     ; -187.955            ;
;  clk             ; -1076.297 ; 0.000 ; N/A      ; N/A     ; -187.955            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 2.113 ; 2.576 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 1.569 ; 1.968 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 2.113 ; 2.576 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 1.750 ; 2.181 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 1.686 ; 2.083 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 1.812 ; 2.226 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 1.475 ; 1.851 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 1.739 ; 2.187 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 1.721 ; 2.174 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 2.381 ; 2.895 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 2.209 ; 2.762 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 1.959 ; 2.434 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 1.939 ; 2.403 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 2.264 ; 2.780 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 2.237 ; 2.722 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 2.348 ; 2.884 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 2.381 ; 2.895 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 2.349 ; 2.869 ; Rise       ; clk             ;
; rst       ; clk        ; 4.154 ; 4.653 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -0.581 ; -1.136 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -0.651 ; -1.221 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -0.975 ; -1.615 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -0.755 ; -1.330 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -0.714 ; -1.276 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -0.795 ; -1.379 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -0.581 ; -1.136 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -0.761 ; -1.367 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -0.767 ; -1.359 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -0.857 ; -1.472 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -1.066 ; -1.713 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -0.883 ; -1.488 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -0.857 ; -1.472 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -1.063 ; -1.709 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -1.022 ; -1.657 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -1.103 ; -1.758 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.136 ; -1.789 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -1.125 ; -1.772 ; Rise       ; clk             ;
; rst       ; clk        ; -1.249 ; -1.871 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 7.365 ; 7.420 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 7.365 ; 7.420 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 7.355 ; 7.293 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 7.104 ; 7.068 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 7.190 ; 7.096 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 7.269 ; 7.172 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 6.842 ; 6.926 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 7.160 ; 7.137 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 8.411 ; 8.466 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 8.411 ; 8.466 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 7.737 ; 7.671 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 7.856 ; 7.729 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 7.867 ; 7.862 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 7.765 ; 7.759 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 7.264 ; 7.302 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 7.835 ; 7.851 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 7.520 ; 7.616 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.862 ; 6.941 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 7.125 ; 7.067 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 7.237 ; 7.163 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 7.109 ; 7.108 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 7.173 ; 7.124 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 7.520 ; 7.616 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.674 ; 6.604 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 8.668 ; 8.725 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 7.941 ; 7.955 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 8.668 ; 8.725 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 8.380 ; 8.371 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 8.135 ; 8.080 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 8.228 ; 8.102 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 8.395 ; 8.349 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 8.448 ; 8.392 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 3.475 ; 3.526 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 3.996 ; 3.880 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 3.834 ; 3.910 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 3.806 ; 3.819 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 3.776 ; 3.871 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 3.475 ; 3.526 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 3.626 ; 3.687 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 3.760 ; 3.844 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 3.532 ; 3.636 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 4.272 ; 4.136 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 3.894 ; 3.993 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 3.970 ; 4.072 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 3.868 ; 3.945 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 3.838 ; 3.944 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 3.532 ; 3.636 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 3.871 ; 3.969 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 3.598 ; 3.647 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 3.808 ; 3.729 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 3.849 ; 3.929 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 3.940 ; 4.068 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 3.879 ; 3.990 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 3.937 ; 3.967 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 4.182 ; 4.344 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 3.598 ; 3.647 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 3.704 ; 3.762 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 3.944 ; 3.834 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 4.006 ; 4.121 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 3.929 ; 3.969 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 3.704 ; 3.762 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 3.761 ; 3.826 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 3.878 ; 3.947 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 3.880 ; 3.953 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; led_hi[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_hi2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_lo2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-007 V                  ; 2.35 V              ; -0.00447 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-010 s                 ; 9.82e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-007 V                 ; 2.35 V             ; -0.00447 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-010 s                ; 9.82e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_hi2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led_lo2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 320136   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 320136   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 188   ; 188  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Apr 20 20:26:17 2014
Info: Command: quartus_sta small -c small
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'small.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -9.475
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -9.475     -1076.297 clk 
Info: Worst-case hold slack is 0.338
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.338         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -181.522 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -8.448
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -8.448      -952.898 clk 
Info: Worst-case hold slack is 0.292
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.292         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -181.522 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.186
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.186      -544.081 clk 
Info: Worst-case hold slack is 0.167
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.167         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -187.955 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 247 megabytes
    Info: Processing ended: Sun Apr 20 20:26:19 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


