# СиФОЭВМ
### [Лабораторная работа № 1](https://github.com/andrejHurynovic/bsuirLabs/tree/main/term5/CиФОЭВМ/ЛР/labwork1)
Компаратор(больше, меньше, равно),	асинхронный,	2 числа по 4 разряда
### [Лабораторная работа № 2](https://github.com/andrejHurynovic/bsuirLabs/tree/main/term5/CиФОЭВМ/ЛР/labwork2)
- форма сигнала – б, 
- m – 3, 
- n – 5, 
- делитель частоты D – 9, 
- форма DCa – Д. 

Выполненные дополнительные задания: 
1) Добавить к входам блока №1 два 8-разрядных значения, представляющие собой параметры m и n.
Блок №1 должен работать правильно с различными m и n.
Для варианта А задавать m > n.
Блок №2 может работать не верно при m и n отличных от варианта, если не сделаны другие дополнительные задания.
3) Добавить в входам блока №3 2-разрядное значение mode[1..0], определяющее выходную форму сигнала DCa согласно варианта.
### [Лабораторная работа № 3](https://github.com/andrejHurynovic/bsuirLabs/tree/main/term5/CиФОЭВМ/ЛР/labwork3)
- размер ША (бит)	– 5
- ROM вывод	– синхронный
- RAM вывод	– синхронный
- размер буфера (N байт) – 5
- задержка (тактов) – 5

Выполненное дополнительные задание: 

Убрать входные пины Read и Write. 
Добавить входной пин Start, при выставлении которого выполняются все этапы: чтение-задержка-запись.
