2019 - Atual
Projeto, fabricação e caracterização de transistores de efeito de campo funcionando como biossensor (Bio- FET)
Projeto certificado pelo(a) coordenador(a) João Antonio Martino em 06/07/2022.
Descrição: Este projeto de pesquisa (CNPq-Universal: 426072/2018-9) propõe a caracterização elétrica do BE SOI MOSFET funcionando como biossensor, assim como propõe a fabricação inédita de um novo dispositivo, que chamaremos de transistor de tunelamento induzido por efeito de campo (BE SOI Túnel-FET), tomando como base a estrutura do BE SOI MOSFET. A proposta é que ambos os dispositivos sejam utilizados como elemento biossensor (Bio-FET), na qual seu desempenho e princípios físicos serão avaliados a partir da observação das curvas características dos transistores fabricados (inseridos ou não em meios biológicos) e de simulações numéricas para estudo da sua física de funcionamento. Como elemento de teste será utilizado inicialmente a glicose, por ser já bem conhecida, para testar a sensibilidade deste dispositivo como biossensor que uma vez validado será também testado para outros elementos a serem selecionados durante pesquisa... Situação: Em andamento; Natureza: Pesquisa. Integrantes: Paula Ghedini Der Agopian - Integrante / Victor Sonnenberg - Integrante / João Antonio Martino - Coordenador / vanessa cristina pereira da silva - Integrante / Carlos Augusto Bergfeld Mori - Integrante / Christian Nemeth Macambira - Integrante / Katia Regina Akemi Sasaki - Integrante / Ricardo Cardoso Rangel - Integrante / Leonardo Yojo - Integrante.
2019 - Atual
ESTUDO DE TRANSISTORES AVANÇADOS APLICADOS A PEQUENOS CIRCUITOS
Descrição: O objetivo deste trabalho é estudar teórica e experimentalmente  diferentes  estruturas 
de múltiplas portas na tecnologia SOI MOSFET e para tecnologia TFET, avaliando o impacto 
de  cada  variação  estrutural  e/ou  do  mecanismo  de  transporte  no  desempenho  dos 
transistores e em circuitos básicos que utilizam estes dispositivos.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (3) . Integrantes: Paula Ghedini Der Agopian - Coordenador.
2016 - 2019
Estudo do comportamento de transistores avançados operando em diferentes temperaturas
Descrição: As novas estruturas, MuGFETs e TFETs, de dimensões nanométricas, que têm sido as alternativas apontadas pela comunidade científica como promissoras para a substituição de dispositivos MOS convencionais. No caso dos transistores de múltiplas portas, além do estudo de seu comportamento em diferentes temperaturas, será desenvolvido um estudo do funcionamento dos MuGFETs em ambientes hostis (radiação e altas temperaturas). Os transistores de tunelamento que são transistores mais recentes, o estudo englobará desde aspectos básicos até sua utilização em pequenos circuitos.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (3) . Integrantes: Paula Ghedini Der Agopian - Coordenador.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2016 - Atual
Estudo Teórico e Experimental de Transistores de Tunelamento Induzido por Efeito de Campo (TFET) para Aplicações em Circuitos Analógicos e Biosensores
Descrição: Com a redução das dimensões dos transistores para escalas nanométricas, os problemas do efeito de canal
curto e da alta potência dissipada se tornaram críticos. 
Como alternativa, as indústrias têm substituído a tecnologia CMOS convencional pela tecnologia de silício sobre isolante (SOI). A evolução da tecnologia SOI resultou em transistores planares (UTBB ? Ultra-Thin Body and Buried Oxide) e de múltiplas portas, tais como porta dupla (FinFET), porta tripla (FinFET de porta tripla ou transistor 3D) e porta circundante (gate all around). Neste último caso o desempenho é significativamente melhor se o corpo do transistor tiver seção transversal circular e de pequeno diâmetro, também chamado de nanofio (nanowire). No entanto, para dimensões abaixo de 22nm, mesmo esta tecnologia tem chegado ao limite de seu escalamento. 
Dentre as alternativas que vem sendo estudadas pela comunidade científica para minimizar a potência dissipada surge o transistor de tunelamento induzido por efeito de campo (TFET - Tunneling Field Effect Transistor), que é um dispositivo compatível com a tecnologia MOS, porém com princípio de funcionamento diferente.
Nestes dispositivos a corrente é constituída pelo tunelamento de portadores entre bandas, o que torna
possível uma redução significativa da corrente de desligamento (IOFF) e também uma inclinação de
sublimiar abaixo do limite teórico (60mV/dec à temperatura ambiente) normalmente encontrados nos
transistores MOS, o que permite que o TFET se comporte como uma chave mais próxima da ideal, i.e., este
novo dispositivo apresenta um grande potencial para operar com maior de velocidade de chaveamento. 
Esse projeto visa estudar de forma inédita no Brasil o uso de um transistor TFET para aplicações em circuitos
analógicos (como por exemplo, espelhos de corrente e par diferencial) e biosensores. Este estudo será feito
de forma teórica (simulação numérica) e experimental.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Paula Ghedini Der Agopian - Coordenador / Victor Sonnenberg - Integrante / Marcio Dalla Valle Martino - Integrante / João Antonio Martino - Integrante / Alberto Vinicius de Oliveira - Integrante / Luis Felipe Vicentis Caparroz - Integrante / BORDALLO, C. C. M. - Integrante / Henrique Lanza Farla Torres - Integrante / vanessa cristina pereira da silva - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.
2013 - 2016
Estudo e Caracterização Elétrica de Transistores de Tunelamento Induzido por Efeito de Campo (TFET)
Descrição: Este projeto tem como finalidade entender mais profundamente estes novos dispositivos (Tunnel - FETs) para poder explorar suas potencialidades em aplicações analógicas e digitais tanto em temperatura ambiente como variando-se a mesma. Uma análise mais detalhada será feita sobre a influência do tunelamento entre bandas, o tunelamento assistido pelas armadilhas e a recombinação dos portadores, que são muito importantes no funcionamento destes transistores. A caracterização elétrica dos principais parâmetros de diversas estruturas TFETs, será realizada através de simulações numéricas e de medidas experimentais. As medidas DC serão medidas com os equipamentos já existentes no Laboratório LSI/PSI/USP, ou seja, através do analisador de parâmetros HP4156C e B1500. No entanto para a realização de medidas de alta precisão é necessária à aquisição de uma SMU de alta resolução capaz de medir correntes na ordem de pico amperes solicitada neste projeto. Dentre os parâmetros a serem analisados pode-se citar, a inclinação de sublimiar, a relação entre as correntes de estado ligado e desligado, a transcondutância, a condutância de saída, o ganho de tensão intrínseco, as capacitâncias do dispositivo e a frequência de corte. Pretende-se, portanto com este trabalho, contribuir com a comunidade científica nacional através dos resultados sobre o potencial dos transistores TFETs para substituir os transistores convencionais e suas aplicações na próxima década.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (2) . Integrantes: Paula Ghedini Der Agopian - Coordenador / João Antonio Martino - Integrante / Marcio Dalla Valle Martino - Integrante / Caio Mendes Bordallo - Integrante / Felipe Neves - Integrante / Rodrigo D'Angelo - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.
2012 - 2016
Caracterização elétrica e simulação de transistores SOI avançados par aplicações como célula de memória dinâmica composta por um só transisto (sem capacitor)
Descrição: Este projeto de pesquisa (CNPq - Universal, n. 480402/2012-4) tem como finalidade o estudo do comportamento de transistores SOI avançados fabricados com as tecnologias SOI CMOS planares de óxido enterrado ultrafino (UTBOX) e de múltiplas portas (MuGFET: FinFET por exemplo) aplicados na implementação de células de memória dinâmica contendo um só transistor (1T-DRAM), sem a necessidade de uso do capacitor de armazenamento (capacitorless), normalmente utilizado em células de memórias DRAM convencionais. O estudo será feito em temperatura ambiente e em temperatura de operação típica, que é da ordem de 85oC. Desta forma neste projeto será estudado a aplicação destas estruturas avançadas como célula 1T-DRAM, de forma a avaliar quais estruturas são mais promissoras para a função.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Paula Ghedini Der Agopian - Integrante / Victor Sonnenberg - Integrante / Milene Galeti - Integrante / Michele Rodrigues - Integrante / João Antonio Martino - Coordenador.
2012 - 2014
Estudo de transistores SOI MOSFET avançados para aplicações como célula de memória dinâmica de um único transistor (capacitorless)
Projeto certificado pelo(a) coordenador(a) João Antonio Martino em 18/09/2012.
Descrição: Este projeto de cooperação internacional (CNPq-Brasil/FWO-Bélgica, n.490236/2011-1) visa à obtenção de auxílio financeiro para viabilizar missões de pesquisadores brasileiros da Escola Politécnica da Universidade de São Paulo (EPUSP) ao Interuniversity Microelectronic Center (Imec) da Universidade Católica de Leuven (KULeuven), Leuven, Bélgica. A finalidade deste projeto é de estudar o comportamento de diversos transistores SOI avançados para funcionar como uma célula de memória dinâmica (DRAM) composta de um só transistor, sem a presença do capacitor (capacitorless) de armazenamento de informação normalmente encontrado neste tipo de memória.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (6) . Integrantes: Paula Ghedini Der Agopian - Integrante / Eddy Simoen - Integrante / Cor Claeys - Integrante / João Antonio Martino - Coordenador.
2011 - 2014
PROJETO E FABRICAÇÃO DE UMA TECNOLOGIA SOI CMOS DE CAMADA FINA PARA APLICAÇÕES DE BAIXA POTÊNCIA
Descrição: Atualmente, uma série de trabalhos reportados na literatura mundial apontam a tecnologia Silício-sobre-Isolante (Silicon-On-Insulator SOI) como uma importante substituta da tecnologia MOS convencional na fabricação de transistores com comprimento de canal reduzido, constituindo uma importante alternativa para sustentar a contínua redução das dimensões enfrentada pela tecnologia CMOS. A utilização da tecnologia SOI propicia melhorias tais como redução nas capacitâncias de junção e maior mobilidade dos portadores na região de canal, minimizando ou retardando para gerações tecnológicas mais complexas, a ocorrência de efeitos parasitários indesejáveis que afetem o desempenho do transistor MOS. Embora apresente diversas vantagens em comparação com a tecnologia CMOS convencional, e recentemente já seja adotada pelas principais indústrias de semicondutores do mundo para a implementação de circuitos integrados de grande densidade e complexidade, tais como microprocessadores e memórias, não existem em nosso país universidades ou indústrias que realizem a fabricação de dispositivos e circuitos em tecnologia SOI CMOS. A Faculdade de Engenharia Elétrica e de Computação da Universidade Estadual de Campinas FEEC-Unicamp, possui um programa de pós-graduação em Engenharia Elétrica avaliado com nota 7 pela CAPES na última avaiação trienal. Entre as competências deste programa, o grupo coordenado pelo Prof. José Alexandre Diniz no Centro de Componentes Semicondutores é especializado na microfabricação de dispositivos semicondutores e materiais para a fabricação de dispositivos eletrônicos avançados, como dielétricos ultra-finos e processos de porta metálica. O Departamento de Engenharia Elétrica do Centro Universitário da FEI possui um programa de pós-graduação em Engenharia Elétrica avaliado com nota 4 pela CAPES na última avaliação trienal. Entre as competências do programa, o grupo coordenado pelo Prof. Dr. Marcelo Antonio Pavanello é especializado no estudo de dispositivos.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (1)  / Doutorado: (6) . Integrantes: Paula Ghedini Der Agopian - Integrante / Marcelo Antonio Pavanello - Coordenador / Jose Alexandre Diniz - Integrante / Renato Camargo Giacomini - Integrante / Michelly de Souza - Integrante / Salvador Pinilos Gimenez - Integrante / Rodrigo Trevisoli Doria - Integrante / Márcio Alves Sodré de Souza - Integrante / Renan Trevisoli Doria - Integrante / Bruna Cardoso Paz - Integrante / Juliana Pinheiro Nemer - Integrante / Genaro Mariniello - Integrante / Ioshiaki Doi - Integrante / Leandro Tiago Manera - Integrante / Leonardo Pires Mora - Integrante / Juliana Myioshi - Integrante / Lucas Petersen Barbosa Lima - Integrante.
2010 - 2012
Influência da temperatura nas características elétricas de transistores FinFETs avançados
Descrição: Este projeto de cooperação internacional (CNPq-Brasil/FWO-Bélgica, n. 490288/2009-0) visa à obtenção de auxílio financeiro para viabilizar missões de pesquisadores brasileiros da Escola Politécnica da Universidade de São Paulo (USP) ao Interuniversity Microelectronic Center (IMEC) em Leuven, Bélgica. A finalidade deste projeto é de estudar, de forma inédita, teórico e experimentalmente a influência da temperatura (numa faixa de 80K a 500K) no comportamento de dispositivos fabricados com a tecnologia SOI CMOS de múltiplas portas (FinFET) avançados. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (4) . Integrantes: Paula Ghedini Der Agopian - Integrante / Victor Sonnenberg - Integrante / Milene Galeti - Integrante / Michele Rodrigues - Integrante / João Antonio Martino - Coordenador.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.
2010 - 2012
Modelagem e Simulação de Transistores de Múltiplas Portas em Escala Nanométrica
Projeto certificado pelo(a) coordenador(a) Renato Camargo Giacomini em 18/09/2012.
Descrição: A tecnologia Silício-sobre-Isolante (Silicon-on-Insulator - SOI) tem evoluído e oferecido novas geometrias para os dispositivos, como os transistores SOI de múltiplas portas, que possuem excelentes características elétricas. Entre os novos dispositivos, o FinFET tem se mostrado um considerável candidato às futuras aplicações industriais. Por sua complexidade construtiva e dimensões reduzidas, o FinFET não conta ainda com um modelo analítico consolidado e nem mesmo seu funcionamento é bem estabelecido em todas as condições de operação. O presente projeto tem como principal objetivo a simulação numérica tridimensional de transistores de múltiplas portas, icluindo FinFETs e a partir dos resultados obtidos através das simulações investigar grandezas internas locais dos dispositivos, tais como distribuição do potencial elétrico, mobilidade de portadores e densidade de corrente em cada ponto interno da região ativa. Algumas destas grandezas não são passíveis de ser obtidas experimentalmente, podendo apenas ser avaliadas por simulação numérica. Alguns dispositivos já disponíveis devem ser caracterizados, no entanto, para ajuste do simulador numérico. A investigação gerará subsídios para a proposição de novos modelos analíticos dos transistores, bem como para o conhecimento mais profundo de seu funcionamento. Como principais resultados esperam-se: a geração de conteúdo relevante na fronteira da ciência para a comunidade, a ser divulgado através de artigos em periódicos, e a capacitação de recursos humanos no nível de mestrado.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Paula Ghedini Der Agopian - Integrante / Marcelo Antonio Pavanello - Integrante / João Antonio Martino - Integrante / Renato Camargo Giacomini - Coordenador / Michelly de Souza - Integrante.
2009 - 2012
Projeto, Fabricação e Caracterização Elétrica de Transistores SOI FINFET
Descrição: Este projeto tem como finalidade o projeto, fabricação e caracterização elétrica de transistores construídos em lâminas de silício sobre isolante SOI (Silicon-On-Insulator) de múltiplas portas, com canal vertical, denominado de FinFET. Os FinFETs são as estruturas mais promissoras para as próximas gerações da tecnologia de fabricação de circuitos integrados CMOS. Para atingir este objetivo está sendo proposta uma rede temática composta pela Escola Politécnica da USP (São Paulo), Centro de Componentes Semicondutores (CCS) da UNICAMP (Campinas) e pelo Centro Universitário da FEI (São Bernardo do Campo). As etapas de projeto e fabricação estarão a cargo da USP e UNICAMP, enquanto a etapa de caracterização elétrica terá também a participação da FEI. A etapa de modelagem será desenvolvida pela FEI. Os novos FinFETs a serem projetados e fabricados no Brasil (USP/UNICAMP) neste projeto têm como base a versão prelimiar desenvolvida no projeto NAMITEC (CNPq - Instituto do Milênio - processo n. 420031/2005-7). Na etapa de caracterização elétrica serão utilizados tanto os dispositivos FinFETs fabricados na USP/UNICAMP como os fabricados no IMEC (Interuniversity Microelectronics Center, Leuven, Bélgica). Serão analisados, a partir de resultados obtidos tanto experimentalmente como por simulação tridimensional, os principais parâmetros elétricos dos FinFETs para aplicações em circuitos digitais e analógicos, tais como tensão de limiar, inclinação de sublimiar, transcondutância, relação transcondutância-corrente de dreno, tensão de Early e ganho de tensão intrínseco. Estes parâmetros serão estudados não só em temperatura ambiente, como também na faixa de 80K a 730K, com interesse em aplicações aeroespaciais. O sucesso deste trabalho permitirá ao Brasil entrar no mundo da nanotecnologia, passo fundamental para a evolução tecnológica.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Paula Ghedini Der Agopian - Integrante / Marcelo Antonio Pavanello - Integrante / Renato Giacomini - Integrante / Victor Sonnenberg - Integrante / Milene Galeti - Integrante / João Antonio Martino - Coordenador / Antonio Carlos Seabra - Integrante / Jose Alexandre Diniz - Integrante / Sebastiâo Gomes dos Santos Filho - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio
										financeiro.
2009 - 2011
Estudo de transistores SOI avançados (planares e FinFETs) com canal tensionado em baixas temperaturas
Descrição: Este projeto de pesquisa (CNPq - Universal, n. 480050/2009-0) tem como finalidade o estudo teórico e experimental do comportamento de dispositivos fabricados com as tecnologias SOI CMOS planar e de múltiplas portas (FinFET) com relação aos principais parâmetros elétricos dos transistores implementados. Em seguida será avaliada a influencia da tecnologia de tensionamento de canal do transistor nestas tecnologias. Será analisado tanto o tensionamento uniaxial como o biaxial. Na sequencia será estudada a influencia da temperatura nestes dispositivos, desde temperatura ambiente até baixas temperaturas (até 80 K). Desta forma, neste projeto será estudado de forma inédita o comportamento digital e analógico dos dispositivos contendo os 3 avanços tecnológicos acima indicados em um só componente (FinFET + Canal Tensionado + Baixas Temperaturas). O estudo será realizado através de medidas experimentais e simulações numéricas tridimensionais a partir da obtenção dos principais parâmetros elétricos dos dispositivos. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (5) . Integrantes: Paula Ghedini Der Agopian - Integrante / Victor Sonnenberg - Integrante / Milene Galeti - Integrante / João Antonio Martino - Coordenador.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.
2008 - 2010
Estudo de transistores SOI de Múltiplas Portas para utilização em Circuitos Integrados Avançados
Descrição: Este projeto tem como finalidade o estudo do comportamento de dispositivos fabricados com a tecnologia SOI CMOS de múltiplas portas, variando-se a temperatura de operação de 80K a 700K... Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Doutorado: (5) . Integrantes: Paula Ghedini Der Agopian - Integrante / Victor Sonnenberg - Integrante / Milene Galeti - Integrante / Marcelo Bellodi - Integrante / Luciano Mendes Camillo - Integrante / Carolina Davanzzo Gomes dos Santos - Integrante / Michele Rodrigues - Integrante / João Antonio Martino - Coordenador / M. A. PAVANELLO - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.