{"patent_id": "10-2022-0058034", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0071032", "출원번호": "10-2022-0058034", "발명의 명칭": "반도체 장치, 반도체 장치의 동작 방법 및 반도체 시스템", "출원인": "삼성전자주식회사", "발명자": "나세환"}}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인공지능 연산을 수행하는 연산기;상기 인공지능 연산에 사용되는 특징 맵 데이터를 저장하는 제1 메모리 및 제2 메모리; 및상기 인공지능 연산에 사용되는 학습 파라미터를 저장하는 제3 메모리를 포함하고,상기 연산기는, 신경망 레이어 단위로, 상기 제1 메모리 및 상기 제2 메모리를 연산 전 데이터를 저장하는 공간과 연산 후 데이터를 저장하는 공간으로 번갈아 사용하는,반도체 장치."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 연산기는, 제1 신경망 레이어에 대해, 상기 제1 메모리에 저장된 특징 맵 데이터를 리드(read)하여 상기인공지능 연산을 수행한 후, 연산 결과를 상기 제2 메모리에 저장하는, 반도체 장치."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 연산기는, 상기 제1 신경망 레이어 다음의 제2 신경망 레이어에 대해, 상기 제2 메모리에 저장된 특징 맵데이터를 리드하여 상기 인공지능 연산을 수행한 후, 연산 결과를 상기 제1 메모리에 저장하는, 반도체 장치."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 연산기는, 상기 인공지능 연산을 데이터 페치 단계(Data Fetch), 곱셈 단계(Multiplication), 누적 단계(Accumulation) 및 메모리 기록 단계(Write Memory)로 구분하고, 상기 단계들을 파이프라인(pipeline) 방식으로 수행하는, 반도체 장치."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 특징 맵 데이터가 N 개(N은 2 이상의 정수)의 로우 및 M 개(M은 2 이상의 정수)의 칼럼을 포함하고, 상기제1 신경망 레이어가 칼럼 레이어에 대응하는 경우, 상기 연산기는 상기 데이터 페치 단계, 상기 곱셈 단계 및상기 누적 단계를 N 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행하는, 반도체 장치."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 제1 신경망 레이어가 로우 레이어에 대응하는 경우, 상기 연산기는 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 M 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행하는, 반도체 장치."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 인공지능 연산을 수행하기 위해 상이한 도메인의 데이터를 입력받는 경우, 상기 입력 데이터에 대해 전처리를 수행하여 상기 제1 메모리 또는 상기 제2 메모리에 제공하는 전처리기를 더 포함하는 반도체 장치.공개특허 10-2023-0071032-3-청구항 8 제1항에 있어서,상기 인공지능 연산을 수행한 후 상이한 도메인에 데이터를 출력하는 경우, 상기 연산이 완료된 데이터에 대해후처리를 수행하여 외부에 제공하는 후처리기를 더 포함하는 반도체 장치."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 연산기는 제1 인공지능 연산을 수행하는 제1 연산기 및 상기 제1 인공지능 연산과 상이한 제2 인공지능 연산을 수행하는 제2 연산기를 포함하고,상기 제1 연산기는 제1 신경망 레이어 단위로 상기 제1 메모리 중 일부 영역 및 상기 제2 메모리 중 일부 영역을 상기 제1 인공지능 연산 전 데이터를 저장하는 공간과 상기 제1 인공지능 연산 후 데이터를 저장하는 공간으로 번갈아 사용하는, 반도체 장치."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 제2 연산기는 제2 신경망 레이어 단위로 상기 제1 메모리 중 다른 일부 영역 및 상기 제2 메모리 중 다른일부 영역을 상기 제2 인공지능 연산 전 데이터를 저장하는 공간과 상기 제2 인공지능 연산 후 데이터를 저장하는 공간으로 번갈아 사용하는, 반도체 장치."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "N 개(N은 2 이상의 정수)의 로우 및 M 개(M은 2 이상의 정수)의 칼럼을 포함하는 특징 맵 데이터를 제1 메모리에 제공하는 단계;상기 제1 메모리에 저장된 특징 맵 데이터를 리드하고 제1 칼럼 내지 제M 칼럼에 대해 제1 인공지능 연산을 수행하는 단계;상기 제1 인공지능 연산의 수행 결과를 제2 메모리에 라이트(write)하는 단계;상기 제2 메모리에 저장된 특징 맵 데이터를 리드하고 제1 로우 내지 제N 로우에 대해 제2 인공지능 연산을 수행하는 단계; 및상기 제2 인공지능 연산의 수행 결과를 상기 제1 메모리에 라이트하는 단계를 포함하는반도체 장치의 동작 방법."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 제1 인공지능 연산을 수행하는 단계는, 데이터 페치 단계, 곱셈 단계 및 누적 단계 및 메모리 기록 단계를 파이프라인 방식으로 수행하되, 상기 제1 칼럼 내지 상기 제M 칼럼 중 하나의 칼럼에 대해 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 N회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행하는 단계를 포함하는, 반도체 장치의 동작 방법."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 제2 인공지능 연산을 수행하는 단계는, 상기 제1 로우 내지 상기 제N 로우 중 하나의 로우에 대해 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 M 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행하는 단계를 포함하는, 반도체 장치의 동작방법.공개특허 10-2023-0071032-4-청구항 14 입력 영상 데이터에 기초하여 디스플레이 패널을 구동하는 디스플레이 드라이버;터치 센서로부터 수신되는 터치 센싱 신호를 터치 센싱 데이터로 변환하는 터치 컨트롤러;상기 디스플레이 드라이버에 상기 입력 영상 데이터를 제공하고, 상기 터치 컨트롤러로부터 상기 터치 센싱 데이터를 수신하는 호스트 프로세서; 및상기 입력 영상 데이터에 대응하는 예측 노이즈 데이터를 생성하는 인공지능 연산을 수행하는 인공지능 유닛을포함하고,상기 인공지능 유닛은,상기 인공지능 연산을 수행하는 연산기;상기 인공지능 연산에 사용되는 특징 맵 데이터를 저장하는 제1 메모리 및 제2 메모리; 및상기 인공지능 연산에 사용되는 학습 파라미터를 저장하는 제3 메모리를 포함하고,상기 연산기는, 신경망 레이어 단위로, 상기 제1 메모리 및 상기 제2 메모리를 연산 전 데이터를 저장하는 공간과 연산 후 데이터를 저장하는 공간으로 번갈아 사용하는,반도체 시스템."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 인공지능 유닛은 상기 디스플레이 드라이버, 상기 터치 컨트롤러 및 상기 호스트 프로세서 중 어느 하나의내부에 탑재되는 반도체 시스템."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서,상기 연산기는, 상기 인공지능 연산을 데이터 페치 단계, 곱셈 단계, 누적 단계 및 메모리 기록 단계로 구분하고, 상기 단계들을 파이프라인 방식으로 수행하는, 반도체 시스템."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 특징 맵 데이터가 N 개(N은 2 이상의 정수)의 로우 및 M 개(M은 2 이상의 정수)의 칼럼을 포함하고, 상기제1 신경망 레이어가 칼럼 레이어에 대응하는 경우, 상기 연산기는 상기 데이터 페치 단계, 상기 곱셈 단계 및상기 누적 단계를 N 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행하는, 반도체 시스템."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서,상기 제1 신경망 레이어가 로우 레이어에 대응하는 경우, 상기 연산기는 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 M 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행하는, 반도체 시스템."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제1 도메인에서 데이터를 주고받는 제1 디바이스 및 제2 디바이스;상기 제1 도메인과 상이한 제2 도메인에서 데이터를 주고받는 제3 디바이스 및 제4 디바이스;상기 제1 도메인의 데이터에 대해 인공지능 연산을 수행하는 인공지능 유닛;상기 제1 도메인의 데이터를 상기 인공지능 유닛에 제공하기 위해 제1 전처리를 수행하거나, 상기 인공지능 유닛의 연산 결과를 상기 제1 도메인에 제공하기 위해 제1 후처리를 수행하는 제1 전후처리기; 및공개특허 10-2023-0071032-5-상기 제2 도메인의 데이터를 상기 인공지능 유닛에 제공하기 위해 제2 전처리를 수행하거나, 상기 인공지능 유닛의 연산 결과를 상기 제2 도메인에 제공하기 위해 제2 후처리를 수행하는 제2 전후처리기를 포함하는반도체 시스템."}
{"patent_id": "10-2022-0058034", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서,상기 인공지능 유닛은,상기 인공지능 연산을 수행하는 연산기;상기 인공지능 연산에 사용되는 특징 맵 데이터를 저장하는 제1 메모리 및 제2 메모리; 및상기 인공지능 연산에 사용되는 학습 파라미터를 저장하는 제3 메모리를 포함하고,상기 연산기는, 신경망 레이어 단위로, 상기 제1 메모리 및 상기 제2 메모리를 연산 전 데이터를 저장하는 공간과 연산 후 데이터를 저장하는 공간으로 번갈아 사용하는, 반도체 시스템."}
{"patent_id": "10-2022-0058034", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 장치, 반도체 장치의 동작 방법 및 반도체 시스템이 제공된다. 반도체 장치는, 인공지능 연산을 수행하는 연산기; 상기 인공지능 연산에 사용되는 특징 맵 데이터를 저장하는 제1 메모리 및 제2 메모리; 및 상기 인공지 능 연산에 사용되는 학습 파라미터를 저장하는 제3 메모리를 포함하고, 상기 연산기는, 신경망 레이어 단위로, 상기 제1 메모리 및 상기 제2 메모리를 연산 전 데이터를 저장하는 공간과 연산 후 데이터를 저장하는 공간으로 번갈아 사용할 수 있다."}
{"patent_id": "10-2022-0058034", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "개시 내용은 반도체 장치, 반도체 장치의 동작 방법 및 반도체 시스템에 관한 것이다."}
{"patent_id": "10-2022-0058034", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공신경망은 기계학습과 인지과학에서 생물학의 신경망에서 영감을 얻는 통계학적 학습 알고리즘이다. 인공신 경망은 시냅스의 결합으로 네트워크를 형성한 인공 뉴런(노드)이 학습을 통해 시냅스의 결합 세기를 변화시켜, 문제 해결 능력을 가지는 모델 전반을 가리킨다. 인공신경망을 활용하는 알고리즘은 일반적으로 GPU(Graphic Processing Unit) 또는 NPU(Neural Processing Unit)과 같은 범용 프로세서를 이용하여 수행될 수 있다. 그러 나 시스템 제약으로 인해 범용 프로세서를 탑재하기 어려운 환경에서도 인공신경망을 활용하고자 하는 필요성이 대두되고 있다."}
{"patent_id": "10-2022-0058034", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "해결하고자 하는 일 과제는, 자원이 제한적인 환경에서도 동작 가능한 인공지능 연산 전용 하드웨어를 구현할 수 있는 반도체 장치, 반도체 장치의 동작 방법 및 반도체 시스템을 제공하는 것이다."}
{"patent_id": "10-2022-0058034", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시 예에 따른 반도체 장치는, 인공지능 연산을 수행하는 연산기; 상기 인공지능 연산에 사용되는 특징 맵 데이터를 저장하는 제1 메모리 및 제2 메모리; 및 상기 인공지능 연산에 사용되는 학습 파라미터를 저장하는 제 3 메모리를 포함하고, 상기 연산기는, 신경망 레이어 단위로, 상기 제1 메모리 및 상기 제2 메모리를 연산 전 데이터를 저장하는 공간과 연산 후 데이터를 저장하는 공간으로 번갈아 사용할 수 있다. 몇몇 실시 예에서, 상기 연산기는, 제1 신경망 레이어에 대해, 상기 제1 메모리에 저장된 특징 맵 데이터를 리 드(read)하여 상기 인공지능 연산을 수행한 후, 연산 결과를 상기 제2 메모리에 저장할 수 있다. 몇몇 실시 예에서, 상기 연산기는, 상기 제1 신경망 레이어 다음의 제2 신경망 레이어에 대해, 상기 제2 메모리 에 저장된 특징 맵 데이터를 리드하여 상기 인공지능 연산을 수행한 후, 연산 결과를 상기 제1 메모리에 저장할 수 있다. 몇몇 실시 예에서, 상기 연산기는, 상기 인공지능 연산을 데이터 페치 단계(Data Fetch), 곱셈 단계 (Multiplication), 누적 단계(Accumulation) 및 메모리 기록 단계(Write Memory)로 구분하고, 상기 단계들을 파이프라인(pipeline) 방식으로 수행할 수 있다. 몇몇 실시 예에서, 상기 특징 맵 데이터가 N 개(N은 2 이상의 정수)의 로우 및 M 개(M은 2 이상의 정수)의 칼럼 을 포함하고, 상기 제1 신경망 레이어가 칼럼 레이어에 대응하는 경우, 상기 연산기는 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 N 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행할 수 있다. 몇몇 실시 예에서, 상기 제1 신경망 레이어가 로우 레이어에 대응하는 경우, 상기 연산기는 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 M 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행할 수 있다. 몇몇 실시 예에서, 상기 인공지능 연산을 수행하기 위해 상이한 도메인의 데이터를 입력받는 경우, 상기 반도체 장치는, 상기 입력 데이터에 대해 전처리를 수행하여 상기 제1 메모리 또는 상기 제2 메모리에 제공하는 전처리 기를 더 포함할 수 있다. 몇몇 실시 예에서, 상기 인공지능 연산을 수행한 후 상이한 도메인에 데이터를 출력하는 경우, 상기 반도체 장 치는, 상기 연산이 완료된 데이터에 대해 후처리를 수행하여 외부에 제공하는 후처리기를 더 포함할 수 있다. 몇몇 실시 예에서, 상기 연산기는 제1 인공지능 연산을 수행하는 제1 연산기 및 상기 제1 인공지능 연산과 상이 한 제2 인공지능 연산을 수행하는 제2 연산기를 포함하고, 상기 제1 연산기는 제1 신경망 레이어 단위로 상기 제1 메모리 중 일부 영역 및 상기 제2 메모리 중 일부 영역을 상기 제1 인공지능 연산 전 데이터를 저장하는 공 간과 상기 제1 인공지능 연산 후 데이터를 저장하는 공간으로 번갈아 사용할 수 있다. 몇몇 실시 예에서, 상기 제2 연산기는 제2 신경망 레이어 단위로 상기 제1 메모리 중 다른 일부 영역 및 상기 제2 메모리 중 다른 일부 영역을 상기 제2 인공지능 연산 전 데이터를 저장하는 공간과 상기 제2 인공지능 연산 후 데이터를 저장하는 공간으로 번갈아 사용할 수 있다. 일 실시 예에 따른 반도체 장치의 동작 방법은, N 개(N은 2 이상의 정수)의 로우 및 M 개(M은 2 이상의 정수)의 칼럼을 포함하는 특징 맵 데이터를 제1 메모리에 제공하는 단계; 상기 제1 메모리에 저장된 특징 맵 데이터를 리드하고 제1 칼럼 내지 제M 칼럼에 대해 제1 인공지능 연산을 수행하는 단계; 상기 제1 인공지능 연산의 수행 결과를 제2 메모리에 라이트(write)하는 단계; 상기 제2 메모리에 저장된 특징 맵 데이터를 리드하고 제1 로우 내지 제N 로우에 대해 제2 인공지능 연산을 수행하는 단계; 및 상기 제2 인공지능 연산의 수행 결과를 상기 제1 메모리에 라이트하는 단계를 포함할 수 있다. 몇몇 실시 예에서, 상기 제1 인공지능 연산을 수행하는 단계는, 데이터 페치 단계, 곱셈 단계 및 누적 단계 및 메모리 기록 단계를 파이프라인 방식으로 수행하되, 상기 제1 칼럼 내지 상기 제M 칼럼 중 하나의 칼럼에 대해 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 N 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행하는 단계를 포함할 수 있다. 몇몇 실시 예에서, 상기 제2 인공지능 연산을 수행하는 단계는, 상기 제1 로우 내지 상기 제N 로우 중 하나의 로우에 대해 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 M 회 수행할 때마다 상기 메모리 기 록 단계를 1 회 수행하는 단계를 포함할 수 있다. 일 실시 예에 따른 반도체 시스템은, 입력 영상 데이터에 기초하여 디스플레이 패널을 구동하는 디스플레이 드 라이버; 터치 센서로부터 수신되는 터치 센싱 신호를 터치 센싱 데이터로 변환하는 터치 컨트롤러; 상기 디스플 레이 드라이버에 상기 입력 영상 데이터를 제공하고, 상기 터치 컨트롤러로부터 상기 터치 센싱 데이터를 수신 하는 호스트 프로세서; 및 상기 입력 영상 데이터에 대응하는 예측 노이즈 데이터를 생성하는 인공지능 연산을 수행하는 인공지능 유닛을 포함하고, 상기 인공지능 유닛은, 상기 인공지능 연산을 수행하는 연산기; 상기 인공 지능 연산에 사용되는 특징 맵 데이터를 저장하는 제1 메모리 및 제2 메모리; 및 상기 인공지능 연산에 사용되 는 학습 파라미터를 저장하는 제3 메모리를 포함하고, 상기 연산기는, 신경망 레이어 단위로, 상기 제1 메모리 및 상기 제2 메모리를 연산 전 데이터를 저장하는 공간과 연산 후 데이터를 저장하는 공간으로 번갈아 사용할 수 있다. 몇몇 실시 예에서, 상기 인공지능 유닛은 상기 디스플레이 드라이버, 상기 터치 컨트롤러 및 상기 호스트 프로 세서 중 어느 하나의 내부에 탑재될 수 있다. 몇몇 실시 예에서, 상기 연산기는, 상기 인공지능 연산을 데이터 페치 단계, 곱셈 단계, 누적 단계 및 메모리 기록 단계로 구분하고, 상기 단계들을 파이프라인 방식으로 수행할 수 있다. 몇몇 실시 예에서, 상기 특징 맵 데이터가 N 개(N은 2 이상의 정수)의 로우 및 M 개(M은 2 이상의 정수)의 칼럼 을 포함하고, 상기 제1 신경망 레이어가 칼럼 레이어에 대응하는 경우, 상기 연산기는 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 N 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행할 수 있다.몇몇 실시 예에서, 상기 제1 신경망 레이어가 로우 레이어에 대응하는 경우, 상기 연산기는 상기 데이터 페치 단계, 상기 곱셈 단계 및 상기 누적 단계를 M 회 수행할 때마다 상기 메모리 기록 단계를 1 회 수행할 수 있다. 일 실시 예에 따른 반도체 시스템은, 제1 도메인에서 데이터를 주고받는 제1 디바이스 및 제2 디바이스; 상기 제1 도메인과 상이한 제2 도메인에서 데이터를 주고받는 제3 디바이스 및 제4 디바이스; 상기 제1 도메인의 데 이터 또는 상기 제2 도메인의 데이터에 대해 인공지능 연산을 수행하는 인공지능 유닛; 상기 제1 도메인의 데이 터를 상기 인공지능 유닛에 제공하기 위해 제1 전처리를 수행하거나, 상기 인공지능 유닛의 연산 결과를 상기 제1 도메인에 제공하기 위해 제1 후처리를 수행하는 제1 전후처리기; 및 상기 제2 도메인의 데이터를 상기 인공 지능 유닛에 제공하기 위해 제2 전처리를 수행하거나, 상기 인공지능 유닛의 연산 결과를 상기 제2 도메인에 제 공하기 위해 제2 후처리를 수행하는 제2 전후처리기를 포함할 수 있다. 몇몇 실시 예에서, 상기 인공지능 유닛은, 상기 인공지능 연산을 수행하는 연산기; 상기 인공지능 연산에 사용 되는 특징 맵 데이터를 저장하는 제1 메모리 및 제2 메모리; 및 상기 인공지능 연산에 사용되는 학습 파라미터 를 저장하는 제3 메모리를 포함하고, 상기 연산기는, 신경망 레이어 단위로, 상기 제1 메모리 및 상기 제2 메모 리를 연산 전 데이터를 저장하는 공간과 연산 후 데이터를 저장하는 공간으로 번갈아 사용할 수 있다."}
{"patent_id": "10-2022-0058034", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지 식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현 될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통 하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한, 단수로 기재된 표현은 \"하나\" 또는 \"단일\" 등의 명시적인 표현을 사용하지 않은 이상, 단수 또는 복수로 해석될 수 있다. 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소를 설명하는데 사용될 수 있지만, 구성요소는 이러한 용어에 의해 한정되지는 않는다. 이들 용어는 하나의 구성요소를 다른 구성요소로부터 구별 하는 목적으로 사용될 수 있다. 도 1 및 도 2는 일 실시 예에 따른 반도체 시스템을 나타낸 블록도들이다. 도 1을 참조하면, 일 실시 예에 따른 반도체 시스템은 인공지능 유닛(ARTIFITIAL INTELLIGENCE UNIT), 제1 전후처리기(PRE/POST-PROCESSOR) 및 제2 전후처리기를 포함할 수 있다. 인공지능 유닛은 인공지능 연산을 수행할 수 있다. 구체적으로, 인공지능 유닛은 특징 맵에서 인접한 요소(element)들에 대해 연산을 수행할 수 있다. 예를 들어, 컨볼루션(convolution) 연산은 이미지에서 커널에 겹쳐지는 부분의 요소들에 대해 곱셈 연산을 수행한 값들을 모두 더하는 연산일 수 있으며, 인공지능 유닛 에 의해 수행될 수 있다. 물론, 인공지능 유닛은 그 외 특징 맵 데이터에 대해 미리 정해진 방식으로 수행 되는 임의의 인공지능 연산을 수행할 수 있다. 예를 들어, 인공지능 유닛은 특징 맵 데이터에 대해 칼럼 방 향 연산 또는 로우 방향 연산을 수행할 수 있는데, 상세한 내용에 대해서는 도 5 내지 도 7과 관련하여 후술하도록 한다. 인공지능 유닛은 연산기(MAC), 제1 메모리, 제2 메모리 및 제3 메모리를 포함할 수 있다. 본 실시 예에서, 인공지능 유닛은 GPU 또는 NPU과 같은 범용 프로세서를 사용할 수 없는 제한적인 환 경에서도 인공지능 연산을 수행할 수 있다. 연산기는 전술한 인공지능 연산을 수행할 수 있다. 연산기는 MAC(Multiplier ACcumulator) 연산기로 도 지칭될 수 있다. 구체적으로, 연산기는 곱셈을 수행하는 곱셈기, 연산 결과를 누적하는 누적기, ReLU 등의 활성화 함수(activation function)의 처리를 위한 비트 시프터(bit shifter), 클리퍼(clipper), LUT(Lookup Table) 등을 포함할 수 있으나, 본 발명의 범위가 나열된 것으로 제한되는 것은 아니다. 제1 메모리 및 제2 메모리는 인공지능 연산에 사용되는 특징 맵 데이터를 저장할 수 있다. 본 실시 예에서, 제1 메모리 및 제2 메모리는 SRAM(Static Random Access Memory)으로 구현될 수 있으나, 본 발명의 범위가 제한되는 것은 아니다. 몇몇 실시 예에서, 제1 메모리 및 제2 메모리에는, 예를 들어, 디스플레이 영상 데이터, FOD(Fingerprint On Display) 데이터, 터치 센싱 데이터, 카메라 영상 데이터 등이 저장될 수 있다. 이들 데이 터는 일정한 공간적 크기(해상도(resolution), 샘플링 그리드(sampling grid) 등)를 갖고 시간 간격(프레임 레 이트(frame rate), 스캔 레이트(scan rate), 리프레시 레이트(refresh rate))을 가지며 연속적으로 변하면서 제공되는 데이터일 수 있다. 제3 메모리는 인공지능 연산에 사용되는 학습 파라미터를 저장할 수 있다. 여기서 학습 파라미터는, 예를 들어 인공지능 연산에 사용되는 가중치(weight)를 포함할 수 있다. 즉, 연산기는 제3 메모리를 리드 하여 학습 파라미터를 획득하고, 이를 이용하여 인공지능 연산을 수행할 수 있다. 본 실시 예에서, 제3 메모리 는 SRAM으로 구현될 수 있으나, 본 발명의 범위가 제한되는 것은 아니다. 연산기는, 신경망 레이어 단위로, 제1 메모리 및 제2 메모리를 연산 전 데이터를 저장하는 공간 과 연산 후 데이터를 저장하는 공간으로 번갈아 사용할 수 있다. 구체적으로, 연산기는, 제1 신경망 레이 어에 대해, 제1 메모리에 저장된 특징 맵 데이터를 리드하여 인공지능 연산을 수행한 후, 연산 결과를 상 기 제2 메모리에 저장할 수 있다. 또한, 연산기는, 제1 신경망 레이어 다음의 제2 신경망 레이어에 대해, 제2 메모리에 저장된 특징 맵 데이터를 리드하여 인공지능 연산을 수행한 후, 연산 결과를 제1 메모 리에 저장할 수 있다. 한편, 본 실시 예에서, 반도체 시스템은, 제1 도메인에서 데이터를 주고받는 제1 디바이스 및 제2 디바 이스와, 제1 도메인과 상이한 제2 도메인에서 데이터를 주고받는 제3 디바이스 및 제4 디바이스를 더 포함할 수 있다. 예를 들어, 제1 도메인에서 전송되는 데이터와 제2 도메인에서 전송되는 데이터는 대역폭 (bandwidth), 다이나믹 레인지(dynamic range) 등이 상이할 수 있다. 반도체 시스템은 상이한 도메인 사이에서 인공지능 연산을 수행하기 위해, 전후처리기(12, 14)를 이용할 수 있다. 제1 전후처리기는 제1 도메인의 데이터를 인공지능 유닛에 제공하기 위해 제1 전처리를 수행할 수 있다. 여기서, 제1 전처리는 공간적(spatial) 전처리와 시간적(temporal) 전처리를 포함할 수 있다. 공간적 전 처리의 예로서 스케일링(scaling), 로컬 에버리징(local averaging), 인터폴레이션(interpolation), 크롭 (cropping) 등을 들 수 있고, 시간적 전처리의 예로서 재샘플링(re-sampling), 프레임 레이트 변환(frame rate converting) 등을 들 수 있으나, 본 발명의 범위는 나열된 것들로 제한되는 것은 아니다. 또한, 제1 전후처리기는 인공지능 유닛의 연산 결과를 제1 도메인에 제공하기 위해 제1 후처리를 수행 할 수 있다. 여기서, 제1 후처리는 상술한 제1 전처리에 대한 역변환을 의미할 수 있다. 예를 들어, 전처리가 해상도에 대한 다운 샘플링(down-sampling)인 경우 후처리는 해상도에 대한 업 샘플링(up-sampling), 예를 들어 픽셀 데이터 인터폴레이션(pixel data interpolation)일 수 있다. 다른 예로, 전처리가 리프레시 레이트에 대한 다운 샘플링인 경우 후처리는 리프레시 레이트에 대한 업 샘플링, 예를 들어 프레임 데이터 인터폴레이션(frame data interpolation)일 수 있다. 또한, 제1 전후처리기는 신호의 다이나믹 레인지에 대한 조정(normalization)을 수행하기 위해 스케일링 (scaling), 시프팅(shifting), 최소/최대 클리핑(min/max clipping), 비 선형성(non-linearity) 변환을 위한 LUT(Lookup Table)을 사용할 수 있다.한편, 제2 전후처리기는, 제2 도메인의 데이터를 인공지능 유닛에 제공하기 위해 제2 전처리를 수행하 거나, 인공지능 유닛의 연산 결과를 제2 도메인에 제공하기 위해 제2 후처리를 수행할 수 있다. 여기서 제2 전처리 및 제2 후처리에 대한 상세한 내용에 대해서는, 제1 전처리 및 제1 후처리와 관련하여 전술한 내용을 참 조할 수 있다. 도 2를 참조하면, 반도체 시스템에서, 인공지능 유닛은 제1 도메인의 데이터(DATA 1)에 대해 인공지능 연산을 수행할 수 있다. 이를 위해, 전처리기(12a)는 제1 도메인의 데이터(DATA 1)를 수신하고, 데이터(DATA 1)에 대해 전처리를 수행한 데이터(PDATA1)를 인공지능 유닛에 제공할 수 있다. 인공지능 유닛은 데이터(PDATA1)를 제1 메모리에 저장할 수 있다. 연산기는 제3 메모리를 리드하여 획득한 가중치 파라미터를 이용하여 제1 메모리에 저장된 데이터(PDATA1)에 대해 인공지능 연산 을 수행할 수 있고, 그 연산 결과(PDATA2)를 제2 메모리에 저장할 수 있다. 후처리기(14a)는 제2 메모리에 저장된 연산 결과(PDATA2)에 대해 후처리를 수행한 데이터(DATA 2)를 제2 도메인에 제공할 수 있다 도 3 및 도 4는 일 실시 예에 따른 반도체 장치의 동작 방법을 나타낸 도면들이다. 도 3을 참조하면, 일 실시 예에 따른 반도체 장치에서, 연산기는, 인공지능 연산을 데이터 페치 단계(Data Fetch, DF), 곱셈 단계(Multiplication, MULT), 누적 단계(Accumulation, ACC) 및 메모리 기록 단계(Write Memory, WM)로 구분하고, 해당 단계들을 파이프라인(pipeline) 방식으로 수행할 수 있다. 데이터 페치 단계는 제1 메모리로부터 특징 맵 데이터를 페치하고 제3 메모리로부터 가중치 파라미터 를 페치하는 단계이고, 곱셈 단계는 특징 맵 데이터(즉, 특징 맵을 구성하는 요소들)와 가중치 파라미터에 대한 곱셈 연산을 수행하는 단계일 수 있다. 누적 단계는 곱셈 결과를 누적하는 단계이고, 메모리 기록 단계는 누적 결과를 제2 메모리에 라이트하는 단계일 수 있다. 도 4를 참조하면, 제1 시간 구간(T1)에서, 제1 메모리 상의 제1 위치에 대응하는 특징 맵 데이터가 페치될 수 있다. 제2 시간 구간(T2)에서, 제1 위치에 대응하는 특징 맵 데이터와 가중치 파라미터의 곱셈이 수행되는 동시에, 제1 메모리 상의 제2 위치에 대응하는 특징 맵 데이터가 페치될 수 있다. 제3 시간 구간(T3)에서는, 제1 위치에 대응하는 특징 맵 데이터에 대한 연산 결과가 누적되고, 동시에 제2 위치 에 대응하는 특징 맵 데이터와 가중치 파라미터의 곱셈이 수행되고, 동시에 제1 메모리 상의 제3 위치에 대응하는 특징 맵 데이터가 페치될 수 있다. 제4 시간 구간(T4)에서는, 제2 위치에 대응하는 특징 맵 데이터에 대한 연산 결과가 누적되고, 동시에 제3 위치 에 대응하는 특징 맵 데이터와 가중치 파라미터의 곱셈이 수행되고, 동시에 제1 메모리 상의 제4 위치에 대응하는 특징 맵 데이터가 페치될 수 있다. 이와 같은 파이프라인 방식의 동작이 미리 정해진 횟수만큼 반복된 후, 최종적으로 누적 결과를 제2 메모리 에 라이트하는 단계가 수행될 수 있다. 도 5 내지 도 7은 일 실시 예에 따른 반도체 장치의 동작 방법을 나타낸 도면들이다. 도 5를 참조하면, 인공신경망은 출력 특징 맵(OFM)의 각 요소를 생성하도록 입력 특징 맵(IFM)의 모든 요소들과 가중치 파라미터들에 대한 연산들을 수행하는 완전 연결 레이어(Fully-connected Layer)를 포함할 수 있다. 이 러한 완전 연결 레이어는 다수의 가중치 파라미터들 및 다수의 연산들을 가진다. 예를 들어, 상기 완전 연결 레 이어의 가중치 파라미터들의 개수(PARA_NUM)는 칼럼 길이(COL_LEN)와 로우 길이(ROW_LEN)의 곱의 제곱에 상응하 고, 상기 완전 연결 레이어의 연산들의 횟수(OP_NUM)또한 칼럼 길이(COL_LEN)와 로우 길이(ROW_LEN)의 곱의 제 곱에 상응할 수 있다. 이와 다르게, 인공신경망은 가중치 파라미터들의 개수(PARA_NUM) 및 연산들의 횟수(OP_NUM)를 감소시키도록, 출 력 특징 맵(OFM)의 각 요소를 생성하도록 입력 특징 맵(IFM)의 인접 영역의 요소들에 대한 연산들을 수행하는 국부 연결 레이어(Locally connected Layer) 또는 컨볼루셔널 레이어(Convolutional Layer)를 포함할 수 있다. 이러한 국부 연결 레이어 또는 컨볼루셔널 레이어에서는, 출력 특징 맵(OFM)의 각 요소를 생성하는 데에 상기 요소에 인접한 입력 특징 맵(IFM)의 요소만이 고려될 수 있다.이와 다르게, 인공신경망은 칼럼 레이어(Column Layer)를 포함할 수 있으며, 칼럼 가중치 파라미터들을 수신하 고, 칼럼 가중치들에 기초하여 입력 특징 맵(IFM)에 대한 칼럼 방향 연산을 수행하여 출력 특징 맵(OFM)을 생성 할 수 있다. 예를 들어, 입력 특징 맵(IFM)이 N 개의 로우(N은 1 이상의 정수) 및 M 개의 칼럼(M은 1 이상의 정 수)을 가지는 경우, 칼럼 레이어는 N^2개의 칼럼 가중치들을 수신할 수 있다. 즉, 칼럼 가중치들의 개수는 상기 로우들의 개수의 제곱, 즉 각 칼럼의 길이의 제곱에 상응할 수 있다. 또한, 칼럼 레이어는 입력 특징 맵(IFM)의 각 칼럼에 대하여 칼럼 가중치들을 이용한 칼럼 방향 가중 합 연산들을 수행하여 출력 특징 맵(OFM)의 상응하는 칼럼을 생성하고, 이에 따라 N개의 로우들 및 M개의 칼럼들을 가지는 출력 특징맵(OFM)을 생성할 수 있다. 이와 다르게, 인공신경망은 로우 레이어(Row Layer)를 포함할 수 있으며, 로우 가중치 파라미터들을 수신하고, 로우 가중치들에 기초하여 입력 특징 맵(IFM)에 대한 로우 방향 연산을 수행하여 출력 특징 맵(OFM)을 생성할 수 있다. 예를 들어, 입력 특징 맵(IFM)이 N 개의 로우 및 M개의 칼럼을 가지는 경우, 로우 레이어(RL)는 M^2개 의 로우 가중치들을 수신할 수 있다. 즉, 로우 가중치들의 개수는 상기 칼럼들의 개수의 제곱, 즉 각 로우의 길 이의 제곱에 상응할 수 있다. 또한, 로우 레이어는 입력 특징 맵(IFM)의 각 로우에 대하여 로우 가중치들을 이 용한 로우 방향 가중 합 연산들을 수행하여 출력 특징 맵(OFM)의 상응하는 로우를 생성하고, 이에 따라 N개의 로우들 및 M개의 칼럼들을 가지는 출력 특징맵(OFM)을 생성할 수 있다. 특히, 칼럼 레이어의 가중치 파라미터들의 개수(PARA_NUM)가 로우 길이(ROW_LEN)의 제곱에 상응하고, 로우 레이 어의 가중치 파라미터들의 개수(PARA_NUM)가 칼럼 길이(COL_LEN)의 제곱에 상응하므로, 칼럼 레이어 및 로우 레 이어의 가중치 파라미터들의 개수(PARA_NUM)는 칼럼 길이(COL_LEN)의 제곱과 로우 길이(ROW_LEN)의 제곱의 합에 상응하고, 상기 완전 연결 레이어의 가중치 파라미터들의 개수(PARA_NUM)보다 감소될 수 있다. 또한, 칼럼 레이어의 연산들의 횟수(OP_NUM)가 칼럼 길이(COL_LEN)의 제곱과 로우 길이(ROW_LEN)의 곱에 상응하 고, 로우 레이어의 연산들의 횟수(OP_NUM)가 로우 길이(ROW_LEN)의 제곱과 칼럼 길이(COL_LEN)의 곱에 상응하므 로, 칼럼 레이어(CL) 및 로우 레이어(RL)의 연산들의 횟수(OP_NUM)는 칼럼 길이(COL_LEN)의 제곱과 로우 길이 (ROW_LEN)의 곱과, 로우 길이(ROW_LEN)의 제곱과 칼럼 길이(COL_LEN)의 곱의 합에 상응하고, 상기 완전 연결 레 이어의 연산들의 횟수(OP_NUM)보다 감소될 수 있다. 도 6을 참조하면, 특징 맵 데이터가 N 개(N은 2 이상의 정수)의 로우 및 M 개(M은 2 이상의 정수)의 칼럼을 포 함하고, 제1 신경망 레이어가 칼럼 레이어에 대응하는 경우, 연산기는 제1 메모리로부터 리드한 입력 특징 맵(IFM)에 대해 데이터 페치 단계, 곱셈 단계 및 누적 단계를 N 회 수행할 때마다 제2 메모리에 대한 메모리 기록 단계를 1 회 수행할 수 있다. 이어서 도 7을 참조하면, 제1 신경망 레이어 다음의 제2 신경망 레이어가 로우 레이어에 대응하는 경우, 연산기 는 제2 메모리로부터 리드한 입력 특징 맵(IFM)에 대해 데이터 페치 단계, 곱셈 단계 및 누적 단계를 M 회 수행할 때마다 제1 메모리에 대한 메모리 기록 단계를 1 회 수행할 수 있다. 도 8 내지 도 10은 일 실시 예에 따른 반도체 장치의 동작 방법을 나타낸 도면들이다. 도 8 내지 도 10을 참조하면, 일 실시 예에 따른 반도체 장치의 동작 방법은, N 개(N은 2 이상의 정수)의 로우 및 M 개(M은 2 이상의 정수)의 칼럼을 포함하는 특징 맵 데이터를 제1 메모리에 제공하는 단계; 제1 메모 리에 저장된 특징 맵 데이터를 리드하고 제1 칼럼 내지 제M 칼럼에 대해 제1 인공지능 연산을 수행하는 단 계; 제1 인공지능 연산의 수행 결과를 제2 메모리에 라이트(write)하는 단계; 제2 메모리에 저장된 특징 맵 데이터를 리드하고 제1 로우 내지 제N 로우에 대해 제2 인공지능 연산을 수행하는 단계; 및 제2 인공지 능 연산의 수행 결과를 제1 메모리에 라이트하는 단계를 포함할 수 있다. 본 실시 예에서, 제1 인공지능 연산을 수행하는 단계는, 데이터 페치 단계, 곱셈 단계 및 누적 단계 및 메모리 기록 단계를 파이프라인 방식으로 수행하되, 제1 칼럼 내지 제M 칼럼 중 하나의 칼럼에 대해 데이터 페치 단계, 곱셈 단계 및 누적 단계를 N 회 수행할 때마다 메모리 기록 단계를 1 회 수행하는 단계를 포함할 수 있다. 또한, 제2 인공지능 연산을 수행하는 단계는, 제1 로우 내지 제N 로우 중 하나의 로우에 대해 데이터 페치 단계, 곱셈 단계 및 누적 단계를 M 회 수행할 때마다 메모리 기록 단계를 1 회 수행하는 단계를 포함할 수 있다. 몇몇 실시 예에서, 일 실시 예에 따른 반도체 장치의 동작 방법은, 제1 인공지능 연산을 수행하기 위해 상이한 도메인의 데이터를 입력받는 경우, 입력 데이터에 대해 전처리를 수행하여 제1 메모리 또는 제2 메모리 에 제공하는 단계를 더 포함할 수 있다.또한, 몇몇 실시 예에서, 일 실시 예에 따른 반도체 장치의 동작 방법은, 제2 인공지능 연산을 수행한 후 상이 한 도메인에 데이터를 출력하는 경우, 연산이 완료된 데이터에 대해 후처리를 수행하여 외부에 제공하는 단계를 더 포함할 수 잇다. 도 11 및 도 12는 일 실시 예에 따른 반도체 시스템을 나타낸 블록도들이다. 도 11을 참조하면, 일 실시 예에 따른 반도체 시스템에서, 인공지능 유닛은 제1 도메인의 데이터(DATA 1)에 대해 인공지능 연산을 수행할 수 있다. 여기서 제1 도메인은 호스트 프로세서와 디스플레이를 포 함하며, 제1 도메인의 데이터(DATA1)는 제2 도메인에 비해 높은 해상도 및 낮은 리프레시 레이트를 갖는 데이터 일 수 있다. 제1 도메인의 데이터(DATA1)는 전처리기에 전달되어 해상도에 대해 다운샘플링이 수행된 후 제1 메모리 에 저장될 수 있다. 연산기는 제1 메모리에 저장된 데이터에 대해 인공지능 연산을 수행할 수 있고, 그 연산 결과를 제2 메모리에 저장할 수 있다. 물론, 연산기는, 제1 신경망 레이어에 대해, 제 1 메모리에 저장된 특징 맵 데이터를 리드하여 인공지능 연산을 수행한 후, 연산 결과를 상기 제2 메모리 에 저장하고는, 제1 신경망 레이어 다음의 제2 신경망 레이어에 대해, 제2 메모리에 저장된 특징 맵 데이터를 리드하여 인공지능 연산을 수행한 후, 연산 결과를 제1 메모리에 저장하는 과정을 반복할 수 있 다. 제2 메모리에 저장된 데이터는 후처리기에 전달되어 해상도에 대해 업스케일링이 수행된 후 데이터 (DATA2)로서 제1 도메인에 제공될 수 있다. 또는, 제2 메모리에 저장된 데이터는 후처리기에 전달되 어 프레임 레이트를 높게 변환하는 작업이 수행된 후 데이터(DATA3)로서 제2 도메인에 제공될 수도 있다. 도 12를 참조하면, 일 실시 예에 따른 반도체 시스템에서, 인공지능 유닛은 제2 도메인의 데이터(DATA 4)에 대해 인공지능 연산을 수행할 수 있다. 여기서 제2 도메인은 호스트 프로세서와 터치 센서를 포함 하며, 제2 도메인의 데이터(DATA4)는 제1 도메인에 비해 낮은 해상도 및 높은 리프레시 레이트를 갖는 데이터일 수 있다. 제2 도메인의 데이터(DATA4)는 전처리기에 전달되어 리프레시 레이트에 대해 다운샘플링이 수행된 후 제1 메모리에 저장될 수 있다. 연산기는 제1 메모리에 저장된 데이터에 대해 인공지능 연산을 수행 할 수 있고, 그 연산 결과를 제2 메모리에 저장할 수 있다. 물론, 연산기는, 제1 신경망 레이어에 대 해, 제1 메모리에 저장된 특징 맵 데이터를 리드하여 인공지능 연산을 수행한 후, 연산 결과를 상기 제2 메모리에 저장하고는, 제1 신경망 레이어 다음의 제2 신경망 레이어에 대해, 제2 메모리에 저장된 특 징 맵 데이터를 리드하여 인공지능 연산을 수행한 후, 연산 결과를 제1 메모리에 저장하는 과정을 반복할 수 있다. 제2 메모리에 저장된 데이터는 후처리기에 전달되어 해상도에 대해 업스케일링이 수행된 후 데이터 (DATA5)로서 제1 도메인에 제공될 수 있다. 또는, 제2 메모리에 저장된 데이터는 후처리기에 전달되 어 프레임 레이트를 높게 변환하는 작업이 수행된 후 데이터(DATA6)로서 제2 도메인에 제공될 수도 있다. 도 13은 일 실시 예에 따른 반도체 장치를 나타낸 블록도이다. 도 13을 참조하면, 일 실시 예에 따른 반도체 장치의 인공지능 유닛(10a)은 복수의 연산기(100a, 100b, 100c)를 포함할 수 있다. 복수의 연산기(100a, 100b, 100c)는 모두 동일한 인공지능 연산을 수행할 수도 있고, 복수의 연산기(100a, 100b, 100c) 중 일부 연산기는 다른 연산기와 상이한 인공지능 연산을 수행할 수도 있다. 구체적으로, 연산기는 제1 인공지능 연산을 수행하는 제1 연산기(100a) 및 제1 인공지능 연산과 상이한 제 2 인공지능 연산을 수행하는 제2 연산기(100b)를 포함할 수 있다. 제1 연산기(100a)는 제1 신경망 레이어 단위로 제1 메모리 중 일부 영역 및 제2 메모리 중 일부 영역 을 제1 인공지능 연산 전 데이터를 저장하는 공간과 제1 인공지능 연산 후 데이터를 저장하는 공간으로 번갈아 사용할 수 있다. 제2 연산기(100b)는 제2 신경망 레이어 단위로 제1 메모리 중 다른 일부 영역 및 제2 메모리 중 다른 일부 영역을 제2 인공지능 연산 전 데이터를 저장하는 공간과 제2 인공지능 연산 후 데이터를 저장하는 공간으 로 번갈아 사용할 수 있다. 도 14는 일 실시 예에 따른 반도체 시스템을 나타낸 블록도이다. 도 14를 참조하면, 일 실시 예에 따른 반도체 시스템은, 입력 영상 데이터(IDAT)에 기초하여 디스플레이 패 널을 구동하는 디스플레이 드라이버; 터치 센서로부터 수신되는 터치 센싱 신호(RXS)를 터치 센싱 데이터(TCD)로 변환하는 터치 컨트롤러; 디스플레이 드라이버에 입력 영상 데이터(IDAT)를 제공하고, 터치 컨트롤러로부터 터치 센싱 데이터(TCD)를 수신하는 호스트 프로세서; 및 입력 영상 데이터(IDAT) 에 대응하는 예측 노이즈 데이터를 생성하는 인공지능 연산을 수행하는 인공지능 유닛을 포함할 수 있다. 본 실시 예에서, 인공지능 유닛은 디스플레이 드라이버에 탑재될 수 있다. 구체적으로, 디스플레이 드 라이버는 입력 영상 데이터(IDAT)에 대응하는 예측 노이즈 데이터를 생성하는 인공지능 연산을 수행하는 인 공지능 유닛을 포함하고, 터치 컨트롤러는 예측 노이즈 데이터를 이용하여 터치 센싱 데이터(RXS)를 보 상하는 보상회로을 포함할 수 있다. 한편, 인공지능 유닛은 터치 센싱 데이터(RXS)에 대응하는 예측 데 이터를 생성하기 위한 인공지능 연산을 수행할 수도 있는데, 해당 예측 데이터를 이용하여 입력 영상 데이터 (IDAT)를 보상하는 보상회로를 포함할 수도 있다. 도 15는 일 실시 예에 따른 반도체 시스템을 나타낸 블록도이다. 도 15를 참조하면, 일 실시 예에 따른 반도체 시스템이 도 14의 실시 예와 다른 점은, 인공지능 유닛이 터치 컨트롤러에 탑재될 수 있다는 것이다. 구체적으로, 터치 컨트롤러는 입력 영상 데이터(IDAT)에 대 응하는 예측 노이즈 데이터를 생성하는 인공지능 연산을 수행하는 인공지능 유닛과, 예측 노이즈 데이터를 이용하여 터치 센싱 데이터(RXS)를 보상하는 보상회로을 포함할 수 있다. 한편, 인공지능 유닛은 터치 센싱 데이터(RXS)에 대응하는 예측 데이터를 생성하기 위한 인공지능 연산을 수행할 수도 있는데, 디스플레이 드라이버는 해당 예측 데이터를 이용하여 입력 영상 데이터(IDAT)를 보상하는 보상회로를 포함할 수도 있다. 도 16은 일 실시 예에 따른 반도체 시스템을 나타낸 블록도이다. 도 16을 참조하면, 일 실시 예에 따른 반도체 시스템이 도 14 및 도 15의 실시 예와 다른 점은, 인공지능 유 닛이 호스트 프로세서에 탑재될 수 있다는 것이다. 구체적으로, 호스트 프로세서는 입력 영상 데이 터(IDAT)에 대응하는 예측 노이즈 데이터를 생성하는 인공지능 연산을 수행하는 인공지능 유닛과, 예측 노 이즈 데이터를 이용하여 터치 센싱 데이터(RXS)를 보상하는 보상회로을 포함할 수 있다. 한편, 인공지능 유 닛은 터치 센싱 데이터(RXS)에 대응하는 예측 데이터를 생성하기 위한 인공지능 연산을 수행할 수도 있는데, 호스트 프로세서는 해당 예측 데이터를 이용하여 입력 영상 데이터(IDAT)를 보상하는 보상회로(1 6)를 포함할 수도 있다. 이제까지 설명한 실시 예들에 따르면, 자원이 제한적인 환경에서도 별도의 소프트웨어 없이 최소한의 하드웨어 구성만으로 인공지능 연산을 수행할 수 있어서, 소형 IC에 적용이 가능하다. 또한, 입력 데이터와 출력 데이터 의 도메인이 다른 경우에도 처리가 가능하다. 이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16"}
{"patent_id": "10-2022-0058034", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1 및 도 2는 일 실시 예에 따른 반도체 시스템을 나타낸 블록도들이다. 도 3 및 도 4는 일 실시 예에 따른 반도체 장치의 동작 방법을 나타낸 도면들이다. 도 5 내지 도 7은 일 실시 예에 따른 반도체 장치의 동작 방법을 나타낸 도면들이다. 도 8 내지 도 10은 일 실시 예에 따른 반도체 장치의 동작 방법을 나타낸 도면들이다. 도 11 및 도 12는 일 실시 예에 따른 반도체 시스템을 나타낸 블록도들이다. 도 13은 일 실시 예에 따른 반도체 장치를 나타낸 블록도이다. 도 14는 일 실시 예에 따른 반도체 시스템을 나타낸 블록도이다. 도 15는 일 실시 예에 따른 반도체 시스템을 나타낸 블록도이다. 도 16은 일 실시 예에 따른 반도체 시스템을 나타낸 블록도이다."}
