Perfeito. Abaixo estÃ¡ o documento completo, jÃ¡ no formato Markdown, pronto para vocÃª salvar como:

SPI_PROTOCOL.md

Ele Ã© escrito pensando explicitamente no seu caso: CPU 8-bits, endereÃ§amento 16-bits, memÃ³ria SPI, implementaÃ§Ã£o em SystemVerilog com FSM clara.

â¸»

SPI_PROTOCOL.md

1. IntroduÃ§Ã£o

O SPI (Serial Peripheral Interface) Ã© um protocolo de comunicaÃ§Ã£o serial sÃ­ncrono, amplamente utilizado para conectar microprocessadores, microcontroladores e FPGAs a dispositivos perifÃ©ricos como:
 â€¢ MemÃ³rias SPI (Flash, SRAM, FRAM)
 â€¢ Sensores
 â€¢ Conversores ADC/DAC
 â€¢ Displays

Neste projeto, o SPI serÃ¡ usado como barramento de memÃ³ria externa para um processador 8-bits com endereÃ§amento de 16 bits, devido Ã  sua alta velocidade, baixo overhead e simplicidade de implementaÃ§Ã£o em hardware.

â¸»

1. Conceitos Fundamentais do SPI

2.1 Arquitetura Mestreâ€“Escravo

O SPI opera em modelo masterâ€“slave:
 â€¢ Master: CPU / FPGA / SoC
 â€¢ Slave: memÃ³ria SPI

O master:
 â€¢ gera o clock
 â€¢ controla o chip select
 â€¢ inicia toda comunicaÃ§Ã£o

â¸»

2.2 Sinais do SPI

Sinal DireÃ§Ã£o DescriÃ§Ã£o
SCLK Master â†’ Slave Clock serial
MOSI Master â†’ Slave Master Out, Slave In
MISO Slave â†’ Master Master In, Slave Out
CS / SS Master â†’ Slave Chip Select (ativo em nÃ­vel baixo)

ðŸ“Œ Importante:
O SPI nÃ£o possui endereÃ§amento interno como o IÂ²C. Cada dispositivo Ã© selecionado por um CS dedicado.

â¸»

1. Funcionamento BÃ¡sico do SPI

3.1 TransferÃªncia de Dados
 â€¢ Cada pulso de clock transfere 1 bit
 â€¢ TransferÃªncia full-duplex
 â€¢ Dados sÃ£o deslocados em registradores de shift

Exemplo (8 bits):

Clock:  â†‘ â†“ â†‘ â†“ â†‘ â†“ â†‘ â†“ â†‘ â†“ â†‘ â†“ â†‘ â†“ â†‘ â†“
MOSI :  b7 b6 b5 b4 b3 b2 b1 b0
MISO :  d7 d6 d5 d4 d3 d2 d1 d0

â¸»

3.2 Modos SPI (CPOL / CPHA)

Modo CPOL CPHA DescriÃ§Ã£o
0 0 0 Dados vÃ¡lidos na subida
1 0 1 Dados vÃ¡lidos na descida
2 1 0 Clock idle alto
3 1 1 Clock idle alto + shift invertido

ðŸ“Œ MemÃ³rias SPI geralmente usam Modo 0 ou 3.
Este documento assume SPI Modo 0 (CPOL=0, CPHA=0).

â¸»

1. Protocolo SPI para MemÃ³rias

4.1 Estrutura TÃ­pica de Acesso

MemÃ³rias SPI usam o formato:

[COMANDO][ENDEREÃ‡O_MSB][ENDEREÃ‡O_LSB][DADOS...]

Exemplo (leitura):

0x03  0x12  0x34  -> retorna DATA

Campo Tamanho
Comando 8 bits
EndereÃ§o 16 bits
Dados 8 bits (ou burst)

â¸»

4.2 Comandos Comuns

OperaÃ§Ã£o CÃ³digo
READ 0x03
WRITE 0x02
WREN (Flash) 0x06

ðŸ“Œ SPI RAM/FRAM geralmente nÃ£o precisa de WREN.

â¸»

1. IntegraÃ§Ã£o com CPU 8-bits

5.1 Interface LÃ³gica

A CPU nÃ£o acessa SPI diretamente.
Ela conversa com um SPI Memory Controller, que:
 â€¢ recebe endereÃ§o de 16 bits
 â€¢ recebe dado de escrita (8 bits)
 â€¢ retorna dado lido (8 bits)
 â€¢ gera sinais SPI fÃ­sicos

CPU â†’ SPI_CTRL â†’ SPI Memory

â¸»

5.2 Sinais Internos Recomendados

input  logic        mem_req;
input  logic        mem_we;
input  logic [15:0] mem_addr;
input  logic [7:0]  mem_wdata;
output logic [7:0]  mem_rdata;
output logic        mem_ready;

â¸»

1. MÃ¡quina de Estados (FSM) do SPI

6.1 Estados TÃ­picos

Estado FunÃ§Ã£o
IDLE Espera requisiÃ§Ã£o
CMD Envia comando
ADDR_H EndereÃ§o MSB
ADDR_L EndereÃ§o LSB
READ LÃª dado
WRITE Escreve dado
DONE Finaliza

â¸»

6.2 Diagrama Conceitual

IDLE
 â†“
CMD
 â†“
ADDR_H
 â†“
ADDR_L
 â†“
READ / WRITE
 â†“
DONE â†’ IDLE

â¸»

1. ImplementaÃ§Ã£o em SystemVerilog

7.1 Interface SPI (pinos)

output logic spi_sck;
output logic spi_mosi;
input  logic spi_miso;
output logic spi_cs_n;

â¸»

7.2 Registradores Internos

logic [7:0]  shift_reg;
logic [4:0]  bit_cnt;
logic [2:0]  state;

â¸»

7.3 FSM Principal (simplificada)

typedef enum logic [2:0] {
    IDLE,
    CMD,
    ADDR_H,
    ADDR_L,
    READ,
    WRITE,
    DONE
} spi_state_t;

spi_state_t state;

â¸»

7.4 Controle de Clock SPI

always_ff @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        spi_sck <= 1'b0;
    else if (state != IDLE)
        spi_sck <= ~spi_sck;
    else
        spi_sck <= 1'b0;
end

â¸»

7.5 Shift Register SPI

always_ff @(posedge clk) begin
    if (spi_sck) begin
        shift_reg <= {shift_reg[6:0], spi_miso};
        bit_cnt   <= bit_cnt - 1;
    end
end

â¸»

7.6 SequÃªncia de Leitura (exemplo)

case (state)
CMD: begin
    shift_reg <= 8'h03; // READ
    bit_cnt   <= 7;
end

ADDR_H: shift_reg <= mem_addr[15:8];
ADDR_L: shift_reg <= mem_addr[7:0];

READ: if (bit_cnt == 0) begin
    mem_rdata <= shift_reg;
    state     <= DONE;
end
endcase

â¸»

1. Leitura Sequencial (Burst)

ApÃ³s enviar endereÃ§o:
 â€¢ manter CS ativo
 â€¢ continuar clockando
 â€¢ memÃ³ria retorna bytes consecutivos

Perfeito para:
 â€¢ fetch de instruÃ§Ãµes
 â€¢ leitura de vetores
 â€¢ loops rÃ¡pidos

â¸»

1. ConsideraÃ§Ãµes de Desempenho

Item SPI
Ciclos por byte ~8 clocks SPI
Overhead Baixo
Determinismo Alto
Ideal para CPU âœ…

ðŸ“Œ Normalmente:
 â€¢ CPU roda mais lento que SPI
 â€¢ 1 instruÃ§Ã£o = vÃ¡rios clocks internos
 â€¢ SPI nÃ£o Ã© gargalo

â¸»

1. Boas PrÃ¡ticas de Projeto

âœ” Usar FSM clara
âœ” Separar CPU e controlador SPI
âœ” Usar burst sempre que possÃ­vel
âœ” CS ativo durante mÃºltiplos bytes
âœ” Evitar IÂ²C para memÃ³ria principal

â¸»

1. ConclusÃ£o

O SPI Ã© a melhor escolha para implementar memÃ³ria externa em um processador 8-bits com poucos pinos.

â¸»

1. Implementation in Neander-X

The Neander-X CPU implements an SPI memory controller based on these concepts:

### Actual Implementation

| File | Description |
|------|-------------|
| `src/spi_memory_controller.sv` | SPI Memory Controller RTL |
| `src/spi_sram_model.sv` | Behavioral SPI SRAM model for simulation |
| `src/project.sv` | TinyTapeout top-level with SPI pin mapping |

### Key Features

- **8-bit CPU addressing** (256 byte address space)
- **16-bit SPI addressing** (high byte always 0x00)
- **Request/Ready handshaking** for CPU stall during memory access
- **~70 cycle latency** per memory access
- **SPI Mode 0** (CPOL=0, CPHA=0)

### Pin Mapping (TinyTapeout)

| Signal | Pin | Direction |
|--------|-----|-----------|
| SPI_CS_N | uo_out[0] | Output |
| SPI_SCLK | uo_out[1] | Output |
| SPI_MOSI | uo_out[2] | Output |
| SPI_MISO | ui_in[0] | Input |

ðŸ“Œ For detailed implementation information, see [SPI Memory Controller Documentation](SPI_MEM_CONTROLLER.md).
