# (PT-BR) MC613 - Laboratório de Circuitos Digitais
<p>
Exercícios relacionados à matéria MC613 da Universidade Estadual de Campinas, do curso de engenharia de computação, realizados no primeiro semestre de 2024. Desenvolvidos em linguagem de descrição de hardware Verilog. Os exercícios foram realizados em grupo por Matheus Ponte (dono deste repositório), Caio Porto e Vinicius Leme. Assuntos de cada 'lab':<br>
<ul>
<li> lab01 - Somador de 4 bits</li>
<li> lab02a - Bit de paridade</li>
<li> lab02b - Código de Hamming</li>
<li> lab03 - Construção de interface SPI (Serial para Paralelo)</li>
<li> lab04 - Calculadora na placa DE1-SoC (*)</li>
<li> lab05 - VGA (Video Graphics Array) (*)</li>
<li> lab06 - Implementação de jogo Pong (*)</li>
<li> lab07 - Captação e visualização de imagens por câmera (*)</li>
<li> Projeto - Paint na FPGA (*)</li>
</ul>
<b>Nota: Labs marcados com (*) foram realizados para executar na FPGA DE1-SoC, geração Cyclone V. Para compilação, montagem e upload do código na placa, é necessário o uso do programa Intel Quartus Prime (versão 17.1).</b>
</p>

# (EN) MC613 - Digital circuits development
<p>
Exercises related to MC613 subject from Universidade Estadual de Campinas, computer engineering course, made during the first semester of 2024. Developed in Verilog HDL language. The exercises were made in group by Matheus Ponte (owner of this repository), Caio Porto and Vinicius Leme Concepts worked in each 'lab':<br>
<ul>
<li> lab01 - 4-bit adder</li>
<li> lab02a - Parity bit</li>
<li> lab02b - Hamming code </li>
<li> lab03 - Development of a SPI (Serial to Parallel Interface)</li>
<li> lab04 - Calculator on the DE1-SoC FPGA (*)</li>
<li> lab05 - VGA (Video Graphics Array) (*)</li>
<li> lab06 - Pong game implementation (*)</li>
<li> lab07 - Capturing and displaying images using a camera (*)</li>
<li> Project - Paint on the FPGA (*)</li>
</ul>
<b>Note: Labs marked with (*) were develop to run on the DE1-SoC FPGA, generation Cyclone V. In order to compile, assemble and upload the code on the FPGA, Intel Quartus Prime (v. 17.1) is needed.</b>
</p>