module top(
    input wire clk,
    input sw,
    output ld
);
    
assign ld = clk;

endmodule
