<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xcau25p-sfvb784-1LV-i" LaunchTime="1766465772">
  <File Type="PA-TCL" Name="bitserial_nn.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="bitserial_nn_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="bitserial_nn_reports.tcl"/>
  <File Type="RDS-RDS" Name="bitserial_nn.vds"/>
  <File Type="RDS-UTIL" Name="bitserial_nn_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="bitserial_nn_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="bitserial_nn.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="bitserial_nn_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="bitserial_nn_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/src/input_buffer/input_buffer.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../GitHub/Bit-Serial_Neural_Computation_Engine/src/input_buffer/input_buffer.sv"/>
        <Attr Name="ImportTime" Val="1766408001"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/mac_engine/mac_engine.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../GitHub/Bit-Serial_Neural_Computation_Engine/src/mac_engine/mac_engine.sv"/>
        <Attr Name="ImportTime" Val="1766454445"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/relu_activation/relu_activation.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../GitHub/Bit-Serial_Neural_Computation_Engine/src/relu_activation/relu_activation.sv"/>
        <Attr Name="ImportTime" Val="1766459681"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/wmem_hidden/wmem_hidden.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../GitHub/Bit-Serial_Neural_Computation_Engine/src/wmem_hidden/wmem_hidden.sv"/>
        <Attr Name="ImportTime" Val="1766463130"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/bitserial_nn/bitserial_nn.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../GitHub/Bit-Serial_Neural_Computation_Engine/src/bitserial_nn/bitserial_nn.sv"/>
        <Attr Name="ImportTime" Val="1766408907"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="bitserial_nn"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/src/xdc_2.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../GitHub/Bit-Serial_Neural_Computation_Engine/src/xdc_2.xdc"/>
        <Attr Name="ImportTime" Val="1764871684"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2025">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
