# Что лежит в репозитории

* `templates` – директория с шаблонами для Logisim и SystemVerilog, а также шаблоном для отчёта.
* `*_tb.sv` – тестирующие модули, использующиеся в автотестах (не удалять).

# Что нужно загружать в репозиторий

1. Проект Logisim (lite или normal). Если будут загружены 2 версии, то проверяется normal.
2. Скрипт `stack_structural.sv`, описывающий модуль `stack_structural` и содержащий все остальные необходимые модули.
3. Скрипт `stack_behaviour.sv`, описывающий модуль `stack_behaviour` и содержащий все остальные необходимые модули.

# Работа с шаблонами

1. Копируем шаблоны в корень репозитория.
2. Работаем в скопированных шаблонах.

Проверяются только файлы из корня репозитория. Не нужно править шаблоны в директории `templates` (даже файл отчёта). 

Подтягивать изменения через `sync fork` не нужно, т.к. этот репозиторий создаётся из шаблонного. В случае возникновения проблем будут разливаться обновленные шаблоны через `force push` проверяющим (т.е. вы можете потерять свои наработки после обновления, если будут редактироваться файлы шаблонов).

# Автотесты [![Ci/CD](../../actions/workflows/ci.yaml/badge.svg?branch=main&event=workflow_dispatch)](../../actions/workflows/ci.yaml)

> [!TIP]
> Уровень сложности определяется следующим образом:
> 
> (Найден файл `stack_structural.sv` и в этом файле найден `"stack_structural_normal"`) ? `normal` : `lite`
> 
> (Найден файл `stack_behaviour.sv` и в этом файле найден `"stack_behaviour_normal"`) ? `normal` : `lite`

# Проверка verilog локально (из корня репозитория)

1. Сборка: `iverilog -g2012 -o stack_tb.out stack_behaviour_tb.sv`
2. Симуляция: `vvp stack_tb.out +TIMES=5 +OUTCSV=st_stack_5.csv`
3. Запуск проверки:

   3.1. lite: `python ".github/workflows/verilog_checker.py" st_stack_5.csv ".github/workflows/ref_stack_lite_5.csv"`
   
   3.2. normal: `python ".github/workflows/verilog_checker.py" st_stack_5.csv ".github/workflows/ref_stack_normal_5.csv"`

Также посмотреть логи можно в файле `st_stack_5.csv`. Проверяем значения на выходе только при `CLK=1`, если выполнена lite версия, иначе – при `CLK=0` и `CLK=1`.

Закрытые тесты для Verilog представляют собой запуск testbench из репозитория с различными константами `TIMES`.

Примечание: вместо `edge signal` используйте `signal`

> [!WARNING]
> Если файл verilog-скрипта не найден, то в логах будет ошибка:
> ```log
> stack_structural__tb.sv: No such file or directory
> No top level modules, and no -s option.
> ```
