// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module GPU(	// ventus/src/top/GPGPU_top.scala:149:7
  input           clock,	// ventus/src/top/GPGPU_top.scala:149:7
                  reset,	// ventus/src/top/GPGPU_top.scala:149:7
  output          io_host_req_ready,	// ventus/src/top/GPGPU_top.scala:152:14
  input           io_host_req_valid,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [31:0]   io_host_req_bits_host_wg_id,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [3:0]    io_host_req_bits_host_num_wf,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [4:0]    io_host_req_bits_host_wf_size,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [31:0]   io_host_req_bits_host_start_pc,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [10:0]   io_host_req_bits_host_kernel_size_3d_0,	// ventus/src/top/GPGPU_top.scala:152:14
                  io_host_req_bits_host_kernel_size_3d_1,	// ventus/src/top/GPGPU_top.scala:152:14
                  io_host_req_bits_host_kernel_size_3d_2,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [31:0]   io_host_req_bits_host_csr_knl,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [10:0]   io_host_req_bits_host_vgpr_size_total,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [11:0]   io_host_req_bits_host_sgpr_size_total,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [17:0]   io_host_req_bits_host_lds_size_total,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [10:0]   io_host_req_bits_host_vgpr_size_per_wf,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [11:0]   io_host_req_bits_host_sgpr_size_per_wf,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [16:0]   io_host_req_bits_host_pds_size_per_wf,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [31:0]   io_host_req_bits_host_pds_baseaddr,	// ventus/src/top/GPGPU_top.scala:152:14
                  io_host_req_bits_host_gds_baseaddr,	// ventus/src/top/GPGPU_top.scala:152:14
  input           io_host_rsp_ready,	// ventus/src/top/GPGPU_top.scala:152:14
  output          io_host_rsp_valid,	// ventus/src/top/GPGPU_top.scala:152:14
  output [31:0]   io_host_rsp_bits_inflight_wg_buffer_host_wf_done_wg_id,	// ventus/src/top/GPGPU_top.scala:152:14
  input           io_out_a_0_ready,	// ventus/src/top/GPGPU_top.scala:152:14
  output          io_out_a_0_valid,	// ventus/src/top/GPGPU_top.scala:152:14
  output [2:0]    io_out_a_0_bits_opcode,	// ventus/src/top/GPGPU_top.scala:152:14
  output [14:0]   io_out_a_0_bits_source,	// ventus/src/top/GPGPU_top.scala:152:14
  output [31:0]   io_out_a_0_bits_address,	// ventus/src/top/GPGPU_top.scala:152:14
  output [127:0]  io_out_a_0_bits_mask,	// ventus/src/top/GPGPU_top.scala:152:14
  output [1023:0] io_out_a_0_bits_data,	// ventus/src/top/GPGPU_top.scala:152:14
  input           io_out_d_0_valid,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [2:0]    io_out_d_0_bits_opcode,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [14:0]   io_out_d_0_bits_source,	// ventus/src/top/GPGPU_top.scala:152:14
  input  [1023:0] io_out_d_0_bits_data	// ventus/src/top/GPGPU_top.scala:152:14
);

  wire          _cluster2L2Arbiter_io_memReqVecIn_0_ready;	// ventus/src/top/GPGPU_top.scala:168:56
  wire          _cluster2L2Arbiter_io_memReqOut_valid;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [2:0]    _cluster2L2Arbiter_io_memReqOut_bits_opcode;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [14:0]   _cluster2L2Arbiter_io_memReqOut_bits_source;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [31:0]   _cluster2L2Arbiter_io_memReqOut_bits_address;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [127:0]  _cluster2L2Arbiter_io_memReqOut_bits_mask;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [1023:0] _cluster2L2Arbiter_io_memReqOut_bits_data;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [2:0]    _cluster2L2Arbiter_io_memReqOut_bits_param;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [31:0]   _cluster2L2Arbiter_io_memReqOut_bits_spike_info_pc;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [31:0]   _cluster2L2Arbiter_io_memReqOut_bits_spike_info_vaddr;	// ventus/src/top/GPGPU_top.scala:168:56
  wire          _cluster2L2Arbiter_io_memRspIn_ready;	// ventus/src/top/GPGPU_top.scala:168:56
  wire          _cluster2L2Arbiter_io_memRspVecOut_0_valid;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [2:0]    _cluster2L2Arbiter_io_memRspVecOut_0_bits_opcode;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [14:0]   _cluster2L2Arbiter_io_memRspVecOut_0_bits_source;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [1023:0] _cluster2L2Arbiter_io_memRspVecOut_0_bits_data;	// ventus/src/top/GPGPU_top.scala:168:56
  wire [31:0]   _cluster2L2Arbiter_io_memRspVecOut_0_bits_address;	// ventus/src/top/GPGPU_top.scala:168:56
  wire          _l2Distribute_io_memReqIn_ready;	// ventus/src/top/GPGPU_top.scala:167:55
  wire          _l2Distribute_io_memReqVecOut_0_valid;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [2:0]    _l2Distribute_io_memReqVecOut_0_bits_opcode;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [14:0]   _l2Distribute_io_memReqVecOut_0_bits_source;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [31:0]   _l2Distribute_io_memReqVecOut_0_bits_address;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [127:0]  _l2Distribute_io_memReqVecOut_0_bits_mask;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [1023:0] _l2Distribute_io_memReqVecOut_0_bits_data;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [2:0]    _l2Distribute_io_memReqVecOut_0_bits_param;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [31:0]   _l2Distribute_io_memReqVecOut_0_bits_spike_info_pc;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [31:0]   _l2Distribute_io_memReqVecOut_0_bits_spike_info_vaddr;	// ventus/src/top/GPGPU_top.scala:167:55
  wire          _l2Distribute_io_memRspVecIn_0_ready;	// ventus/src/top/GPGPU_top.scala:167:55
  wire          _l2Distribute_io_memRspOut_valid;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [2:0]    _l2Distribute_io_memRspOut_bits_opcode;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [14:0]   _l2Distribute_io_memRspOut_bits_source;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [1023:0] _l2Distribute_io_memRspOut_bits_data;	// ventus/src/top/GPGPU_top.scala:167:55
  wire [31:0]   _l2Distribute_io_memRspOut_bits_address;	// ventus/src/top/GPGPU_top.scala:167:55
  wire          _SM2clusterArbiter_io_memReqVecIn_0_ready;	// ventus/src/top/GPGPU_top.scala:166:56
  wire          _SM2clusterArbiter_io_memReqOut_valid;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [2:0]    _SM2clusterArbiter_io_memReqOut_bits_opcode;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [14:0]   _SM2clusterArbiter_io_memReqOut_bits_source;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memReqOut_bits_address;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [127:0]  _SM2clusterArbiter_io_memReqOut_bits_mask;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [1023:0] _SM2clusterArbiter_io_memReqOut_bits_data;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [2:0]    _SM2clusterArbiter_io_memReqOut_bits_param;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memReqOut_bits_spike_info_pc;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memReqOut_bits_spike_info_vaddr;	// ventus/src/top/GPGPU_top.scala:166:56
  wire          _SM2clusterArbiter_io_memRspIn_ready;	// ventus/src/top/GPGPU_top.scala:166:56
  wire          _SM2clusterArbiter_io_memRspVecOut_0_valid;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [2:0]    _SM2clusterArbiter_io_memRspVecOut_0_bits_d_opcode;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_addr;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_0;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_1;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_2;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_3;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_4;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_5;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_6;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_7;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_8;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_9;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_10;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_11;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_12;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_13;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_14;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_15;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_16;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_17;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_18;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_19;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_20;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_21;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_22;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_23;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_24;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_25;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_26;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_27;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_28;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_29;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_30;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [31:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_31;	// ventus/src/top/GPGPU_top.scala:166:56
  wire [13:0]   _SM2clusterArbiter_io_memRspVecOut_0_bits_d_source;	// ventus/src/top/GPGPU_top.scala:166:56
  wire          _Scheduler_io_in_a_ready;	// ventus/src/top/GPGPU_top.scala:165:49
  wire          _Scheduler_io_in_d_valid;	// ventus/src/top/GPGPU_top.scala:165:49
  wire [2:0]    _Scheduler_io_in_d_bits_opcode;	// ventus/src/top/GPGPU_top.scala:165:49
  wire [14:0]   _Scheduler_io_in_d_bits_source;	// ventus/src/top/GPGPU_top.scala:165:49
  wire [1023:0] _Scheduler_io_in_d_bits_data;	// ventus/src/top/GPGPU_top.scala:165:49
  wire [31:0]   _Scheduler_io_in_d_bits_address;	// ventus/src/top/GPGPU_top.scala:165:49
  wire          _SM_wrapper_io_CTAreq_ready;	// ventus/src/top/GPGPU_top.scala:164:56
  wire          _SM_wrapper_io_CTArsp_valid;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [5:0]    _SM_wrapper_io_CTArsp_bits_cu2dispatch_wf_tag_done;	// ventus/src/top/GPGPU_top.scala:164:56
  wire          _SM_wrapper_io_memRsp_ready;	// ventus/src/top/GPGPU_top.scala:164:56
  wire          _SM_wrapper_io_memReq_valid;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [2:0]    _SM_wrapper_io_memReq_bits_a_opcode;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [2:0]    _SM_wrapper_io_memReq_bits_a_param;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_source;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_addr;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_0;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_1;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_2;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_3;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_4;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_5;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_6;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_7;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_8;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_9;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_10;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_11;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_12;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_13;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_14;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_15;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_16;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_17;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_18;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_19;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_20;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_21;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_22;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_23;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_24;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_25;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_26;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_27;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_28;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_29;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_30;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_a_data_31;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_0;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_1;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_2;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_3;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_4;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_5;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_6;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_7;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_8;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_9;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_10;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_11;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_12;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_13;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_14;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_15;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_16;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_17;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_18;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_19;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_20;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_21;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_22;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_23;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_24;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_25;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_26;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_27;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_28;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_29;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_30;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [3:0]    _SM_wrapper_io_memReq_bits_a_mask_31;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_spike_info_pc;	// ventus/src/top/GPGPU_top.scala:164:56
  wire [31:0]   _SM_wrapper_io_memReq_bits_spike_info_vaddr;	// ventus/src/top/GPGPU_top.scala:164:56
  wire          _cta_io_CTA2warp_0_valid;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [3:0]    _cta_io_CTA2warp_0_bits_dispatch2cu_wg_wf_count;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [4:0]    _cta_io_CTA2warp_0_bits_dispatch2cu_wf_size_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [11:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_sgpr_base_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [10:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_vgpr_base_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [17:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_lds_base_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [5:0]    _cta_io_CTA2warp_0_bits_dispatch2cu_wf_tag_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [31:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_start_pc_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [31:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_pds_base_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [31:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_csr_knl_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [10:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_wgid_x_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [10:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_wgid_y_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [10:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_wgid_z_dispatch;	// ventus/src/top/GPGPU_top.scala:163:19
  wire [31:0]   _cta_io_CTA2warp_0_bits_dispatch2cu_wg_id;	// ventus/src/top/GPGPU_top.scala:163:19
  wire          _cta_io_warp2CTA_0_ready;	// ventus/src/top/GPGPU_top.scala:163:19
  `ifndef SYNTHESIS	// ventus/src/top/GPGPU_top.scala:323:13
    always @(posedge clock) begin	// ventus/src/top/GPGPU_top.scala:323:13
      if ((`PRINTF_COND_) & _Scheduler_io_in_a_ready
          & _cluster2L2Arbiter_io_memReqOut_valid & ~reset)	// ventus/src/top/GPGPU_top.scala:165:49, :168:56, :323:13
        $fwrite(32'h80000002, "[L1C] #%d SM %d CACHE %d ADDR %x\n", 20'h0, 1'h0,
                _cluster2L2Arbiter_io_memReqOut_bits_source[13],
                _cluster2L2Arbiter_io_memReqOut_bits_address);	// ventus/src/top/GPGPU_top.scala:152:14, :168:56, :316:42, :323:13
    end // always @(posedge)
  `endif // not def SYNTHESIS
  CTAinterface cta (	// ventus/src/top/GPGPU_top.scala:163:19
    .clock                                                  (clock),
    .reset                                                  (reset),
    .io_host2CTA_ready                                      (io_host_req_ready),
    .io_host2CTA_valid                                      (io_host_req_valid),
    .io_host2CTA_bits_host_wg_id                            (io_host_req_bits_host_wg_id),
    .io_host2CTA_bits_host_num_wf
      (io_host_req_bits_host_num_wf),
    .io_host2CTA_bits_host_wf_size
      (io_host_req_bits_host_wf_size),
    .io_host2CTA_bits_host_start_pc
      (io_host_req_bits_host_start_pc),
    .io_host2CTA_bits_host_kernel_size_3d_0
      (io_host_req_bits_host_kernel_size_3d_0),
    .io_host2CTA_bits_host_kernel_size_3d_1
      (io_host_req_bits_host_kernel_size_3d_1),
    .io_host2CTA_bits_host_kernel_size_3d_2
      (io_host_req_bits_host_kernel_size_3d_2),
    .io_host2CTA_bits_host_csr_knl
      (io_host_req_bits_host_csr_knl),
    .io_host2CTA_bits_host_vgpr_size_total
      (io_host_req_bits_host_vgpr_size_total),
    .io_host2CTA_bits_host_sgpr_size_total
      (io_host_req_bits_host_sgpr_size_total),
    .io_host2CTA_bits_host_lds_size_total
      (io_host_req_bits_host_lds_size_total),
    .io_host2CTA_bits_host_vgpr_size_per_wf
      (io_host_req_bits_host_vgpr_size_per_wf),
    .io_host2CTA_bits_host_sgpr_size_per_wf
      (io_host_req_bits_host_sgpr_size_per_wf),
    .io_host2CTA_bits_host_pds_size_per_wf
      (io_host_req_bits_host_pds_size_per_wf),
    .io_host2CTA_bits_host_pds_baseaddr
      (io_host_req_bits_host_pds_baseaddr),
    .io_host2CTA_bits_host_gds_baseaddr
      (io_host_req_bits_host_gds_baseaddr),
    .io_CTA2host_ready                                      (io_host_rsp_ready),
    .io_CTA2host_valid                                      (io_host_rsp_valid),
    .io_CTA2host_bits_inflight_wg_buffer_host_wf_done_wg_id
      (io_host_rsp_bits_inflight_wg_buffer_host_wf_done_wg_id),
    .io_CTA2warp_0_ready                                    (_SM_wrapper_io_CTAreq_ready),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_CTA2warp_0_valid                                    (_cta_io_CTA2warp_0_valid),
    .io_CTA2warp_0_bits_dispatch2cu_wg_wf_count
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wg_wf_count),
    .io_CTA2warp_0_bits_dispatch2cu_wf_size_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wf_size_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_sgpr_base_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_sgpr_base_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_vgpr_base_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_vgpr_base_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_lds_base_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_lds_base_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_wf_tag_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wf_tag_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_start_pc_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_start_pc_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_pds_base_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_pds_base_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_csr_knl_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_csr_knl_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_wgid_x_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wgid_x_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_wgid_y_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wgid_y_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_wgid_z_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wgid_z_dispatch),
    .io_CTA2warp_0_bits_dispatch2cu_wg_id
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wg_id),
    .io_warp2CTA_0_ready                                    (_cta_io_warp2CTA_0_ready),
    .io_warp2CTA_0_valid                                    (_SM_wrapper_io_CTArsp_valid),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_warp2CTA_0_bits_cu2dispatch_wf_tag_done
      (_SM_wrapper_io_CTArsp_bits_cu2dispatch_wf_tag_done)	// ventus/src/top/GPGPU_top.scala:164:56
  );
  SM_wrapper SM_wrapper (	// ventus/src/top/GPGPU_top.scala:164:56
    .clock                                         (clock),
    .reset                                         (reset),
    .io_CTAreq_ready                               (_SM_wrapper_io_CTAreq_ready),
    .io_CTAreq_valid                               (_cta_io_CTA2warp_0_valid),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_wg_wf_count
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wg_wf_count),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_wf_size_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wf_size_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_sgpr_base_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_sgpr_base_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_vgpr_base_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_vgpr_base_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_lds_base_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_lds_base_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_wf_tag_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wf_tag_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_start_pc_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_start_pc_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_pds_base_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_pds_base_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_csr_knl_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_csr_knl_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_wgid_x_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wgid_x_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_wgid_y_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wgid_y_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_wgid_z_dispatch
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wgid_z_dispatch),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTAreq_bits_dispatch2cu_wg_id
      (_cta_io_CTA2warp_0_bits_dispatch2cu_wg_id),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTArsp_ready                               (_cta_io_warp2CTA_0_ready),	// ventus/src/top/GPGPU_top.scala:163:19
    .io_CTArsp_valid                               (_SM_wrapper_io_CTArsp_valid),
    .io_CTArsp_bits_cu2dispatch_wf_tag_done
      (_SM_wrapper_io_CTArsp_bits_cu2dispatch_wf_tag_done),
    .io_memRsp_ready                               (_SM_wrapper_io_memRsp_ready),
    .io_memRsp_valid
      (_SM2clusterArbiter_io_memRspVecOut_0_valid),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_opcode
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_opcode),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_addr
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_addr),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_0
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_0),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_1
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_1),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_2
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_2),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_3
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_3),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_4
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_4),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_5
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_5),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_6
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_6),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_7
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_7),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_8
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_8),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_9
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_9),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_10
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_10),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_11
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_11),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_12
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_12),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_13
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_13),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_14
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_14),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_15
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_15),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_16
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_16),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_17
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_17),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_18
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_18),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_19
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_19),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_20
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_20),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_21
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_21),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_22
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_22),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_23
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_23),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_24
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_24),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_25
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_25),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_26
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_26),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_27
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_27),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_28
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_28),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_29
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_29),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_30
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_30),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_data_31
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_31),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRsp_bits_d_source
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_source),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReq_ready
      (_SM2clusterArbiter_io_memReqVecIn_0_ready),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReq_valid                               (_SM_wrapper_io_memReq_valid),
    .io_memReq_bits_a_opcode                       (_SM_wrapper_io_memReq_bits_a_opcode),
    .io_memReq_bits_a_param                        (_SM_wrapper_io_memReq_bits_a_param),
    .io_memReq_bits_a_source                       (_SM_wrapper_io_memReq_bits_a_source),
    .io_memReq_bits_a_addr                         (_SM_wrapper_io_memReq_bits_a_addr),
    .io_memReq_bits_a_data_0                       (_SM_wrapper_io_memReq_bits_a_data_0),
    .io_memReq_bits_a_data_1                       (_SM_wrapper_io_memReq_bits_a_data_1),
    .io_memReq_bits_a_data_2                       (_SM_wrapper_io_memReq_bits_a_data_2),
    .io_memReq_bits_a_data_3                       (_SM_wrapper_io_memReq_bits_a_data_3),
    .io_memReq_bits_a_data_4                       (_SM_wrapper_io_memReq_bits_a_data_4),
    .io_memReq_bits_a_data_5                       (_SM_wrapper_io_memReq_bits_a_data_5),
    .io_memReq_bits_a_data_6                       (_SM_wrapper_io_memReq_bits_a_data_6),
    .io_memReq_bits_a_data_7                       (_SM_wrapper_io_memReq_bits_a_data_7),
    .io_memReq_bits_a_data_8                       (_SM_wrapper_io_memReq_bits_a_data_8),
    .io_memReq_bits_a_data_9                       (_SM_wrapper_io_memReq_bits_a_data_9),
    .io_memReq_bits_a_data_10                      (_SM_wrapper_io_memReq_bits_a_data_10),
    .io_memReq_bits_a_data_11                      (_SM_wrapper_io_memReq_bits_a_data_11),
    .io_memReq_bits_a_data_12                      (_SM_wrapper_io_memReq_bits_a_data_12),
    .io_memReq_bits_a_data_13                      (_SM_wrapper_io_memReq_bits_a_data_13),
    .io_memReq_bits_a_data_14                      (_SM_wrapper_io_memReq_bits_a_data_14),
    .io_memReq_bits_a_data_15                      (_SM_wrapper_io_memReq_bits_a_data_15),
    .io_memReq_bits_a_data_16                      (_SM_wrapper_io_memReq_bits_a_data_16),
    .io_memReq_bits_a_data_17                      (_SM_wrapper_io_memReq_bits_a_data_17),
    .io_memReq_bits_a_data_18                      (_SM_wrapper_io_memReq_bits_a_data_18),
    .io_memReq_bits_a_data_19                      (_SM_wrapper_io_memReq_bits_a_data_19),
    .io_memReq_bits_a_data_20                      (_SM_wrapper_io_memReq_bits_a_data_20),
    .io_memReq_bits_a_data_21                      (_SM_wrapper_io_memReq_bits_a_data_21),
    .io_memReq_bits_a_data_22                      (_SM_wrapper_io_memReq_bits_a_data_22),
    .io_memReq_bits_a_data_23                      (_SM_wrapper_io_memReq_bits_a_data_23),
    .io_memReq_bits_a_data_24                      (_SM_wrapper_io_memReq_bits_a_data_24),
    .io_memReq_bits_a_data_25                      (_SM_wrapper_io_memReq_bits_a_data_25),
    .io_memReq_bits_a_data_26                      (_SM_wrapper_io_memReq_bits_a_data_26),
    .io_memReq_bits_a_data_27                      (_SM_wrapper_io_memReq_bits_a_data_27),
    .io_memReq_bits_a_data_28                      (_SM_wrapper_io_memReq_bits_a_data_28),
    .io_memReq_bits_a_data_29                      (_SM_wrapper_io_memReq_bits_a_data_29),
    .io_memReq_bits_a_data_30                      (_SM_wrapper_io_memReq_bits_a_data_30),
    .io_memReq_bits_a_data_31                      (_SM_wrapper_io_memReq_bits_a_data_31),
    .io_memReq_bits_a_mask_0                       (_SM_wrapper_io_memReq_bits_a_mask_0),
    .io_memReq_bits_a_mask_1                       (_SM_wrapper_io_memReq_bits_a_mask_1),
    .io_memReq_bits_a_mask_2                       (_SM_wrapper_io_memReq_bits_a_mask_2),
    .io_memReq_bits_a_mask_3                       (_SM_wrapper_io_memReq_bits_a_mask_3),
    .io_memReq_bits_a_mask_4                       (_SM_wrapper_io_memReq_bits_a_mask_4),
    .io_memReq_bits_a_mask_5                       (_SM_wrapper_io_memReq_bits_a_mask_5),
    .io_memReq_bits_a_mask_6                       (_SM_wrapper_io_memReq_bits_a_mask_6),
    .io_memReq_bits_a_mask_7                       (_SM_wrapper_io_memReq_bits_a_mask_7),
    .io_memReq_bits_a_mask_8                       (_SM_wrapper_io_memReq_bits_a_mask_8),
    .io_memReq_bits_a_mask_9                       (_SM_wrapper_io_memReq_bits_a_mask_9),
    .io_memReq_bits_a_mask_10                      (_SM_wrapper_io_memReq_bits_a_mask_10),
    .io_memReq_bits_a_mask_11                      (_SM_wrapper_io_memReq_bits_a_mask_11),
    .io_memReq_bits_a_mask_12                      (_SM_wrapper_io_memReq_bits_a_mask_12),
    .io_memReq_bits_a_mask_13                      (_SM_wrapper_io_memReq_bits_a_mask_13),
    .io_memReq_bits_a_mask_14                      (_SM_wrapper_io_memReq_bits_a_mask_14),
    .io_memReq_bits_a_mask_15                      (_SM_wrapper_io_memReq_bits_a_mask_15),
    .io_memReq_bits_a_mask_16                      (_SM_wrapper_io_memReq_bits_a_mask_16),
    .io_memReq_bits_a_mask_17                      (_SM_wrapper_io_memReq_bits_a_mask_17),
    .io_memReq_bits_a_mask_18                      (_SM_wrapper_io_memReq_bits_a_mask_18),
    .io_memReq_bits_a_mask_19                      (_SM_wrapper_io_memReq_bits_a_mask_19),
    .io_memReq_bits_a_mask_20                      (_SM_wrapper_io_memReq_bits_a_mask_20),
    .io_memReq_bits_a_mask_21                      (_SM_wrapper_io_memReq_bits_a_mask_21),
    .io_memReq_bits_a_mask_22                      (_SM_wrapper_io_memReq_bits_a_mask_22),
    .io_memReq_bits_a_mask_23                      (_SM_wrapper_io_memReq_bits_a_mask_23),
    .io_memReq_bits_a_mask_24                      (_SM_wrapper_io_memReq_bits_a_mask_24),
    .io_memReq_bits_a_mask_25                      (_SM_wrapper_io_memReq_bits_a_mask_25),
    .io_memReq_bits_a_mask_26                      (_SM_wrapper_io_memReq_bits_a_mask_26),
    .io_memReq_bits_a_mask_27                      (_SM_wrapper_io_memReq_bits_a_mask_27),
    .io_memReq_bits_a_mask_28                      (_SM_wrapper_io_memReq_bits_a_mask_28),
    .io_memReq_bits_a_mask_29                      (_SM_wrapper_io_memReq_bits_a_mask_29),
    .io_memReq_bits_a_mask_30                      (_SM_wrapper_io_memReq_bits_a_mask_30),
    .io_memReq_bits_a_mask_31                      (_SM_wrapper_io_memReq_bits_a_mask_31),
    .io_memReq_bits_spike_info_pc
      (_SM_wrapper_io_memReq_bits_spike_info_pc),
    .io_memReq_bits_spike_info_vaddr
      (_SM_wrapper_io_memReq_bits_spike_info_vaddr)
  );
  Scheduler Scheduler (	// ventus/src/top/GPGPU_top.scala:165:49
    .clock                         (clock),
    .reset                         (reset),
    .io_in_a_ready                 (_Scheduler_io_in_a_ready),
    .io_in_a_valid                 (_cluster2L2Arbiter_io_memReqOut_valid),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_a_bits_opcode           (_cluster2L2Arbiter_io_memReqOut_bits_opcode),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_a_bits_source           (_cluster2L2Arbiter_io_memReqOut_bits_source),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_a_bits_address          (_cluster2L2Arbiter_io_memReqOut_bits_address),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_a_bits_mask             (_cluster2L2Arbiter_io_memReqOut_bits_mask),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_a_bits_data             (_cluster2L2Arbiter_io_memReqOut_bits_data),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_a_bits_param            (_cluster2L2Arbiter_io_memReqOut_bits_param),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_a_bits_spike_info_pc    (_cluster2L2Arbiter_io_memReqOut_bits_spike_info_pc),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_a_bits_spike_info_vaddr
      (_cluster2L2Arbiter_io_memReqOut_bits_spike_info_vaddr),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_d_ready                 (_cluster2L2Arbiter_io_memRspIn_ready),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_in_d_valid                 (_Scheduler_io_in_d_valid),
    .io_in_d_bits_opcode           (_Scheduler_io_in_d_bits_opcode),
    .io_in_d_bits_source           (_Scheduler_io_in_d_bits_source),
    .io_in_d_bits_data             (_Scheduler_io_in_d_bits_data),
    .io_in_d_bits_address          (_Scheduler_io_in_d_bits_address),
    .io_out_a_ready                (io_out_a_0_ready),
    .io_out_a_valid                (io_out_a_0_valid),
    .io_out_a_bits_opcode          (io_out_a_0_bits_opcode),
    .io_out_a_bits_source          (io_out_a_0_bits_source),
    .io_out_a_bits_address         (io_out_a_0_bits_address),
    .io_out_a_bits_mask            (io_out_a_0_bits_mask),
    .io_out_a_bits_data            (io_out_a_0_bits_data),
    .io_out_d_valid                (io_out_d_0_valid),
    .io_out_d_bits_opcode          (io_out_d_0_bits_opcode),
    .io_out_d_bits_source          (io_out_d_0_bits_source),
    .io_out_d_bits_data            (io_out_d_0_bits_data)
  );
  SM2clusterArbiter SM2clusterArbiter (	// ventus/src/top/GPGPU_top.scala:166:56
    .clock                                  (clock),
    .reset                                  (reset),
    .io_memReqVecIn_0_ready                 (_SM2clusterArbiter_io_memReqVecIn_0_ready),
    .io_memReqVecIn_0_valid                 (_SM_wrapper_io_memReq_valid),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_opcode         (_SM_wrapper_io_memReq_bits_a_opcode),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_param          (_SM_wrapper_io_memReq_bits_a_param),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_source         (_SM_wrapper_io_memReq_bits_a_source[13:0]),	// ventus/src/top/GPGPU_top.scala:164:56, :177:44
    .io_memReqVecIn_0_bits_a_addr           (_SM_wrapper_io_memReq_bits_a_addr),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_0         (_SM_wrapper_io_memReq_bits_a_data_0),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_1         (_SM_wrapper_io_memReq_bits_a_data_1),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_2         (_SM_wrapper_io_memReq_bits_a_data_2),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_3         (_SM_wrapper_io_memReq_bits_a_data_3),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_4         (_SM_wrapper_io_memReq_bits_a_data_4),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_5         (_SM_wrapper_io_memReq_bits_a_data_5),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_6         (_SM_wrapper_io_memReq_bits_a_data_6),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_7         (_SM_wrapper_io_memReq_bits_a_data_7),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_8         (_SM_wrapper_io_memReq_bits_a_data_8),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_9         (_SM_wrapper_io_memReq_bits_a_data_9),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_10        (_SM_wrapper_io_memReq_bits_a_data_10),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_11        (_SM_wrapper_io_memReq_bits_a_data_11),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_12        (_SM_wrapper_io_memReq_bits_a_data_12),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_13        (_SM_wrapper_io_memReq_bits_a_data_13),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_14        (_SM_wrapper_io_memReq_bits_a_data_14),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_15        (_SM_wrapper_io_memReq_bits_a_data_15),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_16        (_SM_wrapper_io_memReq_bits_a_data_16),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_17        (_SM_wrapper_io_memReq_bits_a_data_17),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_18        (_SM_wrapper_io_memReq_bits_a_data_18),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_19        (_SM_wrapper_io_memReq_bits_a_data_19),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_20        (_SM_wrapper_io_memReq_bits_a_data_20),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_21        (_SM_wrapper_io_memReq_bits_a_data_21),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_22        (_SM_wrapper_io_memReq_bits_a_data_22),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_23        (_SM_wrapper_io_memReq_bits_a_data_23),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_24        (_SM_wrapper_io_memReq_bits_a_data_24),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_25        (_SM_wrapper_io_memReq_bits_a_data_25),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_26        (_SM_wrapper_io_memReq_bits_a_data_26),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_27        (_SM_wrapper_io_memReq_bits_a_data_27),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_28        (_SM_wrapper_io_memReq_bits_a_data_28),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_29        (_SM_wrapper_io_memReq_bits_a_data_29),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_30        (_SM_wrapper_io_memReq_bits_a_data_30),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_data_31        (_SM_wrapper_io_memReq_bits_a_data_31),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_0         (_SM_wrapper_io_memReq_bits_a_mask_0),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_1         (_SM_wrapper_io_memReq_bits_a_mask_1),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_2         (_SM_wrapper_io_memReq_bits_a_mask_2),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_3         (_SM_wrapper_io_memReq_bits_a_mask_3),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_4         (_SM_wrapper_io_memReq_bits_a_mask_4),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_5         (_SM_wrapper_io_memReq_bits_a_mask_5),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_6         (_SM_wrapper_io_memReq_bits_a_mask_6),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_7         (_SM_wrapper_io_memReq_bits_a_mask_7),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_8         (_SM_wrapper_io_memReq_bits_a_mask_8),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_9         (_SM_wrapper_io_memReq_bits_a_mask_9),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_10        (_SM_wrapper_io_memReq_bits_a_mask_10),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_11        (_SM_wrapper_io_memReq_bits_a_mask_11),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_12        (_SM_wrapper_io_memReq_bits_a_mask_12),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_13        (_SM_wrapper_io_memReq_bits_a_mask_13),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_14        (_SM_wrapper_io_memReq_bits_a_mask_14),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_15        (_SM_wrapper_io_memReq_bits_a_mask_15),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_16        (_SM_wrapper_io_memReq_bits_a_mask_16),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_17        (_SM_wrapper_io_memReq_bits_a_mask_17),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_18        (_SM_wrapper_io_memReq_bits_a_mask_18),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_19        (_SM_wrapper_io_memReq_bits_a_mask_19),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_20        (_SM_wrapper_io_memReq_bits_a_mask_20),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_21        (_SM_wrapper_io_memReq_bits_a_mask_21),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_22        (_SM_wrapper_io_memReq_bits_a_mask_22),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_23        (_SM_wrapper_io_memReq_bits_a_mask_23),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_24        (_SM_wrapper_io_memReq_bits_a_mask_24),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_25        (_SM_wrapper_io_memReq_bits_a_mask_25),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_26        (_SM_wrapper_io_memReq_bits_a_mask_26),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_27        (_SM_wrapper_io_memReq_bits_a_mask_27),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_28        (_SM_wrapper_io_memReq_bits_a_mask_28),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_29        (_SM_wrapper_io_memReq_bits_a_mask_29),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_30        (_SM_wrapper_io_memReq_bits_a_mask_30),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_a_mask_31        (_SM_wrapper_io_memReq_bits_a_mask_31),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_spike_info_pc    (_SM_wrapper_io_memReq_bits_spike_info_pc),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqVecIn_0_bits_spike_info_vaddr (_SM_wrapper_io_memReq_bits_spike_info_vaddr),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memReqOut_ready                     (_l2Distribute_io_memReqIn_ready),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqOut_valid                     (_SM2clusterArbiter_io_memReqOut_valid),
    .io_memReqOut_bits_opcode               (_SM2clusterArbiter_io_memReqOut_bits_opcode),
    .io_memReqOut_bits_source               (_SM2clusterArbiter_io_memReqOut_bits_source),
    .io_memReqOut_bits_address
      (_SM2clusterArbiter_io_memReqOut_bits_address),
    .io_memReqOut_bits_mask                 (_SM2clusterArbiter_io_memReqOut_bits_mask),
    .io_memReqOut_bits_data                 (_SM2clusterArbiter_io_memReqOut_bits_data),
    .io_memReqOut_bits_param                (_SM2clusterArbiter_io_memReqOut_bits_param),
    .io_memReqOut_bits_spike_info_pc
      (_SM2clusterArbiter_io_memReqOut_bits_spike_info_pc),
    .io_memReqOut_bits_spike_info_vaddr
      (_SM2clusterArbiter_io_memReqOut_bits_spike_info_vaddr),
    .io_memRspIn_ready                      (_SM2clusterArbiter_io_memRspIn_ready),
    .io_memRspIn_valid                      (_l2Distribute_io_memRspOut_valid),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memRspIn_bits_opcode                (_l2Distribute_io_memRspOut_bits_opcode),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memRspIn_bits_source                (_l2Distribute_io_memRspOut_bits_source),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memRspIn_bits_data                  (_l2Distribute_io_memRspOut_bits_data),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memRspIn_bits_address               (_l2Distribute_io_memRspOut_bits_address),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memRspVecOut_0_ready                (_SM_wrapper_io_memRsp_ready),	// ventus/src/top/GPGPU_top.scala:164:56
    .io_memRspVecOut_0_valid                (_SM2clusterArbiter_io_memRspVecOut_0_valid),
    .io_memRspVecOut_0_bits_d_opcode
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_opcode),
    .io_memRspVecOut_0_bits_d_addr
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_addr),
    .io_memRspVecOut_0_bits_d_data_0
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_0),
    .io_memRspVecOut_0_bits_d_data_1
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_1),
    .io_memRspVecOut_0_bits_d_data_2
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_2),
    .io_memRspVecOut_0_bits_d_data_3
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_3),
    .io_memRspVecOut_0_bits_d_data_4
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_4),
    .io_memRspVecOut_0_bits_d_data_5
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_5),
    .io_memRspVecOut_0_bits_d_data_6
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_6),
    .io_memRspVecOut_0_bits_d_data_7
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_7),
    .io_memRspVecOut_0_bits_d_data_8
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_8),
    .io_memRspVecOut_0_bits_d_data_9
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_9),
    .io_memRspVecOut_0_bits_d_data_10
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_10),
    .io_memRspVecOut_0_bits_d_data_11
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_11),
    .io_memRspVecOut_0_bits_d_data_12
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_12),
    .io_memRspVecOut_0_bits_d_data_13
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_13),
    .io_memRspVecOut_0_bits_d_data_14
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_14),
    .io_memRspVecOut_0_bits_d_data_15
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_15),
    .io_memRspVecOut_0_bits_d_data_16
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_16),
    .io_memRspVecOut_0_bits_d_data_17
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_17),
    .io_memRspVecOut_0_bits_d_data_18
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_18),
    .io_memRspVecOut_0_bits_d_data_19
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_19),
    .io_memRspVecOut_0_bits_d_data_20
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_20),
    .io_memRspVecOut_0_bits_d_data_21
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_21),
    .io_memRspVecOut_0_bits_d_data_22
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_22),
    .io_memRspVecOut_0_bits_d_data_23
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_23),
    .io_memRspVecOut_0_bits_d_data_24
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_24),
    .io_memRspVecOut_0_bits_d_data_25
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_25),
    .io_memRspVecOut_0_bits_d_data_26
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_26),
    .io_memRspVecOut_0_bits_d_data_27
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_27),
    .io_memRspVecOut_0_bits_d_data_28
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_28),
    .io_memRspVecOut_0_bits_d_data_29
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_29),
    .io_memRspVecOut_0_bits_d_data_30
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_30),
    .io_memRspVecOut_0_bits_d_data_31
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_data_31),
    .io_memRspVecOut_0_bits_d_source
      (_SM2clusterArbiter_io_memRspVecOut_0_bits_d_source)
  );
  l2Distribute l2Distribute (	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqIn_ready                       (_l2Distribute_io_memReqIn_ready),
    .io_memReqIn_valid                       (_SM2clusterArbiter_io_memReqOut_valid),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReqIn_bits_opcode
      (_SM2clusterArbiter_io_memReqOut_bits_opcode),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReqIn_bits_source
      (_SM2clusterArbiter_io_memReqOut_bits_source),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReqIn_bits_address
      (_SM2clusterArbiter_io_memReqOut_bits_address),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReqIn_bits_mask                   (_SM2clusterArbiter_io_memReqOut_bits_mask),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReqIn_bits_data                   (_SM2clusterArbiter_io_memReqOut_bits_data),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReqIn_bits_param                  (_SM2clusterArbiter_io_memReqOut_bits_param),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReqIn_bits_spike_info_pc
      (_SM2clusterArbiter_io_memReqOut_bits_spike_info_pc),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReqIn_bits_spike_info_vaddr
      (_SM2clusterArbiter_io_memReqOut_bits_spike_info_vaddr),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memReqVecOut_0_ready                 (_cluster2L2Arbiter_io_memReqVecIn_0_ready),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_memReqVecOut_0_valid                 (_l2Distribute_io_memReqVecOut_0_valid),
    .io_memReqVecOut_0_bits_opcode
      (_l2Distribute_io_memReqVecOut_0_bits_opcode),
    .io_memReqVecOut_0_bits_source
      (_l2Distribute_io_memReqVecOut_0_bits_source),
    .io_memReqVecOut_0_bits_address
      (_l2Distribute_io_memReqVecOut_0_bits_address),
    .io_memReqVecOut_0_bits_mask             (_l2Distribute_io_memReqVecOut_0_bits_mask),
    .io_memReqVecOut_0_bits_data             (_l2Distribute_io_memReqVecOut_0_bits_data),
    .io_memReqVecOut_0_bits_param            (_l2Distribute_io_memReqVecOut_0_bits_param),
    .io_memReqVecOut_0_bits_spike_info_pc
      (_l2Distribute_io_memReqVecOut_0_bits_spike_info_pc),
    .io_memReqVecOut_0_bits_spike_info_vaddr
      (_l2Distribute_io_memReqVecOut_0_bits_spike_info_vaddr),
    .io_memRspVecIn_0_ready                  (_l2Distribute_io_memRspVecIn_0_ready),
    .io_memRspVecIn_0_valid                  (_cluster2L2Arbiter_io_memRspVecOut_0_valid),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_memRspVecIn_0_bits_opcode
      (_cluster2L2Arbiter_io_memRspVecOut_0_bits_opcode),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_memRspVecIn_0_bits_source
      (_cluster2L2Arbiter_io_memRspVecOut_0_bits_source),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_memRspVecIn_0_bits_data
      (_cluster2L2Arbiter_io_memRspVecOut_0_bits_data),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_memRspVecIn_0_bits_address
      (_cluster2L2Arbiter_io_memRspVecOut_0_bits_address),	// ventus/src/top/GPGPU_top.scala:168:56
    .io_memRspOut_ready                      (_SM2clusterArbiter_io_memRspIn_ready),	// ventus/src/top/GPGPU_top.scala:166:56
    .io_memRspOut_valid                      (_l2Distribute_io_memRspOut_valid),
    .io_memRspOut_bits_opcode                (_l2Distribute_io_memRspOut_bits_opcode),
    .io_memRspOut_bits_source                (_l2Distribute_io_memRspOut_bits_source),
    .io_memRspOut_bits_data                  (_l2Distribute_io_memRspOut_bits_data),
    .io_memRspOut_bits_address               (_l2Distribute_io_memRspOut_bits_address)
  );
  cluster2L2Arbiter cluster2L2Arbiter (	// ventus/src/top/GPGPU_top.scala:168:56
    .io_memReqVecIn_0_ready                 (_cluster2L2Arbiter_io_memReqVecIn_0_ready),
    .io_memReqVecIn_0_valid                 (_l2Distribute_io_memReqVecOut_0_valid),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqVecIn_0_bits_opcode           (_l2Distribute_io_memReqVecOut_0_bits_opcode),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqVecIn_0_bits_source           (_l2Distribute_io_memReqVecOut_0_bits_source),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqVecIn_0_bits_address
      (_l2Distribute_io_memReqVecOut_0_bits_address),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqVecIn_0_bits_mask             (_l2Distribute_io_memReqVecOut_0_bits_mask),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqVecIn_0_bits_data             (_l2Distribute_io_memReqVecOut_0_bits_data),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqVecIn_0_bits_param            (_l2Distribute_io_memReqVecOut_0_bits_param),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqVecIn_0_bits_spike_info_pc
      (_l2Distribute_io_memReqVecOut_0_bits_spike_info_pc),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqVecIn_0_bits_spike_info_vaddr
      (_l2Distribute_io_memReqVecOut_0_bits_spike_info_vaddr),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memReqOut_ready                     (_Scheduler_io_in_a_ready),	// ventus/src/top/GPGPU_top.scala:165:49
    .io_memReqOut_valid                     (_cluster2L2Arbiter_io_memReqOut_valid),
    .io_memReqOut_bits_opcode               (_cluster2L2Arbiter_io_memReqOut_bits_opcode),
    .io_memReqOut_bits_source               (_cluster2L2Arbiter_io_memReqOut_bits_source),
    .io_memReqOut_bits_address
      (_cluster2L2Arbiter_io_memReqOut_bits_address),
    .io_memReqOut_bits_mask                 (_cluster2L2Arbiter_io_memReqOut_bits_mask),
    .io_memReqOut_bits_data                 (_cluster2L2Arbiter_io_memReqOut_bits_data),
    .io_memReqOut_bits_param                (_cluster2L2Arbiter_io_memReqOut_bits_param),
    .io_memReqOut_bits_spike_info_pc
      (_cluster2L2Arbiter_io_memReqOut_bits_spike_info_pc),
    .io_memReqOut_bits_spike_info_vaddr
      (_cluster2L2Arbiter_io_memReqOut_bits_spike_info_vaddr),
    .io_memRspIn_ready                      (_cluster2L2Arbiter_io_memRspIn_ready),
    .io_memRspIn_valid                      (_Scheduler_io_in_d_valid),	// ventus/src/top/GPGPU_top.scala:165:49
    .io_memRspIn_bits_opcode                (_Scheduler_io_in_d_bits_opcode),	// ventus/src/top/GPGPU_top.scala:165:49
    .io_memRspIn_bits_source                (_Scheduler_io_in_d_bits_source),	// ventus/src/top/GPGPU_top.scala:165:49
    .io_memRspIn_bits_data                  (_Scheduler_io_in_d_bits_data),	// ventus/src/top/GPGPU_top.scala:165:49
    .io_memRspIn_bits_address               (_Scheduler_io_in_d_bits_address),	// ventus/src/top/GPGPU_top.scala:165:49
    .io_memRspVecOut_0_ready                (_l2Distribute_io_memRspVecIn_0_ready),	// ventus/src/top/GPGPU_top.scala:167:55
    .io_memRspVecOut_0_valid                (_cluster2L2Arbiter_io_memRspVecOut_0_valid),
    .io_memRspVecOut_0_bits_opcode
      (_cluster2L2Arbiter_io_memRspVecOut_0_bits_opcode),
    .io_memRspVecOut_0_bits_source
      (_cluster2L2Arbiter_io_memRspVecOut_0_bits_source),
    .io_memRspVecOut_0_bits_data
      (_cluster2L2Arbiter_io_memRspVecOut_0_bits_data),
    .io_memRspVecOut_0_bits_address
      (_cluster2L2Arbiter_io_memRspVecOut_0_bits_address)
  );
endmodule

