TimeQuest Timing Analyzer report for Processor
Mon Nov 20 16:44:07 2017
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name      ; Processor                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.92 MHz ; 5.92 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -167.954 ; -11144.826    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.045 ; -48.217       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1036.787             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                  ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -167.954 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 168.998    ;
; -167.954 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.006      ; 168.998    ;
; -167.954 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 168.998    ;
; -167.789 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.831    ;
; -167.789 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.831    ;
; -167.789 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.831    ;
; -167.786 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.828    ;
; -167.786 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.828    ;
; -167.786 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.828    ;
; -167.543 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.585    ;
; -167.543 ; CU:Step1|stage[2]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.585    ;
; -167.543 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.585    ;
; -167.439 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.016     ; 168.461    ;
; -167.399 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.221      ; 168.658    ;
; -167.309 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.006      ; 168.353    ;
; -167.274 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.018     ; 168.294    ;
; -167.271 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.018     ; 168.291    ;
; -167.270 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.006      ; 168.314    ;
; -167.270 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.006      ; 168.314    ;
; -167.270 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.006      ; 168.314    ;
; -167.269 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.006      ; 168.313    ;
; -167.269 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.006      ; 168.313    ;
; -167.234 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.219      ; 168.491    ;
; -167.231 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.219      ; 168.488    ;
; -167.173 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 168.209    ;
; -167.165 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.207    ;
; -167.165 ; CU:Step1|stage[4]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.207    ;
; -167.165 ; CU:Step1|stage[4]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.207    ;
; -167.147 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 168.191    ;
; -167.144 ; CU:Step1|stage[1]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.004      ; 168.186    ;
; -167.141 ; CU:Step1|stage[0]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.004      ; 168.183    ;
; -167.116 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 168.152    ;
; -167.105 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 168.147    ;
; -167.105 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 168.147    ;
; -167.105 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.147    ;
; -167.104 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 168.146    ;
; -167.104 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 168.146    ;
; -167.102 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 168.144    ;
; -167.102 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 168.144    ;
; -167.102 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.144    ;
; -167.101 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 168.143    ;
; -167.101 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 168.143    ;
; -167.028 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.018     ; 168.048    ;
; -167.008 ; CU:Step1|stage[31] ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.016     ; 168.030    ;
; -167.008 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 168.042    ;
; -167.005 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 168.039    ;
; -166.988 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.219      ; 168.245    ;
; -166.982 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.024    ;
; -166.979 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.021    ;
; -166.951 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 167.985    ;
; -166.948 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 167.982    ;
; -166.947 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.989    ;
; -166.947 ; CU:Step1|stage[3]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 167.989    ;
; -166.947 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.989    ;
; -166.912 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.011     ; 167.939    ;
; -166.898 ; CU:Step1|stage[2]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.004      ; 167.940    ;
; -166.892 ; CU:Step1|stage[8]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.934    ;
; -166.892 ; CU:Step1|stage[8]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 167.934    ;
; -166.892 ; CU:Step1|stage[8]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.934    ;
; -166.859 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 167.901    ;
; -166.859 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 167.901    ;
; -166.859 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.004      ; 167.901    ;
; -166.858 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 167.900    ;
; -166.858 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 167.900    ;
; -166.843 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.018     ; 167.863    ;
; -166.840 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.018     ; 167.860    ;
; -166.806 ; CU:Step1|stage[5]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.848    ;
; -166.806 ; CU:Step1|stage[5]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 167.848    ;
; -166.806 ; CU:Step1|stage[5]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.848    ;
; -166.802 ; CU:Step1|stage[7]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.844    ;
; -166.802 ; CU:Step1|stage[7]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 167.844    ;
; -166.802 ; CU:Step1|stage[7]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.844    ;
; -166.795 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.006      ; 167.839    ;
; -166.762 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 167.796    ;
; -166.747 ; CU:Step1|stage[1]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.013     ; 167.772    ;
; -166.744 ; CU:Step1|stage[0]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.013     ; 167.769    ;
; -166.736 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.778    ;
; -166.721 ; CU:Step1|stage[31] ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.016     ; 167.743    ;
; -166.705 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 167.739    ;
; -166.683 ; CU:Step1|stage[6]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.725    ;
; -166.683 ; CU:Step1|stage[6]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 167.725    ;
; -166.683 ; CU:Step1|stage[6]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.725    ;
; -166.650 ; CU:Step1|stage[4]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.018     ; 167.670    ;
; -166.630 ; CU:Step1|stage[1]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.004      ; 167.672    ;
; -166.627 ; CU:Step1|stage[0]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.004      ; 167.669    ;
; -166.610 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.219      ; 167.867    ;
; -166.597 ; CU:Step1|stage[12] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.639    ;
; -166.597 ; CU:Step1|stage[12] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 167.639    ;
; -166.597 ; CU:Step1|stage[12] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.639    ;
; -166.597 ; CU:Step1|stage[2]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.018     ; 167.617    ;
; -166.556 ; CU:Step1|stage[1]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.018     ; 167.576    ;
; -166.553 ; CU:Step1|stage[0]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.018     ; 167.573    ;
; -166.524 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.002     ; 167.560    ;
; -166.520 ; CU:Step1|stage[4]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.004      ; 167.562    ;
; -166.501 ; CU:Step1|stage[2]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.013     ; 167.526    ;
; -166.500 ; CU:Step1|stage[10] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.542    ;
; -166.500 ; CU:Step1|stage[10] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 167.542    ;
; -166.500 ; CU:Step1|stage[10] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 167.542    ;
; -166.481 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 167.523    ;
; -166.481 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 167.523    ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.045 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]                                                                 ; clock        ; clock       ; -0.500       ; 5.167      ; 0.908      ;
; -3.931 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]                                                                 ; clock        ; clock       ; -0.500       ; 5.167      ; 1.022      ;
; -3.928 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]                                                                 ; clock        ; clock       ; -0.500       ; 5.167      ; 1.025      ;
; -3.242 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]                                                                 ; clock        ; clock       ; -0.500       ; 5.168      ; 1.712      ;
; -3.237 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]                                                                 ; clock        ; clock       ; -0.500       ; 5.172      ; 1.721      ;
; -3.197 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]                                                         ; clock        ; clock       ; -0.500       ; 5.121      ; 1.710      ;
; -3.192 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]                                                         ; clock        ; clock       ; -0.500       ; 5.125      ; 1.719      ;
; -3.176 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]                                                         ; clock        ; clock       ; -0.500       ; 5.121      ; 1.731      ;
; -3.163 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]                                                                 ; clock        ; clock       ; -0.500       ; 5.156      ; 1.779      ;
; -3.146 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]                                                                 ; clock        ; clock       ; -0.500       ; 5.156      ; 1.796      ;
; -3.126 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]                                                         ; clock        ; clock       ; -0.500       ; 5.121      ; 1.781      ;
; -3.113 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]                                                         ; clock        ; clock       ; -0.500       ; 5.109      ; 1.782      ;
; -3.100 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]                                                         ; clock        ; clock       ; -0.500       ; 5.109      ; 1.795      ;
; -2.333 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]                                                                 ; clock        ; clock       ; -0.500       ; 5.156      ; 2.609      ;
; -2.288 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]                                                         ; clock        ; clock       ; -0.500       ; 5.109      ; 2.607      ;
; 0.445  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.618  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.904      ;
; 0.619  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.622  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.623  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.625  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.626  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.631  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.643  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.929      ;
; 0.680  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.966      ;
; 0.729  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.015      ;
; 0.739  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.025      ;
; 0.765  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.766  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.781  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.857  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.143      ;
; 0.981  ; BUFFREG:Step3|output[13]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                         ; clock        ; clock       ; 0.000        ; 0.660      ; 1.927      ;
; 1.159  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15]                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.445      ;
; 1.165  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                     ; clock        ; clock       ; 0.000        ; -0.004     ; 1.447      ;
; 1.204  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                     ; clock        ; clock       ; 0.000        ; 0.010      ; 1.500      ;
; 1.222  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.010      ; 1.518      ;
; 1.231  ; BUFFREG:Step6|output[12]                                                          ; Registry:Step2|Reg16:Register5|output[12]                                                                                            ; clock        ; clock       ; -0.500       ; 0.000      ; 1.017      ;
; 1.238  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|extend[1]                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.524      ;
; 1.244  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                     ; clock        ; clock       ; 0.000        ; 0.010      ; 1.540      ;
; 1.253  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.021      ; 1.560      ;
; 1.268  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                                    ; clock        ; clock       ; 0.000        ; -0.009     ; 1.545      ;
; 1.284  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.570      ;
; 1.290  ; BUFFREG:Step3|output[12]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                         ; clock        ; clock       ; 0.000        ; 0.636      ; 2.212      ;
; 1.297  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]                                                     ; clock        ; clock       ; 0.000        ; -0.004     ; 1.579      ;
; 1.297  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|extend[1]                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.583      ;
; 1.302  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|extend[0]                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.304  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                     ; clock        ; clock       ; 0.000        ; -0.004     ; 1.586      ;
; 1.304  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.590      ;
; 1.308  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                     ; clock        ; clock       ; 0.000        ; -0.004     ; 1.590      ;
; 1.326  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|extend[0]                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.612      ;
; 1.384  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                     ; clock        ; clock       ; 0.000        ; 0.019      ; 1.689      ;
; 1.388  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|ma_select                                                                                                                   ; clock        ; clock       ; 0.000        ; -0.017     ; 1.657      ;
; 1.392  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.005      ; 1.683      ;
; 1.453  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BUFFREG:Step6|output[6]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.734      ;
; 1.454  ; CU:Step1|pc_select                                                                ; CU:Step1|pc_select                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.740      ;
; 1.459  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.740      ;
; 1.491  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|ma_select                                                                                                                   ; clock        ; clock       ; 0.000        ; -0.017     ; 1.760      ;
; 1.501  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.787      ;
; 1.518  ; BUFFREG:Step3|output[6]                                                           ; BUFFREG:Step7|output[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.001      ; 1.805      ;
; 1.518  ; BUFFREG:Step7|output[14]                                                          ; BUFFREG:Step6|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.804      ;
; 1.524  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.011      ; 1.821      ;
; 1.555  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.007      ; 1.848      ;
; 1.564  ; BUFFREG:Step5|output[12]                                                          ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a9~porta_datain_reg3 ; clock        ; clock       ; -0.500       ; 0.078      ; 1.392      ;
; 1.565  ; BUFFREG:Step5|output[11]                                                          ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a9~porta_datain_reg2 ; clock        ; clock       ; -0.500       ; 0.078      ; 1.393      ;
; 1.566  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.005      ; 1.857      ;
; 1.567  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.021      ; 1.874      ;
; 1.568  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Cout                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.021      ; 1.875      ;
; 1.575  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|alu_op[1]                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.861      ;
; 1.606  ; BUFFREG:Step3|output[15]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]                                                         ; clock        ; clock       ; 0.000        ; 0.009      ; 1.901      ;
; 1.606  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.012      ; 1.904      ;
; 1.608  ; BUFFREG:Step7|output[10]                                                          ; BUFFREG:Step6|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.014     ; 1.880      ;
; 1.610  ; CU:Step1|Mem_write                                                                ; CU:Step1|Mem_write                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.896      ;
; 1.613  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10]                                                    ; clock        ; clock       ; 0.000        ; -0.009     ; 1.890      ;
; 1.628  ; BUFFREG:Step3|output[7]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                          ; clock        ; clock       ; 0.000        ; 0.018      ; 1.932      ;
; 1.630  ; BUFFREG:Step3|output[9]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]                                                          ; clock        ; clock       ; 0.000        ; 0.018      ; 1.934      ;
; 1.632  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|Mem_write                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.215      ; 2.133      ;
; 1.633  ; BUFFREG:Step3|output[11]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]                                                         ; clock        ; clock       ; 0.000        ; 0.018      ; 1.937      ;
; 1.635  ; BUFFREG:Step7|output[11]                                                          ; BUFFREG:Step6|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.009     ; 1.912      ;
; 1.638  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                     ; clock        ; clock       ; 0.000        ; 0.003      ; 1.927      ;
; 1.650  ; CU:Step1|c_select[0]                                                              ; CU:Step1|c_select[0]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.936      ;
; 1.653  ; Registry:Step2|Reg16:Register11|output[10]                                        ; BUFFREG:Step4|output[10]                                                                                                             ; clock        ; clock       ; -0.500       ; -0.001     ; 1.438      ;
; 1.661  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BUFFREG:Step6|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.942      ;
; 1.662  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]                                                     ; clock        ; clock       ; 0.000        ; 0.003      ; 1.951      ;
; 1.678  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.017     ; 1.947      ;
; 1.689  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.017     ; 1.958      ;
; 1.694  ; BUFFREG:Step3|output[11]                                                          ; BUFFREG:Step7|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.018      ; 1.998      ;
; 1.699  ; BUFFREG:Step3|output[14]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]                                                         ; clock        ; clock       ; 0.000        ; 0.009      ; 1.994      ;
; 1.699  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                     ; clock        ; clock       ; 0.000        ; 0.003      ; 1.988      ;
; 1.703  ; Registry:Step2|Reg16:Register9|output[5]                                          ; BUFFREG:Step4|output[5]                                                                                                              ; clock        ; clock       ; -0.500       ; -0.001     ; 1.488      ;
; 1.727  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.013      ;
; 1.732  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_we_reg     ; clock        ; clock       ; -0.500       ; -0.139     ; 1.343      ;
; 1.746  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.022     ; 2.010      ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg9 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 167.065 ; 167.065 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 5.061   ; 5.061   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.606   ; 4.606   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 5.061   ; 5.061   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.282   ; 4.282   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.485   ; 4.485   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.645   ; 0.645   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.275   ; 0.275   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.220   ; 0.220   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.227   ; 0.227   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.064   ; 0.064   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.174  ; -0.174  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.126  ; -0.126  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.153  ; -0.153  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.293   ; 0.293   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.645   ; 0.645   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.533   ; 0.533   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.716 ; -3.716 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -4.034 ; -4.034 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -4.358 ; -4.358 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -4.813 ; -4.813 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -4.034 ; -4.034 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -4.237 ; -4.237 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.422  ; 0.422  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.027 ; -0.027 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.028  ; 0.028  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.021  ; 0.021  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.184  ; 0.184  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.422  ; 0.422  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.374  ; 0.374  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.401  ; 0.401  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.045 ; -0.045 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.397 ; -0.397 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.285 ; -0.285 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 13.670 ; 13.670 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 13.670 ; 13.670 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 12.813 ; 12.813 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 12.713 ; 12.713 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 13.208 ; 13.208 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 13.080 ; 13.080 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 13.292 ; 13.292 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 13.141 ; 13.141 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 14.873 ; 14.873 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 13.942 ; 13.942 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 13.626 ; 13.626 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 14.873 ; 14.873 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 14.845 ; 14.845 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 14.128 ; 14.128 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 14.028 ; 14.028 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 14.184 ; 14.184 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 13.797 ; 13.797 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 12.713 ; 12.713 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 13.670 ; 13.670 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 12.813 ; 12.813 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 12.713 ; 12.713 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 13.208 ; 13.208 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 13.080 ; 13.080 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 13.292 ; 13.292 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 13.141 ; 13.141 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 13.626 ; 13.626 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 13.942 ; 13.942 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 13.626 ; 13.626 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 14.873 ; 14.873 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 14.845 ; 14.845 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 14.128 ; 14.128 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 14.028 ; 14.028 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 14.184 ; 14.184 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 13.797 ; 13.797 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -65.190 ; -4187.193     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.401 ; -16.005       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -919.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                 ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -65.190 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.886     ;
; -65.152 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.334     ; 65.850     ;
; -65.095 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.791     ;
; -65.080 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 66.116     ;
; -65.080 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 66.116     ;
; -65.080 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 66.116     ;
; -65.042 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 66.080     ;
; -65.042 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.006      ; 66.080     ;
; -65.042 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 66.080     ;
; -65.025 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.721     ;
; -65.017 ; CU:Step1|stage[0]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.409     ; 65.640     ;
; -64.985 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 66.021     ;
; -64.985 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 66.021     ;
; -64.985 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 66.021     ;
; -64.979 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.407     ; 65.604     ;
; -64.922 ; CU:Step1|stage[1]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.409     ; 65.545     ;
; -64.915 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.951     ;
; -64.915 ; CU:Step1|stage[2]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 65.951     ;
; -64.915 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.951     ;
; -64.852 ; CU:Step1|stage[2]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.409     ; 65.475     ;
; -64.835 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.870     ;
; -64.835 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.870     ;
; -64.835 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.003      ; 65.870     ;
; -64.834 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.869     ;
; -64.834 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.869     ;
; -64.825 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.017     ; 65.840     ;
; -64.821 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.517     ;
; -64.797 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.005      ; 65.834     ;
; -64.797 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.005      ; 65.834     ;
; -64.797 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.005      ; 65.834     ;
; -64.796 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.005      ; 65.833     ;
; -64.796 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.005      ; 65.833     ;
; -64.787 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 65.804     ;
; -64.740 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.775     ;
; -64.740 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.775     ;
; -64.740 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.003      ; 65.775     ;
; -64.739 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.774     ;
; -64.739 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.774     ;
; -64.738 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.434     ;
; -64.730 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.017     ; 65.745     ;
; -64.720 ; CU:Step1|stage[0]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.003      ; 65.755     ;
; -64.712 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 65.740     ;
; -64.711 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.747     ;
; -64.711 ; CU:Step1|stage[4]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 65.747     ;
; -64.711 ; CU:Step1|stage[4]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.747     ;
; -64.694 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.017     ; 65.709     ;
; -64.690 ; CU:Step1|stage[8]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.386     ;
; -64.684 ; CU:Step1|stage[5]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.380     ;
; -64.682 ; CU:Step1|stage[7]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.378     ;
; -64.682 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.005      ; 65.719     ;
; -64.674 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 65.704     ;
; -64.670 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.705     ;
; -64.670 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.705     ;
; -64.670 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.003      ; 65.705     ;
; -64.669 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.704     ;
; -64.669 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.704     ;
; -64.666 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.003      ; 65.701     ;
; -64.660 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.017     ; 65.675     ;
; -64.656 ; CU:Step1|stage[31] ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.015     ; 65.673     ;
; -64.652 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 65.680     ;
; -64.648 ; CU:Step1|stage[4]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.409     ; 65.271     ;
; -64.646 ; CU:Step1|stage[6]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.342     ;
; -64.628 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.664     ;
; -64.628 ; CU:Step1|stage[3]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 65.664     ;
; -64.628 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.664     ;
; -64.628 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.005      ; 65.665     ;
; -64.625 ; CU:Step1|stage[1]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.003      ; 65.660     ;
; -64.617 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 65.645     ;
; -64.614 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 65.644     ;
; -64.599 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.017     ; 65.614     ;
; -64.580 ; CU:Step1|stage[8]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.616     ;
; -64.580 ; CU:Step1|stage[8]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 65.616     ;
; -64.580 ; CU:Step1|stage[8]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.616     ;
; -64.574 ; CU:Step1|stage[12] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.270     ;
; -64.574 ; CU:Step1|stage[5]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.610     ;
; -64.574 ; CU:Step1|stage[5]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 65.610     ;
; -64.574 ; CU:Step1|stage[5]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.610     ;
; -64.572 ; CU:Step1|stage[7]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.608     ;
; -64.572 ; CU:Step1|stage[7]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 65.608     ;
; -64.572 ; CU:Step1|stage[7]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.608     ;
; -64.571 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.003      ; 65.606     ;
; -64.565 ; CU:Step1|stage[3]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.409     ; 65.188     ;
; -64.557 ; CU:Step1|stage[10] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.336     ; 65.253     ;
; -64.557 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 65.585     ;
; -64.555 ; CU:Step1|stage[2]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.003      ; 65.590     ;
; -64.548 ; CU:Step1|stage[0]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.017     ; 65.563     ;
; -64.547 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 65.575     ;
; -64.539 ; CU:Step1|stage[0]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 65.574     ;
; -64.536 ; CU:Step1|stage[6]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.572     ;
; -64.536 ; CU:Step1|stage[6]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.004      ; 65.572     ;
; -64.536 ; CU:Step1|stage[6]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 65.572     ;
; -64.529 ; CU:Step1|stage[2]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.017     ; 65.544     ;
; -64.517 ; CU:Step1|stage[8]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.409     ; 65.140     ;
; -64.511 ; CU:Step1|stage[5]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.409     ; 65.134     ;
; -64.510 ; CU:Step1|stage[31] ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.015     ; 65.527     ;
; -64.509 ; CU:Step1|stage[7]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.409     ; 65.132     ;
; -64.501 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.003      ; 65.536     ;
; -64.501 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.005      ; 65.538     ;
; -64.487 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.004     ; 65.515     ;
; -64.473 ; CU:Step1|stage[6]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.409     ; 65.096     ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.401 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]                                                             ; clock        ; clock       ; -0.500       ; 2.140      ; 0.391      ;
; -1.322 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]                                                             ; clock        ; clock       ; -0.500       ; 2.140      ; 0.470      ;
; -1.319 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]                                                             ; clock        ; clock       ; -0.500       ; 2.140      ; 0.473      ;
; -1.103 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]                                                             ; clock        ; clock       ; -0.500       ; 2.142      ; 0.691      ;
; -1.090 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]                                                             ; clock        ; clock       ; -0.500       ; 2.144      ; 0.706      ;
; -1.075 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]                                                     ; clock        ; clock       ; -0.500       ; 2.112      ; 0.689      ;
; -1.064 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]                                                     ; clock        ; clock       ; -0.500       ; 2.112      ; 0.700      ;
; -1.062 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]                                                             ; clock        ; clock       ; -0.500       ; 2.130      ; 0.720      ;
; -1.061 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]                                                     ; clock        ; clock       ; -0.500       ; 2.114      ; 0.705      ;
; -1.048 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]                                                             ; clock        ; clock       ; -0.500       ; 2.130      ; 0.734      ;
; -1.043 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]                                                     ; clock        ; clock       ; -0.500       ; 2.112      ; 0.721      ;
; -1.029 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]                                                     ; clock        ; clock       ; -0.500       ; 2.100      ; 0.723      ;
; -1.019 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]                                                     ; clock        ; clock       ; -0.500       ; 2.100      ; 0.733      ;
; -0.699 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]                                                             ; clock        ; clock       ; -0.500       ; 2.130      ; 1.083      ;
; -0.670 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]                                                     ; clock        ; clock       ; -0.500       ; 2.100      ; 1.082      ;
; 0.215  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.245  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.254  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.406      ;
; 0.270  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[14]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.422      ;
; 0.297  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.449      ;
; 0.315  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.315  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13]                                                ; clock        ; clock       ; 0.000        ; 0.152      ; 0.619      ;
; 0.321  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.473      ;
; 0.324  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12]                                                ; clock        ; clock       ; 0.000        ; 0.152      ; 0.628      ;
; 0.326  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.442  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15]                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.594      ;
; 0.445  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clock        ; clock       ; 0.000        ; -0.005     ; 0.592      ;
; 0.463  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 0.623      ;
; 0.468  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.010      ; 0.630      ;
; 0.486  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 0.646      ;
; 0.488  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.018      ; 0.658      ;
; 0.498  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|extend[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|extend[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|extend[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.503  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|extend[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.514  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.518  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.005      ; 0.675      ;
; 0.525  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.677      ;
; 0.527  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_we_reg ; clock        ; clock       ; -0.500       ; 0.404      ; 0.569      ;
; 0.529  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clock        ; clock       ; 0.000        ; -0.005     ; 0.676      ;
; 0.531  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                                ; clock        ; clock       ; 0.000        ; -0.011     ; 0.672      ;
; 0.532  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clock        ; clock       ; 0.000        ; -0.005     ; 0.679      ;
; 0.535  ; CU:Step1|pc_select                                                                ; CU:Step1|pc_select                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clock        ; clock       ; 0.000        ; -0.005     ; 0.683      ;
; 0.545  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.553  ; BUFFREG:Step7|output[14]                                                          ; BUFFREG:Step6|output[14]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.574  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clock        ; clock       ; 0.000        ; 0.019      ; 0.745      ;
; 0.582  ; BUFFREG:Step3|output[6]                                                           ; BUFFREG:Step7|output[6]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.740      ;
; 0.583  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                                                                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.729      ;
; 0.588  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.011      ; 0.751      ;
; 0.588  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.018      ; 0.758      ;
; 0.592  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Cout                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.018      ; 0.762      ;
; 0.594  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BUFFREG:Step6|output[6]                                                                                                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.740      ;
; 0.595  ; CU:Step1|c_select[0]                                                              ; CU:Step1|c_select[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.747      ;
; 0.607  ; CU:Step1|Mem_write                                                                ; CU:Step1|Mem_write                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.759      ;
; 0.613  ; BUFFREG:Step7|output[10]                                                          ; BUFFREG:Step6|output[10]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.014     ; 0.751      ;
; 0.621  ; BUFFREG:Step7|output[11]                                                          ; BUFFREG:Step6|output[11]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.010     ; 0.763      ;
; 0.629  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|alu_op[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.781      ;
; 0.634  ; BUFFREG:Step3|output[15]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]                                                     ; clock        ; clock       ; 0.000        ; 0.006      ; 0.792      ;
; 0.634  ; BUFFREG:Step3|output[11]                                                          ; BUFFREG:Step7|output[11]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.016      ; 0.802      ;
; 0.640  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.005      ; 0.797      ;
; 0.643  ; BUFFREG:Step7|output[12]                                                          ; BUFFREG:Step6|output[12]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 0.877      ;
; 0.645  ; BUFFREG:Step7|output[13]                                                          ; BUFFREG:Step6|output[13]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 0.879      ;
; 0.648  ; BUFFREG:Step3|output[7]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                      ; clock        ; clock       ; 0.000        ; 0.017      ; 0.817      ;
; 0.651  ; BUFFREG:Step3|output[9]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]                                                      ; clock        ; clock       ; 0.000        ; 0.017      ; 0.820      ;
; 0.651  ; BUFFREG:Step3|output[11]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]                                                     ; clock        ; clock       ; 0.000        ; 0.017      ; 0.820      ;
; 0.653  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.010      ; 0.815      ;
; 0.658  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg  ; clock        ; clock       ; -0.500       ; 0.405      ; 0.701      ;
; 0.662  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.814      ;
; 0.662  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10]                                                ; clock        ; clock       ; 0.000        ; -0.011     ; 0.803      ;
; 0.664  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.817      ;
; 0.664  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_we_reg  ; clock        ; clock       ; -0.500       ; 0.401      ; 0.703      ;
; 0.667  ; CU:Step1|alu_op[1]                                                                ; CU:Step1|alu_op[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.819      ;
; 0.672  ; BUFFREG:Step3|output[1]                                                           ; BUFFREG:Step7|output[1]                                                                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.823      ;
; 0.676  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.829      ;
; 0.682  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg ; clock        ; clock       ; -0.500       ; 0.397      ; 0.717      ;
; 0.683  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BUFFREG:Step6|output[8]                                                                                                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.829      ;
; 0.694  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.018     ; 0.828      ;
; 0.695  ; CU:Step1|mem_select                                                               ; BUFFREG:Step6|output[14]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.695  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_we_reg  ; clock        ; clock       ; -0.500       ; 0.392      ; 0.725      ;
; 0.696  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.849      ;
; 0.702  ; IR:Step12|Instruction[22]                                                         ; CU:Step1|alu_op[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.854      ;
; 0.704  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.018     ; 0.838      ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg9 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 64.941 ; 64.941 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 2.350  ; 2.350  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 2.111  ; 2.111  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 2.350  ; 2.350  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 1.988  ; 1.988  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 2.131  ; 2.131  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; -0.195 ; -0.195 ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.368 ; -0.368 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.378 ; -0.378 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.382 ; -0.382 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.397 ; -0.397 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.540 ; -0.540 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.520 ; -0.520 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.539 ; -0.539 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.345 ; -0.345 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.195 ; -0.195 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.259 ; -0.259 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -0.913 ; -0.913 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -1.868 ; -1.868 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.991 ; -1.991 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -2.230 ; -2.230 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.868 ; -1.868 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -2.011 ; -2.011 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.660  ; 0.660  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.488  ; 0.488  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.498  ; 0.498  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.502  ; 0.502  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.517  ; 0.517  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.660  ; 0.660  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.640  ; 0.640  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.659  ; 0.659  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.465  ; 0.465  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.315  ; 0.315  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.379  ; 0.379  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 6.497 ; 6.497 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 6.497 ; 6.497 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 6.178 ; 6.178 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 6.311 ; 6.311 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 6.279 ; 6.279 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 6.335 ; 6.335 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 6.310 ; 6.310 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 7.094 ; 7.094 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 6.619 ; 6.619 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.546 ; 6.546 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.972 ; 6.972 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 7.094 ; 7.094 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 6.778 ; 6.778 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.736 ; 6.736 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 6.749 ; 6.749 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.642 ; 6.642 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 6.497 ; 6.497 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 6.178 ; 6.178 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 6.311 ; 6.311 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 6.279 ; 6.279 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 6.335 ; 6.335 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 6.310 ; 6.310 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.546 ; 6.546 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 6.619 ; 6.619 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.546 ; 6.546 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.972 ; 6.972 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 7.094 ; 7.094 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 6.778 ; 6.778 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.736 ; 6.736 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 6.749 ; 6.749 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.642 ; 6.642 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -167.954   ; -4.045  ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -167.954   ; -4.045  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -11144.826 ; -48.217 ; 0.0      ; 0.0     ; -1036.787           ;
;  clock           ; -11144.826 ; -48.217 ; N/A      ; N/A     ; -1036.787           ;
+------------------+------------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 167.065 ; 167.065 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 5.061   ; 5.061   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.606   ; 4.606   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 5.061   ; 5.061   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.282   ; 4.282   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.485   ; 4.485   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.645   ; 0.645   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.275   ; 0.275   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.220   ; 0.220   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.227   ; 0.227   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.064   ; 0.064   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.174  ; -0.174  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.126  ; -0.126  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.153  ; -0.153  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.293   ; 0.293   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.645   ; 0.645   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.533   ; 0.533   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -0.913 ; -0.913 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -1.868 ; -1.868 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.991 ; -1.991 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -2.230 ; -2.230 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.868 ; -1.868 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -2.011 ; -2.011 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.660  ; 0.660  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.488  ; 0.488  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.498  ; 0.498  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.502  ; 0.502  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.517  ; 0.517  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.660  ; 0.660  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.640  ; 0.640  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.659  ; 0.659  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.465  ; 0.465  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.315  ; 0.315  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.379  ; 0.379  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 13.670 ; 13.670 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 13.670 ; 13.670 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 12.813 ; 12.813 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 12.713 ; 12.713 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 13.208 ; 13.208 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 13.080 ; 13.080 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 13.292 ; 13.292 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 13.141 ; 13.141 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 14.873 ; 14.873 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 13.942 ; 13.942 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 13.626 ; 13.626 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 14.873 ; 14.873 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 14.845 ; 14.845 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 14.128 ; 14.128 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 14.028 ; 14.028 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 14.184 ; 14.184 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 13.797 ; 13.797 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 6.497 ; 6.497 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 6.178 ; 6.178 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 6.311 ; 6.311 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 6.279 ; 6.279 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 6.335 ; 6.335 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 6.310 ; 6.310 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.546 ; 6.546 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 6.619 ; 6.619 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.546 ; 6.546 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.972 ; 6.972 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 7.094 ; 7.094 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 6.778 ; 6.778 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.736 ; 6.736 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 6.749 ; 6.749 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.642 ; 6.642 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 966      ; 6483     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 966      ; 6483     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 446   ; 446  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Mon Nov 20 16:43:49 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -167.954
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -167.954    -11144.826 clock 
Info (332146): Worst-case hold slack is -4.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.045       -48.217 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1036.787 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 15 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -65.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -65.190     -4187.193 clock 
Info (332146): Worst-case hold slack is -1.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.401       -16.005 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -919.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 498 megabytes
    Info: Processing ended: Mon Nov 20 16:44:07 2017
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:15


