`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC ESLAB
// Engineer: Huang Yifan (hyf15@mail.ustc.edu.cn)
// 
// Design Name: RV32I Core
// Module Name: Operator 1 Seg Reg
// Tool Versions: Vivado 2017.4.1
// Description: Operator 1 Seg Reg for ID\EX
// 
//////////////////////////////////////////////////////////////////////////////////


//  åŠŸèƒ½è¯´æ˜
    // ID\EXçš„æ“ä½œæ•°1æ®µå¯„å­˜å™¨
// è¾“å…¥
    // clk               æ—¶é’Ÿä¿¡å·
    // reg1              General Register Fileè¯»å–çš„å¯„å­˜å™¨1å†…å®¹
    // bubbleE           EXé˜¶æ®µçš„bubbleä¿¡å·
    // flushE            EXé˜¶æ®µçš„flushä¿¡å·
// è¾“å‡º
    // reg1_EX           ä¼ ç»™ä¸‹ä¸€æµæ°´æ®µçš„å¯„å­˜å™?1å†…å®¹
// å®éªŒè¦æ±‚  
    // æ— éœ€ä¿®æ”¹

module Op1_EX(
    input wire clk, bubbleE, flushE,
    input wire [31:0] reg1,
    input wire [31:0] CSR_reg1,
    input wire op1_src,
    output reg [31:0] reg1_EX,
    output reg [31:0] CSR_reg1_EX
    );

    initial begin 
        reg1_EX = 0;
        CSR_reg1_EX = 0;
    end
    
    always@(posedge clk)
        if (!bubbleE) 
        begin
            if (flushE) begin
                reg1_EX <= 0;
                CSR_reg1_EX <= 0;
            end
            else begin
                if (op1_src) reg1_EX <= reg1;
                else reg1_EX <= CSR_reg1;
                CSR_reg1_EX <= CSR_reg1;
            end
        end
    
endmodule