Simulator report for KP_8
Fri Apr 05 20:58:27 2024
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|content
  6. |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|content
  7. Coverage Summary
  8. Complete 1/0-Value Coverage
  9. Missing 1-Value Coverage
 10. Missing 0-Value Coverage
 11. Simulator INI Usage
 12. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------+
; Simulator Summary                           ;
+-----------------------------+---------------+
; Type                        ; Value         ;
+-----------------------------+---------------+
; Simulation Start Time       ; 0 ps          ;
; Simulation End Time         ; 5.0 us        ;
; Simulation Netlist Size     ; 555 nodes     ;
; Simulation Coverage         ;      73.24 %  ;
; Total Number of Transitions ; 5159          ;
; Simulation Breakpoints      ; 0             ;
; Family                      ; ACEX1K        ;
; Device                      ; EP1K10TC144-1 ;
+-----------------------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Timing     ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Vector input source                                                                        ; ex1.vwf    ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+-----------------------------------------------------------------------+
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|content ;
+-----------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+---------------------------------------------------------------------------------+
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|content ;
+---------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      73.24 % ;
; Total nodes checked                                 ; 555          ;
; Total output ports checked                          ; 568          ;
; Total output ports with complete 1/0-value coverage ; 416          ;
; Total output ports with no 1/0-value coverage       ; 147          ;
; Total output ports with no 1-value coverage         ; 147          ;
; Total output ports with no 0-value coverage         ; 152          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                   ; Output Port Name                                                                            ; Output Port Type ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; |cpu_int|status_reg:inst16|z                                                                ; |cpu_int|status_reg:inst16|z                                                                ; data_out0        ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][15]                ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[15]                         ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][14]                ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[14]                         ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][13]                ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[13]                         ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][12]                ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[12]                         ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][11]                ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[11]                         ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][10]                ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[10]                         ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][8]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[8]                          ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][7]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[7]                          ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][6]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[6]                          ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][4]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[4]                          ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][3]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[3]                          ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][2]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[2]                          ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][1]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[1]                          ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][0]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[0]                          ; dataout          ;
; |cpu_int|control:inst13|q_pc[3]                                                             ; |cpu_int|control:inst13|q_pc[3]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[2]                                                             ; |cpu_int|control:inst13|q_pc[2]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[1]                                                             ; |cpu_int|control:inst13|q_pc[1]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[0]                                                             ; |cpu_int|control:inst13|q_pc[0]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[0]                                                             ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |cpu_int|status_reg:inst16|c                                                                ; |cpu_int|status_reg:inst16|c                                                                ; data_out0        ;
; |cpu_int|status_reg:inst16|n                                                                ; |cpu_int|status_reg:inst16|n                                                                ; data_out0        ;
; |cpu_int|int_control:inst5|int_load                                                         ; |cpu_int|int_control:inst5|int_load                                                         ; data_out0        ;
; |cpu_int|alu:inst12|Equal0~56                                                               ; |cpu_int|alu:inst12|Equal0~56                                                               ; data_out0        ;
; |cpu_int|sync_wr:inst3|wmem~13                                                              ; |cpu_int|sync_wr:inst3|wmem~13                                                              ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[0][7]                                                          ; |cpu_int|blok_ron:inst17|ron[0][7]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux8~2                                                             ; |cpu_int|blok_ron:inst17|Mux8~2                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux8~3                                                             ; |cpu_int|blok_ron:inst17|Mux8~3                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[0][6]                                                          ; |cpu_int|blok_ron:inst17|ron[0][6]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux9~2                                                             ; |cpu_int|blok_ron:inst17|Mux9~2                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux9~3                                                             ; |cpu_int|blok_ron:inst17|Mux9~3                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[0][5]                                                          ; |cpu_int|blok_ron:inst17|ron[0][5]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux10~2                                                            ; |cpu_int|blok_ron:inst17|Mux10~2                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux10~3                                                            ; |cpu_int|blok_ron:inst17|Mux10~3                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[0][4]                                                          ; |cpu_int|blok_ron:inst17|ron[0][4]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux11~2                                                            ; |cpu_int|blok_ron:inst17|Mux11~2                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux11~3                                                            ; |cpu_int|blok_ron:inst17|Mux11~3                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[0][3]                                                          ; |cpu_int|blok_ron:inst17|ron[0][3]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux12~2                                                            ; |cpu_int|blok_ron:inst17|Mux12~2                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux12~3                                                            ; |cpu_int|blok_ron:inst17|Mux12~3                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[0][2]                                                          ; |cpu_int|blok_ron:inst17|ron[0][2]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux13~2                                                            ; |cpu_int|blok_ron:inst17|Mux13~2                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux13~3                                                            ; |cpu_int|blok_ron:inst17|Mux13~3                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][1]                                                          ; |cpu_int|blok_ron:inst17|ron[1][1]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[0][1]                                                          ; |cpu_int|blok_ron:inst17|ron[0][1]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux14~2                                                            ; |cpu_int|blok_ron:inst17|Mux14~2                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux14~3                                                            ; |cpu_int|blok_ron:inst17|Mux14~3                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][0]                                                          ; |cpu_int|blok_ron:inst17|ron[1][0]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[0][0]                                                          ; |cpu_int|blok_ron:inst17|ron[0][0]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux15~2                                                            ; |cpu_int|blok_ron:inst17|Mux15~2                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux15~3                                                            ; |cpu_int|blok_ron:inst17|Mux15~3                                                            ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux0~4                                                             ; |cpu_int|blok_ron:inst17|Mux0~4                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux0~5                                                             ; |cpu_int|blok_ron:inst17|Mux0~5                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux1~4                                                             ; |cpu_int|blok_ron:inst17|Mux1~4                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux1~5                                                             ; |cpu_int|blok_ron:inst17|Mux1~5                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux2~4                                                             ; |cpu_int|blok_ron:inst17|Mux2~4                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux2~5                                                             ; |cpu_int|blok_ron:inst17|Mux2~5                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux3~4                                                             ; |cpu_int|blok_ron:inst17|Mux3~4                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux3~5                                                             ; |cpu_int|blok_ron:inst17|Mux3~5                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux4~4                                                             ; |cpu_int|blok_ron:inst17|Mux4~4                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux4~5                                                             ; |cpu_int|blok_ron:inst17|Mux4~5                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux5~4                                                             ; |cpu_int|blok_ron:inst17|Mux5~4                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux5~5                                                             ; |cpu_int|blok_ron:inst17|Mux5~5                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux6~4                                                             ; |cpu_int|blok_ron:inst17|Mux6~4                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux6~5                                                             ; |cpu_int|blok_ron:inst17|Mux6~5                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux7~4                                                             ; |cpu_int|blok_ron:inst17|Mux7~4                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|Mux7~5                                                             ; |cpu_int|blok_ron:inst17|Mux7~5                                                             ; data_out0        ;
; |cpu_int|alu:inst12|Equal1~43                                                               ; |cpu_int|alu:inst12|Equal1~43                                                               ; data_out0        ;
; |cpu_int|control:inst13|branch~331                                                          ; |cpu_int|control:inst13|branch~331                                                          ; data_out0        ;
; |cpu_int|control:inst13|branch~332                                                          ; |cpu_int|control:inst13|branch~332                                                          ; data_out0        ;
; |cpu_int|control:inst13|branch~334                                                          ; |cpu_int|control:inst13|branch~334                                                          ; data_out0        ;
; |cpu_int|control:inst13|branch~335                                                          ; |cpu_int|control:inst13|branch~335                                                          ; data_out0        ;
; |cpu_int|control:inst13|branch                                                              ; |cpu_int|control:inst13|branch                                                              ; data_out0        ;
; |cpu_int|int_control:inst5|int_handle                                                       ; |cpu_int|int_control:inst5|int_handle                                                       ; data_out0        ;
; |cpu_int|sync_wr:inst3|wreg                                                                 ; |cpu_int|sync_wr:inst3|wreg                                                                 ; data_out0        ;
; |cpu_int|control:inst13|q_pc~3584                                                           ; |cpu_int|control:inst13|q_pc~3584                                                           ; data_out0        ;
; |cpu_int|control:inst13|q_pc~3586                                                           ; |cpu_int|control:inst13|q_pc~3586                                                           ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; data_out0        ;
; |cpu_int|control:inst13|q_pc~3587                                                           ; |cpu_int|control:inst13|q_pc~3587                                                           ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; data_out0        ;
; |cpu_int|control:inst13|q_pc~3589                                                           ; |cpu_int|control:inst13|q_pc~3589                                                           ; data_out0        ;
; |cpu_int|control:inst13|q_pc~3591                                                           ; |cpu_int|control:inst13|q_pc~3591                                                           ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |cpu_int|control:inst13|q_pc~3592                                                           ; |cpu_int|control:inst13|q_pc~3592                                                           ; data_out0        ;
; |cpu_int|int_control:inst5|int_save                                                         ; |cpu_int|int_control:inst5|int_save                                                         ; data_out0        ;
; |cpu_int|int_control:inst5|next_state.CHECK_K                                               ; |cpu_int|int_control:inst5|next_state.CHECK_K                                               ; data_out0        ;
; |cpu_int|int_control:inst5|int_load~66                                                      ; |cpu_int|int_control:inst5|int_load~66                                                      ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11781                                                          ; |cpu_int|alu:inst12|d_bus[7]~11781                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[0]          ; cout             ;
; |cpu_int|alu:inst12|d_bus[0]~11788                                                          ; |cpu_int|alu:inst12|d_bus[0]~11788                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[0]~11789                                                          ; |cpu_int|alu:inst12|d_bus[0]~11789                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[0]~11790                                                          ; |cpu_int|alu:inst12|d_bus[0]~11790                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[0]~11791                                                          ; |cpu_int|alu:inst12|d_bus[0]~11791                                                          ; data_out0        ;
; |cpu_int|alu:inst12|Equal0~57                                                               ; |cpu_int|alu:inst12|Equal0~57                                                               ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[0]~11792                                                          ; |cpu_int|alu:inst12|d_bus[0]~11792                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[0]~11793                                                          ; |cpu_int|alu:inst12|d_bus[0]~11793                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1]          ; cout             ;
; |cpu_int|alu:inst12|d_bus[0]~11794                                                          ; |cpu_int|alu:inst12|d_bus[0]~11794                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[0]~11795                                                          ; |cpu_int|alu:inst12|d_bus[0]~11795                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[0]~11796                                                          ; |cpu_int|alu:inst12|d_bus[0]~11796                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[0]~11798                                                          ; |cpu_int|alu:inst12|d_bus[0]~11798                                                          ; data_out0        ;
; |cpu_int|int_control:inst5|next_state~167                                                   ; |cpu_int|int_control:inst5|next_state~167                                                   ; data_out0        ;
; |cpu_int|status_reg:inst16|z~74                                                             ; |cpu_int|status_reg:inst16|z~74                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc~3595                                                           ; |cpu_int|control:inst13|q_pc~3595                                                           ; data_out0        ;
; |cpu_int|status_reg:inst16|c~55                                                             ; |cpu_int|status_reg:inst16|c~55                                                             ; data_out0        ;
; |cpu_int|status_reg:inst16|n~55                                                             ; |cpu_int|status_reg:inst16|n~55                                                             ; data_out0        ;
; |cpu_int|int_control:inst5|next_state~168                                                   ; |cpu_int|int_control:inst5|next_state~168                                                   ; data_out0        ;
; |cpu_int|int_control:inst5|state.CHECK_K                                                    ; |cpu_int|int_control:inst5|state.CHECK_K                                                    ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5346                                                           ; |cpu_int|blok_ron:inst17|ron~5346                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5347                                                           ; |cpu_int|blok_ron:inst17|ron~5347                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5348                                                           ; |cpu_int|blok_ron:inst17|ron~5348                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5349                                                           ; |cpu_int|blok_ron:inst17|ron~5349                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5352                                                           ; |cpu_int|blok_ron:inst17|ron~5352                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5353                                                           ; |cpu_int|blok_ron:inst17|ron~5353                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5356                                                           ; |cpu_int|blok_ron:inst17|ron~5356                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5357                                                           ; |cpu_int|blok_ron:inst17|ron~5357                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5362                                                           ; |cpu_int|blok_ron:inst17|ron~5362                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5363                                                           ; |cpu_int|blok_ron:inst17|ron~5363                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5364                                                           ; |cpu_int|blok_ron:inst17|ron~5364                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5365                                                           ; |cpu_int|blok_ron:inst17|ron~5365                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5368                                                           ; |cpu_int|blok_ron:inst17|ron~5368                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5369                                                           ; |cpu_int|blok_ron:inst17|ron~5369                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5372                                                           ; |cpu_int|blok_ron:inst17|ron~5372                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5373                                                           ; |cpu_int|blok_ron:inst17|ron~5373                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5378                                                           ; |cpu_int|blok_ron:inst17|ron~5378                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5379                                                           ; |cpu_int|blok_ron:inst17|ron~5379                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5380                                                           ; |cpu_int|blok_ron:inst17|ron~5380                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5381                                                           ; |cpu_int|blok_ron:inst17|ron~5381                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5384                                                           ; |cpu_int|blok_ron:inst17|ron~5384                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5385                                                           ; |cpu_int|blok_ron:inst17|ron~5385                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5388                                                           ; |cpu_int|blok_ron:inst17|ron~5388                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5389                                                           ; |cpu_int|blok_ron:inst17|ron~5389                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5394                                                           ; |cpu_int|blok_ron:inst17|ron~5394                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5395                                                           ; |cpu_int|blok_ron:inst17|ron~5395                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5396                                                           ; |cpu_int|blok_ron:inst17|ron~5396                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5397                                                           ; |cpu_int|blok_ron:inst17|ron~5397                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5400                                                           ; |cpu_int|blok_ron:inst17|ron~5400                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5401                                                           ; |cpu_int|blok_ron:inst17|ron~5401                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5404                                                           ; |cpu_int|blok_ron:inst17|ron~5404                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5405                                                           ; |cpu_int|blok_ron:inst17|ron~5405                                                           ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~73  ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~73  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~76  ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~76  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~73  ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~73  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~76  ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~76  ; data_out0        ;
; |cpu_int|alu:inst12|cl~1088                                                                 ; |cpu_int|alu:inst12|cl~1088                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|cl~1090                                                                 ; |cpu_int|alu:inst12|cl~1090                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|cl~1092                                                                 ; |cpu_int|alu:inst12|cl~1092                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|cl~1093                                                                 ; |cpu_int|alu:inst12|cl~1093                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|cl~1094                                                                 ; |cpu_int|alu:inst12|cl~1094                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|cl~1095                                                                 ; |cpu_int|alu:inst12|cl~1095                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|cl~1096                                                                 ; |cpu_int|alu:inst12|cl~1096                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|cl                                                                      ; |cpu_int|alu:inst12|cl                                                                      ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[8]          ; cout             ;
; |cpu_int|alu:inst12|Mux25~29                                                                ; |cpu_int|alu:inst12|Mux25~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~7                                                                ; |cpu_int|alu:inst12|concat~7                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux25~30                                                                ; |cpu_int|alu:inst12|Mux25~30                                                                ; data_out0        ;
; |cpu_int|int_control:inst5|int_load~68                                                      ; |cpu_int|int_control:inst5|int_load~68                                                      ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11823                                                          ; |cpu_int|alu:inst12|d_bus[7]~11823                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11824                                                          ; |cpu_int|alu:inst12|d_bus[7]~11927                                                          ; cascout          ;
; |cpu_int|alu:inst12|d_bus[7]~11825                                                          ; |cpu_int|alu:inst12|d_bus[7]~11825                                                          ; data_out0        ;
; |cpu_int|alu:inst12|Equal1~44                                                               ; |cpu_int|alu:inst12|Equal1~44                                                               ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11826                                                          ; |cpu_int|alu:inst12|d_bus[7]~11826                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11827                                                          ; |cpu_int|alu:inst12|d_bus[7]~11827                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11828                                                          ; |cpu_int|alu:inst12|d_bus[7]~11828                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11829                                                          ; |cpu_int|alu:inst12|d_bus[7]~11829                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11831                                                          ; |cpu_int|alu:inst12|d_bus[7]~11831                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11832                                                          ; |cpu_int|alu:inst12|d_bus[7]~11832                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[7]          ; cout             ;
; |cpu_int|alu:inst12|Mux24~29                                                                ; |cpu_int|alu:inst12|Mux24~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~31                                                               ; |cpu_int|alu:inst12|concat~31                                                               ; data_out0        ;
; |cpu_int|alu:inst12|Mux24~30                                                                ; |cpu_int|alu:inst12|Mux24~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11834                                                          ; |cpu_int|alu:inst12|d_bus[7]~11834                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11889                                                          ; |cpu_int|alu:inst12|d_bus[7]~11889                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[7]          ; cout             ;
; |cpu_int|alu:inst12|Mux23~29                                                                ; |cpu_int|alu:inst12|Mux23~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~6                                                                ; |cpu_int|alu:inst12|concat~6                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux23~30                                                                ; |cpu_int|alu:inst12|Mux23~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[6]~11836                                                          ; |cpu_int|alu:inst12|d_bus[6]~11836                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[6]~11837                                                          ; |cpu_int|alu:inst12|d_bus[6]~11941                                                          ; cascout          ;
; |cpu_int|alu:inst12|d_bus[7]~11838                                                          ; |cpu_int|alu:inst12|d_bus[7]~11838                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[6]          ; cout             ;
; |cpu_int|alu:inst12|Mux22~29                                                                ; |cpu_int|alu:inst12|Mux22~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~30                                                               ; |cpu_int|alu:inst12|concat~30                                                               ; data_out0        ;
; |cpu_int|alu:inst12|Mux22~30                                                                ; |cpu_int|alu:inst12|Mux22~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[6]~11839                                                          ; |cpu_int|alu:inst12|d_bus[6]~11839                                                          ; data_out0        ;
; |cpu_int|alu:inst12|Mux7~28                                                                 ; |cpu_int|alu:inst12|Mux7~28                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|Mux7~29                                                                 ; |cpu_int|alu:inst12|Mux7~29                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[6]~11842                                                          ; |cpu_int|alu:inst12|d_bus[6]~11842                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[6]~11843                                                          ; |cpu_int|alu:inst12|d_bus[6]~11843                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[6]~11844                                                          ; |cpu_int|alu:inst12|d_bus[6]~11844                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[6]~11890                                                          ; |cpu_int|alu:inst12|d_bus[6]~11890                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[6]          ; cout             ;
; |cpu_int|alu:inst12|Mux21~29                                                                ; |cpu_int|alu:inst12|Mux21~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux21~30                                                                ; |cpu_int|alu:inst12|Mux21~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[5]~11846                                                          ; |cpu_int|alu:inst12|d_bus[5]~11846                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[5]          ; cout             ;
; |cpu_int|alu:inst12|Mux20~29                                                                ; |cpu_int|alu:inst12|Mux20~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~29                                                               ; |cpu_int|alu:inst12|concat~29                                                               ; data_out0        ;
; |cpu_int|alu:inst12|Mux20~30                                                                ; |cpu_int|alu:inst12|Mux20~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux8~28                                                                 ; |cpu_int|alu:inst12|Mux8~28                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|Mux8~29                                                                 ; |cpu_int|alu:inst12|Mux8~29                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[5]~11850                                                          ; |cpu_int|alu:inst12|d_bus[5]~11850                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[5]~11851                                                          ; |cpu_int|alu:inst12|d_bus[5]~11851                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[5]~11852                                                          ; |cpu_int|alu:inst12|d_bus[5]~11852                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[5]~11891                                                          ; |cpu_int|alu:inst12|d_bus[5]~11891                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[5]          ; cout             ;
; |cpu_int|alu:inst12|Mux19~29                                                                ; |cpu_int|alu:inst12|Mux19~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~4                                                                ; |cpu_int|alu:inst12|concat~4                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux19~30                                                                ; |cpu_int|alu:inst12|Mux19~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[4]~11854                                                          ; |cpu_int|alu:inst12|d_bus[4]~11854                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[4]~11855                                                          ; |cpu_int|alu:inst12|d_bus[4]~11961                                                          ; cascout          ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[4]          ; cout             ;
; |cpu_int|alu:inst12|Mux18~29                                                                ; |cpu_int|alu:inst12|Mux18~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~28                                                               ; |cpu_int|alu:inst12|concat~28                                                               ; data_out0        ;
; |cpu_int|alu:inst12|Mux18~30                                                                ; |cpu_int|alu:inst12|Mux18~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[4]~11856                                                          ; |cpu_int|alu:inst12|d_bus[4]~11856                                                          ; data_out0        ;
; |cpu_int|alu:inst12|Mux9~28                                                                 ; |cpu_int|alu:inst12|Mux9~28                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|Mux9~29                                                                 ; |cpu_int|alu:inst12|Mux9~29                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[4]~11857                                                          ; |cpu_int|alu:inst12|d_bus[4]~11857                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[4]~11858                                                          ; |cpu_int|alu:inst12|d_bus[4]~11858                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[4]~11859                                                          ; |cpu_int|alu:inst12|d_bus[4]~11859                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[4]~11860                                                          ; |cpu_int|alu:inst12|d_bus[4]~11860                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[4]~11892                                                          ; |cpu_int|alu:inst12|d_bus[4]~11892                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[4]          ; cout             ;
; |cpu_int|alu:inst12|Mux17~29                                                                ; |cpu_int|alu:inst12|Mux17~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~3                                                                ; |cpu_int|alu:inst12|concat~3                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux17~30                                                                ; |cpu_int|alu:inst12|Mux17~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[3]~11862                                                          ; |cpu_int|alu:inst12|d_bus[3]~11862                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[3]~11863                                                          ; |cpu_int|alu:inst12|d_bus[3]~11970                                                          ; cascout          ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[3]          ; cout             ;
; |cpu_int|alu:inst12|Mux16~29                                                                ; |cpu_int|alu:inst12|Mux16~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~27                                                               ; |cpu_int|alu:inst12|concat~27                                                               ; data_out0        ;
; |cpu_int|alu:inst12|Mux16~30                                                                ; |cpu_int|alu:inst12|Mux16~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[3]~11864                                                          ; |cpu_int|alu:inst12|d_bus[3]~11864                                                          ; data_out0        ;
; |cpu_int|alu:inst12|Mux10~28                                                                ; |cpu_int|alu:inst12|Mux10~28                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux10~29                                                                ; |cpu_int|alu:inst12|Mux10~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[3]~11865                                                          ; |cpu_int|alu:inst12|d_bus[3]~11865                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[3]~11866                                                          ; |cpu_int|alu:inst12|d_bus[3]~11866                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[3]~11867                                                          ; |cpu_int|alu:inst12|d_bus[3]~11867                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[3]~11868                                                          ; |cpu_int|alu:inst12|d_bus[3]~11868                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[3]~11893                                                          ; |cpu_int|alu:inst12|d_bus[3]~11893                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[3]          ; cout             ;
; |cpu_int|alu:inst12|Mux15~29                                                                ; |cpu_int|alu:inst12|Mux15~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~2                                                                ; |cpu_int|alu:inst12|concat~2                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux15~30                                                                ; |cpu_int|alu:inst12|Mux15~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[2]~11870                                                          ; |cpu_int|alu:inst12|d_bus[2]~11870                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[2]~11871                                                          ; |cpu_int|alu:inst12|d_bus[2]~11979                                                          ; cascout          ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[2]          ; cout             ;
; |cpu_int|alu:inst12|Mux14~29                                                                ; |cpu_int|alu:inst12|Mux14~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|concat~26                                                               ; |cpu_int|alu:inst12|concat~26                                                               ; data_out0        ;
; |cpu_int|alu:inst12|Mux14~30                                                                ; |cpu_int|alu:inst12|Mux14~30                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[2]~11872                                                          ; |cpu_int|alu:inst12|d_bus[2]~11872                                                          ; data_out0        ;
; |cpu_int|alu:inst12|Mux11~28                                                                ; |cpu_int|alu:inst12|Mux11~28                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux11~29                                                                ; |cpu_int|alu:inst12|Mux11~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[2]~11873                                                          ; |cpu_int|alu:inst12|d_bus[2]~11873                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[2]~11874                                                          ; |cpu_int|alu:inst12|d_bus[2]~11874                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[2]~11875                                                          ; |cpu_int|alu:inst12|d_bus[2]~11875                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[2]~11876                                                          ; |cpu_int|alu:inst12|d_bus[2]~11876                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[2]~11894                                                          ; |cpu_int|alu:inst12|d_bus[2]~11894                                                          ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]     ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2]          ; cout             ;
; |cpu_int|alu:inst12|Mux1~29                                                                 ; |cpu_int|alu:inst12|Mux1~29                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|concat~1                                                                ; |cpu_int|alu:inst12|concat~1                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux1~30                                                                 ; |cpu_int|alu:inst12|Mux1~30                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[1]~11878                                                          ; |cpu_int|alu:inst12|d_bus[1]~11878                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[1]~11879                                                          ; |cpu_int|alu:inst12|d_bus[1]~11988                                                          ; cascout          ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]     ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]     ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[1]          ; cout             ;
; |cpu_int|alu:inst12|Mux2~29                                                                 ; |cpu_int|alu:inst12|Mux2~29                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|concat~25                                                               ; |cpu_int|alu:inst12|concat~25                                                               ; data_out0        ;
; |cpu_int|alu:inst12|Mux2~30                                                                 ; |cpu_int|alu:inst12|Mux2~30                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[1]~11880                                                          ; |cpu_int|alu:inst12|d_bus[1]~11880                                                          ; data_out0        ;
; |cpu_int|alu:inst12|Mux12~28                                                                ; |cpu_int|alu:inst12|Mux12~28                                                                ; data_out0        ;
; |cpu_int|alu:inst12|Mux12~29                                                                ; |cpu_int|alu:inst12|Mux12~29                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[1]~11881                                                          ; |cpu_int|alu:inst12|d_bus[1]~11881                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[1]~11883                                                          ; |cpu_int|alu:inst12|d_bus[1]~11883                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[1]~11884                                                          ; |cpu_int|alu:inst12|d_bus[1]~11884                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[1]~11895                                                          ; |cpu_int|alu:inst12|d_bus[1]~11895                                                          ; data_out0        ;
; |cpu_int|alu:inst12|Mux5~16                                                                 ; |cpu_int|alu:inst12|Mux5~16                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|Mux5~17                                                                 ; |cpu_int|alu:inst12|Mux5~17                                                                 ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[0]~11887                                                          ; |cpu_int|alu:inst12|d_bus[0]~11887                                                          ; data_out0        ;
; |cpu_int|status_reg:inst16|prev_z~27                                                        ; |cpu_int|status_reg:inst16|prev_z~27                                                        ; data_out0        ;
; |cpu_int|alu:inst12|Equal3~87                                                               ; |cpu_int|alu:inst12|Equal3~92                                                               ; cascout          ;
; |cpu_int|alu:inst12|Equal3~89                                                               ; |cpu_int|alu:inst12|Equal3~89                                                               ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~80  ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~80  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~84  ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~84  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~57  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~57  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~60  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~60  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~57  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~57  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~60  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~60  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~80  ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~80  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~84  ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~84  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~88  ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~88  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~92  ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~92  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~88  ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~88  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~92  ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~92  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~63  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~63  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~66  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~66  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~63  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~63  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~66  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~66  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~96  ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~96  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~100 ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~100 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~96  ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~96  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~100 ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~100 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~69  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~69  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~72  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~72  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~69  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~69  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~72  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~72  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~104 ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~104 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~108 ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~108 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~104 ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~104 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~108 ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~108 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~75  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~75  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~78  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~78  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~75  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~75  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~78  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~78  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~112 ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~112 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~116 ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~116 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~112 ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~112 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~116 ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~116 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~81  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~81  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~84  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~84  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~81  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~81  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~84  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~84  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~120 ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~120 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~124 ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~124 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~120 ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~120 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~124 ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~124 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~87  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~87  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~90  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~90  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~87  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~87  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~90  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~90  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~128 ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~128 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~132 ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~132 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~128 ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~128 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~132 ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~132 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~93  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~93  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~96  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~96  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~93  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~93  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~96  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~96  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~98  ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~98  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~100 ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~100 ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~98  ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~98  ; data_out0        ;
; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~100 ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~100 ; data_out0        ;
; |cpu_int|alu:inst12|cl~1100                                                                 ; |cpu_int|alu:inst12|cl~1114                                                                 ; cascout          ;
; |cpu_int|alu:inst12|cl~1102                                                                 ; |cpu_int|alu:inst12|cl~1102                                                                 ; data_out0        ;
; |cpu_int|int_control:inst5|int_v[3]~65                                                      ; |cpu_int|int_control:inst5|int_v[3]~65                                                      ; data_out0        ;
; |cpu_int|clk                                                                                ; |cpu_int|clk~corein                                                                         ; dataout          ;
; |cpu_int|INT_1                                                                              ; |cpu_int|INT_1~corein                                                                       ; dataout          ;
; |cpu_int|z                                                                                  ; |cpu_int|z                                                                                  ; padio            ;
; |cpu_int|wreg                                                                               ; |cpu_int|wreg                                                                               ; padio            ;
; |cpu_int|k[15]                                                                              ; |cpu_int|k[15]                                                                              ; padio            ;
; |cpu_int|k[14]                                                                              ; |cpu_int|k[14]                                                                              ; padio            ;
; |cpu_int|k[13]                                                                              ; |cpu_int|k[13]                                                                              ; padio            ;
; |cpu_int|k[12]                                                                              ; |cpu_int|k[12]                                                                              ; padio            ;
; |cpu_int|k[11]                                                                              ; |cpu_int|k[11]                                                                              ; padio            ;
; |cpu_int|k[10]                                                                              ; |cpu_int|k[10]                                                                              ; padio            ;
; |cpu_int|k[8]                                                                               ; |cpu_int|k[8]                                                                               ; padio            ;
; |cpu_int|k[7]                                                                               ; |cpu_int|k[7]                                                                               ; padio            ;
; |cpu_int|k[6]                                                                               ; |cpu_int|k[6]                                                                               ; padio            ;
; |cpu_int|k[4]                                                                               ; |cpu_int|k[4]                                                                               ; padio            ;
; |cpu_int|k[3]                                                                               ; |cpu_int|k[3]                                                                               ; padio            ;
; |cpu_int|k[2]                                                                               ; |cpu_int|k[2]                                                                               ; padio            ;
; |cpu_int|k[1]                                                                               ; |cpu_int|k[1]                                                                               ; padio            ;
; |cpu_int|k[0]                                                                               ; |cpu_int|k[0]                                                                               ; padio            ;
; |cpu_int|ak[3]                                                                              ; |cpu_int|ak[3]                                                                              ; padio            ;
; |cpu_int|ak[2]                                                                              ; |cpu_int|ak[2]                                                                              ; padio            ;
; |cpu_int|ak[1]                                                                              ; |cpu_int|ak[1]                                                                              ; padio            ;
; |cpu_int|ak[0]                                                                              ; |cpu_int|ak[0]                                                                              ; padio            ;
; |cpu_int|c                                                                                  ; |cpu_int|c                                                                                  ; padio            ;
; |cpu_int|n                                                                                  ; |cpu_int|n                                                                                  ; padio            ;
; |cpu_int|int_save                                                                           ; |cpu_int|int_save                                                                           ; padio            ;
; |cpu_int|int_load                                                                           ; |cpu_int|int_load                                                                           ; padio            ;
; |cpu_int|wmem                                                                               ; |cpu_int|wmem                                                                               ; padio            ;
; |cpu_int|y[7]                                                                               ; |cpu_int|y[7]                                                                               ; padio            ;
; |cpu_int|y[6]                                                                               ; |cpu_int|y[6]                                                                               ; padio            ;
; |cpu_int|y[5]                                                                               ; |cpu_int|y[5]                                                                               ; padio            ;
; |cpu_int|y[4]                                                                               ; |cpu_int|y[4]                                                                               ; padio            ;
; |cpu_int|y[3]                                                                               ; |cpu_int|y[3]                                                                               ; padio            ;
; |cpu_int|y[2]                                                                               ; |cpu_int|y[2]                                                                               ; padio            ;
; |cpu_int|y[1]                                                                               ; |cpu_int|y[1]                                                                               ; padio            ;
; |cpu_int|y[0]                                                                               ; |cpu_int|y[0]                                                                               ; padio            ;
; |cpu_int|d_bus[7]                                                                           ; |cpu_int|d_bus[7]                                                                           ; padio            ;
; |cpu_int|d_bus[6]                                                                           ; |cpu_int|d_bus[6]                                                                           ; padio            ;
; |cpu_int|d_bus[5]                                                                           ; |cpu_int|d_bus[5]                                                                           ; padio            ;
; |cpu_int|d_bus[4]                                                                           ; |cpu_int|d_bus[4]                                                                           ; padio            ;
; |cpu_int|d_bus[3]                                                                           ; |cpu_int|d_bus[3]                                                                           ; padio            ;
; |cpu_int|d_bus[2]                                                                           ; |cpu_int|d_bus[2]                                                                           ; padio            ;
; |cpu_int|d_bus[1]                                                                           ; |cpu_int|d_bus[1]                                                                           ; padio            ;
; |cpu_int|d_bus[0]                                                                           ; |cpu_int|d_bus[0]                                                                           ; padio            ;
; |cpu_int|x[7]                                                                               ; |cpu_int|x[7]                                                                               ; padio            ;
; |cpu_int|x[6]                                                                               ; |cpu_int|x[6]                                                                               ; padio            ;
; |cpu_int|x[5]                                                                               ; |cpu_int|x[5]                                                                               ; padio            ;
; |cpu_int|x[4]                                                                               ; |cpu_int|x[4]                                                                               ; padio            ;
; |cpu_int|x[3]                                                                               ; |cpu_int|x[3]                                                                               ; padio            ;
; |cpu_int|x[2]                                                                               ; |cpu_int|x[2]                                                                               ; padio            ;
; |cpu_int|x[1]                                                                               ; |cpu_int|x[1]                                                                               ; padio            ;
; |cpu_int|x[0]                                                                               ; |cpu_int|x[0]                                                                               ; padio            ;
; |cpu_int|branch                                                                             ; |cpu_int|branch                                                                             ; padio            ;
; |cpu_int|int_handle                                                                         ; |cpu_int|int_handle                                                                         ; padio            ;
; |cpu_int|int_control:inst5|int_save~_wirecell                                               ; |cpu_int|int_control:inst5|int_save~_wirecell                                               ; data_out0        ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                   ; Output Port Name                                                                            ; Output Port Type ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][9]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[9]                          ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][5]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[5]                          ; dataout          ;
; |cpu_int|control:inst13|q_pc[7]                                                             ; |cpu_int|control:inst13|q_pc[7]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[6]                                                             ; |cpu_int|control:inst13|q_pc[6]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[5]                                                             ; |cpu_int|control:inst13|q_pc[5]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[4]                                                             ; |cpu_int|control:inst13|q_pc[4]                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][7]                                                          ; |cpu_int|blok_ron:inst17|ron[2][7]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][7]                                                          ; |cpu_int|blok_ron:inst17|ron[1][7]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][7]                                                          ; |cpu_int|blok_ron:inst17|ron[3][7]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][6]                                                          ; |cpu_int|blok_ron:inst17|ron[1][6]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][6]                                                          ; |cpu_int|blok_ron:inst17|ron[2][6]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][6]                                                          ; |cpu_int|blok_ron:inst17|ron[3][6]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][5]                                                          ; |cpu_int|blok_ron:inst17|ron[2][5]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][5]                                                          ; |cpu_int|blok_ron:inst17|ron[1][5]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][5]                                                          ; |cpu_int|blok_ron:inst17|ron[3][5]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][4]                                                          ; |cpu_int|blok_ron:inst17|ron[1][4]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][4]                                                          ; |cpu_int|blok_ron:inst17|ron[2][4]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][4]                                                          ; |cpu_int|blok_ron:inst17|ron[3][4]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][3]                                                          ; |cpu_int|blok_ron:inst17|ron[2][3]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][3]                                                          ; |cpu_int|blok_ron:inst17|ron[1][3]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][3]                                                          ; |cpu_int|blok_ron:inst17|ron[3][3]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][2]                                                          ; |cpu_int|blok_ron:inst17|ron[1][2]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][2]                                                          ; |cpu_int|blok_ron:inst17|ron[2][2]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][2]                                                          ; |cpu_int|blok_ron:inst17|ron[3][2]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][1]                                                          ; |cpu_int|blok_ron:inst17|ron[2][1]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][1]                                                          ; |cpu_int|blok_ron:inst17|ron[3][1]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][0]                                                          ; |cpu_int|blok_ron:inst17|ron[2][0]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][0]                                                          ; |cpu_int|blok_ron:inst17|ron[3][0]                                                          ; data_out0        ;
; |cpu_int|control:inst13|branch~333                                                          ; |cpu_int|control:inst13|branch~333                                                          ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[7]                                                        ; |cpu_int|control:inst13|prev_q_pc[7]                                                        ; data_out0        ;
; |cpu_int|control:inst13|q_pc~3578                                                           ; |cpu_int|control:inst13|q_pc~3578                                                           ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[6]                                                        ; |cpu_int|control:inst13|prev_q_pc[6]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |cpu_int|control:inst13|q_pc~3580                                                           ; |cpu_int|control:inst13|q_pc~3580                                                           ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[5]                                                        ; |cpu_int|control:inst13|prev_q_pc[5]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |cpu_int|control:inst13|q_pc~3582                                                           ; |cpu_int|control:inst13|q_pc~3582                                                           ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[4]                                                        ; |cpu_int|control:inst13|prev_q_pc[4]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |cpu_int|control:inst13|prev_q_pc[3]                                                        ; |cpu_int|control:inst13|prev_q_pc[3]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |cpu_int|control:inst13|prev_q_pc[2]                                                        ; |cpu_int|control:inst13|prev_q_pc[2]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |cpu_int|alu:inst12|d_bus[7]~11780                                                          ; |cpu_int|alu:inst12|d_bus[7]~11780                                                          ; data_out0        ;
; |cpu_int|status_reg:inst16|prev_z                                                           ; |cpu_int|status_reg:inst16|prev_z                                                           ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                    ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                    ; data_out0        ;
; |cpu_int|status_reg:inst16|prev_c                                                           ; |cpu_int|status_reg:inst16|prev_c                                                           ; data_out0        ;
; |cpu_int|status_reg:inst16|prev_n                                                           ; |cpu_int|status_reg:inst16|prev_n                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][7]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][7]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5344                                                           ; |cpu_int|blok_ron:inst17|ron~5344                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5345                                                           ; |cpu_int|blok_ron:inst17|ron~5345                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][7]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][7]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][7]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][7]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][7]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][7]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5350                                                           ; |cpu_int|blok_ron:inst17|ron~5350                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5351                                                           ; |cpu_int|blok_ron:inst17|ron~5351                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][6]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][6]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][6]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][6]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5354                                                           ; |cpu_int|blok_ron:inst17|ron~5354                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5355                                                           ; |cpu_int|blok_ron:inst17|ron~5355                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][6]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][6]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][6]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][6]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5358                                                           ; |cpu_int|blok_ron:inst17|ron~5358                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5359                                                           ; |cpu_int|blok_ron:inst17|ron~5359                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][5]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][5]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5360                                                           ; |cpu_int|blok_ron:inst17|ron~5360                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5361                                                           ; |cpu_int|blok_ron:inst17|ron~5361                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][5]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][5]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][5]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][5]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][5]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][5]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5366                                                           ; |cpu_int|blok_ron:inst17|ron~5366                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5367                                                           ; |cpu_int|blok_ron:inst17|ron~5367                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][4]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][4]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][4]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][4]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5370                                                           ; |cpu_int|blok_ron:inst17|ron~5370                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5371                                                           ; |cpu_int|blok_ron:inst17|ron~5371                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][4]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][4]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][4]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][4]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5374                                                           ; |cpu_int|blok_ron:inst17|ron~5374                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5375                                                           ; |cpu_int|blok_ron:inst17|ron~5375                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][3]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][3]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5376                                                           ; |cpu_int|blok_ron:inst17|ron~5376                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5377                                                           ; |cpu_int|blok_ron:inst17|ron~5377                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][3]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][3]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][3]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][3]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5382                                                           ; |cpu_int|blok_ron:inst17|ron~5382                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5383                                                           ; |cpu_int|blok_ron:inst17|ron~5383                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][2]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][2]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][2]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][2]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5386                                                           ; |cpu_int|blok_ron:inst17|ron~5386                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5387                                                           ; |cpu_int|blok_ron:inst17|ron~5387                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][2]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][2]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][2]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][2]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5390                                                           ; |cpu_int|blok_ron:inst17|ron~5390                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5391                                                           ; |cpu_int|blok_ron:inst17|ron~5391                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][1]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][1]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5392                                                           ; |cpu_int|blok_ron:inst17|ron~5392                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5393                                                           ; |cpu_int|blok_ron:inst17|ron~5393                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][1]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][1]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5398                                                           ; |cpu_int|blok_ron:inst17|ron~5398                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5399                                                           ; |cpu_int|blok_ron:inst17|ron~5399                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][0]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][0]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][0]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][0]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5402                                                           ; |cpu_int|blok_ron:inst17|ron~5402                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5403                                                           ; |cpu_int|blok_ron:inst17|ron~5403                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][0]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][0]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][0]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][0]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5406                                                           ; |cpu_int|blok_ron:inst17|ron~5406                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5407                                                           ; |cpu_int|blok_ron:inst17|ron~5407                                                           ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[0]                                                        ; |cpu_int|control:inst13|prev_q_pc[0]                                                        ; data_out0        ;
; |cpu_int|alu:inst12|cl~1089                                                                 ; |cpu_int|alu:inst12|cl~1089                                                                 ; data_out0        ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][7]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[7]~11830                                                          ; |cpu_int|alu:inst12|d_bus[7]~11830                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11833                                                          ; |cpu_int|alu:inst12|d_bus[7]~11833                                                          ; data_out0        ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][6]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[6]~11840                                                          ; |cpu_int|alu:inst12|d_bus[6]~11840                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[6]~11841                                                          ; |cpu_int|alu:inst12|d_bus[6]~11841                                                          ; data_out0        ;
; |cpu_int|alu:inst12|concat~5                                                                ; |cpu_int|alu:inst12|concat~5                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[5]~11847                                                          ; |cpu_int|alu:inst12|d_bus[5]~11952                                                          ; cascout          ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][5]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[5]~11848                                                          ; |cpu_int|alu:inst12|d_bus[5]~11848                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[5]~11849                                                          ; |cpu_int|alu:inst12|d_bus[5]~11849                                                          ; data_out0        ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][4]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4]                ; dataout          ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][3]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3]                ; dataout          ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][2]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2]                ; dataout          ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][1]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[1]~11882                                                          ; |cpu_int|alu:inst12|d_bus[1]~11882                                                          ; data_out0        ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][0]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[0]~11886                                                          ; |cpu_int|alu:inst12|d_bus[0]~11996                                                          ; cascout          ;
; |cpu_int|alu:inst12|d_bus[0]~11896                                                          ; |cpu_int|alu:inst12|d_bus[0]~11896                                                          ; data_out0        ;
; |cpu_int|INT_2                                                                              ; |cpu_int|INT_2~corein                                                                       ; dataout          ;
; |cpu_int|k[9]                                                                               ; |cpu_int|k[9]                                                                               ; padio            ;
; |cpu_int|k[5]                                                                               ; |cpu_int|k[5]                                                                               ; padio            ;
; |cpu_int|ak[7]                                                                              ; |cpu_int|ak[7]                                                                              ; padio            ;
; |cpu_int|ak[6]                                                                              ; |cpu_int|ak[6]                                                                              ; padio            ;
; |cpu_int|ak[5]                                                                              ; |cpu_int|ak[5]                                                                              ; padio            ;
; |cpu_int|ak[4]                                                                              ; |cpu_int|ak[4]                                                                              ; padio            ;
; |cpu_int|int_v[7]                                                                           ; |cpu_int|int_v[7]                                                                           ; padio            ;
; |cpu_int|int_v[6]                                                                           ; |cpu_int|int_v[6]                                                                           ; padio            ;
; |cpu_int|int_v[5]                                                                           ; |cpu_int|int_v[5]                                                                           ; padio            ;
; |cpu_int|int_v[4]                                                                           ; |cpu_int|int_v[4]                                                                           ; padio            ;
; |cpu_int|int_v[2]                                                                           ; |cpu_int|int_v[2]                                                                           ; padio            ;
; |cpu_int|int_v[1]                                                                           ; |cpu_int|int_v[1]                                                                           ; padio            ;
; |cpu_int|int_v[0]                                                                           ; |cpu_int|int_v[0]                                                                           ; padio            ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                   ; Output Port Name                                                                            ; Output Port Type ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][9]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[9]                          ; dataout          ;
; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][5]                 ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[5]                          ; dataout          ;
; |cpu_int|control:inst13|q_pc[7]                                                             ; |cpu_int|control:inst13|q_pc[7]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[6]                                                             ; |cpu_int|control:inst13|q_pc[6]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[5]                                                             ; |cpu_int|control:inst13|q_pc[5]                                                             ; data_out0        ;
; |cpu_int|control:inst13|q_pc[4]                                                             ; |cpu_int|control:inst13|q_pc[4]                                                             ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][7]                                                          ; |cpu_int|blok_ron:inst17|ron[2][7]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][7]                                                          ; |cpu_int|blok_ron:inst17|ron[1][7]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][7]                                                          ; |cpu_int|blok_ron:inst17|ron[3][7]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][6]                                                          ; |cpu_int|blok_ron:inst17|ron[1][6]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][6]                                                          ; |cpu_int|blok_ron:inst17|ron[2][6]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][6]                                                          ; |cpu_int|blok_ron:inst17|ron[3][6]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][5]                                                          ; |cpu_int|blok_ron:inst17|ron[2][5]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][5]                                                          ; |cpu_int|blok_ron:inst17|ron[1][5]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][5]                                                          ; |cpu_int|blok_ron:inst17|ron[3][5]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][4]                                                          ; |cpu_int|blok_ron:inst17|ron[1][4]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][4]                                                          ; |cpu_int|blok_ron:inst17|ron[2][4]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][4]                                                          ; |cpu_int|blok_ron:inst17|ron[3][4]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][3]                                                          ; |cpu_int|blok_ron:inst17|ron[2][3]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][3]                                                          ; |cpu_int|blok_ron:inst17|ron[1][3]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][3]                                                          ; |cpu_int|blok_ron:inst17|ron[3][3]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[1][2]                                                          ; |cpu_int|blok_ron:inst17|ron[1][2]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][2]                                                          ; |cpu_int|blok_ron:inst17|ron[2][2]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][2]                                                          ; |cpu_int|blok_ron:inst17|ron[3][2]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][1]                                                          ; |cpu_int|blok_ron:inst17|ron[2][1]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][1]                                                          ; |cpu_int|blok_ron:inst17|ron[3][1]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[2][0]                                                          ; |cpu_int|blok_ron:inst17|ron[2][0]                                                          ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron[3][0]                                                          ; |cpu_int|blok_ron:inst17|ron[3][0]                                                          ; data_out0        ;
; |cpu_int|control:inst13|branch~333                                                          ; |cpu_int|control:inst13|branch~333                                                          ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[7]                                                        ; |cpu_int|control:inst13|prev_q_pc[7]                                                        ; data_out0        ;
; |cpu_int|control:inst13|q_pc~3578                                                           ; |cpu_int|control:inst13|q_pc~3578                                                           ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[6]                                                        ; |cpu_int|control:inst13|prev_q_pc[6]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |cpu_int|control:inst13|q_pc~3580                                                           ; |cpu_int|control:inst13|q_pc~3580                                                           ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[5]                                                        ; |cpu_int|control:inst13|prev_q_pc[5]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |cpu_int|control:inst13|q_pc~3582                                                           ; |cpu_int|control:inst13|q_pc~3582                                                           ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[4]                                                        ; |cpu_int|control:inst13|prev_q_pc[4]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |cpu_int|control:inst13|prev_q_pc[3]                                                        ; |cpu_int|control:inst13|prev_q_pc[3]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |cpu_int|control:inst13|prev_q_pc[2]                                                        ; |cpu_int|control:inst13|prev_q_pc[2]                                                        ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |cpu_int|control:inst13|prev_q_pc[1]                                                        ; |cpu_int|control:inst13|prev_q_pc[1]                                                        ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11780                                                          ; |cpu_int|alu:inst12|d_bus[7]~11780                                                          ; data_out0        ;
; |cpu_int|status_reg:inst16|prev_z                                                           ; |cpu_int|status_reg:inst16|prev_z                                                           ; data_out0        ;
; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                    ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                    ; data_out0        ;
; |cpu_int|status_reg:inst16|prev_c                                                           ; |cpu_int|status_reg:inst16|prev_c                                                           ; data_out0        ;
; |cpu_int|status_reg:inst16|prev_n                                                           ; |cpu_int|status_reg:inst16|prev_n                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][7]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][7]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5344                                                           ; |cpu_int|blok_ron:inst17|ron~5344                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5345                                                           ; |cpu_int|blok_ron:inst17|ron~5345                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][7]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][7]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][7]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][7]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][7]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][7]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5350                                                           ; |cpu_int|blok_ron:inst17|ron~5350                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5351                                                           ; |cpu_int|blok_ron:inst17|ron~5351                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][6]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][6]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][6]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][6]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5354                                                           ; |cpu_int|blok_ron:inst17|ron~5354                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5355                                                           ; |cpu_int|blok_ron:inst17|ron~5355                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][6]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][6]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][6]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][6]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5358                                                           ; |cpu_int|blok_ron:inst17|ron~5358                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5359                                                           ; |cpu_int|blok_ron:inst17|ron~5359                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][5]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][5]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5360                                                           ; |cpu_int|blok_ron:inst17|ron~5360                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5361                                                           ; |cpu_int|blok_ron:inst17|ron~5361                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][5]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][5]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][5]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][5]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][5]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][5]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5366                                                           ; |cpu_int|blok_ron:inst17|ron~5366                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5367                                                           ; |cpu_int|blok_ron:inst17|ron~5367                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][4]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][4]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][4]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][4]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5370                                                           ; |cpu_int|blok_ron:inst17|ron~5370                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5371                                                           ; |cpu_int|blok_ron:inst17|ron~5371                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][4]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][4]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][4]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][4]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5374                                                           ; |cpu_int|blok_ron:inst17|ron~5374                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5375                                                           ; |cpu_int|blok_ron:inst17|ron~5375                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][3]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][3]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5376                                                           ; |cpu_int|blok_ron:inst17|ron~5376                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5377                                                           ; |cpu_int|blok_ron:inst17|ron~5377                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][3]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][3]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][3]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][3]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][3]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][3]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5382                                                           ; |cpu_int|blok_ron:inst17|ron~5382                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5383                                                           ; |cpu_int|blok_ron:inst17|ron~5383                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][2]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][2]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][2]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][2]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5386                                                           ; |cpu_int|blok_ron:inst17|ron~5386                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5387                                                           ; |cpu_int|blok_ron:inst17|ron~5387                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][2]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][2]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][2]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][2]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5390                                                           ; |cpu_int|blok_ron:inst17|ron~5390                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5391                                                           ; |cpu_int|blok_ron:inst17|ron~5391                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][1]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][1]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5392                                                           ; |cpu_int|blok_ron:inst17|ron~5392                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5393                                                           ; |cpu_int|blok_ron:inst17|ron~5393                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][1]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][1]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][1]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][1]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][1]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][1]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5398                                                           ; |cpu_int|blok_ron:inst17|ron~5398                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5399                                                           ; |cpu_int|blok_ron:inst17|ron~5399                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[1][0]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[1][0]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[2][0]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[2][0]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5402                                                           ; |cpu_int|blok_ron:inst17|ron~5402                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5403                                                           ; |cpu_int|blok_ron:inst17|ron~5403                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[0][0]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[0][0]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|prev_ron[3][0]                                                     ; |cpu_int|blok_ron:inst17|prev_ron[3][0]                                                     ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5406                                                           ; |cpu_int|blok_ron:inst17|ron~5406                                                           ; data_out0        ;
; |cpu_int|blok_ron:inst17|ron~5407                                                           ; |cpu_int|blok_ron:inst17|ron~5407                                                           ; data_out0        ;
; |cpu_int|control:inst13|prev_q_pc[0]                                                        ; |cpu_int|control:inst13|prev_q_pc[0]                                                        ; data_out0        ;
; |cpu_int|alu:inst12|cl~1089                                                                 ; |cpu_int|alu:inst12|cl~1089                                                                 ; data_out0        ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][7]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[7]~11830                                                          ; |cpu_int|alu:inst12|d_bus[7]~11830                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[7]~11833                                                          ; |cpu_int|alu:inst12|d_bus[7]~11833                                                          ; data_out0        ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][6]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[6]~11840                                                          ; |cpu_int|alu:inst12|d_bus[6]~11840                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[6]~11841                                                          ; |cpu_int|alu:inst12|d_bus[6]~11841                                                          ; data_out0        ;
; |cpu_int|alu:inst12|concat~5                                                                ; |cpu_int|alu:inst12|concat~5                                                                ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[5]~11847                                                          ; |cpu_int|alu:inst12|d_bus[5]~11952                                                          ; cascout          ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][5]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[5]~11848                                                          ; |cpu_int|alu:inst12|d_bus[5]~11848                                                          ; data_out0        ;
; |cpu_int|alu:inst12|d_bus[5]~11849                                                          ; |cpu_int|alu:inst12|d_bus[5]~11849                                                          ; data_out0        ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][4]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4]                ; dataout          ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][3]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3]                ; dataout          ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][2]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2]                ; dataout          ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][1]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[1]~11882                                                          ; |cpu_int|alu:inst12|d_bus[1]~11882                                                          ; data_out0        ;
; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|segment[0][0]       ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0]                ; dataout          ;
; |cpu_int|alu:inst12|d_bus[0]~11886                                                          ; |cpu_int|alu:inst12|d_bus[0]~11996                                                          ; cascout          ;
; |cpu_int|alu:inst12|d_bus[0]~11896                                                          ; |cpu_int|alu:inst12|d_bus[0]~11896                                                          ; data_out0        ;
; |cpu_int|INT_2                                                                              ; |cpu_int|INT_2~corein                                                                       ; dataout          ;
; |cpu_int|k[9]                                                                               ; |cpu_int|k[9]                                                                               ; padio            ;
; |cpu_int|k[5]                                                                               ; |cpu_int|k[5]                                                                               ; padio            ;
; |cpu_int|ak[7]                                                                              ; |cpu_int|ak[7]                                                                              ; padio            ;
; |cpu_int|ak[6]                                                                              ; |cpu_int|ak[6]                                                                              ; padio            ;
; |cpu_int|ak[5]                                                                              ; |cpu_int|ak[5]                                                                              ; padio            ;
; |cpu_int|ak[4]                                                                              ; |cpu_int|ak[4]                                                                              ; padio            ;
; |cpu_int|int_v[7]                                                                           ; |cpu_int|int_v[7]                                                                           ; padio            ;
; |cpu_int|int_v[6]                                                                           ; |cpu_int|int_v[6]                                                                           ; padio            ;
; |cpu_int|int_v[5]                                                                           ; |cpu_int|int_v[5]                                                                           ; padio            ;
; |cpu_int|int_v[4]                                                                           ; |cpu_int|int_v[4]                                                                           ; padio            ;
; |cpu_int|int_v[3]                                                                           ; |cpu_int|int_v[3]                                                                           ; padio            ;
; |cpu_int|int_v[2]                                                                           ; |cpu_int|int_v[2]                                                                           ; padio            ;
; |cpu_int|int_v[1]                                                                           ; |cpu_int|int_v[1]                                                                           ; padio            ;
; |cpu_int|int_v[0]                                                                           ; |cpu_int|int_v[0]                                                                           ; padio            ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Fri Apr 05 20:58:27 2024
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off KP_8 -c KP_8
Info: Using vector source file "E:/MyDoc/Projects/labs8/MSIPU/Coursework/NIKITA_KR/PROJECT/ex1.vwf"
Warning: Ignored node in vector source file. Can't find corresponding node name "int_f" in design.
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      73.24 %
Info: Number of transitions in simulation is 5159
Info: Quartus II Simulator was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 163 megabytes
    Info: Processing ended: Fri Apr 05 20:58:27 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


