`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 11/08/2019 06:54:33 PM
// Design Name: 
// Module Name: BANYAN2_2
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module BANYAN2_2(
    input X1,
    input X2,
    input CLK,
    output reg Y1,
    output reg Y2 
    );
    
    always@(*)begin  
  //////////// here implments 
    end
endmodule
