database -open waves -into waves.shm -default
probe -create -shm core_stim.core_dut.EXE0.Clock core_stim.core_dut.EXE0.EXE_out core_stim.core_dut.EXE0.Rmem core_stim.core_dut.EXE0.Wmem core_stim.core_dut.EXE0.Wreg core_stim.core_dut.EXE0.func3 core_stim.core_dut.EXE0.nReset core_stim.core_dut.EXE0.rd core_stim.core_dut.EXE0.result core_stim.core_dut.EXE0.rs2 core_stim.core_dut.IF0.Clock core_stim.core_dut.IF0.PC core_stim.core_dut.IF0.PC_out core_stim.core_dut.IF0.flush core_stim.core_dut.IF0.hold core_stim.core_dut.IF0.instruction core_stim.core_dut.IF0.instruction_out core_stim.core_dut.IF0.nReset core_stim.core_dut.MEM0.Clock core_stim.core_dut.MEM0.MEM_out core_stim.core_dut.MEM0.Rmem core_stim.core_dut.MEM0.Wreg core_stim.core_dut.MEM0.memOut core_stim.core_dut.MEM0.memOut_out core_stim.core_dut.MEM0.nReset core_stim.core_dut.MEM0.rd core_stim.core_dut.MEM0.result core_stim.core_dut.alu0.PC core_stim.core_dut.alu0.PC4 core_stim.core_dut.alu0.aluCode core_stim.core_dut.alu0.aluImm_m core_stim.core_dut.alu0.aluPC_m core_stim.core_dut.alu0.aluPC_m_out core_stim.core_dut.alu0.alu_out core_stim.core_dut.alu0.aluin1_m core_stim.core_dut.alu0.aluin1_m_out core_stim.core_dut.alu0.aluin2_m core_stim.core_dut.alu0.aluin2_m_out core_stim.core_dut.alu0.imm core_stim.core_dut.alu0.rs1F core_stim.core_dut.alu0.rs2F core_stim.core_dut.branching0.Clock core_stim.core_dut.branching0.PCDEC core_stim.core_dut.branching0.PCIF core_stim.core_dut.branching0.aluOut core_stim.core_dut.branching0.branchConfirmed core_stim.core_dut.branching0.branchType core_stim.core_dut.branching0.branchTypeEXE core_stim.core_dut.branching0.branching_out core_stim.core_dut.branching0.f3DEC core_stim.core_dut.branching0.flush_internal core_stim.core_dut.branching0.imm core_stim.core_dut.branching0.immDEC core_stim.core_dut.branching0.isBranchEXE core_stim.core_dut.branching0.isLoad core_stim.core_dut.branching0.nReset core_stim.core_dut.branching0.negFlag core_stim.core_dut.branching0.neguFlag core_stim.core_dut.branching0.prediction core_stim.core_dut.branching0.predictionReg core_stim.core_dut.branching0.zeroFlag core_stim.core_dut.dataMem0.Clock core_stim.core_dut.dataMem0.Rmem core_stim.core_dut.dataMem0.Wmem core_stim.core_dut.dataMem0.addr core_stim.core_dut.dataMem0.data core_stim.core_dut.dataMem0.f3 core_stim.core_dut.dataMem0.mem core_stim.core_dut.dataMem0.memOut core_stim.core_dut.decoder0.control_signals core_stim.core_dut.decoder0.f7 core_stim.core_dut.decoder0.func3 core_stim.core_dut.decoder0.immSample core_stim.core_dut.decoder0.opcode core_stim.core_dut.forwarding0.WdataMEM core_stim.core_dut.forwarding0.WdataWB core_stim.core_dut.forwarding0.WregEXE core_stim.core_dut.forwarding0.WregMEM core_stim.core_dut.forwarding0.WregWB core_stim.core_dut.forwarding0.addr1DEC core_stim.core_dut.forwarding0.addr2DEC core_stim.core_dut.forwarding0.rdEXE core_stim.core_dut.forwarding0.rdMEM core_stim.core_dut.forwarding0.rdWB core_stim.core_dut.forwarding0.resultEXE core_stim.core_dut.forwarding0.rs1DEC core_stim.core_dut.forwarding0.rs1F core_stim.core_dut.forwarding0.rs2DEC core_stim.core_dut.forwarding0.rs2F core_stim.core_dut.progCount0.Clock core_stim.core_dut.progCount0.PC core_stim.core_dut.progCount0.PCbranch core_stim.core_dut.progCount0.PCcurrent core_stim.core_dut.progCount0.branch core_stim.core_dut.progCount0.bypass core_stim.core_dut.progCount0.hold core_stim.core_dut.progCount0.nReset core_stim.core_dut.progMem0.Clock core_stim.core_dut.progMem0.PC core_stim.core_dut.progMem0.flush core_stim.core_dut.progMem0.hold core_stim.core_dut.progMem0.instruction core_stim.core_dut.progMem0.mem core_stim.core_dut.regMem0.Clock core_stim.core_dut.regMem0.Wdata core_stim.core_dut.regMem0.Wreg core_stim.core_dut.regMem0.addr1 core_stim.core_dut.regMem0.addr2 core_stim.core_dut.regMem0.flush core_stim.core_dut.regMem0.nReset core_stim.core_dut.regMem0.rd core_stim.core_dut.regMem0.regs core_stim.core_dut.regMem0.rs1 core_stim.core_dut.regMem0.rs2 core_stim.core_dut.write_back0.Clock core_stim.core_dut.write_back0.Rmem core_stim.core_dut.write_back0.Wreg core_stim.core_dut.write_back0.memOut core_stim.core_dut.write_back0.nReset core_stim.core_dut.write_back0.rd core_stim.core_dut.write_back0.result core_stim.core_dut.write_back0.write_back_out
run
