TimeQuest Timing Analyzer report for DE2_TOP
Thu Jan 31 13:55:38 2013
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'p1|altpll_component|pll|clk[2]'
 14. Slow Model Setup: 'CLOCK_27'
 15. Slow Model Hold: 'CLOCK_27'
 16. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 17. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 18. Slow Model Hold: 'p1|altpll_component|pll|clk[2]'
 19. Slow Model Recovery: 'p1|altpll_component|pll|clk[2]'
 20. Slow Model Removal: 'p1|altpll_component|pll|clk[2]'
 21. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 22. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 23. Slow Model Minimum Pulse Width: 'CLOCK_27'
 24. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 41. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 42. Fast Model Setup: 'p1|altpll_component|pll|clk[2]'
 43. Fast Model Setup: 'CLOCK_27'
 44. Fast Model Hold: 'CLOCK_27'
 45. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 46. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 47. Fast Model Hold: 'p1|altpll_component|pll|clk[2]'
 48. Fast Model Recovery: 'p1|altpll_component|pll|clk[2]'
 49. Fast Model Removal: 'p1|altpll_component|pll|clk[2]'
 50. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 51. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 52. Fast Model Minimum Pulse Width: 'CLOCK_27'
 53. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Progagation Delay
 70. Minimum Progagation Delay
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; DE2_TOP                                           ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.26        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  15.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                          ;
+--------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz  ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; p1|altpll_component|pll|clk[0] ; Generated ; 19.841 ; 50.4 MHz  ; 4.960 ; 14.880 ; 50.00      ; 15        ; 28          ; 90.0  ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] } ;
; p1|altpll_component|pll|clk[1] ; Generated ; 19.841 ; 50.4 MHz  ; 0.000 ; 9.920  ; 50.00      ; 15        ; 28          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] } ;
; p1|altpll_component|pll|clk[2] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000 ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 56.21 MHz  ; 56.21 MHz       ; p1|altpll_component|pll|clk[1] ;      ;
; 159.16 MHz ; 159.16 MHz      ; p1|altpll_component|pll|clk[0] ;      ;
; 188.15 MHz ; 188.15 MHz      ; p1|altpll_component|pll|clk[2] ;      ;
; 254.84 MHz ; 254.84 MHz      ; CLOCK_27                       ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -0.110 ; -0.376        ;
; p1|altpll_component|pll|clk[1] ; 2.049  ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 11.075 ; 0.000         ;
; CLOCK_27                       ; 33.113 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_27                       ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[2] ; -1.498 ; -77.724       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[2] ; 3.454 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; 7.793  ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 8.920  ; 0.000         ;
; CLOCK_27                       ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                     ;
+--------+-------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.110 ; minicpu:cpu3|out[0][0]  ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.003      ; 5.109      ;
; -0.103 ; minicpu:cpu2|out[0][12] ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.004     ; 5.095      ;
; -0.094 ; minicpu:cpu2|out[0][12] ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.001     ; 5.089      ;
; -0.053 ; minicpu:cpu2|out[0][12] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.008     ; 5.041      ;
; -0.036 ; minicpu:cpu2|out[0][8]  ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.026     ; 5.006      ;
; -0.031 ; minicpu:cpu3|out[0][3]  ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.003     ; 5.024      ;
; -0.027 ; minicpu:cpu2|out[0][8]  ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.023     ; 5.000      ;
; -0.013 ; minicpu:cpu2|out[0][12] ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.004     ; 5.005      ;
; -0.003 ; minicpu:cpu1|out[0][16] ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.026      ; 5.025      ;
; -0.002 ; minicpu:cpu3|out[0][6]  ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.003     ; 4.995      ;
; 0.001  ; minicpu:cpu2|out[0][9]  ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.029     ; 4.966      ;
; 0.010  ; minicpu:cpu2|out[0][9]  ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.026     ; 4.960      ;
; 0.026  ; minicpu:cpu3|out[0][1]  ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.003      ; 4.973      ;
; 0.026  ; minicpu:cpu2|out[0][3]  ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.036     ; 4.934      ;
; 0.035  ; minicpu:cpu2|out[0][3]  ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.033     ; 4.928      ;
; 0.043  ; minicpu:cpu1|out[0][16] ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.005     ; 4.948      ;
; 0.047  ; minicpu:cpu2|out[0][3]  ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.040     ; 4.909      ;
; 0.051  ; minicpu:cpu2|out[0][9]  ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.033     ; 4.912      ;
; 0.051  ; minicpu:cpu1|out[0][11] ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.049      ; 4.994      ;
; 0.053  ; minicpu:cpu2|out[0][16] ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.025     ; 4.918      ;
; 0.054  ; minicpu:cpu2|out[0][8]  ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.026     ; 4.916      ;
; 0.058  ; minicpu:cpu2|out[0][8]  ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.030     ; 4.908      ;
; 0.062  ; minicpu:cpu2|out[0][16] ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.022     ; 4.912      ;
; 0.063  ; minicpu:cpu3|out[0][3]  ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 4.934      ;
; 0.074  ; minicpu:cpu2|out[0][16] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.029     ; 4.893      ;
; 0.075  ; minicpu:cpu3|out[0][0]  ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.034      ; 4.955      ;
; 0.084  ; minicpu:cpu2|out[0][12] ; mutex[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.004      ; 4.916      ;
; 0.091  ; minicpu:cpu3|out[0][3]  ; mutex[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 4.906      ;
; 0.091  ; minicpu:cpu2|out[0][9]  ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.029     ; 4.876      ;
; 0.092  ; minicpu:cpu3|out[0][6]  ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 4.905      ;
; 0.094  ; minicpu:cpu3|out[0][3]  ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 4.903      ;
; 0.097  ; minicpu:cpu1|out[0][11] ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.018      ; 4.917      ;
; 0.100  ; minicpu:cpu3|out[0][10] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.014      ; 4.910      ;
; 0.101  ; minicpu:cpu2|out[0][5]  ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.034     ; 4.861      ;
; 0.103  ; minicpu:cpu3|out[0][3]  ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.035      ; 4.928      ;
; 0.110  ; minicpu:cpu2|out[0][5]  ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.031     ; 4.855      ;
; 0.116  ; minicpu:cpu2|out[0][3]  ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.036     ; 4.844      ;
; 0.118  ; minicpu:cpu2|out[0][12] ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.001     ; 4.877      ;
; 0.120  ; minicpu:cpu3|out[0][6]  ; mutex[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 4.877      ;
; 0.121  ; minicpu:cpu3|out[0][2]  ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.011      ; 4.886      ;
; 0.123  ; minicpu:cpu3|out[0][6]  ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 4.874      ;
; 0.124  ; minicpu:cpu3|out[0][14] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.010     ; 4.862      ;
; 0.126  ; minicpu:cpu2|out[0][7]  ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.034     ; 4.836      ;
; 0.127  ; minicpu:cpu3|out[0][11] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.007      ; 4.876      ;
; 0.132  ; minicpu:cpu3|out[0][6]  ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.035      ; 4.899      ;
; 0.135  ; minicpu:cpu2|out[0][7]  ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.031     ; 4.830      ;
; 0.143  ; minicpu:cpu2|out[0][16] ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.025     ; 4.828      ;
; 0.148  ; minicpu:cpu3|out[0][15] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.013     ; 4.835      ;
; 0.151  ; minicpu:cpu2|out[0][8]  ; mutex[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.018     ; 4.827      ;
; 0.160  ; minicpu:cpu2|out[0][1]  ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.031     ; 4.805      ;
; 0.163  ; minicpu:cpu2|out[0][14] ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.005     ; 4.828      ;
; 0.164  ; minicpu:cpu1|out[0][16] ; mutex[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.008     ; 4.824      ;
; 0.172  ; minicpu:cpu2|out[0][14] ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.002     ; 4.822      ;
; 0.172  ; minicpu:cpu3|out[0][4]  ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.003     ; 4.821      ;
; 0.179  ; minicpu:cpu1|out[0][11] ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.015      ; 4.832      ;
; 0.185  ; minicpu:cpu2|out[0][8]  ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.023     ; 4.788      ;
; 0.188  ; minicpu:cpu2|out[0][9]  ; mutex[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.021     ; 4.787      ;
; 0.191  ; minicpu:cpu2|out[0][5]  ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.034     ; 4.771      ;
; 0.192  ; minicpu:cpu2|out[0][13] ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.005     ; 4.799      ;
; 0.194  ; minicpu:cpu3|out[0][10] ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.018      ; 4.820      ;
; 0.195  ; minicpu:cpu3|out[0][3]  ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.004      ; 4.805      ;
; 0.201  ; minicpu:cpu2|out[0][5]  ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.038     ; 4.757      ;
; 0.201  ; minicpu:cpu2|out[0][13] ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.002     ; 4.793      ;
; 0.207  ; minicpu:cpu2|out[0][12] ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.030      ; 4.819      ;
; 0.211  ; minicpu:cpu3|out[0][1]  ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.034      ; 4.819      ;
; 0.213  ; minicpu:cpu2|out[0][14] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.009     ; 4.774      ;
; 0.213  ; minicpu:cpu2|out[0][3]  ; mutex[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.028     ; 4.755      ;
; 0.215  ; minicpu:cpu2|out[0][12] ; mutex[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.004     ; 4.777      ;
; 0.216  ; minicpu:cpu2|out[0][7]  ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.034     ; 4.746      ;
; 0.218  ; minicpu:cpu3|out[0][14] ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.006     ; 4.772      ;
; 0.218  ; minicpu:cpu1|out[0][11] ; mutex[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.015      ; 4.793      ;
; 0.221  ; minicpu:cpu3|out[0][11] ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.011      ; 4.786      ;
; 0.222  ; minicpu:cpu3|out[0][10] ; mutex[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.018      ; 4.792      ;
; 0.222  ; minicpu:cpu2|out[0][9]  ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.026     ; 4.748      ;
; 0.223  ; minicpu:cpu1|out[0][16] ; mutex[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.000      ; 4.773      ;
; 0.224  ; minicpu:cpu3|out[0][6]  ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.004      ; 4.776      ;
; 0.225  ; minicpu:cpu3|out[0][10] ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.018      ; 4.789      ;
; 0.226  ; minicpu:cpu2|out[0][2]  ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.031     ; 4.739      ;
; 0.226  ; minicpu:cpu2|out[0][7]  ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.038     ; 4.732      ;
; 0.230  ; minicpu:cpu2|out[0][15] ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.034     ; 4.732      ;
; 0.234  ; minicpu:cpu3|out[0][10] ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.052      ; 4.814      ;
; 0.239  ; minicpu:cpu2|out[0][15] ; mutex[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.031     ; 4.726      ;
; 0.240  ; minicpu:cpu2|out[0][16] ; mutex[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.017     ; 4.739      ;
; 0.242  ; minicpu:cpu3|out[0][15] ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.009     ; 4.745      ;
; 0.242  ; minicpu:cpu2|out[0][13] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.009     ; 4.745      ;
; 0.243  ; minicpu:cpu3|out[0][9]  ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.003     ; 4.750      ;
; 0.246  ; minicpu:cpu3|out[0][14] ; mutex[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.006     ; 4.744      ;
; 0.247  ; minicpu:cpu2|out[0][3]  ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.033     ; 4.716      ;
; 0.247  ; minicpu:cpu3|out[0][17] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.013     ; 4.736      ;
; 0.249  ; minicpu:cpu3|out[0][11] ; mutex[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.011      ; 4.758      ;
; 0.249  ; minicpu:cpu3|out[0][14] ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.006     ; 4.741      ;
; 0.251  ; minicpu:cpu2|out[0][15] ; mutex[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.038     ; 4.707      ;
; 0.251  ; minicpu:cpu2|out[0][2]  ; mutex[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.026     ; 4.719      ;
; 0.252  ; minicpu:cpu3|out[0][11] ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.011      ; 4.755      ;
; 0.253  ; minicpu:cpu2|out[0][14] ; mutex[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.005     ; 4.738      ;
; 0.258  ; minicpu:cpu2|out[0][2]  ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.034     ; 4.704      ;
; 0.258  ; minicpu:cpu3|out[0][14] ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.028      ; 4.766      ;
; 0.260  ; minicpu:cpu2|out[0][17] ; mutex[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.034     ; 4.702      ;
; 0.261  ; minicpu:cpu3|out[0][11] ; mutex[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.045      ; 4.780      ;
; 0.264  ; minicpu:cpu1|out[0][16] ; mutex[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.005     ; 4.727      ;
+--------+-------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                              ; To Node                                                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 2.049 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg0  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.065     ; 17.692     ;
; 2.049 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg1  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.065     ; 17.692     ;
; 2.049 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg2  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.065     ; 17.692     ;
; 2.049 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg3  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.065     ; 17.692     ;
; 2.049 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg4  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.065     ; 17.692     ;
; 2.049 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg5  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.065     ; 17.692     ;
; 2.049 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg6  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.065     ; 17.692     ;
; 2.049 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg7  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.065     ; 17.692     ;
; 2.049 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg8  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.065     ; 17.692     ;
; 2.100 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg0  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.048     ; 17.658     ;
; 2.100 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg1  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.048     ; 17.658     ;
; 2.100 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg2  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.048     ; 17.658     ;
; 2.100 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg3  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.048     ; 17.658     ;
; 2.100 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg4  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.048     ; 17.658     ;
; 2.100 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg5  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.048     ; 17.658     ;
; 2.100 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg6  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.048     ; 17.658     ;
; 2.100 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg7  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.048     ; 17.658     ;
; 2.100 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg8  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.048     ; 17.658     ;
; 2.105 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg0 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.063     ; 17.638     ;
; 2.105 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg1 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.063     ; 17.638     ;
; 2.105 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg2 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.063     ; 17.638     ;
; 2.105 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg3 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.063     ; 17.638     ;
; 2.105 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg4 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.063     ; 17.638     ;
; 2.105 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg5 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.063     ; 17.638     ;
; 2.105 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg6 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.063     ; 17.638     ;
; 2.105 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg7 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.063     ; 17.638     ;
; 2.105 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg8 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.063     ; 17.638     ;
; 2.139 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg0  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.050     ; 17.617     ;
; 2.139 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg1  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.050     ; 17.617     ;
; 2.139 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg2  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.050     ; 17.617     ;
; 2.139 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg3  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.050     ; 17.617     ;
; 2.139 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg4  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.050     ; 17.617     ;
; 2.139 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg5  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.050     ; 17.617     ;
; 2.139 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg6  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.050     ; 17.617     ;
; 2.139 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg7  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.050     ; 17.617     ;
; 2.139 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg8  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.050     ; 17.617     ;
; 2.156 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg0 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.046     ; 17.604     ;
; 2.156 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg1 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.046     ; 17.604     ;
; 2.156 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg2 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.046     ; 17.604     ;
; 2.156 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg3 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.046     ; 17.604     ;
; 2.156 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg4 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.046     ; 17.604     ;
; 2.156 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg5 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.046     ; 17.604     ;
; 2.156 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg6 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.046     ; 17.604     ;
; 2.156 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg7 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.046     ; 17.604     ;
; 2.156 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg8 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.046     ; 17.604     ;
; 2.160 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg0  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.056     ; 17.590     ;
; 2.160 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg1  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.056     ; 17.590     ;
; 2.160 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg2  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.056     ; 17.590     ;
; 2.160 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg3  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.056     ; 17.590     ;
; 2.160 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg4  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.056     ; 17.590     ;
; 2.160 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg5  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.056     ; 17.590     ;
; 2.160 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg6  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.056     ; 17.590     ;
; 2.160 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg7  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.056     ; 17.590     ;
; 2.160 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg8  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.056     ; 17.590     ;
; 2.190 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg0  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.033     ; 17.583     ;
; 2.190 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg1  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.033     ; 17.583     ;
; 2.190 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg2  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.033     ; 17.583     ;
; 2.190 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg3  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.033     ; 17.583     ;
; 2.190 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg4  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.033     ; 17.583     ;
; 2.190 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg5  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.033     ; 17.583     ;
; 2.190 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg6  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.033     ; 17.583     ;
; 2.190 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg7  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.033     ; 17.583     ;
; 2.190 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~portb_address_reg8  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg7 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.033     ; 17.583     ;
; 2.205 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a55~portb_address_reg0  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.043     ; 17.558     ;
; 2.205 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a55~portb_address_reg1  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.043     ; 17.558     ;
; 2.205 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a55~portb_address_reg2  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.043     ; 17.558     ;
; 2.205 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a55~portb_address_reg3  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.043     ; 17.558     ;
; 2.205 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a55~portb_address_reg4  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.043     ; 17.558     ;
; 2.205 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a55~portb_address_reg5  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.043     ; 17.558     ;
; 2.205 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a55~portb_address_reg6  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.043     ; 17.558     ;
; 2.205 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a55~portb_address_reg7  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.043     ; 17.558     ;
; 2.205 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a55~portb_address_reg8  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.043     ; 17.558     ;
; 2.216 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg0 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.054     ; 17.536     ;
; 2.216 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg1 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.054     ; 17.536     ;
; 2.216 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg2 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.054     ; 17.536     ;
; 2.216 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg3 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.054     ; 17.536     ;
; 2.216 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg4 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.054     ; 17.536     ;
; 2.216 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg5 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.054     ; 17.536     ;
; 2.216 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg6 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.054     ; 17.536     ;
; 2.216 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg7 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.054     ; 17.536     ;
; 2.216 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a109~portb_address_reg8 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a0~porta_datain_reg7   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.054     ; 17.536     ;
; 2.220 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a73~portb_address_reg0  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.059     ; 17.527     ;
; 2.220 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a73~portb_address_reg1  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.059     ; 17.527     ;
; 2.220 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a73~portb_address_reg2  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.059     ; 17.527     ;
; 2.220 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a73~portb_address_reg3  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.059     ; 17.527     ;
; 2.220 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a73~portb_address_reg4  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.059     ; 17.527     ;
; 2.220 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a73~portb_address_reg5  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.059     ; 17.527     ;
; 2.220 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a73~portb_address_reg6  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.059     ; 17.527     ;
; 2.220 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a73~portb_address_reg7  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.059     ; 17.527     ;
; 2.220 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a73~portb_address_reg8  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.059     ; 17.527     ;
; 2.224 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg0  ; minicpu:cpu3|stackm:stackm0|mem~194                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.098     ; 17.555     ;
; 2.224 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg1  ; minicpu:cpu3|stackm:stackm0|mem~194                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.098     ; 17.555     ;
; 2.224 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg2  ; minicpu:cpu3|stackm:stackm0|mem~194                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.098     ; 17.555     ;
; 2.224 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg3  ; minicpu:cpu3|stackm:stackm0|mem~194                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.098     ; 17.555     ;
; 2.224 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg4  ; minicpu:cpu3|stackm:stackm0|mem~194                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.098     ; 17.555     ;
; 2.224 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg5  ; minicpu:cpu3|stackm:stackm0|mem~194                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.098     ; 17.555     ;
; 2.224 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg6  ; minicpu:cpu3|stackm:stackm0|mem~194                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.098     ; 17.555     ;
; 2.224 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg7  ; minicpu:cpu3|stackm:stackm0|mem~194                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.098     ; 17.555     ;
; 2.224 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a91~portb_address_reg8  ; minicpu:cpu3|stackm:stackm0|mem~194                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.098     ; 17.555     ;
; 2.238 ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a37~portb_address_reg0  ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a72~porta_datain_reg7  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.049     ; 17.519     ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[2]'                                                                                                                       ;
+--------+-------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 11.075 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.856      ;
; 11.580 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 3.334      ;
; 11.665 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.266      ;
; 11.666 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.265      ;
; 11.667 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.264      ;
; 11.679 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.252      ;
; 11.683 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.248      ;
; 11.719 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.212      ;
; 11.745 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.186      ;
; 11.745 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.186      ;
; 11.750 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.181      ;
; 11.824 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.014      ; 3.107      ;
; 11.889 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.002     ; 3.026      ;
; 11.918 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 2.996      ;
; 11.918 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 2.996      ;
; 11.927 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 2.987      ;
; 11.945 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 2.969      ;
; 12.065 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.865      ;
; 12.156 ; vga_sram_data[12] ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.757      ;
; 12.186 ; vga_sram_data[4]  ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.727      ;
; 12.200 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.730      ;
; 12.236 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.694      ;
; 12.275 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.655      ;
; 12.295 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.002      ; 2.624      ;
; 12.298 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.002      ; 2.621      ;
; 12.362 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.568      ;
; 12.418 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.512      ;
; 12.434 ; vga_sram_data[9]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.018      ; 2.501      ;
; 12.494 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 2.420      ;
; 12.498 ; vga_sram_data[12] ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.432      ;
; 12.500 ; vga_sram_data[12] ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.430      ;
; 12.501 ; vga_sram_data[12] ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.429      ;
; 12.528 ; vga_sram_data[4]  ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.402      ;
; 12.530 ; vga_sram_data[4]  ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.400      ;
; 12.531 ; vga_sram_data[4]  ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.399      ;
; 12.565 ; vga_sram_data[1]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.018      ; 2.370      ;
; 12.570 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.343      ;
; 12.582 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 2.332      ;
; 12.605 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.002      ; 2.314      ;
; 12.638 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.019      ; 2.298      ;
; 12.650 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.263      ;
; 12.654 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.276      ;
; 12.655 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.275      ;
; 12.656 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.274      ;
; 12.656 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.274      ;
; 12.657 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.273      ;
; 12.659 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.271      ;
; 12.681 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.249      ;
; 12.685 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.245      ;
; 12.705 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.208      ;
; 12.711 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 2.203      ;
; 12.721 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.209      ;
; 12.744 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.186      ;
; 12.747 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.183      ;
; 12.747 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.183      ;
; 12.752 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.178      ;
; 12.767 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.163      ;
; 12.770 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.160      ;
; 12.771 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.159      ;
; 12.771 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.159      ;
; 12.779 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.134      ;
; 12.783 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.147      ;
; 12.785 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.145      ;
; 12.788 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.142      ;
; 12.790 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.140      ;
; 12.791 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.139      ;
; 12.792 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.138      ;
; 12.807 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.123      ;
; 12.811 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.119      ;
; 12.825 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.019      ; 2.111      ;
; 12.826 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.104      ;
; 12.831 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.099      ;
; 12.832 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.098      ;
; 12.847 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.083      ;
; 12.858 ; vga_sram_data[3]  ; VGA_Controller:u1|Cur_Color_G[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.001      ; 2.060      ;
; 12.861 ; vga_sram_data[3]  ; VGA_Controller:u1|Cur_Color_G[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.001      ; 2.057      ;
; 12.866 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.064      ;
; 12.867 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.063      ;
; 12.867 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.063      ;
; 12.868 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.062      ;
; 12.868 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.062      ;
; 12.873 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.057      ;
; 12.873 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.057      ;
; 12.873 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.057      ;
; 12.873 ; vga_sram_data[3]  ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.018      ; 2.062      ;
; 12.874 ; vga_sram_data[3]  ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.018      ; 2.061      ;
; 12.878 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.052      ;
; 12.888 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.025      ;
; 12.888 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.025      ;
; 12.889 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.024      ;
; 12.889 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.024      ;
; 12.889 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 2.024      ;
; 12.910 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.020      ;
; 12.913 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.017      ;
; 12.914 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.016      ;
; 12.914 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.013      ; 2.016      ;
; 12.920 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 1.993      ;
; 12.920 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_G[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 1.993      ;
; 12.929 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_G[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 1.984      ;
; 12.947 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_B[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 1.966      ;
+--------+-------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.113 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.964      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.149 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.928      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.249 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.828      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.779      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.356 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.717      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.383 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.694      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.388 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.685      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.427 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.650      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.570      ;
; 33.514 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|oRESET   ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.007      ; 3.566      ;
; 33.517 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.556      ;
; 33.517 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.556      ;
; 33.517 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.556      ;
; 33.517 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.556      ;
; 33.517 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.556      ;
; 33.517 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.556      ;
; 33.517 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.556      ;
; 33.517 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.556      ;
; 33.517 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.556      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.792      ;
; 0.795 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.070      ;
; 0.811 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.081      ;
; 0.830 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.096      ;
; 0.838 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.844 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.112      ;
; 1.178 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.444      ;
; 1.187 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.453      ;
; 1.194 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.460      ;
; 1.195 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.216 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.482      ;
; 1.230 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.249 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.515      ;
; 1.258 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.524      ;
; 1.265 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.531      ;
; 1.266 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.532      ;
; 1.267 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.534      ;
; 1.277 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.543      ;
; 1.285 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.555      ;
; 1.290 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.556      ;
; 1.301 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.569      ;
; 1.315 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.581      ;
; 1.320 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.586      ;
; 1.329 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.595      ;
; 1.336 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.602      ;
; 1.337 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.603      ;
; 1.338 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.609      ;
; 1.339 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.605      ;
; 1.348 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.614      ;
; 1.356 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.626      ;
; 1.361 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.627      ;
; 1.372 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.640      ;
; 1.386 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.652      ;
; 1.391 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.657      ;
; 1.400 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.666      ;
; 1.407 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.673      ;
; 1.408 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.674      ;
; 1.409 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.675      ;
; 1.410 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.680      ;
; 1.410 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.680      ;
; 1.419 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.685      ;
; 1.427 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.697      ;
; 1.443 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.710      ;
; 1.444 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.710      ;
; 1.457 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.723      ;
; 1.462 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.728      ;
; 1.462 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.728      ;
; 1.462 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.728      ;
; 1.471 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.737      ;
; 1.478 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.744      ;
; 1.480 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.746      ;
; 1.481 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.751      ;
; 1.481 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.751      ;
; 1.490 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.756      ;
; 1.494 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.760      ;
; 1.498 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.768      ;
; 1.498 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.764      ;
; 1.514 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.780      ;
; 1.515 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.781      ;
; 1.516 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 1.786      ;
; 1.528 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.794      ;
; 1.533 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.799      ;
; 1.533 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.799      ;
; 1.542 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.808      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                          ;
+-------+--------------------+--------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; cpu2_sram_data[0]  ; cpu2_sram_data[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu1_access        ; cpu1_access        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_access        ; cpu2_access        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_wait[3]       ; cpu2_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_wait[2]       ; cpu2_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_wait[1]       ; cpu2_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[12] ; cpu2_sram_data[12] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[13] ; cpu2_sram_data[13] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[14] ; cpu2_sram_data[14] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[15] ; cpu2_sram_data[15] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu1_wait[3]       ; cpu1_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu1_wait[0]       ; cpu1_wait[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu1_mwait[3]      ; cpu1_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_mwait[3]      ; cpu2_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[2]  ; cpu2_sram_data[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[3]  ; cpu2_sram_data[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[4]  ; cpu2_sram_data[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu1_wait[1]       ; cpu1_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu1_wait[2]       ; cpu1_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu1_mwait[1]      ; cpu1_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu1_mwait[0]      ; cpu1_mwait[0]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu1_mwait[2]      ; cpu1_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_wait[3]       ; cpu3_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_mwait[2]      ; cpu2_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_mwait[1]      ; cpu2_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mutex[5]           ; mutex[5]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mutex[7]           ; mutex[7]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mutex[2]           ; mutex[2]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mutex[3]           ; mutex[3]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[1]  ; cpu2_sram_data[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_wait[1]       ; cpu3_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_wait[2]       ; cpu3_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mutex[6]           ; mutex[6]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mutex[4]           ; mutex[4]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mutex[1]           ; mutex[1]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mutex[0]           ; mutex[0]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[10] ; cpu2_sram_data[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[11] ; cpu2_sram_data[11] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[5]  ; cpu2_sram_data[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[6]  ; cpu2_sram_data[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[7]  ; cpu2_sram_data[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[8]  ; cpu2_sram_data[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu2_sram_data[9]  ; cpu2_sram_data[9]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[2]  ; cpu3_sram_data[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_access        ; cpu3_access        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[12] ; cpu3_sram_data[12] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[13] ; cpu3_sram_data[13] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[14] ; cpu3_sram_data[14] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[15] ; cpu3_sram_data[15] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_mwait[3]      ; cpu3_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_mwait[2]      ; cpu3_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_mwait[0]      ; cpu3_mwait[0]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_mwait[1]      ; cpu3_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[3]  ; cpu3_sram_data[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[4]  ; cpu3_sram_data[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[1]  ; cpu3_sram_data[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[5]  ; cpu3_sram_data[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[6]  ; cpu3_sram_data[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[7]  ; cpu3_sram_data[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[10] ; cpu3_sram_data[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[8]  ; cpu3_sram_data[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[9]  ; cpu3_sram_data[9]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu3_sram_data[11] ; cpu3_sram_data[11] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.536 ; cpu2_wait[1]       ; cpu2_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.540 ; cpu1_mwait[2]      ; cpu1_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.542 ; cpu3_mwait[1]      ; cpu3_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; cpu3_wait[2]       ; cpu3_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; cpu3_mwait[1]      ; cpu3_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.554 ; cpu2_wait[3]       ; cpu2_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.555 ; cpu3_wait[3]       ; cpu3_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.556 ; cpu3_wait[3]       ; cpu3_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.562 ; cpu2_mwait[0]      ; cpu2_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.563 ; cpu2_mwait[0]      ; cpu2_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.563 ; cpu2_mwait[0]      ; cpu2_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.564 ; cpu2_wait[3]       ; cpu2_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.830      ;
; 0.564 ; cpu1_wait[0]       ; cpu1_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.830      ;
; 0.570 ; cpu1_wait[3]       ; cpu1_wait[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.836      ;
; 0.577 ; cpu1_wait[3]       ; cpu1_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.843      ;
; 0.577 ; cpu1_wait[3]       ; cpu1_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.843      ;
; 0.667 ; sram_data_reg[0]   ; sram_data_reg[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; sram_data_reg[2]   ; sram_data_reg[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; sram_data_reg[13]  ; sram_data_reg[13]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; sram_data_reg[3]   ; sram_data_reg[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.933      ;
; 0.670 ; sram_data_reg[6]   ; sram_data_reg[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.936      ;
; 0.673 ; sram_data_reg[15]  ; sram_data_reg[15]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.939      ;
; 0.674 ; sram_data_reg[12]  ; sram_data_reg[12]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.674 ; sram_data_reg[14]  ; sram_data_reg[14]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.677 ; sram_data_reg[4]   ; sram_data_reg[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.943      ;
; 0.677 ; sram_data_reg[9]   ; sram_data_reg[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.943      ;
; 0.750 ; cpu1_mwait[1]      ; cpu1_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.016      ;
; 0.781 ; cpu1_wait[2]       ; cpu1_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.781 ; cpu1_mwait[3]      ; cpu1_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.782 ; cpu1_mwait[3]      ; cpu1_mwait[0]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.782 ; cpu2_mwait[3]      ; cpu2_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.784 ; cpu3_wait[3]       ; cpu3_wait[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.785 ; cpu1_mwait[3]      ; cpu1_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.786 ; cpu3_mwait[0]      ; cpu3_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.787 ; cpu2_wait[3]       ; cpu2_wait[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.789 ; cpu2_mwait[3]      ; cpu2_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.804 ; cpu3_mwait[2]      ; cpu3_mwait[0]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
+-------+--------------------+--------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                            ;
+-------+-------------------------------------+-------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; minicpu:cpu2|pcout[0]               ; minicpu:cpu2|pcout[0]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|pcout[0]               ; minicpu:cpu1|pcout[0]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|pcout[2]               ; minicpu:cpu1|pcout[2]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|pcout[4]               ; minicpu:cpu1|pcout[4]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|pcout[6]               ; minicpu:cpu1|pcout[6]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|pcout[8]               ; minicpu:cpu1|pcout[8]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|pcout[10]              ; minicpu:cpu1|pcout[10]              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~252 ; minicpu:cpu1|stackm:stackm0|mem~252 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~180 ; minicpu:cpu1|stackm:stackm0|mem~180 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~270 ; minicpu:cpu1|stackm:stackm0|mem~270 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~234 ; minicpu:cpu1|stackm:stackm0|mem~234 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu2|pcout[2]               ; minicpu:cpu2|pcout[2]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu2|pcout[4]               ; minicpu:cpu2|pcout[4]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu2|pcout[6]               ; minicpu:cpu2|pcout[6]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu2|pcout[8]               ; minicpu:cpu2|pcout[8]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~216 ; minicpu:cpu1|stackm:stackm0|mem~216 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~144 ; minicpu:cpu1|stackm:stackm0|mem~144 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~90  ; minicpu:cpu1|stackm:stackm0|mem~90  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~126 ; minicpu:cpu1|stackm:stackm0|mem~126 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~72  ; minicpu:cpu1|stackm:stackm0|mem~72  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~108 ; minicpu:cpu1|stackm:stackm0|mem~108 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~162 ; minicpu:cpu1|stackm:stackm0|mem~162 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~198 ; minicpu:cpu1|stackm:stackm0|mem~198 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~181 ; minicpu:cpu1|stackm:stackm0|mem~181 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~253 ; minicpu:cpu1|stackm:stackm0|mem~253 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~271 ; minicpu:cpu1|stackm:stackm0|mem~271 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~199 ; minicpu:cpu1|stackm:stackm0|mem~199 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~272 ; minicpu:cpu1|stackm:stackm0|mem~272 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~128 ; minicpu:cpu1|stackm:stackm0|mem~128 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~254 ; minicpu:cpu1|stackm:stackm0|mem~254 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~110 ; minicpu:cpu1|stackm:stackm0|mem~110 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~273 ; minicpu:cpu1|stackm:stackm0|mem~273 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~237 ; minicpu:cpu1|stackm:stackm0|mem~237 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~219 ; minicpu:cpu1|stackm:stackm0|mem~219 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~255 ; minicpu:cpu1|stackm:stackm0|mem~255 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~130 ; minicpu:cpu1|stackm:stackm0|mem~130 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~274 ; minicpu:cpu1|stackm:stackm0|mem~274 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~256 ; minicpu:cpu1|stackm:stackm0|mem~256 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~184 ; minicpu:cpu1|stackm:stackm0|mem~184 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~239 ; minicpu:cpu1|stackm:stackm0|mem~239 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~275 ; minicpu:cpu1|stackm:stackm0|mem~275 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~113 ; minicpu:cpu1|stackm:stackm0|mem~113 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~257 ; minicpu:cpu1|stackm:stackm0|mem~257 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~258 ; minicpu:cpu1|stackm:stackm0|mem~258 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~222 ; minicpu:cpu1|stackm:stackm0|mem~222 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~240 ; minicpu:cpu1|stackm:stackm0|mem~240 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~276 ; minicpu:cpu1|stackm:stackm0|mem~276 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~259 ; minicpu:cpu1|stackm:stackm0|mem~259 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~187 ; minicpu:cpu1|stackm:stackm0|mem~187 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~133 ; minicpu:cpu1|stackm:stackm0|mem~133 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~277 ; minicpu:cpu1|stackm:stackm0|mem~277 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~242 ; minicpu:cpu1|stackm:stackm0|mem~242 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~278 ; minicpu:cpu1|stackm:stackm0|mem~278 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~116 ; minicpu:cpu1|stackm:stackm0|mem~116 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~260 ; minicpu:cpu1|stackm:stackm0|mem~260 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~279 ; minicpu:cpu1|stackm:stackm0|mem~279 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~243 ; minicpu:cpu1|stackm:stackm0|mem~243 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~261 ; minicpu:cpu1|stackm:stackm0|mem~261 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~225 ; minicpu:cpu1|stackm:stackm0|mem~225 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~190 ; minicpu:cpu1|stackm:stackm0|mem~190 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~262 ; minicpu:cpu1|stackm:stackm0|mem~262 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~136 ; minicpu:cpu1|stackm:stackm0|mem~136 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~280 ; minicpu:cpu1|stackm:stackm0|mem~280 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~281 ; minicpu:cpu1|stackm:stackm0|mem~281 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~245 ; minicpu:cpu1|stackm:stackm0|mem~245 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~263 ; minicpu:cpu1|stackm:stackm0|mem~263 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~119 ; minicpu:cpu1|stackm:stackm0|mem~119 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~183 ; minicpu:cpu1|stackm:stackm0|mem~183 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~131 ; minicpu:cpu1|stackm:stackm0|mem~131 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~221 ; minicpu:cpu1|stackm:stackm0|mem~221 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~223 ; minicpu:cpu1|stackm:stackm0|mem~223 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~151 ; minicpu:cpu1|stackm:stackm0|mem~151 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~115 ; minicpu:cpu1|stackm:stackm0|mem~115 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~117 ; minicpu:cpu1|stackm:stackm0|mem~117 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~81  ; minicpu:cpu1|stackm:stackm0|mem~81  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~227 ; minicpu:cpu1|stackm:stackm0|mem~227 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~191 ; minicpu:cpu1|stackm:stackm0|mem~191 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~155 ; minicpu:cpu1|stackm:stackm0|mem~155 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu2|stackm:stackm0|mem~252 ; minicpu:cpu2|stackm:stackm0|mem~252 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu2|stackm:stackm0|mem~180 ; minicpu:cpu2|stackm:stackm0|mem~180 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu2|stackm:stackm0|mem~234 ; minicpu:cpu2|stackm:stackm0|mem~234 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu2|stackm:stackm0|mem~270 ; minicpu:cpu2|stackm:stackm0|mem~270 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu2|stackm:stackm0|mem~198 ; minicpu:cpu2|stackm:stackm0|mem~198 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~54  ; minicpu:cpu1|stackm:stackm0|mem~54  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~18  ; minicpu:cpu1|stackm:stackm0|mem~18  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~36  ; minicpu:cpu1|stackm:stackm0|mem~36  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~0   ; minicpu:cpu1|stackm:stackm0|mem~0   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~218 ; minicpu:cpu1|stackm:stackm0|mem~218 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~236 ; minicpu:cpu1|stackm:stackm0|mem~236 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~145 ; minicpu:cpu1|stackm:stackm0|mem~145 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~217 ; minicpu:cpu1|stackm:stackm0|mem~217 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~235 ; minicpu:cpu1|stackm:stackm0|mem~235 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~163 ; minicpu:cpu1|stackm:stackm0|mem~163 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~37  ; minicpu:cpu1|stackm:stackm0|mem~37  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~109 ; minicpu:cpu1|stackm:stackm0|mem~109 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~127 ; minicpu:cpu1|stackm:stackm0|mem~127 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~55  ; minicpu:cpu1|stackm:stackm0|mem~55  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~92  ; minicpu:cpu1|stackm:stackm0|mem~92  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~182 ; minicpu:cpu1|stackm:stackm0|mem~182 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; minicpu:cpu1|stackm:stackm0|mem~38  ; minicpu:cpu1|stackm:stackm0|mem~38  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[2]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; VGA_Controller:u1|oVGA_V_SYNC ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.553 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.819      ;
; 0.722 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|oCoord_Y[0] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.988      ;
; 0.801 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[0]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.815 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.081      ;
; 0.822 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.088      ;
; 0.823 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.089      ;
; 0.828 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.094      ;
; 0.838 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.847 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.113      ;
; 0.864 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.130      ;
; 0.865 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.131      ;
; 0.867 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.133      ;
; 0.870 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.136      ;
; 0.877 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|oCoord_Y[1] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.143      ;
; 0.933 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|oCoord_X[0] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.218      ;
; 0.936 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.221      ;
; 0.937 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|oCoord_X[1] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.222      ;
; 0.945 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|oCoord_Y[4] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.211      ;
; 0.981 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.247      ;
; 0.991 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|oCoord_Y[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.257      ;
; 0.992 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|oCoord_Y[6] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.258      ;
; 1.008 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|oCoord_Y[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.274      ;
; 1.018 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|oCoord_Y[7] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.284      ;
; 1.030 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|oCoord_Y[5] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.296      ;
; 1.080 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.346      ;
; 1.088 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|oCoord_X[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.373      ;
; 1.184 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.455      ;
; 1.205 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.471      ;
; 1.206 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.472      ;
; 1.214 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.480      ;
; 1.216 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.501      ;
; 1.221 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|oCoord_X[5] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.512      ;
; 1.233 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.499      ;
; 1.242 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.527      ;
; 1.249 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.532      ;
; 1.250 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.516      ;
; 1.251 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.517      ;
; 1.253 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.544      ;
; 1.259 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|oCoord_Y[8] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|oCoord_X[4] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.547      ;
; 1.276 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.542      ;
; 1.277 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.543      ;
; 1.277 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.543      ;
; 1.281 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|oCoord_X[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.566      ;
; 1.281 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.547      ;
; 1.285 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.551      ;
; 1.295 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.561      ;
; 1.304 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.570      ;
; 1.321 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.587      ;
; 1.324 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.590      ;
; 1.326 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.593      ;
; 1.331 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.597      ;
; 1.347 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.613      ;
; 1.348 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.614      ;
; 1.352 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.618      ;
; 1.355 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|oCoord_Y[5] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.621      ;
; 1.364 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.630      ;
; 1.366 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.632      ;
; 1.392 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.658      ;
; 1.395 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.661      ;
; 1.401 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|oCoord_Y[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.667      ;
; 1.401 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|oCoord_Y[8] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|oCoord_Y[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.668      ;
; 1.402 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|oCoord_Y[7] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.668      ;
; 1.416 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|oCoord_Y[6] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.682      ;
; 1.418 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.684      ;
; 1.419 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.685      ;
; 1.423 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.689      ;
; 1.426 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|oCoord_Y[6] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.692      ;
; 1.437 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.703      ;
; 1.444 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.710      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[2]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.498 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.400     ; 1.779      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.493 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.381     ; 1.793      ;
; -1.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.739      ;
; -1.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.739      ;
; -1.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.739      ;
; -1.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.739      ;
; -1.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.739      ;
; -1.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.739      ;
; -1.229 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.526      ;
; -1.229 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.526      ;
; -1.229 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.526      ;
; -1.229 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.526      ;
; -1.229 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.526      ;
; -1.229 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.384     ; 1.526      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.499      ;
; -1.032 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.312      ;
; -1.032 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.312      ;
; -1.032 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.312      ;
; -1.032 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.312      ;
; -1.032 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.312      ;
; -1.032 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.312      ;
; -1.032 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.312      ;
; -1.032 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.312      ;
; -1.032 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -2.401     ; 1.312      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[2]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.454 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.312      ;
; 3.454 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.312      ;
; 3.454 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.312      ;
; 3.454 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.312      ;
; 3.454 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.312      ;
; 3.454 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.312      ;
; 3.454 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.312      ;
; 3.454 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.312      ;
; 3.454 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.312      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.641 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.401     ; 1.499      ;
; 3.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.526      ;
; 3.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.526      ;
; 3.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.526      ;
; 3.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.526      ;
; 3.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.526      ;
; 3.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.526      ;
; 3.864 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.739      ;
; 3.864 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.739      ;
; 3.864 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.739      ;
; 3.864 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.739      ;
; 3.864 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.739      ;
; 3.864 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.384     ; 1.739      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.915 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.381     ; 1.793      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
; 3.920 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -2.400     ; 1.779      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_we_reg        ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_we_reg        ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~portb_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~portb_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~portb_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~portb_address_reg11 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------+
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; Coord_x_0          ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_access        ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_mwait[0]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_mwait[1]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_mwait[2]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_mwait[3]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[0]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[10] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[11] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[12] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[13] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[14] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[15] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[1]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[2]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[3]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[4]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[5]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[6]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[7]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[8]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[9]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_wait[0]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_wait[1]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_wait[2]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_wait[3]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_access        ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_mwait[0]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_mwait[1]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_mwait[2]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_mwait[3]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[0]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[10] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[11] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[12] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[13] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[14] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[15] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[1]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[2]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[3]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[4]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[5]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[6]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[7]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[8]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[9]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_wait[0]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_wait[1]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_wait[2]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_wait[3]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_access        ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_mwait[0]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_mwait[1]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_mwait[2]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_mwait[3]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[0]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[10] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[11] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[12] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[13] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[14] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[15] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[1]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[2]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[3]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[4]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[5]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[6]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[7]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[8]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[9]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_wait[0]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_wait[1]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_wait[2]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_wait[3]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[0]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[1]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[2]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[3]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[4]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[5]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[6]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[7]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[0]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[10]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[11]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[12]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[13]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[14]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[15]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[16]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[17]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[1]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[2]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[3]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[4]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[5]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[6]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[7]   ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[0]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[10]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[11]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[12]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[13]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[14]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[15]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[16]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[17]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[18]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[19]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[1]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[2]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[3]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[4]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[5]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[6]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[7]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[8]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[9]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|oRESET            ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[0]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[10]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[11]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[12]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[13]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[14]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[15]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[16]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[17]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[18]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[19]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[1]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[2]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[3]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[4]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[5]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[6]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[7]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[8]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[9]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|oRESET            ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[0]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[10]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[11]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[12]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[13]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[14]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[15]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[16]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[17]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[18]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[19]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[1]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[2]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[3]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[4]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[5]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[6]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[7]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[8]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[9]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|oRESET|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[0]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[10]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[11]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[12]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[13]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[14]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[15]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[16]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[17]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[18]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[19]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[1]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[2]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[3]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[4]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[5]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[6]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[7]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[8]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[9]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|oRESET|clk                    ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[4] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[4] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[5] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[5] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[4] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[4] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[5] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[5] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[4] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[4] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[5] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[5] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[0]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[0]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[1]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[1]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[2]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[2]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[3]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[3]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[4]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[4]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[5]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[5]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[6]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[6]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[7]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[7]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[8]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[8]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[9]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[9]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_Y[0]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_Y[0]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 5.698  ; 5.698  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; 5.698  ; 5.698  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 3.481  ; 3.481  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 2.521  ; 2.521  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 2.468  ; 2.468  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 2.362  ; 2.362  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 2.378  ; 2.378  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 2.285  ; 2.285  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 2.994  ; 2.994  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 2.980  ; 2.980  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.685  ; 2.685  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.465  ; 2.465  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 3.021  ; 3.021  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.359  ; 2.359  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.622  ; 2.622  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.916  ; 2.916  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 3.481  ; 3.481  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.728  ; 2.728  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.569  ; 2.569  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; 8.265  ; 8.265  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; 8.855  ; 8.855  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; 8.068  ; 8.068  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; 8.165  ; 8.165  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; 8.219  ; 8.219  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; 8.074  ; 8.074  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; 7.801  ; 7.801  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[7]       ; CLOCK_27   ; 8.155  ; 8.155  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; 8.523  ; 8.523  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; 8.745  ; 8.745  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; 7.916  ; 7.916  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; 7.981  ; 7.981  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[12]      ; CLOCK_27   ; 6.735  ; 6.735  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; 11.921 ; 11.921 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; 11.352 ; 11.352 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; 11.791 ; 11.791 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; 11.587 ; 11.587 ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; -2.123 ; -2.123 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; -2.123 ; -2.123 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; -1.587 ; -1.587 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; -1.587 ; -1.587 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; -1.999 ; -1.999 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; -1.929 ; -1.929 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; -2.064 ; -2.064 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -1.917 ; -1.917 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -2.115 ; -2.115 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -1.705 ; -1.705 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -2.108 ; -2.108 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -1.865 ; -1.865 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -1.816 ; -1.816 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; -1.624 ; -1.624 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; -1.908 ; -1.908 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; -1.967 ; -1.967 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; -1.738 ; -1.738 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; -1.851 ; -1.851 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; -1.790 ; -1.790 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_27   ; -3.287 ; -3.287 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; -4.758 ; -4.758 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; -3.983 ; -3.983 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; -3.384 ; -3.384 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; -3.323 ; -3.323 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; -4.116 ; -4.116 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; -4.493 ; -4.493 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; -4.766 ; -4.766 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[7]       ; CLOCK_27   ; -3.975 ; -3.975 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; -3.450 ; -3.450 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; -4.235 ; -4.235 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; -4.838 ; -4.838 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; -4.565 ; -4.565 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[12]      ; CLOCK_27   ; -3.287 ; -3.287 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; -7.016 ; -7.016 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; -8.571 ; -8.571 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; -8.819 ; -8.819 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; -7.706 ; -7.706 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; -7.209 ; -7.209 ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 12.732 ; 12.732 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 11.370 ; 11.370 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 11.842 ; 11.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 10.681 ; 10.681 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 11.881 ; 11.881 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 11.627 ; 11.627 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 12.732 ; 12.732 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 11.572 ; 11.572 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 11.597 ; 11.597 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 11.593 ; 11.593 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 12.535 ; 12.535 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 11.813 ; 11.813 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 10.478 ; 10.478 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 10.896 ; 10.896 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 10.854 ; 10.854 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 10.055 ; 10.055 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 11.506 ; 11.506 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 11.314 ; 11.314 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 11.362 ; 11.362 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 11.914 ; 11.914 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 11.050 ; 11.050 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 11.390 ; 11.390 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 10.650 ; 10.650 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 11.822 ; 11.822 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 10.847 ; 10.847 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 10.866 ; 10.866 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 11.422 ; 11.422 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 11.198 ; 11.198 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 10.797 ; 10.797 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 10.909 ; 10.909 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 11.914 ; 11.914 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 10.701 ; 10.701 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 10.849 ; 10.849 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 10.913 ; 10.913 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 10.560 ; 10.560 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 10.151 ; 10.151 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_27   ; 11.605 ; 11.605 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_27   ; 11.832 ; 11.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 11.614 ; 11.614 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]        ; CLOCK_27   ; 11.251 ; 11.251 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 10.592 ; 10.592 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 9.845  ; 9.845  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 10.109 ; 10.109 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 10.182 ; 10.182 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 10.644 ; 10.644 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 10.397 ; 10.397 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 10.409 ; 10.409 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 10.207 ; 10.207 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 10.067 ; 10.067 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 9.972  ; 9.972  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 10.243 ; 10.243 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 10.352 ; 10.352 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 10.428 ; 10.428 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 10.512 ; 10.512 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 11.008 ; 11.008 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 11.042 ; 11.042 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; CLOCK_27   ; 11.162 ; 11.162 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; CLOCK_27   ; 11.251 ; 11.251 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 9.073  ; 9.073  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_27   ; 9.047  ; 9.047  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_27   ; 9.047  ; 9.047  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_27   ; 9.019  ; 9.019  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_27   ; 9.009  ; 9.009  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_27   ; 9.073  ; 9.073  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_27   ; 8.791  ; 8.791  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_27   ; 8.515  ; 8.515  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_27   ; 8.384  ; 8.384  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_27   ; 8.452  ; 8.452  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_27   ; 8.455  ; 8.455  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_27   ; 7.040  ; 7.040  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ; 2.885  ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_27   ; 9.249  ; 9.249  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_27   ; 9.249  ; 9.249  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_27   ; 9.249  ; 9.249  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_27   ; 9.094  ; 9.094  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_27   ; 9.094  ; 9.094  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_27   ; 9.104  ; 9.104  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_27   ; 9.141  ; 9.141  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_27   ; 8.827  ; 8.827  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_27   ; 8.926  ; 8.926  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_27   ; 9.000  ; 9.000  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_27   ; 9.099  ; 9.099  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_27   ; 6.344  ; 6.344  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_27   ; 9.695  ; 9.695  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_27   ; 9.488  ; 9.488  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_27   ; 9.468  ; 9.468  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_27   ; 9.468  ; 9.468  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_27   ; 9.695  ; 9.695  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_27   ; 9.695  ; 9.695  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_27   ; 9.210  ; 9.210  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_27   ; 9.270  ; 9.270  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_27   ; 9.308  ; 9.308  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_27   ; 9.171  ; 9.171  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_27   ; 9.269  ; 9.269  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_27   ; 6.087  ; 6.087  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;        ; 2.885  ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 10.055 ; 10.055 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 11.370 ; 11.370 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 11.842 ; 11.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 10.681 ; 10.681 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 11.881 ; 11.881 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 11.627 ; 11.627 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 12.732 ; 12.732 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 11.572 ; 11.572 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 11.597 ; 11.597 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 11.593 ; 11.593 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 12.535 ; 12.535 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 11.813 ; 11.813 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 10.478 ; 10.478 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 10.896 ; 10.896 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 10.854 ; 10.854 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 10.055 ; 10.055 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 11.506 ; 11.506 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 11.314 ; 11.314 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 11.362 ; 11.362 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 10.151 ; 10.151 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 11.050 ; 11.050 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 11.390 ; 11.390 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 10.650 ; 10.650 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 11.822 ; 11.822 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 10.847 ; 10.847 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 10.866 ; 10.866 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 11.422 ; 11.422 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 11.198 ; 11.198 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 10.797 ; 10.797 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 10.909 ; 10.909 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 11.914 ; 11.914 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 10.701 ; 10.701 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 10.849 ; 10.849 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 10.913 ; 10.913 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 10.560 ; 10.560 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 10.151 ; 10.151 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_27   ; 11.605 ; 11.605 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_27   ; 11.832 ; 11.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 11.614 ; 11.614 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]        ; CLOCK_27   ; 5.203  ; 5.203  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 7.669  ; 7.669  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 6.920  ; 6.920  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 6.453  ; 6.453  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 6.009  ; 6.009  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 6.368  ; 6.368  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 6.426  ; 6.426  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 5.987  ; 5.987  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 5.691  ; 5.691  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 5.465  ; 5.465  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 5.203  ; 5.203  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 5.407  ; 5.407  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 5.441  ; 5.441  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 5.833  ; 5.833  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 5.917  ; 5.917  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 5.761  ; 5.761  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 6.110  ; 6.110  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; CLOCK_27   ; 6.230  ; 6.230  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; CLOCK_27   ; 6.157  ; 6.157  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 5.344  ; 5.344  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_27   ; 5.605  ; 5.605  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_27   ; 5.605  ; 5.605  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_27   ; 5.577  ; 5.577  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_27   ; 5.567  ; 5.567  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_27   ; 5.631  ; 5.631  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_27   ; 5.344  ; 5.344  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_27   ; 5.519  ; 5.519  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_27   ; 5.538  ; 5.538  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_27   ; 5.497  ; 5.497  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_27   ; 5.502  ; 5.502  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_27   ; 6.902  ; 6.902  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ; 2.885  ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_27   ; 5.556  ; 5.556  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_27   ; 6.294  ; 6.294  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_27   ; 6.294  ; 6.294  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_27   ; 6.139  ; 6.139  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_27   ; 6.139  ; 6.139  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_27   ; 6.149  ; 6.149  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_27   ; 6.273  ; 6.273  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_27   ; 5.859  ; 5.859  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_27   ; 6.301  ; 6.301  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_27   ; 5.556  ; 5.556  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_27   ; 5.901  ; 5.901  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_27   ; 6.344  ; 6.344  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_27   ; 5.819  ; 5.819  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_27   ; 6.739  ; 6.739  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_27   ; 6.719  ; 6.719  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_27   ; 6.719  ; 6.719  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_27   ; 6.946  ; 6.946  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_27   ; 6.946  ; 6.946  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_27   ; 6.426  ; 6.426  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_27   ; 6.244  ; 6.244  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_27   ; 6.047  ; 6.047  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_27   ; 6.353  ; 6.353  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_27   ; 5.819  ; 5.819  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_27   ; 6.087  ; 6.087  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;        ; 2.885  ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 8.809 ;    ;    ; 8.809 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 8.809 ;    ;    ; 8.809 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+--------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 10.841 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 11.154 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 11.164 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 11.137 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 11.117 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 10.841 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 10.841 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 10.841 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 11.079 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 11.129 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 11.129 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 11.366 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 11.366 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 11.356 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 11.356 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 11.351 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 11.351 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                             ;
+--------------+------------+--------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 10.841 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 11.154 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 11.164 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 11.137 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 11.117 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 10.841 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 10.841 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 10.841 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 11.079 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 11.129 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 11.129 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 11.366 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 11.366 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 11.356 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 11.356 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 11.351 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 11.351 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 10.841    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 11.154    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 11.164    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 11.137    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 11.117    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 10.841    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 10.841    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 10.841    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 11.079    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 11.129    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 11.129    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 11.366    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 11.366    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 11.356    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 11.356    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 11.351    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 11.351    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 10.841    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 11.154    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 11.164    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 11.137    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 11.117    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 10.841    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 10.841    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 10.841    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 11.079    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 11.129    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 11.129    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 11.366    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 11.366    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 11.356    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 11.356    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 11.351    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 11.351    ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; 2.647  ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 11.588 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 13.134 ; 0.000         ;
; CLOCK_27                       ; 35.204 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_27                       ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Recovery Summary                            ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[2] ; 0.115 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[2] ; 2.211 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; 7.793  ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 8.920  ; 0.000         ;
; CLOCK_27                       ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+-------------------------+--------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node            ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 2.647 ; minicpu:cpu2|out[0][12] ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.346      ;
; 2.654 ; minicpu:cpu2|out[0][12] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.003     ; 2.335      ;
; 2.664 ; minicpu:cpu2|out[0][12] ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.004      ; 2.332      ;
; 2.667 ; minicpu:cpu2|out[0][12] ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.326      ;
; 2.709 ; minicpu:cpu2|out[0][8]  ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.019     ; 2.264      ;
; 2.711 ; minicpu:cpu2|out[0][8]  ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.023     ; 2.258      ;
; 2.714 ; minicpu:cpu2|out[0][9]  ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.022     ; 2.256      ;
; 2.721 ; minicpu:cpu2|out[0][9]  ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.026     ; 2.245      ;
; 2.726 ; minicpu:cpu2|out[0][8]  ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.016     ; 2.250      ;
; 2.729 ; minicpu:cpu2|out[0][8]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.019     ; 2.244      ;
; 2.731 ; minicpu:cpu2|out[0][9]  ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.019     ; 2.242      ;
; 2.734 ; minicpu:cpu2|out[0][9]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.022     ; 2.236      ;
; 2.738 ; minicpu:cpu2|out[0][3]  ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.030     ; 2.224      ;
; 2.743 ; minicpu:cpu2|out[0][3]  ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.034     ; 2.215      ;
; 2.745 ; minicpu:cpu2|out[0][16] ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.020     ; 2.227      ;
; 2.750 ; minicpu:cpu2|out[0][16] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.024     ; 2.218      ;
; 2.755 ; minicpu:cpu2|out[0][3]  ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.027     ; 2.210      ;
; 2.756 ; minicpu:cpu1|out[0][11] ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.017      ; 2.253      ;
; 2.757 ; minicpu:cpu2|out[0][12] ; mutex[0]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.004      ; 2.239      ;
; 2.758 ; minicpu:cpu2|out[0][3]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.030     ; 2.204      ;
; 2.759 ; minicpu:cpu2|out[0][12] ; mutex[3]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.008      ; 2.241      ;
; 2.762 ; minicpu:cpu2|out[0][12] ; mutex[1]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.231      ;
; 2.762 ; minicpu:cpu2|out[0][16] ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.017     ; 2.213      ;
; 2.765 ; minicpu:cpu2|out[0][16] ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.020     ; 2.207      ;
; 2.772 ; minicpu:cpu3|out[0][0]  ; mutex[0]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.003      ; 2.223      ;
; 2.784 ; minicpu:cpu1|out[0][16] ; mutex[5]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.021      ; 2.229      ;
; 2.788 ; minicpu:cpu1|out[0][11] ; mutex[5]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.045      ; 2.249      ;
; 2.794 ; minicpu:cpu1|out[0][16] ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.004     ; 2.194      ;
; 2.798 ; minicpu:cpu1|out[0][11] ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.020      ; 2.214      ;
; 2.800 ; minicpu:cpu3|out[2][2]  ; cpu3_sram_data[10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.001     ; 2.191      ;
; 2.802 ; minicpu:cpu3|out[2][2]  ; cpu3_sram_data[6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.001     ; 2.189      ;
; 2.803 ; minicpu:cpu3|out[2][2]  ; cpu3_sram_data[9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.001     ; 2.188      ;
; 2.803 ; minicpu:cpu3|out[0][3]  ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.003     ; 2.186      ;
; 2.808 ; minicpu:cpu2|out[0][5]  ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.028     ; 2.156      ;
; 2.809 ; minicpu:cpu2|out[0][5]  ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.032     ; 2.151      ;
; 2.810 ; minicpu:cpu2|out[0][12] ; mutex[5]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.029      ; 2.211      ;
; 2.811 ; minicpu:cpu1|out[0][5]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.182      ;
; 2.812 ; minicpu:cpu3|out[0][6]  ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.003     ; 2.177      ;
; 2.812 ; minicpu:cpu2|out[0][7]  ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.028     ; 2.152      ;
; 2.813 ; minicpu:cpu2|out[0][7]  ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.032     ; 2.147      ;
; 2.814 ; minicpu:cpu3|out[2][2]  ; cpu3_sram_data[5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.014      ; 2.192      ;
; 2.819 ; minicpu:cpu2|out[0][8]  ; mutex[0]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.016     ; 2.157      ;
; 2.821 ; minicpu:cpu3|out[2][2]  ; cpu3_sram_data[0]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.014     ; 2.157      ;
; 2.821 ; minicpu:cpu2|out[0][8]  ; mutex[3]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.012     ; 2.159      ;
; 2.824 ; minicpu:cpu3|out[2][2]  ; cpu3_mwait[0]      ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.014     ; 2.154      ;
; 2.824 ; minicpu:cpu2|out[0][1]  ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.025     ; 2.143      ;
; 2.824 ; minicpu:cpu2|out[0][9]  ; mutex[0]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.019     ; 2.149      ;
; 2.824 ; minicpu:cpu2|out[0][8]  ; mutex[1]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.019     ; 2.149      ;
; 2.825 ; minicpu:cpu2|out[0][5]  ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.025     ; 2.142      ;
; 2.826 ; minicpu:cpu2|out[0][9]  ; mutex[3]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.015     ; 2.151      ;
; 2.827 ; minicpu:cpu3|out[0][2]  ; mutex[0]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.012      ; 2.177      ;
; 2.828 ; minicpu:cpu2|out[0][5]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.028     ; 2.136      ;
; 2.829 ; minicpu:cpu2|out[0][9]  ; mutex[1]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.022     ; 2.141      ;
; 2.829 ; minicpu:cpu3|out[0][14] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.007     ; 2.156      ;
; 2.829 ; minicpu:cpu2|out[0][7]  ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.025     ; 2.138      ;
; 2.831 ; minicpu:cpu3|out[0][1]  ; mutex[0]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.003      ; 2.164      ;
; 2.831 ; minicpu:cpu3|out[0][10] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.016      ; 2.177      ;
; 2.832 ; minicpu:cpu2|out[0][7]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.028     ; 2.132      ;
; 2.834 ; minicpu:cpu2|out[2][2]  ; cpu3_sram_data[10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.020     ; 2.138      ;
; 2.836 ; minicpu:cpu2|out[2][2]  ; cpu3_sram_data[6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.020     ; 2.136      ;
; 2.836 ; minicpu:cpu3|out[0][11] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.009      ; 2.165      ;
; 2.837 ; minicpu:cpu2|out[2][2]  ; cpu3_sram_data[9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.020     ; 2.135      ;
; 2.841 ; minicpu:cpu1|out[0][7]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.003     ; 2.148      ;
; 2.843 ; minicpu:cpu2|out[0][15] ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.028     ; 2.121      ;
; 2.845 ; minicpu:cpu3|out[2][2]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.010     ; 2.137      ;
; 2.846 ; minicpu:cpu2|out[0][2]  ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.028     ; 2.118      ;
; 2.846 ; minicpu:cpu2|out[0][2]  ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.025     ; 2.121      ;
; 2.847 ; minicpu:cpu1|out[0][16] ; mutex[1]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.007     ; 2.138      ;
; 2.848 ; minicpu:cpu3|out[2][2]  ; cpu3_sram_data[4]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.010      ; 2.154      ;
; 2.848 ; minicpu:cpu2|out[0][15] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.032     ; 2.112      ;
; 2.848 ; minicpu:cpu2|out[0][3]  ; mutex[0]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.027     ; 2.117      ;
; 2.848 ; minicpu:cpu2|out[2][2]  ; cpu3_sram_data[5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.005     ; 2.139      ;
; 2.850 ; minicpu:cpu3|out[2][2]  ; cpu3_sram_data[15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.010      ; 2.152      ;
; 2.850 ; minicpu:cpu2|out[0][3]  ; mutex[3]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.023     ; 2.119      ;
; 2.851 ; minicpu:cpu3|out[0][3]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.142      ;
; 2.851 ; minicpu:cpu3|out[0][15] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.010     ; 2.131      ;
; 2.851 ; minicpu:cpu1|out[0][11] ; mutex[1]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.017      ; 2.158      ;
; 2.852 ; minicpu:cpu2|out[0][17] ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.028     ; 2.112      ;
; 2.853 ; minicpu:cpu3|out[0][3]  ; mutex[1]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.140      ;
; 2.853 ; minicpu:cpu2|out[0][3]  ; mutex[1]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.030     ; 2.109      ;
; 2.855 ; minicpu:cpu2|out[2][2]  ; cpu3_sram_data[0]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.033     ; 2.104      ;
; 2.855 ; minicpu:cpu2|out[0][16] ; mutex[0]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.017     ; 2.120      ;
; 2.856 ; minicpu:cpu2|out[0][14] ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.004     ; 2.132      ;
; 2.856 ; minicpu:cpu3|out[0][0]  ; mutex[5]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.028      ; 2.164      ;
; 2.857 ; minicpu:cpu2|out[0][17] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.032     ; 2.103      ;
; 2.857 ; minicpu:cpu2|out[0][16] ; mutex[3]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.013     ; 2.122      ;
; 2.857 ; minicpu:cpu3|out[0][3]  ; mutex[5]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.029      ; 2.164      ;
; 2.858 ; minicpu:cpu3|out[0][3]  ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.135      ;
; 2.858 ; minicpu:cpu2|out[2][2]  ; cpu3_mwait[0]      ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.033     ; 2.101      ;
; 2.860 ; minicpu:cpu2|out[0][15] ; mutex[4]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.025     ; 2.107      ;
; 2.860 ; minicpu:cpu3|out[0][6]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.133      ;
; 2.860 ; minicpu:cpu2|out[0][16] ; mutex[1]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.020     ; 2.112      ;
; 2.862 ; minicpu:cpu1|out[0][9]  ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.006     ; 2.124      ;
; 2.862 ; minicpu:cpu3|out[0][6]  ; mutex[1]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.131      ;
; 2.863 ; minicpu:cpu2|out[0][14] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.008     ; 2.121      ;
; 2.863 ; minicpu:cpu2|out[0][15] ; mutex[2]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.028     ; 2.101      ;
; 2.864 ; minicpu:cpu2|out[0][13] ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.004     ; 2.124      ;
; 2.866 ; minicpu:cpu1|out[0][16] ; mutex[6]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; -0.011     ; 2.115      ;
; 2.866 ; minicpu:cpu3|out[0][6]  ; mutex[5]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.029      ; 2.155      ;
; 2.867 ; minicpu:cpu3|out[0][6]  ; mutex[7]           ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 4.960        ; 0.001      ; 2.126      ;
+-------+-------------------------+--------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 11.588 ; cpu3_sram_data[3]                                                                                              ; minicpu:cpu3|stackm:stackm0|mem~129                                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.014      ; 3.339      ;
; 11.594 ; cpu3_sram_data[1]                                                                                              ; minicpu:cpu3|out[1][1]                                                                                                                                                ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.010      ; 3.329      ;
; 11.596 ; cpu1_sram_data[3]                                                                                              ; minicpu:cpu1|stackm:stackm0|mem~165                                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.004      ; 3.321      ;
; 11.604 ; cpu3_sram_data[3]                                                                                              ; minicpu:cpu3|stackm:stackm0|mem~183                                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.013      ; 3.322      ;
; 11.617 ; cpu3_sram_data[1]                                                                                              ; minicpu:cpu3|out[2][1]                                                                                                                                                ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.005      ; 3.301      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg0  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg1  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg2  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg3  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg4  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg5  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg6  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg7  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg8  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg9  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg10 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.618 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg11 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 8.205      ;
; 11.622 ; cpu1_sram_data[3]                                                                                              ; minicpu:cpu1|stackm:stackm0|mem~3                                                                                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.007      ; 3.298      ;
; 11.633 ; cpu1_sram_data[3]                                                                                              ; minicpu:cpu1|stackm:stackm0|mem~201                                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; -0.002     ; 3.278      ;
; 11.638 ; cpu3_sram_data[1]                                                                                              ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ram_block1a126~porta_datain_reg1 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.064      ; 3.306      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg0  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg1  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg2  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg3  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg4  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg5  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg6  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg7  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg8  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg9  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg10 ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.638 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg11 ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.094     ; 8.141      ;
; 11.647 ; cpu3_sram_data[3]                                                                                              ; minicpu:cpu3|stackm:stackm0|mem~3                                                                                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.014      ; 3.280      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg0  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg1  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg2  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg3  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg4  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg5  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg6  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg7  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg8  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg9  ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg10 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.654 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg11 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~porta_datain_reg0                                                          ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.005     ; 8.181      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg0  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg1  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg2  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg3  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg4  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg5  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg6  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg7  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg8  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg9  ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg10 ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.660 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg11 ; minicpu:cpu1|stackm:stackm0|mem~91                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.123      ;
; 11.666 ; cpu3_sram_data[3]                                                                                              ; minicpu:cpu3|stackm:stackm0|mem~75                                                                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.012      ; 3.259      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg0  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg1  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg2  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg3  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg4  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg5  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg6  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg7  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg8  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg9  ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg10 ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.666 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg11 ; minicpu:cpu1|stackm:stackm0|mem~181                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.120     ; 8.087      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg0  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg1  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg2  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg3  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg4  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg5  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg6  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg7  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg8  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg9  ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg10 ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.670 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg11 ; minicpu:cpu1|stackm:stackm0|mem~19                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.088     ; 8.115      ;
; 11.673 ; cpu3_sram_data[3]                                                                                              ; minicpu:cpu3|stackm:stackm0|mem~147                                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 14.881       ; 0.013      ; 3.253      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg0  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg1  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg2  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg3  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg4  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg5  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg6  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg7  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg8  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg9  ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg10 ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.674 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6~portb_address_reg11 ; minicpu:cpu1|stackm:stackm0|mem~257                                                                                                                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 8.117      ;
; 11.680 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg0  ; minicpu:cpu1|stackm:stackm0|mem~95                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.103      ;
; 11.680 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg1  ; minicpu:cpu1|stackm:stackm0|mem~95                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.103      ;
; 11.680 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg2  ; minicpu:cpu1|stackm:stackm0|mem~95                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.103      ;
; 11.680 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg3  ; minicpu:cpu1|stackm:stackm0|mem~95                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.103      ;
; 11.680 ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9~portb_address_reg4  ; minicpu:cpu1|stackm:stackm0|mem~95                                                                                                                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.090     ; 8.103      ;
+--------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[2]'                                                                                                                       ;
+--------+-------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 13.134 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.786      ;
; 13.366 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.544      ;
; 13.388 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.532      ;
; 13.388 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.532      ;
; 13.389 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.531      ;
; 13.391 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.529      ;
; 13.399 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.521      ;
; 13.425 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.495      ;
; 13.425 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.495      ;
; 13.429 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.491      ;
; 13.431 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.489      ;
; 13.449 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.471      ;
; 13.484 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.002     ; 1.427      ;
; 13.511 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_B[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.399      ;
; 13.512 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.398      ;
; 13.513 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.397      ;
; 13.519 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.391      ;
; 13.591 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.328      ;
; 13.619 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.300      ;
; 13.641 ; vga_sram_data[12] ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.269      ;
; 13.644 ; vga_sram_data[4]  ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.266      ;
; 13.680 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.240      ;
; 13.684 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.235      ;
; 13.707 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.212      ;
; 13.712 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.208      ;
; 13.717 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.001      ; 1.197      ;
; 13.719 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.001      ; 1.195      ;
; 13.791 ; Coord_x_0         ; VGA_Controller:u1|Cur_Color_G[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.119      ;
; 13.792 ; vga_sram_data[9]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.011      ; 1.132      ;
; 13.805 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.002     ; 1.106      ;
; 13.810 ; vga_sram_data[12] ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.110      ;
; 13.811 ; vga_sram_data[12] ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.109      ;
; 13.811 ; vga_sram_data[12] ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.109      ;
; 13.813 ; vga_sram_data[4]  ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.107      ;
; 13.814 ; vga_sram_data[4]  ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.106      ;
; 13.814 ; vga_sram_data[4]  ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.106      ;
; 13.817 ; vga_sram_data[1]  ; VGA_Controller:u1|Cur_Color_B[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.011      ; 1.107      ;
; 13.823 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 1.086      ;
; 13.829 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.002     ; 1.082      ;
; 13.845 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.074      ;
; 13.845 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.074      ;
; 13.846 ; vga_sram_data[8]  ; VGA_Controller:u1|Cur_Color_B[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.073      ;
; 13.851 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.004     ; 1.058      ;
; 13.854 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.065      ;
; 13.855 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.001      ; 1.059      ;
; 13.860 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.050      ;
; 13.862 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.057      ;
; 13.869 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.051      ;
; 13.869 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.051      ;
; 13.870 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.050      ;
; 13.872 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.011      ; 1.052      ;
; 13.873 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.046      ;
; 13.873 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.046      ;
; 13.874 ; vga_sram_data[0]  ; VGA_Controller:u1|Cur_Color_B[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.045      ;
; 13.877 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.042      ;
; 13.878 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.042      ;
; 13.884 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 1.026      ;
; 13.885 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.034      ;
; 13.888 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.031      ;
; 13.888 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.031      ;
; 13.889 ; vga_sram_data[13] ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.031      ;
; 13.892 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.027      ;
; 13.893 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.027      ;
; 13.893 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.027      ;
; 13.894 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.025      ;
; 13.894 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.026      ;
; 13.904 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.016      ;
; 13.905 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.015      ;
; 13.906 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.014      ;
; 13.910 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.010      ;
; 13.911 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_R[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.008      ;
; 13.911 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.008      ;
; 13.912 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.007      ;
; 13.913 ; vga_sram_data[5]  ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 1.007      ;
; 13.915 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.004      ;
; 13.917 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 1.002      ;
; 13.935 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 0.984      ;
; 13.935 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.985      ;
; 13.935 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.985      ;
; 13.935 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.985      ;
; 13.936 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_G[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.984      ;
; 13.936 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.984      ;
; 13.936 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.984      ;
; 13.937 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_R[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.983      ;
; 13.938 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_R[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.982      ;
; 13.944 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 0.975      ;
; 13.946 ; vga_sram_data[14] ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 0.973      ;
; 13.950 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 0.960      ;
; 13.950 ; vga_sram_data[10] ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.011      ; 0.974      ;
; 13.951 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 0.959      ;
; 13.951 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_B[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 0.959      ;
; 13.951 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_G[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 0.959      ;
; 13.951 ; vga_sram_data[15] ; VGA_Controller:u1|Cur_Color_R[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; -0.003     ; 0.959      ;
; 13.967 ; vga_sram_data[6]  ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.006      ; 0.952      ;
; 13.967 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_B[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.953      ;
; 13.967 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_B[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.953      ;
; 13.967 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.953      ;
; 13.968 ; vga_sram_data[3]  ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.011      ; 0.956      ;
; 13.968 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_G[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.952      ;
; 13.968 ; vga_sram_data[7]  ; VGA_Controller:u1|Cur_Color_G[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 14.881       ; 0.007      ; 0.952      ;
+--------+-------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.204 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.869      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.220 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.853      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.255 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.818      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.276 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.797      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.307 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.762      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.320 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.749      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.332 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.741      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.353 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.720      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.703      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
; 35.388 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.681      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.394      ;
; 0.355 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.511      ;
; 0.364 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.493 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.649      ;
; 0.504 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.660      ;
; 0.517 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.684      ;
; 0.539 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.692      ;
; 0.548 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.704      ;
; 0.552 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.706      ;
; 0.561 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.574 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.727      ;
; 0.583 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.739      ;
; 0.587 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.744      ;
; 0.589 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.741      ;
; 0.596 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.750      ;
; 0.602 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.755      ;
; 0.609 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.764      ;
; 0.618 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.774      ;
; 0.622 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.779      ;
; 0.623 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.779      ;
; 0.624 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.776      ;
; 0.633 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.785      ;
; 0.637 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.790      ;
; 0.644 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.799      ;
; 0.653 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.809      ;
; 0.657 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.814      ;
; 0.658 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.814      ;
; 0.659 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.811      ;
; 0.668 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.821      ;
; 0.671 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.004      ; 0.827      ;
; 0.672 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.825      ;
; 0.679 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.831      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                          ;
+-------+--------------------+--------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; cpu2_sram_data[0]  ; cpu2_sram_data[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu1_access        ; cpu1_access        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_access        ; cpu2_access        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_wait[3]       ; cpu2_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_wait[2]       ; cpu2_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_wait[1]       ; cpu2_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[12] ; cpu2_sram_data[12] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[13] ; cpu2_sram_data[13] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[14] ; cpu2_sram_data[14] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[15] ; cpu2_sram_data[15] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu1_wait[3]       ; cpu1_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu1_wait[0]       ; cpu1_wait[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu1_mwait[3]      ; cpu1_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_mwait[3]      ; cpu2_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[2]  ; cpu2_sram_data[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[3]  ; cpu2_sram_data[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[4]  ; cpu2_sram_data[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu1_wait[1]       ; cpu1_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu1_wait[2]       ; cpu1_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu1_mwait[1]      ; cpu1_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu1_mwait[0]      ; cpu1_mwait[0]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu1_mwait[2]      ; cpu1_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_wait[3]       ; cpu3_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_mwait[2]      ; cpu2_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_mwait[1]      ; cpu2_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mutex[5]           ; mutex[5]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mutex[7]           ; mutex[7]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mutex[2]           ; mutex[2]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mutex[3]           ; mutex[3]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[1]  ; cpu2_sram_data[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_wait[1]       ; cpu3_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_wait[2]       ; cpu3_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mutex[6]           ; mutex[6]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mutex[4]           ; mutex[4]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mutex[1]           ; mutex[1]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mutex[0]           ; mutex[0]           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[10] ; cpu2_sram_data[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[11] ; cpu2_sram_data[11] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[5]  ; cpu2_sram_data[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[6]  ; cpu2_sram_data[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[7]  ; cpu2_sram_data[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[8]  ; cpu2_sram_data[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu2_sram_data[9]  ; cpu2_sram_data[9]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[2]  ; cpu3_sram_data[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_access        ; cpu3_access        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[12] ; cpu3_sram_data[12] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[13] ; cpu3_sram_data[13] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[14] ; cpu3_sram_data[14] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[15] ; cpu3_sram_data[15] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_mwait[3]      ; cpu3_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_mwait[2]      ; cpu3_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_mwait[0]      ; cpu3_mwait[0]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_mwait[1]      ; cpu3_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[3]  ; cpu3_sram_data[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[4]  ; cpu3_sram_data[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[1]  ; cpu3_sram_data[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[5]  ; cpu3_sram_data[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[6]  ; cpu3_sram_data[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[7]  ; cpu3_sram_data[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[10] ; cpu3_sram_data[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[8]  ; cpu3_sram_data[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[9]  ; cpu3_sram_data[9]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu3_sram_data[11] ; cpu3_sram_data[11] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; cpu2_wait[1]       ; cpu2_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.252 ; cpu1_mwait[2]      ; cpu1_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; cpu3_mwait[1]      ; cpu3_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; cpu3_wait[2]       ; cpu3_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; cpu3_mwait[1]      ; cpu3_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; cpu2_wait[3]       ; cpu2_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.258 ; cpu3_wait[3]       ; cpu3_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; cpu3_wait[3]       ; cpu3_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.263 ; cpu1_wait[0]       ; cpu1_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.264 ; cpu2_mwait[0]      ; cpu2_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.416      ;
; 0.265 ; cpu2_wait[3]       ; cpu2_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; cpu2_mwait[0]      ; cpu2_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; cpu2_mwait[0]      ; cpu2_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; cpu1_wait[3]       ; cpu1_wait[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.418      ;
; 0.272 ; cpu1_wait[3]       ; cpu1_wait[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.424      ;
; 0.272 ; cpu1_wait[3]       ; cpu1_wait[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.424      ;
; 0.326 ; sram_data_reg[0]   ; sram_data_reg[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sram_data_reg[2]   ; sram_data_reg[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sram_data_reg[13]  ; sram_data_reg[13]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sram_data_reg[3]   ; sram_data_reg[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.328 ; sram_data_reg[6]   ; sram_data_reg[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; sram_data_reg[15]  ; sram_data_reg[15]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; sram_data_reg[12]  ; sram_data_reg[12]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; sram_data_reg[14]  ; sram_data_reg[14]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; sram_data_reg[4]   ; sram_data_reg[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; sram_data_reg[9]   ; sram_data_reg[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.485      ;
; 0.349 ; cpu1_mwait[1]      ; cpu1_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.501      ;
; 0.363 ; cpu3_mwait[2]      ; cpu3_mwait[0]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.370 ; cpu3_mwait[0]      ; cpu3_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; cpu3_mwait[0]      ; cpu3_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; cpu2_mwait[3]      ; cpu2_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; cpu1_mwait[3]      ; cpu1_mwait[1]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; cpu1_wait[2]       ; cpu1_wait[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; cpu1_mwait[3]      ; cpu1_mwait[0]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; cpu1_mwait[3]      ; cpu1_mwait[2]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; cpu3_mwait[0]      ; cpu3_mwait[3]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; cpu3_wait[3]       ; cpu3_wait[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
+-------+--------------------+--------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                            ;
+-------+-------------------------------------+-------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; minicpu:cpu2|pcout[0]               ; minicpu:cpu2|pcout[0]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|pcout[0]               ; minicpu:cpu1|pcout[0]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|pcout[2]               ; minicpu:cpu1|pcout[2]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|pcout[4]               ; minicpu:cpu1|pcout[4]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|pcout[6]               ; minicpu:cpu1|pcout[6]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|pcout[8]               ; minicpu:cpu1|pcout[8]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|pcout[10]              ; minicpu:cpu1|pcout[10]              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~252 ; minicpu:cpu1|stackm:stackm0|mem~252 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~180 ; minicpu:cpu1|stackm:stackm0|mem~180 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~270 ; minicpu:cpu1|stackm:stackm0|mem~270 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~234 ; minicpu:cpu1|stackm:stackm0|mem~234 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu2|pcout[2]               ; minicpu:cpu2|pcout[2]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu2|pcout[4]               ; minicpu:cpu2|pcout[4]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu2|pcout[6]               ; minicpu:cpu2|pcout[6]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu2|pcout[8]               ; minicpu:cpu2|pcout[8]               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~216 ; minicpu:cpu1|stackm:stackm0|mem~216 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~144 ; minicpu:cpu1|stackm:stackm0|mem~144 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~90  ; minicpu:cpu1|stackm:stackm0|mem~90  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~126 ; minicpu:cpu1|stackm:stackm0|mem~126 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~72  ; minicpu:cpu1|stackm:stackm0|mem~72  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~108 ; minicpu:cpu1|stackm:stackm0|mem~108 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~162 ; minicpu:cpu1|stackm:stackm0|mem~162 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~198 ; minicpu:cpu1|stackm:stackm0|mem~198 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~181 ; minicpu:cpu1|stackm:stackm0|mem~181 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~253 ; minicpu:cpu1|stackm:stackm0|mem~253 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~271 ; minicpu:cpu1|stackm:stackm0|mem~271 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~199 ; minicpu:cpu1|stackm:stackm0|mem~199 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~272 ; minicpu:cpu1|stackm:stackm0|mem~272 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~128 ; minicpu:cpu1|stackm:stackm0|mem~128 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~254 ; minicpu:cpu1|stackm:stackm0|mem~254 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~110 ; minicpu:cpu1|stackm:stackm0|mem~110 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~273 ; minicpu:cpu1|stackm:stackm0|mem~273 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~237 ; minicpu:cpu1|stackm:stackm0|mem~237 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~219 ; minicpu:cpu1|stackm:stackm0|mem~219 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~255 ; minicpu:cpu1|stackm:stackm0|mem~255 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~130 ; minicpu:cpu1|stackm:stackm0|mem~130 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~274 ; minicpu:cpu1|stackm:stackm0|mem~274 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~256 ; minicpu:cpu1|stackm:stackm0|mem~256 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~184 ; minicpu:cpu1|stackm:stackm0|mem~184 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~239 ; minicpu:cpu1|stackm:stackm0|mem~239 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~275 ; minicpu:cpu1|stackm:stackm0|mem~275 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~113 ; minicpu:cpu1|stackm:stackm0|mem~113 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~257 ; minicpu:cpu1|stackm:stackm0|mem~257 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~258 ; minicpu:cpu1|stackm:stackm0|mem~258 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~222 ; minicpu:cpu1|stackm:stackm0|mem~222 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~240 ; minicpu:cpu1|stackm:stackm0|mem~240 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~276 ; minicpu:cpu1|stackm:stackm0|mem~276 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~259 ; minicpu:cpu1|stackm:stackm0|mem~259 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~187 ; minicpu:cpu1|stackm:stackm0|mem~187 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~133 ; minicpu:cpu1|stackm:stackm0|mem~133 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~277 ; minicpu:cpu1|stackm:stackm0|mem~277 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~242 ; minicpu:cpu1|stackm:stackm0|mem~242 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~278 ; minicpu:cpu1|stackm:stackm0|mem~278 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~116 ; minicpu:cpu1|stackm:stackm0|mem~116 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~260 ; minicpu:cpu1|stackm:stackm0|mem~260 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~279 ; minicpu:cpu1|stackm:stackm0|mem~279 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~243 ; minicpu:cpu1|stackm:stackm0|mem~243 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~261 ; minicpu:cpu1|stackm:stackm0|mem~261 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~225 ; minicpu:cpu1|stackm:stackm0|mem~225 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~190 ; minicpu:cpu1|stackm:stackm0|mem~190 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~262 ; minicpu:cpu1|stackm:stackm0|mem~262 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~136 ; minicpu:cpu1|stackm:stackm0|mem~136 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~280 ; minicpu:cpu1|stackm:stackm0|mem~280 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~281 ; minicpu:cpu1|stackm:stackm0|mem~281 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~245 ; minicpu:cpu1|stackm:stackm0|mem~245 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~263 ; minicpu:cpu1|stackm:stackm0|mem~263 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~119 ; minicpu:cpu1|stackm:stackm0|mem~119 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~183 ; minicpu:cpu1|stackm:stackm0|mem~183 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~131 ; minicpu:cpu1|stackm:stackm0|mem~131 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~221 ; minicpu:cpu1|stackm:stackm0|mem~221 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~223 ; minicpu:cpu1|stackm:stackm0|mem~223 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~151 ; minicpu:cpu1|stackm:stackm0|mem~151 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~115 ; minicpu:cpu1|stackm:stackm0|mem~115 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~117 ; minicpu:cpu1|stackm:stackm0|mem~117 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~81  ; minicpu:cpu1|stackm:stackm0|mem~81  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~227 ; minicpu:cpu1|stackm:stackm0|mem~227 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~191 ; minicpu:cpu1|stackm:stackm0|mem~191 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~155 ; minicpu:cpu1|stackm:stackm0|mem~155 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu2|stackm:stackm0|mem~252 ; minicpu:cpu2|stackm:stackm0|mem~252 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu2|stackm:stackm0|mem~180 ; minicpu:cpu2|stackm:stackm0|mem~180 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu2|stackm:stackm0|mem~234 ; minicpu:cpu2|stackm:stackm0|mem~234 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu2|stackm:stackm0|mem~270 ; minicpu:cpu2|stackm:stackm0|mem~270 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu2|stackm:stackm0|mem~198 ; minicpu:cpu2|stackm:stackm0|mem~198 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~54  ; minicpu:cpu1|stackm:stackm0|mem~54  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~18  ; minicpu:cpu1|stackm:stackm0|mem~18  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~36  ; minicpu:cpu1|stackm:stackm0|mem~36  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~0   ; minicpu:cpu1|stackm:stackm0|mem~0   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~218 ; minicpu:cpu1|stackm:stackm0|mem~218 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~236 ; minicpu:cpu1|stackm:stackm0|mem~236 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~145 ; minicpu:cpu1|stackm:stackm0|mem~145 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~217 ; minicpu:cpu1|stackm:stackm0|mem~217 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~235 ; minicpu:cpu1|stackm:stackm0|mem~235 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~163 ; minicpu:cpu1|stackm:stackm0|mem~163 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~37  ; minicpu:cpu1|stackm:stackm0|mem~37  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~109 ; minicpu:cpu1|stackm:stackm0|mem~109 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~127 ; minicpu:cpu1|stackm:stackm0|mem~127 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~55  ; minicpu:cpu1|stackm:stackm0|mem~55  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~92  ; minicpu:cpu1|stackm:stackm0|mem~92  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~182 ; minicpu:cpu1|stackm:stackm0|mem~182 ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minicpu:cpu1|stackm:stackm0|mem~38  ; minicpu:cpu1|stackm:stackm0|mem~38  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[2]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u1|oVGA_V_SYNC ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.398      ;
; 0.258 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.410      ;
; 0.329 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|oCoord_Y[0] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.481      ;
; 0.358 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[0]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.386 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.539      ;
; 0.392 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|oCoord_Y[1] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.545      ;
; 0.421 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|oCoord_X[0] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.584      ;
; 0.422 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.585      ;
; 0.424 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|oCoord_X[1] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.587      ;
; 0.441 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.593      ;
; 0.445 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|oCoord_Y[4] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.597      ;
; 0.452 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|oCoord_Y[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.604      ;
; 0.457 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|oCoord_Y[5] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|oCoord_Y[6] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.610      ;
; 0.458 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|oCoord_Y[7] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|oCoord_Y[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.611      ;
; 0.489 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|oCoord_X[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.652      ;
; 0.493 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.667      ;
; 0.526 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.707      ;
; 0.544 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.550 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.720      ;
; 0.557 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 0.719      ;
; 0.559 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|oCoord_X[5] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.722      ;
; 0.559 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.722      ;
; 0.561 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|oCoord_X[4] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.724      ;
; 0.561 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|oCoord_Y[8] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.714      ;
; 0.566 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.721      ;
; 0.578 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|oCoord_Y[5] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.735      ;
; 0.586 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.738      ;
; 0.588 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|oCoord_X[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.751      ;
; 0.589 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.741      ;
; 0.596 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|oCoord_Y[7] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|oCoord_Y[8] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|oCoord_Y[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|oCoord_Y[6] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.749      ;
; 0.600 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|oCoord_Y[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.752      ;
; 0.609 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.761      ;
; 0.613 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.765      ;
; 0.616 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.618 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|oCoord_Y[6] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.770      ;
; 0.621 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.773      ;
; 0.624 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.776      ;
; 0.631 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|oCoord_Y[8] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.783      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[2]'                                                                                                     ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.615     ; 0.947      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.116 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.604     ; 0.957      ;
; 0.139 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.932      ;
; 0.139 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.932      ;
; 0.139 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.932      ;
; 0.139 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.932      ;
; 0.139 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.932      ;
; 0.139 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.932      ;
; 0.231 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.840      ;
; 0.231 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.840      ;
; 0.231 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.840      ;
; 0.231 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.840      ;
; 0.231 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.840      ;
; 0.231 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.606     ; 0.840      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.237 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.824      ;
; 0.321 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.740      ;
; 0.321 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.740      ;
; 0.321 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.740      ;
; 0.321 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.740      ;
; 0.321 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.740      ;
; 0.321 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.740      ;
; 0.321 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.740      ;
; 0.321 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.740      ;
; 0.321 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; 2.645        ; -1.616     ; 0.740      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[2]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.211 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.740      ;
; 2.211 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.740      ;
; 2.211 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.740      ;
; 2.211 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.740      ;
; 2.211 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.740      ;
; 2.211 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.740      ;
; 2.211 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.740      ;
; 2.211 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.740      ;
; 2.211 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.740      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.295 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.616     ; 0.824      ;
; 2.301 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.840      ;
; 2.301 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.840      ;
; 2.301 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.840      ;
; 2.301 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.840      ;
; 2.301 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.840      ;
; 2.301 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.840      ;
; 2.393 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.932      ;
; 2.393 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.932      ;
; 2.393 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.932      ;
; 2.393 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.932      ;
; 2.393 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.932      ;
; 2.393 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.606     ; 0.932      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.416 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.604     ; 0.957      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
; 2.417 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[4] ; CLOCK_27     ; p1|altpll_component|pll|clk[2] ; -0.007       ; -1.615     ; 0.947      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10~portb_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~porta_we_reg        ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11~portb_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_address_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~porta_we_reg        ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~portb_address_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~portb_address_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~portb_address_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12~portb_address_reg11 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------+
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; Coord_x_0          ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_access        ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_mwait[0]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_mwait[1]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_mwait[2]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_mwait[3]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[0]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[10] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[11] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[12] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[13] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[14] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[15] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[1]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[2]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[3]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[4]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[5]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[6]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[7]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[8]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_sram_data[9]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_wait[0]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_wait[1]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_wait[2]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu1_wait[3]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_access        ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_mwait[0]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_mwait[1]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_mwait[2]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_mwait[3]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[0]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[10] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[11] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[12] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[13] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[14] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[15] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[1]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[2]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[3]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[4]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[5]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[6]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[7]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[8]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_sram_data[9]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_wait[0]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_wait[1]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_wait[2]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu2_wait[3]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_access        ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_mwait[0]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_mwait[1]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_mwait[2]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_mwait[3]      ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[0]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[10] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[11] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[12] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[13] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[14] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[15] ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[1]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[2]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[3]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[4]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[5]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[6]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[7]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[8]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_sram_data[9]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_wait[0]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_wait[1]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_wait[2]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; cpu3_wait[3]       ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[0]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[1]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[2]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[3]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[4]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[5]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[6]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; mutex[7]           ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[0]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[10]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[11]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[12]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[13]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[14]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[15]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[16]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[17]  ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[1]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[2]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[3]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[4]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[5]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[6]   ;
; 8.920 ; 9.920        ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; sram_addr_reg[7]   ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[0]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[10]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[11]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[12]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[13]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[14]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[15]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[16]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[17]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[18]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[19]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[1]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[2]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[3]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[4]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[5]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[6]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[7]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[8]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[9]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset_Delay:r0|oRESET            ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[0]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[10]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[11]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[12]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[13]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[14]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[15]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[16]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[17]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[18]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[19]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[1]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[2]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[3]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[4]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[5]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[6]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[7]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[8]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|Cont[9]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset_Delay:r0|oRESET            ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[0]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[10]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[11]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[12]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[13]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[14]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[15]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[16]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[17]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[18]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[19]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[1]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[2]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[3]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[4]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[5]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[6]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[7]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[8]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|Cont[9]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; r0|oRESET|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[0]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[10]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[11]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[12]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[13]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[14]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[15]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[16]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[17]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[18]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[19]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[1]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[2]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[3]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[4]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[5]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[6]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[7]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[8]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|Cont[9]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; r0|oRESET|clk                    ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[4] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[4] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[5] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[5] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[4] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[4] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[5] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[5] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_G[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[4] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[4] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[5] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[5] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|V_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[0]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[0]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[1]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[1]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[2]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[2]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[3]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[3]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[4]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[4]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[5]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[5]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[6]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[6]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[7]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[7]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[8]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[8]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[9]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_X[9]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_Y[0]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_Y[0]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 0.916  ; 0.916  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; 0.916  ; 0.916  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; -0.176 ; -0.176 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; -0.602 ; -0.602 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; -0.607 ; -0.607 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; -0.665 ; -0.665 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; -0.662 ; -0.662 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -0.754 ; -0.754 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -0.382 ; -0.382 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -0.448 ; -0.448 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -0.527 ; -0.527 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -0.664 ; -0.664 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -0.337 ; -0.337 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; -0.686 ; -0.686 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; -0.503 ; -0.503 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; -0.425 ; -0.425 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; -0.176 ; -0.176 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; -0.551 ; -0.551 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; -0.600 ; -0.600 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_27   ; 6.644  ; 6.644  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; 3.994  ; 3.994  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; 4.269  ; 4.269  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; 3.917  ; 3.917  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; 4.029  ; 4.029  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; 4.125  ; 4.125  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; 3.984  ; 3.984  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; 3.729  ; 3.729  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[7]       ; CLOCK_27   ; 4.027  ; 4.027  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; 4.138  ; 4.138  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; 4.348  ; 4.348  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; 3.819  ; 3.819  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; 3.816  ; 3.816  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[12]      ; CLOCK_27   ; 3.288  ; 3.288  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; 6.326  ; 6.326  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; 6.218  ; 6.218  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; 6.644  ; 6.644  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; 6.252  ; 6.252  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; 6.101  ; 6.101  ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 0.772  ; 0.772  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; 0.772  ; 0.772  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 1.068  ; 1.068  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 1.068  ; 1.068  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 0.830  ; 0.830  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 0.883  ; 0.883  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 0.840  ; 0.840  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 0.912  ; 0.912  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 0.801  ; 0.801  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 1.040  ; 1.040  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 0.776  ; 0.776  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 0.924  ; 0.924  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 0.946  ; 0.946  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 1.055  ; 1.055  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 0.887  ; 0.887  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 0.908  ; 0.908  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 1.003  ; 1.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 0.941  ; 0.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 0.986  ; 0.986  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_27   ; -1.722 ; -1.722 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; -2.372 ; -2.372 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; -2.024 ; -2.024 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; -1.783 ; -1.783 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; -1.765 ; -1.765 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; -2.043 ; -2.043 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; -2.292 ; -2.292 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; -2.394 ; -2.394 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[7]       ; CLOCK_27   ; -2.001 ; -2.001 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; -1.769 ; -1.769 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; -2.171 ; -2.171 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; -2.390 ; -2.390 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; -2.325 ; -2.325 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[12]      ; CLOCK_27   ; -1.722 ; -1.722 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; -4.057 ; -4.057 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; -4.686 ; -4.686 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; -4.994 ; -4.994 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; -4.395 ; -4.395 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; -4.174 ; -4.174 ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+----------------+------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+------------+-------+-------+------------+--------------------------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 8.934 ; 8.934 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 8.246 ; 8.246 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 8.477 ; 8.477 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 7.923 ; 7.923 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 8.505 ; 8.505 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 8.265 ; 8.265 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 8.934 ; 8.934 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 8.286 ; 8.286 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 8.423 ; 8.423 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 8.270 ; 8.270 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 8.842 ; 8.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 8.393 ; 8.393 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 7.795 ; 7.795 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 7.976 ; 7.976 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 7.943 ; 7.943 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 7.564 ; 7.564 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 8.174 ; 8.174 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 8.141 ; 8.141 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 8.127 ; 8.127 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 8.533 ; 8.533 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 8.018 ; 8.018 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 8.159 ; 8.159 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 7.885 ; 7.885 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 8.447 ; 8.447 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 7.886 ; 7.886 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 7.952 ; 7.952 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 8.159 ; 8.159 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 8.068 ; 8.068 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 7.916 ; 7.916 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 7.942 ; 7.942 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 8.533 ; 8.533 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 7.854 ; 7.854 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 7.892 ; 7.892 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 7.935 ; 7.935 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 7.796 ; 7.796 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 7.586 ; 7.586 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_27   ; 8.337 ; 8.337 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_27   ; 8.395 ; 8.395 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 8.251 ; 8.251 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]        ; CLOCK_27   ; 5.320 ; 5.320 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 5.225 ; 5.225 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 4.736 ; 4.736 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 4.775 ; 4.775 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 4.810 ; 4.810 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 5.017 ; 5.017 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 4.931 ; 4.931 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 4.933 ; 4.933 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 4.842 ; 4.842 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 4.728 ; 4.728 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 4.706 ; 4.706 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 4.833 ; 4.833 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 4.889 ; 4.889 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 4.933 ; 4.933 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 4.976 ; 4.976 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 5.192 ; 5.192 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 5.203 ; 5.203 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; CLOCK_27   ; 5.273 ; 5.273 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; CLOCK_27   ; 5.320 ; 5.320 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 4.318 ; 4.318 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_27   ; 4.287 ; 4.287 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_27   ; 4.287 ; 4.287 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_27   ; 4.265 ; 4.265 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_27   ; 4.255 ; 4.255 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_27   ; 4.318 ; 4.318 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_27   ; 4.185 ; 4.185 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_27   ; 4.064 ; 4.064 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_27   ; 4.014 ; 4.014 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_27   ; 4.041 ; 4.041 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_27   ; 4.040 ; 4.040 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_27   ; 3.456 ; 3.456 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ; 1.432 ;       ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_27   ; 4.427 ; 4.427 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_27   ; 4.427 ; 4.427 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_27   ; 4.427 ; 4.427 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_27   ; 4.355 ; 4.355 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_27   ; 4.355 ; 4.355 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_27   ; 4.365 ; 4.365 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_27   ; 4.358 ; 4.358 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_27   ; 4.184 ; 4.184 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_27   ; 4.259 ; 4.259 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_27   ; 4.270 ; 4.270 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_27   ; 4.308 ; 4.308 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_27   ; 3.145 ; 3.145 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_27   ; 4.588 ; 4.588 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_27   ; 4.505 ; 4.505 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_27   ; 4.485 ; 4.485 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_27   ; 4.485 ; 4.485 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_27   ; 4.588 ; 4.588 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_27   ; 4.588 ; 4.588 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_27   ; 4.384 ; 4.384 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_27   ; 4.398 ; 4.398 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_27   ; 4.420 ; 4.420 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_27   ; 4.328 ; 4.328 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_27   ; 4.398 ; 4.398 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_27   ; 3.018 ; 3.018 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;       ; 1.432 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+----------------+------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+------------+-------+-------+------------+--------------------------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 7.564 ; 7.564 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 8.246 ; 8.246 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 8.477 ; 8.477 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 7.923 ; 7.923 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 8.505 ; 8.505 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 8.265 ; 8.265 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 8.934 ; 8.934 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 8.286 ; 8.286 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 8.423 ; 8.423 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 8.270 ; 8.270 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 8.842 ; 8.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 8.393 ; 8.393 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 7.795 ; 7.795 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 7.976 ; 7.976 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 7.943 ; 7.943 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 7.564 ; 7.564 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 8.174 ; 8.174 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 8.141 ; 8.141 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 8.127 ; 8.127 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 7.586 ; 7.586 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 8.018 ; 8.018 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 8.159 ; 8.159 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 7.885 ; 7.885 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 8.447 ; 8.447 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 7.886 ; 7.886 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 7.952 ; 7.952 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 8.159 ; 8.159 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 8.068 ; 8.068 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 7.916 ; 7.916 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 7.942 ; 7.942 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 8.533 ; 8.533 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 7.854 ; 7.854 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 7.892 ; 7.892 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 7.935 ; 7.935 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 7.796 ; 7.796 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 7.586 ; 7.586 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_27   ; 8.337 ; 8.337 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_27   ; 8.395 ; 8.395 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 8.251 ; 8.251 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]        ; CLOCK_27   ; 2.553 ; 2.553 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 3.891 ; 3.891 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 3.398 ; 3.398 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 3.178 ; 3.178 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 2.973 ; 2.973 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 3.131 ; 3.131 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 3.148 ; 3.148 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 2.967 ; 2.967 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 2.839 ; 2.839 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 2.677 ; 2.677 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 2.553 ; 2.553 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 2.645 ; 2.645 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 2.667 ; 2.667 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 2.814 ; 2.814 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 2.857 ; 2.857 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 2.823 ; 2.823 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 2.939 ; 2.939 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; CLOCK_27   ; 3.009 ; 3.009 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; CLOCK_27   ; 3.020 ; 3.020 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 2.676 ; 2.676 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_27   ; 2.786 ; 2.786 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_27   ; 2.786 ; 2.786 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_27   ; 2.764 ; 2.764 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_27   ; 2.754 ; 2.754 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_27   ; 2.817 ; 2.817 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_27   ; 2.676 ; 2.676 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_27   ; 2.744 ; 2.744 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_27   ; 2.755 ; 2.755 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_27   ; 2.730 ; 2.730 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_27   ; 2.745 ; 2.745 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_27   ; 3.373 ; 3.373 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ; 1.432 ;       ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_27   ; 2.764 ; 2.764 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_27   ; 3.116 ; 3.116 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_27   ; 3.116 ; 3.116 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_27   ; 3.044 ; 3.044 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_27   ; 3.044 ; 3.044 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_27   ; 3.054 ; 3.054 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_27   ; 3.101 ; 3.101 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_27   ; 2.885 ; 2.885 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_27   ; 3.098 ; 3.098 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_27   ; 2.764 ; 2.764 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_27   ; 2.922 ; 2.922 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_27   ; 3.145 ; 3.145 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_27   ; 2.887 ; 2.887 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_27   ; 3.310 ; 3.310 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_27   ; 3.290 ; 3.290 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_27   ; 3.290 ; 3.290 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_27   ; 3.393 ; 3.393 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_27   ; 3.393 ; 3.393 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_27   ; 3.159 ; 3.159 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_27   ; 3.083 ; 3.083 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_27   ; 2.989 ; 2.989 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_27   ; 3.136 ; 3.136 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_27   ; 2.887 ; 2.887 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_27   ; 3.018 ; 3.018 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;       ; 1.432 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 5.025 ;    ;    ; 5.025 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 5.025 ;    ;    ; 5.025 ;
+-------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 7.875 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 8.043 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 8.053 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 8.034 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 8.014 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 7.875 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 7.875 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 7.875 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 7.975 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 8.025 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 8.025 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 8.130 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 8.130 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 8.120 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 8.120 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 8.115 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 8.115 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 7.875 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 8.043 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 8.053 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 8.034 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 8.014 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 7.875 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 7.875 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 7.875 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 7.975 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 8.025 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 8.025 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 8.130 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 8.130 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 8.120 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 8.120 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 8.115 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 8.115 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 7.875     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 8.043     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 8.053     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 8.034     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 8.014     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 7.875     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 7.875     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 7.875     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 7.975     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 8.025     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 8.025     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 8.130     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 8.130     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 8.120     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 8.120     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 8.115     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 8.115     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 7.875     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 8.043     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 8.053     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 8.034     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 8.014     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 7.875     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 7.875     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 7.875     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 7.975     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 8.025     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 8.025     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 8.130     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 8.130     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 8.120     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 8.120     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 8.115     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 8.115     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Clock                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -0.110 ; 0.215 ; -1.498   ; 2.211   ; 7.793               ;
;  CLOCK_27                       ; 33.113 ; 0.215 ; N/A      ; N/A     ; 17.518              ;
;  p1|altpll_component|pll|clk[0] ; -0.110 ; 0.215 ; N/A      ; N/A     ; 8.920               ;
;  p1|altpll_component|pll|clk[1] ; 2.049  ; 0.215 ; N/A      ; N/A     ; 7.793               ;
;  p1|altpll_component|pll|clk[2] ; 11.075 ; 0.215 ; -1.498   ; 2.211   ; 18.841              ;
; Design-wide TNS                 ; -0.376 ; 0.0   ; -77.724  ; 0.0     ; 0.0                 ;
;  CLOCK_27                       ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|pll|clk[0] ; -0.376 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|pll|clk[2] ; 0.000  ; 0.000 ; -77.724  ; 0.000   ; 0.000               ;
+---------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 5.698  ; 5.698  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; 5.698  ; 5.698  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 3.481  ; 3.481  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 2.521  ; 2.521  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 2.468  ; 2.468  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 2.362  ; 2.362  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 2.378  ; 2.378  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 2.285  ; 2.285  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 2.994  ; 2.994  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 2.980  ; 2.980  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.685  ; 2.685  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.465  ; 2.465  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 3.021  ; 3.021  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.359  ; 2.359  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.622  ; 2.622  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.916  ; 2.916  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 3.481  ; 3.481  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.728  ; 2.728  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.569  ; 2.569  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; 8.265  ; 8.265  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; 8.855  ; 8.855  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; 8.068  ; 8.068  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; 8.165  ; 8.165  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; 8.219  ; 8.219  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; 8.074  ; 8.074  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; 7.801  ; 7.801  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[7]       ; CLOCK_27   ; 8.155  ; 8.155  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; 8.523  ; 8.523  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; 8.745  ; 8.745  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; 7.916  ; 7.916  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; 7.981  ; 7.981  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[12]      ; CLOCK_27   ; 6.735  ; 6.735  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; 11.921 ; 11.921 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; 11.352 ; 11.352 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; 12.456 ; 12.456 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; 11.791 ; 11.791 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; 11.587 ; 11.587 ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 0.772  ; 0.772  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; 0.772  ; 0.772  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 1.068  ; 1.068  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 1.068  ; 1.068  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 0.830  ; 0.830  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 0.883  ; 0.883  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 0.840  ; 0.840  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 0.912  ; 0.912  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 0.801  ; 0.801  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 1.040  ; 1.040  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 0.776  ; 0.776  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 0.924  ; 0.924  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 0.946  ; 0.946  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 1.055  ; 1.055  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 0.887  ; 0.887  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 0.908  ; 0.908  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 1.003  ; 1.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 0.941  ; 0.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 0.986  ; 0.986  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_27   ; -1.722 ; -1.722 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; -2.372 ; -2.372 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; -2.024 ; -2.024 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; -1.783 ; -1.783 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; -1.765 ; -1.765 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; -2.043 ; -2.043 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; -2.292 ; -2.292 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; -2.394 ; -2.394 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[7]       ; CLOCK_27   ; -2.001 ; -2.001 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; -1.769 ; -1.769 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; -2.171 ; -2.171 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; -2.390 ; -2.390 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; -2.325 ; -2.325 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[12]      ; CLOCK_27   ; -1.722 ; -1.722 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; -4.057 ; -4.057 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; -4.686 ; -4.686 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; -4.994 ; -4.994 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; -4.395 ; -4.395 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; -4.174 ; -4.174 ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 12.732 ; 12.732 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 11.370 ; 11.370 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 11.842 ; 11.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 10.681 ; 10.681 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 11.881 ; 11.881 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 11.627 ; 11.627 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 12.732 ; 12.732 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 11.572 ; 11.572 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 11.597 ; 11.597 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 11.593 ; 11.593 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 12.535 ; 12.535 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 11.813 ; 11.813 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 10.478 ; 10.478 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 10.896 ; 10.896 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 10.854 ; 10.854 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 10.055 ; 10.055 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 11.506 ; 11.506 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 11.314 ; 11.314 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 11.362 ; 11.362 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 11.914 ; 11.914 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 11.050 ; 11.050 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 11.390 ; 11.390 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 10.650 ; 10.650 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 11.822 ; 11.822 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 10.847 ; 10.847 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 10.866 ; 10.866 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 11.422 ; 11.422 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 11.198 ; 11.198 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 10.797 ; 10.797 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 10.909 ; 10.909 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 11.914 ; 11.914 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 10.701 ; 10.701 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 10.849 ; 10.849 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 10.913 ; 10.913 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 10.560 ; 10.560 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 10.151 ; 10.151 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_27   ; 11.605 ; 11.605 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_27   ; 11.832 ; 11.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 11.614 ; 11.614 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]        ; CLOCK_27   ; 11.251 ; 11.251 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 10.592 ; 10.592 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 9.845  ; 9.845  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 10.109 ; 10.109 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 10.182 ; 10.182 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 10.644 ; 10.644 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 10.397 ; 10.397 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 10.409 ; 10.409 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 10.207 ; 10.207 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 10.067 ; 10.067 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 9.972  ; 9.972  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 10.243 ; 10.243 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 10.352 ; 10.352 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 10.428 ; 10.428 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 10.512 ; 10.512 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 11.008 ; 11.008 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 11.042 ; 11.042 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; CLOCK_27   ; 11.162 ; 11.162 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; CLOCK_27   ; 11.251 ; 11.251 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 9.073  ; 9.073  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_27   ; 9.047  ; 9.047  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_27   ; 9.047  ; 9.047  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_27   ; 9.019  ; 9.019  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_27   ; 9.009  ; 9.009  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_27   ; 9.073  ; 9.073  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_27   ; 8.791  ; 8.791  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_27   ; 8.515  ; 8.515  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_27   ; 8.384  ; 8.384  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_27   ; 8.452  ; 8.452  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_27   ; 8.455  ; 8.455  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_27   ; 7.040  ; 7.040  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ; 2.885  ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_27   ; 9.249  ; 9.249  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_27   ; 9.249  ; 9.249  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_27   ; 9.249  ; 9.249  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_27   ; 9.094  ; 9.094  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_27   ; 9.094  ; 9.094  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_27   ; 9.104  ; 9.104  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_27   ; 9.141  ; 9.141  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_27   ; 8.827  ; 8.827  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_27   ; 8.926  ; 8.926  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_27   ; 9.000  ; 9.000  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_27   ; 9.099  ; 9.099  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_27   ; 6.344  ; 6.344  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_27   ; 9.695  ; 9.695  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_27   ; 9.488  ; 9.488  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_27   ; 9.468  ; 9.468  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_27   ; 9.468  ; 9.468  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_27   ; 9.695  ; 9.695  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_27   ; 9.695  ; 9.695  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_27   ; 9.210  ; 9.210  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_27   ; 9.270  ; 9.270  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_27   ; 9.308  ; 9.308  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_27   ; 9.171  ; 9.171  ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_27   ; 9.269  ; 9.269  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_27   ; 6.087  ; 6.087  ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;        ; 2.885  ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+----------------+------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+------------+-------+-------+------------+--------------------------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 7.564 ; 7.564 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 8.246 ; 8.246 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 8.477 ; 8.477 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 7.923 ; 7.923 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 8.505 ; 8.505 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 8.265 ; 8.265 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 8.934 ; 8.934 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 8.286 ; 8.286 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 8.423 ; 8.423 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 8.270 ; 8.270 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 8.842 ; 8.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 8.393 ; 8.393 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 7.795 ; 7.795 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 7.976 ; 7.976 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 7.943 ; 7.943 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 7.564 ; 7.564 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 8.174 ; 8.174 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 8.141 ; 8.141 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 8.127 ; 8.127 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 7.586 ; 7.586 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 8.018 ; 8.018 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 8.159 ; 8.159 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 7.885 ; 7.885 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 8.447 ; 8.447 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 7.886 ; 7.886 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 7.952 ; 7.952 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 8.159 ; 8.159 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 8.068 ; 8.068 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 7.916 ; 7.916 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 7.942 ; 7.942 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 8.533 ; 8.533 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 7.854 ; 7.854 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 7.892 ; 7.892 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 7.935 ; 7.935 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 7.796 ; 7.796 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 7.586 ; 7.586 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_27   ; 8.337 ; 8.337 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_27   ; 8.395 ; 8.395 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 8.251 ; 8.251 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]        ; CLOCK_27   ; 2.553 ; 2.553 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 3.891 ; 3.891 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 3.398 ; 3.398 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 3.178 ; 3.178 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 2.973 ; 2.973 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 3.131 ; 3.131 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 3.148 ; 3.148 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 2.967 ; 2.967 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 2.839 ; 2.839 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 2.677 ; 2.677 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 2.553 ; 2.553 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 2.645 ; 2.645 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 2.667 ; 2.667 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 2.814 ; 2.814 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 2.857 ; 2.857 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 2.823 ; 2.823 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 2.939 ; 2.939 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; CLOCK_27   ; 3.009 ; 3.009 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; CLOCK_27   ; 3.020 ; 3.020 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 2.676 ; 2.676 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_27   ; 2.786 ; 2.786 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_27   ; 2.786 ; 2.786 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_27   ; 2.764 ; 2.764 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_27   ; 2.754 ; 2.754 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_27   ; 2.817 ; 2.817 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_27   ; 2.676 ; 2.676 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_27   ; 2.744 ; 2.744 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_27   ; 2.755 ; 2.755 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_27   ; 2.730 ; 2.730 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_27   ; 2.745 ; 2.745 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_27   ; 3.373 ; 3.373 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ; 1.432 ;       ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_27   ; 2.764 ; 2.764 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_27   ; 3.116 ; 3.116 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_27   ; 3.116 ; 3.116 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_27   ; 3.044 ; 3.044 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_27   ; 3.044 ; 3.044 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_27   ; 3.054 ; 3.054 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_27   ; 3.101 ; 3.101 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_27   ; 2.885 ; 2.885 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_27   ; 3.098 ; 3.098 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_27   ; 2.764 ; 2.764 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_27   ; 2.922 ; 2.922 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_27   ; 3.145 ; 3.145 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_27   ; 2.887 ; 2.887 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_27   ; 3.310 ; 3.310 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_27   ; 3.290 ; 3.290 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_27   ; 3.290 ; 3.290 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_27   ; 3.393 ; 3.393 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_27   ; 3.393 ; 3.393 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_27   ; 3.159 ; 3.159 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_27   ; 3.083 ; 3.083 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_27   ; 2.989 ; 2.989 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_27   ; 3.136 ; 3.136 ; Rise       ; p1|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_27   ; 2.887 ; 2.887 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_27   ; 3.018 ; 3.018 ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;       ; 1.432 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 8.809 ;    ;    ; 8.809 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AUD_DACLRCK ; AUD_ADCLRCK ; 5.025 ;    ;    ; 5.025 ;
+-------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_27                       ; CLOCK_27                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 2713     ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 1749     ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 219      ; 182      ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 1583     ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 84116611 ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 189      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 935      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_27                       ; CLOCK_27                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 2713     ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[0] ; 1749     ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 219      ; 182      ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[1] ; 1583     ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 84116611 ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 189      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 935      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_27   ; p1|altpll_component|pll|clk[2] ; 59       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_27   ; p1|altpll_component|pll|clk[2] ; 59       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 36    ; 36   ;
; Unconstrained Input Port Paths  ; 1850  ; 1850 ;
; Unconstrained Output Ports      ; 90    ; 90   ;
; Unconstrained Output Port Paths ; 1172  ; 1172 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Thu Jan 31 13:55:26 2013
Info: Command: quartus_sta VGA_m4k -c DE2_TOP
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Critical Warning: Synopsys Design Constraints File file not found: 'DE2_TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info: create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 28 -phase 90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 28 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
    Info: create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.110
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.110        -0.376 p1|altpll_component|pll|clk[0] 
    Info:     2.049         0.000 p1|altpll_component|pll|clk[1] 
    Info:    11.075         0.000 p1|altpll_component|pll|clk[2] 
    Info:    33.113         0.000 CLOCK_27 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 CLOCK_27 
    Info:     0.391         0.000 p1|altpll_component|pll|clk[0] 
    Info:     0.391         0.000 p1|altpll_component|pll|clk[1] 
    Info:     0.391         0.000 p1|altpll_component|pll|clk[2] 
Info: Worst-case recovery slack is -1.498
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.498       -77.724 p1|altpll_component|pll|clk[2] 
Info: Worst-case removal slack is 3.454
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.454         0.000 p1|altpll_component|pll|clk[2] 
Info: Worst-case minimum pulse width slack is 7.793
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.793         0.000 p1|altpll_component|pll|clk[1] 
    Info:     8.920         0.000 p1|altpll_component|pll|clk[0] 
    Info:    17.518         0.000 CLOCK_27 
    Info:    18.841         0.000 p1|altpll_component|pll|clk[2] 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 377 output pins without output pin load capacitance assignment
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 2.647
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.647         0.000 p1|altpll_component|pll|clk[0] 
    Info:    11.588         0.000 p1|altpll_component|pll|clk[1] 
    Info:    13.134         0.000 p1|altpll_component|pll|clk[2] 
    Info:    35.204         0.000 CLOCK_27 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 CLOCK_27 
    Info:     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info:     0.215         0.000 p1|altpll_component|pll|clk[1] 
    Info:     0.215         0.000 p1|altpll_component|pll|clk[2] 
Info: Worst-case recovery slack is 0.115
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.115         0.000 p1|altpll_component|pll|clk[2] 
Info: Worst-case removal slack is 2.211
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.211         0.000 p1|altpll_component|pll|clk[2] 
Info: Worst-case minimum pulse width slack is 7.793
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.793         0.000 p1|altpll_component|pll|clk[1] 
    Info:     8.920         0.000 p1|altpll_component|pll|clk[0] 
    Info:    17.518         0.000 CLOCK_27 
    Info:    18.841         0.000 p1|altpll_component|pll|clk[2] 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 472 megabytes
    Info: Processing ended: Thu Jan 31 13:55:38 2013
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:10


