{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "myFSM_test": [
        "myFSM_test",
        "h1753",
        "module"
    ],
    "dFlipFlop": [
        "dFlipFlop",
        "fhqgw",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}