<div class="cover" style="page-break-after:always;font-family:方正公文仿宋;width:90%;height:100%;border:none;margin: 30% auto;text-align:center;">
    <div style="width:60%;margin: 0 auto;height:0;padding-bottom:10%;">
        </br>
        <img src="/Users/pac/Documents/2023-f/ICS/Arch2023/ZJU-name.svg" alt="校名" style="width:100%;"/>
    </div>
    </br></br></br></br></br><br/>
    <span style="font-family:华文仿宋;text-align:center;font-size:16pt;margin: 10pt auto;line-height:30pt;">本科实验报告</span>
    </br>
    </br><br/>
    <table style="border:none;text-align:center;width:72%;font-family:仿宋;font-size:14px; margin-right:20%">
    <tbody style="font-family:方正公文仿宋;font-size:12pt;">
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">课程名称</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 计算机体系结构</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">姓    名</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 张志心</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">学    院</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">竺可桢学院 </td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">专    业</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 混合班</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">学　　号</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">3210106357 </td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">指导教师</td>
    		<td style="width:%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 常瑞</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">日　　期</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">2023 年 10 月 17 日</td>     </tr>
    </tbody>              
    </table>
</div>




# 浙江大学实验报告

<div style="font-family:方正公文仿宋;width:100%;height:100%;border:none;margin: 0 auto;text-align:center;">
<br/>
    <div style="font-family:方正公文仿宋;font-size:12pt;text-align:center;margin-left:5%">
        <p>课程名称：&nbsp;<u>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;计算机体系结构&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</u>&nbsp;&nbsp;实验类型：&nbsp;<u>&nbsp;&nbsp;综合&nbsp;&nbsp;</u></p>
 <p>实验项目名称：&nbsp;<u>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;实验1-流水线 RISC-V CPU 设计&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</u></p>
        <p>学生姓名：&nbsp;<u>&nbsp;&nbsp;张志心&nbsp;&nbsp;</u>&nbsp;专业：&nbsp;<u>&nbsp;计算机科学与技术&nbsp;</u>&nbsp;学号：&nbsp;<u>&nbsp;3210106357&nbsp;</u></p>
        <p>同组学生姓名：&nbsp;<u>&nbsp;无&nbsp;</u>&nbsp;指导教师：&nbsp;<u>&nbsp;常瑞&nbsp;</u>&nbsp;助教：&nbsp;<u>&nbsp;邱明冉&nbsp;</u></p>
        <p>实验地点：&nbsp;<u>&nbsp;曹光彪西301&nbsp;</u>&nbsp;实验日期：&nbsp;<u>&nbsp;2023&nbsp;</u>年<u>&nbsp;10&nbsp;</u>月<u>&nbsp;18&nbsp;</u>日</p>
    </div>
</div>





## 实验目的及环境

### 实验目的

+ 温故流水线 CPU 设计
+ 了解并实现 RV32I 指令集

+ 理解旁路优化（Forwarding）

### 实验环境

+ **HDL**：Verilog、SystemVerilog
+ **IDE**：Vivado

+ **开发板**：NEXYS A7（XC7A100TCSG324）

## 实验要求及步骤

### 实验要求

1.  实现 RV32I 中的所有指令(除了 fence, ecall, ebreak)

2.  实现流水线中的 forwarding

3.  通过仿真测试和上板验证

### 实验步骤

1.  根据 RISC-V 非特权级手册完成部分 RV32I 指令集

2.  在流水线中加入 forwarding 机制

3.  在给定的 SOC 中，加入自己的 CPU，通过仿真测试和上板验证

![1_forwarding_id](/Users/pac/Documents/2023-f/ICS/assets/1_forwarding_id.png)

<p style="text-align: center;">ID 段 Forwarding 基本实现原理</p>

## 实验过程及记录

### RV32core.v

```sy
    MUX2T1_32 mux_IF(.I0(PC_4_IF),.I1(jump_PC_ID),.s(Branch_ctrl),.o(next_PC_IF));

    MUX4T1_32 mux_forward_A(.I0(rs1_data_reg),.I1(ALUout_EXE),.I2(ALUout_MEM),.I3(Datain_MEM),
        .s(forward_ctrl_A),.o(rs1_data_ID));

    MUX4T1_32 mux_forward_B(.I0(rs2_data_reg),.I1(ALUout_EXE),.I2(ALUout_MEM),.I3(Datain_MEM),
        .s(forward_ctrl_B),.o(rs2_data_ID));

	MUX2T1_32 mux_A_EXE(.I0(PC_EXE),.I1(rs1_data_EXE),.s(ALUSrc_A_EXE),.o(ALUA_EXE)); 

    MUX2T1_32 mux_B_EXE(.I0(Imm_EXE),.I1(rs2_data_EXE),.s(ALUSrc_B_EXE),.o(ALUB_EXE));


    MUX2T1_32 mux_forward_EXE(.I0(rs2_data_EXE),.I1(Datain_MEM),.s(forward_ctrl_ls),.o(Dataout_EXE));
```

### HazardDetectionUnit.v

```systemverilog
`timescale 1ps/1ps

module HazardDetectionUnit(
    input Branch_ID, rs1use_ID, rs2use_ID,
    input RegWrite_EX, RegWrite_MEM, MemRead_EX, MemRead_MEM, MemWrite_EX, MemWrite_ID,
    input[4:0] rd_EXE, rd_MEM, rs1_ID, rs2_ID, rs2_EXE,
    output PC_EN_IF, reg_FD_EN, reg_FD_stall, reg_FD_flush,
        reg_DE_EN, reg_DE_flush, reg_EM_EN, reg_EM_flush, reg_MW_EN,
    output reg forward_ctrl_ls,
    output reg [1:0] forward_ctrl_A,
    output reg [1:0] forward_ctrl_B
);

    wire stall = ((rs1use_ID && rs1_ID == rd_EXE) || (rs2use_ID && ~MemWrite_ID && rs2_ID == rd_EXE))
               && MemRead_EX;

    assign reg_EM_flush = 1'b0;

    assign reg_EM_EN = 1'b1;
    assign reg_DE_EN = 1'b1;
    assign reg_MW_EN = 1'b1;
    assign reg_FD_EN = 1'b1;

    assign reg_FD_flush = Branch_ID;
    assign reg_FD_stall = stall;
    assign reg_DE_flush = stall;
    assign PC_EN_IF = ~stall;

    // forward_ctrl_ls
    always @(*) begin
        // save after load  
        if ((|rs2_EXE) & MemWrite_EX) begin
            // MEM is load
            if (rs2_EXE == rd_MEM && MemRead_MEM)
                forward_ctrl_ls = 1'b1;
            else forward_ctrl_ls = 1'b0;
        end
        // EX is not save
        else forward_ctrl_ls = 1'b0;
    end

    // forward_ctrl_A
    always @(*) begin
        // need rs1
        if (rs1use_ID) begin
            // read after write (no load)
            if (rs1_ID == rd_EXE && RegWrite_EX && ~MemRead_EX) begin
                forward_ctrl_A = 2'b01;
            end else if (rs1_ID == rd_MEM && RegWrite_MEM) begin
                // MEM is load
                if (MemRead_MEM) begin
                    forward_ctrl_A = 2'b11;
                end else forward_ctrl_A = 2'b10; // MEM is write other than load
            end else forward_ctrl_A = 2'b00;
        end
        else forward_ctrl_A = 2'b00;
    end

    // forward_ctrl_B
    always @(*) begin
        // not save and need rs2
        if (rs2use_ID && ~MemWrite_ID) begin
            if (rs2_ID == rd_EXE && RegWrite_EX && ~MemRead_EX) begin
                // write and not load
                forward_ctrl_B = 2'b01;
            end else if (rs2_ID == rd_MEM && RegWrite_MEM) begin
                // MEM is load
                if (MemRead_MEM) begin
                    forward_ctrl_B = 2'b11;
                end else forward_ctrl_B = 2'b10; // MEM is write other than load
            end else forward_ctrl_B = 2'b00;
        end
        else forward_ctrl_B = 2'b00;
    end

endmodule
```

### 仿真验证

仿真结果正确：

![img](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697660081894-c4b6b2e7-742f-49cb-868f-2186c599449e.png)

![img](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697660123098-0c4f78fa-9b19-4f1f-b572-695a848cada3.png)

![image.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697660161498-8f980af4-55bd-4220-b20f-496bbd4760ef.png?x-oss-process=image%2Fresize%2Cw_1954%2Climit_0)

![image.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697660222857-cdb27acd-0c90-46b4-aafd-f23cb4825089.png?x-oss-process=image%2Fresize%2Cw_1954%2Climit_0)

![image.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697660278016-0c490bc8-0dbf-4509-a503-1cd86d4c7c32.png?x-oss-process=image%2Fresize%2Cw_1954%2Climit_0)

图中，在0x128指令后第二个时钟周期正确跳转回 0x0。

在 0x100 指令：

```assembly
lw   x8, 24(x0)     ******************** PC = 0XF8
# x8 = 0xFF000F0F  

sw   x8, 28(x0)

lw   x1, 28(x0)     ******************** PC = 0X100
```

其中 x1 为 `0xFF000F0F`：

<img src="https://cdn.nlark.com/yuque/0/2023/png/32747540/1697658845089-1aa9735b-c2b3-4e01-92d9-3fd1299bf58d.png?x-oss-process=image%2Fresize%2Cw_580%2Climit_0" alt="K.png" style="zoom: 33%;" />

### 上板验证

## 思考题

### 

> 添加了 forwarding 机制后，是否观察到了 stall 延迟减少的情况？请在测试程序中给出 forwarding 机制起到实际作用的位置，并给出仿真图加以证明。
>
> <br/>

观察到三种情况的stall延迟减少：

+ save after load，stall 从原先的两个周期减少到零。

  ```systemverilog
  // HazardDetectionUnit.v
  
  // forward_ctrl_ls
      always @(*) begin
          // save after load  
          if ((|rs2_EXE) & MemWrite_EX) begin
              // MEM is load
              if (rs2_EXE == rd_MEM && MemRead_MEM)
                  forward_ctrl_ls = 1'b1;
              else forward_ctrl_ls = 1'b0;
          end
          // EX is not save
          else forward_ctrl_ls = 1'b0;
      end
  
  // RV32core.v
  MUX2T1_32 mux_forward_EXE( 
      .I0(rs2_data_EXE),.I1(Datain_MEM),.s(forward_ctrl_ls),.o(Dataout_EXE)
  );
  ```

  这种转发利用了 save 在 EX 阶段不使用 `rs2data` 的特点，在检测到 EX 阶段的 save 指令和 MEM 阶段的  load 指令发生数据冲突时，上条 load 指令得到结果后将 `forward_ctrl_ls` 信号置高电平，将 load 指令的结果转发到 save 指令 EX 阶段的末尾。

  ![V$2.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697658628159-e68b154c-b963-419f-9ccc-1be8ff4c0d06.png?x-oss-process=image%2Fresize%2Cw_1500%2Climit_0)

+ use after load，stall 从原先的两个周期减少到一个周期。

  ![TD`OA_WLR%W776Z)(3~0UZQ.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697658642345-fa42a997-17f3-4b35-b668-495400b4706c.png)

  该方法在检测到上条出于 EX 阶段的 load 指令和下条处于 ID 阶段读取寄存器指令发生冲突（除了save 的 rs2）时进行 stall，暂停 PC 更新，阻塞 IF-ID 的数据传送，并在 EX 段冲刷一个气泡，使得 load 指令和读取寄存器指令至少相距两个周期。

  ![5.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697658667319-7d8b3ee1-63b6-44b2-b901-d34e837ac547.png?x-oss-process=image%2Fresize%2Cw_1500%2Climit_0)

+ use after write，stall 从原先的两个周期减少到零。

  ![~{B7RB23(IC2IB3{ZAX_V$3.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697658677269-d961babe-360c-46e7-951f-6cf453164595.png)

  该方法在相邻周期的不涉及 load 的 RAW 数据冒险时，在捕获到 ID 和 EX 段数据冲突时便令转发多路选择器的选择端为 01，从而将 EX 段的 ALU 运算结果转发到 ID 段。

  ![38M.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697658702488-dce9821a-92b1-4d39-b488-77ecd23db800.png?x-oss-process=image%2Fresize%2Cw_1102%2Climit_0)

+ 此外，所有距离两个周期的 RAW 数据冲突的 stall 都从一个周期减少到了零。该方法在 ID 和 MEM 段发生数据冲突的时候进行转发，在 MEM 阶段指令是 load 时，将转发多选器选择端置为 `11`，转发内存读取的数据；在 MEM 阶段指令时其他写寄存器指令时置为 `10` 转发 ALU 运算结果。

	![8PB5@AVG95KW(H(%EWN(NUJ.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697658716709-b5e6da59-a944-443b-a55d-d5706db73baa.png)
	
	![XWX.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697658736606-e1f9cf8d-c6ff-49b9-8ef0-69b2fc314938.png)
	
	![WLYM.png](https://cdn.nlark.com/yuque/0/2023/png/32747540/1697658765684-6559ad2a-ee32-4475-9f50-41c9b73dc553.png?x-oss-process=image%2Fresize%2Cw_1500%2Climit_0)

### 

> 有没有办法避免**注意事项**中提到的由 Load 所导致得需要额外 stall 一个周期或者两个周期这样的情况，即有没有办法做到只用 forwarding 解决 data hazard，不用额外的 stall 来解决 data hazard。如果有，请说明方法和利弊；如果没有，请说明理由。

<br/>

转发延后到EX段就可以避免stall，代价是必须要在EX段才可以得到跳转结果，会使得Branch指令需要延迟两周期。