 2
行政院國家科學委員會補助專題研究計畫期中進度報告 
熱能與功率導向之研究方法－應用於處理器之設計 
 
計畫編號：NSC 98-2220-E-007-021 
執行期限：98/08/01~99/07/31 
計畫主持人：張世杰教授 國立清華大學資訊工程學系 
 
 
一、中文摘要 
在此三年的計畫中，我們將研究可以應用
於處理器上之功率和熱能導向的最佳化技
術。其中，在功率導向技術方面，針對動態
和漏電流功率消耗，我們將會發展創新的分
析和最佳化的方法，使其可以應用於處理器
上。而在熱能導向技術方面，我們將會發展
熱能導向的最大功率分析方法和針對後編譯
階段的熱能最佳化方法，來分析和減低熱能
對處理器的影響。此外，我們將會發展一個
系統層級的功率管理單元來處理複雜的設計
和整合。最後，我們將會把這些技術應用於
處理器上，並且展示我們這些方法的實用
性。我們將討論下列子計畫。 
(1) 針對漏電流最佳化的進階功率閘門設計
（主持人：張世杰教授） 
(2) 熱能導向的最大功率估計和分析（主持
人：王俊堯教授） 
(3) 熱能導向的後編譯階段處理和熱能感應
器的放置（主持人：黃婷婷教授） 
(4) 針對處理器 SOC 平台之系統層級功率管
理基礎單元的設計及其研究方法（主持人：
黃稚存教授） 
 
二、英文摘要 
In this three years project, we will 
investigate several important power and thermal 
aware optimization techniques for the processor 
design. For power aware techniques, we will 
develop several novel analysis and optimization 
methods on both dynamic and leakage powers. 
For thermal aware techniques, we will develop 
thermal aware peak power analysis and post 
compilation methods to estimate and alleviate 
the impact of thermal on the processor design. 
In addition, we will also develop a system-level 
power management unit to cope with the 
complexity of design and integration. Finally, 
we will apply these optimization technologies 
on a processor to demonstrate the usefulness of 
these developed technologies.  
We now discuss five sub-projects including 
following tasks: 
(1) Advanced Power Gating Design for 
Leakage Minimization 
(2) Thermal Aware Peak Power Estimation 
and Analysis 
(3) Thermal Aware Post Compilation and 
Placement of Temperature Sensor  
(4) System-Level Power Management 
Infrastructure and Its Methodology for 
Processor-Based SOC Platforms 
三、計畫緣由與目的 
(1) Advanced Power Gating Design for 
Leakage Minimization（主持人：張世杰教授） 
Timing Analysis with Noises under Power 
Gating Designs: In the second year, we will 
develop fast IR drop analysis in a power gating 
