---
title: OpenVG 1.1 표준 공개
author: babyworm
type: post
date: 2008-12-10T03:40:03+00:00
categories:
  - 개인적인
tags:
  - 2D vector graphics
  - formal verification
  - OpenVG
  - video processing

---
1. 

  


지난 12월 3일자로 공개되었으니 한 1주일 되었습니다만, [OpenVG 1.1 spec][1]이 공개되었습니다. 

  


이번 OpenVG 스펙에서 가장 중요한 사항은 Glyph 관련된 부분입니다. 즉, font 처리 부분이지요. 사실 이전 OpenVG에서도 Font 처리가 어려운 것은 아니었습니다만, font 관련된 다양한 hint를 사용하기는 조금 무리가 있었지요. 이번 OpenVG 1.1 스펙 공개와 더불어 OpenVG RI(reference implementation)부분도 1.1이 공개되었는데, Tessellation 부분은 기존의 구현과 그다지 다르지는 않아 보입니다. (몇 부분 수정이 있기는 합니다만 상당히 미미하구요..). 무지막지하게 비효율적으로 구현되어 있던 rasterizer 부분은 당연하게도 변경되어 있습니다. 무대뽀 scanline rasterization에서 그나마 Bounding box와 scissor를 체크해서 edge를 처리해 놓고 scanline rasterization을 진행하는 방법으로 바뀌었습니다. (뭐, 실제 적용할 때는 알아서들 바꿔 사용하시겠지만.. ) 

  


요즘에 회사 사정상 마이크로 프로세서 만 하고 있는 것이 아니라, 작년부터 Graphic/Video processor architecture와 algorithm에도 손을 대고 있습니다. 작년에는 적극적으로 개입했다기 보다는 알고리즘과 아키텍쳐에서 방향을 좀 잡아주고, 조언을 해주는 정도의 역할이었다면, 올해 말부터는 적극적으로 알고리즘과 아키텍쳐 모두에서 손을 대고 있습니다. 예전에도 한번 3D GPU와 관련되어 일을 하려고 했던 적도 있었고, Motion Estimation 관련된 일도 한적이 있어서 아주 생소한 일은 아닙니다만, 그래도 오랜만에 행렬과 삼각함수가 머리를 아프게 하지요. 학교 다닐 때 embedded microprocessor에서의 효율적인 DSP 확장 부분을 논문 테마로 한 적도 있으니, Audio/Video 관련 일이 상당히 인연이 있나 봅니다. 예전에 학교 다닐 때 &#8216;좀 더 열심히 신호 처리와 그래픽 쪽을 들어둘 껄&#8217;이라는 생각이 항상 듭니다. (얼마 전에 만난 신호 처리 전공한 선배 형은 &#8216;내가 ASIC 관련 회사에서 일할 줄 몰랐다.. 그때 반도체나 아키텍쳐 관련 수업 잘 들어둘걸..&#8217;이라는 말씀을 하시더군요..) 결론은 학교에서 배우는 모든 과목을 내용을 사회 나와서 어떻게 만날지 모르니 항상 열심히 들어두자! 라는 거죠. ^^; 

  


여하튼, Audio/Video쪽이 알고리즘도 풀어나가는 재미가 있습니다만, 이쪽 분야의 결과물들이 직관적이라 마음에 든다는 거 ^^; 

  
  


2. 

  


Formal verification 방법 중 수학적인 등가성(equivalence)를 체크하는 방법은 그다지 흥미가 가지 않습니다. (kal9님이 말씀하신 것이 이것인지 확신은 없습니다만.. 요즘엔 다른 assert도 formal verification의 범주에 넣는 경우가 많아서리..) 

  


뭐, 예전에 formality와 같은 프로그램을 사용하여 RTL과 post-synthesis간의 관계를 체크한 적은 있습니다만, 그야 말로 매뉴얼보고 해 본 것이지, 할 줄 아는 수준은 되지 못합니다. 게다가, CAD툴이 합성해 놓고서 그것이 잘 되었는지 다른 툴로 확인해봐라.. 근데, 그 다른 툴은 돈을 내야 해.. 하는 것이 좀 인간적으로 그렇지요.. ^^; 

  


예전에 P&R 할 때도 가끔 느끼는 건데, 저처럼 semi-custom과정을 사용하는 사람은 합성 netlist까지만 잘 나왔는지 보고, 그 다음은 IC Station이나 Astro같은 P&R툴을 사용했는데, 가끔 지가 P&R 해 놓구서 LVS나 DRC에서 에러를 뻑뻑 띄우면 어쩌라는 건지.. 라는 생각이 들 때도 있어요. 물론 CAD툴이 사용하는 것이 heuristic 알고리즘이니 그럴 수 있다쳐도, LVS나 DRC가 안되는 이유가 왜 그런지는 알려줘야 할 거 아니에요.. 물론 요즘에야 많이 익숙해져서, 뭐뭐 에러가 나오면 어디 congestion이 심해서 그런 것이라던지 하는 감이 있어서 floorplan 단계에서 잡지만요.. 말 그대로 Computer-AIDED design이라서 그런걸까요.. 

  
  


3. 

  


얼마 전에도 적었습니다만, 이쪽 업계 사정이 요즘 심각하게 안 좋지요. 저희 회사도 예외는 아닙니다. 칼바람이 불고 있지요. 착찹합니다요. 이럴 때 준비를 잘한 회사는 빛을 발한다는데, 뭐 그다지 준비를 잘한 회사는 아니니까요. 이제부터라도 정신차리고 내실을 다지는 방향으로 잘하면 되죠. 

  


여하튼, 환율 문제로 fab 한번 타는데도 돈이 무지하게 들어가니 IP만들기도 쉽지 않아졌습니다. 제가 담당하고 있는 국책 과제도 과제비로 MPW 타기도 쉽지 않은 상황이 되어 버렸으니까요. 이쪽 업계가 한번은 크게 흔들릴 수도 있겠습니다.

 [1]: http://www.khronos.org/openvg/