{
	"info":
	{
		"descr": "JSON contains all the information about the PSG cells.",
		"url": "https://github.com/emu-russia/VDP-PSG/blob/main/cells.md"
	},

	"map":
	{
		"row_names": [ "A", "B", "C", "D", "E", "F", "G", "H" ],
		"rows":
		[
			[
				"not", "nand", "nand", "comp_weak", "comp_weak", "comp_weak",
				"nand3", "nand3", "nand3", "nand3", "nand3", "nand3", "nand3", "nand3", 
				"not", "nand", "nand", "comp_weak", "comp_weak", "comp_weak", 
				"nand3", "nand3", "nand3", "nand3", "nand3", "nand3", "nand3", "nand3", 
				"not", "nand", "nand", "comp_weak", "comp_weak", "comp_weak", 
				"nand3", "nand3", "nand3", "nand3", "nand3", "nand3", "nand3", "nand3", 
				"not", "nand", "nand", "comp_weak", "comp_weak", "comp_weak", 
				"nand3", "nand3", "nand3", "nand3", "nand3", "nand3", "nand3", "nand3"
			],

			[
				"notif0", "or", "dlatch", "notif0", "or", "dlatch", "notif0", "or", "dlatch", "notif0", "or", "dlatch", "comp_strong",
				"notif0", "or", "dlatch", "notif0", "or", "dlatch", "notif0", "or", "dlatch", "notif0", "or", "dlatch", "comp_strong",
				"notif0", "or", "dlatch", "notif0", "or", "dlatch", "notif0", "or", "dlatch", "notif0", "or", "dlatch", "comp_strong",
				"notif0", "or", "dlatch", "notif0", "or", "dlatch", "notif0", "or", "dlatch", "notif0", "or", "dlatch", "comp_strong", "not_strong"
			],

			[
				"dlatch", "or", "or", "comp_strong", "dlatch", "or", "dlatch", "dlatch", "or", "dlatch", "dlatch", "or", "dlatch", "dlatch", "or", "or", "not",
				"dlatch", "or", "or", "dlatch", "or", "or", "dlatch", "or", "or", "comp_strong",
				"not", "aoi21", "and3", "not", "aoi21", "and3", "or", "not", "or", "or", "not", "aoi21", "and3", "or", "or",
				"not", "aoi21", "and3", "not", "aoi21", "and3", "or", "or", "not", "aoi21", "and3",
				"and3", "aoi21", "not", "and3", "aoi21", "not", "not", "not", "not", "not", "nand", "nand", "nand", "nand"
			],

			[
				"dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch",
				"comp_strong", "comp_strong", "comp_strong",
				"dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch", "dlatch",
				"comp_strong", "comp_strong", "comp_strong",
				"or", "or", "or", "or", "dlatch", "dlatch", "dlatch", "comp_strong"
			],

			[
				"aon2222", "cgi2a", "aon2222", "cgi2a", "aon2222", "cgi2a", "aon2222", "cgi2a", "aon2222", "cgi2a", "aon2222", "cgi2a", "aon2222", "cgi2a", "aon2222", "cgi2a", "aon2222", "cgi2a", "aon2222", "cgi2a",
				"not", "nand", "sr_bit", "not", "nand", "sr_bit", "not", "nand", "sr_bit", "not", "nand", "sr_bit", "nand3", "not", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit"
			],

			[
				"sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit",
				"sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit",
				"sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit",
				"sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit", "sr_bit",
				"nand", "or", "Cell18", "or", "Cell18", "or", "Cell18", "or", "Cell18", "nand3", "nand3", "not"
			],

			[
				"or", "ha", "or", "ha", "or", "ha", "or", "ha", "or", "ha", "or", "ha", "or", "ha", "or", "ha", "or", "ha", "or", "ha",
				"xor",
				"lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit", "lfsr_bit",
				"nand", "nand", "nand3"
			],

			[
				"not", "clkgen", "dff",
				"sr_bit", "not", "or", "nand", "sr_bit", "Cell18", "slatch_inv", "not", "nand",
				"buf", "not", "buf", "nand", "not", "buf", "buf", 
				"rs", "nand", "dff", "sr_bit", "dff", "not", "not_strong", "nand3",
				"rs", "dff", "nand", "not", "nand", "not_strong", "not_strong", "nand", "nand3", "or", "not", "sr_bit", "aon22",
				"not", "nand", "or", "not", "nand", "or", "not", "nand", "or", "nand", "or"
			]
		]
	},

	"cells":
	{
		"not":
		{},

		"nand":
		{},

		"comp_weak":
		{
			"notes": "Слабый комплементарный буфер"
		},

		"nand3":
		{},

		"dlatch":
		{},

		"comp_strong":
		{
			"notes": "Поскольку шнуровка для комплемента находится снаружи ячеек, для превращения одиночного `Enable` в два комплементарных сигнала используется этот комплементарный буфер."
		},

		"or":
		{
			"notes": "чел"
		},

		"notif0":
		{},

		"cgi2a":
		{
			"notes": "Генератор переноса инвертирующий с одним инверсным входом"
		},

		"sr_bit":
		{},

		"dff":
		{
			"notes": "ещё такая"
		},

		"lfsr_bit":
		{
			"notes": "Используется для шумового канала. Ячейка представляет собой регистр сдвига с обратной связью. Выход замешивается на вход с тремя дополнительными замесами через операцию aoi."
		},

		"buf":
		{
			"notes": "Обычный супер-буфер"
		},

		"clkgen":
		{
			"notes": "Расщепитель одиночной фазы CLK на 4 комплемента (CLK Distribution)."
		},

		"aoi21":
		{
			"notes": "2-AND into 2-NOR gate"
		},

		"and3":
		{
			"notes": "длинный чел"
		},

		"Cell18":
		{
			"notes": "большая 3"
		},

		"aon22":
		{
			"notes": "В единственном экземпляре в правом нижнем углу."
		},

		"not_strong":
		{
			"notes": "Используется два спаренных инвертора для дополнительного драйва сигнала."
		},

		"ha":
		{
			"notes": "Half Adder. Встречается в ряду G."
		},

		"xor":
		{
			"notes": "В единственном экземпляре, по середине ряда G."
		},

		"slatch_inv":
		{
			"notes": "Значение хранится на затворе выходного инвертора. Вход Enable в комплементарной логике (\"dual-rails\")."
		},

		"rs":
		{
			"notes": "В двух экземплярах, ряд H."
		},

		"aon2222":
		{
			"notes": "Раньше входила в cgi2a, после разбора стало понятно что это отдельная ячейка."
		}
	}
}
