Fitter report for ex9
Mon May 08 15:51:46 2006
Version 5.1 Build 176 10/26/2005 Service Pack 0.15 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Netlist Optimizations
  6. Fitter Equations
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Advanced Data - General
 31. Advanced Data - Placement Preparation
 32. Advanced Data - Placement
 33. Advanced Data - Routing
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-----------------------+-------------------------------------------------+
; Fitter Status         ; Successful - Mon May 08 15:51:46 2006           ;
; Quartus II Version    ; 5.1 Build 176 10/26/2005 SP 0.15 SJ Web Edition ;
; Revision Name         ; ex9                                             ;
; Top-level Entity Name ; ex9                                             ;
; Family                ; Cyclone                                         ;
; Device                ; EP1C12F256C7                                    ;
; Timing Models         ; Final                                           ;
; Total logic elements  ; 2,828 / 12,060 ( 23 % )                         ;
; Total pins            ; 12 / 185 ( 6 % )                                ;
; Total virtual pins    ; 0                                               ;
; Total memory bits     ; 102,400 / 239,616 ( 43 % )                      ;
; Total PLLs            ; 1 / 2 ( 50 % )                                  ;
+-----------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                        ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                               ; Setting                        ; Default Value                  ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                               ; EP1C12F256C7                   ;                                ;
; Router Timing Optimization Level                     ; MAXIMUM                        ; Normal                         ;
; Perform Physical Synthesis for Combinational Logic   ; On                             ; Off                            ;
; Perform Register Duplication                         ; On                             ; Off                            ;
; Perform Register Retiming                            ; On                             ; Off                            ;
; SignalProbe signals routed during normal compilation ; Off                            ; Off                            ;
; Use smart compilation                                ; Off                            ; Off                            ;
; Placement Effort Multiplier                          ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                             ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                 ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                          ; Off                            ; Off                            ;
; Optimize Timing                                      ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing           ; On                             ; On                             ;
; Limit to One Fitting Attempt                         ; Off                            ; Off                            ;
; Final Placement Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations          ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                        ; 1                              ; 1                              ;
; Slow Slew Rate                                       ; Off                            ; Off                            ;
; PCI I/O                                              ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                            ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                     ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+------------------+------------------+
; Node                                                                                                                                                                                                   ; Action           ; Operation          ; Reason              ; Node Port ; Destination Node ; Destination Port ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+------------------+------------------+
; T8052:inst|RAM_Addr_r[0]                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|ROM_Data[7]~2751_DUP_COMB_2804                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|ROM_Data[7]~2751_DUP_COMB_2806                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|ROM_Data[7]~2751_DUP_COMB_2808                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|DPL0[0]                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ICall                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ICall~105                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ICall~106                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ICall~113_BDD28                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ICall~114_BDD29                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24604                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24607                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24611                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24613                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24614                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24690_BDD75                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24691_BDD76                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24692_BDD77                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24693_BDD78                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24694_BDD79                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[0]~24695_BDD80                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24638                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24639                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24640                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24642                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24643                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24680_BDD35                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24681_BDD36                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24682_BDD37                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24683_BDD38                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[1]~24684_BDD39                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[6]~24657                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[6]~24659                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[6]~24660                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[6]~24661                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[6]~24685_BDD65                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[6]~24686_BDD66                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[6]~24687_BDD67                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[6]~24688_BDD68                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Int_AddrA[6]~24689_BDD69                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Next_ACC_Z~87                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Next_ACC_Z~89                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Next_PSW7~440                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Next_PSW7~441                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Next_PSW7~443                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Next_PSW7~445_BDD31                                                                                                                                                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Next_PSW7~446_BDD32                                                                                                                                                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Next_PSW7~447_BDD33                                                                                                                                                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Next_PSW7~448_BDD34                                                                                                                                                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|OPC[12]                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|OPC[12]~98_BDD47                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|OPC[12]~99_BDD48                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Op_A[7]~669_DUP_COMB_697                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PCC~835                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[2]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[2]~198_BDD101                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[2]~199_BDD102                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[2]~200_BDD103                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[2]~201_BDD104                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[2]~202_BDD105                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[3]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[3]~183_BDD86                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[3]~184_BDD87                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[3]~185_BDD88                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[3]~186_BDD89                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[3]~187_BDD90                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[4]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[4]~188_BDD91                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[4]~189_BDD92                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[4]~190_BDD93                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[4]~191_BDD94                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[4]~192_BDD95                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[5]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[5]~193_BDD96                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[5]~194_BDD97                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[5]~195_BDD98                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[5]~196_BDD99                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[5]~197_BDD100                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[6]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[6]~203_BDD106                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[6]~204_BDD107                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[6]~205_BDD108                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[6]~206_BDD109                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[6]~207_BDD110                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[7]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[7]~208_BDD111                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[7]~209_BDD112                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[7]~210_BDD113                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[7]~211_BDD114                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[7]~212_BDD115                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[8]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[8]~213_BDD147                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[8]~214_BDD148                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[8]~215_BDD149                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[8]~216_BDD150                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[8]~217_BDD151                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[8]~218_BDD152                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[9]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[9]~219_BDD153                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[9]~220_BDD154                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[9]~221_BDD155                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[9]~222_BDD156                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[9]~223_BDD157                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[9]~224_BDD158                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[10]                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[10]~225_BDD159                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[10]~226_BDD160                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[10]~227_BDD161                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[10]~228_BDD162                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[10]~229_BDD163                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[10]~230_BDD164                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[11]                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[11]~231_BDD184                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[11]~232_BDD185                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[11]~233_BDD186                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[11]~234_BDD187                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[11]~235_BDD188                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[11]~236_BDD189                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[11]~237_BDD190                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[11]~238_BDD191                                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[12]                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[13]~60                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[13]~179_BDD51                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[13]~180_BDD52                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[13]~181_BDD53                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|PC[13]~182_BDD54                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[0]~5006                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[0]~5009                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[2]~5025                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[2]~5027                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[2]~5030                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[3]~5035                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[3]~5036                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[3]~5042                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[4]~5047                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[4]~5048                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[4]~5055                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[5]~5060                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[5]~5061                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[5]~5066                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[6]~5071                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[6]~5072                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[6]~5075                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[7]~5080                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[7]~5081                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[7]~5084                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[8]~5089                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[8]~5090                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[8]~5095                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[8]~5143_BDD130                                                                                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[8]~5144_BDD131                                                                                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[8]~5145_BDD132                                                                                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[9]~5101                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[9]~5106                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[10]~5112                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[10]~5117                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[11]~5124                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|ROM_Addr[11]~5125                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SFR_RData~21377                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[3]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[3]~2689_BDD6                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[3]~2690_BDD7                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[3]~2691_BDD8                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[3]~2692_BDD9                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[4]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[4]~2685_BDD2                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[4]~2686_BDD3                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[4]~2687_BDD4                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[4]~2688_BDD5                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[5]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[5]~2693_BDD10                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[5]~2694_BDD11                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[5]~2695_BDD12                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[5]~2696_BDD13                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[6]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[6]~2701_BDD18                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[6]~2702_BDD19                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[6]~2703_BDD20                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[6]~2704_BDD21                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[7]                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[7]~2697_BDD14                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[7]~2698_BDD15                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[7]~2699_BDD16                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|SP[7]~2700_BDD17                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~818                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~819                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~821                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~822                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~826                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~827                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~828                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~834_BDD40                                                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~835_BDD41                                                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~836_BDD42                                                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~837_BDD43                                                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~838_BDD44                                                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~839_BDD45                                                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|Stall_pipe~840_BDD46                                                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[0]~20602                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[0]~20603                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[0]~20672_BDD165                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[0]~20673_BDD166                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[0]~20674_BDD167                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[0]~20675_BDD168                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[0]~20676_BDD169                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[5]~20622                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[5]~20665_BDD140                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[5]~20666_BDD141                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[5]~20667_BDD142                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[5]~20668_BDD143                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[5]~20669_BDD144                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[5]~20670_BDD145                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[5]~20671_BDD146                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20634                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20637                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20645                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20646                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20648                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20658_BDD123                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20659_BDD124                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20660_BDD125                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20661_BDD126                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20662_BDD127                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20663_BDD128                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~20664_BDD129                                                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~20608                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~20609                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~20610                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~20619                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~20620                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~20626                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~20627                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~20628                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|B_i~676                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|B_i~679                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|B_i~680                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|B_i~683_BDD117                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|B_i~684_BDD118                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|B_i~685_BDD119                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|B_i~686_BDD120                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|B_i~687_BDD121                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|B_i~688_BDD122                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|CY_Out~21                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|CY_Out~891                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|CY_Out~893                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|CY_Out~894_BDD55                                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|CY_Out~895_BDD56                                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|CY_Out~896_BDD57                                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|CY_Out~897_BDD58                                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|CY_Out~898_BDD59                                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|Tmp1~3024                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|add~277                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|decoder_node[1][7]~8                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|decoder_node[3][7]~24                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|decoder_node[5][7]~40                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|decoder_node[7][7]~56                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~70                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~105                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~110                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~105                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~105                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~80     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7850                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7851                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7860                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7861                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7864                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7872                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7873                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7874                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7875                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7880                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7885                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7888                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7911                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7919                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7926                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7927                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~7982                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8019                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8136                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8137                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8138_BDD1                                                                                                                                                        ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8141_BDD24                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8144_BDD62                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8147_BDD70                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8148_BDD71                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8149_BDD72                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8150_BDD73                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8151_BDD74                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8152_BDD81                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8153_BDD82                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8155_BDD84                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8156_BDD85                                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8157_BDD178                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8158_BDD179                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8159_BDD180                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8160_BDD181                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8161_BDD182                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8162_BDD183                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8163_BDD192                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8164_BDD193                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8165_BDD194                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8166_BDD195                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8167_BDD196                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8168_BDD197                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8169_BDD198                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|T51_ALU:alu|add~8170_BDD199                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20041                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20047                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20054                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20055                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20072                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20080                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20086                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20088                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20089                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20113                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20118                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20357                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20458                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20459                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20460                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20579                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20580                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20587                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20588                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20589                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20590                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20597                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20598                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20599                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20600                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20607                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20608                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20624                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20704                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20705                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20712                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20713                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20798                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20803                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20847                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20849                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20860                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20862_BDD0                                                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20864_BDD49                                                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20865_BDD170                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20866_BDD171                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20867_BDD172                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20868_BDD173                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20869_BDD174                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20870_BDD175                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|add~20871_BDD176                                                                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1483                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1489                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1490                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1502_BDD133                                                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1503_BDD134                                                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1504_BDD135                                                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1505_BDD136                                                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1506_BDD137                                                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1507_BDD138                                                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51:core51|process12~1508_BDD139                                                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|Cnt0~11289                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|Cnt0~11290                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|Cnt0~11291                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|Cnt1~7126                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|Cnt1~7127                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|Cnt1~7128                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|add~2527                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|add~2532                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|add~2537                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|add~2602                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|add~2617                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|add~2817                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|add~2822                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC01:tc01|add~2827                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC2:tc2|Cpt[0]                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|T51_TC2:tc2|add~2625                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|mux_sel_r[0]~25                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|mux_sel_r[0]~26                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|mux_sel_r[1]~23                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|mux_sel_r[1]~24                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1|address_reg_a[0]                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|add~76          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0] ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|add~76           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; rtl~23                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; rtl~55                                                                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; rtl~5382                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; rtl~5393                                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; rtl~5394                                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; rtl~5500_BDD30                                                                                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; rtl~5504_BDD116                                                                                                                                                                                        ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|add~76                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+------------------+------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/FPGA_course/ex9/ex9.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/FPGA_course/ex9/ex9.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+---------------------------------------------+---------------------------------------------+
; Resource                                    ; Usage                                       ;
+---------------------------------------------+---------------------------------------------+
; Total logic elements                        ; 2,828 / 12,060 ( 23 % )                     ;
;     -- Combinational with no register       ; 2091                                        ;
;     -- Register only                        ; 59                                          ;
;     -- Combinational with a register        ; 678                                         ;
;                                             ;                                             ;
; Logic element usage by number of LUT inputs ;                                             ;
;     -- 4 input functions                    ; 1423                                        ;
;     -- 3 input functions                    ; 722                                         ;
;     -- 2 input functions                    ; 557                                         ;
;     -- 1 input functions                    ; 103                                         ;
;     -- 0 input functions                    ; 23                                          ;
;                                             ;                                             ;
; Logic elements by mode                      ;                                             ;
;     -- normal mode                          ; 2404                                        ;
;     -- arithmetic mode                      ; 424                                         ;
;     -- qfbk mode                            ; 174                                         ;
;     -- register cascade mode                ; 0                                           ;
;     -- synchronous clear/load mode          ; 402                                         ;
;     -- asynchronous clear/load mode         ; 512                                         ;
;                                             ;                                             ;
; Total LABs                                  ; 317 / 1,206 ( 26 % )                        ;
; Logic elements in carry chains              ; 470                                         ;
; User inserted logic elements                ; 0                                           ;
; Virtual pins                                ; 0                                           ;
; I/O pins                                    ; 12 / 185 ( 6 % )                            ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                              ;
; Global signals                              ; 8                                           ;
; M4Ks                                        ; 26 / 52 ( 50 % )                            ;
; Total memory bits                           ; 102,400 / 239,616 ( 43 % )                  ;
; Total RAM block bits                        ; 119,808 / 239,616 ( 50 % )                  ;
; PLLs                                        ; 1 / 2 ( 50 % )                              ;
; Global clocks                               ; 8 / 8 ( 100 % )                             ;
; Maximum fan-out node                        ; altpll0:inst1|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 595                                         ;
; Highest non-global fan-out signal           ; T8052:inst|T51:core51|Inst[4]               ;
; Highest non-global fan-out                  ; 72                                          ;
; Total fan-out                               ; 12043                                       ;
; Average fan-out                             ; 4.19                                        ;
+---------------------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; 50MHz   ; G16   ; 3        ; 53           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH1 ; T15   ; 4        ; 52           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH3 ; P14   ; 3        ; 53           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                     ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; LED[1] ; N13   ; 3        ; 53           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; LED[2] ; M13   ; 3        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; LED[3] ; N12   ; 4        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; LED[4] ; P12   ; 4        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; LED[5] ; M12   ; 4        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; LED[6] ; R12   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; LED[7] ; T11   ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; SCL  ; M15   ; 3        ; 53           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SDA  ; N16   ; 3        ; 53           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 2 / 44 ( 5 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 48 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 6 / 45 ( 13 % ) ; 3.3V          ; --           ;
; 4        ; 6 / 48 ( 13 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 260        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 256        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A6       ; 245        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A8       ; 240        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 224        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A11      ; 220        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 206        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 202        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 261        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 259        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 257        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 255        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 248        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 244        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 241        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 225        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 221        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 219        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 207        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 205        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 203        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 201        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 197        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 2          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 258        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 254        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 249        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 243        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 234        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 228        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 222        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 218        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 208        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 204        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 199        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ; 198        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 12         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 10         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 6          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 251        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 250        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 242        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 235        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 227        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 223        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 213        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 212        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 200        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 194        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 190        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 189        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 16         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 11         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 9          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 253        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 252        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 247        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 239        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 211        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 231        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 210        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 209        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 193        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E14      ; 191        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 188        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 187        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 18         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 15         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 5          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 8          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 192        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 185        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 184        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 186        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 183        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 32         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 17         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 14         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 29         ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 4          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 196        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 181        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ; 180        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 182        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 168        ; 3        ; 50MHz                                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 33         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 30         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 31         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 34         ; 1        ; ^nCEO                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 28         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 170        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H13      ; 195        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 169        ; 3        ; #altera_reserved_tdi                      ; input  ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; H15      ; 166        ; 3        ; #altera_reserved_tdo                      ; output ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; H16      ; 167        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 40         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 37         ; 1        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 36         ; 1        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 35         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GNDG_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GNDG_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 163        ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ; 164        ; 3        ; #altera_reserved_tck                      ; input  ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; J15      ; 165        ; 3        ; #altera_reserved_tms                      ; input  ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; J16      ; 161        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 53         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 41         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 38         ; 1        ; ^DCLK                                     ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 64         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K12      ; 137        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ; 162        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 138        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 160        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 149        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 54         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 55         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 52         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 65         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 139        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 143        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 146        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 147        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 148        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 56         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 58         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 60         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 62         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 78         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M6       ; 79         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 84         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 92         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 120        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 100        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 121        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 122        ; 4        ; LED[5]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 141        ; 3        ; LED[2]                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M14      ; 142        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 144        ; 3        ; SCL                                       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 145        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 57         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 59         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 63         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 69         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 80         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 81         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ; 89         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 96         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 107        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 110        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 118        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 119        ; 4        ; LED[3]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 131        ; 3        ; LED[1]                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 140        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 135        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 136        ; 3        ; SDA                                       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 68         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 73         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 77         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ; 82         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 88         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 97         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 106        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 111        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 113        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 123        ; 4        ; LED[4]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 128        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 132        ; 3        ; SWITCH3                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 133        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 66         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 70         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R3       ; 72         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 74         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 76         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 83         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 87         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 90         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 103        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 112        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 124        ; 4        ; LED[6]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 126        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 127        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 130        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 134        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 71         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T4       ; 75         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 86         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T8       ; 91         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 104        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T11      ; 109        ; 4        ; LED[7]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 125        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 129        ; 4        ; SWITCH1                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------+
; PLL Summary                                                             ;
+-----------------------------+-------------------------------------------+
; Name                        ; altpll0:inst1|altpll:altpll_component|pll ;
+-----------------------------+-------------------------------------------+
; PLL type                    ; -                                         ;
; Scan chain                  ; None                                      ;
; PLL mode                    ; Normal                                    ;
; Feedback source             ; --                                        ;
; Compensate clock            ; clock0                                    ;
; Switchover on loss of clock ; --                                        ;
; Switchover counter          ; --                                        ;
; Primary clock               ; --                                        ;
; Input frequency 0           ; 50.0 MHz                                  ;
; Input frequency 1           ; --                                        ;
; Nominal PFD frequency       ; 50.0 MHz                                  ;
; Nominal VCO frequency       ; 800.0 MHz                                 ;
; Freq min lock               ; 30.68 MHz                                 ;
; Freq max lock               ; 62.5 MHz                                  ;
; Clock Offset                ; 0 ps                                      ;
; M VCO Tap                   ; 0                                         ;
; M Initial                   ; 1                                         ;
; M value                     ; 16                                        ;
; N value                     ; 1                                         ;
; M counter delay             ; --                                        ;
; N counter delay             ; --                                        ;
; M2 value                    ; --                                        ;
; N2 value                    ; --                                        ;
; SS counter                  ; --                                        ;
; Downspread                  ; --                                        ;
; Spread frequency            ; --                                        ;
; enable0 counter             ; --                                        ;
; enable1 counter             ; --                                        ;
; Real time reconfigurable    ; --                                        ;
; Scan chain MIF file         ; --                                        ;
; Preserve counter order      ; Off                                       ;
; PLL location                ; PLL_2                                     ;
; Inclk0 signal               ; 50MHz                                     ;
; Inclk1 signal               ; --                                        ;
+-----------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; altpll0:inst1|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 32            ; 16/16 Even ; 1       ; 0       ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                          ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ex9                                                                   ; 2828 (151)  ; 737          ; 102400      ; 12   ; 0            ; 2091 (151)   ; 48 (0)            ; 689 (0)          ; 470 (0)         ; 162 (11)   ; |ex9                                                                                                                                                                                                         ;
;    |T8052:inst|                                                        ; 2555 (104)  ; 648          ; 102400      ; 0    ; 0            ; 1907 (65)    ; 30 (0)            ; 618 (39)         ; 465 (0)         ; 145 (20)   ; |ex9|T8052:inst                                                                                                                                                                                              ;
;       |T51:core51|                                                     ; 1782 (1110) ; 317          ; 4096        ; 0    ; 0            ; 1465 (915)   ; 19 (3)            ; 298 (192)        ; 318 (173)       ; 87 (63)    ; |ex9|T8052:inst|T51:core51                                                                                                                                                                                   ;
;          |T51_ALU:alu|                                                 ; 644 (407)   ; 111          ; 0           ; 0    ; 0            ; 533 (357)    ; 16 (0)            ; 95 (50)          ; 145 (60)        ; 24 (16)    ; |ex9|T8052:inst|T51:core51|T51_ALU:alu                                                                                                                                                                       ;
;             |T51_MD:md|                                                ; 237 (110)   ; 61           ; 0           ; 0    ; 0            ; 176 (49)     ; 16 (16)           ; 45 (45)          ; 85 (17)         ; 8 (8)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md                                                                                                                                                             ;
;                |lpm_mult:mult_rtl_0|                                   ; 127 (0)     ; 0            ; 0           ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; 68 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0                                                                                                                                         ;
;                   |multcore:mult_core|                                 ; 127 (59)    ; 0            ; 0           ; 0    ; 0            ; 127 (59)     ; 0 (0)             ; 0 (0)            ; 68 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core                                                                                                                      ;
;                      |mpar_add:padder|                                 ; 68 (0)      ; 0            ; 0           ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; 68 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder                                                                                                      ;
;                         |lpm_add_sub:adder[0]|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                 ;
;                            |addcore:adder|                             ; 9 (0)       ; 0            ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                   ;
;                               |a_csnbuffer:result_node|                ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                           ;
;                         |lpm_add_sub:adder[1]|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                 ;
;                            |addcore:adder|                             ; 9 (0)       ; 0            ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                   ;
;                               |a_csnbuffer:result_node|                ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                           ;
;                         |lpm_add_sub:adder[2]|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                                                 ;
;                            |addcore:adder|                             ; 9 (0)       ; 0            ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                                                   ;
;                               |a_csnbuffer:result_node|                ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                                           ;
;                         |lpm_add_sub:adder[3]|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]                                                                                 ;
;                            |addcore:adder|                             ; 9 (0)       ; 0            ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder                                                                   ;
;                               |a_csnbuffer:result_node|                ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node                                           ;
;                         |mpar_add:sub_par_add|                         ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                 ;
;                            |lpm_add_sub:adder[0]|                      ; 10 (0)      ; 0            ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                            ;
;                               |addcore:adder|                          ; 10 (0)      ; 0            ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                              ;
;                                  |a_csnbuffer:result_node|             ; 10 (10)     ; 0            ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ;
;                            |lpm_add_sub:adder[1]|                      ; 10 (0)      ; 0            ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]                                                            ;
;                               |addcore:adder|                          ; 10 (0)      ; 0            ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder                                              ;
;                                  |a_csnbuffer:result_node|             ; 10 (10)     ; 0            ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                      ;
;                            |mpar_add:sub_par_add|                      ; 12 (0)      ; 0            ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add                                                            ;
;                               |lpm_add_sub:adder[0]|                   ; 12 (0)      ; 0            ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ;
;                                  |addcore:adder|                       ; 12 (0)      ; 0            ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ;
;                                     |a_csnbuffer:result_node|          ; 12 (12)     ; 0            ; 0           ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;
;          |T51_RAM_Altera:\Altera_MODEL:ram|                            ; 28 (28)     ; 11           ; 4096        ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram                                                                                                                                                  ;
;             |iram_cyclone:IRAM|                                        ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM                                                                                                                                ;
;                |alt3pram:alt3pram_component|                           ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component                                                                                                    ;
;                   |altdpram:altdpram_component1|                       ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                       ;
;                      |altsyncram:ram_block|                            ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                  ;
;                         |altsyncram_k6i1:auto_generated|               ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_k6i1:auto_generated                   ;
;                   |altdpram:altdpram_component2|                       ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                       ;
;                      |altsyncram:ram_block|                            ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                  ;
;                         |altsyncram_k6i1:auto_generated|               ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_k6i1:auto_generated                   ;
;       |T51_Glue:glue51|                                                ; 62 (62)     ; 26           ; 0           ; 0    ; 0            ; 36 (36)      ; 2 (2)             ; 24 (24)          ; 0 (0)           ; 4 (4)      ; |ex9|T8052:inst|T51_Glue:glue51                                                                                                                                                                              ;
;       |T51_Port:tp0|                                                   ; 10 (10)     ; 8            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51_Port:tp0                                                                                                                                                                                 ;
;       |T51_Port:tp1|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51_Port:tp1                                                                                                                                                                                 ;
;       |T51_Port:tp2|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51_Port:tp2                                                                                                                                                                                 ;
;       |T51_Port:tp3|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|T51_Port:tp3                                                                                                                                                                                 ;
;       |T51_TC01:tc01|                                                  ; 243 (243)   ; 48           ; 0           ; 0    ; 0            ; 195 (195)    ; 4 (4)             ; 44 (44)          ; 82 (82)         ; 2 (2)      ; |ex9|T8052:inst|T51_TC01:tc01                                                                                                                                                                                ;
;       |T51_TC2:tc2|                                                    ; 66 (66)     ; 45           ; 0           ; 0    ; 0            ; 21 (21)      ; 2 (2)             ; 43 (43)          ; 16 (16)         ; 17 (17)    ; |ex9|T8052:inst|T51_TC2:tc2                                                                                                                                                                                  ;
;       |T51_UART:uart|                                                  ; 125 (125)   ; 60           ; 0           ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 59 (59)          ; 6 (6)           ; 14 (14)    ; |ex9|T8052:inst|T51_UART:uart                                                                                                                                                                                ;
;       |rom_cyclone:\mon51:Altera_flash|                                ; 75 (0)      ; 42           ; 65536       ; 0    ; 0            ; 33 (0)       ; 2 (0)             ; 40 (0)           ; 22 (0)          ; 1 (0)      ; |ex9|T8052:inst|rom_cyclone:\mon51:Altera_flash                                                                                                                                                              ;
;          |altsyncram:altsyncram_component|                             ; 75 (0)      ; 42           ; 65536       ; 0    ; 0            ; 33 (0)       ; 2 (0)             ; 40 (0)           ; 22 (0)          ; 1 (0)      ; |ex9|T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component                                                                                                                              ;
;             |altsyncram_m4g1:auto_generated|                           ; 75 (0)      ; 42           ; 65536       ; 0    ; 0            ; 33 (0)       ; 2 (0)             ; 40 (0)           ; 22 (0)          ; 1 (0)      ; |ex9|T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated                                                                                               ;
;                |altsyncram_n6h2:altsyncram1|                           ; 11 (2)      ; 2            ; 65536       ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 1 (0)      ; |ex9|T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1                                                                   ;
;                   |decode_fga:decode5|                                 ; 2 (2)       ; 0            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1|decode_fga:decode5                                                ;
;                   |mux_vab:mux7|                                       ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |ex9|T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1|mux_vab:mux7                                                      ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 64 (45)     ; 40           ; 0           ; 0    ; 0            ; 24 (14)      ; 2 (2)             ; 38 (29)          ; 22 (17)         ; 0 (0)      ; |ex9|T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                     ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 19 (19)     ; 9            ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |ex9|T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                  ;
;       |xram_cyclone:\mon51:Altera_ram|                                 ; 64 (0)      ; 39           ; 32768       ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; 21 (0)          ; 0 (0)      ; |ex9|T8052:inst|xram_cyclone:\mon51:Altera_ram                                                                                                                                                               ;
;          |altsyncram:altsyncram_component|                             ; 64 (0)      ; 39           ; 32768       ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; 21 (0)          ; 0 (0)      ; |ex9|T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component                                                                                                                               ;
;             |altsyncram_eja1:auto_generated|                           ; 64 (0)      ; 39           ; 32768       ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; 21 (0)          ; 0 (0)      ; |ex9|T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated                                                                                                ;
;                |altsyncram_dlb2:altsyncram1|                           ; 0 (0)       ; 0            ; 32768       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|altsyncram_dlb2:altsyncram1                                                                    ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 64 (45)     ; 39           ; 0           ; 0    ; 0            ; 25 (15)      ; 0 (0)             ; 39 (30)          ; 21 (16)         ; 0 (0)      ; |ex9|T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                      ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 19 (19)     ; 9            ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |ex9|T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                   ;
;    |altpll0:inst1|                                                     ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|altpll0:inst1                                                                                                                                                                                           ;
;       |altpll:altpll_component|                                        ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|altpll0:inst1|altpll:altpll_component                                                                                                                                                                   ;
;    |sld_hub:sld_hub_inst|                                              ; 122 (34)    ; 89           ; 0           ; 0    ; 0            ; 33 (20)      ; 18 (0)            ; 71 (14)          ; 5 (0)           ; 6 (2)      ; |ex9|sld_hub:sld_hub_inst                                                                                                                                                                                    ;
;       |lpm_decode:instruction_decoder|                                 ; 5 (0)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                     ;
;          |decode_9ie:auto_generated|                                   ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_9ie:auto_generated                                                                                                                           ;
;       |lpm_shiftreg:jtag_ir_register|                                  ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                      ;
;       |sld_dffex:BROADCAST|                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                ;
;       |sld_dffex:IRF_ENA_0|                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                ;
;       |sld_dffex:IRF_ENA|                                              ; 2 (2)       ; 2            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                  ;
;       |sld_dffex:IRSR|                                                 ; 9 (9)       ; 7            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 4 (4)      ; |ex9|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                     ;
;       |sld_dffex:RESET|                                                ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                    ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                       ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                           ;
;       |sld_dffex:\GEN_IRF:2:IRF|                                       ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF                                                                                                                                                           ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                  ;
;       |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF|                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF                                                                                                                                                  ;
;       |sld_jtag_state_machine:jtag_state_machine|                      ; 21 (21)     ; 19           ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                          ;
;       |sld_rom_sr:HUB_INFO_REG|                                        ; 18 (18)     ; 9            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |ex9|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                            ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; SWITCH1 ; Input    ; ON            ; ON            ; --                    ; --  ;
; 50MHz   ; Input    ; --            ; --            ; --                    ; --  ;
; SWITCH3 ; Input    ; ON            ; ON            ; --                    ; --  ;
; LED[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SDA     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SCL     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; SWITCH1                            ;                   ;         ;
;      - inst2                       ; 0                 ; ON      ;
; 50MHz                              ;                   ;         ;
; SWITCH3                            ;                   ;         ;
;      - T8052:inst|IO_RData[5]~8659 ; 0                 ; ON      ;
; inst10                             ;                   ;         ;
;      - T8052:inst|IO_RData[6]~8675 ; 0                 ; ON      ;
; inst12                             ;                   ;         ;
;      - T8052:inst|IO_RData[7]~8643 ; 1                 ; ON      ;
+------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                   ; Location       ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+-----------------------------------------+--------+----------------------+------------------+
; 50MHz                                                                                                                                                                  ; PIN_G16        ; 1       ; Clock                                   ; no     ; --                   ; --               ;
; T8052:inst|Ready~2                                                                                                                                                     ; LC_X22_Y10_N3  ; 29      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|FCycle[0]~3                                                                                                                                      ; LC_X24_Y18_N2  ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|ICall                                                                                                                                            ; LC_X16_Y13_N8  ; 52      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Inst1[7]~49                                                                                                                                      ; LC_X26_Y12_N2  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Inst2[7]~54                                                                                                                                      ; LC_X26_Y12_N9  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Inst[1]                                                                                                                                          ; LC_X26_Y19_N9  ; 67      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Mem_Wr                                                                                                                                           ; LC_X26_Y11_N4  ; 4       ; Clock enable, Sync. clear               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|OPC[12]~3                                                                                                                                        ; LC_X23_Y18_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|ROM_Addr[12]~4998                                                                                                                                ; LC_X32_Y13_N6  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Rst_r_n                                                                                                                                          ; LC_X10_Y11_N2  ; 9       ; Sync. clear                             ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|LessThan~118                                                                                                               ; LC_X14_Y12_N7  ; 19      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|process1~0                                                                                                                 ; LC_X12_Y11_N2  ; 24      ; Clock enable, Sync. load                ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|iReady                                                                                                                                           ; LC_X21_Y16_N8  ; 60      ; Clock enable, Sync. load                ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|process10~0                                                                                                                                      ; LC_X15_Y9_N6   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|process12~8                                                                                                                                      ; LC_X28_Y19_N8  ; 20      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|process4~6                                                                                                                                       ; LC_X24_Y8_N9   ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|xxx_flag~124                                                                                                                                     ; LC_X17_Y11_N8  ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|P0_Wr                                                                                                                                       ; LC_X18_Y14_N7  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|P1_Wr                                                                                                                                       ; LC_X17_Y11_N1  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|P2_Wr~11                                                                                                                                    ; LC_X18_Y14_N6  ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|P3_Wr                                                                                                                                       ; LC_X15_Y9_N9   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|RCAP2H_Wr                                                                                                                                   ; LC_X17_Y12_N5  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|RCAP2L_Wr                                                                                                                                   ; LC_X17_Y11_N4  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|SBUF_Wr~43                                                                                                                                  ; LC_X17_Y12_N8  ; 10      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|SCON_Wr                                                                                                                                     ; LC_X14_Y9_N6   ; 7       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|T2CON_Wr                                                                                                                                    ; LC_X14_Y9_N8   ; 7       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TH0_Wr                                                                                                                                      ; LC_X17_Y12_N1  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TH1_Wr                                                                                                                                      ; LC_X17_Y12_N2  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TH2_Wr                                                                                                                                      ; LC_X17_Y12_N4  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TL1_Wr                                                                                                                                      ; LC_X17_Y12_N0  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TL2_Wr                                                                                                                                      ; LC_X17_Y12_N9  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TMOD_Wr                                                                                                                                     ; LC_X21_Y6_N2   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|process0~0                                                                                                                                  ; LC_X15_Y9_N2   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|process0~1                                                                                                                                  ; LC_X15_Y9_N1   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|process0~2                                                                                                                                  ; LC_X18_Y14_N8  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_Port:tp0|Port_Output[0]                                                                                                                                 ; LC_X21_Y7_N9   ; 2       ; Output enable                           ; no     ; --                   ; --               ;
; T8052:inst|T51_Port:tp0|Port_Output[1]                                                                                                                                 ; LC_X21_Y7_N2   ; 2       ; Output enable                           ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|Bit_Phase[3]~239                                                                                                                              ; LC_X13_Y8_N7   ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|process5~117                                                                                                                                  ; LC_X14_Y7_N8   ; 12      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|XRAM_WE                                                                                                                                                     ; LC_X27_Y6_N2   ; 8       ; Write enable                            ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1|decode_fga:decode5|eq_node[0]~29 ; LC_X37_Y12_N3  ; 8       ; Write enable                            ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1|decode_fga:decode5|eq_node[1]~28 ; LC_X37_Y12_N1  ; 8       ; Write enable                            ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~16                        ; LC_X37_Y13_N6  ; 13      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|process1~1                         ; LC_X36_Y13_N4  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0                         ; LC_X36_Y15_N1  ; 4       ; Async. clear                            ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~26                        ; LC_X37_Y13_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]               ; LC_X36_Y14_N6  ; 21      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|rtl~0                              ; LC_X36_Y13_N7  ; 5       ; Sync. clear                             ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|rtl~3                              ; LC_X41_Y12_N1  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|rtl~7                              ; LC_X40_Y12_N2  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~13                     ; LC_X35_Y10_N0  ; 8       ; Write enable                            ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~14                         ; LC_X35_Y9_N6   ; 12      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|process1~1                          ; LC_X36_Y9_N9   ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0                          ; LC_X36_Y11_N3  ; 4       ; Async. clear                            ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~26                         ; LC_X35_Y9_N8   ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|rtl~0                               ; LC_X36_Y9_N8   ; 5       ; Sync. clear                             ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|rtl~2                               ; LC_X35_Y10_N3  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|rtl~7                               ; LC_X38_Y10_N3  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; altera_internal_jtag~TCKUTAP                                                                                                                                           ; JTAG_X1_Y13_N1 ; 193     ; Clock                                   ; yes    ; Global clock         ; GCLK2            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                           ; JTAG_X1_Y13_N1 ; 22      ; Sync. clear                             ; no     ; --                   ; --               ;
; altpll0:inst1|altpll:altpll_component|_clk0                                                                                                                            ; PLL_2          ; 594     ; Clock                                   ; yes    ; Global clock         ; GCLK7            ;
; inst2                                                                                                                                                                  ; LC_X8_Y13_N5   ; 418     ; Async. clear, Async. load, Clock enable ; yes    ; Global clock         ; GCLK3            ;
; rtl~238                                                                                                                                                                ; LC_X21_Y6_N1   ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; rtl~247                                                                                                                                                                ; LC_X38_Y10_N6  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; rtl~249                                                                                                                                                                ; LC_X39_Y14_N5  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; rtl~4                                                                                                                                                                  ; LC_X30_Y15_N3  ; 38      ; Clock enable                            ; no     ; --                   ; --               ;
; rtl~50                                                                                                                                                                 ; LC_X18_Y9_N4   ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; rtl~5418                                                                                                                                                               ; LC_X26_Y12_N8  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; rtl~5437                                                                                                                                                               ; LC_X12_Y10_N9  ; 19      ; Sync. clear                             ; no     ; --                   ; --               ;
; rtl~5444                                                                                                                                                               ; LC_X37_Y10_N7  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; rtl~5455                                                                                                                                                               ; LC_X23_Y18_N2  ; 6       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|CLRN_SIGNAL                                                                                                                                       ; LC_X42_Y13_N4  ; 39      ; Async. clear                            ; yes    ; Global clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                  ; LC_X37_Y9_N5   ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~1                                                                                                                                  ; LC_X39_Y12_N8  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~136                                                                                                                                 ; LC_X37_Y12_N7  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[2]~135                                                                                                                                 ; LC_X37_Y12_N5  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~29                                                                                                                                 ; LC_X37_Y9_N9   ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRSR_ENA                                                                                                                                          ; LC_X37_Y10_N6  ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~99                                                                                                                                           ; LC_X36_Y14_N7  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                              ; LC_X39_Y13_N5  ; 23      ; Async. clear                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                                                                                                                     ; LC_X38_Y13_N4  ; 16      ; Async. clear, Sync. load                ; yes    ; Global clock         ; GCLK0            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]                                                                                                                     ; LC_X38_Y13_N6  ; 7       ; Async. clear                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]                                                                                                                     ; LC_X36_Y10_N6  ; 15      ; Async. clear                            ; yes    ; Global clock         ; GCLK1            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[3]                                                                                                                     ; LC_X35_Y9_N9   ; 7       ; Async. clear                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                ; LC_X40_Y13_N1  ; 15      ; Async. clear                            ; yes    ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                               ; LC_X42_Y13_N2  ; 12      ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                               ; LC_X41_Y13_N9  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                ; LC_X40_Y13_N4  ; 37      ; Sync. load                              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                ; LC_X41_Y13_N6  ; 27      ; Async. clear                            ; yes    ; Global clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|clear_signal                                                                                                              ; LC_X40_Y12_N1  ; 22      ; Sync. clear                             ; no     ; --                   ; --               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+-----------------------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                  ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; Name                                                                    ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                            ; JTAG_X1_Y13_N1 ; 193     ; Global clock         ; GCLK2            ;
; altpll0:inst1|altpll:altpll_component|_clk0                             ; PLL_2          ; 594     ; Global clock         ; GCLK7            ;
; inst2                                                                   ; LC_X8_Y13_N5   ; 418     ; Global clock         ; GCLK3            ;
; sld_hub:sld_hub_inst|CLRN_SIGNAL                                        ; LC_X42_Y13_N4  ; 39      ; Global clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                      ; LC_X38_Y13_N4  ; 16      ; Global clock         ; GCLK0            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]                      ; LC_X36_Y10_N6  ; 15      ; Global clock         ; GCLK1            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] ; LC_X40_Y13_N1  ; 15      ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8] ; LC_X41_Y13_N6  ; 27      ; Global clock         ; GCLK6            ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+


+-----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                   ;
+-------------------------------------------------------------------------+---------+
; Name                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------+---------+
; T8052:inst|T51:core51|Inst[4]                                           ; 72      ;
; T8052:inst|T51:core51|Inst[1]                                           ; 67      ;
; T8052:inst|T51:core51|Inst[6]                                           ; 65      ;
; T8052:inst|T51:core51|Inst[7]                                           ; 63      ;
; T8052:inst|T51:core51|iReady                                            ; 62      ;
; T8052:inst|T51:core51|FCycle[1]                                         ; 54      ;
; T8052:inst|T51:core51|FCycle[0]                                         ; 54      ;
; T8052:inst|T51:core51|ICall                                             ; 52      ;
; T8052:inst|T51:core51|Inst[5]                                           ; 52      ;
; T8052:inst|T51:core51|ACC[7]                                            ; 49      ;
; T8052:inst|T51:core51|Inst[0]                                           ; 43      ;
; T8052:inst|T51:core51|AMux_SFR                                          ; 42      ;
; T8052:inst|T51:core51|ACC[4]                                            ; 40      ;
; T8052:inst|T51:core51|ACC[2]                                            ; 39      ;
; T8052:inst|T51:core51|ACC[1]                                            ; 39      ;
; T8052:inst|T51:core51|ACC[3]                                            ; 39      ;
; T8052:inst|T51:core51|ACC[0]                                            ; 39      ;
; T8052:inst|T51:core51|Inst[2]                                           ; 39      ;
; T8052:inst|T51:core51|ACC[5]                                            ; 38      ;
; T8052:inst|T51:core51|ACC[6]                                            ; 38      ;
; rtl~4                                                                   ; 38      ;
; T8052:inst|T51:core51|INC_DPTR                                          ; 37      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4] ; 37      ;
; rtl~11                                                                  ; 37      ;
; T8052:inst|T51:core51|Inst[3]                                           ; 31      ;
; T8052:inst|Ready~2                                                      ; 30      ;
; rtl~9                                                                   ; 28      ;
; rtl~29                                                                  ; 28      ;
; T8052:inst|T51:core51|Int_AddrB[0]~532                                  ; 28      ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|Cnt[3]                      ; 27      ;
; T8052:inst|T51:core51|process12~1499                                    ; 27      ;
; T8052:inst|T51_TC01:tc01|Cnt1[0]~COMBOUT                                ; 27      ;
; T8052:inst|T51_TC01:tc01|Cnt1[1]~COMBOUT                                ; 27      ;
; T8052:inst|T51_TC01:tc01|Cnt1[6]~COMBOUT                                ; 27      ;
; T8052:inst|T51_TC01:tc01|Cnt1[7]~COMBOUT                                ; 27      ;
; T8052:inst|mux_sel[0]~16                                                ; 26      ;
; T8052:inst|mux_sel[1]~15                                                ; 26      ;
; T8052:inst|T51_TC01:tc01|Cnt1[2]~COMBOUT                                ; 26      ;
; T8052:inst|T51_TC01:tc01|Cnt1[3]~COMBOUT                                ; 26      ;
; T8052:inst|T51_TC01:tc01|Cnt1[4]~COMBOUT                                ; 26      ;
; T8052:inst|T51_TC01:tc01|Cnt1[5]~COMBOUT                                ; 26      ;
; T8052:inst|T51_TC01:tc01|Tick0                                          ; 24      ;
; T8052:inst|T51_TC01:tc01|TMOD[5]                                        ; 24      ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|process1~0                  ; 24      ;
; T8052:inst|T51_TC01:tc01|TMOD[4]                                        ; 24      ;
; T8052:inst|T51_UART:uart|TX_Bit_Cnt[0]                                  ; 23      ;
; T8052:inst|T51:core51|NPC~14525                                         ; 23      ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                               ; 23      ;
; T8052:inst|T51:core51|process12~1491                                    ; 23      ;
; T8052:inst|T51:core51|process10~214                                     ; 23      ;
+-------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                             ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                             ; Location                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_k6i1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                            ; M4K_X19_Y12                                                                                                                                                                                                    ;
; T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_k6i1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                            ; M4K_X19_Y15                                                                                                                                                                                                    ;
; T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1|ALTSYNCRAM                                                 ; AUTO ; True Dual Port   ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; C:/altera/FPGA_course/ex9/firmware/firmware.hex ; M4K_X33_Y14, M4K_X33_Y15, M4K_X19_Y13, M4K_X33_Y13, M4K_X33_Y10, M4K_X33_Y16, M4K_X19_Y14, M4K_X19_Y16, M4K_X19_Y10, M4K_X33_Y12, M4K_X33_Y17, M4K_X19_Y17, M4K_X19_Y11, M4K_X33_Y11, M4K_X19_Y18, M4K_X33_Y18 ;
; T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|altsyncram_dlb2:altsyncram1|ALTSYNCRAM                                                  ; AUTO ; True Dual Port   ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; None                                            ; M4K_X33_Y8, M4K_X19_Y8, M4K_X33_Y9, M4K_X19_Y9, M4K_X33_Y7, M4K_X19_Y6, M4K_X19_Y7, M4K_X33_Y6                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 4,228 / 30,600 ( 14 % ) ;
; Direct links               ; 361 / 43,552 ( < 1 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 98 / 312 ( 31 % )       ;
; LUT chains                 ; 141 / 10,854 ( 1 % )    ;
; Local interconnects        ; 5,684 / 43,552 ( 13 % ) ;
; M4K buffers                ; 64 / 1,872 ( 3 % )      ;
; R4s                        ; 4,477 / 28,560 ( 16 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.92) ; Number of LABs  (Total = 317) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 18                            ;
; 2                                          ; 0                             ;
; 3                                          ; 4                             ;
; 4                                          ; 4                             ;
; 5                                          ; 3                             ;
; 6                                          ; 4                             ;
; 7                                          ; 12                            ;
; 8                                          ; 19                            ;
; 9                                          ; 23                            ;
; 10                                         ; 230                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.63) ; Number of LABs  (Total = 317) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 140                           ;
; 1 Async. load                      ; 4                             ;
; 1 Clock                            ; 214                           ;
; 1 Clock enable                     ; 65                            ;
; 1 Sync. clear                      ; 13                            ;
; 1 Sync. load                       ; 54                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 24                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.18) ; Number of LABs  (Total = 317) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 18                            ;
; 2                                           ; 0                             ;
; 3                                           ; 5                             ;
; 4                                           ; 4                             ;
; 5                                           ; 4                             ;
; 6                                           ; 4                             ;
; 7                                           ; 12                            ;
; 8                                           ; 16                            ;
; 9                                           ; 37                            ;
; 10                                          ; 168                           ;
; 11                                          ; 20                            ;
; 12                                          ; 15                            ;
; 13                                          ; 9                             ;
; 14                                          ; 1                             ;
; 15                                          ; 3                             ;
; 16                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.24) ; Number of LABs  (Total = 317) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 27                            ;
; 2                                               ; 5                             ;
; 3                                               ; 25                            ;
; 4                                               ; 31                            ;
; 5                                               ; 35                            ;
; 6                                               ; 34                            ;
; 7                                               ; 42                            ;
; 8                                               ; 47                            ;
; 9                                               ; 35                            ;
; 10                                              ; 28                            ;
; 11                                              ; 5                             ;
; 12                                              ; 0                             ;
; 13                                              ; 1                             ;
; 14                                              ; 1                             ;
; 15                                              ; 0                             ;
; 16                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.83) ; Number of LABs  (Total = 317) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 6                             ;
; 4                                            ; 5                             ;
; 5                                            ; 3                             ;
; 6                                            ; 2                             ;
; 7                                            ; 6                             ;
; 8                                            ; 14                            ;
; 9                                            ; 8                             ;
; 10                                           ; 9                             ;
; 11                                           ; 8                             ;
; 12                                           ; 18                            ;
; 13                                           ; 9                             ;
; 14                                           ; 18                            ;
; 15                                           ; 14                            ;
; 16                                           ; 12                            ;
; 17                                           ; 15                            ;
; 18                                           ; 23                            ;
; 19                                           ; 18                            ;
; 20                                           ; 39                            ;
; 21                                           ; 49                            ;
; 22                                           ; 33                            ;
+----------------------------------------------+-------------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                  ;
+-----------------------------------------------------------------------------+--------------------------+
; Name                                                                        ; Value                    ;
+-----------------------------------------------------------------------------+--------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                            ; ff                       ;
; Mid Wire Use - Fit Attempt 1                                                ; 24                       ;
; Mid Slack - Fit Attempt 1                                                   ; 18912                    ;
; Internal Atom Count - Fit Attempt 1                                         ; 2828                     ;
; LE/ALM Count - Fit Attempt 1                                                ; 2828                     ;
; LAB Count - Fit Attempt 1                                                   ; 317                      ;
; Outputs per Lab - Fit Attempt 1                                             ; 6.246                    ;
; Inputs per LAB - Fit Attempt 1                                              ; 14.710                   ;
; Global Inputs per LAB - Fit Attempt 1                                       ; 1.145                    ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1    ; 0:312;1:5                ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                             ; 0:167;1:100;2:50         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                        ; 0:158;1:102;2:48;3:8;4:1 ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                       ; 0:158;1:102;2:48;3:8;4:1 ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                 ; 0:131;1:54;2:84;3:39;4:9 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                  ; 0:131;1:54;2:84;3:39;4:9 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1        ; 0:299;1:15;2:3           ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1          ; 0:312;1:5                ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1 ; 0:162;1:132;2:23         ;
; LAB Constraint 'global control signals' - Fit Attempt 1                     ; 0:103;1:66;2:140;3:7;4:1 ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                 ; 0:103;1:137;2:77         ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1            ; 0:312;1:5                ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                            ; 0:103;1:184;2:30         ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                          ; 0:172;1:145              ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                        ; 0:23;1:294               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                   ; 0:283;1:34               ;
; LEs in Chains - Fit Attempt 1                                               ; 470                      ;
; LEs in Long Chains - Fit Attempt 1                                          ; 254                      ;
; LABs with Chains - Fit Attempt 1                                            ; 63                       ;
; LABs with Multiple Chains - Fit Attempt 1                                   ; 0                        ;
; Time - Fit Attempt 1                                                        ; 1                        ;
; Time in tsm_dat.dll - Fit Attempt 1                                         ; 0.020                    ;
; Time in tsm_tan.dll - Fit Attempt 1                                         ; 0.319                    ;
+-----------------------------------------------------------------------------+--------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+--------------------------------------+-------+
; Name                                 ; Value ;
+--------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1     ; ff    ;
; Early Wire Use - Fit Attempt 1       ; 9     ;
; Early Slack - Fit Attempt 1          ; 6798  ;
; Auto Fit Point 3 - Fit Attempt 1     ; ff    ;
; Mid Wire Use - Fit Attempt 1         ; 14    ;
; Mid Slack - Fit Attempt 1            ; 17207 ;
; Auto Fit Point 4 - Fit Attempt 1     ; ff    ;
; Late Wire Use - Fit Attempt 1        ; 15    ;
; Late Slack - Fit Attempt 1           ; 17207 ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff    ;
; Time - Fit Attempt 1                 ; 19    ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 8.870 ;
; Time in tsm_dat.dll - Fit Attempt 1  ; 1.198 ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 4.538 ;
+--------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 17797 ;
; Early Wire Use - Fit Attempt 1      ; 14    ;
; Peak Regional Wire - Fit Attempt 1  ; 40    ;
; Mid Slack - Fit Attempt 1           ; 10909 ;
; Late Slack - Fit Attempt 1          ; 10909 ;
; Late Slack - Fit Attempt 1          ; 10909 ;
; Late Wire Use - Fit Attempt 1       ; 16    ;
; Time - Fit Attempt 1                ; 20    ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.030 ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 6.393 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.1 Build 176 10/26/2005 Service Pack 0.15 SJ Web Edition
    Info: Processing started: Mon May 08 15:48:01 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ex9 -c ex9
Info: Selected device EP1C12F256C7 for design "ex9"
Info: Implementing parameter values for PLL "altpll0:inst1|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for altpll0:inst1|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6F256C7 is compatible
    Info: Device EP1C6F256I7 is compatible
    Info: Device EP1C12F256I7 is compatible
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "altpll0:inst1|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted some destinations of signal "inst2" to use Global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[7]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[4]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[3]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[5]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[1]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[0]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[6]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[2]" may be non-global or may not use global clock
Info: Automatically promoted signal "sld_hub:sld_hub_inst|CLRN_SIGNAL" to use Global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~1372" may be non-global or may not use global clock
    Info: Destination "T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~1370" may be non-global or may not use global clock
    Info: Destination "T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[2]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|OK_TO_UPDATE_IR_Q" may be non-global or may not use global clock
    Info: Destination "T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|clear_signal" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[1]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[1]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[2]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|BROADCAST_ENA~32" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 3 percent
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:02:24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:00:08
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:19
Info: Estimated most critical path is memory to memory delay of 22.136 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X33_Y12; Fanout = 1; MEM Node = 'T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1|ram_block3a1~porta_address_reg0'
    Info: 2: + IC(0.000 ns) + CELL(3.811 ns) = 3.811 ns; Loc. = M4K_X33_Y12; Fanout = 1; MEM Node = 'T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1|ram_block3a1'
    Info: 3: + IC(1.698 ns) + CELL(0.390 ns) = 5.899 ns; Loc. = LAB_X23_Y10; Fanout = 2; COMB Node = 'T8052:inst|ROM_Data[1]~2752'
    Info: 4: + IC(0.849 ns) + CELL(0.390 ns) = 7.138 ns; Loc. = LAB_X24_Y14; Fanout = 7; COMB Node = 'T8052:inst|ROM_Data[1]~2753'
    Info: 5: + IC(1.339 ns) + CELL(0.258 ns) = 8.735 ns; Loc. = LAB_X24_Y19; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|Int_AddrA[1]~24643'
    Info: 6: + IC(0.197 ns) + CELL(0.390 ns) = 9.322 ns; Loc. = LAB_X24_Y19; Fanout = 3; COMB Node = 'T8052:inst|T51:core51|Int_AddrA[1]~24645'
    Info: 7: + IC(2.041 ns) + CELL(0.258 ns) = 11.621 ns; Loc. = LAB_X21_Y9; Fanout = 21; COMB Node = 'T8052:inst|T51:core51|Int_AddrA[1]~24646'
    Info: 8: + IC(1.361 ns) + CELL(0.258 ns) = 13.240 ns; Loc. = LAB_X21_Y15; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|Stall_pipe~839_BDD45'
    Info: 9: + IC(1.275 ns) + CELL(0.258 ns) = 14.773 ns; Loc. = LAB_X26_Y13; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|Stall_pipe~822'
    Info: 10: + IC(0.065 ns) + CELL(0.522 ns) = 15.360 ns; Loc. = LAB_X26_Y13; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|Stall_pipe~829'
    Info: 11: + IC(0.946 ns) + CELL(0.522 ns) = 16.828 ns; Loc. = LAB_X31_Y13; Fanout = 21; COMB Node = 'T8052:inst|T51:core51|NPC~14525'
    Info: 12: + IC(0.524 ns) + CELL(0.258 ns) = 17.610 ns; Loc. = LAB_X32_Y13; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|add~20865_BDD170'
    Info: 13: + IC(0.197 ns) + CELL(0.390 ns) = 18.197 ns; Loc. = LAB_X32_Y13; Fanout = 3; COMB Node = 'T8052:inst|T51:core51|add~20089'
    Info: 14: + IC(0.329 ns) + CELL(0.258 ns) = 18.784 ns; Loc. = LAB_X32_Y13; Fanout = 224; COMB Node = 'T8052:inst|T51:core51|ROM_Addr[12]~4998'
    Info: 15: + IC(2.498 ns) + CELL(0.854 ns) = 22.136 ns; Loc. = M4K_X19_Y18; Fanout = 0; MEM Node = 'T8052:inst|rom_cyclone:\mon51:Altera_flash|altsyncram:altsyncram_component|altsyncram_m4g1:auto_generated|altsyncram_n6h2:altsyncram1|ram_block3a8~porta_we_reg'
    Info: Total cell delay = 8.817 ns ( 39.83 % )
    Info: Total interconnect delay = 13.319 ns ( 60.17 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 13% of the available device resources. Peak interconnect usage is 39%
Info: Fitter routing operations ending: elapsed time is 00:00:20
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node sld_hub:sld_hub_inst|CLRN_SIGNAL uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node T8052:inst|xram_cyclone:\mon51:Altera_ram|altsyncram:altsyncram_component|altsyncram_eja1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRF_ENA|Q[0] -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|jtag_debug_mode_usr1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|jtag_debug_mode_usr0 -- routed using non-global resources
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin SDA has GND driving its datain port
    Info: Pin SCL has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: T8052:inst|T51_Port:tp0|Port_Output[0]
        Info: Type bidirectional pin SDA uses the LVTTL I/O standard
    Info: Following pins have the same output enable: T8052:inst|T51_Port:tp0|Port_Output[1]
        Info: Type bidirectional pin SCL uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Processing ended: Mon May 08 15:51:46 2006
    Info: Elapsed time: 00:03:45


