+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|fifo_ram               ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort|dcfifo_component|auto_generated                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[3].addr_inputPort                                                        ; 36    ; 20             ; 0            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|fifo_ram               ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort|dcfifo_component|auto_generated                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[2].addr_inputPort                                                        ; 36    ; 20             ; 0            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|fifo_ram               ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort|dcfifo_component|auto_generated                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[1].addr_inputPort                                                        ; 36    ; 20             ; 0            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|fifo_ram               ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort|dcfifo_component|auto_generated                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|ADDR_FIFO_generate[0].addr_inputPort                                                        ; 36    ; 20             ; 0            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|fifo_ram               ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort|dcfifo_component|auto_generated                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[3].data_inputPort                                                        ; 36    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|fifo_ram               ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort|dcfifo_component|auto_generated                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[2].data_inputPort                                                        ; 36    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|fifo_ram               ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort|dcfifo_component|auto_generated                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[1].data_inputPort                                                        ; 36    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|fifo_ram               ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort|dcfifo_component|auto_generated                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM|DATA_FIFO_generate[0].data_inputPort                                                        ; 36    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SRAM                                                                                             ; 145   ; 238            ; 0            ; 238            ; 93     ; 238             ; 238           ; 238             ; 16    ; 0              ; 16           ; 0                ; 16                ;
; VGAtiming                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; systemPLL|altpll_component|auto_generated                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; systemPLL                                                                                        ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
