TimeQuest Timing Analyzer report for DE2_70
Wed May 18 14:12:20 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'N/C'
 13. Slow Model Setup: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 14. Slow Model Setup: 'CCD_PIXCLK'
 15. Slow Model Setup: 'iCLK_50'
 16. Slow Model Setup: 'vga_pll:u5|altpll:altpll_component|_clk0'
 17. Slow Model Hold: 'iCLK_50'
 18. Slow Model Hold: 'CCD_PIXCLK'
 19. Slow Model Hold: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 20. Slow Model Hold: 'vga_pll:u5|altpll:altpll_component|_clk0'
 21. Slow Model Hold: 'N/C'
 22. Slow Model Recovery: 'CCD_PIXCLK'
 23. Slow Model Recovery: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 24. Slow Model Recovery: 'iCLK_50'
 25. Slow Model Recovery: 'vga_pll:u5|altpll:altpll_component|_clk0'
 26. Slow Model Removal: 'iCLK_50'
 27. Slow Model Removal: 'CCD_PIXCLK'
 28. Slow Model Removal: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 29. Slow Model Removal: 'vga_pll:u5|altpll:altpll_component|_clk0'
 30. Slow Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 31. Slow Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk1'
 32. Slow Model Minimum Pulse Width: 'oDRAM0_CLK'
 33. Slow Model Minimum Pulse Width: 'CCD_PIXCLK'
 34. Slow Model Minimum Pulse Width: 'iCLK_50'
 35. Slow Model Minimum Pulse Width: 'iCLK_50_2'
 36. Slow Model Minimum Pulse Width: 'iCLK_50_3'
 37. Slow Model Minimum Pulse Width: 'vga_pll:u5|altpll:altpll_component|_clk0'
 38. Slow Model Minimum Pulse Width: 'CCD_MCLK'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Fast Model Setup Summary
 46. Fast Model Hold Summary
 47. Fast Model Recovery Summary
 48. Fast Model Removal Summary
 49. Fast Model Minimum Pulse Width Summary
 50. Fast Model Setup: 'N/C'
 51. Fast Model Setup: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 52. Fast Model Setup: 'CCD_PIXCLK'
 53. Fast Model Setup: 'iCLK_50'
 54. Fast Model Setup: 'vga_pll:u5|altpll:altpll_component|_clk0'
 55. Fast Model Hold: 'iCLK_50'
 56. Fast Model Hold: 'CCD_PIXCLK'
 57. Fast Model Hold: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 58. Fast Model Hold: 'vga_pll:u5|altpll:altpll_component|_clk0'
 59. Fast Model Hold: 'N/C'
 60. Fast Model Recovery: 'CCD_PIXCLK'
 61. Fast Model Recovery: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 62. Fast Model Recovery: 'vga_pll:u5|altpll:altpll_component|_clk0'
 63. Fast Model Recovery: 'iCLK_50'
 64. Fast Model Removal: 'iCLK_50'
 65. Fast Model Removal: 'CCD_PIXCLK'
 66. Fast Model Removal: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 67. Fast Model Removal: 'vga_pll:u5|altpll:altpll_component|_clk0'
 68. Fast Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 69. Fast Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk1'
 70. Fast Model Minimum Pulse Width: 'oDRAM0_CLK'
 71. Fast Model Minimum Pulse Width: 'CCD_PIXCLK'
 72. Fast Model Minimum Pulse Width: 'iCLK_50'
 73. Fast Model Minimum Pulse Width: 'iCLK_50_2'
 74. Fast Model Minimum Pulse Width: 'iCLK_50_3'
 75. Fast Model Minimum Pulse Width: 'vga_pll:u5|altpll:altpll_component|_clk0'
 76. Fast Model Minimum Pulse Width: 'CCD_MCLK'
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Propagation Delay
 82. Minimum Propagation Delay
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Progagation Delay
 89. Minimum Progagation Delay
 90. Setup Transfers
 91. Hold Transfers
 92. Recovery Transfers
 93. Removal Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_70                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DE2_70.sdc    ; OK     ; Wed May 18 14:12:18 2016 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                         ;
+--------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+----------------------------------+------------------------------------+
; Clock Name                                 ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                           ; Targets                            ;
+--------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+----------------------------------+------------------------------------+
; CCD_MCLK                                   ; Base      ; 40.000 ; 25.0 MHz   ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { GPIO_CLKOUT_N1 }                 ;
; CCD_PIXCLK                                 ; Base      ; 16.667 ; 60.0 MHz   ; 0.000  ; 8.333  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { GPIO_CLKIN_N1 }                  ;
; iCLK_50                                    ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { iCLK_50 }                        ;
; iCLK_50_2                                  ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { iCLK_50_2 }                      ;
; iCLK_50_3                                  ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { iCLK_50_3 }                      ;
; N/C                                        ; Virtual   ; 10.000 ; 100.0 MHz  ; 0.000  ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { }                                ;
; oDRAM0_CLK                                 ; Base      ; 6.666  ; 150.02 MHz ; 0.000  ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { oDRAM0_CLK }                     ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; Generated ; 6.666  ; 150.02 MHz ; 0.000  ; 3.333  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; iCLK_50_3 ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[0] } ;
; sdram_pll:u6|altpll:altpll_component|_clk1 ; Generated ; 6.666  ; 150.02 MHz ; -1.666 ; 1.667  ; 50.00      ; 1         ; 3           ; -90.0 ;        ;           ;            ; false    ; iCLK_50_3 ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[1] } ;
; sdram_pll:u6|altpll:altpll_component|_clk2 ; Generated ; 6.666  ; 150.02 MHz ; -1.666 ; 1.667  ; 50.00      ; 1         ; 3           ; -90.0 ;        ;           ;            ; false    ; iCLK_50_3 ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[2] } ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; Generated ; 30.000 ; 33.33 MHz  ; 0.000  ; 15.000 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; iCLK_50_2 ; u5|altpll_component|pll|inclk[0] ; { u5|altpll_component|pll|clk[0] } ;
+--------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                          ;
+------------+-----------------+--------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note ;
+------------+-----------------+--------------------------------------------+------+
; 89.14 MHz  ; 89.14 MHz       ; vga_pll:u5|altpll:altpll_component|_clk0   ;      ;
; 121.61 MHz ; 121.61 MHz      ; CCD_PIXCLK                                 ;      ;
; 194.29 MHz ; 194.29 MHz      ; iCLK_50                                    ;      ;
; 198.18 MHz ; 198.18 MHz      ; sdram_pll:u6|altpll:altpll_component|_clk0 ;      ;
+------------+-----------------+--------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow Model Setup Summary                                            ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; N/C                                        ; -4.573 ; -141.859      ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; -0.330 ; -6.562        ;
; CCD_PIXCLK                                 ; 6.369  ; 0.000         ;
; iCLK_50                                    ; 14.853 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 18.782 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Hold Summary                                             ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; iCLK_50                                    ; -0.133 ; -0.133        ;
; CCD_PIXCLK                                 ; 0.391  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.391  ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 0.391  ; 0.000         ;
; N/C                                        ; 2.476  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Recovery Summary                                         ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; CCD_PIXCLK                                 ; -3.931 ; -876.232      ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.649  ; 0.000         ;
; iCLK_50                                    ; 12.692 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 13.270 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Removal Summary                                          ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; iCLK_50                                    ; 1.190  ; 0.000         ;
; CCD_PIXCLK                                 ; 2.694  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 4.361  ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 16.035 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.953  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk1 ; 3.333  ; 0.000         ;
; oDRAM0_CLK                                 ; 3.889  ; 0.000         ;
; CCD_PIXCLK                                 ; 5.953  ; 0.000         ;
; iCLK_50                                    ; 9.000  ; 0.000         ;
; iCLK_50_2                                  ; 10.000 ; 0.000         ;
; iCLK_50_3                                  ; 10.000 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 12.873 ; 0.000         ;
; CCD_MCLK                                   ; 37.223 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'N/C'                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; -4.573 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.302      ;
; -4.562 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.291      ;
; -4.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.278      ;
; -4.555 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.262     ; 5.293      ;
; -4.554 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.262     ; 5.292      ;
; -4.552 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 5.304      ;
; -4.542 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 5.294      ;
; -4.517 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 5.285      ;
; -4.516 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.291     ; 5.225      ;
; -4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.244      ;
; -4.501 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.260      ;
; -4.492 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.213      ;
; -4.487 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.208      ;
; -4.482 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.262     ; 5.220      ;
; -4.473 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 5.225      ;
; -4.460 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.291     ; 5.169      ;
; -4.452 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.173      ;
; -4.449 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 5.201      ;
; -4.447 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.176      ;
; -4.442 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.171      ;
; -4.433 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.262     ; 5.171      ;
; -4.431 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.190      ;
; -4.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.291     ; 5.134      ;
; -4.415 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.262     ; 5.153      ;
; -4.414 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.173      ;
; -4.411 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.170      ;
; -4.411 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.132      ;
; -4.407 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 5.175      ;
; -4.401 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 5.169      ;
; -4.399 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.158      ;
; -4.390 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.262     ; 5.128      ;
; -4.389 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.148      ;
; -4.381 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.140      ;
; -4.380 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 5.148      ;
; -4.374 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.211     ; 5.163      ;
; -4.371 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.211     ; 5.160      ;
; -4.365 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.211     ; 5.154      ;
; -4.359 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.118      ;
; -4.357 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.086      ;
; -4.355 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 5.123      ;
; -4.343 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.211     ; 5.132      ;
; -4.343 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.211     ; 5.132      ;
; -4.323 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 5.075      ;
; -4.312 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.033      ;
; -4.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.291     ; 5.018      ;
; -4.307 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.291     ; 5.016      ;
; -4.291 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.291     ; 5.000      ;
; -4.279 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.008      ;
; -4.276 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.005      ;
; -4.264 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.262     ; 5.002      ;
; -4.260 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 4.989      ;
; -4.234 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 4.986      ;
; -4.218 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 4.986      ;
; -4.211 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 4.979      ;
; -4.211 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.211     ; 5.000      ;
; -4.206 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.262     ; 4.944      ;
; -4.193 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.262     ; 4.931      ;
; -4.177 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.291     ; 4.886      ;
; -4.167 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 4.888      ;
; -4.159 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 4.911      ;
; -4.149 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 4.901      ;
; -4.147 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.924      ;
; -4.144 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.921      ;
; -4.140 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 4.899      ;
; -4.120 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.211     ; 4.909      ;
; -4.084 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.861      ;
; -4.080 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.896      ;
; -4.075 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.891      ;
; -4.071 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.848      ;
; -4.064 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.841      ;
; -4.047 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.824      ;
; -4.042 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 4.794      ;
; -3.954 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.731      ;
; -3.935 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.712      ;
; -3.925 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.702      ;
; -3.909 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.686      ;
; -3.862 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.639      ;
; -3.860 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.637      ;
; -3.828 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.644      ;
; -3.811 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.627      ;
; -3.808 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.585      ;
; -3.805 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.621      ;
; -3.800 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.616      ;
; -3.797 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.574      ;
; -3.797 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.613      ;
; -3.796 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.612      ;
; -3.779 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.595      ;
; -3.774 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.590      ;
; -3.773 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.589      ;
; -3.745 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.561      ;
; -3.729 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.506      ;
; -3.725 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.223     ; 4.502      ;
; -3.512 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.328      ;
; -3.512 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.328      ;
; -3.502 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.318      ;
; -3.291 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.184     ; 4.107      ;
; -1.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.089     ; 2.521      ;
; -1.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.089     ; 2.521      ;
; -1.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.089     ; 2.521      ;
; -1.604 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.083     ; 2.521      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                    ; To Node                                                                                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.330 ; DRAM_DQ[30]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[14]                                                                                                       ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.025     ; 1.229      ;
; -0.317 ; DRAM_DQ[28]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[12]                                                                                                       ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.012     ; 1.229      ;
; -0.310 ; DRAM_DQ[29]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[13]                                                                                                       ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.025     ; 1.209      ;
; -0.296 ; DRAM_DQ[4]                                                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[4]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.019      ; 1.239      ;
; -0.296 ; DRAM_DQ[3]                                                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[3]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.019      ; 1.239      ;
; -0.296 ; DRAM_DQ[24]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[8]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.009      ; 1.229      ;
; -0.296 ; DRAM_DQ[25]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[9]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.009      ; 1.229      ;
; -0.286 ; DRAM_DQ[2]                                                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[2]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.019      ; 1.229      ;
; -0.276 ; DRAM_DQ[5]                                                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[5]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.029      ; 1.229      ;
; -0.270 ; DRAM_DQ[22]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[6]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.025      ; 1.219      ;
; -0.270 ; DRAM_DQ[21]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[5]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.025      ; 1.219      ;
; -0.270 ; DRAM_DQ[19]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[3]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.025      ; 1.219      ;
; -0.268 ; DRAM_DQ[23]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[7]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.017      ; 1.209      ;
; -0.267 ; DRAM_DQ[7]                                                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[7]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.048      ; 1.239      ;
; -0.267 ; DRAM_DQ[6]                                                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[6]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.048      ; 1.239      ;
; -0.262 ; DRAM_DQ[10]                                                                                                                                                  ; Sdram_Control_4Port:u7|mDATAOUT[10]                                                                                                       ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.063      ; 1.249      ;
; -0.262 ; DRAM_DQ[9]                                                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[9]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.063      ; 1.249      ;
; -0.260 ; DRAM_DQ[20]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[4]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.025      ; 1.209      ;
; -0.256 ; DRAM_DQ[14]                                                                                                                                                  ; Sdram_Control_4Port:u7|mDATAOUT[14]                                                                                                       ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.069      ; 1.249      ;
; -0.256 ; DRAM_DQ[13]                                                                                                                                                  ; Sdram_Control_4Port:u7|mDATAOUT[13]                                                                                                       ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.069      ; 1.249      ;
; -0.254 ; DRAM_DQ[18]                                                                                                                                                  ; Sdram_Control_4Port:u8|mDATAOUT[2]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.031      ; 1.209      ;
; -0.246 ; DRAM_DQ[12]                                                                                                                                                  ; Sdram_Control_4Port:u7|mDATAOUT[12]                                                                                                       ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.069      ; 1.239      ;
; -0.229 ; DRAM_DQ[11]                                                                                                                                                  ; Sdram_Control_4Port:u7|mDATAOUT[11]                                                                                                       ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.076      ; 1.229      ;
; -0.222 ; DRAM_DQ[8]                                                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[8]                                                                                                        ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.073      ; 1.219      ;
; 1.620  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 5.085      ;
; 1.620  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 5.085      ;
; 1.636  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 5.069      ;
; 1.636  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 5.069      ;
; 1.641  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 5.100      ;
; 1.641  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 5.100      ;
; 1.654  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 5.051      ;
; 1.654  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 5.051      ;
; 1.660  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.019      ; 5.061      ;
; 1.660  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.019      ; 5.061      ;
; 1.670  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 5.035      ;
; 1.670  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 5.035      ;
; 1.682  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 5.059      ;
; 1.682  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 5.059      ;
; 1.698  ; Sdram_Control_4Port:u8|ST[7]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.019      ; 5.023      ;
; 1.698  ; Sdram_Control_4Port:u8|ST[7]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.019      ; 5.023      ;
; 1.737  ; Sdram_Control_4Port:u8|ST[6]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.019      ; 4.984      ;
; 1.737  ; Sdram_Control_4Port:u8|ST[6]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.019      ; 4.984      ;
; 1.782  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mWR                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 4.902      ;
; 1.785  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.956      ;
; 1.785  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.956      ;
; 1.798  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 4.907      ;
; 1.798  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 4.907      ;
; 1.799  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.942      ;
; 1.799  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.942      ;
; 1.810  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 4.895      ;
; 1.810  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.003      ; 4.895      ;
; 1.820  ; Sdram_Control_4Port:u8|ST[7]                                                                                                                                 ; Sdram_Control_4Port:u8|mWR                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 4.864      ;
; 1.821  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|CMD[0]                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.899      ;
; 1.821  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|CMD[1]                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.899      ;
; 1.830  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.911      ;
; 1.830  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.911      ;
; 1.835  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.906      ;
; 1.835  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.906      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[8]                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[9]                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[10]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[11]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[12]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[13]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[14]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[15]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[16]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[17]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[18]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[19]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.858  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[22]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.882      ;
; 1.859  ; Sdram_Control_4Port:u8|ST[6]                                                                                                                                 ; Sdram_Control_4Port:u8|mWR                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 4.825      ;
; 1.859  ; Sdram_Control_4Port:u8|ST[7]                                                                                                                                 ; Sdram_Control_4Port:u8|CMD[0]                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.861      ;
; 1.859  ; Sdram_Control_4Port:u8|ST[7]                                                                                                                                 ; Sdram_Control_4Port:u8|CMD[1]                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.861      ;
; 1.871  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.870      ;
; 1.871  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 4.870      ;
; 1.877  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.001      ; 4.826      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[8]                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[9]                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[10]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[11]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[12]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[13]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[14]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[15]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[16]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[17]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[18]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[19]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.877  ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                 ; Sdram_Control_4Port:u8|mADDR[22]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.843      ;
; 1.879  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.001      ; 4.824      ;
; 1.898  ; Sdram_Control_4Port:u8|ST[6]                                                                                                                                 ; Sdram_Control_4Port:u8|CMD[0]                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.822      ;
; 1.898  ; Sdram_Control_4Port:u8|ST[6]                                                                                                                                 ; Sdram_Control_4Port:u8|CMD[1]                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.018      ; 4.822      ;
; 1.899  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[8]                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.841      ;
; 1.899  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[9]                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.841      ;
; 1.899  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[10]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.841      ;
; 1.899  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[11]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.841      ;
; 1.899  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[12]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.841      ;
; 1.899  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[13]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.841      ;
; 1.899  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u8|mADDR[14]                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 4.841      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CCD_PIXCLK'                                                                                                                                                                                                                      ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.369 ; GPIO_1[10]                ; rCCD_DATA[1]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.674      ; 1.229      ;
; 6.380 ; GPIO_1[8]                 ; rCCD_DATA[3]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.665      ; 1.209      ;
; 6.380 ; GPIO_1[6]                 ; rCCD_DATA[5]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.665      ; 1.209      ;
; 6.389 ; GPIO_1[9]                 ; rCCD_DATA[2]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.674      ; 1.209      ;
; 6.389 ; GPIO_1[7]                 ; rCCD_DATA[4]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.674      ; 1.209      ;
; 6.414 ; GPIO_1[11]                ; rCCD_DATA[0]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.679      ; 1.189      ;
; 6.426 ; GPIO_1[17]                ; rCCD_LVAL                                                                                                                                 ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.711      ; 1.209      ;
; 6.435 ; GPIO_1[0]                 ; rCCD_DATA[11]                                                                                                                             ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.730      ; 1.219      ;
; 6.435 ; GPIO_1[1]                 ; rCCD_DATA[10]                                                                                                                             ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.730      ; 1.219      ;
; 6.438 ; GPIO_1[5]                 ; rCCD_DATA[6]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.703      ; 1.189      ;
; 6.438 ; GPIO_1[3]                 ; rCCD_DATA[8]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.703      ; 1.189      ;
; 6.445 ; GPIO_1[4]                 ; rCCD_DATA[7]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.730      ; 1.209      ;
; 6.445 ; GPIO_1[2]                 ; rCCD_DATA[9]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.730      ; 1.209      ;
; 6.446 ; GPIO_1[18]                ; rCCD_FVAL                                                                                                                                 ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.711      ; 1.189      ;
; 8.444 ; CCD_Capture:u2|X_Cont[13] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 8.255      ;
; 8.460 ; CCD_Capture:u2|Y_Cont[5]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 8.236      ;
; 8.549 ; CCD_Capture:u2|Y_Cont[6]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 8.147      ;
; 8.592 ; CCD_Capture:u2|X_Cont[13] ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 8.108      ;
; 8.599 ; CCD_Capture:u2|Y_Cont[8]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 8.097      ;
; 8.620 ; CCD_Capture:u2|X_Cont[7]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 8.079      ;
; 8.638 ; CCD_Capture:u2|Y_Cont[5]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 8.059      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[16]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[17]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[18]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[19]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[20]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[21]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[22]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[23]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[24]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[25]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[26]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[27]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[28]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[29]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[30]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.674 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[31]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.062     ; 7.967      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[1]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[2]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[3]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[4]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[5]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[6]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[7]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[8]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[9]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[10]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[11]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[12]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[13]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[14]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.694 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[15]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.069     ; 7.940      ;
; 8.727 ; CCD_Capture:u2|Y_Cont[6]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.970      ;
; 8.729 ; CCD_Capture:u2|X_Cont[12] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.970      ;
; 8.768 ; CCD_Capture:u2|X_Cont[7]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.932      ;
; 8.777 ; CCD_Capture:u2|Y_Cont[8]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.920      ;
; 8.780 ; CCD_Capture:u2|Y_Cont[11] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 7.916      ;
; 8.820 ; CCD_Capture:u2|X_Cont[6]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.879      ;
; 8.822 ; CCD_Capture:u2|X_Cont[10] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.877      ;
; 8.834 ; CCD_Capture:u2|Y_Cont[4]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 7.862      ;
; 8.862 ; CCD_Capture:u2|Y_Cont[7]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 7.834      ;
; 8.869 ; CCD_Capture:u2|X_Cont[9]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.830      ;
; 8.877 ; CCD_Capture:u2|X_Cont[12] ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.823      ;
; 8.877 ; CCD_Capture:u2|Y_Cont[3]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 7.819      ;
; 8.890 ; RAW2RGB:u3|oDval          ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.015     ; 7.798      ;
; 8.891 ; RAW2RGB:u3|oDval          ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.015     ; 7.797      ;
; 8.898 ; CCD_Capture:u2|Y_Cont[12] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 7.798      ;
; 8.958 ; CCD_Capture:u2|Y_Cont[11] ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.739      ;
; 8.959 ; CCD_Capture:u2|X_Cont[0]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.740      ;
; 8.960 ; CCD_Capture:u2|X_Cont[11] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.739      ;
; 8.968 ; CCD_Capture:u2|X_Cont[6]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.732      ;
; 8.970 ; CCD_Capture:u2|X_Cont[10] ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.730      ;
; 8.973 ; CCD_Capture:u2|Y_Cont[2]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 7.723      ;
; 8.987 ; CCD_Capture:u2|X_Cont[4]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.712      ;
; 9.000 ; CCD_Capture:u2|Y_Cont[5]  ; RAW2RGB:u3|rGreen[10]                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.697      ;
; 9.000 ; CCD_Capture:u2|X_Cont[13] ; RAW2RGB:u3|rGreen[6]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.700      ;
; 9.012 ; CCD_Capture:u2|Y_Cont[4]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.685      ;
; 9.017 ; CCD_Capture:u2|X_Cont[9]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.683      ;
; 9.021 ; CCD_Capture:u2|X_Cont[3]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.678      ;
; 9.040 ; CCD_Capture:u2|Y_Cont[7]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.657      ;
; 9.046 ; CCD_Capture:u2|Y_Cont[10] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 7.650      ;
; 9.046 ; CCD_Capture:u2|Y_Cont[5]  ; RAW2RGB:u3|rGreen[6]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.651      ;
; 9.055 ; CCD_Capture:u2|Y_Cont[3]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.642      ;
; 9.076 ; CCD_Capture:u2|Y_Cont[12] ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.621      ;
; 9.088 ; CCD_Capture:u2|X_Cont[5]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.611      ;
; 9.089 ; CCD_Capture:u2|Y_Cont[6]  ; RAW2RGB:u3|rGreen[10]                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.608      ;
; 9.097 ; CCD_Capture:u2|X_Cont[8]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.602      ;
; 9.102 ; CCD_Capture:u2|Y_Cont[1]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 7.594      ;
; 9.107 ; CCD_Capture:u2|X_Cont[0]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.593      ;
; 9.108 ; CCD_Capture:u2|X_Cont[11] ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.592      ;
; 9.131 ; CCD_Capture:u2|X_Cont[14] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.568      ;
; 9.132 ; CCD_Capture:u2|X_Cont[2]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.004     ; 7.567      ;
; 9.135 ; CCD_Capture:u2|X_Cont[4]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.565      ;
; 9.135 ; CCD_Capture:u2|Y_Cont[6]  ; RAW2RGB:u3|rGreen[6]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.562      ;
; 9.139 ; CCD_Capture:u2|Y_Cont[8]  ; RAW2RGB:u3|rGreen[10]                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.558      ;
; 9.148 ; CCD_Capture:u2|X_Cont[13] ; RAW2RGB:u3|rRed[7]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.002     ; 7.553      ;
; 9.151 ; CCD_Capture:u2|Y_Cont[2]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 7.546      ;
; 9.164 ; CCD_Capture:u2|Y_Cont[5]  ; RAW2RGB:u3|rRed[7]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.005     ; 7.534      ;
; 9.169 ; CCD_Capture:u2|X_Cont[3]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.531      ;
; 9.176 ; CCD_Capture:u2|X_Cont[7]  ; RAW2RGB:u3|rGreen[6]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.003     ; 7.524      ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                                                                             ;
+--------+--------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.853 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.158      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.883 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.128      ;
; 14.945 ; I2C_CCD_Config:u9|combo_cnt[15]                        ; I2C_CCD_Config:u9|senosr_exposure[0]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.023     ; 5.068      ;
; 14.975 ; I2C_CCD_Config:u9|combo_cnt[13]                        ; I2C_CCD_Config:u9|senosr_exposure[0]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.023     ; 5.038      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.000 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 5.011      ;
; 15.092 ; I2C_CCD_Config:u9|combo_cnt[14]                        ; I2C_CCD_Config:u9|senosr_exposure[0]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.023     ; 4.921      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.149 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.862      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.219 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.793      ;
; 15.241 ; I2C_CCD_Config:u9|combo_cnt[12]                        ; I2C_CCD_Config:u9|senosr_exposure[0]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.023     ; 4.772      ;
; 15.311 ; I2C_CCD_Config:u9|combo_cnt[11]                        ; I2C_CCD_Config:u9|senosr_exposure[0]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.703      ;
; 15.358 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.674     ; 4.004      ;
; 15.378 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.674     ; 3.984      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.393 ; I2C_CCD_Config:u9|combo_cnt[10]                        ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 4.619      ;
; 15.441 ; I2C_CCD_Config:u9|combo_cnt[17]                        ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.570      ;
; 15.441 ; I2C_CCD_Config:u9|combo_cnt[17]                        ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.570      ;
; 15.441 ; I2C_CCD_Config:u9|combo_cnt[17]                        ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.025     ; 4.570      ;
+--------+--------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                   ; To Node                                                                                                                                                                                ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 18.782 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 11.255     ;
; 18.985 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 11.052     ;
; 19.017 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 11.019     ;
; 19.017 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 11.019     ;
; 19.137 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.900     ;
; 19.144 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 10.870     ;
; 19.161 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.876     ;
; 19.185 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 10.843     ;
; 19.220 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.816     ;
; 19.220 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.816     ;
; 19.261 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.776     ;
; 19.268 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.768     ;
; 19.306 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 10.722     ;
; 19.372 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.664     ;
; 19.372 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.664     ;
; 19.379 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.023     ; 10.634     ;
; 19.379 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.023     ; 10.634     ;
; 19.396 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.640     ;
; 19.396 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.640     ;
; 19.399 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.638     ;
; 19.420 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.009     ; 10.607     ;
; 19.420 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.009     ; 10.607     ;
; 19.437 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.600     ;
; 19.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.592     ;
; 19.458 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.579     ;
; 19.471 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.565     ;
; 19.496 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.540     ;
; 19.496 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.540     ;
; 19.541 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.009     ; 10.486     ;
; 19.541 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.009     ; 10.486     ;
; 19.549 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 10.465     ;
; 19.567 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.469     ;
; 19.567 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.469     ;
; 19.577 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.460     ;
; 19.623 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.413     ;
; 19.630 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.023     ; 10.383     ;
; 19.634 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.402     ;
; 19.634 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.402     ;
; 19.647 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.389     ;
; 19.648 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.389     ;
; 19.661 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.376     ;
; 19.671 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.009     ; 10.356     ;
; 19.672 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.364     ;
; 19.672 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.364     ;
; 19.747 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.289     ;
; 19.770 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.266     ;
; 19.770 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.266     ;
; 19.784 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.023     ; 10.229     ;
; 19.784 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.023     ; 10.229     ;
; 19.792 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.009     ; 10.235     ;
; 19.800 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.237     ;
; 19.807 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 10.207     ;
; 19.812 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.224     ;
; 19.812 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.224     ;
; 19.813 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.224     ;
; 19.820 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 10.194     ;
; 19.824 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.213     ;
; 19.837 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.200     ;
; 19.844 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.010     ; 10.182     ;
; 19.848 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 10.180     ;
; 19.861 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 10.167     ;
; 19.872 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.165     ;
; 19.872 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.165     ;
; 19.872 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.165     ;
; 19.872 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.165     ;
; 19.872 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.165     ;
; 19.885 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.151     ;
; 19.899 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.010     ; 10.127     ;
; 19.922 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.114     ;
; 19.922 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.114     ;
; 19.923 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.113     ;
; 19.924 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.113     ;
; 19.929 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.023     ; 10.084     ;
; 19.929 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.023     ; 10.084     ;
; 19.937 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.100     ;
; 19.946 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.090     ;
; 19.946 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 10.090     ;
; 19.969 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 10.059     ;
; 19.970 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.009     ; 10.057     ;
; 19.970 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.009     ; 10.057     ;
; 19.982 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 10.046     ;
; 19.996 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 10.041     ;
; 20.024 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.010     ; 10.002     ;
; 20.035 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.023     ; 9.978      ;
; 20.046 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 9.990      ;
; 20.046 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 9.990      ;
; 20.062 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 9.975      ;
; 20.063 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 9.973      ;
; 20.065 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.056      ; 9.956      ;
; 20.065 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.056      ; 9.956      ;
; 20.065 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.056      ; 9.956      ;
; 20.065 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.056      ; 9.956      ;
; 20.065 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.056      ; 9.956      ;
; 20.065 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.056      ; 9.956      ;
; 20.065 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.056      ; 9.956      ;
; 20.065 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.056      ; 9.956      ;
; 20.065 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.056      ; 9.956      ;
; 20.075 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 9.962      ;
; 20.075 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 9.962      ;
; 20.075 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.001      ; 9.962      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                                                       ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.133 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.074      ; 1.207      ;
; 0.162  ; Reset_Delay:u1|Cont[21]                                 ; Reset_Delay:u1|oRST_1                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.993      ; 1.421      ;
; 0.391  ; Reset_Delay:u1|Cont[0]                                  ; Reset_Delay:u1|Cont[0]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reset_Delay:u1|oRST_2                                   ; Reset_Delay:u1|oRST_2                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:u9|senosr_exposure[0]                    ; I2C_CCD_Config:u9|senosr_exposure[0]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rClk[0]                                                 ; rClk[0]                                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.529  ; I2C_CCD_Config:u9|iexposure_adj_delay[1]                ; I2C_CCD_Config:u9|iexposure_adj_delay[2]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; I2C_CCD_Config:u9|iexposure_adj_delay[0]                ; I2C_CCD_Config:u9|iexposure_adj_delay[1]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.533  ; I2C_CCD_Config:u9|iexposure_adj_delay[2]                ; I2C_CCD_Config:u9|iexposure_adj_delay[3]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.799      ;
; 0.535  ; Reset_Delay:u1|Cont[23]                                 ; Reset_Delay:u1|Cont[23]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.801      ;
; 0.616  ; Reset_Delay:u1|Cont[22]                                 ; Reset_Delay:u1|oRST_1                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.993      ; 1.875      ;
; 0.683  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.074      ; 2.023      ;
; 0.712  ; Reset_Delay:u1|Cont[23]                                 ; Reset_Delay:u1|oRST_1                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.993      ; 1.971      ;
; 0.748  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.074      ; 2.088      ;
; 0.788  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; I2C_CCD_Config:u9|senosr_exposure[5]                    ; I2C_CCD_Config:u9|senosr_exposure[5]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; I2C_CCD_Config:u9|senosr_exposure[1]                    ; I2C_CCD_Config:u9|senosr_exposure[1]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.796  ; Reset_Delay:u1|Cont[12]                                 ; Reset_Delay:u1|Cont[12]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.062      ;
; 0.796  ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|combo_cnt[12]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.062      ;
; 0.797  ; I2C_CCD_Config:u9|senosr_exposure[12]                   ; I2C_CCD_Config:u9|senosr_exposure[12]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; I2C_CCD_Config:u9|senosr_exposure[14]                   ; I2C_CCD_Config:u9|senosr_exposure[14]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.800  ; I2C_CCD_Config:u9|senosr_exposure[2]                    ; I2C_CCD_Config:u9|senosr_exposure[2]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.066      ;
; 0.801  ; I2C_CCD_Config:u9|senosr_exposure[15]                   ; I2C_CCD_Config:u9|senosr_exposure[15]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.067      ;
; 0.804  ; Reset_Delay:u1|Cont[13]                                 ; Reset_Delay:u1|Cont[13]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.070      ;
; 0.806  ; Reset_Delay:u1|Cont[0]                                  ; Reset_Delay:u1|Cont[1]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:u1|Cont[3]                                  ; Reset_Delay:u1|Cont[3]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|combo_cnt[9]                          ; I2C_CCD_Config:u9|combo_cnt[9]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|combo_cnt[10]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; Reset_Delay:u1|Cont[5]                                  ; Reset_Delay:u1|Cont[5]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.074      ;
; 0.808  ; I2C_CCD_Config:u9|combo_cnt[5]                          ; I2C_CCD_Config:u9|combo_cnt[5]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; Reset_Delay:u1|Cont[7]                                  ; Reset_Delay:u1|Cont[7]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; Reset_Delay:u1|Cont[21]                                 ; Reset_Delay:u1|Cont[21]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; I2C_CCD_Config:u9|combo_cnt[7]                          ; I2C_CCD_Config:u9|combo_cnt[7]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; Reset_Delay:u1|Cont[9]                                  ; Reset_Delay:u1|Cont[9]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Reset_Delay:u1|Cont[10]                                 ; Reset_Delay:u1|Cont[10]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:u9|combo_cnt[0]                          ; I2C_CCD_Config:u9|combo_cnt[0]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:u9|combo_cnt[3]                          ; I2C_CCD_Config:u9|combo_cnt[3]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|combo_cnt[13]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; Reset_Delay:u1|Cont[14]                                 ; Reset_Delay:u1|Cont[14]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|combo_cnt[14]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; I2C_CCD_Config:u9|combo_cnt[21]                         ; I2C_CCD_Config:u9|combo_cnt[21]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; Reset_Delay:u1|Cont[11]                                 ; Reset_Delay:u1|Cont[11]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:u1|Cont[16]                                 ; Reset_Delay:u1|Cont[16]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:u1|Cont[19]                                 ; Reset_Delay:u1|Cont[19]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:u9|combo_cnt[16]                         ; I2C_CCD_Config:u9|combo_cnt[16]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:u9|combo_cnt[19]                         ; I2C_CCD_Config:u9|combo_cnt[19]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:u9|combo_cnt[23]                         ; I2C_CCD_Config:u9|combo_cnt[23]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.827  ; I2C_CCD_Config:u9|senosr_exposure[9]                    ; I2C_CCD_Config:u9|senosr_exposure[9]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.093      ;
; 0.833  ; I2C_CCD_Config:u9|senosr_exposure[4]                    ; I2C_CCD_Config:u9|senosr_exposure[4]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.099      ;
; 0.835  ; Reset_Delay:u1|Cont[20]                                 ; Reset_Delay:u1|Cont[20]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; Reset_Delay:u1|Cont[22]                                 ; Reset_Delay:u1|Cont[22]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_CCD_Config:u9|senosr_exposure[7]                    ; I2C_CCD_Config:u9|senosr_exposure[7]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|combo_cnt[1]                          ; I2C_CCD_Config:u9|combo_cnt[1]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:u9|combo_cnt[2]                          ; I2C_CCD_Config:u9|combo_cnt[2]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.840  ; Reset_Delay:u1|Cont[20]                                 ; Reset_Delay:u1|oRST_1                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.993      ; 2.099      ;
; 0.841  ; I2C_CCD_Config:u9|combo_cnt[20]                         ; I2C_CCD_Config:u9|combo_cnt[20]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; Reset_Delay:u1|Cont[2]                                  ; Reset_Delay:u1|Cont[2]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; I2C_CCD_Config:u9|combo_cnt[22]                         ; I2C_CCD_Config:u9|combo_cnt[22]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; Reset_Delay:u1|Cont[1]                                  ; Reset_Delay:u1|Cont[1]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.843  ; Reset_Delay:u1|Cont[4]                                  ; Reset_Delay:u1|Cont[4]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.109      ;
; 0.843  ; I2C_CCD_Config:u9|combo_cnt[4]                          ; I2C_CCD_Config:u9|combo_cnt[4]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.109      ;
; 0.845  ; Reset_Delay:u1|Cont[6]                                  ; Reset_Delay:u1|Cont[6]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; Reset_Delay:u1|Cont[8]                                  ; Reset_Delay:u1|Cont[8]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; Reset_Delay:u1|Cont[15]                                 ; Reset_Delay:u1|Cont[15]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; I2C_CCD_Config:u9|combo_cnt[6]                          ; I2C_CCD_Config:u9|combo_cnt[6]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; I2C_CCD_Config:u9|combo_cnt[8]                          ; I2C_CCD_Config:u9|combo_cnt[8]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|combo_cnt[15]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CCD_PIXCLK'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CCD_Capture:u2|mSTART                                                                                                                                        ; CCD_Capture:u2|mSTART                                                                                                                                                                   ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; RAW2RGB:u3|wData1_d2[11]                                                                                                                                     ; RAW2RGB:u3|rRed[11]                                                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.786      ;
; 0.531 ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                                           ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; CCD_Capture:u2|X_Cont[15]                                                                                                                                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.801      ;
; 0.539 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.805      ;
; 0.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.809      ;
; 0.546 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.812      ;
; 0.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.820      ;
; 0.558 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.824      ;
; 0.558 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.824      ;
; 0.563 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.829      ;
; 0.565 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.831      ;
; 0.565 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.831      ;
; 0.646 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[18]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a6~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.904      ;
; 0.646 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[14]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a2~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.904      ;
; 0.648 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[10]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a10~porta_datain_reg2                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.906      ;
; 0.648 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[8]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a8~porta_datain_reg2                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.906      ;
; 0.648 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[2]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a2~porta_datain_reg2                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.906      ;
; 0.653 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[4]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_datain_reg2                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.911      ;
; 0.654 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[23]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a12~porta_datain_reg3                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.912      ;
; 0.655 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[9]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a9~porta_datain_reg1                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.913      ;
; 0.656 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[21]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a9~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.914      ;
; 0.657 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[22]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a10~porta_datain_reg3                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.915      ;
; 0.658 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[6]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a6~porta_datain_reg2                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.916      ;
; 0.658 ; RAW2RGB:u3|wData1_d2[10]                                                                                                                                     ; RAW2RGB:u3|rRed[10]                                                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.924      ;
; 0.659 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[17]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.918      ;
; 0.662 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[19]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a8~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.920      ;
; 0.664 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.076      ; 0.976      ;
; 0.669 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.936      ;
; 0.674 ; RAW2RGB:u3|wData0_d1[5]                                                                                                                                      ; RAW2RGB:u3|wData0_d2[5]                                                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.940      ;
; 0.674 ; RAW2RGB:u3|wData0_d1[11]                                                                                                                                     ; RAW2RGB:u3|wData0_d2[11]                                                                                                                                                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.940      ;
; 0.675 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.941      ;
; 0.675 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.941      ;
; 0.676 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.075      ; 0.985      ;
; 0.677 ; RAW2RGB:u3|wData2_d1[6]                                                                                                                                      ; RAW2RGB:u3|rRed[6]                                                                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.943      ;
; 0.678 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.076      ; 0.988      ;
; 0.680 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 0.945      ;
; 0.682 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.075      ; 0.991      ;
; 0.684 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.075      ; 0.993      ;
; 0.687 ; RAW2RGB:u3|wData2_d1[6]                                                                                                                                      ; RAW2RGB:u3|wData2_d2[6]                                                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.953      ;
; 0.689 ; RAW2RGB:u3|wData1_d2[8]                                                                                                                                      ; RAW2RGB:u3|rRed[8]                                                                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 0.954      ;
; 0.690 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.954      ;
; 0.691 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.957      ;
; 0.695 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.962      ;
; 0.695 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg3                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.072      ; 1.001      ;
; 0.698 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.964      ;
; 0.702 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.969      ;
; 0.708 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg6                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.072      ; 1.014      ;
; 0.713 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.980      ;
; 0.714 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg4                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.072      ; 1.020      ;
; 0.720 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.987      ;
; 0.723 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg3                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.044      ; 1.001      ;
; 0.723 ; RAW2RGB:u3|wData1_d2[9]                                                                                                                                      ; RAW2RGB:u3|rRed[9]                                                                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 0.988      ;
; 0.732 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 0.997      ;
; 0.732 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.998      ;
; 0.733 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg8                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.072      ; 1.039      ;
; 0.734 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[7]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg7                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.072      ; 1.040      ;
; 0.735 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg9                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.072      ; 1.041      ;
; 0.735 ; RAW2RGB:u3|wData2_d1[10]                                                                                                                                     ; RAW2RGB:u3|wData2_d2[10]                                                                                                                                                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 1.002      ;
; 0.735 ; RAW2RGB:u3|wData1_d1[6]                                                                                                                                      ; RAW2RGB:u3|wData1_d2[6]                                                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 1.001      ;
; 0.736 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.001      ;
; 0.736 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg6                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.044      ; 1.014      ;
; 0.742 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg4                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.044      ; 1.020      ;
; 0.761 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg8                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.044      ; 1.039      ;
; 0.762 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[7]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg7                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.044      ; 1.040      ;
; 0.762 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 1.029      ;
; 0.763 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg9                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.044      ; 1.041      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                                                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.391 ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                            ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                       ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|ST[0]                                                                                                               ; Sdram_Control_4Port:u7|ST[0]                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Read                                                                                                                ; Sdram_Control_4Port:u7|Read                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                            ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                           ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                          ; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                         ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|IN_REQ                                                                                                              ; Sdram_Control_4Port:u7|IN_REQ                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                            ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|mWR                                                                                                                 ; Sdram_Control_4Port:u7|mWR                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                             ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                  ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                            ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                           ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                            ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                  ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                       ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|do_precharge                                                                                       ; Sdram_Control_4Port:u8|command:command1|do_precharge                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|ST[0]                                                                                                               ; Sdram_Control_4Port:u8|ST[0]                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|ex_write                                                                                           ; Sdram_Control_4Port:u8|command:command1|ex_write                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|ex_read                                                                                            ; Sdram_Control_4Port:u8|command:command1|ex_read                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|REF_ACK                                                                                            ; Sdram_Control_4Port:u8|command:command1|REF_ACK                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ                                                                                  ; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|CM_ACK                                                                                             ; Sdram_Control_4Port:u8|command:command1|CM_ACK                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|control_interface:control1|CMD_ACK                                                                                  ; Sdram_Control_4Port:u8|control_interface:control1|CMD_ACK                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|IN_REQ                                                                                                              ; Sdram_Control_4Port:u8|IN_REQ                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|mWR_DONE                                                                                                            ; Sdram_Control_4Port:u8|mWR_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|mWR                                                                                                                 ; Sdram_Control_4Port:u8|mWR                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Read                                                                                                                ; Sdram_Control_4Port:u8|Read                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|OUT_VALID                                                                                                           ; Sdram_Control_4Port:u8|OUT_VALID                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|mRD_DONE                                                                                                            ; Sdram_Control_4Port:u8|mRD_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|RD_MASK[0]                                                                                                          ; Sdram_Control_4Port:u8|RD_MASK[0]                                                                                                         ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|do_load_mode                                                                                       ; Sdram_Control_4Port:u8|command:command1|do_load_mode                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                            ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|rw_flag                                                                                            ; Sdram_Control_4Port:u8|command:command1|rw_flag                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|oe4                                                                                                ; Sdram_Control_4Port:u8|command:command1|oe4                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                              ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|do_rw                                                                                              ; Sdram_Control_4Port:u8|command:command1|do_rw                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.779      ;
; 0.515 ; Sdram_Control_4Port:u8|command:command1|BA[0]                                                                                              ; Sdram_Control_4Port:u8|BA[0]                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                           ; Sdram_Control_4Port:u8|control_interface:control1|SADDR[21]                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.781      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                   ; To Node                                                                                                                                                                                ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.779      ;
; 0.517 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.784      ;
; 0.520 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.789      ;
; 0.528 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.796      ;
; 0.545 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.548 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.550 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.816      ;
; 0.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.558 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.824      ;
; 0.578 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.844      ;
; 0.580 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.846      ;
; 0.654 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.920      ;
; 0.657 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; touch_tcon:u10|mden                                                                                                                                         ; touch_tcon:u10|oDEN                                                                                                                                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.924      ;
; 0.659 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.925      ;
; 0.659 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.928      ;
; 0.681 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.947      ;
; 0.683 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.949      ;
; 0.687 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.055      ; 0.976      ;
; 0.695 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 0.983      ;
; 0.695 ; touch_tcon:u10|mhd                                                                                                                                          ; touch_tcon:u10|oHD                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.962      ;
; 0.695 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.961      ;
; 0.697 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.055      ; 0.986      ;
; 0.700 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 0.988      ;
; 0.703 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.968      ;
; 0.715 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.043      ; 0.992      ;
; 0.720 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.985      ;
; 0.801 ; touch_tcon:u10|x_cnt[4]                                                                                                                                     ; touch_tcon:u10|x_cnt[4]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; touch_tcon:u10|x_cnt[6]                                                                                                                                     ; touch_tcon:u10|x_cnt[6]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; touch_tcon:u10|x_cnt[8]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; touch_tcon:u10|x_cnt[9]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; touch_tcon:u10|y_cnt[1]                                                                                                                                     ; touch_tcon:u10|y_cnt[1]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; touch_tcon:u10|y_cnt[4]                                                                                                                                     ; touch_tcon:u10|y_cnt[4]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.814 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; touch_tcon:u10|x_cnt[2]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; touch_tcon:u10|y_cnt[6]                                                                                                                                     ; touch_tcon:u10|y_cnt[6]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; touch_tcon:u10|y_cnt[8]                                                                                                                                     ; touch_tcon:u10|y_cnt[8]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.083      ;
; 0.822 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.088      ;
; 0.842 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; touch_tcon:u10|x_cnt[7]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; touch_tcon:u10|x_cnt[3]                                                                                                                                     ; touch_tcon:u10|x_cnt[3]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.110      ;
; 0.848 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; touch_tcon:u10|y_cnt[7]                                                                                                                                     ; touch_tcon:u10|y_cnt[7]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; touch_tcon:u10|y_cnt[5]                                                                                                                                     ; touch_tcon:u10|y_cnt[5]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.118      ;
; 0.854 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; touch_tcon:u10|x_cnt[0]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.120      ;
; 0.854 ; touch_tcon:u10|x_cnt[1]                                                                                                                                     ; touch_tcon:u10|x_cnt[1]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.120      ;
; 0.859 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.125      ;
; 0.867 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 1.131      ;
; 0.867 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.133      ;
; 0.869 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.135      ;
; 0.871 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.137      ;
; 0.875 ; touch_tcon:u10|y_cnt[0]                                                                                                                                     ; touch_tcon:u10|mvd                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.003      ; 1.144      ;
; 0.943 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 1.205      ;
; 0.943 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.068      ; 1.245      ;
; 0.945 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.069      ; 1.248      ;
; 0.948 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.056      ; 1.238      ;
; 0.951 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.056      ; 1.241      ;
; 0.952 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.056      ; 1.242      ;
; 0.955 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.055      ; 1.244      ;
; 0.955 ; touch_tcon:u10|y_cnt[9]                                                                                                                                     ; touch_tcon:u10|mvd                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.003      ; 1.224      ;
; 0.957 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.223      ;
; 0.957 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 1.221      ;
; 0.960 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 1.248      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'N/C'                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                      ; To Node     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; 2.476 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.005      ; 2.481      ;
; 2.496 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.005      ; 2.501      ;
; 2.496 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.005      ; 2.501      ;
; 2.509 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_11                                                                                                       ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.008     ; 2.501      ;
; 2.509 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_12                                                                                                       ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.008     ; 2.501      ;
; 2.518 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_7                                                                                                        ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.037     ; 2.481      ;
; 2.520 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_10                                                                                                       ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.029     ; 2.491      ;
; 2.526 ; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.025     ; 2.501      ;
; 2.526 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_1                                                                                                        ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.025     ; 2.501      ;
; 2.526 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_4                                                                                                        ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.045     ; 2.481      ;
; 2.530 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_8                                                                                                        ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.029     ; 2.501      ;
; 2.530 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.029     ; 2.501      ;
; 2.532 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_2                                                                                                        ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.051     ; 2.481      ;
; 2.536 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_3                                                                                                        ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.045     ; 2.491      ;
; 2.536 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_5                                                                                                        ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.045     ; 2.491      ;
; 2.536 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_6                                                                                                        ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.045     ; 2.491      ;
; 2.540 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_2                                                                                                        ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.039     ; 2.501      ;
; 2.550 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_3                                                                                                        ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.039     ; 2.511      ;
; 2.550 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_4                                                                                                        ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.039     ; 2.511      ;
; 2.550 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_5                                                                                                        ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.049     ; 2.501      ;
; 2.555 ; Sdram_Control_4Port:u8|command:command1|OE                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.064     ; 2.491      ;
; 2.555 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_1                                                                                                        ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.064     ; 2.491      ;
; 2.579 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_6                                                                                                        ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.068     ; 2.511      ;
; 2.579 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_7                                                                                                        ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.068     ; 2.511      ;
; 2.584 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_8                                                                                                        ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.093     ; 2.491      ;
; 2.597 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_11                                                                                                       ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.501      ;
; 2.600 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_12                                                                                                       ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.089     ; 2.511      ;
; 2.604 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.083     ; 2.521      ;
; 2.604 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_10                                                                                                       ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.083     ; 2.521      ;
; 2.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.089     ; 2.521      ;
; 2.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.089     ; 2.521      ;
; 2.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.089     ; 2.521      ;
; 4.291 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.107      ;
; 4.502 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.318      ;
; 4.512 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.328      ;
; 4.512 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.328      ;
; 4.725 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.502      ;
; 4.729 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.506      ;
; 4.745 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.561      ;
; 4.773 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.589      ;
; 4.774 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.590      ;
; 4.779 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.595      ;
; 4.796 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.612      ;
; 4.797 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.574      ;
; 4.797 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.613      ;
; 4.800 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.616      ;
; 4.805 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.621      ;
; 4.808 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.585      ;
; 4.811 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.627      ;
; 4.828 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.644      ;
; 4.860 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.637      ;
; 4.862 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.639      ;
; 4.909 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.686      ;
; 4.925 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.702      ;
; 4.935 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.712      ;
; 4.954 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.731      ;
; 5.042 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 4.794      ;
; 5.047 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.824      ;
; 5.064 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.841      ;
; 5.071 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.848      ;
; 5.075 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.891      ;
; 5.080 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.184     ; 4.896      ;
; 5.084 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.861      ;
; 5.120 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.211     ; 4.909      ;
; 5.140 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.241     ; 4.899      ;
; 5.144 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.921      ;
; 5.147 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.223     ; 4.924      ;
; 5.149 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 4.901      ;
; 5.159 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 4.911      ;
; 5.167 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.279     ; 4.888      ;
; 5.177 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.291     ; 4.886      ;
; 5.193 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.262     ; 4.931      ;
; 5.206 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.262     ; 4.944      ;
; 5.211 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 4.979      ;
; 5.211 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.211     ; 5.000      ;
; 5.218 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 4.986      ;
; 5.234 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 4.986      ;
; 5.260 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.271     ; 4.989      ;
; 5.264 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.262     ; 5.002      ;
; 5.276 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.271     ; 5.005      ;
; 5.279 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.271     ; 5.008      ;
; 5.291 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.291     ; 5.000      ;
; 5.307 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.291     ; 5.016      ;
; 5.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.291     ; 5.018      ;
; 5.312 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.279     ; 5.033      ;
; 5.323 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 5.075      ;
; 5.343 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.211     ; 5.132      ;
; 5.343 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.211     ; 5.132      ;
; 5.355 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 5.123      ;
; 5.357 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.271     ; 5.086      ;
; 5.359 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.241     ; 5.118      ;
; 5.365 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.211     ; 5.154      ;
; 5.371 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.211     ; 5.160      ;
; 5.374 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.211     ; 5.163      ;
; 5.380 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 5.148      ;
; 5.381 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.241     ; 5.140      ;
; 5.389 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.241     ; 5.148      ;
; 5.390 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.262     ; 5.128      ;
; 5.399 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.241     ; 5.158      ;
; 5.401 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 5.169      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CCD_PIXCLK'                                                                                                                                                                                                                ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|oDval                                                                                                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.035     ; 2.933      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.925      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.054     ; 2.914      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.925      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[9]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.057     ; 2.911      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.925      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.055     ; 2.913      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.925      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[8]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.057     ; 2.911      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.925      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.925      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[7]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.057     ; 2.911      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.925      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[6]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.057     ; 2.911      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.054     ; 2.914      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[4]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.057     ; 2.911      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.057     ; 2.911      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[3]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.057     ; 2.911      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[2]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.057     ; 2.911      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[0]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.054     ; 2.914      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[1]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.054     ; 2.914      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[0]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.925      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[1]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.925      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[12]                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.040     ; 2.928      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[11]                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.040     ; 2.928      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.055     ; 2.913      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.054     ; 2.914      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[10]                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.040     ; 2.928      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.054     ; 2.914      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.055     ; 2.913      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.055     ; 2.913      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[9]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.055     ; 2.913      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.055     ; 2.913      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[8]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.055     ; 2.913      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[7]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[6]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.929      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[7]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.040     ; 2.928      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[6]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.040     ; 2.928      ;
; -3.931 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.040     ; 2.928      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.025     ; 2.941      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.025     ; 2.941      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.026     ; 2.940      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[10]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.927      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.028     ; 2.938      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[5]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.927      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.028     ; 2.938      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.028     ; 2.938      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.028     ; 2.938      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.028     ; 2.938      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.026     ; 2.940      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.025     ; 2.941      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.028     ; 2.938      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.025     ; 2.941      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[0]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.028     ; 2.938      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[1]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.028     ; 2.938      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.025     ; 2.941      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.025     ; 2.941      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.026     ; 2.940      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[9]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.927      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[8]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.927      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[11]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.927      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.025     ; 2.941      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[10]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.026     ; 2.940      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[5]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[4]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.041     ; 2.925      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[3]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[2]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.043     ; 2.923      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[5]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.927      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[3]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.039     ; 2.927      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.025     ; 2.941      ;
; -3.929 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[11]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.025     ; 2.941      ;
; -2.968 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.040     ; 2.965      ;
; -2.968 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.040     ; 2.965      ;
; -2.968 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.040     ; 2.965      ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 1.649 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.003      ; 1.723      ;
; 1.649 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.003      ; 1.723      ;
; 1.649 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.003      ; 1.723      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.656 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 1.715      ;
; 1.657 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.005      ; 1.717      ;
; 1.874 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.496      ;
; 1.874 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.496      ;
; 1.874 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.496      ;
; 1.874 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.496      ;
; 1.874 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.496      ;
; 1.874 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.496      ;
; 1.874 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.496      ;
; 1.874 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.496      ;
; 1.879 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.489      ;
; 1.879 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.489      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.884 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.484      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 1.893 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.475      ;
; 2.061 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.308      ;
; 2.061 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.308      ;
; 2.061 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.308      ;
; 2.061 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.308      ;
; 2.061 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.308      ;
; 2.075 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
; 2.075 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
; 2.075 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
; 2.075 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
; 2.075 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
; 2.075 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
; 2.075 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
; 2.075 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
; 2.075 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
; 2.075 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.294      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'iCLK_50'                                                                                                                        ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]   ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]   ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]   ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]   ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]   ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 12.692 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]   ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.011     ; 6.333      ;
; 13.526 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK      ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.063      ; 6.573      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.704 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.333      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.734 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.303      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 15.851 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.186      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.000 ; I2C_CCD_Config:u9|combo_cnt[12] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]   ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.037      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[12]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[13]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[14]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[15]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[16]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[17]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[18]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[19]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[20]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[21]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[22]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[23]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[24]      ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.012     ; 3.017      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[2] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.037     ; 2.992      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[3] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.037     ; 2.992      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[4] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.037     ; 2.992      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[5] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.037     ; 2.992      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[6] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.037     ; 2.992      ;
; 16.007 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[7] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.037     ; 2.992      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                                   ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.011     ; 1.755      ;
; 13.316 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.013      ; 1.733      ;
; 13.316 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.013      ; 1.733      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.320 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.002      ; 1.718      ;
; 13.527 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 1.497      ;
; 13.527 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 1.497      ;
; 13.527 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 1.497      ;
; 13.527 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 1.497      ;
; 13.527 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 1.497      ;
; 13.735 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 1.301      ;
; 13.735 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 1.301      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'iCLK_50'                                                                                                                                                    ;
+-------+------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.190 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.074      ; 2.530      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.074      ; 2.845      ;
; 1.677 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 3.018      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.024 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.290      ;
; 2.185 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 3.526      ;
; 2.219 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.561      ;
; 2.313 ; I2C_CCD_Config:u9|combo_cnt[20]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 3.654      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.339 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 2.605      ;
; 2.343 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.685      ;
; 2.356 ; I2C_CCD_Config:u9|combo_cnt[4]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.698      ;
; 2.367 ; I2C_CCD_Config:u9|combo_cnt[18]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 3.708      ;
; 2.410 ; I2C_CCD_Config:u9|combo_cnt[23]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 3.751      ;
; 2.444 ; I2C_CCD_Config:u9|combo_cnt[9]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.786      ;
; 2.447 ; I2C_CCD_Config:u9|combo_cnt[22]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 3.788      ;
; 2.466 ; I2C_CCD_Config:u9|combo_cnt[7]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.808      ;
; 2.481 ; I2C_CCD_Config:u9|combo_cnt[0]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.823      ;
; 2.501 ; I2C_CCD_Config:u9|combo_cnt[16]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 3.842      ;
; 2.502 ; I2C_CCD_Config:u9|combo_cnt[6]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.844      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.511 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 2.778      ;
; 2.586 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.928      ;
; 2.597 ; I2C_CCD_Config:u9|combo_cnt[3]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.939      ;
; 2.615 ; I2C_CCD_Config:u9|combo_cnt[19]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 3.956      ;
; 2.624 ; I2C_CCD_Config:u9|combo_cnt[2]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 3.966      ;
; 2.647 ; I2C_CCD_Config:u9|combo_cnt[17]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 3.988      ;
; 2.692 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 4.034      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.770 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.061     ; 2.975      ;
; 2.866 ; I2C_CCD_Config:u9|combo_cnt[11]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.076      ; 4.208      ;
; 2.936 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.075      ; 4.277      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
; 3.019 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 3.286      ;
+-------+------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CCD_PIXCLK'                                                                                                                                                                                                                                   ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Pre_FVAL                                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[0]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[1]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[2]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[3]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[4]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[5]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[6]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[7]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[8]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[10]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[11]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[12]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[13]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[14]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[9]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.045     ; 2.915      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[0]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[1]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[2]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[3]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[4]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[5]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[6]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[7]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[8]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[9]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[10]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[11]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[12]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[13]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[14]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.694 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 2.918      ;
; 2.709 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.006      ; 2.981      ;
; 2.709 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.006      ; 2.981      ;
; 2.709 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.006      ; 2.981      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.018      ; 2.994      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.017      ; 2.993      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.710 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.009      ; 2.985      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.711 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.016      ; 2.993      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mSTART                                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.012      ; 3.000      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[1]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[2]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[3]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[4]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[5]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[6]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[7]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[8]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[9]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[10]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[11]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[12]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[13]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[14]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[15]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 2.931      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[16]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 2.938      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[17]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 2.938      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[18]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 2.938      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[19]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 2.938      ;
; 2.722 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[20]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 2.938      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 4.361 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.361 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.361 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.361 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.361 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.361 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.361 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.361 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.361 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.361 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.294      ;
; 4.375 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.308      ;
; 4.375 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.308      ;
; 4.375 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.308      ;
; 4.375 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.308      ;
; 4.375 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.308      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.543 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.475      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.552 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.484      ;
; 4.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.489      ;
; 4.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.489      ;
; 4.562 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.496      ;
; 4.562 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.496      ;
; 4.562 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.496      ;
; 4.562 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.496      ;
; 4.562 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.496      ;
; 4.562 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.496      ;
; 4.562 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.496      ;
; 4.562 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.496      ;
; 4.779 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.005      ; 1.717      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.780 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 1.715      ;
; 4.787 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.003      ; 1.723      ;
; 4.787 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.003      ; 1.723      ;
; 4.787 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.003      ; 1.723      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                                   ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 16.035 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 1.301      ;
; 16.035 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 1.301      ;
; 16.243 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 1.497      ;
; 16.243 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 1.497      ;
; 16.243 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 1.497      ;
; 16.243 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 1.497      ;
; 16.243 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 1.497      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.450 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.002      ; 1.718      ;
; 16.454 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.013      ; 1.733      ;
; 16.454 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.013      ; 1.733      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
; 16.500 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.011     ; 1.755      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk1'                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK|datain                          ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK|datain                          ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|outclk   ;
; 3.889 ; 6.666        ; 2.777          ; Port Rate        ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'oDRAM0_CLK'                                             ;
+-------+--------------+----------------+-----------+------------+------------+------------+
; Slack ; Actual Width ; Required Width ; Type      ; Clock      ; Clock Edge ; Target     ;
+-------+--------------+----------------+-----------+------------+------------+------------+
; 3.889 ; 6.666        ; 2.777          ; Port Rate ; oDRAM0_CLK ; Rise       ; oDRAM0_CLK ;
+-------+--------------+----------------+-----------+------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CCD_PIXCLK'                                                                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                                                  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                  ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[12]    ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50_2'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_2 ; Rise       ; iCLK_50_2                        ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50_3'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; iCLK_50_3|combout                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; iCLK_50_3|combout                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_3 ; Rise       ; iCLK_50_3                        ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CCD_MCLK'                                                  ;
+--------+--------------+----------------+-----------+----------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock    ; Clock Edge ; Target         ;
+--------+--------------+----------------+-----------+----------+------------+----------------+
; 37.223 ; 40.000       ; 2.777          ; Port Rate ; CCD_MCLK ; Rise       ; GPIO_CLKOUT_N1 ;
+--------+--------------+----------------+-----------+----------+------------+----------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; -1.369 ; -1.369 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; -1.435 ; -1.435 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; -1.435 ; -1.435 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; -1.445 ; -1.445 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; -1.438 ; -1.438 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; -1.445 ; -1.445 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; -1.438 ; -1.438 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; -1.380 ; -1.380 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; -1.389 ; -1.389 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; -1.380 ; -1.380 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; -1.389 ; -1.389 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; -1.369 ; -1.369 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; -1.414 ; -1.414 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; -1.426 ; -1.426 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; -1.446 ; -1.446 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; 2.905  ; 2.905  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; 2.905  ; 2.905  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; 2.640  ; 2.640  ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; 8.535  ; 8.535  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; 8.535  ; 8.535  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; 5.182  ; 5.182  ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; 5.182  ; 5.182  ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; 7.110  ; 7.110  ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; 7.110  ; 7.110  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; 1.330  ; 1.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; 1.286  ; 1.286  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; 1.276  ; 1.276  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; 1.267  ; 1.267  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; 1.267  ; 1.267  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; 1.222  ; 1.222  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; 1.262  ; 1.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; 1.262  ; 1.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; 1.229  ; 1.229  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; 1.246  ; 1.246  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; 1.256  ; 1.256  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; 1.256  ; 1.256  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; 1.254  ; 1.254  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; 1.268  ; 1.268  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; 1.317  ; 1.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; 1.310  ; 1.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; 1.330  ; 1.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; 7.341  ; 7.341  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; 7.341  ; 7.341  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; 1.610  ; 1.610  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; 1.599  ; 1.599  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; 1.599  ; 1.599  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; 1.609  ; 1.609  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; 1.602  ; 1.602  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; 1.609  ; 1.609  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; 1.602  ; 1.602  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; 1.544  ; 1.544  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; 1.553  ; 1.553  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; 1.544  ; 1.544  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; 1.553  ; 1.553  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; 1.533  ; 1.533  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; 1.578  ; 1.578  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; 1.590  ; 1.590  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; 1.610  ; 1.610  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; -2.410 ; -2.410 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; -2.675 ; -2.675 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; -2.410 ; -2.410 ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; -6.150 ; -6.150 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; -6.150 ; -6.150 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; -3.013 ; -3.013 ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; -3.013 ; -3.013 ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; -4.621 ; -4.621 ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; -4.621 ; -4.621 ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; -1.058 ; -1.058 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; -1.122 ; -1.122 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; -1.132 ; -1.132 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; -1.132 ; -1.132 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; -1.112 ; -1.112 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; -1.103 ; -1.103 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; -1.103 ; -1.103 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; -1.058 ; -1.058 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; -1.098 ; -1.098 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; -1.098 ; -1.098 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; -1.065 ; -1.065 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; -1.082 ; -1.082 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; -1.092 ; -1.092 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; -1.092 ; -1.092 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; -1.090 ; -1.090 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; -1.106 ; -1.106 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; -1.096 ; -1.096 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; -1.106 ; -1.106 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; -1.106 ; -1.106 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; -1.104 ; -1.104 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; -1.132 ; -1.132 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; -1.132 ; -1.132 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; -1.153 ; -1.153 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; -1.146 ; -1.146 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; -1.166 ; -1.166 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; -7.075 ; -7.075 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; -7.075 ; -7.075 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 11.092 ; 11.092 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 11.055 ; 11.055 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 10.390 ; 10.390 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 11.092 ; 11.092 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 10.640 ; 10.640 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 11.049 ; 11.049 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 10.852 ; 10.852 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 11.078 ; 11.078 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 12.630 ; 12.630 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 12.388 ; 12.388 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 11.902 ; 11.902 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 12.148 ; 12.148 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 11.916 ; 11.916 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 12.145 ; 12.145 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 12.630 ; 12.630 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 12.370 ; 12.370 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 13.957 ; 13.957 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 9.802  ; 9.802  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 10.257 ; 10.257 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 10.051 ; 10.051 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 9.837  ; 9.837  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 13.098 ; 13.098 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 13.957 ; 13.957 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 13.128 ; 13.128 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 7.933  ; 7.933  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 7.596  ; 7.596  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 7.651  ; 7.651  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 7.646  ; 7.646  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 7.625  ; 7.625  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 7.933  ; 7.933  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 7.603  ; 7.603  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 7.637  ; 7.637  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 7.623  ; 7.623  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 7.617  ; 7.617  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 7.620  ; 7.620  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 7.487  ; 7.487  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 7.320  ; 7.320  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 7.318  ; 7.318  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 7.623  ; 7.623  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 7.492  ; 7.492  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 8.257  ; 8.257  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 7.820  ; 7.820  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 7.659  ; 7.659  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 7.626  ; 7.626  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 7.945  ; 7.945  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 7.819  ; 7.819  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 7.920  ; 7.920  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 8.257  ; 8.257  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 8.870  ; 8.870  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 8.592  ; 8.592  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 8.298  ; 8.298  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 8.866  ; 8.866  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 8.870  ; 8.870  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 8.645  ; 8.645  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 8.640  ; 8.640  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 8.623  ; 8.623  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 8.315  ; 8.315  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 7.996  ; 7.996  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 7.710  ; 7.710  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 7.710  ; 7.710  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 8.021  ; 8.021  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 8.014  ; 8.014  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 8.315  ; 8.315  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 8.036  ; 8.036  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 8.904  ; 8.904  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 8.408  ; 8.408  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 8.589  ; 8.589  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 8.526  ; 8.526  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 7.976  ; 7.976  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 7.650  ; 7.650  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 8.578  ; 8.578  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 7.691  ; 7.691  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 8.904  ; 8.904  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 8.344  ; 8.344  ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 12.837 ; 12.837 ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 12.837 ; 12.837 ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 11.396 ; 11.396 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 11.396 ; 11.396 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 10.403 ; 10.403 ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 6.818  ; 6.818  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 5.573  ; 5.573  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 5.554  ; 5.554  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 5.555  ; 5.555  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 5.562  ; 5.562  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 5.573  ; 5.573  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 5.482  ; 5.482  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 5.390  ; 5.390  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 5.260  ; 5.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 5.276  ; 5.276  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 5.515  ; 5.515  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 5.452  ; 5.452  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 5.557  ; 5.557  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 5.516  ; 5.516  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 5.307  ; 5.307  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 5.492  ; 5.492  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 5.312  ; 5.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 5.487  ; 5.487  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 5.552  ; 5.552  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 5.542  ; 5.542  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 5.449  ; 5.449  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 5.414  ; 5.414  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 5.411  ; 5.411  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 5.381  ; 5.381  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 5.399  ; 5.399  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 5.149  ; 5.149  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 5.473  ; 5.473  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 5.374  ; 5.374  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 5.365  ; 5.365  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 5.355  ; 5.355  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 5.401  ; 5.401  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 5.380  ; 5.380  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 5.407  ; 5.407  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 5.517  ; 5.517  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 4.660  ; 4.660  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 4.644  ; 4.644  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 4.322  ; 4.322  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 4.314  ; 4.314  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 4.380  ; 4.380  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 4.625  ; 4.625  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 4.351  ; 4.351  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 4.357  ; 4.357  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 4.330  ; 4.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 4.060  ; 4.060  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 4.660  ; 4.660  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 4.072  ; 4.072  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 4.653  ; 4.653  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 4.641  ; 4.641  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 4.641  ; 4.641  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 4.388  ; 4.388  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 4.095  ; 4.095  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 4.220  ; 4.220  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 5.124  ; 5.124  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 4.017  ; 4.017  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 4.779  ; 4.779  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 4.096  ; 4.096  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 4.852  ; 4.852  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 4.852  ; 4.852  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 4.837  ; 4.837  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 4.537  ; 4.537  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 4.508  ; 4.508  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 4.503  ; 4.503  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 4.510  ; 4.510  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 4.520  ; 4.520  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 4.263  ; 4.263  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 4.816  ; 4.816  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 4.794  ; 4.794  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 4.824  ; 4.824  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 4.521  ; 4.521  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 5.315  ; 5.315  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 5.315  ; 5.315  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 4.521  ; 4.521  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 5.652  ; 5.652  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 5.043  ; 5.043  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 5.950  ; 5.950  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 5.385  ; 5.385  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 4.765  ; 4.765  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 5.969  ; 5.969  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; 1.169  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; 1.169  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; 1.176  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; 1.176  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 7.843  ; 7.843  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 7.543  ; 7.543  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 7.564  ; 7.564  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 6.967  ; 6.967  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 6.863  ; 6.863  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 2.630  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 7.339  ; 7.339  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 5.732  ; 5.732  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 6.513  ; 6.513  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 6.351  ; 6.351  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 6.576  ; 6.576  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 6.829  ; 6.829  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 7.268  ; 7.268  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 6.802  ; 6.802  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 5.644  ; 5.644  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 6.937  ; 6.937  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 7.125  ; 7.125  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 7.843  ; 7.843  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 6.644  ; 6.644  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 7.167  ; 7.167  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 7.090  ; 7.090  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 6.991  ; 6.991  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 6.566  ; 6.566  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 6.252  ; 6.252  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 6.134  ; 6.134  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 6.247  ; 6.247  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 5.902  ; 5.902  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 5.857  ; 5.857  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 7.533  ; 7.533  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 7.771  ; 7.771  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 8.437  ; 8.437  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 7.771  ; 7.771  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 8.472  ; 8.472  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 8.024  ; 8.024  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 8.434  ; 8.434  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 8.233  ; 8.233  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 8.461  ; 8.461  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 10.468 ; 10.468 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 10.949 ; 10.949 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 10.468 ; 10.468 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 10.691 ; 10.691 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 10.472 ; 10.472 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 10.705 ; 10.705 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 11.164 ; 11.164 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 10.927 ; 10.927 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 9.448  ; 9.448  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 9.448  ; 9.448  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 9.899  ; 9.899  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 9.695  ; 9.695  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 9.480  ; 9.480  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 12.740 ; 12.740 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 13.599 ; 13.599 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 12.770 ; 12.770 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 7.132  ; 7.132  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 7.132  ; 7.132  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 7.159  ; 7.159  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 7.156  ; 7.156  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 7.133  ; 7.133  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 7.474  ; 7.474  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 7.143  ; 7.143  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 7.144  ; 7.144  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 6.902  ; 6.902  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 7.200  ; 7.200  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 7.205  ; 7.205  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 7.075  ; 7.075  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 6.902  ; 6.902  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 6.907  ; 6.907  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 7.209  ; 7.209  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 7.075  ; 7.075  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 7.209  ; 7.209  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 7.377  ; 7.377  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 7.212  ; 7.212  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 7.209  ; 7.209  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 7.500  ; 7.500  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 7.374  ; 7.374  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 7.505  ; 7.505  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 7.811  ; 7.811  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 7.824  ; 7.824  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 8.146  ; 8.146  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 7.824  ; 7.824  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 8.396  ; 8.396  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 8.402  ; 8.402  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 8.174  ; 8.174  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 8.171  ; 8.171  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 8.153  ; 8.153  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 7.183  ; 7.183  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 7.477  ; 7.477  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 7.184  ; 7.184  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 7.183  ; 7.183  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 7.502  ; 7.502  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 7.496  ; 7.496  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 7.821  ; 7.821  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 7.515  ; 7.515  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 7.650  ; 7.650  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 8.408  ; 8.408  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 8.589  ; 8.589  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 8.526  ; 8.526  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 7.976  ; 7.976  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 7.650  ; 7.650  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 8.578  ; 8.578  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 7.691  ; 7.691  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 8.904  ; 8.904  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 8.344  ; 8.344  ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 12.837 ; 12.837 ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 12.837 ; 12.837 ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 10.403 ; 10.403 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 11.396 ; 11.396 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 10.403 ; 10.403 ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 6.818  ; 6.818  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 2.476  ; 2.476  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 2.526  ; 2.526  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 2.526  ; 2.526  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 2.540  ; 2.540  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 2.550  ; 2.550  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 2.550  ; 2.550  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 2.550  ; 2.550  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 2.579  ; 2.579  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 2.579  ; 2.579  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 2.584  ; 2.584  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 2.604  ; 2.604  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 2.604  ; 2.604  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 2.597  ; 2.597  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 2.600  ; 2.600  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 2.610  ; 2.610  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 2.610  ; 2.610  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 2.610  ; 2.610  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 2.555  ; 2.555  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 2.555  ; 2.555  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 2.532  ; 2.532  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 2.536  ; 2.536  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 2.526  ; 2.526  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 2.536  ; 2.536  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 2.536  ; 2.536  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 2.518  ; 2.518  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 2.530  ; 2.530  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 2.530  ; 2.530  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 2.520  ; 2.520  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 2.509  ; 2.509  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 2.509  ; 2.509  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 2.476  ; 2.476  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 2.496  ; 2.496  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 2.496  ; 2.496  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 4.060  ; 4.060  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 4.644  ; 4.644  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 4.322  ; 4.322  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 4.314  ; 4.314  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 4.380  ; 4.380  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 4.625  ; 4.625  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 4.351  ; 4.351  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 4.357  ; 4.357  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 4.330  ; 4.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 4.060  ; 4.060  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 4.660  ; 4.660  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 4.072  ; 4.072  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 4.653  ; 4.653  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 4.388  ; 4.388  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 4.641  ; 4.641  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 4.388  ; 4.388  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 4.095  ; 4.095  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 4.220  ; 4.220  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 5.124  ; 5.124  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 4.017  ; 4.017  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 4.779  ; 4.779  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 4.096  ; 4.096  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 4.263  ; 4.263  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 4.852  ; 4.852  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 4.837  ; 4.837  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 4.537  ; 4.537  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 4.508  ; 4.508  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 4.503  ; 4.503  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 4.510  ; 4.510  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 4.520  ; 4.520  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 4.263  ; 4.263  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 4.816  ; 4.816  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 4.794  ; 4.794  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 4.824  ; 4.824  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 4.521  ; 4.521  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 4.521  ; 4.521  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 5.315  ; 5.315  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 4.521  ; 4.521  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 5.652  ; 5.652  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 5.043  ; 5.043  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 5.950  ; 5.950  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 5.385  ; 5.385  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 4.765  ; 4.765  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 5.969  ; 5.969  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; 1.169  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; 1.169  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; 1.176  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; 1.176  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 5.644  ; 2.630  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 7.543  ; 7.543  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 7.564  ; 7.564  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 6.967  ; 6.967  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 6.863  ; 6.863  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 2.630  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 7.339  ; 7.339  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 5.732  ; 5.732  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 6.513  ; 6.513  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 6.351  ; 6.351  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 6.576  ; 6.576  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 6.829  ; 6.829  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 7.268  ; 7.268  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 6.802  ; 6.802  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 5.644  ; 5.644  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 6.937  ; 6.937  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 7.125  ; 7.125  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 7.843  ; 7.843  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 6.644  ; 6.644  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 7.167  ; 7.167  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 7.090  ; 7.090  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 6.991  ; 6.991  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 6.566  ; 6.566  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 6.252  ; 6.252  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 6.134  ; 6.134  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 6.247  ; 6.247  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 5.902  ; 5.902  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 5.857  ; 5.857  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 7.533  ; 7.533  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; iKEY[0]    ; GPIO_0[29]  ; 8.567  ;    ;    ; 8.567  ;
; iSW[0]     ; oLEDR[0]    ; 10.696 ;    ;    ; 10.696 ;
; iSW[1]     ; oLEDR[1]    ; 10.516 ;    ;    ; 10.516 ;
; iSW[2]     ; oLEDR[2]    ; 10.515 ;    ;    ; 10.515 ;
; iSW[3]     ; oLEDR[3]    ; 10.585 ;    ;    ; 10.585 ;
; iSW[4]     ; oLEDR[4]    ; 10.244 ;    ;    ; 10.244 ;
; iSW[5]     ; oLEDR[5]    ; 10.152 ;    ;    ; 10.152 ;
; iSW[6]     ; oLEDR[6]    ; 10.327 ;    ;    ; 10.327 ;
; iSW[7]     ; oLEDR[7]    ; 10.193 ;    ;    ; 10.193 ;
; iSW[8]     ; oLEDR[8]    ; 10.166 ;    ;    ; 10.166 ;
; iSW[9]     ; oLEDR[9]    ; 9.882  ;    ;    ; 9.882  ;
; iSW[10]    ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]    ; oLEDR[11]   ; 9.614  ;    ;    ; 9.614  ;
; iSW[12]    ; oLEDR[12]   ; 9.483  ;    ;    ; 9.483  ;
; iSW[13]    ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]    ; oLEDR[14]   ; 10.095 ;    ;    ; 10.095 ;
; iSW[15]    ; oLEDR[15]   ; 9.963  ;    ;    ; 9.963  ;
; iSW[16]    ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]    ; oLEDR[17]   ; 10.515 ;    ;    ; 10.515 ;
; iUART_RXD  ; oUART_TXD   ; 8.893  ;    ;    ; 8.893  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; iKEY[0]    ; GPIO_0[29]  ; 8.567  ;    ;    ; 8.567  ;
; iSW[0]     ; oLEDR[0]    ; 10.696 ;    ;    ; 10.696 ;
; iSW[1]     ; oLEDR[1]    ; 10.516 ;    ;    ; 10.516 ;
; iSW[2]     ; oLEDR[2]    ; 10.515 ;    ;    ; 10.515 ;
; iSW[3]     ; oLEDR[3]    ; 10.585 ;    ;    ; 10.585 ;
; iSW[4]     ; oLEDR[4]    ; 10.244 ;    ;    ; 10.244 ;
; iSW[5]     ; oLEDR[5]    ; 10.152 ;    ;    ; 10.152 ;
; iSW[6]     ; oLEDR[6]    ; 10.327 ;    ;    ; 10.327 ;
; iSW[7]     ; oLEDR[7]    ; 10.193 ;    ;    ; 10.193 ;
; iSW[8]     ; oLEDR[8]    ; 10.166 ;    ;    ; 10.166 ;
; iSW[9]     ; oLEDR[9]    ; 9.882  ;    ;    ; 9.882  ;
; iSW[10]    ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]    ; oLEDR[11]   ; 9.614  ;    ;    ; 9.614  ;
; iSW[12]    ; oLEDR[12]   ; 9.483  ;    ;    ; 9.483  ;
; iSW[13]    ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]    ; oLEDR[14]   ; 10.095 ;    ;    ; 10.095 ;
; iSW[15]    ; oLEDR[15]   ; 9.963  ;    ;    ; 9.963  ;
; iSW[16]    ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]    ; oLEDR[17]   ; 10.515 ;    ;    ; 10.515 ;
; iUART_RXD  ; oUART_TXD   ; 8.893  ;    ;    ; 8.893  ;
+------------+-------------+--------+----+----+--------+


+---------------------------------------------------------------------+
; Fast Model Setup Summary                                            ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; N/C                                        ; -1.849 ; -56.954       ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.142  ; 0.000         ;
; CCD_PIXCLK                                 ; 5.859  ; 0.000         ;
; iCLK_50                                    ; 17.559 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 24.804 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; iCLK_50                                    ; 0.083 ; 0.000         ;
; CCD_PIXCLK                                 ; 0.215 ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.215 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 0.215 ; 0.000         ;
; N/C                                        ; 1.240 ; 0.000         ;
+--------------------------------------------+-------+---------------+


+---------------------------------------------------------------------+
; Fast Model Recovery Summary                                         ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; CCD_PIXCLK                                 ; -2.084 ; -501.570      ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 2.444  ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 14.086 ; 0.000         ;
; iCLK_50                                    ; 16.621 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast Model Removal Summary                                          ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; iCLK_50                                    ; 0.768  ; 0.000         ;
; CCD_PIXCLK                                 ; 1.645  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.913  ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 15.583 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.953  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk1 ; 3.333  ; 0.000         ;
; oDRAM0_CLK                                 ; 3.889  ; 0.000         ;
; CCD_PIXCLK                                 ; 5.953  ; 0.000         ;
; iCLK_50                                    ; 9.000  ; 0.000         ;
; iCLK_50_2                                  ; 10.000 ; 0.000         ;
; iCLK_50_3                                  ; 10.000 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 12.873 ; 0.000         ;
; CCD_MCLK                                   ; 37.223 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'N/C'                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; -1.849 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.664      ;
; -1.848 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.670      ;
; -1.844 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.694      ;
; -1.839 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.197     ; 2.642      ;
; -1.837 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.659      ;
; -1.837 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.659      ;
; -1.829 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.170     ; 2.659      ;
; -1.829 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.672      ;
; -1.828 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.170     ; 2.658      ;
; -1.825 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.640      ;
; -1.824 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.639      ;
; -1.823 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.682      ;
; -1.817 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.660      ;
; -1.812 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.627      ;
; -1.811 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.654      ;
; -1.810 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.170     ; 2.640      ;
; -1.810 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.197     ; 2.613      ;
; -1.804 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.197     ; 2.607      ;
; -1.797 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.619      ;
; -1.791 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.641      ;
; -1.790 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.605      ;
; -1.790 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.612      ;
; -1.786 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.629      ;
; -1.783 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.170     ; 2.613      ;
; -1.769 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.170     ; 2.599      ;
; -1.765 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.170     ; 2.595      ;
; -1.763 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.585      ;
; -1.757 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.572      ;
; -1.757 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.607      ;
; -1.756 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.615      ;
; -1.754 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.197     ; 2.557      ;
; -1.750 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.600      ;
; -1.750 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.609      ;
; -1.743 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.593      ;
; -1.742 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.592      ;
; -1.738 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.170     ; 2.568      ;
; -1.738 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.588      ;
; -1.735 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.594      ;
; -1.734 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.584      ;
; -1.733 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.197     ; 2.536      ;
; -1.732 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.591      ;
; -1.732 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.197     ; 2.535      ;
; -1.727 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.549      ;
; -1.725 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.122     ; 2.603      ;
; -1.725 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.122     ; 2.603      ;
; -1.724 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.546      ;
; -1.723 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.566      ;
; -1.722 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.122     ; 2.600      ;
; -1.718 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.122     ; 2.596      ;
; -1.708 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.122     ; 2.586      ;
; -1.707 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.170     ; 2.537      ;
; -1.706 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.528      ;
; -1.693 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.170     ; 2.523      ;
; -1.691 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.506      ;
; -1.684 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.197     ; 2.487      ;
; -1.658 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.501      ;
; -1.653 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.512      ;
; -1.651 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.531      ;
; -1.650 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.493      ;
; -1.650 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.530      ;
; -1.649 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.492      ;
; -1.646 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.505      ;
; -1.643 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.122     ; 2.521      ;
; -1.627 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.477      ;
; -1.613 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.122     ; 2.491      ;
; -1.603 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.446      ;
; -1.594 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.474      ;
; -1.592 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.472      ;
; -1.591 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.471      ;
; -1.579 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.497      ;
; -1.578 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.458      ;
; -1.577 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.495      ;
; -1.552 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.432      ;
; -1.550 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.430      ;
; -1.535 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.415      ;
; -1.519 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.399      ;
; -1.492 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.372      ;
; -1.491 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.371      ;
; -1.473 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.353      ;
; -1.459 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.339      ;
; -1.459 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.377      ;
; -1.456 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.374      ;
; -1.448 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.366      ;
; -1.443 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.361      ;
; -1.432 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.350      ;
; -1.432 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.350      ;
; -1.430 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.348      ;
; -1.426 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.306      ;
; -1.426 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.344      ;
; -1.425 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.120     ; 2.305      ;
; -1.423 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.341      ;
; -1.416 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.334      ;
; -1.312 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.230      ;
; -1.308 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.226      ;
; -1.301 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.219      ;
; -1.184 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.082     ; 2.102      ;
; -0.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; 0.013      ; 1.382      ;
; -0.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; 0.013      ; 1.382      ;
; -0.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; 0.013      ; 1.382      ;
; -0.363 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; 0.019      ; 1.382      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                             ; To Node                                                                                                                                                                                ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.142 ; DRAM_DQ[30]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[14]                                                                                                                                                    ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.112     ; 0.711      ;
; 0.155 ; DRAM_DQ[28]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[12]                                                                                                                                                    ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.099     ; 0.711      ;
; 0.162 ; DRAM_DQ[29]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[13]                                                                                                                                                    ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.112     ; 0.691      ;
; 0.174 ; DRAM_DQ[4]                                                                                                                                                                            ; Sdram_Control_4Port:u7|mDATAOUT[4]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.070     ; 0.721      ;
; 0.174 ; DRAM_DQ[3]                                                                                                                                                                            ; Sdram_Control_4Port:u7|mDATAOUT[3]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.070     ; 0.721      ;
; 0.174 ; DRAM_DQ[24]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[8]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.080     ; 0.711      ;
; 0.174 ; DRAM_DQ[25]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[9]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.080     ; 0.711      ;
; 0.184 ; DRAM_DQ[2]                                                                                                                                                                            ; Sdram_Control_4Port:u7|mDATAOUT[2]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.070     ; 0.711      ;
; 0.194 ; DRAM_DQ[5]                                                                                                                                                                            ; Sdram_Control_4Port:u7|mDATAOUT[5]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.060     ; 0.711      ;
; 0.200 ; DRAM_DQ[22]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[6]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.064     ; 0.701      ;
; 0.200 ; DRAM_DQ[21]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[5]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.064     ; 0.701      ;
; 0.200 ; DRAM_DQ[19]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[3]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.064     ; 0.701      ;
; 0.202 ; DRAM_DQ[7]                                                                                                                                                                            ; Sdram_Control_4Port:u7|mDATAOUT[7]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.042     ; 0.721      ;
; 0.202 ; DRAM_DQ[6]                                                                                                                                                                            ; Sdram_Control_4Port:u7|mDATAOUT[6]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.042     ; 0.721      ;
; 0.203 ; DRAM_DQ[23]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[7]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.071     ; 0.691      ;
; 0.205 ; DRAM_DQ[10]                                                                                                                                                                           ; Sdram_Control_4Port:u7|mDATAOUT[10]                                                                                                                                                    ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.029     ; 0.731      ;
; 0.205 ; DRAM_DQ[9]                                                                                                                                                                            ; Sdram_Control_4Port:u7|mDATAOUT[9]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.029     ; 0.731      ;
; 0.210 ; DRAM_DQ[20]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[4]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.064     ; 0.691      ;
; 0.211 ; DRAM_DQ[14]                                                                                                                                                                           ; Sdram_Control_4Port:u7|mDATAOUT[14]                                                                                                                                                    ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.023     ; 0.731      ;
; 0.211 ; DRAM_DQ[13]                                                                                                                                                                           ; Sdram_Control_4Port:u7|mDATAOUT[13]                                                                                                                                                    ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.023     ; 0.731      ;
; 0.217 ; DRAM_DQ[18]                                                                                                                                                                           ; Sdram_Control_4Port:u8|mDATAOUT[2]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.057     ; 0.691      ;
; 0.221 ; DRAM_DQ[12]                                                                                                                                                                           ; Sdram_Control_4Port:u7|mDATAOUT[12]                                                                                                                                                    ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.023     ; 0.721      ;
; 0.238 ; DRAM_DQ[11]                                                                                                                                                                           ; Sdram_Control_4Port:u7|mDATAOUT[11]                                                                                                                                                    ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.016     ; 0.711      ;
; 0.245 ; DRAM_DQ[8]                                                                                                                                                                            ; Sdram_Control_4Port:u7|mDATAOUT[8]                                                                                                                                                     ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.019     ; 0.701      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.209 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.018     ; 2.438      ;
; 4.313 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.424      ;
; 4.313 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.424      ;
; 4.329 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.408      ;
; 4.329 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.408      ;
; 4.371 ; Sdram_Control_4Port:u8|ST[7]                                                                                                                                                          ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.017      ; 2.344      ;
; 4.371 ; Sdram_Control_4Port:u8|ST[7]                                                                                                                                                          ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.017      ; 2.344      ;
; 4.378 ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                                          ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.017      ; 2.337      ;
; 4.378 ; Sdram_Control_4Port:u8|ST[9]                                                                                                                                                          ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.017      ; 2.337      ;
; 4.382 ; Sdram_Control_4Port:u8|ST[6]                                                                                                                                                          ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.017      ; 2.333      ;
; 4.382 ; Sdram_Control_4Port:u8|ST[6]                                                                                                                                                          ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.017      ; 2.333      ;
; 4.392 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                                         ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.345      ;
; 4.392 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                                         ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.345      ;
; 4.398 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                                         ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.339      ;
; 4.398 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                                         ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.339      ;
; 4.412 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                                         ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.325      ;
; 4.412 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                                         ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.325      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[8]                                                                                                                                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[9]                                                                                                                                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[10]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[11]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[12]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[13]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[14]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[15]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[16]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[17]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[18]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[19]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[22]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.323      ;
; 4.421 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.004      ; 2.281      ;
; 4.422 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.004      ; 2.280      ;
; 4.423 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                                         ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.314      ;
; 4.423 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                                         ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.314      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[8]                                                                                                                                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[9]                                                                                                                                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[10]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[11]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[12]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[13]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[14]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[15]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[16]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[17]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[18]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[19]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.429 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                                         ; Sdram_Control_4Port:u8|mADDR[22]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.038      ; 2.307      ;
; 4.435 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                                         ; Sdram_Control_4Port:u8|mADDR[20]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.302      ;
; 4.435 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                                         ; Sdram_Control_4Port:u8|mADDR[21]                                                                                                                                                       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.039      ; 2.302      ;
; 4.435 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                                           ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.004      ; 2.267      ;
; 4.436 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                                           ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.004      ; 2.266      ;
; 4.437 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.004      ; 2.265      ;
; 4.438 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.004      ; 2.264      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CCD_PIXCLK'                                                                                                                                                                                                                       ;
+--------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.859  ; GPIO_1[10]                ; rCCD_DATA[1]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.605      ; 0.711      ;
; 5.871  ; GPIO_1[8]                 ; rCCD_DATA[3]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.597      ; 0.691      ;
; 5.871  ; GPIO_1[6]                 ; rCCD_DATA[5]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.597      ; 0.691      ;
; 5.879  ; GPIO_1[9]                 ; rCCD_DATA[2]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.605      ; 0.691      ;
; 5.879  ; GPIO_1[7]                 ; rCCD_DATA[4]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.605      ; 0.691      ;
; 5.906  ; GPIO_1[11]                ; rCCD_DATA[0]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.612      ; 0.671      ;
; 5.916  ; GPIO_1[17]                ; rCCD_LVAL                                                                                                                                 ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.642      ; 0.691      ;
; 5.923  ; GPIO_1[0]                 ; rCCD_DATA[11]                                                                                                                             ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.659      ; 0.701      ;
; 5.923  ; GPIO_1[1]                 ; rCCD_DATA[10]                                                                                                                             ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.659      ; 0.701      ;
; 5.928  ; GPIO_1[5]                 ; rCCD_DATA[6]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.634      ; 0.671      ;
; 5.928  ; GPIO_1[3]                 ; rCCD_DATA[8]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.634      ; 0.671      ;
; 5.933  ; GPIO_1[4]                 ; rCCD_DATA[7]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.659      ; 0.691      ;
; 5.933  ; GPIO_1[2]                 ; rCCD_DATA[9]                                                                                                                              ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.659      ; 0.691      ;
; 5.936  ; GPIO_1[18]                ; rCCD_FVAL                                                                                                                                 ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.642      ; 0.671      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[1]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[2]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[3]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[4]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[5]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[6]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[7]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[8]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[9]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[10]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[11]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[12]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[13]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[14]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.673 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[15]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.064     ; 3.962      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[16]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[17]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[18]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[19]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[20]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[21]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[22]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[23]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[24]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[25]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[26]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[27]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[28]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[29]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[30]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 12.681 ; CCD_Capture:u2|mSTART     ; CCD_Capture:u2|Frame_Cont[31]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.057     ; 3.961      ;
; 13.003 ; CCD_Capture:u2|X_Cont[13] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.009     ; 3.687      ;
; 13.033 ; CCD_Capture:u2|Y_Cont[5]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.010     ; 3.656      ;
; 13.049 ; CCD_Capture:u2|X_Cont[7]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.009     ; 3.641      ;
; 13.049 ; CCD_Capture:u2|Y_Cont[6]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.010     ; 3.640      ;
; 13.069 ; CCD_Capture:u2|Y_Cont[8]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.010     ; 3.620      ;
; 13.089 ; CCD_Capture:u2|X_Cont[13] ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 3.604      ;
; 13.104 ; RAW2RGB:u3|oDval          ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.015     ; 3.580      ;
; 13.105 ; RAW2RGB:u3|oDval          ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.015     ; 3.579      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[1]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[2]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[3]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[4]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[5]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[6]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[7]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[8]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[9]                                                                                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[10]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[11]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[12]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[13]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[14]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[15]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.096      ; 3.676      ;
; 13.119 ; CCD_Capture:u2|Y_Cont[5]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 3.573      ;
; 13.125 ; CCD_Capture:u2|X_Cont[12] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.009     ; 3.565      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[16]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[17]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[18]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[19]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[20]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[21]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[22]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[23]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[24]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[25]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[26]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[27]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[28]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[29]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[30]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.127 ; rCCD_FVAL                 ; CCD_Capture:u2|Frame_Cont[31]                                                                                                             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.103      ; 3.675      ;
; 13.135 ; CCD_Capture:u2|X_Cont[7]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 3.558      ;
; 13.135 ; CCD_Capture:u2|Y_Cont[6]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 3.557      ;
; 13.143 ; CCD_Capture:u2|X_Cont[6]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.009     ; 3.547      ;
; 13.152 ; CCD_Capture:u2|Y_Cont[11] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.010     ; 3.537      ;
; 13.155 ; CCD_Capture:u2|Y_Cont[8]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.007     ; 3.537      ;
; 13.171 ; CCD_Capture:u2|X_Cont[9]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.009     ; 3.519      ;
; 13.188 ; CCD_Capture:u2|Y_Cont[4]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.010     ; 3.501      ;
; 13.193 ; CCD_Capture:u2|X_Cont[10] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.009     ; 3.497      ;
; 13.198 ; CCD_Capture:u2|Y_Cont[7]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.010     ; 3.491      ;
; 13.200 ; CCD_Capture:u2|Y_Cont[3]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.010     ; 3.489      ;
; 13.211 ; CCD_Capture:u2|X_Cont[12] ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 3.482      ;
; 13.219 ; CCD_Capture:u2|X_Cont[4]  ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.009     ; 3.471      ;
; 13.227 ; CCD_Capture:u2|Y_Cont[12] ; RAW2RGB:u3|rRed[5]                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.010     ; 3.462      ;
; 13.229 ; CCD_Capture:u2|X_Cont[6]  ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; -0.006     ; 3.464      ;
+--------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                                                                              ;
+--------+---------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.559 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.574     ; 1.899      ;
; 17.576 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.574     ; 1.882      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.589 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.419      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.601 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.407      ;
; 17.605 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.574     ; 1.853      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.648 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.360      ;
; 17.666 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.574     ; 1.792      ;
; 17.671 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.574     ; 1.787      ;
; 17.729 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|senosr_exposure[0]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.283      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.735 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.024     ; 2.273      ;
; 17.741 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.574     ; 1.717      ;
; 17.741 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|senosr_exposure[0]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.271      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.746 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.264      ;
; 17.755 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.574     ; 1.703      ;
; 17.788 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|senosr_exposure[0]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.224      ;
; 17.794 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.574     ; 1.664      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
; 17.828 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 2.182      ;
+--------+---------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                   ; To Node                                                                                                                                   ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 24.804 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 5.230      ;
; 24.892 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 5.142      ;
; 24.902 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 5.130      ;
; 24.902 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 5.130      ;
; 24.952 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 5.082      ;
; 24.960 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 5.074      ;
; 24.962 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 5.050      ;
; 24.990 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 5.042      ;
; 24.990 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 5.042      ;
; 24.992 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.006     ; 5.034      ;
; 25.009 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 5.025      ;
; 25.019 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 5.013      ;
; 25.024 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.006     ; 5.002      ;
; 25.038 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.996      ;
; 25.050 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.982      ;
; 25.050 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.982      ;
; 25.058 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.974      ;
; 25.058 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.974      ;
; 25.060 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 4.950      ;
; 25.060 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 4.950      ;
; 25.079 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.955      ;
; 25.088 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.946      ;
; 25.090 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.934      ;
; 25.090 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.934      ;
; 25.105 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.929      ;
; 25.107 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.925      ;
; 25.107 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.925      ;
; 25.107 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.927      ;
; 25.107 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.925      ;
; 25.122 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.902      ;
; 25.122 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.902      ;
; 25.136 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.896      ;
; 25.136 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.896      ;
; 25.139 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 4.873      ;
; 25.143 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.889      ;
; 25.144 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.888      ;
; 25.167 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.865      ;
; 25.175 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.857      ;
; 25.176 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.858      ;
; 25.177 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 4.833      ;
; 25.177 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.855      ;
; 25.177 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.855      ;
; 25.193 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.841      ;
; 25.205 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.827      ;
; 25.205 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.827      ;
; 25.207 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.817      ;
; 25.211 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.823      ;
; 25.211 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.823      ;
; 25.211 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.823      ;
; 25.211 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.823      ;
; 25.211 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.823      ;
; 25.224 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.808      ;
; 25.231 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.801      ;
; 25.232 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.800      ;
; 25.236 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.798      ;
; 25.237 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 4.773      ;
; 25.237 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 4.773      ;
; 25.239 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.785      ;
; 25.244 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.790      ;
; 25.246 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 4.766      ;
; 25.253 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.779      ;
; 25.253 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.781      ;
; 25.261 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.773      ;
; 25.263 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 4.749      ;
; 25.271 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.753      ;
; 25.276 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.006     ; 4.750      ;
; 25.291 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.741      ;
; 25.292 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.740      ;
; 25.293 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.741      ;
; 25.293 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.006     ; 4.733      ;
; 25.294 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.738      ;
; 25.299 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.735      ;
; 25.299 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.735      ;
; 25.299 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.735      ;
; 25.299 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.735      ;
; 25.299 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.735      ;
; 25.299 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.733      ;
; 25.300 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.724      ;
; 25.300 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.732      ;
; 25.301 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 4.709      ;
; 25.302 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 4.708      ;
; 25.308 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.006     ; 4.718      ;
; 25.310 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.724      ;
; 25.322 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.702      ;
; 25.322 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.712      ;
; 25.322 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.710      ;
; 25.325 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.006     ; 4.701      ;
; 25.331 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.693      ;
; 25.332 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.692      ;
; 25.339 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.695      ;
; 25.348 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.684      ;
; 25.349 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 4.683      ;
; 25.350 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.684      ;
; 25.354 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 4.656      ;
; 25.359 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.675      ;
; 25.359 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.675      ;
; 25.359 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.675      ;
; 25.359 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.675      ;
; 25.359 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 4.675      ;
; 25.363 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 4.661      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                                                      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.083 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.344      ; 0.579      ;
; 0.209 ; Reset_Delay:u1|Cont[21]                                 ; Reset_Delay:u1|oRST_1                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.315      ; 0.676      ;
; 0.215 ; Reset_Delay:u1|Cont[0]                                  ; Reset_Delay:u1|Cont[0]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:u1|oRST_2                                   ; Reset_Delay:u1|oRST_2                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u9|senosr_exposure[0]                    ; I2C_CCD_Config:u9|senosr_exposure[0]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rClk[0]                                                 ; rClk[0]                                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Reset_Delay:u1|Cont[23]                                 ; Reset_Delay:u1|Cont[23]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; I2C_CCD_Config:u9|iexposure_adj_delay[0]                ; I2C_CCD_Config:u9|iexposure_adj_delay[1]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; I2C_CCD_Config:u9|iexposure_adj_delay[1]                ; I2C_CCD_Config:u9|iexposure_adj_delay[2]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; I2C_CCD_Config:u9|iexposure_adj_delay[2]                ; I2C_CCD_Config:u9|iexposure_adj_delay[3]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.399      ;
; 0.353 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; I2C_CCD_Config:u9|senosr_exposure[1]                    ; I2C_CCD_Config:u9|senosr_exposure[1]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; I2C_CCD_Config:u9|senosr_exposure[5]                    ; I2C_CCD_Config:u9|senosr_exposure[5]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; Reset_Delay:u1|Cont[12]                                 ; Reset_Delay:u1|Cont[12]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|combo_cnt[12]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; I2C_CCD_Config:u9|senosr_exposure[2]                    ; I2C_CCD_Config:u9|senosr_exposure[2]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; I2C_CCD_Config:u9|senosr_exposure[12]                   ; I2C_CCD_Config:u9|senosr_exposure[12]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; I2C_CCD_Config:u9|senosr_exposure[14]                   ; I2C_CCD_Config:u9|senosr_exposure[14]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; I2C_CCD_Config:u9|senosr_exposure[15]                   ; I2C_CCD_Config:u9|senosr_exposure[15]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Reset_Delay:u1|Cont[13]                                 ; Reset_Delay:u1|Cont[13]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Reset_Delay:u1|Cont[21]                                 ; Reset_Delay:u1|Cont[21]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2C_CCD_Config:u9|combo_cnt[9]                          ; I2C_CCD_Config:u9|combo_cnt[9]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|combo_cnt[10]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Reset_Delay:u1|Cont[5]                                  ; Reset_Delay:u1|Cont[5]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; I2C_CCD_Config:u9|combo_cnt[5]                          ; I2C_CCD_Config:u9|combo_cnt[5]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Reset_Delay:u1|Cont[3]                                  ; Reset_Delay:u1|Cont[3]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Reset_Delay:u1|Cont[7]                                  ; Reset_Delay:u1|Cont[7]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; I2C_CCD_Config:u9|combo_cnt[7]                          ; I2C_CCD_Config:u9|combo_cnt[7]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Reset_Delay:u1|Cont[9]                                  ; Reset_Delay:u1|Cont[9]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u1|Cont[10]                                 ; Reset_Delay:u1|Cont[10]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u1|Cont[11]                                 ; Reset_Delay:u1|Cont[11]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u9|combo_cnt[3]                          ; I2C_CCD_Config:u9|combo_cnt[3]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|combo_cnt[13]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Reset_Delay:u1|Cont[0]                                  ; Reset_Delay:u1|Cont[1]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; I2C_CCD_Config:u9|combo_cnt[0]                          ; I2C_CCD_Config:u9|combo_cnt[0]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; I2C_CCD_Config:u9|senosr_exposure[9]                    ; I2C_CCD_Config:u9|senosr_exposure[9]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Reset_Delay:u1|Cont[14]                                 ; Reset_Delay:u1|Cont[14]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|combo_cnt[14]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; I2C_CCD_Config:u9|combo_cnt[21]                         ; I2C_CCD_Config:u9|combo_cnt[21]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; I2C_CCD_Config:u9|combo_cnt[23]                         ; I2C_CCD_Config:u9|combo_cnt[23]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Reset_Delay:u1|Cont[16]                                 ; Reset_Delay:u1|Cont[16]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Reset_Delay:u1|Cont[19]                                 ; Reset_Delay:u1|Cont[19]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; I2C_CCD_Config:u9|combo_cnt[16]                         ; I2C_CCD_Config:u9|combo_cnt[16]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; I2C_CCD_Config:u9|combo_cnt[19]                         ; I2C_CCD_Config:u9|combo_cnt[19]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Reset_Delay:u1|Cont[20]                                 ; Reset_Delay:u1|Cont[20]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Reset_Delay:u1|Cont[22]                                 ; Reset_Delay:u1|Cont[22]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; I2C_CCD_Config:u9|senosr_exposure[4]                    ; I2C_CCD_Config:u9|senosr_exposure[4]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; I2C_CCD_Config:u9|senosr_exposure[7]                    ; I2C_CCD_Config:u9|senosr_exposure[7]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; I2C_CCD_Config:u9|combo_cnt[1]                          ; I2C_CCD_Config:u9|combo_cnt[1]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; I2C_CCD_Config:u9|combo_cnt[2]                          ; I2C_CCD_Config:u9|combo_cnt[2]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; I2C_CCD_Config:u9|combo_cnt[20]                         ; I2C_CCD_Config:u9|combo_cnt[20]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:u1|Cont[2]                                  ; Reset_Delay:u1|Cont[2]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; I2C_CCD_Config:u9|combo_cnt[22]                         ; I2C_CCD_Config:u9|combo_cnt[22]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; I2C_CCD_Config:u9|combo_cnt[24]                         ; I2C_CCD_Config:u9|combo_cnt[24]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Reset_Delay:u1|Cont[1]                                  ; Reset_Delay:u1|Cont[1]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Reset_Delay:u1|Cont[4]                                  ; Reset_Delay:u1|Cont[4]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Reset_Delay:u1|Cont[6]                                  ; Reset_Delay:u1|Cont[6]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Reset_Delay:u1|Cont[15]                                 ; Reset_Delay:u1|Cont[15]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; I2C_CCD_Config:u9|combo_cnt[4]                          ; I2C_CCD_Config:u9|combo_cnt[4]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; I2C_CCD_Config:u9|combo_cnt[6]                          ; I2C_CCD_Config:u9|combo_cnt[6]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|combo_cnt[15]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Reset_Delay:u1|Cont[8]                                  ; Reset_Delay:u1|Cont[8]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:u1|Cont[17]                                 ; Reset_Delay:u1|Cont[17]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:u1|Cont[18]                                 ; Reset_Delay:u1|Cont[18]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; I2C_CCD_Config:u9|combo_cnt[8]                          ; I2C_CCD_Config:u9|combo_cnt[8]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; I2C_CCD_Config:u9|combo_cnt[17]                         ; I2C_CCD_Config:u9|combo_cnt[17]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; I2C_CCD_Config:u9|combo_cnt[18]                         ; I2C_CCD_Config:u9|combo_cnt[18]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CCD_PIXCLK'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CCD_Capture:u2|mSTART                                                                                                                                        ; CCD_Capture:u2|mSTART                                                                                                                                                                   ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; RAW2RGB:u3|wData1_d2[11]                                                                                                                                     ; RAW2RGB:u3|rRed[11]                                                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                                           ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; CCD_Capture:u2|X_Cont[15]                                                                                                                                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.405      ;
; 0.257 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.411      ;
; 0.264 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.416      ;
; 0.265 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.418      ;
; 0.293 ; RAW2RGB:u3|wData1_d2[10]                                                                                                                                     ; RAW2RGB:u3|rRed[10]                                                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.445      ;
; 0.294 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.054      ; 0.486      ;
; 0.296 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.448      ;
; 0.298 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[18]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a6~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.451      ;
; 0.298 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[14]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a2~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.451      ;
; 0.299 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.053      ; 0.490      ;
; 0.299 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[10]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a10~porta_datain_reg2                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.452      ;
; 0.299 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[8]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a8~porta_datain_reg2                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.452      ;
; 0.299 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[2]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a2~porta_datain_reg2                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.452      ;
; 0.301 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[23]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a12~porta_datain_reg3                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.454      ;
; 0.301 ; RAW2RGB:u3|wData2_d1[6]                                                                                                                                      ; RAW2RGB:u3|rRed[6]                                                                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.453      ;
; 0.302 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[21]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a9~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.455      ;
; 0.302 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[4]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_datain_reg2                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.455      ;
; 0.302 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.054      ; 0.494      ;
; 0.303 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.054      ; 0.495      ;
; 0.304 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[22]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a10~porta_datain_reg3                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.457      ;
; 0.304 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[9]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a9~porta_datain_reg1                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.457      ;
; 0.304 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[6]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a6~porta_datain_reg2                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.457      ;
; 0.304 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.054      ; 0.496      ;
; 0.307 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[19]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a8~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.460      ;
; 0.308 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[17]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_datain_reg3                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.461      ;
; 0.312 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg3                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.050      ; 0.500      ;
; 0.313 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                                              ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.465      ;
; 0.316 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg3                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.046      ; 0.500      ;
; 0.317 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.470      ;
; 0.318 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg6                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.050      ; 0.506      ;
; 0.320 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 0.471      ;
; 0.320 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.473      ;
; 0.321 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg4                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.050      ; 0.509      ;
; 0.322 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg6                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.046      ; 0.506      ;
; 0.323 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.475      ;
; 0.325 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg4                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.046      ; 0.509      ;
; 0.326 ; RAW2RGB:u3|wData1_d2[8]                                                                                                                                      ; RAW2RGB:u3|rRed[8]                                                                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.476      ;
; 0.327 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.480      ;
; 0.328 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.482      ;
; 0.331 ; RAW2RGB:u3|wData0_d1[11]                                                                                                                                     ; RAW2RGB:u3|wData0_d2[11]                                                                                                                                                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg8                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.050      ; 0.520      ;
; 0.332 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[7]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg7                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.050      ; 0.520      ;
; 0.333 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~portb_address_reg9                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.050      ; 0.521      ;
; 0.334 ; RAW2RGB:u3|wData1_d2[9]                                                                                                                                      ; RAW2RGB:u3|rRed[9]                                                                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.484      ;
; 0.334 ; RAW2RGB:u3|wData0_d1[5]                                                                                                                                      ; RAW2RGB:u3|wData0_d2[5]                                                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 0.487      ;
; 0.336 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]                            ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.488      ;
; 0.336 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg8                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.046      ; 0.520      ;
; 0.336 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[7]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg7                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.046      ; 0.520      ;
; 0.336 ; RAW2RGB:u3|wData2_d1[10]                                                                                                                                     ; RAW2RGB:u3|wData2_d2[10]                                                                                                                                                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.490      ;
; 0.336 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_address_reg9                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.046      ; 0.521      ;
; 0.338 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 0.489      ;
; 0.339 ; RAW2RGB:u3|wData1_d1[6]                                                                                                                                      ; RAW2RGB:u3|wData1_d2[6]                                                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.491      ;
; 0.341 ; RAW2RGB:u3|wData2_d1[6]                                                                                                                                      ; RAW2RGB:u3|wData2_d2[6]                                                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.493      ;
; 0.352 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                               ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.505      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                                                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                            ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                       ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|ST[0]                                                                                                               ; Sdram_Control_4Port:u7|ST[0]                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Read                                                                                                                ; Sdram_Control_4Port:u7|Read                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                            ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                           ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                          ; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                         ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|IN_REQ                                                                                                              ; Sdram_Control_4Port:u7|IN_REQ                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                            ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|mWR                                                                                                                 ; Sdram_Control_4Port:u7|mWR                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                             ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                  ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                            ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                           ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                            ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                  ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                       ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|do_precharge                                                                                       ; Sdram_Control_4Port:u8|command:command1|do_precharge                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|ST[0]                                                                                                               ; Sdram_Control_4Port:u8|ST[0]                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|ex_write                                                                                           ; Sdram_Control_4Port:u8|command:command1|ex_write                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|ex_read                                                                                            ; Sdram_Control_4Port:u8|command:command1|ex_read                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|REF_ACK                                                                                            ; Sdram_Control_4Port:u8|command:command1|REF_ACK                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ                                                                                  ; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|CM_ACK                                                                                             ; Sdram_Control_4Port:u8|command:command1|CM_ACK                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|control_interface:control1|CMD_ACK                                                                                  ; Sdram_Control_4Port:u8|control_interface:control1|CMD_ACK                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|IN_REQ                                                                                                              ; Sdram_Control_4Port:u8|IN_REQ                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|mWR_DONE                                                                                                            ; Sdram_Control_4Port:u8|mWR_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|mWR                                                                                                                 ; Sdram_Control_4Port:u8|mWR                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Read                                                                                                                ; Sdram_Control_4Port:u8|Read                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|OUT_VALID                                                                                                           ; Sdram_Control_4Port:u8|OUT_VALID                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|mRD_DONE                                                                                                            ; Sdram_Control_4Port:u8|mRD_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|RD_MASK[0]                                                                                                          ; Sdram_Control_4Port:u8|RD_MASK[0]                                                                                                         ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|do_load_mode                                                                                       ; Sdram_Control_4Port:u8|command:command1|do_load_mode                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                            ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|rw_flag                                                                                            ; Sdram_Control_4Port:u8|command:command1|rw_flag                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|oe4                                                                                                ; Sdram_Control_4Port:u8|command:command1|oe4                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                              ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|do_rw                                                                                              ; Sdram_Control_4Port:u8|command:command1|do_rw                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; Sdram_Control_4Port:u8|command:command1|BA[0]                                                                                              ; Sdram_Control_4Port:u8|BA[0]                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Sdram_Control_4Port:u7|command:command1|CS_N[0]                                                                                            ; Sdram_Control_4Port:u7|CS_N[0]                                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                   ; To Node                                                                                                                                                                                ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.254 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.407      ;
; 0.259 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.412      ;
; 0.268 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.420      ;
; 0.272 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.424      ;
; 0.293 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.445      ;
; 0.294 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.058      ; 0.490      ;
; 0.294 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.056      ; 0.488      ;
; 0.296 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.056      ; 0.490      ;
; 0.297 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.058      ; 0.493      ;
; 0.308 ; touch_tcon:u10|mden                                                                                                                                         ; touch_tcon:u10|oDEN                                                                                                                                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.460      ;
; 0.308 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.460      ;
; 0.308 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.460      ;
; 0.310 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.047      ; 0.495      ;
; 0.313 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; touch_tcon:u10|mhd                                                                                                                                          ; touch_tcon:u10|oHD                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.469      ;
; 0.322 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 0.473      ;
; 0.324 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 0.478      ;
; 0.358 ; touch_tcon:u10|x_cnt[4]                                                                                                                                     ; touch_tcon:u10|x_cnt[4]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; touch_tcon:u10|x_cnt[6]                                                                                                                                     ; touch_tcon:u10|x_cnt[6]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; touch_tcon:u10|x_cnt[8]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; touch_tcon:u10|x_cnt[9]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; touch_tcon:u10|y_cnt[1]                                                                                                                                     ; touch_tcon:u10|y_cnt[1]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; touch_tcon:u10|y_cnt[4]                                                                                                                                     ; touch_tcon:u10|y_cnt[4]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; touch_tcon:u10|x_cnt[2]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; touch_tcon:u10|y_cnt[6]                                                                                                                                     ; touch_tcon:u10|y_cnt[6]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; touch_tcon:u10|y_cnt[8]                                                                                                                                     ; touch_tcon:u10|y_cnt[8]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; touch_tcon:u10|x_cnt[3]                                                                                                                                     ; touch_tcon:u10|x_cnt[3]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; touch_tcon:u10|x_cnt[7]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.380 ; touch_tcon:u10|y_cnt[5]                                                                                                                                     ; touch_tcon:u10|y_cnt[5]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; touch_tcon:u10|y_cnt[7]                                                                                                                                     ; touch_tcon:u10|y_cnt[7]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; touch_tcon:u10|x_cnt[1]                                                                                                                                     ; touch_tcon:u10|x_cnt[1]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; touch_tcon:u10|x_cnt[0]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.388 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.543      ;
; 0.394 ; touch_tcon:u10|y_cnt[0]                                                                                                                                     ; touch_tcon:u10|mvd                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.547      ;
; 0.394 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.546      ;
; 0.411 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.067      ; 0.616      ;
; 0.412 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.069      ; 0.619      ;
; 0.418 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.061      ; 0.617      ;
; 0.419 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 0.568      ;
; 0.419 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.058      ; 0.615      ;
; 0.419 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.058      ; 0.615      ;
; 0.420 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.056      ; 0.614      ;
; 0.423 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.067      ; 0.628      ;
; 0.423 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.061      ; 0.622      ;
; 0.424 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.067      ; 0.629      ;
; 0.424 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.058      ; 0.620      ;
; 0.424 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.576      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'N/C'                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                      ; To Node     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; 1.240 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.102      ; 1.342      ;
; 1.260 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.102      ; 1.362      ;
; 1.260 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.102      ; 1.362      ;
; 1.273 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_11                                                                                                       ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.089      ; 1.362      ;
; 1.273 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_12                                                                                                       ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.089      ; 1.362      ;
; 1.281 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_7                                                                                                        ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.061      ; 1.342      ;
; 1.282 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_10                                                                                                       ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.070      ; 1.352      ;
; 1.288 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_4                                                                                                        ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.054      ; 1.342      ;
; 1.290 ; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.072      ; 1.362      ;
; 1.290 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_1                                                                                                        ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.072      ; 1.362      ;
; 1.292 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_8                                                                                                        ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.070      ; 1.362      ;
; 1.292 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.070      ; 1.362      ;
; 1.295 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_2                                                                                                        ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.047      ; 1.342      ;
; 1.298 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_3                                                                                                        ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.054      ; 1.352      ;
; 1.298 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_5                                                                                                        ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.054      ; 1.352      ;
; 1.298 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_6                                                                                                        ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.054      ; 1.352      ;
; 1.302 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_2                                                                                                        ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.060      ; 1.362      ;
; 1.312 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_3                                                                                                        ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.060      ; 1.372      ;
; 1.312 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_4                                                                                                        ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.060      ; 1.372      ;
; 1.312 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_5                                                                                                        ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.050      ; 1.362      ;
; 1.316 ; Sdram_Control_4Port:u8|command:command1|OE                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.036      ; 1.352      ;
; 1.316 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_1                                                                                                        ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.036      ; 1.352      ;
; 1.340 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_6                                                                                                        ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.032      ; 1.372      ;
; 1.340 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_7                                                                                                        ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.032      ; 1.372      ;
; 1.343 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_8                                                                                                        ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.009      ; 1.352      ;
; 1.356 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_11                                                                                                       ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.006      ; 1.362      ;
; 1.359 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_12                                                                                                       ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.013      ; 1.372      ;
; 1.363 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.019      ; 1.382      ;
; 1.363 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_10                                                                                                       ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.019      ; 1.382      ;
; 1.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.013      ; 1.382      ;
; 1.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.013      ; 1.382      ;
; 1.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.013      ; 1.382      ;
; 2.184 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.102      ;
; 2.301 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.219      ;
; 2.308 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.226      ;
; 2.312 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.230      ;
; 2.416 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.334      ;
; 2.423 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.341      ;
; 2.425 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.305      ;
; 2.426 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.306      ;
; 2.426 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.344      ;
; 2.430 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.348      ;
; 2.432 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.350      ;
; 2.432 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.350      ;
; 2.443 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.361      ;
; 2.448 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.366      ;
; 2.456 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.374      ;
; 2.459 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.339      ;
; 2.459 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.377      ;
; 2.473 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.353      ;
; 2.491 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.371      ;
; 2.492 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.372      ;
; 2.519 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.399      ;
; 2.535 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.415      ;
; 2.550 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.430      ;
; 2.552 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.432      ;
; 2.577 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.495      ;
; 2.578 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.458      ;
; 2.579 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.082     ; 2.497      ;
; 2.591 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.471      ;
; 2.592 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.472      ;
; 2.594 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.474      ;
; 2.603 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.446      ;
; 2.613 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.122     ; 2.491      ;
; 2.627 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.477      ;
; 2.643 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.122     ; 2.521      ;
; 2.646 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.505      ;
; 2.649 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.492      ;
; 2.650 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.530      ;
; 2.650 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.493      ;
; 2.651 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.120     ; 2.531      ;
; 2.653 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.512      ;
; 2.658 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.501      ;
; 2.684 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.197     ; 2.487      ;
; 2.691 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.185     ; 2.506      ;
; 2.693 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.170     ; 2.523      ;
; 2.706 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.178     ; 2.528      ;
; 2.707 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.170     ; 2.537      ;
; 2.708 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.122     ; 2.586      ;
; 2.718 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.122     ; 2.596      ;
; 2.722 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.122     ; 2.600      ;
; 2.723 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.566      ;
; 2.724 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.178     ; 2.546      ;
; 2.725 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.122     ; 2.603      ;
; 2.725 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.122     ; 2.603      ;
; 2.727 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.178     ; 2.549      ;
; 2.732 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.591      ;
; 2.732 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.197     ; 2.535      ;
; 2.733 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.197     ; 2.536      ;
; 2.734 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.584      ;
; 2.735 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.594      ;
; 2.738 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.588      ;
; 2.738 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.170     ; 2.568      ;
; 2.742 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.592      ;
; 2.743 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.593      ;
; 2.750 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.600      ;
; 2.750 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.609      ;
; 2.754 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.197     ; 2.557      ;
; 2.756 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.615      ;
; 2.757 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.607      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CCD_PIXCLK'                                                                                                                                                                                                                ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.350     ; 1.767      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[10]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.363     ; 1.754      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.374     ; 1.743      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.363     ; 1.754      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.363     ; 1.754      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.363     ; 1.754      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.363     ; 1.754      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.363     ; 1.754      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.363     ; 1.754      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 1.766      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[5]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 1.766      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.374     ; 1.743      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 1.766      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 1.766      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 1.766      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[0]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.374     ; 1.743      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[1]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.374     ; 1.743      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.350     ; 1.767      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[0]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.363     ; 1.754      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[1]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.363     ; 1.754      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 1.766      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[0]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 1.766      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[1]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 1.766      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[12]                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.350     ; 1.767      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[11]                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.374     ; 1.743      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[10]                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.374     ; 1.743      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[9]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[8]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[11]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[10]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.350     ; 1.767      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[5]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[5]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[4]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[4]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.365     ; 1.752      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[7]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[6]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[5]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[4]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.084 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[3]                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.362     ; 1.755      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|oDval                                                                                                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.355     ; 1.761      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 1.768      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 1.768      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[9]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.379     ; 1.737      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.376     ; 1.740      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[8]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.379     ; 1.737      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[7]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.379     ; 1.737      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[6]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.379     ; 1.737      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[4]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.379     ; 1.737      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.379     ; 1.737      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[3]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.379     ; 1.737      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[2]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.379     ; 1.737      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 1.768      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 1.768      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 1.768      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 1.768      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.376     ; 1.740      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.376     ; 1.740      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[10]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 1.768      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[9]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.376     ; 1.740      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[9]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.376     ; 1.740      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[8]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.376     ; 1.740      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[8]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.376     ; 1.740      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[7]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[7]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[6]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[6]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.360     ; 1.756      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[3]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[3]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[2]                                                                                                                   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[2]                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.367     ; 1.749      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[11]                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 1.768      ;
; -2.083 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[11]                                                                                                                       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 1.768      ;
; -1.799 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.040     ; 1.792      ;
; -1.799 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.040     ; 1.792      ;
; -1.799 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.040     ; 1.792      ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 2.444 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.004      ; 0.925      ;
; 2.444 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.004      ; 0.925      ;
; 2.444 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.004      ; 0.925      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.447 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.920      ;
; 2.448 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.006      ; 0.923      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.539 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.825      ;
; 2.544 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 0.822      ;
; 2.544 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 0.822      ;
; 2.544 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 0.822      ;
; 2.544 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 0.822      ;
; 2.544 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 0.822      ;
; 2.544 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 0.822      ;
; 2.544 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 0.822      ;
; 2.544 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 0.822      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.821      ;
; 2.546 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.818      ;
; 2.546 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.818      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.633 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                                   ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.086 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.010     ; 0.936      ;
; 14.110 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.014      ; 0.936      ;
; 14.110 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.014      ; 0.936      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.112 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.003      ; 0.923      ;
; 14.196 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 0.824      ;
; 14.196 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 0.824      ;
; 14.196 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 0.824      ;
; 14.196 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 0.824      ;
; 14.196 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.012     ; 0.824      ;
; 14.297 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 0.735      ;
; 14.297 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 0.735      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'iCLK_50'                                                                                                                                   ;
+--------+---------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.621 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.335     ; 3.076      ;
; 16.854 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.009      ; 3.187      ;
; 17.599 ; Reset_Delay:u1|oRST_0           ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.638     ; 1.795      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|iexposure_adj_delay[0]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.839      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|iexposure_adj_delay[1]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.839      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|iexposure_adj_delay[2]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.839      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|iexposure_adj_delay[3]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.839      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[0]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[1]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[2]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[3]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[4]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[5]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[6]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[7]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[8]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[9]                  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[10]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[11]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.338     ; 1.837      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[2]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[3]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[4]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[5]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[6]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[7]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[8]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[9]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[10]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[11]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[12]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[13]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[14]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[15]           ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.857 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[1]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.360     ; 1.815      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[12]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[13]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[14]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[15]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[16]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[17]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[18]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[19]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[20]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[21]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[22]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[23]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|combo_cnt[24]                 ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.336     ; 1.838      ;
; 17.858 ; Reset_Delay:u1|oRST_1           ; I2C_CCD_Config:u9|senosr_exposure[0]            ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.356     ; 1.818      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.962 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.071      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 17.974 ; I2C_CCD_Config:u9|combo_cnt[13] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.059      ;
; 18.021 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.012      ;
; 18.021 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.012      ;
; 18.021 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.012      ;
; 18.021 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.012      ;
; 18.021 ; I2C_CCD_Config:u9|combo_cnt[14] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 2.012      ;
+--------+---------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'iCLK_50'                                                                                                                               ;
+-------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.768 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.265      ;
; 0.904 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.401      ;
; 0.977 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.474      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.001 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.154      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.137 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.290      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.210 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.363      ;
; 1.215 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.714      ;
; 1.221 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.718      ;
; 1.277 ; I2C_CCD_Config:u9|combo_cnt[18]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.774      ;
; 1.283 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.782      ;
; 1.294 ; I2C_CCD_Config:u9|combo_cnt[4]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.793      ;
; 1.296 ; I2C_CCD_Config:u9|combo_cnt[20]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.793      ;
; 1.323 ; I2C_CCD_Config:u9|combo_cnt[9]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.822      ;
; 1.337 ; I2C_CCD_Config:u9|combo_cnt[7]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.836      ;
; 1.342 ; I2C_CCD_Config:u9|combo_cnt[23]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.839      ;
; 1.353 ; I2C_CCD_Config:u9|combo_cnt[6]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.852      ;
; 1.353 ; I2C_CCD_Config:u9|combo_cnt[16]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.850      ;
; 1.354 ; I2C_CCD_Config:u9|combo_cnt[22]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.851      ;
; 1.361 ; I2C_CCD_Config:u9|combo_cnt[0]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.860      ;
; 1.400 ; I2C_CCD_Config:u9|combo_cnt[19]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.897      ;
; 1.406 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.905      ;
; 1.409 ; I2C_CCD_Config:u9|combo_cnt[3]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.908      ;
; 1.413 ; I2C_CCD_Config:u9|combo_cnt[17]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 1.910      ;
; 1.419 ; I2C_CCD_Config:u9|combo_cnt[2]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.918      ;
; 1.446 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.347      ; 1.945      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.448 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.003      ; 1.603      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
; 1.454 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.001      ; 1.607      ;
+-------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CCD_PIXCLK'                                                                                                                                                                                                                                   ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Pre_FVAL                                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[0]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[1]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[2]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[3]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[4]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[5]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[6]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[7]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[8]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[10]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[11]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[12]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[13]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[14]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.645 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[9]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.042     ; 1.755      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[0]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[1]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[2]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[3]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[4]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[5]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[6]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[7]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[8]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[9]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[10]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[11]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[12]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[13]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[14]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.646 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.041     ; 1.757      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.003      ; 1.807      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.003      ; 1.807      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.003      ; 1.807      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.818      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.652 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 1.811      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.014      ; 1.819      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.653 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.013      ; 1.818      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[1]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[2]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[3]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[4]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[5]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[6]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[7]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[8]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[9]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[10]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[11]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[12]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[13]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[14]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[15]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.057     ; 1.768      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[16]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 1.775      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[17]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 1.775      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[18]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 1.775      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[19]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 1.775      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[20]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 1.775      ;
; 1.673 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[21]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.050     ; 1.775      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 3.913 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 4.000 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.818      ;
; 4.000 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.818      ;
; 4.002 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 0.822      ;
; 4.002 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 0.822      ;
; 4.002 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 0.822      ;
; 4.002 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 0.822      ;
; 4.002 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 0.822      ;
; 4.002 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 0.822      ;
; 4.002 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 0.822      ;
; 4.002 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 0.822      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.002 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.821      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.007 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.825      ;
; 4.098 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.006      ; 0.923      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.099 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.920      ;
; 4.102 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.004      ; 0.925      ;
; 4.102 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.004      ; 0.925      ;
; 4.102 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.004      ; 0.925      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                                   ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 15.583 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 0.735      ;
; 15.583 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 0.735      ;
; 15.684 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 0.824      ;
; 15.684 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 0.824      ;
; 15.684 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 0.824      ;
; 15.684 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 0.824      ;
; 15.684 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.012     ; 0.824      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.768 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.003      ; 0.923      ;
; 15.770 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.014      ; 0.936      ;
; 15.770 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.014      ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
; 15.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.010     ; 0.936      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk1'                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK|datain                          ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK|datain                          ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|outclk   ;
; 3.889 ; 6.666        ; 2.777          ; Port Rate        ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'oDRAM0_CLK'                                             ;
+-------+--------------+----------------+-----------+------------+------------+------------+
; Slack ; Actual Width ; Required Width ; Type      ; Clock      ; Clock Edge ; Target     ;
+-------+--------------+----------------+-----------+------------+------------+------------+
; 3.889 ; 6.666        ; 2.777          ; Port Rate ; oDRAM0_CLK ; Rise       ; oDRAM0_CLK ;
+-------+--------------+----------------+-----------+------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CCD_PIXCLK'                                                                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                                                  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                  ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[12]    ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50_2'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_2 ; Rise       ; iCLK_50_2                        ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50_3'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; iCLK_50_3|combout                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; iCLK_50_3|combout                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_3 ; Rise       ; iCLK_50_3                        ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CCD_MCLK'                                                  ;
+--------+--------------+----------------+-----------+----------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock    ; Clock Edge ; Target         ;
+--------+--------------+----------------+-----------+----------+------------+----------------+
; 37.223 ; 40.000       ; 2.777          ; Port Rate ; CCD_MCLK ; Rise       ; GPIO_CLKOUT_N1 ;
+--------+--------------+----------------+-----------+----------+------------+----------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; -0.859 ; -0.859 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; -0.923 ; -0.923 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; -0.923 ; -0.923 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; -0.933 ; -0.933 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; -0.928 ; -0.928 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; -0.933 ; -0.933 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; -0.928 ; -0.928 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; -0.871 ; -0.871 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; -0.879 ; -0.879 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; -0.871 ; -0.871 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; -0.879 ; -0.879 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; -0.859 ; -0.859 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; -0.906 ; -0.906 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; -0.916 ; -0.916 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; -0.936 ; -0.936 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; 1.565  ; 1.565  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; 1.565  ; 1.565  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; 1.449  ; 1.449  ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; 4.342  ; 4.342  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; 4.342  ; 4.342  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; 2.702  ; 2.702  ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; 2.702  ; 2.702  ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; 3.631  ; 3.631  ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; 3.631  ; 3.631  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; 0.858  ; 0.858  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; 0.816  ; 0.816  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; 0.826  ; 0.826  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; 0.826  ; 0.826  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; 0.806  ; 0.806  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; 0.798  ; 0.798  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; 0.798  ; 0.798  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; 0.755  ; 0.755  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; 0.795  ; 0.795  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; 0.795  ; 0.795  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; 0.762  ; 0.762  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; 0.779  ; 0.779  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; 0.789  ; 0.789  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; 0.789  ; 0.789  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; 0.783  ; 0.783  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; 0.800  ; 0.800  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; 0.790  ; 0.790  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; 0.800  ; 0.800  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; 0.800  ; 0.800  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; 0.797  ; 0.797  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; 0.826  ; 0.826  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; 0.826  ; 0.826  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; 0.845  ; 0.845  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; 0.838  ; 0.838  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; 0.858  ; 0.858  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; 4.171  ; 4.171  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; 4.171  ; 4.171  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; 1.022  ; 1.022  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; 1.009  ; 1.009  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; 1.009  ; 1.009  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; 1.019  ; 1.019  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; 1.014  ; 1.014  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; 1.019  ; 1.019  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; 1.014  ; 1.014  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; 0.957  ; 0.957  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; 0.965  ; 0.965  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; 0.957  ; 0.957  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; 0.965  ; 0.965  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; 0.945  ; 0.945  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; 0.992  ; 0.992  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; 1.002  ; 1.002  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; 1.022  ; 1.022  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; -1.329 ; -1.329 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; -1.445 ; -1.445 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; -1.329 ; -1.329 ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; -3.143 ; -3.143 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; -3.143 ; -3.143 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; -1.624 ; -1.624 ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; -1.624 ; -1.624 ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; -2.460 ; -2.460 ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; -2.460 ; -2.460 ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; -0.669 ; -0.669 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; -0.730 ; -0.730 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; -0.720 ; -0.720 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; -0.712 ; -0.712 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; -0.712 ; -0.712 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; -0.669 ; -0.669 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; -0.709 ; -0.709 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; -0.709 ; -0.709 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; -0.676 ; -0.676 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; -0.693 ; -0.693 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; -0.703 ; -0.703 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; -0.703 ; -0.703 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; -0.697 ; -0.697 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; -0.704 ; -0.704 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; -0.711 ; -0.711 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; -0.759 ; -0.759 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; -0.752 ; -0.752 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; -0.772 ; -0.772 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; -4.035 ; -4.035 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; -4.035 ; -4.035 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 5.909  ; 5.909  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 5.887  ; 5.887  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 5.583  ; 5.583  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 5.909  ; 5.909  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 5.699  ; 5.699  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 5.902  ; 5.902  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 5.793  ; 5.793  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 5.894  ; 5.894  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 6.670  ; 6.670  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 6.554  ; 6.554  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 6.323  ; 6.323  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 6.448  ; 6.448  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 6.339  ; 6.339  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 6.438  ; 6.438  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 6.670  ; 6.670  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 6.534  ; 6.534  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 7.173  ; 7.173  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 5.306  ; 5.306  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 5.509  ; 5.509  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 5.444  ; 5.444  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 5.335  ; 5.335  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 6.847  ; 6.847  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 7.173  ; 7.173  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 6.899  ; 6.899  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 4.326  ; 4.326  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 4.159  ; 4.159  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 4.187  ; 4.187  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 4.188  ; 4.188  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 4.155  ; 4.155  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 4.326  ; 4.326  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 4.165  ; 4.165  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 4.165  ; 4.165  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 4.178  ; 4.178  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 4.171  ; 4.171  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 4.176  ; 4.176  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 4.109  ; 4.109  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 4.027  ; 4.027  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 4.032  ; 4.032  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 4.178  ; 4.178  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 4.108  ; 4.108  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 4.468  ; 4.468  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 4.267  ; 4.267  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 4.198  ; 4.198  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 4.198  ; 4.198  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 4.319  ; 4.319  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 4.271  ; 4.271  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 4.331  ; 4.331  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 4.468  ; 4.468  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 4.758  ; 4.758  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 4.652  ; 4.652  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 4.498  ; 4.498  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 4.755  ; 4.755  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 4.758  ; 4.758  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 4.674  ; 4.674  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 4.671  ; 4.671  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 4.662  ; 4.662  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 4.517  ; 4.517  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 4.341  ; 4.341  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 4.223  ; 4.223  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 4.231  ; 4.231  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 4.370  ; 4.370  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 4.360  ; 4.360  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 4.517  ; 4.517  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 4.383  ; 4.383  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 4.841  ; 4.841  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 4.592  ; 4.592  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 4.630  ; 4.630  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 4.579  ; 4.579  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 4.410  ; 4.410  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 4.238  ; 4.238  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 4.615  ; 4.615  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 4.270  ; 4.270  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 4.841  ; 4.841  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 4.583  ; 4.583  ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 6.537  ; 6.537  ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 6.537  ; 6.537  ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 5.968  ; 5.968  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 5.968  ; 5.968  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 5.341  ; 5.341  ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 3.668  ; 3.668  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 2.849  ; 2.849  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 2.829  ; 2.829  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 2.828  ; 2.828  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 2.837  ; 2.837  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 2.848  ; 2.848  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 2.810  ; 2.810  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 2.765  ; 2.765  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 2.727  ; 2.727  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 2.706  ; 2.706  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 2.837  ; 2.837  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 2.812  ; 2.812  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 2.849  ; 2.849  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 2.839  ; 2.839  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 2.733  ; 2.733  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 2.824  ; 2.824  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 2.757  ; 2.757  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 2.825  ; 2.825  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 2.844  ; 2.844  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 2.811  ; 2.811  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 2.786  ; 2.786  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 2.750  ; 2.750  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 2.742  ; 2.742  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 2.734  ; 2.734  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 2.743  ; 2.743  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 2.650  ; 2.650  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 2.829  ; 2.829  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 2.725  ; 2.725  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 2.718  ; 2.718  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 2.735  ; 2.735  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 2.750  ; 2.750  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 2.732  ; 2.732  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 2.756  ; 2.756  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 2.823  ; 2.823  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 2.413  ; 2.413  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 2.410  ; 2.410  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 2.239  ; 2.239  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 2.239  ; 2.239  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 2.277  ; 2.277  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 2.388  ; 2.388  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 2.272  ; 2.272  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 2.272  ; 2.272  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 2.249  ; 2.249  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 2.143  ; 2.143  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 2.411  ; 2.411  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 2.116  ; 2.116  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 2.413  ; 2.413  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 2.391  ; 2.391  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 2.391  ; 2.391  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 2.286  ; 2.286  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 2.136  ; 2.136  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 2.187  ; 2.187  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 2.620  ; 2.620  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 2.101  ; 2.101  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 2.450  ; 2.450  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 2.137  ; 2.137  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 2.484  ; 2.484  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 2.484  ; 2.484  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 2.470  ; 2.470  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 2.331  ; 2.331  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 2.312  ; 2.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 2.310  ; 2.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 2.310  ; 2.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 2.317  ; 2.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 2.214  ; 2.214  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 2.457  ; 2.457  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 2.440  ; 2.440  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 2.469  ; 2.469  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 2.329  ; 2.329  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 2.693  ; 2.693  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 2.693  ; 2.693  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 2.319  ; 2.319  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 2.889  ; 2.889  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 2.615  ; 2.615  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 3.050  ; 3.050  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 2.777  ; 2.777  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 2.436  ; 2.436  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 3.052  ; 3.052  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; -0.164 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; -0.164 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; -0.156 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; -0.156 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 3.912  ; 3.912  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 3.779  ; 3.779  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 3.793  ; 3.793  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 3.546  ; 3.546  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 3.511  ; 3.511  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 3.692  ; 3.692  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 3.033  ; 3.033  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 3.358  ; 3.358  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 3.275  ; 3.275  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 3.373  ; 3.373  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 3.601  ; 3.601  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 3.641  ; 3.641  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 3.483  ; 3.483  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 2.966  ; 2.966  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 3.533  ; 3.533  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 3.647  ; 3.647  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 3.912  ; 3.912  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 3.393  ; 3.393  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 3.594  ; 3.594  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 3.594  ; 3.594  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 3.531  ; 3.531  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 3.351  ; 3.351  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 3.195  ; 3.195  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 3.142  ; 3.142  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 3.190  ; 3.190  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 3.025  ; 3.025  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 3.123  ; 3.123  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 3.844  ; 3.844  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 4.314  ; 4.314  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 4.615  ; 4.615  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 4.314  ; 4.314  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 4.640  ; 4.640  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 4.432  ; 4.432  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 4.637  ; 4.637  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 4.525  ; 4.525  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 4.626  ; 4.626  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 5.699  ; 5.699  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 5.927  ; 5.927  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 5.699  ; 5.699  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 5.828  ; 5.828  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 5.706  ; 5.706  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 5.807  ; 5.807  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 6.035  ; 6.035  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 5.905  ; 5.905  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 5.178  ; 5.178  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 5.178  ; 5.178  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 5.382  ; 5.382  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 5.324  ; 5.324  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 5.211  ; 5.211  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 6.717  ; 6.717  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 7.051  ; 7.051  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 6.775  ; 6.775  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 3.943  ; 3.943  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 3.947  ; 3.947  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 3.971  ; 3.971  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 3.970  ; 3.970  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 3.943  ; 3.943  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 4.115  ; 4.115  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 3.952  ; 3.952  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 3.951  ; 3.951  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 3.859  ; 3.859  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 4.004  ; 4.004  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 4.010  ; 4.010  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 3.941  ; 3.941  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 3.859  ; 3.859  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 3.866  ; 3.866  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 4.009  ; 4.009  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 3.939  ; 3.939  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 4.011  ; 4.011  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 4.086  ; 4.086  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 4.013  ; 4.013  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 4.011  ; 4.011  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 4.138  ; 4.138  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 4.082  ; 4.082  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 4.144  ; 4.144  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 4.284  ; 4.284  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 4.304  ; 4.304  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 4.461  ; 4.461  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 4.304  ; 4.304  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 4.565  ; 4.565  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 4.568  ; 4.568  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 4.484  ; 4.484  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 4.481  ; 4.481  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 4.472  ; 4.472  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 3.999  ; 3.999  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 4.125  ; 4.125  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 4.001  ; 4.001  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 3.999  ; 3.999  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 4.152  ; 4.152  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 4.145  ; 4.145  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 4.301  ; 4.301  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 4.164  ; 4.164  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 4.238  ; 4.238  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 4.592  ; 4.592  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 4.630  ; 4.630  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 4.579  ; 4.579  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 4.410  ; 4.410  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 4.238  ; 4.238  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 4.615  ; 4.615  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 4.270  ; 4.270  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 4.841  ; 4.841  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 4.583  ; 4.583  ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 6.537  ; 6.537  ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 6.537  ; 6.537  ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 5.341  ; 5.341  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 5.968  ; 5.968  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 5.341  ; 5.341  ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 3.668  ; 3.668  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 1.240  ; 1.240  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 1.290  ; 1.290  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 1.290  ; 1.290  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 1.302  ; 1.302  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 1.340  ; 1.340  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 1.340  ; 1.340  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 1.343  ; 1.343  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 1.363  ; 1.363  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 1.363  ; 1.363  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 1.356  ; 1.356  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 1.359  ; 1.359  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 1.316  ; 1.316  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 1.316  ; 1.316  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 1.295  ; 1.295  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 1.288  ; 1.288  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 1.281  ; 1.281  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 1.292  ; 1.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 1.292  ; 1.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 1.282  ; 1.282  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 1.273  ; 1.273  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 1.273  ; 1.273  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 1.240  ; 1.240  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 2.116  ; 2.116  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 2.410  ; 2.410  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 2.239  ; 2.239  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 2.239  ; 2.239  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 2.277  ; 2.277  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 2.388  ; 2.388  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 2.272  ; 2.272  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 2.272  ; 2.272  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 2.249  ; 2.249  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 2.143  ; 2.143  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 2.411  ; 2.411  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 2.116  ; 2.116  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 2.413  ; 2.413  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 2.286  ; 2.286  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 2.391  ; 2.391  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 2.286  ; 2.286  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 2.136  ; 2.136  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 2.187  ; 2.187  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 2.620  ; 2.620  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 2.101  ; 2.101  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 2.450  ; 2.450  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 2.137  ; 2.137  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 2.214  ; 2.214  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 2.484  ; 2.484  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 2.470  ; 2.470  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 2.331  ; 2.331  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 2.312  ; 2.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 2.310  ; 2.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 2.310  ; 2.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 2.317  ; 2.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 2.214  ; 2.214  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 2.457  ; 2.457  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 2.440  ; 2.440  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 2.469  ; 2.469  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 2.329  ; 2.329  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 2.319  ; 2.319  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 2.693  ; 2.693  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 2.319  ; 2.319  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 2.889  ; 2.889  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 2.615  ; 2.615  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 3.050  ; 3.050  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 2.777  ; 2.777  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 2.436  ; 2.436  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 3.052  ; 3.052  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; -0.164 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; -0.164 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; -0.156 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; -0.156 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.966  ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 3.779  ; 3.779  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 3.793  ; 3.793  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 3.546  ; 3.546  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 3.511  ; 3.511  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 3.692  ; 3.692  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 3.033  ; 3.033  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 3.358  ; 3.358  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 3.275  ; 3.275  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 3.373  ; 3.373  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 3.601  ; 3.601  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 3.641  ; 3.641  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 3.483  ; 3.483  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 2.966  ; 2.966  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 3.533  ; 3.533  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 3.647  ; 3.647  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 3.912  ; 3.912  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 3.393  ; 3.393  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 3.594  ; 3.594  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 3.594  ; 3.594  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 3.531  ; 3.531  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 3.351  ; 3.351  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 3.195  ; 3.195  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 3.142  ; 3.142  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 3.190  ; 3.190  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 3.025  ; 3.025  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 3.123  ; 3.123  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 3.844  ; 3.844  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; iKEY[0]    ; GPIO_0[29]  ; 4.886 ;    ;    ; 4.886 ;
; iSW[0]     ; oLEDR[0]    ; 6.060 ;    ;    ; 6.060 ;
; iSW[1]     ; oLEDR[1]    ; 5.995 ;    ;    ; 5.995 ;
; iSW[2]     ; oLEDR[2]    ; 5.996 ;    ;    ; 5.996 ;
; iSW[3]     ; oLEDR[3]    ; 6.047 ;    ;    ; 6.047 ;
; iSW[4]     ; oLEDR[4]    ; 5.878 ;    ;    ; 5.878 ;
; iSW[5]     ; oLEDR[5]    ; 5.812 ;    ;    ; 5.812 ;
; iSW[6]     ; oLEDR[6]    ; 5.873 ;    ;    ; 5.873 ;
; iSW[7]     ; oLEDR[7]    ; 5.848 ;    ;    ; 5.848 ;
; iSW[8]     ; oLEDR[8]    ; 5.824 ;    ;    ; 5.824 ;
; iSW[9]     ; oLEDR[9]    ; 5.627 ;    ;    ; 5.627 ;
; iSW[10]    ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]    ; oLEDR[11]   ; 5.500 ;    ;    ; 5.500 ;
; iSW[12]    ; oLEDR[12]   ; 5.419 ;    ;    ; 5.419 ;
; iSW[13]    ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]    ; oLEDR[14]   ; 5.780 ;    ;    ; 5.780 ;
; iSW[15]    ; oLEDR[15]   ; 5.701 ;    ;    ; 5.701 ;
; iSW[16]    ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]    ; oLEDR[17]   ; 6.003 ;    ;    ; 6.003 ;
; iUART_RXD  ; oUART_TXD   ; 5.065 ;    ;    ; 5.065 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; iKEY[0]    ; GPIO_0[29]  ; 4.886 ;    ;    ; 4.886 ;
; iSW[0]     ; oLEDR[0]    ; 6.060 ;    ;    ; 6.060 ;
; iSW[1]     ; oLEDR[1]    ; 5.995 ;    ;    ; 5.995 ;
; iSW[2]     ; oLEDR[2]    ; 5.996 ;    ;    ; 5.996 ;
; iSW[3]     ; oLEDR[3]    ; 6.047 ;    ;    ; 6.047 ;
; iSW[4]     ; oLEDR[4]    ; 5.878 ;    ;    ; 5.878 ;
; iSW[5]     ; oLEDR[5]    ; 5.812 ;    ;    ; 5.812 ;
; iSW[6]     ; oLEDR[6]    ; 5.873 ;    ;    ; 5.873 ;
; iSW[7]     ; oLEDR[7]    ; 5.848 ;    ;    ; 5.848 ;
; iSW[8]     ; oLEDR[8]    ; 5.824 ;    ;    ; 5.824 ;
; iSW[9]     ; oLEDR[9]    ; 5.627 ;    ;    ; 5.627 ;
; iSW[10]    ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]    ; oLEDR[11]   ; 5.500 ;    ;    ; 5.500 ;
; iSW[12]    ; oLEDR[12]   ; 5.419 ;    ;    ; 5.419 ;
; iSW[13]    ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]    ; oLEDR[14]   ; 5.780 ;    ;    ; 5.780 ;
; iSW[15]    ; oLEDR[15]   ; 5.701 ;    ;    ; 5.701 ;
; iSW[16]    ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]    ; oLEDR[17]   ; 6.003 ;    ;    ; 6.003 ;
; iUART_RXD  ; oUART_TXD   ; 5.065 ;    ;    ; 5.065 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+---------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                       ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                            ; -4.573   ; -0.133 ; -3.931   ; 0.768   ; 0.953               ;
;  CCD_MCLK                                   ; N/A      ; N/A    ; N/A      ; N/A     ; 37.223              ;
;  CCD_PIXCLK                                 ; 5.859    ; 0.215  ; -3.931   ; 1.645   ; 5.953               ;
;  N/C                                        ; -4.573   ; 1.240  ; N/A      ; N/A     ; N/A                 ;
;  iCLK_50                                    ; 14.853   ; -0.133 ; 12.692   ; 0.768   ; 9.000               ;
;  iCLK_50_2                                  ; N/A      ; N/A    ; N/A      ; N/A     ; 10.000              ;
;  iCLK_50_3                                  ; N/A      ; N/A    ; N/A      ; N/A     ; 10.000              ;
;  oDRAM0_CLK                                 ; N/A      ; N/A    ; N/A      ; N/A     ; 3.889               ;
;  sdram_pll:u6|altpll:altpll_component|_clk0 ; -0.330   ; 0.215  ; 1.649    ; 3.913   ; 0.953               ;
;  sdram_pll:u6|altpll:altpll_component|_clk1 ; N/A      ; N/A    ; N/A      ; N/A     ; 3.333               ;
;  vga_pll:u5|altpll:altpll_component|_clk0   ; 18.782   ; 0.215  ; 13.270   ; 15.583  ; 12.873              ;
; Design-wide TNS                             ; -148.421 ; -0.133 ; -876.232 ; 0.0     ; 0.0                 ;
;  CCD_MCLK                                   ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  CCD_PIXCLK                                 ; 0.000    ; 0.000  ; -876.232 ; 0.000   ; 0.000               ;
;  N/C                                        ; -141.859 ; 0.000  ; N/A      ; N/A     ; N/A                 ;
;  iCLK_50                                    ; 0.000    ; -0.133 ; 0.000    ; 0.000   ; 0.000               ;
;  iCLK_50_2                                  ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  iCLK_50_3                                  ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  oDRAM0_CLK                                 ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  sdram_pll:u6|altpll:altpll_component|_clk0 ; -6.562   ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  sdram_pll:u6|altpll:altpll_component|_clk1 ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  vga_pll:u5|altpll:altpll_component|_clk0   ; 0.000    ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
+---------------------------------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; -0.859 ; -0.859 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; -0.923 ; -0.923 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; -0.923 ; -0.923 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; -0.933 ; -0.933 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; -0.928 ; -0.928 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; -0.933 ; -0.933 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; -0.928 ; -0.928 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; -0.871 ; -0.871 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; -0.879 ; -0.879 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; -0.871 ; -0.871 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; -0.879 ; -0.879 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; -0.859 ; -0.859 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; -0.906 ; -0.906 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; -0.916 ; -0.916 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; -0.936 ; -0.936 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; 2.905  ; 2.905  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; 2.905  ; 2.905  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; 2.640  ; 2.640  ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; 8.535  ; 8.535  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; 8.535  ; 8.535  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; 5.182  ; 5.182  ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; 5.182  ; 5.182  ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; 7.110  ; 7.110  ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; 7.110  ; 7.110  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; 1.330  ; 1.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; 1.286  ; 1.286  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; 1.276  ; 1.276  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; 1.267  ; 1.267  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; 1.267  ; 1.267  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; 1.222  ; 1.222  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; 1.262  ; 1.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; 1.262  ; 1.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; 1.229  ; 1.229  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; 1.246  ; 1.246  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; 1.256  ; 1.256  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; 1.256  ; 1.256  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; 1.254  ; 1.254  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; 1.268  ; 1.268  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; 1.317  ; 1.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; 1.310  ; 1.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; 1.330  ; 1.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; 7.341  ; 7.341  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; 7.341  ; 7.341  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; 1.610  ; 1.610  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; 1.599  ; 1.599  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; 1.599  ; 1.599  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; 1.609  ; 1.609  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; 1.602  ; 1.602  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; 1.609  ; 1.609  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; 1.602  ; 1.602  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; 1.544  ; 1.544  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; 1.553  ; 1.553  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; 1.544  ; 1.544  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; 1.553  ; 1.553  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; 1.533  ; 1.533  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; 1.578  ; 1.578  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; 1.590  ; 1.590  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; 1.610  ; 1.610  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; -1.329 ; -1.329 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; -1.445 ; -1.445 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; -1.329 ; -1.329 ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; -3.143 ; -3.143 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; -3.143 ; -3.143 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; -1.624 ; -1.624 ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; -1.624 ; -1.624 ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; -2.460 ; -2.460 ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; -2.460 ; -2.460 ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; -0.669 ; -0.669 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; -0.730 ; -0.730 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; -0.720 ; -0.720 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; -0.712 ; -0.712 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; -0.712 ; -0.712 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; -0.669 ; -0.669 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; -0.709 ; -0.709 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; -0.709 ; -0.709 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; -0.676 ; -0.676 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; -0.693 ; -0.693 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; -0.703 ; -0.703 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; -0.703 ; -0.703 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; -0.697 ; -0.697 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; -0.704 ; -0.704 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; -0.711 ; -0.711 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; -0.759 ; -0.759 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; -0.752 ; -0.752 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; -0.772 ; -0.772 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; -4.035 ; -4.035 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; -4.035 ; -4.035 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 11.092 ; 11.092 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 11.055 ; 11.055 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 10.390 ; 10.390 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 11.092 ; 11.092 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 10.640 ; 10.640 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 11.049 ; 11.049 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 10.852 ; 10.852 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 11.078 ; 11.078 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 12.630 ; 12.630 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 12.388 ; 12.388 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 11.902 ; 11.902 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 12.148 ; 12.148 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 11.916 ; 11.916 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 12.145 ; 12.145 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 12.630 ; 12.630 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 12.370 ; 12.370 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 13.957 ; 13.957 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 9.802  ; 9.802  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 10.257 ; 10.257 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 10.051 ; 10.051 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 9.837  ; 9.837  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 13.098 ; 13.098 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 13.957 ; 13.957 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 13.128 ; 13.128 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 7.933  ; 7.933  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 7.596  ; 7.596  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 7.651  ; 7.651  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 7.646  ; 7.646  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 7.625  ; 7.625  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 7.933  ; 7.933  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 7.603  ; 7.603  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 7.637  ; 7.637  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 7.623  ; 7.623  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 7.617  ; 7.617  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 7.620  ; 7.620  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 7.487  ; 7.487  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 7.320  ; 7.320  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 7.318  ; 7.318  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 7.623  ; 7.623  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 7.492  ; 7.492  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 8.257  ; 8.257  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 7.820  ; 7.820  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 7.659  ; 7.659  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 7.626  ; 7.626  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 7.945  ; 7.945  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 7.819  ; 7.819  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 7.920  ; 7.920  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 8.257  ; 8.257  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 8.870  ; 8.870  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 8.592  ; 8.592  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 8.298  ; 8.298  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 8.866  ; 8.866  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 8.870  ; 8.870  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 8.645  ; 8.645  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 8.640  ; 8.640  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 8.623  ; 8.623  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 8.315  ; 8.315  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 7.996  ; 7.996  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 7.710  ; 7.710  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 7.710  ; 7.710  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 8.021  ; 8.021  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 8.014  ; 8.014  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 8.315  ; 8.315  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 8.036  ; 8.036  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 8.904  ; 8.904  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 8.408  ; 8.408  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 8.589  ; 8.589  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 8.526  ; 8.526  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 7.976  ; 7.976  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 7.650  ; 7.650  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 8.578  ; 8.578  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 7.691  ; 7.691  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 8.904  ; 8.904  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 8.344  ; 8.344  ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 12.837 ; 12.837 ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 12.837 ; 12.837 ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 11.396 ; 11.396 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 11.396 ; 11.396 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 10.403 ; 10.403 ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 6.818  ; 6.818  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 5.573  ; 5.573  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 5.554  ; 5.554  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 5.555  ; 5.555  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 5.562  ; 5.562  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 5.573  ; 5.573  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 5.482  ; 5.482  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 5.390  ; 5.390  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 5.260  ; 5.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 5.276  ; 5.276  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 5.515  ; 5.515  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 5.452  ; 5.452  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 5.557  ; 5.557  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 5.516  ; 5.516  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 5.307  ; 5.307  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 5.492  ; 5.492  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 5.312  ; 5.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 5.487  ; 5.487  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 5.552  ; 5.552  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 5.542  ; 5.542  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 5.449  ; 5.449  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 5.414  ; 5.414  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 5.411  ; 5.411  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 5.381  ; 5.381  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 5.399  ; 5.399  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 5.149  ; 5.149  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 5.473  ; 5.473  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 5.374  ; 5.374  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 5.365  ; 5.365  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 5.355  ; 5.355  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 5.401  ; 5.401  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 5.380  ; 5.380  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 5.407  ; 5.407  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 5.517  ; 5.517  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 4.660  ; 4.660  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 4.644  ; 4.644  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 4.322  ; 4.322  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 4.314  ; 4.314  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 4.380  ; 4.380  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 4.625  ; 4.625  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 4.351  ; 4.351  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 4.357  ; 4.357  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 4.330  ; 4.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 4.060  ; 4.060  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 4.660  ; 4.660  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 4.072  ; 4.072  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 4.653  ; 4.653  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 4.641  ; 4.641  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 4.641  ; 4.641  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 4.388  ; 4.388  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 4.095  ; 4.095  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 4.220  ; 4.220  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 5.124  ; 5.124  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 4.017  ; 4.017  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 4.779  ; 4.779  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 4.096  ; 4.096  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 4.852  ; 4.852  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 4.852  ; 4.852  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 4.837  ; 4.837  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 4.537  ; 4.537  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 4.508  ; 4.508  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 4.503  ; 4.503  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 4.510  ; 4.510  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 4.520  ; 4.520  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 4.263  ; 4.263  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 4.816  ; 4.816  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 4.794  ; 4.794  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 4.824  ; 4.824  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 4.521  ; 4.521  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 5.315  ; 5.315  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 5.315  ; 5.315  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 4.521  ; 4.521  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 5.652  ; 5.652  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 5.043  ; 5.043  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 5.950  ; 5.950  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 5.385  ; 5.385  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 4.765  ; 4.765  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 5.969  ; 5.969  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; 1.169  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; 1.169  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; 1.176  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; 1.176  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 7.843  ; 7.843  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 7.543  ; 7.543  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 7.564  ; 7.564  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 6.967  ; 6.967  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 6.863  ; 6.863  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 2.630  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 7.339  ; 7.339  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 5.732  ; 5.732  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 6.513  ; 6.513  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 6.351  ; 6.351  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 6.576  ; 6.576  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 6.829  ; 6.829  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 7.268  ; 7.268  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 6.802  ; 6.802  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 5.644  ; 5.644  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 6.937  ; 6.937  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 7.125  ; 7.125  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 7.843  ; 7.843  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 6.644  ; 6.644  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 7.167  ; 7.167  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 7.090  ; 7.090  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 6.991  ; 6.991  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 6.566  ; 6.566  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 6.252  ; 6.252  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 6.134  ; 6.134  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 6.247  ; 6.247  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 5.902  ; 5.902  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 5.857  ; 5.857  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 7.533  ; 7.533  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 4.314  ; 4.314  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 4.615  ; 4.615  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 4.314  ; 4.314  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 4.640  ; 4.640  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 4.432  ; 4.432  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 4.637  ; 4.637  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 4.525  ; 4.525  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 4.626  ; 4.626  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 5.699  ; 5.699  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 5.927  ; 5.927  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 5.699  ; 5.699  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 5.828  ; 5.828  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 5.706  ; 5.706  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 5.807  ; 5.807  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 6.035  ; 6.035  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 5.905  ; 5.905  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 5.178  ; 5.178  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 5.178  ; 5.178  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 5.382  ; 5.382  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 5.324  ; 5.324  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 5.211  ; 5.211  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 6.717  ; 6.717  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 7.051  ; 7.051  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 6.775  ; 6.775  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 3.943  ; 3.943  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 3.947  ; 3.947  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 3.971  ; 3.971  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 3.970  ; 3.970  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 3.943  ; 3.943  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 4.115  ; 4.115  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 3.952  ; 3.952  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 3.951  ; 3.951  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 3.859  ; 3.859  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 4.004  ; 4.004  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 4.010  ; 4.010  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 3.941  ; 3.941  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 3.859  ; 3.859  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 3.866  ; 3.866  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 4.009  ; 4.009  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 3.939  ; 3.939  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 4.011  ; 4.011  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 4.086  ; 4.086  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 4.013  ; 4.013  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 4.011  ; 4.011  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 4.138  ; 4.138  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 4.082  ; 4.082  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 4.144  ; 4.144  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 4.284  ; 4.284  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 4.304  ; 4.304  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 4.461  ; 4.461  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 4.304  ; 4.304  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 4.565  ; 4.565  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 4.568  ; 4.568  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 4.484  ; 4.484  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 4.481  ; 4.481  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 4.472  ; 4.472  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 3.999  ; 3.999  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 4.125  ; 4.125  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 4.001  ; 4.001  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 3.999  ; 3.999  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 4.152  ; 4.152  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 4.145  ; 4.145  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 4.301  ; 4.301  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 4.164  ; 4.164  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 4.238  ; 4.238  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 4.592  ; 4.592  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 4.630  ; 4.630  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 4.579  ; 4.579  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 4.410  ; 4.410  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 4.238  ; 4.238  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 4.615  ; 4.615  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 4.270  ; 4.270  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 4.841  ; 4.841  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 4.583  ; 4.583  ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 6.537  ; 6.537  ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 6.537  ; 6.537  ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 5.341  ; 5.341  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 5.968  ; 5.968  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 5.341  ; 5.341  ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 3.668  ; 3.668  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 1.240  ; 1.240  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 1.290  ; 1.290  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 1.290  ; 1.290  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 1.302  ; 1.302  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 1.340  ; 1.340  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 1.340  ; 1.340  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 1.343  ; 1.343  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 1.363  ; 1.363  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 1.363  ; 1.363  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 1.356  ; 1.356  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 1.359  ; 1.359  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 1.316  ; 1.316  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 1.316  ; 1.316  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 1.295  ; 1.295  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 1.288  ; 1.288  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 1.281  ; 1.281  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 1.292  ; 1.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 1.292  ; 1.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 1.282  ; 1.282  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 1.273  ; 1.273  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 1.273  ; 1.273  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 1.240  ; 1.240  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 2.116  ; 2.116  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 2.410  ; 2.410  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 2.239  ; 2.239  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 2.239  ; 2.239  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 2.277  ; 2.277  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 2.388  ; 2.388  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 2.272  ; 2.272  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 2.272  ; 2.272  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 2.249  ; 2.249  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 2.143  ; 2.143  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 2.411  ; 2.411  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 2.116  ; 2.116  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 2.413  ; 2.413  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 2.286  ; 2.286  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 2.391  ; 2.391  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 2.286  ; 2.286  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 2.136  ; 2.136  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 2.187  ; 2.187  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 2.620  ; 2.620  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 2.101  ; 2.101  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 2.450  ; 2.450  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 2.137  ; 2.137  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 2.214  ; 2.214  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 2.484  ; 2.484  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 2.470  ; 2.470  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 2.331  ; 2.331  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 2.312  ; 2.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 2.310  ; 2.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 2.310  ; 2.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 2.317  ; 2.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 2.214  ; 2.214  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 2.457  ; 2.457  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 2.440  ; 2.440  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 2.469  ; 2.469  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 2.329  ; 2.329  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 2.319  ; 2.319  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 2.693  ; 2.693  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 2.319  ; 2.319  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 2.889  ; 2.889  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 2.615  ; 2.615  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 3.050  ; 3.050  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 2.777  ; 2.777  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 2.436  ; 2.436  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 3.052  ; 3.052  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; -0.164 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; -0.164 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; -0.156 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; -0.156 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.966  ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 3.779  ; 3.779  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 3.793  ; 3.793  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 3.546  ; 3.546  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 3.511  ; 3.511  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 3.692  ; 3.692  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 3.033  ; 3.033  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 3.358  ; 3.358  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 3.275  ; 3.275  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 3.373  ; 3.373  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 3.601  ; 3.601  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 3.641  ; 3.641  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 3.483  ; 3.483  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 2.966  ; 2.966  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 3.533  ; 3.533  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 3.647  ; 3.647  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 3.912  ; 3.912  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 3.393  ; 3.393  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 3.594  ; 3.594  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 3.594  ; 3.594  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 3.531  ; 3.531  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 3.351  ; 3.351  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 3.195  ; 3.195  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 3.142  ; 3.142  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 3.190  ; 3.190  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 3.025  ; 3.025  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 3.123  ; 3.123  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 3.844  ; 3.844  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; iKEY[0]    ; GPIO_0[29]  ; 8.567  ;    ;    ; 8.567  ;
; iSW[0]     ; oLEDR[0]    ; 10.696 ;    ;    ; 10.696 ;
; iSW[1]     ; oLEDR[1]    ; 10.516 ;    ;    ; 10.516 ;
; iSW[2]     ; oLEDR[2]    ; 10.515 ;    ;    ; 10.515 ;
; iSW[3]     ; oLEDR[3]    ; 10.585 ;    ;    ; 10.585 ;
; iSW[4]     ; oLEDR[4]    ; 10.244 ;    ;    ; 10.244 ;
; iSW[5]     ; oLEDR[5]    ; 10.152 ;    ;    ; 10.152 ;
; iSW[6]     ; oLEDR[6]    ; 10.327 ;    ;    ; 10.327 ;
; iSW[7]     ; oLEDR[7]    ; 10.193 ;    ;    ; 10.193 ;
; iSW[8]     ; oLEDR[8]    ; 10.166 ;    ;    ; 10.166 ;
; iSW[9]     ; oLEDR[9]    ; 9.882  ;    ;    ; 9.882  ;
; iSW[10]    ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]    ; oLEDR[11]   ; 9.614  ;    ;    ; 9.614  ;
; iSW[12]    ; oLEDR[12]   ; 9.483  ;    ;    ; 9.483  ;
; iSW[13]    ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]    ; oLEDR[14]   ; 10.095 ;    ;    ; 10.095 ;
; iSW[15]    ; oLEDR[15]   ; 9.963  ;    ;    ; 9.963  ;
; iSW[16]    ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]    ; oLEDR[17]   ; 10.515 ;    ;    ; 10.515 ;
; iUART_RXD  ; oUART_TXD   ; 8.893  ;    ;    ; 8.893  ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; iKEY[0]    ; GPIO_0[29]  ; 4.886 ;    ;    ; 4.886 ;
; iSW[0]     ; oLEDR[0]    ; 6.060 ;    ;    ; 6.060 ;
; iSW[1]     ; oLEDR[1]    ; 5.995 ;    ;    ; 5.995 ;
; iSW[2]     ; oLEDR[2]    ; 5.996 ;    ;    ; 5.996 ;
; iSW[3]     ; oLEDR[3]    ; 6.047 ;    ;    ; 6.047 ;
; iSW[4]     ; oLEDR[4]    ; 5.878 ;    ;    ; 5.878 ;
; iSW[5]     ; oLEDR[5]    ; 5.812 ;    ;    ; 5.812 ;
; iSW[6]     ; oLEDR[6]    ; 5.873 ;    ;    ; 5.873 ;
; iSW[7]     ; oLEDR[7]    ; 5.848 ;    ;    ; 5.848 ;
; iSW[8]     ; oLEDR[8]    ; 5.824 ;    ;    ; 5.824 ;
; iSW[9]     ; oLEDR[9]    ; 5.627 ;    ;    ; 5.627 ;
; iSW[10]    ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]    ; oLEDR[11]   ; 5.500 ;    ;    ; 5.500 ;
; iSW[12]    ; oLEDR[12]   ; 5.419 ;    ;    ; 5.419 ;
; iSW[13]    ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]    ; oLEDR[14]   ; 5.780 ;    ;    ; 5.780 ;
; iSW[15]    ; oLEDR[15]   ; 5.701 ;    ;    ; 5.701 ;
; iSW[16]    ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]    ; oLEDR[17]   ; 6.003 ;    ;    ; 6.003 ;
; iUART_RXD  ; oUART_TXD   ; 5.065 ;    ;    ; 5.065 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
; CCD_PIXCLK                                 ; CCD_PIXCLK                                 ; 9421       ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; CCD_PIXCLK                                 ; 20         ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; iCLK_50                                    ; 3072       ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C                                        ; 128        ; 0        ; 0        ; 0        ;
; CCD_PIXCLK                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 20         ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 13843      ; 0        ; 0        ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0   ; false path ; 0        ; 0        ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; vga_pll:u5|altpll:altpll_component|_clk0   ; 8342       ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
; CCD_PIXCLK                                 ; CCD_PIXCLK                                 ; 9421       ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; CCD_PIXCLK                                 ; 20         ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; iCLK_50                                    ; 3072       ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C                                        ; 128        ; 0        ; 0        ; 0        ;
; CCD_PIXCLK                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 20         ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 13843      ; 0        ; 0        ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0   ; false path ; 0        ; 0        ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; vga_pll:u5|altpll:altpll_component|_clk0   ; 8342       ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
; iCLK_50                                    ; CCD_PIXCLK                                 ; 265        ; 0        ; 0          ; 0        ;
; iCLK_50                                    ; iCLK_50                                    ; 538        ; 0        ; 0          ; 0        ;
; iCLK_50                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; false path ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0          ; 60       ; 0          ; 0        ;
; iCLK_50                                    ; vga_pll:u5|altpll:altpll_component|_clk0   ; false path ; 0        ; false path ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; vga_pll:u5|altpll:altpll_component|_clk0   ; 0          ; 30       ; 0          ; 0        ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                       ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
; iCLK_50                                    ; CCD_PIXCLK                                 ; 265        ; 0        ; 0          ; 0        ;
; iCLK_50                                    ; iCLK_50                                    ; 538        ; 0        ; 0          ; 0        ;
; iCLK_50                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; false path ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0          ; 60       ; 0          ; 0        ;
; iCLK_50                                    ; vga_pll:u5|altpll:altpll_component|_clk0   ; false path ; 0        ; false path ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; vga_pll:u5|altpll:altpll_component|_clk0   ; 0          ; 30       ; 0          ; 0        ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 3     ; 3    ;
; Unconstrained Input Ports       ; 24    ; 62   ;
; Unconstrained Input Port Paths  ; 142   ; 180  ;
; Unconstrained Output Ports      ; 162   ; 162  ;
; Unconstrained Output Port Paths ; 343   ; 343  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 18 14:12:17 2016
Info: Command: quartus_sta DE2_70 -c DE2_70
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m2o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Info (332104): Reading SDC File: 'DE2_70.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {sdram_pll:u6|altpll:altpll_component|_clk0} {u6|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -multiply_by 3 -phase -90.00 -duty_cycle 50.00 -name {sdram_pll:u6|altpll:altpll_component|_clk1} {u6|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -multiply_by 3 -phase -90.00 -duty_cycle 50.00 -name {sdram_pll:u6|altpll:altpll_component|_clk2} {u6|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {u5|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {vga_pll:u5|altpll:altpll_component|_clk0} {u5|altpll_component|pll|clk[0]}
Warning (332174): Ignored filter at DE2_70.sdc(100): CCD_Capture:u2|mCCD_DATA could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(100): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {CCD_Capture:u2|mCCD_DATA}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(101): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {CCD_Capture:u2|mCCD_DATA}]
Warning (332174): Ignored filter at DE2_70.sdc(103): CCD_Capture:u3|Pre_FVAL could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(103): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {CCD_Capture:u3|Pre_FVAL}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(104): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {CCD_Capture:u3|Pre_FVAL}]
Warning (332174): Ignored filter at DE2_70.sdc(106): CCD_Capture:u3|mCCD_LVAL could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(106): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {CCD_Capture:u3|mCCD_LVAL}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(107): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {CCD_Capture:u3|mCCD_LVAL}]
Warning (332174): Ignored filter at DE2_70.sdc(112): Sdram_Control_4Port:u6|mDATAOUT could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(112): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {Sdram_Control_4Port:u6|mDATAOUT}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(113): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {Sdram_Control_4Port:u6|mDATAOUT}]
Warning (332174): Ignored filter at DE2_70.sdc(115): Sdram_Control_4Port:u11|mDATAOUT could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(115): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {Sdram_Control_4Port:u11|mDATAOUT}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(116): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {Sdram_Control_4Port:u11|mDATAOUT}]
Warning (332174): Ignored filter at DE2_70.sdc(126): GPIO_CLKOUT_N1 could not be matched with a clock
Warning (332174): Ignored filter at DE2_70.sdc(126): GPIO_CLKIN_N1 could not be matched with a clock
Warning (332060): Node: Reset_Delay:u1|oRST_1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u9|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.573
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.573      -141.859 N/C 
    Info (332119):    -0.330        -6.562 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     6.369         0.000 CCD_PIXCLK 
    Info (332119):    14.853         0.000 iCLK_50 
    Info (332119):    18.782         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case hold slack is -0.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.133        -0.133 iCLK_50 
    Info (332119):     0.391         0.000 CCD_PIXCLK 
    Info (332119):     0.391         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     0.391         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):     2.476         0.000 N/C 
Info (332146): Worst-case recovery slack is -3.931
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.931      -876.232 CCD_PIXCLK 
    Info (332119):     1.649         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    12.692         0.000 iCLK_50 
    Info (332119):    13.270         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case removal slack is 1.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.190         0.000 iCLK_50 
    Info (332119):     2.694         0.000 CCD_PIXCLK 
    Info (332119):     4.361         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    16.035         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case minimum pulse width slack is 0.953
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.953         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     3.333         0.000 sdram_pll:u6|altpll:altpll_component|_clk1 
    Info (332119):     3.889         0.000 oDRAM0_CLK 
    Info (332119):     5.953         0.000 CCD_PIXCLK 
    Info (332119):     9.000         0.000 iCLK_50 
    Info (332119):    10.000         0.000 iCLK_50_2 
    Info (332119):    10.000         0.000 iCLK_50_3 
    Info (332119):    12.873         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):    37.223         0.000 CCD_MCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -4.573
    Info (332115): -to_clock [get_clocks {N/C}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -4.573 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]
    Info (332115): To Node      : DRAM_DQ[3]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : N/C
    Info (332115): Max Delay Exception      : 1.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.271      0.271  R        clock network delay
    Info (332115):      0.480      0.209     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]
    Info (332115):      0.568      0.088 RR  CELL  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a0|portadataout[3]
    Info (332115):      2.178      1.610 RR    IC  u7|mDATAIN[3]~3|datac
    Info (332115):      2.449      0.271 RR  CELL  u7|mDATAIN[3]~3|combout
    Info (332115):      2.911      0.462 RR    IC  DRAM_DQ[3]|datain
    Info (332115):      5.573      2.662 RR  CELL  DRAM_DQ[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      1.000      0.000  R        clock network delay
    Info (332115):      1.000      0.000  R  oExt  DRAM_DQ[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.573
    Info (332115): Data Required Time :     1.000
    Info (332115): Slack              :    -4.573 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.330
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -0.330 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : DRAM_DQ[30]
    Info (332115): To Node      : Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): Launch Clock : n/a
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Max Delay Exception      : 1.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  iExt  DRAM_DQ[30]
    Info (332115):      1.229      1.229 RR  CELL  Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      0.975     -0.025  R        clock network delay
    Info (332115):      0.899     -0.076     uTsu  Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.229
    Info (332115): Data Required Time :     0.899
    Info (332115): Slack              :    -0.330 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.369
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.369 
    Info (332115): ===================================================================
    Info (332115): From Node    : GPIO_1[10]
    Info (332115): To Node      : rCCD_DATA[1]
    Info (332115): Launch Clock : n/a
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): Max Delay Exception      : 5.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  iExt  GPIO_1[10]
    Info (332115):      1.229      1.229 RR  CELL  rCCD_DATA[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      5.000      5.000           latch edge time
    Info (332115):      7.674      2.674  R        clock network delay
    Info (332115):      7.598     -0.076     uTsu  rCCD_DATA[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.229
    Info (332115): Data Required Time :     7.598
    Info (332115): Slack              :     6.369 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 14.853
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 14.853 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_CCD_Config:u9|combo_cnt[15]
    Info (332115): To Node      : I2C_CCD_Config:u9|senosr_exposure[2]
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.852      2.852  R        clock network delay
    Info (332115):      3.102      0.250     uTco  I2C_CCD_Config:u9|combo_cnt[15]
    Info (332115):      3.102      0.000 RR  CELL  u9|combo_cnt[15]|regout
    Info (332115):      3.446      0.344 RR    IC  u9|Equal4~3|dataa
    Info (332115):      3.856      0.410 RR  CELL  u9|Equal4~3|combout
    Info (332115):      4.581      0.725 RR    IC  u9|Equal4~4|dataa
    Info (332115):      4.991      0.410 RR  CELL  u9|Equal4~4|combout
    Info (332115):      5.740      0.749 RR    IC  u9|always1~2|datac
    Info (332115):      6.015      0.275 RR  CELL  u9|always1~2|combout
    Info (332115):      7.350      1.335 RR    IC  u9|senosr_exposure[2]|ena
    Info (332115):      8.010      0.660 RR  CELL  I2C_CCD_Config:u9|senosr_exposure[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.827      2.827  R        clock network delay
    Info (332115):     22.863      0.036     uTsu  I2C_CCD_Config:u9|senosr_exposure[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.010
    Info (332115): Data Required Time :    22.863
    Info (332115): Slack              :    14.853 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.782
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.782 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.146      0.146  R        clock network delay
    Info (332115):      0.396      0.250     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]
    Info (332115):      0.396      0.000 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe18|dffe20a[6]|regout
    Info (332115):      0.898      0.502 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp|aneb_result_wire[0]~2|dataa
    Info (332115):      1.336      0.438 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp|aneb_result_wire[0]~2|combout
    Info (332115):      2.250      0.914 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp|aneb_result_wire[0]~5|datab
    Info (332115):      2.670      0.420 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp|aneb_result_wire[0]~5|combout
    Info (332115):      5.725      3.055 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~0|datab
    Info (332115):      6.118      0.393 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~0|combout
    Info (332115):      6.560      0.442 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~1|dataa
    Info (332115):      6.998      0.438 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~1|combout
    Info (332115):      9.657      2.659 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~2|datac
    Info (332115):      9.932      0.275 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~2|combout
    Info (332115):     10.228      0.296 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~3|datab
    Info (332115):     10.643      0.415 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~3|combout
    Info (332115):     10.897      0.254 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]~4|datab
    Info (332115):     11.317      0.420 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]~4|combout
    Info (332115):     11.317      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]|datain
    Info (332115):     11.401      0.084 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     30.000     30.000           latch edge time
    Info (332115):     30.147      0.147  R        clock network delay
    Info (332115):     30.183      0.036     uTsu  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.401
    Info (332115): Data Required Time :    30.183
    Info (332115): Slack              :    18.782 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -0.133
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is -0.133 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_CCD_Config:u9|mI2C_CLK_DIV[11]
    Info (332115): To Node      : I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.853      2.853  R        clock network delay
    Info (332115):      3.103      0.250     uTco  I2C_CCD_Config:u9|mI2C_CLK_DIV[11]
    Info (332115):      3.103      0.000 RR  CELL  u9|mI2C_CLK_DIV[11]|regout
    Info (332115):      3.826      0.723 RR    IC  u9|mI2C_CTRL_CLK~0|datad
    Info (332115):      3.976      0.150 RR  CELL  u9|mI2C_CTRL_CLK~0|combout
    Info (332115):      3.976      0.000 RR    IC  u9|mI2C_CTRL_CLK|datain
    Info (332115):      4.060      0.084 RR  CELL  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.927      3.927  R        clock network delay
    Info (332115):      4.193      0.266      uTh  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.060
    Info (332115): Data Required Time :     4.193
    Info (332115): Slack              :    -0.133 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.391
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.391 
    Info (332115): ===================================================================
    Info (332115): From Node    : CCD_Capture:u2|mSTART
    Info (332115): To Node      : CCD_Capture:u2|mSTART
    Info (332115): Launch Clock : CCD_PIXCLK
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.884      2.884  R        clock network delay
    Info (332115):      3.134      0.250     uTco  CCD_Capture:u2|mSTART
    Info (332115):      3.134      0.000 RR  CELL  u2|mSTART|regout
    Info (332115):      3.134      0.000 RR    IC  u2|mSTART~0|datac
    Info (332115):      3.457      0.323 RR  CELL  u2|mSTART~0|combout
    Info (332115):      3.457      0.000 RR    IC  u2|mSTART|datain
    Info (332115):      3.541      0.084 RR  CELL  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.884      2.884  R        clock network delay
    Info (332115):      3.150      0.266      uTh  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.541
    Info (332115): Data Required Time :     3.150
    Info (332115): Slack              :     0.391 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.391
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.391 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.458      0.250     uTco  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115):      0.458      0.000 RR  CELL  u7|control1|init_timer[0]|regout
    Info (332115):      0.458      0.000 RR    IC  u7|control1|init_timer[0]~43|datac
    Info (332115):      0.781      0.323 RR  CELL  u7|control1|init_timer[0]~43|combout
    Info (332115):      0.781      0.000 RR    IC  u7|control1|init_timer[0]|datain
    Info (332115):      0.865      0.084 RR  CELL  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.474      0.266      uTh  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.865
    Info (332115): Data Required Time :     0.474
    Info (332115): Slack              :     0.391 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.391
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.391 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.146      0.146  R        clock network delay
    Info (332115):      0.396      0.250     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115):      0.396      0.000 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[3]|regout
    Info (332115):      0.396      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[3]~2|datac
    Info (332115):      0.719      0.323 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[3]~2|combout
    Info (332115):      0.719      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[3]|datain
    Info (332115):      0.803      0.084 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.146      0.146  R        clock network delay
    Info (332115):      0.412      0.266      uTh  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.803
    Info (332115): Data Required Time :     0.412
    Info (332115): Slack              :     0.391 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.476
    Info (332115): -to_clock [get_clocks {N/C}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.476 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13
    Info (332115): To Node      : DRAM_DQ[29]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : N/C
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.005     -0.005  R        clock network delay
    Info (332115):      0.147      0.152     uTco  Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13
    Info (332115):      2.476      2.329 RR  CELL  DRAM_DQ[29]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  DRAM_DQ[29]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.476
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     2.476 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (1 violated).  Worst case slack is -3.931
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is -3.931 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : RAW2RGB:u3|oDval
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.000  166720.000           launch edge time
    Info (332115): 166723.864      3.864  R        clock network delay
    Info (332115): 166724.114      0.250     uTco  Reset_Delay:u1|oRST_1
    Info (332115): 166724.114      0.000 RR  CELL  u1|oRST_1|regout
    Info (332115): 166724.863      0.749 RR    IC  u1|oRST_1~clkctrl|inclk[0]
    Info (332115): 166724.863      0.000 RR  CELL  u1|oRST_1~clkctrl|outclk
    Info (332115): 166726.041      1.178 RR    IC  u3|oDval|aclr
    Info (332115): 166726.797      0.756 RR  CELL  RAW2RGB:u3|oDval
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.001  166720.001           latch edge time
    Info (332115): 166722.830      2.829  R        clock network delay
    Info (332115): 166722.866      0.036     uTsu  RAW2RGB:u3|oDval
    Info (332115): 
    Info (332115): Data Arrival Time  : 166726.797
    Info (332115): Data Required Time : 166722.866
    Info (332115): Slack              :    -3.931 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.649
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.649 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.333      3.333           launch edge time
    Info (332115):      3.519      0.186  F        clock network delay
    Info (332115):      3.769      0.250     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):      3.769      0.000 RR  CELL  u8|write_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):      4.486      0.717 RR    IC  u8|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[6]|aclr
    Info (332115):      5.242      0.756 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.666      6.666           latch edge time
    Info (332115):      6.855      0.189  R        clock network delay
    Info (332115):      6.891      0.036     uTsu  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.242
    Info (332115): Data Required Time :     6.891
    Info (332115): Slack              :     1.649 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.692
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.692 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : I2C_CCD_Config:u9|mI2C_CLK_DIV[0]
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.864      3.864  R        clock network delay
    Info (332115):      4.114      0.250     uTco  Reset_Delay:u1|oRST_1
    Info (332115):      4.114      0.000 FF  CELL  u1|oRST_1|regout
    Info (332115):      8.342      4.228 FF    IC  u9|i2c_reset~0|datac
    Info (332115):      8.617      0.275 FR  CELL  u9|i2c_reset~0|combout
    Info (332115):      8.872      0.255 RR    IC  u9|i2c_reset|datad
    Info (332115):      9.021      0.149 RR  CELL  u9|i2c_reset|combout
    Info (332115):      9.441      0.420 RR    IC  u9|mI2C_CLK_DIV[0]|aclr
    Info (332115):     10.197      0.756 RF  CELL  I2C_CCD_Config:u9|mI2C_CLK_DIV[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.853      2.853  R        clock network delay
    Info (332115):     22.889      0.036     uTsu  I2C_CCD_Config:u9|mI2C_CLK_DIV[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.197
    Info (332115): Data Required Time :    22.889
    Info (332115): Slack              :    12.692 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 13.270
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 13.270 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           launch edge time
    Info (332115):     15.158      0.158  F        clock network delay
    Info (332115):     15.408      0.250     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):     15.408      0.000 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):     16.157      0.749 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|p0addr|aclr
    Info (332115):     16.913      0.756 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     30.000     30.000           latch edge time
    Info (332115):     30.147      0.147  R        clock network delay
    Info (332115):     30.183      0.036     uTsu  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.913
    Info (332115): Data Required Time :    30.183
    Info (332115): Slack              :    13.270 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.190
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.190 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_CCD_Config:u9|iexposure_adj_delay[3]
    Info (332115): To Node      : I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.853      2.853  R        clock network delay
    Info (332115):      3.103      0.250     uTco  I2C_CCD_Config:u9|iexposure_adj_delay[3]
    Info (332115):      3.103      0.000 RR  CELL  u9|iexposure_adj_delay[3]|regout
    Info (332115):      3.413      0.310 RR    IC  u9|i2c_reset~0|datad
    Info (332115):      3.563      0.150 RR  CELL  u9|i2c_reset~0|combout
    Info (332115):      3.818      0.255 RR    IC  u9|i2c_reset|datad
    Info (332115):      3.967      0.149 RR  CELL  u9|i2c_reset|combout
    Info (332115):      4.627      0.660 RR    IC  u9|mI2C_CTRL_CLK|aclr
    Info (332115):      5.383      0.756 RF  CELL  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.927      3.927  R        clock network delay
    Info (332115):      4.193      0.266      uTh  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.383
    Info (332115): Data Required Time :     4.193
    Info (332115): Slack              :     1.190 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.694
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.694 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_2
    Info (332115): To Node      : CCD_Capture:u2|Pre_FVAL
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.872      2.872  R        clock network delay
    Info (332115):      3.122      0.250     uTco  Reset_Delay:u1|oRST_2
    Info (332115):      3.122      0.000 RR  CELL  u1|oRST_2|regout
    Info (332115):      3.854      0.732 RR    IC  u1|oRST_2~clkctrl|inclk[0]
    Info (332115):      3.854      0.000 RR  CELL  u1|oRST_2~clkctrl|outclk
    Info (332115):      5.031      1.177 RR    IC  u2|Pre_FVAL|aclr
    Info (332115):      5.787      0.756 RR  CELL  CCD_Capture:u2|Pre_FVAL
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.827      2.827  R        clock network delay
    Info (332115):      3.093      0.266      uTh  CCD_Capture:u2|Pre_FVAL
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.787
    Info (332115): Data Required Time :     3.093
    Info (332115): Slack              :     2.694 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.361
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.361 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.333      3.333           launch edge time
    Info (332115):      3.575      0.242  F        clock network delay
    Info (332115):      3.825      0.250     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):      3.825      0.000 RR  CELL  u7|write_fifo2|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):      4.113      0.288 RR    IC  u7|write_fifo2|dcfifo_component|auto_generated|p0addr|aclr
    Info (332115):      4.869      0.756 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.242      0.242  R        clock network delay
    Info (332115):      0.508      0.266      uTh  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.869
    Info (332115): Data Required Time :     0.508
    Info (332115): Slack              :     4.361 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 16.035
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 16.035 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           launch edge time
    Info (332115):     15.174      0.174  F        clock network delay
    Info (332115):     15.424      0.250     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):     15.424      0.000 RR  CELL  u8|read_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):     15.719      0.295 RR    IC  u8|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]|aclr
    Info (332115):     16.475      0.756 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.174      0.174  R        clock network delay
    Info (332115):      0.440      0.266      uTh  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.475
    Info (332115): Data Required Time :     0.440
    Info (332115): Slack              :    16.035 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 0.953
    Info (332113): Targets: [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 0.953 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): Clock            : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_3
    Info (332113):      0.989      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113):      3.039      2.050 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -2.594     -5.633 RR  CELL  u6|altpll_component|pll|clk[0]
    Info (332113):     -1.546      1.048 RR    IC  u6|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.546      0.000 RR  CELL  u6|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.393      1.153 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk1
    Info (332113):      0.243      0.636 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.333      3.333           launch edge time
    Info (332113):      3.333      0.000           source latency
    Info (332113):      3.333      0.000           iCLK_50_3
    Info (332113):      4.322      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113):      6.372      2.050 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):      0.739     -5.633 RR  CELL  u6|altpll_component|pll|clk[0]
    Info (332113):      1.787      1.048 FF    IC  u6|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      1.787      0.000 FF  CELL  u6|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      2.940      1.153 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk1
    Info (332113):      3.576      0.636 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :     3.333
    Info (332113): Slack            :     0.953
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.333
    Info (332113): Targets: [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.333 
    Info (332113): ===================================================================
    Info (332113): Node             : oDRAM0_CLK
    Info (332113): Clock            : sdram_pll:u6|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -1.666     -1.666           launch edge time
    Info (332113):     -1.666      0.000           source latency
    Info (332113):     -1.666      0.000           iCLK_50_3
    Info (332113):     -0.677      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113):      1.373      2.050 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -4.260     -5.633 RR  CELL  u6|altpll_component|pll|clk[1]
    Info (332113):     -3.212      1.048 RR    IC  u6|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -3.212      0.000 RR  CELL  u6|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -1.610      1.602 RR    IC  oDRAM0_CLK|datain
    Info (332113):      1.169      2.779 RR  CELL  oDRAM0_CLK
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      1.667      1.667           launch edge time
    Info (332113):      1.667      0.000           source latency
    Info (332113):      1.667      0.000           iCLK_50_3
    Info (332113):      2.656      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113):      4.706      2.050 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -0.927     -5.633 RR  CELL  u6|altpll_component|pll|clk[1]
    Info (332113):      0.121      1.048 FF    IC  u6|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.121      0.000 FF  CELL  u6|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.723      1.602 FF    IC  oDRAM0_CLK|datain
    Info (332113):      4.502      2.779 FF  CELL  oDRAM0_CLK
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     3.333
    Info (332113): Slack            :     3.333
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.889
    Info (332113): Targets: [get_clocks {oDRAM0_CLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.889 
    Info (332113): ===================================================================
    Info (332113): Node             : oDRAM0_CLK
    Info (332113): Clock            : oDRAM0_CLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :     6.666
    Info (332113): Slack            :     3.889
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 5.953
    Info (332113): Targets: [get_clocks {CCD_PIXCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 5.953 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): Clock            : CCD_PIXCLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           GPIO_CLKIN_N1
    Info (332113):      0.989      0.989 RR  CELL  GPIO_CLKIN_N1|combout
    Info (332113):      1.103      0.114 RR    IC  GPIO_CLKIN_N1~clkctrl|inclk[0]
    Info (332113):      1.103      0.000 RR  CELL  GPIO_CLKIN_N1~clkctrl|outclk
    Info (332113):      2.267      1.164 RR    IC  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a0|clk1
    Info (332113):      2.956      0.689 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      8.333      8.333           launch edge time
    Info (332113):      8.333      0.000           source latency
    Info (332113):      8.333      0.000           GPIO_CLKIN_N1
    Info (332113):      9.322      0.989 FF  CELL  GPIO_CLKIN_N1|combout
    Info (332113):      9.436      0.114 FF    IC  GPIO_CLKIN_N1~clkctrl|inclk[0]
    Info (332113):      9.436      0.000 FF  CELL  GPIO_CLKIN_N1~clkctrl|outclk
    Info (332113):     10.600      1.164 FF    IC  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a0|clk1
    Info (332113):     11.289      0.689 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :     8.333
    Info (332113): Slack            :     5.953
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {iCLK_50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): Clock            : iCLK_50
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50
    Info (332113):      0.959      0.959 RR  CELL  iCLK_50|combout
    Info (332113):      1.071      0.112 RR    IC  iCLK_50~clkctrl|inclk[0]
    Info (332113):      1.071      0.000 RR  CELL  iCLK_50~clkctrl|outclk
    Info (332113):      2.314      1.243 RR    IC  u9|combo_cnt[0]|clk
    Info (332113):      2.851      0.537 RR  CELL  I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50
    Info (332113):     10.959      0.959 FF  CELL  iCLK_50|combout
    Info (332113):     11.071      0.112 FF    IC  iCLK_50~clkctrl|inclk[0]
    Info (332113):     11.071      0.000 FF  CELL  iCLK_50~clkctrl|outclk
    Info (332113):     12.314      1.243 FF    IC  u9|combo_cnt[0]|clk
    Info (332113):     12.851      0.537 FF  CELL  I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {iCLK_50_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : iCLK_50_2|combout
    Info (332113): Clock            : iCLK_50_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_2
    Info (332113):      0.979      0.979 RR  CELL  iCLK_50_2|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50_2
    Info (332113):     10.979      0.979 FF  CELL  iCLK_50_2|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {iCLK_50_3}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : iCLK_50_3|combout
    Info (332113): Clock            : iCLK_50_3
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_3
    Info (332113):      0.989      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50_3
    Info (332113):     10.989      0.989 FF  CELL  iCLK_50_3|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.873
    Info (332113): Targets: [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.873 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): Clock            : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_2
    Info (332113):      0.979      0.979 RR  CELL  iCLK_50_2|combout
    Info (332113):      3.025      2.046 RR    IC  u5|altpll_component|pll|inclk[0]
    Info (332113):     -2.608     -5.633 RR  CELL  u5|altpll_component|pll|clk[0]
    Info (332113):     -1.570      1.038 RR    IC  u5|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.570      0.000 RR  CELL  u5|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.446      1.124 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk0
    Info (332113):      0.189      0.635 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     15.000     15.000           launch edge time
    Info (332113):     15.000      0.000           source latency
    Info (332113):     15.000      0.000           iCLK_50_2
    Info (332113):     15.979      0.979 RR  CELL  iCLK_50_2|combout
    Info (332113):     18.025      2.046 RR    IC  u5|altpll_component|pll|inclk[0]
    Info (332113):     12.392     -5.633 RR  CELL  u5|altpll_component|pll|clk[0]
    Info (332113):     13.430      1.038 FF    IC  u5|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.430      0.000 FF  CELL  u5|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.554      1.124 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk0
    Info (332113):     15.189      0.635 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    15.000
    Info (332113): Slack            :    12.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.223
    Info (332113): Targets: [get_clocks {CCD_MCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.223 
    Info (332113): ===================================================================
    Info (332113): Node             : GPIO_CLKOUT_N1
    Info (332113): Clock            : CCD_MCLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.223
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: Reset_Delay:u1|oRST_1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u9|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.849
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.849       -56.954 N/C 
    Info (332119):     0.142         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     5.859         0.000 CCD_PIXCLK 
    Info (332119):    17.559         0.000 iCLK_50 
    Info (332119):    24.804         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case hold slack is 0.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.083         0.000 iCLK_50 
    Info (332119):     0.215         0.000 CCD_PIXCLK 
    Info (332119):     0.215         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     0.215         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):     1.240         0.000 N/C 
Info (332146): Worst-case recovery slack is -2.084
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.084      -501.570 CCD_PIXCLK 
    Info (332119):     2.444         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    14.086         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):    16.621         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 0.768
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.768         0.000 iCLK_50 
    Info (332119):     1.645         0.000 CCD_PIXCLK 
    Info (332119):     3.913         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    15.583         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case minimum pulse width slack is 0.953
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.953         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     3.333         0.000 sdram_pll:u6|altpll:altpll_component|_clk1 
    Info (332119):     3.889         0.000 oDRAM0_CLK 
    Info (332119):     5.953         0.000 CCD_PIXCLK 
    Info (332119):     9.000         0.000 iCLK_50 
    Info (332119):    10.000         0.000 iCLK_50_2 
    Info (332119):    10.000         0.000 iCLK_50_3 
    Info (332119):    12.873         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):    37.223         0.000 CCD_MCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -1.849
    Info (332115): -to_clock [get_clocks {N/C}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -1.849 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332115): To Node      : DRAM_DQ[10]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : N/C
    Info (332115): Max Delay Exception      : 1.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.185      0.185  R        clock network delay
    Info (332115):      0.307      0.122     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332115):      0.361      0.054 RR  CELL  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a9|portadataout[1]
    Info (332115):      1.077      0.716 RR    IC  u7|mDATAIN[10]~10|datac
    Info (332115):      1.184      0.107 RR  CELL  u7|mDATAIN[10]~10|combout
    Info (332115):      1.401      0.217 RR    IC  DRAM_DQ[10]|datain
    Info (332115):      2.849      1.448 RR  CELL  DRAM_DQ[10]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      1.000      0.000  R        clock network delay
    Info (332115):      1.000      0.000  R  oExt  DRAM_DQ[10]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.849
    Info (332115): Data Required Time :     1.000
    Info (332115): Slack              :    -1.849 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.142
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.142 
    Info (332115): ===================================================================
    Info (332115): From Node    : DRAM_DQ[30]
    Info (332115): To Node      : Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): Launch Clock : n/a
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Max Delay Exception      : 1.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  iExt  DRAM_DQ[30]
    Info (332115):      0.711      0.711 RR  CELL  Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      0.888     -0.112  R        clock network delay
    Info (332115):      0.853     -0.035     uTsu  Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.711
    Info (332115): Data Required Time :     0.853
    Info (332115): Slack              :     0.142 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.859
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.859 
    Info (332115): ===================================================================
    Info (332115): From Node    : GPIO_1[10]
    Info (332115): To Node      : rCCD_DATA[1]
    Info (332115): Launch Clock : n/a
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): Max Delay Exception      : 5.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  iExt  GPIO_1[10]
    Info (332115):      0.711      0.711 RR  CELL  rCCD_DATA[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      5.000      5.000           latch edge time
    Info (332115):      6.605      1.605  R        clock network delay
    Info (332115):      6.570     -0.035     uTsu  rCCD_DATA[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.711
    Info (332115): Data Required Time :     6.570
    Info (332115): Slack              :     5.859 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.559
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 17.559 
    Info (332115): ===================================================================
    Info (332115): From Node    : lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]
    Info (332115): To Node      : lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.731      1.731  R        clock network delay
    Info (332115):      1.872      0.141     uTco  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]
    Info (332115):      1.872      0.000 FF  CELL  u11|u0|mI2S_CLK_DIV[3]|regout
    Info (332115):      2.214      0.342 FF    IC  u11|u0|LessThan0~0|dataa
    Info (332115):      2.401      0.187 FR  CELL  u11|u0|LessThan0~0|combout
    Info (332115):      2.510      0.109 RR    IC  u11|u0|LessThan0~2|datac
    Info (332115):      2.620      0.110 RR  CELL  u11|u0|LessThan0~2|combout
    Info (332115):      3.413      0.793 RR    IC  u11|u0|mI2S_CLK~0|datab
    Info (332115):      3.588      0.175 RR  CELL  u11|u0|mI2S_CLK~0|combout
    Info (332115):      3.588      0.000 RR    IC  u11|u0|mI2S_CLK|datain
    Info (332115):      3.630      0.042 RR  CELL  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.157      1.157  R        clock network delay
    Info (332115):     21.189      0.032     uTsu  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.630
    Info (332115): Data Required Time :    21.189
    Info (332115): Slack              :    17.559 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 24.804
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 24.804 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.059      0.059  R        clock network delay
    Info (332115):      0.200      0.141     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]
    Info (332115):      0.200      0.000 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe18|dffe20a[6]|regout
    Info (332115):      0.438      0.238 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp|aneb_result_wire[0]~2|dataa
    Info (332115):      0.618      0.180 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp|aneb_result_wire[0]~2|combout
    Info (332115):      1.027      0.409 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp|aneb_result_wire[0]~5|datab
    Info (332115):      1.202      0.175 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp|aneb_result_wire[0]~5|combout
    Info (332115):      2.643      1.441 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~0|datab
    Info (332115):      2.821      0.178 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~0|combout
    Info (332115):      3.009      0.188 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~1|dataa
    Info (332115):      3.189      0.180 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~1|combout
    Info (332115):      4.516      1.327 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~2|datac
    Info (332115):      4.651      0.135 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~2|combout
    Info (332115):      4.782      0.131 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~3|datab
    Info (332115):      4.962      0.180 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~3|combout
    Info (332115):      5.072      0.110 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]~4|datab
    Info (332115):      5.247      0.175 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]~4|combout
    Info (332115):      5.247      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]|datain
    Info (332115):      5.289      0.042 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     30.000     30.000           latch edge time
    Info (332115):     30.061      0.061  R        clock network delay
    Info (332115):     30.093      0.032     uTsu  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.289
    Info (332115): Data Required Time :    30.093
    Info (332115): Slack              :    24.804 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.083
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.083 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_CCD_Config:u9|mI2C_CLK_DIV[11]
    Info (332115): To Node      : I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.774      1.774  R        clock network delay
    Info (332115):      1.915      0.141     uTco  I2C_CCD_Config:u9|mI2C_CLK_DIV[11]
    Info (332115):      1.915      0.000 RR  CELL  u9|mI2C_CLK_DIV[11]|regout
    Info (332115):      2.252      0.337 RR    IC  u9|mI2C_CTRL_CLK~0|datad
    Info (332115):      2.311      0.059 RR  CELL  u9|mI2C_CTRL_CLK~0|combout
    Info (332115):      2.311      0.000 RR    IC  u9|mI2C_CTRL_CLK|datain
    Info (332115):      2.353      0.042 RR  CELL  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.118      2.118  R        clock network delay
    Info (332115):      2.270      0.152      uTh  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.353
    Info (332115): Data Required Time :     2.270
    Info (332115): Slack              :     0.083 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : CCD_Capture:u2|mSTART
    Info (332115): To Node      : CCD_Capture:u2|mSTART
    Info (332115): Launch Clock : CCD_PIXCLK
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.802      1.802  R        clock network delay
    Info (332115):      1.943      0.141     uTco  CCD_Capture:u2|mSTART
    Info (332115):      1.943      0.000 RR  CELL  u2|mSTART|regout
    Info (332115):      1.943      0.000 RR    IC  u2|mSTART~0|datac
    Info (332115):      2.127      0.184 RR  CELL  u2|mSTART~0|combout
    Info (332115):      2.127      0.000 RR    IC  u2|mSTART|datain
    Info (332115):      2.169      0.042 RR  CELL  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.802      1.802  R        clock network delay
    Info (332115):      1.954      0.152      uTh  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.169
    Info (332115): Data Required Time :     1.954
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.108      0.108  R        clock network delay
    Info (332115):      0.249      0.141     uTco  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115):      0.249      0.000 RR  CELL  u7|control1|init_timer[0]|regout
    Info (332115):      0.249      0.000 RR    IC  u7|control1|init_timer[0]~43|datac
    Info (332115):      0.433      0.184 RR  CELL  u7|control1|init_timer[0]~43|combout
    Info (332115):      0.433      0.000 RR    IC  u7|control1|init_timer[0]|datain
    Info (332115):      0.475      0.042 RR  CELL  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.108      0.108  R        clock network delay
    Info (332115):      0.260      0.152      uTh  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.475
    Info (332115): Data Required Time :     0.260
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.059      0.059  R        clock network delay
    Info (332115):      0.200      0.141     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115):      0.200      0.000 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[3]|regout
    Info (332115):      0.200      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[3]~2|datac
    Info (332115):      0.384      0.184 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[3]~2|combout
    Info (332115):      0.384      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[3]|datain
    Info (332115):      0.426      0.042 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.059      0.059  R        clock network delay
    Info (332115):      0.211      0.152      uTh  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.426
    Info (332115): Data Required Time :     0.211
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.240
    Info (332115): -to_clock [get_clocks {N/C}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.240 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13
    Info (332115): To Node      : DRAM_DQ[29]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : N/C
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.102     -0.102  R        clock network delay
    Info (332115):     -0.005      0.097     uTco  Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13
    Info (332115):      1.240      1.245 RR  CELL  DRAM_DQ[29]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  DRAM_DQ[29]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.240
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     1.240 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (1 violated).  Worst case slack is -2.084
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is -2.084 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : RAW2RGB:u3|wData2_d1[10]
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.000  166720.000           launch edge time
    Info (332115): 166722.109      2.109  R        clock network delay
    Info (332115): 166722.250      0.141     uTco  Reset_Delay:u1|oRST_1
    Info (332115): 166722.250      0.000 RR  CELL  u1|oRST_1|regout
    Info (332115): 166722.648      0.398 RR    IC  u1|oRST_1~clkctrl|inclk[0]
    Info (332115): 166722.648      0.000 RR  CELL  u1|oRST_1~clkctrl|outclk
    Info (332115): 166723.431      0.783 RR    IC  u3|wData2_d1[10]|aclr
    Info (332115): 166723.876      0.445 RR  CELL  RAW2RGB:u3|wData2_d1[10]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.001  166720.001           latch edge time
    Info (332115): 166721.760      1.759  R        clock network delay
    Info (332115): 166721.792      0.032     uTsu  RAW2RGB:u3|wData2_d1[10]
    Info (332115): 
    Info (332115): Data Arrival Time  : 166723.876
    Info (332115): Data Required Time : 166721.792
    Info (332115): Slack              :    -2.084 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 2.444
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 2.444 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.333      3.333           launch edge time
    Info (332115):      3.420      0.087  F        clock network delay
    Info (332115):      3.561      0.141     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):      3.561      0.000 RR  CELL  u8|write_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):      3.900      0.339 RR    IC  u8|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[6]|aclr
    Info (332115):      4.345      0.445 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.666      6.666           latch edge time
    Info (332115):      6.757      0.091  R        clock network delay
    Info (332115):      6.789      0.032     uTsu  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.345
    Info (332115): Data Required Time :     6.789
    Info (332115): Slack              :     2.444 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 14.086
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 14.086 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           launch edge time
    Info (332115):     15.071      0.071  F        clock network delay
    Info (332115):     15.212      0.141     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):     15.212      0.000 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):     15.562      0.350 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|p0addr|aclr
    Info (332115):     16.007      0.445 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     30.000     30.000           latch edge time
    Info (332115):     30.061      0.061  R        clock network delay
    Info (332115):     30.093      0.032     uTsu  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.007
    Info (332115): Data Required Time :    30.093
    Info (332115): Slack              :    14.086 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 16.621
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 16.621 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : I2C_CCD_Config:u9|mI2C_CLK_DIV[0]
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.109      2.109  R        clock network delay
    Info (332115):      2.250      0.141     uTco  Reset_Delay:u1|oRST_1
    Info (332115):      2.250      0.000 FF  CELL  u1|oRST_1|regout
    Info (332115):      4.276      2.026 FF    IC  u9|i2c_reset~0|datac
    Info (332115):      4.383      0.107 FR  CELL  u9|i2c_reset~0|combout
    Info (332115):      4.494      0.111 RR    IC  u9|i2c_reset|datad
    Info (332115):      4.553      0.059 RR  CELL  u9|i2c_reset|combout
    Info (332115):      4.740      0.187 RR    IC  u9|mI2C_CLK_DIV[0]|aclr
    Info (332115):      5.185      0.445 RF  CELL  I2C_CCD_Config:u9|mI2C_CLK_DIV[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.774      1.774  R        clock network delay
    Info (332115):     21.806      0.032     uTsu  I2C_CCD_Config:u9|mI2C_CLK_DIV[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.185
    Info (332115): Data Required Time :    21.806
    Info (332115): Slack              :    16.621 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.768
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.768 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_CCD_Config:u9|iexposure_adj_delay[3]
    Info (332115): To Node      : I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.773      1.773  R        clock network delay
    Info (332115):      1.914      0.141     uTco  I2C_CCD_Config:u9|iexposure_adj_delay[3]
    Info (332115):      1.914      0.000 RR  CELL  u9|iexposure_adj_delay[3]|regout
    Info (332115):      2.066      0.152 RR    IC  u9|i2c_reset~0|datad
    Info (332115):      2.125      0.059 RR  CELL  u9|i2c_reset~0|combout
    Info (332115):      2.236      0.111 RR    IC  u9|i2c_reset|datad
    Info (332115):      2.295      0.059 RR  CELL  u9|i2c_reset|combout
    Info (332115):      2.593      0.298 RR    IC  u9|mI2C_CTRL_CLK|aclr
    Info (332115):      3.038      0.445 RF  CELL  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.118      2.118  R        clock network delay
    Info (332115):      2.270      0.152      uTh  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.038
    Info (332115): Data Required Time :     2.270
    Info (332115): Slack              :     0.768 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.645
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.645 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_2
    Info (332115): To Node      : CCD_Capture:u2|Pre_FVAL
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.795      1.795  R        clock network delay
    Info (332115):      1.936      0.141     uTco  Reset_Delay:u1|oRST_2
    Info (332115):      1.936      0.000 RR  CELL  u1|oRST_2|regout
    Info (332115):      2.329      0.393 RR    IC  u1|oRST_2~clkctrl|inclk[0]
    Info (332115):      2.329      0.000 RR  CELL  u1|oRST_2~clkctrl|outclk
    Info (332115):      3.105      0.776 RR    IC  u2|Pre_FVAL|aclr
    Info (332115):      3.550      0.445 RR  CELL  CCD_Capture:u2|Pre_FVAL
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.753      1.753  R        clock network delay
    Info (332115):      1.905      0.152      uTh  CCD_Capture:u2|Pre_FVAL
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.550
    Info (332115): Data Required Time :     1.905
    Info (332115): Slack              :     1.645 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.913
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.913 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.333      3.333           launch edge time
    Info (332115):      3.472      0.139  F        clock network delay
    Info (332115):      3.613      0.141     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):      3.613      0.000 RR  CELL  u7|write_fifo2|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):      3.759      0.146 RR    IC  u7|write_fifo2|dcfifo_component|auto_generated|p0addr|aclr
    Info (332115):      4.204      0.445 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.139      0.139  R        clock network delay
    Info (332115):      0.291      0.152      uTh  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.204
    Info (332115): Data Required Time :     0.291
    Info (332115): Slack              :     3.913 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 15.583
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 15.583 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           launch edge time
    Info (332115):     15.084      0.084  F        clock network delay
    Info (332115):     15.225      0.141     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):     15.225      0.000 RR  CELL  u8|read_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):     15.374      0.149 RR    IC  u8|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]|aclr
    Info (332115):     15.819      0.445 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.084      0.084  R        clock network delay
    Info (332115):      0.236      0.152      uTh  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.819
    Info (332115): Data Required Time :     0.236
    Info (332115): Slack              :    15.583 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 0.953
    Info (332113): Targets: [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 0.953 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): Clock            : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_3
    Info (332113):      0.571      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113):      1.976      1.405 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -1.775     -3.751 RR  CELL  u6|altpll_component|pll|clk[0]
    Info (332113):     -1.023      0.752 RR    IC  u6|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.023      0.000 RR  CELL  u6|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.258      0.765 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk1
    Info (332113):      0.153      0.411 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.333      3.333           launch edge time
    Info (332113):      3.333      0.000           source latency
    Info (332113):      3.333      0.000           iCLK_50_3
    Info (332113):      3.904      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113):      5.309      1.405 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):      1.558     -3.751 RR  CELL  u6|altpll_component|pll|clk[0]
    Info (332113):      2.310      0.752 FF    IC  u6|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      2.310      0.000 FF  CELL  u6|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      3.075      0.765 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk1
    Info (332113):      3.486      0.411 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :     3.333
    Info (332113): Slack            :     0.953
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.333
    Info (332113): Targets: [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.333 
    Info (332113): ===================================================================
    Info (332113): Node             : oDRAM0_CLK
    Info (332113): Clock            : sdram_pll:u6|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -1.666     -1.666           launch edge time
    Info (332113):     -1.666      0.000           source latency
    Info (332113):     -1.666      0.000           iCLK_50_3
    Info (332113):     -1.095      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113):      0.310      1.405 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -3.441     -3.751 RR  CELL  u6|altpll_component|pll|clk[1]
    Info (332113):     -2.689      0.752 RR    IC  u6|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -2.689      0.000 RR  CELL  u6|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -1.682      1.007 RR    IC  oDRAM0_CLK|datain
    Info (332113):     -0.164      1.518 RR  CELL  oDRAM0_CLK
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      1.667      1.667           launch edge time
    Info (332113):      1.667      0.000           source latency
    Info (332113):      1.667      0.000           iCLK_50_3
    Info (332113):      2.238      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113):      3.643      1.405 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -0.108     -3.751 RR  CELL  u6|altpll_component|pll|clk[1]
    Info (332113):      0.644      0.752 FF    IC  u6|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.644      0.000 FF  CELL  u6|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.651      1.007 FF    IC  oDRAM0_CLK|datain
    Info (332113):      3.169      1.518 FF  CELL  oDRAM0_CLK
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     3.333
    Info (332113): Slack            :     3.333
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.889
    Info (332113): Targets: [get_clocks {oDRAM0_CLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.889 
    Info (332113): ===================================================================
    Info (332113): Node             : oDRAM0_CLK
    Info (332113): Clock            : oDRAM0_CLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :     6.666
    Info (332113): Slack            :     3.889
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 5.953
    Info (332113): Targets: [get_clocks {CCD_PIXCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 5.953 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): Clock            : CCD_PIXCLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           GPIO_CLKIN_N1
    Info (332113):      0.571      0.571 RR  CELL  GPIO_CLKIN_N1|combout
    Info (332113):      0.640      0.069 RR    IC  GPIO_CLKIN_N1~clkctrl|inclk[0]
    Info (332113):      0.640      0.000 RR  CELL  GPIO_CLKIN_N1~clkctrl|outclk
    Info (332113):      1.424      0.784 RR    IC  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a0|clk1
    Info (332113):      1.855      0.431 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      8.333      8.333           launch edge time
    Info (332113):      8.333      0.000           source latency
    Info (332113):      8.333      0.000           GPIO_CLKIN_N1
    Info (332113):      8.904      0.571 FF  CELL  GPIO_CLKIN_N1|combout
    Info (332113):      8.973      0.069 FF    IC  GPIO_CLKIN_N1~clkctrl|inclk[0]
    Info (332113):      8.973      0.000 FF  CELL  GPIO_CLKIN_N1~clkctrl|outclk
    Info (332113):      9.757      0.784 FF    IC  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a0|clk1
    Info (332113):     10.188      0.431 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :     8.333
    Info (332113): Slack            :     5.953
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {iCLK_50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): Clock            : iCLK_50
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50
    Info (332113):      0.541      0.541 RR  CELL  iCLK_50|combout
    Info (332113):      0.609      0.068 RR    IC  iCLK_50~clkctrl|inclk[0]
    Info (332113):      0.609      0.000 RR  CELL  iCLK_50~clkctrl|outclk
    Info (332113):      1.449      0.840 RR    IC  u9|combo_cnt[0]|clk
    Info (332113):      1.771      0.322 RR  CELL  I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50
    Info (332113):     10.541      0.541 FF  CELL  iCLK_50|combout
    Info (332113):     10.609      0.068 FF    IC  iCLK_50~clkctrl|inclk[0]
    Info (332113):     10.609      0.000 FF  CELL  iCLK_50~clkctrl|outclk
    Info (332113):     11.449      0.840 FF    IC  u9|combo_cnt[0]|clk
    Info (332113):     11.771      0.322 FF  CELL  I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {iCLK_50_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : iCLK_50_2|combout
    Info (332113): Clock            : iCLK_50_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_2
    Info (332113):      0.561      0.561 RR  CELL  iCLK_50_2|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50_2
    Info (332113):     10.561      0.561 FF  CELL  iCLK_50_2|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {iCLK_50_3}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : iCLK_50_3|combout
    Info (332113): Clock            : iCLK_50_3
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_3
    Info (332113):      0.571      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50_3
    Info (332113):     10.571      0.571 FF  CELL  iCLK_50_3|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.873
    Info (332113): Targets: [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.873 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): Clock            : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_2
    Info (332113):      0.561      0.561 RR  CELL  iCLK_50_2|combout
    Info (332113):      1.964      1.403 RR    IC  u5|altpll_component|pll|inclk[0]
    Info (332113):     -1.787     -3.751 RR  CELL  u5|altpll_component|pll|clk[0]
    Info (332113):     -1.040      0.747 RR    IC  u5|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.040      0.000 RR  CELL  u5|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.299      0.741 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk0
    Info (332113):      0.110      0.409 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     15.000     15.000           launch edge time
    Info (332113):     15.000      0.000           source latency
    Info (332113):     15.000      0.000           iCLK_50_2
    Info (332113):     15.561      0.561 RR  CELL  iCLK_50_2|combout
    Info (332113):     16.964      1.403 RR    IC  u5|altpll_component|pll|inclk[0]
    Info (332113):     13.213     -3.751 RR  CELL  u5|altpll_component|pll|clk[0]
    Info (332113):     13.960      0.747 FF    IC  u5|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.960      0.000 FF  CELL  u5|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.701      0.741 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk0
    Info (332113):     15.110      0.409 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    15.000
    Info (332113): Slack            :    12.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.223
    Info (332113): Targets: [get_clocks {CCD_MCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.223 
    Info (332113): ===================================================================
    Info (332113): Node             : GPIO_CLKOUT_N1
    Info (332113): Clock            : CCD_MCLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.223
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 485 megabytes
    Info: Processing ended: Wed May 18 14:12:20 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


