// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2019.2
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _load_bias_HH_
#define _load_bias_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "conv1d_mux_164_16bkb.h"

namespace ap_rtl {

struct load_bias : public sc_module {
    // Port declarations 119
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_out< sc_lv<8> > buff_out_0_V_address0;
    sc_out< sc_logic > buff_out_0_V_ce0;
    sc_out< sc_logic > buff_out_0_V_we0;
    sc_out< sc_lv<16> > buff_out_0_V_d0;
    sc_out< sc_lv<8> > buff_out_1_V_address0;
    sc_out< sc_logic > buff_out_1_V_ce0;
    sc_out< sc_logic > buff_out_1_V_we0;
    sc_out< sc_lv<16> > buff_out_1_V_d0;
    sc_out< sc_lv<8> > buff_out_2_V_address0;
    sc_out< sc_logic > buff_out_2_V_ce0;
    sc_out< sc_logic > buff_out_2_V_we0;
    sc_out< sc_lv<16> > buff_out_2_V_d0;
    sc_out< sc_lv<8> > buff_out_3_V_address0;
    sc_out< sc_logic > buff_out_3_V_ce0;
    sc_out< sc_logic > buff_out_3_V_we0;
    sc_out< sc_lv<16> > buff_out_3_V_d0;
    sc_out< sc_lv<8> > buff_out_4_V_address0;
    sc_out< sc_logic > buff_out_4_V_ce0;
    sc_out< sc_logic > buff_out_4_V_we0;
    sc_out< sc_lv<16> > buff_out_4_V_d0;
    sc_out< sc_lv<8> > buff_out_5_V_address0;
    sc_out< sc_logic > buff_out_5_V_ce0;
    sc_out< sc_logic > buff_out_5_V_we0;
    sc_out< sc_lv<16> > buff_out_5_V_d0;
    sc_out< sc_lv<8> > buff_out_6_V_address0;
    sc_out< sc_logic > buff_out_6_V_ce0;
    sc_out< sc_logic > buff_out_6_V_we0;
    sc_out< sc_lv<16> > buff_out_6_V_d0;
    sc_out< sc_lv<8> > buff_out_7_V_address0;
    sc_out< sc_logic > buff_out_7_V_ce0;
    sc_out< sc_logic > buff_out_7_V_we0;
    sc_out< sc_lv<16> > buff_out_7_V_d0;
    sc_out< sc_lv<8> > buff_out_8_V_address0;
    sc_out< sc_logic > buff_out_8_V_ce0;
    sc_out< sc_logic > buff_out_8_V_we0;
    sc_out< sc_lv<16> > buff_out_8_V_d0;
    sc_out< sc_lv<8> > buff_out_9_V_address0;
    sc_out< sc_logic > buff_out_9_V_ce0;
    sc_out< sc_logic > buff_out_9_V_we0;
    sc_out< sc_lv<16> > buff_out_9_V_d0;
    sc_out< sc_lv<8> > buff_out_10_V_address0;
    sc_out< sc_logic > buff_out_10_V_ce0;
    sc_out< sc_logic > buff_out_10_V_we0;
    sc_out< sc_lv<16> > buff_out_10_V_d0;
    sc_out< sc_lv<8> > buff_out_11_V_address0;
    sc_out< sc_logic > buff_out_11_V_ce0;
    sc_out< sc_logic > buff_out_11_V_we0;
    sc_out< sc_lv<16> > buff_out_11_V_d0;
    sc_out< sc_lv<8> > buff_out_12_V_address0;
    sc_out< sc_logic > buff_out_12_V_ce0;
    sc_out< sc_logic > buff_out_12_V_we0;
    sc_out< sc_lv<16> > buff_out_12_V_d0;
    sc_out< sc_lv<8> > buff_out_13_V_address0;
    sc_out< sc_logic > buff_out_13_V_ce0;
    sc_out< sc_logic > buff_out_13_V_we0;
    sc_out< sc_lv<16> > buff_out_13_V_d0;
    sc_out< sc_lv<8> > buff_out_14_V_address0;
    sc_out< sc_logic > buff_out_14_V_ce0;
    sc_out< sc_logic > buff_out_14_V_we0;
    sc_out< sc_lv<16> > buff_out_14_V_d0;
    sc_out< sc_lv<8> > buff_out_15_V_address0;
    sc_out< sc_logic > buff_out_15_V_ce0;
    sc_out< sc_logic > buff_out_15_V_we0;
    sc_out< sc_lv<16> > buff_out_15_V_d0;
    sc_out< sc_lv<6> > bias_buff_V_address0;
    sc_out< sc_logic > bias_buff_V_ce0;
    sc_in< sc_lv<16> > bias_buff_V_q0;
    sc_out< sc_lv<6> > bias_buff_V16_address0;
    sc_out< sc_logic > bias_buff_V16_ce0;
    sc_in< sc_lv<16> > bias_buff_V16_q0;
    sc_out< sc_lv<6> > bias_buff_V17_address0;
    sc_out< sc_logic > bias_buff_V17_ce0;
    sc_in< sc_lv<16> > bias_buff_V17_q0;
    sc_out< sc_lv<6> > bias_buff_V18_address0;
    sc_out< sc_logic > bias_buff_V18_ce0;
    sc_in< sc_lv<16> > bias_buff_V18_q0;
    sc_out< sc_lv<6> > bias_buff_V19_address0;
    sc_out< sc_logic > bias_buff_V19_ce0;
    sc_in< sc_lv<16> > bias_buff_V19_q0;
    sc_out< sc_lv<6> > bias_buff_V20_address0;
    sc_out< sc_logic > bias_buff_V20_ce0;
    sc_in< sc_lv<16> > bias_buff_V20_q0;
    sc_out< sc_lv<6> > bias_buff_V21_address0;
    sc_out< sc_logic > bias_buff_V21_ce0;
    sc_in< sc_lv<16> > bias_buff_V21_q0;
    sc_out< sc_lv<6> > bias_buff_V22_address0;
    sc_out< sc_logic > bias_buff_V22_ce0;
    sc_in< sc_lv<16> > bias_buff_V22_q0;
    sc_out< sc_lv<6> > bias_buff_V23_address0;
    sc_out< sc_logic > bias_buff_V23_ce0;
    sc_in< sc_lv<16> > bias_buff_V23_q0;
    sc_out< sc_lv<6> > bias_buff_V24_address0;
    sc_out< sc_logic > bias_buff_V24_ce0;
    sc_in< sc_lv<16> > bias_buff_V24_q0;
    sc_out< sc_lv<6> > bias_buff_V25_address0;
    sc_out< sc_logic > bias_buff_V25_ce0;
    sc_in< sc_lv<16> > bias_buff_V25_q0;
    sc_out< sc_lv<6> > bias_buff_V26_address0;
    sc_out< sc_logic > bias_buff_V26_ce0;
    sc_in< sc_lv<16> > bias_buff_V26_q0;
    sc_out< sc_lv<6> > bias_buff_V27_address0;
    sc_out< sc_logic > bias_buff_V27_ce0;
    sc_in< sc_lv<16> > bias_buff_V27_q0;
    sc_out< sc_lv<6> > bias_buff_V28_address0;
    sc_out< sc_logic > bias_buff_V28_ce0;
    sc_in< sc_lv<16> > bias_buff_V28_q0;
    sc_out< sc_lv<6> > bias_buff_V29_address0;
    sc_out< sc_logic > bias_buff_V29_ce0;
    sc_in< sc_lv<16> > bias_buff_V29_q0;
    sc_out< sc_lv<6> > bias_buff_V30_address0;
    sc_out< sc_logic > bias_buff_V30_ce0;
    sc_in< sc_lv<16> > bias_buff_V30_q0;
    sc_in< sc_lv<29> > bias_buff_V_offset;


    // Module declarations
    load_bias(sc_module_name name);
    SC_HAS_PROCESS(load_bias);

    ~load_bias();

    sc_trace_file* mVcdFile;

    conv1d_mux_164_16bkb<1,1,16,16,16,16,16,16,16,16,16,16,16,16,16,16,16,16,4,16>* conv1d_mux_164_16bkb_U1;
    sc_signal< sc_lv<4> > ap_CS_fsm;
    sc_signal< sc_logic > ap_CS_fsm_state1;
    sc_signal< sc_lv<6> > bias_buff_V_addr_reg_653;
    sc_signal< sc_lv<6> > bias_buff_V16_addr_reg_658;
    sc_signal< sc_lv<6> > bias_buff_V17_addr_reg_663;
    sc_signal< sc_lv<6> > bias_buff_V18_addr_reg_668;
    sc_signal< sc_lv<6> > bias_buff_V19_addr_reg_673;
    sc_signal< sc_lv<6> > bias_buff_V20_addr_reg_678;
    sc_signal< sc_lv<6> > bias_buff_V21_addr_reg_683;
    sc_signal< sc_lv<6> > bias_buff_V22_addr_reg_688;
    sc_signal< sc_lv<6> > bias_buff_V23_addr_reg_693;
    sc_signal< sc_lv<6> > bias_buff_V24_addr_reg_698;
    sc_signal< sc_lv<6> > bias_buff_V25_addr_reg_703;
    sc_signal< sc_lv<6> > bias_buff_V26_addr_reg_708;
    sc_signal< sc_lv<6> > bias_buff_V27_addr_reg_713;
    sc_signal< sc_lv<6> > bias_buff_V28_addr_reg_718;
    sc_signal< sc_lv<6> > bias_buff_V29_addr_reg_723;
    sc_signal< sc_lv<6> > bias_buff_V30_addr_reg_728;
    sc_signal< sc_lv<8> > i_fu_558_p2;
    sc_signal< sc_lv<8> > i_reg_736;
    sc_signal< sc_logic > ap_CS_fsm_state2;
    sc_signal< sc_lv<8> > buff_out_0_V_addr_reg_741;
    sc_signal< sc_lv<1> > icmp_ln52_fu_552_p2;
    sc_signal< sc_lv<8> > buff_out_1_V_addr_reg_746;
    sc_signal< sc_lv<8> > buff_out_2_V_addr_reg_751;
    sc_signal< sc_lv<8> > buff_out_3_V_addr_reg_756;
    sc_signal< sc_lv<8> > buff_out_4_V_addr_reg_761;
    sc_signal< sc_lv<8> > buff_out_5_V_addr_reg_766;
    sc_signal< sc_lv<8> > buff_out_6_V_addr_reg_771;
    sc_signal< sc_lv<8> > buff_out_7_V_addr_reg_776;
    sc_signal< sc_lv<8> > buff_out_8_V_addr_reg_781;
    sc_signal< sc_lv<8> > buff_out_9_V_addr_reg_786;
    sc_signal< sc_lv<8> > buff_out_10_V_addr_reg_791;
    sc_signal< sc_lv<8> > buff_out_11_V_addr_reg_796;
    sc_signal< sc_lv<8> > buff_out_12_V_addr_reg_801;
    sc_signal< sc_lv<8> > buff_out_13_V_addr_reg_806;
    sc_signal< sc_lv<8> > buff_out_14_V_addr_reg_811;
    sc_signal< sc_lv<8> > buff_out_15_V_addr_reg_816;
    sc_signal< sc_lv<5> > m_fu_590_p2;
    sc_signal< sc_lv<5> > m_reg_824;
    sc_signal< sc_logic > ap_CS_fsm_state3;
    sc_signal< sc_lv<4> > trunc_ln203_fu_596_p1;
    sc_signal< sc_lv<4> > trunc_ln203_reg_829;
    sc_signal< sc_lv<1> > icmp_ln53_fu_584_p2;
    sc_signal< sc_lv<8> > i_0_reg_510;
    sc_signal< sc_lv<5> > m_0_reg_521;
    sc_signal< sc_logic > ap_CS_fsm_state4;
    sc_signal< sc_lv<64> > bias_buff_V_offset_c_fu_532_p1;
    sc_signal< sc_lv<64> > zext_ln54_fu_564_p1;
    sc_signal< sc_lv<16> > tmp_fu_600_p18;
    sc_signal< sc_lv<4> > ap_NS_fsm;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<4> ap_ST_fsm_state1;
    static const sc_lv<4> ap_ST_fsm_state2;
    static const sc_lv<4> ap_ST_fsm_state3;
    static const sc_lv<4> ap_ST_fsm_state4;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<1> ap_const_lv1_0;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<8> ap_const_lv8_0;
    static const sc_lv<1> ap_const_lv1_1;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<5> ap_const_lv5_0;
    static const sc_lv<4> ap_const_lv4_E;
    static const sc_lv<4> ap_const_lv4_D;
    static const sc_lv<4> ap_const_lv4_C;
    static const sc_lv<4> ap_const_lv4_B;
    static const sc_lv<4> ap_const_lv4_A;
    static const sc_lv<4> ap_const_lv4_9;
    static const sc_lv<4> ap_const_lv4_8;
    static const sc_lv<4> ap_const_lv4_7;
    static const sc_lv<4> ap_const_lv4_6;
    static const sc_lv<4> ap_const_lv4_5;
    static const sc_lv<4> ap_const_lv4_4;
    static const sc_lv<4> ap_const_lv4_3;
    static const sc_lv<4> ap_const_lv4_2;
    static const sc_lv<4> ap_const_lv4_1;
    static const sc_lv<4> ap_const_lv4_0;
    static const sc_lv<4> ap_const_lv4_F;
    static const sc_lv<8> ap_const_lv8_96;
    static const sc_lv<8> ap_const_lv8_1;
    static const sc_lv<5> ap_const_lv5_10;
    static const sc_lv<5> ap_const_lv5_1;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_ap_CS_fsm_state1();
    void thread_ap_CS_fsm_state2();
    void thread_ap_CS_fsm_state3();
    void thread_ap_CS_fsm_state4();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_bias_buff_V16_address0();
    void thread_bias_buff_V16_ce0();
    void thread_bias_buff_V17_address0();
    void thread_bias_buff_V17_ce0();
    void thread_bias_buff_V18_address0();
    void thread_bias_buff_V18_ce0();
    void thread_bias_buff_V19_address0();
    void thread_bias_buff_V19_ce0();
    void thread_bias_buff_V20_address0();
    void thread_bias_buff_V20_ce0();
    void thread_bias_buff_V21_address0();
    void thread_bias_buff_V21_ce0();
    void thread_bias_buff_V22_address0();
    void thread_bias_buff_V22_ce0();
    void thread_bias_buff_V23_address0();
    void thread_bias_buff_V23_ce0();
    void thread_bias_buff_V24_address0();
    void thread_bias_buff_V24_ce0();
    void thread_bias_buff_V25_address0();
    void thread_bias_buff_V25_ce0();
    void thread_bias_buff_V26_address0();
    void thread_bias_buff_V26_ce0();
    void thread_bias_buff_V27_address0();
    void thread_bias_buff_V27_ce0();
    void thread_bias_buff_V28_address0();
    void thread_bias_buff_V28_ce0();
    void thread_bias_buff_V29_address0();
    void thread_bias_buff_V29_ce0();
    void thread_bias_buff_V30_address0();
    void thread_bias_buff_V30_ce0();
    void thread_bias_buff_V_address0();
    void thread_bias_buff_V_ce0();
    void thread_bias_buff_V_offset_c_fu_532_p1();
    void thread_buff_out_0_V_address0();
    void thread_buff_out_0_V_ce0();
    void thread_buff_out_0_V_d0();
    void thread_buff_out_0_V_we0();
    void thread_buff_out_10_V_address0();
    void thread_buff_out_10_V_ce0();
    void thread_buff_out_10_V_d0();
    void thread_buff_out_10_V_we0();
    void thread_buff_out_11_V_address0();
    void thread_buff_out_11_V_ce0();
    void thread_buff_out_11_V_d0();
    void thread_buff_out_11_V_we0();
    void thread_buff_out_12_V_address0();
    void thread_buff_out_12_V_ce0();
    void thread_buff_out_12_V_d0();
    void thread_buff_out_12_V_we0();
    void thread_buff_out_13_V_address0();
    void thread_buff_out_13_V_ce0();
    void thread_buff_out_13_V_d0();
    void thread_buff_out_13_V_we0();
    void thread_buff_out_14_V_address0();
    void thread_buff_out_14_V_ce0();
    void thread_buff_out_14_V_d0();
    void thread_buff_out_14_V_we0();
    void thread_buff_out_15_V_address0();
    void thread_buff_out_15_V_ce0();
    void thread_buff_out_15_V_d0();
    void thread_buff_out_15_V_we0();
    void thread_buff_out_1_V_address0();
    void thread_buff_out_1_V_ce0();
    void thread_buff_out_1_V_d0();
    void thread_buff_out_1_V_we0();
    void thread_buff_out_2_V_address0();
    void thread_buff_out_2_V_ce0();
    void thread_buff_out_2_V_d0();
    void thread_buff_out_2_V_we0();
    void thread_buff_out_3_V_address0();
    void thread_buff_out_3_V_ce0();
    void thread_buff_out_3_V_d0();
    void thread_buff_out_3_V_we0();
    void thread_buff_out_4_V_address0();
    void thread_buff_out_4_V_ce0();
    void thread_buff_out_4_V_d0();
    void thread_buff_out_4_V_we0();
    void thread_buff_out_5_V_address0();
    void thread_buff_out_5_V_ce0();
    void thread_buff_out_5_V_d0();
    void thread_buff_out_5_V_we0();
    void thread_buff_out_6_V_address0();
    void thread_buff_out_6_V_ce0();
    void thread_buff_out_6_V_d0();
    void thread_buff_out_6_V_we0();
    void thread_buff_out_7_V_address0();
    void thread_buff_out_7_V_ce0();
    void thread_buff_out_7_V_d0();
    void thread_buff_out_7_V_we0();
    void thread_buff_out_8_V_address0();
    void thread_buff_out_8_V_ce0();
    void thread_buff_out_8_V_d0();
    void thread_buff_out_8_V_we0();
    void thread_buff_out_9_V_address0();
    void thread_buff_out_9_V_ce0();
    void thread_buff_out_9_V_d0();
    void thread_buff_out_9_V_we0();
    void thread_i_fu_558_p2();
    void thread_icmp_ln52_fu_552_p2();
    void thread_icmp_ln53_fu_584_p2();
    void thread_m_fu_590_p2();
    void thread_trunc_ln203_fu_596_p1();
    void thread_zext_ln54_fu_564_p1();
    void thread_ap_NS_fsm();
};

}

using namespace ap_rtl;

#endif
