TimeQuest Timing Analyzer report for FPU_project
Tue Aug 01 23:18:11 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; FPU_project                                                       ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.82 MHz ; 61.82 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -15.176 ; -1395.959         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.384 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -126.360                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                        ;
+---------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.176 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.475     ; 15.699     ;
; -15.176 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.475     ; 15.699     ;
; -15.176 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.475     ; 15.699     ;
; -15.147 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.081     ; 16.064     ;
; -15.147 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.081     ; 16.064     ;
; -15.147 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.081     ; 16.064     ;
; -15.103 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.082     ; 16.019     ;
; -15.103 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.082     ; 16.019     ;
; -15.103 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.082     ; 16.019     ;
; -15.018 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.082     ; 15.934     ;
; -15.018 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.082     ; 15.934     ;
; -15.018 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.082     ; 15.934     ;
; -14.963 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.474     ; 15.487     ;
; -14.963 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.474     ; 15.487     ;
; -14.963 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.474     ; 15.487     ;
; -14.963 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.474     ; 15.487     ;
; -14.963 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.474     ; 15.487     ;
; -14.963 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.474     ; 15.487     ;
; -14.943 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.470     ; 15.471     ;
; -14.934 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.080     ; 15.852     ;
; -14.934 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.080     ; 15.852     ;
; -14.934 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.080     ; 15.852     ;
; -14.934 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.080     ; 15.852     ;
; -14.934 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.080     ; 15.852     ;
; -14.934 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.080     ; 15.852     ;
; -14.914 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.469     ; 15.443     ;
; -14.914 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.076     ; 15.836     ;
; -14.903 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.473     ; 15.428     ;
; -14.903 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.473     ; 15.428     ;
; -14.890 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.807     ;
; -14.890 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.807     ;
; -14.890 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.807     ;
; -14.890 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.807     ;
; -14.890 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.807     ;
; -14.890 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.807     ;
; -14.886 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.803     ;
; -14.886 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.081     ; 15.803     ;
; -14.886 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.081     ; 15.803     ;
; -14.885 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.075     ; 15.808     ;
; -14.874 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.079     ; 15.793     ;
; -14.874 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.079     ; 15.793     ;
; -14.870 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.077     ; 15.791     ;
; -14.841 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.076     ; 15.763     ;
; -14.830 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.080     ; 15.748     ;
; -14.830 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.080     ; 15.748     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.829 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 1.000        ; -0.097     ; 15.730     ;
; -14.805 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.722     ;
; -14.805 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.722     ;
; -14.805 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.722     ;
; -14.805 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.722     ;
; -14.805 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.722     ;
; -14.805 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.722     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.800 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 1.000        ; 0.297      ; 16.095     ;
; -14.785 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.077     ; 15.706     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.076     ; 15.678     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 1.000        ; 0.296      ; 16.050     ;
; -14.755 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.082     ; 15.671     ;
; -14.755 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.082     ; 15.671     ;
; -14.755 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.082     ; 15.671     ;
; -14.745 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.080     ; 15.663     ;
; -14.745 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.080     ; 15.663     ;
; -14.708 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.081     ; 15.625     ;
; -14.708 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.081     ; 15.625     ;
; -14.708 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.081     ; 15.625     ;
; -14.704 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.475     ; 15.227     ;
; -14.704 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.475     ; 15.227     ;
; -14.704 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.475     ; 15.227     ;
; -14.702 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.082     ; 15.618     ;
; -14.702 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.082     ; 15.618     ;
; -14.702 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.082     ; 15.618     ;
; -14.673 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.080     ; 15.591     ;
; -14.673 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.080     ; 15.591     ;
; -14.673 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.080     ; 15.591     ;
+---------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                       ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst28               ; Divider:inst1|48_bit_parallel_reg:inst|inst28               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; Divider:inst1|48_bit_parallel_reg:inst|inst31               ; Divider:inst1|48_bit_parallel_reg:inst|inst31               ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst18               ; Divider:inst1|48_bit_parallel_reg:inst|inst18               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst19               ; Divider:inst1|48_bit_parallel_reg:inst|inst19               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.402 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.511 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.171      ;
; 0.546 ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.831      ;
; 0.584 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.867      ;
; 0.590 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ; clk          ; clk         ; 0.000        ; 0.100      ; 0.876      ;
; 0.599 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst12 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.885      ;
; 0.602 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ; clk          ; clk         ; 0.000        ; 0.099      ; 0.887      ;
; 0.615 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst70 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.864      ;
; 0.617 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.902      ;
; 0.624 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.890      ;
; 0.631 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst83 ; clk          ; clk         ; 0.000        ; 0.095      ; 0.912      ;
; 0.632 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.917      ;
; 0.639 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst83 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst86 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.922      ;
; 0.642 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.925      ;
; 0.643 ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ; Divider:inst1|48_bit_parallel_reg:inst|inst40               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.926      ;
; 0.646 ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; Divider:inst1|48_bit_parallel_reg:inst|inst29               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.931      ;
; 0.646 ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ; Divider:inst1|48_bit_parallel_reg:inst|inst36               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.929      ;
; 0.648 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.931      ;
; 0.650 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.935      ;
; 0.651 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; clk          ; clk         ; 0.000        ; 0.097      ; 0.934      ;
; 0.660 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.662 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst14 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst15 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.945      ;
; 0.667 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ; Divider:inst1|48_bit_parallel_reg:inst|inst29               ; clk          ; clk         ; 0.000        ; 0.099      ; 0.952      ;
; 0.733 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.018      ;
; 0.736 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.021      ;
; 0.740 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.025      ;
; 0.741 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.026      ;
; 0.741 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.026      ;
; 0.746 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.013      ;
; 0.753 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.038      ;
; 0.756 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst2  ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.041      ;
; 0.765 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; clk          ; clk         ; 0.000        ; 0.477      ; 1.428      ;
; 0.781 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst63 ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ; clk          ; clk         ; 0.000        ; 0.102      ; 1.069      ;
; 0.789 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst59 ; clk          ; clk         ; 0.000        ; 0.482      ; 1.457      ;
; 0.800 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst2  ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.085      ;
; 0.804 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 0.000        ; 0.474      ; 1.464      ;
; 0.804 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.089      ;
; 0.818 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; clk          ; clk         ; 0.000        ; 0.098      ; 1.102      ;
; 0.821 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst62 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 0.000        ; -0.298     ; 0.709      ;
; 0.822 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst67 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 0.000        ; -0.297     ; 0.711      ;
; 0.824 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst70 ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.073      ;
; 0.828 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst86 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 0.000        ; -0.297     ; 0.717      ;
; 0.843 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst75 ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ; clk          ; clk         ; 0.000        ; 0.095      ; 1.124      ;
; 0.844 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.129      ;
; 0.844 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.130      ;
; 0.854 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst75 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ; clk          ; clk         ; 0.000        ; 0.095      ; 1.135      ;
; 0.863 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst47 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 0.000        ; -0.332     ; 0.717      ;
; 0.863 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.149      ;
; 0.864 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 0.000        ; -0.334     ; 0.716      ;
; 0.865 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst55 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 0.000        ; -0.332     ; 0.719      ;
; 0.881 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ; clk          ; clk         ; 0.000        ; 0.099      ; 1.166      ;
; 0.890 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst21 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.138      ;
; 0.912 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst5  ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.198      ;
; 0.913 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst5  ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.199      ;
; 0.942 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 0.000        ; 0.095      ; 1.223      ;
; 0.960 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 0.000        ; 0.474      ; 1.620      ;
; 0.990 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.275      ;
; 0.994 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst13 ; Divider:inst1|48_bit_parallel_reg:inst|inst36               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.243      ;
; 0.996 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst87 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 0.000        ; -0.332     ; 0.850      ;
; 1.001 ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; clk          ; clk         ; 0.000        ; 0.099      ; 1.286      ;
; 1.019 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst14 ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.305      ;
; 1.030 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst23 ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 0.000        ; 0.061      ; 1.277      ;
; 1.036 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst18 ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.287      ;
; 1.040 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst21 ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.326      ;
; 1.046 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst9  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.332      ;
; 1.066 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst62 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst63 ; clk          ; clk         ; 0.000        ; 0.092      ; 1.344      ;
; 1.068 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; clk          ; clk         ; 0.000        ; 0.098      ; 1.352      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst12 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst13 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst14 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst15 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst17 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst18 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst19 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst21 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst23 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst47 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst5  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst54 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst55 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst59 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst6  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst62 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst63 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst66 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst67 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst70 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst75 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst83 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst86 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst87 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst9  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst14               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst17               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst18               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst19               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst21               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst28               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst29               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst31               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst36               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst40               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst6                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst   ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Select    ; clk        ; 3.087 ; 3.380 ; Rise       ; clk             ;
; X0        ; clk        ; 1.801 ; 2.152 ; Rise       ; clk             ;
; X1        ; clk        ; 1.401 ; 1.747 ; Rise       ; clk             ;
; X2        ; clk        ; 1.521 ; 1.883 ; Rise       ; clk             ;
; X3        ; clk        ; 0.947 ; 1.267 ; Rise       ; clk             ;
; X4        ; clk        ; 1.347 ; 1.674 ; Rise       ; clk             ;
; X5        ; clk        ; 1.869 ; 2.259 ; Rise       ; clk             ;
; X6        ; clk        ; 1.130 ; 1.501 ; Rise       ; clk             ;
; X7        ; clk        ; 0.976 ; 1.323 ; Rise       ; clk             ;
; X8        ; clk        ; 1.348 ; 1.683 ; Rise       ; clk             ;
; X9        ; clk        ; 1.323 ; 1.664 ; Rise       ; clk             ;
; X10       ; clk        ; 1.354 ; 1.694 ; Rise       ; clk             ;
; X11       ; clk        ; 1.461 ; 1.814 ; Rise       ; clk             ;
; X12       ; clk        ; 1.750 ; 2.129 ; Rise       ; clk             ;
; X13       ; clk        ; 1.120 ; 1.482 ; Rise       ; clk             ;
; X14       ; clk        ; 1.420 ; 1.768 ; Rise       ; clk             ;
; X15       ; clk        ; 0.658 ; 0.997 ; Rise       ; clk             ;
; X16       ; clk        ; 1.438 ; 1.785 ; Rise       ; clk             ;
; X17       ; clk        ; 1.753 ; 2.098 ; Rise       ; clk             ;
; X18       ; clk        ; 0.686 ; 1.029 ; Rise       ; clk             ;
; X19       ; clk        ; 1.722 ; 2.046 ; Rise       ; clk             ;
; X20       ; clk        ; 1.777 ; 2.121 ; Rise       ; clk             ;
; X21       ; clk        ; 1.444 ; 1.809 ; Rise       ; clk             ;
; X22       ; clk        ; 1.357 ; 1.678 ; Rise       ; clk             ;
; Y0        ; clk        ; 1.459 ; 1.860 ; Rise       ; clk             ;
; Y1        ; clk        ; 1.786 ; 2.086 ; Rise       ; clk             ;
; Y2        ; clk        ; 1.410 ; 1.779 ; Rise       ; clk             ;
; Y3        ; clk        ; 1.443 ; 1.810 ; Rise       ; clk             ;
; Y4        ; clk        ; 1.939 ; 2.265 ; Rise       ; clk             ;
; Y5        ; clk        ; 2.583 ; 2.896 ; Rise       ; clk             ;
; Y6        ; clk        ; 2.133 ; 2.469 ; Rise       ; clk             ;
; Y7        ; clk        ; 1.554 ; 1.906 ; Rise       ; clk             ;
; Y8        ; clk        ; 2.454 ; 2.744 ; Rise       ; clk             ;
; Y9        ; clk        ; 1.244 ; 1.577 ; Rise       ; clk             ;
; Y10       ; clk        ; 1.438 ; 1.805 ; Rise       ; clk             ;
; Y11       ; clk        ; 2.458 ; 2.819 ; Rise       ; clk             ;
; Y12       ; clk        ; 1.330 ; 1.711 ; Rise       ; clk             ;
; Y13       ; clk        ; 2.199 ; 2.508 ; Rise       ; clk             ;
; Y14       ; clk        ; 2.186 ; 2.560 ; Rise       ; clk             ;
; Y15       ; clk        ; 1.319 ; 1.657 ; Rise       ; clk             ;
; Y16       ; clk        ; 2.412 ; 2.739 ; Rise       ; clk             ;
; Y17       ; clk        ; 1.465 ; 1.836 ; Rise       ; clk             ;
; Y18       ; clk        ; 1.859 ; 2.189 ; Rise       ; clk             ;
; Y19       ; clk        ; 2.068 ; 2.402 ; Rise       ; clk             ;
; Y20       ; clk        ; 3.238 ; 3.524 ; Rise       ; clk             ;
; Y21       ; clk        ; 2.580 ; 2.931 ; Rise       ; clk             ;
; Y22       ; clk        ; 2.366 ; 2.649 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Select    ; clk        ; -0.192 ; -0.543 ; Rise       ; clk             ;
; X0        ; clk        ; -1.349 ; -1.687 ; Rise       ; clk             ;
; X1        ; clk        ; -0.965 ; -1.298 ; Rise       ; clk             ;
; X2        ; clk        ; -1.081 ; -1.430 ; Rise       ; clk             ;
; X3        ; clk        ; -0.499 ; -0.807 ; Rise       ; clk             ;
; X4        ; clk        ; -0.884 ; -1.199 ; Rise       ; clk             ;
; X5        ; clk        ; -1.416 ; -1.791 ; Rise       ; clk             ;
; X6        ; clk        ; -0.675 ; -1.031 ; Rise       ; clk             ;
; X7        ; clk        ; -0.527 ; -0.861 ; Rise       ; clk             ;
; X8        ; clk        ; -0.883 ; -1.206 ; Rise       ; clk             ;
; X9        ; clk        ; -0.859 ; -1.187 ; Rise       ; clk             ;
; X10       ; clk        ; -0.890 ; -1.216 ; Rise       ; clk             ;
; X11       ; clk        ; -0.993 ; -1.332 ; Rise       ; clk             ;
; X12       ; clk        ; -1.269 ; -1.633 ; Rise       ; clk             ;
; X13       ; clk        ; -0.664 ; -1.012 ; Rise       ; clk             ;
; X14       ; clk        ; -0.983 ; -1.318 ; Rise       ; clk             ;
; X15       ; clk        ; -0.222 ; -0.547 ; Rise       ; clk             ;
; X16       ; clk        ; -0.969 ; -1.303 ; Rise       ; clk             ;
; X17       ; clk        ; -1.303 ; -1.634 ; Rise       ; clk             ;
; X18       ; clk        ; -0.248 ; -0.578 ; Rise       ; clk             ;
; X19       ; clk        ; -1.242 ; -1.554 ; Rise       ; clk             ;
; X20       ; clk        ; -1.296 ; -1.628 ; Rise       ; clk             ;
; X21       ; clk        ; -0.975 ; -1.327 ; Rise       ; clk             ;
; X22       ; clk        ; -0.891 ; -1.199 ; Rise       ; clk             ;
; Y0        ; clk        ; -0.954 ; -1.319 ; Rise       ; clk             ;
; Y1        ; clk        ; -1.301 ; -1.591 ; Rise       ; clk             ;
; Y2        ; clk        ; -0.927 ; -1.273 ; Rise       ; clk             ;
; Y3        ; clk        ; -0.961 ; -1.304 ; Rise       ; clk             ;
; Y4        ; clk        ; -1.447 ; -1.761 ; Rise       ; clk             ;
; Y5        ; clk        ; -2.067 ; -2.367 ; Rise       ; clk             ;
; Y6        ; clk        ; -1.635 ; -1.958 ; Rise       ; clk             ;
; Y7        ; clk        ; -1.059 ; -1.385 ; Rise       ; clk             ;
; Y8        ; clk        ; -1.944 ; -2.222 ; Rise       ; clk             ;
; Y9        ; clk        ; -0.768 ; -1.079 ; Rise       ; clk             ;
; Y10       ; clk        ; -0.955 ; -1.299 ; Rise       ; clk             ;
; Y11       ; clk        ; -1.889 ; -2.226 ; Rise       ; clk             ;
; Y12       ; clk        ; -0.846 ; -1.205 ; Rise       ; clk             ;
; Y13       ; clk        ; -1.698 ; -1.995 ; Rise       ; clk             ;
; Y14       ; clk        ; -1.666 ; -2.013 ; Rise       ; clk             ;
; Y15       ; clk        ; -0.839 ; -1.154 ; Rise       ; clk             ;
; Y16       ; clk        ; -1.883 ; -2.185 ; Rise       ; clk             ;
; Y17       ; clk        ; -0.936 ; -1.281 ; Rise       ; clk             ;
; Y18       ; clk        ; -1.371 ; -1.687 ; Rise       ; clk             ;
; Y19       ; clk        ; -1.553 ; -1.861 ; Rise       ; clk             ;
; Y20       ; clk        ; -2.676 ; -2.941 ; Rise       ; clk             ;
; Y21       ; clk        ; -2.044 ; -2.371 ; Rise       ; clk             ;
; Y22       ; clk        ; -1.857 ; -2.130 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Overflow  ; clk        ; 22.162 ; 22.075 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Overflow  ; clk        ; 8.627 ; 8.542 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; X23        ; Overflow    ; 13.669 ; 13.628 ; 14.081 ; 14.080 ;
; X24        ; Overflow    ; 13.747 ; 13.706 ; 14.148 ; 14.147 ;
; X25        ; Overflow    ; 13.136 ; 13.095 ; 13.575 ; 13.574 ;
; X26        ; Overflow    ; 12.936 ; 13.091 ; 13.294 ; 13.442 ;
; X27        ; Overflow    ; 12.549 ; 12.508 ; 12.967 ; 12.966 ;
; X28        ; Overflow    ; 11.246 ; 11.205 ; 11.601 ; 11.600 ;
; X29        ; Overflow    ; 12.419 ; 12.418 ; 12.758 ; 12.725 ;
; X30        ; Overflow    ; 10.493 ; 10.488 ; 10.853 ; 10.834 ;
; X31        ; R31         ; 7.337  ; 7.230  ; 7.686  ; 7.616  ;
; Y23        ; Overflow    ; 14.048 ; 14.047 ; 14.359 ; 14.318 ;
; Y24        ; Overflow    ; 13.924 ; 13.923 ; 14.243 ; 14.202 ;
; Y25        ; Overflow    ; 13.541 ; 13.540 ; 13.859 ; 13.818 ;
; Y26        ; Overflow    ; 12.869 ; 12.868 ; 13.141 ; 13.212 ;
; Y27        ; Overflow    ; 11.682 ; 11.681 ; 11.995 ; 11.954 ;
; Y28        ; Overflow    ; 11.091 ; 11.090 ; 11.428 ; 11.387 ;
; Y29        ; Overflow    ; 11.984 ; 11.983 ; 12.340 ; 12.339 ;
; Y30        ; Overflow    ; 10.147 ; 10.110 ; 10.498 ; 10.452 ;
; Y31        ; R31         ; 4.872  ; 4.766  ; 5.011  ; 4.896  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; X23        ; Overflow    ; 10.897 ; 10.907 ; 11.239 ; 11.241 ;
; X24        ; Overflow    ; 10.863 ; 10.932 ; 11.253 ; 11.259 ;
; X25        ; Overflow    ; 11.520 ; 11.584 ; 11.874 ; 11.925 ;
; X26        ; Overflow    ; 11.407 ; 11.403 ; 11.763 ; 11.795 ;
; X27        ; Overflow    ; 11.027 ; 11.024 ; 11.348 ; 11.337 ;
; X28        ; Overflow    ; 10.574 ; 10.542 ; 10.913 ; 10.873 ;
; X29        ; Overflow    ; 10.712 ; 10.652 ; 11.017 ; 10.992 ;
; X30        ; Overflow    ; 10.033 ; 9.951  ; 10.325 ; 10.334 ;
; X31        ; R31         ; 7.086  ; 6.982  ; 7.426  ; 7.357  ;
; Y23        ; Overflow    ; 11.176 ; 11.179 ; 11.491 ; 11.558 ;
; Y24        ; Overflow    ; 11.086 ; 11.095 ; 11.414 ; 11.459 ;
; Y25        ; Overflow    ; 11.319 ; 11.348 ; 11.663 ; 11.684 ;
; Y26        ; Overflow    ; 11.472 ; 11.504 ; 11.817 ; 11.813 ;
; Y27        ; Overflow    ; 10.675 ; 10.690 ; 11.014 ; 11.009 ;
; Y28        ; Overflow    ; 10.412 ; 10.379 ; 10.746 ; 10.749 ;
; Y29        ; Overflow    ; 10.148 ; 10.123 ; 10.500 ; 10.440 ;
; Y30        ; Overflow    ; 9.715  ; 9.656  ; 10.052 ; 9.985  ;
; Y31        ; R31         ; 4.732  ; 4.628  ; 4.869  ; 4.757  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 66.75 MHz ; 66.75 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -13.982 ; -1285.277        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -126.360                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                         ;
+---------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.982 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.073     ; 14.908     ;
; -13.982 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.908     ;
; -13.982 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.908     ;
; -13.969 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.432     ; 14.536     ;
; -13.969 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.432     ; 14.536     ;
; -13.969 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.432     ; 14.536     ;
; -13.912 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.073     ; 14.838     ;
; -13.912 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.838     ;
; -13.912 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.838     ;
; -13.824 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.073     ; 14.750     ;
; -13.824 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.750     ;
; -13.824 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.750     ;
; -13.783 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.710     ;
; -13.783 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.710     ;
; -13.783 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.710     ;
; -13.783 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.710     ;
; -13.783 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.710     ;
; -13.783 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.710     ;
; -13.770 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.431     ; 14.338     ;
; -13.770 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.431     ; 14.338     ;
; -13.770 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.431     ; 14.338     ;
; -13.770 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.431     ; 14.338     ;
; -13.770 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.431     ; 14.338     ;
; -13.770 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.431     ; 14.338     ;
; -13.755 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.069     ; 14.685     ;
; -13.742 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.428     ; 14.313     ;
; -13.741 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.073     ; 14.667     ;
; -13.741 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.667     ;
; -13.741 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.667     ;
; -13.725 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.068     ; 14.656     ;
; -13.724 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.072     ; 14.651     ;
; -13.724 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.072     ; 14.651     ;
; -13.713 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.640     ;
; -13.713 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.640     ;
; -13.713 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.640     ;
; -13.713 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.640     ;
; -13.713 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.640     ;
; -13.713 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.640     ;
; -13.712 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.427     ; 14.284     ;
; -13.711 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.431     ; 14.279     ;
; -13.711 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.431     ; 14.279     ;
; -13.685 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.069     ; 14.615     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.938     ;
; -13.655 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.068     ; 14.586     ;
; -13.654 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.072     ; 14.581     ;
; -13.654 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.072     ; 14.581     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.654 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 1.000        ; -0.087     ; 14.566     ;
; -13.625 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.552     ;
; -13.625 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.552     ;
; -13.625 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.552     ;
; -13.625 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.552     ;
; -13.625 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.552     ;
; -13.625 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.552     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.069     ; 14.527     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.597 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 1.000        ; 0.272      ; 14.868     ;
; -13.577 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.073     ; 14.503     ;
; -13.577 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.503     ;
; -13.577 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.503     ;
; -13.573 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.073     ; 14.499     ;
; -13.573 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.499     ;
; -13.573 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.499     ;
; -13.567 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.068     ; 14.498     ;
; -13.566 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.072     ; 14.493     ;
; -13.566 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.072     ; 14.493     ;
; -13.565 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.432     ; 14.132     ;
; -13.565 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.432     ; 14.132     ;
; -13.565 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.432     ; 14.132     ;
; -13.548 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.073     ; 14.474     ;
; -13.548 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.474     ;
; -13.548 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.073     ; 14.474     ;
; -13.542 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.469     ;
; -13.542 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.469     ;
; -13.542 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.469     ;
+---------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst28               ; Divider:inst1|48_bit_parallel_reg:inst|inst28               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst31               ; Divider:inst1|48_bit_parallel_reg:inst|inst31               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst18               ; Divider:inst1|48_bit_parallel_reg:inst|inst18               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst19               ; Divider:inst1|48_bit_parallel_reg:inst|inst19               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.353 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.480 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.082      ;
; 0.495 ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.755      ;
; 0.541 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.799      ;
; 0.546 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.807      ;
; 0.552 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst12 ; clk          ; clk         ; 0.000        ; 0.090      ; 0.813      ;
; 0.556 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.816      ;
; 0.570 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.830      ;
; 0.576 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst70 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.800      ;
; 0.577 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.837      ;
; 0.577 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.820      ;
; 0.581 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst83 ; clk          ; clk         ; 0.000        ; 0.085      ; 0.837      ;
; 0.584 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst83 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst86 ; clk          ; clk         ; 0.000        ; 0.087      ; 0.842      ;
; 0.587 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ; clk          ; clk         ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ; Divider:inst1|48_bit_parallel_reg:inst|inst40               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.845      ;
; 0.591 ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; Divider:inst1|48_bit_parallel_reg:inst|inst29               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.851      ;
; 0.591 ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ; Divider:inst1|48_bit_parallel_reg:inst|inst36               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.849      ;
; 0.593 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.851      ;
; 0.595 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.855      ;
; 0.596 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.854      ;
; 0.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.848      ;
; 0.609 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst14 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst15 ; clk          ; clk         ; 0.000        ; 0.087      ; 0.867      ;
; 0.612 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ; Divider:inst1|48_bit_parallel_reg:inst|inst29               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.872      ;
; 0.658 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.918      ;
; 0.661 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.921      ;
; 0.665 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.925      ;
; 0.666 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.926      ;
; 0.677 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.937      ;
; 0.680 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst2  ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.940      ;
; 0.685 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.945      ;
; 0.689 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst59 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.299      ;
; 0.695 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.938      ;
; 0.707 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; clk          ; clk         ; 0.000        ; 0.434      ; 1.312      ;
; 0.714 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst63 ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ; clk          ; clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.723 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 0.000        ; 0.431      ; 1.325      ;
; 0.743 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst2  ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; clk          ; clk         ; 0.000        ; 0.089      ; 1.003      ;
; 0.745 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst62 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 0.000        ; -0.273     ; 0.643      ;
; 0.746 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.089      ; 1.006      ;
; 0.746 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst67 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 0.000        ; -0.272     ; 0.645      ;
; 0.752 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst86 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 0.000        ; -0.272     ; 0.651      ;
; 0.755 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst75 ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ; clk          ; clk         ; 0.000        ; 0.085      ; 1.011      ;
; 0.757 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst75 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ; clk          ; clk         ; 0.000        ; 0.085      ; 1.013      ;
; 0.759 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; clk          ; clk         ; 0.000        ; 0.088      ; 1.018      ;
; 0.765 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst70 ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ; clk          ; clk         ; 0.000        ; 0.053      ; 0.989      ;
; 0.782 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; clk          ; clk         ; 0.000        ; 0.089      ; 1.042      ;
; 0.783 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; clk          ; clk         ; 0.000        ; 0.090      ; 1.044      ;
; 0.790 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 0.000        ; -0.310     ; 0.651      ;
; 0.795 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst47 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 0.000        ; -0.307     ; 0.659      ;
; 0.796 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ; clk          ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.797 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst55 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 0.000        ; -0.307     ; 0.661      ;
; 0.818 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ; clk          ; clk         ; 0.000        ; 0.089      ; 1.078      ;
; 0.818 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst5  ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; clk          ; clk         ; 0.000        ; 0.090      ; 1.079      ;
; 0.819 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst5  ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ; clk          ; clk         ; 0.000        ; 0.090      ; 1.080      ;
; 0.826 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst21 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.048      ;
; 0.870 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 0.000        ; 0.431      ; 1.472      ;
; 0.875 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 0.000        ; 0.086      ; 1.132      ;
; 0.904 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.089      ; 1.164      ;
; 0.914 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst87 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 0.000        ; -0.307     ; 0.778      ;
; 0.915 ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; clk          ; clk         ; 0.000        ; 0.089      ; 1.175      ;
; 0.919 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst13 ; Divider:inst1|48_bit_parallel_reg:inst|inst36               ; clk          ; clk         ; 0.000        ; 0.052      ; 1.142      ;
; 0.933 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst14 ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ; clk          ; clk         ; 0.000        ; 0.090      ; 1.194      ;
; 0.941 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst23 ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 0.000        ; 0.052      ; 1.164      ;
; 0.943 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst62 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst63 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.196      ;
; 0.951 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst21 ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ; clk          ; clk         ; 0.000        ; 0.090      ; 1.212      ;
; 0.968 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst9  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.229      ;
; 0.969 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst18 ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ; clk          ; clk         ; 0.000        ; 0.054      ; 1.194      ;
; 0.977 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; clk          ; clk         ; 0.000        ; 0.088      ; 1.236      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst12 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst13 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst14 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst15 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst17 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst18 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst19 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst21 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst23 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst47 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst5  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst54 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst55 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst59 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst6  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst62 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst63 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst66 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst67 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst70 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst75 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst83 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst86 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst87 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst9  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst14               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst17               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst18               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst19               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst21               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst28               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst29               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst31               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst36               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst40               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst6                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Select    ; clk        ; 2.774 ; 2.900 ; Rise       ; clk             ;
; X0        ; clk        ; 1.563 ; 1.811 ; Rise       ; clk             ;
; X1        ; clk        ; 1.194 ; 1.435 ; Rise       ; clk             ;
; X2        ; clk        ; 1.309 ; 1.567 ; Rise       ; clk             ;
; X3        ; clk        ; 0.796 ; 0.999 ; Rise       ; clk             ;
; X4        ; clk        ; 1.158 ; 1.372 ; Rise       ; clk             ;
; X5        ; clk        ; 1.640 ; 1.898 ; Rise       ; clk             ;
; X6        ; clk        ; 0.951 ; 1.216 ; Rise       ; clk             ;
; X7        ; clk        ; 0.820 ; 1.055 ; Rise       ; clk             ;
; X8        ; clk        ; 1.165 ; 1.376 ; Rise       ; clk             ;
; X9        ; clk        ; 1.140 ; 1.364 ; Rise       ; clk             ;
; X10       ; clk        ; 1.163 ; 1.387 ; Rise       ; clk             ;
; X11       ; clk        ; 1.260 ; 1.497 ; Rise       ; clk             ;
; X12       ; clk        ; 1.532 ; 1.772 ; Rise       ; clk             ;
; X13       ; clk        ; 0.942 ; 1.198 ; Rise       ; clk             ;
; X14       ; clk        ; 1.213 ; 1.459 ; Rise       ; clk             ;
; X15       ; clk        ; 0.521 ; 0.759 ; Rise       ; clk             ;
; X16       ; clk        ; 1.241 ; 1.470 ; Rise       ; clk             ;
; X17       ; clk        ; 1.530 ; 1.754 ; Rise       ; clk             ;
; X18       ; clk        ; 0.548 ; 0.785 ; Rise       ; clk             ;
; X19       ; clk        ; 1.505 ; 1.708 ; Rise       ; clk             ;
; X20       ; clk        ; 1.553 ; 1.777 ; Rise       ; clk             ;
; X21       ; clk        ; 1.247 ; 1.494 ; Rise       ; clk             ;
; X22       ; clk        ; 1.168 ; 1.369 ; Rise       ; clk             ;
; Y0        ; clk        ; 1.263 ; 1.514 ; Rise       ; clk             ;
; Y1        ; clk        ; 1.572 ; 1.724 ; Rise       ; clk             ;
; Y2        ; clk        ; 1.215 ; 1.453 ; Rise       ; clk             ;
; Y3        ; clk        ; 1.251 ; 1.485 ; Rise       ; clk             ;
; Y4        ; clk        ; 1.715 ; 1.893 ; Rise       ; clk             ;
; Y5        ; clk        ; 2.314 ; 2.467 ; Rise       ; clk             ;
; Y6        ; clk        ; 1.905 ; 2.065 ; Rise       ; clk             ;
; Y7        ; clk        ; 1.348 ; 1.559 ; Rise       ; clk             ;
; Y8        ; clk        ; 2.205 ; 2.320 ; Rise       ; clk             ;
; Y9        ; clk        ; 1.064 ; 1.272 ; Rise       ; clk             ;
; Y10       ; clk        ; 1.251 ; 1.481 ; Rise       ; clk             ;
; Y11       ; clk        ; 2.187 ; 2.390 ; Rise       ; clk             ;
; Y12       ; clk        ; 1.142 ; 1.378 ; Rise       ; clk             ;
; Y13       ; clk        ; 1.961 ; 2.107 ; Rise       ; clk             ;
; Y14       ; clk        ; 1.944 ; 2.142 ; Rise       ; clk             ;
; Y15       ; clk        ; 1.137 ; 1.340 ; Rise       ; clk             ;
; Y16       ; clk        ; 2.164 ; 2.311 ; Rise       ; clk             ;
; Y17       ; clk        ; 1.274 ; 1.498 ; Rise       ; clk             ;
; Y18       ; clk        ; 1.636 ; 1.825 ; Rise       ; clk             ;
; Y19       ; clk        ; 1.837 ; 2.006 ; Rise       ; clk             ;
; Y20       ; clk        ; 2.933 ; 3.021 ; Rise       ; clk             ;
; Y21       ; clk        ; 2.314 ; 2.479 ; Rise       ; clk             ;
; Y22       ; clk        ; 2.119 ; 2.231 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Select    ; clk        ; -0.094 ; -0.341 ; Rise       ; clk             ;
; X0        ; clk        ; -1.161 ; -1.397 ; Rise       ; clk             ;
; X1        ; clk        ; -0.807 ; -1.036 ; Rise       ; clk             ;
; X2        ; clk        ; -0.918 ; -1.164 ; Rise       ; clk             ;
; X3        ; clk        ; -0.397 ; -0.590 ; Rise       ; clk             ;
; X4        ; clk        ; -0.746 ; -0.949 ; Rise       ; clk             ;
; X5        ; clk        ; -1.236 ; -1.482 ; Rise       ; clk             ;
; X6        ; clk        ; -0.546 ; -0.798 ; Rise       ; clk             ;
; X7        ; clk        ; -0.420 ; -0.644 ; Rise       ; clk             ;
; X8        ; clk        ; -0.751 ; -0.952 ; Rise       ; clk             ;
; X9        ; clk        ; -0.727 ; -0.940 ; Rise       ; clk             ;
; X10       ; clk        ; -0.749 ; -0.963 ; Rise       ; clk             ;
; X11       ; clk        ; -0.842 ; -1.068 ; Rise       ; clk             ;
; X12       ; clk        ; -1.102 ; -1.332 ; Rise       ; clk             ;
; X13       ; clk        ; -0.536 ; -0.780 ; Rise       ; clk             ;
; X14       ; clk        ; -0.825 ; -1.059 ; Rise       ; clk             ;
; X15       ; clk        ; -0.133 ; -0.360 ; Rise       ; clk             ;
; X16       ; clk        ; -0.823 ; -1.042 ; Rise       ; clk             ;
; X17       ; clk        ; -1.128 ; -1.341 ; Rise       ; clk             ;
; X18       ; clk        ; -0.159 ; -0.385 ; Rise       ; clk             ;
; X19       ; clk        ; -1.077 ; -1.270 ; Rise       ; clk             ;
; X20       ; clk        ; -1.125 ; -1.338 ; Rise       ; clk             ;
; X21       ; clk        ; -0.830 ; -1.065 ; Rise       ; clk             ;
; X22       ; clk        ; -0.754 ; -0.945 ; Rise       ; clk             ;
; Y0        ; clk        ; -0.807 ; -1.033 ; Rise       ; clk             ;
; Y1        ; clk        ; -1.137 ; -1.282 ; Rise       ; clk             ;
; Y2        ; clk        ; -0.782 ; -1.004 ; Rise       ; clk             ;
; Y3        ; clk        ; -0.819 ; -1.036 ; Rise       ; clk             ;
; Y4        ; clk        ; -1.276 ; -1.445 ; Rise       ; clk             ;
; Y5        ; clk        ; -1.851 ; -1.997 ; Rise       ; clk             ;
; Y6        ; clk        ; -1.458 ; -1.611 ; Rise       ; clk             ;
; Y7        ; clk        ; -0.903 ; -1.097 ; Rise       ; clk             ;
; Y8        ; clk        ; -1.748 ; -1.856 ; Rise       ; clk             ;
; Y9        ; clk        ; -0.640 ; -0.830 ; Rise       ; clk             ;
; Y10       ; clk        ; -0.817 ; -1.031 ; Rise       ; clk             ;
; Y11       ; clk        ; -1.678 ; -1.860 ; Rise       ; clk             ;
; Y12       ; clk        ; -0.708 ; -0.928 ; Rise       ; clk             ;
; Y13       ; clk        ; -1.511 ; -1.651 ; Rise       ; clk             ;
; Y14       ; clk        ; -1.475 ; -1.657 ; Rise       ; clk             ;
; Y15       ; clk        ; -0.706 ; -0.893 ; Rise       ; clk             ;
; Y16       ; clk        ; -1.686 ; -1.819 ; Rise       ; clk             ;
; Y17       ; clk        ; -0.800 ; -1.003 ; Rise       ; clk             ;
; Y18       ; clk        ; -1.201 ; -1.378 ; Rise       ; clk             ;
; Y19       ; clk        ; -1.373 ; -1.526 ; Rise       ; clk             ;
; Y20       ; clk        ; -2.425 ; -2.502 ; Rise       ; clk             ;
; Y21       ; clk        ; -1.828 ; -1.981 ; Rise       ; clk             ;
; Y22       ; clk        ; -1.661 ; -1.769 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Overflow  ; clk        ; 20.380 ; 20.243 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Overflow  ; clk        ; 7.828 ; 7.706 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; X23        ; Overflow    ; 12.395 ; 12.197 ; 12.688 ; 12.526 ;
; X24        ; Overflow    ; 12.470 ; 12.272 ; 12.746 ; 12.584 ;
; X25        ; Overflow    ; 11.916 ; 11.718 ; 12.221 ; 12.059 ;
; X26        ; Overflow    ; 11.754 ; 11.682 ; 12.007 ; 11.922 ;
; X27        ; Overflow    ; 11.398 ; 11.200 ; 11.658 ; 11.496 ;
; X28        ; Overflow    ; 10.200 ; 10.002 ; 10.434 ; 10.272 ;
; X29        ; Overflow    ; 11.265 ; 11.103 ; 11.493 ; 11.301 ;
; X30        ; Overflow    ; 9.510  ; 9.348  ; 9.757  ; 9.582  ;
; X31        ; R31         ; 6.527  ; 6.414  ; 6.782  ; 6.703  ;
; Y23        ; Overflow    ; 12.730 ; 12.568 ; 12.951 ; 12.753 ;
; Y24        ; Overflow    ; 12.623 ; 12.461 ; 12.857 ; 12.659 ;
; Y25        ; Overflow    ; 12.266 ; 12.104 ; 12.504 ; 12.306 ;
; Y26        ; Overflow    ; 11.650 ; 11.488 ; 11.861 ; 11.720 ;
; Y27        ; Overflow    ; 10.559 ; 10.397 ; 10.817 ; 10.619 ;
; Y28        ; Overflow    ; 10.029 ; 9.867  ; 10.300 ; 10.102 ;
; Y29        ; Overflow    ; 10.854 ; 10.692 ; 11.106 ; 10.944 ;
; Y30        ; Overflow    ; 9.189  ; 8.994  ; 9.438  ; 9.238  ;
; Y31        ; R31         ; 4.405  ; 4.293  ; 4.546  ; 4.429  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; X23        ; Overflow    ; 9.859  ; 9.695  ; 10.101 ; 9.932  ;
; X24        ; Overflow    ; 9.828  ; 9.721  ; 10.114 ; 9.949  ;
; X25        ; Overflow    ; 10.432 ; 10.315 ; 10.675 ; 10.541 ;
; X26        ; Overflow    ; 10.336 ; 10.164 ; 10.584 ; 10.443 ;
; X27        ; Overflow    ; 9.989  ; 9.816  ; 10.201 ; 10.023 ;
; X28        ; Overflow    ; 9.573  ; 9.370  ; 9.811  ; 9.603  ;
; X29        ; Overflow    ; 9.707  ; 9.504  ; 9.892  ; 9.719  ;
; X30        ; Overflow    ; 9.075  ; 8.859  ; 9.264  ; 9.126  ;
; X31        ; R31         ; 6.289  ; 6.180  ; 6.536  ; 6.458  ;
; Y23        ; Overflow    ; 10.113 ; 9.949  ; 10.322 ; 10.215 ;
; Y24        ; Overflow    ; 10.038 ; 9.875  ; 10.268 ; 10.136 ;
; Y25        ; Overflow    ; 10.254 ; 10.098 ; 10.497 ; 10.336 ;
; Y26        ; Overflow    ; 10.390 ; 10.249 ; 10.628 ; 10.456 ;
; Y27        ; Overflow    ; 9.657  ; 9.506  ; 9.894  ; 9.722  ;
; Y28        ; Overflow    ; 9.415  ; 9.213  ; 9.664  ; 9.493  ;
; Y29        ; Overflow    ; 9.173  ; 9.000  ; 9.429  ; 9.226  ;
; Y30        ; Overflow    ; 8.783  ; 8.579  ; 9.019  ; 8.810  ;
; Y31        ; R31         ; 4.262  ; 4.152  ; 4.399  ; 4.284  ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.813 ; -624.507          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.172 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -106.314                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                        ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.813 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.758      ;
; -6.813 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.758      ;
; -6.813 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.758      ;
; -6.761 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.228     ; 7.520      ;
; -6.761 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.228     ; 7.520      ;
; -6.761 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.228     ; 7.520      ;
; -6.719 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.664      ;
; -6.719 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.664      ;
; -6.719 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.664      ;
; -6.719 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.664      ;
; -6.719 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.664      ;
; -6.719 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.664      ;
; -6.699 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.644      ;
; -6.699 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.644      ;
; -6.699 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.644      ;
; -6.692 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.040     ; 7.639      ;
; -6.676 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.621      ;
; -6.676 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.042     ; 7.621      ;
; -6.673 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.040     ; 7.620      ;
; -6.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.228     ; 7.426      ;
; -6.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.228     ; 7.426      ;
; -6.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.228     ; 7.426      ;
; -6.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.228     ; 7.426      ;
; -6.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.228     ; 7.426      ;
; -6.667 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.228     ; 7.426      ;
; -6.657 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.602      ;
; -6.657 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.602      ;
; -6.657 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.602      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.656 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.779      ;
; -6.654 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.599      ;
; -6.654 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.599      ;
; -6.654 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.599      ;
; -6.640 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.226     ; 7.401      ;
; -6.624 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.228     ; 7.383      ;
; -6.624 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.228     ; 7.383      ;
; -6.621 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.226     ; 7.382      ;
; -6.605 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.550      ;
; -6.605 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.550      ;
; -6.605 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.550      ;
; -6.605 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.550      ;
; -6.605 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.550      ;
; -6.605 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.550      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.604 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 1.000        ; -0.050     ; 7.541      ;
; -6.578 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 1.000        ; -0.040     ; 7.525      ;
; -6.574 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.519      ;
; -6.574 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.519      ;
; -6.574 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.519      ;
; -6.564 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.228     ; 7.323      ;
; -6.564 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.228     ; 7.323      ;
; -6.564 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.228     ; 7.323      ;
; -6.563 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.508      ;
; -6.563 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.508      ;
; -6.563 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.508      ;
; -6.563 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.508      ;
; -6.563 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.508      ;
; -6.563 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.508      ;
; -6.562 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.507      ;
; -6.562 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 1.000        ; -0.042     ; 7.507      ;
; -6.560 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.505      ;
; -6.560 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.505      ;
; -6.560 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.505      ;
; -6.560 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.505      ;
; -6.560 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.505      ;
; -6.560 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.505      ;
; -6.559 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst59 ; clk          ; clk         ; 1.000        ; 0.141      ; 7.687      ;
; -6.559 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst66 ; clk          ; clk         ; 1.000        ; 0.141      ; 7.687      ;
; -6.559 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst14               ; clk          ; clk         ; 1.000        ; 0.141      ; 7.687      ;
; -6.559 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst17               ; clk          ; clk         ; 1.000        ; 0.141      ; 7.687      ;
; -6.559 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 1.000        ; -0.042     ; 7.504      ;
; -6.559 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.504      ;
; -6.559 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 1.000        ; -0.042     ; 7.504      ;
; -6.559 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 1.000        ; -0.040     ; 7.506      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
; -6.542 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 1.000        ; 0.136      ; 7.665      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst18               ; Divider:inst1|48_bit_parallel_reg:inst|inst18               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst19               ; Divider:inst1|48_bit_parallel_reg:inst|inst19               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst28               ; Divider:inst1|48_bit_parallel_reg:inst|inst28               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst31               ; Divider:inst1|48_bit_parallel_reg:inst|inst31               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.180 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.217 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.529      ;
; 0.249 ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.383      ;
; 0.258 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst12 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.393      ;
; 0.258 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.392      ;
; 0.259 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.394      ;
; 0.262 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ; clk          ; clk         ; 0.000        ; 0.051      ; 0.397      ;
; 0.268 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst70 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.386      ;
; 0.270 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.405      ;
; 0.271 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst83 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.404      ;
; 0.273 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.287 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.422      ;
; 0.291 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ; Divider:inst1|48_bit_parallel_reg:inst|inst40               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ; Divider:inst1|48_bit_parallel_reg:inst|inst36               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst83 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst86 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.428      ;
; 0.295 ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; Divider:inst1|48_bit_parallel_reg:inst|inst29               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.429      ;
; 0.298 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.432      ;
; 0.299 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst14 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst15 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.433      ;
; 0.299 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.433      ;
; 0.301 ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.304 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ; Divider:inst1|48_bit_parallel_reg:inst|inst29               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.438      ;
; 0.328 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.454      ;
; 0.330 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.465      ;
; 0.334 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ; clk          ; clk         ; 0.000        ; 0.230      ; 0.648      ;
; 0.335 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.470      ;
; 0.338 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.473      ;
; 0.338 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.473      ;
; 0.339 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.474      ;
; 0.340 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst59 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.656      ;
; 0.345 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.480      ;
; 0.348 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst2  ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.483      ;
; 0.349 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst63 ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ; clk          ; clk         ; 0.000        ; 0.053      ; 0.486      ;
; 0.357 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst2  ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.492      ;
; 0.359 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.494      ;
; 0.366 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.500      ;
; 0.369 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst75 ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ; clk          ; clk         ; 0.000        ; 0.049      ; 0.502      ;
; 0.369 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst70 ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ; clk          ; clk         ; 0.000        ; 0.034      ; 0.487      ;
; 0.370 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst75 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.503      ;
; 0.373 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.508      ;
; 0.376 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.511      ;
; 0.379 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst67 ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ; clk          ; clk         ; 0.000        ; -0.136     ; 0.327      ;
; 0.379 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst62 ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ; clk          ; clk         ; 0.000        ; -0.137     ; 0.326      ;
; 0.380 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.515      ;
; 0.384 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst86 ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ; clk          ; clk         ; 0.000        ; -0.136     ; 0.332      ;
; 0.388 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ; clk          ; clk         ; 0.000        ; 0.228      ; 0.700      ;
; 0.393 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.528      ;
; 0.394 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst47 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; clk          ; clk         ; 0.000        ; -0.153     ; 0.325      ;
; 0.396 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst55 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ; clk          ; clk         ; 0.000        ; -0.153     ; 0.327      ;
; 0.400 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst21 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.518      ;
; 0.400 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ; clk          ; clk         ; 0.000        ; -0.154     ; 0.330      ;
; 0.414 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst5  ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.549      ;
; 0.415 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst5  ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.550      ;
; 0.420 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.553      ;
; 0.426 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ; clk          ; clk         ; 0.000        ; 0.228      ; 0.738      ;
; 0.445 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst13 ; Divider:inst1|48_bit_parallel_reg:inst|inst36               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.564      ;
; 0.450 ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.585      ;
; 0.453 ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.588      ;
; 0.456 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst23 ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ; clk          ; clk         ; 0.000        ; 0.033      ; 0.573      ;
; 0.458 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst87 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ; clk          ; clk         ; 0.000        ; -0.153     ; 0.389      ;
; 0.460 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst14 ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.595      ;
; 0.463 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst21 ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ; clk          ; clk         ; 0.000        ; 0.051      ; 0.598      ;
; 0.468 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst18 ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.474 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst9  ; clk          ; clk         ; 0.000        ; 0.051      ; 0.609      ;
; 0.475 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst62 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst63 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.606      ;
; 0.482 ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst23 ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ; clk          ; clk         ; 0.000        ; 0.033      ; 0.599      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst20 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst21 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst22 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst23 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst47 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst48 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst49 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst5  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst54 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst55 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst58 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst59 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst6  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst62 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst63 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst66 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst67 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst7  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst70 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst71 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst74 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst75 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst78 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst79 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst8  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst82 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst83 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst86 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst87 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst9  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst90 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst91 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst94 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst95 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst1                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst10               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst11               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst12               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst13               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst14               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst15               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst16               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst17               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst18               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst19               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst20               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst21               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst22               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst23               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst24               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst26               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst27               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst28               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst29               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst3                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst30               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst31               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst32               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst33               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst34               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst35               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst36               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst37               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst38               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst39               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst4                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst40               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst41               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst42               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst43               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst44               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst45               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst46               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst47               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst48               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst5                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst6                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst7                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst8                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Divider:inst1|48_bit_parallel_reg:inst|inst9                ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst10 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Divider:inst1|48_bit_par_in_ser_par_out_reg_r:inst26|inst11 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Select    ; clk        ; 1.380 ; 2.019 ; Rise       ; clk             ;
; X0        ; clk        ; 0.802 ; 1.411 ; Rise       ; clk             ;
; X1        ; clk        ; 0.591 ; 1.173 ; Rise       ; clk             ;
; X2        ; clk        ; 0.670 ; 1.265 ; Rise       ; clk             ;
; X3        ; clk        ; 0.364 ; 0.932 ; Rise       ; clk             ;
; X4        ; clk        ; 0.602 ; 1.191 ; Rise       ; clk             ;
; X5        ; clk        ; 0.860 ; 1.487 ; Rise       ; clk             ;
; X6        ; clk        ; 0.479 ; 1.077 ; Rise       ; clk             ;
; X7        ; clk        ; 0.406 ; 0.983 ; Rise       ; clk             ;
; X8        ; clk        ; 0.571 ; 1.178 ; Rise       ; clk             ;
; X9        ; clk        ; 0.575 ; 1.177 ; Rise       ; clk             ;
; X10       ; clk        ; 0.591 ; 1.191 ; Rise       ; clk             ;
; X11       ; clk        ; 0.643 ; 1.257 ; Rise       ; clk             ;
; X12       ; clk        ; 0.766 ; 1.421 ; Rise       ; clk             ;
; X13       ; clk        ; 0.467 ; 1.062 ; Rise       ; clk             ;
; X14       ; clk        ; 0.613 ; 1.192 ; Rise       ; clk             ;
; X15       ; clk        ; 0.248 ; 0.797 ; Rise       ; clk             ;
; X16       ; clk        ; 0.628 ; 1.243 ; Rise       ; clk             ;
; X17       ; clk        ; 0.772 ; 1.379 ; Rise       ; clk             ;
; X18       ; clk        ; 0.254 ; 0.811 ; Rise       ; clk             ;
; X19       ; clk        ; 0.770 ; 1.395 ; Rise       ; clk             ;
; X20       ; clk        ; 0.819 ; 1.446 ; Rise       ; clk             ;
; X21       ; clk        ; 0.636 ; 1.255 ; Rise       ; clk             ;
; X22       ; clk        ; 0.572 ; 1.174 ; Rise       ; clk             ;
; Y0        ; clk        ; 0.647 ; 1.301 ; Rise       ; clk             ;
; Y1        ; clk        ; 0.730 ; 1.337 ; Rise       ; clk             ;
; Y2        ; clk        ; 0.620 ; 1.255 ; Rise       ; clk             ;
; Y3        ; clk        ; 0.650 ; 1.284 ; Rise       ; clk             ;
; Y4        ; clk        ; 0.857 ; 1.490 ; Rise       ; clk             ;
; Y5        ; clk        ; 1.166 ; 1.830 ; Rise       ; clk             ;
; Y6        ; clk        ; 0.937 ; 1.572 ; Rise       ; clk             ;
; Y7        ; clk        ; 0.630 ; 1.250 ; Rise       ; clk             ;
; Y8        ; clk        ; 1.093 ; 1.758 ; Rise       ; clk             ;
; Y9        ; clk        ; 0.545 ; 1.160 ; Rise       ; clk             ;
; Y10       ; clk        ; 0.658 ; 1.287 ; Rise       ; clk             ;
; Y11       ; clk        ; 1.099 ; 1.771 ; Rise       ; clk             ;
; Y12       ; clk        ; 0.575 ; 1.210 ; Rise       ; clk             ;
; Y13       ; clk        ; 0.946 ; 1.589 ; Rise       ; clk             ;
; Y14       ; clk        ; 0.952 ; 1.620 ; Rise       ; clk             ;
; Y15       ; clk        ; 0.571 ; 1.192 ; Rise       ; clk             ;
; Y16       ; clk        ; 1.065 ; 1.731 ; Rise       ; clk             ;
; Y17       ; clk        ; 0.586 ; 1.196 ; Rise       ; clk             ;
; Y18       ; clk        ; 0.811 ; 1.446 ; Rise       ; clk             ;
; Y19       ; clk        ; 0.890 ; 1.534 ; Rise       ; clk             ;
; Y20       ; clk        ; 1.474 ; 2.183 ; Rise       ; clk             ;
; Y21       ; clk        ; 1.143 ; 1.821 ; Rise       ; clk             ;
; Y22       ; clk        ; 1.024 ; 1.662 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Select    ; clk        ; -0.026 ; -0.598 ; Rise       ; clk             ;
; X0        ; clk        ; -0.573 ; -1.173 ; Rise       ; clk             ;
; X1        ; clk        ; -0.371 ; -0.946 ; Rise       ; clk             ;
; X2        ; clk        ; -0.447 ; -1.035 ; Rise       ; clk             ;
; X3        ; clk        ; -0.138 ; -0.700 ; Rise       ; clk             ;
; X4        ; clk        ; -0.367 ; -0.949 ; Rise       ; clk             ;
; X5        ; clk        ; -0.629 ; -1.248 ; Rise       ; clk             ;
; X6        ; clk        ; -0.248 ; -0.839 ; Rise       ; clk             ;
; X7        ; clk        ; -0.178 ; -0.749 ; Rise       ; clk             ;
; X8        ; clk        ; -0.336 ; -0.936 ; Rise       ; clk             ;
; X9        ; clk        ; -0.341 ; -0.935 ; Rise       ; clk             ;
; X10       ; clk        ; -0.356 ; -0.949 ; Rise       ; clk             ;
; X11       ; clk        ; -0.405 ; -1.012 ; Rise       ; clk             ;
; X12       ; clk        ; -0.523 ; -1.168 ; Rise       ; clk             ;
; X13       ; clk        ; -0.237 ; -0.824 ; Rise       ; clk             ;
; X14       ; clk        ; -0.390 ; -0.963 ; Rise       ; clk             ;
; X15       ; clk        ; -0.028 ; -0.571 ; Rise       ; clk             ;
; X16       ; clk        ; -0.390 ; -0.997 ; Rise       ; clk             ;
; X17       ; clk        ; -0.543 ; -1.142 ; Rise       ; clk             ;
; X18       ; clk        ; -0.033 ; -0.585 ; Rise       ; clk             ;
; X19       ; clk        ; -0.527 ; -1.144 ; Rise       ; clk             ;
; X20       ; clk        ; -0.575 ; -1.194 ; Rise       ; clk             ;
; X21       ; clk        ; -0.399 ; -1.009 ; Rise       ; clk             ;
; X22       ; clk        ; -0.337 ; -0.932 ; Rise       ; clk             ;
; Y0        ; clk        ; -0.398 ; -1.022 ; Rise       ; clk             ;
; Y1        ; clk        ; -0.488 ; -1.088 ; Rise       ; clk             ;
; Y2        ; clk        ; -0.379 ; -0.997 ; Rise       ; clk             ;
; Y3        ; clk        ; -0.408 ; -1.026 ; Rise       ; clk             ;
; Y4        ; clk        ; -0.611 ; -1.236 ; Rise       ; clk             ;
; Y5        ; clk        ; -0.908 ; -1.562 ; Rise       ; clk             ;
; Y6        ; clk        ; -0.687 ; -1.314 ; Rise       ; clk             ;
; Y7        ; clk        ; -0.386 ; -0.985 ; Rise       ; clk             ;
; Y8        ; clk        ; -0.837 ; -1.493 ; Rise       ; clk             ;
; Y9        ; clk        ; -0.307 ; -0.907 ; Rise       ; clk             ;
; Y10       ; clk        ; -0.416 ; -1.030 ; Rise       ; clk             ;
; Y11       ; clk        ; -0.813 ; -1.475 ; Rise       ; clk             ;
; Y12       ; clk        ; -0.335 ; -0.954 ; Rise       ; clk             ;
; Y13       ; clk        ; -0.695 ; -1.329 ; Rise       ; clk             ;
; Y14       ; clk        ; -0.694 ; -1.339 ; Rise       ; clk             ;
; Y15       ; clk        ; -0.332 ; -0.938 ; Rise       ; clk             ;
; Y16       ; clk        ; -0.802 ; -1.445 ; Rise       ; clk             ;
; Y17       ; clk        ; -0.322 ; -0.922 ; Rise       ; clk             ;
; Y18       ; clk        ; -0.567 ; -1.193 ; Rise       ; clk             ;
; Y19       ; clk        ; -0.635 ; -1.257 ; Rise       ; clk             ;
; Y20       ; clk        ; -1.196 ; -1.884 ; Rise       ; clk             ;
; Y21       ; clk        ; -0.877 ; -1.537 ; Rise       ; clk             ;
; Y22       ; clk        ; -0.769 ; -1.399 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Overflow  ; clk        ; 11.093 ; 11.179 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Overflow  ; clk        ; 4.508 ; 4.595 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; X23        ; Overflow    ; 6.810 ; 7.048 ; 7.423 ; 7.680 ;
; X24        ; Overflow    ; 6.859 ; 7.097 ; 7.459 ; 7.716 ;
; X25        ; Overflow    ; 6.560 ; 6.798 ; 7.194 ; 7.451 ;
; X26        ; Overflow    ; 6.501 ; 6.873 ; 7.079 ; 7.451 ;
; X27        ; Overflow    ; 6.286 ; 6.524 ; 6.959 ; 7.216 ;
; X28        ; Overflow    ; 5.671 ; 5.909 ; 6.263 ; 6.520 ;
; X29        ; Overflow    ; 6.264 ; 6.520 ; 6.848 ; 7.086 ;
; X30        ; Overflow    ; 5.361 ; 5.614 ; 5.948 ; 6.188 ;
; X31        ; R31         ; 3.806 ; 3.825 ; 4.357 ; 4.395 ;
; Y23        ; Overflow    ; 7.007 ; 7.264 ; 7.548 ; 7.786 ;
; Y24        ; Overflow    ; 6.981 ; 7.238 ; 7.523 ; 7.761 ;
; Y25        ; Overflow    ; 6.807 ; 7.064 ; 7.334 ; 7.572 ;
; Y26        ; Overflow    ; 6.492 ; 6.749 ; 6.980 ; 7.322 ;
; Y27        ; Overflow    ; 5.901 ; 6.158 ; 6.386 ; 6.624 ;
; Y28        ; Overflow    ; 5.616 ; 5.873 ; 6.123 ; 6.361 ;
; Y29        ; Overflow    ; 6.040 ; 6.293 ; 6.605 ; 6.862 ;
; Y30        ; Overflow    ; 5.177 ; 5.419 ; 5.747 ; 5.982 ;
; Y31        ; R31         ; 2.552 ; 2.574 ; 2.909 ; 2.924 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; X23        ; Overflow    ; 5.499 ; 5.784 ; 6.069 ; 6.347 ;
; X24        ; Overflow    ; 5.500 ; 5.807 ; 6.080 ; 6.353 ;
; X25        ; Overflow    ; 5.781 ; 6.098 ; 6.358 ; 6.675 ;
; X26        ; Overflow    ; 5.754 ; 6.028 ; 6.335 ; 6.629 ;
; X27        ; Overflow    ; 5.567 ; 5.846 ; 6.147 ; 6.419 ;
; X28        ; Overflow    ; 5.347 ; 5.615 ; 5.907 ; 6.168 ;
; X29        ; Overflow    ; 5.443 ; 5.662 ; 6.022 ; 6.260 ;
; X30        ; Overflow    ; 5.138 ; 5.341 ; 5.683 ; 5.931 ;
; X31        ; R31         ; 3.680 ; 3.698 ; 4.223 ; 4.260 ;
; Y23        ; Overflow    ; 5.638 ; 5.910 ; 6.197 ; 6.507 ;
; Y24        ; Overflow    ; 5.629 ; 5.909 ; 6.185 ; 6.485 ;
; Y25        ; Overflow    ; 5.716 ; 6.025 ; 6.279 ; 6.581 ;
; Y26        ; Overflow    ; 5.785 ; 6.079 ; 6.352 ; 6.626 ;
; Y27        ; Overflow    ; 5.381 ; 5.662 ; 5.931 ; 6.201 ;
; Y28        ; Overflow    ; 5.263 ; 5.526 ; 5.795 ; 6.072 ;
; Y29        ; Overflow    ; 5.168 ; 5.406 ; 5.722 ; 5.941 ;
; Y30        ; Overflow    ; 4.965 ; 5.189 ; 5.528 ; 5.745 ;
; Y31        ; R31         ; 2.481 ; 2.503 ; 2.840 ; 2.855 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.176   ; 0.172 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -15.176   ; 0.172 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1395.959 ; 0.0   ; 0.0      ; 0.0     ; -126.36             ;
;  clk             ; -1395.959 ; 0.000 ; N/A      ; N/A     ; -126.360            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Select    ; clk        ; 3.087 ; 3.380 ; Rise       ; clk             ;
; X0        ; clk        ; 1.801 ; 2.152 ; Rise       ; clk             ;
; X1        ; clk        ; 1.401 ; 1.747 ; Rise       ; clk             ;
; X2        ; clk        ; 1.521 ; 1.883 ; Rise       ; clk             ;
; X3        ; clk        ; 0.947 ; 1.267 ; Rise       ; clk             ;
; X4        ; clk        ; 1.347 ; 1.674 ; Rise       ; clk             ;
; X5        ; clk        ; 1.869 ; 2.259 ; Rise       ; clk             ;
; X6        ; clk        ; 1.130 ; 1.501 ; Rise       ; clk             ;
; X7        ; clk        ; 0.976 ; 1.323 ; Rise       ; clk             ;
; X8        ; clk        ; 1.348 ; 1.683 ; Rise       ; clk             ;
; X9        ; clk        ; 1.323 ; 1.664 ; Rise       ; clk             ;
; X10       ; clk        ; 1.354 ; 1.694 ; Rise       ; clk             ;
; X11       ; clk        ; 1.461 ; 1.814 ; Rise       ; clk             ;
; X12       ; clk        ; 1.750 ; 2.129 ; Rise       ; clk             ;
; X13       ; clk        ; 1.120 ; 1.482 ; Rise       ; clk             ;
; X14       ; clk        ; 1.420 ; 1.768 ; Rise       ; clk             ;
; X15       ; clk        ; 0.658 ; 0.997 ; Rise       ; clk             ;
; X16       ; clk        ; 1.438 ; 1.785 ; Rise       ; clk             ;
; X17       ; clk        ; 1.753 ; 2.098 ; Rise       ; clk             ;
; X18       ; clk        ; 0.686 ; 1.029 ; Rise       ; clk             ;
; X19       ; clk        ; 1.722 ; 2.046 ; Rise       ; clk             ;
; X20       ; clk        ; 1.777 ; 2.121 ; Rise       ; clk             ;
; X21       ; clk        ; 1.444 ; 1.809 ; Rise       ; clk             ;
; X22       ; clk        ; 1.357 ; 1.678 ; Rise       ; clk             ;
; Y0        ; clk        ; 1.459 ; 1.860 ; Rise       ; clk             ;
; Y1        ; clk        ; 1.786 ; 2.086 ; Rise       ; clk             ;
; Y2        ; clk        ; 1.410 ; 1.779 ; Rise       ; clk             ;
; Y3        ; clk        ; 1.443 ; 1.810 ; Rise       ; clk             ;
; Y4        ; clk        ; 1.939 ; 2.265 ; Rise       ; clk             ;
; Y5        ; clk        ; 2.583 ; 2.896 ; Rise       ; clk             ;
; Y6        ; clk        ; 2.133 ; 2.469 ; Rise       ; clk             ;
; Y7        ; clk        ; 1.554 ; 1.906 ; Rise       ; clk             ;
; Y8        ; clk        ; 2.454 ; 2.744 ; Rise       ; clk             ;
; Y9        ; clk        ; 1.244 ; 1.577 ; Rise       ; clk             ;
; Y10       ; clk        ; 1.438 ; 1.805 ; Rise       ; clk             ;
; Y11       ; clk        ; 2.458 ; 2.819 ; Rise       ; clk             ;
; Y12       ; clk        ; 1.330 ; 1.711 ; Rise       ; clk             ;
; Y13       ; clk        ; 2.199 ; 2.508 ; Rise       ; clk             ;
; Y14       ; clk        ; 2.186 ; 2.560 ; Rise       ; clk             ;
; Y15       ; clk        ; 1.319 ; 1.657 ; Rise       ; clk             ;
; Y16       ; clk        ; 2.412 ; 2.739 ; Rise       ; clk             ;
; Y17       ; clk        ; 1.465 ; 1.836 ; Rise       ; clk             ;
; Y18       ; clk        ; 1.859 ; 2.189 ; Rise       ; clk             ;
; Y19       ; clk        ; 2.068 ; 2.402 ; Rise       ; clk             ;
; Y20       ; clk        ; 3.238 ; 3.524 ; Rise       ; clk             ;
; Y21       ; clk        ; 2.580 ; 2.931 ; Rise       ; clk             ;
; Y22       ; clk        ; 2.366 ; 2.649 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Select    ; clk        ; -0.026 ; -0.341 ; Rise       ; clk             ;
; X0        ; clk        ; -0.573 ; -1.173 ; Rise       ; clk             ;
; X1        ; clk        ; -0.371 ; -0.946 ; Rise       ; clk             ;
; X2        ; clk        ; -0.447 ; -1.035 ; Rise       ; clk             ;
; X3        ; clk        ; -0.138 ; -0.590 ; Rise       ; clk             ;
; X4        ; clk        ; -0.367 ; -0.949 ; Rise       ; clk             ;
; X5        ; clk        ; -0.629 ; -1.248 ; Rise       ; clk             ;
; X6        ; clk        ; -0.248 ; -0.798 ; Rise       ; clk             ;
; X7        ; clk        ; -0.178 ; -0.644 ; Rise       ; clk             ;
; X8        ; clk        ; -0.336 ; -0.936 ; Rise       ; clk             ;
; X9        ; clk        ; -0.341 ; -0.935 ; Rise       ; clk             ;
; X10       ; clk        ; -0.356 ; -0.949 ; Rise       ; clk             ;
; X11       ; clk        ; -0.405 ; -1.012 ; Rise       ; clk             ;
; X12       ; clk        ; -0.523 ; -1.168 ; Rise       ; clk             ;
; X13       ; clk        ; -0.237 ; -0.780 ; Rise       ; clk             ;
; X14       ; clk        ; -0.390 ; -0.963 ; Rise       ; clk             ;
; X15       ; clk        ; -0.028 ; -0.360 ; Rise       ; clk             ;
; X16       ; clk        ; -0.390 ; -0.997 ; Rise       ; clk             ;
; X17       ; clk        ; -0.543 ; -1.142 ; Rise       ; clk             ;
; X18       ; clk        ; -0.033 ; -0.385 ; Rise       ; clk             ;
; X19       ; clk        ; -0.527 ; -1.144 ; Rise       ; clk             ;
; X20       ; clk        ; -0.575 ; -1.194 ; Rise       ; clk             ;
; X21       ; clk        ; -0.399 ; -1.009 ; Rise       ; clk             ;
; X22       ; clk        ; -0.337 ; -0.932 ; Rise       ; clk             ;
; Y0        ; clk        ; -0.398 ; -1.022 ; Rise       ; clk             ;
; Y1        ; clk        ; -0.488 ; -1.088 ; Rise       ; clk             ;
; Y2        ; clk        ; -0.379 ; -0.997 ; Rise       ; clk             ;
; Y3        ; clk        ; -0.408 ; -1.026 ; Rise       ; clk             ;
; Y4        ; clk        ; -0.611 ; -1.236 ; Rise       ; clk             ;
; Y5        ; clk        ; -0.908 ; -1.562 ; Rise       ; clk             ;
; Y6        ; clk        ; -0.687 ; -1.314 ; Rise       ; clk             ;
; Y7        ; clk        ; -0.386 ; -0.985 ; Rise       ; clk             ;
; Y8        ; clk        ; -0.837 ; -1.493 ; Rise       ; clk             ;
; Y9        ; clk        ; -0.307 ; -0.830 ; Rise       ; clk             ;
; Y10       ; clk        ; -0.416 ; -1.030 ; Rise       ; clk             ;
; Y11       ; clk        ; -0.813 ; -1.475 ; Rise       ; clk             ;
; Y12       ; clk        ; -0.335 ; -0.928 ; Rise       ; clk             ;
; Y13       ; clk        ; -0.695 ; -1.329 ; Rise       ; clk             ;
; Y14       ; clk        ; -0.694 ; -1.339 ; Rise       ; clk             ;
; Y15       ; clk        ; -0.332 ; -0.893 ; Rise       ; clk             ;
; Y16       ; clk        ; -0.802 ; -1.445 ; Rise       ; clk             ;
; Y17       ; clk        ; -0.322 ; -0.922 ; Rise       ; clk             ;
; Y18       ; clk        ; -0.567 ; -1.193 ; Rise       ; clk             ;
; Y19       ; clk        ; -0.635 ; -1.257 ; Rise       ; clk             ;
; Y20       ; clk        ; -1.196 ; -1.884 ; Rise       ; clk             ;
; Y21       ; clk        ; -0.877 ; -1.537 ; Rise       ; clk             ;
; Y22       ; clk        ; -0.769 ; -1.399 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Overflow  ; clk        ; 22.162 ; 22.075 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Overflow  ; clk        ; 4.508 ; 4.595 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; X23        ; Overflow    ; 13.669 ; 13.628 ; 14.081 ; 14.080 ;
; X24        ; Overflow    ; 13.747 ; 13.706 ; 14.148 ; 14.147 ;
; X25        ; Overflow    ; 13.136 ; 13.095 ; 13.575 ; 13.574 ;
; X26        ; Overflow    ; 12.936 ; 13.091 ; 13.294 ; 13.442 ;
; X27        ; Overflow    ; 12.549 ; 12.508 ; 12.967 ; 12.966 ;
; X28        ; Overflow    ; 11.246 ; 11.205 ; 11.601 ; 11.600 ;
; X29        ; Overflow    ; 12.419 ; 12.418 ; 12.758 ; 12.725 ;
; X30        ; Overflow    ; 10.493 ; 10.488 ; 10.853 ; 10.834 ;
; X31        ; R31         ; 7.337  ; 7.230  ; 7.686  ; 7.616  ;
; Y23        ; Overflow    ; 14.048 ; 14.047 ; 14.359 ; 14.318 ;
; Y24        ; Overflow    ; 13.924 ; 13.923 ; 14.243 ; 14.202 ;
; Y25        ; Overflow    ; 13.541 ; 13.540 ; 13.859 ; 13.818 ;
; Y26        ; Overflow    ; 12.869 ; 12.868 ; 13.141 ; 13.212 ;
; Y27        ; Overflow    ; 11.682 ; 11.681 ; 11.995 ; 11.954 ;
; Y28        ; Overflow    ; 11.091 ; 11.090 ; 11.428 ; 11.387 ;
; Y29        ; Overflow    ; 11.984 ; 11.983 ; 12.340 ; 12.339 ;
; Y30        ; Overflow    ; 10.147 ; 10.110 ; 10.498 ; 10.452 ;
; Y31        ; R31         ; 4.872  ; 4.766  ; 5.011  ; 4.896  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; X23        ; Overflow    ; 5.499 ; 5.784 ; 6.069 ; 6.347 ;
; X24        ; Overflow    ; 5.500 ; 5.807 ; 6.080 ; 6.353 ;
; X25        ; Overflow    ; 5.781 ; 6.098 ; 6.358 ; 6.675 ;
; X26        ; Overflow    ; 5.754 ; 6.028 ; 6.335 ; 6.629 ;
; X27        ; Overflow    ; 5.567 ; 5.846 ; 6.147 ; 6.419 ;
; X28        ; Overflow    ; 5.347 ; 5.615 ; 5.907 ; 6.168 ;
; X29        ; Overflow    ; 5.443 ; 5.662 ; 6.022 ; 6.260 ;
; X30        ; Overflow    ; 5.138 ; 5.341 ; 5.683 ; 5.931 ;
; X31        ; R31         ; 3.680 ; 3.698 ; 4.223 ; 4.260 ;
; Y23        ; Overflow    ; 5.638 ; 5.910 ; 6.197 ; 6.507 ;
; Y24        ; Overflow    ; 5.629 ; 5.909 ; 6.185 ; 6.485 ;
; Y25        ; Overflow    ; 5.716 ; 6.025 ; 6.279 ; 6.581 ;
; Y26        ; Overflow    ; 5.785 ; 6.079 ; 6.352 ; 6.626 ;
; Y27        ; Overflow    ; 5.381 ; 5.662 ; 5.931 ; 6.201 ;
; Y28        ; Overflow    ; 5.263 ; 5.526 ; 5.795 ; 6.072 ;
; Y29        ; Overflow    ; 5.168 ; 5.406 ; 5.722 ; 5.941 ;
; Y30        ; Overflow    ; 4.965 ; 5.189 ; 5.528 ; 5.745 ;
; Y31        ; R31         ; 2.481 ; 2.503 ; 2.840 ; 2.855 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; B21           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R31           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R30           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R22           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R29           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R28           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R20           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R27           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R19           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R26           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R18           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R25           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R17           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R24           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R16           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R23           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R15           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R14           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R13           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R12           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R11           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R10           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R9            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R8            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R7            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R6            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R5            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R4            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R3            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Overflow      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; En                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y31                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X31                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X29                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y29                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X28                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X27                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X26                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y26                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X25                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y25                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X24                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X23                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y23                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y24                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y27                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y28                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y30                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X30                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Select                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y21                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y18                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y15                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y12                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y9                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y5                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X22                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X21                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X20                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X19                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X18                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X17                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X16                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X15                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X14                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X13                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X12                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X11                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X10                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X9                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X8                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X7                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X6                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X5                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X4                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; X0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y4                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y6                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y7                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y8                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y10                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y11                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y13                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y14                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y16                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y17                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y19                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y20                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y22                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; B21           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; R31           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R30           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R22           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R29           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; R28           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R20           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R27           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R19           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R26           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R18           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R25           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R17           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; R24           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R16           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; R23           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R15           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R14           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R13           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R12           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; R11           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R10           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R9            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R8            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R7            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R6            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R5            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R4            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; R1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; R0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; B21           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; R31           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R30           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R22           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R29           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; R28           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R20           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R27           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R19           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R26           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R18           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R25           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R17           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; R24           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R16           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; R23           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R15           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R14           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R13           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R12           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; R11           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R10           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R9            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R8            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R7            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R6            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R5            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R4            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; R1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; R0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; B21           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R31           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R30           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R22           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R29           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R28           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R20           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R27           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R19           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R26           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R18           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R25           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R17           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R24           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R16           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R23           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R15           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R14           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R13           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R12           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; R11           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R10           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R9            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R8            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R7            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R6            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R5            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R4            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 14683    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 14683    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 160   ; 160  ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 114   ; 114  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 01 23:18:04 2023
Info: Command: quartus_sta FPU_project -c FPU_project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPU_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.176
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.176     -1395.959 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.384         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -126.360 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.982
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.982     -1285.277 clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.337         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -126.360 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.813
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.813      -624.507 clk 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.172         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -106.314 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 537 megabytes
    Info: Processing ended: Tue Aug 01 23:18:11 2023
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


