Fitter report for Monolit
Tue Jan  2 02:48:36 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan  2 02:48:36 2024          ;
; Quartus Prime Version              ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                      ; Monolit                                        ;
; Top-level Entity Name              ; RF                                             ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE10F17C8                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 994 / 10,320 ( 10 % )                          ;
;     Total combinational functions  ; 994 / 10,320 ( 10 % )                          ;
;     Dedicated logic registers      ; 128 / 10,320 ( 1 % )                           ;
; Total registers                    ; 128                                            ;
; Total pins                         ; 149 / 180 ( 83 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE10F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   1.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1432 ) ; 0.00 % ( 0 / 1432 )        ; 0.00 % ( 0 / 1432 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1432 ) ; 0.00 % ( 0 / 1432 )        ; 0.00 % ( 0 / 1432 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1422 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/ETHER/monolit/output_files/Monolit.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 994 / 10,320 ( 10 % ) ;
;     -- Combinational with no register       ; 866                   ;
;     -- Register only                        ; 0                     ;
;     -- Combinational with a register        ; 128                   ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 972                   ;
;     -- 3 input functions                    ; 8                     ;
;     -- <=2 input functions                  ; 14                    ;
;     -- Register only                        ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 994                   ;
;     -- arithmetic mode                      ; 0                     ;
;                                             ;                       ;
; Total registers*                            ; 128 / 11,172 ( 1 % )  ;
;     -- Dedicated logic registers            ; 128 / 10,320 ( 1 % )  ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 74 / 645 ( 11 % )     ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 149 / 180 ( 83 % )    ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )         ;
;                                             ;                       ;
; M9Ks                                        ; 0 / 46 ( 0 % )        ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )         ;
; Global signals                              ; 1                     ;
;     -- Global clocks                        ; 1 / 10 ( 10 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 5.3% / 4.9% / 5.9%    ;
; Peak interconnect usage (total/H/V)         ; 15.6% / 13.1% / 19.1% ;
; Maximum fan-out                             ; 128                   ;
; Highest non-global fan-out                  ; 30                    ;
; Total fan-out                               ; 4543                  ;
; Average fan-out                             ; 3.17                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 994 / 10320 ( 10 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 866                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 128                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 972                  ; 0                              ;
;     -- 3 input functions                    ; 8                    ; 0                              ;
;     -- <=2 input functions                  ; 14                   ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 994                  ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 128                  ; 0                              ;
;     -- Dedicated logic registers            ; 128 / 10320 ( 1 % )  ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 74 / 645 ( 11 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 149                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4538                 ; 5                              ;
;     -- Registered Connections               ; 1024                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 85                   ; 0                              ;
;     -- Output Ports                         ; 64                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; cell_IN[0][0]    ; L15   ; 5        ; 34           ; 8            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[0][1]    ; P11   ; 4        ; 28           ; 0            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[0][2]    ; J11   ; 5        ; 34           ; 9            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[0][3]    ; T12   ; 4        ; 25           ; 0            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[0][4]    ; J16   ; 5        ; 34           ; 9            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[0][5]    ; K10   ; 4        ; 25           ; 0            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[0][6]    ; E16   ; 6        ; 34           ; 12           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[0][7]    ; K11   ; 5        ; 34           ; 6            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[1][0]    ; L13   ; 5        ; 34           ; 8            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[1][1]    ; L10   ; 4        ; 25           ; 0            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[1][2]    ; K16   ; 5        ; 34           ; 9            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[1][3]    ; M11   ; 4        ; 32           ; 0            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[1][4]    ; R16   ; 5        ; 34           ; 5            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[1][5]    ; M15   ; 5        ; 34           ; 12           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[1][6]    ; J15   ; 5        ; 34           ; 10           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[1][7]    ; R12   ; 4        ; 23           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[2][0]    ; M10   ; 4        ; 28           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[2][1]    ; R10   ; 4        ; 21           ; 0            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[2][2]    ; L16   ; 5        ; 34           ; 8            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[2][3]    ; N16   ; 5        ; 34           ; 7            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[2][4]    ; J13   ; 5        ; 34           ; 11           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[2][5]    ; M16   ; 5        ; 34           ; 12           ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[2][6]    ; E15   ; 6        ; 34           ; 12           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[2][7]    ; R9    ; 4        ; 18           ; 0            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[3][0]    ; K9    ; 4        ; 18           ; 0            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[3][1]    ; P15   ; 5        ; 34           ; 4            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[3][2]    ; G15   ; 6        ; 34           ; 17           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[3][3]    ; P9    ; 4        ; 25           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[3][4]    ; K15   ; 5        ; 34           ; 9            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[3][5]    ; R11   ; 4        ; 23           ; 0            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[3][6]    ; B16   ; 6        ; 34           ; 18           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_IN[3][7]    ; N15   ; 5        ; 34           ; 7            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[0][0] ; B10   ; 7        ; 21           ; 24           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[0][1] ; C15   ; 6        ; 34           ; 20           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[0][2] ; F6    ; 8        ; 11           ; 24           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[0][3] ; A4    ; 8        ; 5            ; 24           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[1][0] ; A10   ; 7        ; 21           ; 24           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[1][1] ; B12   ; 7        ; 25           ; 24           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[1][2] ; C3    ; 8        ; 1            ; 24           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[1][3] ; F2    ; 1        ; 0            ; 19           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[2][0] ; F9    ; 7        ; 23           ; 24           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[2][1] ; C16   ; 6        ; 34           ; 20           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[2][2] ; B4    ; 8        ; 5            ; 24           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[2][3] ; D5    ; 8        ; 3            ; 24           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[3][0] ; B7    ; 8        ; 11           ; 24           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[3][1] ; F1    ; 1        ; 0            ; 19           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[3][2] ; G5    ; 1        ; 0            ; 19           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_A[3][3] ; F7    ; 8        ; 11           ; 24           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[0][0] ; A12   ; 7        ; 25           ; 24           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[0][1] ; A6    ; 8        ; 9            ; 24           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[0][2] ; G2    ; 1        ; 0            ; 18           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[0][3] ; D1    ; 1        ; 0            ; 21           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[1][0] ; E8    ; 8        ; 13           ; 24           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[1][1] ; F10   ; 7        ; 23           ; 24           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[1][2] ; D8    ; 8        ; 13           ; 24           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[1][3] ; G1    ; 1        ; 0            ; 18           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[2][0] ; D9    ; 7        ; 18           ; 24           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[2][1] ; D15   ; 6        ; 34           ; 19           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[2][2] ; J2    ; 2        ; 0            ; 10           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[2][3] ; A3    ; 8        ; 3            ; 24           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[3][0] ; D11   ; 7        ; 32           ; 24           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[3][1] ; F14   ; 6        ; 34           ; 19           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[3][2] ; B3    ; 8        ; 3            ; 24           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_B[3][3] ; B14   ; 7        ; 28           ; 24           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[0][0] ; T15   ; 4        ; 30           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[0][1] ; T13   ; 4        ; 28           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[0][2] ; N12   ; 4        ; 32           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[0][3] ; N11   ; 4        ; 30           ; 0            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[1][0] ; M9    ; 4        ; 21           ; 0            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[1][1] ; L11   ; 4        ; 32           ; 0            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[1][2] ; T10   ; 4        ; 21           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[1][3] ; R13   ; 4        ; 28           ; 0            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[2][0] ; T11   ; 4        ; 23           ; 0            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[2][1] ; K12   ; 5        ; 34           ; 3            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[2][2] ; R1    ; 2        ; 0            ; 5            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[2][3] ; T14   ; 4        ; 30           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[3][0] ; D16   ; 6        ; 34           ; 19           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[3][1] ; J12   ; 5        ; 34           ; 11           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[3][2] ; L12   ; 5        ; 34           ; 3            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; cell_SEL_C[3][3] ; L14   ; 5        ; 34           ; 7            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; clk              ; E1    ; 1        ; 0            ; 11           ; 7            ; 128                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; enable[0]        ; R5    ; 3        ; 9            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; enable[1]        ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; enable[2]        ; P16   ; 5        ; 34           ; 5            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; enable[3]        ; P14   ; 4        ; 32           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; cell_OUT_A[0][0] ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[0][1] ; F3    ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[0][2] ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[0][3] ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[0][4] ; C11   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[0][5] ; G11   ; 6        ; 34           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[0][6] ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[0][7] ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[1][0] ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[1][1] ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[1][2] ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[1][3] ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[1][4] ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[1][5] ; E7    ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[1][6] ; C14   ; 7        ; 32           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[1][7] ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[2][0] ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[2][1] ; R6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[2][2] ; F8    ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[2][3] ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[2][4] ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[2][5] ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[2][6] ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[2][7] ; L2    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[3][0] ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[3][1] ; K2    ; 2        ; 0            ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[3][2] ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[3][3] ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[3][4] ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[3][5] ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[3][6] ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_A[3][7] ; J1    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[0][0] ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[0][1] ; K8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[0][2] ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[0][3] ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[0][4] ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[0][5] ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[0][6] ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[0][7] ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[1][0] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[1][1] ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[1][2] ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[1][3] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[1][4] ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[1][5] ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[1][6] ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[1][7] ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[2][0] ; G16   ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[2][1] ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[2][2] ; N14   ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[2][3] ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[2][4] ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[2][5] ; E6    ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[2][6] ; K1    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[2][7] ; C2    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[3][0] ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[3][1] ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[3][2] ; J14   ; 5        ; 34           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[3][3] ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[3][4] ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[3][5] ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[3][6] ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cell_OUT_B[3][7] ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; cell_IN[0][4]           ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; cell_IN[1][6]           ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; cell_OUT_B[2][0]        ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; cell_IN[3][2]           ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; cell_OUT_B[1][6]        ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; cell_SEL_B[1][0]        ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; cell_OUT_A[2][2]        ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; cell_SEL_A[3][0]        ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; cell_OUT_A[1][5]        ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; cell_OUT_B[2][5]        ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; cell_OUT_B[0][7]        ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 17 / 17 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 10 / 19 ( 53 % )  ; 2.5V          ; --           ;
; 3        ; 15 / 26 ( 58 % )  ; 2.5V          ; --           ;
; 4        ; 25 / 27 ( 93 % )  ; 2.5V          ; --           ;
; 5        ; 23 / 25 ( 92 % )  ; 2.5V          ; --           ;
; 6        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 25 / 26 ( 96 % )  ; 2.5V          ; --           ;
; 8        ; 25 / 26 ( 96 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; cell_OUT_B[1][7]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 200        ; 8        ; cell_SEL_B[2][3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 196        ; 8        ; cell_SEL_A[0][3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 192        ; 8        ; cell_OUT_B[0][7]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 188        ; 8        ; cell_SEL_B[0][1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 183        ; 8        ; cell_OUT_B[0][4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 8        ; cell_OUT_B[0][0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; cell_OUT_A[1][4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; cell_SEL_A[1][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; cell_OUT_B[1][2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 159        ; 7        ; cell_SEL_B[0][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; cell_OUT_B[3][4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 167        ; 7        ; cell_OUT_A[3][0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; cell_OUT_A[2][3]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; cell_SEL_B[3][2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 197        ; 8        ; cell_SEL_A[2][2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 195        ; 8        ; cell_OUT_B[1][5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 189        ; 8        ; cell_OUT_A[2][5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 184        ; 8        ; cell_SEL_A[3][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 8        ; cell_OUT_B[2][3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; cell_OUT_B[1][3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; cell_SEL_A[0][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; cell_OUT_A[0][2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; cell_SEL_A[1][1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; cell_OUT_A[0][0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 156        ; 7        ; cell_SEL_B[3][3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; cell_IN[3][6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; cell_OUT_B[2][7]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 202        ; 8        ; cell_SEL_A[1][2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; cell_OUT_A[3][6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; cell_OUT_B[0][6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; cell_OUT_B[1][0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; cell_OUT_A[0][4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; cell_OUT_A[1][6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 147        ; 6        ; cell_SEL_A[0][1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 146        ; 6        ; cell_SEL_A[2][1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 8          ; 1        ; cell_SEL_B[0][3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; cell_OUT_A[3][2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 0          ; 1        ; cell_OUT_A[1][3]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ; 198        ; 8        ; cell_SEL_A[2][3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; cell_SEL_B[1][2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; cell_SEL_B[2][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; cell_SEL_B[3][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 152        ; 7        ; cell_OUT_A[0][7]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; cell_OUT_B[2][4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 144        ; 6        ; cell_SEL_B[2][1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 143        ; 6        ; cell_SEL_C[3][0]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; cell_OUT_A[1][7]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 191        ; 8        ; cell_OUT_B[2][5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 190        ; 8        ; cell_OUT_A[1][5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 181        ; 8        ; cell_SEL_B[1][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; cell_OUT_A[3][4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; cell_OUT_A[1][2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 157        ; 7        ; cell_OUT_A[1][0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; cell_IN[2][6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 127        ; 6        ; cell_IN[0][6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 12         ; 1        ; cell_SEL_A[3][1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 11         ; 1        ; cell_SEL_A[1][3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 6          ; 1        ; cell_OUT_A[0][1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; cell_OUT_A[0][3]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 185        ; 8        ; cell_SEL_A[0][2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 186        ; 8        ; cell_SEL_A[3][3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 8        ; cell_OUT_A[2][2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; cell_SEL_A[2][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; cell_SEL_B[1][1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; cell_OUT_B[2][1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; cell_OUT_B[1][4]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; cell_SEL_B[3][1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 140        ; 6        ; cell_OUT_B[1][6]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; cell_SEL_B[1][3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 13         ; 1        ; cell_SEL_B[0][2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; cell_SEL_A[3][2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; cell_OUT_A[0][5]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; cell_IN[3][2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; cell_OUT_B[2][0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; cell_OUT_A[3][7]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 27         ; 2        ; cell_SEL_B[2][2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; cell_IN[0][2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 123        ; 5        ; cell_SEL_C[3][1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; cell_IN[2][4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; cell_OUT_B[3][2]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 121        ; 5        ; cell_IN[1][6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; cell_IN[0][4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 2        ; cell_OUT_B[2][6]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 2        ; cell_OUT_A[3][1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; cell_OUT_B[0][1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K9       ; 76         ; 4        ; cell_IN[3][0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 87         ; 4        ; cell_IN[0][5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 110        ; 5        ; cell_IN[0][7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 105        ; 5        ; cell_SEL_C[2][1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; cell_IN[3][4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 118        ; 5        ; cell_IN[1][2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 2        ; cell_OUT_B[3][7]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 34         ; 2        ; cell_OUT_A[2][7]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; cell_OUT_B[3][1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 65         ; 3        ; cell_OUT_A[3][5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 68         ; 3        ; cell_OUT_B[3][3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; cell_IN[1][1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 99         ; 4        ; cell_SEL_C[1][1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ; 104        ; 5        ; cell_SEL_C[3][2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L13      ; 114        ; 5        ; cell_IN[1][0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 113        ; 5        ; cell_SEL_C[3][3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 116        ; 5        ; cell_IN[0][0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 115        ; 5        ; cell_IN[2][2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; cell_OUT_A[3][3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 69         ; 3        ; cell_OUT_B[0][3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 78         ; 4        ; cell_SEL_C[1][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 93         ; 4        ; cell_IN[2][0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ; 100        ; 4        ; cell_IN[1][3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; cell_IN[1][5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 125        ; 5        ; cell_IN[2][5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 38         ; 2        ; cell_OUT_B[1][1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 37         ; 2        ; cell_OUT_B[3][0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; cell_OUT_A[2][6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 79         ; 4        ; cell_OUT_A[0][6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; cell_SEL_C[0][3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 101        ; 4        ; cell_SEL_C[0][2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; cell_OUT_B[2][2]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 112        ; 5        ; cell_IN[3][7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 111        ; 5        ; cell_IN[2][3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; cell_OUT_B[3][5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 89         ; 4        ; cell_IN[3][3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; cell_IN[0][1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; enable[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P15      ; 107        ; 5        ; cell_IN[3][1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 5        ; enable[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 42         ; 2        ; cell_SEL_C[2][2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; enable[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 63         ; 3        ; cell_OUT_A[2][1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 66         ; 3        ; cell_OUT_A[1][1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 72         ; 3        ; cell_OUT_B[3][6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 74         ; 4        ; cell_IN[2][7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 80         ; 4        ; cell_IN[2][1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 83         ; 4        ; cell_IN[3][5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 85         ; 4        ; cell_IN[1][7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 91         ; 4        ; cell_SEL_C[1][3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; cell_IN[1][4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; enable[1]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; cell_OUT_A[2][4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 67         ; 3        ; cell_OUT_B[0][2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 73         ; 3        ; cell_OUT_A[2][0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; cell_OUT_B[0][5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 81         ; 4        ; cell_SEL_C[1][2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 84         ; 4        ; cell_SEL_C[2][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 86         ; 4        ; cell_IN[0][3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 92         ; 4        ; cell_SEL_C[0][1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 95         ; 4        ; cell_SEL_C[2][3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 96         ; 4        ; cell_SEL_C[0][0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; enable[0]        ; Incomplete set of assignments ;
; enable[1]        ; Incomplete set of assignments ;
; enable[2]        ; Incomplete set of assignments ;
; enable[3]        ; Incomplete set of assignments ;
; cell_OUT_A[0][0] ; Incomplete set of assignments ;
; cell_OUT_A[0][1] ; Incomplete set of assignments ;
; cell_OUT_A[0][2] ; Incomplete set of assignments ;
; cell_OUT_A[0][3] ; Incomplete set of assignments ;
; cell_OUT_A[0][4] ; Incomplete set of assignments ;
; cell_OUT_A[0][5] ; Incomplete set of assignments ;
; cell_OUT_A[0][6] ; Incomplete set of assignments ;
; cell_OUT_A[0][7] ; Incomplete set of assignments ;
; cell_OUT_A[1][0] ; Incomplete set of assignments ;
; cell_OUT_A[1][1] ; Incomplete set of assignments ;
; cell_OUT_A[1][2] ; Incomplete set of assignments ;
; cell_OUT_A[1][3] ; Incomplete set of assignments ;
; cell_OUT_A[1][4] ; Incomplete set of assignments ;
; cell_OUT_A[1][5] ; Incomplete set of assignments ;
; cell_OUT_A[1][6] ; Incomplete set of assignments ;
; cell_OUT_A[1][7] ; Incomplete set of assignments ;
; cell_OUT_A[2][0] ; Incomplete set of assignments ;
; cell_OUT_A[2][1] ; Incomplete set of assignments ;
; cell_OUT_A[2][2] ; Incomplete set of assignments ;
; cell_OUT_A[2][3] ; Incomplete set of assignments ;
; cell_OUT_A[2][4] ; Incomplete set of assignments ;
; cell_OUT_A[2][5] ; Incomplete set of assignments ;
; cell_OUT_A[2][6] ; Incomplete set of assignments ;
; cell_OUT_A[2][7] ; Incomplete set of assignments ;
; cell_OUT_A[3][0] ; Incomplete set of assignments ;
; cell_OUT_A[3][1] ; Incomplete set of assignments ;
; cell_OUT_A[3][2] ; Incomplete set of assignments ;
; cell_OUT_A[3][3] ; Incomplete set of assignments ;
; cell_OUT_A[3][4] ; Incomplete set of assignments ;
; cell_OUT_A[3][5] ; Incomplete set of assignments ;
; cell_OUT_A[3][6] ; Incomplete set of assignments ;
; cell_OUT_A[3][7] ; Incomplete set of assignments ;
; cell_OUT_B[0][0] ; Incomplete set of assignments ;
; cell_OUT_B[0][1] ; Incomplete set of assignments ;
; cell_OUT_B[0][2] ; Incomplete set of assignments ;
; cell_OUT_B[0][3] ; Incomplete set of assignments ;
; cell_OUT_B[0][4] ; Incomplete set of assignments ;
; cell_OUT_B[0][5] ; Incomplete set of assignments ;
; cell_OUT_B[0][6] ; Incomplete set of assignments ;
; cell_OUT_B[0][7] ; Incomplete set of assignments ;
; cell_OUT_B[1][0] ; Incomplete set of assignments ;
; cell_OUT_B[1][1] ; Incomplete set of assignments ;
; cell_OUT_B[1][2] ; Incomplete set of assignments ;
; cell_OUT_B[1][3] ; Incomplete set of assignments ;
; cell_OUT_B[1][4] ; Incomplete set of assignments ;
; cell_OUT_B[1][5] ; Incomplete set of assignments ;
; cell_OUT_B[1][6] ; Incomplete set of assignments ;
; cell_OUT_B[1][7] ; Incomplete set of assignments ;
; cell_OUT_B[2][0] ; Incomplete set of assignments ;
; cell_OUT_B[2][1] ; Incomplete set of assignments ;
; cell_OUT_B[2][2] ; Incomplete set of assignments ;
; cell_OUT_B[2][3] ; Incomplete set of assignments ;
; cell_OUT_B[2][4] ; Incomplete set of assignments ;
; cell_OUT_B[2][5] ; Incomplete set of assignments ;
; cell_OUT_B[2][6] ; Incomplete set of assignments ;
; cell_OUT_B[2][7] ; Incomplete set of assignments ;
; cell_OUT_B[3][0] ; Incomplete set of assignments ;
; cell_OUT_B[3][1] ; Incomplete set of assignments ;
; cell_OUT_B[3][2] ; Incomplete set of assignments ;
; cell_OUT_B[3][3] ; Incomplete set of assignments ;
; cell_OUT_B[3][4] ; Incomplete set of assignments ;
; cell_OUT_B[3][5] ; Incomplete set of assignments ;
; cell_OUT_B[3][6] ; Incomplete set of assignments ;
; cell_OUT_B[3][7] ; Incomplete set of assignments ;
; cell_SEL_A[0][1] ; Incomplete set of assignments ;
; cell_SEL_A[0][0] ; Incomplete set of assignments ;
; cell_SEL_A[0][3] ; Incomplete set of assignments ;
; cell_SEL_A[0][2] ; Incomplete set of assignments ;
; cell_SEL_A[1][1] ; Incomplete set of assignments ;
; cell_SEL_A[1][0] ; Incomplete set of assignments ;
; cell_SEL_A[1][3] ; Incomplete set of assignments ;
; cell_SEL_A[1][2] ; Incomplete set of assignments ;
; cell_SEL_A[2][1] ; Incomplete set of assignments ;
; cell_SEL_A[2][0] ; Incomplete set of assignments ;
; cell_SEL_A[2][3] ; Incomplete set of assignments ;
; cell_SEL_A[2][2] ; Incomplete set of assignments ;
; cell_SEL_A[3][1] ; Incomplete set of assignments ;
; cell_SEL_A[3][0] ; Incomplete set of assignments ;
; cell_SEL_A[3][3] ; Incomplete set of assignments ;
; cell_SEL_A[3][2] ; Incomplete set of assignments ;
; cell_SEL_B[0][1] ; Incomplete set of assignments ;
; cell_SEL_B[0][0] ; Incomplete set of assignments ;
; cell_SEL_B[0][3] ; Incomplete set of assignments ;
; cell_SEL_B[0][2] ; Incomplete set of assignments ;
; cell_SEL_B[1][1] ; Incomplete set of assignments ;
; cell_SEL_B[1][0] ; Incomplete set of assignments ;
; cell_SEL_B[1][3] ; Incomplete set of assignments ;
; cell_SEL_B[1][2] ; Incomplete set of assignments ;
; cell_SEL_B[2][1] ; Incomplete set of assignments ;
; cell_SEL_B[2][0] ; Incomplete set of assignments ;
; cell_SEL_B[2][3] ; Incomplete set of assignments ;
; cell_SEL_B[2][2] ; Incomplete set of assignments ;
; cell_SEL_B[3][1] ; Incomplete set of assignments ;
; cell_SEL_B[3][0] ; Incomplete set of assignments ;
; cell_SEL_B[3][3] ; Incomplete set of assignments ;
; cell_SEL_B[3][2] ; Incomplete set of assignments ;
; cell_IN[3][0]    ; Incomplete set of assignments ;
; cell_SEL_C[3][3] ; Incomplete set of assignments ;
; cell_SEL_C[3][1] ; Incomplete set of assignments ;
; cell_SEL_C[3][2] ; Incomplete set of assignments ;
; cell_SEL_C[3][0] ; Incomplete set of assignments ;
; cell_SEL_C[1][3] ; Incomplete set of assignments ;
; cell_SEL_C[1][1] ; Incomplete set of assignments ;
; cell_SEL_C[1][2] ; Incomplete set of assignments ;
; cell_SEL_C[1][0] ; Incomplete set of assignments ;
; cell_SEL_C[2][3] ; Incomplete set of assignments ;
; cell_SEL_C[2][2] ; Incomplete set of assignments ;
; cell_SEL_C[2][1] ; Incomplete set of assignments ;
; cell_SEL_C[2][0] ; Incomplete set of assignments ;
; cell_IN[0][0]    ; Incomplete set of assignments ;
; cell_IN[2][0]    ; Incomplete set of assignments ;
; cell_IN[1][0]    ; Incomplete set of assignments ;
; clk              ; Incomplete set of assignments ;
; cell_SEL_C[0][1] ; Incomplete set of assignments ;
; cell_SEL_C[0][0] ; Incomplete set of assignments ;
; cell_SEL_C[0][3] ; Incomplete set of assignments ;
; cell_SEL_C[0][2] ; Incomplete set of assignments ;
; cell_IN[0][1]    ; Incomplete set of assignments ;
; cell_IN[3][1]    ; Incomplete set of assignments ;
; cell_IN[2][1]    ; Incomplete set of assignments ;
; cell_IN[1][1]    ; Incomplete set of assignments ;
; cell_IN[3][2]    ; Incomplete set of assignments ;
; cell_IN[0][2]    ; Incomplete set of assignments ;
; cell_IN[2][2]    ; Incomplete set of assignments ;
; cell_IN[1][2]    ; Incomplete set of assignments ;
; cell_IN[0][3]    ; Incomplete set of assignments ;
; cell_IN[3][3]    ; Incomplete set of assignments ;
; cell_IN[2][3]    ; Incomplete set of assignments ;
; cell_IN[1][3]    ; Incomplete set of assignments ;
; cell_IN[3][4]    ; Incomplete set of assignments ;
; cell_IN[0][4]    ; Incomplete set of assignments ;
; cell_IN[2][4]    ; Incomplete set of assignments ;
; cell_IN[1][4]    ; Incomplete set of assignments ;
; cell_IN[0][5]    ; Incomplete set of assignments ;
; cell_IN[3][5]    ; Incomplete set of assignments ;
; cell_IN[2][5]    ; Incomplete set of assignments ;
; cell_IN[1][5]    ; Incomplete set of assignments ;
; cell_IN[3][6]    ; Incomplete set of assignments ;
; cell_IN[0][6]    ; Incomplete set of assignments ;
; cell_IN[2][6]    ; Incomplete set of assignments ;
; cell_IN[1][6]    ; Incomplete set of assignments ;
; cell_IN[0][7]    ; Incomplete set of assignments ;
; cell_IN[3][7]    ; Incomplete set of assignments ;
; cell_IN[2][7]    ; Incomplete set of assignments ;
; cell_IN[1][7]    ; Incomplete set of assignments ;
; enable[0]        ; Missing location assignment   ;
; enable[1]        ; Missing location assignment   ;
; enable[2]        ; Missing location assignment   ;
; enable[3]        ; Missing location assignment   ;
; cell_OUT_A[0][0] ; Missing location assignment   ;
; cell_OUT_A[0][1] ; Missing location assignment   ;
; cell_OUT_A[0][2] ; Missing location assignment   ;
; cell_OUT_A[0][3] ; Missing location assignment   ;
; cell_OUT_A[0][4] ; Missing location assignment   ;
; cell_OUT_A[0][5] ; Missing location assignment   ;
; cell_OUT_A[0][6] ; Missing location assignment   ;
; cell_OUT_A[0][7] ; Missing location assignment   ;
; cell_OUT_A[1][0] ; Missing location assignment   ;
; cell_OUT_A[1][1] ; Missing location assignment   ;
; cell_OUT_A[1][2] ; Missing location assignment   ;
; cell_OUT_A[1][3] ; Missing location assignment   ;
; cell_OUT_A[1][4] ; Missing location assignment   ;
; cell_OUT_A[1][5] ; Missing location assignment   ;
; cell_OUT_A[1][6] ; Missing location assignment   ;
; cell_OUT_A[1][7] ; Missing location assignment   ;
; cell_OUT_A[2][0] ; Missing location assignment   ;
; cell_OUT_A[2][1] ; Missing location assignment   ;
; cell_OUT_A[2][2] ; Missing location assignment   ;
; cell_OUT_A[2][3] ; Missing location assignment   ;
; cell_OUT_A[2][4] ; Missing location assignment   ;
; cell_OUT_A[2][5] ; Missing location assignment   ;
; cell_OUT_A[2][6] ; Missing location assignment   ;
; cell_OUT_A[2][7] ; Missing location assignment   ;
; cell_OUT_A[3][0] ; Missing location assignment   ;
; cell_OUT_A[3][1] ; Missing location assignment   ;
; cell_OUT_A[3][2] ; Missing location assignment   ;
; cell_OUT_A[3][3] ; Missing location assignment   ;
; cell_OUT_A[3][4] ; Missing location assignment   ;
; cell_OUT_A[3][5] ; Missing location assignment   ;
; cell_OUT_A[3][6] ; Missing location assignment   ;
; cell_OUT_A[3][7] ; Missing location assignment   ;
; cell_OUT_B[0][0] ; Missing location assignment   ;
; cell_OUT_B[0][1] ; Missing location assignment   ;
; cell_OUT_B[0][2] ; Missing location assignment   ;
; cell_OUT_B[0][3] ; Missing location assignment   ;
; cell_OUT_B[0][4] ; Missing location assignment   ;
; cell_OUT_B[0][5] ; Missing location assignment   ;
; cell_OUT_B[0][6] ; Missing location assignment   ;
; cell_OUT_B[0][7] ; Missing location assignment   ;
; cell_OUT_B[1][0] ; Missing location assignment   ;
; cell_OUT_B[1][1] ; Missing location assignment   ;
; cell_OUT_B[1][2] ; Missing location assignment   ;
; cell_OUT_B[1][3] ; Missing location assignment   ;
; cell_OUT_B[1][4] ; Missing location assignment   ;
; cell_OUT_B[1][5] ; Missing location assignment   ;
; cell_OUT_B[1][6] ; Missing location assignment   ;
; cell_OUT_B[1][7] ; Missing location assignment   ;
; cell_OUT_B[2][0] ; Missing location assignment   ;
; cell_OUT_B[2][1] ; Missing location assignment   ;
; cell_OUT_B[2][2] ; Missing location assignment   ;
; cell_OUT_B[2][3] ; Missing location assignment   ;
; cell_OUT_B[2][4] ; Missing location assignment   ;
; cell_OUT_B[2][5] ; Missing location assignment   ;
; cell_OUT_B[2][6] ; Missing location assignment   ;
; cell_OUT_B[2][7] ; Missing location assignment   ;
; cell_OUT_B[3][0] ; Missing location assignment   ;
; cell_OUT_B[3][1] ; Missing location assignment   ;
; cell_OUT_B[3][2] ; Missing location assignment   ;
; cell_OUT_B[3][3] ; Missing location assignment   ;
; cell_OUT_B[3][4] ; Missing location assignment   ;
; cell_OUT_B[3][5] ; Missing location assignment   ;
; cell_OUT_B[3][6] ; Missing location assignment   ;
; cell_OUT_B[3][7] ; Missing location assignment   ;
; cell_SEL_A[0][1] ; Missing location assignment   ;
; cell_SEL_A[0][0] ; Missing location assignment   ;
; cell_SEL_A[0][3] ; Missing location assignment   ;
; cell_SEL_A[0][2] ; Missing location assignment   ;
; cell_SEL_A[1][1] ; Missing location assignment   ;
; cell_SEL_A[1][0] ; Missing location assignment   ;
; cell_SEL_A[1][3] ; Missing location assignment   ;
; cell_SEL_A[1][2] ; Missing location assignment   ;
; cell_SEL_A[2][1] ; Missing location assignment   ;
; cell_SEL_A[2][0] ; Missing location assignment   ;
; cell_SEL_A[2][3] ; Missing location assignment   ;
; cell_SEL_A[2][2] ; Missing location assignment   ;
; cell_SEL_A[3][1] ; Missing location assignment   ;
; cell_SEL_A[3][0] ; Missing location assignment   ;
; cell_SEL_A[3][3] ; Missing location assignment   ;
; cell_SEL_A[3][2] ; Missing location assignment   ;
; cell_SEL_B[0][1] ; Missing location assignment   ;
; cell_SEL_B[0][0] ; Missing location assignment   ;
; cell_SEL_B[0][3] ; Missing location assignment   ;
; cell_SEL_B[0][2] ; Missing location assignment   ;
; cell_SEL_B[1][1] ; Missing location assignment   ;
; cell_SEL_B[1][0] ; Missing location assignment   ;
; cell_SEL_B[1][3] ; Missing location assignment   ;
; cell_SEL_B[1][2] ; Missing location assignment   ;
; cell_SEL_B[2][1] ; Missing location assignment   ;
; cell_SEL_B[2][0] ; Missing location assignment   ;
; cell_SEL_B[2][3] ; Missing location assignment   ;
; cell_SEL_B[2][2] ; Missing location assignment   ;
; cell_SEL_B[3][1] ; Missing location assignment   ;
; cell_SEL_B[3][0] ; Missing location assignment   ;
; cell_SEL_B[3][3] ; Missing location assignment   ;
; cell_SEL_B[3][2] ; Missing location assignment   ;
; cell_IN[3][0]    ; Missing location assignment   ;
; cell_SEL_C[3][3] ; Missing location assignment   ;
; cell_SEL_C[3][1] ; Missing location assignment   ;
; cell_SEL_C[3][2] ; Missing location assignment   ;
; cell_SEL_C[3][0] ; Missing location assignment   ;
; cell_SEL_C[1][3] ; Missing location assignment   ;
; cell_SEL_C[1][1] ; Missing location assignment   ;
; cell_SEL_C[1][2] ; Missing location assignment   ;
; cell_SEL_C[1][0] ; Missing location assignment   ;
; cell_SEL_C[2][3] ; Missing location assignment   ;
; cell_SEL_C[2][2] ; Missing location assignment   ;
; cell_SEL_C[2][1] ; Missing location assignment   ;
; cell_SEL_C[2][0] ; Missing location assignment   ;
; cell_IN[0][0]    ; Missing location assignment   ;
; cell_IN[2][0]    ; Missing location assignment   ;
; cell_IN[1][0]    ; Missing location assignment   ;
; clk              ; Missing location assignment   ;
; cell_SEL_C[0][1] ; Missing location assignment   ;
; cell_SEL_C[0][0] ; Missing location assignment   ;
; cell_SEL_C[0][3] ; Missing location assignment   ;
; cell_SEL_C[0][2] ; Missing location assignment   ;
; cell_IN[0][1]    ; Missing location assignment   ;
; cell_IN[3][1]    ; Missing location assignment   ;
; cell_IN[2][1]    ; Missing location assignment   ;
; cell_IN[1][1]    ; Missing location assignment   ;
; cell_IN[3][2]    ; Missing location assignment   ;
; cell_IN[0][2]    ; Missing location assignment   ;
; cell_IN[2][2]    ; Missing location assignment   ;
; cell_IN[1][2]    ; Missing location assignment   ;
; cell_IN[0][3]    ; Missing location assignment   ;
; cell_IN[3][3]    ; Missing location assignment   ;
; cell_IN[2][3]    ; Missing location assignment   ;
; cell_IN[1][3]    ; Missing location assignment   ;
; cell_IN[3][4]    ; Missing location assignment   ;
; cell_IN[0][4]    ; Missing location assignment   ;
; cell_IN[2][4]    ; Missing location assignment   ;
; cell_IN[1][4]    ; Missing location assignment   ;
; cell_IN[0][5]    ; Missing location assignment   ;
; cell_IN[3][5]    ; Missing location assignment   ;
; cell_IN[2][5]    ; Missing location assignment   ;
; cell_IN[1][5]    ; Missing location assignment   ;
; cell_IN[3][6]    ; Missing location assignment   ;
; cell_IN[0][6]    ; Missing location assignment   ;
; cell_IN[2][6]    ; Missing location assignment   ;
; cell_IN[1][6]    ; Missing location assignment   ;
; cell_IN[0][7]    ; Missing location assignment   ;
; cell_IN[3][7]    ; Missing location assignment   ;
; cell_IN[2][7]    ; Missing location assignment   ;
; cell_IN[1][7]    ; Missing location assignment   ;
+------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+-------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Entity Name ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+-------------+--------------+
; |RF                        ; 994 (994)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 149  ; 0            ; 866 (866)    ; 0 (0)             ; 128 (128)        ; |RF                 ; RF          ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; enable[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; enable[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; enable[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; enable[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[0][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[0][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[0][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[0][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[0][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[0][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[0][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[0][7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[1][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[1][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[1][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[1][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[1][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[1][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[1][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[1][7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[2][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[2][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[2][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[2][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[2][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[2][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[2][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[2][7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[3][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[3][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[3][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[3][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[3][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[3][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[3][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_A[3][7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[0][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[0][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[0][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[0][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[0][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[0][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[0][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[0][7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[1][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[1][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[1][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[1][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[1][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[1][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[1][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[1][7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[2][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[2][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[2][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[2][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[2][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[2][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[2][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[2][7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[3][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[3][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[3][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[3][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[3][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[3][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[3][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_OUT_B[3][7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[0][1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_A[0][0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[0][3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[0][2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_A[1][1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_A[1][0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_A[1][3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[1][2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[2][1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[2][0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[2][3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[2][2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_A[3][1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[3][0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[3][3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_A[3][2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[0][1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[0][0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[0][3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_B[0][2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[1][1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[1][0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[1][3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_B[1][2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[2][1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_B[2][0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[2][3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[2][2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[3][1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[3][0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_B[3][3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_B[3][2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[3][0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_C[3][3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[3][1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_C[3][2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[3][0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_C[1][3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[1][1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[1][2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_C[1][0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_C[2][3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[2][2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[2][1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[2][0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[0][0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[2][0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_IN[1][0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[0][1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[0][0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_SEL_C[0][3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_SEL_C[0][2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_IN[0][1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_IN[3][1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[2][1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_IN[1][1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[3][2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[0][2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[2][2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[1][2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[0][3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_IN[3][3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[2][3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[1][3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[3][4]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_IN[0][4]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_IN[2][4]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_IN[1][4]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[0][5]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[3][5]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[2][5]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; cell_IN[1][5]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; cell_IN[3][6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[0][6]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; cell_IN[2][6]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; cell_IN[1][6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[0][7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[3][7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cell_IN[2][7]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cell_IN[1][7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                            ;
+-----------------------------+-------------------+---------+
; Source Pin / Fanout         ; Pad To Core Index ; Setting ;
+-----------------------------+-------------------+---------+
; enable[0]                   ;                   ;         ;
; enable[1]                   ;                   ;         ;
; enable[2]                   ;                   ;         ;
; enable[3]                   ;                   ;         ;
; cell_SEL_A[0][1]            ;                   ;         ;
;      - Mux39~0              ; 1                 ; 6       ;
;      - Mux39~1              ; 1                 ; 6       ;
;      - Mux39~2              ; 1                 ; 6       ;
;      - Mux39~4              ; 1                 ; 6       ;
;      - Mux39~5              ; 1                 ; 6       ;
;      - Mux39~7              ; 1                 ; 6       ;
;      - Mux38~6              ; 1                 ; 6       ;
;      - Mux38~9              ; 1                 ; 6       ;
;      - Mux37~0              ; 1                 ; 6       ;
;      - Mux37~1              ; 1                 ; 6       ;
;      - Mux37~2              ; 1                 ; 6       ;
;      - Mux37~4              ; 1                 ; 6       ;
;      - Mux37~7              ; 1                 ; 6       ;
;      - Mux37~8              ; 1                 ; 6       ;
;      - Mux36~6              ; 1                 ; 6       ;
;      - Mux35~0              ; 1                 ; 6       ;
;      - Mux35~1              ; 1                 ; 6       ;
;      - Mux35~2              ; 1                 ; 6       ;
;      - Mux35~4              ; 1                 ; 6       ;
;      - Mux35~5              ; 1                 ; 6       ;
;      - Mux35~7              ; 1                 ; 6       ;
;      - Mux34~6              ; 1                 ; 6       ;
;      - Mux34~9              ; 1                 ; 6       ;
;      - Mux33~0              ; 1                 ; 6       ;
;      - Mux33~1              ; 1                 ; 6       ;
;      - Mux33~2              ; 1                 ; 6       ;
;      - Mux33~4              ; 1                 ; 6       ;
;      - Mux33~7              ; 1                 ; 6       ;
;      - Mux33~8              ; 1                 ; 6       ;
;      - Mux32~6              ; 1                 ; 6       ;
; cell_SEL_A[0][0]            ;                   ;         ;
;      - Mux39~0              ; 0                 ; 6       ;
;      - Mux39~2              ; 0                 ; 6       ;
;      - Mux39~3              ; 0                 ; 6       ;
;      - Mux39~4              ; 0                 ; 6       ;
;      - Mux39~7              ; 0                 ; 6       ;
;      - Mux39~8              ; 0                 ; 6       ;
;      - Mux38~6              ; 0                 ; 6       ;
;      - Mux37~0              ; 0                 ; 6       ;
;      - Mux37~2              ; 0                 ; 6       ;
;      - Mux37~3              ; 0                 ; 6       ;
;      - Mux37~4              ; 0                 ; 6       ;
;      - Mux37~5              ; 0                 ; 6       ;
;      - Mux37~7              ; 0                 ; 6       ;
;      - Mux36~6              ; 0                 ; 6       ;
;      - Mux36~9              ; 0                 ; 6       ;
;      - Mux35~0              ; 0                 ; 6       ;
;      - Mux35~2              ; 0                 ; 6       ;
;      - Mux35~3              ; 0                 ; 6       ;
;      - Mux35~4              ; 0                 ; 6       ;
;      - Mux35~7              ; 0                 ; 6       ;
;      - Mux35~8              ; 0                 ; 6       ;
;      - Mux34~6              ; 0                 ; 6       ;
;      - Mux33~0              ; 0                 ; 6       ;
;      - Mux33~2              ; 0                 ; 6       ;
;      - Mux33~3              ; 0                 ; 6       ;
;      - Mux33~4              ; 0                 ; 6       ;
;      - Mux33~5              ; 0                 ; 6       ;
;      - Mux33~7              ; 0                 ; 6       ;
;      - Mux32~6              ; 0                 ; 6       ;
;      - Mux32~9              ; 0                 ; 6       ;
; cell_SEL_A[0][3]            ;                   ;         ;
;      - Mux39~6              ; 0                 ; 6       ;
;      - Mux39~9              ; 0                 ; 6       ;
;      - Mux38~0              ; 0                 ; 6       ;
;      - Mux38~2              ; 0                 ; 6       ;
;      - Mux38~3              ; 0                 ; 6       ;
;      - Mux38~4              ; 0                 ; 6       ;
;      - Mux38~7              ; 0                 ; 6       ;
;      - Mux38~8              ; 0                 ; 6       ;
;      - Mux37~6              ; 0                 ; 6       ;
;      - Mux36~0              ; 0                 ; 6       ;
;      - Mux36~2              ; 0                 ; 6       ;
;      - Mux36~3              ; 0                 ; 6       ;
;      - Mux36~4              ; 0                 ; 6       ;
;      - Mux36~5              ; 0                 ; 6       ;
;      - Mux36~7              ; 0                 ; 6       ;
;      - Mux35~6              ; 0                 ; 6       ;
;      - Mux35~9              ; 0                 ; 6       ;
;      - Mux34~0              ; 0                 ; 6       ;
;      - Mux34~2              ; 0                 ; 6       ;
;      - Mux34~3              ; 0                 ; 6       ;
;      - Mux34~4              ; 0                 ; 6       ;
;      - Mux34~7              ; 0                 ; 6       ;
;      - Mux34~8              ; 0                 ; 6       ;
;      - Mux33~6              ; 0                 ; 6       ;
;      - Mux32~0              ; 0                 ; 6       ;
;      - Mux32~2              ; 0                 ; 6       ;
;      - Mux32~3              ; 0                 ; 6       ;
;      - Mux32~4              ; 0                 ; 6       ;
;      - Mux32~5              ; 0                 ; 6       ;
;      - Mux32~7              ; 0                 ; 6       ;
; cell_SEL_A[0][2]            ;                   ;         ;
;      - Mux39~6              ; 1                 ; 6       ;
;      - Mux38~0              ; 1                 ; 6       ;
;      - Mux38~1              ; 1                 ; 6       ;
;      - Mux38~2              ; 1                 ; 6       ;
;      - Mux38~4              ; 1                 ; 6       ;
;      - Mux38~5              ; 1                 ; 6       ;
;      - Mux38~7              ; 1                 ; 6       ;
;      - Mux37~6              ; 1                 ; 6       ;
;      - Mux37~9              ; 1                 ; 6       ;
;      - Mux36~0              ; 1                 ; 6       ;
;      - Mux36~1              ; 1                 ; 6       ;
;      - Mux36~2              ; 1                 ; 6       ;
;      - Mux36~4              ; 1                 ; 6       ;
;      - Mux36~7              ; 1                 ; 6       ;
;      - Mux36~8              ; 1                 ; 6       ;
;      - Mux35~6              ; 1                 ; 6       ;
;      - Mux34~0              ; 1                 ; 6       ;
;      - Mux34~1              ; 1                 ; 6       ;
;      - Mux34~2              ; 1                 ; 6       ;
;      - Mux34~4              ; 1                 ; 6       ;
;      - Mux34~5              ; 1                 ; 6       ;
;      - Mux34~7              ; 1                 ; 6       ;
;      - Mux33~6              ; 1                 ; 6       ;
;      - Mux33~9              ; 1                 ; 6       ;
;      - Mux32~0              ; 1                 ; 6       ;
;      - Mux32~1              ; 1                 ; 6       ;
;      - Mux32~2              ; 1                 ; 6       ;
;      - Mux32~4              ; 1                 ; 6       ;
;      - Mux32~7              ; 1                 ; 6       ;
;      - Mux32~8              ; 1                 ; 6       ;
; cell_SEL_A[1][1]            ;                   ;         ;
;      - Mux79~0              ; 1                 ; 6       ;
;      - Mux79~1              ; 1                 ; 6       ;
;      - Mux79~2              ; 1                 ; 6       ;
;      - Mux79~4              ; 1                 ; 6       ;
;      - Mux79~5              ; 1                 ; 6       ;
;      - Mux79~7              ; 1                 ; 6       ;
;      - Mux78~6              ; 1                 ; 6       ;
;      - Mux78~9              ; 1                 ; 6       ;
;      - Mux77~0              ; 1                 ; 6       ;
;      - Mux77~1              ; 1                 ; 6       ;
;      - Mux77~2              ; 1                 ; 6       ;
;      - Mux77~4              ; 1                 ; 6       ;
;      - Mux77~7              ; 1                 ; 6       ;
;      - Mux77~8              ; 1                 ; 6       ;
;      - Mux76~6              ; 1                 ; 6       ;
;      - Mux75~0              ; 1                 ; 6       ;
;      - Mux75~1              ; 1                 ; 6       ;
;      - Mux75~2              ; 1                 ; 6       ;
;      - Mux75~4              ; 1                 ; 6       ;
;      - Mux75~5              ; 1                 ; 6       ;
;      - Mux75~7              ; 1                 ; 6       ;
;      - Mux74~6              ; 1                 ; 6       ;
;      - Mux74~9              ; 1                 ; 6       ;
;      - Mux73~0              ; 1                 ; 6       ;
;      - Mux73~1              ; 1                 ; 6       ;
;      - Mux73~2              ; 1                 ; 6       ;
;      - Mux73~4              ; 1                 ; 6       ;
;      - Mux73~7              ; 1                 ; 6       ;
;      - Mux73~8              ; 1                 ; 6       ;
;      - Mux72~6              ; 1                 ; 6       ;
; cell_SEL_A[1][0]            ;                   ;         ;
;      - Mux79~0              ; 1                 ; 6       ;
;      - Mux79~2              ; 1                 ; 6       ;
;      - Mux79~3              ; 1                 ; 6       ;
;      - Mux79~4              ; 1                 ; 6       ;
;      - Mux79~7              ; 1                 ; 6       ;
;      - Mux79~8              ; 1                 ; 6       ;
;      - Mux78~6              ; 1                 ; 6       ;
;      - Mux77~0              ; 1                 ; 6       ;
;      - Mux77~2              ; 1                 ; 6       ;
;      - Mux77~3              ; 1                 ; 6       ;
;      - Mux77~4              ; 1                 ; 6       ;
;      - Mux77~5              ; 1                 ; 6       ;
;      - Mux77~7              ; 1                 ; 6       ;
;      - Mux76~6              ; 1                 ; 6       ;
;      - Mux76~9              ; 1                 ; 6       ;
;      - Mux75~0              ; 1                 ; 6       ;
;      - Mux75~2              ; 1                 ; 6       ;
;      - Mux75~3              ; 1                 ; 6       ;
;      - Mux75~4              ; 1                 ; 6       ;
;      - Mux75~7              ; 1                 ; 6       ;
;      - Mux75~8              ; 1                 ; 6       ;
;      - Mux74~6              ; 1                 ; 6       ;
;      - Mux73~0              ; 1                 ; 6       ;
;      - Mux73~2              ; 1                 ; 6       ;
;      - Mux73~3              ; 1                 ; 6       ;
;      - Mux73~4              ; 1                 ; 6       ;
;      - Mux73~5              ; 1                 ; 6       ;
;      - Mux73~7              ; 1                 ; 6       ;
;      - Mux72~6              ; 1                 ; 6       ;
;      - Mux72~9              ; 1                 ; 6       ;
; cell_SEL_A[1][3]            ;                   ;         ;
;      - Mux79~6              ; 0                 ; 6       ;
;      - Mux79~9              ; 0                 ; 6       ;
;      - Mux78~0              ; 0                 ; 6       ;
;      - Mux78~2              ; 0                 ; 6       ;
;      - Mux78~3              ; 0                 ; 6       ;
;      - Mux78~4              ; 0                 ; 6       ;
;      - Mux78~7              ; 0                 ; 6       ;
;      - Mux78~8              ; 0                 ; 6       ;
;      - Mux77~6              ; 0                 ; 6       ;
;      - Mux76~0              ; 0                 ; 6       ;
;      - Mux76~2              ; 0                 ; 6       ;
;      - Mux76~3              ; 0                 ; 6       ;
;      - Mux76~4              ; 0                 ; 6       ;
;      - Mux76~5              ; 0                 ; 6       ;
;      - Mux76~7              ; 0                 ; 6       ;
;      - Mux75~6              ; 0                 ; 6       ;
;      - Mux75~9              ; 0                 ; 6       ;
;      - Mux74~0              ; 0                 ; 6       ;
;      - Mux74~2              ; 0                 ; 6       ;
;      - Mux74~3              ; 0                 ; 6       ;
;      - Mux74~4              ; 0                 ; 6       ;
;      - Mux74~7              ; 0                 ; 6       ;
;      - Mux74~8              ; 0                 ; 6       ;
;      - Mux73~6              ; 0                 ; 6       ;
;      - Mux72~0              ; 0                 ; 6       ;
;      - Mux72~2              ; 0                 ; 6       ;
;      - Mux72~3              ; 0                 ; 6       ;
;      - Mux72~4              ; 0                 ; 6       ;
;      - Mux72~5              ; 0                 ; 6       ;
;      - Mux72~7              ; 0                 ; 6       ;
; cell_SEL_A[1][2]            ;                   ;         ;
;      - Mux79~6              ; 0                 ; 6       ;
;      - Mux78~0              ; 0                 ; 6       ;
;      - Mux78~1              ; 0                 ; 6       ;
;      - Mux78~2              ; 0                 ; 6       ;
;      - Mux78~4              ; 0                 ; 6       ;
;      - Mux78~5              ; 0                 ; 6       ;
;      - Mux78~7              ; 0                 ; 6       ;
;      - Mux77~6              ; 0                 ; 6       ;
;      - Mux77~9              ; 0                 ; 6       ;
;      - Mux76~0              ; 0                 ; 6       ;
;      - Mux76~1              ; 0                 ; 6       ;
;      - Mux76~2              ; 0                 ; 6       ;
;      - Mux76~4              ; 0                 ; 6       ;
;      - Mux76~7              ; 0                 ; 6       ;
;      - Mux76~8              ; 0                 ; 6       ;
;      - Mux75~6              ; 0                 ; 6       ;
;      - Mux74~0              ; 0                 ; 6       ;
;      - Mux74~1              ; 0                 ; 6       ;
;      - Mux74~2              ; 0                 ; 6       ;
;      - Mux74~4              ; 0                 ; 6       ;
;      - Mux74~5              ; 0                 ; 6       ;
;      - Mux74~7              ; 0                 ; 6       ;
;      - Mux73~6              ; 0                 ; 6       ;
;      - Mux73~9              ; 0                 ; 6       ;
;      - Mux72~0              ; 0                 ; 6       ;
;      - Mux72~1              ; 0                 ; 6       ;
;      - Mux72~2              ; 0                 ; 6       ;
;      - Mux72~4              ; 0                 ; 6       ;
;      - Mux72~7              ; 0                 ; 6       ;
;      - Mux72~8              ; 0                 ; 6       ;
; cell_SEL_A[2][1]            ;                   ;         ;
;      - Mux119~0             ; 0                 ; 6       ;
;      - Mux119~1             ; 0                 ; 6       ;
;      - Mux119~2             ; 0                 ; 6       ;
;      - Mux119~4             ; 0                 ; 6       ;
;      - Mux119~5             ; 0                 ; 6       ;
;      - Mux119~7             ; 0                 ; 6       ;
;      - Mux118~6             ; 0                 ; 6       ;
;      - Mux118~9             ; 0                 ; 6       ;
;      - Mux117~0             ; 0                 ; 6       ;
;      - Mux117~1             ; 0                 ; 6       ;
;      - Mux117~2             ; 0                 ; 6       ;
;      - Mux117~4             ; 0                 ; 6       ;
;      - Mux117~7             ; 0                 ; 6       ;
;      - Mux117~8             ; 0                 ; 6       ;
;      - Mux116~6             ; 0                 ; 6       ;
;      - Mux115~0             ; 0                 ; 6       ;
;      - Mux115~1             ; 0                 ; 6       ;
;      - Mux115~2             ; 0                 ; 6       ;
;      - Mux115~4             ; 0                 ; 6       ;
;      - Mux115~5             ; 0                 ; 6       ;
;      - Mux115~7             ; 0                 ; 6       ;
;      - Mux114~6             ; 0                 ; 6       ;
;      - Mux114~9             ; 0                 ; 6       ;
;      - Mux113~0             ; 0                 ; 6       ;
;      - Mux113~1             ; 0                 ; 6       ;
;      - Mux113~2             ; 0                 ; 6       ;
;      - Mux113~4             ; 0                 ; 6       ;
;      - Mux113~7             ; 0                 ; 6       ;
;      - Mux113~8             ; 0                 ; 6       ;
;      - Mux112~6             ; 0                 ; 6       ;
; cell_SEL_A[2][0]            ;                   ;         ;
;      - Mux119~0             ; 0                 ; 6       ;
;      - Mux119~2             ; 0                 ; 6       ;
;      - Mux119~3             ; 0                 ; 6       ;
;      - Mux119~4             ; 0                 ; 6       ;
;      - Mux119~7             ; 0                 ; 6       ;
;      - Mux119~8             ; 0                 ; 6       ;
;      - Mux118~6             ; 0                 ; 6       ;
;      - Mux117~0             ; 0                 ; 6       ;
;      - Mux117~2             ; 0                 ; 6       ;
;      - Mux117~3             ; 0                 ; 6       ;
;      - Mux117~4             ; 0                 ; 6       ;
;      - Mux117~5             ; 0                 ; 6       ;
;      - Mux117~7             ; 0                 ; 6       ;
;      - Mux116~6             ; 0                 ; 6       ;
;      - Mux116~9             ; 0                 ; 6       ;
;      - Mux115~0             ; 0                 ; 6       ;
;      - Mux115~2             ; 0                 ; 6       ;
;      - Mux115~3             ; 0                 ; 6       ;
;      - Mux115~4             ; 0                 ; 6       ;
;      - Mux115~7             ; 0                 ; 6       ;
;      - Mux115~8             ; 0                 ; 6       ;
;      - Mux114~6             ; 0                 ; 6       ;
;      - Mux113~0             ; 0                 ; 6       ;
;      - Mux113~2             ; 0                 ; 6       ;
;      - Mux113~3             ; 0                 ; 6       ;
;      - Mux113~4             ; 0                 ; 6       ;
;      - Mux113~5             ; 0                 ; 6       ;
;      - Mux113~7             ; 0                 ; 6       ;
;      - Mux112~6             ; 0                 ; 6       ;
;      - Mux112~9             ; 0                 ; 6       ;
; cell_SEL_A[2][3]            ;                   ;         ;
;      - Mux119~6             ; 0                 ; 6       ;
;      - Mux119~9             ; 0                 ; 6       ;
;      - Mux118~0             ; 0                 ; 6       ;
;      - Mux118~2             ; 0                 ; 6       ;
;      - Mux118~3             ; 0                 ; 6       ;
;      - Mux118~4             ; 0                 ; 6       ;
;      - Mux118~7             ; 0                 ; 6       ;
;      - Mux118~8             ; 0                 ; 6       ;
;      - Mux117~6             ; 0                 ; 6       ;
;      - Mux116~0             ; 0                 ; 6       ;
;      - Mux116~2             ; 0                 ; 6       ;
;      - Mux116~3             ; 0                 ; 6       ;
;      - Mux116~4             ; 0                 ; 6       ;
;      - Mux116~5             ; 0                 ; 6       ;
;      - Mux116~7             ; 0                 ; 6       ;
;      - Mux115~6             ; 0                 ; 6       ;
;      - Mux115~9             ; 0                 ; 6       ;
;      - Mux114~0             ; 0                 ; 6       ;
;      - Mux114~2             ; 0                 ; 6       ;
;      - Mux114~3             ; 0                 ; 6       ;
;      - Mux114~4             ; 0                 ; 6       ;
;      - Mux114~7             ; 0                 ; 6       ;
;      - Mux114~8             ; 0                 ; 6       ;
;      - Mux113~6             ; 0                 ; 6       ;
;      - Mux112~0             ; 0                 ; 6       ;
;      - Mux112~2             ; 0                 ; 6       ;
;      - Mux112~3             ; 0                 ; 6       ;
;      - Mux112~4             ; 0                 ; 6       ;
;      - Mux112~5             ; 0                 ; 6       ;
;      - Mux112~7             ; 0                 ; 6       ;
; cell_SEL_A[2][2]            ;                   ;         ;
;      - Mux119~6             ; 1                 ; 6       ;
;      - Mux118~0             ; 1                 ; 6       ;
;      - Mux118~1             ; 1                 ; 6       ;
;      - Mux118~2             ; 1                 ; 6       ;
;      - Mux118~4             ; 1                 ; 6       ;
;      - Mux118~5             ; 1                 ; 6       ;
;      - Mux118~7             ; 1                 ; 6       ;
;      - Mux117~6             ; 1                 ; 6       ;
;      - Mux117~9             ; 1                 ; 6       ;
;      - Mux116~0             ; 1                 ; 6       ;
;      - Mux116~1             ; 1                 ; 6       ;
;      - Mux116~2             ; 1                 ; 6       ;
;      - Mux116~4             ; 1                 ; 6       ;
;      - Mux116~7             ; 1                 ; 6       ;
;      - Mux116~8             ; 1                 ; 6       ;
;      - Mux115~6             ; 1                 ; 6       ;
;      - Mux114~0             ; 1                 ; 6       ;
;      - Mux114~1             ; 1                 ; 6       ;
;      - Mux114~2             ; 1                 ; 6       ;
;      - Mux114~4             ; 1                 ; 6       ;
;      - Mux114~5             ; 1                 ; 6       ;
;      - Mux114~7             ; 1                 ; 6       ;
;      - Mux113~6             ; 1                 ; 6       ;
;      - Mux113~9             ; 1                 ; 6       ;
;      - Mux112~0             ; 1                 ; 6       ;
;      - Mux112~1             ; 1                 ; 6       ;
;      - Mux112~2             ; 1                 ; 6       ;
;      - Mux112~4             ; 1                 ; 6       ;
;      - Mux112~7             ; 1                 ; 6       ;
;      - Mux112~8             ; 1                 ; 6       ;
; cell_SEL_A[3][1]            ;                   ;         ;
;      - Mux159~0             ; 0                 ; 6       ;
;      - Mux159~1             ; 0                 ; 6       ;
;      - Mux159~2             ; 0                 ; 6       ;
;      - Mux159~4             ; 0                 ; 6       ;
;      - Mux159~5             ; 0                 ; 6       ;
;      - Mux159~7             ; 0                 ; 6       ;
;      - Mux158~6             ; 0                 ; 6       ;
;      - Mux158~9             ; 0                 ; 6       ;
;      - Mux157~0             ; 0                 ; 6       ;
;      - Mux157~1             ; 0                 ; 6       ;
;      - Mux157~2             ; 0                 ; 6       ;
;      - Mux157~4             ; 0                 ; 6       ;
;      - Mux157~7             ; 0                 ; 6       ;
;      - Mux157~8             ; 0                 ; 6       ;
;      - Mux156~6             ; 0                 ; 6       ;
;      - Mux155~0             ; 0                 ; 6       ;
;      - Mux155~1             ; 0                 ; 6       ;
;      - Mux155~2             ; 0                 ; 6       ;
;      - Mux155~4             ; 0                 ; 6       ;
;      - Mux155~5             ; 0                 ; 6       ;
;      - Mux155~7             ; 0                 ; 6       ;
;      - Mux154~6             ; 0                 ; 6       ;
;      - Mux154~9             ; 0                 ; 6       ;
;      - Mux153~0             ; 0                 ; 6       ;
;      - Mux153~1             ; 0                 ; 6       ;
;      - Mux153~2             ; 0                 ; 6       ;
;      - Mux153~4             ; 0                 ; 6       ;
;      - Mux153~7             ; 0                 ; 6       ;
;      - Mux153~8             ; 0                 ; 6       ;
;      - Mux152~6             ; 0                 ; 6       ;
; cell_SEL_A[3][0]            ;                   ;         ;
;      - Mux159~0             ; 0                 ; 6       ;
;      - Mux159~2             ; 0                 ; 6       ;
;      - Mux159~3             ; 0                 ; 6       ;
;      - Mux159~4             ; 0                 ; 6       ;
;      - Mux159~7             ; 0                 ; 6       ;
;      - Mux159~8             ; 0                 ; 6       ;
;      - Mux158~6             ; 0                 ; 6       ;
;      - Mux157~0             ; 0                 ; 6       ;
;      - Mux157~2             ; 0                 ; 6       ;
;      - Mux157~3             ; 0                 ; 6       ;
;      - Mux157~4             ; 0                 ; 6       ;
;      - Mux157~5             ; 0                 ; 6       ;
;      - Mux157~7             ; 0                 ; 6       ;
;      - Mux156~6             ; 0                 ; 6       ;
;      - Mux156~9             ; 0                 ; 6       ;
;      - Mux155~0             ; 0                 ; 6       ;
;      - Mux155~2             ; 0                 ; 6       ;
;      - Mux155~3             ; 0                 ; 6       ;
;      - Mux155~4             ; 0                 ; 6       ;
;      - Mux155~7             ; 0                 ; 6       ;
;      - Mux155~8             ; 0                 ; 6       ;
;      - Mux154~6             ; 0                 ; 6       ;
;      - Mux153~0             ; 0                 ; 6       ;
;      - Mux153~2             ; 0                 ; 6       ;
;      - Mux153~3             ; 0                 ; 6       ;
;      - Mux153~4             ; 0                 ; 6       ;
;      - Mux153~5             ; 0                 ; 6       ;
;      - Mux153~7             ; 0                 ; 6       ;
;      - Mux152~6             ; 0                 ; 6       ;
;      - Mux152~9             ; 0                 ; 6       ;
; cell_SEL_A[3][3]            ;                   ;         ;
;      - Mux159~6             ; 0                 ; 6       ;
;      - Mux159~9             ; 0                 ; 6       ;
;      - Mux158~0             ; 0                 ; 6       ;
;      - Mux158~2             ; 0                 ; 6       ;
;      - Mux158~3             ; 0                 ; 6       ;
;      - Mux158~4             ; 0                 ; 6       ;
;      - Mux158~7             ; 0                 ; 6       ;
;      - Mux158~8             ; 0                 ; 6       ;
;      - Mux157~6             ; 0                 ; 6       ;
;      - Mux156~0             ; 0                 ; 6       ;
;      - Mux156~2             ; 0                 ; 6       ;
;      - Mux156~3             ; 0                 ; 6       ;
;      - Mux156~4             ; 0                 ; 6       ;
;      - Mux156~5             ; 0                 ; 6       ;
;      - Mux156~7             ; 0                 ; 6       ;
;      - Mux155~6             ; 0                 ; 6       ;
;      - Mux155~9             ; 0                 ; 6       ;
;      - Mux154~0             ; 0                 ; 6       ;
;      - Mux154~2             ; 0                 ; 6       ;
;      - Mux154~3             ; 0                 ; 6       ;
;      - Mux154~4             ; 0                 ; 6       ;
;      - Mux154~7             ; 0                 ; 6       ;
;      - Mux154~8             ; 0                 ; 6       ;
;      - Mux153~6             ; 0                 ; 6       ;
;      - Mux152~0             ; 0                 ; 6       ;
;      - Mux152~2             ; 0                 ; 6       ;
;      - Mux152~3             ; 0                 ; 6       ;
;      - Mux152~4             ; 0                 ; 6       ;
;      - Mux152~5             ; 0                 ; 6       ;
;      - Mux152~7             ; 0                 ; 6       ;
; cell_SEL_A[3][2]            ;                   ;         ;
;      - Mux159~6             ; 0                 ; 6       ;
;      - Mux158~0             ; 0                 ; 6       ;
;      - Mux158~1             ; 0                 ; 6       ;
;      - Mux158~2             ; 0                 ; 6       ;
;      - Mux158~4             ; 0                 ; 6       ;
;      - Mux158~5             ; 0                 ; 6       ;
;      - Mux158~7             ; 0                 ; 6       ;
;      - Mux157~6             ; 0                 ; 6       ;
;      - Mux157~9             ; 0                 ; 6       ;
;      - Mux156~0             ; 0                 ; 6       ;
;      - Mux156~1             ; 0                 ; 6       ;
;      - Mux156~2             ; 0                 ; 6       ;
;      - Mux156~4             ; 0                 ; 6       ;
;      - Mux156~7             ; 0                 ; 6       ;
;      - Mux156~8             ; 0                 ; 6       ;
;      - Mux155~6             ; 0                 ; 6       ;
;      - Mux154~0             ; 0                 ; 6       ;
;      - Mux154~1             ; 0                 ; 6       ;
;      - Mux154~2             ; 0                 ; 6       ;
;      - Mux154~4             ; 0                 ; 6       ;
;      - Mux154~5             ; 0                 ; 6       ;
;      - Mux154~7             ; 0                 ; 6       ;
;      - Mux153~6             ; 0                 ; 6       ;
;      - Mux153~9             ; 0                 ; 6       ;
;      - Mux152~0             ; 0                 ; 6       ;
;      - Mux152~1             ; 0                 ; 6       ;
;      - Mux152~2             ; 0                 ; 6       ;
;      - Mux152~4             ; 0                 ; 6       ;
;      - Mux152~7             ; 0                 ; 6       ;
;      - Mux152~8             ; 0                 ; 6       ;
; cell_SEL_B[0][1]            ;                   ;         ;
;      - Mux199~0             ; 0                 ; 6       ;
;      - Mux199~1             ; 0                 ; 6       ;
;      - Mux199~2             ; 0                 ; 6       ;
;      - Mux199~4             ; 0                 ; 6       ;
;      - Mux199~5             ; 0                 ; 6       ;
;      - Mux199~7             ; 0                 ; 6       ;
;      - Mux198~6             ; 0                 ; 6       ;
;      - Mux198~9             ; 0                 ; 6       ;
;      - Mux197~0             ; 0                 ; 6       ;
;      - Mux197~1             ; 0                 ; 6       ;
;      - Mux197~2             ; 0                 ; 6       ;
;      - Mux197~4             ; 0                 ; 6       ;
;      - Mux197~7             ; 0                 ; 6       ;
;      - Mux197~8             ; 0                 ; 6       ;
;      - Mux196~6             ; 0                 ; 6       ;
;      - Mux195~0             ; 0                 ; 6       ;
;      - Mux195~1             ; 0                 ; 6       ;
;      - Mux195~2             ; 0                 ; 6       ;
;      - Mux195~4             ; 0                 ; 6       ;
;      - Mux195~5             ; 0                 ; 6       ;
;      - Mux195~7             ; 0                 ; 6       ;
;      - Mux194~6             ; 0                 ; 6       ;
;      - Mux194~9             ; 0                 ; 6       ;
;      - Mux193~0             ; 0                 ; 6       ;
;      - Mux193~1             ; 0                 ; 6       ;
;      - Mux193~2             ; 0                 ; 6       ;
;      - Mux193~4             ; 0                 ; 6       ;
;      - Mux193~7             ; 0                 ; 6       ;
;      - Mux193~8             ; 0                 ; 6       ;
;      - Mux192~6             ; 0                 ; 6       ;
; cell_SEL_B[0][0]            ;                   ;         ;
;      - Mux199~0             ; 0                 ; 6       ;
;      - Mux199~2             ; 0                 ; 6       ;
;      - Mux199~3             ; 0                 ; 6       ;
;      - Mux199~4             ; 0                 ; 6       ;
;      - Mux199~7             ; 0                 ; 6       ;
;      - Mux199~8             ; 0                 ; 6       ;
;      - Mux198~6             ; 0                 ; 6       ;
;      - Mux197~0             ; 0                 ; 6       ;
;      - Mux197~2             ; 0                 ; 6       ;
;      - Mux197~3             ; 0                 ; 6       ;
;      - Mux197~4             ; 0                 ; 6       ;
;      - Mux197~5             ; 0                 ; 6       ;
;      - Mux197~7             ; 0                 ; 6       ;
;      - Mux196~6             ; 0                 ; 6       ;
;      - Mux196~9             ; 0                 ; 6       ;
;      - Mux195~0             ; 0                 ; 6       ;
;      - Mux195~2             ; 0                 ; 6       ;
;      - Mux195~3             ; 0                 ; 6       ;
;      - Mux195~4             ; 0                 ; 6       ;
;      - Mux195~7             ; 0                 ; 6       ;
;      - Mux195~8             ; 0                 ; 6       ;
;      - Mux194~6             ; 0                 ; 6       ;
;      - Mux193~0             ; 0                 ; 6       ;
;      - Mux193~2             ; 0                 ; 6       ;
;      - Mux193~3             ; 0                 ; 6       ;
;      - Mux193~4             ; 0                 ; 6       ;
;      - Mux193~5             ; 0                 ; 6       ;
;      - Mux193~7             ; 0                 ; 6       ;
;      - Mux192~6             ; 0                 ; 6       ;
;      - Mux192~9             ; 0                 ; 6       ;
; cell_SEL_B[0][3]            ;                   ;         ;
;      - Mux199~6             ; 1                 ; 6       ;
;      - Mux199~9             ; 1                 ; 6       ;
;      - Mux198~0             ; 1                 ; 6       ;
;      - Mux198~2             ; 1                 ; 6       ;
;      - Mux198~3             ; 1                 ; 6       ;
;      - Mux198~4             ; 1                 ; 6       ;
;      - Mux198~7             ; 1                 ; 6       ;
;      - Mux198~8             ; 1                 ; 6       ;
;      - Mux197~6             ; 1                 ; 6       ;
;      - Mux196~0             ; 1                 ; 6       ;
;      - Mux196~2             ; 1                 ; 6       ;
;      - Mux196~3             ; 1                 ; 6       ;
;      - Mux196~4             ; 1                 ; 6       ;
;      - Mux196~5             ; 1                 ; 6       ;
;      - Mux196~7             ; 1                 ; 6       ;
;      - Mux195~6             ; 1                 ; 6       ;
;      - Mux195~9             ; 1                 ; 6       ;
;      - Mux194~0             ; 1                 ; 6       ;
;      - Mux194~2             ; 1                 ; 6       ;
;      - Mux194~3             ; 1                 ; 6       ;
;      - Mux194~4             ; 1                 ; 6       ;
;      - Mux194~7             ; 1                 ; 6       ;
;      - Mux194~8             ; 1                 ; 6       ;
;      - Mux193~6             ; 1                 ; 6       ;
;      - Mux192~0             ; 1                 ; 6       ;
;      - Mux192~2             ; 1                 ; 6       ;
;      - Mux192~3             ; 1                 ; 6       ;
;      - Mux192~4             ; 1                 ; 6       ;
;      - Mux192~5             ; 1                 ; 6       ;
;      - Mux192~7             ; 1                 ; 6       ;
; cell_SEL_B[0][2]            ;                   ;         ;
;      - Mux199~6             ; 0                 ; 6       ;
;      - Mux198~0             ; 0                 ; 6       ;
;      - Mux198~1             ; 0                 ; 6       ;
;      - Mux198~2             ; 0                 ; 6       ;
;      - Mux198~4             ; 0                 ; 6       ;
;      - Mux198~5             ; 0                 ; 6       ;
;      - Mux198~7             ; 0                 ; 6       ;
;      - Mux197~6             ; 0                 ; 6       ;
;      - Mux197~9             ; 0                 ; 6       ;
;      - Mux196~0             ; 0                 ; 6       ;
;      - Mux196~1             ; 0                 ; 6       ;
;      - Mux196~2             ; 0                 ; 6       ;
;      - Mux196~4             ; 0                 ; 6       ;
;      - Mux196~7             ; 0                 ; 6       ;
;      - Mux196~8             ; 0                 ; 6       ;
;      - Mux195~6             ; 0                 ; 6       ;
;      - Mux194~0             ; 0                 ; 6       ;
;      - Mux194~1             ; 0                 ; 6       ;
;      - Mux194~2             ; 0                 ; 6       ;
;      - Mux194~4             ; 0                 ; 6       ;
;      - Mux194~5             ; 0                 ; 6       ;
;      - Mux194~7             ; 0                 ; 6       ;
;      - Mux193~6             ; 0                 ; 6       ;
;      - Mux193~9             ; 0                 ; 6       ;
;      - Mux192~0             ; 0                 ; 6       ;
;      - Mux192~1             ; 0                 ; 6       ;
;      - Mux192~2             ; 0                 ; 6       ;
;      - Mux192~4             ; 0                 ; 6       ;
;      - Mux192~7             ; 0                 ; 6       ;
;      - Mux192~8             ; 0                 ; 6       ;
; cell_SEL_B[1][1]            ;                   ;         ;
;      - Mux239~0             ; 0                 ; 6       ;
;      - Mux239~1             ; 0                 ; 6       ;
;      - Mux239~2             ; 0                 ; 6       ;
;      - Mux239~4             ; 0                 ; 6       ;
;      - Mux239~5             ; 0                 ; 6       ;
;      - Mux239~7             ; 0                 ; 6       ;
;      - Mux238~6             ; 0                 ; 6       ;
;      - Mux238~9             ; 0                 ; 6       ;
;      - Mux237~0             ; 0                 ; 6       ;
;      - Mux237~1             ; 0                 ; 6       ;
;      - Mux237~2             ; 0                 ; 6       ;
;      - Mux237~4             ; 0                 ; 6       ;
;      - Mux237~7             ; 0                 ; 6       ;
;      - Mux237~8             ; 0                 ; 6       ;
;      - Mux236~6             ; 0                 ; 6       ;
;      - Mux235~0             ; 0                 ; 6       ;
;      - Mux235~1             ; 0                 ; 6       ;
;      - Mux235~2             ; 0                 ; 6       ;
;      - Mux235~4             ; 0                 ; 6       ;
;      - Mux235~5             ; 0                 ; 6       ;
;      - Mux235~7             ; 0                 ; 6       ;
;      - Mux234~6             ; 0                 ; 6       ;
;      - Mux234~9             ; 0                 ; 6       ;
;      - Mux233~0             ; 0                 ; 6       ;
;      - Mux233~1             ; 0                 ; 6       ;
;      - Mux233~2             ; 0                 ; 6       ;
;      - Mux233~4             ; 0                 ; 6       ;
;      - Mux233~7             ; 0                 ; 6       ;
;      - Mux233~8             ; 0                 ; 6       ;
;      - Mux232~6             ; 0                 ; 6       ;
; cell_SEL_B[1][0]            ;                   ;         ;
;      - Mux239~0             ; 0                 ; 6       ;
;      - Mux239~2             ; 0                 ; 6       ;
;      - Mux239~3             ; 0                 ; 6       ;
;      - Mux239~4             ; 0                 ; 6       ;
;      - Mux239~7             ; 0                 ; 6       ;
;      - Mux239~8             ; 0                 ; 6       ;
;      - Mux238~6             ; 0                 ; 6       ;
;      - Mux237~0             ; 0                 ; 6       ;
;      - Mux237~2             ; 0                 ; 6       ;
;      - Mux237~3             ; 0                 ; 6       ;
;      - Mux237~4             ; 0                 ; 6       ;
;      - Mux237~5             ; 0                 ; 6       ;
;      - Mux237~7             ; 0                 ; 6       ;
;      - Mux236~6             ; 0                 ; 6       ;
;      - Mux236~9             ; 0                 ; 6       ;
;      - Mux235~0             ; 0                 ; 6       ;
;      - Mux235~2             ; 0                 ; 6       ;
;      - Mux235~3             ; 0                 ; 6       ;
;      - Mux235~4             ; 0                 ; 6       ;
;      - Mux235~7             ; 0                 ; 6       ;
;      - Mux235~8             ; 0                 ; 6       ;
;      - Mux234~6             ; 0                 ; 6       ;
;      - Mux233~0             ; 0                 ; 6       ;
;      - Mux233~2             ; 0                 ; 6       ;
;      - Mux233~3             ; 0                 ; 6       ;
;      - Mux233~4             ; 0                 ; 6       ;
;      - Mux233~5             ; 0                 ; 6       ;
;      - Mux233~7             ; 0                 ; 6       ;
;      - Mux232~6             ; 0                 ; 6       ;
;      - Mux232~9             ; 0                 ; 6       ;
; cell_SEL_B[1][3]            ;                   ;         ;
;      - Mux239~6             ; 1                 ; 6       ;
;      - Mux239~9             ; 1                 ; 6       ;
;      - Mux238~0             ; 1                 ; 6       ;
;      - Mux238~2             ; 1                 ; 6       ;
;      - Mux238~3             ; 1                 ; 6       ;
;      - Mux238~4             ; 1                 ; 6       ;
;      - Mux238~7             ; 1                 ; 6       ;
;      - Mux238~8             ; 1                 ; 6       ;
;      - Mux237~6             ; 1                 ; 6       ;
;      - Mux236~0             ; 1                 ; 6       ;
;      - Mux236~2             ; 1                 ; 6       ;
;      - Mux236~3             ; 1                 ; 6       ;
;      - Mux236~4             ; 1                 ; 6       ;
;      - Mux236~5             ; 1                 ; 6       ;
;      - Mux236~7             ; 1                 ; 6       ;
;      - Mux235~6             ; 1                 ; 6       ;
;      - Mux235~9             ; 1                 ; 6       ;
;      - Mux234~0             ; 1                 ; 6       ;
;      - Mux234~2             ; 1                 ; 6       ;
;      - Mux234~3             ; 1                 ; 6       ;
;      - Mux234~4             ; 1                 ; 6       ;
;      - Mux234~7             ; 1                 ; 6       ;
;      - Mux234~8             ; 1                 ; 6       ;
;      - Mux233~6             ; 1                 ; 6       ;
;      - Mux232~0             ; 1                 ; 6       ;
;      - Mux232~2             ; 1                 ; 6       ;
;      - Mux232~3             ; 1                 ; 6       ;
;      - Mux232~4             ; 1                 ; 6       ;
;      - Mux232~5             ; 1                 ; 6       ;
;      - Mux232~7             ; 1                 ; 6       ;
; cell_SEL_B[1][2]            ;                   ;         ;
;      - Mux239~6             ; 0                 ; 6       ;
;      - Mux238~0             ; 0                 ; 6       ;
;      - Mux238~1             ; 0                 ; 6       ;
;      - Mux238~2             ; 0                 ; 6       ;
;      - Mux238~4             ; 0                 ; 6       ;
;      - Mux238~5             ; 0                 ; 6       ;
;      - Mux238~7             ; 0                 ; 6       ;
;      - Mux237~6             ; 0                 ; 6       ;
;      - Mux237~9             ; 0                 ; 6       ;
;      - Mux236~0             ; 0                 ; 6       ;
;      - Mux236~1             ; 0                 ; 6       ;
;      - Mux236~2             ; 0                 ; 6       ;
;      - Mux236~4             ; 0                 ; 6       ;
;      - Mux236~7             ; 0                 ; 6       ;
;      - Mux236~8             ; 0                 ; 6       ;
;      - Mux235~6             ; 0                 ; 6       ;
;      - Mux234~0             ; 0                 ; 6       ;
;      - Mux234~1             ; 0                 ; 6       ;
;      - Mux234~2             ; 0                 ; 6       ;
;      - Mux234~4             ; 0                 ; 6       ;
;      - Mux234~5             ; 0                 ; 6       ;
;      - Mux234~7             ; 0                 ; 6       ;
;      - Mux233~6             ; 0                 ; 6       ;
;      - Mux233~9             ; 0                 ; 6       ;
;      - Mux232~0             ; 0                 ; 6       ;
;      - Mux232~1             ; 0                 ; 6       ;
;      - Mux232~2             ; 0                 ; 6       ;
;      - Mux232~4             ; 0                 ; 6       ;
;      - Mux232~7             ; 0                 ; 6       ;
;      - Mux232~8             ; 0                 ; 6       ;
; cell_SEL_B[2][1]            ;                   ;         ;
;      - Mux279~0             ; 1                 ; 6       ;
;      - Mux279~1             ; 1                 ; 6       ;
;      - Mux279~2             ; 1                 ; 6       ;
;      - Mux279~4             ; 1                 ; 6       ;
;      - Mux279~5             ; 1                 ; 6       ;
;      - Mux279~7             ; 1                 ; 6       ;
;      - Mux278~6             ; 1                 ; 6       ;
;      - Mux278~9             ; 1                 ; 6       ;
;      - Mux277~0             ; 1                 ; 6       ;
;      - Mux277~1             ; 1                 ; 6       ;
;      - Mux277~2             ; 1                 ; 6       ;
;      - Mux277~4             ; 1                 ; 6       ;
;      - Mux277~7             ; 1                 ; 6       ;
;      - Mux277~8             ; 1                 ; 6       ;
;      - Mux276~6             ; 1                 ; 6       ;
;      - Mux275~0             ; 1                 ; 6       ;
;      - Mux275~1             ; 1                 ; 6       ;
;      - Mux275~2             ; 1                 ; 6       ;
;      - Mux275~4             ; 1                 ; 6       ;
;      - Mux275~5             ; 1                 ; 6       ;
;      - Mux275~7             ; 1                 ; 6       ;
;      - Mux274~6             ; 1                 ; 6       ;
;      - Mux274~9             ; 1                 ; 6       ;
;      - Mux273~0             ; 1                 ; 6       ;
;      - Mux273~1             ; 1                 ; 6       ;
;      - Mux273~2             ; 1                 ; 6       ;
;      - Mux273~4             ; 1                 ; 6       ;
;      - Mux273~7             ; 1                 ; 6       ;
;      - Mux273~8             ; 1                 ; 6       ;
;      - Mux272~6             ; 1                 ; 6       ;
; cell_SEL_B[2][0]            ;                   ;         ;
;      - Mux279~0             ; 0                 ; 6       ;
;      - Mux279~2             ; 0                 ; 6       ;
;      - Mux279~3             ; 0                 ; 6       ;
;      - Mux279~4             ; 0                 ; 6       ;
;      - Mux279~7             ; 0                 ; 6       ;
;      - Mux279~8             ; 0                 ; 6       ;
;      - Mux278~6             ; 0                 ; 6       ;
;      - Mux277~0             ; 0                 ; 6       ;
;      - Mux277~2             ; 0                 ; 6       ;
;      - Mux277~3             ; 0                 ; 6       ;
;      - Mux277~4             ; 0                 ; 6       ;
;      - Mux277~5             ; 0                 ; 6       ;
;      - Mux277~7             ; 0                 ; 6       ;
;      - Mux276~6             ; 0                 ; 6       ;
;      - Mux276~9             ; 0                 ; 6       ;
;      - Mux275~0             ; 0                 ; 6       ;
;      - Mux275~2             ; 0                 ; 6       ;
;      - Mux275~3             ; 0                 ; 6       ;
;      - Mux275~4             ; 0                 ; 6       ;
;      - Mux275~7             ; 0                 ; 6       ;
;      - Mux275~8             ; 0                 ; 6       ;
;      - Mux274~6             ; 0                 ; 6       ;
;      - Mux273~0             ; 0                 ; 6       ;
;      - Mux273~2             ; 0                 ; 6       ;
;      - Mux273~3             ; 0                 ; 6       ;
;      - Mux273~4             ; 0                 ; 6       ;
;      - Mux273~5             ; 0                 ; 6       ;
;      - Mux273~7             ; 0                 ; 6       ;
;      - Mux272~6             ; 0                 ; 6       ;
;      - Mux272~9             ; 0                 ; 6       ;
; cell_SEL_B[2][3]            ;                   ;         ;
;      - Mux279~6             ; 0                 ; 6       ;
;      - Mux279~9             ; 0                 ; 6       ;
;      - Mux278~0             ; 0                 ; 6       ;
;      - Mux278~2             ; 0                 ; 6       ;
;      - Mux278~3             ; 0                 ; 6       ;
;      - Mux278~4             ; 0                 ; 6       ;
;      - Mux278~7             ; 0                 ; 6       ;
;      - Mux278~8             ; 0                 ; 6       ;
;      - Mux277~6             ; 0                 ; 6       ;
;      - Mux276~0             ; 0                 ; 6       ;
;      - Mux276~2             ; 0                 ; 6       ;
;      - Mux276~3             ; 0                 ; 6       ;
;      - Mux276~4             ; 0                 ; 6       ;
;      - Mux276~5             ; 0                 ; 6       ;
;      - Mux276~7             ; 0                 ; 6       ;
;      - Mux275~6             ; 0                 ; 6       ;
;      - Mux275~9             ; 0                 ; 6       ;
;      - Mux274~0             ; 0                 ; 6       ;
;      - Mux274~2             ; 0                 ; 6       ;
;      - Mux274~3             ; 0                 ; 6       ;
;      - Mux274~4             ; 0                 ; 6       ;
;      - Mux274~7             ; 0                 ; 6       ;
;      - Mux274~8             ; 0                 ; 6       ;
;      - Mux273~6             ; 0                 ; 6       ;
;      - Mux272~0             ; 0                 ; 6       ;
;      - Mux272~2             ; 0                 ; 6       ;
;      - Mux272~3             ; 0                 ; 6       ;
;      - Mux272~4             ; 0                 ; 6       ;
;      - Mux272~5             ; 0                 ; 6       ;
;      - Mux272~7             ; 0                 ; 6       ;
; cell_SEL_B[2][2]            ;                   ;         ;
;      - Mux279~6             ; 0                 ; 6       ;
;      - Mux278~0             ; 0                 ; 6       ;
;      - Mux278~1             ; 0                 ; 6       ;
;      - Mux278~2             ; 0                 ; 6       ;
;      - Mux278~4             ; 0                 ; 6       ;
;      - Mux278~5             ; 0                 ; 6       ;
;      - Mux278~7             ; 0                 ; 6       ;
;      - Mux277~6             ; 0                 ; 6       ;
;      - Mux277~9             ; 0                 ; 6       ;
;      - Mux276~0             ; 0                 ; 6       ;
;      - Mux276~1             ; 0                 ; 6       ;
;      - Mux276~2             ; 0                 ; 6       ;
;      - Mux276~4             ; 0                 ; 6       ;
;      - Mux276~7             ; 0                 ; 6       ;
;      - Mux276~8             ; 0                 ; 6       ;
;      - Mux275~6             ; 0                 ; 6       ;
;      - Mux274~0             ; 0                 ; 6       ;
;      - Mux274~1             ; 0                 ; 6       ;
;      - Mux274~2             ; 0                 ; 6       ;
;      - Mux274~4             ; 0                 ; 6       ;
;      - Mux274~5             ; 0                 ; 6       ;
;      - Mux274~7             ; 0                 ; 6       ;
;      - Mux273~6             ; 0                 ; 6       ;
;      - Mux273~9             ; 0                 ; 6       ;
;      - Mux272~0             ; 0                 ; 6       ;
;      - Mux272~1             ; 0                 ; 6       ;
;      - Mux272~2             ; 0                 ; 6       ;
;      - Mux272~4             ; 0                 ; 6       ;
;      - Mux272~7             ; 0                 ; 6       ;
;      - Mux272~8             ; 0                 ; 6       ;
; cell_SEL_B[3][1]            ;                   ;         ;
;      - Mux319~0             ; 0                 ; 6       ;
;      - Mux319~1             ; 0                 ; 6       ;
;      - Mux319~2             ; 0                 ; 6       ;
;      - Mux319~4             ; 0                 ; 6       ;
;      - Mux319~5             ; 0                 ; 6       ;
;      - Mux319~7             ; 0                 ; 6       ;
;      - Mux318~6             ; 0                 ; 6       ;
;      - Mux318~9             ; 0                 ; 6       ;
;      - Mux317~0             ; 0                 ; 6       ;
;      - Mux317~1             ; 0                 ; 6       ;
;      - Mux317~2             ; 0                 ; 6       ;
;      - Mux317~4             ; 0                 ; 6       ;
;      - Mux317~7             ; 0                 ; 6       ;
;      - Mux317~8             ; 0                 ; 6       ;
;      - Mux316~6             ; 0                 ; 6       ;
;      - Mux315~0             ; 0                 ; 6       ;
;      - Mux315~1             ; 0                 ; 6       ;
;      - Mux315~2             ; 0                 ; 6       ;
;      - Mux315~4             ; 0                 ; 6       ;
;      - Mux315~5             ; 0                 ; 6       ;
;      - Mux315~7             ; 0                 ; 6       ;
;      - Mux314~6             ; 0                 ; 6       ;
;      - Mux314~9             ; 0                 ; 6       ;
;      - Mux313~0             ; 0                 ; 6       ;
;      - Mux313~1             ; 0                 ; 6       ;
;      - Mux313~2             ; 0                 ; 6       ;
;      - Mux313~4             ; 0                 ; 6       ;
;      - Mux313~7             ; 0                 ; 6       ;
;      - Mux313~8             ; 0                 ; 6       ;
;      - Mux312~6             ; 0                 ; 6       ;
; cell_SEL_B[3][0]            ;                   ;         ;
;      - Mux319~0             ; 0                 ; 6       ;
;      - Mux319~2             ; 0                 ; 6       ;
;      - Mux319~3             ; 0                 ; 6       ;
;      - Mux319~4             ; 0                 ; 6       ;
;      - Mux319~7             ; 0                 ; 6       ;
;      - Mux319~8             ; 0                 ; 6       ;
;      - Mux318~6             ; 0                 ; 6       ;
;      - Mux317~0             ; 0                 ; 6       ;
;      - Mux317~2             ; 0                 ; 6       ;
;      - Mux317~3             ; 0                 ; 6       ;
;      - Mux317~4             ; 0                 ; 6       ;
;      - Mux317~5             ; 0                 ; 6       ;
;      - Mux317~7             ; 0                 ; 6       ;
;      - Mux316~6             ; 0                 ; 6       ;
;      - Mux316~9             ; 0                 ; 6       ;
;      - Mux315~0             ; 0                 ; 6       ;
;      - Mux315~2             ; 0                 ; 6       ;
;      - Mux315~3             ; 0                 ; 6       ;
;      - Mux315~4             ; 0                 ; 6       ;
;      - Mux315~7             ; 0                 ; 6       ;
;      - Mux315~8             ; 0                 ; 6       ;
;      - Mux314~6             ; 0                 ; 6       ;
;      - Mux313~0             ; 0                 ; 6       ;
;      - Mux313~2             ; 0                 ; 6       ;
;      - Mux313~3             ; 0                 ; 6       ;
;      - Mux313~4             ; 0                 ; 6       ;
;      - Mux313~5             ; 0                 ; 6       ;
;      - Mux313~7             ; 0                 ; 6       ;
;      - Mux312~6             ; 0                 ; 6       ;
;      - Mux312~9             ; 0                 ; 6       ;
; cell_SEL_B[3][3]            ;                   ;         ;
;      - Mux319~6             ; 1                 ; 6       ;
;      - Mux319~9             ; 1                 ; 6       ;
;      - Mux318~0             ; 1                 ; 6       ;
;      - Mux318~2             ; 1                 ; 6       ;
;      - Mux318~3             ; 1                 ; 6       ;
;      - Mux318~4             ; 1                 ; 6       ;
;      - Mux318~7             ; 1                 ; 6       ;
;      - Mux318~8             ; 1                 ; 6       ;
;      - Mux317~6             ; 1                 ; 6       ;
;      - Mux316~0             ; 1                 ; 6       ;
;      - Mux316~2             ; 1                 ; 6       ;
;      - Mux316~3             ; 1                 ; 6       ;
;      - Mux316~4             ; 1                 ; 6       ;
;      - Mux316~5             ; 1                 ; 6       ;
;      - Mux316~7             ; 1                 ; 6       ;
;      - Mux315~6             ; 1                 ; 6       ;
;      - Mux315~9             ; 1                 ; 6       ;
;      - Mux314~0             ; 1                 ; 6       ;
;      - Mux314~2             ; 1                 ; 6       ;
;      - Mux314~3             ; 1                 ; 6       ;
;      - Mux314~4             ; 1                 ; 6       ;
;      - Mux314~7             ; 1                 ; 6       ;
;      - Mux314~8             ; 1                 ; 6       ;
;      - Mux313~6             ; 1                 ; 6       ;
;      - Mux312~0             ; 1                 ; 6       ;
;      - Mux312~2             ; 1                 ; 6       ;
;      - Mux312~3             ; 1                 ; 6       ;
;      - Mux312~4             ; 1                 ; 6       ;
;      - Mux312~5             ; 1                 ; 6       ;
;      - Mux312~7             ; 1                 ; 6       ;
; cell_SEL_B[3][2]            ;                   ;         ;
;      - Mux319~6             ; 0                 ; 6       ;
;      - Mux318~0             ; 0                 ; 6       ;
;      - Mux318~1             ; 0                 ; 6       ;
;      - Mux318~2             ; 0                 ; 6       ;
;      - Mux318~4             ; 0                 ; 6       ;
;      - Mux318~5             ; 0                 ; 6       ;
;      - Mux318~7             ; 0                 ; 6       ;
;      - Mux317~6             ; 0                 ; 6       ;
;      - Mux317~9             ; 0                 ; 6       ;
;      - Mux316~0             ; 0                 ; 6       ;
;      - Mux316~1             ; 0                 ; 6       ;
;      - Mux316~2             ; 0                 ; 6       ;
;      - Mux316~4             ; 0                 ; 6       ;
;      - Mux316~7             ; 0                 ; 6       ;
;      - Mux316~8             ; 0                 ; 6       ;
;      - Mux315~6             ; 0                 ; 6       ;
;      - Mux314~0             ; 0                 ; 6       ;
;      - Mux314~1             ; 0                 ; 6       ;
;      - Mux314~2             ; 0                 ; 6       ;
;      - Mux314~4             ; 0                 ; 6       ;
;      - Mux314~5             ; 0                 ; 6       ;
;      - Mux314~7             ; 0                 ; 6       ;
;      - Mux313~6             ; 0                 ; 6       ;
;      - Mux313~9             ; 0                 ; 6       ;
;      - Mux312~0             ; 0                 ; 6       ;
;      - Mux312~1             ; 0                 ; 6       ;
;      - Mux312~2             ; 0                 ; 6       ;
;      - Mux312~4             ; 0                 ; 6       ;
;      - Mux312~7             ; 0                 ; 6       ;
;      - Mux312~8             ; 0                 ; 6       ;
; cell_IN[3][0]               ;                   ;         ;
;      - registers~3          ; 1                 ; 6       ;
;      - registers~9          ; 1                 ; 6       ;
;      - registers~14         ; 1                 ; 6       ;
;      - registers~19         ; 1                 ; 6       ;
;      - registers~24         ; 1                 ; 6       ;
;      - registers~29         ; 1                 ; 6       ;
;      - registers~33         ; 1                 ; 6       ;
;      - registers~37         ; 1                 ; 6       ;
;      - registers~43         ; 1                 ; 6       ;
;      - registers~48         ; 1                 ; 6       ;
;      - registers~52         ; 1                 ; 6       ;
;      - registers~56         ; 1                 ; 6       ;
;      - registers~60         ; 1                 ; 6       ;
;      - registers~65         ; 1                 ; 6       ;
;      - registers~69         ; 1                 ; 6       ;
;      - registers~73         ; 1                 ; 6       ;
; cell_SEL_C[3][3]            ;                   ;         ;
;      - registers~0          ; 0                 ; 6       ;
;      - registers~6          ; 0                 ; 6       ;
;      - registers~11         ; 0                 ; 6       ;
;      - registers~16         ; 0                 ; 6       ;
;      - registers~21         ; 0                 ; 6       ;
;      - registers~26         ; 0                 ; 6       ;
;      - registers~30         ; 0                 ; 6       ;
;      - registers~34         ; 0                 ; 6       ;
;      - registers~39         ; 0                 ; 6       ;
;      - registers~45         ; 0                 ; 6       ;
;      - registers~50         ; 0                 ; 6       ;
;      - registers~53         ; 0                 ; 6       ;
;      - registers~57         ; 0                 ; 6       ;
;      - registers~62         ; 0                 ; 6       ;
;      - registers~66         ; 0                 ; 6       ;
;      - registers~70         ; 0                 ; 6       ;
; cell_SEL_C[3][1]            ;                   ;         ;
;      - registers~0          ; 1                 ; 6       ;
;      - registers~6          ; 1                 ; 6       ;
;      - registers~11         ; 1                 ; 6       ;
;      - registers~16         ; 1                 ; 6       ;
;      - registers~21         ; 1                 ; 6       ;
;      - registers~26         ; 1                 ; 6       ;
;      - registers~30         ; 1                 ; 6       ;
;      - registers~34         ; 1                 ; 6       ;
;      - registers~39         ; 1                 ; 6       ;
;      - registers~45         ; 1                 ; 6       ;
;      - registers~50         ; 1                 ; 6       ;
;      - registers~53         ; 1                 ; 6       ;
;      - registers~57         ; 1                 ; 6       ;
;      - registers~62         ; 1                 ; 6       ;
;      - registers~66         ; 1                 ; 6       ;
;      - registers~70         ; 1                 ; 6       ;
; cell_SEL_C[3][2]            ;                   ;         ;
;      - registers~0          ; 0                 ; 6       ;
;      - registers~6          ; 0                 ; 6       ;
;      - registers~11         ; 0                 ; 6       ;
;      - registers~16         ; 0                 ; 6       ;
;      - registers~21         ; 0                 ; 6       ;
;      - registers~26         ; 0                 ; 6       ;
;      - registers~30         ; 0                 ; 6       ;
;      - registers~34         ; 0                 ; 6       ;
;      - registers~39         ; 0                 ; 6       ;
;      - registers~45         ; 0                 ; 6       ;
;      - registers~50         ; 0                 ; 6       ;
;      - registers~53         ; 0                 ; 6       ;
;      - registers~57         ; 0                 ; 6       ;
;      - registers~62         ; 0                 ; 6       ;
;      - registers~66         ; 0                 ; 6       ;
;      - registers~70         ; 0                 ; 6       ;
; cell_SEL_C[3][0]            ;                   ;         ;
;      - registers~0          ; 1                 ; 6       ;
;      - registers~6          ; 1                 ; 6       ;
;      - registers~11         ; 1                 ; 6       ;
;      - registers~16         ; 1                 ; 6       ;
;      - registers~21         ; 1                 ; 6       ;
;      - registers~26         ; 1                 ; 6       ;
;      - registers~30         ; 1                 ; 6       ;
;      - registers~34         ; 1                 ; 6       ;
;      - registers~39         ; 1                 ; 6       ;
;      - registers~45         ; 1                 ; 6       ;
;      - registers~50         ; 1                 ; 6       ;
;      - registers~53         ; 1                 ; 6       ;
;      - registers~57         ; 1                 ; 6       ;
;      - registers~62         ; 1                 ; 6       ;
;      - registers~66         ; 1                 ; 6       ;
;      - registers~70         ; 1                 ; 6       ;
; cell_SEL_C[1][3]            ;                   ;         ;
;      - registers~1          ; 0                 ; 6       ;
;      - registers~7          ; 0                 ; 6       ;
;      - registers~12         ; 0                 ; 6       ;
;      - registers~17         ; 0                 ; 6       ;
;      - registers~22         ; 0                 ; 6       ;
;      - registers~27         ; 0                 ; 6       ;
;      - registers~31         ; 0                 ; 6       ;
;      - registers~35         ; 0                 ; 6       ;
;      - registers~40         ; 0                 ; 6       ;
;      - registers~46         ; 0                 ; 6       ;
;      - registers~49         ; 0                 ; 6       ;
;      - registers~54         ; 0                 ; 6       ;
;      - registers~58         ; 0                 ; 6       ;
;      - registers~63         ; 0                 ; 6       ;
;      - registers~67         ; 0                 ; 6       ;
;      - registers~71         ; 0                 ; 6       ;
; cell_SEL_C[1][1]            ;                   ;         ;
;      - registers~1          ; 0                 ; 6       ;
;      - registers~7          ; 0                 ; 6       ;
;      - registers~12         ; 0                 ; 6       ;
;      - registers~17         ; 0                 ; 6       ;
;      - registers~22         ; 0                 ; 6       ;
;      - registers~27         ; 0                 ; 6       ;
;      - registers~31         ; 0                 ; 6       ;
;      - registers~35         ; 0                 ; 6       ;
;      - registers~40         ; 0                 ; 6       ;
;      - registers~46         ; 0                 ; 6       ;
;      - registers~49         ; 0                 ; 6       ;
;      - registers~54         ; 0                 ; 6       ;
;      - registers~58         ; 0                 ; 6       ;
;      - registers~63         ; 0                 ; 6       ;
;      - registers~67         ; 0                 ; 6       ;
;      - registers~71         ; 0                 ; 6       ;
; cell_SEL_C[1][2]            ;                   ;         ;
;      - registers~1          ; 1                 ; 6       ;
;      - registers~7          ; 1                 ; 6       ;
;      - registers~12         ; 1                 ; 6       ;
;      - registers~17         ; 1                 ; 6       ;
;      - registers~22         ; 1                 ; 6       ;
;      - registers~27         ; 1                 ; 6       ;
;      - registers~31         ; 1                 ; 6       ;
;      - registers~35         ; 1                 ; 6       ;
;      - registers~40         ; 1                 ; 6       ;
;      - registers~46         ; 1                 ; 6       ;
;      - registers~49         ; 1                 ; 6       ;
;      - registers~54         ; 1                 ; 6       ;
;      - registers~58         ; 1                 ; 6       ;
;      - registers~63         ; 1                 ; 6       ;
;      - registers~67         ; 1                 ; 6       ;
;      - registers~71         ; 1                 ; 6       ;
; cell_SEL_C[1][0]            ;                   ;         ;
;      - registers~1          ; 1                 ; 6       ;
;      - registers~7          ; 1                 ; 6       ;
;      - registers~12         ; 1                 ; 6       ;
;      - registers~17         ; 1                 ; 6       ;
;      - registers~22         ; 1                 ; 6       ;
;      - registers~27         ; 1                 ; 6       ;
;      - registers~31         ; 1                 ; 6       ;
;      - registers~35         ; 1                 ; 6       ;
;      - registers~40         ; 1                 ; 6       ;
;      - registers~46         ; 1                 ; 6       ;
;      - registers~49         ; 1                 ; 6       ;
;      - registers~54         ; 1                 ; 6       ;
;      - registers~58         ; 1                 ; 6       ;
;      - registers~63         ; 1                 ; 6       ;
;      - registers~67         ; 1                 ; 6       ;
;      - registers~71         ; 1                 ; 6       ;
; cell_SEL_C[2][3]            ;                   ;         ;
;      - Decoder4~0           ; 0                 ; 6       ;
;      - Decoder4~1           ; 0                 ; 6       ;
;      - registers~41         ; 0                 ; 6       ;
;      - Decoder4~2           ; 0                 ; 6       ;
;      - registers[2][2][3]~6 ; 0                 ; 6       ;
;      - registers[2][1][4]~6 ; 0                 ; 6       ;
;      - registers[2][3][4]~6 ; 0                 ; 6       ;
; cell_SEL_C[2][2]            ;                   ;         ;
;      - Decoder4~0           ; 0                 ; 6       ;
;      - Decoder4~1           ; 0                 ; 6       ;
;      - registers~41         ; 0                 ; 6       ;
;      - Decoder4~2           ; 0                 ; 6       ;
;      - registers[2][2][3]~6 ; 0                 ; 6       ;
;      - registers[2][1][4]~6 ; 0                 ; 6       ;
;      - registers[2][3][4]~6 ; 0                 ; 6       ;
; cell_SEL_C[2][1]            ;                   ;         ;
;      - Decoder5~0           ; 0                 ; 6       ;
;      - Decoder5~1           ; 0                 ; 6       ;
;      - registers[2][0][1]~0 ; 0                 ; 6       ;
;      - Decoder5~2           ; 0                 ; 6       ;
;      - registers[1][0][5]~0 ; 0                 ; 6       ;
;      - registers[0][0][0]~0 ; 0                 ; 6       ;
;      - registers[3][1][6]~1 ; 0                 ; 6       ;
;      - registers[3][2][6]~1 ; 0                 ; 6       ;
;      - registers[3][0][7]~0 ; 0                 ; 6       ;
;      - registers[3][3][6]~1 ; 0                 ; 6       ;
;      - registers[1][1][6]~6 ; 0                 ; 6       ;
;      - registers[1][2][6]~6 ; 0                 ; 6       ;
;      - registers[1][3][1]~6 ; 0                 ; 6       ;
;      - registers[0][2][1]~6 ; 0                 ; 6       ;
;      - registers[0][1][3]~6 ; 0                 ; 6       ;
;      - registers[0][3][5]~7 ; 0                 ; 6       ;
; cell_SEL_C[2][0]            ;                   ;         ;
;      - Decoder5~0           ; 0                 ; 6       ;
;      - Decoder5~1           ; 0                 ; 6       ;
;      - registers[2][0][1]~0 ; 0                 ; 6       ;
;      - Decoder5~2           ; 0                 ; 6       ;
;      - registers[1][0][5]~0 ; 0                 ; 6       ;
;      - registers[0][0][0]~0 ; 0                 ; 6       ;
;      - registers[3][1][6]~1 ; 0                 ; 6       ;
;      - registers[3][2][6]~1 ; 0                 ; 6       ;
;      - registers[3][0][7]~0 ; 0                 ; 6       ;
;      - registers[3][3][6]~1 ; 0                 ; 6       ;
;      - registers[1][1][6]~6 ; 0                 ; 6       ;
;      - registers[1][2][6]~6 ; 0                 ; 6       ;
;      - registers[1][3][1]~6 ; 0                 ; 6       ;
;      - registers[0][2][1]~6 ; 0                 ; 6       ;
;      - registers[0][1][3]~6 ; 0                 ; 6       ;
;      - registers[0][3][5]~7 ; 0                 ; 6       ;
; cell_IN[0][0]               ;                   ;         ;
;      - registers~2          ; 0                 ; 6       ;
;      - registers~8          ; 0                 ; 6       ;
;      - registers~13         ; 0                 ; 6       ;
;      - registers~18         ; 0                 ; 6       ;
;      - registers~23         ; 0                 ; 6       ;
;      - registers~28         ; 0                 ; 6       ;
;      - registers~32         ; 0                 ; 6       ;
;      - registers~36         ; 0                 ; 6       ;
;      - registers~42         ; 0                 ; 6       ;
;      - registers~47         ; 0                 ; 6       ;
;      - registers~51         ; 0                 ; 6       ;
;      - registers~55         ; 0                 ; 6       ;
;      - registers~59         ; 0                 ; 6       ;
;      - registers~64         ; 0                 ; 6       ;
;      - registers~68         ; 0                 ; 6       ;
;      - registers~72         ; 0                 ; 6       ;
; cell_IN[2][0]               ;                   ;         ;
;      - registers~2          ; 1                 ; 6       ;
;      - registers~8          ; 1                 ; 6       ;
;      - registers~13         ; 1                 ; 6       ;
;      - registers~18         ; 1                 ; 6       ;
;      - registers~23         ; 1                 ; 6       ;
;      - registers~28         ; 1                 ; 6       ;
;      - registers~32         ; 1                 ; 6       ;
;      - registers~36         ; 1                 ; 6       ;
;      - registers~42         ; 1                 ; 6       ;
;      - registers~47         ; 1                 ; 6       ;
;      - registers~51         ; 1                 ; 6       ;
;      - registers~55         ; 1                 ; 6       ;
;      - registers~59         ; 1                 ; 6       ;
;      - registers~64         ; 1                 ; 6       ;
;      - registers~68         ; 1                 ; 6       ;
;      - registers~72         ; 1                 ; 6       ;
; cell_IN[1][0]               ;                   ;         ;
;      - registers~3          ; 0                 ; 6       ;
;      - registers~9          ; 0                 ; 6       ;
;      - registers~14         ; 0                 ; 6       ;
;      - registers~19         ; 0                 ; 6       ;
;      - registers~24         ; 0                 ; 6       ;
;      - registers~29         ; 0                 ; 6       ;
;      - registers~33         ; 0                 ; 6       ;
;      - registers~37         ; 0                 ; 6       ;
;      - registers~43         ; 0                 ; 6       ;
;      - registers~48         ; 0                 ; 6       ;
;      - registers~52         ; 0                 ; 6       ;
;      - registers~56         ; 0                 ; 6       ;
;      - registers~60         ; 0                 ; 6       ;
;      - registers~65         ; 0                 ; 6       ;
;      - registers~69         ; 0                 ; 6       ;
;      - registers~73         ; 0                 ; 6       ;
; clk                         ;                   ;         ;
; cell_SEL_C[0][1]            ;                   ;         ;
;      - registers~4          ; 0                 ; 6       ;
;      - registers~10         ; 0                 ; 6       ;
;      - registers~15         ; 0                 ; 6       ;
;      - registers~20         ; 0                 ; 6       ;
;      - registers~38         ; 0                 ; 6       ;
;      - registers[0][3][5]~5 ; 0                 ; 6       ;
;      - registers~74         ; 0                 ; 6       ;
; cell_SEL_C[0][0]            ;                   ;         ;
;      - registers~4          ; 0                 ; 6       ;
;      - registers~10         ; 0                 ; 6       ;
;      - registers~15         ; 0                 ; 6       ;
;      - registers~20         ; 0                 ; 6       ;
;      - registers~38         ; 0                 ; 6       ;
;      - registers[0][3][5]~5 ; 0                 ; 6       ;
;      - registers~74         ; 0                 ; 6       ;
; cell_SEL_C[0][3]            ;                   ;         ;
;      - registers~5          ; 1                 ; 6       ;
;      - registers~20         ; 1                 ; 6       ;
;      - registers~25         ; 1                 ; 6       ;
;      - registers~38         ; 1                 ; 6       ;
;      - registers~44         ; 1                 ; 6       ;
;      - registers[0][3][5]~5 ; 1                 ; 6       ;
;      - registers~61         ; 1                 ; 6       ;
;      - registers~74         ; 1                 ; 6       ;
; cell_SEL_C[0][2]            ;                   ;         ;
;      - registers~5          ; 1                 ; 6       ;
;      - registers~20         ; 1                 ; 6       ;
;      - registers~25         ; 1                 ; 6       ;
;      - registers~38         ; 1                 ; 6       ;
;      - registers~44         ; 1                 ; 6       ;
;      - registers[0][3][5]~5 ; 1                 ; 6       ;
;      - registers~61         ; 1                 ; 6       ;
;      - registers~74         ; 1                 ; 6       ;
; cell_IN[0][1]               ;                   ;         ;
;      - registers~76         ; 1                 ; 6       ;
;      - registers~78         ; 1                 ; 6       ;
;      - registers~80         ; 1                 ; 6       ;
;      - registers~82         ; 1                 ; 6       ;
;      - registers~84         ; 1                 ; 6       ;
;      - registers~86         ; 1                 ; 6       ;
;      - registers~88         ; 1                 ; 6       ;
;      - registers~90         ; 1                 ; 6       ;
;      - registers~92         ; 1                 ; 6       ;
;      - registers~94         ; 1                 ; 6       ;
;      - registers~96         ; 1                 ; 6       ;
;      - registers~98         ; 1                 ; 6       ;
;      - registers~100        ; 1                 ; 6       ;
;      - registers~102        ; 1                 ; 6       ;
;      - registers~104        ; 1                 ; 6       ;
;      - registers~106        ; 1                 ; 6       ;
; cell_IN[3][1]               ;                   ;         ;
;      - registers~75         ; 0                 ; 6       ;
;      - registers~77         ; 0                 ; 6       ;
;      - registers~79         ; 0                 ; 6       ;
;      - registers~81         ; 0                 ; 6       ;
;      - registers~83         ; 0                 ; 6       ;
;      - registers~85         ; 0                 ; 6       ;
;      - registers~87         ; 0                 ; 6       ;
;      - registers~89         ; 0                 ; 6       ;
;      - registers~91         ; 0                 ; 6       ;
;      - registers~93         ; 0                 ; 6       ;
;      - registers~95         ; 0                 ; 6       ;
;      - registers~97         ; 0                 ; 6       ;
;      - registers~99         ; 0                 ; 6       ;
;      - registers~101        ; 0                 ; 6       ;
;      - registers~103        ; 0                 ; 6       ;
;      - registers~105        ; 0                 ; 6       ;
; cell_IN[2][1]               ;                   ;         ;
;      - registers~75         ; 1                 ; 6       ;
;      - registers~77         ; 1                 ; 6       ;
;      - registers~79         ; 1                 ; 6       ;
;      - registers~81         ; 1                 ; 6       ;
;      - registers~83         ; 1                 ; 6       ;
;      - registers~85         ; 1                 ; 6       ;
;      - registers~87         ; 1                 ; 6       ;
;      - registers~89         ; 1                 ; 6       ;
;      - registers~91         ; 1                 ; 6       ;
;      - registers~93         ; 1                 ; 6       ;
;      - registers~95         ; 1                 ; 6       ;
;      - registers~97         ; 1                 ; 6       ;
;      - registers~99         ; 1                 ; 6       ;
;      - registers~101        ; 1                 ; 6       ;
;      - registers~103        ; 1                 ; 6       ;
;      - registers~105        ; 1                 ; 6       ;
; cell_IN[1][1]               ;                   ;         ;
;      - registers~76         ; 0                 ; 6       ;
;      - registers~78         ; 0                 ; 6       ;
;      - registers~80         ; 0                 ; 6       ;
;      - registers~82         ; 0                 ; 6       ;
;      - registers~84         ; 0                 ; 6       ;
;      - registers~86         ; 0                 ; 6       ;
;      - registers~88         ; 0                 ; 6       ;
;      - registers~90         ; 0                 ; 6       ;
;      - registers~92         ; 0                 ; 6       ;
;      - registers~94         ; 0                 ; 6       ;
;      - registers~96         ; 0                 ; 6       ;
;      - registers~98         ; 0                 ; 6       ;
;      - registers~100        ; 0                 ; 6       ;
;      - registers~102        ; 0                 ; 6       ;
;      - registers~104        ; 0                 ; 6       ;
;      - registers~106        ; 0                 ; 6       ;
; cell_IN[3][2]               ;                   ;         ;
;      - registers~108        ; 0                 ; 6       ;
;      - registers~110        ; 0                 ; 6       ;
;      - registers~112        ; 0                 ; 6       ;
;      - registers~114        ; 0                 ; 6       ;
;      - registers~116        ; 0                 ; 6       ;
;      - registers~118        ; 0                 ; 6       ;
;      - registers~120        ; 0                 ; 6       ;
;      - registers~122        ; 0                 ; 6       ;
;      - registers~124        ; 0                 ; 6       ;
;      - registers~126        ; 0                 ; 6       ;
;      - registers~128        ; 0                 ; 6       ;
;      - registers~130        ; 0                 ; 6       ;
;      - registers~132        ; 0                 ; 6       ;
;      - registers~134        ; 0                 ; 6       ;
;      - registers~136        ; 0                 ; 6       ;
;      - registers~138        ; 0                 ; 6       ;
; cell_IN[0][2]               ;                   ;         ;
;      - registers~107        ; 0                 ; 6       ;
;      - registers~109        ; 0                 ; 6       ;
;      - registers~111        ; 0                 ; 6       ;
;      - registers~113        ; 0                 ; 6       ;
;      - registers~115        ; 0                 ; 6       ;
;      - registers~117        ; 0                 ; 6       ;
;      - registers~119        ; 0                 ; 6       ;
;      - registers~121        ; 0                 ; 6       ;
;      - registers~123        ; 0                 ; 6       ;
;      - registers~125        ; 0                 ; 6       ;
;      - registers~127        ; 0                 ; 6       ;
;      - registers~129        ; 0                 ; 6       ;
;      - registers~131        ; 0                 ; 6       ;
;      - registers~133        ; 0                 ; 6       ;
;      - registers~135        ; 0                 ; 6       ;
;      - registers~137        ; 0                 ; 6       ;
; cell_IN[2][2]               ;                   ;         ;
;      - registers~107        ; 0                 ; 6       ;
;      - registers~109        ; 0                 ; 6       ;
;      - registers~111        ; 0                 ; 6       ;
;      - registers~113        ; 0                 ; 6       ;
;      - registers~115        ; 0                 ; 6       ;
;      - registers~117        ; 0                 ; 6       ;
;      - registers~119        ; 0                 ; 6       ;
;      - registers~121        ; 0                 ; 6       ;
;      - registers~123        ; 0                 ; 6       ;
;      - registers~125        ; 0                 ; 6       ;
;      - registers~127        ; 0                 ; 6       ;
;      - registers~129        ; 0                 ; 6       ;
;      - registers~131        ; 0                 ; 6       ;
;      - registers~133        ; 0                 ; 6       ;
;      - registers~135        ; 0                 ; 6       ;
;      - registers~137        ; 0                 ; 6       ;
; cell_IN[1][2]               ;                   ;         ;
;      - registers~108        ; 0                 ; 6       ;
;      - registers~110        ; 0                 ; 6       ;
;      - registers~112        ; 0                 ; 6       ;
;      - registers~114        ; 0                 ; 6       ;
;      - registers~116        ; 0                 ; 6       ;
;      - registers~118        ; 0                 ; 6       ;
;      - registers~120        ; 0                 ; 6       ;
;      - registers~122        ; 0                 ; 6       ;
;      - registers~124        ; 0                 ; 6       ;
;      - registers~126        ; 0                 ; 6       ;
;      - registers~128        ; 0                 ; 6       ;
;      - registers~130        ; 0                 ; 6       ;
;      - registers~132        ; 0                 ; 6       ;
;      - registers~134        ; 0                 ; 6       ;
;      - registers~136        ; 0                 ; 6       ;
;      - registers~138        ; 0                 ; 6       ;
; cell_IN[0][3]               ;                   ;         ;
;      - registers~140        ; 1                 ; 6       ;
;      - registers~142        ; 1                 ; 6       ;
;      - registers~144        ; 1                 ; 6       ;
;      - registers~146        ; 1                 ; 6       ;
;      - registers~148        ; 1                 ; 6       ;
;      - registers~150        ; 1                 ; 6       ;
;      - registers~152        ; 1                 ; 6       ;
;      - registers~154        ; 1                 ; 6       ;
;      - registers~156        ; 1                 ; 6       ;
;      - registers~158        ; 1                 ; 6       ;
;      - registers~160        ; 1                 ; 6       ;
;      - registers~162        ; 1                 ; 6       ;
;      - registers~164        ; 1                 ; 6       ;
;      - registers~166        ; 1                 ; 6       ;
;      - registers~168        ; 1                 ; 6       ;
;      - registers~170        ; 1                 ; 6       ;
; cell_IN[3][3]               ;                   ;         ;
;      - registers~139        ; 0                 ; 6       ;
;      - registers~141        ; 0                 ; 6       ;
;      - registers~143        ; 0                 ; 6       ;
;      - registers~145        ; 0                 ; 6       ;
;      - registers~147        ; 0                 ; 6       ;
;      - registers~149        ; 0                 ; 6       ;
;      - registers~151        ; 0                 ; 6       ;
;      - registers~153        ; 0                 ; 6       ;
;      - registers~155        ; 0                 ; 6       ;
;      - registers~157        ; 0                 ; 6       ;
;      - registers~159        ; 0                 ; 6       ;
;      - registers~161        ; 0                 ; 6       ;
;      - registers~163        ; 0                 ; 6       ;
;      - registers~165        ; 0                 ; 6       ;
;      - registers~167        ; 0                 ; 6       ;
;      - registers~169        ; 0                 ; 6       ;
; cell_IN[2][3]               ;                   ;         ;
;      - registers~139        ; 0                 ; 6       ;
;      - registers~141        ; 0                 ; 6       ;
;      - registers~143        ; 0                 ; 6       ;
;      - registers~145        ; 0                 ; 6       ;
;      - registers~147        ; 0                 ; 6       ;
;      - registers~149        ; 0                 ; 6       ;
;      - registers~151        ; 0                 ; 6       ;
;      - registers~153        ; 0                 ; 6       ;
;      - registers~155        ; 0                 ; 6       ;
;      - registers~157        ; 0                 ; 6       ;
;      - registers~159        ; 0                 ; 6       ;
;      - registers~161        ; 0                 ; 6       ;
;      - registers~163        ; 0                 ; 6       ;
;      - registers~165        ; 0                 ; 6       ;
;      - registers~167        ; 0                 ; 6       ;
;      - registers~169        ; 0                 ; 6       ;
; cell_IN[1][3]               ;                   ;         ;
;      - registers~140        ; 0                 ; 6       ;
;      - registers~142        ; 0                 ; 6       ;
;      - registers~144        ; 0                 ; 6       ;
;      - registers~146        ; 0                 ; 6       ;
;      - registers~148        ; 0                 ; 6       ;
;      - registers~150        ; 0                 ; 6       ;
;      - registers~152        ; 0                 ; 6       ;
;      - registers~154        ; 0                 ; 6       ;
;      - registers~156        ; 0                 ; 6       ;
;      - registers~158        ; 0                 ; 6       ;
;      - registers~160        ; 0                 ; 6       ;
;      - registers~162        ; 0                 ; 6       ;
;      - registers~164        ; 0                 ; 6       ;
;      - registers~166        ; 0                 ; 6       ;
;      - registers~168        ; 0                 ; 6       ;
;      - registers~170        ; 0                 ; 6       ;
; cell_IN[3][4]               ;                   ;         ;
;      - registers~172        ; 1                 ; 6       ;
;      - registers~174        ; 1                 ; 6       ;
;      - registers~176        ; 1                 ; 6       ;
;      - registers~178        ; 1                 ; 6       ;
;      - registers~180        ; 1                 ; 6       ;
;      - registers~182        ; 1                 ; 6       ;
;      - registers~184        ; 1                 ; 6       ;
;      - registers~186        ; 1                 ; 6       ;
;      - registers~188        ; 1                 ; 6       ;
;      - registers~190        ; 1                 ; 6       ;
;      - registers~192        ; 1                 ; 6       ;
;      - registers~194        ; 1                 ; 6       ;
;      - registers~196        ; 1                 ; 6       ;
;      - registers~198        ; 1                 ; 6       ;
;      - registers~200        ; 1                 ; 6       ;
;      - registers~202        ; 1                 ; 6       ;
; cell_IN[0][4]               ;                   ;         ;
;      - registers~171        ; 1                 ; 6       ;
;      - registers~173        ; 1                 ; 6       ;
;      - registers~175        ; 1                 ; 6       ;
;      - registers~177        ; 1                 ; 6       ;
;      - registers~179        ; 1                 ; 6       ;
;      - registers~181        ; 1                 ; 6       ;
;      - registers~183        ; 1                 ; 6       ;
;      - registers~185        ; 1                 ; 6       ;
;      - registers~187        ; 1                 ; 6       ;
;      - registers~189        ; 1                 ; 6       ;
;      - registers~191        ; 1                 ; 6       ;
;      - registers~193        ; 1                 ; 6       ;
;      - registers~195        ; 1                 ; 6       ;
;      - registers~197        ; 1                 ; 6       ;
;      - registers~199        ; 1                 ; 6       ;
;      - registers~201        ; 1                 ; 6       ;
; cell_IN[2][4]               ;                   ;         ;
;      - registers~171        ; 1                 ; 6       ;
;      - registers~173        ; 1                 ; 6       ;
;      - registers~175        ; 1                 ; 6       ;
;      - registers~177        ; 1                 ; 6       ;
;      - registers~179        ; 1                 ; 6       ;
;      - registers~181        ; 1                 ; 6       ;
;      - registers~183        ; 1                 ; 6       ;
;      - registers~185        ; 1                 ; 6       ;
;      - registers~187        ; 1                 ; 6       ;
;      - registers~189        ; 1                 ; 6       ;
;      - registers~191        ; 1                 ; 6       ;
;      - registers~193        ; 1                 ; 6       ;
;      - registers~195        ; 1                 ; 6       ;
;      - registers~197        ; 1                 ; 6       ;
;      - registers~199        ; 1                 ; 6       ;
;      - registers~201        ; 1                 ; 6       ;
; cell_IN[1][4]               ;                   ;         ;
;      - registers~172        ; 0                 ; 6       ;
;      - registers~174        ; 0                 ; 6       ;
;      - registers~176        ; 0                 ; 6       ;
;      - registers~178        ; 0                 ; 6       ;
;      - registers~180        ; 0                 ; 6       ;
;      - registers~182        ; 0                 ; 6       ;
;      - registers~184        ; 0                 ; 6       ;
;      - registers~186        ; 0                 ; 6       ;
;      - registers~188        ; 0                 ; 6       ;
;      - registers~190        ; 0                 ; 6       ;
;      - registers~192        ; 0                 ; 6       ;
;      - registers~194        ; 0                 ; 6       ;
;      - registers~196        ; 0                 ; 6       ;
;      - registers~198        ; 0                 ; 6       ;
;      - registers~200        ; 0                 ; 6       ;
;      - registers~202        ; 0                 ; 6       ;
; cell_IN[0][5]               ;                   ;         ;
;      - registers~204        ; 0                 ; 6       ;
;      - registers~206        ; 0                 ; 6       ;
;      - registers~208        ; 0                 ; 6       ;
;      - registers~210        ; 0                 ; 6       ;
;      - registers~212        ; 0                 ; 6       ;
;      - registers~214        ; 0                 ; 6       ;
;      - registers~216        ; 0                 ; 6       ;
;      - registers~218        ; 0                 ; 6       ;
;      - registers~220        ; 0                 ; 6       ;
;      - registers~222        ; 0                 ; 6       ;
;      - registers~224        ; 0                 ; 6       ;
;      - registers~226        ; 0                 ; 6       ;
;      - registers~228        ; 0                 ; 6       ;
;      - registers~230        ; 0                 ; 6       ;
;      - registers~232        ; 0                 ; 6       ;
;      - registers~234        ; 0                 ; 6       ;
; cell_IN[3][5]               ;                   ;         ;
;      - registers~203        ; 0                 ; 6       ;
;      - registers~205        ; 0                 ; 6       ;
;      - registers~207        ; 0                 ; 6       ;
;      - registers~209        ; 0                 ; 6       ;
;      - registers~211        ; 0                 ; 6       ;
;      - registers~213        ; 0                 ; 6       ;
;      - registers~215        ; 0                 ; 6       ;
;      - registers~217        ; 0                 ; 6       ;
;      - registers~219        ; 0                 ; 6       ;
;      - registers~221        ; 0                 ; 6       ;
;      - registers~223        ; 0                 ; 6       ;
;      - registers~225        ; 0                 ; 6       ;
;      - registers~227        ; 0                 ; 6       ;
;      - registers~229        ; 0                 ; 6       ;
;      - registers~231        ; 0                 ; 6       ;
;      - registers~233        ; 0                 ; 6       ;
; cell_IN[2][5]               ;                   ;         ;
; cell_IN[1][5]               ;                   ;         ;
; cell_IN[3][6]               ;                   ;         ;
;      - registers~236        ; 0                 ; 6       ;
;      - registers~238        ; 0                 ; 6       ;
;      - registers~240        ; 0                 ; 6       ;
;      - registers~242        ; 0                 ; 6       ;
;      - registers~244        ; 0                 ; 6       ;
;      - registers~246        ; 0                 ; 6       ;
;      - registers~248        ; 0                 ; 6       ;
;      - registers~250        ; 0                 ; 6       ;
;      - registers~252        ; 0                 ; 6       ;
;      - registers~254        ; 0                 ; 6       ;
;      - registers~256        ; 0                 ; 6       ;
;      - registers~258        ; 0                 ; 6       ;
;      - registers~260        ; 0                 ; 6       ;
;      - registers~262        ; 0                 ; 6       ;
;      - registers~264        ; 0                 ; 6       ;
;      - registers~266        ; 0                 ; 6       ;
; cell_IN[0][6]               ;                   ;         ;
; cell_IN[2][6]               ;                   ;         ;
; cell_IN[1][6]               ;                   ;         ;
;      - registers~236        ; 0                 ; 6       ;
;      - registers~238        ; 0                 ; 6       ;
;      - registers~240        ; 0                 ; 6       ;
;      - registers~242        ; 0                 ; 6       ;
;      - registers~244        ; 0                 ; 6       ;
;      - registers~246        ; 0                 ; 6       ;
;      - registers~248        ; 0                 ; 6       ;
;      - registers~250        ; 0                 ; 6       ;
;      - registers~252        ; 0                 ; 6       ;
;      - registers~254        ; 0                 ; 6       ;
;      - registers~256        ; 0                 ; 6       ;
;      - registers~258        ; 0                 ; 6       ;
;      - registers~260        ; 0                 ; 6       ;
;      - registers~262        ; 0                 ; 6       ;
;      - registers~264        ; 0                 ; 6       ;
;      - registers~266        ; 0                 ; 6       ;
; cell_IN[0][7]               ;                   ;         ;
;      - registers~268        ; 0                 ; 6       ;
;      - registers~270        ; 0                 ; 6       ;
;      - registers~272        ; 0                 ; 6       ;
;      - registers~274        ; 0                 ; 6       ;
;      - registers~276        ; 0                 ; 6       ;
;      - registers~278        ; 0                 ; 6       ;
;      - registers~280        ; 0                 ; 6       ;
;      - registers~282        ; 0                 ; 6       ;
;      - registers~284        ; 0                 ; 6       ;
;      - registers~286        ; 0                 ; 6       ;
;      - registers~288        ; 0                 ; 6       ;
;      - registers~290        ; 0                 ; 6       ;
;      - registers~292        ; 0                 ; 6       ;
;      - registers~294        ; 0                 ; 6       ;
;      - registers~296        ; 0                 ; 6       ;
;      - registers~298        ; 0                 ; 6       ;
; cell_IN[3][7]               ;                   ;         ;
;      - registers~267        ; 0                 ; 6       ;
;      - registers~269        ; 0                 ; 6       ;
;      - registers~271        ; 0                 ; 6       ;
;      - registers~273        ; 0                 ; 6       ;
;      - registers~275        ; 0                 ; 6       ;
;      - registers~277        ; 0                 ; 6       ;
;      - registers~279        ; 0                 ; 6       ;
;      - registers~281        ; 0                 ; 6       ;
;      - registers~283        ; 0                 ; 6       ;
;      - registers~285        ; 0                 ; 6       ;
;      - registers~287        ; 0                 ; 6       ;
;      - registers~289        ; 0                 ; 6       ;
;      - registers~291        ; 0                 ; 6       ;
;      - registers~293        ; 0                 ; 6       ;
;      - registers~295        ; 0                 ; 6       ;
;      - registers~297        ; 0                 ; 6       ;
; cell_IN[2][7]               ;                   ;         ;
;      - registers~267        ; 1                 ; 6       ;
;      - registers~269        ; 1                 ; 6       ;
;      - registers~271        ; 1                 ; 6       ;
;      - registers~273        ; 1                 ; 6       ;
;      - registers~275        ; 1                 ; 6       ;
;      - registers~277        ; 1                 ; 6       ;
;      - registers~279        ; 1                 ; 6       ;
;      - registers~281        ; 1                 ; 6       ;
;      - registers~283        ; 1                 ; 6       ;
;      - registers~285        ; 1                 ; 6       ;
;      - registers~287        ; 1                 ; 6       ;
;      - registers~289        ; 1                 ; 6       ;
;      - registers~291        ; 1                 ; 6       ;
;      - registers~293        ; 1                 ; 6       ;
;      - registers~295        ; 1                 ; 6       ;
;      - registers~297        ; 1                 ; 6       ;
; cell_IN[1][7]               ;                   ;         ;
;      - registers~268        ; 0                 ; 6       ;
;      - registers~270        ; 0                 ; 6       ;
;      - registers~272        ; 0                 ; 6       ;
;      - registers~274        ; 0                 ; 6       ;
;      - registers~276        ; 0                 ; 6       ;
;      - registers~278        ; 0                 ; 6       ;
;      - registers~280        ; 0                 ; 6       ;
;      - registers~282        ; 0                 ; 6       ;
;      - registers~284        ; 0                 ; 6       ;
;      - registers~286        ; 0                 ; 6       ;
;      - registers~288        ; 0                 ; 6       ;
;      - registers~290        ; 0                 ; 6       ;
;      - registers~292        ; 0                 ; 6       ;
;      - registers~294        ; 0                 ; 6       ;
;      - registers~296        ; 0                 ; 6       ;
;      - registers~298        ; 0                 ; 6       ;
+-----------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                   ;
+----------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                  ; PIN_E1             ; 128     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; registers[0][0][0]~2 ; LCCOMB_X25_Y11_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[0][1][3]~5 ; LCCOMB_X24_Y12_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[0][2][1]~5 ; LCCOMB_X18_Y9_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[0][3][5]~6 ; LCCOMB_X22_Y13_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[1][0][5]~2 ; LCCOMB_X23_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[1][1][6]~5 ; LCCOMB_X22_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[1][2][6]~5 ; LCCOMB_X23_Y11_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[1][3][1]~5 ; LCCOMB_X18_Y11_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[2][0][1]~2 ; LCCOMB_X22_Y12_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[2][1][4]~5 ; LCCOMB_X23_Y13_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[2][2][3]~5 ; LCCOMB_X23_Y11_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[2][3][4]~5 ; LCCOMB_X22_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[3][0][7]~2 ; LCCOMB_X21_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[3][1][6]~2 ; LCCOMB_X21_Y9_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[3][2][6]~2 ; LCCOMB_X19_Y11_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registers[3][3][6]~2 ; LCCOMB_X18_Y13_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_E1   ; 128     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,794 / 32,401 ( 6 % ) ;
; C16 interconnects     ; 103 / 1,326 ( 8 % )    ;
; C4 interconnects      ; 1,064 / 21,816 ( 5 % ) ;
; Direct links          ; 73 / 32,401 ( < 1 % )  ;
; Global clocks         ; 1 / 10 ( 10 % )        ;
; Local interconnects   ; 475 / 10,320 ( 5 % )   ;
; R24 interconnects     ; 106 / 1,289 ( 8 % )    ;
; R4 interconnects      ; 1,005 / 28,186 ( 4 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.43) ; Number of LABs  (Total = 74) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 11                           ;
; 16                                          ; 44                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.49) ; Number of LABs  (Total = 74) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 24                           ;
; 1 Clock enable                     ; 3                            ;
; 2 Clock enables                    ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.16) ; Number of LABs  (Total = 74) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 6                            ;
; 16                                           ; 28                           ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 8                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.14) ; Number of LABs  (Total = 74) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 6                            ;
; 3                                               ; 4                            ;
; 4                                               ; 5                            ;
; 5                                               ; 6                            ;
; 6                                               ; 2                            ;
; 7                                               ; 5                            ;
; 8                                               ; 20                           ;
; 9                                               ; 9                            ;
; 10                                              ; 6                            ;
; 11                                              ; 4                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 22.14) ; Number of LABs  (Total = 74) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 6                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 21                           ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 4                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
; 33                                           ; 3                            ;
; 34                                           ; 6                            ;
; 35                                           ; 4                            ;
; 36                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 149       ; 0            ; 0            ; 149       ; 149       ; 0            ; 64           ; 0            ; 0            ; 85           ; 0            ; 64           ; 85           ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 149       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 149          ; 149          ; 149          ; 149          ; 149          ; 0         ; 149          ; 149          ; 0         ; 0         ; 149          ; 85           ; 149          ; 149          ; 64           ; 149          ; 85           ; 64           ; 149          ; 149          ; 149          ; 85           ; 149          ; 149          ; 149          ; 149          ; 149          ; 0         ; 149          ; 149          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; enable[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[0][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[0][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[0][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[0][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[0][4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[0][5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[0][6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[0][7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[1][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[1][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[1][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[1][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[1][4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[1][5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[1][6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[1][7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[2][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[2][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[2][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[2][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[2][4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[2][5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[2][6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[2][7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[3][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[3][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[3][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[3][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[3][4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[3][5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[3][6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_A[3][7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[0][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[0][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[0][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[0][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[0][4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[0][5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[0][6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[0][7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[1][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[1][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[1][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[1][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[1][4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[1][5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[1][6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[1][7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[2][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[2][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[2][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[2][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[2][4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[2][5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[2][6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[2][7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[3][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[3][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[3][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[3][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[3][4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[3][5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[3][6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_OUT_B[3][7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[0][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[0][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[0][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[0][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[1][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[1][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[1][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[1][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[2][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[2][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[2][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[2][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[3][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[3][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[3][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_A[3][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[0][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[0][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[0][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[0][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[1][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[1][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[1][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[1][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[2][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[2][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[2][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[2][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[3][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[3][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[3][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_B[3][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[3][0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[3][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[3][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[3][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[3][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[1][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[1][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[1][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[1][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[2][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[2][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[2][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[2][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[0][0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[2][0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[1][0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[0][1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[0][0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[0][3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_SEL_C[0][2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[0][1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[3][1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[2][1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[1][1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[3][2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[0][2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[2][2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[1][2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[0][3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[3][3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[2][3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[1][3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[3][4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[0][4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[2][4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[1][4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[0][5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[3][5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[2][5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[1][5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[3][6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[0][6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[2][6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[1][6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[0][7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[3][7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[2][7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cell_IN[1][7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "Monolit"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 149 pins of 149 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Monolit.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/ETHER/monolit/core/RF.sv Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 148 (unused VREF, 2.5V VCCIO, 84 input, 64 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.13 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/ETHER/monolit/output_files/Monolit.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5492 megabytes
    Info: Processing ended: Tue Jan  2 02:48:36 2024
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/ETHER/monolit/output_files/Monolit.fit.smsg.


