Fitter report for kx9016
Fri May 27 14:56:19 2022
Quartus II 64-Bit Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Incremental Compilation Routing Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri May 27 14:56:19 2022    ;
; Quartus II 64-Bit Version          ; 9.1 Build 222 10/21/2009 SJ Full Version ;
; Revision Name                      ; kx9016                                   ;
; Top-level Entity Name              ; kx9016                                   ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C70F896C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 2,067 / 68,416 ( 3 % )                   ;
;     Total combinational functions  ; 1,213 / 68,416 ( 2 % )                   ;
;     Dedicated logic registers      ; 1,456 / 68,416 ( 2 % )                   ;
; Total registers                    ; 1456                                     ;
; Total pins                         ; 245 / 622 ( 39 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 6,464 / 1,152,000 ( < 1 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.78        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  26.7%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCLRCK    ; PIN_F19       ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK       ; PIN_E17       ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK    ; PIN_G18       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]     ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]    ; PIN_AF2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]    ; PIN_AF3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]    ; PIN_AG2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]    ; PIN_AG3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]    ; PIN_AH1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]    ; PIN_AH2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[16]    ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[17]    ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[18]    ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[19]    ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]     ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[20]    ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[21]    ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[22]    ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[23]    ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[24]    ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[25]    ; PIN_Y2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[26]    ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[27]    ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[28]    ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[29]    ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]     ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[30]    ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[31]    ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]     ; PIN_AD1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]     ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]     ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]     ; PIN_AE1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]     ; PIN_AF1       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[0]      ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[10]     ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[11]     ; PIN_A25       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[12]     ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[13]     ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[14]     ; PIN_A24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[15]     ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[1]      ; PIN_C22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[2]      ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[3]      ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[4]      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[5]      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[6]      ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[7]      ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[8]      ; PIN_B26       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[9]      ; PIN_A26       ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ15_AM1 ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[0]    ; PIN_AF29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[10]   ; PIN_AD29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[11]   ; PIN_AC28      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[12]   ; PIN_AC30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[13]   ; PIN_AB30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[14]   ; PIN_AA30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[1]    ; PIN_AE28      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[2]    ; PIN_AE30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[3]    ; PIN_AD30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[4]    ; PIN_AC29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[5]    ; PIN_AB29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[6]    ; PIN_AA29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[7]    ; PIN_Y28       ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[8]    ; PIN_AF30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[9]    ; PIN_AE29      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]     ; PIN_F29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]     ; PIN_G29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]     ; PIN_F30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]     ; PIN_G30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]     ; PIN_H29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]     ; PIN_H30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]     ; PIN_J29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]     ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]     ; PIN_J30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]     ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]     ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]     ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]     ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]     ; PIN_L22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]     ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]     ; PIN_N22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]     ; PIN_N25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]      ; PIN_E28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]     ; PIN_N21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]     ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]      ; PIN_D29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]      ; PIN_E27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]      ; PIN_D28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]      ; PIN_E29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]      ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]      ; PIN_E30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]      ; PIN_G26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]     ; PIN_K29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]     ; PIN_K30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]     ; PIN_L29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]     ; PIN_L30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]     ; PIN_P28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]     ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]     ; PIN_P27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]      ; PIN_G28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]     ; PIN_M29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]     ; PIN_R26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]     ; PIN_M30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]     ; PIN_R27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]     ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]     ; PIN_N28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]     ; PIN_P23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]     ; PIN_N29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]     ; PIN_R23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]     ; PIN_P29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]      ; PIN_H27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]     ; PIN_R22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]     ; PIN_P30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]      ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]      ; PIN_H28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]      ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]      ; PIN_K27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]      ; PIN_L28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]      ; PIN_K28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]      ; PIN_L27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_N0  ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_N1  ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_P0  ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_P1  ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_N0 ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_N1 ; PIN_AF27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_P0 ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_P1 ; PIN_AF28      ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT       ; PIN_H18       ; QSF Assignment ;
; Location ;                ;              ; LCD_D[0]       ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[1]       ; PIN_E3        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[2]       ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[3]       ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[4]       ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[5]       ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[6]       ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; LCD_D[7]       ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[0]       ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[10]      ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[11]      ; PIN_E7        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[12]      ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[13]      ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[14]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[15]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[1]       ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[2]       ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[3]       ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[4]       ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[5]       ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[6]       ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[7]       ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[8]       ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[9]       ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED     ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED     ; PIN_F8        ; QSF Assignment ;
; Location ;                ;              ; PS2_KBCLK      ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; PS2_KBDAT      ; PIN_E24       ; QSF Assignment ;
; Location ;                ;              ; PS2_MSCLK      ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_MSDAT      ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; SD_CMD         ; PIN_W28       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT         ; PIN_W29       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3        ; PIN_Y30       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[0]    ; PIN_AK9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[1]    ; PIN_AJ23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[2]    ; PIN_AK20      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[3]    ; PIN_AJ9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]     ; PIN_AH10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]    ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]    ; PIN_AJ18      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]    ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]    ; PIN_AK19      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]    ; PIN_AJ19      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]    ; PIN_AK23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[16]    ; PIN_AJ20      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[17]    ; PIN_AK21      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[18]    ; PIN_AJ21      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[19]    ; PIN_AK22      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]     ; PIN_AJ10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[20]    ; PIN_AJ22      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[21]    ; PIN_AH15      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[22]    ; PIN_AJ15      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[23]    ; PIN_AJ16      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[24]    ; PIN_AK14      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[25]    ; PIN_AJ14      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[26]    ; PIN_AJ13      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[27]    ; PIN_AH13      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[28]    ; PIN_AK12      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[29]    ; PIN_AK7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]     ; PIN_AK10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[30]    ; PIN_AJ8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[31]    ; PIN_AK8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]     ; PIN_AJ11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]     ; PIN_AK11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]     ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]     ; PIN_AJ12      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]     ; PIN_AH16      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]     ; PIN_AK17      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]     ; PIN_AJ17      ; QSF Assignment ;
; Location ;                ;              ; iAUD_ADCDAT    ; PIN_E19       ; QSF Assignment ;
; Location ;                ;              ; iCLK_28        ; PIN_E16       ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_2      ; PIN_D16       ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_3      ; PIN_R28       ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_4      ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; iENET_INT      ; PIN_C27       ; QSF Assignment ;
; Location ;                ;              ; iEXT_CLOCK     ; PIN_R29       ; QSF Assignment ;
; Location ;                ;              ; iFLASH_RY_N    ; PIN_AH30      ; QSF Assignment ;
; Location ;                ;              ; iIRDA_RXD      ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; iKEY[0]        ; PIN_T29       ; QSF Assignment ;
; Location ;                ;              ; iKEY[2]        ; PIN_U30       ; QSF Assignment ;
; Location ;                ;              ; iKEY[3]        ; PIN_U29       ; QSF Assignment ;
; Location ;                ;              ; iOTG_DREQ0     ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; iOTG_DREQ1     ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; iOTG_INT0      ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; iOTG_INT1      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; iSW[16]        ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; iSW[17]        ; PIN_L8        ; QSF Assignment ;
; Location ;                ;              ; iTD1_CLK27     ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[0]      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[1]      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[2]      ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[3]      ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[4]      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[5]      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[6]      ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[7]      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; iTD1_HS        ; PIN_E13       ; QSF Assignment ;
; Location ;                ;              ; iTD1_VS        ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; iTD2_CLK27     ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[0]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[2]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[3]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[4]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[5]      ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[6]      ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[7]      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; iTD2_HS        ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; iTD2_VS        ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; iUART_RTS      ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; iUART_RXD      ; PIN_D21       ; QSF Assignment ;
; Location ;                ;              ; oAUD_DACDAT    ; PIN_F18       ; QSF Assignment ;
; Location ;                ;              ; oAUD_XCK       ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[0]    ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[10]   ; PIN_Y8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[11]   ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[12]   ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[1]    ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[2]    ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[3]    ; PIN_AB5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[4]    ; PIN_AB7       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[5]    ; PIN_AC4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[6]    ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[7]    ; PIN_AC6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[8]    ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[9]    ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_BA[0]   ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_BA[1]   ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CAS_N   ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CKE     ; PIN_AA8       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CLK     ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CS_N    ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_LDQM0   ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_RAS_N   ; PIN_Y9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_UDQM1   ; PIN_AB6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_WE_N    ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[0]    ; PIN_T5        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[10]   ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[11]   ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[12]   ; PIN_Y7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[1]    ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[2]    ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[3]    ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[4]    ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[5]    ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[6]    ; PIN_V8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[7]    ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[8]    ; PIN_W7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[9]    ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_BA[0]   ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_BA[1]   ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CAS_N   ; PIN_N8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CKE     ; PIN_L10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CLK     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CS_N    ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_LDQM0   ; PIN_M10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_RAS_N   ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_UDQM1   ; PIN_U8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_WE_N    ; PIN_M9        ; QSF Assignment ;
; Location ;                ;              ; oENET_CLK      ; PIN_D27       ; QSF Assignment ;
; Location ;                ;              ; oENET_CMD      ; PIN_B27       ; QSF Assignment ;
; Location ;                ;              ; oENET_CS_N     ; PIN_C28       ; QSF Assignment ;
; Location ;                ;              ; oENET_IOR_N    ; PIN_A28       ; QSF Assignment ;
; Location ;                ;              ; oENET_IOW_N    ; PIN_B28       ; QSF Assignment ;
; Location ;                ;              ; oENET_RESET_N  ; PIN_B29       ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[0]    ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[10]   ; PIN_AH26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[11]   ; PIN_AJ26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[12]   ; PIN_AK26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[13]   ; PIN_AJ25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[14]   ; PIN_AK25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[15]   ; PIN_AH24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[16]   ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[17]   ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[18]   ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[19]   ; PIN_AK28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[1]    ; PIN_AG24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[20]   ; PIN_AJ28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[21]   ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[2]    ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[3]    ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[4]    ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[5]    ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[6]    ; PIN_AH22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[7]    ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[8]    ; PIN_AH27      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[9]    ; PIN_AJ27      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_BYTE_N  ; PIN_Y29       ; QSF Assignment ;
; Location ;                ;              ; oFLASH_CE_N    ; PIN_AG28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_OE_N    ; PIN_AG29      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_RST_N   ; PIN_AH28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_WE_N    ; PIN_AJ29      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_WP_N    ; PIN_AH29      ; QSF Assignment ;
; Location ;                ;              ; oI2C_SCLK      ; PIN_J18       ; QSF Assignment ;
; Location ;                ;              ; oIRDA_TXD      ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; oLCD_BLON      ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; oLCD_EN        ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; oLCD_ON        ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; oLCD_RS        ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; oLCD_RW        ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; oLEDG[2]       ; PIN_W23       ; QSF Assignment ;
; Location ;                ;              ; oLEDG[3]       ; PIN_Y27       ; QSF Assignment ;
; Location ;                ;              ; oLEDG[4]       ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; oLEDG[5]       ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; oLEDG[6]       ; PIN_AA27      ; QSF Assignment ;
; Location ;                ;              ; oLEDG[7]       ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; oLEDG[8]       ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; oLEDR[16]      ; PIN_AD8       ; QSF Assignment ;
; Location ;                ;              ; oLEDR[17]      ; PIN_AJ7       ; QSF Assignment ;
; Location ;                ;              ; oOTG_A[0]      ; PIN_E9        ; QSF Assignment ;
; Location ;                ;              ; oOTG_A[1]      ; PIN_D8        ; QSF Assignment ;
; Location ;                ;              ; oOTG_CS_N      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; oOTG_DACK0_N   ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; oOTG_DACK1_N   ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; oOTG_OE_N      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; oOTG_RESET_N   ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; oOTG_WE_N      ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; oSD_CLK        ; PIN_T26       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_ADSC_N   ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_ADSP_N   ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_ADV_N    ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[0]     ; PIN_AG8       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[10]    ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[11]    ; PIN_AG14      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[12]    ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[13]    ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[14]    ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[15]    ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[16]    ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[17]    ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[18]    ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[1]     ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[2]     ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[3]     ; PIN_AG7       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[4]     ; PIN_AG6       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[5]     ; PIN_AG5       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[6]     ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[7]     ; PIN_AG12      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[8]     ; PIN_AD13      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[9]     ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[0]  ; PIN_AC21      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[1]  ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[2]  ; PIN_AD20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[3]  ; PIN_AH20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CE1_N    ; PIN_AH19      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CE2      ; PIN_AG19      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CE3_N    ; PIN_AD22      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CLK      ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_GW_N     ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_OE_N     ; PIN_AD18      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_WE_N     ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; oTD1_RESET_N   ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; oTD2_RESET_N   ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; oUART_CTS      ; PIN_G22       ; QSF Assignment ;
; Location ;                ;              ; oUART_TXD      ; PIN_E21       ; QSF Assignment ;
; Location ;                ;              ; oVGA_BLANK_N   ; PIN_C15       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[0]      ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[1]      ; PIN_C16       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[2]      ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[3]      ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[4]      ; PIN_C18       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[5]      ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[6]      ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[7]      ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[8]      ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_B[9]      ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_CLOCK     ; PIN_D24       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[0]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[1]      ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[2]      ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[3]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[4]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[5]      ; PIN_A12       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[6]      ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[7]      ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[8]      ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; oVGA_G[9]      ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; oVGA_HS        ; PIN_J19       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[0]      ; PIN_D23       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[1]      ; PIN_E23       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[2]      ; PIN_E22       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[3]      ; PIN_D22       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[4]      ; PIN_H21       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[5]      ; PIN_G21       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[6]      ; PIN_H20       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[7]      ; PIN_F20       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[8]      ; PIN_E20       ; QSF Assignment ;
; Location ;                ;              ; oVGA_R[9]      ; PIN_G20       ; QSF Assignment ;
; Location ;                ;              ; oVGA_SYNC_N    ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; oVGA_VS        ; PIN_H19       ; QSF Assignment ;
+----------+----------------+--------------+----------------+---------------+----------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Placement               ;                      ;
;     -- Requested        ; 0 / 3015 ( 0.00 % )  ;
;     -- Achieved         ; 0 / 3015 ( 0.00 % )  ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 23 / 2299 ( 1.00 % ) ;
;     -- Achieved         ; 23 / 2299 ( 1.00 % ) ;
+-------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1328    ; 0                 ; N/A                     ; Source File       ;
; sld_signaltap:auto_signaltap_0 ; 1509    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_hub:auto_hub               ; 178     ; 0                 ; N/A                     ; Post-Synthesis    ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-----------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                  ;
+--------------------------------+--------------------------------+---------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ;
+--------------------------------+--------------------------------+---------------+-------------+
; Top                            ; Top                            ; 5674          ; 32          ;
; sld_signaltap:auto_signaltap_0 ; Top                            ; 295           ; 0           ;
; Top                            ; sld_signaltap:auto_signaltap_0 ; 295           ; 0           ;
; sld_signaltap:auto_signaltap_0 ; sld_signaltap:auto_signaltap_0 ; 4368          ; 0           ;
; sld_hub:auto_hub               ; Top                            ; 39            ; 0           ;
; Top                            ; sld_hub:auto_hub               ; 39            ; 0           ;
; sld_hub:auto_hub               ; sld_signaltap:auto_signaltap_0 ; 83            ; 0           ;
; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub               ; 83            ; 0           ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 628           ; 0           ;
+--------------------------------+--------------------------------+---------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/SYNC_Cloud/Thesis/kx9016_code/kx9016_final/kx9016/kx9016.pin.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                        ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                  ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Total logic elements                        ; 2,067 / 68,416 ( 3 % )                                                                 ;
;     -- Combinational with no register       ; 611                                                                                    ;
;     -- Register only                        ; 854                                                                                    ;
;     -- Combinational with a register        ; 602                                                                                    ;
;                                             ;                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                        ;
;     -- 4 input functions                    ; 711                                                                                    ;
;     -- 3 input functions                    ; 308                                                                                    ;
;     -- <=2 input functions                  ; 194                                                                                    ;
;     -- Register only                        ; 854                                                                                    ;
;                                             ;                                                                                        ;
; Logic elements by mode                      ;                                                                                        ;
;     -- normal mode                          ; 1090                                                                                   ;
;     -- arithmetic mode                      ; 123                                                                                    ;
;                                             ;                                                                                        ;
; Total registers*                            ; 1,456 / 70,234 ( 2 % )                                                                 ;
;     -- Dedicated logic registers            ; 1,456 / 68,416 ( 2 % )                                                                 ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )                                                                      ;
;                                             ;                                                                                        ;
; Total LABs:  partially or completely used   ; 165 / 4,276 ( 4 % )                                                                    ;
; User inserted logic elements                ; 0                                                                                      ;
; Virtual pins                                ; 0                                                                                      ;
; I/O pins                                    ; 245 / 622 ( 39 % )                                                                     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                                         ;
; Global signals                              ; 11                                                                                     ;
; M4Ks                                        ; 3 / 250 ( 1 % )                                                                        ;
; Total block memory bits                     ; 6,464 / 1,152,000 ( < 1 % )                                                            ;
; Total block memory implementation bits      ; 13,824 / 1,152,000 ( 1 % )                                                             ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )                                                                        ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                          ;
; Global clocks                               ; 11 / 16 ( 69 % )                                                                       ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%                                                                           ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 11%                                                                         ;
; Maximum fan-out node                        ; iCLK_50~clkctrl                                                                        ;
; Maximum fan-out                             ; 692                                                                                    ;
; Highest non-global fan-out signal           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena ;
; Highest non-global fan-out                  ; 227                                                                                    ;
; Total fan-out                               ; 9212                                                                                   ;
; Average fan-out                             ; 2.57                                                                                   ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+--------------------------------+-----------------------+
; Statistic                                   ; Top                   ; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub      ;
+---------------------------------------------+-----------------------+--------------------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ; Low                   ;
;                                             ;                       ;                                ;                       ;
; Total logic elements                        ; 830 / 68416 ( 1 % )   ; 1123 / 68416 ( 1 % )           ; 114 / 68416 ( < 1 % ) ;
;     -- Combinational with no register       ; 469                   ; 101                            ; 41                    ;
;     -- Register only                        ; 139                   ; 704                            ; 11                    ;
;     -- Combinational with a register        ; 222                   ; 318                            ; 62                    ;
;                                             ;                       ;                                ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                                ;                       ;
;     -- 4 input functions                    ; 427                   ; 244                            ; 40                    ;
;     -- 3 input functions                    ; 138                   ; 128                            ; 42                    ;
;     -- <=2 input functions                  ; 126                   ; 47                             ; 21                    ;
;     -- Register only                        ; 139                   ; 704                            ; 11                    ;
;                                             ;                       ;                                ;                       ;
; Logic elements by mode                      ;                       ;                                ;                       ;
;     -- normal mode                          ; 600                   ; 391                            ; 99                    ;
;     -- arithmetic mode                      ; 91                    ; 28                             ; 4                     ;
;                                             ;                       ;                                ;                       ;
; Total registers                             ; 361                   ; 1022                           ; 73                    ;
;     -- Dedicated logic registers            ; 361 / 68416 ( < 1 % ) ; 1022 / 68416 ( 1 % )           ; 73 / 68416 ( < 1 % )  ;
;     -- I/O registers                        ; 0                     ; 0                              ; 0                     ;
;                                             ;                       ;                                ;                       ;
; Total LABs:  partially or completely used   ; 78 / 4276 ( 1 % )     ; 102 / 4276 ( 2 % )             ; 11 / 4276 ( < 1 % )   ;
;                                             ;                       ;                                ;                       ;
; Virtual pins                                ; 0                     ; 0                              ; 0                     ;
; I/O pins                                    ; 245                   ; 0                              ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ; 0 / 300 ( 0 % )       ;
; Total memory bits                           ; 2048                  ; 4416                           ; 0                     ;
; Total RAM block bits                        ; 4608                  ; 9216                           ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )         ;
; M4K                                         ; 1 / 250 ( < 1 % )     ; 2 / 250 ( < 1 % )              ; 0 / 250 ( 0 % )       ;
; Clock control block                         ; 8 / 20 ( 40 % )       ; 1 / 20 ( 5 % )                 ; 2 / 20 ( 10 % )       ;
;                                             ;                       ;                                ;                       ;
; Connections                                 ;                       ;                                ;                       ;
;     -- Input Connections                    ; 1                     ; 1262                           ; 111                   ;
;     -- Registered Input Connections         ; 0                     ; 1071                           ; 81                    ;
;     -- Output Connections                   ; 1270                  ; 1                              ; 103                   ;
;     -- Registered Output Connections        ; 68                    ; 0                              ; 102                   ;
;                                             ;                       ;                                ;                       ;
; Internal Connections                        ;                       ;                                ;                       ;
;     -- Total Connections                    ; 5028                  ; 4874                           ; 679                   ;
;     -- Registered Connections               ; 1148                  ; 2706                           ; 456                   ;
;                                             ;                       ;                                ;                       ;
; External Connections                        ;                       ;                                ;                       ;
;     -- Top                                  ; 0                     ; 1168                           ; 103                   ;
;     -- sld_signaltap:auto_signaltap_0       ; 1168                  ; 0                              ; 95                    ;
;     -- sld_hub:auto_hub                     ; 103                   ; 95                             ; 16                    ;
;                                             ;                       ;                                ;                       ;
; Partition Interface                         ;                       ;                                ;                       ;
;     -- Input Ports                          ; 23                    ; 195                            ; 18                    ;
;     -- Output Ports                         ; 228                   ; 148                            ; 36                    ;
;     -- Bidir Ports                          ; 0                     ; 0                              ; 0                     ;
;                                             ;                       ;                                ;                       ;
; Registered Ports                            ;                       ;                                ;                       ;
;     -- Registered Input Ports               ; 0                     ; 39                             ; 3                     ;
;     -- Registered Output Ports              ; 0                     ; 1                              ; 26                    ;
;                                             ;                       ;                                ;                       ;
; Port Connectivity                           ;                       ;                                ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ; 1                     ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 35                             ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 40                             ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 139                            ; 14                    ;
+---------------------------------------------+-----------------------+--------------------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; GPIO_1[0] ; G27   ; 5        ; 95           ; 44           ; 1           ; 96                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; STEP_IN   ; E2    ; 2        ; 0            ; 40           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; iCLK_50   ; AD15  ; 7        ; 49           ; 0            ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]   ; T28   ; 6        ; 95           ; 24           ; 1           ; 155                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]    ; AA23  ; 6        ; 95           ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10]   ; W5    ; 1        ; 0            ; 15           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11]   ; V10   ; 1        ; 0            ; 16           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12]   ; U9    ; 1        ; 0            ; 21           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13]   ; T9    ; 1        ; 0            ; 22           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14]   ; L5    ; 2        ; 0            ; 41           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15]   ; L4    ; 2        ; 0            ; 36           ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]    ; AB26  ; 6        ; 95           ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]    ; AB25  ; 6        ; 95           ; 8            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]    ; AC27  ; 6        ; 95           ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]    ; AC26  ; 6        ; 95           ; 4            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]    ; AC24  ; 6        ; 95           ; 3            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]    ; AC23  ; 6        ; 95           ; 2            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]    ; AD25  ; 6        ; 95           ; 2            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]    ; AD24  ; 6        ; 95           ; 2            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]    ; AE27  ; 6        ; 95           ; 7            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ALU[0]       ; L27   ; 5        ; 95           ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[10]      ; J30   ; 5        ; 95           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[11]      ; E15   ; 3        ; 44           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[12]      ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[13]      ; P23   ; 5        ; 95           ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[14]      ; N29   ; 5        ; 95           ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[15]      ; M23   ; 5        ; 95           ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[1]       ; N28   ; 5        ; 95           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[2]       ; C28   ; 4        ; 91           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[3]       ; H18   ; 4        ; 65           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[4]       ; E19   ; 4        ; 67           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[5]       ; F19   ; 4        ; 67           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[6]       ; K26   ; 5        ; 95           ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[7]       ; L22   ; 5        ; 95           ; 40           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[8]       ; B26   ; 4        ; 85           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU[9]       ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[0]        ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[10]       ; G30   ; 5        ; 95           ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[11]       ; J26   ; 5        ; 95           ; 42           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[12]       ; B28   ; 4        ; 89           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[13]       ; F27   ; 5        ; 95           ; 46           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[14]       ; AF18  ; 7        ; 67           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[15]       ; P27   ; 5        ; 95           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[1]        ; B20   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[2]        ; E23   ; 4        ; 85           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[3]        ; G29   ; 5        ; 95           ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[4]        ; D18   ; 4        ; 60           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[5]        ; K23   ; 5        ; 95           ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[6]        ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[7]        ; D28   ; 5        ; 95           ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[8]        ; D29   ; 5        ; 95           ; 46           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AR[9]        ; K24   ; 5        ; 95           ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AluSel[0]    ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AluSel[1]    ; B22   ; 4        ; 71           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AluSel[2]    ; N24   ; 5        ; 95           ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AluSel[3]    ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[0]       ; H30   ; 5        ; 95           ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[10]      ; K28   ; 5        ; 95           ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[11]      ; K25   ; 5        ; 95           ; 43           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[12]      ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[13]      ; B23   ; 4        ; 78           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[14]      ; J29   ; 5        ; 95           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[15]      ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[1]       ; M26   ; 5        ; 95           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[2]       ; G21   ; 4        ; 87           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[3]       ; F30   ; 5        ; 95           ; 43           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[4]       ; B27   ; 4        ; 87           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[5]       ; C24   ; 4        ; 78           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[6]       ; B25   ; 4        ; 82           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[7]       ; L25   ; 5        ; 95           ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[8]       ; E30   ; 5        ; 95           ; 45           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; BUS[9]       ; E29   ; 5        ; 95           ; 45           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CmpSel[0]    ; A28   ; 4        ; 89           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CmpSel[1]    ; E22   ; 4        ; 82           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CmpSel[2]    ; J25   ; 5        ; 95           ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; CompOut      ; H29   ; 5        ; 95           ; 40           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; GPIO_0[0]    ; C30   ; 5        ; 95           ; 45           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[1]    ; C29   ; 5        ; 95           ; 45           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OUT[0]       ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[10]      ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[11]      ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[12]      ; F16   ; 4        ; 51           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[13]      ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[14]      ; C17   ; 4        ; 51           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[15]      ; H16   ; 4        ; 49           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[1]       ; G17   ; 4        ; 53           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[2]       ; M28   ; 5        ; 95           ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[3]       ; P28   ; 5        ; 95           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[4]       ; N22   ; 5        ; 95           ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[5]       ; P26   ; 5        ; 95           ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[6]       ; P25   ; 5        ; 95           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[7]       ; N21   ; 5        ; 95           ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[8]       ; P29   ; 5        ; 95           ; 29           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[9]       ; P22   ; 5        ; 95           ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[0]  ; C22   ; 4        ; 76           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[10] ; L26   ; 5        ; 95           ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[11] ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[12] ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[13] ; M27   ; 5        ; 95           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[14] ; L29   ; 5        ; 95           ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[15] ; L28   ; 5        ; 95           ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[1]  ; M21   ; 5        ; 95           ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[2]  ; L21   ; 5        ; 95           ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[3]  ; G19   ; 4        ; 76           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[4]  ; D21   ; 4        ; 71           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[5]  ; A23   ; 4        ; 76           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[6]  ; D23   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[7]  ; M22   ; 5        ; 95           ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[8]  ; K30   ; 5        ; 95           ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegBus[9]  ; L30   ; 5        ; 95           ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OpRegWr      ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OutRegRd     ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OutRegWr     ; M25   ; 5        ; 95           ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCRd         ; B21   ; 4        ; 69           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCWr         ; H28   ; 5        ; 95           ; 44           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[0]        ; E17   ; 4        ; 56           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[10]       ; M30   ; 5        ; 95           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[11]       ; M29   ; 5        ; 95           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[12]       ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[13]       ; P24   ; 5        ; 95           ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[14]       ; A24   ; 4        ; 78           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[15]       ; A20   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[1]        ; G16   ; 4        ; 51           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[2]        ; H17   ; 4        ; 53           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[3]        ; AH18  ; 7        ; 60           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[4]        ; N8    ; 2        ; 0            ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[5]        ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[6]        ; M5    ; 2        ; 0            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[7]        ; N9    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[8]        ; N25   ; 5        ; 95           ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[9]        ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[0]      ; H27   ; 5        ; 95           ; 44           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[10]     ; A25   ; 4        ; 80           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[11]     ; E28   ; 5        ; 95           ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[12]     ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[13]     ; D24   ; 4        ; 82           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[14]     ; K29   ; 5        ; 95           ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[15]     ; J24   ; 5        ; 95           ; 47           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[1]      ; H26   ; 5        ; 95           ; 43           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[2]      ; B24   ; 4        ; 80           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[3]      ; A26   ; 4        ; 85           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[4]      ; K27   ; 5        ; 95           ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[5]      ; F29   ; 5        ; 95           ; 43           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[6]      ; H21   ; 4        ; 87           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[7]      ; A21   ; 4        ; 67           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[8]      ; G18   ; 4        ; 60           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; REGn[9]      ; L24   ; 5        ; 95           ; 41           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegRd        ; A22   ; 4        ; 71           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegSel[0]    ; C21   ; 4        ; 74           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegSel[1]    ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegSel[2]    ; N23   ; 5        ; 95           ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegWr        ; D25   ; 4        ; 82           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STEP         ; R24   ; 5        ; 95           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ShiftSel[0]  ; C27   ; 4        ; 89           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ShiftSel[1]  ; M24   ; 5        ; 95           ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ShiftSel[2]  ; D22   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T1           ; T22   ; 5        ; 95           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T2           ; R25   ; 5        ; 95           ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VMA          ; H20   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; WE           ; G28   ; 5        ; 95           ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addrRegRd    ; E1    ; 2        ; 0            ; 40           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addrRegWr    ; E27   ; 5        ; 95           ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrWr      ; C26   ; 4        ; 85           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oHEX0_DP     ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[0]   ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[1]   ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[2]   ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[3]   ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[4]   ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[5]   ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[6]   ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_DP     ; AC17  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[0]   ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[1]   ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[2]   ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[3]   ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[4]   ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[5]   ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[6]   ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_DP     ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[0]   ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[1]   ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[2]   ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[3]   ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[4]   ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[5]   ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[6]   ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_DP     ; M4    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[0]   ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[1]   ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[2]   ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[3]   ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[4]   ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[5]   ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[6]   ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_DP     ; L6    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[0]   ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[1]   ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[2]   ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[3]   ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[4]   ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[5]   ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[6]   ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_DP     ; K6    ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[0]   ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[1]   ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[2]   ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[3]   ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[4]   ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[5]   ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[6]   ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_DP     ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[0]   ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[1]   ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[2]   ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[3]   ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[4]   ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[5]   ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[6]   ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_DP     ; G2    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[0]   ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[1]   ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[2]   ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[3]   ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[4]   ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[5]   ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[6]   ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[0]     ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[1]     ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[0]     ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[10]    ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[11]    ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[12]    ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[13]    ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[14]    ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[15]    ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[1]     ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[2]     ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[3]     ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[4]     ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[5]     ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[6]     ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[7]     ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[8]     ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[9]     ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 85 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 50 / 79 ( 63 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 72 ( 3 % )   ; 3.3V          ; --           ;
; 4        ; 65 / 74 ( 88 % ) ; 3.3V          ; --           ;
; 5        ; 70 / 85 ( 82 % ) ; 3.3V          ; --           ;
; 6        ; 13 / 81 ( 16 % ) ; 3.3V          ; --           ;
; 7        ; 14 / 74 ( 19 % ) ; 3.3V          ; --           ;
; 8        ; 29 / 72 ( 40 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 592        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 586        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 578        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; OUT[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; PC[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 540        ; 4        ; PC[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 532        ; 4        ; REGn[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 528        ; 4        ; RegRd                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 518        ; 4        ; OpRegBus[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ; 514        ; 4        ; PC[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A25      ; 510        ; 4        ; REGn[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A26      ; 503        ; 4        ; REGn[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; CmpSel[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 259        ; 7        ; oHEX1_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 282        ; 7        ; oHEX2_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; iCLK_50                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; oHEX0_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; AR[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 253        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 261        ; 7        ; PC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH19     ; 267        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 591        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 585        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 577        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 573        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 568        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 565        ; 3        ; REGn[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 559        ; 4        ; PC[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 548        ; 4        ; OUT[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 547        ; 4        ; ALU[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 544        ; 4        ; AR[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 539        ; 4        ; AR[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 531        ; 4        ; PCRd                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 527        ; 4        ; AluSel[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 517        ; 4        ; BUS[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 513        ; 4        ; REGn[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B25      ; 509        ; 4        ; BUS[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B26      ; 502        ; 4        ; ALU[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B27      ; 499        ; 4        ; BUS[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B28      ; 496        ; 4        ; AR[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 600        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 572        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 564        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 558        ; 4        ; OUT[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 554        ; 4        ; OUT[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 546        ; 4        ; ALU[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 538        ; 4        ; AluSel[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; RegSel[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 520        ; 4        ; OpRegBus[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; BUS[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; instrWr                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C27      ; 498        ; 4        ; ShiftSel[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C28      ; 492        ; 4        ; ALU[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C29      ; 473        ; 5        ; GPIO_0[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C30      ; 472        ; 5        ; GPIO_0[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 571        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 567        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; OUT[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 541        ; 4        ; AR[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 537        ; 4        ; AluSel[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; OpRegBus[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ; 519        ; 4        ; ShiftSel[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D23      ; 515        ; 4        ; OpRegBus[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D24      ; 508        ; 4        ; REGn[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D25      ; 507        ; 4        ; RegWr                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; AR[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D29      ; 474        ; 5        ; AR[8]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; addrRegRd                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 38         ; 2        ; STEP_IN                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 579        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 570        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 566        ; 3        ; ALU[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E17      ; 550        ; 4        ; PC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; ALU[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ; 530        ; 4        ; BUS[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ; 525        ; 4        ; OpRegBus[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E22      ; 506        ; 4        ; CmpSel[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E23      ; 505        ; 4        ; AR[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; addrRegWr                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E28      ; 477        ; 5        ; REGn[11]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E29      ; 470        ; 5        ; BUS[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E30      ; 471        ; 5        ; BUS[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 39         ; 2        ; PC[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 590        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 580        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; OUT[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; AR[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 533        ; 4        ; ALU[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ; 529        ; 4        ; OpRegBus[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; AR[13]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F29      ; 463        ; 5        ; REGn[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F30      ; 464        ; 5        ; BUS[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; oHEX7_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; PC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 551        ; 4        ; OUT[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 542        ; 4        ; REGn[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 521        ; 4        ; OpRegBus[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 511        ; 4        ; OutRegRd                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G21      ; 500        ; 4        ; BUS[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GPIO_1[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 469        ; 5        ; WE                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G29      ; 458        ; 5        ; AR[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G30      ; 459        ; 5        ; AR[10]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 574        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; OUT[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 552        ; 4        ; PC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ; 535        ; 4        ; ALU[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H19      ; 524        ; 4        ; OpRegWr                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ; 512        ; 4        ; VMA                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H21      ; 501        ; 4        ; REGn[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; REGn[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H27      ; 466        ; 5        ; REGn[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H28      ; 467        ; 5        ; PCWr                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H29      ; 453        ; 5        ; CompOut                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H30      ; 454        ; 5        ; BUS[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 581        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; BUS[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J19      ; 523        ; 4        ; RegSel[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; REGn[15]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 479        ; 5        ; CmpSel[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 460        ; 5        ; AR[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; BUS[14]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J30      ; 440        ; 5        ; ALU[10]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; oHEX6_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; oHEX5_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; AR[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 461        ; 5        ; AR[9]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 462        ; 5        ; BUS[11]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 452        ; 5        ; ALU[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 445        ; 5        ; REGn[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K28      ; 446        ; 5        ; BUS[10]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K29      ; 433        ; 5        ; REGn[14]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K30      ; 434        ; 5        ; OpRegBus[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; oHEX4_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; OpRegBus[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 450        ; 5        ; ALU[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; REGn[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 457        ; 5        ; BUS[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ; 449        ; 5        ; OpRegBus[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L27      ; 436        ; 5        ; ALU[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L28      ; 435        ; 5        ; OpRegBus[15]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L29      ; 431        ; 5        ; OpRegBus[14]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L30      ; 432        ; 5        ; OpRegBus[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; oHEX3_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 2        ; PC[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; OpRegBus[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 442        ; 5        ; OpRegBus[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 443        ; 5        ; ALU[15]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 448        ; 5        ; ShiftSel[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 447        ; 5        ; OutRegWr                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 437        ; 5        ; BUS[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 438        ; 5        ; OpRegBus[13]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 430        ; 5        ; OUT[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M29      ; 425        ; 5        ; PC[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M30      ; 426        ; 5        ; PC[10]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; PC[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ; 63         ; 2        ; PC[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; OUT[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 428        ; 5        ; OUT[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N23      ; 444        ; 5        ; RegSel[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 424        ; 5        ; AluSel[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 423        ; 5        ; PC[8]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; ALU[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N29      ; 422        ; 5        ; ALU[14]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; OUT[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P23      ; 420        ; 5        ; ALU[13]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 419        ; 5        ; PC[13]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 418        ; 5        ; OUT[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 417        ; 5        ; OUT[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 416        ; 5        ; AR[15]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 415        ; 5        ; OUT[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P29      ; 413        ; 5        ; OUT[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; STEP                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 412        ; 5        ; T2                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; T1                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U30      ; 392        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                   ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |kx9016                                                                                              ; 2067 (5)    ; 1456 (0)                  ; 0 (0)         ; 6464        ; 3    ; 0            ; 0       ; 0         ; 245  ; 0            ; 611 (5)      ; 854 (0)           ; 602 (1)          ; |kx9016                                                                                                                                                                                                                                                                                               ; work         ;
;    |ALU_V:inst1|                                                                                     ; 146 (146)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 0 (0)             ; 8 (8)            ; |kx9016|ALU_V:inst1                                                                                                                                                                                                                                                                                   ;              ;
;    |COMP_V:inst4|                                                                                    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 7 (7)            ; |kx9016|COMP_V:inst4                                                                                                                                                                                                                                                                                  ;              ;
;    |CONTRLA:inst5|                                                                                   ; 179 (179)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 62 (62)           ; 40 (40)          ; |kx9016|CONTRLA:inst5                                                                                                                                                                                                                                                                                 ;              ;
;    |FDIV_1k:inst33|                                                                                  ; 62 (62)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 27 (27)          ; |kx9016|FDIV_1k:inst33                                                                                                                                                                                                                                                                                ;              ;
;    |FDIV_CLK:inst23|                                                                                 ; 50 (50)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 22 (22)          ; |kx9016|FDIV_CLK:inst23                                                                                                                                                                                                                                                                               ;              ;
;    |RAMK:inst7|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kx9016|RAMK:inst7                                                                                                                                                                                                                                                                                    ;              ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kx9016|RAMK:inst7|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ;              ;
;          |altsyncram_p2e1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kx9016|RAMK:inst7|altsyncram:altsyncram_component|altsyncram_p2e1:auto_generated                                                                                                                                                                                                                     ;              ;
;    |REG16A_V:inst2|                                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |kx9016|REG16A_V:inst2                                                                                                                                                                                                                                                                                ;              ;
;    |REG16A_V:inst|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |kx9016|REG16A_V:inst                                                                                                                                                                                                                                                                                 ;              ;
;    |REGA_V:inst10|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |kx9016|REGA_V:inst10                                                                                                                                                                                                                                                                                 ;              ;
;    |REGA_V:inst13|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |kx9016|REGA_V:inst13                                                                                                                                                                                                                                                                                 ;              ;
;    |REGA_V:inst9|                                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |kx9016|REGA_V:inst9                                                                                                                                                                                                                                                                                  ;              ;
;    |REGT_V:inst11|                                                                                   ; 86 (86)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 30 (30)          ; |kx9016|REGT_V:inst11                                                                                                                                                                                                                                                                                 ;              ;
;    |REG_AR7:inst8|                                                                                   ; 150 (150)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 54 (54)           ; 75 (75)          ; |kx9016|REG_AR7:inst8                                                                                                                                                                                                                                                                                 ;              ;
;    |SEG7_LUT:inst28|                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |kx9016|SEG7_LUT:inst28                                                                                                                                                                                                                                                                               ;              ;
;    |SEG7_LUT:inst29|                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |kx9016|SEG7_LUT:inst29                                                                                                                                                                                                                                                                               ;              ;
;    |SEG7_LUT:inst30|                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |kx9016|SEG7_LUT:inst30                                                                                                                                                                                                                                                                               ;              ;
;    |SEG7_LUT:inst31|                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |kx9016|SEG7_LUT:inst31                                                                                                                                                                                                                                                                               ;              ;
;    |SEG7_LUT:inst34|                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |kx9016|SEG7_LUT:inst34                                                                                                                                                                                                                                                                               ;              ;
;    |SEG7_LUT:inst35|                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |kx9016|SEG7_LUT:inst35                                                                                                                                                                                                                                                                               ;              ;
;    |SFT4A:inst12|                                                                                    ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 18 (18)          ; |kx9016|SFT4A:inst12                                                                                                                                                                                                                                                                                  ;              ;
;    |STEP2:inst25|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |kx9016|STEP2:inst25                                                                                                                                                                                                                                                                                  ;              ;
;    |lpm_bustri0:inst14|                                                                              ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |kx9016|lpm_bustri0:inst14                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_bustri:lpm_bustri_component|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |kx9016|lpm_bustri0:inst14|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                            ;              ;
;    |lpm_bustri0:inst22|                                                                              ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |kx9016|lpm_bustri0:inst22                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_bustri:lpm_bustri_component|                                                              ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |kx9016|lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                            ;              ;
;    |sld_hub:auto_hub|                                                                                ; 114 (72)    ; 73 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (27)      ; 11 (10)           ; 62 (37)          ; |kx9016|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |kx9016|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |kx9016|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                    ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 1123 (1)    ; 1022 (0)                  ; 0 (0)         ; 4416        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (1)      ; 704 (0)           ; 318 (0)          ; |kx9016|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 1122 (451)  ; 1022 (438)                ; 0 (0)         ; 4416        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (14)     ; 704 (429)         ; 318 (7)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 42 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 27 (27)           ; 14 (0)           ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_rqf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                             ;              ;
;             |lpm_mux:mux|                                                                            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                |mux_coc:auto_generated|                                                              ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_coc:auto_generated                                                                                                                        ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4416        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_3qs3:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4416        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3qs3:auto_generated                                                                                                                                           ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 68 (68)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 14 (14)           ; 25 (25)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                               ; 391 (1)     ; 361 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 228 (0)           ; 134 (1)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 352 (0)     ; 345 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 214 (0)           ; 131 (0)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 207 (207)   ; 207 (207)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 207 (207)         ; 0 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 145 (0)     ; 138 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (0)             ; 131 (0)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 34 (24)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 10 (0)            ; 2 (2)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 130 (11)    ; 113 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 0 (0)             ; 113 (0)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_8ci:auto_generated|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ci:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_e0j:auto_generated|                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_e0j:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_qbi:auto_generated|                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_gui:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 69 (69)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 69 (69)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |kx9016|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; BUS[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; BUS[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; T1           ; Output   ; --            ; --            ; --                    ; --  ;
; STEP         ; Output   ; --            ; --            ; --                    ; --  ;
; T2           ; Output   ; --            ; --            ; --                    ; --  ;
; instrWr      ; Output   ; --            ; --            ; --                    ; --  ;
; CompOut      ; Output   ; --            ; --            ; --                    ; --  ;
; OutRegWr     ; Output   ; --            ; --            ; --                    ; --  ;
; OutRegRd     ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[15] ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[14] ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[13] ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[12] ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[11] ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[10] ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegBus[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; OpRegWr      ; Output   ; --            ; --            ; --                    ; --  ;
; AluSel[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; AluSel[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; AluSel[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; AluSel[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; ShiftSel[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; ShiftSel[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; ShiftSel[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; RegRd        ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; REGn[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; RegWr        ; Output   ; --            ; --            ; --                    ; --  ;
; RegSel[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; RegSel[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; RegSel[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; PCRd         ; Output   ; --            ; --            ; --                    ; --  ;
; PC[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; PC[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; PC[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; PC[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; PC[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; PC[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; PC[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; PC[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; PC[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; PC[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; PCWr         ; Output   ; --            ; --            ; --                    ; --  ;
; VMA          ; Output   ; --            ; --            ; --                    ; --  ;
; WE           ; Output   ; --            ; --            ; --                    ; --  ;
; AR[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; AR[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; AR[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; AR[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; AR[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; AR[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; AR[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; AR[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; AR[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; AR[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; AR[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; AR[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; AR[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; AR[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; AR[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; AR[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; addrRegWr    ; Output   ; --            ; --            ; --                    ; --  ;
; CmpSel[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; CmpSel[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; CmpSel[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; addrRegRd    ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_0[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_0[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; STEP_IN      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[0]    ; Input    ; (6) 4075 ps   ; (0) 299 ps    ; --                    ; --  ;
; iSW[15]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[14]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[13]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[12]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[11]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[10]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[9]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[8]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[7]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[6]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[5]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[4]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[3]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[2]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[1]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[0]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iKEY[1]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iCLK_50      ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; STEP_IN                                                              ;                   ;         ;
; GPIO_1[0]                                                            ;                   ;         ;
;      - STEP2:inst25|inst                                             ; 0                 ; 6       ;
;      - STEP2:inst25|inst1                                            ; 0                 ; 6       ;
;      - CONTRLA:inst5|current_state.reset3                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.incPc3                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.loadPc2                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplte4                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplte5                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplt4                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplt5                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.in2                               ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.in3                               ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpgt6                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmp3                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplte6                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.loadI5                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.load3                             ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.loadI6                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpeq6                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplt6                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpeq7                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplt7                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpgt7                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmp4                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplte7                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.loadPc1                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.execute                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.incPC                             ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.loadI2                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpeq1                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplt1                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpgt1                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmp1                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplte1                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.loadI3                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.inc3                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.dec3                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.not3                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.inc4                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.move2                             ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.shftl2                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.shftr2                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.rotl2                             ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.rotr2                             ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.dec4                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.not4                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.add4                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.and4                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.or4                               ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.xor4                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.sub4                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.reset2                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.incPc2                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.loadI4                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpeq2                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplt2                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpgt2                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmp2                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplte2                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.load2                             ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.store3                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.add2                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpeq3                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.and2                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.or2                               ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpgt4                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpgt5                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.move1                             ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.sub3                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.xor2                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.out1                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.out2                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.store2                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpeq4                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpeq5                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.shftl1                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.shftr1                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.rotl1                             ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.rotr1                             ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.add3                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.and3                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.not2                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.dec2                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.or3                               ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.xor3                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.inc2                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplt3                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmpgt3                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.sub2                              ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.jmplte3                           ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.reset1                            ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.in1                               ; 1                 ; 0       ;
;      - CONTRLA:inst5|current_state.out3                              ; 1                 ; 0       ;
;      - STEP2:inst25|inst2                                            ; 0                 ; 6       ;
;      - GPIO_1[0]~_wirecell                                           ; 0                 ; 6       ;
;      - oLEDG[1]                                                      ; 0                 ; 6       ;
;      - STEP                                                          ; 0                 ; 6       ;
; iSW[15]                                                              ;                   ;         ;
;      - REGT_V:inst11|c_out[15]~0                                     ; 1                 ; 0       ;
;      - oLEDR[15]                                                     ; 1                 ; 0       ;
; iSW[14]                                                              ;                   ;         ;
;      - REGT_V:inst11|c_out[14]~6                                     ; 1                 ; 0       ;
;      - oLEDR[14]                                                     ; 1                 ; 0       ;
; iSW[13]                                                              ;                   ;         ;
;      - REGT_V:inst11|c_out[13]~10                                    ; 0                 ; 0       ;
;      - oLEDR[13]                                                     ; 0                 ; 0       ;
; iSW[12]                                                              ;                   ;         ;
;      - REGT_V:inst11|c_out[12]~14                                    ; 0                 ; 0       ;
;      - oLEDR[12]                                                     ; 0                 ; 0       ;
; iSW[11]                                                              ;                   ;         ;
;      - REGT_V:inst11|c_out[11]~17                                    ; 0                 ; 0       ;
;      - oLEDR[11]                                                     ; 0                 ; 0       ;
; iSW[10]                                                              ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[10]~0 ; 0                 ; 0       ;
;      - oLEDR[10]                                                     ; 0                 ; 0       ;
; iSW[9]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[9]~1  ; 0                 ; 0       ;
;      - oLEDR[9]                                                      ; 0                 ; 0       ;
; iSW[8]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[8]~2  ; 1                 ; 0       ;
;      - oLEDR[8]                                                      ; 1                 ; 0       ;
; iSW[7]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[7]~3  ; 1                 ; 0       ;
;      - oLEDR[7]                                                      ; 1                 ; 0       ;
; iSW[6]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[6]~4  ; 0                 ; 0       ;
;      - oLEDR[6]                                                      ; 0                 ; 0       ;
; iSW[5]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[5]~5  ; 1                 ; 0       ;
;      - oLEDR[5]                                                      ; 1                 ; 0       ;
; iSW[4]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[4]~6  ; 0                 ; 0       ;
;      - oLEDR[4]                                                      ; 0                 ; 0       ;
; iSW[3]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[3]~7  ; 1                 ; 0       ;
;      - oLEDR[3]                                                      ; 1                 ; 0       ;
; iSW[2]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[2]~8  ; 0                 ; 0       ;
;      - oLEDR[2]                                                      ; 0                 ; 0       ;
; iSW[1]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[1]~9  ; 0                 ; 0       ;
;      - oLEDR[1]                                                      ; 0                 ; 0       ;
; iSW[0]                                                               ;                   ;         ;
;      - lpm_bustri0:inst22|lpm_bustri:lpm_bustri_component|dout[0]~10 ; 1                 ; 0       ;
;      - oLEDR[0]                                                      ; 1                 ; 0       ;
; iKEY[1]                                                              ;                   ;         ;
;      - REGT_V:inst11|v1[0]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[1]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[2]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[3]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[4]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[5]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[6]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[7]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[8]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[9]                                           ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[10]                                          ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[11]                                          ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[12]                                          ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[13]                                          ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[14]                                          ; 1                 ; 6       ;
;      - REGT_V:inst11|v1[15]                                          ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[0]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[1]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[2]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[3]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[4]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[5]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[6]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[7]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[8]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[9]                                        ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[10]                                       ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[11]                                       ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[12]                                       ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[13]                                       ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[14]                                       ; 1                 ; 6       ;
;      - REGA_V:inst13|c_out[15]                                       ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[0]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[1]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[2]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[3]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[4]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[5]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[6]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[7]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[8]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[9]                                         ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[10]                                        ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[11]                                        ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[12]                                        ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[13]                                        ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[14]                                        ; 1                 ; 6       ;
;      - REGA_V:inst9|c_out[15]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[0]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[1]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[2]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[3]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[4]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[5]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[6]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[7]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[8]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[9]                                        ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[10]                                       ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[11]                                       ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[12]                                       ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[13]                                       ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[14]                                       ; 1                 ; 6       ;
;      - REGA_V:inst10|c_out[15]                                       ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.reset1                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.reset2                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.reset3                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.execute                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.load2                             ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.load3                             ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.store2                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.store3                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.incPC                             ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.incPc2                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.incPc3                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.loadI2                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.loadI3                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.loadI4                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.loadI5                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.loadI6                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.inc2                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.inc3                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.inc4                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.move1                             ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.move2                             ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.add2                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.add3                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.add4                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpeq1                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpeq2                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpeq3                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpeq4                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpeq5                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpeq6                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpeq7                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplt1                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplt2                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplt3                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplt4                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplt5                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplt6                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplt7                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpgt1                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpgt2                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpgt3                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpgt4                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpgt5                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpgt6                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmpgt7                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmp1                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmp2                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmp3                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmp4                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.loadPc1                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.loadPc2                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.shftl1                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.shftl2                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.shftr1                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.shftr2                            ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.rotl1                             ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.rotl2                             ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.rotr1                             ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.rotr2                             ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.dec2                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.dec3                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.dec4                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.and2                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.and3                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.and4                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.or2                               ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.or3                               ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.or4                               ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.xor2                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.xor3                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.xor4                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.not2                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.not3                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.not4                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.sub2                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.sub3                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.sub4                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplte1                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplte2                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplte3                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplte4                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplte5                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplte6                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.jmplte7                           ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.in2                               ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.in3                               ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.out1                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.out2                              ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.in1                               ; 1                 ; 6       ;
;      - CONTRLA:inst5|current_state.out3                              ; 1                 ; 6       ;
;      - oLEDG[0]                                                      ; 1                 ; 6       ;
; iCLK_50                                                              ;                   ;         ;
+----------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CONTRLA:inst5|WideOr76                                                                                                                                                                                                                                         ; LCCOMB_X80_Y44_N6  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CONTRLA:inst5|WideOr77                                                                                                                                                                                                                                         ; LCCOMB_X80_Y44_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CONTRLA:inst5|WideOr92                                                                                                                                                                                                                                         ; LCCOMB_X74_Y40_N8  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CONTRLA:inst5|current_state.store3                                                                                                                                                                                                                             ; LCFF_X90_Y44_N13   ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; GPIO_1[0]                                                                                                                                                                                                                                                      ; PIN_G27            ; 96      ; Async. clear, Clock        ; no     ; --                   ; --               ; --                        ;
; REGT_V:inst11|c_out[0]~4                                                                                                                                                                                                                                       ; LCCOMB_X69_Y39_N6  ; 42      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; REG_AR7:inst8|ramdata~228                                                                                                                                                                                                                                      ; LCCOMB_X72_Y39_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REG_AR7:inst8|ramdata~229                                                                                                                                                                                                                                      ; LCCOMB_X72_Y39_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REG_AR7:inst8|ramdata~230                                                                                                                                                                                                                                      ; LCCOMB_X72_Y39_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REG_AR7:inst8|ramdata~231                                                                                                                                                                                                                                      ; LCCOMB_X72_Y39_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REG_AR7:inst8|ramdata~232                                                                                                                                                                                                                                      ; LCCOMB_X72_Y39_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REG_AR7:inst8|ramdata~233                                                                                                                                                                                                                                      ; LCCOMB_X72_Y39_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REG_AR7:inst8|ramdata~234                                                                                                                                                                                                                                      ; LCCOMB_X72_Y39_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REG_AR7:inst8|ramdata~235                                                                                                                                                                                                                                      ; LCCOMB_X72_Y39_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; STEP2:inst25|inst                                                                                                                                                                                                                                              ; LCFF_X72_Y40_N19   ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; STEP2:inst25|inst1                                                                                                                                                                                                                                             ; LCFF_X75_Y37_N21   ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; STEP2:inst25|inst3                                                                                                                                                                                                                                             ; LCCOMB_X72_Y40_N16 ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y26_N0     ; 456     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y26_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                                                                                                                                        ; PIN_AD15           ; 692     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; iKEY[1]                                                                                                                                                                                                                                                        ; PIN_T28            ; 155     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; inst18                                                                                                                                                                                                                                                         ; LCCOMB_X75_Y37_N2  ; 128     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; inst19                                                                                                                                                                                                                                                         ; LCCOMB_X72_Y40_N12 ; 16      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; inst20                                                                                                                                                                                                                                                         ; LCCOMB_X74_Y39_N30 ; 16      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; inst21                                                                                                                                                                                                                                                         ; LCCOMB_X75_Y37_N20 ; 11      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                       ; LCFF_X54_Y29_N23   ; 28      ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                               ; LCCOMB_X58_Y29_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                                 ; LCFF_X59_Y29_N17   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                                 ; LCFF_X59_Y29_N23   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                                                                                                 ; LCCOMB_X57_Y29_N12 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                                   ; LCFF_X57_Y29_N17   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                                                                                                 ; LCFF_X57_Y29_N15   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                        ; LCCOMB_X58_Y29_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                         ; LCCOMB_X58_Y30_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~12                                                                                                                                                                                                    ; LCCOMB_X58_Y30_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                                                                                                                                    ; LCCOMB_X58_Y30_N2  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                            ; LCFF_X56_Y29_N31   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                           ; LCFF_X56_Y29_N27   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                            ; LCFF_X56_Y29_N23   ; 44      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                            ; LCFF_X57_Y29_N5    ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                     ; LCCOMB_X56_Y29_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                           ; LCFF_X57_Y30_N9    ; 25      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; LCCOMB_X61_Y36_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; LCCOMB_X61_Y36_N0  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; LCFF_X62_Y36_N21   ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                              ; LCCOMB_X62_Y36_N14 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCFF_X54_Y29_N21   ; 364     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                            ; LCCOMB_X62_Y36_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; LCCOMB_X62_Y36_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                 ; LCCOMB_X58_Y32_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X61_Y35_N4  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ci:auto_generated|counter_reg_bit1a[6]~0 ; LCCOMB_X60_Y34_N26 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|counter_reg_bit1a[3]~0                ; LCCOMB_X58_Y32_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                   ; LCCOMB_X58_Y34_N14 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; LCCOMB_X60_Y34_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~18                                                                                                                                                       ; LCCOMB_X60_Y31_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                  ; LCCOMB_X60_Y31_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; LCCOMB_X61_Y32_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; LCCOMB_X58_Y32_N2  ; 227     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                         ;
+--------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; STEP2:inst25|inst                                                              ; LCFF_X72_Y40_N19   ; 17      ; Global Clock         ; GCLK7            ; --                        ;
; STEP2:inst25|inst1                                                             ; LCFF_X75_Y37_N21   ; 32      ; Global Clock         ; GCLK5            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                   ; JTAG_X1_Y26_N0     ; 456     ; Global Clock         ; GCLK3            ; --                        ;
; iCLK_50                                                                        ; PIN_AD15           ; 692     ; Global Clock         ; GCLK14           ; --                        ;
; inst18                                                                         ; LCCOMB_X75_Y37_N2  ; 128     ; Global Clock         ; GCLK4            ; --                        ;
; inst19                                                                         ; LCCOMB_X72_Y40_N12 ; 16      ; Global Clock         ; GCLK9            ; --                        ;
; inst20                                                                         ; LCCOMB_X74_Y39_N30 ; 16      ; Global Clock         ; GCLK8            ; --                        ;
; inst21                                                                         ; LCCOMB_X75_Y37_N20 ; 11      ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                       ; LCFF_X54_Y29_N23   ; 28      ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                            ; LCFF_X56_Y29_N31   ; 12      ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ; LCFF_X54_Y29_N21   ; 364     ; Global Clock         ; GCLK10           ; --                        ;
+--------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                 ; 227     ;
; iKEY[1]                                                                                                                                                                ; 155     ;
; GPIO_1[0]                                                                                                                                                              ; 96      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0 ; 70      ;
; CONTRLA:inst5|Selector71~2                                                                                                                                             ; 57      ;
; CONTRLA:inst5|Selector72~4                                                                                                                                             ; 57      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                    ; 44      ;
; REGT_V:inst11|c_out[0]~4                                                                                                                                               ; 42      ;
; CONTRLA:inst5|Selector2~2                                                                                                                                              ; 40      ;
; CONTRLA:inst5|WideOr91                                                                                                                                                 ; 31      ;
; FDIV_1k:inst33|LessThan0~8                                                                                                                                             ; 27      ;
; CONTRLA:inst5|Selector0~0                                                                                                                                              ; 27      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                    ; 26      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                   ; 25      ;
; CONTRLA:inst5|current_state.rotr1                                                                                                                                      ; 25      ;
; REG16A_V:inst2|c_out[11]                                                                                                                                               ; 25      ;
; REGT_V:inst11|v1[9]~0                                                                                                                                                  ; 24      ;
; CONTRLA:inst5|current_state.execute                                                                                                                                    ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                           ; 23      ;
; FDIV_CLK:inst23|C[20]                                                                                                                                                  ; 23      ;
; REGT_V:inst11|c_out[0]~52                                                                                                                                              ; 23      ;
; REGT_V:inst11|c_out[2]~46                                                                                                                                              ; 23      ;
; FDIV_CLK:inst23|LessThan0~6                                                                                                                                            ; 22      ;
; FDIV_CLK:inst23|LessThan0~5                                                                                                                                            ; 22      ;
; REGT_V:inst11|c_out[1]~49                                                                                                                                              ; 22      ;
; REGT_V:inst11|c_out[3]~43                                                                                                                                              ; 22      ;
; REGT_V:inst11|c_out[4]~40                                                                                                                                              ; 22      ;
; REGT_V:inst11|c_out[5]~37                                                                                                                                              ; 22      ;
; REGT_V:inst11|c_out[11]~19                                                                                                                                             ; 22      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                           ; 21      ;
; REGT_V:inst11|c_out[6]~34                                                                                                                                              ; 21      ;
; REGT_V:inst11|c_out[7]~31                                                                                                                                              ; 21      ;
; REGT_V:inst11|c_out[8]~28                                                                                                                                              ; 21      ;
; REGT_V:inst11|c_out[9]~25                                                                                                                                              ; 21      ;
; REGT_V:inst11|c_out[12]~16                                                                                                                                             ; 21      ;
; REGT_V:inst11|c_out[13]~13                                                                                                                                             ; 21      ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                         ; 20      ;
; REGT_V:inst11|c_out[14]~9                                                                                                                                              ; 20      ;
; REGT_V:inst11|c_out[15]~5                                                                                                                                              ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                               ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                      ; 19      ;
; REGT_V:inst11|v1[9]~1                                                                                                                                                  ; 19      ;
; ALU_V:inst1|Add0~72                                                                                                                                                    ; 19      ;
; ALU_V:inst1|Mux2~0                                                                                                                                                     ; 19      ;
; CONTRLA:inst5|Selector1~0                                                                                                                                              ; 19      ;
; CONTRLA:inst5|current_state.reset1                                                                                                                                     ; 19      ;
; CONTRLA:inst5|Selector70~1                                                                                                                                             ; 19      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                             ; 18      ;
; REGT_V:inst11|c_out[10]~22                                                                                                                                             ; 18      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
; RAMK:inst7|altsyncram:altsyncram_component|altsyncram_p2e1:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; Single Port      ; Single Clock ; 128          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 128                         ; 16                          ; --                          ; --                          ; 2048                ; 1    ; None ; M4K_X64_Y39              ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3qs3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 69           ; 64           ; 69           ; yes                    ; no                      ; yes                    ; no                      ; 4416 ; 64                          ; 69                          ; 64                          ; 69                          ; 4416                ; 2    ; None ; M4K_X64_Y37, M4K_X64_Y35 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 2,463 / 197,592 ( 1 % ) ;
; C16 interconnects          ; 95 / 6,270 ( 2 % )      ;
; C4 interconnects           ; 1,370 / 123,120 ( 1 % ) ;
; Direct links               ; 615 / 197,592 ( < 1 % ) ;
; Global clocks              ; 11 / 16 ( 69 % )        ;
; Local interconnects        ; 1,226 / 68,416 ( 2 % )  ;
; R24 interconnects          ; 205 / 5,926 ( 3 % )     ;
; R4 interconnects           ; 1,757 / 167,484 ( 1 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.53) ; Number of LABs  (Total = 165) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 9                             ;
; 3                                           ; 3                             ;
; 4                                           ; 6                             ;
; 5                                           ; 5                             ;
; 6                                           ; 5                             ;
; 7                                           ; 5                             ;
; 8                                           ; 4                             ;
; 9                                           ; 4                             ;
; 10                                          ; 3                             ;
; 11                                          ; 3                             ;
; 12                                          ; 3                             ;
; 13                                          ; 1                             ;
; 14                                          ; 4                             ;
; 15                                          ; 10                            ;
; 16                                          ; 96                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.04) ; Number of LABs  (Total = 165) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 91                            ;
; 1 Clock                            ; 98                            ;
; 1 Clock enable                     ; 63                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 23                            ;
; 2 Clocks                           ; 58                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.87) ; Number of LABs  (Total = 165) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 4                             ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 5                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 0                             ;
; 14                                           ; 5                             ;
; 15                                           ; 2                             ;
; 16                                           ; 5                             ;
; 17                                           ; 4                             ;
; 18                                           ; 7                             ;
; 19                                           ; 7                             ;
; 20                                           ; 6                             ;
; 21                                           ; 3                             ;
; 22                                           ; 9                             ;
; 23                                           ; 6                             ;
; 24                                           ; 8                             ;
; 25                                           ; 4                             ;
; 26                                           ; 10                            ;
; 27                                           ; 11                            ;
; 28                                           ; 11                            ;
; 29                                           ; 6                             ;
; 30                                           ; 9                             ;
; 31                                           ; 7                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.24) ; Number of LABs  (Total = 165) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 17                            ;
; 2                                               ; 12                            ;
; 3                                               ; 9                             ;
; 4                                               ; 16                            ;
; 5                                               ; 15                            ;
; 6                                               ; 9                             ;
; 7                                               ; 15                            ;
; 8                                               ; 15                            ;
; 9                                               ; 7                             ;
; 10                                              ; 11                            ;
; 11                                              ; 7                             ;
; 12                                              ; 7                             ;
; 13                                              ; 4                             ;
; 14                                              ; 9                             ;
; 15                                              ; 3                             ;
; 16                                              ; 5                             ;
; 17                                              ; 1                             ;
; 18                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.32) ; Number of LABs  (Total = 165) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 6                             ;
; 3                                            ; 5                             ;
; 4                                            ; 12                            ;
; 5                                            ; 9                             ;
; 6                                            ; 6                             ;
; 7                                            ; 8                             ;
; 8                                            ; 7                             ;
; 9                                            ; 7                             ;
; 10                                           ; 11                            ;
; 11                                           ; 13                            ;
; 12                                           ; 4                             ;
; 13                                           ; 6                             ;
; 14                                           ; 8                             ;
; 15                                           ; 9                             ;
; 16                                           ; 2                             ;
; 17                                           ; 6                             ;
; 18                                           ; 3                             ;
; 19                                           ; 7                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 1                             ;
; 23                                           ; 1                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 4                             ;
; 30                                           ; 2                             ;
; 31                                           ; 6                             ;
; 32                                           ; 2                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Fri May 27 14:56:04 2022
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off kx9016 -c kx9016
Info: Parallel compilation is enabled and will use 8 of the 8 processors detected
Info: Selected device EP2C70F896C6 for design "kx9016"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location G7
    Info: Pin ~nCSO~ is reserved at location K9
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 142 pins of 245 total pins
    Info: Pin BUS[15] not assigned to an exact location on the device
    Info: Pin BUS[14] not assigned to an exact location on the device
    Info: Pin BUS[13] not assigned to an exact location on the device
    Info: Pin BUS[12] not assigned to an exact location on the device
    Info: Pin BUS[11] not assigned to an exact location on the device
    Info: Pin BUS[10] not assigned to an exact location on the device
    Info: Pin BUS[9] not assigned to an exact location on the device
    Info: Pin BUS[8] not assigned to an exact location on the device
    Info: Pin BUS[7] not assigned to an exact location on the device
    Info: Pin BUS[6] not assigned to an exact location on the device
    Info: Pin BUS[5] not assigned to an exact location on the device
    Info: Pin BUS[4] not assigned to an exact location on the device
    Info: Pin BUS[3] not assigned to an exact location on the device
    Info: Pin BUS[2] not assigned to an exact location on the device
    Info: Pin BUS[1] not assigned to an exact location on the device
    Info: Pin BUS[0] not assigned to an exact location on the device
    Info: Pin T1 not assigned to an exact location on the device
    Info: Pin STEP not assigned to an exact location on the device
    Info: Pin T2 not assigned to an exact location on the device
    Info: Pin instrWr not assigned to an exact location on the device
    Info: Pin CompOut not assigned to an exact location on the device
    Info: Pin OutRegWr not assigned to an exact location on the device
    Info: Pin OutRegRd not assigned to an exact location on the device
    Info: Pin ALU[15] not assigned to an exact location on the device
    Info: Pin ALU[14] not assigned to an exact location on the device
    Info: Pin ALU[13] not assigned to an exact location on the device
    Info: Pin ALU[12] not assigned to an exact location on the device
    Info: Pin ALU[11] not assigned to an exact location on the device
    Info: Pin ALU[10] not assigned to an exact location on the device
    Info: Pin ALU[9] not assigned to an exact location on the device
    Info: Pin ALU[8] not assigned to an exact location on the device
    Info: Pin ALU[7] not assigned to an exact location on the device
    Info: Pin ALU[6] not assigned to an exact location on the device
    Info: Pin ALU[5] not assigned to an exact location on the device
    Info: Pin ALU[4] not assigned to an exact location on the device
    Info: Pin ALU[3] not assigned to an exact location on the device
    Info: Pin ALU[2] not assigned to an exact location on the device
    Info: Pin ALU[1] not assigned to an exact location on the device
    Info: Pin ALU[0] not assigned to an exact location on the device
    Info: Pin OpRegBus[15] not assigned to an exact location on the device
    Info: Pin OpRegBus[14] not assigned to an exact location on the device
    Info: Pin OpRegBus[13] not assigned to an exact location on the device
    Info: Pin OpRegBus[12] not assigned to an exact location on the device
    Info: Pin OpRegBus[11] not assigned to an exact location on the device
    Info: Pin OpRegBus[10] not assigned to an exact location on the device
    Info: Pin OpRegBus[9] not assigned to an exact location on the device
    Info: Pin OpRegBus[8] not assigned to an exact location on the device
    Info: Pin OpRegBus[7] not assigned to an exact location on the device
    Info: Pin OpRegBus[6] not assigned to an exact location on the device
    Info: Pin OpRegBus[5] not assigned to an exact location on the device
    Info: Pin OpRegBus[4] not assigned to an exact location on the device
    Info: Pin OpRegBus[3] not assigned to an exact location on the device
    Info: Pin OpRegBus[2] not assigned to an exact location on the device
    Info: Pin OpRegBus[1] not assigned to an exact location on the device
    Info: Pin OpRegBus[0] not assigned to an exact location on the device
    Info: Pin OpRegWr not assigned to an exact location on the device
    Info: Pin AluSel[3] not assigned to an exact location on the device
    Info: Pin AluSel[2] not assigned to an exact location on the device
    Info: Pin AluSel[1] not assigned to an exact location on the device
    Info: Pin AluSel[0] not assigned to an exact location on the device
    Info: Pin ShiftSel[2] not assigned to an exact location on the device
    Info: Pin ShiftSel[1] not assigned to an exact location on the device
    Info: Pin ShiftSel[0] not assigned to an exact location on the device
    Info: Pin RegRd not assigned to an exact location on the device
    Info: Pin REGn[15] not assigned to an exact location on the device
    Info: Pin REGn[14] not assigned to an exact location on the device
    Info: Pin REGn[13] not assigned to an exact location on the device
    Info: Pin REGn[12] not assigned to an exact location on the device
    Info: Pin REGn[11] not assigned to an exact location on the device
    Info: Pin REGn[10] not assigned to an exact location on the device
    Info: Pin REGn[9] not assigned to an exact location on the device
    Info: Pin REGn[8] not assigned to an exact location on the device
    Info: Pin REGn[7] not assigned to an exact location on the device
    Info: Pin REGn[6] not assigned to an exact location on the device
    Info: Pin REGn[5] not assigned to an exact location on the device
    Info: Pin REGn[4] not assigned to an exact location on the device
    Info: Pin REGn[3] not assigned to an exact location on the device
    Info: Pin REGn[2] not assigned to an exact location on the device
    Info: Pin REGn[1] not assigned to an exact location on the device
    Info: Pin REGn[0] not assigned to an exact location on the device
    Info: Pin RegWr not assigned to an exact location on the device
    Info: Pin RegSel[2] not assigned to an exact location on the device
    Info: Pin RegSel[1] not assigned to an exact location on the device
    Info: Pin RegSel[0] not assigned to an exact location on the device
    Info: Pin PCRd not assigned to an exact location on the device
    Info: Pin PC[15] not assigned to an exact location on the device
    Info: Pin PC[14] not assigned to an exact location on the device
    Info: Pin PC[13] not assigned to an exact location on the device
    Info: Pin PC[12] not assigned to an exact location on the device
    Info: Pin PC[11] not assigned to an exact location on the device
    Info: Pin PC[10] not assigned to an exact location on the device
    Info: Pin PC[9] not assigned to an exact location on the device
    Info: Pin PC[8] not assigned to an exact location on the device
    Info: Pin PC[7] not assigned to an exact location on the device
    Info: Pin PC[6] not assigned to an exact location on the device
    Info: Pin PC[5] not assigned to an exact location on the device
    Info: Pin PC[4] not assigned to an exact location on the device
    Info: Pin PC[3] not assigned to an exact location on the device
    Info: Pin PC[2] not assigned to an exact location on the device
    Info: Pin PC[1] not assigned to an exact location on the device
    Info: Pin PC[0] not assigned to an exact location on the device
    Info: Pin PCWr not assigned to an exact location on the device
    Info: Pin VMA not assigned to an exact location on the device
    Info: Pin WE not assigned to an exact location on the device
    Info: Pin AR[15] not assigned to an exact location on the device
    Info: Pin AR[14] not assigned to an exact location on the device
    Info: Pin AR[13] not assigned to an exact location on the device
    Info: Pin AR[12] not assigned to an exact location on the device
    Info: Pin AR[11] not assigned to an exact location on the device
    Info: Pin AR[10] not assigned to an exact location on the device
    Info: Pin AR[9] not assigned to an exact location on the device
    Info: Pin AR[8] not assigned to an exact location on the device
    Info: Pin AR[7] not assigned to an exact location on the device
    Info: Pin AR[6] not assigned to an exact location on the device
    Info: Pin AR[5] not assigned to an exact location on the device
    Info: Pin AR[4] not assigned to an exact location on the device
    Info: Pin AR[3] not assigned to an exact location on the device
    Info: Pin AR[2] not assigned to an exact location on the device
    Info: Pin AR[1] not assigned to an exact location on the device
    Info: Pin AR[0] not assigned to an exact location on the device
    Info: Pin addrRegWr not assigned to an exact location on the device
    Info: Pin CmpSel[2] not assigned to an exact location on the device
    Info: Pin CmpSel[1] not assigned to an exact location on the device
    Info: Pin CmpSel[0] not assigned to an exact location on the device
    Info: Pin addrRegRd not assigned to an exact location on the device
    Info: Pin OUT[15] not assigned to an exact location on the device
    Info: Pin OUT[14] not assigned to an exact location on the device
    Info: Pin OUT[13] not assigned to an exact location on the device
    Info: Pin OUT[12] not assigned to an exact location on the device
    Info: Pin OUT[11] not assigned to an exact location on the device
    Info: Pin OUT[10] not assigned to an exact location on the device
    Info: Pin OUT[9] not assigned to an exact location on the device
    Info: Pin OUT[8] not assigned to an exact location on the device
    Info: Pin OUT[7] not assigned to an exact location on the device
    Info: Pin OUT[6] not assigned to an exact location on the device
    Info: Pin OUT[5] not assigned to an exact location on the device
    Info: Pin OUT[4] not assigned to an exact location on the device
    Info: Pin OUT[3] not assigned to an exact location on the device
    Info: Pin OUT[2] not assigned to an exact location on the device
    Info: Pin OUT[1] not assigned to an exact location on the device
    Info: Pin OUT[0] not assigned to an exact location on the device
    Info: Pin STEP_IN not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node iCLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node STEP2:inst25|inst3
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst18 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node STEP2:inst25|inst 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node STEP2:inst25|inst1
        Info: Destination node STEP2:inst25|inst4
        Info: Destination node inst19
        Info: Destination node T1
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[65]
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[65]
Info: Automatically promoted node STEP2:inst25|inst1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node STEP2:inst25|inst4
        Info: Destination node STEP2:inst25|inst2
        Info: Destination node inst20
        Info: Destination node inst21
        Info: Destination node inst18
        Info: Destination node T2
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[66]
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[66]
Info: Automatically promoted node inst19 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst20 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst21 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~1
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~0
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 142 (unused VREF, 3.3V VCCIO, 1 input, 141 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  81 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 48 total pin(s) used --  35 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 3 total pin(s) used --  82 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  68 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  62 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  43 pins available
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ15_AM1" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_N0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_P0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_N0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_P0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning: Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[14]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[15]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "iAUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_28" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_50_2" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_50_3" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_50_4" is assigned to location or region, but does not exist in design
    Warning: Node "iENET_INT" is assigned to location or region, but does not exist in design
    Warning: Node "iEXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "iFLASH_RY_N" is assigned to location or region, but does not exist in design
    Warning: Node "iIRDA_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "iKEY[0]" is assigned to location or region, but does not exist in design
    Warning: Node "iKEY[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iKEY[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_INT0" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_INT1" is assigned to location or region, but does not exist in design
    Warning: Node "iSW[16]" is assigned to location or region, but does not exist in design
    Warning: Node "iSW[17]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_CLK27" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_HS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_VS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_CLK27" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_HS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_VS" is assigned to location or region, but does not exist in design
    Warning: Node "iUART_RTS" is assigned to location or region, but does not exist in design
    Warning: Node "iUART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "oAUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning: Node "oAUD_XCK" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_BA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_BA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CKE" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_LDQM0" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_RAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_UDQM1" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_BA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_BA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CKE" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_LDQM0" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_RAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_UDQM1" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_IOR_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_IOW_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[13]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[14]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[15]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[16]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[17]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[18]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[19]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[20]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[21]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_BYTE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_CE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_WP_N" is assigned to location or region, but does not exist in design
    Warning: Node "oI2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "oIRDA_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "oLCD_BLON" is assigned to location or region, but does not exist in design
    Warning: Node "oLCD_EN" is assigned to location or region, but does not exist in design
    Warning: Node "oLCD_ON" is assigned to location or region, but does not exist in design
    Warning: Node "oLCD_RS" is assigned to location or region, but does not exist in design
    Warning: Node "oLCD_RW" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_ADSC_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_ADSP_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_ADV_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[13]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[14]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[15]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[16]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[17]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[18]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CE1_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CE2" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CE3_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_GW_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oTD1_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oTD2_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oUART_CTS" is assigned to location or region, but does not exist in design
    Warning: Node "oUART_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_HS" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_VS" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Estimated most critical path is register to register delay of 9.877 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X70_Y37; Fanout = 1; REG Node = 'REG16A_V:inst2|c_out[4]'
    Info: 2: + IC(0.053 ns) + CELL(0.438 ns) = 0.491 ns; Loc. = LAB_X70_Y37; Fanout = 1; COMB Node = 'CONTRLA:inst5|Selector71~0'
    Info: 3: + IC(0.127 ns) + CELL(0.438 ns) = 1.056 ns; Loc. = LAB_X70_Y37; Fanout = 57; COMB Node = 'CONTRLA:inst5|Selector71~2'
    Info: 4: + IC(0.757 ns) + CELL(0.275 ns) = 2.088 ns; Loc. = LAB_X68_Y37; Fanout = 1; COMB Node = 'REG_AR7:inst8|ramdata~216'
    Info: 5: + IC(0.290 ns) + CELL(0.271 ns) = 2.649 ns; Loc. = LAB_X68_Y37; Fanout = 1; COMB Node = 'REG_AR7:inst8|ramdata~217'
    Info: 6: + IC(0.871 ns) + CELL(0.437 ns) = 3.957 ns; Loc. = LAB_X70_Y38; Fanout = 3; COMB Node = 'REG_AR7:inst8|ramdata~220'
    Info: 7: + IC(0.641 ns) + CELL(0.420 ns) = 5.018 ns; Loc. = LAB_X70_Y36; Fanout = 23; COMB Node = 'REGT_V:inst11|c_out[1]~49'
    Info: 8: + IC(0.882 ns) + CELL(0.393 ns) = 6.293 ns; Loc. = LAB_X68_Y36; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~42'
    Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 6.364 ns; Loc. = LAB_X68_Y36; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~44'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 6.435 ns; Loc. = LAB_X68_Y36; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~46'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 6.506 ns; Loc. = LAB_X68_Y36; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~48'
    Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 6.577 ns; Loc. = LAB_X68_Y36; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~50'
    Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 6.648 ns; Loc. = LAB_X68_Y36; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~52'
    Info: 14: + IC(0.090 ns) + CELL(0.071 ns) = 6.809 ns; Loc. = LAB_X68_Y35; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~54'
    Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 6.880 ns; Loc. = LAB_X68_Y35; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~56'
    Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 6.951 ns; Loc. = LAB_X68_Y35; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~58'
    Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 7.022 ns; Loc. = LAB_X68_Y35; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~60'
    Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 7.093 ns; Loc. = LAB_X68_Y35; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~62'
    Info: 19: + IC(0.000 ns) + CELL(0.410 ns) = 7.503 ns; Loc. = LAB_X68_Y35; Fanout = 2; COMB Node = 'ALU_V:inst1|Add0~63'
    Info: 20: + IC(0.890 ns) + CELL(0.438 ns) = 8.831 ns; Loc. = LAB_X65_Y39; Fanout = 1; COMB Node = 'ALU_V:inst1|Add0~80'
    Info: 21: + IC(0.145 ns) + CELL(0.420 ns) = 9.396 ns; Loc. = LAB_X65_Y39; Fanout = 5; COMB Node = 'ALU_V:inst1|Add0~81'
    Info: 22: + IC(0.397 ns) + CELL(0.084 ns) = 9.877 ns; Loc. = LAB_X65_Y39; Fanout = 3; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]'
    Info: Total cell delay = 4.734 ns ( 47.93 % )
    Info: Total interconnect delay = 5.143 ns ( 52.07 % )
Info: Fitter routing operations beginning
Info: Router will attempt to preserve 1.00 percent of routes from an earlier compile, a user specified Routing Constraints File, or internal routing requirements
Info: Average interconnect usage is 1% of the available device resources
    Info: Peak interconnect usage is 9% of the available device resources in the region that extends from location X60_Y26 to location X71_Y38
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 225 output pins without output pin load capacitance assignment
    Info: Pin "BUS[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUS[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "T1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "STEP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "T2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "instrWr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CompOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OutRegWr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OutRegRd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegBus[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OpRegWr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AluSel[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AluSel[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AluSel[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AluSel[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ShiftSel[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ShiftSel[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ShiftSel[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegRd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGn[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegWr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegSel[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegSel[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RegSel[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCRd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCWr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VMA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "WE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addrRegWr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CmpSel[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CmpSel[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CmpSel[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "addrRegRd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/SYNC_Cloud/Thesis/kx9016_code/kx9016_final/kx9016/kx9016.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 432 warnings
    Info: Peak virtual memory: 4632 megabytes
    Info: Processing ended: Fri May 27 14:56:20 2022
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/SYNC_Cloud/Thesis/kx9016_code/kx9016_final/kx9016/kx9016.fit.smsg.


