
#################################################################
# 时序分析报告 Fri Jul 19 00:16:29 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 4835 ps
起点     : led_wf_inst1/cnt[11]/CQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[0]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C140L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[11]/CQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[7]                  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_16/C3 |  SLICEL   |  726.2 |   4717.1 |      net      | R5C140L  | led_wf_inst1/cnt[7]                  |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/C  |  SLICEL   |   75.1 |   4792.2 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_14        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_16/D4 |  SLICEL   |  209.9 |   5002.2 |      net      | R5C140L  | led_wf_inst1/_i_2/_i_0_rkd_14        |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/D  |  SLICEL   |   75.1 |   5077.3 |     Tilo      |          | _n_153                               | 1    |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  472.4 |   5549.6 |      net      | R5C139M  | _n_153                               |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   5624.7 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[2]/C3           |  SLICEL   |  241.2 |   5865.9 |      net      | R5C139L  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[2]/C            |  SLICEL   |   75.1 |     5941 |     Tilo      |          | led_wf_inst1/led_sig_reg[0]_ctrl_din | 1    |
| LED01_PIN[0]_MGIOL/TXDATA0       |  IOLOGIC  | 2880.4 |   8821.4 |      net      | IOL_T61C | led_wf_inst1/led_sig_reg[0]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4861       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4530.1 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[0]_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61C | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 4861       - 302        
         = 4835 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 4837.2 ps
起点     : led_wf_inst1/cnt[11]/CQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[1]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C140L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[11]/CQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[7]                  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_16/C3 |  SLICEL   |  726.2 |   4717.1 |      net      | R5C140L  | led_wf_inst1/cnt[7]                  |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/C  |  SLICEL   |   75.1 |   4792.2 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_14        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_16/D4 |  SLICEL   |  209.9 |   5002.2 |      net      | R5C140L  | led_wf_inst1/_i_2/_i_0_rkd_14        |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/D  |  SLICEL   |   75.1 |   5077.3 |     Tilo      |          | _n_153                               | 1    |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  472.4 |   5549.6 |      net      | R5C139M  | _n_153                               |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   5624.7 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[2]/D3           |  SLICEL   |  241.2 |   5865.9 |      net      | R5C139L  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[2]/D            |  SLICEL   |   75.1 |     5941 |     Tilo      |          | led_wf_inst1/led_sig_reg[1]_ctrl_din | 1    |
| LED01_PIN[1]_MGIOL/TXDATA0       |  IOLOGIC  | 2878.2 |   8819.2 |      net      | IOL_T61D | led_wf_inst1/led_sig_reg[1]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4858.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4527.9 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[1]_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61D | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 4858.8     - 302        
         = 4837.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 7102.7 ps
起点     : CM33SYS_RSTN_buff/BQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 2066.6 |   6057.5 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   6132.6 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/cnt[20]/SR          |  SLICEL   |  677.2 |   6809.8 |      net      | R5C140M | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2849.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2743.8 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C140M | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2849.4     - 45.9       
         = 7102.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 7275.5 ps
起点     : CM33SYS_RSTN_buff/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/n_35/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 2066.6 |   6057.5 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   6132.6 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/n_35/SR             |  SLICEL   |  504.4 |     6637 |      net      | R4C139L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2676.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2571 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C139L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2676.6     - 45.9       
         = 7275.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 7304.4 ps
起点     : CM33SYS_RSTN_buff/BQ   [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 1906.4 |   5897.3 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   5972.4 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/cnt[2]/SR           |  SLICEL   |  635.7 |   6608.1 |      net      | R5C139L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2647.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2542.1 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2647.7     - 45.9       
         = 7304.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 7304.4 ps
起点     : CM33SYS_RSTN_buff/BQ   [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 1906.4 |   5897.3 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   5972.4 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/cnt[1]/SR           |  SLICEL   |  635.7 |   6608.1 |      net      | R5C139M | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2647.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2542.1 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C139M | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2647.7     - 45.9       
         = 7304.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 7485.4 ps
起点     : CM33SYS_RSTN_buff/BQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[11]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 1906.4 |   5897.3 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   5972.4 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/cnt[11]/SR          |  SLICEL   |  454.7 |   6427.1 |      net      | R4C140L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2466.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2361.1 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C140L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2466.7     - 45.9       
         = 7485.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 7558.1 ps
起点     : led_wf_inst1/cnt[11]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/A1  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C140L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[11]/CQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[7]           | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_16/C3 |  SLICEL   |  726.2 |   4717.1 |      net      | R5C140L | led_wf_inst1/cnt[7]           |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/C  |  SLICEL   |   75.1 |   4792.2 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_14 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_16/D4 |  SLICEL   |  209.9 |   5002.2 |      net      | R5C140L | led_wf_inst1/_i_2/_i_0_rkd_14 |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/D  |  SLICEL   |   75.1 |   5077.3 |     Tilo      |         | _n_153                        | 1    |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  472.4 |   5549.6 |      net      | R5C139M | _n_153                        |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   5624.7 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[2]/A1           |  SLICEL   |  631.6 |   6256.3 |      net      | R5C139L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2295.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2040.1 
        逻辑级数     = 3 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2295.9     - 144        
         = 7558.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 7665.4 ps
起点     : led_wf_inst1/cnt[20]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
===============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                     |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN          | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN          | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c        | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1           | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R5C140M | CLK_FPGA_SYS1           |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                      | --   |
| led_wf_inst1/cnt[20]/BQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[17]    | 2    |
| led_wf_inst1/n_69[17]/A3         |  SLICEL   |    916 |   4906.9 |      net      | R4C142M | led_wf_inst1/cnt[17]    |      |
| led_wf_inst1/n_69[17]/COUT       |  SLICEL   |  115.3 |   5022.2 |    Topcya     |         | led_wf_inst1/_i_6/_n_39 | 1    |
| led_wf_inst1/n_69[21]/CIN        |  SLICEL   |      0 |   5022.2 |      net      | R4C143M | led_wf_inst1/_i_6/_n_39 |      |
| led_wf_inst1/n_69[21]/COUT       |  SLICEL   |   62.2 |   5084.4 |     Tbyp      |         | led_wf_inst1/_i_6/_n_47 | 1    |
| led_wf_inst1/n_69[25]/CIN        |  SLICEL   |      0 |   5084.4 |      net      | R4C144M | led_wf_inst1/_i_6/_n_47 |      |
| led_wf_inst1/n_69[25]/AMUX       |  SLICEL   |   63.1 |   5147.5 |     Tcina     |         | led_wf_inst1/n_69[25]   | 1    |
| led_wf_inst1/cnt[20]/C2          |  SLICEL   | 1001.4 |     6149 |      net      | R5C140M | led_wf_inst1/n_69[25]   |      |
===============================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2188.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 240.6 
        总的连线延迟 = 1917.5 
        逻辑级数     = 3 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C140M | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2188.6     - 144        
         = 7665.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 7684.5 ps
起点     : led_wf_inst1/cnt[11]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C140L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[11]/CQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[7]           | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_16/C3 |  SLICEL   |  726.2 |   4717.1 |      net      | R5C140L | led_wf_inst1/cnt[7]           |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/C  |  SLICEL   |   75.1 |   4792.2 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_14 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_16/D4 |  SLICEL   |  209.9 |   5002.2 |      net      | R5C140L | led_wf_inst1/_i_2/_i_0_rkd_14 |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/D  |  SLICEL   |   75.1 |   5077.3 |     Tilo      |         | _n_153                        | 1    |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  472.4 |   5549.6 |      net      | R5C139M | _n_153                        |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   5624.7 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[20]/B2          |  SLICEL   |  505.2 |   6129.9 |      net      | R5C140M | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2169.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 1913.7 
        逻辑级数     = 3 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C140M | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2169.5     - 144        
         = 7684.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Fri Jul 19 00:16:29 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 375 ps
起点     : led_wf_inst1/cnt[2]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/D2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/CQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[2]/D2           |  SLICEL   |  228.7 |   4201.6 |      net      | R5C139L | LED01_PIN[0]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 375 ps
起点     : led_wf_inst1/cnt[2]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/CQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[2]/C2           |  SLICEL   |  228.7 |   4201.6 |      net      | R5C139L | LED01_PIN[0]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 378.8 ps
起点     : led_wf_inst1/cnt[1]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                 |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c    | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1       | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139M | CLK_FPGA_SYS1       |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                  | --   |
| led_wf_inst1/cnt[1]/BQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[1]/B2           |  SLICEL   |  232.5 |   4205.4 |      net      | R5C139M | led_wf_inst1/cnt[0] |      |
===========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 263        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 232.5 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 263        - 3960.4     - -117.8     
         = 378.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 426.3 ps
起点     : CM33SYS_RSTN_buff/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : CM33SYS_RSTN_buff/BX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |       连线        | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |        | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2360.4 |   3942.4 |      net      | R2C95L | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                | --   |
| CM33SYS_RSTN_buff/AQ             |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | CM33SYS_RSTN_buff | 1    |
| CM33SYS_RSTN_buff/BX             |  SLICEL   |  355.1 |     4328 |      net      | R2C95L | CM33SYS_RSTN_buff |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 385.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 355.1 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_FPGA_SYS1    | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R2C95L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 16         + 3942.4     + 385.6      - 3960.4     - -42.7      
         = 426.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 507.6 ps
起点     : led_wf_inst1/cnt[2]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/D1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[2]/D1           |  SLICEL   |  361.4 |   4334.2 |      net      | R5C139L | LED01_PIN[1]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 391.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 361.4 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 391.9      - 3960.4     - -117.8     
         = 507.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 507.6 ps
起点     : led_wf_inst1/cnt[2]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/C1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[2]/C1           |  SLICEL   |  361.4 |   4334.2 |      net      | R5C139L | LED01_PIN[1]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 391.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 361.4 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 391.9      - 3960.4     - -117.8     
         = 507.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 737.7 ps
起点     : led_wf_inst1/cnt[20]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/A4    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C140M | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[20]/DMUX        |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[23] | 2    |
| led_wf_inst1/cnt[1]/D6           |  SLICEL   |  288.5 |   4278.6 |      net      | R5C139M | led_wf_inst1/cnt[23] |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   4353.7 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[1]/A4           |  SLICEL   |  210.6 |   4564.3 |      net      | R5C139M | led_wf_inst1/n_38    |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 621.9      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 75.1 
        总的连线延迟 = 499.1 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 621.9      - 3960.4     - -117.8     
         = 737.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 753.6 ps
起点     : led_wf_inst1/cnt[20]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/D3    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C140M | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[20]/DMUX        |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[23] | 2    |
| led_wf_inst1/cnt[1]/D6           |  SLICEL   |  288.5 |   4278.6 |      net      | R5C139M | led_wf_inst1/cnt[23] |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   4353.7 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[2]/D3           |  SLICEL   |  226.6 |   4580.2 |      net      | R5C139L | led_wf_inst1/n_38    |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 637.8      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 75.1 
        总的连线延迟 = 515 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 637.8      - 3960.4     - -117.8     
         = 753.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 753.6 ps
起点     : led_wf_inst1/cnt[20]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/C3    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C140M | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[20]/DMUX        |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[23] | 2    |
| led_wf_inst1/cnt[1]/D6           |  SLICEL   |  288.5 |   4278.6 |      net      | R5C139M | led_wf_inst1/cnt[23] |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   4353.7 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[2]/C3           |  SLICEL   |  226.6 |   4580.2 |      net      | R5C139L | led_wf_inst1/n_38    |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 637.8      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 75.1 
        总的连线延迟 = 515 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 637.8      - 3960.4     - -117.8     
         = 753.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 763.6 ps
起点     : led_wf_inst1/cnt[20]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/B2    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C140M | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[20]/DMUX        |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[23] | 2    |
| led_wf_inst1/cnt[1]/D6           |  SLICEL   |  288.5 |   4278.6 |      net      | R5C139M | led_wf_inst1/cnt[23] |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   4353.7 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[2]/B2           |  SLICEL   |  236.5 |   4590.2 |      net      | R5C139L | led_wf_inst1/n_38    |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 647.8      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 75.1 
        总的连线延迟 = 525 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 647.8      - 3960.4     - -117.8     
         = 763.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Fri Jul 19 00:16:29 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Fri Jul 19 00:16:29 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Fri Jul 19 00:16:29 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Fri Jul 19 00:16:29 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Fri Jul 19 00:16:29 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 4835 ps
起点     : led_wf_inst1/cnt[11]/CQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[0]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C140L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[11]/CQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[7]                  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_16/C3 |  SLICEL   |  726.2 |   4717.1 |      net      | R5C140L  | led_wf_inst1/cnt[7]                  |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/C  |  SLICEL   |   75.1 |   4792.2 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_14        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_16/D4 |  SLICEL   |  209.9 |   5002.2 |      net      | R5C140L  | led_wf_inst1/_i_2/_i_0_rkd_14        |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/D  |  SLICEL   |   75.1 |   5077.3 |     Tilo      |          | _n_153                               | 1    |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  472.4 |   5549.6 |      net      | R5C139M  | _n_153                               |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   5624.7 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[2]/C3           |  SLICEL   |  241.2 |   5865.9 |      net      | R5C139L  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[2]/C            |  SLICEL   |   75.1 |     5941 |     Tilo      |          | led_wf_inst1/led_sig_reg[0]_ctrl_din | 1    |
| LED01_PIN[0]_MGIOL/TXDATA0       |  IOLOGIC  | 2880.4 |   8821.4 |      net      | IOL_T61C | led_wf_inst1/led_sig_reg[0]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4861       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4530.1 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[0]_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61C | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 4861       - 302        
         = 4835 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 4837.2 ps
起点     : led_wf_inst1/cnt[11]/CQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[1]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C140L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[11]/CQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[7]                  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_16/C3 |  SLICEL   |  726.2 |   4717.1 |      net      | R5C140L  | led_wf_inst1/cnt[7]                  |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/C  |  SLICEL   |   75.1 |   4792.2 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_14        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_16/D4 |  SLICEL   |  209.9 |   5002.2 |      net      | R5C140L  | led_wf_inst1/_i_2/_i_0_rkd_14        |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/D  |  SLICEL   |   75.1 |   5077.3 |     Tilo      |          | _n_153                               | 1    |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  472.4 |   5549.6 |      net      | R5C139M  | _n_153                               |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   5624.7 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[2]/D3           |  SLICEL   |  241.2 |   5865.9 |      net      | R5C139L  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[2]/D            |  SLICEL   |   75.1 |     5941 |     Tilo      |          | led_wf_inst1/led_sig_reg[1]_ctrl_din | 1    |
| LED01_PIN[1]_MGIOL/TXDATA0       |  IOLOGIC  | 2878.2 |   8819.2 |      net      | IOL_T61D | led_wf_inst1/led_sig_reg[1]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4858.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4527.9 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[1]_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61D | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 4858.8     - 302        
         = 4837.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 7102.7 ps
起点     : CM33SYS_RSTN_buff/BQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 2066.6 |   6057.5 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   6132.6 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/cnt[20]/SR          |  SLICEL   |  677.2 |   6809.8 |      net      | R5C140M | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2849.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2743.8 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C140M | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2849.4     - 45.9       
         = 7102.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 7275.5 ps
起点     : CM33SYS_RSTN_buff/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/n_35/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 2066.6 |   6057.5 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   6132.6 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/n_35/SR             |  SLICEL   |  504.4 |     6637 |      net      | R4C139L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2676.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2571 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C139L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2676.6     - 45.9       
         = 7275.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 7304.4 ps
起点     : CM33SYS_RSTN_buff/BQ   [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 1906.4 |   5897.3 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   5972.4 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/cnt[2]/SR           |  SLICEL   |  635.7 |   6608.1 |      net      | R5C139L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2647.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2542.1 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2647.7     - 45.9       
         = 7304.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 7304.4 ps
起点     : CM33SYS_RSTN_buff/BQ   [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 1906.4 |   5897.3 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   5972.4 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/cnt[1]/SR           |  SLICEL   |  635.7 |   6608.1 |      net      | R5C139M | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2647.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2542.1 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C139M | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2647.7     - 45.9       
         = 7304.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 7485.4 ps
起点     : CM33SYS_RSTN_buff/BQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[11]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CM33SYS_RSTN_buff/BQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 5    |
| led_wf_inst1/n_35/A1             |  SLICEL   | 1906.4 |   5897.3 |      net      | R4C139L | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   5972.4 |     Tilo      |         | led_wf_inst1/n_35 | 5    |
| led_wf_inst1/cnt[11]/SR          |  SLICEL   |  454.7 |   6427.1 |      net      | R4C140L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2466.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2361.1 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C140L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2466.7     - 45.9       
         = 7485.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 7558.1 ps
起点     : led_wf_inst1/cnt[11]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/A1  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C140L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[11]/CQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[7]           | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_16/C3 |  SLICEL   |  726.2 |   4717.1 |      net      | R5C140L | led_wf_inst1/cnt[7]           |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/C  |  SLICEL   |   75.1 |   4792.2 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_14 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_16/D4 |  SLICEL   |  209.9 |   5002.2 |      net      | R5C140L | led_wf_inst1/_i_2/_i_0_rkd_14 |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/D  |  SLICEL   |   75.1 |   5077.3 |     Tilo      |         | _n_153                        | 1    |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  472.4 |   5549.6 |      net      | R5C139M | _n_153                        |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   5624.7 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[2]/A1           |  SLICEL   |  631.6 |   6256.3 |      net      | R5C139L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2295.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2040.1 
        逻辑级数     = 3 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2295.9     - 144        
         = 7558.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 7665.4 ps
起点     : led_wf_inst1/cnt[20]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
===============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                     |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN          | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN          | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c        | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1           | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R5C140M | CLK_FPGA_SYS1           |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                      | --   |
| led_wf_inst1/cnt[20]/BQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[17]    | 2    |
| led_wf_inst1/n_69[17]/A3         |  SLICEL   |    916 |   4906.9 |      net      | R4C142M | led_wf_inst1/cnt[17]    |      |
| led_wf_inst1/n_69[17]/COUT       |  SLICEL   |  115.3 |   5022.2 |    Topcya     |         | led_wf_inst1/_i_6/_n_39 | 1    |
| led_wf_inst1/n_69[21]/CIN        |  SLICEL   |      0 |   5022.2 |      net      | R4C143M | led_wf_inst1/_i_6/_n_39 |      |
| led_wf_inst1/n_69[21]/COUT       |  SLICEL   |   62.2 |   5084.4 |     Tbyp      |         | led_wf_inst1/_i_6/_n_47 | 1    |
| led_wf_inst1/n_69[25]/CIN        |  SLICEL   |      0 |   5084.4 |      net      | R4C144M | led_wf_inst1/_i_6/_n_47 |      |
| led_wf_inst1/n_69[25]/AMUX       |  SLICEL   |   63.1 |   5147.5 |     Tcina     |         | led_wf_inst1/n_69[25]   | 1    |
| led_wf_inst1/cnt[20]/C2          |  SLICEL   | 1001.4 |     6149 |      net      | R5C140M | led_wf_inst1/n_69[25]   |      |
===============================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2188.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 240.6 
        总的连线延迟 = 1917.5 
        逻辑级数     = 3 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C140M | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2188.6     - 144        
         = 7665.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 7684.5 ps
起点     : led_wf_inst1/cnt[11]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R4C140L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[11]/CQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[7]           | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_16/C3 |  SLICEL   |  726.2 |   4717.1 |      net      | R5C140L | led_wf_inst1/cnt[7]           |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/C  |  SLICEL   |   75.1 |   4792.2 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_14 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_16/D4 |  SLICEL   |  209.9 |   5002.2 |      net      | R5C140L | led_wf_inst1/_i_2/_i_0_rkd_14 |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/D  |  SLICEL   |   75.1 |   5077.3 |     Tilo      |         | _n_153                        | 1    |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  472.4 |   5549.6 |      net      | R5C139M | _n_153                        |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   5624.7 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[20]/B2          |  SLICEL   |  505.2 |   6129.9 |      net      | R5C140M | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2169.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 1913.7 
        逻辑级数     = 3 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R5C140M | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2169.5     - 144        
         = 7684.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Fri Jul 19 00:16:29 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 375 ps
起点     : led_wf_inst1/cnt[2]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/D2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/CQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[2]/D2           |  SLICEL   |  228.7 |   4201.6 |      net      | R5C139L | LED01_PIN[0]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 375 ps
起点     : led_wf_inst1/cnt[2]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/CQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[2]/C2           |  SLICEL   |  228.7 |   4201.6 |      net      | R5C139L | LED01_PIN[0]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 378.8 ps
起点     : led_wf_inst1/cnt[1]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                 |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c    | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1       | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139M | CLK_FPGA_SYS1       |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                  | --   |
| led_wf_inst1/cnt[1]/BQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[1]/B2           |  SLICEL   |  232.5 |   4205.4 |      net      | R5C139M | led_wf_inst1/cnt[0] |      |
===========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 263        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 232.5 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 263        - 3960.4     - -117.8     
         = 378.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 426.3 ps
起点     : CM33SYS_RSTN_buff/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : CM33SYS_RSTN_buff/BX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |       连线        | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |        | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_FPGA_SYS1     | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2360.4 |   3942.4 |      net      | R2C95L | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                | --   |
| CM33SYS_RSTN_buff/AQ             |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | CM33SYS_RSTN_buff | 1    |
| CM33SYS_RSTN_buff/BX             |  SLICEL   |  355.1 |     4328 |      net      | R2C95L | CM33SYS_RSTN_buff |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 385.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 355.1 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_FPGA_SYS1    | 8    |
| CM33SYS_RSTN_buff/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R2C95L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 16         + 3942.4     + 385.6      - 3960.4     - -42.7      
         = 426.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 507.6 ps
起点     : led_wf_inst1/cnt[2]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/D1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[2]/D1           |  SLICEL   |  361.4 |   4334.2 |      net      | R5C139L | LED01_PIN[1]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 391.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 361.4 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 391.9      - 3960.4     - -117.8     
         = 507.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 507.6 ps
起点     : led_wf_inst1/cnt[2]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/C1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[2]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[2]/C1           |  SLICEL   |  361.4 |   4334.2 |      net      | R5C139L | LED01_PIN[1]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 391.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 361.4 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 391.9      - 3960.4     - -117.8     
         = 507.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 737.7 ps
起点     : led_wf_inst1/cnt[20]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/A4    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C140M | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[20]/DMUX        |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[23] | 2    |
| led_wf_inst1/cnt[1]/D6           |  SLICEL   |  288.5 |   4278.6 |      net      | R5C139M | led_wf_inst1/cnt[23] |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   4353.7 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[1]/A4           |  SLICEL   |  210.6 |   4564.3 |      net      | R5C139M | led_wf_inst1/n_38    |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 621.9      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 75.1 
        总的连线延迟 = 499.1 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 621.9      - 3960.4     - -117.8     
         = 737.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 753.6 ps
起点     : led_wf_inst1/cnt[20]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/D3    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C140M | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[20]/DMUX        |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[23] | 2    |
| led_wf_inst1/cnt[1]/D6           |  SLICEL   |  288.5 |   4278.6 |      net      | R5C139M | led_wf_inst1/cnt[23] |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   4353.7 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[2]/D3           |  SLICEL   |  226.6 |   4580.2 |      net      | R5C139L | led_wf_inst1/n_38    |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 637.8      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 75.1 
        总的连线延迟 = 515 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 637.8      - 3960.4     - -117.8     
         = 753.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 753.6 ps
起点     : led_wf_inst1/cnt[20]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/C3    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C140M | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[20]/DMUX        |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[23] | 2    |
| led_wf_inst1/cnt[1]/D6           |  SLICEL   |  288.5 |   4278.6 |      net      | R5C139M | led_wf_inst1/cnt[23] |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   4353.7 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[2]/C3           |  SLICEL   |  226.6 |   4580.2 |      net      | R5C139L | led_wf_inst1/n_38    |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 637.8      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 75.1 
        总的连线延迟 = 515 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 637.8      - 3960.4     - -117.8     
         = 753.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 763.6 ps
起点     : led_wf_inst1/cnt[20]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[2]/B2    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C140M | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[20]/DMUX        |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[23] | 2    |
| led_wf_inst1/cnt[1]/D6           |  SLICEL   |  288.5 |   4278.6 |      net      | R5C139M | led_wf_inst1/cnt[23] |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   4353.7 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[2]/B2           |  SLICEL   |  236.5 |   4590.2 |      net      | R5C139L | led_wf_inst1/n_38    |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 647.8      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 75.1 
        总的连线延迟 = 525 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[2]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C139L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 647.8      - 3960.4     - -117.8     
         = 763.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

