platform=xilinx_u280_gen3x16_xdma_1_202211_1

[connectivity]
nk=kernel:1:krnl
sp=krnl.seq_i:DDR[0]
sp=krnl.map_i:HBM[0]
sp=krnl.key_0_i:HBM[1]
sp=krnl.key_1_i:HBM[2]
sp=krnl.buf_0_i:HBM[3]
sp=krnl.buf_1_i:HBM[4]
sp=krnl.out_o:DDR[1]

[clock]
defaultFreqHz=300000000
