// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module NegedgeDataModule__64entry(
  input        clock,
  input  [5:0] io_raddr_0,
  input  [5:0] io_raddr_1,
  input  [5:0] io_raddr_2,
  input  [5:0] io_raddr_3,
  input  [5:0] io_raddr_4,
  input  [5:0] io_raddr_5,
  output       io_rdata_0,
  output       io_rdata_1,
  output       io_rdata_2,
  output       io_rdata_3,
  output       io_rdata_4,
  output       io_rdata_5,
  input        io_wen_0,
  input        io_wen_1,
  input  [5:0] io_waddr_0,
  input  [5:0] io_waddr_1,
  input        io_wdata_0,
  input        io_wdata_1
);

  reg  data_0;
  reg  data_1;
  reg  data_2;
  reg  data_3;
  reg  data_4;
  reg  data_5;
  reg  data_6;
  reg  data_7;
  reg  data_8;
  reg  data_9;
  reg  data_10;
  reg  data_11;
  reg  data_12;
  reg  data_13;
  reg  data_14;
  reg  data_15;
  reg  data_16;
  reg  data_17;
  reg  data_18;
  reg  data_19;
  reg  data_20;
  reg  data_21;
  reg  data_22;
  reg  data_23;
  reg  data_24;
  reg  data_25;
  reg  data_26;
  reg  data_27;
  reg  data_28;
  reg  data_29;
  reg  data_30;
  reg  data_31;
  reg  data_32;
  reg  data_33;
  reg  data_34;
  reg  data_35;
  reg  data_36;
  reg  data_37;
  reg  data_38;
  reg  data_39;
  reg  data_40;
  reg  data_41;
  reg  data_42;
  reg  data_43;
  reg  data_44;
  reg  data_45;
  reg  data_46;
  reg  data_47;
  reg  data_48;
  reg  data_49;
  reg  data_50;
  reg  data_51;
  reg  data_52;
  reg  data_53;
  reg  data_54;
  reg  data_55;
  reg  data_56;
  reg  data_57;
  reg  data_58;
  reg  data_59;
  reg  data_60;
  reg  data_61;
  reg  data_62;
  reg  data_63;
  wire read_by_0 = io_wen_0 & io_waddr_0 == io_raddr_0;
  wire read_by_1 = io_wen_1 & io_waddr_1 == io_raddr_0;
  wire read_by_0_1 = io_wen_0 & io_waddr_0 == io_raddr_1;
  wire read_by_1_1 = io_wen_1 & io_waddr_1 == io_raddr_1;
  wire read_by_0_2 = io_wen_0 & io_waddr_0 == io_raddr_2;
  wire read_by_1_2 = io_wen_1 & io_waddr_1 == io_raddr_2;
  wire read_by_0_3 = io_wen_0 & io_waddr_0 == io_raddr_3;
  wire read_by_1_3 = io_wen_1 & io_waddr_1 == io_raddr_3;
  wire read_by_0_4 = io_wen_0 & io_waddr_0 == io_raddr_4;
  wire read_by_1_4 = io_wen_1 & io_waddr_1 == io_raddr_4;
  wire read_by_0_5 = io_wen_0 & io_waddr_0 == io_raddr_5;
  wire read_by_1_5 = io_wen_1 & io_waddr_1 == io_raddr_5;
  wire write_wen_0 = io_wen_0 & io_waddr_0 == 6'h0;
  wire write_wen_1 = io_wen_1 & io_waddr_1 == 6'h0;
  wire write_wen_0_1 = io_wen_0 & io_waddr_0 == 6'h1;
  wire write_wen_1_1 = io_wen_1 & io_waddr_1 == 6'h1;
  wire write_wen_0_2 = io_wen_0 & io_waddr_0 == 6'h2;
  wire write_wen_1_2 = io_wen_1 & io_waddr_1 == 6'h2;
  wire write_wen_0_3 = io_wen_0 & io_waddr_0 == 6'h3;
  wire write_wen_1_3 = io_wen_1 & io_waddr_1 == 6'h3;
  wire write_wen_0_4 = io_wen_0 & io_waddr_0 == 6'h4;
  wire write_wen_1_4 = io_wen_1 & io_waddr_1 == 6'h4;
  wire write_wen_0_5 = io_wen_0 & io_waddr_0 == 6'h5;
  wire write_wen_1_5 = io_wen_1 & io_waddr_1 == 6'h5;
  wire write_wen_0_6 = io_wen_0 & io_waddr_0 == 6'h6;
  wire write_wen_1_6 = io_wen_1 & io_waddr_1 == 6'h6;
  wire write_wen_0_7 = io_wen_0 & io_waddr_0 == 6'h7;
  wire write_wen_1_7 = io_wen_1 & io_waddr_1 == 6'h7;
  wire write_wen_0_8 = io_wen_0 & io_waddr_0 == 6'h8;
  wire write_wen_1_8 = io_wen_1 & io_waddr_1 == 6'h8;
  wire write_wen_0_9 = io_wen_0 & io_waddr_0 == 6'h9;
  wire write_wen_1_9 = io_wen_1 & io_waddr_1 == 6'h9;
  wire write_wen_0_10 = io_wen_0 & io_waddr_0 == 6'hA;
  wire write_wen_1_10 = io_wen_1 & io_waddr_1 == 6'hA;
  wire write_wen_0_11 = io_wen_0 & io_waddr_0 == 6'hB;
  wire write_wen_1_11 = io_wen_1 & io_waddr_1 == 6'hB;
  wire write_wen_0_12 = io_wen_0 & io_waddr_0 == 6'hC;
  wire write_wen_1_12 = io_wen_1 & io_waddr_1 == 6'hC;
  wire write_wen_0_13 = io_wen_0 & io_waddr_0 == 6'hD;
  wire write_wen_1_13 = io_wen_1 & io_waddr_1 == 6'hD;
  wire write_wen_0_14 = io_wen_0 & io_waddr_0 == 6'hE;
  wire write_wen_1_14 = io_wen_1 & io_waddr_1 == 6'hE;
  wire write_wen_0_15 = io_wen_0 & io_waddr_0 == 6'hF;
  wire write_wen_1_15 = io_wen_1 & io_waddr_1 == 6'hF;
  wire write_wen_0_16 = io_wen_0 & io_waddr_0 == 6'h10;
  wire write_wen_1_16 = io_wen_1 & io_waddr_1 == 6'h10;
  wire write_wen_0_17 = io_wen_0 & io_waddr_0 == 6'h11;
  wire write_wen_1_17 = io_wen_1 & io_waddr_1 == 6'h11;
  wire write_wen_0_18 = io_wen_0 & io_waddr_0 == 6'h12;
  wire write_wen_1_18 = io_wen_1 & io_waddr_1 == 6'h12;
  wire write_wen_0_19 = io_wen_0 & io_waddr_0 == 6'h13;
  wire write_wen_1_19 = io_wen_1 & io_waddr_1 == 6'h13;
  wire write_wen_0_20 = io_wen_0 & io_waddr_0 == 6'h14;
  wire write_wen_1_20 = io_wen_1 & io_waddr_1 == 6'h14;
  wire write_wen_0_21 = io_wen_0 & io_waddr_0 == 6'h15;
  wire write_wen_1_21 = io_wen_1 & io_waddr_1 == 6'h15;
  wire write_wen_0_22 = io_wen_0 & io_waddr_0 == 6'h16;
  wire write_wen_1_22 = io_wen_1 & io_waddr_1 == 6'h16;
  wire write_wen_0_23 = io_wen_0 & io_waddr_0 == 6'h17;
  wire write_wen_1_23 = io_wen_1 & io_waddr_1 == 6'h17;
  wire write_wen_0_24 = io_wen_0 & io_waddr_0 == 6'h18;
  wire write_wen_1_24 = io_wen_1 & io_waddr_1 == 6'h18;
  wire write_wen_0_25 = io_wen_0 & io_waddr_0 == 6'h19;
  wire write_wen_1_25 = io_wen_1 & io_waddr_1 == 6'h19;
  wire write_wen_0_26 = io_wen_0 & io_waddr_0 == 6'h1A;
  wire write_wen_1_26 = io_wen_1 & io_waddr_1 == 6'h1A;
  wire write_wen_0_27 = io_wen_0 & io_waddr_0 == 6'h1B;
  wire write_wen_1_27 = io_wen_1 & io_waddr_1 == 6'h1B;
  wire write_wen_0_28 = io_wen_0 & io_waddr_0 == 6'h1C;
  wire write_wen_1_28 = io_wen_1 & io_waddr_1 == 6'h1C;
  wire write_wen_0_29 = io_wen_0 & io_waddr_0 == 6'h1D;
  wire write_wen_1_29 = io_wen_1 & io_waddr_1 == 6'h1D;
  wire write_wen_0_30 = io_wen_0 & io_waddr_0 == 6'h1E;
  wire write_wen_1_30 = io_wen_1 & io_waddr_1 == 6'h1E;
  wire write_wen_0_31 = io_wen_0 & io_waddr_0 == 6'h1F;
  wire write_wen_1_31 = io_wen_1 & io_waddr_1 == 6'h1F;
  wire write_wen_0_32 = io_wen_0 & io_waddr_0 == 6'h20;
  wire write_wen_1_32 = io_wen_1 & io_waddr_1 == 6'h20;
  wire write_wen_0_33 = io_wen_0 & io_waddr_0 == 6'h21;
  wire write_wen_1_33 = io_wen_1 & io_waddr_1 == 6'h21;
  wire write_wen_0_34 = io_wen_0 & io_waddr_0 == 6'h22;
  wire write_wen_1_34 = io_wen_1 & io_waddr_1 == 6'h22;
  wire write_wen_0_35 = io_wen_0 & io_waddr_0 == 6'h23;
  wire write_wen_1_35 = io_wen_1 & io_waddr_1 == 6'h23;
  wire write_wen_0_36 = io_wen_0 & io_waddr_0 == 6'h24;
  wire write_wen_1_36 = io_wen_1 & io_waddr_1 == 6'h24;
  wire write_wen_0_37 = io_wen_0 & io_waddr_0 == 6'h25;
  wire write_wen_1_37 = io_wen_1 & io_waddr_1 == 6'h25;
  wire write_wen_0_38 = io_wen_0 & io_waddr_0 == 6'h26;
  wire write_wen_1_38 = io_wen_1 & io_waddr_1 == 6'h26;
  wire write_wen_0_39 = io_wen_0 & io_waddr_0 == 6'h27;
  wire write_wen_1_39 = io_wen_1 & io_waddr_1 == 6'h27;
  wire write_wen_0_40 = io_wen_0 & io_waddr_0 == 6'h28;
  wire write_wen_1_40 = io_wen_1 & io_waddr_1 == 6'h28;
  wire write_wen_0_41 = io_wen_0 & io_waddr_0 == 6'h29;
  wire write_wen_1_41 = io_wen_1 & io_waddr_1 == 6'h29;
  wire write_wen_0_42 = io_wen_0 & io_waddr_0 == 6'h2A;
  wire write_wen_1_42 = io_wen_1 & io_waddr_1 == 6'h2A;
  wire write_wen_0_43 = io_wen_0 & io_waddr_0 == 6'h2B;
  wire write_wen_1_43 = io_wen_1 & io_waddr_1 == 6'h2B;
  wire write_wen_0_44 = io_wen_0 & io_waddr_0 == 6'h2C;
  wire write_wen_1_44 = io_wen_1 & io_waddr_1 == 6'h2C;
  wire write_wen_0_45 = io_wen_0 & io_waddr_0 == 6'h2D;
  wire write_wen_1_45 = io_wen_1 & io_waddr_1 == 6'h2D;
  wire write_wen_0_46 = io_wen_0 & io_waddr_0 == 6'h2E;
  wire write_wen_1_46 = io_wen_1 & io_waddr_1 == 6'h2E;
  wire write_wen_0_47 = io_wen_0 & io_waddr_0 == 6'h2F;
  wire write_wen_1_47 = io_wen_1 & io_waddr_1 == 6'h2F;
  wire write_wen_0_48 = io_wen_0 & io_waddr_0 == 6'h30;
  wire write_wen_1_48 = io_wen_1 & io_waddr_1 == 6'h30;
  wire write_wen_0_49 = io_wen_0 & io_waddr_0 == 6'h31;
  wire write_wen_1_49 = io_wen_1 & io_waddr_1 == 6'h31;
  wire write_wen_0_50 = io_wen_0 & io_waddr_0 == 6'h32;
  wire write_wen_1_50 = io_wen_1 & io_waddr_1 == 6'h32;
  wire write_wen_0_51 = io_wen_0 & io_waddr_0 == 6'h33;
  wire write_wen_1_51 = io_wen_1 & io_waddr_1 == 6'h33;
  wire write_wen_0_52 = io_wen_0 & io_waddr_0 == 6'h34;
  wire write_wen_1_52 = io_wen_1 & io_waddr_1 == 6'h34;
  wire write_wen_0_53 = io_wen_0 & io_waddr_0 == 6'h35;
  wire write_wen_1_53 = io_wen_1 & io_waddr_1 == 6'h35;
  wire write_wen_0_54 = io_wen_0 & io_waddr_0 == 6'h36;
  wire write_wen_1_54 = io_wen_1 & io_waddr_1 == 6'h36;
  wire write_wen_0_55 = io_wen_0 & io_waddr_0 == 6'h37;
  wire write_wen_1_55 = io_wen_1 & io_waddr_1 == 6'h37;
  wire write_wen_0_56 = io_wen_0 & io_waddr_0 == 6'h38;
  wire write_wen_1_56 = io_wen_1 & io_waddr_1 == 6'h38;
  wire write_wen_0_57 = io_wen_0 & io_waddr_0 == 6'h39;
  wire write_wen_1_57 = io_wen_1 & io_waddr_1 == 6'h39;
  wire write_wen_0_58 = io_wen_0 & io_waddr_0 == 6'h3A;
  wire write_wen_1_58 = io_wen_1 & io_waddr_1 == 6'h3A;
  wire write_wen_0_59 = io_wen_0 & io_waddr_0 == 6'h3B;
  wire write_wen_1_59 = io_wen_1 & io_waddr_1 == 6'h3B;
  wire write_wen_0_60 = io_wen_0 & io_waddr_0 == 6'h3C;
  wire write_wen_1_60 = io_wen_1 & io_waddr_1 == 6'h3C;
  wire write_wen_0_61 = io_wen_0 & io_waddr_0 == 6'h3D;
  wire write_wen_1_61 = io_wen_1 & io_waddr_1 == 6'h3D;
  wire write_wen_0_62 = io_wen_0 & io_waddr_0 == 6'h3E;
  wire write_wen_1_62 = io_wen_1 & io_waddr_1 == 6'h3E;
  wire write_wen_0_63 = io_wen_0 & (&io_waddr_0);
  wire write_wen_1_63 = io_wen_1 & (&io_waddr_1);
  always @(posedge clock) begin
    if (|{write_wen_1, write_wen_0})
      data_0 <= write_wen_0 & io_wdata_0 | write_wen_1 & io_wdata_1;
    if (|{write_wen_1_1, write_wen_0_1})
      data_1 <= write_wen_0_1 & io_wdata_0 | write_wen_1_1 & io_wdata_1;
    if (|{write_wen_1_2, write_wen_0_2})
      data_2 <= write_wen_0_2 & io_wdata_0 | write_wen_1_2 & io_wdata_1;
    if (|{write_wen_1_3, write_wen_0_3})
      data_3 <= write_wen_0_3 & io_wdata_0 | write_wen_1_3 & io_wdata_1;
    if (|{write_wen_1_4, write_wen_0_4})
      data_4 <= write_wen_0_4 & io_wdata_0 | write_wen_1_4 & io_wdata_1;
    if (|{write_wen_1_5, write_wen_0_5})
      data_5 <= write_wen_0_5 & io_wdata_0 | write_wen_1_5 & io_wdata_1;
    if (|{write_wen_1_6, write_wen_0_6})
      data_6 <= write_wen_0_6 & io_wdata_0 | write_wen_1_6 & io_wdata_1;
    if (|{write_wen_1_7, write_wen_0_7})
      data_7 <= write_wen_0_7 & io_wdata_0 | write_wen_1_7 & io_wdata_1;
    if (|{write_wen_1_8, write_wen_0_8})
      data_8 <= write_wen_0_8 & io_wdata_0 | write_wen_1_8 & io_wdata_1;
    if (|{write_wen_1_9, write_wen_0_9})
      data_9 <= write_wen_0_9 & io_wdata_0 | write_wen_1_9 & io_wdata_1;
    if (|{write_wen_1_10, write_wen_0_10})
      data_10 <= write_wen_0_10 & io_wdata_0 | write_wen_1_10 & io_wdata_1;
    if (|{write_wen_1_11, write_wen_0_11})
      data_11 <= write_wen_0_11 & io_wdata_0 | write_wen_1_11 & io_wdata_1;
    if (|{write_wen_1_12, write_wen_0_12})
      data_12 <= write_wen_0_12 & io_wdata_0 | write_wen_1_12 & io_wdata_1;
    if (|{write_wen_1_13, write_wen_0_13})
      data_13 <= write_wen_0_13 & io_wdata_0 | write_wen_1_13 & io_wdata_1;
    if (|{write_wen_1_14, write_wen_0_14})
      data_14 <= write_wen_0_14 & io_wdata_0 | write_wen_1_14 & io_wdata_1;
    if (|{write_wen_1_15, write_wen_0_15})
      data_15 <= write_wen_0_15 & io_wdata_0 | write_wen_1_15 & io_wdata_1;
    if (|{write_wen_1_16, write_wen_0_16})
      data_16 <= write_wen_0_16 & io_wdata_0 | write_wen_1_16 & io_wdata_1;
    if (|{write_wen_1_17, write_wen_0_17})
      data_17 <= write_wen_0_17 & io_wdata_0 | write_wen_1_17 & io_wdata_1;
    if (|{write_wen_1_18, write_wen_0_18})
      data_18 <= write_wen_0_18 & io_wdata_0 | write_wen_1_18 & io_wdata_1;
    if (|{write_wen_1_19, write_wen_0_19})
      data_19 <= write_wen_0_19 & io_wdata_0 | write_wen_1_19 & io_wdata_1;
    if (|{write_wen_1_20, write_wen_0_20})
      data_20 <= write_wen_0_20 & io_wdata_0 | write_wen_1_20 & io_wdata_1;
    if (|{write_wen_1_21, write_wen_0_21})
      data_21 <= write_wen_0_21 & io_wdata_0 | write_wen_1_21 & io_wdata_1;
    if (|{write_wen_1_22, write_wen_0_22})
      data_22 <= write_wen_0_22 & io_wdata_0 | write_wen_1_22 & io_wdata_1;
    if (|{write_wen_1_23, write_wen_0_23})
      data_23 <= write_wen_0_23 & io_wdata_0 | write_wen_1_23 & io_wdata_1;
    if (|{write_wen_1_24, write_wen_0_24})
      data_24 <= write_wen_0_24 & io_wdata_0 | write_wen_1_24 & io_wdata_1;
    if (|{write_wen_1_25, write_wen_0_25})
      data_25 <= write_wen_0_25 & io_wdata_0 | write_wen_1_25 & io_wdata_1;
    if (|{write_wen_1_26, write_wen_0_26})
      data_26 <= write_wen_0_26 & io_wdata_0 | write_wen_1_26 & io_wdata_1;
    if (|{write_wen_1_27, write_wen_0_27})
      data_27 <= write_wen_0_27 & io_wdata_0 | write_wen_1_27 & io_wdata_1;
    if (|{write_wen_1_28, write_wen_0_28})
      data_28 <= write_wen_0_28 & io_wdata_0 | write_wen_1_28 & io_wdata_1;
    if (|{write_wen_1_29, write_wen_0_29})
      data_29 <= write_wen_0_29 & io_wdata_0 | write_wen_1_29 & io_wdata_1;
    if (|{write_wen_1_30, write_wen_0_30})
      data_30 <= write_wen_0_30 & io_wdata_0 | write_wen_1_30 & io_wdata_1;
    if (|{write_wen_1_31, write_wen_0_31})
      data_31 <= write_wen_0_31 & io_wdata_0 | write_wen_1_31 & io_wdata_1;
    if (|{write_wen_1_32, write_wen_0_32})
      data_32 <= write_wen_0_32 & io_wdata_0 | write_wen_1_32 & io_wdata_1;
    if (|{write_wen_1_33, write_wen_0_33})
      data_33 <= write_wen_0_33 & io_wdata_0 | write_wen_1_33 & io_wdata_1;
    if (|{write_wen_1_34, write_wen_0_34})
      data_34 <= write_wen_0_34 & io_wdata_0 | write_wen_1_34 & io_wdata_1;
    if (|{write_wen_1_35, write_wen_0_35})
      data_35 <= write_wen_0_35 & io_wdata_0 | write_wen_1_35 & io_wdata_1;
    if (|{write_wen_1_36, write_wen_0_36})
      data_36 <= write_wen_0_36 & io_wdata_0 | write_wen_1_36 & io_wdata_1;
    if (|{write_wen_1_37, write_wen_0_37})
      data_37 <= write_wen_0_37 & io_wdata_0 | write_wen_1_37 & io_wdata_1;
    if (|{write_wen_1_38, write_wen_0_38})
      data_38 <= write_wen_0_38 & io_wdata_0 | write_wen_1_38 & io_wdata_1;
    if (|{write_wen_1_39, write_wen_0_39})
      data_39 <= write_wen_0_39 & io_wdata_0 | write_wen_1_39 & io_wdata_1;
    if (|{write_wen_1_40, write_wen_0_40})
      data_40 <= write_wen_0_40 & io_wdata_0 | write_wen_1_40 & io_wdata_1;
    if (|{write_wen_1_41, write_wen_0_41})
      data_41 <= write_wen_0_41 & io_wdata_0 | write_wen_1_41 & io_wdata_1;
    if (|{write_wen_1_42, write_wen_0_42})
      data_42 <= write_wen_0_42 & io_wdata_0 | write_wen_1_42 & io_wdata_1;
    if (|{write_wen_1_43, write_wen_0_43})
      data_43 <= write_wen_0_43 & io_wdata_0 | write_wen_1_43 & io_wdata_1;
    if (|{write_wen_1_44, write_wen_0_44})
      data_44 <= write_wen_0_44 & io_wdata_0 | write_wen_1_44 & io_wdata_1;
    if (|{write_wen_1_45, write_wen_0_45})
      data_45 <= write_wen_0_45 & io_wdata_0 | write_wen_1_45 & io_wdata_1;
    if (|{write_wen_1_46, write_wen_0_46})
      data_46 <= write_wen_0_46 & io_wdata_0 | write_wen_1_46 & io_wdata_1;
    if (|{write_wen_1_47, write_wen_0_47})
      data_47 <= write_wen_0_47 & io_wdata_0 | write_wen_1_47 & io_wdata_1;
    if (|{write_wen_1_48, write_wen_0_48})
      data_48 <= write_wen_0_48 & io_wdata_0 | write_wen_1_48 & io_wdata_1;
    if (|{write_wen_1_49, write_wen_0_49})
      data_49 <= write_wen_0_49 & io_wdata_0 | write_wen_1_49 & io_wdata_1;
    if (|{write_wen_1_50, write_wen_0_50})
      data_50 <= write_wen_0_50 & io_wdata_0 | write_wen_1_50 & io_wdata_1;
    if (|{write_wen_1_51, write_wen_0_51})
      data_51 <= write_wen_0_51 & io_wdata_0 | write_wen_1_51 & io_wdata_1;
    if (|{write_wen_1_52, write_wen_0_52})
      data_52 <= write_wen_0_52 & io_wdata_0 | write_wen_1_52 & io_wdata_1;
    if (|{write_wen_1_53, write_wen_0_53})
      data_53 <= write_wen_0_53 & io_wdata_0 | write_wen_1_53 & io_wdata_1;
    if (|{write_wen_1_54, write_wen_0_54})
      data_54 <= write_wen_0_54 & io_wdata_0 | write_wen_1_54 & io_wdata_1;
    if (|{write_wen_1_55, write_wen_0_55})
      data_55 <= write_wen_0_55 & io_wdata_0 | write_wen_1_55 & io_wdata_1;
    if (|{write_wen_1_56, write_wen_0_56})
      data_56 <= write_wen_0_56 & io_wdata_0 | write_wen_1_56 & io_wdata_1;
    if (|{write_wen_1_57, write_wen_0_57})
      data_57 <= write_wen_0_57 & io_wdata_0 | write_wen_1_57 & io_wdata_1;
    if (|{write_wen_1_58, write_wen_0_58})
      data_58 <= write_wen_0_58 & io_wdata_0 | write_wen_1_58 & io_wdata_1;
    if (|{write_wen_1_59, write_wen_0_59})
      data_59 <= write_wen_0_59 & io_wdata_0 | write_wen_1_59 & io_wdata_1;
    if (|{write_wen_1_60, write_wen_0_60})
      data_60 <= write_wen_0_60 & io_wdata_0 | write_wen_1_60 & io_wdata_1;
    if (|{write_wen_1_61, write_wen_0_61})
      data_61 <= write_wen_0_61 & io_wdata_0 | write_wen_1_61 & io_wdata_1;
    if (|{write_wen_1_62, write_wen_0_62})
      data_62 <= write_wen_0_62 & io_wdata_0 | write_wen_1_62 & io_wdata_1;
    if (|{write_wen_1_63, write_wen_0_63})
      data_63 <= write_wen_0_63 & io_wdata_0 | write_wen_1_63 & io_wdata_1;
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:1];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [1:0] i = 2'h0; i < 2'h2; i += 2'h1) begin
          _RANDOM[i[0]] = `RANDOM;
        end
        data_0 = _RANDOM[1'h0][0];
        data_1 = _RANDOM[1'h0][1];
        data_2 = _RANDOM[1'h0][2];
        data_3 = _RANDOM[1'h0][3];
        data_4 = _RANDOM[1'h0][4];
        data_5 = _RANDOM[1'h0][5];
        data_6 = _RANDOM[1'h0][6];
        data_7 = _RANDOM[1'h0][7];
        data_8 = _RANDOM[1'h0][8];
        data_9 = _RANDOM[1'h0][9];
        data_10 = _RANDOM[1'h0][10];
        data_11 = _RANDOM[1'h0][11];
        data_12 = _RANDOM[1'h0][12];
        data_13 = _RANDOM[1'h0][13];
        data_14 = _RANDOM[1'h0][14];
        data_15 = _RANDOM[1'h0][15];
        data_16 = _RANDOM[1'h0][16];
        data_17 = _RANDOM[1'h0][17];
        data_18 = _RANDOM[1'h0][18];
        data_19 = _RANDOM[1'h0][19];
        data_20 = _RANDOM[1'h0][20];
        data_21 = _RANDOM[1'h0][21];
        data_22 = _RANDOM[1'h0][22];
        data_23 = _RANDOM[1'h0][23];
        data_24 = _RANDOM[1'h0][24];
        data_25 = _RANDOM[1'h0][25];
        data_26 = _RANDOM[1'h0][26];
        data_27 = _RANDOM[1'h0][27];
        data_28 = _RANDOM[1'h0][28];
        data_29 = _RANDOM[1'h0][29];
        data_30 = _RANDOM[1'h0][30];
        data_31 = _RANDOM[1'h0][31];
        data_32 = _RANDOM[1'h1][0];
        data_33 = _RANDOM[1'h1][1];
        data_34 = _RANDOM[1'h1][2];
        data_35 = _RANDOM[1'h1][3];
        data_36 = _RANDOM[1'h1][4];
        data_37 = _RANDOM[1'h1][5];
        data_38 = _RANDOM[1'h1][6];
        data_39 = _RANDOM[1'h1][7];
        data_40 = _RANDOM[1'h1][8];
        data_41 = _RANDOM[1'h1][9];
        data_42 = _RANDOM[1'h1][10];
        data_43 = _RANDOM[1'h1][11];
        data_44 = _RANDOM[1'h1][12];
        data_45 = _RANDOM[1'h1][13];
        data_46 = _RANDOM[1'h1][14];
        data_47 = _RANDOM[1'h1][15];
        data_48 = _RANDOM[1'h1][16];
        data_49 = _RANDOM[1'h1][17];
        data_50 = _RANDOM[1'h1][18];
        data_51 = _RANDOM[1'h1][19];
        data_52 = _RANDOM[1'h1][20];
        data_53 = _RANDOM[1'h1][21];
        data_54 = _RANDOM[1'h1][22];
        data_55 = _RANDOM[1'h1][23];
        data_56 = _RANDOM[1'h1][24];
        data_57 = _RANDOM[1'h1][25];
        data_58 = _RANDOM[1'h1][26];
        data_59 = _RANDOM[1'h1][27];
        data_60 = _RANDOM[1'h1][28];
        data_61 = _RANDOM[1'h1][29];
        data_62 = _RANDOM[1'h1][30];
        data_63 = _RANDOM[1'h1][31];
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_rdata_0 =
    (|{read_by_1, read_by_0})
      ? read_by_0 & io_wdata_0 | read_by_1 & io_wdata_1
      : io_raddr_0 == 6'h0 & data_0 | io_raddr_0 == 6'h1 & data_1 | io_raddr_0 == 6'h2
        & data_2 | io_raddr_0 == 6'h3 & data_3 | io_raddr_0 == 6'h4 & data_4
        | io_raddr_0 == 6'h5 & data_5 | io_raddr_0 == 6'h6 & data_6 | io_raddr_0 == 6'h7
        & data_7 | io_raddr_0 == 6'h8 & data_8 | io_raddr_0 == 6'h9 & data_9
        | io_raddr_0 == 6'hA & data_10 | io_raddr_0 == 6'hB & data_11 | io_raddr_0 == 6'hC
        & data_12 | io_raddr_0 == 6'hD & data_13 | io_raddr_0 == 6'hE & data_14
        | io_raddr_0 == 6'hF & data_15 | io_raddr_0 == 6'h10 & data_16
        | io_raddr_0 == 6'h11 & data_17 | io_raddr_0 == 6'h12 & data_18
        | io_raddr_0 == 6'h13 & data_19 | io_raddr_0 == 6'h14 & data_20
        | io_raddr_0 == 6'h15 & data_21 | io_raddr_0 == 6'h16 & data_22
        | io_raddr_0 == 6'h17 & data_23 | io_raddr_0 == 6'h18 & data_24
        | io_raddr_0 == 6'h19 & data_25 | io_raddr_0 == 6'h1A & data_26
        | io_raddr_0 == 6'h1B & data_27 | io_raddr_0 == 6'h1C & data_28
        | io_raddr_0 == 6'h1D & data_29 | io_raddr_0 == 6'h1E & data_30
        | io_raddr_0 == 6'h1F & data_31 | io_raddr_0 == 6'h20 & data_32
        | io_raddr_0 == 6'h21 & data_33 | io_raddr_0 == 6'h22 & data_34
        | io_raddr_0 == 6'h23 & data_35 | io_raddr_0 == 6'h24 & data_36
        | io_raddr_0 == 6'h25 & data_37 | io_raddr_0 == 6'h26 & data_38
        | io_raddr_0 == 6'h27 & data_39 | io_raddr_0 == 6'h28 & data_40
        | io_raddr_0 == 6'h29 & data_41 | io_raddr_0 == 6'h2A & data_42
        | io_raddr_0 == 6'h2B & data_43 | io_raddr_0 == 6'h2C & data_44
        | io_raddr_0 == 6'h2D & data_45 | io_raddr_0 == 6'h2E & data_46
        | io_raddr_0 == 6'h2F & data_47 | io_raddr_0 == 6'h30 & data_48
        | io_raddr_0 == 6'h31 & data_49 | io_raddr_0 == 6'h32 & data_50
        | io_raddr_0 == 6'h33 & data_51 | io_raddr_0 == 6'h34 & data_52
        | io_raddr_0 == 6'h35 & data_53 | io_raddr_0 == 6'h36 & data_54
        | io_raddr_0 == 6'h37 & data_55 | io_raddr_0 == 6'h38 & data_56
        | io_raddr_0 == 6'h39 & data_57 | io_raddr_0 == 6'h3A & data_58
        | io_raddr_0 == 6'h3B & data_59 | io_raddr_0 == 6'h3C & data_60
        | io_raddr_0 == 6'h3D & data_61 | io_raddr_0 == 6'h3E & data_62 | (&io_raddr_0)
        & data_63;
  assign io_rdata_1 =
    (|{read_by_1_1, read_by_0_1})
      ? read_by_0_1 & io_wdata_0 | read_by_1_1 & io_wdata_1
      : io_raddr_1 == 6'h0 & data_0 | io_raddr_1 == 6'h1 & data_1 | io_raddr_1 == 6'h2
        & data_2 | io_raddr_1 == 6'h3 & data_3 | io_raddr_1 == 6'h4 & data_4
        | io_raddr_1 == 6'h5 & data_5 | io_raddr_1 == 6'h6 & data_6 | io_raddr_1 == 6'h7
        & data_7 | io_raddr_1 == 6'h8 & data_8 | io_raddr_1 == 6'h9 & data_9
        | io_raddr_1 == 6'hA & data_10 | io_raddr_1 == 6'hB & data_11 | io_raddr_1 == 6'hC
        & data_12 | io_raddr_1 == 6'hD & data_13 | io_raddr_1 == 6'hE & data_14
        | io_raddr_1 == 6'hF & data_15 | io_raddr_1 == 6'h10 & data_16
        | io_raddr_1 == 6'h11 & data_17 | io_raddr_1 == 6'h12 & data_18
        | io_raddr_1 == 6'h13 & data_19 | io_raddr_1 == 6'h14 & data_20
        | io_raddr_1 == 6'h15 & data_21 | io_raddr_1 == 6'h16 & data_22
        | io_raddr_1 == 6'h17 & data_23 | io_raddr_1 == 6'h18 & data_24
        | io_raddr_1 == 6'h19 & data_25 | io_raddr_1 == 6'h1A & data_26
        | io_raddr_1 == 6'h1B & data_27 | io_raddr_1 == 6'h1C & data_28
        | io_raddr_1 == 6'h1D & data_29 | io_raddr_1 == 6'h1E & data_30
        | io_raddr_1 == 6'h1F & data_31 | io_raddr_1 == 6'h20 & data_32
        | io_raddr_1 == 6'h21 & data_33 | io_raddr_1 == 6'h22 & data_34
        | io_raddr_1 == 6'h23 & data_35 | io_raddr_1 == 6'h24 & data_36
        | io_raddr_1 == 6'h25 & data_37 | io_raddr_1 == 6'h26 & data_38
        | io_raddr_1 == 6'h27 & data_39 | io_raddr_1 == 6'h28 & data_40
        | io_raddr_1 == 6'h29 & data_41 | io_raddr_1 == 6'h2A & data_42
        | io_raddr_1 == 6'h2B & data_43 | io_raddr_1 == 6'h2C & data_44
        | io_raddr_1 == 6'h2D & data_45 | io_raddr_1 == 6'h2E & data_46
        | io_raddr_1 == 6'h2F & data_47 | io_raddr_1 == 6'h30 & data_48
        | io_raddr_1 == 6'h31 & data_49 | io_raddr_1 == 6'h32 & data_50
        | io_raddr_1 == 6'h33 & data_51 | io_raddr_1 == 6'h34 & data_52
        | io_raddr_1 == 6'h35 & data_53 | io_raddr_1 == 6'h36 & data_54
        | io_raddr_1 == 6'h37 & data_55 | io_raddr_1 == 6'h38 & data_56
        | io_raddr_1 == 6'h39 & data_57 | io_raddr_1 == 6'h3A & data_58
        | io_raddr_1 == 6'h3B & data_59 | io_raddr_1 == 6'h3C & data_60
        | io_raddr_1 == 6'h3D & data_61 | io_raddr_1 == 6'h3E & data_62 | (&io_raddr_1)
        & data_63;
  assign io_rdata_2 =
    (|{read_by_1_2, read_by_0_2})
      ? read_by_0_2 & io_wdata_0 | read_by_1_2 & io_wdata_1
      : io_raddr_2 == 6'h0 & data_0 | io_raddr_2 == 6'h1 & data_1 | io_raddr_2 == 6'h2
        & data_2 | io_raddr_2 == 6'h3 & data_3 | io_raddr_2 == 6'h4 & data_4
        | io_raddr_2 == 6'h5 & data_5 | io_raddr_2 == 6'h6 & data_6 | io_raddr_2 == 6'h7
        & data_7 | io_raddr_2 == 6'h8 & data_8 | io_raddr_2 == 6'h9 & data_9
        | io_raddr_2 == 6'hA & data_10 | io_raddr_2 == 6'hB & data_11 | io_raddr_2 == 6'hC
        & data_12 | io_raddr_2 == 6'hD & data_13 | io_raddr_2 == 6'hE & data_14
        | io_raddr_2 == 6'hF & data_15 | io_raddr_2 == 6'h10 & data_16
        | io_raddr_2 == 6'h11 & data_17 | io_raddr_2 == 6'h12 & data_18
        | io_raddr_2 == 6'h13 & data_19 | io_raddr_2 == 6'h14 & data_20
        | io_raddr_2 == 6'h15 & data_21 | io_raddr_2 == 6'h16 & data_22
        | io_raddr_2 == 6'h17 & data_23 | io_raddr_2 == 6'h18 & data_24
        | io_raddr_2 == 6'h19 & data_25 | io_raddr_2 == 6'h1A & data_26
        | io_raddr_2 == 6'h1B & data_27 | io_raddr_2 == 6'h1C & data_28
        | io_raddr_2 == 6'h1D & data_29 | io_raddr_2 == 6'h1E & data_30
        | io_raddr_2 == 6'h1F & data_31 | io_raddr_2 == 6'h20 & data_32
        | io_raddr_2 == 6'h21 & data_33 | io_raddr_2 == 6'h22 & data_34
        | io_raddr_2 == 6'h23 & data_35 | io_raddr_2 == 6'h24 & data_36
        | io_raddr_2 == 6'h25 & data_37 | io_raddr_2 == 6'h26 & data_38
        | io_raddr_2 == 6'h27 & data_39 | io_raddr_2 == 6'h28 & data_40
        | io_raddr_2 == 6'h29 & data_41 | io_raddr_2 == 6'h2A & data_42
        | io_raddr_2 == 6'h2B & data_43 | io_raddr_2 == 6'h2C & data_44
        | io_raddr_2 == 6'h2D & data_45 | io_raddr_2 == 6'h2E & data_46
        | io_raddr_2 == 6'h2F & data_47 | io_raddr_2 == 6'h30 & data_48
        | io_raddr_2 == 6'h31 & data_49 | io_raddr_2 == 6'h32 & data_50
        | io_raddr_2 == 6'h33 & data_51 | io_raddr_2 == 6'h34 & data_52
        | io_raddr_2 == 6'h35 & data_53 | io_raddr_2 == 6'h36 & data_54
        | io_raddr_2 == 6'h37 & data_55 | io_raddr_2 == 6'h38 & data_56
        | io_raddr_2 == 6'h39 & data_57 | io_raddr_2 == 6'h3A & data_58
        | io_raddr_2 == 6'h3B & data_59 | io_raddr_2 == 6'h3C & data_60
        | io_raddr_2 == 6'h3D & data_61 | io_raddr_2 == 6'h3E & data_62 | (&io_raddr_2)
        & data_63;
  assign io_rdata_3 =
    (|{read_by_1_3, read_by_0_3})
      ? read_by_0_3 & io_wdata_0 | read_by_1_3 & io_wdata_1
      : io_raddr_3 == 6'h0 & data_0 | io_raddr_3 == 6'h1 & data_1 | io_raddr_3 == 6'h2
        & data_2 | io_raddr_3 == 6'h3 & data_3 | io_raddr_3 == 6'h4 & data_4
        | io_raddr_3 == 6'h5 & data_5 | io_raddr_3 == 6'h6 & data_6 | io_raddr_3 == 6'h7
        & data_7 | io_raddr_3 == 6'h8 & data_8 | io_raddr_3 == 6'h9 & data_9
        | io_raddr_3 == 6'hA & data_10 | io_raddr_3 == 6'hB & data_11 | io_raddr_3 == 6'hC
        & data_12 | io_raddr_3 == 6'hD & data_13 | io_raddr_3 == 6'hE & data_14
        | io_raddr_3 == 6'hF & data_15 | io_raddr_3 == 6'h10 & data_16
        | io_raddr_3 == 6'h11 & data_17 | io_raddr_3 == 6'h12 & data_18
        | io_raddr_3 == 6'h13 & data_19 | io_raddr_3 == 6'h14 & data_20
        | io_raddr_3 == 6'h15 & data_21 | io_raddr_3 == 6'h16 & data_22
        | io_raddr_3 == 6'h17 & data_23 | io_raddr_3 == 6'h18 & data_24
        | io_raddr_3 == 6'h19 & data_25 | io_raddr_3 == 6'h1A & data_26
        | io_raddr_3 == 6'h1B & data_27 | io_raddr_3 == 6'h1C & data_28
        | io_raddr_3 == 6'h1D & data_29 | io_raddr_3 == 6'h1E & data_30
        | io_raddr_3 == 6'h1F & data_31 | io_raddr_3 == 6'h20 & data_32
        | io_raddr_3 == 6'h21 & data_33 | io_raddr_3 == 6'h22 & data_34
        | io_raddr_3 == 6'h23 & data_35 | io_raddr_3 == 6'h24 & data_36
        | io_raddr_3 == 6'h25 & data_37 | io_raddr_3 == 6'h26 & data_38
        | io_raddr_3 == 6'h27 & data_39 | io_raddr_3 == 6'h28 & data_40
        | io_raddr_3 == 6'h29 & data_41 | io_raddr_3 == 6'h2A & data_42
        | io_raddr_3 == 6'h2B & data_43 | io_raddr_3 == 6'h2C & data_44
        | io_raddr_3 == 6'h2D & data_45 | io_raddr_3 == 6'h2E & data_46
        | io_raddr_3 == 6'h2F & data_47 | io_raddr_3 == 6'h30 & data_48
        | io_raddr_3 == 6'h31 & data_49 | io_raddr_3 == 6'h32 & data_50
        | io_raddr_3 == 6'h33 & data_51 | io_raddr_3 == 6'h34 & data_52
        | io_raddr_3 == 6'h35 & data_53 | io_raddr_3 == 6'h36 & data_54
        | io_raddr_3 == 6'h37 & data_55 | io_raddr_3 == 6'h38 & data_56
        | io_raddr_3 == 6'h39 & data_57 | io_raddr_3 == 6'h3A & data_58
        | io_raddr_3 == 6'h3B & data_59 | io_raddr_3 == 6'h3C & data_60
        | io_raddr_3 == 6'h3D & data_61 | io_raddr_3 == 6'h3E & data_62 | (&io_raddr_3)
        & data_63;
  assign io_rdata_4 =
    (|{read_by_1_4, read_by_0_4})
      ? read_by_0_4 & io_wdata_0 | read_by_1_4 & io_wdata_1
      : io_raddr_4 == 6'h0 & data_0 | io_raddr_4 == 6'h1 & data_1 | io_raddr_4 == 6'h2
        & data_2 | io_raddr_4 == 6'h3 & data_3 | io_raddr_4 == 6'h4 & data_4
        | io_raddr_4 == 6'h5 & data_5 | io_raddr_4 == 6'h6 & data_6 | io_raddr_4 == 6'h7
        & data_7 | io_raddr_4 == 6'h8 & data_8 | io_raddr_4 == 6'h9 & data_9
        | io_raddr_4 == 6'hA & data_10 | io_raddr_4 == 6'hB & data_11 | io_raddr_4 == 6'hC
        & data_12 | io_raddr_4 == 6'hD & data_13 | io_raddr_4 == 6'hE & data_14
        | io_raddr_4 == 6'hF & data_15 | io_raddr_4 == 6'h10 & data_16
        | io_raddr_4 == 6'h11 & data_17 | io_raddr_4 == 6'h12 & data_18
        | io_raddr_4 == 6'h13 & data_19 | io_raddr_4 == 6'h14 & data_20
        | io_raddr_4 == 6'h15 & data_21 | io_raddr_4 == 6'h16 & data_22
        | io_raddr_4 == 6'h17 & data_23 | io_raddr_4 == 6'h18 & data_24
        | io_raddr_4 == 6'h19 & data_25 | io_raddr_4 == 6'h1A & data_26
        | io_raddr_4 == 6'h1B & data_27 | io_raddr_4 == 6'h1C & data_28
        | io_raddr_4 == 6'h1D & data_29 | io_raddr_4 == 6'h1E & data_30
        | io_raddr_4 == 6'h1F & data_31 | io_raddr_4 == 6'h20 & data_32
        | io_raddr_4 == 6'h21 & data_33 | io_raddr_4 == 6'h22 & data_34
        | io_raddr_4 == 6'h23 & data_35 | io_raddr_4 == 6'h24 & data_36
        | io_raddr_4 == 6'h25 & data_37 | io_raddr_4 == 6'h26 & data_38
        | io_raddr_4 == 6'h27 & data_39 | io_raddr_4 == 6'h28 & data_40
        | io_raddr_4 == 6'h29 & data_41 | io_raddr_4 == 6'h2A & data_42
        | io_raddr_4 == 6'h2B & data_43 | io_raddr_4 == 6'h2C & data_44
        | io_raddr_4 == 6'h2D & data_45 | io_raddr_4 == 6'h2E & data_46
        | io_raddr_4 == 6'h2F & data_47 | io_raddr_4 == 6'h30 & data_48
        | io_raddr_4 == 6'h31 & data_49 | io_raddr_4 == 6'h32 & data_50
        | io_raddr_4 == 6'h33 & data_51 | io_raddr_4 == 6'h34 & data_52
        | io_raddr_4 == 6'h35 & data_53 | io_raddr_4 == 6'h36 & data_54
        | io_raddr_4 == 6'h37 & data_55 | io_raddr_4 == 6'h38 & data_56
        | io_raddr_4 == 6'h39 & data_57 | io_raddr_4 == 6'h3A & data_58
        | io_raddr_4 == 6'h3B & data_59 | io_raddr_4 == 6'h3C & data_60
        | io_raddr_4 == 6'h3D & data_61 | io_raddr_4 == 6'h3E & data_62 | (&io_raddr_4)
        & data_63;
  assign io_rdata_5 =
    (|{read_by_1_5, read_by_0_5})
      ? read_by_0_5 & io_wdata_0 | read_by_1_5 & io_wdata_1
      : io_raddr_5 == 6'h0 & data_0 | io_raddr_5 == 6'h1 & data_1 | io_raddr_5 == 6'h2
        & data_2 | io_raddr_5 == 6'h3 & data_3 | io_raddr_5 == 6'h4 & data_4
        | io_raddr_5 == 6'h5 & data_5 | io_raddr_5 == 6'h6 & data_6 | io_raddr_5 == 6'h7
        & data_7 | io_raddr_5 == 6'h8 & data_8 | io_raddr_5 == 6'h9 & data_9
        | io_raddr_5 == 6'hA & data_10 | io_raddr_5 == 6'hB & data_11 | io_raddr_5 == 6'hC
        & data_12 | io_raddr_5 == 6'hD & data_13 | io_raddr_5 == 6'hE & data_14
        | io_raddr_5 == 6'hF & data_15 | io_raddr_5 == 6'h10 & data_16
        | io_raddr_5 == 6'h11 & data_17 | io_raddr_5 == 6'h12 & data_18
        | io_raddr_5 == 6'h13 & data_19 | io_raddr_5 == 6'h14 & data_20
        | io_raddr_5 == 6'h15 & data_21 | io_raddr_5 == 6'h16 & data_22
        | io_raddr_5 == 6'h17 & data_23 | io_raddr_5 == 6'h18 & data_24
        | io_raddr_5 == 6'h19 & data_25 | io_raddr_5 == 6'h1A & data_26
        | io_raddr_5 == 6'h1B & data_27 | io_raddr_5 == 6'h1C & data_28
        | io_raddr_5 == 6'h1D & data_29 | io_raddr_5 == 6'h1E & data_30
        | io_raddr_5 == 6'h1F & data_31 | io_raddr_5 == 6'h20 & data_32
        | io_raddr_5 == 6'h21 & data_33 | io_raddr_5 == 6'h22 & data_34
        | io_raddr_5 == 6'h23 & data_35 | io_raddr_5 == 6'h24 & data_36
        | io_raddr_5 == 6'h25 & data_37 | io_raddr_5 == 6'h26 & data_38
        | io_raddr_5 == 6'h27 & data_39 | io_raddr_5 == 6'h28 & data_40
        | io_raddr_5 == 6'h29 & data_41 | io_raddr_5 == 6'h2A & data_42
        | io_raddr_5 == 6'h2B & data_43 | io_raddr_5 == 6'h2C & data_44
        | io_raddr_5 == 6'h2D & data_45 | io_raddr_5 == 6'h2E & data_46
        | io_raddr_5 == 6'h2F & data_47 | io_raddr_5 == 6'h30 & data_48
        | io_raddr_5 == 6'h31 & data_49 | io_raddr_5 == 6'h32 & data_50
        | io_raddr_5 == 6'h33 & data_51 | io_raddr_5 == 6'h34 & data_52
        | io_raddr_5 == 6'h35 & data_53 | io_raddr_5 == 6'h36 & data_54
        | io_raddr_5 == 6'h37 & data_55 | io_raddr_5 == 6'h38 & data_56
        | io_raddr_5 == 6'h39 & data_57 | io_raddr_5 == 6'h3A & data_58
        | io_raddr_5 == 6'h3B & data_59 | io_raddr_5 == 6'h3C & data_60
        | io_raddr_5 == 6'h3D & data_61 | io_raddr_5 == 6'h3E & data_62 | (&io_raddr_5)
        & data_63;
endmodule

