v {xschem version=3.4.6RC file_version=1.2
}
G {}
K {}
V {}
S {}
E {}
N 140 -190 140 -170 {
lab=S[0]}
N 140 -190 160 -190 {
lab=S[0]}
N 220 -90 260 -90 {
lab=VDD}
N 30 -90 60 -90 {
lab=VSS}
N 140 50 140 70 {
lab=S[0]B}
N 140 70 170 70 {
lab=S[0]B}
N 410 -190 410 -170 {
lab=S[1]}
N 410 -190 430 -190 {
lab=S[1]}
N 490 -90 530 -90 {
lab=VDD}
N 300 -90 330 -90 {
lab=VSS}
N 410 50 410 70 {
lab=S[1]B}
N 410 70 440 70 {
lab=S[1]B}
N 700 -190 700 -170 {
lab=S[2]}
N 700 -190 720 -190 {
lab=S[2]}
N 780 -90 820 -90 {
lab=VDD}
N 590 -90 620 -90 {
lab=VSS}
N 700 50 700 70 {
lab=S[2]B}
N 700 70 730 70 {
lab=S[2]B}
N 990 -190 990 -170 {
lab=S[3]}
N 990 -190 1010 -190 {
lab=S[3]}
N 1070 -90 1110 -90 {
lab=VDD}
N 880 -90 910 -90 {
lab=VSS}
N 990 50 990 70 {
lab=S[3]B}
N 990 70 1020 70 {
lab=S[3]B}
N 130 120 130 140 {
lab=VDD}
N 130 120 160 120 {
lab=VDD}
N 130 340 130 360 {
lab=VSS}
N 130 360 150 360 {
lab=VSS}
N -60 190 -20 190 {
lab=S[0]B}
N -60 220 -20 220 {
lab=S[1]B}
N -60 250 -20 250 {
lab=S[2]B}
N -60 280 -20 280 {
lab=S[3]B}
N -60 300 -20 300 {
lab=In}
N 260 240 300 240 {
lab=Out[0]}
N 600 110 600 130 {
lab=VDD}
N 600 110 630 110 {
lab=VDD}
N 600 330 600 350 {
lab=VSS}
N 600 350 620 350 {
lab=VSS}
N 410 180 450 180 {
lab=S[0]}
N 410 210 450 210 {
lab=S[1]B}
N 410 240 450 240 {
lab=S[2]B}
N 410 270 450 270 {
lab=S[3]B}
N 410 290 450 290 {
lab=In}
N 730 230 770 230 {
lab=Out[1]}
N 1060 110 1060 130 {
lab=VDD}
N 1060 110 1090 110 {
lab=VDD}
N 1060 330 1060 350 {
lab=VSS}
N 1060 350 1080 350 {
lab=VSS}
N 870 180 910 180 {
lab=S[0]B}
N 870 210 910 210 {
lab=S[1]}
N 870 240 910 240 {
lab=S[2]B}
N 870 270 910 270 {
lab=S[3]B}
N 870 290 910 290 {
lab=In}
N 1190 230 1230 230 {
lab=Out[2]}
N 1520 100 1520 120 {
lab=VDD}
N 1520 100 1550 100 {
lab=VDD}
N 1520 320 1520 340 {
lab=VSS}
N 1520 340 1540 340 {
lab=VSS}
N 1330 170 1370 170 {
lab=S[0]}
N 1330 200 1370 200 {
lab=S[1]}
N 1330 230 1370 230 {
lab=S[2]B}
N 1330 260 1370 260 {
lab=S[3]B}
N 1330 280 1370 280 {
lab=In}
N 1650 220 1690 220 {
lab=Out[3]}
N 120 410 120 430 {
lab=VDD}
N 120 410 150 410 {
lab=VDD}
N 120 630 120 650 {
lab=VSS}
N 120 650 140 650 {
lab=VSS}
N -70 480 -30 480 {
lab=S[0]B}
N -70 510 -30 510 {
lab=S[1]B}
N -70 540 -30 540 {
lab=S[2]}
N -70 570 -30 570 {
lab=S[3]B}
N -70 590 -30 590 {
lab=In}
N 250 530 290 530 {
lab=Out[4]}
N 590 400 590 420 {
lab=VDD}
N 590 400 620 400 {
lab=VDD}
N 590 620 590 640 {
lab=VSS}
N 590 640 610 640 {
lab=VSS}
N 400 470 440 470 {
lab=S[0]}
N 400 500 440 500 {
lab=S[1]B}
N 400 530 440 530 {
lab=S[2]}
N 400 560 440 560 {
lab=S[3]B}
N 400 580 440 580 {
lab=In}
N 720 520 760 520 {
lab=Out[5]}
N 1050 400 1050 420 {
lab=VDD}
N 1050 400 1080 400 {
lab=VDD}
N 1050 620 1050 640 {
lab=VSS}
N 1050 640 1070 640 {
lab=VSS}
N 860 470 900 470 {
lab=S[0]B}
N 860 500 900 500 {
lab=S[1]}
N 860 530 900 530 {
lab=S[2]}
N 860 560 900 560 {
lab=S[3]B}
N 860 580 900 580 {
lab=In}
N 1180 520 1220 520 {
lab=Out[6]}
N 1510 390 1510 410 {
lab=VDD}
N 1510 390 1540 390 {
lab=VDD}
N 1510 610 1510 630 {
lab=VSS}
N 1510 630 1530 630 {
lab=VSS}
N 1320 460 1360 460 {
lab=S[0]}
N 1320 490 1360 490 {
lab=S[1]}
N 1320 520 1360 520 {
lab=S[2]}
N 1320 550 1360 550 {
lab=S[3]B}
N 1320 570 1360 570 {
lab=In}
N 1640 510 1680 510 {
lab=Out[7]}
N 120 700 120 720 {
lab=VDD}
N 120 700 150 700 {
lab=VDD}
N 120 920 120 940 {
lab=VSS}
N 120 940 140 940 {
lab=VSS}
N -70 770 -30 770 {
lab=S[0]B}
N -70 800 -30 800 {
lab=S[1]B}
N -70 830 -30 830 {
lab=S[2]B}
N -70 860 -30 860 {
lab=S[3]}
N -70 880 -30 880 {
lab=In}
N 250 820 290 820 {
lab=Out[8]}
N 590 690 590 710 {
lab=VDD}
N 590 690 620 690 {
lab=VDD}
N 590 910 590 930 {
lab=VSS}
N 590 930 610 930 {
lab=VSS}
N 400 760 440 760 {
lab=S[0]}
N 400 790 440 790 {
lab=S[1]B}
N 400 820 440 820 {
lab=S[2]B}
N 400 850 440 850 {
lab=S[3]}
N 400 870 440 870 {
lab=In}
N 720 810 760 810 {
lab=Out[9]}
N 1050 690 1050 710 {
lab=VDD}
N 1050 690 1080 690 {
lab=VDD}
N 1050 910 1050 930 {
lab=VSS}
N 1050 930 1070 930 {
lab=VSS}
N 860 760 900 760 {
lab=S[0]B}
N 860 790 900 790 {
lab=S[1]}
N 860 820 900 820 {
lab=S[2]B}
N 860 850 900 850 {
lab=S[3]}
N 860 870 900 870 {
lab=In}
N 1180 810 1220 810 {
lab=Out[10]}
N 1510 680 1510 700 {
lab=VDD}
N 1510 680 1540 680 {
lab=VDD}
N 1510 900 1510 920 {
lab=VSS}
N 1510 920 1530 920 {
lab=VSS}
N 1320 750 1360 750 {
lab=S[0]}
N 1320 780 1360 780 {
lab=S[1]}
N 1320 810 1360 810 {
lab=S[2]B}
N 1320 840 1360 840 {
lab=S[3]}
N 1320 860 1360 860 {
lab=In}
N 1640 800 1680 800 {
lab=Out[11]}
C {AND.sym} 130 240 0 0 {name=x5}
C {iopin.sym} -190 -170 2 0 {name=p4 lab=S[0:3]}
C {iopin.sym} -190 -200 2 0 {name=p6 lab=VSS}
C {iopin.sym} -190 -220 2 0 {name=p7 lab=VDD}
C {iopin.sym} -190 -140 2 0 {name=p1 lab=Out[0:11]}
C {lab_wire.sym} 140 -190 0 0 {name=p20 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 30 -90 0 0 {name=p2 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 260 -90 0 0 {name=p3 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 170 70 1 0 {name=p5 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 410 -190 0 0 {name=p8 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 300 -90 0 0 {name=p9 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 530 -90 0 0 {name=p10 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 440 70 1 0 {name=p11 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} 700 -190 0 0 {name=p12 sig_type=std_logic lab=S[2]}
C {lab_wire.sym} 590 -90 0 0 {name=p13 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 820 -90 0 0 {name=p14 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 730 70 1 0 {name=p15 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} 990 -190 0 0 {name=p16 sig_type=std_logic lab=S[3]}
C {lab_wire.sym} 880 -90 0 0 {name=p17 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1110 -90 0 0 {name=p18 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1020 70 1 0 {name=p19 sig_type=std_logic lab=S[3]B}
C {iopin.sym} -190 -110 2 0 {name=p21 lab=In}
C {lab_wire.sym} 160 120 2 0 {name=p22 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 150 360 0 1 {name=p23 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 300 240 0 1 {name=p24 sig_type=std_logic lab=Out[0]}
C {lab_wire.sym} -60 190 0 0 {name=p25 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} -60 220 0 0 {name=p26 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} -60 250 0 0 {name=p27 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} -60 280 0 0 {name=p28 sig_type=std_logic lab=S[3]B}
C {lab_wire.sym} -60 300 0 0 {name=p29 sig_type=std_logic lab=In}
C {AND.sym} 600 230 0 0 {name=x6}
C {lab_wire.sym} 630 110 2 0 {name=p30 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 620 350 0 1 {name=p31 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 770 230 0 1 {name=p32 sig_type=std_logic lab=Out[1]}
C {lab_wire.sym} 410 180 0 0 {name=p33 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 410 210 0 0 {name=p34 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} 410 240 0 0 {name=p35 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} 410 270 0 0 {name=p36 sig_type=std_logic lab=S[3]B}
C {lab_wire.sym} 410 290 0 0 {name=p37 sig_type=std_logic lab=In}
C {AND.sym} 1060 230 0 0 {name=x7}
C {lab_wire.sym} 1090 110 2 0 {name=p38 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1080 350 0 1 {name=p39 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1230 230 0 1 {name=p40 sig_type=std_logic lab=Out[2]}
C {lab_wire.sym} 870 180 0 0 {name=p41 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 870 210 0 0 {name=p42 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 870 240 0 0 {name=p43 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} 870 270 0 0 {name=p44 sig_type=std_logic lab=S[3]B}
C {lab_wire.sym} 870 290 0 0 {name=p45 sig_type=std_logic lab=In}
C {AND.sym} 1520 220 0 0 {name=x8}
C {lab_wire.sym} 1550 100 2 0 {name=p46 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1540 340 0 1 {name=p47 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1690 220 0 1 {name=p48 sig_type=std_logic lab=Out[3]}
C {lab_wire.sym} 1330 170 0 0 {name=p49 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 1330 200 0 0 {name=p50 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 1330 230 0 0 {name=p51 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} 1330 260 0 0 {name=p52 sig_type=std_logic lab=S[3]B}
C {lab_wire.sym} 1330 280 0 0 {name=p53 sig_type=std_logic lab=In}
C {AND.sym} 120 530 0 0 {name=x9}
C {lab_wire.sym} 150 410 2 0 {name=p54 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 140 650 0 1 {name=p55 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 290 530 0 1 {name=p56 sig_type=std_logic lab=Out[4]}
C {lab_wire.sym} -70 480 0 0 {name=p57 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} -70 510 0 0 {name=p58 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} -70 540 0 0 {name=p59 sig_type=std_logic lab=S[2]}
C {lab_wire.sym} -70 570 0 0 {name=p60 sig_type=std_logic lab=S[3]B}
C {lab_wire.sym} -70 590 0 0 {name=p61 sig_type=std_logic lab=In}
C {AND.sym} 590 520 0 0 {name=x10}
C {lab_wire.sym} 620 400 2 0 {name=p62 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 610 640 0 1 {name=p63 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 760 520 0 1 {name=p64 sig_type=std_logic lab=Out[5]}
C {lab_wire.sym} 400 470 0 0 {name=p65 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 400 500 0 0 {name=p66 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} 400 530 0 0 {name=p67 sig_type=std_logic lab=S[2]}
C {lab_wire.sym} 400 560 0 0 {name=p68 sig_type=std_logic lab=S[3]B}
C {lab_wire.sym} 400 580 0 0 {name=p69 sig_type=std_logic lab=In}
C {AND.sym} 1050 520 0 0 {name=x11}
C {lab_wire.sym} 1080 400 2 0 {name=p70 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1070 640 0 1 {name=p71 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1220 520 0 1 {name=p72 sig_type=std_logic lab=Out[6]}
C {lab_wire.sym} 860 470 0 0 {name=p73 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 860 500 0 0 {name=p74 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 860 530 0 0 {name=p75 sig_type=std_logic lab=S[2]}
C {lab_wire.sym} 860 560 0 0 {name=p76 sig_type=std_logic lab=S[3]B}
C {lab_wire.sym} 860 580 0 0 {name=p77 sig_type=std_logic lab=In}
C {AND.sym} 1510 510 0 0 {name=x12}
C {lab_wire.sym} 1540 390 2 0 {name=p78 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1530 630 0 1 {name=p79 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1680 510 0 1 {name=p80 sig_type=std_logic lab=Out[7]}
C {lab_wire.sym} 1320 460 0 0 {name=p81 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 1320 490 0 0 {name=p82 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 1320 520 0 0 {name=p83 sig_type=std_logic lab=S[2]}
C {lab_wire.sym} 1320 550 0 0 {name=p84 sig_type=std_logic lab=S[3]B}
C {lab_wire.sym} 1320 570 0 0 {name=p85 sig_type=std_logic lab=In}
C {AND.sym} 120 820 0 0 {name=x13}
C {lab_wire.sym} 150 700 2 0 {name=p86 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 140 940 0 1 {name=p87 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 290 820 0 1 {name=p88 sig_type=std_logic lab=Out[8]}
C {lab_wire.sym} -70 770 0 0 {name=p89 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} -70 800 0 0 {name=p90 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} -70 830 0 0 {name=p91 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} -70 860 0 0 {name=p92 sig_type=std_logic lab=S[3]}
C {lab_wire.sym} -70 880 0 0 {name=p93 sig_type=std_logic lab=In}
C {AND.sym} 590 810 0 0 {name=x14}
C {lab_wire.sym} 620 690 2 0 {name=p94 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 610 930 0 1 {name=p95 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 760 810 0 1 {name=p96 sig_type=std_logic lab=Out[9]}
C {lab_wire.sym} 400 760 0 0 {name=p97 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 400 790 0 0 {name=p98 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} 400 820 0 0 {name=p99 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} 400 850 0 0 {name=p100 sig_type=std_logic lab=S[3]}
C {lab_wire.sym} 400 870 0 0 {name=p101 sig_type=std_logic lab=In}
C {AND.sym} 1050 810 0 0 {name=x15}
C {lab_wire.sym} 1080 690 2 0 {name=p102 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1070 930 0 1 {name=p103 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1220 810 0 1 {name=p104 sig_type=std_logic lab=Out[10]}
C {lab_wire.sym} 860 760 0 0 {name=p105 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 860 790 0 0 {name=p106 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 860 820 0 0 {name=p107 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} 860 850 0 0 {name=p108 sig_type=std_logic lab=S[3]}
C {lab_wire.sym} 860 870 0 0 {name=p109 sig_type=std_logic lab=In}
C {AND.sym} 1510 800 0 0 {name=x16}
C {lab_wire.sym} 1540 680 2 0 {name=p110 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1530 920 0 1 {name=p111 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1680 800 0 1 {name=p112 sig_type=std_logic lab=Out[11]}
C {lab_wire.sym} 1320 750 0 0 {name=p113 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 1320 780 0 0 {name=p114 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 1320 810 0 0 {name=p115 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} 1320 840 0 0 {name=p116 sig_type=std_logic lab=S[3]}
C {lab_wire.sym} 1320 860 0 0 {name=p117 sig_type=std_logic lab=In}
C {inverter_demux.sym} 160 -90 1 0 {name=x1}
C {inverter_demux.sym} 430 -90 1 0 {name=x2}
C {inverter_demux.sym} 720 -90 1 0 {name=x3}
C {inverter_demux.sym} 1010 -90 1 0 {name=x4}
