digraph "CFG for '_Z20CudaPermutePVToCudnnPfS_iiiiiiii' function" {
	label="CFG for '_Z20CudaPermutePVToCudnnPfS_iiiiiiii' function";

	Node0x4e36c10 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%10:\l  %11 = shl nsw i32 %8, 1\l  %12 = sub nsw i32 %4, %11\l  %13 = sdiv i32 %12, %6\l  %14 = shl nsw i32 %9, 1\l  %15 = sub nsw i32 %3, %14\l  %16 = sdiv i32 %15, %7\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %18 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %19 = getelementptr i8, i8 addrspace(4)* %18, i64 4\l  %20 = bitcast i8 addrspace(4)* %19 to i16 addrspace(4)*\l  %21 = load i16, i16 addrspace(4)* %20, align 4, !range !4, !invariant.load !5\l  %22 = zext i16 %21 to i32\l  %23 = mul i32 %17, %22\l  %24 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %25 = add i32 %23, %24\l  %26 = mul i32 %5, %4\l  %27 = mul i32 %26, %2\l  %28 = mul i32 %27, %3\l  %29 = icmp slt i32 %25, %28\l  br i1 %29, label %30, label %78\l|{<s0>T|<s1>F}}"];
	Node0x4e36c10:s0 -> Node0x4e39c00;
	Node0x4e36c10:s1 -> Node0x4e39c90;
	Node0x4e39c00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8765c70",label="{%30:\l30:                                               \l  %31 = mul i32 %26, %3\l  %32 = freeze i32 %25\l  %33 = freeze i32 %31\l  %34 = sdiv i32 %32, %33\l  %35 = mul i32 %34, %33\l  %36 = sub i32 %32, %35\l  %37 = sdiv i32 %36, %26\l  %38 = srem i32 %25, %26\l  %39 = sdiv i32 %38, %5\l  %40 = srem i32 %25, %5\l  %41 = icmp sge i32 %39, %8\l  %42 = sub nsw i32 %4, %8\l  %43 = icmp slt i32 %39, %42\l  %44 = select i1 %41, i1 %43, i1 false\l  br i1 %44, label %45, label %78\l|{<s0>T|<s1>F}}"];
	Node0x4e39c00:s0 -> Node0x4e3a6a0;
	Node0x4e39c00:s1 -> Node0x4e39c90;
	Node0x4e3a6a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b99e70",label="{%45:\l45:                                               \l  %46 = sub nsw i32 %39, %8\l  %47 = icmp sge i32 %37, %9\l  %48 = sub nsw i32 %3, %9\l  %49 = icmp slt i32 %37, %48\l  %50 = select i1 %47, i1 %49, i1 false\l  br i1 %50, label %51, label %78\l|{<s0>T|<s1>F}}"];
	Node0x4e3a6a0:s0 -> Node0x4e3aa90;
	Node0x4e3a6a0:s1 -> Node0x4e39c90;
	Node0x4e3aa90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%51:\l51:                                               \l  %52 = sub nsw i32 %37, %9\l  %53 = freeze i32 %46\l  %54 = freeze i32 %6\l  %55 = sdiv i32 %53, %54\l  %56 = mul i32 %55, %54\l  %57 = sub i32 %53, %56\l  %58 = freeze i32 %52\l  %59 = freeze i32 %7\l  %60 = sdiv i32 %58, %59\l  %61 = mul i32 %60, %59\l  %62 = sub i32 %58, %61\l  %63 = mul i32 %34, %7\l  %64 = add i32 %62, %63\l  %65 = mul i32 %64, %6\l  %66 = add i32 %65, %57\l  %67 = mul i32 %66, %5\l  %68 = add i32 %67, %40\l  %69 = mul i32 %68, %16\l  %70 = add i32 %69, %60\l  %71 = mul i32 %70, %13\l  %72 = add i32 %71, %55\l  %73 = sext i32 %25 to i64\l  %74 = getelementptr inbounds float, float addrspace(1)* %1, i64 %73\l  %75 = load float, float addrspace(1)* %74, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %76 = sext i32 %72 to i64\l  %77 = getelementptr inbounds float, float addrspace(1)* %0, i64 %76\l  store float %75, float addrspace(1)* %77, align 4, !tbaa !7\l  br label %78\l}"];
	Node0x4e3aa90 -> Node0x4e39c90;
	Node0x4e39c90 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%78:\l78:                                               \l  ret void\l}"];
}
