TimeQuest Timing Analyzer report for CircuitoFinal
Thu Apr 26 20:15:58 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[9]'
 12. Slow Model Hold: 'SW[9]'
 13. Slow Model Minimum Pulse Width: 'SW[9]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[9]'
 26. Fast Model Hold: 'SW[9]'
 27. Fast Model Minimum Pulse Width: 'SW[9]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CircuitoFinal                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; SW[9]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[9] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 273.9 MHz ; 273.9 MHz       ; SW[9]      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; SW[9] ; -2.651 ; -16.184       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[9] ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[9] ; -1.631 ; -19.961               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[9]'                                                                                                            ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.651 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 3.689      ;
; -2.574 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.614      ;
; -2.571 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.611      ;
; -2.536 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.576      ;
; -2.526 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 3.564      ;
; -2.449 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.489      ;
; -2.446 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.486      ;
; -2.411 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.451      ;
; -2.360 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 3.398      ;
; -2.322 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 3.360      ;
; -2.284 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.324      ;
; -2.281 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.321      ;
; -2.246 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.286      ;
; -2.245 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.285      ;
; -2.242 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.282      ;
; -2.207 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 3.247      ;
; -2.027 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 3.065      ;
; -1.950 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.990      ;
; -1.947 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.987      ;
; -1.912 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.952      ;
; -1.840 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 2.878      ;
; -1.715 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 2.753      ;
; -1.549 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 2.587      ;
; -1.528 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.568      ;
; -1.525 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.565      ;
; -1.511 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 2.549      ;
; -1.509 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.549      ;
; -1.493 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.533      ;
; -1.379 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.419      ;
; -1.342 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.382      ;
; -1.340 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 2.378      ;
; -1.289 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.329      ;
; -1.285 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.325      ;
; -1.264 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.304      ;
; -1.261 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.301      ;
; -1.254 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.294      ;
; -1.226 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.266      ;
; -1.216 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 2.254      ;
; -1.208 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 2.246      ;
; -1.180 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.220      ;
; -1.161 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst8|inst3  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 2.199      ;
; -1.113 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 2.151      ;
; -1.011 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 2.051      ;
; -0.883 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 1.923      ;
; -0.529 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 1.567      ;
; 0.307  ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst7|inst   ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst7|inst1  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst7|inst2  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst7|inst3  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst8|inst2  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst8|inst1  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst8|inst   ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst12|inst3 ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst12|inst  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst12|inst1 ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst12|inst2 ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst11|inst1 ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst11|inst2 ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst11|inst3 ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.731      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[9]'                                                                                                            ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst7|inst   ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst7|inst1  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst7|inst2  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst7|inst3  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst8|inst2  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst8|inst1  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst8|inst   ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst12|inst2 ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst11|inst1 ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst11|inst2 ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst11|inst3 ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst12|inst  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst12|inst1 ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst12|inst3 ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.731      ;
; 1.281 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 1.567      ;
; 1.635 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 1.923      ;
; 1.763 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.051      ;
; 1.865 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.151      ;
; 1.912 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.198      ;
; 1.913 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst8|inst3  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.199      ;
; 1.932 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.220      ;
; 1.960 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.246      ;
; 1.968 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.254      ;
; 1.978 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.266      ;
; 2.006 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.294      ;
; 2.013 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.301      ;
; 2.016 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.304      ;
; 2.037 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.325      ;
; 2.041 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.329      ;
; 2.094 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.382      ;
; 2.131 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.419      ;
; 2.245 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.533      ;
; 2.261 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.549      ;
; 2.263 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.549      ;
; 2.277 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.565      ;
; 2.280 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.568      ;
; 2.301 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.587      ;
; 2.392 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.678      ;
; 2.467 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.753      ;
; 2.474 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.760      ;
; 2.592 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 2.878      ;
; 2.664 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.952      ;
; 2.699 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.987      ;
; 2.702 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 2.990      ;
; 2.805 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 3.091      ;
; 2.888 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 3.174      ;
; 2.932 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 3.218      ;
; 2.959 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.247      ;
; 2.994 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.282      ;
; 2.997 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.285      ;
; 2.998 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.286      ;
; 3.033 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.321      ;
; 3.036 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.324      ;
; 3.163 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.451      ;
; 3.198 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.486      ;
; 3.201 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.489      ;
; 3.288 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.576      ;
; 3.323 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.611      ;
; 3.326 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 3.614      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[9]'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst3  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst11|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst11|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst11|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst11|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst11|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst11|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst12|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst12|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst12|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst12|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst12|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst12|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst12|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst12|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst7|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst7|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst7|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst7|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst7|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst7|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst7|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst7|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst8|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst8|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst8|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst8|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst8|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst8|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst8|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst8|inst|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[9]      ; 6.826  ; 6.826  ; Rise       ; SW[9]           ;
;  SW[0]    ; SW[9]      ; 4.523  ; 4.523  ; Rise       ; SW[9]           ;
;  SW[1]    ; SW[9]      ; 5.148  ; 5.148  ; Rise       ; SW[9]           ;
;  SW[2]    ; SW[9]      ; 5.680  ; 5.680  ; Rise       ; SW[9]           ;
;  SW[3]    ; SW[9]      ; 2.631  ; 2.631  ; Rise       ; SW[9]           ;
;  SW[4]    ; SW[9]      ; 6.826  ; 6.826  ; Rise       ; SW[9]           ;
;  SW[5]    ; SW[9]      ; 0.836  ; 0.836  ; Rise       ; SW[9]           ;
;  SW[6]    ; SW[9]      ; 1.442  ; 1.442  ; Rise       ; SW[9]           ;
;  SW[7]    ; SW[9]      ; -0.475 ; -0.475 ; Rise       ; SW[9]           ;
;  SW[8]    ; SW[9]      ; 0.350  ; 0.350  ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[9]      ; 1.070  ; 1.070  ; Rise       ; SW[9]           ;
;  SW[0]    ; SW[9]      ; -1.014 ; -1.014 ; Rise       ; SW[9]           ;
;  SW[1]    ; SW[9]      ; -1.549 ; -1.549 ; Rise       ; SW[9]           ;
;  SW[2]    ; SW[9]      ; -2.258 ; -2.258 ; Rise       ; SW[9]           ;
;  SW[3]    ; SW[9]      ; -2.380 ; -2.380 ; Rise       ; SW[9]           ;
;  SW[4]    ; SW[9]      ; -0.912 ; -0.912 ; Rise       ; SW[9]           ;
;  SW[5]    ; SW[9]      ; -0.247 ; -0.247 ; Rise       ; SW[9]           ;
;  SW[6]    ; SW[9]      ; -0.354 ; -0.354 ; Rise       ; SW[9]           ;
;  SW[7]    ; SW[9]      ; 0.756  ; 0.756  ; Rise       ; SW[9]           ;
;  SW[8]    ; SW[9]      ; 1.070  ; 1.070  ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; SW[9]      ; 7.240  ; 7.240  ; Rise       ; SW[9]           ;
;  A[0]     ; SW[9]      ; 7.117  ; 7.117  ; Rise       ; SW[9]           ;
;  A[1]     ; SW[9]      ; 7.140  ; 7.140  ; Rise       ; SW[9]           ;
;  A[2]     ; SW[9]      ; 7.149  ; 7.149  ; Rise       ; SW[9]           ;
;  A[3]     ; SW[9]      ; 7.240  ; 7.240  ; Rise       ; SW[9]           ;
; Ac[*]     ; SW[9]      ; 10.654 ; 10.654 ; Rise       ; SW[9]           ;
;  Ac[0]    ; SW[9]      ; 7.142  ; 7.142  ; Rise       ; SW[9]           ;
;  Ac[1]    ; SW[9]      ; 7.168  ; 7.168  ; Rise       ; SW[9]           ;
;  Ac[2]    ; SW[9]      ; 7.121  ; 7.121  ; Rise       ; SW[9]           ;
;  Ac[3]    ; SW[9]      ; 10.654 ; 10.654 ; Rise       ; SW[9]           ;
; B[*]      ; SW[9]      ; 8.004  ; 8.004  ; Rise       ; SW[9]           ;
;  B[0]     ; SW[9]      ; 8.004  ; 8.004  ; Rise       ; SW[9]           ;
;  B[1]     ; SW[9]      ; 7.955  ; 7.955  ; Rise       ; SW[9]           ;
;  B[2]     ; SW[9]      ; 6.927  ; 6.927  ; Rise       ; SW[9]           ;
;  B[3]     ; SW[9]      ; 6.935  ; 6.935  ; Rise       ; SW[9]           ;
; HEX1[*]   ; SW[9]      ; 10.194 ; 10.194 ; Rise       ; SW[9]           ;
;  HEX1[0]  ; SW[9]      ; 10.080 ; 10.080 ; Rise       ; SW[9]           ;
;  HEX1[1]  ; SW[9]      ; 9.816  ; 9.816  ; Rise       ; SW[9]           ;
;  HEX1[2]  ; SW[9]      ; 9.800  ; 9.800  ; Rise       ; SW[9]           ;
;  HEX1[3]  ; SW[9]      ; 10.070 ; 10.070 ; Rise       ; SW[9]           ;
;  HEX1[4]  ; SW[9]      ; 9.847  ; 9.847  ; Rise       ; SW[9]           ;
;  HEX1[5]  ; SW[9]      ; 10.194 ; 10.194 ; Rise       ; SW[9]           ;
;  HEX1[6]  ; SW[9]      ; 10.191 ; 10.191 ; Rise       ; SW[9]           ;
; HEX2[*]   ; SW[9]      ; 9.031  ; 9.031  ; Rise       ; SW[9]           ;
;  HEX2[0]  ; SW[9]      ; 8.921  ; 8.921  ; Rise       ; SW[9]           ;
;  HEX2[1]  ; SW[9]      ; 8.699  ; 8.699  ; Rise       ; SW[9]           ;
;  HEX2[2]  ; SW[9]      ; 8.707  ; 8.707  ; Rise       ; SW[9]           ;
;  HEX2[3]  ; SW[9]      ; 8.736  ; 8.736  ; Rise       ; SW[9]           ;
;  HEX2[4]  ; SW[9]      ; 8.943  ; 8.943  ; Rise       ; SW[9]           ;
;  HEX2[5]  ; SW[9]      ; 9.014  ; 9.014  ; Rise       ; SW[9]           ;
;  HEX2[6]  ; SW[9]      ; 9.031  ; 9.031  ; Rise       ; SW[9]           ;
; HEX3[*]   ; SW[9]      ; 9.561  ; 9.561  ; Rise       ; SW[9]           ;
;  HEX3[0]  ; SW[9]      ; 9.043  ; 9.043  ; Rise       ; SW[9]           ;
;  HEX3[1]  ; SW[9]      ; 9.561  ; 9.561  ; Rise       ; SW[9]           ;
;  HEX3[2]  ; SW[9]      ; 9.522  ; 9.522  ; Rise       ; SW[9]           ;
;  HEX3[3]  ; SW[9]      ; 8.989  ; 8.989  ; Rise       ; SW[9]           ;
;  HEX3[4]  ; SW[9]      ; 8.658  ; 8.658  ; Rise       ; SW[9]           ;
;  HEX3[5]  ; SW[9]      ; 9.050  ; 9.050  ; Rise       ; SW[9]           ;
;  HEX3[6]  ; SW[9]      ; 9.393  ; 9.393  ; Rise       ; SW[9]           ;
; LEDG[*]   ; SW[9]      ; 10.536 ; 10.536 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 9.097  ; 9.097  ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 10.048 ; 10.048 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 10.536 ; 10.536 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 9.743  ; 9.743  ; Rise       ; SW[9]           ;
; LEDR[*]   ; SW[9]      ; 11.457 ; 11.457 ; Rise       ; SW[9]           ;
;  LEDR[0]  ; SW[9]      ; 11.172 ; 11.172 ; Rise       ; SW[9]           ;
;  LEDR[1]  ; SW[9]      ; 10.839 ; 10.839 ; Rise       ; SW[9]           ;
;  LEDR[2]  ; SW[9]      ; 11.035 ; 11.035 ; Rise       ; SW[9]           ;
;  LEDR[3]  ; SW[9]      ; 11.457 ; 11.457 ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; SW[9]      ; 7.117  ; 7.117  ; Rise       ; SW[9]           ;
;  A[0]     ; SW[9]      ; 7.117  ; 7.117  ; Rise       ; SW[9]           ;
;  A[1]     ; SW[9]      ; 7.140  ; 7.140  ; Rise       ; SW[9]           ;
;  A[2]     ; SW[9]      ; 7.149  ; 7.149  ; Rise       ; SW[9]           ;
;  A[3]     ; SW[9]      ; 7.240  ; 7.240  ; Rise       ; SW[9]           ;
; Ac[*]     ; SW[9]      ; 7.121  ; 7.121  ; Rise       ; SW[9]           ;
;  Ac[0]    ; SW[9]      ; 7.142  ; 7.142  ; Rise       ; SW[9]           ;
;  Ac[1]    ; SW[9]      ; 7.168  ; 7.168  ; Rise       ; SW[9]           ;
;  Ac[2]    ; SW[9]      ; 7.121  ; 7.121  ; Rise       ; SW[9]           ;
;  Ac[3]    ; SW[9]      ; 10.654 ; 10.654 ; Rise       ; SW[9]           ;
; B[*]      ; SW[9]      ; 6.927  ; 6.927  ; Rise       ; SW[9]           ;
;  B[0]     ; SW[9]      ; 8.004  ; 8.004  ; Rise       ; SW[9]           ;
;  B[1]     ; SW[9]      ; 7.955  ; 7.955  ; Rise       ; SW[9]           ;
;  B[2]     ; SW[9]      ; 6.927  ; 6.927  ; Rise       ; SW[9]           ;
;  B[3]     ; SW[9]      ; 6.935  ; 6.935  ; Rise       ; SW[9]           ;
; HEX1[*]   ; SW[9]      ; 7.973  ; 7.973  ; Rise       ; SW[9]           ;
;  HEX1[0]  ; SW[9]      ; 8.248  ; 8.248  ; Rise       ; SW[9]           ;
;  HEX1[1]  ; SW[9]      ; 7.991  ; 7.991  ; Rise       ; SW[9]           ;
;  HEX1[2]  ; SW[9]      ; 7.973  ; 7.973  ; Rise       ; SW[9]           ;
;  HEX1[3]  ; SW[9]      ; 8.246  ; 8.246  ; Rise       ; SW[9]           ;
;  HEX1[4]  ; SW[9]      ; 8.018  ; 8.018  ; Rise       ; SW[9]           ;
;  HEX1[5]  ; SW[9]      ; 8.363  ; 8.363  ; Rise       ; SW[9]           ;
;  HEX1[6]  ; SW[9]      ; 8.359  ; 8.359  ; Rise       ; SW[9]           ;
; HEX2[*]   ; SW[9]      ; 8.326  ; 8.326  ; Rise       ; SW[9]           ;
;  HEX2[0]  ; SW[9]      ; 8.543  ; 8.543  ; Rise       ; SW[9]           ;
;  HEX2[1]  ; SW[9]      ; 8.326  ; 8.326  ; Rise       ; SW[9]           ;
;  HEX2[2]  ; SW[9]      ; 8.364  ; 8.364  ; Rise       ; SW[9]           ;
;  HEX2[3]  ; SW[9]      ; 8.364  ; 8.364  ; Rise       ; SW[9]           ;
;  HEX2[4]  ; SW[9]      ; 8.568  ; 8.568  ; Rise       ; SW[9]           ;
;  HEX2[5]  ; SW[9]      ; 8.667  ; 8.667  ; Rise       ; SW[9]           ;
;  HEX2[6]  ; SW[9]      ; 8.694  ; 8.694  ; Rise       ; SW[9]           ;
; HEX3[*]   ; SW[9]      ; 8.225  ; 8.225  ; Rise       ; SW[9]           ;
;  HEX3[0]  ; SW[9]      ; 8.610  ; 8.610  ; Rise       ; SW[9]           ;
;  HEX3[1]  ; SW[9]      ; 9.128  ; 9.128  ; Rise       ; SW[9]           ;
;  HEX3[2]  ; SW[9]      ; 9.120  ; 9.120  ; Rise       ; SW[9]           ;
;  HEX3[3]  ; SW[9]      ; 8.562  ; 8.562  ; Rise       ; SW[9]           ;
;  HEX3[4]  ; SW[9]      ; 8.225  ; 8.225  ; Rise       ; SW[9]           ;
;  HEX3[5]  ; SW[9]      ; 8.618  ; 8.618  ; Rise       ; SW[9]           ;
;  HEX3[6]  ; SW[9]      ; 8.966  ; 8.966  ; Rise       ; SW[9]           ;
; LEDG[*]   ; SW[9]      ; 9.097  ; 9.097  ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 9.097  ; 9.097  ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 10.048 ; 10.048 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 10.536 ; 10.536 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 9.743  ; 9.743  ; Rise       ; SW[9]           ;
; LEDR[*]   ; SW[9]      ; 9.724  ; 9.724  ; Rise       ; SW[9]           ;
;  LEDR[0]  ; SW[9]      ; 10.841 ; 10.841 ; Rise       ; SW[9]           ;
;  LEDR[1]  ; SW[9]      ; 10.213 ; 10.213 ; Rise       ; SW[9]           ;
;  LEDR[2]  ; SW[9]      ; 9.724  ; 9.724  ; Rise       ; SW[9]           ;
;  LEDR[3]  ; SW[9]      ; 10.100 ; 10.100 ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; D[0]        ; 4.620  ;        ;        ; 4.620  ;
; SW[0]      ; HEX0[0]     ; 8.305  ; 8.305  ; 8.305  ; 8.305  ;
; SW[0]      ; HEX0[1]     ; 8.551  ; 8.551  ; 8.551  ; 8.551  ;
; SW[0]      ; HEX0[2]     ;        ; 8.350  ; 8.350  ;        ;
; SW[0]      ; HEX0[3]     ; 8.341  ; 8.341  ; 8.341  ; 8.341  ;
; SW[0]      ; HEX0[4]     ; 8.357  ;        ;        ; 8.357  ;
; SW[0]      ; HEX0[5]     ; 8.356  ;        ;        ; 8.356  ;
; SW[0]      ; HEX0[6]     ; 8.582  ; 8.582  ; 8.582  ; 8.582  ;
; SW[0]      ; LEDR[0]     ; 11.418 ; 11.418 ; 11.418 ; 11.418 ;
; SW[0]      ; LEDR[1]     ; 11.706 ; 11.706 ; 11.706 ; 11.706 ;
; SW[0]      ; LEDR[2]     ; 11.907 ; 11.907 ; 11.907 ; 11.907 ;
; SW[0]      ; LEDR[3]     ; 12.329 ; 12.329 ; 12.329 ; 12.329 ;
; SW[1]      ; D[1]        ; 4.622  ;        ;        ; 4.622  ;
; SW[1]      ; HEX0[0]     ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; SW[1]      ; HEX0[1]     ; 9.521  ; 9.521  ; 9.521  ; 9.521  ;
; SW[1]      ; HEX0[2]     ; 9.319  ;        ;        ; 9.319  ;
; SW[1]      ; HEX0[3]     ; 9.315  ; 9.315  ; 9.315  ; 9.315  ;
; SW[1]      ; HEX0[4]     ;        ; 9.332  ; 9.332  ;        ;
; SW[1]      ; HEX0[5]     ; 9.325  ; 9.325  ; 9.325  ; 9.325  ;
; SW[1]      ; HEX0[6]     ; 9.556  ; 9.556  ; 9.556  ; 9.556  ;
; SW[1]      ; LEDR[0]     ; 11.425 ; 11.425 ; 11.425 ; 11.425 ;
; SW[1]      ; LEDR[1]     ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; SW[1]      ; LEDR[2]     ; 12.532 ; 12.532 ; 12.532 ; 12.532 ;
; SW[1]      ; LEDR[3]     ; 12.954 ; 12.954 ; 12.954 ; 12.954 ;
; SW[2]      ; D[2]        ; 4.680  ;        ;        ; 4.680  ;
; SW[2]      ; HEX0[0]     ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; SW[2]      ; HEX0[1]     ; 10.164 ;        ;        ; 10.164 ;
; SW[2]      ; HEX0[2]     ; 9.962  ; 9.962  ; 9.962  ; 9.962  ;
; SW[2]      ; HEX0[3]     ; 9.949  ; 9.949  ; 9.949  ; 9.949  ;
; SW[2]      ; HEX0[4]     ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; SW[2]      ; HEX0[5]     ; 9.930  ; 9.930  ; 9.930  ; 9.930  ;
; SW[2]      ; HEX0[6]     ; 10.195 ; 10.195 ; 10.195 ; 10.195 ;
; SW[2]      ; LEDR[0]     ; 12.676 ; 12.676 ; 12.676 ; 12.676 ;
; SW[2]      ; LEDR[1]     ; 12.863 ; 12.863 ; 12.863 ; 12.863 ;
; SW[2]      ; LEDR[2]     ; 13.064 ; 13.064 ; 13.064 ; 13.064 ;
; SW[2]      ; LEDR[3]     ; 13.486 ; 13.486 ; 13.486 ; 13.486 ;
; SW[3]      ; D[3]        ; 5.773  ;        ;        ; 5.773  ;
; SW[3]      ; HEX0[0]     ; 9.372  ; 9.372  ; 9.372  ; 9.372  ;
; SW[3]      ; HEX0[1]     ; 9.652  ; 9.652  ; 9.652  ; 9.652  ;
; SW[3]      ; HEX0[2]     ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; SW[3]      ; HEX0[3]     ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; SW[3]      ; HEX0[4]     ;        ; 9.426  ; 9.426  ;        ;
; SW[3]      ; HEX0[5]     ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; SW[3]      ; HEX0[6]     ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; SW[4]      ; D[0]        ; 5.519  ; 5.519  ; 5.519  ; 5.519  ;
; SW[4]      ; D[1]        ; 5.519  ; 5.519  ; 5.519  ; 5.519  ;
; SW[4]      ; D[2]        ; 5.581  ; 5.581  ; 5.581  ; 5.581  ;
; SW[4]      ; D[3]        ; 5.334  ; 5.334  ; 5.334  ; 5.334  ;
; SW[4]      ; HEX0[0]     ; 11.059 ; 11.059 ; 11.059 ; 11.059 ;
; SW[4]      ; HEX0[1]     ; 9.848  ; 11.310 ; 11.310 ; 9.848  ;
; SW[4]      ; HEX0[2]     ; 11.108 ; 11.108 ; 11.108 ; 11.108 ;
; SW[4]      ; HEX0[3]     ; 11.095 ; 11.095 ; 11.095 ; 11.095 ;
; SW[4]      ; HEX0[4]     ; 11.107 ; 11.107 ; 11.107 ; 11.107 ;
; SW[4]      ; HEX0[5]     ; 11.076 ; 11.076 ; 11.076 ; 11.076 ;
; SW[4]      ; HEX0[6]     ; 11.341 ; 11.341 ; 11.341 ; 11.341 ;
; SW[4]      ; LEDR[0]     ; 13.822 ; 13.822 ; 13.822 ; 13.822 ;
; SW[4]      ; LEDR[1]     ; 14.009 ; 14.009 ; 14.009 ; 14.009 ;
; SW[4]      ; LEDR[2]     ; 14.210 ; 14.210 ; 14.210 ; 14.210 ;
; SW[4]      ; LEDR[3]     ; 14.632 ; 14.632 ; 14.632 ; 14.632 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; D[0]        ; 4.620  ;        ;        ; 4.620  ;
; SW[0]      ; HEX0[0]     ; 8.305  ; 8.305  ; 8.305  ; 8.305  ;
; SW[0]      ; HEX0[1]     ; 8.551  ; 8.551  ; 8.551  ; 8.551  ;
; SW[0]      ; HEX0[2]     ;        ; 8.350  ; 8.350  ;        ;
; SW[0]      ; HEX0[3]     ; 8.341  ; 8.341  ; 8.341  ; 8.341  ;
; SW[0]      ; HEX0[4]     ; 8.357  ;        ;        ; 8.357  ;
; SW[0]      ; HEX0[5]     ; 8.356  ;        ;        ; 8.356  ;
; SW[0]      ; HEX0[6]     ; 8.582  ; 8.582  ; 8.582  ; 8.582  ;
; SW[0]      ; LEDR[0]     ; 11.392 ; 11.392 ; 11.392 ; 11.392 ;
; SW[0]      ; LEDR[1]     ; 11.059 ; 11.059 ; 11.059 ; 11.059 ;
; SW[0]      ; LEDR[2]     ; 11.244 ; 11.244 ; 11.244 ; 11.244 ;
; SW[0]      ; LEDR[3]     ; 11.098 ; 11.098 ; 11.098 ; 11.098 ;
; SW[1]      ; D[1]        ; 4.622  ;        ;        ; 4.622  ;
; SW[1]      ; HEX0[0]     ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; SW[1]      ; HEX0[1]     ; 9.521  ; 9.521  ; 9.521  ; 9.521  ;
; SW[1]      ; HEX0[2]     ; 9.319  ;        ;        ; 9.319  ;
; SW[1]      ; HEX0[3]     ; 9.315  ; 9.315  ; 9.315  ; 9.315  ;
; SW[1]      ; HEX0[4]     ;        ; 9.332  ; 9.332  ;        ;
; SW[1]      ; HEX0[5]     ; 9.325  ; 9.325  ; 9.325  ; 9.325  ;
; SW[1]      ; HEX0[6]     ; 9.556  ; 9.556  ; 9.556  ; 9.556  ;
; SW[1]      ; LEDR[0]     ; 11.425 ; 11.425 ; 11.425 ; 11.425 ;
; SW[1]      ; LEDR[1]     ; 11.092 ; 11.092 ; 11.092 ; 11.092 ;
; SW[1]      ; LEDR[2]     ; 11.288 ; 11.288 ; 11.288 ; 11.288 ;
; SW[1]      ; LEDR[3]     ; 11.710 ; 11.710 ; 11.710 ; 11.710 ;
; SW[2]      ; D[2]        ; 4.680  ;        ;        ; 4.680  ;
; SW[2]      ; HEX0[0]     ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; SW[2]      ; HEX0[1]     ; 10.164 ;        ;        ; 10.164 ;
; SW[2]      ; HEX0[2]     ; 9.962  ; 9.962  ; 9.962  ; 9.962  ;
; SW[2]      ; HEX0[3]     ; 9.949  ; 9.949  ; 9.949  ; 9.949  ;
; SW[2]      ; HEX0[4]     ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; SW[2]      ; HEX0[5]     ; 9.930  ; 9.930  ; 9.930  ; 9.930  ;
; SW[2]      ; HEX0[6]     ; 10.195 ; 10.195 ; 10.195 ; 10.195 ;
; SW[2]      ; LEDR[0]     ; 12.676 ; 12.676 ; 12.676 ; 12.676 ;
; SW[2]      ; LEDR[1]     ; 11.854 ; 11.854 ; 11.854 ; 11.854 ;
; SW[2]      ; LEDR[2]     ; 11.540 ; 11.540 ; 11.540 ; 11.540 ;
; SW[2]      ; LEDR[3]     ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; SW[3]      ; D[3]        ; 5.773  ;        ;        ; 5.773  ;
; SW[3]      ; HEX0[0]     ; 9.372  ; 9.372  ; 9.372  ; 9.372  ;
; SW[3]      ; HEX0[1]     ; 9.652  ; 9.652  ; 9.652  ; 9.652  ;
; SW[3]      ; HEX0[2]     ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; SW[3]      ; HEX0[3]     ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; SW[3]      ; HEX0[4]     ;        ; 9.426  ; 9.426  ;        ;
; SW[3]      ; HEX0[5]     ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; SW[3]      ; HEX0[6]     ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; SW[4]      ; D[0]        ; 5.519  ; 5.519  ; 5.519  ; 5.519  ;
; SW[4]      ; D[1]        ; 5.519  ; 5.519  ; 5.519  ; 5.519  ;
; SW[4]      ; D[2]        ; 5.581  ; 5.581  ; 5.581  ; 5.581  ;
; SW[4]      ; D[3]        ; 5.334  ; 5.334  ; 5.334  ; 5.334  ;
; SW[4]      ; HEX0[0]     ; 8.203  ; 8.203  ; 8.203  ; 8.203  ;
; SW[4]      ; HEX0[1]     ; 8.449  ; 8.449  ; 8.449  ; 8.449  ;
; SW[4]      ; HEX0[2]     ; 8.248  ; 9.395  ; 9.395  ; 8.248  ;
; SW[4]      ; HEX0[3]     ; 8.239  ; 8.239  ; 8.239  ; 8.239  ;
; SW[4]      ; HEX0[4]     ; 9.408  ; 8.255  ; 8.255  ; 9.408  ;
; SW[4]      ; HEX0[5]     ; 9.401  ; 8.254  ; 8.254  ; 9.401  ;
; SW[4]      ; HEX0[6]     ; 8.480  ; 8.480  ; 8.480  ; 8.480  ;
; SW[4]      ; LEDR[0]     ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; SW[4]      ; LEDR[1]     ; 10.614 ; 10.614 ; 10.614 ; 10.614 ;
; SW[4]      ; LEDR[2]     ; 10.810 ; 10.810 ; 10.810 ; 10.810 ;
; SW[4]      ; LEDR[3]     ; 10.996 ; 10.996 ; 10.996 ; 10.996 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; SW[9] ; -0.349 ; -1.383        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[9] ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[9] ; -1.380 ; -16.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[9]'                                                                                                            ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.349 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 1.381      ;
; -0.331 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.364      ;
; -0.327 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.360      ;
; -0.308 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.341      ;
; -0.297 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.330      ;
; -0.279 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 1.313      ;
; -0.275 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 1.309      ;
; -0.256 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 1.290      ;
; -0.232 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.265      ;
; -0.229 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 1.261      ;
; -0.214 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 1.248      ;
; -0.211 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.244      ;
; -0.210 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 1.244      ;
; -0.207 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.240      ;
; -0.191 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 1.225      ;
; -0.188 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.221      ;
; -0.120 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 1.152      ;
; -0.102 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.135      ;
; -0.098 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.131      ;
; -0.079 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.112      ;
; -0.068 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 1.100      ;
; -0.016 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 1.049      ;
; 0.042  ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 0.992      ;
; 0.045  ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 0.989      ;
; 0.048  ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.985      ;
; 0.049  ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.984      ;
; 0.052  ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.980      ;
; 0.061  ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 0.973      ;
; 0.104  ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 0.930      ;
; 0.115  ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.918      ;
; 0.125  ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.907      ;
; 0.128  ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 0.906      ;
; 0.132  ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 0.902      ;
; 0.142  ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst8|inst3  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.890      ;
; 0.142  ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.891      ;
; 0.146  ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.887      ;
; 0.147  ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.002      ; 0.887      ;
; 0.161  ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.871      ;
; 0.165  ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.868      ;
; 0.165  ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.868      ;
; 0.168  ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.865      ;
; 0.191  ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.842      ;
; 0.237  ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.796      ;
; 0.277  ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.001      ; 0.756      ;
; 0.406  ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.626      ;
; 0.665  ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst7|inst   ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst7|inst1  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst7|inst2  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst7|inst3  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst8|inst2  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst8|inst1  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst8|inst   ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst12|inst3 ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst12|inst  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst12|inst1 ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst12|inst2 ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst11|inst1 ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst11|inst2 ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst11|inst3 ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 1.000        ; 0.000      ; 0.367      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[9]'                                                                                                            ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst7|inst   ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst7|inst1  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst7|inst2  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst7|inst3  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst8|inst2  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst8|inst1  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst8|inst   ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst12|inst2 ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst11|inst1 ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst11|inst2 ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst11|inst3 ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst12|inst  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst12|inst1 ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst12|inst3 ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.474 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.626      ;
; 0.603 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.756      ;
; 0.643 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.796      ;
; 0.689 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.842      ;
; 0.692 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.844      ;
; 0.712 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.865      ;
; 0.715 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.868      ;
; 0.715 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.868      ;
; 0.719 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.871      ;
; 0.733 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 0.887      ;
; 0.734 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.887      ;
; 0.738 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst8|inst3  ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; reg4bitsNovo:inst7|inst1  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.891      ;
; 0.748 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 0.902      ;
; 0.752 ; reg4bitsNovo:inst7|inst   ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 0.906      ;
; 0.765 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.918      ;
; 0.776 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 0.930      ;
; 0.819 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 0.973      ;
; 0.828 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 0.980      ;
; 0.831 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.984      ;
; 0.832 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 0.985      ;
; 0.835 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 0.989      ;
; 0.838 ; reg4bitsNovo:inst8|inst   ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 0.992      ;
; 0.874 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 1.026      ;
; 0.882 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 1.034      ;
; 0.896 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.049      ;
; 0.948 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst11|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 1.100      ;
; 0.959 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.112      ;
; 0.978 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.131      ;
; 0.982 ; reg4bitsNovo:inst7|inst2  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.135      ;
; 1.004 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.000      ; 1.156      ;
; 1.047 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.200      ;
; 1.048 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst3 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.201      ;
; 1.068 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.221      ;
; 1.071 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 1.225      ;
; 1.087 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.240      ;
; 1.090 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 1.244      ;
; 1.091 ; reg4bitsNovo:inst7|inst3  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.244      ;
; 1.094 ; reg4bitsNovo:inst8|inst1  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 1.248      ;
; 1.136 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 1.290      ;
; 1.155 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 1.309      ;
; 1.159 ; reg4bitsNovo:inst8|inst2  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.002      ; 1.313      ;
; 1.188 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst2 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.341      ;
; 1.207 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst1 ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.360      ;
; 1.211 ; reg4bitsNovo:inst8|inst3  ; reg4bitsNovo:inst12|inst  ; SW[9]        ; SW[9]       ; 0.000        ; 0.001      ; 1.364      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[9]'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst11|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst7|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[9] ; Rise       ; reg4bitsNovo:inst8|inst3  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst11|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst11|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst11|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst11|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst11|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst11|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst12|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst12|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst12|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst12|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst12|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst12|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst12|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst12|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst7|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst7|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst7|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst7|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst7|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst7|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst7|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst7|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst8|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst8|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst8|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst8|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst8|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst8|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; inst8|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; inst8|inst|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[9]      ; 2.084  ; 2.084  ; Rise       ; SW[9]           ;
;  SW[0]    ; SW[9]      ; 1.168  ; 1.168  ; Rise       ; SW[9]           ;
;  SW[1]    ; SW[9]      ; 1.405  ; 1.405  ; Rise       ; SW[9]           ;
;  SW[2]    ; SW[9]      ; 1.578  ; 1.578  ; Rise       ; SW[9]           ;
;  SW[3]    ; SW[9]      ; 0.508  ; 0.508  ; Rise       ; SW[9]           ;
;  SW[4]    ; SW[9]      ; 2.084  ; 2.084  ; Rise       ; SW[9]           ;
;  SW[5]    ; SW[9]      ; -0.186 ; -0.186 ; Rise       ; SW[9]           ;
;  SW[6]    ; SW[9]      ; 0.122  ; 0.122  ; Rise       ; SW[9]           ;
;  SW[7]    ; SW[9]      ; -0.734 ; -0.734 ; Rise       ; SW[9]           ;
;  SW[8]    ; SW[9]      ; -0.457 ; -0.457 ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[9]      ; 0.989  ; 0.989  ; Rise       ; SW[9]           ;
;  SW[0]    ; SW[9]      ; 0.131  ; 0.131  ; Rise       ; SW[9]           ;
;  SW[1]    ; SW[9]      ; -0.047 ; -0.047 ; Rise       ; SW[9]           ;
;  SW[2]    ; SW[9]      ; -0.318 ; -0.318 ; Rise       ; SW[9]           ;
;  SW[3]    ; SW[9]      ; -0.385 ; -0.385 ; Rise       ; SW[9]           ;
;  SW[4]    ; SW[9]      ; 0.159  ; 0.159  ; Rise       ; SW[9]           ;
;  SW[5]    ; SW[9]      ; 0.409  ; 0.409  ; Rise       ; SW[9]           ;
;  SW[6]    ; SW[9]      ; 0.328  ; 0.328  ; Rise       ; SW[9]           ;
;  SW[7]    ; SW[9]      ; 0.858  ; 0.858  ; Rise       ; SW[9]           ;
;  SW[8]    ; SW[9]      ; 0.989  ; 0.989  ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; SW[9]      ; 3.934 ; 3.934 ; Rise       ; SW[9]           ;
;  A[0]     ; SW[9]      ; 3.782 ; 3.782 ; Rise       ; SW[9]           ;
;  A[1]     ; SW[9]      ; 3.809 ; 3.809 ; Rise       ; SW[9]           ;
;  A[2]     ; SW[9]      ; 3.815 ; 3.815 ; Rise       ; SW[9]           ;
;  A[3]     ; SW[9]      ; 3.934 ; 3.934 ; Rise       ; SW[9]           ;
; Ac[*]     ; SW[9]      ; 5.215 ; 5.215 ; Rise       ; SW[9]           ;
;  Ac[0]    ; SW[9]      ; 3.802 ; 3.802 ; Rise       ; SW[9]           ;
;  Ac[1]    ; SW[9]      ; 3.823 ; 3.823 ; Rise       ; SW[9]           ;
;  Ac[2]    ; SW[9]      ; 3.790 ; 3.790 ; Rise       ; SW[9]           ;
;  Ac[3]    ; SW[9]      ; 5.215 ; 5.215 ; Rise       ; SW[9]           ;
; B[*]      ; SW[9]      ; 4.308 ; 4.308 ; Rise       ; SW[9]           ;
;  B[0]     ; SW[9]      ; 4.308 ; 4.308 ; Rise       ; SW[9]           ;
;  B[1]     ; SW[9]      ; 4.275 ; 4.275 ; Rise       ; SW[9]           ;
;  B[2]     ; SW[9]      ; 3.747 ; 3.747 ; Rise       ; SW[9]           ;
;  B[3]     ; SW[9]      ; 3.751 ; 3.751 ; Rise       ; SW[9]           ;
; HEX1[*]   ; SW[9]      ; 5.036 ; 5.036 ; Rise       ; SW[9]           ;
;  HEX1[0]  ; SW[9]      ; 4.964 ; 4.964 ; Rise       ; SW[9]           ;
;  HEX1[1]  ; SW[9]      ; 4.857 ; 4.857 ; Rise       ; SW[9]           ;
;  HEX1[2]  ; SW[9]      ; 4.852 ; 4.852 ; Rise       ; SW[9]           ;
;  HEX1[3]  ; SW[9]      ; 4.955 ; 4.955 ; Rise       ; SW[9]           ;
;  HEX1[4]  ; SW[9]      ; 4.895 ; 4.895 ; Rise       ; SW[9]           ;
;  HEX1[5]  ; SW[9]      ; 5.030 ; 5.030 ; Rise       ; SW[9]           ;
;  HEX1[6]  ; SW[9]      ; 5.036 ; 5.036 ; Rise       ; SW[9]           ;
; HEX2[*]   ; SW[9]      ; 4.638 ; 4.638 ; Rise       ; SW[9]           ;
;  HEX2[0]  ; SW[9]      ; 4.557 ; 4.557 ; Rise       ; SW[9]           ;
;  HEX2[1]  ; SW[9]      ; 4.482 ; 4.482 ; Rise       ; SW[9]           ;
;  HEX2[2]  ; SW[9]      ; 4.529 ; 4.529 ; Rise       ; SW[9]           ;
;  HEX2[3]  ; SW[9]      ; 4.522 ; 4.522 ; Rise       ; SW[9]           ;
;  HEX2[4]  ; SW[9]      ; 4.577 ; 4.577 ; Rise       ; SW[9]           ;
;  HEX2[5]  ; SW[9]      ; 4.616 ; 4.616 ; Rise       ; SW[9]           ;
;  HEX2[6]  ; SW[9]      ; 4.638 ; 4.638 ; Rise       ; SW[9]           ;
; HEX3[*]   ; SW[9]      ; 4.866 ; 4.866 ; Rise       ; SW[9]           ;
;  HEX3[0]  ; SW[9]      ; 4.601 ; 4.601 ; Rise       ; SW[9]           ;
;  HEX3[1]  ; SW[9]      ; 4.866 ; 4.866 ; Rise       ; SW[9]           ;
;  HEX3[2]  ; SW[9]      ; 4.855 ; 4.855 ; Rise       ; SW[9]           ;
;  HEX3[3]  ; SW[9]      ; 4.562 ; 4.562 ; Rise       ; SW[9]           ;
;  HEX3[4]  ; SW[9]      ; 4.434 ; 4.434 ; Rise       ; SW[9]           ;
;  HEX3[5]  ; SW[9]      ; 4.604 ; 4.604 ; Rise       ; SW[9]           ;
;  HEX3[6]  ; SW[9]      ; 4.748 ; 4.748 ; Rise       ; SW[9]           ;
; LEDG[*]   ; SW[9]      ; 5.291 ; 5.291 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 4.657 ; 4.657 ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 4.982 ; 4.982 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 5.291 ; 5.291 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 4.871 ; 4.871 ; Rise       ; SW[9]           ;
; LEDR[*]   ; SW[9]      ; 5.504 ; 5.504 ; Rise       ; SW[9]           ;
;  LEDR[0]  ; SW[9]      ; 5.346 ; 5.346 ; Rise       ; SW[9]           ;
;  LEDR[1]  ; SW[9]      ; 5.265 ; 5.265 ; Rise       ; SW[9]           ;
;  LEDR[2]  ; SW[9]      ; 5.382 ; 5.382 ; Rise       ; SW[9]           ;
;  LEDR[3]  ; SW[9]      ; 5.504 ; 5.504 ; Rise       ; SW[9]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; SW[9]      ; 3.782 ; 3.782 ; Rise       ; SW[9]           ;
;  A[0]     ; SW[9]      ; 3.782 ; 3.782 ; Rise       ; SW[9]           ;
;  A[1]     ; SW[9]      ; 3.809 ; 3.809 ; Rise       ; SW[9]           ;
;  A[2]     ; SW[9]      ; 3.815 ; 3.815 ; Rise       ; SW[9]           ;
;  A[3]     ; SW[9]      ; 3.934 ; 3.934 ; Rise       ; SW[9]           ;
; Ac[*]     ; SW[9]      ; 3.790 ; 3.790 ; Rise       ; SW[9]           ;
;  Ac[0]    ; SW[9]      ; 3.802 ; 3.802 ; Rise       ; SW[9]           ;
;  Ac[1]    ; SW[9]      ; 3.823 ; 3.823 ; Rise       ; SW[9]           ;
;  Ac[2]    ; SW[9]      ; 3.790 ; 3.790 ; Rise       ; SW[9]           ;
;  Ac[3]    ; SW[9]      ; 5.215 ; 5.215 ; Rise       ; SW[9]           ;
; B[*]      ; SW[9]      ; 3.747 ; 3.747 ; Rise       ; SW[9]           ;
;  B[0]     ; SW[9]      ; 4.308 ; 4.308 ; Rise       ; SW[9]           ;
;  B[1]     ; SW[9]      ; 4.275 ; 4.275 ; Rise       ; SW[9]           ;
;  B[2]     ; SW[9]      ; 3.747 ; 3.747 ; Rise       ; SW[9]           ;
;  B[3]     ; SW[9]      ; 3.751 ; 3.751 ; Rise       ; SW[9]           ;
; HEX1[*]   ; SW[9]      ; 4.188 ; 4.188 ; Rise       ; SW[9]           ;
;  HEX1[0]  ; SW[9]      ; 4.294 ; 4.294 ; Rise       ; SW[9]           ;
;  HEX1[1]  ; SW[9]      ; 4.198 ; 4.198 ; Rise       ; SW[9]           ;
;  HEX1[2]  ; SW[9]      ; 4.188 ; 4.188 ; Rise       ; SW[9]           ;
;  HEX1[3]  ; SW[9]      ; 4.290 ; 4.290 ; Rise       ; SW[9]           ;
;  HEX1[4]  ; SW[9]      ; 4.224 ; 4.224 ; Rise       ; SW[9]           ;
;  HEX1[5]  ; SW[9]      ; 4.359 ; 4.359 ; Rise       ; SW[9]           ;
;  HEX1[6]  ; SW[9]      ; 4.359 ; 4.359 ; Rise       ; SW[9]           ;
; HEX2[*]   ; SW[9]      ; 4.337 ; 4.337 ; Rise       ; SW[9]           ;
;  HEX2[0]  ; SW[9]      ; 4.408 ; 4.408 ; Rise       ; SW[9]           ;
;  HEX2[1]  ; SW[9]      ; 4.337 ; 4.337 ; Rise       ; SW[9]           ;
;  HEX2[2]  ; SW[9]      ; 4.376 ; 4.376 ; Rise       ; SW[9]           ;
;  HEX2[3]  ; SW[9]      ; 4.376 ; 4.376 ; Rise       ; SW[9]           ;
;  HEX2[4]  ; SW[9]      ; 4.433 ; 4.433 ; Rise       ; SW[9]           ;
;  HEX2[5]  ; SW[9]      ; 4.468 ; 4.468 ; Rise       ; SW[9]           ;
;  HEX2[6]  ; SW[9]      ; 4.494 ; 4.494 ; Rise       ; SW[9]           ;
; HEX3[*]   ; SW[9]      ; 4.278 ; 4.278 ; Rise       ; SW[9]           ;
;  HEX3[0]  ; SW[9]      ; 4.446 ; 4.446 ; Rise       ; SW[9]           ;
;  HEX3[1]  ; SW[9]      ; 4.713 ; 4.713 ; Rise       ; SW[9]           ;
;  HEX3[2]  ; SW[9]      ; 4.704 ; 4.704 ; Rise       ; SW[9]           ;
;  HEX3[3]  ; SW[9]      ; 4.412 ; 4.412 ; Rise       ; SW[9]           ;
;  HEX3[4]  ; SW[9]      ; 4.278 ; 4.278 ; Rise       ; SW[9]           ;
;  HEX3[5]  ; SW[9]      ; 4.454 ; 4.454 ; Rise       ; SW[9]           ;
;  HEX3[6]  ; SW[9]      ; 4.593 ; 4.593 ; Rise       ; SW[9]           ;
; LEDG[*]   ; SW[9]      ; 4.657 ; 4.657 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 4.657 ; 4.657 ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 4.982 ; 4.982 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 5.291 ; 5.291 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 4.871 ; 4.871 ; Rise       ; SW[9]           ;
; LEDR[*]   ; SW[9]      ; 4.908 ; 4.908 ; Rise       ; SW[9]           ;
;  LEDR[0]  ; SW[9]      ; 5.224 ; 5.224 ; Rise       ; SW[9]           ;
;  LEDR[1]  ; SW[9]      ; 5.036 ; 5.036 ; Rise       ; SW[9]           ;
;  LEDR[2]  ; SW[9]      ; 4.908 ; 4.908 ; Rise       ; SW[9]           ;
;  LEDR[3]  ; SW[9]      ; 5.028 ; 5.028 ; Rise       ; SW[9]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; D[0]        ; 2.262 ;       ;       ; 2.262 ;
; SW[0]      ; HEX0[0]     ; 3.800 ; 3.800 ; 3.800 ; 3.800 ;
; SW[0]      ; HEX0[1]     ; 3.897 ; 3.897 ; 3.897 ; 3.897 ;
; SW[0]      ; HEX0[2]     ;       ; 3.843 ; 3.843 ;       ;
; SW[0]      ; HEX0[3]     ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; SW[0]      ; HEX0[4]     ; 3.854 ;       ;       ; 3.854 ;
; SW[0]      ; HEX0[5]     ; 3.852 ;       ;       ; 3.852 ;
; SW[0]      ; HEX0[6]     ; 3.927 ; 3.927 ; 3.927 ; 3.927 ;
; SW[0]      ; LEDR[0]     ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; SW[0]      ; LEDR[1]     ; 5.080 ; 5.080 ; 5.080 ; 5.080 ;
; SW[0]      ; LEDR[2]     ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[0]      ; LEDR[3]     ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; SW[1]      ; D[1]        ; 2.263 ;       ;       ; 2.263 ;
; SW[1]      ; HEX0[0]     ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; SW[1]      ; HEX0[1]     ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; SW[1]      ; HEX0[2]     ; 4.201 ;       ;       ; 4.201 ;
; SW[1]      ; HEX0[3]     ; 4.197 ; 4.197 ; 4.197 ; 4.197 ;
; SW[1]      ; HEX0[4]     ;       ; 4.213 ; 4.213 ;       ;
; SW[1]      ; HEX0[5]     ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; SW[1]      ; HEX0[6]     ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; SW[1]      ; LEDR[0]     ; 4.911 ; 4.911 ; 4.911 ; 4.911 ;
; SW[1]      ; LEDR[1]     ; 5.317 ; 5.317 ; 5.317 ; 5.317 ;
; SW[1]      ; LEDR[2]     ; 5.438 ; 5.438 ; 5.438 ; 5.438 ;
; SW[1]      ; LEDR[3]     ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; SW[2]      ; D[2]        ; 2.318 ;       ;       ; 2.318 ;
; SW[2]      ; HEX0[0]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[2]      ; HEX0[1]     ; 4.449 ;       ;       ; 4.449 ;
; SW[2]      ; HEX0[2]     ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; SW[2]      ; HEX0[3]     ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; SW[2]      ; HEX0[4]     ; 4.400 ; 4.400 ; 4.400 ; 4.400 ;
; SW[2]      ; HEX0[5]     ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; SW[2]      ; HEX0[6]     ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; SW[2]      ; LEDR[0]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[2]      ; LEDR[1]     ; 5.490 ; 5.490 ; 5.490 ; 5.490 ;
; SW[2]      ; LEDR[2]     ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
; SW[2]      ; LEDR[3]     ; 5.733 ; 5.733 ; 5.733 ; 5.733 ;
; SW[3]      ; D[3]        ; 2.778 ;       ;       ; 2.778 ;
; SW[3]      ; HEX0[0]     ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; SW[3]      ; HEX0[1]     ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; SW[3]      ; HEX0[2]     ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; SW[3]      ; HEX0[3]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[3]      ; HEX0[4]     ;       ; 4.242 ; 4.242 ;       ;
; SW[3]      ; HEX0[5]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[3]      ; HEX0[6]     ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; SW[4]      ; D[0]        ; 2.643 ; 2.643 ; 2.643 ; 2.643 ;
; SW[4]      ; D[1]        ; 2.643 ; 2.643 ; 2.643 ; 2.643 ;
; SW[4]      ; D[2]        ; 2.693 ; 2.693 ; 2.693 ; 2.693 ;
; SW[4]      ; D[3]        ; 2.598 ; 2.598 ; 2.598 ; 2.598 ;
; SW[4]      ; HEX0[0]     ; 4.855 ; 4.855 ; 4.855 ; 4.855 ;
; SW[4]      ; HEX0[1]     ; 4.427 ; 4.955 ; 4.955 ; 4.427 ;
; SW[4]      ; HEX0[2]     ; 4.905 ; 4.905 ; 4.905 ; 4.905 ;
; SW[4]      ; HEX0[3]     ; 4.893 ; 4.893 ; 4.893 ; 4.893 ;
; SW[4]      ; HEX0[4]     ; 4.906 ; 4.906 ; 4.906 ; 4.906 ;
; SW[4]      ; HEX0[5]     ; 4.908 ; 4.908 ; 4.908 ; 4.908 ;
; SW[4]      ; HEX0[6]     ; 4.982 ; 4.982 ; 4.982 ; 4.982 ;
; SW[4]      ; LEDR[0]     ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
; SW[4]      ; LEDR[1]     ; 5.996 ; 5.996 ; 5.996 ; 5.996 ;
; SW[4]      ; LEDR[2]     ; 6.117 ; 6.117 ; 6.117 ; 6.117 ;
; SW[4]      ; LEDR[3]     ; 6.239 ; 6.239 ; 6.239 ; 6.239 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; D[0]        ; 2.262 ;       ;       ; 2.262 ;
; SW[0]      ; HEX0[0]     ; 3.800 ; 3.800 ; 3.800 ; 3.800 ;
; SW[0]      ; HEX0[1]     ; 3.897 ; 3.897 ; 3.897 ; 3.897 ;
; SW[0]      ; HEX0[2]     ;       ; 3.843 ; 3.843 ;       ;
; SW[0]      ; HEX0[3]     ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; SW[0]      ; HEX0[4]     ; 3.854 ;       ;       ; 3.854 ;
; SW[0]      ; HEX0[5]     ; 3.852 ;       ;       ; 3.852 ;
; SW[0]      ; HEX0[6]     ; 3.927 ; 3.927 ; 3.927 ; 3.927 ;
; SW[0]      ; LEDR[0]     ; 4.907 ; 4.907 ; 4.907 ; 4.907 ;
; SW[0]      ; LEDR[1]     ; 4.826 ; 4.826 ; 4.826 ; 4.826 ;
; SW[0]      ; LEDR[2]     ; 4.943 ; 4.943 ; 4.943 ; 4.943 ;
; SW[0]      ; LEDR[3]     ; 4.898 ; 4.898 ; 4.898 ; 4.898 ;
; SW[1]      ; D[1]        ; 2.263 ;       ;       ; 2.263 ;
; SW[1]      ; HEX0[0]     ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; SW[1]      ; HEX0[1]     ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; SW[1]      ; HEX0[2]     ; 4.201 ;       ;       ; 4.201 ;
; SW[1]      ; HEX0[3]     ; 4.197 ; 4.197 ; 4.197 ; 4.197 ;
; SW[1]      ; HEX0[4]     ;       ; 4.213 ; 4.213 ;       ;
; SW[1]      ; HEX0[5]     ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; SW[1]      ; HEX0[6]     ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; SW[1]      ; LEDR[0]     ; 4.911 ; 4.911 ; 4.911 ; 4.911 ;
; SW[1]      ; LEDR[1]     ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; SW[1]      ; LEDR[2]     ; 4.947 ; 4.947 ; 4.947 ; 4.947 ;
; SW[1]      ; LEDR[3]     ; 5.069 ; 5.069 ; 5.069 ; 5.069 ;
; SW[2]      ; D[2]        ; 2.318 ;       ;       ; 2.318 ;
; SW[2]      ; HEX0[0]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[2]      ; HEX0[1]     ; 4.449 ;       ;       ; 4.449 ;
; SW[2]      ; HEX0[2]     ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; SW[2]      ; HEX0[3]     ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; SW[2]      ; HEX0[4]     ; 4.400 ; 4.400 ; 4.400 ; 4.400 ;
; SW[2]      ; HEX0[5]     ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; SW[2]      ; HEX0[6]     ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; SW[2]      ; LEDR[0]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[2]      ; LEDR[1]     ; 5.108 ; 5.108 ; 5.108 ; 5.108 ;
; SW[2]      ; LEDR[2]     ; 5.046 ; 5.046 ; 5.046 ; 5.046 ;
; SW[2]      ; LEDR[3]     ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; SW[3]      ; D[3]        ; 2.778 ;       ;       ; 2.778 ;
; SW[3]      ; HEX0[0]     ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; SW[3]      ; HEX0[1]     ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; SW[3]      ; HEX0[2]     ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; SW[3]      ; HEX0[3]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[3]      ; HEX0[4]     ;       ; 4.242 ; 4.242 ;       ;
; SW[3]      ; HEX0[5]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[3]      ; HEX0[6]     ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; SW[4]      ; D[0]        ; 2.643 ; 2.643 ; 2.643 ; 2.643 ;
; SW[4]      ; D[1]        ; 2.643 ; 2.643 ; 2.643 ; 2.643 ;
; SW[4]      ; D[2]        ; 2.693 ; 2.693 ; 2.693 ; 2.693 ;
; SW[4]      ; D[3]        ; 2.598 ; 2.598 ; 2.598 ; 2.598 ;
; SW[4]      ; HEX0[0]     ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[4]      ; HEX0[1]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; SW[4]      ; HEX0[2]     ; 3.815 ; 4.246 ; 4.246 ; 3.815 ;
; SW[4]      ; HEX0[3]     ; 3.809 ; 3.809 ; 3.809 ; 3.809 ;
; SW[4]      ; HEX0[4]     ; 4.258 ; 3.826 ; 3.826 ; 4.258 ;
; SW[4]      ; HEX0[5]     ; 4.253 ; 3.824 ; 3.824 ; 4.253 ;
; SW[4]      ; HEX0[6]     ; 3.899 ; 3.899 ; 3.899 ; 3.899 ;
; SW[4]      ; LEDR[0]     ; 4.762 ; 4.762 ; 4.762 ; 4.762 ;
; SW[4]      ; LEDR[1]     ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[4]      ; LEDR[2]     ; 4.798 ; 4.798 ; 4.798 ; 4.798 ;
; SW[4]      ; LEDR[3]     ; 4.870 ; 4.870 ; 4.870 ; 4.870 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.651  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  SW[9]           ; -2.651  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -16.184 ; 0.0   ; 0.0      ; 0.0     ; -19.961             ;
;  SW[9]           ; -16.184 ; 0.000 ; N/A      ; N/A     ; -19.961             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[9]      ; 6.826  ; 6.826  ; Rise       ; SW[9]           ;
;  SW[0]    ; SW[9]      ; 4.523  ; 4.523  ; Rise       ; SW[9]           ;
;  SW[1]    ; SW[9]      ; 5.148  ; 5.148  ; Rise       ; SW[9]           ;
;  SW[2]    ; SW[9]      ; 5.680  ; 5.680  ; Rise       ; SW[9]           ;
;  SW[3]    ; SW[9]      ; 2.631  ; 2.631  ; Rise       ; SW[9]           ;
;  SW[4]    ; SW[9]      ; 6.826  ; 6.826  ; Rise       ; SW[9]           ;
;  SW[5]    ; SW[9]      ; 0.836  ; 0.836  ; Rise       ; SW[9]           ;
;  SW[6]    ; SW[9]      ; 1.442  ; 1.442  ; Rise       ; SW[9]           ;
;  SW[7]    ; SW[9]      ; -0.475 ; -0.475 ; Rise       ; SW[9]           ;
;  SW[8]    ; SW[9]      ; 0.350  ; 0.350  ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[9]      ; 1.070  ; 1.070  ; Rise       ; SW[9]           ;
;  SW[0]    ; SW[9]      ; 0.131  ; 0.131  ; Rise       ; SW[9]           ;
;  SW[1]    ; SW[9]      ; -0.047 ; -0.047 ; Rise       ; SW[9]           ;
;  SW[2]    ; SW[9]      ; -0.318 ; -0.318 ; Rise       ; SW[9]           ;
;  SW[3]    ; SW[9]      ; -0.385 ; -0.385 ; Rise       ; SW[9]           ;
;  SW[4]    ; SW[9]      ; 0.159  ; 0.159  ; Rise       ; SW[9]           ;
;  SW[5]    ; SW[9]      ; 0.409  ; 0.409  ; Rise       ; SW[9]           ;
;  SW[6]    ; SW[9]      ; 0.328  ; 0.328  ; Rise       ; SW[9]           ;
;  SW[7]    ; SW[9]      ; 0.858  ; 0.858  ; Rise       ; SW[9]           ;
;  SW[8]    ; SW[9]      ; 1.070  ; 1.070  ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; SW[9]      ; 7.240  ; 7.240  ; Rise       ; SW[9]           ;
;  A[0]     ; SW[9]      ; 7.117  ; 7.117  ; Rise       ; SW[9]           ;
;  A[1]     ; SW[9]      ; 7.140  ; 7.140  ; Rise       ; SW[9]           ;
;  A[2]     ; SW[9]      ; 7.149  ; 7.149  ; Rise       ; SW[9]           ;
;  A[3]     ; SW[9]      ; 7.240  ; 7.240  ; Rise       ; SW[9]           ;
; Ac[*]     ; SW[9]      ; 10.654 ; 10.654 ; Rise       ; SW[9]           ;
;  Ac[0]    ; SW[9]      ; 7.142  ; 7.142  ; Rise       ; SW[9]           ;
;  Ac[1]    ; SW[9]      ; 7.168  ; 7.168  ; Rise       ; SW[9]           ;
;  Ac[2]    ; SW[9]      ; 7.121  ; 7.121  ; Rise       ; SW[9]           ;
;  Ac[3]    ; SW[9]      ; 10.654 ; 10.654 ; Rise       ; SW[9]           ;
; B[*]      ; SW[9]      ; 8.004  ; 8.004  ; Rise       ; SW[9]           ;
;  B[0]     ; SW[9]      ; 8.004  ; 8.004  ; Rise       ; SW[9]           ;
;  B[1]     ; SW[9]      ; 7.955  ; 7.955  ; Rise       ; SW[9]           ;
;  B[2]     ; SW[9]      ; 6.927  ; 6.927  ; Rise       ; SW[9]           ;
;  B[3]     ; SW[9]      ; 6.935  ; 6.935  ; Rise       ; SW[9]           ;
; HEX1[*]   ; SW[9]      ; 10.194 ; 10.194 ; Rise       ; SW[9]           ;
;  HEX1[0]  ; SW[9]      ; 10.080 ; 10.080 ; Rise       ; SW[9]           ;
;  HEX1[1]  ; SW[9]      ; 9.816  ; 9.816  ; Rise       ; SW[9]           ;
;  HEX1[2]  ; SW[9]      ; 9.800  ; 9.800  ; Rise       ; SW[9]           ;
;  HEX1[3]  ; SW[9]      ; 10.070 ; 10.070 ; Rise       ; SW[9]           ;
;  HEX1[4]  ; SW[9]      ; 9.847  ; 9.847  ; Rise       ; SW[9]           ;
;  HEX1[5]  ; SW[9]      ; 10.194 ; 10.194 ; Rise       ; SW[9]           ;
;  HEX1[6]  ; SW[9]      ; 10.191 ; 10.191 ; Rise       ; SW[9]           ;
; HEX2[*]   ; SW[9]      ; 9.031  ; 9.031  ; Rise       ; SW[9]           ;
;  HEX2[0]  ; SW[9]      ; 8.921  ; 8.921  ; Rise       ; SW[9]           ;
;  HEX2[1]  ; SW[9]      ; 8.699  ; 8.699  ; Rise       ; SW[9]           ;
;  HEX2[2]  ; SW[9]      ; 8.707  ; 8.707  ; Rise       ; SW[9]           ;
;  HEX2[3]  ; SW[9]      ; 8.736  ; 8.736  ; Rise       ; SW[9]           ;
;  HEX2[4]  ; SW[9]      ; 8.943  ; 8.943  ; Rise       ; SW[9]           ;
;  HEX2[5]  ; SW[9]      ; 9.014  ; 9.014  ; Rise       ; SW[9]           ;
;  HEX2[6]  ; SW[9]      ; 9.031  ; 9.031  ; Rise       ; SW[9]           ;
; HEX3[*]   ; SW[9]      ; 9.561  ; 9.561  ; Rise       ; SW[9]           ;
;  HEX3[0]  ; SW[9]      ; 9.043  ; 9.043  ; Rise       ; SW[9]           ;
;  HEX3[1]  ; SW[9]      ; 9.561  ; 9.561  ; Rise       ; SW[9]           ;
;  HEX3[2]  ; SW[9]      ; 9.522  ; 9.522  ; Rise       ; SW[9]           ;
;  HEX3[3]  ; SW[9]      ; 8.989  ; 8.989  ; Rise       ; SW[9]           ;
;  HEX3[4]  ; SW[9]      ; 8.658  ; 8.658  ; Rise       ; SW[9]           ;
;  HEX3[5]  ; SW[9]      ; 9.050  ; 9.050  ; Rise       ; SW[9]           ;
;  HEX3[6]  ; SW[9]      ; 9.393  ; 9.393  ; Rise       ; SW[9]           ;
; LEDG[*]   ; SW[9]      ; 10.536 ; 10.536 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 9.097  ; 9.097  ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 10.048 ; 10.048 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 10.536 ; 10.536 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 9.743  ; 9.743  ; Rise       ; SW[9]           ;
; LEDR[*]   ; SW[9]      ; 11.457 ; 11.457 ; Rise       ; SW[9]           ;
;  LEDR[0]  ; SW[9]      ; 11.172 ; 11.172 ; Rise       ; SW[9]           ;
;  LEDR[1]  ; SW[9]      ; 10.839 ; 10.839 ; Rise       ; SW[9]           ;
;  LEDR[2]  ; SW[9]      ; 11.035 ; 11.035 ; Rise       ; SW[9]           ;
;  LEDR[3]  ; SW[9]      ; 11.457 ; 11.457 ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; SW[9]      ; 3.782 ; 3.782 ; Rise       ; SW[9]           ;
;  A[0]     ; SW[9]      ; 3.782 ; 3.782 ; Rise       ; SW[9]           ;
;  A[1]     ; SW[9]      ; 3.809 ; 3.809 ; Rise       ; SW[9]           ;
;  A[2]     ; SW[9]      ; 3.815 ; 3.815 ; Rise       ; SW[9]           ;
;  A[3]     ; SW[9]      ; 3.934 ; 3.934 ; Rise       ; SW[9]           ;
; Ac[*]     ; SW[9]      ; 3.790 ; 3.790 ; Rise       ; SW[9]           ;
;  Ac[0]    ; SW[9]      ; 3.802 ; 3.802 ; Rise       ; SW[9]           ;
;  Ac[1]    ; SW[9]      ; 3.823 ; 3.823 ; Rise       ; SW[9]           ;
;  Ac[2]    ; SW[9]      ; 3.790 ; 3.790 ; Rise       ; SW[9]           ;
;  Ac[3]    ; SW[9]      ; 5.215 ; 5.215 ; Rise       ; SW[9]           ;
; B[*]      ; SW[9]      ; 3.747 ; 3.747 ; Rise       ; SW[9]           ;
;  B[0]     ; SW[9]      ; 4.308 ; 4.308 ; Rise       ; SW[9]           ;
;  B[1]     ; SW[9]      ; 4.275 ; 4.275 ; Rise       ; SW[9]           ;
;  B[2]     ; SW[9]      ; 3.747 ; 3.747 ; Rise       ; SW[9]           ;
;  B[3]     ; SW[9]      ; 3.751 ; 3.751 ; Rise       ; SW[9]           ;
; HEX1[*]   ; SW[9]      ; 4.188 ; 4.188 ; Rise       ; SW[9]           ;
;  HEX1[0]  ; SW[9]      ; 4.294 ; 4.294 ; Rise       ; SW[9]           ;
;  HEX1[1]  ; SW[9]      ; 4.198 ; 4.198 ; Rise       ; SW[9]           ;
;  HEX1[2]  ; SW[9]      ; 4.188 ; 4.188 ; Rise       ; SW[9]           ;
;  HEX1[3]  ; SW[9]      ; 4.290 ; 4.290 ; Rise       ; SW[9]           ;
;  HEX1[4]  ; SW[9]      ; 4.224 ; 4.224 ; Rise       ; SW[9]           ;
;  HEX1[5]  ; SW[9]      ; 4.359 ; 4.359 ; Rise       ; SW[9]           ;
;  HEX1[6]  ; SW[9]      ; 4.359 ; 4.359 ; Rise       ; SW[9]           ;
; HEX2[*]   ; SW[9]      ; 4.337 ; 4.337 ; Rise       ; SW[9]           ;
;  HEX2[0]  ; SW[9]      ; 4.408 ; 4.408 ; Rise       ; SW[9]           ;
;  HEX2[1]  ; SW[9]      ; 4.337 ; 4.337 ; Rise       ; SW[9]           ;
;  HEX2[2]  ; SW[9]      ; 4.376 ; 4.376 ; Rise       ; SW[9]           ;
;  HEX2[3]  ; SW[9]      ; 4.376 ; 4.376 ; Rise       ; SW[9]           ;
;  HEX2[4]  ; SW[9]      ; 4.433 ; 4.433 ; Rise       ; SW[9]           ;
;  HEX2[5]  ; SW[9]      ; 4.468 ; 4.468 ; Rise       ; SW[9]           ;
;  HEX2[6]  ; SW[9]      ; 4.494 ; 4.494 ; Rise       ; SW[9]           ;
; HEX3[*]   ; SW[9]      ; 4.278 ; 4.278 ; Rise       ; SW[9]           ;
;  HEX3[0]  ; SW[9]      ; 4.446 ; 4.446 ; Rise       ; SW[9]           ;
;  HEX3[1]  ; SW[9]      ; 4.713 ; 4.713 ; Rise       ; SW[9]           ;
;  HEX3[2]  ; SW[9]      ; 4.704 ; 4.704 ; Rise       ; SW[9]           ;
;  HEX3[3]  ; SW[9]      ; 4.412 ; 4.412 ; Rise       ; SW[9]           ;
;  HEX3[4]  ; SW[9]      ; 4.278 ; 4.278 ; Rise       ; SW[9]           ;
;  HEX3[5]  ; SW[9]      ; 4.454 ; 4.454 ; Rise       ; SW[9]           ;
;  HEX3[6]  ; SW[9]      ; 4.593 ; 4.593 ; Rise       ; SW[9]           ;
; LEDG[*]   ; SW[9]      ; 4.657 ; 4.657 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 4.657 ; 4.657 ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 4.982 ; 4.982 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 5.291 ; 5.291 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 4.871 ; 4.871 ; Rise       ; SW[9]           ;
; LEDR[*]   ; SW[9]      ; 4.908 ; 4.908 ; Rise       ; SW[9]           ;
;  LEDR[0]  ; SW[9]      ; 5.224 ; 5.224 ; Rise       ; SW[9]           ;
;  LEDR[1]  ; SW[9]      ; 5.036 ; 5.036 ; Rise       ; SW[9]           ;
;  LEDR[2]  ; SW[9]      ; 4.908 ; 4.908 ; Rise       ; SW[9]           ;
;  LEDR[3]  ; SW[9]      ; 5.028 ; 5.028 ; Rise       ; SW[9]           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; D[0]        ; 4.620  ;        ;        ; 4.620  ;
; SW[0]      ; HEX0[0]     ; 8.305  ; 8.305  ; 8.305  ; 8.305  ;
; SW[0]      ; HEX0[1]     ; 8.551  ; 8.551  ; 8.551  ; 8.551  ;
; SW[0]      ; HEX0[2]     ;        ; 8.350  ; 8.350  ;        ;
; SW[0]      ; HEX0[3]     ; 8.341  ; 8.341  ; 8.341  ; 8.341  ;
; SW[0]      ; HEX0[4]     ; 8.357  ;        ;        ; 8.357  ;
; SW[0]      ; HEX0[5]     ; 8.356  ;        ;        ; 8.356  ;
; SW[0]      ; HEX0[6]     ; 8.582  ; 8.582  ; 8.582  ; 8.582  ;
; SW[0]      ; LEDR[0]     ; 11.418 ; 11.418 ; 11.418 ; 11.418 ;
; SW[0]      ; LEDR[1]     ; 11.706 ; 11.706 ; 11.706 ; 11.706 ;
; SW[0]      ; LEDR[2]     ; 11.907 ; 11.907 ; 11.907 ; 11.907 ;
; SW[0]      ; LEDR[3]     ; 12.329 ; 12.329 ; 12.329 ; 12.329 ;
; SW[1]      ; D[1]        ; 4.622  ;        ;        ; 4.622  ;
; SW[1]      ; HEX0[0]     ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; SW[1]      ; HEX0[1]     ; 9.521  ; 9.521  ; 9.521  ; 9.521  ;
; SW[1]      ; HEX0[2]     ; 9.319  ;        ;        ; 9.319  ;
; SW[1]      ; HEX0[3]     ; 9.315  ; 9.315  ; 9.315  ; 9.315  ;
; SW[1]      ; HEX0[4]     ;        ; 9.332  ; 9.332  ;        ;
; SW[1]      ; HEX0[5]     ; 9.325  ; 9.325  ; 9.325  ; 9.325  ;
; SW[1]      ; HEX0[6]     ; 9.556  ; 9.556  ; 9.556  ; 9.556  ;
; SW[1]      ; LEDR[0]     ; 11.425 ; 11.425 ; 11.425 ; 11.425 ;
; SW[1]      ; LEDR[1]     ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; SW[1]      ; LEDR[2]     ; 12.532 ; 12.532 ; 12.532 ; 12.532 ;
; SW[1]      ; LEDR[3]     ; 12.954 ; 12.954 ; 12.954 ; 12.954 ;
; SW[2]      ; D[2]        ; 4.680  ;        ;        ; 4.680  ;
; SW[2]      ; HEX0[0]     ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; SW[2]      ; HEX0[1]     ; 10.164 ;        ;        ; 10.164 ;
; SW[2]      ; HEX0[2]     ; 9.962  ; 9.962  ; 9.962  ; 9.962  ;
; SW[2]      ; HEX0[3]     ; 9.949  ; 9.949  ; 9.949  ; 9.949  ;
; SW[2]      ; HEX0[4]     ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; SW[2]      ; HEX0[5]     ; 9.930  ; 9.930  ; 9.930  ; 9.930  ;
; SW[2]      ; HEX0[6]     ; 10.195 ; 10.195 ; 10.195 ; 10.195 ;
; SW[2]      ; LEDR[0]     ; 12.676 ; 12.676 ; 12.676 ; 12.676 ;
; SW[2]      ; LEDR[1]     ; 12.863 ; 12.863 ; 12.863 ; 12.863 ;
; SW[2]      ; LEDR[2]     ; 13.064 ; 13.064 ; 13.064 ; 13.064 ;
; SW[2]      ; LEDR[3]     ; 13.486 ; 13.486 ; 13.486 ; 13.486 ;
; SW[3]      ; D[3]        ; 5.773  ;        ;        ; 5.773  ;
; SW[3]      ; HEX0[0]     ; 9.372  ; 9.372  ; 9.372  ; 9.372  ;
; SW[3]      ; HEX0[1]     ; 9.652  ; 9.652  ; 9.652  ; 9.652  ;
; SW[3]      ; HEX0[2]     ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; SW[3]      ; HEX0[3]     ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; SW[3]      ; HEX0[4]     ;        ; 9.426  ; 9.426  ;        ;
; SW[3]      ; HEX0[5]     ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; SW[3]      ; HEX0[6]     ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; SW[4]      ; D[0]        ; 5.519  ; 5.519  ; 5.519  ; 5.519  ;
; SW[4]      ; D[1]        ; 5.519  ; 5.519  ; 5.519  ; 5.519  ;
; SW[4]      ; D[2]        ; 5.581  ; 5.581  ; 5.581  ; 5.581  ;
; SW[4]      ; D[3]        ; 5.334  ; 5.334  ; 5.334  ; 5.334  ;
; SW[4]      ; HEX0[0]     ; 11.059 ; 11.059 ; 11.059 ; 11.059 ;
; SW[4]      ; HEX0[1]     ; 9.848  ; 11.310 ; 11.310 ; 9.848  ;
; SW[4]      ; HEX0[2]     ; 11.108 ; 11.108 ; 11.108 ; 11.108 ;
; SW[4]      ; HEX0[3]     ; 11.095 ; 11.095 ; 11.095 ; 11.095 ;
; SW[4]      ; HEX0[4]     ; 11.107 ; 11.107 ; 11.107 ; 11.107 ;
; SW[4]      ; HEX0[5]     ; 11.076 ; 11.076 ; 11.076 ; 11.076 ;
; SW[4]      ; HEX0[6]     ; 11.341 ; 11.341 ; 11.341 ; 11.341 ;
; SW[4]      ; LEDR[0]     ; 13.822 ; 13.822 ; 13.822 ; 13.822 ;
; SW[4]      ; LEDR[1]     ; 14.009 ; 14.009 ; 14.009 ; 14.009 ;
; SW[4]      ; LEDR[2]     ; 14.210 ; 14.210 ; 14.210 ; 14.210 ;
; SW[4]      ; LEDR[3]     ; 14.632 ; 14.632 ; 14.632 ; 14.632 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; D[0]        ; 2.262 ;       ;       ; 2.262 ;
; SW[0]      ; HEX0[0]     ; 3.800 ; 3.800 ; 3.800 ; 3.800 ;
; SW[0]      ; HEX0[1]     ; 3.897 ; 3.897 ; 3.897 ; 3.897 ;
; SW[0]      ; HEX0[2]     ;       ; 3.843 ; 3.843 ;       ;
; SW[0]      ; HEX0[3]     ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; SW[0]      ; HEX0[4]     ; 3.854 ;       ;       ; 3.854 ;
; SW[0]      ; HEX0[5]     ; 3.852 ;       ;       ; 3.852 ;
; SW[0]      ; HEX0[6]     ; 3.927 ; 3.927 ; 3.927 ; 3.927 ;
; SW[0]      ; LEDR[0]     ; 4.907 ; 4.907 ; 4.907 ; 4.907 ;
; SW[0]      ; LEDR[1]     ; 4.826 ; 4.826 ; 4.826 ; 4.826 ;
; SW[0]      ; LEDR[2]     ; 4.943 ; 4.943 ; 4.943 ; 4.943 ;
; SW[0]      ; LEDR[3]     ; 4.898 ; 4.898 ; 4.898 ; 4.898 ;
; SW[1]      ; D[1]        ; 2.263 ;       ;       ; 2.263 ;
; SW[1]      ; HEX0[0]     ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; SW[1]      ; HEX0[1]     ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; SW[1]      ; HEX0[2]     ; 4.201 ;       ;       ; 4.201 ;
; SW[1]      ; HEX0[3]     ; 4.197 ; 4.197 ; 4.197 ; 4.197 ;
; SW[1]      ; HEX0[4]     ;       ; 4.213 ; 4.213 ;       ;
; SW[1]      ; HEX0[5]     ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; SW[1]      ; HEX0[6]     ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; SW[1]      ; LEDR[0]     ; 4.911 ; 4.911 ; 4.911 ; 4.911 ;
; SW[1]      ; LEDR[1]     ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; SW[1]      ; LEDR[2]     ; 4.947 ; 4.947 ; 4.947 ; 4.947 ;
; SW[1]      ; LEDR[3]     ; 5.069 ; 5.069 ; 5.069 ; 5.069 ;
; SW[2]      ; D[2]        ; 2.318 ;       ;       ; 2.318 ;
; SW[2]      ; HEX0[0]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[2]      ; HEX0[1]     ; 4.449 ;       ;       ; 4.449 ;
; SW[2]      ; HEX0[2]     ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; SW[2]      ; HEX0[3]     ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; SW[2]      ; HEX0[4]     ; 4.400 ; 4.400 ; 4.400 ; 4.400 ;
; SW[2]      ; HEX0[5]     ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; SW[2]      ; HEX0[6]     ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; SW[2]      ; LEDR[0]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[2]      ; LEDR[1]     ; 5.108 ; 5.108 ; 5.108 ; 5.108 ;
; SW[2]      ; LEDR[2]     ; 5.046 ; 5.046 ; 5.046 ; 5.046 ;
; SW[2]      ; LEDR[3]     ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; SW[3]      ; D[3]        ; 2.778 ;       ;       ; 2.778 ;
; SW[3]      ; HEX0[0]     ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; SW[3]      ; HEX0[1]     ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; SW[3]      ; HEX0[2]     ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; SW[3]      ; HEX0[3]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[3]      ; HEX0[4]     ;       ; 4.242 ; 4.242 ;       ;
; SW[3]      ; HEX0[5]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[3]      ; HEX0[6]     ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; SW[4]      ; D[0]        ; 2.643 ; 2.643 ; 2.643 ; 2.643 ;
; SW[4]      ; D[1]        ; 2.643 ; 2.643 ; 2.643 ; 2.643 ;
; SW[4]      ; D[2]        ; 2.693 ; 2.693 ; 2.693 ; 2.693 ;
; SW[4]      ; D[3]        ; 2.598 ; 2.598 ; 2.598 ; 2.598 ;
; SW[4]      ; HEX0[0]     ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[4]      ; HEX0[1]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; SW[4]      ; HEX0[2]     ; 3.815 ; 4.246 ; 4.246 ; 3.815 ;
; SW[4]      ; HEX0[3]     ; 3.809 ; 3.809 ; 3.809 ; 3.809 ;
; SW[4]      ; HEX0[4]     ; 4.258 ; 3.826 ; 3.826 ; 4.258 ;
; SW[4]      ; HEX0[5]     ; 4.253 ; 3.824 ; 3.824 ; 4.253 ;
; SW[4]      ; HEX0[6]     ; 3.899 ; 3.899 ; 3.899 ; 3.899 ;
; SW[4]      ; LEDR[0]     ; 4.762 ; 4.762 ; 4.762 ; 4.762 ;
; SW[4]      ; LEDR[1]     ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[4]      ; LEDR[2]     ; 4.798 ; 4.798 ; 4.798 ; 4.798 ;
; SW[4]      ; LEDR[3]     ; 4.870 ; 4.870 ; 4.870 ; 4.870 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[9]      ; SW[9]    ; 71       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[9]      ; SW[9]    ; 71       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 133   ; 133  ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 179   ; 179  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 26 20:15:57 2018
Info: Command: quartus_sta CircuitoFinal -c CircuitoFinal
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CircuitoFinal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[9] SW[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.651
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.651       -16.184 SW[9] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 SW[9] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -19.961 SW[9] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.349
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.349        -1.383 SW[9] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 SW[9] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -16.380 SW[9] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 296 megabytes
    Info: Processing ended: Thu Apr 26 20:15:58 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


