Timing Analyzer report for ProcDes
Mon Nov 13 19:58:04 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ProcDes                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.65        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.0%      ;
;     Processor 3            ;   4.3%      ;
;     Processors 4-12        ;   3.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 66.75 MHz ; 66.75 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -13.981 ; -45253.902        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -4243.000                        ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                 ;
+---------+----------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.981 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.278      ; 15.254     ;
; -13.976 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.262      ; 15.233     ;
; -13.974 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.278      ; 15.247     ;
; -13.969 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.262      ; 15.226     ;
; -13.917 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.280      ; 15.192     ;
; -13.912 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.264      ; 15.171     ;
; -13.910 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.280      ; 15.185     ;
; -13.905 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.264      ; 15.164     ;
; -13.842 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.282      ; 15.119     ;
; -13.837 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.278      ; 15.110     ;
; -13.837 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.266      ; 15.098     ;
; -13.832 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.262      ; 15.089     ;
; -13.802 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.311      ; 15.108     ;
; -13.795 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.311      ; 15.101     ;
; -13.783 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.282      ; 15.060     ;
; -13.778 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.266      ; 15.039     ;
; -13.775 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.282      ; 15.052     ;
; -13.770 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.280      ; 15.045     ;
; -13.768 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.282      ; 15.045     ;
; -13.768 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.282      ; 15.045     ;
; -13.766 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.284      ; 15.045     ;
; -13.765 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.264      ; 15.024     ;
; -13.761 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.282      ; 15.038     ;
; -13.759 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.284      ; 15.038     ;
; -13.747 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.329      ; 15.071     ;
; -13.741 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.312      ; 15.048     ;
; -13.740 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.329      ; 15.064     ;
; -13.738 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.284      ; 15.017     ;
; -13.738 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.313      ; 15.046     ;
; -13.734 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.312      ; 15.041     ;
; -13.731 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.284      ; 15.010     ;
; -13.731 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.313      ; 15.039     ;
; -13.711 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.284      ; 14.990     ;
; -13.707 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.312      ; 15.014     ;
; -13.704 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.284      ; 14.983     ;
; -13.704 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.284      ; 14.983     ;
; -13.702 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.286      ; 14.983     ;
; -13.700 ; pc_current[12] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.278      ; 14.973     ;
; -13.700 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.312      ; 15.007     ;
; -13.697 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.284      ; 14.976     ;
; -13.695 ; pc_current[12] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.952     ;
; -13.695 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.286      ; 14.976     ;
; -13.683 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.331      ; 15.009     ;
; -13.677 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.314      ; 14.986     ;
; -13.676 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.331      ; 15.002     ;
; -13.674 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.286      ; 14.955     ;
; -13.673 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[3][8]  ; clk          ; clk         ; 1.000        ; 0.282      ; 14.950     ;
; -13.670 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.314      ; 14.979     ;
; -13.667 ; pc_current[1]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.282      ; 14.944     ;
; -13.667 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.286      ; 14.948     ;
; -13.666 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[3][8]  ; clk          ; clk         ; 1.000        ; 0.282      ; 14.943     ;
; -13.665 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.278      ; 14.938     ;
; -13.663 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.315      ; 14.973     ;
; -13.662 ; pc_current[1]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.266      ; 14.923     ;
; -13.660 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.917     ;
; -13.658 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.311      ; 14.964     ;
; -13.643 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.314      ; 14.952     ;
; -13.636 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.286      ; 14.917     ;
; -13.636 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.314      ; 14.945     ;
; -13.633 ; pc_current[7]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.280      ; 14.908     ;
; -13.631 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.282      ; 14.908     ;
; -13.629 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.286      ; 14.910     ;
; -13.628 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[5][8]  ; clk          ; clk         ; 1.000        ; 0.306      ; 14.929     ;
; -13.628 ; pc_current[7]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.264      ; 14.887     ;
; -13.627 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.288      ; 14.910     ;
; -13.624 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.282      ; 14.901     ;
; -13.622 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.284      ; 14.901     ;
; -13.621 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[5][8]  ; clk          ; clk         ; 1.000        ; 0.306      ; 14.922     ;
; -13.609 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[3][8]  ; clk          ; clk         ; 1.000        ; 0.284      ; 14.888     ;
; -13.608 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][14] ; clk          ; clk         ; 1.000        ; 0.254      ; 14.857     ;
; -13.608 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.333      ; 14.936     ;
; -13.604 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.250      ; 14.849     ;
; -13.604 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.315      ; 14.914     ;
; -13.603 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.329      ; 14.927     ;
; -13.602 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.316      ; 14.913     ;
; -13.602 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[3][8]  ; clk          ; clk         ; 1.000        ; 0.284      ; 14.881     ;
; -13.601 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][14] ; clk          ; clk         ; 1.000        ; 0.254      ; 14.850     ;
; -13.599 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.288      ; 14.882     ;
; -13.597 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.312      ; 14.904     ;
; -13.597 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.250      ; 14.842     ;
; -13.594 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.284      ; 14.873     ;
; -13.591 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.313      ; 14.899     ;
; -13.577 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.286      ; 14.858     ;
; -13.576 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][14] ; clk          ; clk         ; 1.000        ; 0.262      ; 14.833     ;
; -13.574 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.252      ; 14.821     ;
; -13.570 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.286      ; 14.851     ;
; -13.569 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][14] ; clk          ; clk         ; 1.000        ; 0.262      ; 14.826     ;
; -13.568 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.288      ; 14.851     ;
; -13.568 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.316      ; 14.879     ;
; -13.567 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.252      ; 14.814     ;
; -13.564 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.284      ; 14.843     ;
; -13.564 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[5][8]  ; clk          ; clk         ; 1.000        ; 0.308      ; 14.867     ;
; -13.563 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.312      ; 14.870     ;
; -13.560 ; pc_current[6]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.280      ; 14.835     ;
; -13.558 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[1][14] ; clk          ; clk         ; 1.000        ; 0.307      ; 14.860     ;
; -13.557 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.284      ; 14.836     ;
; -13.557 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[5][8]  ; clk          ; clk         ; 1.000        ; 0.308      ; 14.860     ;
; -13.555 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.286      ; 14.836     ;
; -13.555 ; pc_current[6]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.264      ; 14.814     ;
; -13.551 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[1][14] ; clk          ; clk         ; 1.000        ; 0.307      ; 14.853     ;
+---------+----------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                       ;
+-------+---------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; pc_current[0]                                     ; pc_current[0]                         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.997 ; register_file_VHDL:register_file|reg_array[3][11] ; Data_Memory_VHDL:data_memory|RAM~4116 ; clk          ; clk         ; 0.000        ; -0.286     ; 0.868      ;
; 0.997 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~4120 ; clk          ; clk         ; 0.000        ; -0.286     ; 0.868      ;
; 0.997 ; register_file_VHDL:register_file|reg_array[3][0]  ; Data_Memory_VHDL:data_memory|RAM~4105 ; clk          ; clk         ; 0.000        ; -0.286     ; 0.868      ;
; 1.102 ; register_file_VHDL:register_file|reg_array[3][1]  ; Data_Memory_VHDL:data_memory|RAM~4090 ; clk          ; clk         ; 0.000        ; -0.285     ; 0.974      ;
; 1.103 ; register_file_VHDL:register_file|reg_array[3][8]  ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; -0.286     ; 0.974      ;
; 1.103 ; register_file_VHDL:register_file|reg_array[3][14] ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; -0.286     ; 0.974      ;
; 1.175 ; register_file_VHDL:register_file|reg_array[3][10] ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; -0.286     ; 1.046      ;
; 1.178 ; register_file_VHDL:register_file|reg_array[3][9]  ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; -0.286     ; 1.049      ;
; 1.179 ; register_file_VHDL:register_file|reg_array[3][7]  ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; -0.286     ; 1.050      ;
; 1.265 ; register_file_VHDL:register_file|reg_array[2][0]  ; Data_Memory_VHDL:data_memory|RAM~4105 ; clk          ; clk         ; 0.000        ; -0.296     ; 1.126      ;
; 1.325 ; register_file_VHDL:register_file|reg_array[3][3]  ; Data_Memory_VHDL:data_memory|RAM~4108 ; clk          ; clk         ; 0.000        ; -0.286     ; 1.196      ;
; 1.337 ; register_file_VHDL:register_file|reg_array[2][8]  ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; -0.316     ; 1.178      ;
; 1.347 ; register_file_VHDL:register_file|reg_array[2][11] ; Data_Memory_VHDL:data_memory|RAM~4116 ; clk          ; clk         ; 0.000        ; -0.296     ; 1.208      ;
; 1.349 ; register_file_VHDL:register_file|reg_array[2][14] ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; -0.296     ; 1.210      ;
; 1.370 ; register_file_VHDL:register_file|reg_array[1][15] ; Data_Memory_VHDL:data_memory|RAM~4120 ; clk          ; clk         ; 0.000        ; -0.311     ; 1.216      ;
; 1.393 ; register_file_VHDL:register_file|reg_array[3][5]  ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; -0.282     ; 1.268      ;
; 1.394 ; register_file_VHDL:register_file|reg_array[2][9]  ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; -0.296     ; 1.255      ;
; 1.401 ; register_file_VHDL:register_file|reg_array[1][11] ; Data_Memory_VHDL:data_memory|RAM~4116 ; clk          ; clk         ; 0.000        ; -0.311     ; 1.247      ;
; 1.422 ; register_file_VHDL:register_file|reg_array[3][4]  ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; -0.298     ; 1.281      ;
; 1.422 ; register_file_VHDL:register_file|reg_array[2][3]  ; Data_Memory_VHDL:data_memory|RAM~4108 ; clk          ; clk         ; 0.000        ; -0.284     ; 1.295      ;
; 1.475 ; register_file_VHDL:register_file|reg_array[1][14] ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; -0.311     ; 1.321      ;
; 1.551 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.771      ;
; 1.556 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.776      ;
; 1.573 ; register_file_VHDL:register_file|reg_array[1][10] ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; -0.311     ; 1.419      ;
; 1.637 ; register_file_VHDL:register_file|reg_array[1][0]  ; Data_Memory_VHDL:data_memory|RAM~4105 ; clk          ; clk         ; 0.000        ; -0.273     ; 1.521      ;
; 1.653 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.658 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.878      ;
; 1.659 ; register_file_VHDL:register_file|reg_array[2][5]  ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; -0.333     ; 1.483      ;
; 1.730 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3131 ; clk          ; clk         ; 0.000        ; -0.321     ; 1.566      ;
; 1.734 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.950      ;
; 1.739 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.955      ;
; 1.754 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.971      ;
; 1.758 ; register_file_VHDL:register_file|reg_array[1][7]  ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; -0.291     ; 1.624      ;
; 1.761 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.981      ;
; 1.761 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.981      ;
; 1.766 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.986      ;
; 1.766 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.986      ;
; 1.770 ; register_file_VHDL:register_file|reg_array[2][4]  ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; -0.278     ; 1.649      ;
; 1.795 ; register_file_VHDL:register_file|reg_array[2][7]  ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; -0.282     ; 1.670      ;
; 1.811 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~1275 ; clk          ; clk         ; 0.000        ; -0.321     ; 1.647      ;
; 1.840 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.070      ;
; 1.841 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.071      ;
; 1.841 ; pc_current[13]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.059      ; 2.057      ;
; 1.844 ; pc_current[5]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.063      ;
; 1.846 ; pc_current[13]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.059      ; 2.062      ;
; 1.847 ; register_file_VHDL:register_file|reg_array[2][6]  ; Data_Memory_VHDL:data_memory|RAM~79   ; clk          ; clk         ; 0.000        ; -0.327     ; 1.677      ;
; 1.848 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.078      ;
; 1.849 ; pc_current[5]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.068      ;
; 1.852 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.082      ;
; 1.856 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.060      ; 2.073      ;
; 1.870 ; pc_current[7]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.089      ;
; 1.875 ; pc_current[7]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.094      ;
; 1.878 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~216  ; clk          ; clk         ; 0.000        ; -0.291     ; 1.744      ;
; 1.881 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~168  ; clk          ; clk         ; 0.000        ; -0.291     ; 1.747      ;
; 1.891 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~1131 ; clk          ; clk         ; 0.000        ; -0.318     ; 1.730      ;
; 1.894 ; register_file_VHDL:register_file|reg_array[2][13] ; Data_Memory_VHDL:data_memory|RAM~614  ; clk          ; clk         ; 0.000        ; -0.299     ; 1.752      ;
; 1.896 ; register_file_VHDL:register_file|reg_array[2][13] ; Data_Memory_VHDL:data_memory|RAM~1638 ; clk          ; clk         ; 0.000        ; -0.299     ; 1.754      ;
; 1.906 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~1627 ; clk          ; clk         ; 0.000        ; -0.326     ; 1.737      ;
; 1.910 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~603  ; clk          ; clk         ; 0.000        ; -0.326     ; 1.741      ;
; 1.920 ; register_file_VHDL:register_file|reg_array[1][8]  ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; -0.278     ; 1.799      ;
; 1.927 ; register_file_VHDL:register_file|reg_array[3][9]  ; Data_Memory_VHDL:data_memory|RAM~658  ; clk          ; clk         ; 0.000        ; -0.286     ; 1.798      ;
; 1.935 ; register_file_VHDL:register_file|reg_array[3][9]  ; Data_Memory_VHDL:data_memory|RAM~1250 ; clk          ; clk         ; 0.000        ; -0.295     ; 1.797      ;
; 1.937 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.056      ; 2.150      ;
; 1.942 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.172      ;
; 1.943 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.173      ;
; 1.950 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.180      ;
; 1.952 ; register_file_VHDL:register_file|reg_array[5][2]  ; pc_current[2]                         ; clk          ; clk         ; 0.000        ; -0.293     ; 1.816      ;
; 1.952 ; register_file_VHDL:register_file|reg_array[6][13] ; pc_current[13]                        ; clk          ; clk         ; 0.000        ; -0.311     ; 1.798      ;
; 1.954 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.184      ;
; 1.964 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.060      ; 2.181      ;
; 1.964 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.060      ; 2.181      ;
; 1.965 ; pc_current[6]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.184      ;
; 1.970 ; pc_current[6]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.189      ;
; 1.971 ; register_file_VHDL:register_file|reg_array[3][6]  ; Data_Memory_VHDL:data_memory|RAM~79   ; clk          ; clk         ; 0.000        ; -0.299     ; 1.829      ;
; 1.972 ; pc_current[14]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.059      ; 2.188      ;
; 1.973 ; pc_current[11]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.059      ; 2.189      ;
; 1.976 ; pc_current[9]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.195      ;
; 1.977 ; pc_current[14]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.059      ; 2.193      ;
; 1.978 ; pc_current[11]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.059      ; 2.194      ;
; 1.979 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~251  ; clk          ; clk         ; 0.000        ; -0.335     ; 1.801      ;
; 1.980 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3323 ; clk          ; clk         ; 0.000        ; -0.335     ; 1.802      ;
; 1.981 ; pc_current[9]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.200      ;
; 1.983 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~219  ; clk          ; clk         ; 0.000        ; -0.326     ; 1.814      ;
; 1.984 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4090 ; clk          ; clk         ; 0.000        ; 0.076      ; 2.217      ;
; 1.986 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3291 ; clk          ; clk         ; 0.000        ; -0.326     ; 1.817      ;
; 1.986 ; register_file_VHDL:register_file|reg_array[1][3]  ; Data_Memory_VHDL:data_memory|RAM~4108 ; clk          ; clk         ; 0.000        ; -0.299     ; 1.844      ;
; 1.988 ; register_file_VHDL:register_file|reg_array[3][11] ; Data_Memory_VHDL:data_memory|RAM~196  ; clk          ; clk         ; 0.000        ; -0.299     ; 1.846      ;
; 1.998 ; register_file_VHDL:register_file|reg_array[2][6]  ; Data_Memory_VHDL:data_memory|RAM~4111 ; clk          ; clk         ; 0.000        ; -0.336     ; 1.819      ;
; 2.006 ; register_file_VHDL:register_file|reg_array[2][6]  ; Data_Memory_VHDL:data_memory|RAM~2079 ; clk          ; clk         ; 0.000        ; -0.305     ; 1.858      ;
; 2.015 ; register_file_VHDL:register_file|reg_array[3][14] ; Data_Memory_VHDL:data_memory|RAM~3463 ; clk          ; clk         ; 0.000        ; -0.280     ; 1.892      ;
; 2.023 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.069      ; 2.249      ;
; 2.024 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.069      ; 2.250      ;
; 2.031 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; 0.069      ; 2.257      ;
; 2.033 ; register_file_VHDL:register_file|reg_array[1][9]  ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; -0.273     ; 1.917      ;
; 2.035 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; 0.069      ; 2.261      ;
; 2.037 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3451 ; clk          ; clk         ; 0.000        ; -0.317     ; 1.877      ;
; 2.044 ; pc_current[13]                                    ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.056      ; 2.257      ;
; 2.047 ; pc_current[5]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.059      ; 2.263      ;
; 2.050 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.280      ;
+-------+---------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 74.47 MHz ; 74.47 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -12.428 ; -40400.052       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -4243.000                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+---------+----------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.428 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.245      ; 13.668     ;
; -12.423 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.245      ; 13.663     ;
; -12.410 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.261      ; 13.666     ;
; -12.405 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.261      ; 13.661     ;
; -12.380 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.247      ; 13.622     ;
; -12.375 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.247      ; 13.617     ;
; -12.362 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 13.620     ;
; -12.357 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 13.615     ;
; -12.342 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.294      ; 13.631     ;
; -12.337 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.294      ; 13.626     ;
; -12.331 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.265      ; 13.591     ;
; -12.326 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.265      ; 13.586     ;
; -12.310 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.262      ; 13.567     ;
; -12.306 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.245      ; 13.546     ;
; -12.305 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.262      ; 13.562     ;
; -12.294 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.296      ; 13.585     ;
; -12.291 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.248      ; 13.534     ;
; -12.289 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.296      ; 13.580     ;
; -12.288 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.261      ; 13.544     ;
; -12.285 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.304      ; 13.584     ;
; -12.283 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.267      ; 13.545     ;
; -12.280 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.304      ; 13.579     ;
; -12.278 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.267      ; 13.540     ;
; -12.276 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.536     ;
; -12.273 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.532     ;
; -12.271 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.531     ;
; -12.267 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.248      ; 13.510     ;
; -12.262 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.521     ;
; -12.257 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.516     ;
; -12.255 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.247      ; 13.497     ;
; -12.249 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.508     ;
; -12.248 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.534     ;
; -12.243 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.529     ;
; -12.237 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 13.495     ;
; -12.237 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.306      ; 13.538     ;
; -12.232 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.306      ; 13.533     ;
; -12.228 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.267      ; 13.490     ;
; -12.224 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.484     ;
; -12.223 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.267      ; 13.485     ;
; -12.220 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.294      ; 13.509     ;
; -12.219 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.479     ;
; -12.209 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.265      ; 13.469     ;
; -12.205 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.297      ; 13.497     ;
; -12.200 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.486     ;
; -12.200 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.488     ;
; -12.195 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.481     ;
; -12.195 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.483     ;
; -12.194 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.268      ; 13.457     ;
; -12.188 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.262      ; 13.445     ;
; -12.181 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.297      ; 13.473     ;
; -12.179 ; pc_current[12] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.245      ; 13.419     ;
; -12.178 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.233      ; 13.406     ;
; -12.176 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.267      ; 13.438     ;
; -12.173 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.433     ;
; -12.173 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.233      ; 13.401     ;
; -12.171 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.267      ; 13.433     ;
; -12.170 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.268      ; 13.433     ;
; -12.169 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.296      ; 13.460     ;
; -12.163 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.304      ; 13.462     ;
; -12.161 ; pc_current[12] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.261      ; 13.417     ;
; -12.158 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.267      ; 13.420     ;
; -12.157 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][14] ; clk          ; clk         ; 1.000        ; 0.238      ; 13.390     ;
; -12.155 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.245      ; 13.395     ;
; -12.154 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.414     ;
; -12.152 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.440     ;
; -12.152 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][14] ; clk          ; clk         ; 1.000        ; 0.238      ; 13.385     ;
; -12.149 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[3][8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.409     ;
; -12.149 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.409     ;
; -12.148 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.307      ; 13.450     ;
; -12.147 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.435     ;
; -12.146 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.235      ; 13.376     ;
; -12.144 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[3][8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.404     ;
; -12.141 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.235      ; 13.371     ;
; -12.139 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.268      ; 13.402     ;
; -12.137 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.261      ; 13.393     ;
; -12.137 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.396     ;
; -12.136 ; pc_current[1]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.248      ; 13.379     ;
; -12.135 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][14] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.375     ;
; -12.130 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][14] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.370     ;
; -12.129 ; pc_current[7]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.247      ; 13.371     ;
; -12.126 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.412     ;
; -12.124 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.307      ; 13.426     ;
; -12.121 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.407     ;
; -12.118 ; pc_current[1]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.377     ;
; -12.116 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.402     ;
; -12.115 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.268      ; 13.378     ;
; -12.112 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.306      ; 13.413     ;
; -12.111 ; pc_current[7]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 13.369     ;
; -12.111 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.294      ; 13.400     ;
; -12.109 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[0][14] ; clk          ; clk         ; 1.000        ; 0.240      ; 13.344     ;
; -12.106 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[1][14] ; clk          ; clk         ; 1.000        ; 0.289      ; 13.390     ;
; -12.105 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[5][8]  ; clk          ; clk         ; 1.000        ; 0.288      ; 13.388     ;
; -12.104 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[0][14] ; clk          ; clk         ; 1.000        ; 0.240      ; 13.339     ;
; -12.103 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.267      ; 13.365     ;
; -12.102 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.362     ;
; -12.101 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[3][8]  ; clk          ; clk         ; 1.000        ; 0.267      ; 13.363     ;
; -12.101 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[1][14] ; clk          ; clk         ; 1.000        ; 0.289      ; 13.385     ;
; -12.100 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[5][8]  ; clk          ; clk         ; 1.000        ; 0.288      ; 13.383     ;
; -12.096 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[3][8]  ; clk          ; clk         ; 1.000        ; 0.267      ; 13.358     ;
; -12.093 ; pc_current[12] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.294      ; 13.382     ;
+---------+----------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; pc_current[0]                                     ; pc_current[0]                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.897 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~4120 ; clk          ; clk         ; 0.000        ; -0.267     ; 0.774      ;
; 0.898 ; register_file_VHDL:register_file|reg_array[3][11] ; Data_Memory_VHDL:data_memory|RAM~4116 ; clk          ; clk         ; 0.000        ; -0.267     ; 0.775      ;
; 0.898 ; register_file_VHDL:register_file|reg_array[3][0]  ; Data_Memory_VHDL:data_memory|RAM~4105 ; clk          ; clk         ; 0.000        ; -0.267     ; 0.775      ;
; 1.000 ; register_file_VHDL:register_file|reg_array[3][1]  ; Data_Memory_VHDL:data_memory|RAM~4090 ; clk          ; clk         ; 0.000        ; -0.266     ; 0.878      ;
; 1.001 ; register_file_VHDL:register_file|reg_array[3][8]  ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; -0.267     ; 0.878      ;
; 1.001 ; register_file_VHDL:register_file|reg_array[3][14] ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; -0.267     ; 0.878      ;
; 1.065 ; register_file_VHDL:register_file|reg_array[3][10] ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; -0.267     ; 0.942      ;
; 1.067 ; register_file_VHDL:register_file|reg_array[3][9]  ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; -0.267     ; 0.944      ;
; 1.069 ; register_file_VHDL:register_file|reg_array[3][7]  ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; -0.267     ; 0.946      ;
; 1.164 ; register_file_VHDL:register_file|reg_array[2][0]  ; Data_Memory_VHDL:data_memory|RAM~4105 ; clk          ; clk         ; 0.000        ; -0.275     ; 1.033      ;
; 1.186 ; register_file_VHDL:register_file|reg_array[3][3]  ; Data_Memory_VHDL:data_memory|RAM~4108 ; clk          ; clk         ; 0.000        ; -0.268     ; 1.062      ;
; 1.223 ; register_file_VHDL:register_file|reg_array[2][8]  ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; -0.295     ; 1.072      ;
; 1.231 ; register_file_VHDL:register_file|reg_array[2][14] ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; -0.275     ; 1.100      ;
; 1.237 ; register_file_VHDL:register_file|reg_array[2][11] ; Data_Memory_VHDL:data_memory|RAM~4116 ; clk          ; clk         ; 0.000        ; -0.275     ; 1.106      ;
; 1.245 ; register_file_VHDL:register_file|reg_array[3][5]  ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; -0.263     ; 1.126      ;
; 1.258 ; register_file_VHDL:register_file|reg_array[1][15] ; Data_Memory_VHDL:data_memory|RAM~4120 ; clk          ; clk         ; 0.000        ; -0.291     ; 1.111      ;
; 1.263 ; register_file_VHDL:register_file|reg_array[3][4]  ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; -0.274     ; 1.133      ;
; 1.281 ; register_file_VHDL:register_file|reg_array[2][9]  ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; -0.275     ; 1.150      ;
; 1.287 ; register_file_VHDL:register_file|reg_array[1][11] ; Data_Memory_VHDL:data_memory|RAM~4116 ; clk          ; clk         ; 0.000        ; -0.291     ; 1.140      ;
; 1.317 ; register_file_VHDL:register_file|reg_array[2][3]  ; Data_Memory_VHDL:data_memory|RAM~4108 ; clk          ; clk         ; 0.000        ; -0.270     ; 1.191      ;
; 1.350 ; register_file_VHDL:register_file|reg_array[1][14] ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; -0.291     ; 1.203      ;
; 1.401 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.602      ;
; 1.401 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.602      ;
; 1.440 ; register_file_VHDL:register_file|reg_array[1][10] ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; -0.291     ; 1.293      ;
; 1.489 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.690      ;
; 1.489 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.690      ;
; 1.505 ; register_file_VHDL:register_file|reg_array[1][0]  ; Data_Memory_VHDL:data_memory|RAM~4105 ; clk          ; clk         ; 0.000        ; -0.255     ; 1.394      ;
; 1.513 ; register_file_VHDL:register_file|reg_array[2][5]  ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; -0.307     ; 1.350      ;
; 1.582 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3131 ; clk          ; clk         ; 0.000        ; -0.297     ; 1.429      ;
; 1.585 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.786      ;
; 1.585 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.786      ;
; 1.591 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.788      ;
; 1.591 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.792      ;
; 1.591 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.788      ;
; 1.591 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.792      ;
; 1.592 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.789      ;
; 1.605 ; register_file_VHDL:register_file|reg_array[1][7]  ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; -0.272     ; 1.477      ;
; 1.619 ; register_file_VHDL:register_file|reg_array[2][4]  ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; -0.259     ; 1.504      ;
; 1.627 ; register_file_VHDL:register_file|reg_array[2][7]  ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; -0.263     ; 1.508      ;
; 1.662 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~1275 ; clk          ; clk         ; 0.000        ; -0.297     ; 1.509      ;
; 1.673 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.870      ;
; 1.676 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.886      ;
; 1.678 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.888      ;
; 1.682 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~216  ; clk          ; clk         ; 0.000        ; -0.273     ; 1.553      ;
; 1.683 ; pc_current[5]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.883      ;
; 1.683 ; pc_current[5]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.883      ;
; 1.684 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.894      ;
; 1.685 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~168  ; clk          ; clk         ; 0.000        ; -0.273     ; 1.556      ;
; 1.686 ; pc_current[13]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.883      ;
; 1.686 ; pc_current[13]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.883      ;
; 1.688 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.898      ;
; 1.704 ; register_file_VHDL:register_file|reg_array[2][6]  ; Data_Memory_VHDL:data_memory|RAM~79   ; clk          ; clk         ; 0.000        ; -0.307     ; 1.541      ;
; 1.711 ; pc_current[7]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.911      ;
; 1.711 ; pc_current[7]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.911      ;
; 1.728 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~1131 ; clk          ; clk         ; 0.000        ; -0.293     ; 1.579      ;
; 1.740 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~1627 ; clk          ; clk         ; 0.000        ; -0.302     ; 1.582      ;
; 1.743 ; register_file_VHDL:register_file|reg_array[2][13] ; Data_Memory_VHDL:data_memory|RAM~1638 ; clk          ; clk         ; 0.000        ; -0.279     ; 1.608      ;
; 1.744 ; register_file_VHDL:register_file|reg_array[5][2]  ; pc_current[2]                         ; clk          ; clk         ; 0.000        ; -0.272     ; 1.616      ;
; 1.745 ; register_file_VHDL:register_file|reg_array[2][13] ; Data_Memory_VHDL:data_memory|RAM~614  ; clk          ; clk         ; 0.000        ; -0.279     ; 1.610      ;
; 1.745 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~603  ; clk          ; clk         ; 0.000        ; -0.302     ; 1.587      ;
; 1.755 ; register_file_VHDL:register_file|reg_array[3][9]  ; Data_Memory_VHDL:data_memory|RAM~658  ; clk          ; clk         ; 0.000        ; -0.268     ; 1.631      ;
; 1.762 ; register_file_VHDL:register_file|reg_array[1][8]  ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; -0.259     ; 1.647      ;
; 1.764 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.974      ;
; 1.766 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.976      ;
; 1.769 ; register_file_VHDL:register_file|reg_array[3][9]  ; Data_Memory_VHDL:data_memory|RAM~1250 ; clk          ; clk         ; 0.000        ; -0.278     ; 1.635      ;
; 1.772 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.049      ; 1.965      ;
; 1.772 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.982      ;
; 1.776 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.973      ;
; 1.776 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.986      ;
; 1.777 ; register_file_VHDL:register_file|reg_array[3][6]  ; Data_Memory_VHDL:data_memory|RAM~79   ; clk          ; clk         ; 0.000        ; -0.280     ; 1.641      ;
; 1.782 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.979      ;
; 1.788 ; register_file_VHDL:register_file|reg_array[6][13] ; pc_current[13]                        ; clk          ; clk         ; 0.000        ; -0.294     ; 1.638      ;
; 1.789 ; pc_current[6]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.989      ;
; 1.789 ; pc_current[6]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.989      ;
; 1.803 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4090 ; clk          ; clk         ; 0.000        ; 0.065      ; 2.012      ;
; 1.803 ; pc_current[11]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.000      ;
; 1.803 ; pc_current[14]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.000      ;
; 1.803 ; pc_current[11]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.000      ;
; 1.803 ; pc_current[14]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.053      ; 2.000      ;
; 1.805 ; pc_current[9]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.056      ; 2.005      ;
; 1.805 ; pc_current[9]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.056      ; 2.005      ;
; 1.815 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~251  ; clk          ; clk         ; 0.000        ; -0.311     ; 1.648      ;
; 1.816 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3323 ; clk          ; clk         ; 0.000        ; -0.311     ; 1.649      ;
; 1.817 ; register_file_VHDL:register_file|reg_array[3][11] ; Data_Memory_VHDL:data_memory|RAM~196  ; clk          ; clk         ; 0.000        ; -0.281     ; 1.680      ;
; 1.817 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~219  ; clk          ; clk         ; 0.000        ; -0.303     ; 1.658      ;
; 1.820 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3291 ; clk          ; clk         ; 0.000        ; -0.303     ; 1.661      ;
; 1.827 ; register_file_VHDL:register_file|reg_array[1][3]  ; Data_Memory_VHDL:data_memory|RAM~4108 ; clk          ; clk         ; 0.000        ; -0.286     ; 1.685      ;
; 1.831 ; register_file_VHDL:register_file|reg_array[3][14] ; Data_Memory_VHDL:data_memory|RAM~3463 ; clk          ; clk         ; 0.000        ; -0.262     ; 1.713      ;
; 1.837 ; register_file_VHDL:register_file|reg_array[2][6]  ; Data_Memory_VHDL:data_memory|RAM~4111 ; clk          ; clk         ; 0.000        ; -0.311     ; 1.670      ;
; 1.848 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~1016 ; clk          ; clk         ; 0.000        ; -0.274     ; 1.718      ;
; 1.848 ; register_file_VHDL:register_file|reg_array[2][6]  ; Data_Memory_VHDL:data_memory|RAM~2079 ; clk          ; clk         ; 0.000        ; -0.286     ; 1.706      ;
; 1.849 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~4088 ; clk          ; clk         ; 0.000        ; -0.274     ; 1.719      ;
; 1.857 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3451 ; clk          ; clk         ; 0.000        ; -0.293     ; 1.708      ;
; 1.859 ; register_file_VHDL:register_file|reg_array[1][9]  ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; -0.255     ; 1.748      ;
; 1.860 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.066      ; 2.070      ;
; 1.862 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.066      ; 2.072      ;
; 1.866 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.072      ;
; 1.866 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.066      ; 2.076      ;
; 1.868 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.062      ; 2.074      ;
+-------+---------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.636 ; -24422.062        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -4531.409                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.636 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.133      ; 8.756      ;
; -7.631 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.133      ; 8.751      ;
; -7.614 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.138      ; 8.739      ;
; -7.605 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.148      ; 8.740      ;
; -7.600 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.148      ; 8.735      ;
; -7.595 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.746      ;
; -7.593 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.139      ; 8.719      ;
; -7.590 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.741      ;
; -7.588 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.139      ; 8.714      ;
; -7.587 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.133      ; 8.707      ;
; -7.574 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.726      ;
; -7.573 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.729      ;
; -7.569 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.721      ;
; -7.567 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.153      ; 8.707      ;
; -7.566 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.137      ; 8.690      ;
; -7.560 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.137      ; 8.684      ;
; -7.558 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.153      ; 8.698      ;
; -7.556 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.149      ; 8.692      ;
; -7.555 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.133      ; 8.675      ;
; -7.555 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.686      ;
; -7.552 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.691      ;
; -7.551 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.149      ; 8.687      ;
; -7.546 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.697      ;
; -7.546 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.677      ;
; -7.546 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.685      ;
; -7.540 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.143      ; 8.670      ;
; -7.536 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.170      ; 8.693      ;
; -7.534 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.143      ; 8.664      ;
; -7.527 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.170      ; 8.684      ;
; -7.525 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.168      ; 8.680      ;
; -7.524 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.148      ; 8.659      ;
; -7.521 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.169      ; 8.677      ;
; -7.519 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.168      ; 8.674      ;
; -7.518 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.154      ; 8.659      ;
; -7.516 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.147      ; 8.650      ;
; -7.515 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.148      ; 8.650      ;
; -7.515 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.169      ; 8.671      ;
; -7.514 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.665      ;
; -7.512 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.139      ; 8.638      ;
; -7.511 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.147      ; 8.645      ;
; -7.509 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.154      ; 8.650      ;
; -7.508 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.175      ; 8.670      ;
; -7.503 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.153      ; 8.643      ;
; -7.503 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.139      ; 8.629      ;
; -7.503 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.175      ; 8.665      ;
; -7.497 ; pc_current[6]  ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.137      ; 8.621      ;
; -7.497 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.153      ; 8.637      ;
; -7.493 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.645      ;
; -7.491 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.628      ;
; -7.486 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.623      ;
; -7.484 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.636      ;
; -7.482 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.137      ; 8.606      ;
; -7.481 ; pc_current[12] ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.133      ; 8.601      ;
; -7.478 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.617      ;
; -7.476 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.613      ;
; -7.475 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.626      ;
; -7.475 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.149      ; 8.611      ;
; -7.471 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.608      ;
; -7.470 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.180      ; 8.637      ;
; -7.470 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.621      ;
; -7.469 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.608      ;
; -7.468 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.607      ;
; -7.466 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[3][14] ; clk          ; clk         ; 1.000        ; 0.149      ; 8.602      ;
; -7.463 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.614      ;
; -7.463 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.151      ; 8.601      ;
; -7.461 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.180      ; 8.628      ;
; -7.458 ; pc_current[1]  ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.153      ; 8.598      ;
; -7.458 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[4][6]  ; clk          ; clk         ; 1.000        ; 0.138      ; 8.583      ;
; -7.458 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][8]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.609      ;
; -7.457 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.151      ; 8.595      ;
; -7.456 ; pc_current[6]  ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.168      ; 8.611      ;
; -7.456 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.143      ; 8.586      ;
; -7.455 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[0][14] ; clk          ; clk         ; 1.000        ; 0.135      ; 8.577      ;
; -7.455 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.179      ; 8.621      ;
; -7.453 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 8.595      ;
; -7.450 ; pc_current[12] ; register_file_VHDL:register_file|reg_array[6][8]  ; clk          ; clk         ; 1.000        ; 0.148      ; 8.585      ;
; -7.450 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[0][14] ; clk          ; clk         ; 1.000        ; 0.135      ; 8.572      ;
; -7.449 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.179      ; 8.615      ;
; -7.446 ; pc_current[1]  ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.577      ;
; -7.444 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 8.586      ;
; -7.441 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.168      ; 8.596      ;
; -7.440 ; pc_current[12] ; register_file_VHDL:register_file|reg_array[0][6]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.591      ;
; -7.438 ; pc_current[12] ; register_file_VHDL:register_file|reg_array[4][8]  ; clk          ; clk         ; 1.000        ; 0.139      ; 8.564      ;
; -7.438 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 8.580      ;
; -7.438 ; pc_current[8]  ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.154      ; 8.579      ;
; -7.437 ; pc_current[9]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.169      ; 8.593      ;
; -7.437 ; pc_current[4]  ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.593      ;
; -7.435 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.147      ; 8.569      ;
; -7.432 ; pc_current[10] ; register_file_VHDL:register_file|reg_array[1][5]  ; clk          ; clk         ; 1.000        ; 0.154      ; 8.573      ;
; -7.431 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[6][6]  ; clk          ; clk         ; 1.000        ; 0.159      ; 8.577      ;
; -7.431 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[4][14] ; clk          ; clk         ; 1.000        ; 0.139      ; 8.557      ;
; -7.430 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[1][14] ; clk          ; clk         ; 1.000        ; 0.160      ; 8.577      ;
; -7.429 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[1][8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 8.571      ;
; -7.428 ; pc_current[2]  ; register_file_VHDL:register_file|reg_array[0][5]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.584      ;
; -7.427 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[3][6]  ; clk          ; clk         ; 1.000        ; 0.161      ; 8.575      ;
; -7.427 ; pc_current[11] ; register_file_VHDL:register_file|reg_array[5][6]  ; clk          ; clk         ; 1.000        ; 0.173      ; 8.587      ;
; -7.427 ; pc_current[1]  ; register_file_VHDL:register_file|reg_array[6][14] ; clk          ; clk         ; 1.000        ; 0.170      ; 8.584      ;
; -7.427 ; pc_current[13] ; register_file_VHDL:register_file|reg_array[2][5]  ; clk          ; clk         ; 1.000        ; 0.175      ; 8.589      ;
; -7.426 ; pc_current[15] ; register_file_VHDL:register_file|reg_array[4][5]  ; clk          ; clk         ; 1.000        ; 0.147      ; 8.560      ;
; -7.426 ; pc_current[14] ; register_file_VHDL:register_file|reg_array[6][6]  ; clk          ; clk         ; 1.000        ; 0.159      ; 8.572      ;
+--------+----------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; pc_current[0]                                     ; pc_current[0]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.529 ; register_file_VHDL:register_file|reg_array[3][11] ; Data_Memory_VHDL:data_memory|RAM~4116 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.458      ;
; 0.529 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~4120 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.458      ;
; 0.530 ; register_file_VHDL:register_file|reg_array[3][0]  ; Data_Memory_VHDL:data_memory|RAM~4105 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.459      ;
; 0.590 ; register_file_VHDL:register_file|reg_array[3][14] ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.519      ;
; 0.590 ; register_file_VHDL:register_file|reg_array[3][1]  ; Data_Memory_VHDL:data_memory|RAM~4090 ; clk          ; clk         ; 0.000        ; -0.154     ; 0.520      ;
; 0.591 ; register_file_VHDL:register_file|reg_array[3][8]  ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.520      ;
; 0.630 ; register_file_VHDL:register_file|reg_array[3][10] ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.559      ;
; 0.632 ; register_file_VHDL:register_file|reg_array[3][7]  ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; -0.154     ; 0.562      ;
; 0.633 ; register_file_VHDL:register_file|reg_array[3][9]  ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.562      ;
; 0.676 ; register_file_VHDL:register_file|reg_array[2][0]  ; Data_Memory_VHDL:data_memory|RAM~4105 ; clk          ; clk         ; 0.000        ; -0.161     ; 0.599      ;
; 0.708 ; register_file_VHDL:register_file|reg_array[3][3]  ; Data_Memory_VHDL:data_memory|RAM~4108 ; clk          ; clk         ; 0.000        ; -0.157     ; 0.635      ;
; 0.713 ; register_file_VHDL:register_file|reg_array[2][8]  ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; -0.169     ; 0.628      ;
; 0.716 ; register_file_VHDL:register_file|reg_array[2][14] ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; -0.161     ; 0.639      ;
; 0.719 ; register_file_VHDL:register_file|reg_array[2][11] ; Data_Memory_VHDL:data_memory|RAM~4116 ; clk          ; clk         ; 0.000        ; -0.161     ; 0.642      ;
; 0.724 ; register_file_VHDL:register_file|reg_array[1][15] ; Data_Memory_VHDL:data_memory|RAM~4120 ; clk          ; clk         ; 0.000        ; -0.166     ; 0.642      ;
; 0.739 ; register_file_VHDL:register_file|reg_array[2][9]  ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; -0.161     ; 0.662      ;
; 0.740 ; register_file_VHDL:register_file|reg_array[1][11] ; Data_Memory_VHDL:data_memory|RAM~4116 ; clk          ; clk         ; 0.000        ; -0.166     ; 0.658      ;
; 0.744 ; register_file_VHDL:register_file|reg_array[3][5]  ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; -0.152     ; 0.676      ;
; 0.761 ; register_file_VHDL:register_file|reg_array[3][4]  ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; -0.163     ; 0.682      ;
; 0.772 ; register_file_VHDL:register_file|reg_array[2][3]  ; Data_Memory_VHDL:data_memory|RAM~4108 ; clk          ; clk         ; 0.000        ; -0.154     ; 0.702      ;
; 0.784 ; register_file_VHDL:register_file|reg_array[1][14] ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; -0.166     ; 0.702      ;
; 0.831 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.952      ;
; 0.836 ; register_file_VHDL:register_file|reg_array[1][10] ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; -0.166     ; 0.754      ;
; 0.840 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.961      ;
; 0.885 ; register_file_VHDL:register_file|reg_array[2][5]  ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; -0.180     ; 0.789      ;
; 0.888 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.009      ;
; 0.892 ; register_file_VHDL:register_file|reg_array[1][0]  ; Data_Memory_VHDL:data_memory|RAM~4105 ; clk          ; clk         ; 0.000        ; -0.147     ; 0.829      ;
; 0.897 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.018      ;
; 0.928 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.044      ;
; 0.937 ; register_file_VHDL:register_file|reg_array[1][7]  ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; -0.157     ; 0.864      ;
; 0.937 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.053      ;
; 0.938 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.057      ;
; 0.945 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3131 ; clk          ; clk         ; 0.000        ; -0.172     ; 0.857      ;
; 0.951 ; register_file_VHDL:register_file|reg_array[2][7]  ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; -0.152     ; 0.883      ;
; 0.951 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.072      ;
; 0.952 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.073      ;
; 0.955 ; register_file_VHDL:register_file|reg_array[2][4]  ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; -0.149     ; 0.890      ;
; 0.960 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.081      ;
; 0.961 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.082      ;
; 0.981 ; pc_current[5]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.100      ;
; 0.988 ; pc_current[13]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.104      ;
; 0.990 ; pc_current[5]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.109      ;
; 0.995 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.114      ;
; 0.997 ; pc_current[13]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.113      ;
; 0.999 ; pc_current[7]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.118      ;
; 1.000 ; register_file_VHDL:register_file|reg_array[2][6]  ; Data_Memory_VHDL:data_memory|RAM~79   ; clk          ; clk         ; 0.000        ; -0.180     ; 0.904      ;
; 1.001 ; register_file_VHDL:register_file|reg_array[2][13] ; Data_Memory_VHDL:data_memory|RAM~614  ; clk          ; clk         ; 0.000        ; -0.163     ; 0.922      ;
; 1.002 ; register_file_VHDL:register_file|reg_array[2][13] ; Data_Memory_VHDL:data_memory|RAM~1638 ; clk          ; clk         ; 0.000        ; -0.163     ; 0.923      ;
; 1.002 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~216  ; clk          ; clk         ; 0.000        ; -0.162     ; 0.924      ;
; 1.004 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~168  ; clk          ; clk         ; 0.000        ; -0.162     ; 0.926      ;
; 1.008 ; pc_current[7]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.127      ;
; 1.012 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.044      ; 1.140      ;
; 1.013 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~1275 ; clk          ; clk         ; 0.000        ; -0.172     ; 0.925      ;
; 1.013 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.044      ; 1.141      ;
; 1.016 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~1627 ; clk          ; clk         ; 0.000        ; -0.175     ; 0.925      ;
; 1.016 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; 0.044      ; 1.144      ;
; 1.020 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~603  ; clk          ; clk         ; 0.000        ; -0.175     ; 0.929      ;
; 1.021 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; 0.044      ; 1.149      ;
; 1.032 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~1131 ; clk          ; clk         ; 0.000        ; -0.167     ; 0.949      ;
; 1.035 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.030      ; 1.149      ;
; 1.039 ; register_file_VHDL:register_file|reg_array[3][9]  ; Data_Memory_VHDL:data_memory|RAM~658  ; clk          ; clk         ; 0.000        ; -0.156     ; 0.967      ;
; 1.039 ; register_file_VHDL:register_file|reg_array[1][8]  ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; -0.148     ; 0.975      ;
; 1.044 ; register_file_VHDL:register_file|reg_array[3][9]  ; Data_Memory_VHDL:data_memory|RAM~1250 ; clk          ; clk         ; 0.000        ; -0.162     ; 0.966      ;
; 1.052 ; register_file_VHDL:register_file|reg_array[6][13] ; pc_current[13]                        ; clk          ; clk         ; 0.000        ; -0.165     ; 0.971      ;
; 1.053 ; pc_current[6]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.172      ;
; 1.055 ; register_file_VHDL:register_file|reg_array[1][3]  ; Data_Memory_VHDL:data_memory|RAM~4108 ; clk          ; clk         ; 0.000        ; -0.159     ; 0.980      ;
; 1.058 ; pc_current[3]                                     ; Data_Memory_VHDL:data_memory|RAM~4090 ; clk          ; clk         ; 0.000        ; 0.046      ; 1.188      ;
; 1.058 ; pc_current[4]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.177      ;
; 1.059 ; pc_current[2]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.178      ;
; 1.059 ; pc_current[9]                                     ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.178      ;
; 1.062 ; pc_current[11]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.178      ;
; 1.062 ; pc_current[14]                                    ; Data_Memory_VHDL:data_memory|RAM~4110 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.178      ;
; 1.062 ; pc_current[6]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.181      ;
; 1.063 ; register_file_VHDL:register_file|reg_array[3][6]  ; Data_Memory_VHDL:data_memory|RAM~79   ; clk          ; clk         ; 0.000        ; -0.166     ; 0.981      ;
; 1.068 ; register_file_VHDL:register_file|reg_array[2][6]  ; Data_Memory_VHDL:data_memory|RAM~4111 ; clk          ; clk         ; 0.000        ; -0.182     ; 0.970      ;
; 1.068 ; pc_current[9]                                     ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.187      ;
; 1.069 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.044      ; 1.197      ;
; 1.070 ; register_file_VHDL:register_file|reg_array[5][2]  ; pc_current[2]                         ; clk          ; clk         ; 0.000        ; -0.158     ; 0.996      ;
; 1.070 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4119 ; clk          ; clk         ; 0.000        ; 0.044      ; 1.198      ;
; 1.071 ; pc_current[11]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.187      ;
; 1.071 ; pc_current[14]                                    ; Data_Memory_VHDL:data_memory|RAM~4109 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.187      ;
; 1.072 ; register_file_VHDL:register_file|reg_array[3][11] ; Data_Memory_VHDL:data_memory|RAM~196  ; clk          ; clk         ; 0.000        ; -0.165     ; 0.991      ;
; 1.073 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4115 ; clk          ; clk         ; 0.000        ; 0.044      ; 1.201      ;
; 1.076 ; register_file_VHDL:register_file|reg_array[2][6]  ; Data_Memory_VHDL:data_memory|RAM~2079 ; clk          ; clk         ; 0.000        ; -0.168     ; 0.992      ;
; 1.078 ; pc_current[1]                                     ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; 0.044      ; 1.206      ;
; 1.084 ; register_file_VHDL:register_file|reg_array[3][14] ; Data_Memory_VHDL:data_memory|RAM~3463 ; clk          ; clk         ; 0.000        ; -0.149     ; 1.019      ;
; 1.087 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~219  ; clk          ; clk         ; 0.000        ; -0.174     ; 0.997      ;
; 1.088 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3291 ; clk          ; clk         ; 0.000        ; -0.174     ; 0.998      ;
; 1.088 ; pc_current[5]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.033      ; 1.205      ;
; 1.090 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~1016 ; clk          ; clk         ; 0.000        ; -0.163     ; 1.011      ;
; 1.092 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~4088 ; clk          ; clk         ; 0.000        ; -0.163     ; 1.013      ;
; 1.095 ; pc_current[13]                                    ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.030      ; 1.209      ;
; 1.096 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3451 ; clk          ; clk         ; 0.000        ; -0.167     ; 1.013      ;
; 1.097 ; register_file_VHDL:register_file|reg_array[1][9]  ; Data_Memory_VHDL:data_memory|RAM~4114 ; clk          ; clk         ; 0.000        ; -0.147     ; 1.034      ;
; 1.100 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~251  ; clk          ; clk         ; 0.000        ; -0.182     ; 1.002      ;
; 1.100 ; register_file_VHDL:register_file|reg_array[2][2]  ; Data_Memory_VHDL:data_memory|RAM~3323 ; clk          ; clk         ; 0.000        ; -0.182     ; 1.002      ;
; 1.102 ; register_file_VHDL:register_file|reg_array[3][15] ; Data_Memory_VHDL:data_memory|RAM~1064 ; clk          ; clk         ; 0.000        ; -0.163     ; 1.023      ;
; 1.106 ; pc_current[7]                                     ; Data_Memory_VHDL:data_memory|RAM~4112 ; clk          ; clk         ; 0.000        ; 0.033      ; 1.223      ;
; 1.109 ; pc_current[12]                                    ; Data_Memory_VHDL:data_memory|RAM~4113 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.232      ;
+-------+---------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.981    ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -13.981    ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -45253.902 ; 0.0   ; 0.0      ; 0.0     ; -4531.409           ;
;  clk             ; -45253.902 ; 0.000 ; N/A      ; N/A     ; -4531.409           ;
+------------------+------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pc_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pc_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; pc_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; pc_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; pc_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; pc_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; alu_result[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; alu_result[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; alu_result[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pc_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; pc_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; pc_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; pc_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; pc_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; pc_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_result[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_result[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; alu_result[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; alu_result[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_result[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_result[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; alu_result[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pc_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; pc_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; pc_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; pc_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; pc_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; pc_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_result[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_result[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; alu_result[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; alu_result[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_result[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_result[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; alu_result[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 147138894 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 147138894 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 4256  ; 4256 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 1480  ; 1480 ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; alu_result[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[10]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[11]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[12]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[13]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[14]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[15]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; alu_result[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[10]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[11]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[12]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[13]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[14]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[15]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Nov 13 19:57:55 2023
Info: Command: quartus_sta ProcDes -c ProcDes
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcDes.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.981          -45253.902 clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4243.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.428          -40400.052 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4243.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.636
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.636          -24422.062 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4531.409 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4946 megabytes
    Info: Processing ended: Mon Nov 13 19:58:04 2023
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:06


