En esta descripci칩n de de Hardware, se implementa el dise침o de un cronometro en VHDL para la FPGA Spartan-3E d치ndole soluci칩n a un ejercicio de la tarea de la clase. 
