<!DOCTYPE html><html><head><title>专利 CN101494225A - 存储器及其制作方法 -  Google 专利</title><script>(function(){(function(){function e(a){this.t={};this.tick=function(a,c,b){var d=void 0!=b?b:(new Date).getTime();this.t[a]=[d,c];if(void 0==b)try{window.console.timeStamp("CSI/"+a)}catch(e){}};this.tick("start",null,a)}var a;window.performance&&(a=window.performance.timing);var f=a?new e(a.responseStart):new e;window.jstiming={Timer:e,load:f};if(a){var c=a.navigationStart,d=a.responseStart;0<c&&d>=c&&(window.jstiming.srt=d-c)}if(a){var b=window.jstiming.load;0<c&&d>=c&&(b.tick("_wtsrt",void 0,c),b.tick("wtsrt_",
"_wtsrt",d),b.tick("tbsd_","wtsrt_"))}try{a=null,window.chrome&&window.chrome.csi&&(a=Math.floor(window.chrome.csi().pageT),b&&0<c&&(b.tick("_tbnd",void 0,window.chrome.csi().startE),b.tick("tbnd_","_tbnd",c))),null==a&&window.gtbExternal&&(a=window.gtbExternal.pageT()),null==a&&window.external&&(a=window.external.pageT,b&&0<c&&(b.tick("_tbnd",void 0,window.external.startE),b.tick("tbnd_","_tbnd",c))),a&&(window.jstiming.pt=a)}catch(g){}})();})();
</script><link rel="stylesheet" href="/patents/css/_1ec17bec5b1e6ba0eab577be28b6afb9/kl_intl_patents_bundle.css" type="text/css" /><script src="/books/javascript/atb_1ec17bec5b1e6ba0eab577be28b6afb9__zh_cn.js"></script><script>function googleTranslateElementInit() {new google.translate.TranslateElement({pageLanguage: "zh",gaTrack: true,gaId: "UA-27188110-1",multilanguagePage: true});}</script><script src="//translate.google.com/translate_a/element.js?cb=googleTranslateElementInit"></script><meta name="DC.type" content="Patent"><meta name="DC.title" content="存储器及其制作方法"><meta name="DC.contributor" content="明 刘" scheme="inventor"><meta name="DC.contributor" content="琴 王" scheme="inventor"><meta name="DC.contributor" content="媛 胡" scheme="inventor"><meta name="DC.contributor" content="郭婷婷" scheme="inventor"><meta name="DC.contributor" content="中国科学院微电子研究所" scheme="assignee"><meta name="DC.date" content="2009-2-23" scheme="dateSubmitted"><meta name="DC.description" content="本发明公开了一种冠状势垒复合隧穿层的纳米晶浮栅非易失存储器，包括：硅衬底，在硅衬底上重掺杂的源导电区和漏导电区，在源、漏导电区之间的载流子沟道上覆盖的由高k材料介质/SiO&lt;sub&gt;2&lt;/sub&gt;材料介质/高k材料介质组成的复合隧穿层，在复合隧穿层上覆盖的纳米晶浮栅层、在纳米晶浮栅层上覆盖的高k材料或SiO&lt;sub&gt;2&lt;/sub&gt;材料控制栅介质层，和在控制栅介质层上覆盖的栅材料层。同时公开了一种制作上述存储器的方法。利用本发明，综合改善了浮栅非易失存储器的存储性能，提高了编程/擦除速度和耐受性、数据保持特性，降低了编程/擦除电压和操作功耗，折衷了编程/擦除效率和数据保持的矛盾，提高了集成度，并且制作工艺简单，降低了制作成本。"><meta name="DC.date" content="2009-7-29"><meta name="citation_patent_publication_number" content="CN:101494225:A"><meta name="citation_patent_application_number" content="CN:200910078245"><link rel="canonical" href="https://www.google.com/patents/CN101494225A?cl=zh"/><meta property="og:url" content="https://www.google.com/patents/CN101494225A?cl=zh"/><meta name="title" content="专利 CN101494225A - 存储器及其制作方法"/><meta name="description" content="本发明公开了一种冠状势垒复合隧穿层的纳米晶浮栅非易失存储器，包括：硅衬底，在硅衬底上重掺杂的源导电区和漏导电区，在源、漏导电区之间的载流子沟道上覆盖的由高k材料介质/SiO&lt;sub&gt;2&lt;/sub&gt;材料介质/高k材料介质组成的复合隧穿层，在复合隧穿层上覆盖的纳米晶浮栅层、在纳米晶浮栅层上覆盖的高k材料或SiO&lt;sub&gt;2&lt;/sub&gt;材料控制栅介质层，和在控制栅介质层上覆盖的栅材料层。同时公开了一种制作上述存储器的方法。利用本发明，综合改善了浮栅非易失存储器的存储性能，提高了编程/擦除速度和耐受性、数据保持特性，降低了编程/擦除电压和操作功耗，折衷了编程/擦除效率和数据保持的矛盾，提高了集成度，并且制作工艺简单，降低了制作成本。"/><meta property="og:title" content="专利 CN101494225A - 存储器及其制作方法"/><meta property="og:type" content="book"/><meta property="og:site_name" content="Google Books"/><meta property="og:image" content="https://www.google.com/patents?id=&amp;printsec=frontcover&amp;img=1&amp;zoom=1"/><link rel="image_src" href="https://www.google.com/patents?id=&amp;printsec=frontcover&amp;img=1&amp;zoom=1"/><script>if (window['_OC_timingAction']) {window['_OC_timingAction']('patents_refpage');}</script><style>#gbar,#guser{font-size:13px;padding-top:1px !important;}#gbar{height:22px}#guser{padding-bottom:7px !important;text-align:right}.gbh,.gbd{border-top:1px solid #c9d7f1;font-size:1px}.gbh{height:0;position:absolute;top:24px;width:100%}@media all{.gb1{height:22px;margin-right:.5em;vertical-align:top}#gbar{float:left}}a.gb1,a.gb4{text-decoration:underline !important}a.gb1,a.gb4{color:#00c !important}.gbi .gb4{color:#dd8e27 !important}.gbf .gb4{color:#900 !important}

#gbar { padding:.3em .6em !important;}</style></head><body ><div id=gbar><nobr><a class=gb1 href="https://www.google.com/search?tab=tw">搜索</a> <a class=gb1 href="https://www.google.com/search?hl=zh-CN&tbm=isch&source=og&tab=ti">图片</a> <a class=gb1 href="https://maps.google.com/maps?hl=zh-CN&tab=tl">地图</a> <a class=gb1 href="https://play.google.com/?hl=zh-CN&tab=t8">Play</a> <a class=gb1 href="https://www.youtube.com/results?tab=t1">YouTube</a> <a class=gb1 href="https://news.google.com/nwshp?hl=zh-CN&tab=tn">新闻</a> <a class=gb1 href="https://mail.google.com/mail/?tab=tm">Gmail</a> <a class=gb1 href="https://drive.google.com/?tab=to">云端硬盘</a> <a class=gb1 style="text-decoration:none" href="https://www.google.com/intl/zh-CN/options/"><u>更多</u> &raquo;</a></nobr></div><div id=guser width=100%><nobr><span id=gbn class=gbi></span><span id=gbf class=gbf></span><span id=gbe></span><a target=_top id=gb_70 href="https://www.google.com/accounts/Login?service=&continue=https://www.google.com/patents%3Fcl%3Dzh%26hl%3Dzh-CN&hl=zh-CN" class=gb4>登录</a></nobr></div><div class=gbh style=left:0></div><div class=gbh style=right:0></div><div role="alert" style="position: absolute; left: 0; right: 0;"><a href="https://www.google.com/patents/CN101494225A?cl=zh&amp;hl=zh-CN&amp;output=html_text" title="屏幕阅读器用户请注意：点击此链接可进入无障碍模式。阅读器在无障碍模式下具有同样的基本功能，但可让用户获得更好的体验。"><img border="0" src="//www.google.com/images/cleardot.gif"alt="屏幕阅读器用户请注意：点击此链接可进入无障碍模式。阅读器在无障碍模式下具有同样的基本功能，但可让用户获得更好的体验。"></a></div><div class="kd-appbar"><h2 class="kd-appname"><a href="/patents?hl=zh-CN"> 专利</a></h2><div class="kd-buttonbar left" id="left-toolbar-buttons"><a id="appbar-write-review-link" href=""></a><a id="appbar-view-print-sample-link" href=""></a><a id="appbar-view-ebook-sample-link" href=""></a><a id="appbar-patents-prior-art-finder-link" href="https://www.google.com/patents/related/CN101494225A"></a><a id="appbar-patents-discuss-this-link" href="https://www.google.com/url?id=5OxrBwABERAJ&amp;q=http://patents.stackexchange.com/redirect/google-patents%3Fpublication%3DCN101494225A&amp;usg=AFQjCNFSlmEUz3uERpr3WWUQCA4b8T4pvw" data-is-grant="false"></a><a id="appbar-read-patent-link" href="//docs.google.com/viewer?url=patentimages.storage.googleapis.com/pdfs/3f9159487ff619664ce8/CN101494225A.pdf"></a><a id="appbar-download-pdf-link" href="//patentimages.storage.googleapis.com/pdfs/3f9159487ff619664ce8/CN101494225A.pdf"></a><a class="appbar-content-language-link" data-selected="true" data-label="中文" href="/patents/CN101494225A?cl=zh&amp;hl=zh-CN"></a><a class="appbar-content-language-link" data-label="英语" href="/patents/CN101494225A?cl=en&amp;hl=zh-CN"></a><a class="appbar-application-grant-link" data-selected="true" data-label="申请" href="/patents/CN101494225A?hl=zh-CN&amp;cl=zh"></a><a class="appbar-application-grant-link" data-label="授权" href="/patents/CN101494225B?hl=zh-CN&amp;cl=zh"></a></div><div class="kd-buttonbar right" id="right-toolbar-buttons"></div></div><div id="books-microdata" itemscope=""itemtype="http://schema.org/Book"itemid="https://www.google.com/patents/CN101494225A?cl=zh" style="display:none"><span itemprop="description">本发明公开了一种冠状势垒复合隧穿层的纳米晶浮栅非易失存储器，包括：硅衬底，在硅衬底上重掺杂的源导电区和漏导电区，在源、漏导电区之间的载流子沟道上覆盖的由高k材料介质/SiO&lt;sub&gt;2&lt;/sub&gt;材料介质/高k材料介质组成的 ...</span><span itemprop="url">https://www.google.com/patents/CN101494225A?cl=zh&amp;utm_source=gb-gplus-share</span><span class="main-title" itemprop="name">专利 CN101494225A - 存储器及其制作方法</span><img itemprop="image" src="https://www.google.com/patents?id=&amp;printsec=frontcover&amp;img=1&amp;zoom=1"alt="专利 CN101494225A - 存储器及其制作方法" title="专利 CN101494225A - 存储器及其制作方法"></div><div style="display: none"><ol id="ofe-gear-menu-contents" class="gbmcc"><li class="gbe gbmtc"><a class="gbmt goog-menuitem-content" id="" href="https://www.google.com/advanced_patent_search?hl=zh-CN"> 高级专利搜索</a></li></ol></div><div id="volume-main"><div id="volume-center"><div class=vertical_module_list_row><div id=intl_patents class=about_content><div id=intl_patents_v><table class="patent-bibdata patent-drawings-missing"><tr><td class="patent-bibdata-heading"> 公开号</td><td class="single-patent-bibdata">CN101494225 A</td></tr><tr><td class="patent-bibdata-heading">发布类型</td><td class="single-patent-bibdata">申请</td></tr><tr><td class="patent-bibdata-heading"> 专利申请号</td><td class="single-patent-bibdata">CN 200910078245</td></tr><tr><td class="patent-bibdata-heading">公开日</td><td class="single-patent-bibdata">2009年7月29日</td></tr><tr><td class="patent-bibdata-heading"> 申请日期</td><td class="single-patent-bibdata">2009年2月23日</td></tr><tr><td class="patent-bibdata-heading"> 优先权日<span class="patent-tooltip-anchor patent-question-icon"data-tooltip-text="优先日期属于假设性质，不具任何法律效力。Google 对于所列日期的正确性并没有进行法律分析，也不作任何陈述。"></span></td><td class="single-patent-bibdata">2009年2月23日</td></tr><tr class="patent-bibdata-list-row "><td class="patent-bibdata-heading">公告号</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value"><a href="/patents/CN101494225B?hl=zh-CN&amp;cl=zh">CN101494225B</a></span></span></td></tr><tr class="patent-bibdata-list-row alternate-patent-number"><td class="patent-bibdata-heading"> 公开号</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value">200910078245.5, </span><span class="patent-bibdata-value">CN 101494225 A, </span><span class="patent-bibdata-value">CN 101494225A, </span><span class="patent-bibdata-value">CN 200910078245, </span><span class="patent-bibdata-value">CN-A-101494225, </span><span class="patent-bibdata-value">CN101494225 A, </span><span class="patent-bibdata-value">CN101494225A, </span><span class="patent-bibdata-value">CN200910078245, </span><span class="patent-bibdata-value">CN200910078245.5</span></span></td></tr><tr class="patent-bibdata-list-row "><td class="patent-bibdata-heading"> 发明者</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value"><a href="https://www.google.com/search?tbo=p&amp;tbm=pts&amp;hl=en&amp;q=ininventor:%22%E6%98%8E+%E5%88%98%22">明 刘</a>, </span><span class="patent-bibdata-value"><a href="https://www.google.com/search?tbo=p&amp;tbm=pts&amp;hl=en&amp;q=ininventor:%22%E7%90%B4+%E7%8E%8B%22">琴 王</a>, </span><span class="patent-bibdata-value"><a href="https://www.google.com/search?tbo=p&amp;tbm=pts&amp;hl=en&amp;q=ininventor:%22%E5%AA%9B+%E8%83%A1%22">媛 胡</a>, </span><span class="patent-bibdata-value"><a href="https://www.google.com/search?tbo=p&amp;tbm=pts&amp;hl=en&amp;q=ininventor:%22%E9%83%AD%E5%A9%B7%E5%A9%B7%22">郭婷婷</a></span></span></td></tr><tr class="patent-bibdata-list-row "><td class="patent-bibdata-heading"> 申请人</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value"><a href="https://www.google.com/search?tbo=p&amp;tbm=pts&amp;hl=en&amp;q=inassignee:%22%E4%B8%AD%E5%9B%BD%E7%A7%91%E5%AD%A6%E9%99%A2%E5%BE%AE%E7%94%B5%E5%AD%90%E7%A0%94%E7%A9%B6%E6%89%80%22">中国科学院微电子研究所</a></span></span></td></tr><tr class="patent-bibdata-list-row "><td class="patent-bibdata-heading">导出引文</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value"><a href="/patents/CN101494225A.bibtex?cl=zh">BiBTeX</a>, </span><span class="patent-bibdata-value"><a href="/patents/CN101494225A.enw?cl=zh">EndNote</a>, </span><span class="patent-bibdata-value"><a href="/patents/CN101494225A.ris?cl=zh">RefMan</a></span></span></td></tr><tr class="patent-internal-links"><td colspan=2><span class="patent-bibdata-value"><a href="#forward-citations"> 被以下专利引用</a> (2),</span> <span class="patent-bibdata-value"><a href="#classifications">分类</a> (1),</span> <span class="patent-bibdata-value"><a href="#legal-events">法律事件</a> (3)</span> </td></tr><tr><td colspan=2 class="patent-bibdata-external-link-spacer-top"></td></tr><tr class="patent-bibdata-external-link-spacer-bottom"></tr><tr><td colspan=2><span class="patent-bibdata-heading">外部链接:&nbsp;</span><span><span class="patent-bibdata-value"><a href="https://www.google.com/url?id=5OxrBwABERAJ&amp;q=http://211.157.104.87:8080/sipo/zljs/hyjs-yx-new.jsp%3Frecid%3D200910078245&amp;usg=AFQjCNFyGa-kTUj-VByURVMHk-vsxK66VQ"> 中国国家知识产权局</a>, </span><span class="patent-bibdata-value"><a href="https://www.google.com/url?id=5OxrBwABERAJ&amp;q=http://worldwide.espacenet.com/publicationDetails/biblio%3FCC%3DCN%26NR%3D101494225A%26KC%3DA%26FT%3DD&amp;usg=AFQjCNFfd4d7yIgL0viv0Dks3jYB_ZMNxg"> 欧洲专利数据库 (Espacenet)</a></span></span></td></tr><tr class="patent-bibdata-group-spacer"></tr></table><div class="number-and-title"><span class="patent-title"><invention-title mxw-id="PT85305500" lang="ZH" load-source="patent-office">存储器及其制作方法</invention-title>
    </span><br><span class="patent-number">CN 101494225 A</span></div><div class="patent-section patent-abstract-section"><div class="patent-section-header"><span class="patent-section-title"> 摘要</span></div><div class="patent-text"><abstract mxw-id="PA61486887" lang="ZH" load-source="patent-office">
    <div class="abstract">本发明公开了一种冠状势垒复合隧穿层的纳米晶浮栅非易失存储器，包括：硅衬底，在硅衬底上重掺杂的源导电区和漏导电区，在源、漏导电区之间的载流子沟道上覆盖的由高k材料介质/SiO&lt;sub&gt;2&lt;/sub&gt;材料介质/高k材料介质组成的复合隧穿层，在复合隧穿层上覆盖的纳米晶浮栅层、在纳米晶浮栅层上覆盖的高k材料或SiO&lt;sub&gt;2&lt;/sub&gt;材料控制栅介质层，和在控制栅介质层上覆盖的栅材料层。同时公开了一种制作上述存储器的方法。利用本发明，综合改善了浮栅非易失存储器的存储性能，提高了编程/擦除速度和耐受性、数据保持特性，降低了编程/擦除电压和操作功耗，折衷了编程/擦除效率和数据保持的矛盾，提高了集成度，并且制作工艺简单，降低了制作成本。</div>
  </abstract>
  </div></div><div class="patent-section patent-claims-section"><div class="patent-section-header"><span class="patent-section-title">权利要求<span class="patent-section-count">(13)</span></span></div><div class="patent-text"><div mxw-id="PCLM22709830" lang="ZH" load-source="patent-office" class="claims">
    <div class="claim"> <div num="1" class="claim">
      <div class="claim-text">1、一种冠状势垒复合隧穿层的纳米晶浮栅非易失存储器，其特征在于，该存储器包括：    硅衬底(1)；    在所述硅衬底上重掺杂的源导电区(8)和漏导电区(9)；    在所述源、漏导电区之间的载流子沟道上覆盖的复合隧穿层，其中，所述复合隧穿层包括：第一高介电常数材料介质层(2)，第二SiO2材料介质层(3)，和第三高介电常数材料介质层(4)；    在所述复合隧穿层上覆盖的纳米晶浮栅层(5)；    在所述纳米晶浮栅层上覆盖的控制栅介质层(6)；和    在所述控制栅介质层上覆盖的栅材料层(7)。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="2" class="claim">
      <div class="claim-text">2、 根据权利要求1所述的存储器，其特征在于，所述复合隧穿层通过所述第一高介电常数材料介质层（2)、第二Si02材料 介质层（3)和第三高介电常数材料介质层（4)按一定厚度比例组成；优选地， 所述厚度比例为4:1:4。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="3" class="claim">
      <div class="claim-text">3、 根据前述任一权利要求所述的存储器，其特征在于， 所述第一高介电常数材料介质层（2 )和/或所述第三高介电常数材料介质层(4)由以下材料中的至少一种制成：Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO、 HfTaON、和它们的组合；和/或，所述纳米晶浮栅层（5)通过以下材料中的至少一种制成：金属纳米 晶，化合物纳米晶，半导体纳米晶，或异质复合纳米晶；和/或，所述控制栅介质层（6)由高介电常数材料或Si02材料制作而成， 其中，所述高介电常数材料包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO、 HfTaON中的至少一种；和/或，所述栅材料层（7)是多晶硅栅；或者所述的栅材料层（7)是金属栅，所述金属栅包括TaN、 Ir02或金属硅化物。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="4" class="claim">
      <div class="claim-text">4、 根据前述任一权利要求所述的存储器，其特征在于，所述第 一 高介电常数材料介质层（2 )和/或所述第三高介电常数材料介质层 (4 )的厚度为lnm至20nm;和/或，所述第二Si02材料介质层（3)的厚度为lnm至5nm; 和/或，所述复合隧穿层的总厚度为3nm至30nm; 和/或，所述纳米晶浮栅层（5)的厚度为lnm至10nm; 和/或，所述控制4册介质层（6)的厚度为10nm至50nm;</div>
    </div>
    </div> <div class="claim-dependent"> <div num="5" class="claim">
      <div class="claim-text">5、 根据前述任一权利要求所述的存储器，其特征在于， 所述纳米晶的直径为lnm至10nm,和/或 所述纳米晶的密度为lxl0Ucm^至lxl012cm-2。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="6" class="claim">
      <div class="claim-text">6、 根据前述任一权利要求所述的存储器，其特征在于， 所述纳米晶浮栅层（5)由金属纳米晶制成，所述金属纳米晶为W、 Al、 Ni、Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金属中的至少一种；和/或，所述纳米晶浮栅层（5)由化合物纳米晶制成，所述化合物纳米晶为 Hf02、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WSi2和HfSiOx 二元、多元化合物中 的至少一种；和/或，所述纳米晶浮栅层（5)由半导体纳米晶制成，所述半导体纳米晶为 Si或Ge中的至少一种；和/或，所述纳米晶浮栅层（5)由异质复合纳米晶制成，所述异质复合纳米 晶为Si/Ge、 TiSi2/Si复合材料中的至少一种。</div>
    </div>
    </div> <div class="claim"> <div num="7" class="claim">
      <div class="claim-text">7、 一种冠状势垒复合隧穿层的纳米晶浮栅非易失存储器的制作方法，其特 4i在于，该方法包4舌：A、 在硅衬底上生长包含高介电常数材料介质层的复合隧穿层；B、 在所述复合隧穿层上生长纳米晶浮栅层；C、 在所述纳米晶浮栅层上沉积高介电常数材料或Si02材料的控制栅介质层；D、 在所述控制栅介质层上沉积多晶硅材料或金属材料的栅材料层；E、 在所述栅材料层上的抗蚀剂上光刻以形成栅线条图形；F、 以所述栅线条图形为掩模来蚀刻所述栅材料层、控制栅介质层、纳米晶 浮栅层、复合隧穿层，从而形成栅堆结构；G、 在所述栅线条两侧硅衬底中光刻和离子注入以形成源导电区和漏导电区；H、 生长绝缘介质，光刻，腐蚀，蒸发金属，剥离，退火，形成源电极、漏 电极和栅电极，并封装。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="8" class="claim">
      <div class="claim-text">8、 根据权利要求7所述的制作方法，其特征在于，所述复合隧穿层由第一高介电常数材料介质层、第二 Si02材料介质层和第 三高介电常数材料介质层按一定厚度比例组成； 步骤A包括：Al、在硅衬底上生长第一高介电常数材料介质层； A2、在所述第一高介电常数材料介质层上生长第二 Si02材料介质层； A3、在所述第二 Si02材料介质层上生长第三高介电常数材料介质层； 步骤B为：在所述第三高介电常数材料介质层上生长纳米晶浮栅层。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="9" class="claim">
      <div class="claim-text">9、 根据权利要求7-8中任一项所述的制作方法，其特征在于，步骤A中采用化学气相沉积CVD、原子层沉积ALD、电子束蒸发或者磁控 溅射；和/或，步骤B中采用溅射或蒸发在复合隧穿层上镀膜，然后对形成的薄膜 材料进行高温快速热处理，使薄膜材料结晶而形成纳米晶颗粒。；和/或，步骤C中采用化学气相沉积CVD、原子层沉积ALD、电子束蒸发 或者磁控溅射；和/或，步骤D中采用化学气相沉积CVD、原子层沉积ALD、电子束蒸发 或者磁控&#36042;射和/或，步骤E中所述光刻为光学光刻或电子束光刻。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="10" class="claim">
      <div class="claim-text">10、 根据权利要求7-IO中任一项所述的制作方法，其特征在于，步骤A中所述第 一高介电常数材料介质层和/或第三高介电常数材料介质层 的厚度为lnm至20nm;和/或，步骤A中所述第二 Si02材料介质层的厚度为lnm至5nm; 和/或，步骤A中所述复合隧穿层的总厚度为3nm至30nm; 和/或，步骤B中所述纳米晶浮栅层的厚度为lnm至10nm; 和/或，步骤C中所述控制栅介质层的厚度为10nm至50nm; 和/或，步骤D中所述栅材料层的厚度至少为100nm; 和/或，步骤E中所述斥册线条图形的宽度为20nm至2000nm。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="11" class="claim">
      <div class="claim-text">11、 根据权利要求7-10中任一项所述的制作方法，其特征在于，步骤F包括：以对册表面上覆盖的AZ5214负性光学抗蚀剂或者SAL601负性 电子抗蚀剂栅线条图形作为掩模，采用高密度电感耦合等离子ICP蚀刻方法或 者反应离子蚀刻RIE方法依次蚀刻所述栅材料层、控制栅介质层、纳米晶浮栅 层、和复合隧穿层；去胶以形成栅堆结构，其中优选地采用湿法去胶，更优选 地采用浓H2S04+H202煮胶去月交。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="12" class="claim">
      <div class="claim-text">12、 根据权利要求7-11中任一项所述的制作方法，其特征在于，步骤G包括：在表面涂敷一层厚度为1.5pm的AZ9912正性光学抗蚀剂， 采用热板在100。C下前烘100秒，在光刻机上采用光刻掩模版掩蔽在栅线条两侧 的源、漏区域进行曝光，然后用AZ9912专用显影液在室温下显影50秒，最后 用去离子水在室温下定影30秒，完成在AZ9912正性光学抗蚀剂中形成源、漏 区域图形；再向所形成的源、漏区域的硅衬底中注入P"+离子，注入能量为 50keV,注入剂量为lxl018cm&#8212;2,再在浓H2S04+H202中煮胶去胶；然后在UOO。C 温度下在N2气氛中快速退火10秒，从而在栅线条两侧硅衬底中形成源导电区 和漏导电区。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="13" class="claim">
      <div class="claim-text">13、 根据权利要求7-12中任一项所述的制作方法，其特征在于，步骤H包括：Hl、在表面沉积绝缘介质，所述绝缘介质优选地包括：Si02、磷硅玻璃PSG 或硼磷硅玻璃BPSG;在该绝缘介质层上涂敷厚度为1.5|im的AZ9912正性光学 抗蚀剂，采用热板在IO(TC下前烘100秒，在光刻机上采用光刻掩模版掩蔽进行 曝光；用AZ9912正性光学抗蚀剂的专用显影液在室温下显影50秒；用去离子 水在室温下定影30秒，在源、漏、；败上方形成接触孔图形；H2、利用AZ9912正性光学抗蚀剂图形作为掩模，采用氢氟酸&#32233;冲液 HF+NH4F+H20在常温下腐蚀绝缘介质层；H3、在露出的源、漏、栅材料表面及未去除的AZ9912正性光学抗蚀剂上 蒸发以厚度小于AZ9912正性光学抗蚀剂厚度的Al-l%Si薄膜作为金属电极材 料，优选地，所述Al-l。/。Si薄膜的厚度为lpm;H4、采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极 材料；H5、对剥离后剩余的金属电极材料进行退火以形成源、漏、栅电极；优选 地，所述退火包括：在400。C温度下在N2气氛中退火处理5分钟；然后在400°C 温度下在N2/H2混合气体中退火20分钟；最后在400。C温度下在N2气氛中退火 5分钟。</div>
    </div>
  </div> </div>
  </div></div><div class="patent-section patent-description-section"><div class="patent-section-header"><span class="patent-section-title"> 说明</span></div><div class="patent-text"><div mxw-id="PDES27904509" lang="ZH" load-source="patent-office" class="description">
    <p>存储器及其制作方法</p>
    <p>技术领域</p>
    <p>本发明涉及微电子技术领域，尤其涉及一种冠状势垒复合隧穿层的纳 米晶浮栅非易失存储器及其制作方法。</p>
    <p>背景技术</p>
    <p>浮栅结构存储器是目前被大量使用和普遍认可的主流类型存储器，是 一种十分重要的半导体元器件，被广泛应用于电子和计算机行业。传统的 浮栅结构存储器由于其自身结构与材料的选择导致了要求快速写入/擦除 操作和长时间高稳定性存储相冲突的局限性，而且，随着技术节点的缩小， 这一矛盾并没有得到明显改善，从而限制了浮栅存储器的发展。</p>
    <p>随着特征尺寸进入到纳米级，如何适应工艺的发展并在减小存储单元 尺寸的同时提高存储数据写入、读取、擦除和保持性能，已成为目前浮栅 存储器发展面临的关键问题，这就要求从材料或结构上对传统浮栅存储器 进一步改进。</p>
    <p>基于SONOS (Poly-Si/Si02 /Si3N4 /Si02 /Si)结构非易失存储器而提出 的具有纳米晶浮栅结构的非易失存储器，利用纳米晶颗粒作为电荷存储介 质，每一个纳米晶颗粒与周围晶粒绝缘且只存储少量几个电子，从而实现 了分立电荷存储，降低了隧穿介质层上的缺陷所致的致命的放电通道危害 性，只可能引起局部的纳米晶颗粒上的电荷泄漏，从而使电荷的保持特性 更加稳定。</p>
    <p>纳米晶颗粒材料的选择对于纳米晶浮栅结构存储器的存储性能具有 至关重要的决定作用。未来具有纳米晶浮栅结构的非易失存储器极有潜力为应用存储设备提供更高的集成密度、更低的写入/擦除电压、更快的写 入/擦除速度、更高的耐受性、更强的数据保持特性和多位存储能力。</p>
    <p>自1996年提出了在室温下工作的采用硅纳米晶浮栅结构的MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场 效应晶体管）存储器以来，纳米晶浮栅结构非易失存储器已引起了广泛的 研究兴趣，并已经在这一方面做了大量的研究工作。</p>
    <p>为了进一步改善现有传统浮栅结构存储器所固有的编程效率和数据 保持率之间的矛盾，并同时提高存储器性能，对浮栅结构存储器的隧穿介 质层的结构设计和材料选择，已经开始成为众多以改进存储器综合性能和 提高半导体存储器件集成度为目的的研究的方向和重点。近年来，高介电 常数（k)材料由于可以综合性提高存储器性能和稳定性，因而已经引起 业界大量关注。</p>
    <p>在纳米晶材料浮栅结构非易失存储器的栅介质层中引入高k材料可以 很大程度上提高存储器的存储性能和稳定性。相比较于传统的Si02介质， 高k材料介质的能带势垒高度比较低,有利于加快存储器数据的写入/擦除 速度，从而缩短存储器的编程操作工作时间，同时为降低写入/擦除工作电 压提供了可能性。</p>
    <p>高k材料介质可提供数倍于Si02介质的物理厚度，即，与具有相同</p>
    <p>EOT (Equivalent Oxide Thickness,等效氧化层厚度）的Si02介质相比， 高k介质的物理厚度要大得多，这有利于延长数据保存的时间，增强存储 器的数据保持特性；同时这也为解决传统的浮栅结构非易失存储器所固有 的栅介质层厚度的限制问题提供了 一个可行的研究方向，并为减小存储器 尺寸和提高存储器集成密度带来了希望，有助于解决存储器的尺寸和集成 密度相对于目前半导体工艺技术节点缩小而滞后的问题。</p>
    <p>基于高k材料在浮栅结构非易失性存储器中作为隧穿层介质的应用， 在对浮栅结构非易失性存储器中隧穿介质层结构的研究方面，使用单一的高k材料层替代传统Si02材料隧穿介质层的方法正逐步扩展，目前，很多</p>
    <p>研究试图使用具有对称势垒结构的冠状势垒复合隧穿层结构，以期在传统</p>
    <p>单一 Si02材料隧穿介质层结构和单一的高k材料隧穿介质层结构之间实现 折衷，以求对隧穿层的势垒结构和高度、物理厚度和等效厚度进行进一步 优化，综合提高浮栅结构非易失性存储器的写入/擦除速度、编程操作工作 时间等存储性能和数据保持特性。</p>
    <p>申请号为02130478.5的中国发明专利提供了 一种具有量子点的存储 器及其制造方法，其隧道层采用氧化硅、氧化铝、氧氮化硅、氧化钽、氧 化铪、氧化锆、STO(SrTi03);浮栅采用量子点材料，包括硅、氮化硅、 金属；量子点的形成过程为先沉积模板层，接着氧化形成多孔模板，沉积 量子点材料，刻蚀并平坦化。</p>
    <p>申请号为20060125027的美国发明专利^是供了一种采用Hf02纳米晶 作为浮栅的非易失存储器，通过共溅射Hf、 Si形成含Hf的硅酸盐，然后 在Ar/02中快速退火形成Hf02纳米晶，隧穿介质采用Si02、 Si3N4、 Hf02、 Zr02、 A1203、 La203。</p>
    <p>申请号为20060166452的美国发明专利及申请号为2006080999的世 界发明专利提供了一种非易失纳米晶存储器及其制造方法，采用Si、 Ge 及金属纳米晶浮栅，采用Si02、 Hf02、 La203、八1203隧穿介质，采用SiONx 控制栅介质，其中N的含量从纳米晶浮栅到控制栅逐渐降低。</p>
    <p>申请号为200410091126.0的中国发明专利提供了 一种基于纵向双势 垒共振隧穿结构的量子点存储器，采用SiGe量子点浮栅层、双势垒共振 隧穿层，通过S-K生长模式自组织生长SiGe量子点，交替生长SiGe和 Si形成多层异质结构的双势垒遂穿层。</p>
    <p>采用上述方法利用高k介质和纳米晶材料制作浮栅结构非易失存储器 一般都可以获得纳米晶颗粒，纳米晶材料被用作浮栅层，其中制备纳米晶 颗粒的方法包括才莫板法、混合材料退火法、多层退火、氧化加刻蚀、S-K自组织生长法等；高k材料被用作介质层；单一介质材料或者多层介质材 料被用作隧穿介质层。</p>
    <p>但是利用上述方法制备纳米晶颗粒， 一般存在制作工艺复杂、制作成 本高、制作效率低，或者纳米晶颗粒较大，或者制作过程中工艺控制困难， 或者可行性差与传统CMOS工艺兼容性差的缺点。。</p>
    <p>发明内容</p>
    <p>有鉴于此，本发明提供一种纳米晶浮栅非易失存储器，其中能够采用 高k/低k/高k的冠状势垒结构来实现隧穿介质层，纳米晶和冠状势垒隧穿 层的结合满足了半导体工艺节点缩小的需求，更大程度上提高非易失存储 器的存储性能和稳定性。具体而言，这种结构能够减小浮栅结构非易失存 储器的编程/擦除（P/E)电压，降低浮栅结构非易失存储器的操作时间和 操作功耗，提高浮栅结构非易失存储器的编程/擦除（P/E)速度、数据保 持特性（retention)、编程/擦除（P/E )耐受性等存储性能，同时折衷考虑 浮栅结构非易失存储器中编程/擦除效率和数据保持特性，以适应半导体存 储器件尺寸缩小的需要，提高了器件的集成度。本发明的另一个目的在于 提供一种制作冠状势垒复合隧穿层的纳米晶浮栅非易失存储器的方法，基 于传统的CMOS工艺，以简化制作工艺，降低制作成本，提高制作效率， 提高兼容性。</p>
    <p>根据本发明的一个方面，提供一种冠状势垒复合隧穿层的纳米晶浮栅 非易失存储器，该存储器包括： 硅衬底（1);</p>
    <p>在所述硅衬底上重掺杂的源导电区（8)和漏导电区（9);</p>
    <p>在所述源、漏导电区之间的载流子沟道上覆盖的复合隧穿层，其中， 所述复合隧穿层包括：第一高介电常数材料介质层（2)，第二Si02材料 介质层（3),和第三高介电常数材料介质层（4);</p>
    <p>10在所述复合隧穿层上覆盖的纳米晶浮栅层（5); 在所述纳米晶浮栅层上覆盖的控制栅介质层（6);和 在所述控制栅介质层上覆盖的栅材料层（7)。</p>
    <p>根据一个实施例，所述复合隧穿层通过所述第一高介电常数材料介质 层（2)、第二Si02材料介质层（3)和第三高介电常数材料介质层（4) _按一定厚度比例组成；优选地，所述厚度比例为4: 1 :4。</p>
    <p>根据一个实施例，所述第一高介电常数材料介质层（2)和/或所述第 三高介电常数材料介质层（4 )由以下材料中的至少一种制成：Hf02、 A1203、 Zr02、 Ta2Os、 La203、 HfAlO、 HfTaON、和它们的组合；</p>
    <p>和/或，所述纳米晶浮栅层（5)通过以下材料中的至少一种制成：金 属纳米晶，化合物纳米晶，半导体纳米晶，或异质复合纳米晶；</p>
    <p>和/或，所述控制栅介质层（6)由高介电常数材料或Si02材料制作而 成，其中，所述高介电常数材料包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO、 HfTaON中的至少一种；</p>
    <p>和/或，所述栅材料层（7)是多晶硅栅；或者所述的栅材料层（7)是 金属栅，所述金属栅包括TaN、 Ir02或金属硅化物。</p>
    <p>根据一个实施例，所述第一高介电常数材料介质层（2)和/或所述第 三高介电常数材料介质层（4)的厚度为lnm至20nm;</p>
    <p>和/或，所述第二SK)2材料介质层（3)的厚度为lnm至5nm;</p>
    <p>和/或，所述复合隧穿层的总厚度为3nm至30nm;</p>
    <p>和/或，所述纳米晶浮栅层（5)的厚度为lnm至10nm;</p>
    <p>和/或，所述控制4册介质层（6)的厚度为10nm至50nm;</p>
    <p>才艮据一个实施例，所述纳米晶的直径为lnm至10nm，和/或</p>
    <p>所述纳米晶的密度为lxl0"cm^至lxl012cm-2。</p>
    <p>根据一个实施例，所述纳米晶浮栅层（5)由金属纳米晶制成，所述 金属纳米晶为W、 Al、 M、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金属中的至少一种；</p>
    <p>和/或，所述纳米晶浮栅层（5)由化合物纳米晶制成，所述化合物纳 米晶为Hf02、丽、CdSe、 CoSi2、 NiSi、 TaSi2、 WSi2和HfSiOx 二元、多 元化合物中的至少 一种；</p>
    <p>和/或，所述纳米晶浮栅层（5)由半导体纳米晶制成，所述半导体纳 米晶为Si或Ge中的至少一种；</p>
    <p>和/或，所述纳米晶浮栅层（5)由异质复合纳米晶制成，所述异质复 合纳米晶为Si/Ge 、 TiSi2/Si复合材料中的至少 一种。</p>
    <p>根据本发明的另 一发明，提供一种冠状势垒复合隧穿层的纳米晶浮栅 非易失存储器的制作方法，该方法包括：</p>
    <p>A、 在硅衬底上生长包含高介电常数材料介质层的复合隧穿层；</p>
    <p>B、 在所述复合隧穿层上生长纳米晶浮栅层；</p>
    <p>C、 在所述纳米晶浮栅层上沉积高介电常数材料或Si02材料的控制栅 介质层；</p>
    <p>D、 在所述控制栅介质层上沉积多晶硅材料或金属材料的栅材料层；</p>
    <p>E、 在所述栅材料层上的抗蚀剂上光刻以形成栅线条图形；</p>
    <p>F、 以所述栅线条图形为掩模来蚀刻所述栅材料层、控制栅介质层、 纳米晶浮栅层、复合隧穿层，从而形成栅堆结构；</p>
    <p>G、 在所述^t线条两侧硅衬底中光刻和离子注入以形成源导电区和漏 导电区；</p>
    <p>H、 生长绝缘介质，光刻，腐蚀，蒸发金属，剥离，退火，形成源电 极、漏电极和栅电才及，并封装。</p>
    <p>根据一个实施例，所述复合隧穿层由第一高介电常数材料介质层、第 二Si02材料介质层和第三高介电常数材料介质层按一定厚度比例组成； 步骤A包括：</p>
    <p>Al、在硅衬底上生长第一高介电常数材料介质层；A2、在所述第一高介电常数材料介质层上生长第二 Si02材料介质层；</p>
    <p>A3、在所述第二 Si02材料介质层上生长第三高介电常数材料介质层；</p>
    <p>步骤B为：在所述第三高介电常数材料介质层上生长纳米晶浮栅层。</p>
    <p>根据一个实施例，步骤A中采用化学气相沉积CVD、原子层沉积 ALD、电子束蒸发或者石兹控溅射；</p>
    <p>和/或，步骤B中采用溅射或蒸发在复合隧穿层上镀膜，然后对形成 的薄膜材料进行高温快速热处理，使薄膜材料结晶而形成纳米晶颗粒。；</p>
    <p>和/或，步骤C中采用化学气相沉积CVD、原子层沉积ALD、电子束 蒸发或者磁控溅射；</p>
    <p>和/或，步骤D中采用化学气相沉积CVD、原子层沉积ALD、电子束 蒸发或者磁控溅射</p>
    <p>和/或，步骤E中所述光刻为光学光刻或电子束光刻。</p>
    <p>根据一个实施例，步骤A中所述第一高介电常数材料介质层和/或第 三高介电常数材料介质层的厚度为lnm至20nm;</p>
    <p>和/或，步骤A中所述第二 Si02材料介质层的厚度为lnm至5nm;</p>
    <p>和/或，步骤A中所述复合隧穿层的总厚度为3nm至30nm;</p>
    <p>和/或，步骤B中所述纳米晶浮栅层的厚度为lnm至10nm;</p>
    <p>和/或，步骤C中所述控制栅介质层的厚度为10nm至50nm;</p>
    <p>和/或，步骤D中所述栅材料层的厚度至少为100nm;</p>
    <p>和/或，步骤E中所述栅线条图形的宽度为20nm至2000nm。</p>
    <p>根据一个实施例，步骤F包括：以栅表面上覆盖的AZ5214负性光学 抗蚀剂或者SAL601负性电子抗蚀剂栅线条图形作为掩模，采用高密度电 感耦合等离子ICP蚀刻方法或者反应离子蚀刻RIE方法依次蚀刻所述^"材 料层、控制栅介质层、纳米晶浮栅层、和复合隧穿层；去胶以形成栅堆结</p>
    <p>构，其中优选地采用湿法去胶，更优选地采用浓H2S04+H202煮胶去胶。</p>
    <p>根据一个实施例，步骤G包括：在表面涂敷一层厚度为1.5pm的AZ9912正性光学抗蚀剂，采用热板在100。C下前烘100秒，在光刻机上采 用光刻掩模版掩蔽在栅线条两侧的源、漏区域进行曝光，然后用AZ9912 专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完 成在AZ9912正性光学抗蚀剂中形成源、漏区域图形；再向所形成的源、 漏区域的硅村底中注入P"+离子，注入能量为50keV,注入剂量为 lxl018cm&#8212;2,再在浓H2S04+H202中煮胶去胶；然后在1100。C温度下在N2 气氛中快速退火10秒，从而在栅线条两侧硅衬底中形成源导电区和漏导 电区。</p>
    <p>根据一个实施例，步骤H包括：</p>
    <p>Hl、在表面沉积绝缘介质，所述绝缘介质优选地包括：Si02、磷硅玻 璃PSG或硼磷硅玻璃BPSG;在该绝缘介质层上涂敷厚度为1.5nm的 AZ9912正性光学抗蚀剂，采用热板在IOO"C下前烘100秒，在光刻机上采 用光刻掩模版掩蔽进行曝光；用AZ9912正性光学抗蚀剂的专用显影液在 室温下显影50秒；用去离子水在室温下定影30秒，在源、漏、栅上方形 成接触孔图形；</p>
    <p>H2、利用AZ9912正性光学抗蚀剂图形作为掩^t,采用&#27692;氟酸&#32233;冲液 HF+NH4F+H20在常温下腐蚀绝缘介质层；</p>
    <p>H3、在露出的源、漏、栅材料表面及未去除的AZ9912正性光学抗蚀 剂上蒸发以厚度小于AZ9912正性光学抗蚀剂厚度的Al-l°/。Si薄膜作为金 属电极材料，优选地，所述Al-l。/。Si薄膜的厚度为lpm;</p>
    <p>H4、采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属 电极材料；</p>
    <p>H5、对剥离后剩余的金属电极材料进行退火以形成源、漏、栅电极； 优选地，所述退火包括：在400。C温度下在N2气氛中退火处理5分钟；然 后在400。C温度下在N2/H2混合气体中退火20分钟；最后在400。C温度下 在N2气氛中退火5分钟。由上可知，根据本发明提供的技术方案，提供一种冠状势垒复合隧穿 层的纳米晶浮栅非易失存储器，其能够减小浮栅结构非易失存储器的编程 /擦除（P/E)电压，降低浮栅结构非易失存储器的操作时间和操作功耗，</p>
    <p>提高浮栅结构非易失存储器的编程/擦除（P/E)速度、数据保持特性 (retention),编程/擦除（P/E )耐受性等存储性能，同时折衷考虑浮栅结 构非易失存储器中编程/擦除效率和数据保持特性，以适应半导体存储器件 尺寸缩小的需要，提高了器件的集成度。而且，根据本发明提供的技术方 案，还提供一种制作冠状势垒复合隧穿层的纳米晶浮栅非易失存储器的方 法，该方法基于传统的CMOS工艺，能够简化制作工艺，降低制作成本， 提高制作效率，提高兼容性。</p>
    <p>综上所述，通过本发明提供的技术方案，能够实现以下有益效果：</p>
    <p>(1) 本发明提供的冠状势垒复合隧穿层的纳米晶浮栅非易失存储器， 在体硅衬底上制作，不需要昂贵的衬底材料，因而既节约成本，同时又有 利于散热。</p>
    <p>(2) 本发明提供的冠状势垒复合隧穿层的纳米晶浮栅非易失存储器， 其结构和制作工艺十分简单，其中，在硅衬底上依次生长高k材料的隧穿 介质薄膜、Si02材料的隧穿介质薄膜、高k材料的隧穿介质薄膜、纳米晶 颗粒、高k材料或Si02材料的控制栅介质薄膜、多晶硅或金属栅材料薄膜 后，利用光刻、蚀刻、源漏离子注入、退火等工艺即可制备出本发明所述 的冠状势垒复合隧穿层的纳米晶浮栅非易失存储器。</p>
    <p>(3) 由于采用了冠状势垒复合隧穿层结构、高k介质材料和纳米晶 材料，因而可使器件的集成密度和稳定性得到提高，同时，存储器的存储 性能，特别是存储窗口、编程/擦除（P/E)速度、编程/擦除（P/E)工作 电压、操作时间、操作功耗、数据保持特性、编程/擦除（P/E)耐受性等 性能指标，能够获得综合提高。</p>
    <p>(4) 各种纳米晶浮栅材料、介质层材料、栅材料均可采用磁控溅电子束蒸发或化学气相沉积（CVD)这些传统方法制备，因此所需材料的 制备工艺和制作存储器的完整工艺过程均与传统CMOS工艺完全兼容。</p>
    <p>(5 )采用本发明提供的冠状势垒复合隧穿层的&#32013;米晶浮栅非易失存 储器的技术方案，制作工艺简单，制作效率高和工艺稳定性高，制作成本 低，有利于本发明的应用。</p>
    <p>附图说明</p>
    <p>图1为本发明提供的冠状势垒复合隧穿层的纳米晶浮栅非易失存储器 的结构示意图。</p>
    <p>图2为本发明提供的冠状势垒复合隧穿层的纳米晶浮栅非易失存储器 的制作方法的工艺流程图。</p>
    <p>图3-1至3-20是本发明提供的冠状势垒复合隧穿层的纳米晶浮栅非易 失存储器的制作工艺示意图。</p>
    <p>具体实施方式</p>
    <p>为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。</p>
    <p>图1为本发明提供的冠状势垒复合隧穿层的纳米晶浮栅非易失存储器 的结构示意图。</p>
    <p>如图1所示，该冠状势垒复合隧穿层的纳米晶浮栅非易失存储器包括： 硅衬底1，硅衬底1上重掺杂的源导电区8和漏导电区9,在源、漏导电 区之间的载流子沟道上覆盖的由高k材料介质2 / Si02材料介质3 /高k 材料介质4形成的复合隧穿层，在复合隧穿层上覆盖的纳米晶浮栅层5， 在纳米晶浮栅层上覆盖的高k材料或Si02材料控制栅介质层6，和在控制 栅介质层上覆盖的栅材料层7。其中，硅衬底1、复合隧穿层（高k材料 介质2/Si02材料介质3/高k材料介质4)、纳米晶浮栅层5、控制栅介 质层6、栅材料层7构成栅堆结构，而源导电区8和漏导电区9位于栅堆结构两侧的硅衬底1中。</p>
    <p>其中，硅衬底l为p型，用于支撑整个冠状势垒复合隧穿层的纳米晶 浮栅非易失存储器。</p>
    <p>所述复合隧穿层（高k材料介质2 / Si02材料介质3 /高k材料介质4 ) 通过第一层高k材料的隧穿介质2、第二层Si02材料的隧穿介质3和第三 层高k材料的隧穿介质4按一定厚度比例组合而成，例如，所述厚度比例 可为4 : 1 : 4。所述复合隧穿层（高k材料介质/ Si02材料介质/高k材料介 质）的总厚度为3nm至30nm。</p>
    <p>在所述复合隧穿层中，第一层高k材料的隧穿介质2由高k材料制成， 其厚度为lnm至20nm,所述高k材料包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO和HfTaON中的任意一种或几种的组合；第二层Si02材料 的隧穿介质3由Si02材料制成，其厚度为lnm至5nm;第三层高k材料 的隧穿介质4由高k材料制成，其厚度为lnm至20nm,所述高k材料包 括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO和HfTaON中的任意一种 或几种的组合。</p>
    <p>纳米晶浮栅层5用作电荷存储介质，其材料可选用金属纳米晶、化合 物纳米晶、半导体纳米晶或异质复合纳米晶。所述金属纳米晶材料为W、 Al、 Ni、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金属中的至少一种；所述化 合物纳米晶材料为Hf02、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WSi2和HfSiOx 二元、多元化合物中的至少一种；所述半导体纳米晶材料为Si或Ge中的 至少一种；所述异质复合纳米晶材料为Si/Ge、 TiSi2/Si复合材料中的至少 一种。所述纳米晶的直径为lnm至lOnm,密度为lxl()Hcm'2至lxl012cnf2。</p>
    <p>控制栅介质层6可由高k材料制成，所述高k材料可包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO、 HfTaON中的至少一种；或可由Si02材料 制成。控制栅介质层6的厚度为lOnm至50nm。</p>
    <p>栅材料层7可采用多晶硅栅或金属栅，其中金属栅材料可包括TaN、</p>
    <p>17Ir02或金属硅化物。栅材料层7的厚度至少为100nm。</p>
    <p>基于图1中所示的根据本发明的冠状势垒复合隧穿层的纳米晶浮栅非 易失存储器的结构，图2示出了根据本发明的技术方案制作这种存储器的 工艺流程，而图3-1至3-20是根据本发明提供的技术方案制作这种存储器 的工艺示意图。以下将结合图2和图3-1至3-20对制作这种存储器的工艺 进行说明，具体如下：</p>
    <p>步骤201:在硅衬底上生长一层高k材料的隧穿介质。如图3-l所示， 在硅衬底301上生长一层高k材料的隧穿介质302。其中，硅衬底301可 为p型硅衬底；实现本步骤的方法可为磁控溅射、电子束蒸发、化学气相 沉积CVD或原子层沉积ALD;所述高k材料的隧穿介质的厚度可为lnm 至20&#33126;。</p>
    <p>&#27497;骤202:在高k材料的隧穿介质上生长一层Si02材料的隧穿介质。 如图3-2所示，在高k材料的隧穿介质302上生长一层Si02材料隧穿介质 303。其中，实现本步骤的方法可为原子层沉积ALD、化学气相沉积CVD、 电子束蒸发或磁控溅射；所述Si02材料的隧穿介质的厚度可为lnm至 5nm&#8222;</p>
    <p>&#27497;骤203:在Si02材料的隧穿介质上再生长一层高k材料的隧穿介质。 如图3-3所示，在Si02材料的隧穿介质303上再生长一层高k材料的隧穿 介质304。其中，实现本步骤的方法可为磁控溅射、电子束蒸发、化学气 相沉积CVD或原子层沉积ALD;所述高k材料的隧穿介质的厚度可为lnm 至20nm。这样，通过步骤201 - 203在硅衬底301上依次生长高k材料的 隧穿介质302、 Si02材料的隧穿介质303和高k材料的隧穿介质304，以 形成复合隧穿层，用于隔离硅衬底和用作电荷存储层的浮栅层，同时综合 提高存储器的写入/擦除速度、写入/檫除电压、保持时间、稳定性、集成 密度等存储性能指标。其中，生长的第一层高k材料的隧穿介质2、第二 层Si02材料的隧穿介质3和第三层高k材料的隧穿介质4按一定厚度比例构成所述复合隧穿层，所述复合隧穿层（高k材料介质2 / Si02材料介质3 /高k材料介质4 )的总厚度可为3nm至30nm。</p>
    <p>步骤204:在高k材料的隧穿介质上生长纳米晶浮栅层。如图3-4中 所示，在高k材料的隧穿介质304上生长一层纳米晶浮栅305。其中，本 步骤形成纳米晶浮栅层以用作电荷存储介质。实现本步骤的方法可包括： 利用溅射或蒸发方法在高k材料介质表面生长一层1到10nm厚度的金属、 化合物或者硅、锗薄膜，再根据不同薄膜材料的高温特性，在相应不同的 温度快速退火5秒至90秒，使薄膜材料在高k介质表面结晶，从而形成 纳米晶颗粒作为浮栅层。</p>
    <p>&#27497;骤205:在纳米晶浮栅层上沉积高k材料或Si02材料的控制栅介质 层。如图3-5中所示，在纳米晶浮栅305上沉积一层控制栅介质层306。 其中，实现本步骤的方法可为化学气相沉积CVD、原子层沉积ALD、电 子束蒸发或磁控溅射；所述沉积的高k材料或Si02材料控制栅介质层的厚 度可为10nm至50nm。</p>
    <p>步骤206:在控制栅介质层上沉积多晶硅材料或金属材料的栅材料层。 如图3-6中所示，在控制栅介质层306上沉积一层栅材料层307。其中， 实现本步骤的方法可为化学气相沉积CVD、原子层沉积ALD、电子束蒸 发或磁控溅射；所述栅材料层可为多晶硅或金属薄膜；所述栅材料层的厚 度至少为100nm。</p>
    <p>步骤207:光刻，在栅材料层上的抗蚀剂中形成栅线条图形。本步骤 还可以进一步包括：在栅材料表面涂敷一层抗蚀剂并前烘；对所涂敷的抗 蚀剂进行曝光、显影和定影以形成栅线条图形。其中：</p>
    <p>如图3-7所示，在栅材料307表面涂敷一层抗蚀剂308并前烘，抗蚀 剂308可为AZ5214负性光学抗蚀剂或SAL601负性电子抗蚀剂，所述 AZ5214负性光学抗蚀剂的厚度可为1.5)im,对应的前烘条件为：采用热 板在IOO"C下烘烤100秒；所述SAL601负性电子抗蚀剂的厚度可为500nm，对应的前烘条件为：采用热板在105。C温度下烘烤2分钟&#8222;</p>
    <p>如图3-8所示，对所涂敷的抗蚀剂308进行曝光、显影和定影以形成 栅线条图形309。</p>
    <p>然后，进行所述光刻。光刻后形成的栅结构的线条宽度即栅长可为 20&#35657;至2000nm。</p>
    <p>所述光刻可以是光学光刻或电子束光刻，而抗蚀剂308相应地可为 AZ5214负性光学抗蚀剂或SAL601负性电子抗蚀剂：</p>
    <p>如果采用光学光刻，则涂敷AZ5214负性光学抗蚀剂308,光刻工艺 步骤包括：在栅材料层表面涂敷一层厚度1.5jim的AZ5214负性光学抗蚀 剂308，对AZ5214负性光学抗蚀剂308采用热^反在IO(TC下前烘100秒， 如前所述；然后，对AZ5214负性光学抗蚀剂308利用光掩模版用光刻机 按所设计的栅线条图形曝光30秒，然后用热板在115。C下烘烤70秒，再 泛曝（即不用光掩模版而直接棵曝）60秒，最后用AZ5214专用显影液 (1Microposit351: 5H20或1AZ400K: 4H20 )在室温下显影50秒，只在 待形成的栅堆上方留下AZ5214光学抗蚀剂，最后采用去离子水在室温下 定影30秒，完成在AZ5214光学抗蚀剂中形成^f册线条图形309。采用光学 光刻形成的AZ5214光学抗蚀剂栅线条图形309的宽度为500nm至 2000nm。</p>
    <p>如果采用电子束光刻，则涂敷SAL601负性电子抗蚀剂308，且光刻 工艺步骤包括：在^f册材料表面涂敷一层厚度为500nm的SAL601负性电子 抗蚀剂308,对SAL601负性电子抗蚀剂308采用热斧反在105。C下前烘2 分钟，如前所述；然后，对SAL601负性电子抗蚀剂308采用电子束直写 光刻系统按所设计的栅线条图形进行曝光，然后对曝光后的SAL601负性 电子抗蚀剂用热板在105"下后烘2分钟，接着采用MF CD-26显影液在 室温下显影1至10分钟，最后&#37318;用去离子水在室温下定影30秒，完成在 SAL601电子抗蚀剂中形成栅线条图形309。采用电子束光刻形成的SAL601电子抗蚀剂栅线条图形309的宽度为20nm至500nm。</p>
    <p>&#27497;骤208:以抗蚀剂上的栅线条图形为掩模来蚀刻栅材料层、控制栅 介质层、纳米晶浮栅层、复合隧穿层（高k材料介质/ Si02材料介质/高k 材料介质），以形成^^堆结构。本步骤还可以进一步包括：利用抗蚀剂图 形为掩模来蚀刻栅材料层、控制栅介质层、纳米晶浮栅层、复合隧穿层（高 k材料介质/Si02材料介质/高k材料介质），去胶形成栅堆结构。其中： 如图3-9中所示，利用抗蚀剂图形309为掩模来蚀刻栅材料层307、 控制栅介质层306、纳米晶浮4册层305、复合隧穿层（高k材料介质304/ Si02 材料介质303/高k材料介质302 ),从而得到蚀刻后的栅材料层315、控制 栅介质层314、纳米晶浮栅层313、第三层高k材料的隧穿介质312、第二 层Si02材料的隧穿介质311和第一层高k材料的隧穿介质310。所述利用 抗蚀剂图形309为掩模来蚀刻上述各层而形成栅堆结构的工艺过程包括： 将栅表面上覆盖的AZ5214光学抗蚀剂或SAL601电子抗蚀剂栅线条图形 309作为掩模，采用高密度电感耦合等离子ICP蚀刻方法或反应离子蚀刻 RIE方法依次蚀刻多晶硅或金属栅材料层、高k材料或Si02材料控制栅介 质层、纳米晶浮栅层和复合隧穿层（高k材料介质/ Si02材料介质/高k 材料介质）。</p>
    <p>如图3-10所示为去胶形成栅堆结构的工艺流程，即，去除抗蚀剂309 形成4册堆结构。所述去胶的方法包^"舌：湿法去"交，采用浓H2S04+H202煮 胶去胶。</p>
    <p>步骤209:光刻，离子注入，在栅线条两侧硅村底中形成源导电区和 漏导电区。本步骤还可以进一步包括：在表面涂敷一层AZ9912正性光学 抗蚀剂并前烘；对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影 和定影形成源、漏区域图形；对源、漏区域的硅衬底离子注入形成源、漏 导电区；去胶，并快速退火。其中：</p>
    <p>如图3-11中所示，涂敷一层AZ9912正性光学抗蚀剂316并前烘。所涂敷AZ9912正性光学抗蚀剂316的厚度为1.5jim;所述前烘的条件为： 采用热板在100。C下前烘100秒。</p>
    <p>如图3-12中所示，对所涂敷的AZ9912正性光学抗蚀剂316进行光学 曝光、显影和定影形成源、漏区域图形，从而形成曝光后的AZ9912正性 光学抗蚀剂317以及曝光形成的源、漏区域图形318、 319。所述对所涂敷 的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影的方法为：在光刻 机上采用光刻掩模版掩蔽按所设计的在栅线条两侧的源、漏区域图形进行 曝光，然后用AZ9912的专用显影液在室温下显影50秒，最后用去离子水 在室温下定影30秒，从而完成在AZ9912正性光学抗蚀剂中形成源、漏区 域图形。</p>
    <p>如图3-13所示，通过离子注入在所形成的源、漏区域的硅衬底中形成 源、漏导电区320、 321。所述离子注入具体为：向所形成的源、漏区域的 硅衬底中注入P"+离子，注入能量为50keV,注入剂量为lxl018cm&#8212;2。</p>
    <p>如图3-14所示为去胶、并快速退火的工艺流程，其中去除抗蚀剂317 并快速退火。所述去胶的方法为：湿法去胶，即&#37318;用浓H2S04+H202煮胶； 所述快速退火的目的是激活杂质、减少缺陷，从而在栅线条两侧硅衬底中 形成源、漏导电区；所述快速退火的具体条件为：在N2气氛中在IIOO"C 温度下快速退火10秒。这样，则栅线条两侧硅衬底中形成源导电区和漏 导电区。</p>
    <p>步骤210:生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形 成源电极、漏电极和栅电极，并封装。本步骤还可以具体包括：</p>
    <p>(1 )沉积一层绝缘介质。如图3-15所示，沉积一层绝缘介质层322。 所述绝缘介质材料包括Si02、磷硅玻璃PSG、硼磷硅玻璃BPSG等，所述 沉积方法为化学气相沉积CVD、电子束蒸发或》兹控&#36042;射。</p>
    <p>(2 )在绝缘介质层上涂敷一层AZ9912正性光学抗蚀剂并前烘。如图 3-16所示，涂l丈AZ9912正性光学抗蚀剂323并前烘。所述AZ9912正性光学抗蚀剂的厚度为1.5pm，对所涂敷的AZ9912正性光学抗蚀剂进行前 烘的条件为：采用热4反在IO(TC下前烘100秒。</p>
    <p>(3 )对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影， 在源、漏、栅区域上方形成接触孔图形。如图3-17所示，分别为在栅、源、 漏上方形成接触孔图形324、 325、 326。具体而言，在光刻机上采用光刻 掩模版掩蔽进行曝光，然后用AZ9912的专用显影液在室温下显影50秒， 最后用去离子水在室温下定影30秒，完成在源、漏、栅上方形成接触孔 图形。</p>
    <p>(4 )利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘介 质薄膜露出源、漏、栅材料。如图3-18所示，形成被腐蚀后的绝缘介质层 薄膜327，并形成腐蚀绝缘介质层薄膜后露出的栅、源、漏材料328、 329、 330。所述腐蚀方法为：利用AZ9912正性光学抗蚀剂图形作为掩;^莫，采用 &#27692;氟酸&#32233;冲液（HF+NH4F+H20)在常温下腐蚀绝缘层薄膜。</p>
    <p>(5)在露出的源、漏、栅材料表面及未去除的AZ9912正性光学抗蚀 剂上蒸发一层Al-P/。Si薄膜作为金属电极材料。如图3-19所示，在露出的 源、漏、栅材料表面及未去除的AZ9912正性光学抗蚀剂上蒸发一层 Al-l。/。Si薄膜331作为金属电极材料。所述Al-l。/。Si薄膜的厚度为lpm, 该厚度应小于AZ9912正性光学抗蚀剂的厚度。</p>
    <p>(6 )剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料。如 图3-20所示，剥离后形成栅、源、漏电极332、 333、 334。所述剥离方法 为：采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极 材料。</p>
    <p>(7)对剥离后剩余的金属电极材料进行退火处理以形成源、漏、栅 电极。所述退火处理具体可为：在400。C下在N2气氛中退火处理5分钟； 然后在40(TC下在N2/H2混合气体中退火20分钟；最后在40(TC下在N2 气氛中退火5分钟。由上可知，根据本发明提供的技术方案，提供一种冠状势垒复合隧穿 层的纳米晶浮栅非易失存储器，其能够减小浮栅结构非易失存储器的编程 /擦除（P/E)电压，降低浮栅结构非易失存储器的操作时间和操作功耗， 提高浮栅结构非易失存储器的编程/擦除（P/E)速度、数据保持特性</p>
    <p>(retention),编程/擦除（P/E )耐受性等存储性能，同时折衷考虑浮栅结 构非易失存储器中编程/擦除效率和数据保持特性，以适应半导体存储器件 尺寸缩小的需要，提高了器件的集成度。而且，根据本发明提供的技术方 案，还提供一种制作冠状势垒复合隧穿层的纳米晶浮栅非易失存储器的方 法，该方法基于传统的CMOS工艺，能够简化制作工艺，降低制作成本， 提高制作效率，提高兼容性。</p>
    <p>综上所述，通过本发明提供的技术方案，能够实现以下有益效果： (1)本发明提供的冠状势垒复合隧穿层的纳米晶浮栅非易失存储器， 在体硅衬底上制作，不需要昂贵的衬底材料，因而既节约成本，同时又有 利于散热。</p>
    <p>(2 )本发明提供的冠状势垒复合隧穿层的纳米晶浮栅非易失存储器， 其结构和制作工艺十分筒单，其中，在硅衬底上依次生长高k材料的隧穿 介质薄膜、Si02材料的隧穿介质薄膜、高k材料的隧穿介质薄膜、纳米晶 颗粒、高k材料或Si02材料的控制栅介质薄膜、多晶硅或金属栅材料薄膜 后，利用光刻、蚀刻、源漏离子注入、退火等工艺即可制备出本发明所述 的冠状势垒复合隧穿层的纳米晶浮栅非易失存储器。</p>
    <p>(3) 由于采用了冠状势垒复合隧穿层结构、高k介质材料和纳米晶 材料，因而可使器件的集成密度和稳定性得到提高，同时，存储器的存储 性能，特别是存储窗口、编程/擦除（P/E)速度、编程/擦除（P/E)工作 电压、操作时间、操作功耗、数据保持特性、编程/擦除（P/E)耐受性等 性能指标，能够获得综合提高。</p>
    <p>(4) 各种纳米晶浮栅材料、介质层材料、栅材料均可采用》兹控溅射电子束蒸发或化学气相沉积（CVD)这些传统方法制备，因此所需材料的 制备工艺和制作存储器的完整工艺过程均与传统CMOS工艺完全兼容。</p>
    <p>(5 )采用本发明提供的冠状势垒复合隧穿层的纳米晶浮栅非易失存 储器的技术方案，制作工艺简单，制作效率高和工艺稳定性高，制作成本 低，有利于本发明的应用。</p>
    <p>以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。</p>
  </div>
  </div></div><div class="patent-section patent-tabular-section"><a id="forward-citations"></a><div class="patent-section-header"><span class="patent-section-title"> 被以下专利引用</span></div><table class="patent-data-table"><thead class="patent-data-table-thead"><tr class="patent-data-table"><th class="patent-data-table-th">引用专利</th><th class="patent-data-table-th"> 申请日期</th><th class="patent-data-table-th">公开日</th><th class="patent-data-table-th"> 申请人</th><th class="patent-data-table-th">专利名</th></tr></thead><tr><td class="patent-data-table-td citation-patent"><a href="/patents/CN102938404A?cl=zh">CN102938404A</a><span class='patent-tooltip-anchor' data-tooltip-text="由审查员引用"> *</span></td><td class="patent-data-table-td patent-date-value">2011年8月16日</td><td class="patent-data-table-td patent-date-value">2013年2月20日</td><td class="patent-data-table-td ">北京天中磊智能科技有限公司</td><td class="patent-data-table-td ">一种智能电能表专用eeprom存储芯片</td></tr><tr><td class="patent-data-table-td citation-patent"><a href="/patents/CN103296070A?cl=zh">CN103296070A</a><span class='patent-tooltip-anchor' data-tooltip-text="由审查员引用"> *</span></td><td class="patent-data-table-td patent-date-value">2012年2月28日</td><td class="patent-data-table-td patent-date-value">2013年9月11日</td><td class="patent-data-table-td ">中国科学院微电子研究所</td><td class="patent-data-table-td ">一种基于纳米晶的nand存储器及其制作方法</td></tr></table><div class="patent-section-footer">* 由审查员引用</div></div><div class="patent-section patent-tabular-section"><a id="classifications"></a><div class="patent-section-header"><span class="patent-section-title">分类</span></div><table class="patent-data-table"><thead class="patent-data-table-thead"><tr class="patent-data-table"><th class="patent-data-table-th"> </th><th class="patent-data-table-th"> </th></tr></thead><tr><td class="patent-data-table-td ">国际分类号</td><td class="patent-data-table-td "><span class="nested-value"><a href="https://www.google.com/url?id=5OxrBwABERAJ&amp;q=http://web2.wipo.int/ipcpub/&amp;usg=AFQjCNER44F5jlVoswCkvW3YEcB5lW4moA#refresh=page&amp;notion=scheme&amp;version=20130101&amp;symbol=H01L0027115000">H01L27/115</a></span></td></tr></table><div class="patent-section-footer"></div></div><div class="patent-section patent-tabular-section"><a id="legal-events"></a><div class="patent-section-header"><span class="patent-section-title">法律事件</span></div><table class="patent-data-table"><thead class="patent-data-table-thead"><tr class="patent-data-table"><th class="patent-data-table-th"> 日期</th><th class="patent-data-table-th">代码</th><th class="patent-data-table-th">事件</th><th class="patent-data-table-th">说明</th></tr></thead><tr><td class="patent-data-table-td patent-date-value">2009年7月29日</td><td class="patent-data-table-td ">C06</td><td class="patent-data-table-td ">Publication</td><td class="patent-data-table-td "></td></tr><tr><td class="patent-data-table-td patent-date-value">2009年9月23日</td><td class="patent-data-table-td ">C10</td><td class="patent-data-table-td ">Request of examination as to substance</td><td class="patent-data-table-td "></td></tr><tr><td class="patent-data-table-td patent-date-value">2012年4月18日</td><td class="patent-data-table-td ">C14</td><td class="patent-data-table-td ">Granted</td><td class="patent-data-table-td "></td></tr></table><div class="patent-section-footer"></div></div><div class="modal-dialog" id="patent-images-lightbox"><div class="patent-lightbox-controls"><div class="patent-lightbox-rotate-controls"><div class="patent-lightbox-rotation-text">旋转</div><div class="rotate-icon rotate-ccw-icon"></div><div class="rotate-icon rotate-cw-icon"></div></div><div class="patent-lightbox-index-counter"></div><a class="patent-lightbox-fullsize-link" target="_blank">原始图片</a><div class="patent-drawings-control patent-drawings-next"><img class="patent-drawings-button-img"src="/googlebooks/images/kennedy/page_right.png" alt="Next page"width="21" height="21" /></div><div class="patent-drawings-control patent-drawings-prev"><img class="patent-drawings-button-img"src="/googlebooks/images/kennedy/page_left.png" alt="Previous page"width="21" height="21" /></div></div><div class="modal-dialog-content"><div class="patent-lightbox-image-holder"><div class="patent-lightbox-placeholder"></div></div></div></div><script>_OC_initPatentsAtb({image_not_available_html: " 未提供图片。\x3ca href\x3d//docs.google.com/viewer?url\x3dpatentimages.storage.googleapis.com/pdfs/3f9159487ff619664ce8/CN101494225A.pdf\x3e查看 PDF\x3c/a\x3e"});</script></div></div></div></div></div><script>(function() {var href = window.location.href;if (href.indexOf('?') !== -1) {var parameters = href.split('?')[1].split('&');for (var i = 0; i < parameters.length; i++) {var param = parameters[i].split('=');if (param[0] == 'focus') {var elem = document.getElementById(param[1]);if (elem) {elem.focus();}}}}})();</script><script>_OC_addFlags({LockSrc:"/books/javascript/lock_1ec17bec5b1e6ba0eab577be28b6afb9.js", Host:"https://www.google.com/", IsBooksRentalEnabled:1, IsBrowsingHistoryEnabled:1, IsWebReaderSvgEnabled:0, IsImageModeNotesEnabled:1, IsOfflineBubbleEnabled:1, IsFutureOnSaleVolumesEnabled:1, IsBooksUnifiedLeftNavEnabled:1, IsMobileRequest:0, IsZipitFolderCollectionEnabled:1, IsAdsDisabled:0, IsEmbeddedMediaEnabled:1, IsImageModeAnnotationsEnabled:1, IsMyLibraryGooglePlusEnabled:1, IsImagePageProviderEnabled:1, IsBookcardListPriceSmall:0, IsInternalUser:0, IsBooksShareButtonEnabled:0, IsDisabledRandomBookshelves:0});_OC_Run({"enable_p13n":false,"is_cobrand":false,"sign_in_url":"https://www.google.com/accounts/Login?service=\u0026continue=https://www.google.com/patents%3Fcl%3Dzh%26hl%3Dzh-CN\u0026hl=zh-CN"}, {"volume_id":"","is_ebook":true,"volumeresult":{"has_flowing_text":false,"has_scanned_text":true,"can_download_pdf":false,"can_download_epub":false,"is_pdf_drm_enabled":false,"is_epub_drm_enabled":false,"download_pdf_url":"https://www.google.com/patents/download/%E5%AD%98%E5%82%A8%E5%99%A8%E5%8F%8A%E5%85%B6%E5%88%B6%E4%BD%9C%E6%96%B9%E6%B3%95.pdf?id=5OxrBwABERAJ\u0026hl=zh-CN\u0026output=pdf\u0026sig=ACfU3U2NXTpObi31DB5kFcU6TjfCV7qETw"},"sample_url":"https://www.google.com/patents/reader?id=5OxrBwABERAJ\u0026hl=zh-CN\u0026printsec=frontcover\u0026output=reader\u0026source=gbs_atb_hover","is_browsable":true,"is_public_domain":true}, {});</script><div id="footer_table" style="font-size:83%;text-align:center;position:relative;top:20px;height:4.5em;margin-top:2em"><div style="margin-bottom:8px"><a href="https://www.google.com/search?hl=zh-CN"><nobr>Google&nbsp;首页</nobr></a> - <a href="//www.google.com/patents/sitemap/"><nobr>站点地图</nobr></a> - <a href="http://www.google.com/googlebooks/uspto.html"><nobr>美国专利商标局 (USPTO) 专利信息批量下载</nobr></a> - <a href="/intl/zh-CN/privacy/"><nobr>隐私权政策</nobr></a> - <a href="/intl/zh-CN/policies/terms/"><nobr>服务条款</nobr></a> - <a href="https://support.google.com/faqs/answer/2539193?hl=zh-CN"><nobr> 关于 Google 专利</nobr></a> - <a href="//www.google.com/tools/feedback/intl/zh-CN/error.html" onclick="try{_OC_startFeedback({productId: '72792',locale: 'zh-CN'});return false;}catch(e){}"><nobr>发送反馈</nobr></a></div></div> <script type="text/javascript">var gaJsHost = (("https:" == document.location.protocol) ? "https://ssl." : "http://www.");document.write(unescape("%3Cscript src='" + gaJsHost + "google-analytics.com/ga.js' type='text/javascript'%3E%3C/script%3E"));</script><script type="text/javascript">var pageTracker = _gat._getTracker("UA-27188110-1");pageTracker._setCookiePath("/patents/");pageTracker._trackPageview();</script> </body></html>