TimeQuest Timing Analyzer report for experiment3
Tue Oct 15 20:29:04 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50_I'
 12. Slow Model Setup: 'UART_clock_inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'UART_clock_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 16. Slow Model Minimum Pulse Width: 'UART_clock_inst|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_27_I'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLOCK_50_I'
 28. Fast Model Setup: 'UART_clock_inst|altpll_component|pll|clk[0]'
 29. Fast Model Hold: 'CLOCK_50_I'
 30. Fast Model Hold: 'UART_clock_inst|altpll_component|pll|clk[0]'
 31. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 32. Fast Model Minimum Pulse Width: 'UART_clock_inst|altpll_component|pll|clk[0]'
 33. Fast Model Minimum Pulse Width: 'CLOCK_27_I'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; experiment3                                                      ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+-----------------------------------------------+-------------------------------------------------+
; Clock Name                                  ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                        ; Targets                                         ;
+---------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+-----------------------------------------------+-------------------------------------------------+
; CLOCK_27_I                                  ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                               ; { CLOCK_27_I }                                  ;
; CLOCK_50_I                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                               ; { CLOCK_50_I }                                  ;
; UART_clock_inst|altpll_component|pll|clk[0] ; Generated ; 17.361 ; 57.6 MHz   ; 0.000 ; 8.680  ; 50.00      ; 15        ; 32          ;       ;        ;           ;            ; false    ; CLOCK_27_I ; UART_clock_inst|altpll_component|pll|inclk[0] ; { UART_clock_inst|altpll_component|pll|clk[0] } ;
+---------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+-----------------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                           ;
+------------+-----------------+---------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note ;
+------------+-----------------+---------------------------------------------+------+
; 305.62 MHz ; 305.62 MHz      ; CLOCK_50_I                                  ;      ;
; 312.79 MHz ; 312.79 MHz      ; UART_clock_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+---------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; CLOCK_50_I                                  ; -2.272 ; -65.716       ;
; UART_clock_inst|altpll_component|pll|clk[0] ; 14.164 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Hold Summary                                             ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; CLOCK_50_I                                  ; 0.391 ; 0.000         ;
; UART_clock_inst|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
+---------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; CLOCK_50_I                                  ; -1.380 ; -41.380       ;
; UART_clock_inst|altpll_component|pll|clk[0] ; 7.680  ; 0.000         ;
; CLOCK_27_I                                  ; 18.518 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                                 ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.272 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.308      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.238 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.274      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.220 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.256      ;
; -2.209 ; UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.244      ;
; -2.209 ; UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.244      ;
; -2.205 ; UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.240      ;
; -2.200 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.236      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.192 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.228      ;
; -2.172 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.208      ;
; -2.171 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.207      ;
; -2.149 ; UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.185      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.147 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.183      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.140 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.176      ;
; -2.109 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.145      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.087 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.123      ;
; -2.067 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.103      ;
; -2.041 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.077      ;
; -2.035 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|Frame_error    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.071      ;
; -2.034 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.070      ;
; -2.031 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.066      ;
; -2.031 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.066      ;
; -2.027 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.062      ;
; -2.007 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.043      ;
; -2.006 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.042      ;
; -2.005 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.041      ;
; -2.002 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.038      ;
; -2.001 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|Frame_error    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.037      ;
; -1.997 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.032      ;
; -1.993 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.028      ;
; -1.984 ; UART_rx_address[2]                             ; UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.001      ; 3.021      ;
; -1.984 ; UART_rx_address[2]                             ; UART_rx_done                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.001      ; 3.021      ;
; -1.976 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.011      ;
; -1.976 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 3.011      ;
; -1.975 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.011      ;
; -1.975 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.011      ;
; -1.975 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 3.011      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_clock_inst|altpll_component|pll|clk[0]'                                                                                                                                                   ;
+--------+----------------------+----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                      ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 14.164 ; UART_tx_clock        ; UART_tx_address[1]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.003     ; 3.230      ;
; 14.164 ; UART_tx_clock        ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.003     ; 3.230      ;
; 14.164 ; UART_tx_clock        ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.003     ; 3.230      ;
; 14.164 ; UART_tx_clock        ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.003     ; 3.230      ;
; 14.164 ; UART_tx_clock        ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.003     ; 3.230      ;
; 14.164 ; UART_tx_clock        ; UART_tx_address[7]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.003     ; 3.230      ;
; 14.164 ; UART_tx_clock        ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.003     ; 3.230      ;
; 14.164 ; UART_tx_clock        ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.003     ; 3.230      ;
; 14.164 ; UART_tx_clock        ; UART_tx_address[0]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.003     ; 3.230      ;
; 14.244 ; UART_tx_address[3]   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 3.155      ;
; 14.289 ; UART_tx_address[0]   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 3.110      ;
; 14.297 ; UART_tx_clock        ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 3.100      ;
; 14.348 ; UART_tx_address[3]   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.003      ; 3.052      ;
; 14.393 ; UART_tx_address[0]   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.003      ; 3.007      ;
; 14.456 ; UART_tx_address[2]   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.943      ;
; 14.472 ; UART_tx_clock        ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.001     ; 2.924      ;
; 14.474 ; UART_tx_address[5]   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.925      ;
; 14.512 ; UART_tx_address[7]   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.887      ;
; 14.560 ; UART_tx_address[2]   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.003      ; 2.840      ;
; 14.561 ; UART_tx_address[1]   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.838      ;
; 14.578 ; UART_tx_address[5]   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.003      ; 2.822      ;
; 14.616 ; UART_tx_address[7]   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.003      ; 2.784      ;
; 14.665 ; UART_tx_address[1]   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.003      ; 2.735      ;
; 14.672 ; TX_state~8           ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.725      ;
; 14.686 ; UART_tx_address[4]   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.713      ;
; 14.712 ; UART_tx_address[5]   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.687      ;
; 14.737 ; TX_state~9           ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.660      ;
; 14.750 ; UART_tx_address[7]   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.649      ;
; 14.780 ; UART_tx_address[6]   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.619      ;
; 14.790 ; UART_tx_address[4]   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.003      ; 2.610      ;
; 14.793 ; UART_tx_address[8]   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.606      ;
; 14.798 ; UART_tx_clock_buf    ; UART_tx_address[1]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.597      ;
; 14.798 ; UART_tx_clock_buf    ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.597      ;
; 14.798 ; UART_tx_clock_buf    ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.597      ;
; 14.798 ; UART_tx_clock_buf    ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.597      ;
; 14.798 ; UART_tx_clock_buf    ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.597      ;
; 14.798 ; UART_tx_clock_buf    ; UART_tx_address[7]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.597      ;
; 14.798 ; UART_tx_clock_buf    ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.597      ;
; 14.798 ; UART_tx_clock_buf    ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.597      ;
; 14.798 ; UART_tx_clock_buf    ; UART_tx_address[0]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.597      ;
; 14.884 ; UART_tx_address[6]   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.003      ; 2.516      ;
; 14.897 ; UART_tx_address[8]   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.003      ; 2.503      ;
; 14.924 ; UART_tx_address[4]   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.475      ;
; 14.931 ; UART_tx_clock_buf    ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.001      ; 2.467      ;
; 14.952 ; UART_tx_clock_div[6] ; UART_tx_clock_div[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.445      ;
; 14.952 ; UART_tx_clock_div[6] ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.445      ;
; 14.952 ; UART_tx_clock_div[6] ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.445      ;
; 14.952 ; UART_tx_clock_div[6] ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.445      ;
; 14.952 ; UART_tx_clock_div[6] ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.445      ;
; 14.952 ; UART_tx_clock_div[6] ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.445      ;
; 14.952 ; UART_tx_clock_div[6] ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.445      ;
; 14.952 ; UART_tx_clock_div[6] ; UART_tx_clock_div[0]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.445      ;
; 14.962 ; TX_state~9           ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.001      ; 2.436      ;
; 14.985 ; UART_tx_address[3]   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.414      ;
; 14.992 ; UART_tx_clock_div[5] ; UART_tx_clock_div[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.405      ;
; 14.992 ; UART_tx_clock_div[5] ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.405      ;
; 14.992 ; UART_tx_clock_div[5] ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.405      ;
; 14.992 ; UART_tx_clock_div[5] ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.405      ;
; 14.992 ; UART_tx_clock_div[5] ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.405      ;
; 14.992 ; UART_tx_clock_div[5] ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.405      ;
; 14.992 ; UART_tx_clock_div[5] ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.405      ;
; 14.992 ; UART_tx_clock_div[5] ; UART_tx_clock_div[0]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.405      ;
; 15.018 ; UART_tx_address[6]   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.381      ;
; 15.021 ; UART_tx_clock_buf    ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.376      ;
; 15.030 ; UART_tx_address[0]   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.369      ;
; 15.053 ; UART_tx_clock        ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.001     ; 2.343      ;
; 15.053 ; UART_tx_clock        ; switch_1_buf                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.001     ; 2.343      ;
; 15.053 ; UART_tx_clock        ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.001     ; 2.343      ;
; 15.059 ; switch_1_buf         ; UART_tx_address[1]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.336      ;
; 15.059 ; switch_1_buf         ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.336      ;
; 15.059 ; switch_1_buf         ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.336      ;
; 15.059 ; switch_1_buf         ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.336      ;
; 15.059 ; switch_1_buf         ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.336      ;
; 15.059 ; switch_1_buf         ; UART_tx_address[7]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.336      ;
; 15.059 ; switch_1_buf         ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.336      ;
; 15.059 ; switch_1_buf         ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.336      ;
; 15.059 ; switch_1_buf         ; UART_tx_address[0]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 2.336      ;
; 15.122 ; UART_tx_address[0]   ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.275      ;
; 15.126 ; UART_tx_clock_div[4] ; UART_tx_clock_div[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.271      ;
; 15.126 ; UART_tx_clock_div[4] ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.271      ;
; 15.126 ; UART_tx_clock_div[4] ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.271      ;
; 15.126 ; UART_tx_clock_div[4] ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.271      ;
; 15.126 ; UART_tx_clock_div[4] ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.271      ;
; 15.126 ; UART_tx_clock_div[4] ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.271      ;
; 15.126 ; UART_tx_clock_div[4] ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.271      ;
; 15.126 ; UART_tx_clock_div[4] ; UART_tx_clock_div[0]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.271      ;
; 15.156 ; UART_tx_clock        ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.001     ; 2.240      ;
; 15.195 ; switch_1_buf         ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.202      ;
; 15.196 ; switch_1_buf         ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.001      ; 2.202      ;
; 15.197 ; UART_tx_address[2]   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 2.202      ;
; 15.218 ; UART_tx_clock_div[2] ; UART_tx_clock_div[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.179      ;
; 15.218 ; UART_tx_clock_div[2] ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.179      ;
; 15.218 ; UART_tx_clock_div[2] ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.179      ;
; 15.218 ; UART_tx_clock_div[2] ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.179      ;
; 15.218 ; UART_tx_clock_div[2] ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.179      ;
; 15.218 ; UART_tx_clock_div[2] ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.179      ;
; 15.218 ; UART_tx_clock_div[2] ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.179      ;
; 15.218 ; UART_tx_clock_div[2] ; UART_tx_clock_div[0]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.179      ;
; 15.236 ; UART_tx_address[1]   ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.161      ;
; 15.263 ; UART_tx_clock_div[3] ; UART_tx_clock_div[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 2.134      ;
+--------+----------------------+----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                 ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; UART_rx_unload_data                            ; UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Receive_Controller:UART_RX|data_count[1]  ; UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Receive_Controller:UART_RX|data_count[2]  ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Receive_Controller:UART_RX|data_count[0]  ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Receive_Controller:UART_RX|Empty          ; UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; RX_state~8                                     ; RX_state~8                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Receive_Controller:UART_RX|Frame_error    ; UART_Receive_Controller:UART_RX|Frame_error    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; error_count[0]                                 ; error_count[0]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; error_count[1]                                 ; error_count[1]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; error_count[2]                                 ; error_count[2]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Receive_Controller:UART_RX|Overrun        ; UART_Receive_Controller:UART_RX|Overrun        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; over_run_count[0]                              ; over_run_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; over_run_count[1]                              ; over_run_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; over_run_count[2]                              ; over_run_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; error_count[1]                                 ; error_count[2]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; UART_Receive_Controller:UART_RX|clock_count[9] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.529 ; over_run_count[0]                              ; over_run_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.541 ; UART_rx_address[8]                             ; UART_rx_address[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.573 ; RX_state~7                                     ; UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.839      ;
; 0.583 ; RX_state~8                                     ; UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.849      ;
; 0.587 ; RX_state~8                                     ; UART_rx_done                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.853      ;
; 0.800 ; over_run_count[1]                              ; over_run_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.066      ;
; 0.806 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; over_run_count[0]                              ; over_run_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; error_count[0]                                 ; error_count[2]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.074      ;
; 0.812 ; error_count[0]                                 ; error_count[1]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.078      ;
; 0.814 ; UART_rx_address[0]                             ; UART_rx_address[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.080      ;
; 0.838 ; RX_state~7                                     ; RX_state~8                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.107      ;
; 0.850 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; UART_Receive_Controller:UART_RX|data_count[0]  ; UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; UART_rx_address[2]                             ; UART_rx_address[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; UART_rx_address[4]                             ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; RX_state~8                                     ; RX_state~7                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; UART_rx_address[5]                             ; UART_rx_address[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.120      ;
; 0.862 ; RX_state~8                                     ; UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.128      ;
; 0.925 ; UART_rx_unload_data                            ; UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 1.192      ;
; 0.940 ; UART_Receive_Controller:UART_RX|Overrun        ; over_run_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.206      ;
; 0.944 ; UART_Receive_Controller:UART_RX|Overrun        ; over_run_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.210      ;
; 0.977 ; UART_Receive_Controller:UART_RX|RX_data_in     ; UART_Receive_Controller:UART_RX|Frame_error    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.243      ;
; 0.978 ; UART_Receive_Controller:UART_RX|clock_count[4] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.244      ;
; 0.980 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.246      ;
; 0.986 ; UART_rx_address[6]                             ; UART_rx_address[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.252      ;
; 0.989 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.255      ;
; 0.992 ; UART_rx_address[7]                             ; UART_rx_address[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.258      ;
; 1.008 ; UART_Receive_Controller:UART_RX|RX_data_in     ; UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.274      ;
; 1.012 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.278      ;
; 1.017 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.283      ;
; 1.020 ; UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.285      ;
; 1.026 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.292      ;
; 1.030 ; UART_rx_address[1]                             ; UART_rx_address[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.296      ;
; 1.031 ; UART_rx_address[3]                             ; UART_rx_address[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.297      ;
; 1.058 ; RX_state~7                                     ; RX_state~7                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.324      ;
; 1.197 ; UART_rx_address[0]                             ; UART_rx_address[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.463      ;
; 1.204 ; RX_state~8                                     ; UART_rx_address[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.469      ;
; 1.204 ; RX_state~8                                     ; UART_rx_address[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.469      ;
; 1.204 ; RX_state~8                                     ; UART_rx_address[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.469      ;
; 1.204 ; RX_state~8                                     ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.469      ;
; 1.204 ; RX_state~8                                     ; UART_rx_address[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.469      ;
; 1.204 ; RX_state~8                                     ; UART_rx_address[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.469      ;
; 1.204 ; RX_state~8                                     ; UART_rx_address[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.469      ;
; 1.204 ; RX_state~8                                     ; UART_rx_address[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.469      ;
; 1.204 ; RX_state~8                                     ; UART_rx_address[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.469      ;
; 1.215 ; UART_Receive_Controller:UART_RX|data_count[0]  ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.481      ;
; 1.227 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.493      ;
; 1.236 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.502      ;
; 1.238 ; UART_rx_address[2]                             ; UART_rx_address[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; UART_rx_address[4]                             ; UART_rx_address[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.505      ;
; 1.240 ; UART_rx_address[5]                             ; UART_rx_address[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.506      ;
; 1.248 ; UART_Receive_Controller:UART_RX|Empty          ; RX_state~8                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.513      ;
; 1.248 ; UART_Receive_Controller:UART_RX|Empty          ; RX_state~7                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.513      ;
; 1.249 ; UART_Receive_Controller:UART_RX|Empty          ; UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.514      ;
; 1.252 ; UART_Receive_Controller:UART_RX|Overrun        ; over_run_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.518      ;
; 1.263 ; UART_Receive_Controller:UART_RX|Frame_error    ; error_count[0]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 1.527      ;
; 1.263 ; UART_Receive_Controller:UART_RX|Frame_error    ; error_count[2]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 1.527      ;
; 1.266 ; UART_Receive_Controller:UART_RX|Frame_error    ; error_count[1]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 1.530      ;
; 1.268 ; UART_rx_address[0]                             ; UART_rx_address[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.534      ;
; 1.281 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.547      ;
; 1.284 ; UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.549      ;
; 1.298 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.564      ;
; 1.309 ; UART_rx_address[2]                             ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.575      ;
; 1.310 ; UART_rx_address[4]                             ; UART_rx_address[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.576      ;
; 1.324 ; UART_rx_enable                                 ; UART_Receive_Controller:UART_RX|Frame_error    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 1.591      ;
; 1.333 ; UART_Receive_Controller:UART_RX|data_count[1]  ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.599      ;
; 1.339 ; UART_rx_address[0]                             ; UART_rx_address[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.605      ;
; 1.348 ; UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_Receive_Controller:UART_RX|Overrun        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.613      ;
; 1.352 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.618      ;
; 1.361 ; UART_Receive_Controller:UART_RX|clock_count[4] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.627      ;
; 1.363 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.629      ;
; 1.369 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.635      ;
; 1.372 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.638      ;
; 1.375 ; UART_rx_address[7]                             ; UART_rx_address[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.641      ;
; 1.380 ; UART_rx_address[2]                             ; UART_rx_address[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.646      ;
; 1.380 ; UART_Receive_Controller:UART_RX|RX_data_in     ; UART_Receive_Controller:UART_RX|Overrun        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.645      ;
; 1.398 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.664      ;
; 1.399 ; UART_rx_address[5]                             ; UART_rx_address[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.665      ;
; 1.403 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.669      ;
; 1.404 ; UART_rx_enable                                 ; UART_Receive_Controller:UART_RX|Overrun        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.670      ;
; 1.410 ; UART_rx_address[0]                             ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.676      ;
; 1.412 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.678      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_clock_inst|altpll_component|pll|clk[0]'                                                                                                                                                                           ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.391 ; UART_tx_clock                                ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_Transmit_Controller:UART_TX|Empty       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; TX_state~9                                   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_tx_done                                 ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; UART_tx_clock_div[7]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.542 ; UART_tx_start                                ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.705 ; TX_state~8                                   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.971      ;
; 0.719 ; UART_tx_start                                ; UART_Transmit_Controller:UART_TX|Empty       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.983      ;
; 0.748 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.016      ;
; 0.758 ; UART_Transmit_Controller:UART_TX|Empty       ; TX_state~8                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.026      ;
; 0.802 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[0]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_tx_clock_div[5]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.827 ; UART_tx_address[8]                           ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.093      ;
; 0.838 ; UART_tx_clock_div[0]                         ; UART_tx_clock_div[0]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.845 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; UART_tx_clock_div[4]                         ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; UART_tx_address[6]                           ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; UART_tx_clock_div[6]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.872 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.138      ;
; 0.891 ; UART_tx_clock                                ; UART_tx_clock_buf                            ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.156      ;
; 0.894 ; TX_state~8                                   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.160      ;
; 0.937 ; UART_tx_clock_div[0]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.203      ;
; 0.948 ; UART_tx_clock                                ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.211      ;
; 0.985 ; UART_tx_address[2]                           ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.988 ; UART_tx_address[7]                           ; UART_tx_address[7]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.992 ; UART_tx_address[5]                           ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.993 ; UART_tx_clock_buf                            ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.257      ;
; 0.996 ; UART_tx_address[3]                           ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.998 ; UART_tx_address[1]                           ; UART_tx_address[1]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 1.003 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.271      ;
; 1.021 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.289      ;
; 1.030 ; UART_tx_address[4]                           ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.037 ; UART_tx_address[0]                           ; UART_tx_address[0]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.303      ;
; 1.040 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.304      ;
; 1.066 ; UART_tx_clock_div[1]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.332      ;
; 1.079 ; switch_1_buf                                 ; TX_state~8                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.345      ;
; 1.168 ; UART_tx_clock_buf                            ; TX_state~8                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.434      ;
; 1.187 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[1]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.453      ;
; 1.189 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; UART_tx_clock_div[5]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.209 ; UART_tx_clock_div[3]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.224 ; UART_tx_clock_div[0]                         ; UART_tx_clock_div[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.228 ; TX_state~9                                   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; UART_tx_clock_div[4]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; UART_tx_address[6]                           ; UART_tx_address[7]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; UART_tx_clock_div[6]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.245 ; UART_tx_clock_div[7]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.254 ; UART_tx_clock_div[2]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.258 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.260 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; UART_tx_clock_div[5]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.543      ;
; 1.295 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.564      ;
; 1.302 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; UART_tx_clock_div[4]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.568      ;
; 1.307 ; UART_tx_clock_buf                            ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.574      ;
; 1.329 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.595      ;
; 1.331 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.597      ;
; 1.341 ; UART_tx_clock_buf                            ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.607      ;
; 1.348 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.368 ; UART_tx_address[2]                           ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.634      ;
; 1.373 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; UART_tx_clock_div[4]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.639      ;
; 1.375 ; UART_tx_address[5]                           ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.641      ;
; 1.379 ; UART_tx_address[3]                           ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.645      ;
; 1.381 ; UART_tx_address[1]                           ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.647      ;
; 1.383 ; UART_tx_clock_div[0]                         ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.388 ; UART_tx_clock_div[4]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.654      ;
; 1.390 ; UART_tx_address[6]                           ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.656      ;
; 1.400 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.666      ;
; 1.402 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.668      ;
; 1.411 ; UART_tx_clock                                ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.677      ;
; 1.415 ; UART_tx_start                                ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.681      ;
; 1.416 ; UART_tx_address[4]                           ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.417 ; TX_state~9                                   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.684      ;
; 1.419 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.685      ;
; 1.421 ; TX_state~8                                   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.688      ;
; 1.424 ; UART_tx_address[0]                           ; UART_tx_address[1]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.439 ; UART_tx_address[2]                           ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.705      ;
; 1.444 ; UART_tx_clock_buf                            ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.444 ; UART_tx_clock_buf                            ; switch_1_buf                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.444 ; UART_tx_clock_buf                            ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.444 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.446 ; UART_tx_address[5]                           ; UART_tx_address[7]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.712      ;
; 1.450 ; UART_tx_address[3]                           ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.716      ;
; 1.452 ; UART_tx_address[1]                           ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.718      ;
; 1.453 ; UART_Transmit_Controller:UART_TX|Empty       ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.721      ;
; 1.454 ; UART_tx_clock_div[0]                         ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.720      ;
; 1.464 ; UART_tx_address[7]                           ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.471 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.737      ;
; 1.487 ; UART_tx_address[4]                           ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.490 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.495 ; UART_tx_address[0]                           ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.761      ;
; 1.501 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.765      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50_I ; Rise       ; CLOCK_50_I                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; RX_state~7                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; RX_state~7                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; RX_state~8                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; RX_state~8                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Empty          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Empty          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Frame_error    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Frame_error    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Overrun        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Overrun        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RXC_state~8    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RXC_state~8    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RXC_state~9    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RXC_state~9    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RX_data_in     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RX_data_in     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[3]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[3]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[4]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[4]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[5]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[5]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[6]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[6]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[7]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[7]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[8]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[8]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_done                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_done                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_enable                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_enable                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_unload_data                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_unload_data                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; error_count[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; error_count[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; error_count[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; error_count[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; error_count[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; error_count[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; over_run_count[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; over_run_count[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; over_run_count[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; over_run_count[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; over_run_count[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; over_run_count[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; switch_0_buf                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; switch_0_buf                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; CLOCK_50_I|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; CLOCK_50_I|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; CLOCK_50_I~clkctrl|inclk[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; CLOCK_50_I~clkctrl|inclk[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; CLOCK_50_I~clkctrl|outclk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; CLOCK_50_I~clkctrl|outclk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; RX_state~7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; RX_state~7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; RX_state~8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; RX_state~8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|Empty|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_RX|Empty|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|Frame_error|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_RX|Frame_error|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|Overrun|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_RX|Overrun|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|RXC_state~8|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_RX|RXC_state~8|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|RXC_state~9|clk                        ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_clock_inst|altpll_component|pll|clk[0]'                                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~8                                              ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~9                                              ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|Empty                  ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|TXC_state~8            ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|TXC_state~9            ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|UART_TX_O              ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[0]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[1]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[2]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[3]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[4]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[5]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[6]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[7]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[8]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock                                           ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_buf                                       ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[0]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[1]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[2]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[3]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[4]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[5]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[6]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[7]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_done                                            ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_start                                           ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; switch_1_buf                                            ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~8                                              ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~9                                              ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|Empty                  ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|TXC_state~8            ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|TXC_state~9            ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|UART_TX_O              ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[0]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[1]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[2]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[3]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[4]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[5]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[6]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[7]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[8]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock                                           ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_buf                                       ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[0]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[1]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[2]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[3]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[4]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[5]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[6]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[7]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_done                                            ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_start                                           ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; switch_1_buf                                            ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~8|clk                                          ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~9|clk                                          ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|Empty|clk                                       ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|TXC_state~8|clk                                 ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|TXC_state~9|clk                                 ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|UART_TX_O|clk                                   ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_clock_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_clock_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[0]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[1]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[2]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[3]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[4]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[5]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[6]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[7]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[8]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_buf|clk                                   ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[0]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[1]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[2]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[3]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[4]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[5]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[6]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[7]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock|clk                                       ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_done|clk                                        ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_start|clk                                       ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; switch_1_buf|clk                                        ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~8|clk                                          ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~9|clk                                          ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|Empty|clk                                       ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|TXC_state~8|clk                                 ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|TXC_state~9|clk                                 ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|UART_TX_O|clk                                   ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_clock_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_clock_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[0]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[1]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[2]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[3]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[4]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[5]|clk                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27_I'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27_I ; Rise       ; CLOCK_27_I|combout                            ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27_I ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27_I ; Rise       ; UART_clock_inst|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27_I ; Rise       ; CLOCK_27_I|combout                            ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27_I ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27_I ; Rise       ; UART_clock_inst|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27_I ; Rise       ; CLOCK_27_I                                    ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+--------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-------+-------+------------+---------------------------------------------+
; SWITCH_I[*]  ; CLOCK_50_I ; 1.888 ; 1.888 ; Rise       ; CLOCK_50_I                                  ;
;  SWITCH_I[0] ; CLOCK_50_I ; 1.888 ; 1.888 ; Rise       ; CLOCK_50_I                                  ;
; UART_RX_I    ; CLOCK_50_I ; 4.809 ; 4.809 ; Rise       ; CLOCK_50_I                                  ;
; SWITCH_I[*]  ; CLOCK_27_I ; 5.146 ; 5.146 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SWITCH_I[1] ; CLOCK_27_I ; 5.146 ; 5.146 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; SWITCH_I[*]  ; CLOCK_50_I ; -0.076 ; -0.076 ; Rise       ; CLOCK_50_I                                  ;
;  SWITCH_I[0] ; CLOCK_50_I ; -0.076 ; -0.076 ; Rise       ; CLOCK_50_I                                  ;
; UART_RX_I    ; CLOCK_50_I ; -4.579 ; -4.579 ; Rise       ; CLOCK_50_I                                  ;
; SWITCH_I[*]  ; CLOCK_27_I ; -3.100 ; -3.100 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SWITCH_I[1] ; CLOCK_27_I ; -3.100 ; -3.100 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 7.191 ; 7.191 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 6.944 ; 6.944 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 6.952 ; 6.952 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 6.933 ; 6.933 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 6.928 ; 6.928 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 7.191 ; 7.191 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 7.179 ; 7.179 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 7.166 ; 7.166 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 9.617 ; 9.617 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.617 ; 9.617 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.573 ; 9.573 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 9.588 ; 9.588 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.360 ; 9.360 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.358 ; 9.358 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.351 ; 9.351 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.340 ; 9.340 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 8.512 ; 8.512 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 8.410 ; 8.410 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 8.512 ; 8.512 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 8.113 ; 8.113 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 8.068 ; 8.068 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 8.132 ; 8.132 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 8.353 ; 8.353 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 8.317 ; 8.317 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 7.661 ; 7.661 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 7.392 ; 7.392 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 7.661 ; 7.661 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 7.656 ; 7.656 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 7.656 ; 7.656 ; Rise       ; CLOCK_50_I                                  ;
; LED_GREEN_O[*]           ; CLOCK_27_I ; 8.950 ; 8.950 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  LED_GREEN_O[7]          ; CLOCK_27_I ; 8.950 ; 8.950 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_27_I ; 5.908 ; 5.908 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_27_I ; 5.780 ; 5.780 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_27_I ; 5.908 ; 5.908 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_27_I ; 5.889 ; 5.889 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_27_I ; 5.616 ; 5.616 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_27_I ; 5.627 ; 5.627 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_27_I ; 5.637 ; 5.637 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_27_I ; 5.796 ; 5.796 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_27_I ; 5.642 ; 5.642 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_27_I ; 5.562 ; 5.562 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_27_I ; 5.642 ; 5.642 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_27_I ; 5.616 ; 5.616 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_27_I ; 5.399 ; 5.399 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_27_I ; 5.367 ; 5.367 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_27_I ; 5.356 ; 5.356 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_27_I ; 5.546 ; 5.546 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_27_I ; 4.932 ; 4.932 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_27_I ; 4.691 ; 4.691 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_27_I ; 4.932 ; 4.932 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_27_I ; 4.932 ; 4.932 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_27_I ; 4.912 ; 4.912 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; UART_TX_O                ; CLOCK_27_I ; 6.877 ; 6.877 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 6.928 ; 6.928 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 6.944 ; 6.944 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 6.952 ; 6.952 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 6.933 ; 6.933 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 6.928 ; 6.928 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 7.191 ; 7.191 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 7.179 ; 7.179 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 7.166 ; 7.166 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.742 ; 8.742 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.007 ; 9.007 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.975 ; 8.975 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.985 ; 8.985 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 8.756 ; 8.756 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 8.761 ; 8.761 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 8.742 ; 8.742 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 8.746 ; 8.746 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.764 ; 7.764 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 8.112 ; 8.112 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 8.210 ; 8.210 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 7.809 ; 7.809 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 7.764 ; 7.764 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 7.827 ; 7.827 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 8.050 ; 8.050 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 8.008 ; 8.008 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 7.392 ; 7.392 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 7.392 ; 7.392 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 7.661 ; 7.661 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 7.656 ; 7.656 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 7.656 ; 7.656 ; Rise       ; CLOCK_50_I                                  ;
; LED_GREEN_O[*]           ; CLOCK_27_I ; 8.950 ; 8.950 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  LED_GREEN_O[7]          ; CLOCK_27_I ; 8.950 ; 8.950 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_27_I ; 5.163 ; 5.163 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_27_I ; 5.327 ; 5.327 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_27_I ; 5.452 ; 5.452 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_27_I ; 5.462 ; 5.462 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_27_I ; 5.163 ; 5.163 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_27_I ; 5.170 ; 5.170 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_27_I ; 5.182 ; 5.182 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_27_I ; 5.341 ; 5.341 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_27_I ; 5.013 ; 5.013 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_27_I ; 5.213 ; 5.213 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_27_I ; 5.286 ; 5.286 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_27_I ; 5.292 ; 5.292 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_27_I ; 5.047 ; 5.047 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_27_I ; 5.013 ; 5.013 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_27_I ; 5.032 ; 5.032 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_27_I ; 5.189 ; 5.189 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_27_I ; 4.691 ; 4.691 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_27_I ; 4.691 ; 4.691 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_27_I ; 4.932 ; 4.932 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_27_I ; 4.932 ; 4.932 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_27_I ; 4.912 ; 4.912 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; UART_TX_O                ; CLOCK_27_I ; 6.877 ; 6.877 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------+
; Fast Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; CLOCK_50_I                                  ; -0.551 ; -13.402       ;
; UART_clock_inst|altpll_component|pll|clk[0] ; 15.828 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast Model Hold Summary                                             ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; CLOCK_50_I                                  ; 0.215 ; 0.000         ;
; UART_clock_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+---------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; CLOCK_50_I                                  ; -1.380 ; -41.380       ;
; UART_clock_inst|altpll_component|pll|clk[0] ; 7.680  ; 0.000         ;
; CLOCK_27_I                                  ; 18.518 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                                 ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.583      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.543 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.575      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.552      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.542      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.530      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.509      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.499      ;
; -0.439 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 1.470      ;
; -0.434 ; UART_rx_address[2]                             ; UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.001      ; 1.467      ;
; -0.434 ; UART_rx_address[2]                             ; UART_rx_done                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.001      ; 1.467      ;
; -0.433 ; UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.465      ;
; -0.433 ; UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.465      ;
; -0.429 ; UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.461      ;
; -0.429 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 1.460      ;
; -0.417 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 1.448      ;
; -0.413 ; UART_rx_address[2]                             ; UART_rx_address[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.445      ;
; -0.413 ; UART_rx_address[2]                             ; UART_rx_address[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.445      ;
; -0.413 ; UART_rx_address[2]                             ; UART_rx_address[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.445      ;
; -0.413 ; UART_rx_address[2]                             ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.445      ;
; -0.413 ; UART_rx_address[2]                             ; UART_rx_address[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.445      ;
; -0.413 ; UART_rx_address[2]                             ; UART_rx_address[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.445      ;
; -0.413 ; UART_rx_address[2]                             ; UART_rx_address[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.445      ;
; -0.413 ; UART_rx_address[2]                             ; UART_rx_address[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.445      ;
; -0.413 ; UART_rx_address[2]                             ; UART_rx_address[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.445      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; UART_rx_address[1]                             ; UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.001      ; 1.444      ;
; -0.411 ; UART_rx_address[1]                             ; UART_rx_done                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; 0.001      ; 1.444      ;
; -0.409 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.001     ; 1.440      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_clock_inst|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+--------+----------------------+--------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 15.828 ; UART_tx_clock        ; UART_tx_address[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.004     ; 1.561      ;
; 15.828 ; UART_tx_clock        ; UART_tx_address[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.004     ; 1.561      ;
; 15.828 ; UART_tx_clock        ; UART_tx_address[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.004     ; 1.561      ;
; 15.828 ; UART_tx_clock        ; UART_tx_address[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.004     ; 1.561      ;
; 15.828 ; UART_tx_clock        ; UART_tx_address[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.004     ; 1.561      ;
; 15.828 ; UART_tx_clock        ; UART_tx_address[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.004     ; 1.561      ;
; 15.828 ; UART_tx_clock        ; UART_tx_address[8]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.004     ; 1.561      ;
; 15.828 ; UART_tx_clock        ; UART_tx_address[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.004     ; 1.561      ;
; 15.828 ; UART_tx_clock        ; UART_tx_address[0]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.004     ; 1.561      ;
; 15.972 ; UART_tx_address[3]   ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.423      ;
; 15.989 ; UART_tx_clock        ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.404      ;
; 15.990 ; UART_tx_address[0]   ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.405      ;
; 16.016 ; UART_tx_address[3]   ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.004      ; 1.381      ;
; 16.034 ; UART_tx_address[0]   ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.004      ; 1.363      ;
; 16.053 ; UART_tx_address[2]   ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.342      ;
; 16.064 ; UART_tx_clock        ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.327      ;
; 16.089 ; UART_tx_clock_buf    ; UART_tx_address[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.302      ;
; 16.089 ; UART_tx_clock_buf    ; UART_tx_address[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.302      ;
; 16.089 ; UART_tx_clock_buf    ; UART_tx_address[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.302      ;
; 16.089 ; UART_tx_clock_buf    ; UART_tx_address[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.302      ;
; 16.089 ; UART_tx_clock_buf    ; UART_tx_address[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.302      ;
; 16.089 ; UART_tx_clock_buf    ; UART_tx_address[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.302      ;
; 16.089 ; UART_tx_clock_buf    ; UART_tx_address[8]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.302      ;
; 16.089 ; UART_tx_clock_buf    ; UART_tx_address[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.302      ;
; 16.089 ; UART_tx_clock_buf    ; UART_tx_address[0]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.302      ;
; 16.096 ; UART_tx_address[5]   ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.299      ;
; 16.097 ; UART_tx_address[2]   ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.004      ; 1.300      ;
; 16.105 ; UART_tx_address[1]   ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.290      ;
; 16.110 ; UART_tx_address[7]   ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.285      ;
; 16.140 ; UART_tx_address[5]   ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.004      ; 1.257      ;
; 16.149 ; UART_tx_address[1]   ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.004      ; 1.248      ;
; 16.154 ; UART_tx_address[7]   ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.004      ; 1.243      ;
; 16.155 ; TX_state~8           ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.238      ;
; 16.177 ; UART_tx_address[4]   ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.218      ;
; 16.198 ; UART_tx_address[5]   ; UART_tx_start                              ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.197      ;
; 16.198 ; TX_state~9           ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.195      ;
; 16.205 ; UART_tx_clock_div[6] ; UART_tx_clock_div[1]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.188      ;
; 16.205 ; UART_tx_clock_div[6] ; UART_tx_clock_div[2]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.188      ;
; 16.205 ; UART_tx_clock_div[6] ; UART_tx_clock_div[3]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.188      ;
; 16.205 ; UART_tx_clock_div[6] ; UART_tx_clock_div[4]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.188      ;
; 16.205 ; UART_tx_clock_div[6] ; UART_tx_clock_div[5]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.188      ;
; 16.205 ; UART_tx_clock_div[6] ; UART_tx_clock_div[6]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.188      ;
; 16.205 ; UART_tx_clock_div[6] ; UART_tx_clock_div[7]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.188      ;
; 16.205 ; UART_tx_clock_div[6] ; UART_tx_clock_div[0]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.188      ;
; 16.212 ; UART_tx_address[7]   ; UART_tx_start                              ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.183      ;
; 16.213 ; UART_tx_clock        ; UART_tx_start                              ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.178      ;
; 16.213 ; UART_tx_clock        ; switch_1_buf                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.178      ;
; 16.213 ; UART_tx_clock        ; UART_Transmit_Controller:UART_TX|UART_TX_O ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.178      ;
; 16.214 ; switch_1_buf         ; UART_tx_address[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.177      ;
; 16.214 ; switch_1_buf         ; UART_tx_address[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.177      ;
; 16.214 ; switch_1_buf         ; UART_tx_address[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.177      ;
; 16.214 ; switch_1_buf         ; UART_tx_address[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.177      ;
; 16.214 ; switch_1_buf         ; UART_tx_address[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.177      ;
; 16.214 ; switch_1_buf         ; UART_tx_address[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.177      ;
; 16.214 ; switch_1_buf         ; UART_tx_address[8]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.177      ;
; 16.214 ; switch_1_buf         ; UART_tx_address[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.177      ;
; 16.214 ; switch_1_buf         ; UART_tx_address[0]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; -0.002     ; 1.177      ;
; 16.218 ; UART_tx_address[8]   ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.177      ;
; 16.221 ; UART_tx_address[4]   ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.004      ; 1.176      ;
; 16.221 ; UART_tx_clock_div[5] ; UART_tx_clock_div[1]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.172      ;
; 16.221 ; UART_tx_clock_div[5] ; UART_tx_clock_div[2]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.172      ;
; 16.221 ; UART_tx_clock_div[5] ; UART_tx_clock_div[3]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.172      ;
; 16.221 ; UART_tx_clock_div[5] ; UART_tx_clock_div[4]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.172      ;
; 16.221 ; UART_tx_clock_div[5] ; UART_tx_clock_div[5]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.172      ;
; 16.221 ; UART_tx_clock_div[5] ; UART_tx_clock_div[6]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.172      ;
; 16.221 ; UART_tx_clock_div[5] ; UART_tx_clock_div[7]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.172      ;
; 16.221 ; UART_tx_clock_div[5] ; UART_tx_clock_div[0]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.172      ;
; 16.223 ; UART_tx_address[6]   ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.172      ;
; 16.250 ; UART_tx_clock_buf    ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.145      ;
; 16.262 ; UART_tx_address[8]   ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.004      ; 1.135      ;
; 16.267 ; UART_tx_address[6]   ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.004      ; 1.130      ;
; 16.279 ; UART_tx_address[4]   ; UART_tx_start                              ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.116      ;
; 16.283 ; UART_tx_clock_div[4] ; UART_tx_clock_div[1]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.110      ;
; 16.283 ; UART_tx_clock_div[4] ; UART_tx_clock_div[2]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.110      ;
; 16.283 ; UART_tx_clock_div[4] ; UART_tx_clock_div[3]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.110      ;
; 16.283 ; UART_tx_clock_div[4] ; UART_tx_clock_div[4]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.110      ;
; 16.283 ; UART_tx_clock_div[4] ; UART_tx_clock_div[5]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.110      ;
; 16.283 ; UART_tx_clock_div[4] ; UART_tx_clock_div[6]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.110      ;
; 16.283 ; UART_tx_clock_div[4] ; UART_tx_clock_div[7]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.110      ;
; 16.283 ; UART_tx_clock_div[4] ; UART_tx_clock_div[0]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.110      ;
; 16.288 ; TX_state~9           ; UART_tx_done                               ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.107      ;
; 16.314 ; UART_tx_address[3]   ; UART_tx_start                              ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.081      ;
; 16.319 ; UART_tx_clock_div[7] ; UART_tx_clock_div[1]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.074      ;
; 16.319 ; UART_tx_clock_div[7] ; UART_tx_clock_div[2]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.074      ;
; 16.319 ; UART_tx_clock_div[7] ; UART_tx_clock_div[3]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.074      ;
; 16.319 ; UART_tx_clock_div[7] ; UART_tx_clock_div[4]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.074      ;
; 16.319 ; UART_tx_clock_div[7] ; UART_tx_clock_div[5]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.074      ;
; 16.319 ; UART_tx_clock_div[7] ; UART_tx_clock_div[6]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.074      ;
; 16.319 ; UART_tx_clock_div[7] ; UART_tx_clock_div[7]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.074      ;
; 16.319 ; UART_tx_clock_div[7] ; UART_tx_clock_div[0]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.074      ;
; 16.322 ; UART_tx_clock_buf    ; TX_state~9                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.071      ;
; 16.325 ; UART_tx_address[6]   ; UART_tx_start                              ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.070      ;
; 16.332 ; UART_tx_address[0]   ; UART_tx_start                              ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.002      ; 1.063      ;
; 16.337 ; UART_tx_address[0]   ; UART_tx_address[8]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.056      ;
; 16.338 ; UART_tx_clock_div[2] ; UART_tx_clock_div[1]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.055      ;
; 16.338 ; UART_tx_clock_div[2] ; UART_tx_clock_div[2]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.055      ;
; 16.338 ; UART_tx_clock_div[2] ; UART_tx_clock_div[3]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.055      ;
; 16.338 ; UART_tx_clock_div[2] ; UART_tx_clock_div[4]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.055      ;
; 16.338 ; UART_tx_clock_div[2] ; UART_tx_clock_div[5]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.055      ;
; 16.338 ; UART_tx_clock_div[2] ; UART_tx_clock_div[6]                       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 17.361       ; 0.000      ; 1.055      ;
+--------+----------------------+--------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                 ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; UART_rx_unload_data                            ; UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Receive_Controller:UART_RX|data_count[1]  ; UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Receive_Controller:UART_RX|data_count[2]  ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Receive_Controller:UART_RX|data_count[0]  ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Receive_Controller:UART_RX|Empty          ; UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX_state~8                                     ; RX_state~8                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Receive_Controller:UART_RX|Frame_error    ; UART_Receive_Controller:UART_RX|Frame_error    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; error_count[0]                                 ; error_count[0]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; error_count[1]                                 ; error_count[1]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; error_count[2]                                 ; error_count[2]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Receive_Controller:UART_RX|Overrun        ; UART_Receive_Controller:UART_RX|Overrun        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; over_run_count[0]                              ; over_run_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; over_run_count[1]                              ; over_run_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; over_run_count[2]                              ; over_run_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; UART_Receive_Controller:UART_RX|clock_count[9] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; error_count[1]                                 ; error_count[2]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; over_run_count[0]                              ; over_run_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.249 ; UART_rx_address[8]                             ; UART_rx_address[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.270 ; RX_state~7                                     ; UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.422      ;
; 0.292 ; RX_state~8                                     ; UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.444      ;
; 0.295 ; RX_state~8                                     ; UART_rx_done                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.447      ;
; 0.359 ; over_run_count[1]                              ; over_run_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; error_count[0]                                 ; error_count[2]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; over_run_count[0]                              ; over_run_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; UART_rx_address[0]                             ; UART_rx_address[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; error_count[0]                                 ; error_count[1]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.376 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; UART_rx_address[2]                             ; UART_rx_address[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; UART_rx_address[4]                             ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; UART_rx_address[5]                             ; UART_rx_address[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; RX_state~7                                     ; RX_state~8                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; UART_Receive_Controller:UART_RX|data_count[0]  ; UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; RX_state~8                                     ; RX_state~7                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.540      ;
; 0.395 ; RX_state~8                                     ; UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.547      ;
; 0.419 ; UART_rx_unload_data                            ; UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.571      ;
; 0.425 ; UART_Receive_Controller:UART_RX|Overrun        ; over_run_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.577      ;
; 0.427 ; UART_Receive_Controller:UART_RX|Overrun        ; over_run_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.579      ;
; 0.437 ; UART_Receive_Controller:UART_RX|clock_count[4] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; UART_rx_address[7]                             ; UART_rx_address[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; UART_rx_address[6]                             ; UART_rx_address[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.596      ;
; 0.449 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.601      ;
; 0.451 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; UART_Receive_Controller:UART_RX|RX_data_in     ; UART_Receive_Controller:UART_RX|Frame_error    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.604      ;
; 0.455 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.607      ;
; 0.458 ; UART_rx_address[1]                             ; UART_rx_address[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.610      ;
; 0.458 ; UART_Receive_Controller:UART_RX|RX_data_in     ; UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; UART_rx_address[3]                             ; UART_rx_address[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.611      ;
; 0.478 ; RX_state~7                                     ; RX_state~7                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.630      ;
; 0.479 ; UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.631      ;
; 0.503 ; UART_rx_address[0]                             ; UART_rx_address[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.655      ;
; 0.516 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; UART_Receive_Controller:UART_RX|clock_count[8] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.669      ;
; 0.519 ; UART_rx_address[2]                             ; UART_rx_address[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; UART_rx_address[4]                             ; UART_rx_address[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; UART_rx_address[5]                             ; UART_rx_address[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.672      ;
; 0.534 ; UART_Receive_Controller:UART_RX|data_count[0]  ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; UART_rx_address[0]                             ; UART_rx_address[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.690      ;
; 0.551 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; UART_rx_address[2]                             ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; UART_rx_address[4]                             ; UART_rx_address[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; UART_Receive_Controller:UART_RX|Overrun        ; over_run_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.709      ;
; 0.566 ; UART_Receive_Controller:UART_RX|Frame_error    ; error_count[2]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.717      ;
; 0.567 ; UART_Receive_Controller:UART_RX|Frame_error    ; error_count[0]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.718      ;
; 0.567 ; UART_Receive_Controller:UART_RX|Empty          ; RX_state~7                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; UART_Receive_Controller:UART_RX|Empty          ; UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; UART_Receive_Controller:UART_RX|Frame_error    ; error_count[1]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.720      ;
; 0.573 ; UART_rx_address[0]                             ; UART_rx_address[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; UART_Receive_Controller:UART_RX|Empty          ; RX_state~8                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; UART_Receive_Controller:UART_RX|clock_count[4] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; UART_rx_address[7]                             ; UART_rx_address[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; UART_Receive_Controller:UART_RX|clock_count[1] ; UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; UART_Receive_Controller:UART_RX|clock_count[6] ; UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; UART_Receive_Controller:UART_RX|clock_count[5] ; UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; UART_rx_address[2]                             ; UART_rx_address[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; UART_Receive_Controller:UART_RX|clock_count[7] ; UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; UART_Receive_Controller:UART_RX|clock_count[0] ; UART_Receive_Controller:UART_RX|clock_count[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.743      ;
; 0.594 ; UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_Receive_Controller:UART_RX|Overrun        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; UART_Receive_Controller:UART_RX|clock_count[2] ; UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.747      ;
; 0.598 ; UART_rx_address[1]                             ; UART_rx_address[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; UART_rx_address[3]                             ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.751      ;
; 0.607 ; UART_Receive_Controller:UART_RX|data_count[1]  ; UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; UART_rx_enable                                 ; UART_Receive_Controller:UART_RX|Frame_error    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; UART_rx_address[0]                             ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.760      ;
; 0.611 ; RX_state~8                                     ; UART_rx_address[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.762      ;
; 0.611 ; RX_state~8                                     ; UART_rx_address[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.762      ;
; 0.611 ; RX_state~8                                     ; UART_rx_address[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.762      ;
; 0.611 ; RX_state~8                                     ; UART_rx_address[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.762      ;
; 0.611 ; RX_state~8                                     ; UART_rx_address[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.762      ;
; 0.611 ; RX_state~8                                     ; UART_rx_address[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.762      ;
; 0.611 ; RX_state~8                                     ; UART_rx_address[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.762      ;
; 0.611 ; RX_state~8                                     ; UART_rx_address[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.762      ;
; 0.611 ; RX_state~8                                     ; UART_rx_address[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.762      ;
; 0.613 ; UART_Receive_Controller:UART_RX|clock_count[3] ; UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.765      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_clock_inst|altpll_component|pll|clk[0]'                                                                                                                                                                           ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; UART_tx_clock                                ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_Transmit_Controller:UART_TX|Empty       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX_state~9                                   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_tx_done                                 ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; UART_tx_clock_div[7]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.250 ; UART_tx_start                                ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.323 ; TX_state~8                                   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.328 ; UART_tx_start                                ; UART_Transmit_Controller:UART_TX|Empty       ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.478      ;
; 0.347 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.501      ;
; 0.348 ; UART_Transmit_Controller:UART_TX|Empty       ; TX_state~8                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.502      ;
; 0.361 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; UART_tx_clock_div[5]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[0]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; UART_tx_address[8]                           ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.374 ; UART_tx_clock_div[0]                         ; UART_tx_clock_div[0]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; UART_tx_address[6]                           ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; UART_tx_clock_div[4]                         ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; UART_tx_clock_div[6]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.394 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_Transmit_Controller:UART_TX|UART_TX_O   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.546      ;
; 0.413 ; TX_state~8                                   ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.565      ;
; 0.418 ; UART_tx_clock_div[0]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.570      ;
; 0.434 ; UART_tx_clock                                ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.582      ;
; 0.438 ; UART_tx_clock                                ; UART_tx_clock_buf                            ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.588      ;
; 0.440 ; UART_tx_address[2]                           ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.592      ;
; 0.445 ; UART_tx_address[7]                           ; UART_tx_address[7]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.597      ;
; 0.447 ; UART_tx_address[5]                           ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.599      ;
; 0.447 ; UART_tx_clock_buf                            ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.597      ;
; 0.448 ; UART_tx_address[1]                           ; UART_tx_address[1]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; UART_tx_address[3]                           ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.601      ;
; 0.458 ; UART_tx_address[4]                           ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.610      ;
; 0.460 ; UART_tx_address[0]                           ; UART_tx_address[0]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.612      ;
; 0.464 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.618      ;
; 0.465 ; UART_tx_clock_div[1]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.617      ;
; 0.466 ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_Transmit_Controller:UART_TX|TXC_state~9 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.616      ;
; 0.467 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.621      ;
; 0.499 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[1]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; UART_tx_clock_div[5]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.510 ; switch_1_buf                                 ; TX_state~8                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.514 ; UART_tx_clock_div[0]                         ; UART_tx_clock_div[1]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; UART_tx_address[6]                           ; UART_tx_address[7]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; UART_tx_clock_div[6]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; UART_tx_clock_div[4]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.534 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; UART_tx_clock_div[3]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; UART_tx_clock_div[5]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.546 ; TX_state~9                                   ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; UART_tx_clock_buf                            ; TX_state~8                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; UART_tx_clock_div[2]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; UART_tx_clock_div[4]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.566 ; UART_tx_clock_div[7]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.578 ; UART_tx_address[2]                           ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.730      ;
; 0.582 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.738      ;
; 0.585 ; UART_tx_address[5]                           ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; UART_tx_address[1]                           ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; UART_tx_address[3]                           ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; UART_tx_clock_div[4]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.598 ; UART_tx_address[4]                           ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.600 ; UART_tx_address[0]                           ; UART_tx_address[1]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; UART_tx_clock_div[4]                         ; UART_tx_clock                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; UART_tx_clock_buf                            ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.756      ;
; 0.604 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; UART_tx_clock_div[3]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; UART_tx_clock_div[0]                         ; UART_tx_clock_div[2]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; UART_tx_address[6]                           ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; UART_tx_address[2]                           ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.765      ;
; 0.620 ; UART_tx_address[5]                           ; UART_tx_address[7]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; UART_tx_address[1]                           ; UART_tx_address[3]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[6]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; UART_tx_address[3]                           ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.624 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[4]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.626 ; TX_state~9                                   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.780      ;
; 0.628 ; UART_tx_clock_buf                            ; UART_Transmit_Controller:UART_TX|TXC_state~8 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.628 ; UART_tx_start                                ; UART_tx_start                                ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.633 ; UART_tx_address[4]                           ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.635 ; UART_tx_address[0]                           ; UART_tx_address[2]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.639 ; UART_tx_address[7]                           ; UART_tx_address[8]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.639 ; UART_Transmit_Controller:UART_TX|Empty       ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.643 ; UART_tx_clock_div[0]                         ; UART_tx_clock_div[3]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; TX_state~8                                   ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.799      ;
; 0.648 ; UART_tx_address[2]                           ; UART_tx_address[5]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.654 ; UART_Transmit_Controller:UART_TX|Empty       ; TX_state~9                                   ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.808      ;
; 0.656 ; UART_tx_address[1]                           ; UART_tx_address[4]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; UART_tx_clock                                ; UART_tx_done                                 ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; UART_tx_clock_div[2]                         ; UART_tx_clock_div[7]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; UART_tx_address[3]                           ; UART_tx_address[6]                           ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.659 ; UART_tx_clock_div[1]                         ; UART_tx_clock_div[5]                         ; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50_I ; Rise       ; CLOCK_50_I                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; RX_state~7                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; RX_state~7                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; RX_state~8                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; RX_state~8                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Empty          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Empty          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Frame_error    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Frame_error    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Overrun        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|Overrun        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RXC_state~8    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RXC_state~8    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RXC_state~9    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RXC_state~9    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RX_data_in     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|RX_data_in     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|clock_count[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_Receive_Controller:UART_RX|data_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[3]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[3]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[4]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[4]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[5]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[5]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[6]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[6]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[7]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[7]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_address[8]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_address[8]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_done                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_done                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_enable                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_enable                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_rx_unload_data                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_rx_unload_data                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; error_count[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; error_count[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; error_count[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; error_count[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; error_count[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; error_count[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; over_run_count[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; over_run_count[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; over_run_count[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; over_run_count[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; over_run_count[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; over_run_count[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; switch_0_buf                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; switch_0_buf                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; CLOCK_50_I|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; CLOCK_50_I|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; CLOCK_50_I~clkctrl|inclk[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; CLOCK_50_I~clkctrl|inclk[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; CLOCK_50_I~clkctrl|outclk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; CLOCK_50_I~clkctrl|outclk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; RX_state~7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; RX_state~7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; RX_state~8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; RX_state~8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|Empty|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_RX|Empty|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|Frame_error|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_RX|Frame_error|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|Overrun|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_RX|Overrun|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|RXC_state~8|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; UART_RX|RXC_state~8|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; UART_RX|RXC_state~9|clk                        ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_clock_inst|altpll_component|pll|clk[0]'                                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~8                                              ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~9                                              ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|Empty                  ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|TXC_state~8            ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|TXC_state~9            ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|UART_TX_O              ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[0]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[1]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[2]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[3]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[4]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[5]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[6]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[7]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[8]                                      ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock                                           ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_buf                                       ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[0]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[1]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[2]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[3]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[4]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[5]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[6]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[7]                                    ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_done                                            ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_start                                           ;
; 7.680 ; 8.680        ; 1.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; switch_1_buf                                            ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~8                                              ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~9                                              ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|Empty                  ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|TXC_state~8            ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|TXC_state~9            ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_Transmit_Controller:UART_TX|UART_TX_O              ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[0]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[1]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[2]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[3]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[4]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[5]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[6]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[7]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[8]                                      ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock                                           ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_buf                                       ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[0]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[1]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[2]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[3]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[4]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[5]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[6]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[7]                                    ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_done                                            ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_start                                           ;
; 7.681 ; 8.681        ; 1.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; switch_1_buf                                            ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~8|clk                                          ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~9|clk                                          ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|Empty|clk                                       ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|TXC_state~8|clk                                 ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|TXC_state~9|clk                                 ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|UART_TX_O|clk                                   ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_clock_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_clock_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[0]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[1]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[2]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[3]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[4]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[5]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[6]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[7]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[8]|clk                                  ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_buf|clk                                   ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[0]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[1]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[2]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[3]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[4]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[5]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[6]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock_div[7]|clk                                ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_clock|clk                                       ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_done|clk                                        ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_start|clk                                       ;
; 8.680 ; 8.680        ; 0.000          ; High Pulse Width ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; switch_1_buf|clk                                        ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~8|clk                                          ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; TX_state~9|clk                                          ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|Empty|clk                                       ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|TXC_state~8|clk                                 ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|TXC_state~9|clk                                 ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX|UART_TX_O|clk                                   ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_clock_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_clock_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[0]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[1]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[2]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[3]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[4]|clk                                  ;
; 8.681 ; 8.681        ; 0.000          ; Low Pulse Width  ; UART_clock_inst|altpll_component|pll|clk[0] ; Rise       ; UART_tx_address[5]|clk                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27_I'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27_I ; Rise       ; CLOCK_27_I|combout                            ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27_I ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27_I ; Rise       ; UART_clock_inst|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27_I ; Rise       ; CLOCK_27_I|combout                            ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27_I ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27_I ; Rise       ; UART_clock_inst|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27_I ; Rise       ; CLOCK_27_I                                    ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+--------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-------+-------+------------+---------------------------------------------+
; SWITCH_I[*]  ; CLOCK_50_I ; 0.629 ; 0.629 ; Rise       ; CLOCK_50_I                                  ;
;  SWITCH_I[0] ; CLOCK_50_I ; 0.629 ; 0.629 ; Rise       ; CLOCK_50_I                                  ;
; UART_RX_I    ; CLOCK_50_I ; 2.635 ; 2.635 ; Rise       ; CLOCK_50_I                                  ;
; SWITCH_I[*]  ; CLOCK_27_I ; 2.697 ; 2.697 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SWITCH_I[1] ; CLOCK_27_I ; 2.697 ; 2.697 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; SWITCH_I[*]  ; CLOCK_50_I ; 0.250  ; 0.250  ; Rise       ; CLOCK_50_I                                  ;
;  SWITCH_I[0] ; CLOCK_50_I ; 0.250  ; 0.250  ; Rise       ; CLOCK_50_I                                  ;
; UART_RX_I    ; CLOCK_50_I ; -2.515 ; -2.515 ; Rise       ; CLOCK_50_I                                  ;
; SWITCH_I[*]  ; CLOCK_27_I ; -1.727 ; -1.727 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SWITCH_I[1] ; CLOCK_27_I ; -1.727 ; -1.727 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 4.231 ; 4.231 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 4.233 ; 4.233 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.214 ; 4.214 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.213 ; 4.213 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 4.341 ; 4.341 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.467 ; 5.467 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.467 ; 5.467 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.426 ; 5.426 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.443 ; 5.443 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.344 ; 5.344 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.340 ; 5.340 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.335 ; 5.335 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.327 ; 5.327 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.927 ; 4.927 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.927 ; 4.927 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.705 ; 4.705 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.670 ; 4.670 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.714 ; 4.714 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.806 ; 4.806 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.801 ; 4.801 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.519 ; 4.519 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.395 ; 4.395 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.519 ; 4.519 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.512 ; 4.512 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.512 ; 4.512 ; Rise       ; CLOCK_50_I                                  ;
; LED_GREEN_O[*]           ; CLOCK_27_I ; 4.803 ; 4.803 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  LED_GREEN_O[7]          ; CLOCK_27_I ; 4.803 ; 4.803 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_27_I ; 3.140 ; 3.140 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_27_I ; 3.072 ; 3.072 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_27_I ; 3.133 ; 3.133 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_27_I ; 3.140 ; 3.140 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_27_I ; 2.990 ; 2.990 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_27_I ; 3.010 ; 3.010 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_27_I ; 3.016 ; 3.016 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_27_I ; 3.083 ; 3.083 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_27_I ; 3.012 ; 3.012 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_27_I ; 2.986 ; 2.986 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_27_I ; 3.002 ; 3.002 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_27_I ; 3.012 ; 3.012 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_27_I ; 2.909 ; 2.909 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_27_I ; 2.885 ; 2.885 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_27_I ; 2.890 ; 2.890 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_27_I ; 2.971 ; 2.971 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_27_I ; 2.757 ; 2.757 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_27_I ; 2.600 ; 2.600 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_27_I ; 2.757 ; 2.757 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_27_I ; 2.757 ; 2.757 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_27_I ; 2.737 ; 2.737 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; UART_TX_O                ; CLOCK_27_I ; 3.769 ; 3.769 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.213 ; 4.213 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 4.231 ; 4.231 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 4.233 ; 4.233 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.214 ; 4.214 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.213 ; 4.213 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 4.341 ; 4.341 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.066 ; 5.066 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.201 ; 5.201 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.169 ; 5.169 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.180 ; 5.180 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.066 ; 5.066 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.070 ; 5.070 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.534 ; 4.534 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.739 ; 4.739 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.790 ; 4.790 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.560 ; 4.560 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.534 ; 4.534 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.578 ; 4.578 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.660 ; 4.660 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.395 ; 4.395 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.395 ; 4.395 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.519 ; 4.519 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.512 ; 4.512 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.512 ; 4.512 ; Rise       ; CLOCK_50_I                                  ;
; LED_GREEN_O[*]           ; CLOCK_27_I ; 4.803 ; 4.803 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  LED_GREEN_O[7]          ; CLOCK_27_I ; 4.803 ; 4.803 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_27_I ; 2.801 ; 2.801 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_27_I ; 2.879 ; 2.879 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_27_I ; 2.940 ; 2.940 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_27_I ; 2.946 ; 2.946 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_27_I ; 2.801 ; 2.801 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_27_I ; 2.819 ; 2.819 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_27_I ; 2.823 ; 2.823 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_27_I ; 2.895 ; 2.895 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_27_I ; 2.729 ; 2.729 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_27_I ; 2.832 ; 2.832 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_27_I ; 2.843 ; 2.843 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_27_I ; 2.850 ; 2.850 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_27_I ; 2.753 ; 2.753 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_27_I ; 2.729 ; 2.729 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_27_I ; 2.738 ; 2.738 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_27_I ; 2.812 ; 2.812 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_27_I ; 2.600 ; 2.600 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_27_I ; 2.600 ; 2.600 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_27_I ; 2.757 ; 2.757 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_27_I ; 2.757 ; 2.757 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_27_I ; 2.737 ; 2.737 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; UART_TX_O                ; CLOCK_27_I ; 3.769 ; 3.769 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+----------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                        ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                             ; -2.272  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_27_I                                  ; N/A     ; N/A   ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50_I                                  ; -2.272  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  UART_clock_inst|altpll_component|pll|clk[0] ; 14.164  ; 0.215 ; N/A      ; N/A     ; 7.680               ;
; Design-wide TNS                              ; -65.716 ; 0.0   ; 0.0      ; 0.0     ; -41.38              ;
;  CLOCK_27_I                                  ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50_I                                  ; -65.716 ; 0.000 ; N/A      ; N/A     ; -41.380             ;
;  UART_clock_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+--------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-------+-------+------------+---------------------------------------------+
; SWITCH_I[*]  ; CLOCK_50_I ; 1.888 ; 1.888 ; Rise       ; CLOCK_50_I                                  ;
;  SWITCH_I[0] ; CLOCK_50_I ; 1.888 ; 1.888 ; Rise       ; CLOCK_50_I                                  ;
; UART_RX_I    ; CLOCK_50_I ; 4.809 ; 4.809 ; Rise       ; CLOCK_50_I                                  ;
; SWITCH_I[*]  ; CLOCK_27_I ; 5.146 ; 5.146 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SWITCH_I[1] ; CLOCK_27_I ; 5.146 ; 5.146 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; SWITCH_I[*]  ; CLOCK_50_I ; 0.250  ; 0.250  ; Rise       ; CLOCK_50_I                                  ;
;  SWITCH_I[0] ; CLOCK_50_I ; 0.250  ; 0.250  ; Rise       ; CLOCK_50_I                                  ;
; UART_RX_I    ; CLOCK_50_I ; -2.515 ; -2.515 ; Rise       ; CLOCK_50_I                                  ;
; SWITCH_I[*]  ; CLOCK_27_I ; -1.727 ; -1.727 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SWITCH_I[1] ; CLOCK_27_I ; -1.727 ; -1.727 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 7.191 ; 7.191 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 6.944 ; 6.944 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 6.952 ; 6.952 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 6.933 ; 6.933 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 6.928 ; 6.928 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 7.191 ; 7.191 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 7.179 ; 7.179 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 7.166 ; 7.166 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 9.617 ; 9.617 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.617 ; 9.617 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.573 ; 9.573 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 9.588 ; 9.588 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.360 ; 9.360 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.358 ; 9.358 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.351 ; 9.351 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.340 ; 9.340 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 8.512 ; 8.512 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 8.410 ; 8.410 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 8.512 ; 8.512 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 8.113 ; 8.113 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 8.068 ; 8.068 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 8.132 ; 8.132 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 8.353 ; 8.353 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 8.317 ; 8.317 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 7.661 ; 7.661 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 7.392 ; 7.392 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 7.661 ; 7.661 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 7.656 ; 7.656 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 7.656 ; 7.656 ; Rise       ; CLOCK_50_I                                  ;
; LED_GREEN_O[*]           ; CLOCK_27_I ; 8.950 ; 8.950 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  LED_GREEN_O[7]          ; CLOCK_27_I ; 8.950 ; 8.950 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_27_I ; 5.908 ; 5.908 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_27_I ; 5.780 ; 5.780 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_27_I ; 5.908 ; 5.908 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_27_I ; 5.889 ; 5.889 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_27_I ; 5.616 ; 5.616 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_27_I ; 5.627 ; 5.627 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_27_I ; 5.637 ; 5.637 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_27_I ; 5.796 ; 5.796 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_27_I ; 5.642 ; 5.642 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_27_I ; 5.562 ; 5.562 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_27_I ; 5.642 ; 5.642 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_27_I ; 5.616 ; 5.616 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_27_I ; 5.399 ; 5.399 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_27_I ; 5.367 ; 5.367 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_27_I ; 5.356 ; 5.356 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_27_I ; 5.546 ; 5.546 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_27_I ; 4.932 ; 4.932 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_27_I ; 4.691 ; 4.691 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_27_I ; 4.932 ; 4.932 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_27_I ; 4.932 ; 4.932 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_27_I ; 4.912 ; 4.912 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; UART_TX_O                ; CLOCK_27_I ; 6.877 ; 6.877 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.213 ; 4.213 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 4.231 ; 4.231 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 4.233 ; 4.233 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.214 ; 4.214 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.213 ; 4.213 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 4.341 ; 4.341 ; Rise       ; CLOCK_50_I                                  ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.066 ; 5.066 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.201 ; 5.201 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.169 ; 5.169 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.180 ; 5.180 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.066 ; 5.066 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.070 ; 5.070 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.534 ; 4.534 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.739 ; 4.739 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.790 ; 4.790 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.560 ; 4.560 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.534 ; 4.534 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.578 ; 4.578 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.660 ; 4.660 ; Rise       ; CLOCK_50_I                                  ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.395 ; 4.395 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.395 ; 4.395 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.519 ; 4.519 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.512 ; 4.512 ; Rise       ; CLOCK_50_I                                  ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.512 ; 4.512 ; Rise       ; CLOCK_50_I                                  ;
; LED_GREEN_O[*]           ; CLOCK_27_I ; 4.803 ; 4.803 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  LED_GREEN_O[7]          ; CLOCK_27_I ; 4.803 ; 4.803 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_27_I ; 2.801 ; 2.801 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_27_I ; 2.879 ; 2.879 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_27_I ; 2.940 ; 2.940 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_27_I ; 2.946 ; 2.946 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_27_I ; 2.801 ; 2.801 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_27_I ; 2.819 ; 2.819 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_27_I ; 2.823 ; 2.823 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_27_I ; 2.895 ; 2.895 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_27_I ; 2.729 ; 2.729 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_27_I ; 2.832 ; 2.832 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_27_I ; 2.843 ; 2.843 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_27_I ; 2.850 ; 2.850 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_27_I ; 2.753 ; 2.753 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_27_I ; 2.729 ; 2.729 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_27_I ; 2.738 ; 2.738 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_27_I ; 2.812 ; 2.812 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_27_I ; 2.600 ; 2.600 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_27_I ; 2.600 ; 2.600 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_27_I ; 2.757 ; 2.757 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_27_I ; 2.757 ; 2.757 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_27_I ; 2.737 ; 2.737 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
; UART_TX_O                ; CLOCK_27_I ; 3.769 ; 3.769 ; Rise       ; UART_clock_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I                                  ; CLOCK_50_I                                  ; 963      ; 0        ; 0        ; 0        ;
; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 318      ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I                                  ; CLOCK_50_I                                  ; 963      ; 0        ; 0        ; 0        ;
; UART_clock_inst|altpll_component|pll|clk[0] ; UART_clock_inst|altpll_component|pll|clk[0] ; 318      ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 129   ; 129  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Oct 15 20:29:03 2013
Info: Command: quartus_sta experiment3 -c experiment3
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'experiment3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27_I CLOCK_27_I
    Info (332110): create_generated_clock -source {UART_clock_inst|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 32 -duty_cycle 50.00 -name {UART_clock_inst|altpll_component|pll|clk[0]} {UART_clock_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50_I CLOCK_50_I
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.272       -65.716 CLOCK_50_I 
    Info (332119):    14.164         0.000 UART_clock_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     0.391         0.000 UART_clock_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -41.380 CLOCK_50_I 
    Info (332119):     7.680         0.000 UART_clock_inst|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 CLOCK_27_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.551
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.551       -13.402 CLOCK_50_I 
    Info (332119):    15.828         0.000 UART_clock_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     0.215         0.000 UART_clock_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -41.380 CLOCK_50_I 
    Info (332119):     7.680         0.000 UART_clock_inst|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 CLOCK_27_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 342 megabytes
    Info: Processing ended: Tue Oct 15 20:29:04 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


