TimeQuest Timing Analyzer report for ROM_Demo
Tue May 16 17:40:27 2017
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock_50'
 14. Slow 1200mV 85C Model Hold: 'clock_50'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clock_50'
 23. Slow 1200mV 0C Model Hold: 'clock_50'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clock_50'
 31. Fast 1200mV 0C Model Hold: 'clock_50'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; ROM_Demo                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ROM_Demo.sdc  ; OK     ; Tue May 16 17:40:24 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 179.4 MHz ; 179.4 MHz       ; clock_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clock_50 ; 14.426 ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clock_50 ; 0.440 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; clock_50 ; 9.720 ; 0.000                          ;
+----------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50'                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.426 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.420     ; 4.152      ;
; 14.641 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.420     ; 3.937      ;
; 14.716 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.420     ; 3.862      ;
; 14.802 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.420     ; 3.776      ;
; 14.845 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.421     ; 3.732      ;
; 14.897 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.421     ; 3.680      ;
; 14.939 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.420     ; 3.639      ;
; 14.961 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.422     ; 3.615      ;
; 14.971 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.946      ;
; 14.977 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.940      ;
; 15.052 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.421     ; 3.525      ;
; 15.147 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.421     ; 3.430      ;
; 15.176 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.422     ; 3.400      ;
; 15.186 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.731      ;
; 15.192 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.725      ;
; 15.202 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.422     ; 3.374      ;
; 15.250 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.667      ;
; 15.255 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.662      ;
; 15.255 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.662      ;
; 15.256 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.661      ;
; 15.257 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.660      ;
; 15.258 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.659      ;
; 15.261 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.656      ;
; 15.267 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.650      ;
; 15.301 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.422     ; 3.275      ;
; 15.347 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.570      ;
; 15.353 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.564      ;
; 15.390 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.526      ;
; 15.396 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.520      ;
; 15.442 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.474      ;
; 15.447 ; ClkDividerN:freqDivider|s_divCounter[13] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.422     ; 3.129      ;
; 15.448 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.468      ;
; 15.465 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.452      ;
; 15.470 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.447      ;
; 15.470 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.447      ;
; 15.471 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.446      ;
; 15.472 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.445      ;
; 15.473 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.444      ;
; 15.484 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.433      ;
; 15.488 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[12] ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.431      ;
; 15.489 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.430      ;
; 15.489 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[13] ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.430      ;
; 15.490 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.427      ;
; 15.506 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.083     ; 4.409      ;
; 15.512 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.083     ; 4.403      ;
; 15.540 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.377      ;
; 15.545 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.372      ;
; 15.545 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.372      ;
; 15.546 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.371      ;
; 15.547 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.370      ;
; 15.548 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.369      ;
; 15.550 ; ClkDividerN:freqDivider|s_divCounter[12] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.422     ; 3.026      ;
; 15.589 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.422     ; 2.987      ;
; 15.597 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.319      ;
; 15.603 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.313      ;
; 15.626 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.291      ;
; 15.631 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.286      ;
; 15.631 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.286      ;
; 15.632 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.285      ;
; 15.633 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.284      ;
; 15.634 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.283      ;
; 15.669 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.247      ;
; 15.674 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.242      ;
; 15.674 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.242      ;
; 15.675 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.241      ;
; 15.676 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.240      ;
; 15.677 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.239      ;
; 15.692 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.224      ;
; 15.698 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.218      ;
; 15.699 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.420     ; 2.879      ;
; 15.703 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[12] ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.216      ;
; 15.704 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.215      ;
; 15.704 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[13] ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.215      ;
; 15.711 ; ClkDividerN:freqDivider|s_divCounter[14] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.422     ; 2.865      ;
; 15.721 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.083     ; 4.194      ;
; 15.721 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.195      ;
; 15.726 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.190      ;
; 15.726 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.190      ;
; 15.727 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.083     ; 4.188      ;
; 15.727 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.189      ;
; 15.728 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.188      ;
; 15.729 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.082     ; 4.187      ;
; 15.732 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.422     ; 2.844      ;
; 15.747 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.083     ; 4.168      ;
; 15.753 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.083     ; 4.162      ;
; 15.755 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.421     ; 2.822      ;
; 15.763 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.154      ;
; 15.767 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[14] ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.152      ;
; 15.768 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.149      ;
; 15.768 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.149      ;
; 15.769 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.148      ;
; 15.770 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.147      ;
; 15.771 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.081     ; 4.146      ;
; 15.778 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[12] ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.141      ;
; 15.779 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.140      ;
; 15.779 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[13] ; clock_50     ; clock_50    ; 20.000       ; -0.079     ; 4.140      ;
; 15.780 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.421     ; 2.797      ;
; 15.785 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.083     ; 4.130      ;
; 15.790 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.083     ; 4.125      ;
; 15.790 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.083     ; 4.125      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50'                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; ClkDividerN:freqDivider|clkOut           ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 0.000        ; 0.043      ; 0.669      ;
; 0.641 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[2]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.909      ;
; 0.642 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.910      ;
; 0.653 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.921      ;
; 0.655 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[1]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.656 ; ClkDividerN:freqDivider|s_divCounter[18] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:freqDivider|s_divCounter[11] ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.657 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:freqDivider|s_divCounter[16] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.927      ;
; 0.659 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.927      ;
; 0.661 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.680 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[0]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 0.948      ;
; 0.959 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.227      ;
; 0.968 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.236      ;
; 0.969 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.237      ;
; 0.971 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.239      ;
; 0.972 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[2]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.240      ;
; 0.973 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.241      ;
; 0.973 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.241      ;
; 0.974 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.242      ;
; 0.975 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.982 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.250      ;
; 0.984 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[1]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.252      ;
; 0.984 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.986 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.254      ;
; 0.989 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[2]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.257      ;
; 0.989 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; ClkDividerN:freqDivider|s_divCounter[16] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.991 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.259      ;
; 0.991 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.259      ;
; 0.993 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.080 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.348      ;
; 1.085 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.353      ;
; 1.093 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.361      ;
; 1.094 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.362      ;
; 1.094 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.362      ;
; 1.096 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.365      ;
; 1.098 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.366      ;
; 1.099 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.367      ;
; 1.100 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.368      ;
; 1.101 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.110 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.378      ;
; 1.111 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.112 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.380      ;
; 1.112 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.380      ;
; 1.114 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.383      ;
; 1.116 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.116 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.117 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.385      ;
; 1.119 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.386      ;
; 1.130 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.397      ;
; 1.158 ; ClkDividerN:freqDivider|s_divCounter[14] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.079      ; 1.423      ;
; 1.169 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[14] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.437      ;
; 1.170 ; ClkDividerN:freqDivider|s_divCounter[17] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.437      ;
; 1.174 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.441      ;
; 1.181 ; ClkDividerN:freqDivider|s_divCounter[15] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.448      ;
; 1.190 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.457      ;
; 1.211 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.479      ;
; 1.218 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.486      ;
; 1.219 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.487      ;
; 1.221 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.489      ;
; 1.223 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.491      ;
; 1.224 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.492      ;
; 1.225 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.493      ;
; 1.226 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.494      ;
; 1.227 ; ClkDividerN:freqDivider|s_divCounter[11] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 1.493      ;
; 1.236 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.504      ;
; 1.238 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.506      ;
; 1.240 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.240 ; ClkDividerN:freqDivider|s_divCounter[18] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.241 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.509      ;
; 1.241 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 1.507      ;
; 1.242 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.509      ;
; 1.245 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.512      ;
; 1.249 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.516      ;
; 1.256 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.523      ;
; 1.269 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.536      ;
; 1.280 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.547      ;
; 1.284 ; ClkDividerN:freqDivider|s_divCounter[14] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; ClkDividerN:freqDivider|s_divCounter[12] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.079      ; 1.549      ;
; 1.296 ; ClkDividerN:freqDivider|s_divCounter[13] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.079      ; 1.561      ;
; 1.299 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.566      ;
; 1.300 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.567      ;
; 1.304 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.572      ;
; 1.307 ; ClkDividerN:freqDivider|s_divCounter[15] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.574      ;
; 1.316 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.081      ; 1.583      ;
; 1.332 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.082      ; 1.600      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 199.28 MHz ; 199.28 MHz      ; clock_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock_50 ; 14.982 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clock_50 ; 0.387 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; clock_50 ; 9.724 ; 0.000                         ;
+----------+-------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.982 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 3.768      ;
; 15.194 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 3.556      ;
; 15.256 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 3.494      ;
; 15.341 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 3.409      ;
; 15.401 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 3.348      ;
; 15.450 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 3.299      ;
; 15.455 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.472      ;
; 15.462 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.465      ;
; 15.469 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 3.281      ;
; 15.475 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 3.275      ;
; 15.592 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 3.157      ;
; 15.649 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.278      ;
; 15.655 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.272      ;
; 15.670 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 3.079      ;
; 15.684 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 3.065      ;
; 15.685 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.242      ;
; 15.691 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.236      ;
; 15.700 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.227      ;
; 15.700 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 3.050      ;
; 15.705 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.222      ;
; 15.706 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.221      ;
; 15.707 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.220      ;
; 15.707 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.220      ;
; 15.708 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.219      ;
; 15.778 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.149      ;
; 15.784 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.143      ;
; 15.791 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 2.959      ;
; 15.848 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 4.078      ;
; 15.854 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 4.072      ;
; 15.893 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.034      ;
; 15.899 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.028      ;
; 15.912 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.015      ;
; 15.914 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[12] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.013      ;
; 15.916 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.011      ;
; 15.916 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[13] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.011      ;
; 15.917 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.010      ;
; 15.918 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 4.008      ;
; 15.918 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.009      ;
; 15.919 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.008      ;
; 15.919 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.008      ;
; 15.920 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 4.007      ;
; 15.924 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 4.002      ;
; 15.941 ; ClkDividerN:freqDivider|s_divCounter[13] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 2.808      ;
; 15.948 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.979      ;
; 15.955 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.972      ;
; 15.958 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.969      ;
; 15.962 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.965      ;
; 15.963 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.964      ;
; 15.964 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.963      ;
; 15.964 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.963      ;
; 15.965 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.962      ;
; 16.027 ; ClkDividerN:freqDivider|s_divCounter[12] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 2.722      ;
; 16.051 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.876      ;
; 16.055 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.872      ;
; 16.056 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.870      ;
; 16.056 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.871      ;
; 16.057 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.870      ;
; 16.057 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.870      ;
; 16.058 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.869      ;
; 16.062 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.864      ;
; 16.075 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 2.675      ;
; 16.119 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.807      ;
; 16.124 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.802      ;
; 16.125 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.801      ;
; 16.126 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[12] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.800      ;
; 16.126 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.800      ;
; 16.127 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.799      ;
; 16.128 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.799      ;
; 16.128 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[13] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.799      ;
; 16.135 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.791      ;
; 16.141 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.785      ;
; 16.156 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[14] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.768      ;
; 16.162 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.764      ;
; 16.166 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.761      ;
; 16.168 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.758      ;
; 16.170 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.757      ;
; 16.171 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.756      ;
; 16.172 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.755      ;
; 16.172 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.755      ;
; 16.173 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 2.576      ;
; 16.173 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.754      ;
; 16.173 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.754      ;
; 16.173 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.753      ;
; 16.173 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 2.577      ;
; 16.174 ; ClkDividerN:freqDivider|s_divCounter[14] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 2.575      ;
; 16.174 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.752      ;
; 16.175 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.751      ;
; 16.175 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.751      ;
; 16.176 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.750      ;
; 16.180 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.747      ;
; 16.188 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[12] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.739      ;
; 16.190 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.737      ;
; 16.190 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[13] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.737      ;
; 16.193 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.734      ;
; 16.196 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.250     ; 2.553      ;
; 16.198 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.729      ;
; 16.199 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.072     ; 3.728      ;
; 16.199 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -1.249     ; 2.551      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; ClkDividerN:freqDivider|clkOut           ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 0.000        ; 0.039      ; 0.597      ;
; 0.585 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[2]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.829      ;
; 0.587 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.598 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; ClkDividerN:freqDivider|s_divCounter[18] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[1]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:freqDivider|s_divCounter[11] ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; ClkDividerN:freqDivider|s_divCounter[16] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.622 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[0]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 0.866      ;
; 0.873 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.117      ;
; 0.875 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.884 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.884 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.886 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[2]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.889 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[1]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.891 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.898 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.899 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.143      ;
; 0.900 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[2]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.144      ;
; 0.901 ; ClkDividerN:freqDivider|s_divCounter[16] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.145      ;
; 0.902 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.902 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.903 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.974 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.983 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.985 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.986 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.230      ;
; 0.987 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.988 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.994 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.994 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.996 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.240      ;
; 0.997 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.998 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.999 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.243      ;
; 1.001 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.001 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.002 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.246      ;
; 1.009 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.253      ;
; 1.010 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.254      ;
; 1.012 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.256      ;
; 1.013 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.257      ;
; 1.028 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.271      ;
; 1.042 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.285      ;
; 1.065 ; ClkDividerN:freqDivider|s_divCounter[14] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.308      ;
; 1.079 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[14] ; clock_50     ; clock_50    ; 0.000        ; 0.074      ; 1.324      ;
; 1.079 ; ClkDividerN:freqDivider|s_divCounter[17] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.322      ;
; 1.083 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.326      ;
; 1.089 ; ClkDividerN:freqDivider|s_divCounter[15] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.332      ;
; 1.093 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.337      ;
; 1.095 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.339      ;
; 1.095 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.339      ;
; 1.096 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.340      ;
; 1.096 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.104 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.348      ;
; 1.104 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.348      ;
; 1.106 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.350      ;
; 1.107 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.351      ;
; 1.108 ; ClkDividerN:freqDivider|s_divCounter[11] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.352      ;
; 1.109 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.353      ;
; 1.111 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.355      ;
; 1.112 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.356      ;
; 1.116 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.359      ;
; 1.118 ; ClkDividerN:freqDivider|s_divCounter[18] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.362      ;
; 1.118 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.362      ;
; 1.120 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.364      ;
; 1.123 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.133 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.376      ;
; 1.138 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.381      ;
; 1.152 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.395      ;
; 1.173 ; ClkDividerN:freqDivider|s_divCounter[12] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.416      ;
; 1.173 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.416      ;
; 1.175 ; ClkDividerN:freqDivider|s_divCounter[14] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.418      ;
; 1.186 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.430      ;
; 1.189 ; ClkDividerN:freqDivider|s_divCounter[13] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.432      ;
; 1.192 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.435      ;
; 1.193 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.436      ;
; 1.194 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.438      ;
; 1.199 ; ClkDividerN:freqDivider|s_divCounter[15] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.442      ;
; 1.203 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.447      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock_50 ; 17.178 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clock_50 ; 0.201 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; clock_50 ; 9.439 ; 0.000                         ;
+----------+-------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.178 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.989      ;
; 17.266 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.901      ;
; 17.306 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.861      ;
; 17.336 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.831      ;
; 17.339 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.828      ;
; 17.362 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.805      ;
; 17.401 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.766      ;
; 17.440 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.727      ;
; 17.448 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.719      ;
; 17.484 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.683      ;
; 17.521 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.424      ;
; 17.528 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.417      ;
; 17.533 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.821     ; 1.633      ;
; 17.551 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.616      ;
; 17.598 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.569      ;
; 17.609 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.336      ;
; 17.616 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.329      ;
; 17.649 ; ClkDividerN:freqDivider|s_divCounter[13] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.821     ; 1.517      ;
; 17.649 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.296      ;
; 17.656 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.289      ;
; 17.665 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.280      ;
; 17.670 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.275      ;
; 17.671 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.274      ;
; 17.672 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.273      ;
; 17.672 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.273      ;
; 17.673 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.272      ;
; 17.679 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.266      ;
; 17.682 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.263      ;
; 17.686 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.259      ;
; 17.689 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.256      ;
; 17.705 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.240      ;
; 17.709 ; ClkDividerN:freqDivider|s_divCounter[12] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.821     ; 1.457      ;
; 17.710 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.457      ;
; 17.712 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.233      ;
; 17.744 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.201      ;
; 17.748 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.419      ;
; 17.751 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.194      ;
; 17.753 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.192      ;
; 17.758 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.187      ;
; 17.759 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.186      ;
; 17.760 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.185      ;
; 17.760 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.185      ;
; 17.761 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.184      ;
; 17.781 ; ClkDividerN:freqDivider|s_divCounter[14] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.821     ; 1.385      ;
; 17.783 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.162      ;
; 17.789 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.378      ;
; 17.790 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.155      ;
; 17.791 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.154      ;
; 17.793 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.152      ;
; 17.798 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.147      ;
; 17.798 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.147      ;
; 17.799 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.146      ;
; 17.800 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.145      ;
; 17.800 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.145      ;
; 17.801 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.144      ;
; 17.812 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[12] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.133      ;
; 17.813 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.132      ;
; 17.813 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[13] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.132      ;
; 17.823 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.122      ;
; 17.824 ; ClkDividerN:freqDivider|s_divCounter[18] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.343      ;
; 17.826 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.119      ;
; 17.827 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.118      ;
; 17.828 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.117      ;
; 17.829 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.116      ;
; 17.830 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.115      ;
; 17.830 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.115      ;
; 17.831 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.114      ;
; 17.831 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.114      ;
; 17.832 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.113      ;
; 17.833 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.112      ;
; 17.833 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.112      ;
; 17.834 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.111      ;
; 17.834 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.111      ;
; 17.846 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.321      ;
; 17.849 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.096      ;
; 17.852 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.315      ;
; 17.854 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.091      ;
; 17.855 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.312      ;
; 17.855 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.090      ;
; 17.856 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.089      ;
; 17.856 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.089      ;
; 17.857 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.088      ;
; 17.876 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.043     ; 2.068      ;
; 17.883 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.043     ; 2.061      ;
; 17.888 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.057      ;
; 17.893 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.052      ;
; 17.894 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.051      ;
; 17.894 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.051      ;
; 17.895 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[20] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.050      ;
; 17.895 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[25] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.050      ;
; 17.896 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[19] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.049      ;
; 17.900 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[12] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.045      ;
; 17.901 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[17] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.044      ;
; 17.901 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[7]  ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.044      ;
; 17.901 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[13] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.044      ;
; 17.927 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|s_divCounter[15] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.018      ;
; 17.927 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.240      ;
; 17.928 ; ClkDividerN:freqDivider|s_divCounter[16] ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 20.000       ; -0.820     ; 1.239      ;
; 17.932 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|s_divCounter[21] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.013      ;
; 17.933 ; ClkDividerN:freqDivider|s_divCounter[19] ; ClkDividerN:freqDivider|s_divCounter[22] ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 2.012      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; ClkDividerN:freqDivider|clkOut           ; ClkDividerN:freqDivider|clkOut           ; clock_50     ; clock_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.292 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[2]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.298 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; ClkDividerN:freqDivider|s_divCounter[30] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[1]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:freqDivider|s_divCounter[18] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:freqDivider|s_divCounter[16] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:freqDivider|s_divCounter[11] ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.310 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[0]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.436      ;
; 0.442 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.447 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[2]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; ClkDividerN:freqDivider|s_divCounter[29] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.453 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.457 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[1]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[2]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:freqDivider|s_divCounter[16] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:freqDivider|s_divCounter[28] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.505 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.507 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.511 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; ClkDividerN:freqDivider|s_divCounter[9]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; ClkDividerN:freqDivider|s_divCounter[27] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.519 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.523 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[3]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; ClkDividerN:freqDivider|s_divCounter[8]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:freqDivider|s_divCounter[17] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[4]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:freqDivider|s_divCounter[26] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[14] ; clock_50     ; clock_50    ; 0.000        ; 0.043      ; 0.656      ;
; 0.529 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.530 ; ClkDividerN:freqDivider|s_divCounter[14] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.656      ;
; 0.534 ; ClkDividerN:freqDivider|s_divCounter[15] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.660      ;
; 0.542 ; ClkDividerN:freqDivider|s_divCounter[22] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.668      ;
; 0.573 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|s_divCounter[26] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.574 ; ClkDividerN:freqDivider|s_divCounter[3]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.576 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.702      ;
; 0.577 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; ClkDividerN:freqDivider|s_divCounter[23] ; ClkDividerN:freqDivider|s_divCounter[23] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|s_divCounter[27] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; ClkDividerN:freqDivider|s_divCounter[5]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; ClkDividerN:freqDivider|s_divCounter[1]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; ClkDividerN:freqDivider|s_divCounter[25] ; ClkDividerN:freqDivider|s_divCounter[28] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.581 ; ClkDividerN:freqDivider|s_divCounter[11] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.583 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.709      ;
; 0.585 ; ClkDividerN:freqDivider|s_divCounter[2]  ; ClkDividerN:freqDivider|s_divCounter[8]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.711      ;
; 0.586 ; ClkDividerN:freqDivider|s_divCounter[4]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.712      ;
; 0.589 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[5]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.590 ; ClkDividerN:freqDivider|s_divCounter[6]  ; ClkDividerN:freqDivider|s_divCounter[11] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.591 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[29] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.717      ;
; 0.592 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[9]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; ClkDividerN:freqDivider|s_divCounter[0]  ; ClkDividerN:freqDivider|s_divCounter[6]  ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; ClkDividerN:freqDivider|s_divCounter[13] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; ClkDividerN:freqDivider|s_divCounter[10] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; ClkDividerN:freqDivider|s_divCounter[18] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; ClkDividerN:freqDivider|s_divCounter[24] ; ClkDividerN:freqDivider|s_divCounter[30] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.594 ; ClkDividerN:freqDivider|s_divCounter[20] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.595 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[10] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.721      ;
; 0.595 ; ClkDividerN:freqDivider|s_divCounter[21] ; ClkDividerN:freqDivider|s_divCounter[24] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.721      ;
; 0.596 ; ClkDividerN:freqDivider|s_divCounter[13] ; ClkDividerN:freqDivider|s_divCounter[13] ; clock_50     ; clock_50    ; 0.000        ; 0.043      ; 0.723      ;
; 0.596 ; ClkDividerN:freqDivider|s_divCounter[14] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.722      ;
; 0.596 ; ClkDividerN:freqDivider|s_divCounter[12] ; ClkDividerN:freqDivider|s_divCounter[16] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.722      ;
; 0.599 ; ClkDividerN:freqDivider|s_divCounter[7]  ; ClkDividerN:freqDivider|s_divCounter[7]  ; clock_50     ; clock_50    ; 0.000        ; 0.043      ; 0.726      ;
; 0.600 ; ClkDividerN:freqDivider|s_divCounter[15] ; ClkDividerN:freqDivider|s_divCounter[18] ; clock_50     ; clock_50    ; 0.000        ; 0.042      ; 0.726      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 14.426 ; 0.201 ; N/A      ; N/A     ; 9.439               ;
;  clock_50        ; 14.426 ; 0.201 ; N/A      ; N/A     ; 9.439               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock_50        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 931      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 931      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 13    ; 13   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 26    ; 26   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+--------------------------------+----------+------+---------------+
; Target                         ; Clock    ; Type ; Status        ;
+--------------------------------+----------+------+---------------+
; CLOCK_50                       ; clock_50 ; Base ; Constrained   ;
; ClkDividerN:freqDivider|clkOut ;          ; Base ; Unconstrained ;
+--------------------------------+----------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Tue May 16 17:40:23 2017
Info: Command: quartus_sta ROM_Demo -c ROM_Demo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'ROM_Demo.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at ROM_Demo.sdc(41): key[*] could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 41
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(41): Argument <from> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 41
    Info (332050): set_false_path -from [ get_ports key[*] ] -to [ get_clocks * ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 41
Warning (332174): Ignored filter at ROM_Demo.sdc(42): sw[*] could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 42
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(42): Argument <from> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 42
    Info (332050): set_false_path -from [ get_ports sw[*] ] -to [ get_clocks * ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 42
Warning (332174): Ignored filter at ROM_Demo.sdc(44): ledr[*] could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 44
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(44): Argument <to> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 44
    Info (332050): set_false_path -from [ get_clocks * ] -to [ get_ports ledr[*] ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 44
Warning (332174): Ignored filter at ROM_Demo.sdc(45): ledg[*] could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 45
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(45): Argument <to> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 45
    Info (332050): set_false_path -from [ get_clocks * ] -to [ get_ports ledg[*] ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 45
Warning (332174): Ignored filter at ROM_Demo.sdc(46): hex*[*] could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 46
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(46): Argument <to> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 46
    Info (332050): set_false_path -from [ get_clocks * ] -to [ get_ports hex*[*] ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 46
Warning (332174): Ignored filter at ROM_Demo.sdc(48): aud_* could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 48
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(48): Argument <from> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 48
    Info (332050): set_false_path -from [ get_ports aud_* ] -to [ get_clocks * ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 48
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(49): Argument <to> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 49
    Info (332050): set_false_path -from [ get_clocks * ] -to [ get_ports aud_* ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 49
Warning (332174): Ignored filter at ROM_Demo.sdc(51): i2c_* could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 51
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(51): Argument <from> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 51
    Info (332050): set_false_path -from [ get_ports i2c_* ] -to [ get_clocks * ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 51
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(52): Argument <to> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 52
    Info (332050): set_false_path -from [ get_clocks * ] -to [ get_ports i2c_* ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 52
Warning (332174): Ignored filter at ROM_Demo.sdc(54): irda_* could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 54
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(54): Argument <from> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 54
    Info (332050): set_false_path -from [ get_ports irda_* ] -to [ get_clocks * ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 54
Warning (332174): Ignored filter at ROM_Demo.sdc(56): lcd_* could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 56
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(56): Argument <from> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 56
    Info (332050): set_false_path -from [ get_ports lcd_* ] -to [ get_clocks * ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 56
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(57): Argument <to> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 57
    Info (332050): set_false_path -from [ get_clocks * ] -to [ get_ports lcd_* ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 57
Warning (332174): Ignored filter at ROM_Demo.sdc(59): ps2_* could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 59
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(59): Argument <from> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 59
    Info (332050): set_false_path -from [ get_ports ps2_* ] -to [ get_clocks * ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 59
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(60): Argument <to> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 60
    Info (332050): set_false_path -from [ get_clocks * ] -to [ get_ports ps2_* ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 60
Warning (332174): Ignored filter at ROM_Demo.sdc(62): uart_* could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 62
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(62): Argument <from> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 62
    Info (332050): set_false_path -from [ get_ports uart_* ] -to [ get_clocks * ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 62
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(63): Argument <to> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 63
    Info (332050): set_false_path -from [ get_clocks * ] -to [ get_ports uart_* ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 63
Warning (332174): Ignored filter at ROM_Demo.sdc(75): vga_* could not be matched with a port File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 75
Warning (332049): Ignored set_false_path at ROM_Demo.sdc(75): Argument <to> is an empty collection File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 75
    Info (332050): set_false_path -from [ get_clocks * ] -to [ get_ports vga_* ] File: C:/Users/Pedro/Documents/Universidade de Aveiro/LSD/LSD-Docs/Aula10/Parte1/ROM_Demo.sdc Line: 75
Warning (332060): Node: ClkDividerN:freqDivider|clkOut was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CounterUpDownN:counter|s_count[1] is being clocked by ClkDividerN:freqDivider|clkOut
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 14.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.426               0.000 clock_50 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.440               0.000 clock_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.720
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.720               0.000 clock_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: ClkDividerN:freqDivider|clkOut was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CounterUpDownN:counter|s_count[1] is being clocked by ClkDividerN:freqDivider|clkOut
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 14.982
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.982               0.000 clock_50 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 clock_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.724
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.724               0.000 clock_50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: ClkDividerN:freqDivider|clkOut was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CounterUpDownN:counter|s_count[1] is being clocked by ClkDividerN:freqDivider|clkOut
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.178               0.000 clock_50 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.201               0.000 clock_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.439               0.000 clock_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 876 megabytes
    Info: Processing ended: Tue May 16 17:40:27 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


