ÀÄBA1410TX-V3
   ÃÄMAIN  0/558  Ram=6
   ³  ÃÄ@cinit1  (Inline)  Ram=0
   ³  ÃÄinit_system  0/100  Ram=0
   ³  ³  ÃÄinit_io_ports  0/38  Ram=0
   ³  ³  ÀÄCOM1_init  0/22  Ram=0
   ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ÃÄread_setup  0/50  Ram=0
   ³  ³  ÃÄread_int_eeprom  0/86  Ram=11
   ³  ³  ÀÄ@MEMSET  0/28  Ram=0
   ³  ÃÄpower_output  0/946  Ram=4
   ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ÀÄset_AD5312  0/564  Ram=3
   ³  ÃÄPLL_initialize  0/170  Ram=6
   ³  ³  ÃÄ@const946  0/40  Ram=0
   ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ÀÄ@delay_ms1  0/42  Ram=1
   ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ÃÄ@const1178  0/32  Ram=0
   ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ÃÄprepare_binary_status  0/224  Ram=6
   ³  ³  ÃÄBits_status1  0/168  Ram=2
   ³  ³  ÃÄBits_status2  0/184  Ram=1
   ³  ³  ÃÄread_temperature  0/404  Ram=12
   ³  ³  ³  ÃÄ@SITOF  0/82  Ram=2
   ³  ³  ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ÃÄ@ADDFF  0/632  Ram=16
   ³  ³  ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ÃÄ@ADDFF  0/632  Ram=16
   ³  ³  ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ÀÄ@SFTOI  0/62  Ram=4
   ³  ³  ÃÄ@DIVS1616  0/120  Ram=6
   ³  ³  ÀÄ@DIVS1616  0/120  Ram=6
   ³  ÃÄcomm_handler  0/58  Ram=2
   ³  ³  ÃÄttccp_handler  0/352  Ram=8
   ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ÃÄCOM1_get_chr  0/44  Ram=1
   ³  ³  ³  ÃÄCOM1_init  0/22  Ram=0
   ³  ³  ³  ÃÄprocess_ttccp_commands  0/7762  Ram=84
   ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@const1136  0/32  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄlist_help  0/922  Ram=4
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1099  0/62  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1100  0/68  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1101  0/66  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1102  0/64  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1103  0/66  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1104  0/74  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1105  0/70  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1106  0/50  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1107  0/66  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1108  0/74  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1109  0/66  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1110  0/70  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1111  0/76  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1112  0/76  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1113  0/64  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1114  0/76  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1115  0/62  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@const1116  0/54  Ram=0
   ³  ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³     ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³     ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_frequency  0/104  Ram=4
   ³  ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ÃÄ@const1139  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@goto11446  0/58  Ram=0
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄpower_output  0/946  Ram=4
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÀÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄpower_output  0/946  Ram=4
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ³  ÀÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@const1139  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@const1139  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄread_setup  0/50  Ram=0
   ³  ³  ³  ³  ³  ÃÄread_int_eeprom  0/86  Ram=11
   ³  ³  ³  ³  ³  ÀÄ@MEMSET  0/28  Ram=0
   ³  ³  ³  ³  ÃÄupdate_all  0/106  Ram=4
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄwrite_setup  0/40  Ram=0
   ³  ³  ³  ³  ³  ÀÄwrite_int_eeprom  0/112  Ram=9
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_new_bitrate  0/200  Ram=12
   ³  ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³  ³  ³  ³  ³     ÃÄ@MUL3232  0/92  Ram=14
   ³  ³  ³  ³  ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³  ³  ³  ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³  ³  ³  ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGC_1074  0/34  Ram=2
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄset_low_power_level  0/114  Ram=2
   ³  ³  ³  ³  ³  ÀÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³     ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³     ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³     ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³     ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³     ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄset_power_level  0/116  Ram=2
   ³  ³  ³  ³  ³  ÀÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³     ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³     ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³     ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³     ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³     ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄset_AD5312  0/564  Ram=3
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³  ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³  ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³  ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³  ³  ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³  ³  ³  ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@ITOF  0/56  Ram=2
   ³  ³  ³  ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³  ³  ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ÃÄ@ADDFF  0/632  Ram=16
   ³  ³  ³  ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ÃÄ@ADDFF  0/632  Ram=16
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_L32D_1074FPFPF  0/432  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³  ³  ³  ³  ÃÄ@FTOSD  0/66  Ram=5
   ³  ³  ³  ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@const1200  0/38  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@const1201  0/42  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@const1178  0/32  Ram=0
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@const1204  0/22  Ram=0
   ³  ³  ³  ³  ÃÄ@const1205  0/20  Ram=0
   ³  ³  ³  ³  ÃÄ@DIV1616  0/70  Ram=5
   ³  ³  ³  ³  ÃÄ@DIV1616  0/70  Ram=5
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGR_1074  0/38  Ram=2
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÃÄ@const1141  0/26  Ram=0
   ³  ³  ³  ³  ÀÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³     ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³     ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ³  ÀÄCOM1_send_str  0/200  Ram=6
   ³  ³  ³     ÃÄ@delay_us1  0/32  Ram=1
   ³  ³  ³     ÀÄ@delay_us1  0/32  Ram=1
   ³  ³  ÀÄdollar_handler  0/332  Ram=8
   ³  ³     ÃÄ@goto11897  0/34  Ram=0
   ³  ³     ÃÄCOM1_get_chr  0/44  Ram=1
   ³  ³     ÃÄinc_dec  0/636  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄupdate_FPGA  0/30  Ram=5
   ³  ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ³  ÀÄupdate_FPGA  0/30  Ram=5
   ³  ³     ³     ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ÃÄCOM1_get_chr  0/44  Ram=1
   ³  ³     ÃÄprocess_dollar_commands  0/1758  Ram=57
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄlist_help1  0/492  Ram=4
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1017  0/78  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1018  0/62  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1019  0/82  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1020  0/52  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1021  0/62  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1022  0/62  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1023  0/70  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1024  0/38  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1025  0/76  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@const1026  0/78  Ram=0
   ³  ³     ³  ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÀÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³     ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³     ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_int  0/198  Ram=7
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ÃÄget_int  0/198  Ram=7
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@PRINTF_LU_1074  0/188  Ram=9
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_frequency  0/104  Ram=4
   ³  ³     ³  ³  ÃÄget_int  0/198  Ram=7
   ³  ³     ³  ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ³  ÀÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³  ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³  ³     ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³  ³     ³  ÃÄPLL_update  0/232  Ram=10
   ³  ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³  ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³  ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³  ³     ³  ÃÄget_int  0/198  Ram=7
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@PRINTF_U_1074  0/124  Ram=2
   ³  ³     ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³     ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ³  ÃÄ@DIV88  0/44  Ram=3
   ³  ³     ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@PRINTF_X_1074  0/74  Ram=2
   ³  ³     ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_hex  0/248  Ram=9
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÀÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄstr_to_long  0/188  Ram=9
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÀÄ@MUL3232  0/92  Ram=14
   ³  ³     ³  ÃÄset_bitrate  0/144  Ram=17
   ³  ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³  ³     ³  ³  ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³  ³     ³  ³  ³  ÃÄ@DTOF  0/58  Ram=4
   ³  ³     ³  ³  ³  ÃÄ@DIVFF  0/350  Ram=14
   ³  ³     ³  ³  ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³     ³  ³  ³  ÃÄ@MULFF  0/246  Ram=11
   ³  ³     ³  ³  ³  ÀÄ@FTOSD  0/66  Ram=5
   ³  ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_hex  0/248  Ram=9
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÀÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_FPGA_register  0/170  Ram=7
   ³  ³     ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@PRINTF_X_1074  0/74  Ram=2
   ³  ³     ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@PRINTF_X_1074  0/74  Ram=2
   ³  ³     ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ÃÄread_D2A  0/98  Ram=4
   ³  ³     ³  ÃÄ@PSTRINGCN_1074  0/40  Ram=3
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@PRINTF_X_1074  0/74  Ram=2
   ³  ³     ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@PRINTF_X_1074  0/74  Ram=2
   ³  ³     ³  ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ³  ÀÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄ@SPRINTF  0/34  Ram=1
   ³  ³     ³  ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_int  0/198  Ram=7
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ÃÄget_int  0/198  Ram=7
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_hex  0/248  Ram=9
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÀÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_hex  0/248  Ram=9
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÀÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄsend_FPGA_command  0/110  Ram=5
   ³  ³     ³  ÃÄwrite_D2A  0/106  Ram=5
   ³  ³     ³  ÃÄwrite_setup  0/40  Ram=0
   ³  ³     ³  ³  ÀÄwrite_int_eeprom  0/112  Ram=9
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ÃÄget_int  0/198  Ram=7
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ÃÄget_int  0/198  Ram=7
   ³  ³     ³  ³  ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³  ³  ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³  ³  ÃÄget_char  0/32  Ram=1
   ³  ³     ³  ³  ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ³  ÀÄ@MULS1616  0/84  Ram=6
   ³  ³     ³  ÀÄget_int  0/198  Ram=7
   ³  ³     ³     ÃÄskip_spc  0/72  Ram=1
   ³  ³     ³     ÃÄpeek_char  0/30  Ram=0
   ³  ³     ³     ÃÄget_char  0/32  Ram=1
   ³  ³     ³     ÃÄ@MULS1616  0/84  Ram=6
   ³  ³     ³     ÀÄ@MULS1616  0/84  Ram=6
   ³  ³     ÃÄ@const1224  0/24  Ram=0
   ³  ³     ÃÄCOM1_send_str  0/200  Ram=6
   ³  ³     ³  ÃÄ@delay_us1  0/32  Ram=1
   ³  ³     ³  ÀÄ@delay_us1  0/32  Ram=1
   ³  ³     ÃÄCOM1_init  0/22  Ram=0
   ³  ³     ÃÄ@const1226  0/28  Ram=0
   ³  ³     ÀÄCOM1_send_str  0/200  Ram=6
   ³  ³        ÃÄ@delay_us1  0/32  Ram=1
   ³  ³        ÀÄ@delay_us1  0/32  Ram=1
   ³  ÀÄpower_output  0/946  Ram=4
   ³     ÃÄset_AD5312  0/564  Ram=3
   ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄupdate_all  0/106  Ram=4
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_update  0/232  Ram=10
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³     ³     ÃÄ@MUL3232  0/92  Ram=14
   ³     ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³     ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³     ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄupdate_all  0/106  Ram=4
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_update  0/232  Ram=10
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³     ³     ÃÄ@MUL3232  0/92  Ram=14
   ³     ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³     ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³     ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄupdate_all  0/106  Ram=4
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_update  0/232  Ram=10
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³     ³     ÃÄ@MUL3232  0/92  Ram=14
   ³     ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³     ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³     ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄset_AD5312  0/564  Ram=3
   ³     ÃÄset_AD5312  0/564  Ram=3
   ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄupdate_all  0/106  Ram=4
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_update  0/232  Ram=10
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³     ³     ÃÄ@MUL3232  0/92  Ram=14
   ³     ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³     ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³     ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄupdate_all  0/106  Ram=4
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_compute_freq_parameters  0/556  Ram=22
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@MUL3232  0/92  Ram=14
   ³     ³  ³  ÃÄ@DIV3232  0/148  Ram=13
   ³     ³  ³  ÀÄ@DIV3232  0/148  Ram=13
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄPLL_update  0/232  Ram=10
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÃÄPLL_send_word  0/86  Ram=5
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ³  ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³  ÀÄPLL_send_word  0/86  Ram=5
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÃÄPLL_send_bits  0/78  Ram=2
   ³     ³  ³     ÀÄPLL_send_bits  0/78  Ram=2
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg0  0/92  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÃÄFPGA_set_reg6  0/54  Ram=10
   ³     ³  ³  ÀÄsend_FPGA_command  0/110  Ram=5
   ³     ³  ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³  ÀÄFPGA_set_bitrate  0/244  Ram=17
   ³     ³     ÃÄ@MUL3232  0/92  Ram=14
   ³     ³     ÃÄcompute_bitrate_coefficient  0/248  Ram=16
   ³     ³     ³  ÃÄ@DTOF  0/58  Ram=4
   ³     ³     ³  ÃÄ@DIVFF  0/350  Ram=14
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÃÄ@MULFF  0/246  Ram=11
   ³     ³     ³  ÀÄ@FTOSD  0/66  Ram=5
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÃÄ@delay_ms1  0/42  Ram=1
   ³     ³     ÃÄsend_FPGA_command  0/110  Ram=5
   ³     ³     ÀÄ@delay_ms1  0/42  Ram=1
   ³     ÃÄset_AD5312  0/564  Ram=3
   ³     ÃÄset_AD5312  0/564  Ram=3
   ³     ÃÄset_AD5312  0/564  Ram=3
   ³     ÀÄset_AD5312  0/564  Ram=3
   ÃÄTIMER4_isr  0/6  Ram=0
   ÃÄTIMER2_isr  0/146  Ram=0
   ³  ÀÄCOM1_send_block  0/22  Ram=3
   ÃÄEXT_isr  0/6  Ram=0
   ÃÄEXT1_isr  0/6  Ram=0
   ÃÄRDA_isr  0/46  Ram=3
   ÀÄTBE_isr  0/92  Ram=2
      ÀÄ@delay_us1  0/32  Ram=1
