<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>SystemVerilog on Kenta Arai Webpage</title><link>https://Kenta11.github.io/tags/systemverilog/</link><description>Recent content in SystemVerilog on Kenta Arai Webpage</description><generator>Hugo -- gohugo.io</generator><language>en-us</language><lastBuildDate>Sat, 18 Mar 2023 19:00:00 +0900</lastBuildDate><atom:link href="https://Kenta11.github.io/tags/systemverilog/index.xml" rel="self" type="application/rss+xml"/><item><title>情報工学実験II（再々履修）</title><link>https://Kenta11.github.io/posts/2023-03-18-micro-alpha/</link><pubDate>Sat, 18 Mar 2023 19:00:00 +0900</pubDate><guid>https://Kenta11.github.io/posts/2023-03-18-micro-alpha/</guid><description>はじめに MICRO-1 の FPGA 実装をしました． 最近 SystemVerilog を書き始めたことと，HDL 開発におけるテスト手法を調べたことで，何か成果を作りたくなったためです． 成果 MICRO-alpha</description></item></channel></rss>