# **probleemstelling**



## probleemstelling

Eerste jaar studenten weten niet direct hoe je een fpga juist moet gaan programmeren dus laat staan dat ze de FPGA taal verilog of VHDL snel van vanbuiten moeten leren. Wat wel mogelijk is om snel multisim te leren en een simpele schakeling te bouwen, dit is een van de doelstellingen dus zou iedereen het moeten kunnen. dus als oplossing hiervoor maken David en ik een simpele script om van multisim bestand dit om te zetten in verilog / VHDL zonder enige code ervoor te schrijven. zo kunnen de eerste jaars makkelijk een fpga "programmeren" en hun schakeling met echte hardware zien werken.  