Fitter report for exe4
Thu Sep 27 15:10:05 2018
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Non-Global High Fan-Out Signals
 17. Fitter Device Options
 18. Operating Settings and Conditions
 19. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Failed - Thu Sep 27 15:10:05 2018          ;
; Quartus II 32-bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; exe4                                       ;
; Top-level Entity Name              ; multimodo                                  ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C5T144C6                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 28 / 4,608 ( < 1 % )                       ;
;     Total combinational functions  ; 28 / 4,608 ( < 1 % )                       ;
;     Dedicated logic registers      ; 12 / 4,608 ( < 1 % )                       ;
; Total registers                    ; 12                                         ;
; Total pins                         ; 23 / 89 ( 26 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; Auto                           ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; ADC_CS_N      ; PIN_AJ4       ; QSF Assignment ;
; Location ;                ;              ; ADC_DIN       ; PIN_AK4       ; QSF Assignment ;
; Location ;                ;              ; ADC_DOUT      ; PIN_AK3       ; QSF Assignment ;
; Location ;                ;              ; ADC_SCLK      ; PIN_AK2       ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCDAT    ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_H7        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_G7        ; QSF Assignment ;
; Location ;                ;              ; CLOCK2_50     ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; CLOCK3_50     ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; CLOCK4_50     ; PIN_K14       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_AK14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_AG12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_AH13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[12] ; PIN_AJ14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_AD14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_AH15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_AG13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[0]    ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[1]    ; PIN_AJ12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_AK13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_AG11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_AK6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_AJ9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_AH9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_AH8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_AJ6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_AJ5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_AJ7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_AK7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_AK8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_AK9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_AG10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_AK11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_AJ11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_AH10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_AJ10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_AB13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_AK12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; FAN_CTRL      ; PIN_AA12      ; QSF Assignment ;
; Location ;                ;              ; FPGA_I2C_SCLK ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; FPGA_I2C_SDAT ; PIN_K12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_AG16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_AF16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_Y17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_AH19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_AJ20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_AH20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_AK21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_AD20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_AG21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_AJ21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_AK16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_AK18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_AK19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_AJ19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_AJ17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_AJ16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_AB17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_AG26      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_AH24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_AH27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_AJ27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_AK29      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_AK28      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_AK27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_AJ26      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_AK26      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_AH25      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_AA21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_AJ25      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_AJ24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_AK24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_AK23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_AH23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_AK22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_AJ22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_AH22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_AC23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_AF25      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_AF26      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; HEX0[0]       ; PIN_AE26      ; QSF Assignment ;
; Location ;                ;              ; HEX0[1]       ; PIN_AE27      ; QSF Assignment ;
; Location ;                ;              ; HEX0[2]       ; PIN_AE28      ; QSF Assignment ;
; Location ;                ;              ; HEX0[3]       ; PIN_AG27      ; QSF Assignment ;
; Location ;                ;              ; HEX0[4]       ; PIN_AF28      ; QSF Assignment ;
; Location ;                ;              ; HEX0[5]       ; PIN_AG28      ; QSF Assignment ;
; Location ;                ;              ; HEX0[6]       ; PIN_AH28      ; QSF Assignment ;
; Location ;                ;              ; HEX1[0]       ; PIN_AJ29      ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]       ; PIN_AH29      ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]       ; PIN_AH30      ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]       ; PIN_AG30      ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]       ; PIN_AF29      ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]       ; PIN_AF30      ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]       ; PIN_AD27      ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]       ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]       ; PIN_AE29      ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]       ; PIN_AD29      ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]       ; PIN_AC28      ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]       ; PIN_AD30      ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]       ; PIN_AC29      ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]       ; PIN_AC30      ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]       ; PIN_AD26      ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]       ; PIN_AC27      ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]       ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]       ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]       ; PIN_AB28      ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]       ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]       ; PIN_AB22      ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]       ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]       ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]       ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]       ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]       ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]       ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]       ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]       ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]       ; PIN_AA28      ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]       ; PIN_Y27       ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]       ; PIN_AB27      ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]       ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]       ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]       ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AA30      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AB30      ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]       ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]       ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK2      ; PIN_AD9       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT2      ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; TD_CLK27      ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET_N    ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK_N   ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]      ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]      ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]      ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK       ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]      ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_E13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]      ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]      ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC_N    ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_D11       ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 28 / 4,608 ( < 1 % ) ;
;     -- Combinational with no register       ; 16                   ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 12                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 16                   ;
;     -- 3 input functions                    ; 7                    ;
;     -- <=2 input functions                  ; 5                    ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 21                   ;
;     -- arithmetic mode                      ; 7                    ;
;                                             ;                      ;
; Total registers*                            ; 12 / 4,851 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 12 / 4,608 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs                                  ; Not available        ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 23 / 89 ( 26 % )     ;
;     -- Clock pins                           ; 0 / 4 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 0                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 0 / 8 ( 0 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Maximum fan-out                             ; 13                   ;
; Highest non-global fan-out                  ; 13                   ;
; Total fan-out                               ; 141                  ;
; Average fan-out                             ; 2.24                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                              ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; Unassigned ; --       ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LEDR[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 19 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 23 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 24 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 23             ; --            ;              ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 21         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                           ;
+----------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name        ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------+--------------+
; |multimodo                 ; 0 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 23   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multimodo                 ;              ;
;    |ButtonSync:b|          ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multimodo|ButtonSync:b    ;              ;
;    |multiplexador:m|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multimodo|multiplexador:m ;              ;
;    |registrador:r|         ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multimodo|registrador:r   ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; KEY[2]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[3]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SW[0]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[8]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[9]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_50 ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[1]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[2]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[3]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[4]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[5]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[6]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[7]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[2]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; SW[0]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; KEY[0]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                        ;
+-----------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location   ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ButtonSync:b|btn0state.SaidaAtiva ; Unassigned ; 8       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; ButtonSync:b|btn1state.SaidaAtiva ; Unassigned ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                          ; Unassigned ; 12      ; Clock        ; no     ; --                   ; --               ; --                        ;
+-----------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; SW[9]                                  ; 13      ;
; SW[8]                                  ; 13      ;
; CLOCK_50                               ; 12      ;
; ButtonSync:b|btn1state.SaidaAtiva      ; 8       ;
; ButtonSync:b|btn0state.SaidaAtiva      ; 8       ;
; registrador:r|saida[6]                 ; 4       ;
; registrador:r|saida[5]                 ; 4       ;
; registrador:r|saida[4]                 ; 4       ;
; registrador:r|saida[3]                 ; 4       ;
; registrador:r|saida[2]                 ; 4       ;
; registrador:r|saida[1]                 ; 4       ;
; registrador:r|saida[7]                 ; 3       ;
; registrador:r|saida[0]                 ; 3       ;
; KEY[1]                                 ; 2       ;
; KEY[0]                                 ; 2       ;
; SW[7]                                  ; 2       ;
; SW[6]                                  ; 2       ;
; SW[5]                                  ; 2       ;
; SW[4]                                  ; 2       ;
; SW[3]                                  ; 2       ;
; SW[2]                                  ; 2       ;
; SW[1]                                  ; 2       ;
; SW[0]                                  ; 2       ;
; ButtonSync:b|btn1state.EsperaApertar~0 ; 1       ;
; ButtonSync:b|btn0state.EsperaApertar~0 ; 1       ;
; ButtonSync:b|btn1next.SaidaAtiva~0     ; 1       ;
; ButtonSync:b|btn1state.EsperaApertar   ; 1       ;
; ButtonSync:b|btn0next.SaidaAtiva~0     ; 1       ;
; ButtonSync:b|btn0state.EsperaApertar   ; 1       ;
; multiplexador:m|SAIDA[7]~15            ; 1       ;
; multiplexador:m|SAIDA[7]~14            ; 1       ;
; multiplexador:m|SAIDA[6]~13            ; 1       ;
; multiplexador:m|SAIDA[6]~12            ; 1       ;
; multiplexador:m|SAIDA[5]~11            ; 1       ;
; multiplexador:m|SAIDA[5]~10            ; 1       ;
; multiplexador:m|SAIDA[4]~9             ; 1       ;
; multiplexador:m|SAIDA[4]~8             ; 1       ;
; multiplexador:m|SAIDA[3]~7             ; 1       ;
; multiplexador:m|SAIDA[3]~6             ; 1       ;
; multiplexador:m|SAIDA[2]~5             ; 1       ;
; multiplexador:m|SAIDA[2]~4             ; 1       ;
; multiplexador:m|SAIDA[1]~3             ; 1       ;
; multiplexador:m|SAIDA[1]~2             ; 1       ;
; multiplexador:m|SAIDA[0]~1             ; 1       ;
; multiplexador:m|SAIDA[0]~0             ; 1       ;
; multiplexador:m|Add0~14                ; 1       ;
; multiplexador:m|Add0~13                ; 1       ;
; multiplexador:m|Add0~12                ; 1       ;
; multiplexador:m|Add0~11                ; 1       ;
; multiplexador:m|Add0~10                ; 1       ;
; multiplexador:m|Add0~9                 ; 1       ;
; multiplexador:m|Add0~8                 ; 1       ;
; multiplexador:m|Add0~7                 ; 1       ;
; multiplexador:m|Add0~6                 ; 1       ;
; multiplexador:m|Add0~5                 ; 1       ;
; multiplexador:m|Add0~4                 ; 1       ;
; multiplexador:m|Add0~3                 ; 1       ;
; multiplexador:m|Add0~2                 ; 1       ;
; multiplexador:m|Add0~1                 ; 1       ;
; multiplexador:m|Add0~0                 ; 1       ;
+----------------------------------------+---------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C5T144C6 for design exe4
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Error (171016): Can't place node "KEY[2]" -- illegal location assignment PIN_W15 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 9
Error (171016): Can't place node "KEY[3]" -- illegal location assignment PIN_Y16 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 9
Error (171016): Can't place node "LEDR[0]" -- illegal location assignment PIN_V16 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 10
Error (171016): Can't place node "LEDR[1]" -- illegal location assignment PIN_W16 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 10
Error (171016): Can't place node "LEDR[2]" -- illegal location assignment PIN_V17 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 10
Error (171016): Can't place node "LEDR[3]" -- illegal location assignment PIN_V18 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 10
Error (171016): Can't place node "LEDR[4]" -- illegal location assignment PIN_W17 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 10
Error (171016): Can't place node "LEDR[5]" -- illegal location assignment PIN_W19 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 10
Error (171016): Can't place node "LEDR[6]" -- illegal location assignment PIN_Y19 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 10
Error (171016): Can't place node "LEDR[7]" -- illegal location assignment PIN_W20 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 10
Error (171016): Can't place node "SW[0]" -- illegal location assignment PIN_AB12 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "SW[8]" -- illegal location assignment PIN_AD10 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "SW[9]" -- illegal location assignment PIN_AE12 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "CLOCK_50" -- illegal location assignment PIN_AF14 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 7
Error (171016): Can't place node "SW[1]" -- illegal location assignment PIN_AC12 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "SW[2]" -- illegal location assignment PIN_AF9 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "SW[3]" -- illegal location assignment PIN_AF10 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "SW[4]" -- illegal location assignment PIN_AD11 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "SW[5]" -- illegal location assignment PIN_AD12 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "SW[6]" -- illegal location assignment PIN_AE11 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "SW[7]" -- illegal location assignment PIN_AC9 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 8
Error (171016): Can't place node "KEY[0]" -- illegal location assignment PIN_AA14 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 9
Error (171016): Can't place node "KEY[1]" -- illegal location assignment PIN_AA15 File: /home/allu/cco/INE5406-Sistemas_Digitais/QuartusProjects/EXE4/multimodo.vhd Line: 9
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (171000): Can't fit design in device
Error: Quartus II 32-bit Fitter was unsuccessful. 24 errors, 3 warnings
    Error: Peak virtual memory: 359 megabytes
    Error: Processing ended: Thu Sep 27 15:10:05 2018
    Error: Elapsed time: 00:00:01
    Error: Total CPU time (on all processors): 00:00:01


