<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:10.3410</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.03.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0031663</applicationNumber><claimCount>24</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF  SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2022.09.19</openDate><openNumber>10-2022-0127088</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.02.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/68</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/69</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H10N 70/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치의 제조 방법은 교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하는 적층물을 형성하는 단계; 상기 적층물을 관통하는 제1 개구부를 형성하는 단계; 상기 제1 물질막들의 사이에 제2 개구부들을 형성하는 단계; 상기 제2 개구부들 내에 제1 희생막들을 형성하는 단계; 상기 제1 희생막들을 산화시켜 상기 제1 개구부 내로 돌출된 제1 분리막들을 형성하는 단계; 상기 제1 분리막들의 사이에 몰드 패턴들을 형성하는 단계; 상기 몰드 패턴들의 사이로 노출된 제1 분리막들을 식각하여 제3 개구부들을 형성하는 단계; 상기 제3 개구부들 내에 제2 희생막들을 형성하는 단계; 및 상기 제2 희생막들을 산화시켜 상기 몰드 패턴들에 비해 상기 제1 개구부 내로 돌출된 제2 분리막들을 형성하는 단계를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하는 적층물을 형성하는 단계;상기 적층물을 관통하는 제1 개구부를 형성하는 단계;상기 제1 물질막들의 사이에 제2 개구부들을 형성하는 단계;상기 제2 개구부들 내에 제1 희생막들을 형성하는 단계;상기 제1 희생막들을 산화시켜 상기 제1 개구부 내로 돌출된 제1 분리막들을 형성하는 단계;상기 제1 분리막들의 사이에 몰드 패턴들을 형성하는 단계;상기 몰드 패턴들의 사이로 노출된 제1 분리막들을 식각하여 제3 개구부들을 형성하는 단계;상기 제3 개구부들 내에 제2 희생막들을 형성하는 단계; 및상기 제2 희생막들을 산화시켜 상기 몰드 패턴들에 비해 상기 제1 개구부 내로 돌출된 제2 분리막들을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 분리막들을 형성하는 단계는,상기 제2 분리막들 사이에 제4 개구부들을 형성하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제4 개구부들의 깊이를 증가시키도록 상기 몰드 패턴들을 제거하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 몰드 패턴들을 형성하는 단계는,상기 제1 개구부 내에 몰드막을 형성하는 단계; 및상기 몰드막을 식각하여 몰드 패턴들을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 분리막들 각각은 상기 제1 개구부 내로 돌출된 곡면을 포함하고, 상기 몰드 패턴들의 사이로 상기 곡면의 일부가 노출되는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 몰드 패턴들을 형성하는 단계는,상기 제1 물질막들과 인접한 부분에 비해 상기 제1 물질막들로부터 이격된 부분이 넓은 폭을 갖도록 상기 몰드 패턴들을 형성하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제2 분리막들은 상기 몰드 패턴들의 사이에 위치된 제1 부분 및 상기 몰드 패턴들에 비해 돌출된 제2 부분을 포함하고, 상기 제2 부분이 상기 제1 부분에 비해 좁은 폭을 갖는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 몰드 패턴들을 형성하기 전에, 상기 제1 개구부내에 보호막을 형성하는 단계; 상기 보호막을 식각하여 상기 제1 분리막들을 각각 노출시키는 보호 패턴들을 형성하는 단계; 및상기 제2 분리막들을 형성한 후에, 상기 보호막이 노출되도록 상기 몰드 패턴들을 제거하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 보호막은 상기 제1 물질막들 및 상기 몰드 패턴들에 식각 선택비가 높은 물질을 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 몰드 패턴들을 제거하는 단계; 및상기 제2 분리막들의 사이에 메모리 패턴들을 각각 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 메모리 패턴들을 형성하는 단계는,상기 제2 분리막들이 상기 메모리 패턴들에 비해 상기 제1 개구부 내로 돌출되도록 상기 메모리 패턴들을 형성하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 몰드 패턴들을 제거하는 단계; 및상기 제2 분리막들의 사이 및 상기 제1 분리막들의 사이에 위치되고, 상호 분리된 블로킹 패턴들을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 블로킹 패턴들을 형성하는 단계는,상기 제1 물질막들을 산화시켜 상기 블로킹 패턴들을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 제1 개구부 내에 터널 절연막을 형성하는 단계; 및상기 터널 절연막 내에 채널막을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하는 적층물을 형성하는 단계;상기 적층물을 관통하는 제1 개구부를 형성하는 단계;상기 제2 물질막들 상에 상기 제1 개구부 내로 돌출된 제1 분리막들을 형성하는 단계;상기 제1 분리막들의 사이에 몰드 패턴들을 형성하는 단계;상기 몰드 패턴들의 사이로 노출된 제1 분리막들을 일부 식각하여 제3 개구부들을 형성하는 단계;상기 제3 개구부들 내에 상기 몰드 패턴들과 마주하는 제1 곡면 및 상기 몰드 패턴들에 비해 상기 제1 개구부 내로 돌출된 제2 곡면을 포함하는 제2 분리막들을 형성하는 단계; 상기 몰드 패턴들을 제거하는 단계; 및상기 제2 분리막들의 사이에, 상기 제1 곡면 및 상기 제2 곡면과 마주하는 측벽을 갖는 메모리 패턴들을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 메모리 패턴들을 형성하는 단계는,상기 제1 곡면과 상기 제2 곡면 사이의 그루브를 채우도록 상기 메모리 패턴들을 형성하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 몰드 패턴들을 제거하여 노출된 상기 제1 물질막들을 산화시켜 블로킹 패턴들을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 교대로 적층된 도전막들 및 절연막들을 포함하는 게이트 구조물;상기 게이트 구조물을 관통하는 채널막;상기 채널막과 상기 도전막들의 사이에 각각 위치된 블로킹 패턴들;상기 채널막과 상기 블로킹 패턴들의 사이에 각각 위치된 메모리 패턴들; 및상기 채널막과 상기 절연막들의 사이에 각각 위치되고, 제1 곡면을 갖는 제1 영역 및 제2 곡면을 갖는 제2 영역을 포함하고, 상기 제2 영역이 제1 영역에 비해 좁은 폭을 갖고, 상기 제2 영역의 적어도 일부가 상기 메모리 패턴들에 비해 상기 채널막을 향해 돌출된 분리막들을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 블로킹 패턴들 각각은 상기 제1 곡면과 마주하는반도체 장치.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 메모리 패턴들 각각은 상기 제1 곡면 및 상기 제2 곡면과 마주하고, 상기 제1 곡면과 상기 제2 곡면의 사이의 그루브를 채우는반도체 장치.</claim></claimInfo><claimInfo><claim>21. 제18항에 있어서,상기 분리막들은 상기 절연막들을 향해 상기 게이트 구조물 내로 돌출된반도체 장치.</claim></claimInfo><claimInfo><claim>22. 제18항에 있어서,상기 채널막은 상기 메모리 패턴들의 사이로 돌출된 상기 제2 영역의 적어도 일부를 감싸는 곡면을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>23. 제18항에 있어서,상기 채널막과 상기 메모리 패턴들의 사이 및 상기 채널막과 상기 분리막들의 사이에 위치되고, 상기 메모리 패턴들의 사이로 돌출된 상기 제2 영역의 적어도 일부를 감싸는 곡면을 포함하는 터널 절연막을 더 포함하는 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Seo Hyun KIM</engName><name>김서현</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>In Ku KANG</engName><name>강인구</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구  영동대로  *** ,**층 (삼성동, 트레이드타워)</address><code>920061000022</code><country>대한민국</country><engName>YOON &amp; YANG (IP) LLC</engName><name>특허법인(유)화우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.03.10</receiptDate><receiptNumber>1-1-2021-0284565-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Resignation of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인사임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2021.05.07</receiptDate><receiptNumber>1-1-2021-0530393-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.02.21</receiptDate><receiptNumber>1-1-2024-0200397-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.11.12</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.11.28</receiptDate><receiptNumber>9-6-2025-0047228-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.03.11</receiptDate><receiptNumber>9-5-2025-0244128-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.09</receiptDate><receiptNumber>1-1-2025-0521731-44</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.09</receiptDate><receiptNumber>1-1-2025-0521730-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2025.09.12</receiptDate><receiptNumber>1-1-2025-1051242-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210031663.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93912d0ad850d0c24eeb34e3db54604f10d7d8dc76abd53e241935658158484536889ab7ec6eb5e0f694283950fc59438bc0a2a303c9013dc2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf370fb9720cc4357aae65082740bac31ed122e715b492531347a1dfa4449fcbeee490c154c589f0e45e7cabc32ab51d39e58f20e630216321</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>