# 제11장 입출력 구조

## [Part-1](https://www.youtube.com/watch?v=jbx2HolVQqk&list=PLc8fQ-m7b1hCHTT7VH2oo0Ng7Et096dYc&index=27)

### 주변장치 (Peripheral Devices)

주변장치의 종류

- 입력장치
  - 키보드, 마우스, 디지타이터, 마이크, 카메라, 3축센서, 접근센서, OCR, 바코드
- 출력장치
  - 모니터, 프린터, 스피커 등
- 입출력장치
  - 저장장치, TV-인코더, LCD 터치스크린 등



CPU와 입출력장치와의 데이터 통신방식

- ASCII코드 (American Standard Code for Information Interchange)

  

### 입출력 인터페이스 (Input-Output Interface)

CPU와 I/O장치 사이의 통로

입출력버스 (레지스터사이 내부버스, 메모리로 가는 별도의 버스 내부버스, 그 외의 모든 I/O장치 연결버스는 입출력 버스)



우선순위 결정



CPU와 I/O장치의 차이점

- 속도 (I/O장치가 느림) 



![](.\컴구.assets\모듈 내부 구조.png)



1. 제어 커맨드 : 주변 장치를 활성화, 동작(뭘 할지)정의
2. 테스트 커맨드 : 인터페이스, 제어기 등 여러 상태 확인/ 테스트하기 위함
3. 데이터 출력 커맨드 : 인터페이스가 입출력 버스내에 있는 데이터 라인으로부터 데이터를 받아들이도록 한다.
4. 데이터 입력 커맨드 : 인터페이스가 주변 장치로부터 데이터를 받아 버퍼 레지스터에 놓도록 한다.



#### 격리형 I/O

![격리형 IO](C:\study\computer-science-study\정제희\컴퓨터-구조\컴구.assets\격리형 IO.png)



#### memory mapped I/O

![memory_mapped_IO](.\컴구.assets\memory_mapped_IO.png)


#### I/O인터페이스의 예

![인터페이스의 예](.\컴구.assets\인터페이스의 예.png)

- Bus Buffer (입출력 버스 버퍼)
  - 입출력의 속도를 결정(bps)
- Control Unit (제어장치)
- Port Register (포트 레지스터)
- Internal Bus (내부 버스)



## [Part-2](https://www.youtube.com/watch?v=9faaqyzw28I&list=PLc8fQ-m7b1hCHTT7VH2oo0Ng7Et096dYc&index=28)

### 비동기 데이터 전송 (Asynchronous Transfer)

프로토콜 중 가장 하부에 있는 프로토콜 : 전송 제어 프로토콜



#### Hand shaking 제어

> 한 비트를 보낼 때마다(**매 비트마다) 핸드셰이킹**한다.

ex) 9600bps : 1초에 9600번 악수 => 기가bps는 1초에 십억번 악수



#### TTL 전송 (비동기 직렬 전송)

데이터 신호 (비트)의 간격 = 1 /전송속도

=> 속도가 빠를 수록 신호가 차지하는 간격이 짧다. 



##### 전송 규칙

1. 데이터가 전송되지 않을 때에는 항상 1 신호(5V) 유지
2. 문자 전송의 시작은 시작 비트 0으로 표시
3. 시작 비트 뒤로 8개의 데이터 비트 표시
4. 마지막 비트 후 2비트 이상의 1신호 유지



##### UART : 비동기 통신 인터페이스

** FIFO 버퍼 : 병렬 전송을 하도록 만들어진 시프트 레지스터. 먼저 들어간 데이터를 먼저 내보냄



### 전송 모드 (Modes of Transfer)

#### 1) Programmed I/O

#### 2) Interrupted I/O

#### 3) DMA(Direct Memory Access)



#### 프로그램된 I/O의 순차

- I/O장치와 인터페이스는 핸드셰이킹을 통해 동작

1. 플래그 비트 검사
2. 상태 레지스터 확인
3. 데이터 레지스터 접근

=> 이 작업들을 CPU가 주관함.



## [Part-3](https://www.youtube.com/watch?v=ufXNH7RsAro&list=PLc8fQ-m7b1hCHTT7VH2oo0Ng7Et096dYc&index=29)

### 우선순위 인터럽트 (Priority Interrupt)

- 동시에 발생된 인터럽트의 우선순위 결정
- 하드웨어 또는 소프트웨어적으로 결정



데이지체인 우선순위 인터럽트

병렬우선순위 인터럽트

인터럽트 사이클



### 직접 메모리 접근 (Direct Memory Access)

- DMA 전송구조
  - DMA를 지원하는 CPU
  - DMA 제어기
- 사이클 스틸링
  - memory + memory + memory +
  - memory + DMA + memory + DMA
- DMA 전송 초기화 
  - 데이터전송 메모리주소 전송
  - 전송할 데이터 워드 수 전공
  - 읽기/ 쓰기 신호 결정
  - DMA 전송 시작 신호 전송



** CPU는 처음과 끝만 관여



### 입출력 프로세서 (Input-Output Processor)

- 역할
  - 입출력 장치와 직접적인 통신 전담
  - 채널로 호칭
  - CPU급의 DMA 제어기



### 직렬 통신(Serial Communication)

- 문자지향프로토콜
- 비트지향 프로토콜