alu_4bit_tb; 

parameter CLOCK_PERIOD = 10; 

reg clk; 
reg rst_n; 
reg [3:0] a; 
reg [3:0] b; 
wire [3:0] alu_result; 
wire zero; 
wire carry; 
wire overflow; 

initial begin 
    #((CLOCK_PERIOD/2); 
    rst_n = 1; 
    repeat(5) @(posedge clk); 
    rst_n = 0; 
    repeat(2) @(posedge clk); 
    rst_n = 1; 
end 

always #(CLOCK_PERIOD/2) clk = ~clk; 

initial begin 
    $monitor($time," a=%b, b=%b, ALU_Sel=%b, ALU_Result=%b, Zero=%b, Carry=%b, Overflow=%b", a, b, ALU_Sel, alu_result, zero, carry, overflow); 
    a = 4'hF; 
    b = 4'hA; 
    #20; 
    a = 4'he; 
    b = 4'hd; 
    #20; 
    a = 4'h0; 
    b = 4'h0; 
    #20; 
    a = 4'hf; 
    b = 4'h1; 
    #20; 
    a = 4'h8; 
    b = 4'h7; 
    #20; 
    a = 4'h0; 
    b = 4'h1; 
    #20; 
    a = 4'hf; 
    b = 4'h0; 
    #20; 
    a = 4'h0; 
    b = 4'h0; 
    #20; 
    a = 4'hf; 
    b = 4'he; 
    #20; 
    a = 4'h8; 
    b = 4'h9; 
    #20; 
    a = 4'h0; 
    b = 4'h0; 
    #20; 
    a = 4'hf; 
    b = 4'hf; 
    #20; 
    a = 4'h0; 
    b = 4'h1; 
    #20; 
    a = 4'hf; 
    b = 4'h1; 
    #20; 
    a = 4'h0; 
    b = 4'h0; 
    #20; 
    a = 4'hf; 
    b = 4'h0; 
    #20; 
    a = 4'h0; 
    b = 4'h0; 
    #20; 
    a = 4'hf; 
    b = 4'he; 
    #20; 
    a = 4'h8; 
    b = 4'h7; 
    #20; 
    a = 4'h0; 
    b = 4'h1; 
    #20; 
    a = 4'hf; 
    b = 4'h0; 
    #20; 
    a = 4'h0; 
    b = 4'h0; 
    #20; 
    a = 4'hf; 
    b = 4'he; 
    #20; 
    a = 4'h8; 
    b = 4'h9; 
    #20; 
    a = 4'h0; 
    b = 4'h0; 
    #20; 
    a = 4'hf; 
    b = 4'hf; 
    #20; 
    a = 4'h0; 
    b = 4'h1; 
    #20; 
    a = 4'hf; 
    b = 4'h1; 
    #20; 
    a = 4'h0; 
    b = 4'h0; 
    #20; 
    a = 4'hf; 
    b = 4'h0; 
    #20; 
    a = 4'h0; 
    b = 4'h0; 
    #20; 
    a = 4'hf; 
    b = 4'he; 
    #20; 
    a = 4'h8; 
    b = 4'h7; 
    #20; 
    a = 4'h0; 
    b = 4'h1; 
    #20; 
    a = 4'hf; 
    b = 4'h0; 
    #20; 
    a = 4'h0; 
    b = 4'h0