hdl		:	verilog源代码
output	:	输出生成的配置文件
sdc		:	时序约束文件
qpf		:	quartus工程文件
qsf		:	quartus工程配置文件
tcl		:	引脚约束文件
