---
layout: post
title: "ZedBoard+AD9361 FPGA PL端纯逻辑配置控制9361（一）：初始化寄存器脚本文件生成"
date:   2022-05-21
tags: [FPGA,配置,脚本,AD9361,文件]
comments: true
author: admin
---
# ZedBoard+AD9361 FPGA PL端纯逻辑配置控制9361（一）：初始化寄存器脚本文件生成

## 简介

本资源文件提供了关于如何在ZedBoard平台上使用FPGA的PL端纯逻辑（Verilog）配置控制AD9361的详细指南。AD9361是一款高性能的射频收发器，广泛应用于无线通信领域。通过本指南，您将学习如何生成初始化寄存器脚本文件，以便在FPGA工程中直接调用。

## 内容概述

1. **AD936X Evaluation Software 软件安装**
   - 建议安装AD936X Evaluation Software 2.1.3版本。
   - 软件安装包可通过百度网盘下载，提取码为mww7。

2. **AD9361寄存器参数设置**
   - 打开软件后，点击Run Project Wizard。
   - 根据项目需求配置参数，包括设备型号、版本号、项目配置文件、接收和发射通道、信号方式等。
   - 设置工作时钟、内部配置时钟输出、采样率和带宽等。
   - 配置FIR滤波器、数据接口格式、采样时钟方式等。

3. **生成初始化脚本文件**
   - 完成参数设置后，点击Creat init Script生成配置脚本文件。
   - 生成的脚本文件需要转换成Verilog格式，以便在FPGA工程中直接调用。

## 使用说明

1. **软件安装**
   - 下载并安装AD936X Evaluation Software 2.1.3版本。
   - 安装过程中，按照提示完成安装。

2. **参数配置**
   - 打开软件，根据项目需求配置AD9361的寄存器参数。
   - 配置完成后，生成初始化脚本文件。

3. **脚本转换**
   - 使用提供的脚本转换工具，将生成的脚本文件转换成Verilog格式。
   - 将转换后的Verilog函数导入FPGA工程中，进行后续开发。

## 注意事项

- 在配置寄存器参数时，务必根据实际板子设计进行设置，避免因配置不当导致系统工作异常。
- 生成的脚本文件需要转换成Verilog格式后才能在FPGA工程中使用。

## 联系我们

如有任何问题或建议，请联系我们。

---

通过本资源文件，您将能够顺利完成ZedBoard平台上AD9361的初始化配置，并为后续的FPGA开发打下坚实基础。

## 下载链接

[ZedBoardAD9361FPGAPL端纯逻辑配置控制9361一初始化寄存器脚本文件生成](https://pan.quark.cn/s/d70a36d1b590)