Timing Analyzer report for SAR
Sun May 26 16:45:43 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sar:inst|step[0]'
 13. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'sar:inst|step[0]'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'sar:inst|step[0]'
 26. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 30. Slow 1200mV 0C Model Hold: 'sar:inst|step[0]'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'sar:inst|step[0]'
 38. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 42. Fast 1200mV 0C Model Hold: 'sar:inst|step[0]'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SAR                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
;     Processor 3            ;   3.2%      ;
;     Processor 4            ;   2.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; clock_divider:inst4|counter[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|counter[0] } ;
; sar:inst|step[0]               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sar:inst|step[0] }               ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                   ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 193.95 MHz ; 193.95 MHz      ; clock_divider:inst4|counter[0] ;      ;
; 212.99 MHz ; 212.99 MHz      ; clk                            ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; sar:inst|step[0]               ; -5.232 ; -39.526       ;
; clock_divider:inst4|counter[0] ; -4.156 ; -77.411       ;
; clk                            ; -3.695 ; -127.349      ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clock_divider:inst4|counter[0] ; 0.555 ; 0.000         ;
; clk                            ; 0.564 ; 0.000         ;
; sar:inst|step[0]               ; 2.794 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -83.524       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -20.000       ;
; sar:inst|step[0]               ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sar:inst|step[0]'                                                                                             ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; -5.232 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.874      ;
; -5.219 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.861      ;
; -5.215 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.857      ;
; -5.202 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.844      ;
; -5.161 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.803      ;
; -5.144 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.786      ;
; -5.142 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 3.785      ;
; -5.133 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.775      ;
; -5.129 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 3.772      ;
; -5.120 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.762      ;
; -5.086 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.728      ;
; -5.077 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.719      ;
; -5.073 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.715      ;
; -5.072 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.714      ;
; -5.060 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.702      ;
; -5.055 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.697      ;
; -4.987 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 3.630      ;
; -4.986 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 3.629      ;
; -4.982 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 3.625      ;
; -4.978 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.620      ;
; -4.978 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.620      ;
; -4.977 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.619      ;
; -4.973 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.615      ;
; -4.969 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.611      ;
; -4.956 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.598      ;
; -4.931 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.573      ;
; -4.926 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.568      ;
; -4.861 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.503      ;
; -4.860 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.502      ;
; -4.847 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.489      ;
; -4.841 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.483      ;
; -4.836 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.478      ;
; -4.823 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.465      ;
; -4.814 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.456      ;
; -4.809 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.451      ;
; -4.747 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.389      ;
; -4.745 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 3.388      ;
; -4.738 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.380      ;
; -4.730 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.372      ;
; -4.730 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.372      ;
; -4.705 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.347      ;
; -4.700 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.342      ;
; -4.681 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.323      ;
; -4.676 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.318      ;
; -4.648 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.290      ;
; -4.636 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.278      ;
; -4.619 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.261      ;
; -4.598 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.240      ;
; -4.546 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 3.189      ;
; -4.545 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.187      ;
; -4.541 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.183      ;
; -4.537 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.179      ;
; -4.525 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.167      ;
; -4.521 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.163      ;
; -4.504 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.146      ;
; -4.501 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.143      ;
; -4.495 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.137      ;
; -4.394 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.036      ;
; -4.382 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.024      ;
; -4.378 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.020      ;
; -4.365 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.007      ;
; -4.361 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 3.003      ;
; -4.341 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.350     ; 2.986      ;
; -4.227 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.869      ;
; -4.184 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 2.827      ;
; -4.181 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.823      ;
; -4.176 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 2.819      ;
; -4.124 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.766      ;
; -4.088 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 2.731      ;
; -4.073 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.715      ;
; -4.048 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.690      ;
; -3.994 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.636      ;
; -3.977 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.619      ;
; -3.931 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.573      ;
; -3.854 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 2.497      ;
; -3.847 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.489      ;
; -3.729 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.371      ;
; -3.726 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.350     ; 2.371      ;
; -3.719 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 2.362      ;
; -3.704 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.346      ;
; -3.680 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.322      ;
; -3.654 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.296      ;
; -3.612 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.254      ;
; -3.550 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.352     ; 2.193      ;
; -3.401 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.043      ;
; -3.386 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.353     ; 2.028      ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                           ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -4.156 ; sar:inst|step[2] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.526      ;
; -4.156 ; sar:inst|step[2] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.526      ;
; -4.156 ; sar:inst|step[2] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.526      ;
; -4.156 ; sar:inst|step[2] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.526      ;
; -4.148 ; sar:inst|step[1] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.518      ;
; -4.148 ; sar:inst|step[1] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.518      ;
; -4.148 ; sar:inst|step[1] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.518      ;
; -4.148 ; sar:inst|step[1] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.518      ;
; -4.139 ; sar:inst|step[2] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.372      ; 5.506      ;
; -4.131 ; sar:inst|step[1] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.372      ; 5.498      ;
; -4.129 ; sar:inst|step[2] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.500      ;
; -4.129 ; sar:inst|step[2] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.500      ;
; -4.129 ; sar:inst|step[2] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.500      ;
; -4.121 ; sar:inst|step[1] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.492      ;
; -4.121 ; sar:inst|step[1] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.492      ;
; -4.121 ; sar:inst|step[1] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.492      ;
; -4.120 ; sar:inst|step[3] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.491      ;
; -4.035 ; sar:inst|step[2] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.374      ; 5.404      ;
; -4.027 ; sar:inst|step[1] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.374      ; 5.396      ;
; -3.992 ; sar:inst|step[1] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.374      ; 5.361      ;
; -3.990 ; sar:inst|step[2] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.374      ; 5.359      ;
; -3.987 ; sar:inst|step[3] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.357      ;
; -3.987 ; sar:inst|step[3] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.357      ;
; -3.987 ; sar:inst|step[3] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.357      ;
; -3.987 ; sar:inst|step[3] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.357      ;
; -3.970 ; sar:inst|step[3] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.372      ; 5.337      ;
; -3.960 ; sar:inst|step[3] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.331      ;
; -3.960 ; sar:inst|step[3] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.331      ;
; -3.960 ; sar:inst|step[3] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.331      ;
; -3.945 ; sar:inst|step[1] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.315      ;
; -3.944 ; sar:inst|step[1] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.314      ;
; -3.943 ; sar:inst|step[2] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.313      ;
; -3.942 ; sar:inst|step[2] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.312      ;
; -3.941 ; sar:inst|step[1] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.311      ;
; -3.941 ; sar:inst|step[1] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.311      ;
; -3.939 ; sar:inst|step[2] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.309      ;
; -3.939 ; sar:inst|step[2] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.309      ;
; -3.924 ; sar:inst|step[3] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.294      ;
; -3.924 ; sar:inst|step[3] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.294      ;
; -3.924 ; sar:inst|step[3] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.294      ;
; -3.924 ; sar:inst|step[3] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.375      ; 5.294      ;
; -3.900 ; sar:inst|step[3] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.374      ; 5.269      ;
; -3.900 ; sar:inst|step[3] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.374      ; 5.269      ;
; -3.900 ; sar:inst|step[3] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.374      ; 5.269      ;
; -3.851 ; sar:inst|step[2] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.222      ;
; -3.843 ; sar:inst|step[1] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.376      ; 5.214      ;
; -3.782 ; sar:inst|step[2] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.374      ; 5.151      ;
; -3.774 ; sar:inst|step[1] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.374      ; 5.143      ;
; -3.701 ; sar:inst|b[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 4.632      ;
; -3.684 ; sar:inst|a[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 4.615      ;
; -3.611 ; sar:inst|a[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.543      ;
; -3.602 ; sar:inst|b[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 4.533      ;
; -3.555 ; sar:inst|b[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 4.486      ;
; -3.438 ; sar:inst|a[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 4.369      ;
; -3.353 ; sar:inst|b[0]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.285      ;
; -3.336 ; sar:inst|a[0]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.268      ;
; -3.329 ; sar:inst|a[3]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 4.260      ;
; -3.305 ; sar:inst|b[3]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 4.236      ;
; -3.263 ; sar:inst|a[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 4.196      ;
; -3.254 ; sar:inst|b[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.186      ;
; -3.227 ; sar:inst|b[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 4.158      ;
; -3.204 ; sar:inst|step[2] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 4.161      ;
; -3.140 ; sar:inst|step[1] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 4.095      ;
; -3.130 ; sar:inst|step[3] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 4.085      ;
; -3.124 ; sar:inst|a[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 4.055      ;
; -3.090 ; sar:inst|step[3] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 4.045      ;
; -3.084 ; sar:inst|step[1] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 4.039      ;
; -3.023 ; sar:inst|step[1] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 3.978      ;
; -3.007 ; sar:inst|a[5]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.938      ;
; -2.990 ; sar:inst|b[5]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.921      ;
; -2.969 ; sar:inst|step[1] ; sar:inst|step[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.378      ; 4.342      ;
; -2.950 ; sar:inst|step[2] ; sar:inst|step[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.378      ; 4.323      ;
; -2.945 ; sar:inst|b[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.066     ; 3.874      ;
; -2.939 ; sar:inst|b[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.871      ;
; -2.936 ; sar:inst|b[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.867      ;
; -2.928 ; sar:inst|a[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.066     ; 3.857      ;
; -2.922 ; sar:inst|a[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.854      ;
; -2.919 ; sar:inst|a[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.850      ;
; -2.855 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.065     ; 3.785      ;
; -2.849 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.782      ;
; -2.846 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.778      ;
; -2.846 ; sar:inst|b[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.066     ; 3.775      ;
; -2.840 ; sar:inst|b[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.772      ;
; -2.837 ; sar:inst|b[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.768      ;
; -2.827 ; sar:inst|b[0]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.759      ;
; -2.823 ; sar:inst|b[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.755      ;
; -2.810 ; sar:inst|a[0]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.742      ;
; -2.807 ; sar:inst|b[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.740      ;
; -2.806 ; sar:inst|a[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.738      ;
; -2.799 ; sar:inst|b[2]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.066     ; 3.728      ;
; -2.796 ; sar:inst|b[0]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.728      ;
; -2.793 ; sar:inst|b[2]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.725      ;
; -2.792 ; sar:inst|b[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.724      ;
; -2.790 ; sar:inst|b[2]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.721      ;
; -2.790 ; sar:inst|a[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.723      ;
; -2.786 ; sar:inst|b[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.719      ;
; -2.779 ; sar:inst|a[0]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.711      ;
; -2.775 ; sar:inst|a[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.707      ;
; -2.769 ; sar:inst|a[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.702      ;
; -2.762 ; sar:inst|b[2]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.694      ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.695 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.218     ; 4.472      ;
; -3.676 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.218     ; 4.453      ;
; -3.650 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.218     ; 4.427      ;
; -3.642 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.165     ; 4.472      ;
; -3.623 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.165     ; 4.453      ;
; -3.597 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.165     ; 4.427      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.206     ; 4.383      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.575 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.206     ; 4.364      ;
; -3.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.347     ; 4.201      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.206     ; 4.338      ;
; -3.522 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.218     ; 4.299      ;
; -3.512 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.306     ; 4.201      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.284      ;
; -3.487 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.218     ; 4.264      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.475 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.265      ;
; -3.469 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.165     ; 4.299      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.108      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.205     ; 4.239      ;
; -3.442 ; clock_divider:inst4|counter[10]                                                  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.348      ;
; -3.434 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.165     ; 4.264      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.206     ; 4.210      ;
; -3.391 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[22] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.218     ; 4.168      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                           ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.555 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.332      ; 6.263      ;
; 0.605 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.314      ;
; 0.607 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.316      ;
; 0.607 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.316      ;
; 0.608 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.317      ;
; 0.681 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.330      ; 6.387      ;
; 0.684 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.332      ; 6.392      ;
; 0.740 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.449      ;
; 0.740 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.449      ;
; 0.740 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.449      ;
; 0.744 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.453      ;
; 0.744 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.453      ;
; 0.745 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.454      ;
; 0.747 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.456      ;
; 0.747 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.333      ; 6.456      ;
; 0.749 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.835      ; 5.960      ;
; 0.801 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.332      ; 6.509      ;
; 0.827 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.835      ; 6.038      ;
; 0.881 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.835      ; 6.092      ;
; 0.927 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.336      ; 6.639      ;
; 1.017 ; sar:inst|a[7]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.237      ;
; 1.036 ; sar:inst|a[6]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.257      ;
; 1.059 ; sar:inst|a[7]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.277      ;
; 1.076 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.332      ; 6.284      ;
; 1.102 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.332      ; 6.310      ;
; 1.108 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.317      ;
; 1.144 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.330      ; 6.350      ;
; 1.166 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.375      ;
; 1.167 ; sar:inst|a[1]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.387      ;
; 1.169 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.378      ;
; 1.169 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.378      ;
; 1.170 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.379      ;
; 1.190 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.399      ;
; 1.191 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.400      ;
; 1.191 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.400      ;
; 1.192 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.401      ;
; 1.193 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.402      ;
; 1.194 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.403      ;
; 1.195 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.333      ; 6.404      ;
; 1.302 ; sar:inst|a[6]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.522      ;
; 1.344 ; sar:inst|a[6]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.562      ;
; 1.345 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.332      ; 6.553      ;
; 1.353 ; sar:inst|a[3]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.573      ;
; 1.356 ; sar:inst|a[3]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.576      ;
; 1.369 ; sar:inst|a[5]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.589      ;
; 1.371 ; sar:inst|a[5]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.591      ;
; 1.380 ; sar:inst|a[4]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.600      ;
; 1.385 ; sar:inst|a[4]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.605      ;
; 1.426 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.336      ; 6.638      ;
; 1.512 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.835      ; 6.223      ;
; 1.525 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.835      ; 6.236      ;
; 1.537 ; sar:inst|a[1]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.758      ;
; 1.563 ; sar:inst|a[1]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.784      ;
; 1.566 ; sar:inst|a[1]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.787      ;
; 1.600 ; sar:inst|a[1]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.821      ;
; 1.605 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.826      ;
; 1.629 ; sar:inst|b[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.849      ;
; 1.634 ; sar:inst|a[2]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.853      ;
; 1.634 ; sar:inst|b[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.854      ;
; 1.645 ; sar:inst|a[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.865      ;
; 1.645 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.835      ; 6.356      ;
; 1.650 ; sar:inst|a[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.870      ;
; 1.650 ; sar:inst|a[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.870      ;
; 1.651 ; sar:inst|a[4]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.871      ;
; 1.658 ; sar:inst|a[5]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.878      ;
; 1.662 ; sar:inst|a[3]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.882      ;
; 1.667 ; sar:inst|a[3]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.887      ;
; 1.667 ; sar:inst|a[4]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.887      ;
; 1.673 ; sar:inst|a[6]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.893      ;
; 1.691 ; sar:inst|a[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.912      ;
; 1.691 ; sar:inst|a[1]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.912      ;
; 1.708 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.929      ;
; 1.741 ; sar:inst|a[5]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.960      ;
; 1.747 ; sar:inst|a[3]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.967      ;
; 1.749 ; sar:inst|a[3]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.969      ;
; 1.753 ; sar:inst|b[2]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.971      ;
; 1.754 ; sar:inst|a[4]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.973      ;
; 1.755 ; sar:inst|a[1]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.976      ;
; 1.770 ; sar:inst|a[3]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.990      ;
; 1.779 ; sar:inst|b[6]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.999      ;
; 1.781 ; sar:inst|b[6]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.001      ;
; 1.783 ; sar:inst|a[5]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.060      ; 2.000      ;
; 1.794 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.014      ;
; 1.796 ; sar:inst|a[4]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.060      ; 2.013      ;
; 1.801 ; sar:inst|a[6]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 2.022      ;
; 1.803 ; sar:inst|a[6]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 2.024      ;
; 1.808 ; sar:inst|a[7]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 2.029      ;
; 1.836 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 2.054      ;
; 1.850 ; sar:inst|a[3]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 2.069      ;
; 1.852 ; sar:inst|a[4]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.072      ;
; 1.855 ; sar:inst|a[4]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.866 ; sar:inst|a[0]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 2.084      ;
; 1.879 ; sar:inst|b[3]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.099      ;
; 1.882 ; sar:inst|b[3]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.102      ;
; 1.892 ; sar:inst|b[3]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.112      ;
; 1.892 ; sar:inst|a[3]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.060      ; 2.109      ;
; 1.899 ; sar:inst|b[5]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.119      ;
; 1.900 ; sar:inst|b[5]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.120      ;
; 1.914 ; sar:inst|b[3]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.134      ;
; 1.915 ; sar:inst|a[3]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.135      ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.564 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.019      ;
; 0.591 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.786      ;
; 0.594 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.595 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.790      ;
; 0.596 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.597 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.597 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.597 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.598 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.600 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.795      ;
; 0.601 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.796      ;
; 0.602 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.797      ;
; 0.604 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.799      ;
; 0.607 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.802      ;
; 0.615 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.810      ;
; 0.617 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.812      ;
; 0.618 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.813      ;
; 0.674 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.129      ;
; 0.676 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.131      ;
; 0.714 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.909      ;
; 0.731 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.926      ;
; 0.786 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.241      ;
; 0.788 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.243      ;
; 0.797 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.992      ;
; 0.797 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.992      ;
; 0.804 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.999      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.812 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.267      ;
; 0.858 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.065      ; 1.080      ;
; 0.864 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.064      ;
; 0.866 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.066      ;
; 0.866 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.066      ;
; 0.870 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.325      ;
; 0.870 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.325      ;
; 0.870 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.325      ;
; 0.870 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.325      ;
; 0.870 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.069      ; 3.325      ;
; 0.870 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.070      ;
; 0.870 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.070      ;
; 0.877 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.078      ;
; 0.878 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.079      ;
; 0.878 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.078      ;
; 0.879 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.080      ;
; 0.880 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.081      ;
; 0.880 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.881 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.082      ;
; 0.883 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.084      ;
; 0.884 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.084      ;
; 0.886 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.086      ;
; 0.886 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.086      ;
; 0.888 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.088      ;
; 0.889 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.089      ;
; 0.899 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.099      ;
; 0.900 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.100      ;
; 0.901 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.101      ;
; 0.902 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.102      ;
; 0.922 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.055      ; 3.363      ;
; 0.962 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.111      ; 3.459      ;
; 0.968 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.065      ; 1.190      ;
; 0.969 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.164      ;
; 0.970 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.065      ; 1.192      ;
; 0.971 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.065      ; 1.193      ;
; 0.974 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.174      ;
; 0.976 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.176      ;
; 0.976 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.176      ;
; 0.976 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.176      ;
; 0.978 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.065      ; 1.200      ;
; 0.978 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.178      ;
; 0.980 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.180      ;
; 0.980 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.180      ;
; 0.982 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.183      ;
; 0.982 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.182      ;
; 0.982 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.182      ;
; 0.990 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.191      ;
; 0.990 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.190      ;
; 0.991 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.192      ;
; 0.992 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.192      ;
; 0.993 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.194      ;
; 0.993 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.194      ;
; 0.995 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.196      ;
; 0.996 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.196      ;
; 0.998 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.198      ;
; 0.998 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.198      ;
; 1.000 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.200      ;
; 1.011 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.211      ;
; 1.012 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.212      ;
; 1.013 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.213      ;
; 1.033 ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.024      ; 1.214      ;
; 1.066 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.267      ;
; 1.072 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.273      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sar:inst|step[0]'                                                                                             ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; 2.794 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.109      ;
; 2.961 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.276      ;
; 3.111 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.426      ;
; 3.239 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.553      ;
; 3.241 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.556      ;
; 3.246 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.561      ;
; 3.378 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.692      ;
; 3.401 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.715      ;
; 3.406 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.720      ;
; 3.416 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.730      ;
; 3.425 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.739      ;
; 3.466 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.781      ;
; 3.521 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.835      ;
; 3.528 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.842      ;
; 3.561 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.876      ;
; 3.566 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.881      ;
; 3.578 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.892      ;
; 3.584 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.898      ;
; 3.588 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.902      ;
; 3.617 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.931      ;
; 3.626 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.941      ;
; 3.644 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 1.957      ;
; 3.649 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.963      ;
; 3.655 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.969      ;
; 3.667 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 1.980      ;
; 3.671 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 1.986      ;
; 3.671 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.985      ;
; 3.674 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.988      ;
; 3.685 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 1.999      ;
; 3.688 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.002      ;
; 3.697 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.010      ;
; 3.698 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.012      ;
; 3.738 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 2.053      ;
; 3.747 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.860     ; 2.064      ;
; 3.770 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.084      ;
; 3.782 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.096      ;
; 3.790 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.103      ;
; 3.794 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.108      ;
; 3.798 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 2.113      ;
; 3.810 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.123      ;
; 3.824 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.138      ;
; 3.842 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.155      ;
; 3.853 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.166      ;
; 3.861 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.862     ; 2.176      ;
; 3.877 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.191      ;
; 3.892 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.205      ;
; 3.931 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.245      ;
; 3.938 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.252      ;
; 3.940 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.254      ;
; 3.942 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.255      ;
; 3.947 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.261      ;
; 3.988 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.301      ;
; 4.017 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.330      ;
; 4.018 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.332      ;
; 4.037 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.351      ;
; 4.049 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.362      ;
; 4.052 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.365      ;
; 4.054 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.368      ;
; 4.056 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.370      ;
; 4.063 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.377      ;
; 4.084 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.398      ;
; 4.087 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.401      ;
; 4.101 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.414      ;
; 4.114 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.428      ;
; 4.122 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.435      ;
; 4.130 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.443      ;
; 4.136 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.449      ;
; 4.165 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.478      ;
; 4.174 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.487      ;
; 4.185 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.860     ; 2.502      ;
; 4.191 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.505      ;
; 4.195 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.508      ;
; 4.198 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.512      ;
; 4.201 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.514      ;
; 4.203 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.517      ;
; 4.225 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.538      ;
; 4.226 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.539      ;
; 4.255 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.863     ; 2.569      ;
; 4.300 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.613      ;
; 4.309 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.622      ;
; 4.326 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.639      ;
; 4.361 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.674      ;
; 4.373 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.686      ;
; 4.432 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.745      ;
; 4.461 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.774      ;
; 4.679 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.864     ; 2.992      ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                    ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 212.22 MHz ; 212.22 MHz      ; clock_divider:inst4|counter[0] ;      ;
; 235.4 MHz  ; 235.4 MHz       ; clk                            ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; sar:inst|step[0]               ; -4.486 ; -33.878       ;
; clock_divider:inst4|counter[0] ; -3.712 ; -68.609       ;
; clk                            ; -3.248 ; -109.933      ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.516 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.563 ; 0.000         ;
; sar:inst|step[0]               ; 2.455 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -83.524       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -20.000       ;
; sar:inst|step[0]               ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sar:inst|step[0]'                                                                                              ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; -4.486 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.423      ;
; -4.478 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.415      ;
; -4.474 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.411      ;
; -4.472 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.409      ;
; -4.464 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.401      ;
; -4.460 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.397      ;
; -4.433 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 3.371      ;
; -4.426 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.363      ;
; -4.421 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 3.359      ;
; -4.414 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.351      ;
; -4.361 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.298      ;
; -4.349 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.286      ;
; -4.336 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.273      ;
; -4.335 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.272      ;
; -4.322 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.259      ;
; -4.321 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.258      ;
; -4.317 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.254      ;
; -4.292 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 3.230      ;
; -4.285 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.222      ;
; -4.283 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 3.221      ;
; -4.282 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 3.220      ;
; -4.276 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.213      ;
; -4.275 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.212      ;
; -4.261 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.198      ;
; -4.249 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.186      ;
; -4.217 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.154      ;
; -4.211 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.148      ;
; -4.210 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.147      ;
; -4.173 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.110      ;
; -4.162 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.099      ;
; -4.161 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.098      ;
; -4.151 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.088      ;
; -4.139 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.076      ;
; -4.111 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.048      ;
; -4.110 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.047      ;
; -4.084 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 3.022      ;
; -4.080 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.017      ;
; -4.076 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.013      ;
; -4.069 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.006      ;
; -4.066 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 3.003      ;
; -4.023 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.960      ;
; -4.022 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.959      ;
; -4.001 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.938      ;
; -4.000 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.937      ;
; -3.987 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.924      ;
; -3.953 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.890      ;
; -3.939 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.876      ;
; -3.917 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.854      ;
; -3.910 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.847      ;
; -3.910 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.847      ;
; -3.901 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.838      ;
; -3.900 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 2.838      ;
; -3.893 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.830      ;
; -3.888 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.825      ;
; -3.887 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.824      ;
; -3.886 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.823      ;
; -3.831 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.768      ;
; -3.774 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.711      ;
; -3.738 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.054     ; 2.679      ;
; -3.736 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.673      ;
; -3.735 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.672      ;
; -3.722 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.659      ;
; -3.720 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.657      ;
; -3.643 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.580      ;
; -3.614 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 2.552      ;
; -3.607 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.544      ;
; -3.585 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 2.523      ;
; -3.555 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.492      ;
; -3.495 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 2.433      ;
; -3.480 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.417      ;
; -3.454 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.391      ;
; -3.429 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.366      ;
; -3.414 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.351      ;
; -3.345 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.282      ;
; -3.284 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 2.222      ;
; -3.269 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.206      ;
; -3.193 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.130      ;
; -3.184 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 2.122      ;
; -3.171 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.108      ;
; -3.158 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.054     ; 2.099      ;
; -3.126 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.063      ;
; -3.102 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.039      ;
; -3.095 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 2.032      ;
; -3.006 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.057     ; 1.944      ;
; -2.873 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 1.810      ;
; -2.860 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.058     ; 1.797      ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                            ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.712 ; sar:inst|step[2] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 5.011      ;
; -3.712 ; sar:inst|step[2] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 5.011      ;
; -3.712 ; sar:inst|step[2] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 5.011      ;
; -3.712 ; sar:inst|step[2] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 5.011      ;
; -3.709 ; sar:inst|step[1] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 5.008      ;
; -3.709 ; sar:inst|step[1] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 5.008      ;
; -3.709 ; sar:inst|step[1] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 5.008      ;
; -3.709 ; sar:inst|step[1] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 5.008      ;
; -3.699 ; sar:inst|step[2] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.300      ; 4.994      ;
; -3.696 ; sar:inst|step[1] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.300      ; 4.991      ;
; -3.689 ; sar:inst|step[2] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.988      ;
; -3.689 ; sar:inst|step[2] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.988      ;
; -3.689 ; sar:inst|step[2] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.988      ;
; -3.683 ; sar:inst|step[2] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.303      ; 4.981      ;
; -3.683 ; sar:inst|step[1] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.982      ;
; -3.683 ; sar:inst|step[1] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.982      ;
; -3.683 ; sar:inst|step[1] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.982      ;
; -3.676 ; sar:inst|step[1] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.303      ; 4.974      ;
; -3.636 ; sar:inst|step[3] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.935      ;
; -3.566 ; sar:inst|step[3] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.865      ;
; -3.566 ; sar:inst|step[3] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.865      ;
; -3.566 ; sar:inst|step[3] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.865      ;
; -3.566 ; sar:inst|step[3] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.865      ;
; -3.552 ; sar:inst|step[3] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.300      ; 4.847      ;
; -3.546 ; sar:inst|step[3] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.845      ;
; -3.546 ; sar:inst|step[3] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.845      ;
; -3.546 ; sar:inst|step[3] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.845      ;
; -3.540 ; sar:inst|step[3] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.303      ; 4.838      ;
; -3.519 ; sar:inst|step[2] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.818      ;
; -3.518 ; sar:inst|step[2] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.817      ;
; -3.517 ; sar:inst|step[2] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.816      ;
; -3.516 ; sar:inst|step[2] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.815      ;
; -3.512 ; sar:inst|step[1] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.811      ;
; -3.511 ; sar:inst|step[1] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.810      ;
; -3.510 ; sar:inst|step[1] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.809      ;
; -3.509 ; sar:inst|step[1] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.808      ;
; -3.495 ; sar:inst|step[2] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.303      ; 4.793      ;
; -3.488 ; sar:inst|step[1] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.303      ; 4.786      ;
; -3.458 ; sar:inst|step[3] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.757      ;
; -3.458 ; sar:inst|step[3] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.757      ;
; -3.458 ; sar:inst|step[3] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.757      ;
; -3.458 ; sar:inst|step[3] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.757      ;
; -3.453 ; sar:inst|step[2] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.303      ; 4.751      ;
; -3.446 ; sar:inst|step[1] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.303      ; 4.744      ;
; -3.445 ; sar:inst|step[2] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.744      ;
; -3.438 ; sar:inst|step[1] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.304      ; 4.737      ;
; -3.438 ; sar:inst|step[3] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.303      ; 4.736      ;
; -3.438 ; sar:inst|step[3] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.303      ; 4.736      ;
; -3.154 ; sar:inst|b[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 4.092      ;
; -3.140 ; sar:inst|a[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 4.078      ;
; -3.101 ; sar:inst|a[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 4.040      ;
; -3.094 ; sar:inst|b[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 4.032      ;
; -3.029 ; sar:inst|b[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.967      ;
; -2.929 ; sar:inst|a[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.867      ;
; -2.894 ; sar:inst|b[0]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.833      ;
; -2.880 ; sar:inst|a[0]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.819      ;
; -2.841 ; sar:inst|a[3]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.779      ;
; -2.841 ; sar:inst|a[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.781      ;
; -2.834 ; sar:inst|b[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.773      ;
; -2.819 ; sar:inst|b[3]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.757      ;
; -2.756 ; sar:inst|step[2] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 3.717      ;
; -2.748 ; sar:inst|step[3] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 3.704      ;
; -2.735 ; sar:inst|b[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.673      ;
; -2.710 ; sar:inst|step[1] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 3.666      ;
; -2.672 ; sar:inst|step[1] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 3.628      ;
; -2.666 ; sar:inst|step[3] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 3.622      ;
; -2.649 ; sar:inst|a[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.587      ;
; -2.638 ; sar:inst|step[1] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 3.594      ;
; -2.584 ; sar:inst|step[1] ; sar:inst|step[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.308      ; 3.887      ;
; -2.565 ; sar:inst|step[2] ; sar:inst|step[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.308      ; 3.868      ;
; -2.553 ; sar:inst|a[5]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.491      ;
; -2.538 ; sar:inst|b[5]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.476      ;
; -2.481 ; sar:inst|b[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.420      ;
; -2.469 ; sar:inst|b[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.404      ;
; -2.467 ; sar:inst|a[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.406      ;
; -2.462 ; sar:inst|b[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.400      ;
; -2.455 ; sar:inst|a[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.390      ;
; -2.448 ; sar:inst|a[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.386      ;
; -2.428 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.368      ;
; -2.425 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.059     ; 3.361      ;
; -2.421 ; sar:inst|b[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.360      ;
; -2.418 ; sar:inst|b[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.353      ;
; -2.409 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.348      ;
; -2.402 ; sar:inst|b[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.341      ;
; -2.402 ; sar:inst|b[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.340      ;
; -2.395 ; sar:inst|b[2]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.334      ;
; -2.390 ; sar:inst|b[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.329      ;
; -2.389 ; sar:inst|step[3] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 3.345      ;
; -2.388 ; sar:inst|a[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.327      ;
; -2.385 ; sar:inst|b[0]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.324      ;
; -2.376 ; sar:inst|a[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.315      ;
; -2.371 ; sar:inst|a[0]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.310      ;
; -2.361 ; sar:inst|b[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.300      ;
; -2.356 ; sar:inst|b[2]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.295      ;
; -2.347 ; sar:inst|b[0]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.286      ;
; -2.347 ; sar:inst|a[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.286      ;
; -2.344 ; sar:inst|b[2]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.279      ;
; -2.337 ; sar:inst|b[2]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.275      ;
; -2.337 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.277      ;
; -2.334 ; sar:inst|b[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.273      ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.212     ; 4.031      ;
; -3.236 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.212     ; 4.019      ;
; -3.187 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.151     ; 4.031      ;
; -3.183 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.212     ; 3.966      ;
; -3.175 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.151     ; 4.019      ;
; -3.148 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.310     ; 3.833      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.139 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.186     ; 3.948      ;
; -3.122 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.151     ; 3.966      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.186     ; 3.912      ;
; -3.097 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.259     ; 3.833      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.091 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.186     ; 3.900      ;
; -3.075 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.212     ; 3.858      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.212     ; 3.832      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.041 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.851      ;
; -3.030 ; clock_divider:inst4|counter[10]                                                  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.931      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.020 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.830      ;
; -3.014 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.151     ; 3.858      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -3.010 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.294     ; 3.711      ;
; -2.996 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.212     ; 3.779      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.993 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.185     ; 3.803      ;
; -2.988 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.151     ; 3.832      ;
; -2.986 ; clock_divider:inst4|counter[16]                                                  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.095     ; 3.886      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.792      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.792      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.792      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.792      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.792      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.792      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.792      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.186     ; 3.792      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.186     ; 3.792      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.516 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 2.766      ;
; 0.530 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.708      ;
; 0.533 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.534 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.536 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.537 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.538 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.716      ;
; 0.539 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.717      ;
; 0.541 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.719      ;
; 0.541 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.719      ;
; 0.544 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.722      ;
; 0.552 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.730      ;
; 0.555 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.733      ;
; 0.555 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.733      ;
; 0.605 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 2.855      ;
; 0.612 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 2.862      ;
; 0.646 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.824      ;
; 0.662 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.696 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.897      ; 2.947      ;
; 0.701 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 2.951      ;
; 0.708 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 2.958      ;
; 0.730 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.908      ;
; 0.730 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.908      ;
; 0.738 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.916      ;
; 0.768 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.058      ; 0.970      ;
; 0.772 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.955      ;
; 0.776 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.959      ;
; 0.776 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.959      ;
; 0.777 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.960      ;
; 0.778 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.961      ;
; 0.779 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.963      ;
; 0.779 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.963      ;
; 0.779 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.962      ;
; 0.780 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.964      ;
; 0.785 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.968      ;
; 0.785 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.968      ;
; 0.785 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.968      ;
; 0.786 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.970      ;
; 0.787 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.971      ;
; 0.788 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.971      ;
; 0.790 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 3.040      ;
; 0.790 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 3.040      ;
; 0.790 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 3.040      ;
; 0.790 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 3.040      ;
; 0.790 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.896      ; 3.040      ;
; 0.791 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.975      ;
; 0.792 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.975      ;
; 0.792 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.975      ;
; 0.799 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.982      ;
; 0.799 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.982      ;
; 0.806 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.989      ;
; 0.806 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.989      ;
; 0.818 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.932      ; 3.104      ;
; 0.851 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.868      ; 3.073      ;
; 0.857 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.058      ; 1.059      ;
; 0.861 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.044      ;
; 0.864 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.058      ; 1.066      ;
; 0.864 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.058      ; 1.066      ;
; 0.865 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.048      ;
; 0.865 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.048      ;
; 0.866 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.049      ;
; 0.868 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.051      ;
; 0.868 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.051      ;
; 0.872 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.055      ;
; 0.873 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.056      ;
; 0.874 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.057      ;
; 0.875 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 1.053      ;
; 0.875 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.059      ;
; 0.875 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.058      ;
; 0.876 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.060      ;
; 0.880 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.064      ;
; 0.881 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.064      ;
; 0.881 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.064      ;
; 0.881 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.064      ;
; 0.883 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.067      ;
; 0.883 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.058      ; 1.085      ;
; 0.885 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.069      ;
; 0.887 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.071      ;
; 0.888 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.071      ;
; 0.888 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.071      ;
; 0.895 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.078      ;
; 0.895 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.078      ;
; 0.902 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.039      ; 1.085      ;
; 0.935 ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 1.101      ;
; 0.953 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.058      ; 1.155      ;
; 0.953 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.058      ; 1.155      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                            ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.563 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.748      ; 5.655      ;
; 0.636 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.748      ; 5.728      ;
; 0.640 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.733      ;
; 0.642 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.735      ;
; 0.643 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.736      ;
; 0.643 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.736      ;
; 0.665 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.745      ; 5.754      ;
; 0.693 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.786      ;
; 0.707 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.800      ;
; 0.707 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.800      ;
; 0.711 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.804      ;
; 0.712 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.805      ;
; 0.712 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.805      ;
; 0.713 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.806      ;
; 0.714 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.749      ; 5.807      ;
; 0.773 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.748      ; 5.865      ;
; 0.801 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.334      ; 5.479      ;
; 0.844 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.334      ; 5.522      ;
; 0.909 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.334      ; 5.587      ;
; 0.916 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.753      ; 6.013      ;
; 0.917 ; sar:inst|a[7]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.117      ;
; 0.937 ; sar:inst|a[6]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.138      ;
; 0.961 ; sar:inst|a[7]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.053      ; 1.158      ;
; 1.060 ; sar:inst|a[1]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.260      ;
; 1.167 ; sar:inst|a[6]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.367      ;
; 1.171 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.748      ; 5.763      ;
; 1.196 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.789      ;
; 1.206 ; sar:inst|a[6]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.053      ; 1.403      ;
; 1.207 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.748      ; 5.799      ;
; 1.235 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.745      ; 5.824      ;
; 1.244 ; sar:inst|a[3]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.444      ;
; 1.253 ; sar:inst|a[3]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.453      ;
; 1.255 ; sar:inst|a[5]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.455      ;
; 1.263 ; sar:inst|a[5]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.463      ;
; 1.264 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.857      ;
; 1.265 ; sar:inst|a[4]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.465      ;
; 1.267 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.860      ;
; 1.267 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.860      ;
; 1.268 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.861      ;
; 1.268 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.861      ;
; 1.268 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.861      ;
; 1.268 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.861      ;
; 1.269 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.862      ;
; 1.270 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.863      ;
; 1.271 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.864      ;
; 1.272 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.749      ; 5.865      ;
; 1.273 ; sar:inst|a[4]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.473      ;
; 1.390 ; sar:inst|a[1]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.591      ;
; 1.395 ; sar:inst|a[1]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.596      ;
; 1.404 ; sar:inst|a[1]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.605      ;
; 1.411 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.753      ; 6.008      ;
; 1.419 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.334      ; 5.597      ;
; 1.421 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.334      ; 5.599      ;
; 1.427 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.748      ; 6.019      ;
; 1.446 ; sar:inst|a[1]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.647      ;
; 1.457 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.658      ;
; 1.482 ; sar:inst|a[2]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.681      ;
; 1.482 ; sar:inst|b[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.682      ;
; 1.483 ; sar:inst|a[4]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.683      ;
; 1.492 ; sar:inst|a[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.692      ;
; 1.493 ; sar:inst|b[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.693      ;
; 1.495 ; sar:inst|a[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.695      ;
; 1.506 ; sar:inst|a[1]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.707      ;
; 1.506 ; sar:inst|a[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.706      ;
; 1.511 ; sar:inst|a[5]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.711      ;
; 1.511 ; sar:inst|a[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.712      ;
; 1.519 ; sar:inst|a[3]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.719      ;
; 1.519 ; sar:inst|a[4]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.719      ;
; 1.528 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.334      ; 5.706      ;
; 1.529 ; sar:inst|a[6]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.729      ;
; 1.530 ; sar:inst|a[3]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.730      ;
; 1.538 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.739      ;
; 1.553 ; sar:inst|a[5]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.752      ;
; 1.565 ; sar:inst|a[3]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.765      ;
; 1.566 ; sar:inst|a[4]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.765      ;
; 1.574 ; sar:inst|a[3]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.774      ;
; 1.589 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.789      ;
; 1.595 ; sar:inst|a[1]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.796      ;
; 1.597 ; sar:inst|a[5]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.052      ; 1.793      ;
; 1.598 ; sar:inst|b[2]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.797      ;
; 1.610 ; sar:inst|a[4]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.052      ; 1.806      ;
; 1.611 ; sar:inst|a[3]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.811      ;
; 1.630 ; sar:inst|b[6]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.830      ;
; 1.630 ; sar:inst|b[6]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.830      ;
; 1.633 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.053      ; 1.830      ;
; 1.647 ; sar:inst|a[6]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.848      ;
; 1.648 ; sar:inst|a[3]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.847      ;
; 1.649 ; sar:inst|a[6]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.850      ;
; 1.652 ; sar:inst|a[7]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.853      ;
; 1.671 ; sar:inst|a[0]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.870      ;
; 1.682 ; sar:inst|a[4]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.882      ;
; 1.685 ; sar:inst|b[3]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.885      ;
; 1.690 ; sar:inst|a[4]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.890      ;
; 1.692 ; sar:inst|a[3]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.052      ; 1.888      ;
; 1.694 ; sar:inst|b[3]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.894      ;
; 1.708 ; sar:inst|b[5]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.908      ;
; 1.716 ; sar:inst|b[5]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.916      ;
; 1.718 ; sar:inst|b[3]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.918      ;
; 1.733 ; sar:inst|b[3]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.933      ;
; 1.735 ; sar:inst|b[5]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.935      ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sar:inst|step[0]'                                                                                              ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; 2.455 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.003      ;
; 2.604 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.152      ;
; 2.747 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.295      ;
; 2.854 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.402      ;
; 2.863 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.411      ;
; 2.871 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.418      ;
; 2.992 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.539      ;
; 3.013 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.560      ;
; 3.029 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.576      ;
; 3.030 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.577      ;
; 3.037 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.584      ;
; 3.056 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.604      ;
; 3.099 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.646      ;
; 3.122 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.670      ;
; 3.129 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.676      ;
; 3.169 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.716      ;
; 3.170 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.718      ;
; 3.181 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.728      ;
; 3.189 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.736      ;
; 3.206 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.753      ;
; 3.211 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.759      ;
; 3.239 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.786      ;
; 3.240 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.787      ;
; 3.246 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.793      ;
; 3.247 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.794      ;
; 3.251 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.798      ;
; 3.253 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.800      ;
; 3.253 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.800      ;
; 3.260 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.807      ;
; 3.265 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.813      ;
; 3.276 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.824      ;
; 3.284 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.831      ;
; 3.285 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.832      ;
; 3.332 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.879      ;
; 3.335 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.882      ;
; 3.336 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.613     ; 1.887      ;
; 3.347 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.894      ;
; 3.354 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.902      ;
; 3.358 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.905      ;
; 3.369 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.916      ;
; 3.403 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.950      ;
; 3.412 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.959      ;
; 3.416 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.963      ;
; 3.438 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.985      ;
; 3.443 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.616     ; 1.991      ;
; 3.444 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 1.991      ;
; 3.477 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.024      ;
; 3.486 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.033      ;
; 3.496 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.043      ;
; 3.498 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.045      ;
; 3.503 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.050      ;
; 3.509 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.056      ;
; 3.534 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.081      ;
; 3.552 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.099      ;
; 3.566 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.113      ;
; 3.572 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.119      ;
; 3.594 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.141      ;
; 3.598 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.145      ;
; 3.599 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.146      ;
; 3.609 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.156      ;
; 3.617 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.164      ;
; 3.632 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.179      ;
; 3.641 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.188      ;
; 3.645 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.192      ;
; 3.645 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.192      ;
; 3.648 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.195      ;
; 3.663 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.210      ;
; 3.687 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.234      ;
; 3.688 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.235      ;
; 3.703 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.250      ;
; 3.705 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.613     ; 2.256      ;
; 3.711 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.258      ;
; 3.715 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.262      ;
; 3.728 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.275      ;
; 3.742 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.289      ;
; 3.745 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.292      ;
; 3.762 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.309      ;
; 3.772 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.319      ;
; 3.796 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.343      ;
; 3.802 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.349      ;
; 3.849 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.396      ;
; 3.857 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.404      ;
; 3.886 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.433      ;
; 3.935 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.482      ;
; 3.941 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.488      ;
; 4.156 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.617     ; 2.703      ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; sar:inst|step[0]               ; -2.545 ; -18.920       ;
; clock_divider:inst4|counter[0] ; -2.072 ; -37.492       ;
; clk                            ; -1.762 ; -47.647       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.285 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.496 ; 0.000         ;
; sar:inst|step[0]               ; 1.583 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -55.697       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -20.000       ;
; sar:inst|step[0]               ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sar:inst|step[0]'                                                                                              ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; -2.545 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.170      ;
; -2.538 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.163      ;
; -2.530 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.155      ;
; -2.523 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.148      ;
; -2.467 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.092      ;
; -2.464 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.089      ;
; -2.461 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.086      ;
; -2.460 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.085      ;
; -2.458 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 2.086      ;
; -2.457 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.082      ;
; -2.453 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.078      ;
; -2.452 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.077      ;
; -2.446 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.071      ;
; -2.445 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.070      ;
; -2.443 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 2.071      ;
; -2.438 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.063      ;
; -2.388 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 2.014      ;
; -2.383 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.008      ;
; -2.380 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 2.008      ;
; -2.380 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.005      ;
; -2.377 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 2.005      ;
; -2.375 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 2.000      ;
; -2.373 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.999      ;
; -2.372 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.997      ;
; -2.365 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 1.993      ;
; -2.360 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.985      ;
; -2.352 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.977      ;
; -2.310 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.936      ;
; -2.310 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.936      ;
; -2.307 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.933      ;
; -2.299 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.925      ;
; -2.295 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.921      ;
; -2.284 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.910      ;
; -2.279 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.905      ;
; -2.263 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.889      ;
; -2.232 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.858      ;
; -2.229 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.855      ;
; -2.221 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.847      ;
; -2.218 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.844      ;
; -2.207 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 1.835      ;
; -2.206 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.831      ;
; -2.205 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.830      ;
; -2.203 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.829      ;
; -2.201 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.827      ;
; -2.199 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.824      ;
; -2.198 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.823      ;
; -2.182 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.808      ;
; -2.170 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.796      ;
; -2.123 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.749      ;
; -2.122 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.748      ;
; -2.121 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.747      ;
; -2.118 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 1.746      ;
; -2.113 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.738      ;
; -2.110 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.736      ;
; -2.110 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.736      ;
; -2.094 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.720      ;
; -2.083 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.709      ;
; -2.059 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.685      ;
; -2.051 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.676      ;
; -2.044 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.669      ;
; -2.040 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.666      ;
; -2.029 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.655      ;
; -1.998 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.358     ; 1.627      ;
; -1.937 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.563      ;
; -1.899 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 1.527      ;
; -1.899 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.524      ;
; -1.894 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 1.522      ;
; -1.892 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 1.520      ;
; -1.886 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.512      ;
; -1.876 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.502      ;
; -1.872 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.497      ;
; -1.801 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.427      ;
; -1.800 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.426      ;
; -1.792 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.418      ;
; -1.754 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 1.382      ;
; -1.753 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.378      ;
; -1.698 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.358     ; 1.327      ;
; -1.665 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 1.293      ;
; -1.660 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.286      ;
; -1.657 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.362     ; 1.282      ;
; -1.649 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.275      ;
; -1.635 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.261      ;
; -1.593 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.359     ; 1.221      ;
; -1.585 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.211      ;
; -1.505 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.131      ;
; -1.497 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.361     ; 1.123      ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                            ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.072 ; sar:inst|step[3] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.322      ;
; -2.036 ; sar:inst|step[2] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.260      ; 3.283      ;
; -2.036 ; sar:inst|step[1] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.260      ; 3.283      ;
; -1.978 ; sar:inst|step[2] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.227      ;
; -1.978 ; sar:inst|step[2] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.227      ;
; -1.978 ; sar:inst|step[2] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.227      ;
; -1.978 ; sar:inst|step[2] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.227      ;
; -1.975 ; sar:inst|step[2] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.224      ;
; -1.975 ; sar:inst|step[1] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.224      ;
; -1.975 ; sar:inst|step[1] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.224      ;
; -1.974 ; sar:inst|step[2] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.223      ;
; -1.974 ; sar:inst|step[1] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.223      ;
; -1.974 ; sar:inst|step[1] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.223      ;
; -1.973 ; sar:inst|step[2] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.222      ;
; -1.973 ; sar:inst|step[1] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.222      ;
; -1.972 ; sar:inst|step[1] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.221      ;
; -1.972 ; sar:inst|step[1] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.221      ;
; -1.966 ; sar:inst|step[2] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.259      ; 3.212      ;
; -1.962 ; sar:inst|step[2] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.212      ;
; -1.962 ; sar:inst|step[2] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.212      ;
; -1.962 ; sar:inst|step[2] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.212      ;
; -1.960 ; sar:inst|step[1] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.259      ; 3.206      ;
; -1.956 ; sar:inst|step[1] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.206      ;
; -1.956 ; sar:inst|step[1] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.206      ;
; -1.956 ; sar:inst|step[1] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.206      ;
; -1.944 ; sar:inst|step[3] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.260      ; 3.191      ;
; -1.941 ; sar:inst|step[2] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.260      ; 3.188      ;
; -1.941 ; sar:inst|step[1] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.260      ; 3.188      ;
; -1.935 ; sar:inst|step[3] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.184      ;
; -1.935 ; sar:inst|step[3] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.184      ;
; -1.935 ; sar:inst|step[3] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.184      ;
; -1.935 ; sar:inst|step[3] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.184      ;
; -1.919 ; sar:inst|step[1] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.169      ;
; -1.916 ; sar:inst|step[2] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.166      ;
; -1.916 ; sar:inst|step[3] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.260      ; 3.163      ;
; -1.916 ; sar:inst|step[3] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.260      ; 3.163      ;
; -1.892 ; sar:inst|step[2] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.141      ;
; -1.892 ; sar:inst|step[1] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.141      ;
; -1.885 ; sar:inst|step[3] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.134      ;
; -1.885 ; sar:inst|step[3] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.134      ;
; -1.885 ; sar:inst|step[3] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.134      ;
; -1.885 ; sar:inst|step[3] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.262      ; 3.134      ;
; -1.873 ; sar:inst|step[2] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.260      ; 3.120      ;
; -1.873 ; sar:inst|step[1] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.260      ; 3.120      ;
; -1.873 ; sar:inst|step[3] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.259      ; 3.119      ;
; -1.869 ; sar:inst|step[3] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.119      ;
; -1.869 ; sar:inst|step[3] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.119      ;
; -1.869 ; sar:inst|step[3] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.263      ; 3.119      ;
; -1.662 ; sar:inst|b[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 2.609      ;
; -1.655 ; sar:inst|a[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 2.602      ;
; -1.578 ; sar:inst|b[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 2.525      ;
; -1.575 ; sar:inst|a[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 2.525      ;
; -1.570 ; sar:inst|b[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 2.517      ;
; -1.538 ; sar:inst|step[2] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.022     ; 2.503      ;
; -1.525 ; sar:inst|step[1] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.026     ; 2.486      ;
; -1.505 ; sar:inst|a[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 2.453      ;
; -1.493 ; sar:inst|step[3] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.026     ; 2.454      ;
; -1.474 ; sar:inst|step[1] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.026     ; 2.435      ;
; -1.451 ; sar:inst|step[3] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.026     ; 2.412      ;
; -1.447 ; sar:inst|b[0]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.396      ;
; -1.440 ; sar:inst|a[0]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.389      ;
; -1.430 ; sar:inst|step[1] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.026     ; 2.391      ;
; -1.427 ; sar:inst|a[3]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 2.375      ;
; -1.416 ; sar:inst|b[3]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 2.364      ;
; -1.380 ; sar:inst|b[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 2.328      ;
; -1.360 ; sar:inst|a[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 2.312      ;
; -1.355 ; sar:inst|b[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.304      ;
; -1.350 ; sar:inst|step[1] ; sar:inst|step[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.265      ; 2.602      ;
; -1.339 ; sar:inst|step[2] ; sar:inst|step[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.265      ; 2.591      ;
; -1.320 ; sar:inst|a[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 2.268      ;
; -1.312 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.500        ; 2.855      ; 4.759      ;
; -1.274 ; sar:inst|step[2] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.026     ; 2.235      ;
; -1.254 ; sar:inst|step[3] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.026     ; 2.215      ;
; -1.238 ; sar:inst|b[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.041     ; 2.184      ;
; -1.238 ; sar:inst|a[5]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 2.186      ;
; -1.233 ; sar:inst|b[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 2.180      ;
; -1.231 ; sar:inst|a[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.041     ; 2.177      ;
; -1.227 ; sar:inst|b[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sar:inst|b[5]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.039     ; 2.175      ;
; -1.226 ; sar:inst|a[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 2.173      ;
; -1.220 ; sar:inst|a[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.169      ;
; -1.175 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.500        ; 2.854      ; 4.621      ;
; -1.175 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.500        ; 2.854      ; 4.621      ;
; -1.175 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.500        ; 2.854      ; 4.621      ;
; -1.175 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.500        ; 2.854      ; 4.621      ;
; -1.174 ; sar:inst|step[3] ; sar:inst|step[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.265      ; 2.426      ;
; -1.167 ; sar:inst|b[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.116      ;
; -1.161 ; sar:inst|b[0]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.110      ;
; -1.160 ; sar:inst|a[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.109      ;
; -1.157 ; sar:inst|b[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.106      ;
; -1.156 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.500        ; 2.852      ; 4.600      ;
; -1.156 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.500        ; 2.852      ; 4.600      ;
; -1.156 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.500        ; 2.852      ; 4.600      ;
; -1.154 ; sar:inst|b[0]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.103      ;
; -1.154 ; sar:inst|b[2]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.041     ; 2.100      ;
; -1.154 ; sar:inst|a[0]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.103      ;
; -1.151 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.100      ;
; -1.150 ; sar:inst|a[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.099      ;
; -1.149 ; sar:inst|b[2]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 2.096      ;
; -1.147 ; sar:inst|a[0]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.096      ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.762 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.152     ; 2.597      ;
; -1.758 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.152     ; 2.593      ;
; -1.714 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.152     ; 2.549      ;
; -1.711 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.597      ;
; -1.707 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.593      ;
; -1.693 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.152     ; 2.528      ;
; -1.692 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.152     ; 2.527      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.691 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.555      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.687 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.551      ;
; -1.663 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.549      ;
; -1.645 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[22] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.152     ; 2.480      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.643 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.507      ;
; -1.642 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.528      ;
; -1.641 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.527      ;
; -1.639 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.208     ; 2.418      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.624 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.489      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.622 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.486      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.123     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.620 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.485      ;
; -1.596 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.165     ; 2.418      ;
; -1.594 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[22] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.480      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
; -1.576 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.122     ; 2.441      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.285 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.711      ;
; 0.289 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.715      ;
; 0.318 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.323 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.429      ;
; 0.323 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.429      ;
; 0.323 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.429      ;
; 0.325 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.431      ;
; 0.327 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.433      ;
; 0.331 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.437      ;
; 0.333 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.439      ;
; 0.333 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.439      ;
; 0.336 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.762      ;
; 0.336 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.762      ;
; 0.336 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.762      ;
; 0.336 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.762      ;
; 0.336 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.762      ;
; 0.336 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.762      ;
; 0.336 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.762      ;
; 0.336 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.762      ;
; 0.336 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.207      ; 1.762      ;
; 0.363 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.230      ; 1.812      ;
; 0.380 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.486      ;
; 0.388 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.494      ;
; 0.417 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.176      ; 1.812      ;
; 0.434 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.540      ;
; 0.434 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.540      ;
; 0.438 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.544      ;
; 0.464 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.587      ;
; 0.464 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.574      ;
; 0.465 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.575      ;
; 0.466 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.576      ;
; 0.468 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.578      ;
; 0.468 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.578      ;
; 0.473 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.584      ;
; 0.474 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.585      ;
; 0.474 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.585      ;
; 0.474 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.584      ;
; 0.475 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.586      ;
; 0.477 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.588      ;
; 0.477 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.588      ;
; 0.477 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.587      ;
; 0.477 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.587      ;
; 0.479 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.589      ;
; 0.480 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.590      ;
; 0.481 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.591      ;
; 0.482 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.592      ;
; 0.487 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.597      ;
; 0.487 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.597      ;
; 0.490 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.600      ;
; 0.490 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.600      ;
; 0.507 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.613      ;
; 0.520 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.643      ;
; 0.524 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.635      ;
; 0.527 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.650      ;
; 0.527 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.637      ;
; 0.528 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.638      ;
; 0.529 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.639      ;
; 0.530 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.653      ;
; 0.530 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.640      ;
; 0.531 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.654      ;
; 0.531 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.641      ;
; 0.531 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.641      ;
; 0.531 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.641      ;
; 0.534 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.644      ;
; 0.534 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.644      ;
; 0.538 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.649      ;
; 0.540 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.651      ;
; 0.540 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.651      ;
; 0.540 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.650      ;
; 0.541 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.652      ;
; 0.543 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.654      ;
; 0.543 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.653      ;
; 0.543 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.653      ;
; 0.545 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.655      ;
; 0.546 ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.017      ; 0.647      ;
; 0.546 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.656      ;
; 0.548 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.658      ;
; 0.553 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.663      ;
; 0.553 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.663      ;
; 0.556 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.666      ;
; 0.578 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.689      ;
; 0.582 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.027      ; 0.693      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                            ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.496 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 2.708      ; 3.413      ;
; 0.514 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.038      ; 3.761      ;
; 0.517 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 2.708      ; 3.434      ;
; 0.519 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.038      ; 3.766      ;
; 0.525 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.040      ; 3.774      ;
; 0.550 ; sar:inst|a[7]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.671      ;
; 0.551 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.041      ; 3.801      ;
; 0.552 ; sar:inst|a[6]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.675      ;
; 0.554 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.041      ; 3.804      ;
; 0.555 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.041      ; 3.805      ;
; 0.556 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.041      ; 3.806      ;
; 0.565 ; sar:inst|a[7]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.685      ;
; 0.570 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.037      ; 3.816      ;
; 0.574 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 2.708      ; 3.491      ;
; 0.604 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.040      ; 3.853      ;
; 0.605 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.040      ; 3.854      ;
; 0.610 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.040      ; 3.859      ;
; 0.610 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.040      ; 3.859      ;
; 0.611 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.040      ; 3.860      ;
; 0.611 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.040      ; 3.860      ;
; 0.612 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.040      ; 3.861      ;
; 0.617 ; sar:inst|a[1]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.738      ;
; 0.670 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.038      ; 3.917      ;
; 0.694 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.043      ; 3.946      ;
; 0.706 ; sar:inst|a[6]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.827      ;
; 0.712 ; sar:inst|a[3]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.833      ;
; 0.715 ; sar:inst|a[3]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.836      ;
; 0.716 ; sar:inst|a[5]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.837      ;
; 0.721 ; sar:inst|a[5]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; sar:inst|a[6]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.841      ;
; 0.725 ; sar:inst|a[4]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.846      ;
; 0.727 ; sar:inst|a[4]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.848      ;
; 0.810 ; sar:inst|a[1]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.040      ; 0.934      ;
; 0.828 ; sar:inst|a[1]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.951      ;
; 0.831 ; sar:inst|a[1]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.954      ;
; 0.850 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.973      ;
; 0.852 ; sar:inst|a[1]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.975      ;
; 0.861 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.038      ; 3.608      ;
; 0.864 ; sar:inst|b[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.985      ;
; 0.866 ; sar:inst|b[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.987      ;
; 0.869 ; sar:inst|a[2]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.988      ;
; 0.872 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.040      ; 3.621      ;
; 0.873 ; sar:inst|a[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.994      ;
; 0.873 ; sar:inst|a[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.994      ;
; 0.874 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.038      ; 3.621      ;
; 0.875 ; sar:inst|a[5]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.996      ;
; 0.875 ; sar:inst|a[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.996      ;
; 0.878 ; sar:inst|a[4]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.999      ;
; 0.879 ; sar:inst|a[3]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.000      ;
; 0.881 ; sar:inst|a[3]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.002      ;
; 0.886 ; sar:inst|a[6]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.007      ;
; 0.887 ; sar:inst|a[4]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.008      ;
; 0.902 ; sar:inst|a[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 1.025      ;
; 0.904 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.037      ; 3.650      ;
; 0.907 ; sar:inst|a[1]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 1.030      ;
; 0.908 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.041      ; 3.658      ;
; 0.910 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.041      ; 3.660      ;
; 0.911 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.041      ; 3.661      ;
; 0.912 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.041      ; 3.662      ;
; 0.916 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 1.039      ;
; 0.925 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.040      ; 3.674      ;
; 0.926 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.040      ; 3.675      ;
; 0.927 ; sar:inst|b[2]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 1.045      ;
; 0.929 ; sar:inst|a[1]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.040      ; 1.053      ;
; 0.930 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.040      ; 3.679      ;
; 0.931 ; sar:inst|a[3]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.052      ;
; 0.931 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.040      ; 3.680      ;
; 0.931 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.040      ; 3.680      ;
; 0.931 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.040      ; 3.680      ;
; 0.932 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.040      ; 3.681      ;
; 0.933 ; sar:inst|a[5]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 1.052      ;
; 0.935 ; sar:inst|b[6]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.056      ;
; 0.936 ; sar:inst|a[3]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.057      ;
; 0.940 ; sar:inst|b[6]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.061      ;
; 0.944 ; sar:inst|a[6]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 1.067      ;
; 0.945 ; sar:inst|a[3]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.066      ;
; 0.945 ; sar:inst|a[4]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 1.064      ;
; 0.948 ; sar:inst|a[5]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 1.066      ;
; 0.949 ; sar:inst|a[6]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 1.072      ;
; 0.952 ; sar:inst|a[7]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 1.075      ;
; 0.960 ; sar:inst|a[4]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 1.078      ;
; 0.974 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.095      ;
; 0.975 ; sar:inst|a[4]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.096      ;
; 0.978 ; sar:inst|a[4]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.099      ;
; 0.989 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 1.109      ;
; 0.990 ; sar:inst|a[0]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 1.108      ;
; 1.002 ; sar:inst|b[3]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.123      ;
; 1.003 ; sar:inst|a[3]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 1.122      ;
; 1.005 ; sar:inst|b[3]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.126      ;
; 1.007 ; sar:inst|b[3]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.129      ;
; 1.012 ; sar:inst|b[5]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.133      ;
; 1.015 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.038      ; 3.762      ;
; 1.017 ; sar:inst|b[5]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.138      ;
; 1.018 ; sar:inst|a[3]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 1.136      ;
; 1.019 ; sar:inst|a[3]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.141      ;
; 1.022 ; sar:inst|b[3]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.143      ;
; 1.024 ; sar:inst|b[3]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.145      ;
; 1.026 ; sar:inst|b[5]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.147      ;
; 1.029 ; sar:inst|b[4]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.150      ;
; 1.031 ; sar:inst|a[0]    ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.152      ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sar:inst|step[0]'                                                                                              ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; 1.583 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 0.596      ;
; 1.670 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 0.683      ;
; 1.738 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 0.751      ;
; 1.812 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 0.823      ;
; 1.813 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 0.826      ;
; 1.826 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 0.839      ;
; 1.891 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 0.902      ;
; 1.892 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 0.903      ;
; 1.903 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 0.914      ;
; 1.906 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 0.917      ;
; 1.918 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 0.929      ;
; 1.947 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 0.960      ;
; 1.969 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 0.980      ;
; 1.976 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 0.987      ;
; 1.983 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 0.996      ;
; 1.989 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.000      ;
; 1.990 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.001      ;
; 1.998 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 1.011      ;
; 2.003 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.014      ;
; 2.014 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.024      ;
; 2.017 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 1.030      ;
; 2.027 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.038      ;
; 2.031 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.042      ;
; 2.031 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.042      ;
; 2.040 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 1.053      ;
; 2.040 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.051      ;
; 2.041 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.051      ;
; 2.046 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.057      ;
; 2.048 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.058      ;
; 2.053 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.064      ;
; 2.057 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.068      ;
; 2.065 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.076      ;
; 2.074 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.090     ; 1.088      ;
; 2.094 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 1.107      ;
; 2.105 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 1.118      ;
; 2.108 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.119      ;
; 2.108 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.118      ;
; 2.111 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.121      ;
; 2.121 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.132      ;
; 2.123 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.134      ;
; 2.124 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.135      ;
; 2.125 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.135      ;
; 2.128 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.091     ; 1.141      ;
; 2.137 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.147      ;
; 2.172 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.183      ;
; 2.175 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.185      ;
; 2.188 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.199      ;
; 2.189 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.200      ;
; 2.193 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.203      ;
; 2.198 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.209      ;
; 2.203 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.214      ;
; 2.223 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.233      ;
; 2.226 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.236      ;
; 2.241 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.252      ;
; 2.243 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.254      ;
; 2.245 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.255      ;
; 2.250 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.261      ;
; 2.252 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.263      ;
; 2.253 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.264      ;
; 2.256 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.266      ;
; 2.256 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.267      ;
; 2.266 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.277      ;
; 2.276 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.286      ;
; 2.279 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.290      ;
; 2.279 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.289      ;
; 2.285 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.295      ;
; 2.301 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.090     ; 1.315      ;
; 2.306 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.317      ;
; 2.308 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.318      ;
; 2.311 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.321      ;
; 2.320 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.331      ;
; 2.322 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.332      ;
; 2.330 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.341      ;
; 2.333 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.343      ;
; 2.338 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.348      ;
; 2.340 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.350      ;
; 2.341 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.351      ;
; 2.357 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.093     ; 1.368      ;
; 2.388 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.398      ;
; 2.394 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.404      ;
; 2.396 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.406      ;
; 2.415 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.425      ;
; 2.417 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.427      ;
; 2.445 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.455      ;
; 2.473 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.483      ;
; 2.581 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.094     ; 1.591      ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -5.232   ; 0.285 ; N/A      ; N/A     ; -3.000              ;
;  clk                            ; -3.695   ; 0.285 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:inst4|counter[0] ; -4.156   ; 0.496 ; N/A      ; N/A     ; -1.000              ;
;  sar:inst|step[0]               ; -5.232   ; 1.583 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                 ; -244.286 ; 0.0   ; 0.0      ; 0.0     ; -111.524            ;
;  clk                            ; -127.349 ; 0.000 ; N/A      ; N/A     ; -83.524             ;
;  clock_divider:inst4|counter[0] ; -77.411  ; 0.000 ; N/A      ; N/A     ; -20.000             ;
;  sar:inst|step[0]               ; -39.526  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; eoc             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cmp                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eoc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; feedback_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; feedback_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; feedback_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; feedback_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; out[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eoc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; feedback_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; feedback_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; feedback_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; feedback_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; out[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eoc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; feedback_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; feedback_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; feedback_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; feedback_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; out[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 1428     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 48       ; 48       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 807      ; 0        ; 0        ; 0        ;
; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 36       ; 36       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; sar:inst|step[0]               ; 346      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 1428     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 48       ; 48       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 807      ; 0        ; 0        ; 0        ;
; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 36       ; 36       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; sar:inst|step[0]               ; 346      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 98    ; 98   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; clk                            ; clk                            ; Base ; Constrained ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; Base ; Constrained ;
; sar:inst|step[0]               ; sar:inst|step[0]               ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; cmp              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; eoc             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; cmp              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; eoc             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun May 26 16:45:39 2019
Info: Command: quartus_sta SAR -c SAR
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SAR.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|counter[0] clock_divider:inst4|counter[0]
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sar:inst|step[0] sar:inst|step[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.232             -39.526 sar:inst|step[0] 
    Info (332119):    -4.156             -77.411 clock_divider:inst4|counter[0] 
    Info (332119):    -3.695            -127.349 clk 
Info (332146): Worst-case hold slack is 0.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.555               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     0.564               0.000 clk 
    Info (332119):     2.794               0.000 sar:inst|step[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.524 clk 
    Info (332119):    -1.000             -20.000 clock_divider:inst4|counter[0] 
    Info (332119):    -1.000              -8.000 sar:inst|step[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.486
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.486             -33.878 sar:inst|step[0] 
    Info (332119):    -3.712             -68.609 clock_divider:inst4|counter[0] 
    Info (332119):    -3.248            -109.933 clk 
Info (332146): Worst-case hold slack is 0.516
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.516               0.000 clk 
    Info (332119):     0.563               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     2.455               0.000 sar:inst|step[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.524 clk 
    Info (332119):    -1.000             -20.000 clock_divider:inst4|counter[0] 
    Info (332119):    -1.000              -8.000 sar:inst|step[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.545
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.545             -18.920 sar:inst|step[0] 
    Info (332119):    -2.072             -37.492 clock_divider:inst4|counter[0] 
    Info (332119):    -1.762             -47.647 clk 
Info (332146): Worst-case hold slack is 0.285
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.285               0.000 clk 
    Info (332119):     0.496               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     1.583               0.000 sar:inst|step[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.697 clk 
    Info (332119):    -1.000             -20.000 clock_divider:inst4|counter[0] 
    Info (332119):    -1.000              -8.000 sar:inst|step[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4785 megabytes
    Info: Processing ended: Sun May 26 16:45:43 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


