Fitter report for amps
Sat May 22 15:04:24 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |amps|rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|ALTSYNCRAM
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat May 22 15:04:24 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; amps                                            ;
; Top-level Entity Name              ; amps                                            ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6E22C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 306 / 6,272 ( 5 % )                             ;
;     Total combinational functions  ; 305 / 6,272 ( 5 % )                             ;
;     Dedicated logic registers      ; 114 / 6,272 ( 2 % )                             ;
; Total registers                    ; 114                                             ;
; Total pins                         ; 33 / 92 ( 36 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,048 / 276,480 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; co           ; Incomplete set of assignments ;
; wave[7]      ; Incomplete set of assignments ;
; wave[6]      ; Incomplete set of assignments ;
; wave[5]      ; Incomplete set of assignments ;
; wave[4]      ; Incomplete set of assignments ;
; wave[3]      ; Incomplete set of assignments ;
; wave[2]      ; Incomplete set of assignments ;
; wave[1]      ; Incomplete set of assignments ;
; wave[0]      ; Incomplete set of assignments ;
; sw[10]       ; Incomplete set of assignments ;
; sw[9]        ; Incomplete set of assignments ;
; sw[8]        ; Incomplete set of assignments ;
; sw[12]       ; Incomplete set of assignments ;
; sw[11]       ; Incomplete set of assignments ;
; preset       ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; phase_cnt[0] ; Incomplete set of assignments ;
; rst          ; Incomplete set of assignments ;
; phase_cnt[1] ; Incomplete set of assignments ;
; phase_cnt[2] ; Incomplete set of assignments ;
; phase_cnt[3] ; Incomplete set of assignments ;
; phase_cnt[4] ; Incomplete set of assignments ;
; phase_cnt[5] ; Incomplete set of assignments ;
; phase_cnt[6] ; Incomplete set of assignments ;
; phase_cnt[7] ; Incomplete set of assignments ;
; sw[7]        ; Incomplete set of assignments ;
; sw[6]        ; Incomplete set of assignments ;
; sw[5]        ; Incomplete set of assignments ;
; sw[4]        ; Incomplete set of assignments ;
; sw[3]        ; Incomplete set of assignments ;
; sw[2]        ; Incomplete set of assignments ;
; sw[1]        ; Incomplete set of assignments ;
; sw[0]        ; Incomplete set of assignments ;
+--------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 506 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 506 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 496     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/SM2A/Documents/ModelSim Projects/lab3_Q/Amplitude Selector/output_files/amps.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 306 / 6,272 ( 5 % )       ;
;     -- Combinational with no register       ; 192                       ;
;     -- Register only                        ; 1                         ;
;     -- Combinational with a register        ; 113                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 93                        ;
;     -- 3 input functions                    ; 126                       ;
;     -- <=2 input functions                  ; 86                        ;
;     -- Register only                        ; 1                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 201                       ;
;     -- arithmetic mode                      ; 104                       ;
;                                             ;                           ;
; Total registers*                            ; 114 / 6,684 ( 2 % )       ;
;     -- Dedicated logic registers            ; 114 / 6,272 ( 2 % )       ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 27 / 392 ( 7 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 33 / 92 ( 36 % )          ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M9Ks                                        ; 1 / 30 ( 3 % )            ;
; Total block memory bits                     ; 2,048 / 276,480 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 276,480 ( 3 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 3 / 10 ( 30 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 2%              ;
; Maximum fan-out                             ; 98                        ;
; Highest non-global fan-out                  ; 97                        ;
; Total fan-out                               ; 1278                      ;
; Average fan-out                             ; 2.56                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 306 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 192                ; 0                              ;
;     -- Register only                        ; 1                  ; 0                              ;
;     -- Combinational with a register        ; 113                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 93                 ; 0                              ;
;     -- 3 input functions                    ; 126                ; 0                              ;
;     -- <=2 input functions                  ; 86                 ; 0                              ;
;     -- Register only                        ; 1                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 201                ; 0                              ;
;     -- arithmetic mode                      ; 104                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 114                ; 0                              ;
;     -- Dedicated logic registers            ; 114 / 6272 ( 2 % ) ; 0 / 6272 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 27 / 392 ( 7 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 33                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 2048               ; 0                              ;
; Total RAM block bits                        ; 9216               ; 0                              ;
; M9K                                         ; 1 / 30 ( 3 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1274               ; 5                              ;
;     -- Registered Connections               ; 345                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 24                 ; 0                              ;
;     -- Output Ports                         ; 9                  ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk          ; 23    ; 1        ; 0            ; 11           ; 7            ; 102                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; phase_cnt[0] ; 83    ; 5        ; 34           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; phase_cnt[1] ; 85    ; 5        ; 34           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; phase_cnt[2] ; 99    ; 6        ; 34           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; phase_cnt[3] ; 87    ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; phase_cnt[4] ; 113   ; 7        ; 28           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; phase_cnt[5] ; 100   ; 6        ; 34           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; phase_cnt[6] ; 86    ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; phase_cnt[7] ; 98    ; 6        ; 34           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; preset       ; 28    ; 2        ; 0            ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst          ; 103   ; 6        ; 34           ; 18           ; 14           ; 97                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[0]        ; 30    ; 2        ; 0            ; 8            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[10]       ; 110   ; 7        ; 30           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[11]       ; 106   ; 6        ; 34           ; 20           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[12]       ; 125   ; 7        ; 18           ; 24           ; 21           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[1]        ; 31    ; 2        ; 0            ; 7            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[2]        ; 3     ; 1        ; 0            ; 23           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[3]        ; 7     ; 1        ; 0            ; 21           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[4]        ; 143   ; 8        ; 1            ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[5]        ; 11    ; 1        ; 0            ; 18           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[6]        ; 1     ; 1        ; 0            ; 23           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[7]        ; 10    ; 1        ; 0            ; 18           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[8]        ; 104   ; 6        ; 34           ; 18           ; 0            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw[9]        ; 121   ; 7        ; 23           ; 24           ; 14           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; co      ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wave[0] ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wave[1] ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wave[2] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wave[3] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wave[4] ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wave[5] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wave[6] ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wave[7] ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; phase_cnt[6]            ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; phase_cnt[3]            ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; phase_cnt[7]            ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; phase_cnt[2]            ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; rst                     ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 11 ( 91 % ) ; 2.5V          ; --           ;
; 2        ; 4 / 8 ( 50 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 4 / 13 ( 31 % )  ; 2.5V          ; --           ;
; 6        ; 8 / 10 ( 80 % )  ; 2.5V          ; --           ;
; 7        ; 10 / 13 ( 77 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 12 ( 17 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; sw[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; sw[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; sw[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; sw[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 11       ; 14         ; 1        ; sw[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; preset                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; sw[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 31       ; 36         ; 2        ; sw[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; co                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; phase_cnt[0]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; phase_cnt[1]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 120        ; 5        ; phase_cnt[6]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 121        ; 5        ; phase_cnt[3]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; phase_cnt[7]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 99       ; 137        ; 6        ; phase_cnt[2]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 138        ; 6        ; phase_cnt[5]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 141        ; 6        ; sw[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 105      ; 142        ; 6        ; wave[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 106      ; 146        ; 6        ; sw[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; sw[10]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 111      ; 154        ; 7        ; wave[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 112      ; 155        ; 7        ; wave[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 113      ; 156        ; 7        ; phase_cnt[4]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 157        ; 7        ; wave[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ; 158        ; 7        ; wave[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; wave[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 164        ; 7        ; wave[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 165        ; 7        ; sw[9]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; sw[12]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; wave[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; sw[4]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                              ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; |amps                                     ; 306 (3)     ; 114 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 33   ; 0            ; 192 (3)      ; 1 (0)             ; 113 (0)          ; |amps                                                                                                            ; work         ;
;    |74193:inst6|                          ; 16 (16)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |amps|74193:inst6                                                                                                ; work         ;
;    |74193:inst7|                          ; 16 (16)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |amps|74193:inst7                                                                                                ; work         ;
;    |7476:inst10|                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |amps|7476:inst10                                                                                                ; work         ;
;    |as:inst5|                             ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |amps|as:inst5                                                                                                   ; work         ;
;    |counter:inst14|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |amps|counter:inst14                                                                                             ; work         ;
;    |dds:inst15|                           ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |amps|dds:inst15                                                                                                 ; work         ;
;       |register:r|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |amps|dds:inst15|register:r                                                                                      ; work         ;
;    |mux2to1:inst16|                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |amps|mux2to1:inst16                                                                                             ; work         ;
;    |rom:inst|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |amps|rom:inst                                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |amps|rom:inst|altsyncram:altsyncram_component                                                                   ; work         ;
;          |altsyncram_f191:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |amps|rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated                                    ; work         ;
;    |wgp:inst17|                           ; 231 (166)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (77)     ; 0 (0)             ; 89 (81)          ; |amps|wgp:inst17                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 8 (0)            ; |amps|wgp:inst17|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_nhm:auto_generated|  ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 8 (0)            ; |amps|wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider| ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 8 (0)            ; |amps|wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_i4f:divider|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 8 (8)            ; |amps|wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; co           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wave[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wave[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wave[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wave[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wave[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wave[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wave[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wave[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sw[10]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sw[9]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sw[8]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sw[12]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw[11]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; preset       ; Input    ; (4) 938 ps    ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; phase_cnt[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; phase_cnt[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; phase_cnt[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; phase_cnt[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; phase_cnt[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; phase_cnt[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; phase_cnt[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; phase_cnt[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sw[7]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sw[6]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw[5]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw[4]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw[3]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sw[1]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; sw[10]                                  ;                   ;         ;
;      - inst4~0                          ; 0                 ; 6       ;
;      - wgp:inst17|waveform[6]~0         ; 0                 ; 6       ;
;      - wgp:inst17|waveform[6]~1         ; 0                 ; 6       ;
; sw[9]                                   ;                   ;         ;
;      - inst4~0                          ; 0                 ; 6       ;
;      - wgp:inst17|waveform[6]~0         ; 0                 ; 6       ;
;      - wgp:inst17|Mux9~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux9~1                ; 0                 ; 6       ;
;      - wgp:inst17|waveform[6]~1         ; 0                 ; 6       ;
;      - wgp:inst17|Mux8~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux7~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux7~1                ; 0                 ; 6       ;
;      - wgp:inst17|Mux1~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux2~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux2~1                ; 0                 ; 6       ;
;      - wgp:inst17|Mux3~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux4~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux4~1                ; 0                 ; 6       ;
;      - wgp:inst17|Mux6~0                ; 0                 ; 6       ;
; sw[8]                                   ;                   ;         ;
;      - inst4~0                          ; 0                 ; 6       ;
;      - wgp:inst17|waveform[6]~0         ; 0                 ; 6       ;
;      - wgp:inst17|Mux9~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux8~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux8~1                ; 0                 ; 6       ;
;      - wgp:inst17|Mux7~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux1~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux1~1                ; 0                 ; 6       ;
;      - wgp:inst17|Mux2~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux3~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux3~1                ; 0                 ; 6       ;
;      - wgp:inst17|Mux4~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux6~0                ; 0                 ; 6       ;
;      - wgp:inst17|Mux6~1                ; 0                 ; 6       ;
; sw[12]                                  ;                   ;         ;
;      - as:inst5|out_wave[6]~0           ; 1                 ; 6       ;
;      - as:inst5|Mux0~0                  ; 1                 ; 6       ;
;      - as:inst5|Mux0~1                  ; 1                 ; 6       ;
;      - as:inst5|Mux1~0                  ; 1                 ; 6       ;
;      - as:inst5|Mux0~2                  ; 1                 ; 6       ;
;      - as:inst5|Mux0~3                  ; 1                 ; 6       ;
;      - as:inst5|Mux0~4                  ; 1                 ; 6       ;
;      - as:inst5|Mux0~5                  ; 1                 ; 6       ;
;      - as:inst5|Mux0~6                  ; 1                 ; 6       ;
;      - as:inst5|Mux0~7                  ; 1                 ; 6       ;
;      - as:inst5|Mux0~8                  ; 1                 ; 6       ;
;      - as:inst5|Mux0~9                  ; 1                 ; 6       ;
;      - as:inst5|Mux5~0                  ; 1                 ; 6       ;
;      - as:inst5|Mux5~1                  ; 1                 ; 6       ;
; sw[11]                                  ;                   ;         ;
;      - as:inst5|out_wave[6]~0           ; 0                 ; 6       ;
;      - as:inst5|Mux0~0                  ; 0                 ; 6       ;
;      - as:inst5|Mux1~0                  ; 0                 ; 6       ;
;      - as:inst5|Mux1~1                  ; 0                 ; 6       ;
;      - as:inst5|Mux2~0                  ; 0                 ; 6       ;
;      - as:inst5|Mux3~0                  ; 0                 ; 6       ;
;      - as:inst5|Mux4~0                  ; 0                 ; 6       ;
;      - as:inst5|Mux5~2                  ; 0                 ; 6       ;
; preset                                  ;                   ;         ;
;      - 7476:inst10|8                    ; 0                 ; 4       ;
;      - inst9                            ; 0                 ; 4       ;
; clk                                     ;                   ;         ;
; phase_cnt[0]                            ;                   ;         ;
;      - dds:inst15|register:r|pout[0]~8  ; 0                 ; 6       ;
; rst                                     ;                   ;         ;
;      - wgp:inst17|reciprocal[7]         ; 0                 ; 6       ;
;      - wgp:inst17|smsw[7]               ; 0                 ; 6       ;
;      - wgp:inst17|fwr[7]                ; 0                 ; 6       ;
;      - wgp:inst17|reciprocal[6]         ; 0                 ; 6       ;
;      - wgp:inst17|smsw[6]               ; 0                 ; 6       ;
;      - wgp:inst17|fwr[6]                ; 0                 ; 6       ;
;      - wgp:inst17|reciprocal[5]         ; 0                 ; 6       ;
;      - wgp:inst17|smsw[5]               ; 0                 ; 6       ;
;      - wgp:inst17|fwr[5]                ; 0                 ; 6       ;
;      - wgp:inst17|reciprocal[4]         ; 0                 ; 6       ;
;      - wgp:inst17|smsw[4]               ; 0                 ; 6       ;
;      - wgp:inst17|fwr[4]                ; 0                 ; 6       ;
;      - wgp:inst17|reciprocal[3]         ; 0                 ; 6       ;
;      - wgp:inst17|smsw[3]               ; 0                 ; 6       ;
;      - wgp:inst17|fwr[3]                ; 0                 ; 6       ;
;      - wgp:inst17|reciprocal[2]         ; 0                 ; 6       ;
;      - wgp:inst17|smsw[2]               ; 0                 ; 6       ;
;      - wgp:inst17|fwr[2]                ; 0                 ; 6       ;
;      - wgp:inst17|reciprocal[1]         ; 0                 ; 6       ;
;      - wgp:inst17|smsw[1]               ; 0                 ; 6       ;
;      - wgp:inst17|fwr[1]                ; 0                 ; 6       ;
;      - wgp:inst17|reciprocal[0]         ; 0                 ; 6       ;
;      - wgp:inst17|smsw[0]               ; 0                 ; 6       ;
;      - wgp:inst17|fwr[0]                ; 0                 ; 6       ;
;      - wgp:inst17|rhomboid[7]           ; 0                 ; 6       ;
;      - wgp:inst17|triangle[7]           ; 0                 ; 6       ;
;      - dds:inst15|register:r|pout[0]    ; 0                 ; 6       ;
;      - dds:inst15|register:r|pout[1]    ; 0                 ; 6       ;
;      - dds:inst15|register:r|pout[2]    ; 0                 ; 6       ;
;      - dds:inst15|register:r|pout[3]    ; 0                 ; 6       ;
;      - dds:inst15|register:r|pout[4]    ; 0                 ; 6       ;
;      - dds:inst15|register:r|pout[5]    ; 0                 ; 6       ;
;      - dds:inst15|register:r|pout[6]    ; 0                 ; 6       ;
;      - dds:inst15|register:r|pout[7]    ; 0                 ; 6       ;
;      - wgp:inst17|rhomboid[6]           ; 0                 ; 6       ;
;      - wgp:inst17|triangle[6]           ; 0                 ; 6       ;
;      - wgp:inst17|rhomboid[5]           ; 0                 ; 6       ;
;      - wgp:inst17|triangle[5]           ; 0                 ; 6       ;
;      - wgp:inst17|rhomboid[4]           ; 0                 ; 6       ;
;      - wgp:inst17|triangle[4]           ; 0                 ; 6       ;
;      - wgp:inst17|rhomboid[3]           ; 0                 ; 6       ;
;      - wgp:inst17|triangle[3]           ; 0                 ; 6       ;
;      - wgp:inst17|rhomboid[2]           ; 0                 ; 6       ;
;      - wgp:inst17|triangle[2]           ; 0                 ; 6       ;
;      - wgp:inst17|rhomboid[1]           ; 0                 ; 6       ;
;      - wgp:inst17|triangle[1]           ; 0                 ; 6       ;
;      - wgp:inst17|rhomboid[0]           ; 0                 ; 6       ;
;      - wgp:inst17|triangle[0]           ; 0                 ; 6       ;
;      - counter:inst14|pout[7]           ; 0                 ; 6       ;
;      - counter:inst14|pout[6]           ; 0                 ; 6       ;
;      - counter:inst14|pout[5]           ; 0                 ; 6       ;
;      - counter:inst14|pout[4]           ; 0                 ; 6       ;
;      - counter:inst14|pout[3]           ; 0                 ; 6       ;
;      - counter:inst14|pout[2]           ; 0                 ; 6       ;
;      - counter:inst14|pout[1]           ; 0                 ; 6       ;
;      - counter:inst14|pout[0]           ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[15]       ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[14]       ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[13]       ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[12]       ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[11]       ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[10]       ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[9]        ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[8]        ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[7]        ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[6]        ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[5]        ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[4]        ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[3]        ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[2]        ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[1]        ; 0                 ; 6       ;
;      - wgp:inst17|current_cos[0]        ; 0                 ; 6       ;
;      - wgp:inst17|hwr~0                 ; 0                 ; 6       ;
;      - wgp:inst17|square~0              ; 0                 ; 6       ;
;      - wgp:inst17|hwr~1                 ; 0                 ; 6       ;
;      - wgp:inst17|hwr~2                 ; 0                 ; 6       ;
;      - wgp:inst17|hwr~3                 ; 0                 ; 6       ;
;      - wgp:inst17|hwr~4                 ; 0                 ; 6       ;
;      - wgp:inst17|hwr~5                 ; 0                 ; 6       ;
;      - wgp:inst17|hwr~6                 ; 0                 ; 6       ;
;      - wgp:inst17|hwr~7                 ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~0         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~1         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~2         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~3         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~4         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~5         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~6         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~7         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~8         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~9         ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~10        ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~11        ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~12        ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~13        ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~14        ; 0                 ; 6       ;
;      - wgp:inst17|current_sin~15        ; 0                 ; 6       ;
; phase_cnt[1]                            ;                   ;         ;
;      - dds:inst15|register:r|pout[1]~10 ; 0                 ; 6       ;
; phase_cnt[2]                            ;                   ;         ;
;      - dds:inst15|register:r|pout[2]~12 ; 1                 ; 6       ;
; phase_cnt[3]                            ;                   ;         ;
;      - dds:inst15|register:r|pout[3]~14 ; 1                 ; 6       ;
; phase_cnt[4]                            ;                   ;         ;
;      - dds:inst15|register:r|pout[4]~16 ; 0                 ; 6       ;
; phase_cnt[5]                            ;                   ;         ;
;      - dds:inst15|register:r|pout[5]~18 ; 1                 ; 6       ;
; phase_cnt[6]                            ;                   ;         ;
;      - dds:inst15|register:r|pout[6]~20 ; 0                 ; 6       ;
; phase_cnt[7]                            ;                   ;         ;
;      - dds:inst15|register:r|pout[7]~22 ; 0                 ; 6       ;
; sw[7]                                   ;                   ;         ;
;      - 74193:inst6|23~2                 ; 0                 ; 6       ;
;      - 74193:inst6|23~1                 ; 0                 ; 6       ;
; sw[6]                                   ;                   ;         ;
;      - 74193:inst6|24~2                 ; 1                 ; 6       ;
;      - 74193:inst6|24~1                 ; 1                 ; 6       ;
; sw[5]                                   ;                   ;         ;
;      - 74193:inst6|25~2                 ; 1                 ; 6       ;
;      - 74193:inst6|25~1                 ; 1                 ; 6       ;
; sw[4]                                   ;                   ;         ;
;      - 74193:inst6|26~2                 ; 1                 ; 6       ;
;      - 74193:inst6|26~1                 ; 1                 ; 6       ;
; sw[3]                                   ;                   ;         ;
;      - 74193:inst7|23~2                 ; 1                 ; 6       ;
;      - 74193:inst7|23~1                 ; 1                 ; 6       ;
; sw[2]                                   ;                   ;         ;
;      - 74193:inst7|24~2                 ; 0                 ; 6       ;
;      - 74193:inst7|24~1                 ; 0                 ; 6       ;
; sw[1]                                   ;                   ;         ;
;      - 74193:inst7|25~2                 ; 1                 ; 6       ;
;      - 74193:inst7|25~1                 ; 1                 ; 6       ;
; sw[0]                                   ;                   ;         ;
;      - 74193:inst7|26~2                 ; 1                 ; 6       ;
;      - 74193:inst7|26~1                 ; 1                 ; 6       ;
+-----------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                          ;
+----------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name           ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; 74193:inst6|21 ; LCCOMB_X1_Y18_N30 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 74193:inst6|27 ; LCCOMB_X1_Y10_N4  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 74193:inst6|5  ; LCCOMB_X2_Y18_N26 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 74193:inst6|51 ; LCCOMB_X2_Y18_N20 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 74193:inst7|21 ; LCCOMB_X1_Y11_N10 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 74193:inst7|27 ; LCCOMB_X2_Y18_N18 ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 74193:inst7|5  ; LCCOMB_X1_Y11_N4  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 74193:inst7|51 ; LCCOMB_X1_Y11_N20 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 7476:inst10|8  ; FF_X1_Y10_N23     ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clk            ; PIN_23            ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk            ; PIN_23            ; 98      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; inst9          ; LCCOMB_X1_Y11_N14 ; 11      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; inst9          ; LCCOMB_X1_Y11_N14 ; 14      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; preset         ; PIN_28            ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; rst            ; PIN_103           ; 97      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
+----------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                              ;
+---------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name          ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; 7476:inst10|8 ; FF_X1_Y10_N23     ; 8       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; clk           ; PIN_23            ; 98      ; 23                                   ; Global Clock         ; GCLK2            ; --                        ;
; inst9         ; LCCOMB_X1_Y11_N14 ; 14      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+---------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                                                                      ; 97      ;
; counter:inst14|pout[7]                                                                                                                         ; 40      ;
; counter:inst14|pout[0]                                                                                                                         ; 24      ;
; wgp:inst17|current_sin[15]                                                                                                                     ; 19      ;
; counter:inst14|pout[4]                                                                                                                         ; 17      ;
; counter:inst14|pout[3]                                                                                                                         ; 16      ;
; sw[9]~input                                                                                                                                    ; 15      ;
; sw[12]~input                                                                                                                                   ; 14      ;
; sw[8]~input                                                                                                                                    ; 14      ;
; counter:inst14|pout[2]                                                                                                                         ; 14      ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[27]~6                       ; 12      ;
; wgp:inst17|waveform[6]~1                                                                                                                       ; 12      ;
; wgp:inst17|waveform[6]~0                                                                                                                       ; 12      ;
; counter:inst14|pout[6]                                                                                                                         ; 12      ;
; counter:inst14|pout[1]                                                                                                                         ; 12      ;
; inst9                                                                                                                                          ; 10      ;
; counter:inst14|pout[5]                                                                                                                         ; 10      ;
; ~GND                                                                                                                                           ; 9       ;
; inst4~0                                                                                                                                        ; 9       ;
; sw[11]~input                                                                                                                                   ; 8       ;
; wgp:inst17|square[0]                                                                                                                           ; 8       ;
; wgp:inst17|nxt_sin[15]~30                                                                                                                      ; 8       ;
; wgp:inst17|current_cos[15]                                                                                                                     ; 8       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[7]~12          ; 8       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[6]~10          ; 7       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[5]~8           ; 6       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[45]~8                       ; 5       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[36]~7                       ; 5       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[4]~6           ; 5       ;
; clk~input                                                                                                                                      ; 4       ;
; 74193:inst7|26~2                                                                                                                               ; 4       ;
; 74193:inst6|26~2                                                                                                                               ; 4       ;
; 74193:inst7|27                                                                                                                                 ; 4       ;
; wgp:inst17|current_sin[8]                                                                                                                      ; 4       ;
; wgp:inst17|current_sin[9]                                                                                                                      ; 4       ;
; wgp:inst17|current_sin[10]                                                                                                                     ; 4       ;
; wgp:inst17|current_sin[11]                                                                                                                     ; 4       ;
; wgp:inst17|current_sin[12]                                                                                                                     ; 4       ;
; wgp:inst17|current_sin[13]                                                                                                                     ; 4       ;
; wgp:inst17|current_sin[14]                                                                                                                     ; 4       ;
; mux2to1:inst16|w[7]~0                                                                                                                          ; 4       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[3]~4           ; 4       ;
; sw[10]~input                                                                                                                                   ; 3       ;
; 74193:inst7|26~1                                                                                                                               ; 3       ;
; 74193:inst7|25~1                                                                                                                               ; 3       ;
; 74193:inst7|24~1                                                                                                                               ; 3       ;
; 74193:inst7|23~1                                                                                                                               ; 3       ;
; 74193:inst6|26~1                                                                                                                               ; 3       ;
; 74193:inst6|25~1                                                                                                                               ; 3       ;
; 74193:inst6|24~1                                                                                                                               ; 3       ;
; 74193:inst6|23~1                                                                                                                               ; 3       ;
; 74193:inst7|25~2                                                                                                                               ; 3       ;
; 74193:inst6|25~2                                                                                                                               ; 3       ;
; mux2to1:inst16|w[5]~2                                                                                                                          ; 3       ;
; mux2to1:inst16|w[6]~1                                                                                                                          ; 3       ;
; wgp:inst17|Add10~14                                                                                                                            ; 3       ;
; wgp:inst17|Add10~12                                                                                                                            ; 3       ;
; wgp:inst17|Add10~10                                                                                                                            ; 3       ;
; wgp:inst17|Add10~8                                                                                                                             ; 3       ;
; wgp:inst17|Add10~6                                                                                                                             ; 3       ;
; wgp:inst17|Add10~4                                                                                                                             ; 3       ;
; wgp:inst17|Add10~2                                                                                                                             ; 3       ;
; wgp:inst17|Add10~0                                                                                                                             ; 3       ;
; sw[0]~input                                                                                                                                    ; 2       ;
; sw[1]~input                                                                                                                                    ; 2       ;
; sw[2]~input                                                                                                                                    ; 2       ;
; sw[3]~input                                                                                                                                    ; 2       ;
; sw[4]~input                                                                                                                                    ; 2       ;
; sw[5]~input                                                                                                                                    ; 2       ;
; sw[6]~input                                                                                                                                    ; 2       ;
; sw[7]~input                                                                                                                                    ; 2       ;
; preset~input                                                                                                                                   ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[16]                        ; 2       ;
; 74193:inst7|24~2                                                                                                                               ; 2       ;
; 74193:inst7|23~2                                                                                                                               ; 2       ;
; 74193:inst7|21                                                                                                                                 ; 2       ;
; 74193:inst6|24~2                                                                                                                               ; 2       ;
; 74193:inst6|23~2                                                                                                                               ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[40]                        ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[41]~17                     ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[42]~16                     ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[43]~15                     ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[44]~14                     ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[45]~13                     ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[32]                        ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[33]~12                     ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[34]~11                     ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[35]~10                     ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[36]~9                      ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[24]                        ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[25]~8                      ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[26]~7                      ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[27]~6                      ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[17]~5                      ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[18]~4                      ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|sel[1]~0                            ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[8]                         ; 2       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[9]~3                       ; 2       ;
; 74193:inst6|27                                                                                                                                 ; 2       ;
; 74193:inst6|21                                                                                                                                 ; 2       ;
; as:inst5|Mux0~9                                                                                                                                ; 2       ;
; as:inst5|Mux0~7                                                                                                                                ; 2       ;
; wgp:inst17|waveform[2]~reg0                                                                                                                    ; 2       ;
; as:inst5|Mux0~5                                                                                                                                ; 2       ;
; wgp:inst17|waveform[3]~reg0                                                                                                                    ; 2       ;
; as:inst5|Mux0~3                                                                                                                                ; 2       ;
; wgp:inst17|waveform[4]~reg0                                                                                                                    ; 2       ;
; 7476:inst10|8                                                                                                                                  ; 2       ;
; wgp:inst17|nxt_sin[14]~28                                                                                                                      ; 2       ;
; wgp:inst17|nxt_sin[13]~26                                                                                                                      ; 2       ;
; wgp:inst17|nxt_sin[12]~24                                                                                                                      ; 2       ;
; wgp:inst17|nxt_sin[11]~22                                                                                                                      ; 2       ;
; wgp:inst17|nxt_sin[10]~20                                                                                                                      ; 2       ;
; wgp:inst17|nxt_sin[9]~18                                                                                                                       ; 2       ;
; wgp:inst17|nxt_sin[8]~16                                                                                                                       ; 2       ;
; wgp:inst17|nxt_sin[7]~14                                                                                                                       ; 2       ;
; wgp:inst17|nxt_sin[6]~12                                                                                                                       ; 2       ;
; wgp:inst17|current_cos[6]                                                                                                                      ; 2       ;
; wgp:inst17|current_cos[7]                                                                                                                      ; 2       ;
; wgp:inst17|current_cos[8]                                                                                                                      ; 2       ;
; wgp:inst17|current_cos[9]                                                                                                                      ; 2       ;
; wgp:inst17|current_cos[10]                                                                                                                     ; 2       ;
; wgp:inst17|current_cos[11]                                                                                                                     ; 2       ;
; wgp:inst17|current_cos[12]                                                                                                                     ; 2       ;
; wgp:inst17|current_cos[13]                                                                                                                     ; 2       ;
; wgp:inst17|current_cos[14]                                                                                                                     ; 2       ;
; wgp:inst17|triangle[0]                                                                                                                         ; 2       ;
; wgp:inst17|triangle[1]                                                                                                                         ; 2       ;
; wgp:inst17|triangle[2]                                                                                                                         ; 2       ;
; wgp:inst17|triangle[3]                                                                                                                         ; 2       ;
; wgp:inst17|triangle[4]                                                                                                                         ; 2       ;
; wgp:inst17|triangle[5]                                                                                                                         ; 2       ;
; wgp:inst17|triangle[6]                                                                                                                         ; 2       ;
; wgp:inst17|triangle[7]                                                                                                                         ; 2       ;
; dds:inst15|register:r|pout[7]                                                                                                                  ; 2       ;
; dds:inst15|register:r|pout[6]                                                                                                                  ; 2       ;
; dds:inst15|register:r|pout[5]                                                                                                                  ; 2       ;
; dds:inst15|register:r|pout[4]                                                                                                                  ; 2       ;
; dds:inst15|register:r|pout[3]                                                                                                                  ; 2       ;
; dds:inst15|register:r|pout[2]                                                                                                                  ; 2       ;
; dds:inst15|register:r|pout[1]                                                                                                                  ; 2       ;
; dds:inst15|register:r|pout[0]                                                                                                                  ; 2       ;
; rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|q_a[2]                                                                 ; 2       ;
; rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|q_a[3]                                                                 ; 2       ;
; rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|q_a[4]                                                                 ; 2       ;
; phase_cnt[7]~input                                                                                                                             ; 1       ;
; phase_cnt[6]~input                                                                                                                             ; 1       ;
; phase_cnt[5]~input                                                                                                                             ; 1       ;
; phase_cnt[4]~input                                                                                                                             ; 1       ;
; phase_cnt[3]~input                                                                                                                             ; 1       ;
; phase_cnt[2]~input                                                                                                                             ; 1       ;
; phase_cnt[1]~input                                                                                                                             ; 1       ;
; phase_cnt[0]~input                                                                                                                             ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[8]~14_wirecell ; 1       ;
; 7476:inst10|8~0                                                                                                                                ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[45]                         ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[36]                         ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[18]                         ; 1       ;
; 74193:inst7|5                                                                                                                                  ; 1       ;
; 74193:inst7|51                                                                                                                                 ; 1       ;
; 74193:inst7|26~3                                                                                                                               ; 1       ;
; 74193:inst7|25~3                                                                                                                               ; 1       ;
; 74193:inst7|24~3                                                                                                                               ; 1       ;
; 74193:inst7|23~3                                                                                                                               ; 1       ;
; 74193:inst6|5                                                                                                                                  ; 1       ;
; 74193:inst6|51                                                                                                                                 ; 1       ;
; wgp:inst17|current_sin~15                                                                                                                      ; 1       ;
; wgp:inst17|current_sin~14                                                                                                                      ; 1       ;
; wgp:inst17|current_sin~13                                                                                                                      ; 1       ;
; wgp:inst17|current_sin~12                                                                                                                      ; 1       ;
; wgp:inst17|current_sin~11                                                                                                                      ; 1       ;
; wgp:inst17|current_sin~10                                                                                                                      ; 1       ;
; wgp:inst17|current_sin~9                                                                                                                       ; 1       ;
; wgp:inst17|current_sin~8                                                                                                                       ; 1       ;
; 74193:inst6|26~3                                                                                                                               ; 1       ;
; 74193:inst7|26~_emulated                                                                                                                       ; 1       ;
; 74193:inst7|25~_emulated                                                                                                                       ; 1       ;
; 74193:inst7|24~_emulated                                                                                                                       ; 1       ;
; 74193:inst7|23~_emulated                                                                                                                       ; 1       ;
; 74193:inst6|25~3                                                                                                                               ; 1       ;
; 74193:inst6|24~3                                                                                                                               ; 1       ;
; 74193:inst6|23~3                                                                                                                               ; 1       ;
; wgp:inst17|current_sin~7                                                                                                                       ; 1       ;
; wgp:inst17|current_sin~6                                                                                                                       ; 1       ;
; wgp:inst17|current_sin~5                                                                                                                       ; 1       ;
; wgp:inst17|current_sin~4                                                                                                                       ; 1       ;
; wgp:inst17|current_sin~3                                                                                                                       ; 1       ;
; wgp:inst17|current_sin~2                                                                                                                       ; 1       ;
; wgp:inst17|current_sin~1                                                                                                                       ; 1       ;
; wgp:inst17|current_sin~0                                                                                                                       ; 1       ;
; wgp:inst17|current_sin[0]                                                                                                                      ; 1       ;
; wgp:inst17|current_sin[1]                                                                                                                      ; 1       ;
; wgp:inst17|current_sin[2]                                                                                                                      ; 1       ;
; wgp:inst17|current_sin[3]                                                                                                                      ; 1       ;
; wgp:inst17|current_sin[4]                                                                                                                      ; 1       ;
; wgp:inst17|current_sin[5]                                                                                                                      ; 1       ;
; wgp:inst17|current_sin[6]                                                                                                                      ; 1       ;
; wgp:inst17|current_sin[7]                                                                                                                      ; 1       ;
; 74193:inst6|26~_emulated                                                                                                                       ; 1       ;
; 74193:inst6|25~_emulated                                                                                                                       ; 1       ;
; 74193:inst6|24~_emulated                                                                                                                       ; 1       ;
; 74193:inst6|23~_emulated                                                                                                                       ; 1       ;
; wgp:inst17|smsw~7                                                                                                                              ; 1       ;
; wgp:inst17|fwr~7                                                                                                                               ; 1       ;
; wgp:inst17|hwr~7                                                                                                                               ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[48]                        ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[49]~23                     ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[50]~22                     ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[51]~21                     ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[52]~20                     ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[53]~19                     ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[54]~18                     ; 1       ;
; wgp:inst17|smsw~6                                                                                                                              ; 1       ;
; wgp:inst17|fwr~6                                                                                                                               ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[54]                         ; 1       ;
; wgp:inst17|hwr~6                                                                                                                               ; 1       ;
; wgp:inst17|smsw~5                                                                                                                              ; 1       ;
; wgp:inst17|fwr~5                                                                                                                               ; 1       ;
; wgp:inst17|hwr~5                                                                                                                               ; 1       ;
; wgp:inst17|smsw~4                                                                                                                              ; 1       ;
; wgp:inst17|fwr~4                                                                                                                               ; 1       ;
; wgp:inst17|hwr~4                                                                                                                               ; 1       ;
; wgp:inst17|smsw~3                                                                                                                              ; 1       ;
; wgp:inst17|fwr~3                                                                                                                               ; 1       ;
; wgp:inst17|hwr~3                                                                                                                               ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[27]                         ; 1       ;
; wgp:inst17|smsw~2                                                                                                                              ; 1       ;
; wgp:inst17|fwr~2                                                                                                                               ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[9]~2                       ; 1       ;
; wgp:inst17|hwr~2                                                                                                                               ; 1       ;
; wgp:inst17|smsw~1                                                                                                                              ; 1       ;
; wgp:inst17|fwr~1                                                                                                                               ; 1       ;
; wgp:inst17|hwr~1                                                                                                                               ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|sel[1]                              ; 1       ;
; wgp:inst17|smsw~0                                                                                                                              ; 1       ;
; wgp:inst17|fwr~0                                                                                                                               ; 1       ;
; wgp:inst17|Add4~11                                                                                                                             ; 1       ;
; wgp:inst17|Add4~10                                                                                                                             ; 1       ;
; wgp:inst17|Add4~9                                                                                                                              ; 1       ;
; wgp:inst17|Add4~8                                                                                                                              ; 1       ;
; wgp:inst17|Add4~7                                                                                                                              ; 1       ;
; wgp:inst17|Add4~6                                                                                                                              ; 1       ;
; wgp:inst17|Add4~5                                                                                                                              ; 1       ;
; wgp:inst17|Add4~4                                                                                                                              ; 1       ;
; wgp:inst17|Add4~3                                                                                                                              ; 1       ;
; wgp:inst17|Add4~2                                                                                                                              ; 1       ;
; wgp:inst17|Add4~1                                                                                                                              ; 1       ;
; wgp:inst17|Add4~0                                                                                                                              ; 1       ;
; wgp:inst17|dns[7]~0                                                                                                                            ; 1       ;
; wgp:inst17|square~0                                                                                                                            ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|sel[0]                              ; 1       ;
; wgp:inst17|hwr~0                                                                                                                               ; 1       ;
; wgp:inst17|Mux6~3                                                                                                                              ; 1       ;
; wgp:inst17|Mux6~2                                                                                                                              ; 1       ;
; wgp:inst17|hwr[0]                                                                                                                              ; 1       ;
; wgp:inst17|Mux6~1                                                                                                                              ; 1       ;
; wgp:inst17|Mux6~0                                                                                                                              ; 1       ;
; wgp:inst17|Mux4~3                                                                                                                              ; 1       ;
; wgp:inst17|Mux4~2                                                                                                                              ; 1       ;
; wgp:inst17|Mux4~1                                                                                                                              ; 1       ;
; wgp:inst17|Mux4~0                                                                                                                              ; 1       ;
; wgp:inst17|hwr[1]                                                                                                                              ; 1       ;
; wgp:inst17|Mux3~3                                                                                                                              ; 1       ;
; wgp:inst17|Mux3~2                                                                                                                              ; 1       ;
; wgp:inst17|hwr[2]                                                                                                                              ; 1       ;
; wgp:inst17|Mux3~1                                                                                                                              ; 1       ;
; wgp:inst17|Mux3~0                                                                                                                              ; 1       ;
; wgp:inst17|Mux2~3                                                                                                                              ; 1       ;
; wgp:inst17|Mux2~2                                                                                                                              ; 1       ;
; wgp:inst17|Mux2~1                                                                                                                              ; 1       ;
; wgp:inst17|Mux2~0                                                                                                                              ; 1       ;
; wgp:inst17|hwr[3]                                                                                                                              ; 1       ;
; wgp:inst17|Mux1~3                                                                                                                              ; 1       ;
; wgp:inst17|Mux1~2                                                                                                                              ; 1       ;
; wgp:inst17|hwr[4]                                                                                                                              ; 1       ;
; wgp:inst17|Mux1~1                                                                                                                              ; 1       ;
; wgp:inst17|Mux1~0                                                                                                                              ; 1       ;
; wgp:inst17|Mux7~3                                                                                                                              ; 1       ;
; wgp:inst17|Mux7~2                                                                                                                              ; 1       ;
; wgp:inst17|Mux7~1                                                                                                                              ; 1       ;
; wgp:inst17|Mux7~0                                                                                                                              ; 1       ;
; wgp:inst17|hwr[5]                                                                                                                              ; 1       ;
; wgp:inst17|Mux8~3                                                                                                                              ; 1       ;
; wgp:inst17|Mux8~2                                                                                                                              ; 1       ;
; wgp:inst17|hwr[6]                                                                                                                              ; 1       ;
; wgp:inst17|Mux8~1                                                                                                                              ; 1       ;
; wgp:inst17|Mux8~0                                                                                                                              ; 1       ;
; wgp:inst17|Mux9~3                                                                                                                              ; 1       ;
; wgp:inst17|Mux9~2                                                                                                                              ; 1       ;
; wgp:inst17|Mux9~1                                                                                                                              ; 1       ;
; wgp:inst17|Mux9~0                                                                                                                              ; 1       ;
; wgp:inst17|hwr[7]                                                                                                                              ; 1       ;
; as:inst5|Mux5~2                                                                                                                                ; 1       ;
; as:inst5|Mux5~1                                                                                                                                ; 1       ;
; wgp:inst17|waveform[0]~reg0                                                                                                                    ; 1       ;
; as:inst5|Mux5~0                                                                                                                                ; 1       ;
; as:inst5|Mux4~0                                                                                                                                ; 1       ;
; as:inst5|Mux0~8                                                                                                                                ; 1       ;
; wgp:inst17|waveform[1]~reg0                                                                                                                    ; 1       ;
; as:inst5|Mux3~0                                                                                                                                ; 1       ;
; as:inst5|Mux0~6                                                                                                                                ; 1       ;
; as:inst5|Mux2~0                                                                                                                                ; 1       ;
; as:inst5|Mux0~4                                                                                                                                ; 1       ;
; as:inst5|Mux1~1                                                                                                                                ; 1       ;
; as:inst5|Mux0~2                                                                                                                                ; 1       ;
; as:inst5|Mux1~0                                                                                                                                ; 1       ;
; as:inst5|Mux0~1                                                                                                                                ; 1       ;
; as:inst5|Mux0~0                                                                                                                                ; 1       ;
; wgp:inst17|waveform[5]~reg0                                                                                                                    ; 1       ;
; as:inst5|out_wave[6]~0                                                                                                                         ; 1       ;
; wgp:inst17|waveform[6]~reg0                                                                                                                    ; 1       ;
; wgp:inst17|waveform[7]~reg0                                                                                                                    ; 1       ;
; wgp:inst17|current_cos[15]~46                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[14]~45                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[14]~44                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[13]~43                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[13]~42                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[12]~41                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[12]~40                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[11]~39                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[11]~38                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[10]~37                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[10]~36                                                                                                                  ; 1       ;
; wgp:inst17|current_cos[9]~35                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[9]~34                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[8]~33                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[8]~32                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[7]~31                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[7]~30                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[6]~29                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[6]~28                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[5]~27                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[5]~26                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[4]~25                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[4]~24                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[3]~23                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[3]~22                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[2]~21                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[2]~20                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[1]~19                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[1]~18                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[0]~17                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[0]~16                                                                                                                   ; 1       ;
; wgp:inst17|current_cos[0]                                                                                                                      ; 1       ;
; wgp:inst17|current_cos[1]                                                                                                                      ; 1       ;
; wgp:inst17|current_cos[2]                                                                                                                      ; 1       ;
; wgp:inst17|current_cos[3]                                                                                                                      ; 1       ;
; wgp:inst17|current_cos[4]                                                                                                                      ; 1       ;
; wgp:inst17|current_cos[5]                                                                                                                      ; 1       ;
; counter:inst14|pout[7]~22                                                                                                                      ; 1       ;
; counter:inst14|pout[6]~21                                                                                                                      ; 1       ;
; counter:inst14|pout[6]~20                                                                                                                      ; 1       ;
; counter:inst14|pout[5]~19                                                                                                                      ; 1       ;
; counter:inst14|pout[5]~18                                                                                                                      ; 1       ;
; counter:inst14|pout[4]~17                                                                                                                      ; 1       ;
; counter:inst14|pout[4]~16                                                                                                                      ; 1       ;
; counter:inst14|pout[3]~15                                                                                                                      ; 1       ;
; counter:inst14|pout[3]~14                                                                                                                      ; 1       ;
; counter:inst14|pout[2]~13                                                                                                                      ; 1       ;
; counter:inst14|pout[2]~12                                                                                                                      ; 1       ;
; counter:inst14|pout[1]~11                                                                                                                      ; 1       ;
; counter:inst14|pout[1]~10                                                                                                                      ; 1       ;
; counter:inst14|pout[0]~9                                                                                                                       ; 1       ;
; counter:inst14|pout[0]~8                                                                                                                       ; 1       ;
; wgp:inst17|nxt_sin[14]~29                                                                                                                      ; 1       ;
; wgp:inst17|nxt_sin[13]~27                                                                                                                      ; 1       ;
; wgp:inst17|nxt_sin[12]~25                                                                                                                      ; 1       ;
; wgp:inst17|nxt_sin[11]~23                                                                                                                      ; 1       ;
; wgp:inst17|nxt_sin[10]~21                                                                                                                      ; 1       ;
; wgp:inst17|nxt_sin[9]~19                                                                                                                       ; 1       ;
; wgp:inst17|nxt_sin[8]~17                                                                                                                       ; 1       ;
; wgp:inst17|nxt_sin[7]~15                                                                                                                       ; 1       ;
; wgp:inst17|nxt_sin[6]~13                                                                                                                       ; 1       ;
; wgp:inst17|nxt_sin[5]~11                                                                                                                       ; 1       ;
; wgp:inst17|nxt_sin[5]~10                                                                                                                       ; 1       ;
; wgp:inst17|nxt_sin[4]~9                                                                                                                        ; 1       ;
; wgp:inst17|nxt_sin[4]~8                                                                                                                        ; 1       ;
; wgp:inst17|nxt_sin[3]~7                                                                                                                        ; 1       ;
; wgp:inst17|nxt_sin[3]~6                                                                                                                        ; 1       ;
; wgp:inst17|nxt_sin[2]~5                                                                                                                        ; 1       ;
; wgp:inst17|nxt_sin[2]~4                                                                                                                        ; 1       ;
; wgp:inst17|nxt_sin[1]~3                                                                                                                        ; 1       ;
; wgp:inst17|nxt_sin[1]~2                                                                                                                        ; 1       ;
; wgp:inst17|nxt_sin[0]~1                                                                                                                        ; 1       ;
; wgp:inst17|nxt_sin[0]~0                                                                                                                        ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[8]~14          ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[7]~13          ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[6]~11          ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[5]~9           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[4]~7           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[3]~5           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[2]~3           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[1]~1           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[6]~11          ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[6]~10          ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[5]~9           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[5]~8           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[4]~7           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[4]~6           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[3]~5           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[3]~4           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[2]~3           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[2]~2           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[1]~1           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[1]~0           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[5]~9           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[5]~8           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[4]~7           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[4]~6           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[3]~5           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[3]~4           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[2]~3           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[2]~2           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[1]~1           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[1]~0           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[4]~7           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[4]~6           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[3]~5           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[3]~4           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[2]~3           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[2]~2           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[1]~1           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[1]~0           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[3]~5           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[3]~4           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[2]~3           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[2]~2           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[1]~1           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[1]~0           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[2]~3           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[2]~2           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[1]~1           ; 1       ;
; wgp:inst17|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[1]~0           ; 1       ;
; wgp:inst17|triangle[7]~22                                                                                                                      ; 1       ;
; wgp:inst17|triangle[6]~21                                                                                                                      ; 1       ;
; wgp:inst17|triangle[6]~20                                                                                                                      ; 1       ;
; wgp:inst17|triangle[5]~19                                                                                                                      ; 1       ;
; wgp:inst17|triangle[5]~18                                                                                                                      ; 1       ;
; wgp:inst17|triangle[4]~17                                                                                                                      ; 1       ;
; wgp:inst17|triangle[4]~16                                                                                                                      ; 1       ;
; wgp:inst17|triangle[3]~15                                                                                                                      ; 1       ;
; wgp:inst17|triangle[3]~14                                                                                                                      ; 1       ;
; wgp:inst17|triangle[2]~13                                                                                                                      ; 1       ;
; wgp:inst17|triangle[2]~12                                                                                                                      ; 1       ;
; wgp:inst17|triangle[1]~11                                                                                                                      ; 1       ;
; wgp:inst17|triangle[1]~10                                                                                                                      ; 1       ;
; wgp:inst17|triangle[0]~9                                                                                                                       ; 1       ;
; wgp:inst17|triangle[0]~8                                                                                                                       ; 1       ;
; wgp:inst17|rhomboid[7]~22                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[6]~21                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[6]~20                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[5]~19                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[5]~18                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[4]~17                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[4]~16                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[3]~15                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[3]~14                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[2]~13                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[2]~12                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[1]~11                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[1]~10                                                                                                                      ; 1       ;
; wgp:inst17|rhomboid[0]~9                                                                                                                       ; 1       ;
; wgp:inst17|rhomboid[0]~8                                                                                                                       ; 1       ;
; wgp:inst17|Add3~12                                                                                                                             ; 1       ;
; wgp:inst17|Add3~11                                                                                                                             ; 1       ;
; wgp:inst17|Add3~10                                                                                                                             ; 1       ;
; wgp:inst17|Add3~9                                                                                                                              ; 1       ;
; wgp:inst17|Add3~8                                                                                                                              ; 1       ;
; wgp:inst17|Add3~7                                                                                                                              ; 1       ;
; wgp:inst17|Add3~6                                                                                                                              ; 1       ;
; wgp:inst17|Add3~5                                                                                                                              ; 1       ;
; wgp:inst17|Add3~4                                                                                                                              ; 1       ;
; wgp:inst17|Add3~3                                                                                                                              ; 1       ;
; wgp:inst17|Add3~2                                                                                                                              ; 1       ;
; wgp:inst17|Add3~1                                                                                                                              ; 1       ;
; wgp:inst17|Add3~0                                                                                                                              ; 1       ;
; wgp:inst17|Add2~12                                                                                                                             ; 1       ;
; wgp:inst17|Add2~11                                                                                                                             ; 1       ;
; wgp:inst17|Add2~10                                                                                                                             ; 1       ;
; wgp:inst17|Add2~9                                                                                                                              ; 1       ;
; wgp:inst17|Add2~8                                                                                                                              ; 1       ;
; wgp:inst17|Add2~7                                                                                                                              ; 1       ;
; wgp:inst17|Add2~6                                                                                                                              ; 1       ;
; wgp:inst17|Add2~5                                                                                                                              ; 1       ;
; wgp:inst17|Add2~4                                                                                                                              ; 1       ;
; wgp:inst17|Add2~3                                                                                                                              ; 1       ;
; wgp:inst17|Add2~2                                                                                                                              ; 1       ;
; wgp:inst17|Add2~1                                                                                                                              ; 1       ;
; wgp:inst17|Add2~0                                                                                                                              ; 1       ;
; wgp:inst17|Add10~13                                                                                                                            ; 1       ;
; wgp:inst17|Add10~11                                                                                                                            ; 1       ;
; wgp:inst17|Add10~9                                                                                                                             ; 1       ;
; wgp:inst17|Add10~7                                                                                                                             ; 1       ;
; wgp:inst17|Add10~5                                                                                                                             ; 1       ;
; wgp:inst17|Add10~3                                                                                                                             ; 1       ;
; wgp:inst17|Add10~1                                                                                                                             ; 1       ;
; dds:inst15|register:r|pout[7]~22                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[6]~21                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[6]~20                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[5]~19                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[5]~18                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[4]~17                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[4]~16                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[3]~15                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[3]~14                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[2]~13                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[2]~12                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[1]~11                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[1]~10                                                                                                               ; 1       ;
; dds:inst15|register:r|pout[0]~9                                                                                                                ; 1       ;
; dds:inst15|register:r|pout[0]~8                                                                                                                ; 1       ;
; wgp:inst17|smsw[0]                                                                                                                             ; 1       ;
; wgp:inst17|fwr[0]                                                                                                                              ; 1       ;
; wgp:inst17|rhomboid[0]                                                                                                                         ; 1       ;
; wgp:inst17|reciprocal[0]                                                                                                                       ; 1       ;
; wgp:inst17|smsw[1]                                                                                                                             ; 1       ;
; wgp:inst17|fwr[1]                                                                                                                              ; 1       ;
; wgp:inst17|rhomboid[1]                                                                                                                         ; 1       ;
; wgp:inst17|reciprocal[1]                                                                                                                       ; 1       ;
; wgp:inst17|smsw[2]                                                                                                                             ; 1       ;
; wgp:inst17|fwr[2]                                                                                                                              ; 1       ;
; wgp:inst17|rhomboid[2]                                                                                                                         ; 1       ;
; wgp:inst17|reciprocal[2]                                                                                                                       ; 1       ;
; wgp:inst17|smsw[3]                                                                                                                             ; 1       ;
; wgp:inst17|fwr[3]                                                                                                                              ; 1       ;
; wgp:inst17|rhomboid[3]                                                                                                                         ; 1       ;
; wgp:inst17|reciprocal[3]                                                                                                                       ; 1       ;
; wgp:inst17|smsw[4]                                                                                                                             ; 1       ;
; wgp:inst17|fwr[4]                                                                                                                              ; 1       ;
; wgp:inst17|rhomboid[4]                                                                                                                         ; 1       ;
; wgp:inst17|reciprocal[4]                                                                                                                       ; 1       ;
; wgp:inst17|smsw[5]                                                                                                                             ; 1       ;
; wgp:inst17|fwr[5]                                                                                                                              ; 1       ;
; wgp:inst17|rhomboid[5]                                                                                                                         ; 1       ;
; wgp:inst17|reciprocal[5]                                                                                                                       ; 1       ;
; wgp:inst17|smsw[6]                                                                                                                             ; 1       ;
; wgp:inst17|fwr[6]                                                                                                                              ; 1       ;
; wgp:inst17|rhomboid[6]                                                                                                                         ; 1       ;
; wgp:inst17|reciprocal[6]                                                                                                                       ; 1       ;
; wgp:inst17|smsw[7]                                                                                                                             ; 1       ;
; wgp:inst17|fwr[7]                                                                                                                              ; 1       ;
; wgp:inst17|rhomboid[7]                                                                                                                         ; 1       ;
; wgp:inst17|reciprocal[7]                                                                                                                       ; 1       ;
; rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|q_a[1]                                                                 ; 1       ;
; rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|q_a[5]                                                                 ; 1       ;
; rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|q_a[6]                                                                 ; 1       ;
; rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|q_a[7]                                                                 ; 1       ;
; rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|q_a[0]                                                                 ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+----------------+----------------------+-----------------+-----------------+
; Name                                                                               ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF      ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+----------------+----------------------+-----------------+-----------------+
; rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; sine.mif ; M9K_X27_Y17_N0 ; Don't care           ; Old data        ; Old data        ;
+------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |amps|rom:inst|altsyncram:altsyncram_component|altsyncram_f191:auto_generated|ALTSYNCRAM                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000) (200) (128) (80)    ;(10000011) (203) (131) (83)   ;(10000110) (206) (134) (86)   ;(10001001) (211) (137) (89)   ;(10001100) (214) (140) (8C)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100001) (241) (161) (A1)   ;(10100100) (244) (164) (A4)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110110) (266) (182) (B6)   ;(10111001) (271) (185) (B9)   ;(10111011) (273) (187) (BB)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000011) (303) (195) (C3)   ;
;24;(11000110) (306) (198) (C6)    ;(11001001) (311) (201) (C9)   ;(11001011) (313) (203) (CB)   ;(11001110) (316) (206) (CE)   ;(11010000) (320) (208) (D0)   ;(11010010) (322) (210) (D2)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011001) (331) (217) (D9)    ;(11011011) (333) (219) (DB)   ;(11011110) (336) (222) (DE)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100100) (344) (228) (E4)   ;(11100110) (346) (230) (E6)   ;(11100111) (347) (231) (E7)   ;
;40;(11101001) (351) (233) (E9)    ;(11101011) (353) (235) (EB)   ;(11101100) (354) (236) (EC)   ;(11101110) (356) (238) (EE)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110010) (362) (242) (F2)   ;(11110100) (364) (244) (F4)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11110111) (367) (247) (F7)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;
;56;(11111100) (374) (252) (FC)    ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;64;(11111111) (377) (255) (FF)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;
;72;(11111100) (374) (252) (FC)    ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110111) (367) (247) (F7)   ;(11110110) (366) (246) (F6)   ;
;80;(11110101) (365) (245) (F5)    ;(11110100) (364) (244) (F4)   ;(11110010) (362) (242) (F2)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101110) (356) (238) (EE)   ;(11101100) (354) (236) (EC)   ;(11101011) (353) (235) (EB)   ;
;88;(11101001) (351) (233) (E9)    ;(11100111) (347) (231) (E7)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011011) (333) (219) (DB)   ;
;96;(11011001) (331) (217) (D9)    ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010010) (322) (210) (D2)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;104;(11000110) (306) (198) (C6)    ;(11000011) (303) (195) (C3)   ;(11000001) (301) (193) (C1)   ;(10111110) (276) (190) (BE)   ;(10111011) (273) (187) (BB)   ;(10111001) (271) (185) (B9)   ;(10110110) (266) (182) (B6)   ;(10110011) (263) (179) (B3)   ;
;112;(10110000) (260) (176) (B0)    ;(10101101) (255) (173) (AD)   ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100100) (244) (164) (A4)   ;(10100001) (241) (161) (A1)   ;(10011110) (236) (158) (9E)   ;(10011011) (233) (155) (9B)   ;
;120;(10011000) (230) (152) (98)    ;(10010101) (225) (149) (95)   ;(10010010) (222) (146) (92)   ;(10001111) (217) (143) (8F)   ;(10001100) (214) (140) (8C)   ;(10001001) (211) (137) (89)   ;(10000110) (206) (134) (86)   ;(10000011) (203) (131) (83)   ;
;128;(10000000) (200) (128) (80)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011110) (136) (94) (5E)   ;(01011011) (133) (91) (5B)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000100) (104) (68) (44)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111100) (74) (60) (3C)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101101) (55) (45) (2D)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100110) (46) (38) (26)    ;(00100100) (44) (36) (24)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00011000) (30) (24) (18)   ;
;168;(00010110) (26) (22) (16)    ;(00010100) (24) (20) (14)   ;(00010011) (23) (19) (13)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001101) (15) (13) (0D)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00001000) (10) (8) (08)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;
;184;(00000011) (3) (3) (03)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;
;192;(00000001) (1) (1) (01)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;
;200;(00000011) (3) (3) (03)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001000) (10) (8) (08)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001101) (15) (13) (0D)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010011) (23) (19) (13)   ;(00010100) (24) (20) (14)   ;
;216;(00010110) (26) (22) (16)    ;(00011000) (30) (24) (18)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100100) (44) (36) (24)   ;
;224;(00100110) (46) (38) (26)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101101) (55) (45) (2D)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111100) (74) (60) (3C)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000100) (104) (68) (44)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011011) (133) (91) (5B)   ;(01011110) (136) (94) (5E)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 418 / 32,401 ( 1 % )   ;
; C16 interconnects           ; 5 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 193 / 21,816 ( < 1 % ) ;
; Direct links                ; 138 / 32,401 ( < 1 % ) ;
; Global clocks               ; 3 / 10 ( 30 % )        ;
; Local interconnects         ; 154 / 10,320 ( 1 % )   ;
; R24 interconnects           ; 16 / 1,289 ( 1 % )     ;
; R4 interconnects            ; 196 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.33) ; Number of LABs  (Total = 27) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 3                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 2                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 3                            ;
; 16                                          ; 11                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.30) ; Number of LABs  (Total = 27) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 20                           ;
; 1 Sync. clear                      ; 10                           ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.26) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 5                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.30) ; Number of LABs  (Total = 27) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 4                            ;
; 9                                               ; 3                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.07) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 4                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 33        ; 0            ; 0            ; 33        ; 33        ; 0            ; 9            ; 0            ; 0            ; 24           ; 0            ; 9            ; 24           ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 33        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 33           ; 33           ; 33           ; 33           ; 33           ; 0         ; 33           ; 33           ; 0         ; 0         ; 33           ; 24           ; 33           ; 33           ; 9            ; 33           ; 24           ; 9            ; 33           ; 33           ; 33           ; 24           ; 33           ; 33           ; 33           ; 33           ; 33           ; 0         ; 33           ; 33           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; co                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wave[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wave[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wave[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wave[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wave[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wave[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wave[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wave[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; preset             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; phase_cnt[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; phase_cnt[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; phase_cnt[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; phase_cnt[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; phase_cnt[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; phase_cnt[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; phase_cnt[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; phase_cnt[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk,preset      ; clk,preset           ; 30.2              ;
; I/O             ; clk,preset           ; 1.3               ;
; clk             ; clk                  ; 1.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                   ;
+-------------------------------+-----------------------------+-------------------+
; Source Register               ; Destination Register        ; Delay Added in ns ;
+-------------------------------+-----------------------------+-------------------+
; 74193:inst6|26~1              ; 74193:inst6|26~_emulated    ; 3.752             ;
; 74193:inst7|24~1              ; 74193:inst7|24~_emulated    ; 3.524             ;
; 74193:inst6|24~1              ; 74193:inst6|24~_emulated    ; 3.519             ;
; 74193:inst6|25~1              ; 74193:inst6|25~_emulated    ; 3.488             ;
; 74193:inst7|25~1              ; 74193:inst7|25~_emulated    ; 3.385             ;
; 74193:inst6|23~1              ; 74193:inst6|23~_emulated    ; 3.378             ;
; 7476:inst10|8                 ; 7476:inst10|8               ; 2.741             ;
; 74193:inst7|23~1              ; 74193:inst7|23~_emulated    ; 2.460             ;
; preset                        ; 7476:inst10|8               ; 1.299             ;
; 74193:inst7|26~1              ; 74193:inst7|26~_emulated    ; 0.237             ;
; dds:inst15|register:r|pout[2] ; wave[4]                     ; 0.162             ;
; dds:inst15|register:r|pout[1] ; wave[4]                     ; 0.162             ;
; dds:inst15|register:r|pout[6] ; wave[4]                     ; 0.161             ;
; dds:inst15|register:r|pout[5] ; wave[4]                     ; 0.161             ;
; dds:inst15|register:r|pout[4] ; wave[4]                     ; 0.161             ;
; dds:inst15|register:r|pout[3] ; wave[4]                     ; 0.161             ;
; dds:inst15|register:r|pout[7] ; wave[4]                     ; 0.161             ;
; 74193:inst6|23~_emulated      ; 74193:inst6|24~_emulated    ; 0.017             ;
; sw[7]                         ; 74193:inst6|24~_emulated    ; 0.017             ;
; 74193:inst6|24~_emulated      ; 74193:inst6|24~_emulated    ; 0.017             ;
; sw[6]                         ; 74193:inst6|24~_emulated    ; 0.017             ;
; 74193:inst6|25~_emulated      ; 74193:inst6|24~_emulated    ; 0.017             ;
; sw[5]                         ; 74193:inst6|24~_emulated    ; 0.017             ;
; 74193:inst7|23~_emulated      ; 74193:inst6|24~_emulated    ; 0.017             ;
; sw[3]                         ; 74193:inst6|24~_emulated    ; 0.017             ;
; 74193:inst7|24~_emulated      ; 74193:inst6|24~_emulated    ; 0.017             ;
; sw[2]                         ; 74193:inst6|24~_emulated    ; 0.017             ;
; 74193:inst7|25~_emulated      ; 74193:inst6|24~_emulated    ; 0.017             ;
; sw[1]                         ; 74193:inst6|24~_emulated    ; 0.017             ;
; 74193:inst7|26~_emulated      ; 74193:inst6|24~_emulated    ; 0.017             ;
; sw[0]                         ; 74193:inst6|24~_emulated    ; 0.017             ;
; 74193:inst6|26~_emulated      ; 74193:inst6|24~_emulated    ; 0.017             ;
; sw[4]                         ; 74193:inst6|24~_emulated    ; 0.017             ;
; clk                           ; 74193:inst6|24~_emulated    ; 0.017             ;
; counter:inst14|pout[2]        ; wgp:inst17|waveform[7]~reg0 ; 0.017             ;
+-------------------------------+-----------------------------+-------------------+
Note: This table only shows the top 35 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CE6E22C6 for design amps
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C6 is compatible
    Info (176445): Device EP4CE15E22C6 is compatible
    Info (176445): Device EP4CE22E22C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 33 pins of 33 total pins
    Info (169086): Pin co not assigned to an exact location on the device
    Info (169086): Pin wave[7] not assigned to an exact location on the device
    Info (169086): Pin wave[6] not assigned to an exact location on the device
    Info (169086): Pin wave[5] not assigned to an exact location on the device
    Info (169086): Pin wave[4] not assigned to an exact location on the device
    Info (169086): Pin wave[3] not assigned to an exact location on the device
    Info (169086): Pin wave[2] not assigned to an exact location on the device
    Info (169086): Pin wave[1] not assigned to an exact location on the device
    Info (169086): Pin wave[0] not assigned to an exact location on the device
    Info (169086): Pin sw[10] not assigned to an exact location on the device
    Info (169086): Pin sw[9] not assigned to an exact location on the device
    Info (169086): Pin sw[8] not assigned to an exact location on the device
    Info (169086): Pin sw[12] not assigned to an exact location on the device
    Info (169086): Pin sw[11] not assigned to an exact location on the device
    Info (169086): Pin preset not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin phase_cnt[0] not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin phase_cnt[1] not assigned to an exact location on the device
    Info (169086): Pin phase_cnt[2] not assigned to an exact location on the device
    Info (169086): Pin phase_cnt[3] not assigned to an exact location on the device
    Info (169086): Pin phase_cnt[4] not assigned to an exact location on the device
    Info (169086): Pin phase_cnt[5] not assigned to an exact location on the device
    Info (169086): Pin phase_cnt[6] not assigned to an exact location on the device
    Info (169086): Pin phase_cnt[7] not assigned to an exact location on the device
    Info (169086): Pin sw[7] not assigned to an exact location on the device
    Info (169086): Pin sw[6] not assigned to an exact location on the device
    Info (169086): Pin sw[5] not assigned to an exact location on the device
    Info (169086): Pin sw[4] not assigned to an exact location on the device
    Info (169086): Pin sw[3] not assigned to an exact location on the device
    Info (169086): Pin sw[2] not assigned to an exact location on the device
    Info (169086): Pin sw[1] not assigned to an exact location on the device
    Info (169086): Pin sw[0] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'amps.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 33 nodes
    Warning (332126): Node "inst6|27|combout"
    Warning (332126): Node "inst9|dataa"
    Warning (332126): Node "inst9|combout"
    Warning (332126): Node "inst6|23~2|datac"
    Warning (332126): Node "inst6|23~2|combout"
    Warning (332126): Node "inst6|27|dataa"
    Warning (332126): Node "inst6|24~2|datac"
    Warning (332126): Node "inst6|24~2|combout"
    Warning (332126): Node "inst6|21|dataa"
    Warning (332126): Node "inst6|21|combout"
    Warning (332126): Node "inst6|27|datab"
    Warning (332126): Node "inst6|25~2|datac"
    Warning (332126): Node "inst6|25~2|combout"
    Warning (332126): Node "inst6|21|datab"
    Warning (332126): Node "inst7|23~2|datac"
    Warning (332126): Node "inst7|23~2|combout"
    Warning (332126): Node "inst7|27|dataa"
    Warning (332126): Node "inst7|27|combout"
    Warning (332126): Node "inst6|21|datac"
    Warning (332126): Node "inst7|24~2|datac"
    Warning (332126): Node "inst7|24~2|combout"
    Warning (332126): Node "inst7|21|dataa"
    Warning (332126): Node "inst7|21|combout"
    Warning (332126): Node "inst7|27|datab"
    Warning (332126): Node "inst7|25~2|datac"
    Warning (332126): Node "inst7|25~2|combout"
    Warning (332126): Node "inst7|21|datab"
    Warning (332126): Node "inst7|26~2|datac"
    Warning (332126): Node "inst7|26~2|combout"
    Warning (332126): Node "inst7|21|datac"
    Warning (332126): Node "inst6|26~2|datac"
    Warning (332126): Node "inst6|26~2|combout"
    Warning (332126): Node "inst6|21|datad"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: inst7|21|datad  to: inst6|26~2|combout
    Info (332098): From: inst9|datad  to: inst6|26~2|combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node 74193:inst7|21
        Info (176357): Destination node 74193:inst7|26~_emulated
        Info (176357): Destination node 74193:inst7|51
        Info (176357): Destination node 74193:inst7|5
Info (176353): Automatically promoted node 7476:inst10|8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node 7476:inst10|8~0
        Info (176357): Destination node co~output
Info (176353): Automatically promoted node inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node 74193:inst6|25~2
        Info (176357): Destination node 74193:inst6|26~2
        Info (176357): Destination node 74193:inst6|24~2
        Info (176357): Destination node 74193:inst6|23~2
        Info (176357): Destination node 74193:inst7|23~2
        Info (176357): Destination node 74193:inst7|24~2
        Info (176357): Destination node 74193:inst7|25~2
        Info (176357): Destination node 74193:inst7|26~2
        Info (176357): Destination node 74193:inst6|26~1
        Info (176357): Destination node 74193:inst7|26~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 32 (unused VREF, 2.5V VCCIO, 23 input, 9 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/SM2A/Documents/ModelSim Projects/lab3_Q/Amplitude Selector/output_files/amps.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 40 warnings
    Info: Peak virtual memory: 4916 megabytes
    Info: Processing ended: Sat May 22 15:04:25 2021
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/SM2A/Documents/ModelSim Projects/lab3_Q/Amplitude Selector/output_files/amps.fit.smsg.


