# 명령어

## 복잡 명령어 집합 (CISC)

CPU는 한정된 명령어 집합에서 지시되는 명령을 수행하는 역할을 합니다.

초창기에는 어셈블리어로 코딩했기 때문에 더 많은 명령어가 필요하다고 느꼈습니다.

> 하지만, 메모리 용량이 적기 때문에 명령어를 세밀하게 설계해서 최적화했어야 한다.

이 시기 명령어 집합은 모두 hardwired 방식이었는데, 인출(IF), 해독(ID), 실행(EX) 등 각 단계가 특정 조합 회로로 직접 제어됐습니다.

> hardwired 방식은 실행에 효율적이지만, 유연하지 않았다.

본질적으로 소프트웨어는 하드웨어 비해서 변경이 쉽기 때문에 hardwired 방식을 소프트웨어에서 마이크로코드로 구현하여 대체할 수 있게 하였습니다.

그럼에도 불구하고, 마이크로코드는 버그 수정이 어렵고 트랜지스터 소모가 크다는 문제가 있었습니다.

## 축소 명령어 집합 (RISC)

복잡한 명령어 집합은 로직을 단순화할 수 있으나 성능적인 면에서 (마이크로코드가 레지스터를 더 사용하기 때문에) 축소화된 명령어 집합에 비해 좋지 않았습니다.

축소 명령어 집합은 파이프라이닝 덕분에 성능이 좋았는데, 명령어 파이프라인은 일반적으로 다음과 같은 단계를 거칩니다

1. **명령어 인출 (Fetch)**: 메모리에서 명령어를 가져옵니다.
2. **명령어 해석 (Decode)**: 가져온 명령어를 해석하여 어떤 작업을 해야 하는지 결정합니다.
3. **명령어 실행 (Execute)**: 명령어를 실행합니다.
4. **메모리 접근 (Memory Access)**: 필요한 경우 메모리에 접근합니다.
5. **결과 저장 (Write Back)**: 연산 결과를 레지스터에 저장합니다.

- **CISC**: CISC 아키텍처는 복잡하고 다양한 명령어를 가지고 있습니다. 단일 명령어가 여러 작업을 수행할 수 있고, 실행 시간이 일정하지 않습니다. 이러한 복잡한 명령어는 해석과 실행이 더 많은 단계를 필요로 하기 때문에 파이프라인의 효율성을 떨어뜨립니다.
- **RISC**: RISC 아키텍처는 단순하고 균일한 명령어를 가지고 있습니다. 모든 명령어가 동일한 실행 시간을 갖도록 설계되어 파이프라인의 각 단계를 일정하고 예측 가능하게 만듭니다.

### LOAD, STORE 구조

- **CISC**: 명령어 자체에 메모리 접근이 포함될 수 있습니다.
- **RISC**: 메모리 접근은 LOAD와 STORE 명령어로만 수행되며, 연산은 레지스터 간에만 이루어집니다.

## 각 명령어 집합의 성능 최적화

CPU에서 인터페이스인 명령어 집합을 바라보기 때문에 시그니처를 바꿀 수 없었고, 대신 내부 로직을 변경하기로 하였습니다.

> 마이크로 명령어는 복잡 집합 명령어를 축소 집합 명령어에 대응되도록 하는 명령어이다.

### 하이퍼스레딩

> 하이퍼스레딩은 두 개의 명령어 흐름을 번갈아서 처리해서 여러 개의 코어인 것처럼 하는 기술이다.

- **파이프라이닝**은 동일한 명령어 스트림에서 여러 명령어를 동시에 처리하여 성능을 향상시키는 기술입니다. 이는 CPU가 명령어를 처리하는 방식에 영향을 미칩니다.

- **하이퍼스레딩**은 하나의 물리적 코어가 동시에 여러 스레드를 처리할 수 있도록 하여 성능을 향상시키는 기술입니다. 이는 다중 스레드가 실행되는 방식을 개선합니다

명령어간의 종속성으로 파이프라인은 항상 채워진 상태를 유지할 수 없기 때문에 빈 공간에 다른 명령어 흐름을 넣어서 최대한의 활용률을 통해 처리하는 것입니다.
