TimeQuest Timing Analyzer report for finalProject
Sun Apr 02 22:35:21 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider:b2v_inst14|temp'
 13. Slow 1200mV 85C Model Setup: 'clk_in'
 14. Slow 1200mV 85C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'
 15. Slow 1200mV 85C Model Setup: 'reset'
 16. Slow 1200mV 85C Model Hold: 'reset'
 17. Slow 1200mV 85C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'
 18. Slow 1200mV 85C Model Hold: 'clock_divider:b2v_inst14|temp'
 19. Slow 1200mV 85C Model Hold: 'clk_in'
 20. Slow 1200mV 85C Model Recovery: 'clock_divider:b2v_inst14|temp'
 21. Slow 1200mV 85C Model Recovery: 'clk_in'
 22. Slow 1200mV 85C Model Removal: 'clk_in'
 23. Slow 1200mV 85C Model Removal: 'clock_divider:b2v_inst14|temp'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 85C Model Metastability Report
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temp'
 40. Slow 1200mV 0C Model Setup: 'clk_in'
 41. Slow 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'
 42. Slow 1200mV 0C Model Setup: 'reset'
 43. Slow 1200mV 0C Model Hold: 'reset'
 44. Slow 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'
 45. Slow 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temp'
 46. Slow 1200mV 0C Model Hold: 'clk_in'
 47. Slow 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temp'
 48. Slow 1200mV 0C Model Recovery: 'clk_in'
 49. Slow 1200mV 0C Model Removal: 'clk_in'
 50. Slow 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temp'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Slow 1200mV 0C Model Metastability Report
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temp'
 66. Fast 1200mV 0C Model Setup: 'clk_in'
 67. Fast 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'
 68. Fast 1200mV 0C Model Setup: 'reset'
 69. Fast 1200mV 0C Model Hold: 'reset'
 70. Fast 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'
 71. Fast 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temp'
 72. Fast 1200mV 0C Model Hold: 'clk_in'
 73. Fast 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temp'
 74. Fast 1200mV 0C Model Recovery: 'clk_in'
 75. Fast 1200mV 0C Model Removal: 'clk_in'
 76. Fast 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temp'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Fast 1200mV 0C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Board Trace Model Assignments
 92. Input Transition Times
 93. Slow Corner Signal Integrity Metrics
 94. Fast Corner Signal Integrity Metrics
 95. Setup Transfers
 96. Hold Transfers
 97. Recovery Transfers
 98. Removal Transfers
 99. Report TCCS
100. Report RSKM
101. Unconstrained Paths
102. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; finalProject                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                   ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; Clock Name                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                         ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; clk_in                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }                                      ;
; clock_divider:b2v_inst14|temp               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:b2v_inst14|temp }               ;
; control_unit:b2v_inst11|present_state.add3a ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:b2v_inst11|present_state.add3a } ;
; reset                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                                       ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                  ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 7.73 MHz   ; 7.73 MHz        ; clock_divider:b2v_inst14|temp ;      ;
; 232.07 MHz ; 232.07 MHz      ; clk_in                        ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+---------------------------------------------+----------+---------------+
; Clock                                       ; Slack    ; End Point TNS ;
+---------------------------------------------+----------+---------------+
; clock_divider:b2v_inst14|temp               ; -133.404 ; -23958.315    ;
; clk_in                                      ; -3.309   ; -64.643       ;
; control_unit:b2v_inst11|present_state.add3a ; -2.752   ; -13.857       ;
; reset                                       ; -0.477   ; -2.477        ;
+---------------------------------------------+----------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; reset                                       ; -5.299 ; -66.795       ;
; control_unit:b2v_inst11|present_state.add3a ; -4.462 ; -49.235       ;
; clock_divider:b2v_inst14|temp               ; -0.107 ; -0.107        ;
; clk_in                                      ; -0.058 ; -0.058        ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:b2v_inst14|temp ; -2.350 ; -352.457      ;
; clk_in                        ; -0.097 ; -1.356        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -0.062 ; -0.807        ;
; clock_divider:b2v_inst14|temp ; 0.694  ; 0.000         ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_in                                      ; -3.000 ; -36.000       ;
; reset                                       ; -3.000 ; -15.133       ;
; clock_divider:b2v_inst14|temp               ; -2.484 ; -1308.936     ;
; control_unit:b2v_inst11|present_state.add3a ; 0.364  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:b2v_inst14|temp'                                                                                                                                        ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack    ; From Node                          ; To Node                      ; Launch Clock                                ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; -133.404 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.776     ; 129.113    ;
; -133.249 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.776     ; 128.958    ;
; -133.206 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.258     ; 129.433    ;
; -133.090 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.350     ; 129.225    ;
; -133.083 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.905     ; 129.663    ;
; -133.057 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[17] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.395     ; 129.657    ;
; -133.051 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.258     ; 129.278    ;
; -133.049 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.764     ; 128.770    ;
; -132.960 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.762     ; 128.683    ;
; -132.935 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.350     ; 129.070    ;
; -132.928 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.905     ; 129.508    ;
; -132.902 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[13] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.395     ; 129.502    ;
; -132.851 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.246     ; 129.090    ;
; -132.762 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.244     ; 129.003    ;
; -132.756 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.770     ; 128.471    ;
; -132.735 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.338     ; 128.882    ;
; -132.728 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.893     ; 129.320    ;
; -132.704 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.746     ; 128.443    ;
; -132.702 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[23] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.383     ; 129.314    ;
; -132.646 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.336     ; 128.795    ;
; -132.639 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.891     ; 129.233    ;
; -132.617 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[17] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.258     ; 129.354    ;
; -132.613 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[22] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.381     ; 129.227    ;
; -132.581 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.770     ; 128.296    ;
; -132.580 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.770     ; 128.295    ;
; -132.573 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.445     ; 129.113    ;
; -132.558 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.252     ; 128.791    ;
; -132.506 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.228     ; 128.763    ;
; -132.462 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[13] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.258     ; 129.199    ;
; -132.442 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.344     ; 128.583    ;
; -132.435 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.899     ; 129.021    ;
; -132.418 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.445     ; 128.958    ;
; -132.409 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[6]  ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.389     ; 129.015    ;
; -132.390 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.320     ; 128.555    ;
; -132.383 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.252     ; 128.616    ;
; -132.383 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.875     ; 128.993    ;
; -132.382 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.252     ; 128.615    ;
; -132.375 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.927     ; 129.433    ;
; -132.357 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[25] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.365     ; 128.987    ;
; -132.306 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.320     ; 129.471    ;
; -132.300 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.767     ; 128.018    ;
; -132.267 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.344     ; 128.408    ;
; -132.266 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.344     ; 128.407    ;
; -132.262 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[23] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.246     ; 129.011    ;
; -132.260 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.899     ; 128.846    ;
; -132.259 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.019     ; 129.225    ;
; -132.259 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.899     ; 128.845    ;
; -132.252 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.574     ; 129.663    ;
; -132.234 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.389     ; 128.840    ;
; -132.233 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[14] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.389     ; 128.839    ;
; -132.229 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.756     ; 127.958    ;
; -132.220 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.927     ; 129.278    ;
; -132.218 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.433     ; 128.770    ;
; -132.186 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.752     ; 127.919    ;
; -132.173 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[22] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.244     ; 128.924    ;
; -132.151 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.320     ; 129.316    ;
; -132.129 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.431     ; 128.683    ;
; -132.104 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.019     ; 129.070    ;
; -132.102 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.249     ; 128.338    ;
; -132.097 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.574     ; 129.508    ;
; -132.092 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.779     ; 127.798    ;
; -132.068 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.769     ; 127.784    ;
; -132.062 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[17] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.832     ; 129.225    ;
; -132.053 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.159     ; 128.379    ;
; -132.048 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.761     ; 127.772    ;
; -132.031 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.238     ; 128.278    ;
; -132.020 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.915     ; 129.090    ;
; -131.988 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.234     ; 128.239    ;
; -131.986 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.341     ; 128.130    ;
; -131.979 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.896     ; 128.568    ;
; -131.969 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[6]  ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.252     ; 128.712    ;
; -131.953 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[28] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.386     ; 128.562    ;
; -131.951 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.308     ; 129.128    ;
; -131.931 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.913     ; 129.003    ;
; -131.925 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.439     ; 128.471    ;
; -131.923 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.791     ; 128.617    ;
; -131.922 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[24] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.763     ; 127.644    ;
; -131.917 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[25] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.228     ; 128.684    ;
; -131.915 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.330     ; 128.070    ;
; -131.908 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.885     ; 128.508    ;
; -131.907 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[13] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.832     ; 129.070    ;
; -131.904 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.007     ; 128.882    ;
; -131.898 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.159     ; 128.224    ;
; -131.897 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.562     ; 129.320    ;
; -131.894 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.261     ; 128.118    ;
; -131.889 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[11] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.770     ; 127.604    ;
; -131.882 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[26] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.375     ; 128.502    ;
; -131.873 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.415     ; 128.443    ;
; -131.872 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.326     ; 128.031    ;
; -131.870 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.251     ; 128.104    ;
; -131.865 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.881     ; 128.469    ;
; -131.862 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.306     ; 129.041    ;
; -131.861 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.598     ; 128.748    ;
; -131.850 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.243     ; 128.092    ;
; -131.839 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[30] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.371     ; 128.463    ;
; -131.815 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.005     ; 128.795    ;
; -131.808 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.560     ; 129.233    ;
; -131.794 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.252     ; 128.537    ;
; -131.793 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[14] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.252     ; 128.536    ;
; -131.778 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.353     ; 127.910    ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.309 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 4.239      ;
; -3.274 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 4.204      ;
; -3.253 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 4.183      ;
; -3.225 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 4.155      ;
; -3.211 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.066     ; 4.140      ;
; -3.199 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.066     ; 4.128      ;
; -3.158 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 4.088      ;
; -3.104 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.066     ; 4.033      ;
; -3.064 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.066     ; 3.993      ;
; -3.022 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.952      ;
; -3.016 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.946      ;
; -2.937 ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.870      ;
; -2.934 ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.867      ;
; -2.929 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.066     ; 3.858      ;
; -2.926 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.066     ; 3.855      ;
; -2.910 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.840      ;
; -2.905 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.835      ;
; -2.900 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.833      ;
; -2.886 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.819      ;
; -2.771 ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.704      ;
; -2.686 ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.619      ;
; -2.685 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.619      ;
; -2.685 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.066     ; 3.614      ;
; -2.666 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.600      ;
; -2.661 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.594      ;
; -2.649 ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.582      ;
; -2.633 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.567      ;
; -2.619 ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.552      ;
; -2.566 ; clock_divider:b2v_inst14|count[16] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.499      ;
; -2.545 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.478      ;
; -2.543 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.477      ;
; -2.539 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.472      ;
; -2.489 ; clock_divider:b2v_inst14|count[11] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.422      ;
; -2.485 ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.418      ;
; -2.483 ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.416      ;
; -2.444 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.379      ;
; -2.440 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.375      ;
; -2.435 ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.368      ;
; -2.429 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[27] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.362      ;
; -2.423 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[28] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.356      ;
; -2.420 ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.353      ;
; -2.420 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.355      ;
; -2.419 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.354      ;
; -2.411 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.345      ;
; -2.410 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.345      ;
; -2.389 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.324      ;
; -2.388 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.323      ;
; -2.388 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.323      ;
; -2.383 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.318      ;
; -2.381 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.316      ;
; -2.376 ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.309      ;
; -2.354 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.289      ;
; -2.352 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.282      ;
; -2.350 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.285      ;
; -2.348 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.286      ;
; -2.346 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.280      ;
; -2.341 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.275      ;
; -2.334 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.268      ;
; -2.329 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.263      ;
; -2.315 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.249      ;
; -2.313 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[25] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.246      ;
; -2.312 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.246      ;
; -2.307 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[26] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.240      ;
; -2.303 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.238      ;
; -2.302 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.237      ;
; -2.300 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.234      ;
; -2.299 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.237      ;
; -2.271 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.206      ;
; -2.270 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.205      ;
; -2.270 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.205      ;
; -2.264 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.199      ;
; -2.251 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.186      ;
; -2.250 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.185      ;
; -2.250 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.185      ;
; -2.230 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.168      ;
; -2.222 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.160      ;
; -2.221 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[12] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.151      ;
; -2.220 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.155      ;
; -2.219 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.154      ;
; -2.219 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.154      ;
; -2.211 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.146      ;
; -2.210 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.145      ;
; -2.210 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.145      ;
; -2.203 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.141      ;
; -2.203 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.140      ;
; -2.199 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.133      ;
; -2.197 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[23] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.130      ;
; -2.197 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.134      ;
; -2.195 ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.128      ;
; -2.194 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.128      ;
; -2.181 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.119      ;
; -2.178 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.113      ;
; -2.177 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.112      ;
; -2.169 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.103      ;
; -2.166 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.100      ;
; -2.166 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.100      ;
; -2.165 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.099      ;
; -2.159 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.094      ;
; -2.158 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.093      ;
; -2.157 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.091      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                           ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.752 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.002      ; 4.217      ;
; -2.566 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.314      ; 4.343      ;
; -2.455 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.314      ; 4.232      ;
; -2.383 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.002      ; 3.848      ;
; -2.378 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.002      ; 3.843      ;
; -2.322 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.451      ; 4.236      ;
; -2.304 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.002      ; 3.769      ;
; -2.294 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.002      ; 3.759      ;
; -2.289 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.342      ; 4.094      ;
; -2.276 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.978      ; 3.717      ;
; -2.230 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.420      ; 4.572      ;
; -2.221 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.002      ; 3.686      ;
; -2.178 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.357      ; 3.998      ;
; -2.174 ; control_unit:b2v_inst11|present_state.out3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.357      ; 3.994      ;
; -2.143 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.046      ; 3.652      ;
; -2.130 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.046      ; 3.639      ;
; -2.088 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.296      ; 3.847      ;
; -2.081 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.978      ; 3.522      ;
; -2.034 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.355      ; 3.852      ;
; -2.027 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.216      ; 3.706      ;
; -2.023 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.216      ; 3.702      ;
; -1.967 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.289      ; 3.719      ;
; -1.957 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.002      ; 3.422      ;
; -1.949 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.357      ; 3.769      ;
; -1.903 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.357      ; 3.723      ;
; -1.887 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.046      ; 3.396      ;
; -1.885 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.216      ; 3.564      ;
; -1.854 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.289      ; 3.606      ;
; -1.845 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.002      ; 3.310      ;
; -1.806 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.046      ; 3.315      ;
; -1.693 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.947      ; 3.826      ;
; -1.619 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.355      ; 3.437      ;
; -1.560 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.666      ; 4.148      ;
; -1.558 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.420      ; 3.900      ;
; -1.502 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.947      ; 3.635      ;
; -1.471 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 4.723      ;
; -1.404 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.947      ; 3.537      ;
; -1.306 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.193      ; 3.778      ;
; -1.296 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.214      ; 3.696      ;
; -1.267 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.648      ; 3.837      ;
; -1.201 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 4.453      ;
; -1.193 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.193      ; 3.665      ;
; -1.189 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 4.441      ;
; -1.173 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.214      ; 3.573      ;
; -1.036 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.634      ; 3.050      ;
; -1.034 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.752      ; 4.028      ;
; -1.030 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.334      ; 4.654      ;
; -1.028 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.634      ; 3.042      ;
; -1.017 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.821      ; 3.222      ;
; -0.998 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.604      ; 3.844      ;
; -0.907 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.850      ; 3.137      ;
; -0.868 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.634      ; 2.882      ;
; -0.837 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.973      ; 3.190      ;
; -0.834 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.914      ; 3.128      ;
; -0.813 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 4.065      ;
; -0.811 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 4.063      ;
; -0.790 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.783      ; 4.863      ;
; -0.770 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.634      ; 2.784      ;
; -0.757 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.674      ; 4.721      ;
; -0.747 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.752      ; 3.741      ;
; -0.739 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.385      ; 4.233      ;
; -0.704 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 3.956      ;
; -0.701 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.752      ; 3.695      ;
; -0.698 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.548      ; 4.536      ;
; -0.670 ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.355      ; 4.315      ;
; -0.621 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.548      ; 4.459      ;
; -0.620 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.604      ; 3.466      ;
; -0.613 ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.355      ; 4.258      ;
; -0.582 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.334      ; 4.206      ;
; -0.572 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.334      ; 4.196      ;
; -0.549 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.310      ; 4.149      ;
; -0.548 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 3.800      ;
; -0.537 ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.677      ; 4.504      ;
; -0.532 ; control_unit:b2v_inst11|present_state.st5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.677      ; 4.499      ;
; -0.462 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.334      ; 4.086      ;
; -0.457 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.334      ; 4.081      ;
; -0.443 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 3.695      ;
; -0.385 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 3.637      ;
; -0.376 ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.677      ; 4.343      ;
; -0.360 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.334      ; 3.984      ;
; -0.355 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.310      ; 3.955      ;
; -0.349 ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.256      ; 3.714      ;
; -0.336 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 3.588      ;
; -0.300 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.334      ; 3.924      ;
; -0.299 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.136      ; 2.714      ;
; -0.288 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.549      ; 4.120      ;
; -0.268 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.334      ; 3.892      ;
; -0.265 ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.677      ; 4.232      ;
; -0.173 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.549      ; 4.005      ;
; -0.170 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.256      ; 3.535      ;
; -0.168 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.312      ; 3.589      ;
; -0.124 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 3.376      ;
; -0.116 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.136      ; 2.531      ;
; -0.111 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.143      ; 3.363      ;
; -0.107 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.282      ; 3.498      ;
; -0.064 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.256      ; 3.429      ;
; -0.027 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.136      ; 2.442      ;
; 0.071  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.865      ; 3.036      ;
; 0.104  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.978      ; 5.108      ;
; 0.178  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 5.220      ; 5.276      ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                                                                   ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.477 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.521      ; 2.636      ;
; -0.435 ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.725      ; 4.572      ;
; -0.421 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.703      ; 4.723      ;
; -0.368 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.521      ; 2.527      ;
; -0.341 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.157      ; 2.636      ;
; -0.294 ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.366      ; 4.572      ;
; -0.280 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.344      ; 4.723      ;
; -0.280 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.124      ; 2.852      ;
; -0.276 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.628      ; 2.852      ;
; -0.266 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.998      ; 4.217      ;
; -0.232 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.157      ; 2.527      ;
; -0.191 ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.422      ; 4.385      ;
; -0.182 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.165      ; 4.120      ;
; -0.151 ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.703      ; 4.453      ;
; -0.139 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.703      ; 4.441      ;
; -0.125 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.639      ; 4.217      ;
; -0.097 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.287      ; 5.108      ;
; -0.080 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.310      ; 4.343      ;
; -0.074 ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.740      ; 2.539      ;
; -0.074 ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.415      ; 4.261      ;
; -0.070 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.573      ; 3.091      ;
; -0.067 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.165      ; 4.005      ;
; -0.066 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.077      ; 3.091      ;
; -0.054 ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.732      ; 2.431      ;
; -0.050 ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.063      ; 4.385      ;
; -0.041 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.806      ; 4.120      ;
; -0.023 ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.529      ; 5.276      ;
; -0.014 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.464      ; 2.926      ;
; -0.010 ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.344      ; 4.453      ;
; -0.010 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.968      ; 2.926      ;
; 0.000  ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.422      ; 4.194      ;
; 0.002  ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.344      ; 4.441      ;
; 0.004  ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.422      ; 4.190      ;
; 0.016  ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.312      ; 4.028      ;
; 0.020  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.894      ; 4.654      ;
; 0.031  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.310      ; 4.232      ;
; 0.036  ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.415      ; 4.151      ;
; 0.043  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.415      ; 4.144      ;
; 0.044  ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.928      ; 5.108      ;
; 0.048  ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.125      ; 2.798      ;
; 0.052  ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.164      ; 3.844      ;
; 0.054  ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.368      ; 2.539      ;
; 0.061  ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.951      ; 4.343      ;
; 0.064  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.338      ; 2.722      ;
; 0.067  ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.056      ; 4.261      ;
; 0.068  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.842      ; 2.722      ;
; 0.068  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.375      ; 3.186      ;
; 0.074  ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.806      ; 4.005      ;
; 0.075  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.361      ; 2.431      ;
; 0.082  ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.903      ; 4.571      ;
; 0.092  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.145      ; 2.501      ;
; 0.096  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.649      ; 2.501      ;
; 0.096  ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.422      ; 4.098      ;
; 0.098  ; control_unit:b2v_inst11|present_state.ldi3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.422      ; 4.096      ;
; 0.099  ; control_unit:b2v_inst11|present_state.mul3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.903      ; 4.554      ;
; 0.103  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.998      ; 3.848      ;
; 0.108  ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.998      ; 3.843      ;
; 0.112  ; control_unit:b2v_inst11|present_state.ror3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.415      ; 4.075      ;
; 0.118  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 5.170      ; 5.276      ;
; 0.141  ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.063      ; 4.194      ;
; 0.141  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.338      ; 2.645      ;
; 0.145  ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.063      ; 4.190      ;
; 0.145  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.842      ; 2.645      ;
; 0.146  ; control_unit:b2v_inst11|present_state.ori3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.415      ; 4.041      ;
; 0.149  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.145      ; 2.444      ;
; 0.153  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.649      ; 2.444      ;
; 0.153  ; control_unit:b2v_inst11|present_state.or3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.415      ; 4.034      ;
; 0.157  ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.953      ; 4.028      ;
; 0.161  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.535      ; 4.654      ;
; 0.162  ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.246      ; 4.905      ;
; 0.164  ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.447      ; 4.236      ;
; 0.168  ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.287      ; 4.843      ;
; 0.172  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.951      ; 4.232      ;
; 0.177  ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.754      ; 2.798      ;
; 0.177  ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.056      ; 4.151      ;
; 0.180  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.124      ; 2.392      ;
; 0.182  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.998      ; 3.769      ;
; 0.184  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.628      ; 2.392      ;
; 0.184  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.056      ; 4.144      ;
; 0.185  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.124      ; 2.387      ;
; 0.189  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.628      ; 2.387      ;
; 0.192  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.998      ; 3.759      ;
; 0.193  ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.805      ; 3.844      ;
; 0.195  ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.740      ; 2.270      ;
; 0.197  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.905      ; 4.458      ;
; 0.197  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.215      ; 4.839      ;
; 0.197  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.338      ; 4.094      ;
; 0.203  ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.100      ; 2.345      ;
; 0.203  ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.415      ; 3.984      ;
; 0.207  ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.604      ; 2.345      ;
; 0.209  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.016      ; 3.186      ;
; 0.210  ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.974      ; 3.717      ;
; 0.211  ; control_unit:b2v_inst11|present_state.rol3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.415      ; 3.976      ;
; 0.213  ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.405      ; 2.065      ;
; 0.217  ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.556      ; 5.197      ;
; 0.223  ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.544      ; 4.571      ;
; 0.225  ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.467      ; 2.690      ;
; 0.228  ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.594      ; 4.116      ;
; 0.229  ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.971      ; 2.690      ;
; 0.230  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.467      ; 2.685      ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                                                                                ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -5.299 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.648      ; 1.379      ;
; -5.130 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.979      ; 1.379      ;
; -4.918 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.648      ; 1.760      ;
; -4.897 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.648      ; 1.781      ;
; -4.749 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.979      ; 1.760      ;
; -4.728 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.979      ; 1.781      ;
; -4.713 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.780      ; 2.097      ;
; -4.633 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.648      ; 2.045      ;
; -4.544 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.111      ; 2.097      ;
; -4.490 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.648      ; 2.188      ;
; -4.476 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.648      ; 2.202      ;
; -4.464 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.979      ; 2.045      ;
; -4.321 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.979      ; 2.188      ;
; -4.307 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.979      ; 2.202      ;
; -4.112 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.804      ; 2.722      ;
; -4.048 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.643      ; 2.625      ;
; -3.944 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.643      ; 2.729      ;
; -3.943 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.135      ; 2.722      ;
; -3.942 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.775      ; 2.863      ;
; -3.879 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.974      ; 2.625      ;
; -3.823 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.643      ; 2.850      ;
; -3.799 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.035      ; 1.266      ;
; -3.775 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.974      ; 2.729      ;
; -3.773 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.106      ; 2.863      ;
; -3.754 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.035      ; 1.311      ;
; -3.740 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.035      ; 1.325      ;
; -3.720 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.643      ; 2.953      ;
; -3.658 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 7.010      ; 3.581      ;
; -3.654 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.974      ; 2.850      ;
; -3.630 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.366      ; 1.266      ;
; -3.585 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.366      ; 1.311      ;
; -3.571 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.366      ; 1.325      ;
; -3.551 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.974      ; 2.953      ;
; -3.376 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.679      ; 3.532      ;
; -3.213 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.775      ; 3.592      ;
; -3.207 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 7.010      ; 3.532      ;
; -3.163 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.636      ; 3.503      ;
; -3.145 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.636      ; 3.521      ;
; -3.141 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.636      ; 3.525      ;
; -3.111 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.636      ; 3.555      ;
; -3.090 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 7.995      ; 5.134      ;
; -3.044 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.106      ; 3.592      ;
; -3.039 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.643      ; 3.634      ;
; -3.024 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.636      ; 3.642      ;
; -2.994 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.967      ; 3.503      ;
; -2.985 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.875      ; 3.920      ;
; -2.976 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.967      ; 3.521      ;
; -2.972 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.967      ; 3.525      ;
; -2.942 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.967      ; 3.555      ;
; -2.875 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.636      ; 3.791      ;
; -2.870 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.974      ; 3.634      ;
; -2.855 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.967      ; 3.642      ;
; -2.850 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.156      ; 2.336      ;
; -2.827 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.679      ; 3.581      ;
; -2.824 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 7.664      ; 5.069      ;
; -2.816 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.206      ; 3.920      ;
; -2.801 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.804      ; 4.033      ;
; -2.759 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.156      ; 2.427      ;
; -2.706 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.967      ; 3.791      ;
; -2.681 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.487      ; 2.336      ;
; -2.680 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.270      ; 2.620      ;
; -2.677 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.539      ; 2.892      ;
; -2.673 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.595      ; 2.952      ;
; -2.655 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 7.995      ; 5.069      ;
; -2.644 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.478      ; 2.864      ;
; -2.632 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 7.135      ; 4.033      ;
; -2.594 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.156      ; 2.592      ;
; -2.590 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.487      ; 2.427      ;
; -2.584 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.787      ; 4.432      ;
; -2.578 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.270      ; 2.722      ;
; -2.522 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.458      ; 2.966      ;
; -2.511 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.601      ; 2.620      ;
; -2.508 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.870      ; 2.892      ;
; -2.504 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.926      ; 2.952      ;
; -2.490 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.593      ; 3.133      ;
; -2.475 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.809      ; 2.864      ;
; -2.425 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.487      ; 2.592      ;
; -2.419 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.270      ; 2.881      ;
; -2.417 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.270      ; 2.883      ;
; -2.409 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.601      ; 2.722      ;
; -2.393 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.788      ; 2.425      ;
; -2.374 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.788      ; 2.444      ;
; -2.353 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.789      ; 2.966      ;
; -2.321 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.924      ; 3.133      ;
; -2.300 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.456      ; 4.385      ;
; -2.289 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.771      ; 1.512      ;
; -2.264 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.461      ; 3.227      ;
; -2.259 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 7.664      ; 5.134      ;
; -2.250 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.601      ; 2.881      ;
; -2.248 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.601      ; 2.883      ;
; -2.242 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.530      ; 3.318      ;
; -2.234 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.297      ; 3.093      ;
; -2.226 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.297      ; 3.101      ;
; -2.224 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.596      ; 3.402      ;
; -2.224 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.119      ; 2.425      ;
; -2.205 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.119      ; 2.444      ;
; -2.183 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.771      ; 1.618      ;
; -2.180 ; control_unit:b2v_inst11|present_state.shr3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.864      ; 2.714      ;
; -2.179 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.596      ; 3.447      ;
; -2.172 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.255      ; 3.113      ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                    ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                               ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.462 ; control_unit:b2v_inst11|present_state.fetch0a        ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.009      ; 0.567      ;
; -4.051 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.410      ; 1.379      ;
; -3.944 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.064      ; 2.140      ;
; -3.702 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.927      ; 2.245      ;
; -3.670 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.410      ; 1.760      ;
; -3.649 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.410      ; 1.781      ;
; -3.563 ; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.660      ; 2.117      ;
; -3.549 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.087      ; 2.558      ;
; -3.480 ; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.675      ; 2.215      ;
; -3.465 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.542      ; 2.097      ;
; -3.385 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.410      ; 2.045      ;
; -3.339 ; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.660      ; 2.341      ;
; -3.242 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.410      ; 2.188      ;
; -3.228 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.410      ; 2.202      ;
; -2.864 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.566      ; 2.722      ;
; -2.800 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.405      ; 2.625      ;
; -2.696 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.405      ; 2.729      ;
; -2.694 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.537      ; 2.863      ;
; -2.575 ; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.405      ; 2.850      ;
; -2.508 ; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.743      ; 2.255      ;
; -2.480 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.414      ; 1.954      ;
; -2.472 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.405      ; 2.953      ;
; -2.434 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.414      ; 2.000      ;
; -2.404 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.414      ; 2.030      ;
; -2.400 ; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.743      ; 2.363      ;
; -2.383 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.391      ; 2.028      ;
; -2.277 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.414      ; 2.157      ;
; -2.275 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.414      ; 2.159      ;
; -2.250 ; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.743      ; 2.513      ;
; -2.236 ; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.743      ; 2.527      ;
; -2.208 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.434      ; 2.246      ;
; -2.160 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.391      ; 2.251      ;
; -2.140 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.414      ; 2.294      ;
; -2.133 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.414      ; 2.301      ;
; -2.120 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.620      ; 2.520      ;
; -2.107 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.434      ; 2.347      ;
; -2.092 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.584      ; 1.512      ;
; -2.039 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.620      ; 2.601      ;
; -2.037 ; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.723      ; 2.706      ;
; -1.986 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.584      ; 1.618      ;
; -1.965 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.537      ; 3.592      ;
; -1.961 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.740      ; 2.799      ;
; -1.929 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.845      ; 2.936      ;
; -1.915 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.398      ; 3.503      ;
; -1.897 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.398      ; 3.521      ;
; -1.893 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.398      ; 3.525      ;
; -1.863 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.398      ; 3.555      ;
; -1.829 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.110      ; 4.311      ;
; -1.791 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.405      ; 3.634      ;
; -1.776 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.398      ; 3.642      ;
; -1.737 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.637      ; 3.920      ;
; -1.700 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.414      ; 2.734      ;
; -1.627 ; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.398      ; 3.791      ;
; -1.625 ; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.502      ; 1.897      ;
; -1.575 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.719      ; 2.164      ;
; -1.553 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.566      ; 4.033      ;
; -1.532 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.719      ; 2.207      ;
; -1.379 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.366      ; 4.007      ;
; -1.377 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.378      ; 2.021      ;
; -1.311 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.719      ; 2.428      ;
; -1.285 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.366      ; 4.101      ;
; -1.275 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.617      ; 2.362      ;
; -1.271 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.378      ; 2.127      ;
; -1.201 ; control_unit:b2v_inst11|present_state.fetch1a        ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.801      ; 2.620      ;
; -1.165 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.617      ; 2.472      ;
; -1.133 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.355      ; 2.242      ;
; -1.114 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.428      ; 3.334      ;
; -1.113 ; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.366      ; 4.273      ;
; -1.110 ; control_unit:b2v_inst11|present_state.ldr5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.801      ; 2.711      ;
; -1.061 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; -0.500       ; 6.110      ; 4.579      ;
; -1.044 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.677      ; 2.653      ;
; -1.029 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.366      ; 4.357      ;
; -1.017 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.366      ; 4.369      ;
; -1.013 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.378      ; 2.385      ;
; -1.003 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.428      ; 3.445      ;
; -0.959 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.355      ; 2.416      ;
; -0.945 ; control_unit:b2v_inst11|present_state.ld6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.801      ; 2.876      ;
; -0.938 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.677      ; 2.759      ;
; -0.934 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.704      ; 2.790      ;
; -0.931 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.378      ; 2.467      ;
; -0.921 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.378      ; 2.477      ;
; -0.902 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.809      ; 2.927      ;
; -0.893 ; control_unit:b2v_inst11|present_state.ldr3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.298      ; 2.425      ;
; -0.880 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.366      ; 4.506      ;
; -0.874 ; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.298      ; 2.444      ;
; -0.862 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.378      ; 2.536      ;
; -0.857 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.378      ; 2.541      ;
; -0.779 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.025      ; 1.266      ;
; -0.769 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.598      ; 4.849      ;
; -0.734 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.025      ; 1.311      ;
; -0.720 ; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.025      ; 1.325      ;
; -0.670 ; control_unit:b2v_inst11|present_state.ld4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.141      ; 2.491      ;
; -0.669 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.366      ; 4.717      ;
; -0.558 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.141      ; 2.603      ;
; -0.491 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.378      ; 2.907      ;
; -0.400 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.141      ; 2.761      ;
; -0.398 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.441      ; 3.063      ;
; -0.334 ; control_unit:b2v_inst11|present_state.ld4a           ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.549      ; 3.235      ;
; -0.304 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.441      ; 3.157      ;
; -0.299 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.573      ; 3.294      ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:b2v_inst14|temp'                                                                                                                                                                             ;
+--------+----------------------------------------------------+----------------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                                ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.107 ; control_unit:b2v_inst11|present_state.add3a        ; control_unit:b2v_inst11|present_state.add3b        ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 2.043      ;
; 0.374  ; register_32:b2v_IR|output[4]                       ; register_32:b2v_C_sign_extended|output[4]          ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.062      ; 0.593      ;
; 0.382  ; control_unit:b2v_inst11|present_state.fetch0b      ; control_unit:b2v_inst11|present_state.fetch0b      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.fetch1a      ; control_unit:b2v_inst11|present_state.fetch1a      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.fetch1b      ; control_unit:b2v_inst11|present_state.fetch1b      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.fetch2a      ; control_unit:b2v_inst11|present_state.fetch2a      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.st3b         ; control_unit:b2v_inst11|present_state.st3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.st4a         ; control_unit:b2v_inst11|present_state.st4a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.st4b         ; control_unit:b2v_inst11|present_state.st4b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.st5a         ; control_unit:b2v_inst11|present_state.st5a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.st5b         ; control_unit:b2v_inst11|present_state.st5b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str3a        ; control_unit:b2v_inst11|present_state.str3a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str4a        ; control_unit:b2v_inst11|present_state.str4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str4b        ; control_unit:b2v_inst11|present_state.str4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str5a        ; control_unit:b2v_inst11|present_state.str5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul3b        ; control_unit:b2v_inst11|present_state.mul3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul4a        ; control_unit:b2v_inst11|present_state.mul4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul4b        ; control_unit:b2v_inst11|present_state.mul4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div3b        ; control_unit:b2v_inst11|present_state.div3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div4a        ; control_unit:b2v_inst11|present_state.div4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div4b        ; control_unit:b2v_inst11|present_state.div4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul5b        ; control_unit:b2v_inst11|present_state.mul5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul6a        ; control_unit:b2v_inst11|present_state.mul6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div5b        ; control_unit:b2v_inst11|present_state.div5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div6a        ; control_unit:b2v_inst11|present_state.div6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld3b         ; control_unit:b2v_inst11|present_state.ld3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld4a         ; control_unit:b2v_inst11|present_state.ld4a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld4b         ; control_unit:b2v_inst11|present_state.ld4b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr3a        ; control_unit:b2v_inst11|present_state.ldr3a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr4a        ; control_unit:b2v_inst11|present_state.ldr4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr4b        ; control_unit:b2v_inst11|present_state.ldr4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr5a        ; control_unit:b2v_inst11|present_state.ldr5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld5b         ; control_unit:b2v_inst11|present_state.ld5b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str5b        ; control_unit:b2v_inst11|present_state.str5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str6a        ; control_unit:b2v_inst11|present_state.str6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.st6b         ; control_unit:b2v_inst11|present_state.st6b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.st7a         ; control_unit:b2v_inst11|present_state.st7a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.not3b        ; control_unit:b2v_inst11|present_state.not3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.not4a        ; control_unit:b2v_inst11|present_state.not4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.neg4a        ; control_unit:b2v_inst11|present_state.neg4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr5b        ; control_unit:b2v_inst11|present_state.ldr5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr6a        ; control_unit:b2v_inst11|present_state.ldr6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld6b         ; control_unit:b2v_inst11|present_state.ld6b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld7a         ; control_unit:b2v_inst11|present_state.ld7a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add3b        ; control_unit:b2v_inst11|present_state.add3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add4a        ; control_unit:b2v_inst11|present_state.add4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add4b        ; control_unit:b2v_inst11|present_state.add4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add5a        ; control_unit:b2v_inst11|present_state.add5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.or3b         ; control_unit:b2v_inst11|present_state.or3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.or4b         ; control_unit:b2v_inst11|present_state.or4b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub3b        ; control_unit:b2v_inst11|present_state.sub3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub4a        ; control_unit:b2v_inst11|present_state.sub4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub4b        ; control_unit:b2v_inst11|present_state.sub4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub5a        ; control_unit:b2v_inst11|present_state.sub5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and3b        ; control_unit:b2v_inst11|present_state.and3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and4b        ; control_unit:b2v_inst11|present_state.and4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and5a        ; control_unit:b2v_inst11|present_state.and5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr3b        ; control_unit:b2v_inst11|present_state.shr3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr4a        ; control_unit:b2v_inst11|present_state.shr4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr4b        ; control_unit:b2v_inst11|present_state.shr4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.rol3b        ; control_unit:b2v_inst11|present_state.rol3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.rol4b        ; control_unit:b2v_inst11|present_state.rol4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl3b        ; control_unit:b2v_inst11|present_state.shl3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl4a        ; control_unit:b2v_inst11|present_state.shl4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl4b        ; control_unit:b2v_inst11|present_state.shl4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl5a        ; control_unit:b2v_inst11|present_state.shl5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror3b        ; control_unit:b2v_inst11|present_state.ror3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror4a        ; control_unit:b2v_inst11|present_state.ror4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror4b        ; control_unit:b2v_inst11|present_state.ror4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror5a        ; control_unit:b2v_inst11|present_state.ror5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi3b       ; control_unit:b2v_inst11|present_state.andi3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi4b       ; control_unit:b2v_inst11|present_state.andi4b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi5a       ; control_unit:b2v_inst11|present_state.andi5a       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori3b        ; control_unit:b2v_inst11|present_state.ori3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori4a        ; control_unit:b2v_inst11|present_state.ori4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori4b        ; control_unit:b2v_inst11|present_state.ori4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldi3b        ; control_unit:b2v_inst11|present_state.ldi3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldi4a        ; control_unit:b2v_inst11|present_state.ldi4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldi4b        ; control_unit:b2v_inst11|present_state.ldi4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldi5a        ; control_unit:b2v_inst11|present_state.ldi5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi3b       ; control_unit:b2v_inst11|present_state.addi3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi4b       ; control_unit:b2v_inst11|present_state.addi4b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi5a       ; control_unit:b2v_inst11|present_state.addi5a       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.jal3a        ; control_unit:b2v_inst11|present_state.jal3a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brpl3b       ; control_unit:b2v_inst11|present_state.brpl3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brpl4a       ; control_unit:b2v_inst11|present_state.brpl4a       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brpl4b       ; control_unit:b2v_inst11|present_state.brpl4b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.jr3b         ; control_unit:b2v_inst11|present_state.jr3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.jal3b        ; control_unit:b2v_inst11|present_state.jal3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mfhi3b       ; control_unit:b2v_inst11|present_state.mfhi3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub5b        ; control_unit:b2v_inst11|present_state.sub5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.neg4b        ; control_unit:b2v_inst11|present_state.neg4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div6b        ; control_unit:b2v_inst11|present_state.div6b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul6b        ; control_unit:b2v_inst11|present_state.mul6b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.st7b         ; control_unit:b2v_inst11|present_state.st7b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi5b       ; control_unit:b2v_inst11|present_state.addi5b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add5b        ; control_unit:b2v_inst11|present_state.add5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.reset_stateb ; control_unit:b2v_inst11|present_state.reset_stateb ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld7b         ; control_unit:b2v_inst11|present_state.ld7b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr6b        ; control_unit:b2v_inst11|present_state.ldr6b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.038      ; 0.577      ;
+--------+----------------------------------------------------+----------------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.058 ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; 0.000        ; 2.408      ; 2.736      ;
; 0.362  ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[0]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.580      ;
; 0.569  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.787      ;
; 0.569  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.787      ;
; 0.570  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; -0.500       ; 2.408      ; 2.866      ;
; 0.572  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.793      ;
; 0.844  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.062      ;
; 0.844  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.065      ;
; 0.860  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.082      ;
; 0.951  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.064      ; 1.172      ;
; 0.954  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.172      ;
; 0.954  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.172      ;
; 0.955  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.175      ;
; 0.958  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.176      ;
; 0.959  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.177      ;
; 0.959  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.177      ;
; 0.972  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.190      ;
; 0.973  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.191      ;
; 0.974  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.192      ;
; 0.974  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.192      ;
; 0.975  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.193      ;
; 0.976  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.194      ;
; 0.992  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.210      ;
; 1.024  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.242      ;
; 1.026  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.244      ;
; 1.028  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.060      ; 1.245      ;
; 1.066  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.284      ;
; 1.066  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.284      ;
; 1.067  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.285      ;
; 1.068  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.286      ;
; 1.068  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.286      ;
; 1.069  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.287      ;
; 1.069  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.287      ;
; 1.069  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.287      ;
; 1.071  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.289      ;
; 1.071  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.289      ;
; 1.084  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.302      ;
; 1.085  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.303      ;
; 1.086  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.304      ;
; 1.086  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.304      ;
; 1.087  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.305      ;
; 1.101  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.064      ; 1.322      ;
; 1.103  ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.060      ; 1.320      ;
; 1.108  ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.326      ;
; 1.117  ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.335      ;
; 1.128  ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[19] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.346      ;
; 1.135  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[14] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.353      ;
; 1.136  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.354      ;
; 1.138  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.356      ;
; 1.140  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.060      ; 1.357      ;
; 1.142  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.060      ; 1.359      ;
; 1.159  ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[18] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.377      ;
; 1.178  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.396      ;
; 1.178  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.396      ;
; 1.179  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.397      ;
; 1.180  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.180  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.180  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.181  ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|count[13] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.399      ;
; 1.181  ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.060      ; 1.398      ;
; 1.181  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.399      ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock_divider:b2v_inst14|temp'                                                                                                 ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -2.350 ; reset     ; control_unit:b2v_inst11|present_state.ori4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.342      ; 4.177      ;
; -2.350 ; reset     ; control_unit:b2v_inst11|present_state.ori3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.342      ; 4.177      ;
; -2.350 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.342      ; 4.177      ;
; -2.350 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.342      ; 4.177      ;
; -2.350 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.342      ; 4.177      ;
; -2.350 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.342      ; 4.177      ;
; -2.350 ; reset     ; control_unit:b2v_inst11|present_state.or4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.342      ; 4.177      ;
; -2.350 ; reset     ; control_unit:b2v_inst11|present_state.or3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.342      ; 4.177      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.div6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.neg3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.div6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.div5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.mul6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.div4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.div3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.mul4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.321 ; reset     ; control_unit:b2v_inst11|present_state.mul3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.380      ; 4.186      ;
; -2.301 ; reset     ; control_unit:b2v_inst11|present_state.not3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.392      ; 4.178      ;
; -2.251 ; reset     ; control_unit:b2v_inst11|present_state.ror4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.453      ; 4.189      ;
; -2.244 ; reset     ; control_unit:b2v_inst11|present_state.and5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.460      ; 4.189      ;
; -2.176 ; reset     ; control_unit:b2v_inst11|present_state.neg3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.524      ; 4.185      ;
; -2.151 ; reset     ; control_unit:b2v_inst11|present_state.out3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.550      ; 4.186      ;
; -2.151 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.550      ; 4.186      ;
; -2.151 ; reset     ; control_unit:b2v_inst11|present_state.in3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.550      ; 4.186      ;
; -2.151 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.550      ; 4.186      ;
; -2.151 ; reset     ; control_unit:b2v_inst11|present_state.jal_init     ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.550      ; 4.186      ;
; -2.148 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.553      ; 4.186      ;
; -2.148 ; reset     ; control_unit:b2v_inst11|present_state.div3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.553      ; 4.186      ;
; -2.148 ; reset     ; control_unit:b2v_inst11|present_state.not3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.553      ; 4.186      ;
; -2.148 ; reset     ; control_unit:b2v_inst11|present_state.jr3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.553      ; 4.186      ;
; -2.148 ; reset     ; control_unit:b2v_inst11|present_state.mul3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.553      ; 4.186      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.st7a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.st6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.str6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.ld5a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.str4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.str3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.st5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.st5a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.140 ; reset     ; control_unit:b2v_inst11|present_state.st4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.562      ; 4.187      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.add5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.addi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.st7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.str6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.mul6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.neg4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.sub5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.sub5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.sub4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.sub3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.136 ; reset     ; control_unit:b2v_inst11|present_state.add4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.565      ; 4.186      ;
; -2.125 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.577      ; 4.187      ;
; -2.125 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.577      ; 4.187      ;
; -2.125 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.577      ; 4.187      ;
; -2.125 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.577      ; 4.187      ;
; -2.125 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.577      ; 4.187      ;
; -2.125 ; reset     ; control_unit:b2v_inst11|present_state.ld4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.577      ; 4.187      ;
; -2.125 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.577      ; 4.187      ;
; -2.125 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.577      ; 4.187      ;
; -2.110 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.592      ; 4.187      ;
; -2.110 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.592      ; 4.187      ;
; -2.110 ; reset     ; control_unit:b2v_inst11|present_state.ld7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.592      ; 4.187      ;
; -2.110 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.592      ; 4.187      ;
; -2.110 ; reset     ; control_unit:b2v_inst11|present_state.ld7a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.592      ; 4.187      ;
; -2.110 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.592      ; 4.187      ;
; -2.110 ; reset     ; control_unit:b2v_inst11|present_state.ld3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.592      ; 4.187      ;
; -2.110 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.592      ; 4.187      ;
; -2.092 ; reset     ; control_unit:b2v_inst11|present_state.and5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.609      ; 4.186      ;
; -2.092 ; reset     ; control_unit:b2v_inst11|present_state.andi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.609      ; 4.186      ;
; -2.092 ; reset     ; control_unit:b2v_inst11|present_state.or5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.609      ; 4.186      ;
; -2.092 ; reset     ; control_unit:b2v_inst11|present_state.not4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.609      ; 4.186      ;
; -2.092 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.609      ; 4.186      ;
; -2.092 ; reset     ; control_unit:b2v_inst11|present_state.jal3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.609      ; 4.186      ;
; -2.092 ; reset     ; control_unit:b2v_inst11|present_state.jr3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.609      ; 4.186      ;
; -2.092 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.609      ; 4.186      ;
; -2.092 ; reset     ; control_unit:b2v_inst11|present_state.jal3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.609      ; 4.186      ;
; -2.085 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.616      ; 4.186      ;
; -2.085 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.616      ; 4.186      ;
; -2.085 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.616      ; 4.186      ;
; -2.085 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.616      ; 4.186      ;
; -2.085 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.616      ; 4.186      ;
; -2.085 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.616      ; 4.186      ;
; -2.085 ; reset     ; control_unit:b2v_inst11|present_state.str5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.616      ; 4.186      ;
; -2.085 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.616      ; 4.186      ;
; -2.085 ; reset     ; control_unit:b2v_inst11|present_state.st6a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.616      ; 4.186      ;
; -2.043 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.670      ; 4.198      ;
; -2.043 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.670      ; 4.198      ;
; -2.043 ; reset     ; control_unit:b2v_inst11|present_state.ld6a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.670      ; 4.198      ;
; -2.043 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.670      ; 4.198      ;
; -2.043 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.670      ; 4.198      ;
; -2.043 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.670      ; 4.198      ;
; -2.043 ; reset     ; control_unit:b2v_inst11|present_state.st3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.670      ; 4.198      ;
; -2.043 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.670      ; 4.198      ;
; -2.043 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.670      ; 4.198      ;
; -2.028 ; reset     ; control_unit:b2v_inst11|present_state.addi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.685      ; 4.198      ;
; -2.028 ; reset     ; control_unit:b2v_inst11|present_state.ori4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.685      ; 4.198      ;
; -2.028 ; reset     ; control_unit:b2v_inst11|present_state.andi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.685      ; 4.198      ;
; -2.028 ; reset     ; control_unit:b2v_inst11|present_state.rol4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.685      ; 4.198      ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_in'                                                                                      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.097 ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.898      ;
; -0.097 ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.898      ;
; -0.097 ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.898      ;
; -0.097 ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.898      ;
; -0.097 ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.898      ;
; -0.097 ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.898      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.066 ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.867      ;
; -0.037 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.500        ; 2.325      ; 2.837      ;
; -0.011 ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.816      ;
; -0.011 ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.816      ;
; -0.011 ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.816      ;
; -0.011 ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.816      ;
; -0.011 ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.816      ;
; -0.011 ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.816      ;
; -0.011 ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.816      ;
; 0.000  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.804      ;
; 0.000  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.804      ;
; 0.000  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.804      ;
; 0.000  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.804      ;
; 0.000  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.804      ;
; 0.000  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.804      ;
; 0.000  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.804      ;
; 0.000  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.804      ;
; 0.000  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.500        ; 2.329      ; 2.804      ;
; 0.518  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.783      ;
; 0.518  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.783      ;
; 0.518  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.783      ;
; 0.518  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.783      ;
; 0.518  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.783      ;
; 0.518  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.783      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.554  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.747      ;
; 0.601  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.704      ;
; 0.601  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.704      ;
; 0.601  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.704      ;
; 0.601  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.704      ;
; 0.601  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.704      ;
; 0.601  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.704      ;
; 0.601  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.704      ;
; 0.619  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.685      ;
; 0.619  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.685      ;
; 0.619  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.685      ;
; 0.619  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.685      ;
; 0.619  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.685      ;
; 0.619  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.685      ;
; 0.619  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.685      ;
; 0.619  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.685      ;
; 0.619  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 1.000        ; 2.329      ; 2.685      ;
; 0.627  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 1.000        ; 2.325      ; 2.673      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_in'                                                                                       ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.062 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.000        ; 2.408      ; 2.543      ;
; -0.054 ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.555      ;
; -0.054 ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.555      ;
; -0.054 ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.555      ;
; -0.054 ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.555      ;
; -0.054 ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.555      ;
; -0.054 ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.555      ;
; -0.054 ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.555      ;
; -0.054 ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.555      ;
; -0.054 ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.000        ; 2.412      ; 2.555      ;
; -0.037 ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.573      ;
; -0.037 ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.573      ;
; -0.037 ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.573      ;
; -0.037 ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.573      ;
; -0.037 ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.573      ;
; -0.037 ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.573      ;
; -0.037 ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.573      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.009  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.615      ;
; 0.043  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.649      ;
; 0.043  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.649      ;
; 0.043  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.649      ;
; 0.043  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.649      ;
; 0.043  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.649      ;
; 0.043  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.649      ;
; 0.574  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.683      ;
; 0.574  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.683      ;
; 0.574  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.683      ;
; 0.574  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.683      ;
; 0.574  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.683      ;
; 0.574  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.683      ;
; 0.574  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.683      ;
; 0.574  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.683      ;
; 0.574  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; -0.500       ; 2.412      ; 2.683      ;
; 0.584  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.694      ;
; 0.584  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.694      ;
; 0.584  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.694      ;
; 0.584  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.694      ;
; 0.584  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.694      ;
; 0.584  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.694      ;
; 0.584  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.694      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; -0.500       ; 2.408      ; 2.714      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.637  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.743      ;
; 0.667  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.773      ;
; 0.667  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.773      ;
; 0.667  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.773      ;
; 0.667  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.773      ;
; 0.667  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.773      ;
; 0.667  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.773      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock_divider:b2v_inst14|temp'                                                                                                           ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; 0.694 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 3.025      ; 3.906      ;
; 1.338 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; -0.500       ; 3.025      ; 4.050      ;
; 1.342 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.463      ; 2.992      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.463      ; 3.030      ;
; 1.711 ; reset     ; control_unit:b2v_inst11|present_state.andi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 2.012      ; 3.910      ;
; 1.711 ; reset     ; control_unit:b2v_inst11|present_state.add5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 2.012      ; 3.910      ;
; 1.734 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.989      ; 3.910      ;
; 1.734 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.989      ; 3.910      ;
; 1.734 ; reset     ; control_unit:b2v_inst11|present_state.rol5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.989      ; 3.910      ;
; 1.734 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.989      ; 3.910      ;
; 1.734 ; reset     ; control_unit:b2v_inst11|present_state.ror4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.989      ; 3.910      ;
; 1.734 ; reset     ; control_unit:b2v_inst11|present_state.ror3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.989      ; 3.910      ;
; 1.734 ; reset     ; control_unit:b2v_inst11|present_state.rol4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.989      ; 3.910      ;
; 1.734 ; reset     ; control_unit:b2v_inst11|present_state.rol3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.989      ; 3.910      ;
; 1.735 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.988      ; 3.910      ;
; 1.735 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.988      ; 3.910      ;
; 1.735 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.988      ; 3.910      ;
; 1.735 ; reset     ; control_unit:b2v_inst11|present_state.ror5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.988      ; 3.910      ;
; 1.735 ; reset     ; control_unit:b2v_inst11|present_state.shl5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.988      ; 3.910      ;
; 1.735 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.988      ; 3.910      ;
; 1.735 ; reset     ; control_unit:b2v_inst11|present_state.shr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.988      ; 3.910      ;
; 1.735 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.988      ; 3.910      ;
; 1.749 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.974      ; 3.910      ;
; 1.749 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.974      ; 3.910      ;
; 1.749 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.974      ; 3.910      ;
; 1.749 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.974      ; 3.910      ;
; 1.749 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.974      ; 3.910      ;
; 1.749 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.974      ; 3.910      ;
; 1.749 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.974      ; 3.910      ;
; 1.749 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.974      ; 3.910      ;
; 1.749 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.974      ; 3.910      ;
; 1.757 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.967      ; 3.911      ;
; 1.757 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.967      ; 3.911      ;
; 1.779 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.944      ; 3.910      ;
; 1.779 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.944      ; 3.910      ;
; 1.779 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.944      ; 3.910      ;
; 1.779 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.944      ; 3.910      ;
; 1.792 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.922      ; 3.901      ;
; 1.792 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.922      ; 3.901      ;
; 1.792 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.922      ; 3.901      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.shl3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.ror3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.rol3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.ori3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.or3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.814 ; reset     ; control_unit:b2v_inst11|present_state.shr3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.909      ; 3.910      ;
; 1.822 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.902      ; 3.911      ;
; 1.822 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.902      ; 3.911      ;
; 1.822 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.902      ; 3.911      ;
; 1.822 ; reset     ; control_unit:b2v_inst11|present_state.str_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.902      ; 3.911      ;
; 1.822 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.902      ; 3.911      ;
; 1.911 ; reset     ; control_unit:b2v_inst11|present_state.ror5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.805      ; 3.903      ;
; 1.911 ; reset     ; control_unit:b2v_inst11|present_state.shr5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.805      ; 3.903      ;
; 1.911 ; reset     ; control_unit:b2v_inst11|present_state.shl5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.805      ; 3.903      ;
; 1.911 ; reset     ; control_unit:b2v_inst11|present_state.ori5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.805      ; 3.903      ;
; 1.911 ; reset     ; control_unit:b2v_inst11|present_state.shl4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.805      ; 3.903      ;
; 1.911 ; reset     ; control_unit:b2v_inst11|present_state.shl3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.805      ; 3.903      ;
; 1.911 ; reset     ; control_unit:b2v_inst11|present_state.shr4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.805      ; 3.903      ;
; 1.911 ; reset     ; control_unit:b2v_inst11|present_state.shr3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.805      ; 3.903      ;
; 1.942 ; reset     ; control_unit:b2v_inst11|present_state.shl4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.903      ;
; 1.942 ; reset     ; control_unit:b2v_inst11|present_state.and4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.903      ;
; 1.942 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.903      ;
; 1.942 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.903      ;
; 1.942 ; reset     ; control_unit:b2v_inst11|present_state.div4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.903      ;
; 1.942 ; reset     ; control_unit:b2v_inst11|present_state.mul4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.903      ;
; 1.950 ; reset     ; control_unit:b2v_inst11|present_state.addi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.911      ;
; 1.950 ; reset     ; control_unit:b2v_inst11|present_state.ori4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.911      ;
; 1.950 ; reset     ; control_unit:b2v_inst11|present_state.andi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.911      ;
; 1.950 ; reset     ; control_unit:b2v_inst11|present_state.rol4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.911      ;
; 1.950 ; reset     ; control_unit:b2v_inst11|present_state.shr4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.911      ;
; 1.950 ; reset     ; control_unit:b2v_inst11|present_state.sub4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.911      ;
; 1.950 ; reset     ; control_unit:b2v_inst11|present_state.or4a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.911      ;
; 1.950 ; reset     ; control_unit:b2v_inst11|present_state.add4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.911      ;
; 1.950 ; reset     ; control_unit:b2v_inst11|present_state.add3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.774      ; 3.911      ;
; 1.966 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.758      ; 3.911      ;
; 1.966 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.758      ; 3.911      ;
; 1.966 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.758      ; 3.911      ;
; 1.966 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.758      ; 3.911      ;
; 1.966 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.758      ; 3.911      ;
; 1.966 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.758      ; 3.911      ;
; 1.966 ; reset     ; control_unit:b2v_inst11|present_state.st3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.758      ; 3.911      ;
; 1.966 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.758      ; 3.911      ;
; 1.966 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.758      ; 3.911      ;
; 2.011 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temp ; -0.500       ; 1.463      ; 3.161      ;
; 2.013 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.701      ; 3.901      ;
; 2.013 ; reset     ; control_unit:b2v_inst11|present_state.out3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.701      ; 3.901      ;
; 2.013 ; reset     ; control_unit:b2v_inst11|present_state.in3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.701      ; 3.901      ;
; 2.013 ; reset     ; control_unit:b2v_inst11|present_state.addi4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.701      ; 3.901      ;
; 2.013 ; reset     ; control_unit:b2v_inst11|present_state.addi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.701      ; 3.901      ;
; 2.013 ; reset     ; control_unit:b2v_inst11|present_state.str5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.701      ; 3.901      ;
; 2.013 ; reset     ; control_unit:b2v_inst11|present_state.str5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.701      ; 3.901      ;
; 2.013 ; reset     ; control_unit:b2v_inst11|present_state.str4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.701      ; 3.901      ;
; 2.013 ; reset     ; control_unit:b2v_inst11|present_state.st6a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.701      ; 3.901      ;
; 2.020 ; reset     ; control_unit:b2v_inst11|present_state.and5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.694      ; 3.901      ;
; 2.020 ; reset     ; control_unit:b2v_inst11|present_state.andi5b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.694      ; 3.901      ;
; 2.020 ; reset     ; control_unit:b2v_inst11|present_state.or5b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.694      ; 3.901      ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                 ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[10]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[11]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[12]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[13]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[14]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[15]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[16]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[1]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[2]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[3]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[4]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[5]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[6]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[7]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[8]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[9]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[0]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[17]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[18]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[19]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[20]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[21]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[22]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[23]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[24]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[25]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[26]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[27]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[28]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[29]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[30]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[31]|clk           ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                 ;
; -0.173 ; -0.173       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zlowout|datab              ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zlowout       ;
; -0.156 ; -0.156       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|clear|datac                ;
; -0.150 ; -0.150       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|clear         ;
; -0.148 ; -0.148       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|combout          ;
; -0.147 ; -0.147       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCin|datad                 ;
; -0.145 ; -0.145       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|dataa            ;
; -0.132 ; -0.132       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192|combout          ;
; -0.127 ; -0.127       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|HIout         ;
; -0.127 ; -0.127       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|PCin          ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOin          ;
; -0.121 ; -0.121       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|combout        ;
; -0.121 ; -0.121       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|datab          ;
; -0.121 ; -0.121       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192|datab            ;
; -0.118 ; -0.118       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|HIout|datad                ;
; -0.116 ; -0.116       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOin|datad                 ;
; -0.115 ; -0.115       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|In_portout|datac           ;
; -0.109 ; -0.109       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|In_portout    ;
; -0.109 ; -0.109       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; -0.107 ; -0.107       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|R14MUX_enable ;
; -0.106 ; -0.106       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IncPC_enable|datad         ;
; -0.106 ; -0.106       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168|datac            ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Out_portin    ;
; -0.101 ; -0.101       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr185|combout          ;
; -0.101 ; -0.101       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOout         ;
; -0.100 ; -0.100       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRin|datad                ;
; -0.100 ; -0.100       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr194|combout          ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zhighout|datad             ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]     ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]     ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|R14MUX_enable|datad        ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|combout          ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]     ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|dataa          ;
; -0.097 ; -0.097       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IncPC_enable  ;
; -0.096 ; -0.096       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168|combout          ;
; -0.096 ; -0.096       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr185|dataa            ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr194|dataa            ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]     ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Out_portin|datad           ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~7|combout        ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zin|datac                  ;
; -0.093 ; -0.093       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr161~2|combout        ;
; -0.093 ; -0.093       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Zin           ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOout|datad                ;
; -0.091 ; -0.091       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[1]|datad            ;
; -0.091 ; -0.091       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[3]|datad            ;
; -0.091 ; -0.091       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRin         ;
; -0.090 ; -0.090       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[2]|datad            ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158|combout          ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr171|combout          ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grc           ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr213|datac            ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[0]|datad            ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|datab            ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155~7|datad          ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|datad            ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grb|datac                  ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161~2|datad          ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162~19|datad         ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|datac            ;
; -0.082 ; -0.082       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~8|combout        ;
; -0.082 ; -0.082       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158~0|combout        ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rout          ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165~0|datad          ;
; -0.081 ; -0.081       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr213|combout          ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|combout        ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grc|datad                  ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158|datad            ;
; -0.079 ; -0.079       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|read_signal|datad          ;
; -0.078 ; -0.078       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr171|datab            ;
; -0.078 ; -0.078       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grb           ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165|combout          ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|combout          ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Rout|datad                 ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr167|combout          ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|combout        ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr187|combout          ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr191|combout          ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Cout|datad                 ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Yin           ;
; -0.070 ; -0.070       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|read_signal   ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~6|combout        ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|datab          ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Gra           ;
; -0.065 ; -0.065       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRout|datad               ;
; -0.065 ; -0.065       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147~1|combout        ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|combout          ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162~19|combout       ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr166|combout          ;
; -0.063 ; -0.063       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr191|datac            ;
; -0.062 ; -0.062       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~8|datad          ;
; -0.062 ; -0.062       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158~0|datad          ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Yin|datad                  ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|BAout         ;
; -0.062 ; -0.062       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Cout          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[0]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[10]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[10]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[11]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[11]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[12]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[12]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[13]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[13]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[14]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[14]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[15]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[15]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[16]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[16]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[17]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[17]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[18]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[18]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[19]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[19]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[1]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[20]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[20]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[21]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[21]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[22]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[22]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[23]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[23]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[24]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[24]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[25]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[25]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[26]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[26]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[27]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[27]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[28]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[28]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[29]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[29]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[2]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[30]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[30]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[31]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[31]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[3]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[4]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[5]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[6]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[6]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[8]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[8]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[9]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[9]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------+
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165|datab           ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr167|datab           ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr187|datab           ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr166|datac           ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr166|combout         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153|dataa           ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr153|combout         ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr165|combout         ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr167|combout         ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr187|combout         ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr193|dataa           ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr193|combout         ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150|dataa           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|combout       ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOout|datad               ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|PCin|datad                ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr150|combout         ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Out_portin|datad          ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Rin          ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|datad         ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOout        ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Rin|datac                 ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Out_portin   ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr192|combout         ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|write_signal|datad        ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~4|combout       ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|In_portout   ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr143|combout         ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|combout       ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr200|dataa           ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr200|combout         ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCin         ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|In_portout|datac          ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr143|dataa           ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|write_signal ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr188~4|datad         ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|combout       ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|combout       ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|datab         ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192|datab           ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|HIout|datad               ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161|dataa           ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|dataa         ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|datab         ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr161|combout         ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|BAout        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|HIout        ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr185|combout         ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204|combout         ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MDRin|datad               ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr142|combout         ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168|datac           ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|BAout|datad               ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Grc|datad                 ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|IncPC_enable|datad        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142|dataa           ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr171|combout         ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr191|combout         ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MARin|datad               ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162|datac           ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|run          ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204|datad           ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|datac         ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MDRin        ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr168|combout         ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr185|datab           ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|combout       ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Gra          ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171|datad           ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr191|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Grc          ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|IncPC_enable ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|datad         ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|Zin|datac                 ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|run|datac                 ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zin          ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr194|combout         ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MARin        ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr162|combout         ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Gra|datad                 ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|combout       ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|combout      ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr213|datac           ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|datad         ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|combout      ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr194|datad           ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|datac        ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr213|combout         ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|R14MUX_enable|datad       ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~2|combout       ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zhighout|datad            ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOin|datad                ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|combout       ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|datac         ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zlowout      ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|datac         ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|combout       ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|combout       ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|combout       ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|datac         ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                 ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temp               ; 1.987  ; 2.547 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temp               ; 1.856  ; 2.345 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temp               ; 1.737  ; 2.243 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temp               ; 1.748  ; 2.223 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temp               ; 1.987  ; 2.547 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temp               ; 1.714  ; 2.195 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temp               ; 1.425  ; 1.858 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temp               ; 1.794  ; 2.311 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temp               ; 1.843  ; 2.301 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; clock_divider:b2v_inst14|temp               ; 2.036  ; 2.227 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop              ; clock_divider:b2v_inst14|temp               ; 4.321  ; 4.849 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; -0.288 ; 0.008 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; 2.102  ; 2.525 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                   ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temp               ; -0.984 ; -1.394 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temp               ; -1.395 ; -1.861 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temp               ; -1.281 ; -1.763 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temp               ; -1.291 ; -1.743 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temp               ; -1.522 ; -2.055 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temp               ; -1.260 ; -1.716 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temp               ; -0.984 ; -1.394 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temp               ; -1.310 ; -1.782 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temp               ; -1.385 ; -1.820 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; clock_divider:b2v_inst14|temp               ; -1.026 ; -1.240 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop              ; clock_divider:b2v_inst14|temp               ; -3.520 ; -3.987 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; 1.799  ; 1.531  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; -0.749 ; -1.162 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 7.307  ; 7.321  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 6.810  ; 6.868  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 6.613  ; 6.691  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 6.712  ; 6.690  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 7.085  ; 7.085  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 6.686  ; 6.677  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 7.307  ; 7.321  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 6.761  ; 6.792  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 6.972  ; 7.013  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 6.972  ; 6.927  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 6.482  ; 6.502  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 6.767  ; 6.755  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 6.278  ; 6.277  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 6.789  ; 6.776  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 6.943  ; 7.013  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 6.796  ; 6.798  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 10.825 ; 10.856 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 6.422  ; 6.482  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 6.610  ; 6.664  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 6.422  ; 6.495  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 6.517  ; 6.494  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 6.875  ; 6.873  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 6.492  ; 6.482  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 7.088  ; 7.099  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 6.564  ; 6.592  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 6.100  ; 6.097  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 6.766  ; 6.721  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 6.296  ; 6.312  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 6.569  ; 6.555  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 6.100  ; 6.097  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 6.590  ; 6.576  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 6.738  ; 6.803  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 6.597  ; 6.597  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 10.479 ; 10.507 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+-----------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+-----------+-----------------+-------------------------------+---------------------------------------------------------------+
; 8.65 MHz  ; 8.65 MHz        ; clock_divider:b2v_inst14|temp ;                                                               ;
; 257.6 MHz ; 250.0 MHz       ; clk_in                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+---------------------------------------------+----------+---------------+
; Clock                                       ; Slack    ; End Point TNS ;
+---------------------------------------------+----------+---------------+
; clock_divider:b2v_inst14|temp               ; -119.121 ; -21481.087    ;
; clk_in                                      ; -2.882   ; -53.134       ;
; control_unit:b2v_inst11|present_state.add3a ; -2.349   ; -11.658       ;
; reset                                       ; -0.368   ; -1.526        ;
+---------------------------------------------+----------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; reset                                       ; -4.783 ; -61.440       ;
; control_unit:b2v_inst11|present_state.add3a ; -4.006 ; -43.605       ;
; clock_divider:b2v_inst14|temp               ; -0.087 ; -0.087        ;
; clk_in                                      ; -0.069 ; -0.069        ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:b2v_inst14|temp ; -2.096 ; -313.301      ;
; clk_in                        ; -0.052 ; -0.546        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                   ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -0.015 ; -0.087        ;
; clock_divider:b2v_inst14|temp ; 0.665  ; 0.000         ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_in                                      ; -3.000 ; -36.000       ;
; reset                                       ; -3.000 ; -5.807        ;
; clock_divider:b2v_inst14|temp               ; -2.484 ; -1308.936     ;
; control_unit:b2v_inst11|present_state.add3a ; 0.393  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temp'                                                                                                                                         ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack    ; From Node                          ; To Node                      ; Launch Clock                                ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; -119.121 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.355     ; 115.251    ;
; -119.060 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.355     ; 115.190    ;
; -118.980 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.927     ; 115.538    ;
; -118.955 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.004     ; 115.436    ;
; -118.919 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.927     ; 115.477    ;
; -118.894 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.584     ; 115.795    ;
; -118.894 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.004     ; 115.375    ;
; -118.849 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.340     ; 114.994    ;
; -118.833 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.584     ; 115.734    ;
; -118.742 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[17] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.942     ; 115.795    ;
; -118.738 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.343     ; 114.880    ;
; -118.708 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.912     ; 115.281    ;
; -118.683 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.989     ; 115.179    ;
; -118.681 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[13] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.942     ; 115.734    ;
; -118.622 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.569     ; 115.538    ;
; -118.597 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.915     ; 115.167    ;
; -118.572 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.992     ; 115.065    ;
; -118.551 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.350     ; 114.686    ;
; -118.522 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.334     ; 114.673    ;
; -118.511 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.572     ; 115.424    ;
; -118.470 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[23] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.927     ; 115.538    ;
; -118.436 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.349     ; 114.572    ;
; -118.428 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.350     ; 114.563    ;
; -118.410 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.922     ; 114.973    ;
; -118.385 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.999     ; 114.871    ;
; -118.381 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.906     ; 114.960    ;
; -118.359 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[22] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.930     ; 115.424    ;
; -118.359 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[17] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.821     ; 115.533    ;
; -118.356 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.983     ; 114.858    ;
; -118.341 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.075     ; 115.251    ;
; -118.324 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.579     ; 115.230    ;
; -118.298 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[13] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.821     ; 115.472    ;
; -118.295 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.563     ; 115.217    ;
; -118.295 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.921     ; 114.859    ;
; -118.287 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.922     ; 114.850    ;
; -118.280 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.075     ; 115.190    ;
; -118.270 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.998     ; 114.757    ;
; -118.262 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.999     ; 114.748    ;
; -118.209 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.578     ; 115.116    ;
; -118.201 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.579     ; 115.107    ;
; -118.200 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.647     ; 115.538    ;
; -118.175 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.724     ; 115.436    ;
; -118.172 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[6]  ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.937     ; 115.230    ;
; -118.171 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.016     ; 115.640    ;
; -118.143 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[25] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.921     ; 115.217    ;
; -118.139 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.647     ; 115.477    ;
; -118.126 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.347     ; 114.264    ;
; -118.114 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.304     ; 115.795    ;
; -118.114 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.724     ; 115.375    ;
; -118.110 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.016     ; 115.579    ;
; -118.091 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.333     ; 114.243    ;
; -118.087 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[23] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.806     ; 115.276    ;
; -118.069 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.060     ; 114.994    ;
; -118.057 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.936     ; 115.116    ;
; -118.053 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.304     ; 115.734    ;
; -118.049 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[14] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.937     ; 115.107    ;
; -118.043 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.331     ; 114.197    ;
; -117.985 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.838     ; 114.632    ;
; -117.985 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.919     ; 114.551    ;
; -117.976 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[22] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.809     ; 115.162    ;
; -117.960 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.996     ; 114.449    ;
; -117.958 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.063     ; 114.880    ;
; -117.957 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.340     ; 114.102    ;
; -117.953 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.358     ; 114.080    ;
; -117.950 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.905     ; 114.530    ;
; -117.945 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.348     ; 114.082    ;
; -117.928 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.632     ; 115.281    ;
; -117.925 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.982     ; 114.428    ;
; -117.924 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.838     ; 114.571    ;
; -117.908 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[17] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.467     ; 115.436    ;
; -117.903 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.709     ; 115.179    ;
; -117.902 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.903     ; 114.484    ;
; -117.899 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.001     ; 115.383    ;
; -117.899 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.576     ; 114.808    ;
; -117.877 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.980     ; 114.382    ;
; -117.872 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.481     ; 114.876    ;
; -117.869 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[11] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.349     ; 114.005    ;
; -117.864 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.562     ; 114.787    ;
; -117.849 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.335     ; 114.999    ;
; -117.847 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[13] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.467     ; 115.375    ;
; -117.842 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.289     ; 115.538    ;
; -117.817 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.635     ; 115.167    ;
; -117.816 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.560     ; 114.741    ;
; -117.816 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.912     ; 114.389    ;
; -117.812 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.930     ; 114.367    ;
; -117.811 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.481     ; 114.815    ;
; -117.804 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.920     ; 114.369    ;
; -117.792 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.712     ; 115.065    ;
; -117.791 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.989     ; 114.287    ;
; -117.789 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[6]  ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.816     ; 114.968    ;
; -117.788 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.004     ; 115.269    ;
; -117.788 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.335     ; 114.938    ;
; -117.787 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.007     ; 114.265    ;
; -117.779 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.997     ; 114.267    ;
; -117.776 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[24] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -4.342     ; 113.919    ;
; -117.771 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.070     ; 114.686    ;
; -117.760 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[25] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.800     ; 114.955    ;
; -117.747 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[28] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.934     ; 114.808    ;
; -117.742 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -4.054     ; 114.673    ;
; -117.731 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -3.292     ; 115.424    ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.882 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.817      ;
; -2.855 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.790      ;
; -2.839 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.774      ;
; -2.828 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.763      ;
; -2.771 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.706      ;
; -2.762 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.697      ;
; -2.759 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.694      ;
; -2.682 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.617      ;
; -2.645 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.580      ;
; -2.643 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.578      ;
; -2.625 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.560      ;
; -2.571 ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.509      ;
; -2.568 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.503      ;
; -2.563 ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.501      ;
; -2.552 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.487      ;
; -2.531 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.469      ;
; -2.529 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.467      ;
; -2.519 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.454      ;
; -2.516 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.451      ;
; -2.411 ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.349      ;
; -2.313 ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.251      ;
; -2.305 ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.243      ;
; -2.305 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 3.240      ;
; -2.276 ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.214      ;
; -2.223 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 3.164      ;
; -2.212 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 3.153      ;
; -2.199 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.139      ;
; -2.193 ; clock_divider:b2v_inst14|count[16] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.131      ;
; -2.168 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 3.109      ;
; -2.159 ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.097      ;
; -2.131 ; clock_divider:b2v_inst14|count[11] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.069      ;
; -2.126 ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.064      ;
; -2.114 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 3.055      ;
; -2.102 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 3.043      ;
; -2.099 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.039      ;
; -2.098 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 3.039      ;
; -2.090 ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.028      ;
; -2.085 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 3.026      ;
; -2.082 ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 3.020      ;
; -2.081 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.021      ;
; -2.081 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 3.022      ;
; -2.064 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 3.005      ;
; -2.058 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.999      ;
; -2.057 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.998      ;
; -2.054 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.995      ;
; -2.053 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.994      ;
; -2.050 ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.988      ;
; -2.047 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.988      ;
; -2.020 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.961      ;
; -2.019 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.960      ;
; -2.015 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.956      ;
; -1.999 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[27] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.939      ;
; -1.989 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.930      ;
; -1.985 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.926      ;
; -1.981 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[28] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.921      ;
; -1.977 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.918      ;
; -1.972 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.913      ;
; -1.965 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.906      ;
; -1.960 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.901      ;
; -1.951 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.892      ;
; -1.950 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.891      ;
; -1.948 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.886      ;
; -1.948 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.889      ;
; -1.948 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.889      ;
; -1.947 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.891      ;
; -1.942 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.883      ;
; -1.933 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.874      ;
; -1.931 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.872      ;
; -1.931 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.872      ;
; -1.930 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.871      ;
; -1.917 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.861      ;
; -1.906 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.847      ;
; -1.905 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.846      ;
; -1.904 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.845      ;
; -1.904 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.845      ;
; -1.903 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.844      ;
; -1.899 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[25] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.839      ;
; -1.897 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.838      ;
; -1.881 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[26] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.821      ;
; -1.873 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.814      ;
; -1.871 ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.809      ;
; -1.869 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.810      ;
; -1.866 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.810      ;
; -1.855 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.796      ;
; -1.851 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.792      ;
; -1.851 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.792      ;
; -1.846 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.787      ;
; -1.844 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.788      ;
; -1.837 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.778      ;
; -1.835 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.776      ;
; -1.835 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.776      ;
; -1.835 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.776      ;
; -1.830 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[12] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.768      ;
; -1.825 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.766      ;
; -1.821 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.762      ;
; -1.821 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.762      ;
; -1.817 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.758      ;
; -1.816 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.757      ;
; -1.814 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.758      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                            ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.349 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 3.776      ;
; -2.213 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.109      ; 3.922      ;
; -2.110 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.109      ; 3.819      ;
; -2.017 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 3.444      ;
; -2.013 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 3.440      ;
; -1.944 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 3.371      ;
; -1.943 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.242      ; 3.785      ;
; -1.935 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 3.362      ;
; -1.928 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.131      ; 3.659      ;
; -1.920 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.806      ; 3.326      ;
; -1.891 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.160      ; 4.079      ;
; -1.881 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 3.308      ;
; -1.831 ; control_unit:b2v_inst11|present_state.out3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.149      ; 3.580      ;
; -1.820 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.149      ; 3.569      ;
; -1.800 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.862      ; 3.262      ;
; -1.787 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.862      ; 3.249      ;
; -1.750 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.094      ; 3.444      ;
; -1.747 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.806      ; 3.153      ;
; -1.673 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.150      ; 3.423      ;
; -1.660 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 3.087      ;
; -1.651 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.090      ; 3.341      ;
; -1.650 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.029      ; 3.279      ;
; -1.635 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.029      ; 3.264      ;
; -1.624 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.149      ; 3.373      ;
; -1.584 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.149      ; 3.333      ;
; -1.575 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.862      ; 3.037      ;
; -1.546 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.090      ; 3.236      ;
; -1.539 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 2.966      ;
; -1.517 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.029      ; 3.146      ;
; -1.499 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.862      ; 2.961      ;
; -1.418 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.754      ; 3.438      ;
; -1.316 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.150      ; 3.066      ;
; -1.295 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.160      ; 3.483      ;
; -1.293 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.388      ; 3.709      ;
; -1.269 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.820      ; 4.291      ;
; -1.256 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.754      ; 3.276      ;
; -1.164 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.754      ; 3.184      ;
; -1.122 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.975      ; 3.448      ;
; -1.032 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.007      ; 3.305      ;
; -1.018 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.373      ; 3.419      ;
; -1.018 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.820      ; 4.040      ;
; -1.017 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.975      ; 3.343      ;
; -0.956 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.820      ; 3.978      ;
; -0.950 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.007      ; 3.223      ;
; -0.876 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.434      ; 2.745      ;
; -0.869 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.434      ; 2.738      ;
; -0.858 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.473      ; 3.649      ;
; -0.834 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.619      ; 2.892      ;
; -0.830 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.006      ; 4.198      ;
; -0.783 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.329      ; 3.430      ;
; -0.735 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.434      ; 2.604      ;
; -0.691 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.644      ; 2.770      ;
; -0.676 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.696      ; 2.807      ;
; -0.660 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.752      ; 2.847      ;
; -0.657 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.824      ; 3.683      ;
; -0.644 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.434      ; 2.513      ;
; -0.635 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.824      ; 3.661      ;
; -0.612 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.421      ; 4.395      ;
; -0.607 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.473      ; 3.398      ;
; -0.580 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.037      ; 3.819      ;
; -0.578 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.310      ; 4.250      ;
; -0.563 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.824      ; 3.589      ;
; -0.545 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.208      ; 4.115      ;
; -0.531 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.473      ; 3.322      ;
; -0.510 ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.022      ; 3.894      ;
; -0.473 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.208      ; 4.043      ;
; -0.446 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.329      ; 3.093      ;
; -0.426 ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.022      ; 3.810      ;
; -0.425 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.006      ; 3.793      ;
; -0.416 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.006      ; 3.784      ;
; -0.409 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.824      ; 3.435      ;
; -0.397 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.985      ; 3.744      ;
; -0.390 ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.313      ; 4.065      ;
; -0.386 ; control_unit:b2v_inst11|present_state.st5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.313      ; 4.061      ;
; -0.320 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.006      ; 3.688      ;
; -0.316 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.006      ; 3.684      ;
; -0.303 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.820      ; 3.325      ;
; -0.273 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.820      ; 3.295      ;
; -0.258 ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.920      ; 3.380      ;
; -0.255 ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.313      ; 3.930      ;
; -0.224 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.006      ; 3.592      ;
; -0.223 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.985      ; 3.570      ;
; -0.211 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.180      ; 3.746      ;
; -0.210 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.820      ; 3.232      ;
; -0.184 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.006      ; 3.552      ;
; -0.181 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.927      ; 2.459      ;
; -0.152 ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.313      ; 3.827      ;
; -0.146 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.006      ; 3.514      ;
; -0.106 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.180      ; 3.641      ;
; -0.103 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.920      ; 3.225      ;
; -0.086 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.967      ; 3.255      ;
; -0.040 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.820      ; 3.062      ;
; -0.032 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.945      ; 3.179      ;
; -0.023 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.927      ; 2.301      ;
; -0.010 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.820      ; 3.032      ;
; -0.005 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.920      ; 3.127      ;
; 0.060  ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.927      ; 2.218      ;
; 0.153  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.573      ; 2.738      ;
; 0.205  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.490      ; 4.593      ;
; 0.260  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.703      ; 4.751      ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                                                                    ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.368 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.321      ; 2.414      ;
; -0.365 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.234      ; 4.291      ;
; -0.270 ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.291      ; 4.079      ;
; -0.268 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.321      ; 2.314      ;
; -0.176 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.013      ; 2.414      ;
; -0.167 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.932      ; 4.291      ;
; -0.162 ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.971      ; 3.977      ;
; -0.132 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.873      ; 2.569      ;
; -0.121 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.565      ; 3.776      ;
; -0.114 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.234      ; 4.040      ;
; -0.108 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.793      ; 3.746      ;
; -0.076 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.013      ; 2.314      ;
; -0.072 ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.989      ; 4.079      ;
; -0.053 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.452      ; 2.569      ;
; -0.052 ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.234      ; 3.978      ;
; -0.039 ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.966      ; 3.849      ;
; -0.003 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.793      ; 3.641      ;
; 0.000  ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.971      ; 3.815      ;
; 0.015  ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.847      ; 3.922      ;
; 0.036  ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.669      ; 3.977      ;
; 0.037  ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.832      ; 4.593      ;
; 0.043  ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.537      ; 2.297      ;
; 0.046  ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.887      ; 3.649      ;
; 0.053  ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.971      ; 3.762      ;
; 0.054  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.484      ; 2.163      ;
; 0.061  ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.966      ; 3.749      ;
; 0.066  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.966      ; 3.744      ;
; 0.074  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.420      ; 4.198      ;
; 0.074  ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.288      ; 2.778      ;
; 0.077  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.263      ; 3.776      ;
; 0.084  ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.932      ; 4.040      ;
; 0.090  ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.491      ; 3.746      ;
; 0.092  ; control_unit:b2v_inst11|present_state.ldi3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.971      ; 3.723      ;
; 0.092  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.045      ; 4.751      ;
; 0.110  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.177      ; 2.631      ;
; 0.118  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.847      ; 3.819      ;
; 0.119  ; control_unit:b2v_inst11|present_state.ror3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.966      ; 3.691      ;
; 0.121  ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.743      ; 3.430      ;
; 0.131  ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.971      ; 3.684      ;
; 0.146  ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.932      ; 3.978      ;
; 0.153  ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.867      ; 2.778      ;
; 0.153  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.081      ; 2.863      ;
; 0.155  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.075      ; 2.484      ;
; 0.156  ; control_unit:b2v_inst11|present_state.ori3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.966      ; 3.654      ;
; 0.159  ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.664      ; 3.849      ;
; 0.162  ; control_unit:b2v_inst11|present_state.or3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.966      ; 3.648      ;
; 0.168  ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.860      ; 2.487      ;
; 0.171  ; control_unit:b2v_inst11|present_state.mul3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.458      ; 4.111      ;
; 0.188  ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.458      ; 4.094      ;
; 0.189  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.756      ; 2.631      ;
; 0.190  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.889      ; 2.263      ;
; 0.195  ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.491      ; 3.641      ;
; 0.198  ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.669      ; 3.815      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.966      ; 3.609      ;
; 0.211  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.565      ; 3.444      ;
; 0.213  ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.545      ; 3.922      ;
; 0.213  ; control_unit:b2v_inst11|present_state.rol3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.966      ; 3.597      ;
; 0.215  ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.565      ; 3.440      ;
; 0.224  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.457      ; 4.057      ;
; 0.227  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.075      ; 2.412      ;
; 0.228  ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.222      ; 2.297      ;
; 0.228  ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 5.021      ; 4.708      ;
; 0.234  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.654      ; 2.484      ;
; 0.235  ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.530      ; 4.593      ;
; 0.241  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.171      ; 2.163      ;
; 0.244  ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.585      ; 3.649      ;
; 0.247  ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.238      ; 3.683      ;
; 0.251  ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.669      ; 3.762      ;
; 0.255  ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.170      ; 3.739      ;
; 0.259  ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.664      ; 3.749      ;
; 0.262  ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.192      ; 1.858      ;
; 0.264  ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.664      ; 3.744      ;
; 0.267  ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.786      ; 4.401      ;
; 0.268  ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.832      ; 4.362      ;
; 0.268  ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.170      ; 3.726      ;
; 0.269  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.468      ; 2.263      ;
; 0.269  ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.238      ; 3.661      ;
; 0.272  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.118      ; 4.198      ;
; 0.274  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.889      ; 2.179      ;
; 0.275  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.873      ; 2.162      ;
; 0.279  ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.537      ; 2.061      ;
; 0.284  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.873      ; 2.153      ;
; 0.284  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.565      ; 3.371      ;
; 0.285  ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.980      ; 3.785      ;
; 0.290  ; control_unit:b2v_inst11|present_state.ldi3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.669      ; 3.723      ;
; 0.290  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.743      ; 4.751      ;
; 0.292  ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.835      ; 4.395      ;
; 0.293  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.565      ; 3.362      ;
; 0.296  ; control_unit:b2v_inst11|present_state.andi3a   ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.966      ; 3.514      ;
; 0.297  ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.887      ; 3.398      ;
; 0.300  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.869      ; 3.659      ;
; 0.303  ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.852      ; 2.113      ;
; 0.305  ; control_unit:b2v_inst11|present_state.jal3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.402      ; 3.921      ;
; 0.306  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.654      ; 2.412      ;
; 0.308  ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 4.544      ; 3.326      ;
; 0.310  ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.180      ; 2.434      ;
; 0.314  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.180      ; 2.430      ;
; 0.316  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 4.545      ; 3.819      ;
; 0.317  ; control_unit:b2v_inst11|present_state.ror3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.664      ; 3.691      ;
; 0.319  ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.441      ; 3.430      ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                                                                                 ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -4.783 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.018      ; 1.265      ;
; -4.563 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.298      ; 1.265      ;
; -4.473 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.015      ; 1.572      ;
; -4.434 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.015      ; 1.611      ;
; -4.253 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.295      ; 1.572      ;
; -4.252 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.135      ; 1.913      ;
; -4.214 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.295      ; 1.611      ;
; -4.198 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.015      ; 1.847      ;
; -4.050 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.018      ; 1.998      ;
; -4.034 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.015      ; 2.011      ;
; -4.032 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.415      ; 1.913      ;
; -3.978 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.295      ; 1.847      ;
; -3.830 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.298      ; 1.998      ;
; -3.814 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.295      ; 2.011      ;
; -3.705 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.158      ; 2.483      ;
; -3.634 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.020      ; 2.416      ;
; -3.558 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.137      ; 2.609      ;
; -3.533 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.017      ; 2.514      ;
; -3.485 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.606      ; 1.151      ;
; -3.485 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.438      ; 2.483      ;
; -3.471 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.020      ; 2.579      ;
; -3.453 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.606      ; 1.183      ;
; -3.439 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.606      ; 1.197      ;
; -3.414 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.300      ; 2.416      ;
; -3.380 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.020      ; 2.670      ;
; -3.365 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.390      ; 3.235      ;
; -3.338 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.417      ; 2.609      ;
; -3.313 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.297      ; 2.514      ;
; -3.265 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.886      ; 1.151      ;
; -3.251 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.300      ; 2.579      ;
; -3.233 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.886      ; 1.183      ;
; -3.219 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.886      ; 1.197      ;
; -3.160 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.300      ; 2.670      ;
; -3.124 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.110      ; 3.196      ;
; -2.904 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.390      ; 3.196      ;
; -2.881 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.137      ; 3.286      ;
; -2.853 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 7.264      ; 4.621      ;
; -2.828 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.013      ; 3.215      ;
; -2.820 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.010      ; 3.220      ;
; -2.807 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.013      ; 3.236      ;
; -2.803 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.010      ; 3.237      ;
; -2.738 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.010      ; 3.302      ;
; -2.723 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.017      ; 3.324      ;
; -2.691 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.225      ; 3.564      ;
; -2.661 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.417      ; 3.286      ;
; -2.644 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.733      ; 2.119      ;
; -2.608 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.293      ; 3.215      ;
; -2.607 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.010      ; 3.433      ;
; -2.600 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.290      ; 3.220      ;
; -2.587 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.293      ; 3.236      ;
; -2.585 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.984      ; 4.609      ;
; -2.585 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.110      ; 3.235      ;
; -2.583 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.290      ; 3.237      ;
; -2.568 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.733      ; 2.195      ;
; -2.518 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.290      ; 3.302      ;
; -2.503 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.297      ; 3.324      ;
; -2.488 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 6.158      ; 3.700      ;
; -2.471 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.505      ; 3.564      ;
; -2.461 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.785      ; 2.354      ;
; -2.424 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.013      ; 2.119      ;
; -2.418 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.733      ; 2.345      ;
; -2.410 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.091      ; 2.711      ;
; -2.393 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.037      ; 2.674      ;
; -2.387 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.290      ; 3.433      ;
; -2.373 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.986      ; 2.643      ;
; -2.372 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.785      ; 2.443      ;
; -2.368 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.147      ; 3.989      ;
; -2.365 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 7.264      ; 4.609      ;
; -2.348 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.013      ; 2.195      ;
; -2.318 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.131      ; 2.843      ;
; -2.292 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.973      ; 2.711      ;
; -2.268 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 6.438      ; 3.700      ;
; -2.241 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.065      ; 2.354      ;
; -2.227 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.785      ; 2.588      ;
; -2.226 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.785      ; 2.589      ;
; -2.198 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.013      ; 2.345      ;
; -2.190 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.371      ; 2.711      ;
; -2.173 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.317      ; 2.674      ;
; -2.155 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.323      ; 2.198      ;
; -2.153 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.266      ; 2.643      ;
; -2.152 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.065      ; 2.443      ;
; -2.145 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.323      ; 2.208      ;
; -2.125 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.469      ; 1.374      ;
; -2.104 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.072      ; 2.998      ;
; -2.103 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 5.867      ; 3.974      ;
; -2.098 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.411      ; 2.843      ;
; -2.096 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.854      ; 2.788      ;
; -2.092 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.014      ; 2.952      ;
; -2.083 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.854      ; 2.801      ;
; -2.073 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.984      ; 4.621      ;
; -2.072 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.253      ; 2.711      ;
; -2.068 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.130      ; 3.092      ;
; -2.050 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.820      ; 2.800      ;
; -2.041 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.469      ; 1.458      ;
; -2.035 ; control_unit:b2v_inst11|present_state.shr3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 4.437      ; 2.432      ;
; -2.022 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.130      ; 3.138      ;
; -2.009 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 5.072      ; 3.093      ;
; -2.007 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.065      ; 2.588      ;
; -2.006 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 5.065      ; 2.589      ;
; -1.992 ; control_unit:b2v_inst11|present_state.fetch0a ; control_unit:b2v_inst11|clear        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.473      ; 0.511      ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                     ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                               ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.006 ; control_unit:b2v_inst11|present_state.fetch0a        ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.497      ; 0.511      ;
; -3.623 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.868      ; 1.265      ;
; -3.483 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.425      ; 1.962      ;
; -3.313 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.865      ; 1.572      ;
; -3.274 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.865      ; 1.611      ;
; -3.270 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.304      ; 2.054      ;
; -3.222 ; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.101      ; 1.899      ;
; -3.132 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.465      ; 2.353      ;
; -3.092 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.985      ; 1.913      ;
; -3.072 ; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.073      ; 2.021      ;
; -3.038 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.865      ; 1.847      ;
; -3.019 ; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.101      ; 2.102      ;
; -2.890 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.868      ; 1.998      ;
; -2.874 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.865      ; 2.011      ;
; -2.545 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.008      ; 2.483      ;
; -2.474 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.870      ; 2.416      ;
; -2.398 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.987      ; 2.609      ;
; -2.373 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.867      ; 2.514      ;
; -2.311 ; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.870      ; 2.579      ;
; -2.263 ; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.258      ; 2.015      ;
; -2.220 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.870      ; 2.670      ;
; -2.211 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.963      ; 1.772      ;
; -2.197 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.963      ; 1.786      ;
; -2.168 ; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.258      ; 2.110      ;
; -2.141 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.943      ; 1.822      ;
; -2.140 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.963      ; 1.843      ;
; -2.055 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.963      ; 1.928      ;
; -2.053 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.963      ; 1.930      ;
; -2.032 ; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.258      ; 2.246      ;
; -2.021 ; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.258      ; 2.257      ;
; -1.944 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.978      ; 2.054      ;
; -1.938 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.943      ; 2.025      ;
; -1.926 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.963      ; 2.057      ;
; -1.925 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.963      ; 2.058      ;
; -1.919 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.157      ; 2.258      ;
; -1.858 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.212      ; 1.374      ;
; -1.847 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.157      ; 2.330      ;
; -1.837 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.978      ; 2.161      ;
; -1.780 ; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.235      ; 2.475      ;
; -1.774 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.212      ; 1.458      ;
; -1.754 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.255      ; 2.521      ;
; -1.740 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.362      ; 2.642      ;
; -1.721 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.987      ; 3.286      ;
; -1.668 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.863      ; 3.215      ;
; -1.660 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.860      ; 3.220      ;
; -1.647 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.863      ; 3.236      ;
; -1.643 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.860      ; 3.237      ;
; -1.578 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.860      ; 3.302      ;
; -1.563 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.867      ; 3.324      ;
; -1.531 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.075      ; 3.564      ;
; -1.531 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.505      ; 4.004      ;
; -1.512 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.963      ; 2.471      ;
; -1.447 ; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.860      ; 3.433      ;
; -1.415 ; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.138      ; 1.743      ;
; -1.411 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.328      ; 1.937      ;
; -1.372 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.328      ; 1.976      ;
; -1.328 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.008      ; 3.700      ;
; -1.210 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.018      ; 1.828      ;
; -1.183 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.328      ; 2.165      ;
; -1.165 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.831      ; 3.686      ;
; -1.148 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.252      ; 2.124      ;
; -1.118 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.018      ; 1.920      ;
; -1.079 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.831      ; 3.772      ;
; -1.064 ; control_unit:b2v_inst11|present_state.fetch1a        ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.409      ; 2.365      ;
; -1.054 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.252      ; 2.218      ;
; -0.997 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.998      ; 2.021      ;
; -0.988 ; control_unit:b2v_inst11|present_state.ldr5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.409      ; 2.441      ;
; -0.980 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.980      ; 3.020      ;
; -0.929 ; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.831      ; 3.922      ;
; -0.904 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.288      ; 2.404      ;
; -0.885 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.980      ; 3.115      ;
; -0.881 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.018      ; 2.157      ;
; -0.855 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.831      ; 3.996      ;
; -0.850 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; -0.500       ; 5.505      ; 4.185      ;
; -0.843 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.998      ; 2.175      ;
; -0.839 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.831      ; 4.012      ;
; -0.838 ; control_unit:b2v_inst11|present_state.ld6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.409      ; 2.591      ;
; -0.824 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.310      ; 2.506      ;
; -0.817 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.018      ; 2.221      ;
; -0.810 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.417      ; 2.627      ;
; -0.808 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.018      ; 2.230      ;
; -0.805 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.288      ; 2.503      ;
; -0.772 ; control_unit:b2v_inst11|present_state.ldr3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.950      ; 2.198      ;
; -0.762 ; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.950      ; 2.208      ;
; -0.755 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.018      ; 2.283      ;
; -0.751 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.018      ; 2.287      ;
; -0.724 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.834      ; 4.130      ;
; -0.685 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.816      ; 1.151      ;
; -0.653 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.816      ; 1.183      ;
; -0.639 ; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.816      ; 1.197      ;
; -0.624 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.039      ; 4.435      ;
; -0.605 ; control_unit:b2v_inst11|present_state.ld4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.822      ; 2.237      ;
; -0.540 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.834      ; 4.314      ;
; -0.506 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.822      ; 2.336      ;
; -0.419 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.018      ; 2.619      ;
; -0.364 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.822      ; 2.478      ;
; -0.305 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.089      ; 2.804      ;
; -0.301 ; control_unit:b2v_inst11|present_state.ld4a           ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.184      ; 2.903      ;
; -0.254 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.209      ; 2.975      ;
; -0.244 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.089      ; 2.865      ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temp'                                                                                                                                                                              ;
+--------+----------------------------------------------------+----------------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                                ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.087 ; control_unit:b2v_inst11|present_state.add3a        ; control_unit:b2v_inst11|present_state.add3b        ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 1.883      ;
; 0.333  ; control_unit:b2v_inst11|present_state.fetch0b      ; control_unit:b2v_inst11|present_state.fetch0b      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.fetch1a      ; control_unit:b2v_inst11|present_state.fetch1a      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.fetch1b      ; control_unit:b2v_inst11|present_state.fetch1b      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.fetch2a      ; control_unit:b2v_inst11|present_state.fetch2a      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.st3b         ; control_unit:b2v_inst11|present_state.st3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.st4a         ; control_unit:b2v_inst11|present_state.st4a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.st4b         ; control_unit:b2v_inst11|present_state.st4b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.st5a         ; control_unit:b2v_inst11|present_state.st5a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.st5b         ; control_unit:b2v_inst11|present_state.st5b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str3a        ; control_unit:b2v_inst11|present_state.str3a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str4a        ; control_unit:b2v_inst11|present_state.str4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str4b        ; control_unit:b2v_inst11|present_state.str4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str5a        ; control_unit:b2v_inst11|present_state.str5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul3b        ; control_unit:b2v_inst11|present_state.mul3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul4a        ; control_unit:b2v_inst11|present_state.mul4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul4b        ; control_unit:b2v_inst11|present_state.mul4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div3b        ; control_unit:b2v_inst11|present_state.div3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div4a        ; control_unit:b2v_inst11|present_state.div4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div4b        ; control_unit:b2v_inst11|present_state.div4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul5b        ; control_unit:b2v_inst11|present_state.mul5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul6a        ; control_unit:b2v_inst11|present_state.mul6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div5b        ; control_unit:b2v_inst11|present_state.div5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div6a        ; control_unit:b2v_inst11|present_state.div6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld3b         ; control_unit:b2v_inst11|present_state.ld3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld4a         ; control_unit:b2v_inst11|present_state.ld4a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld4b         ; control_unit:b2v_inst11|present_state.ld4b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr3a        ; control_unit:b2v_inst11|present_state.ldr3a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr4a        ; control_unit:b2v_inst11|present_state.ldr4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr4b        ; control_unit:b2v_inst11|present_state.ldr4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr5a        ; control_unit:b2v_inst11|present_state.ldr5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld5b         ; control_unit:b2v_inst11|present_state.ld5b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str5b        ; control_unit:b2v_inst11|present_state.str5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str6a        ; control_unit:b2v_inst11|present_state.str6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.st6b         ; control_unit:b2v_inst11|present_state.st6b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.st7a         ; control_unit:b2v_inst11|present_state.st7a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.not3b        ; control_unit:b2v_inst11|present_state.not3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.not4a        ; control_unit:b2v_inst11|present_state.not4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.neg4a        ; control_unit:b2v_inst11|present_state.neg4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr5b        ; control_unit:b2v_inst11|present_state.ldr5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr6a        ; control_unit:b2v_inst11|present_state.ldr6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld6b         ; control_unit:b2v_inst11|present_state.ld6b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld7a         ; control_unit:b2v_inst11|present_state.ld7a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add3b        ; control_unit:b2v_inst11|present_state.add3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add4a        ; control_unit:b2v_inst11|present_state.add4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add4b        ; control_unit:b2v_inst11|present_state.add4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add5a        ; control_unit:b2v_inst11|present_state.add5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.or3b         ; control_unit:b2v_inst11|present_state.or3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.or4b         ; control_unit:b2v_inst11|present_state.or4b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub3b        ; control_unit:b2v_inst11|present_state.sub3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub4a        ; control_unit:b2v_inst11|present_state.sub4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub4b        ; control_unit:b2v_inst11|present_state.sub4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub5a        ; control_unit:b2v_inst11|present_state.sub5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and3b        ; control_unit:b2v_inst11|present_state.and3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and4b        ; control_unit:b2v_inst11|present_state.and4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and5a        ; control_unit:b2v_inst11|present_state.and5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr3b        ; control_unit:b2v_inst11|present_state.shr3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr4a        ; control_unit:b2v_inst11|present_state.shr4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr4b        ; control_unit:b2v_inst11|present_state.shr4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.rol3b        ; control_unit:b2v_inst11|present_state.rol3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.rol4b        ; control_unit:b2v_inst11|present_state.rol4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl3b        ; control_unit:b2v_inst11|present_state.shl3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl4a        ; control_unit:b2v_inst11|present_state.shl4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl4b        ; control_unit:b2v_inst11|present_state.shl4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl5a        ; control_unit:b2v_inst11|present_state.shl5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror3b        ; control_unit:b2v_inst11|present_state.ror3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror4a        ; control_unit:b2v_inst11|present_state.ror4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror4b        ; control_unit:b2v_inst11|present_state.ror4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror5a        ; control_unit:b2v_inst11|present_state.ror5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi3b       ; control_unit:b2v_inst11|present_state.andi3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi4b       ; control_unit:b2v_inst11|present_state.andi4b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi5a       ; control_unit:b2v_inst11|present_state.andi5a       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori3b        ; control_unit:b2v_inst11|present_state.ori3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori4a        ; control_unit:b2v_inst11|present_state.ori4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori4b        ; control_unit:b2v_inst11|present_state.ori4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi3b        ; control_unit:b2v_inst11|present_state.ldi3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi4a        ; control_unit:b2v_inst11|present_state.ldi4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi4b        ; control_unit:b2v_inst11|present_state.ldi4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi5a        ; control_unit:b2v_inst11|present_state.ldi5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi3b       ; control_unit:b2v_inst11|present_state.addi3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi4b       ; control_unit:b2v_inst11|present_state.addi4b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi5a       ; control_unit:b2v_inst11|present_state.addi5a       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.jal3a        ; control_unit:b2v_inst11|present_state.jal3a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brpl3b       ; control_unit:b2v_inst11|present_state.brpl3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brpl4a       ; control_unit:b2v_inst11|present_state.brpl4a       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brpl4b       ; control_unit:b2v_inst11|present_state.brpl4b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.jr3b         ; control_unit:b2v_inst11|present_state.jr3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.jal3b        ; control_unit:b2v_inst11|present_state.jal3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mfhi3b       ; control_unit:b2v_inst11|present_state.mfhi3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub5b        ; control_unit:b2v_inst11|present_state.sub5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.neg4b        ; control_unit:b2v_inst11|present_state.neg4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div6b        ; control_unit:b2v_inst11|present_state.div6b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul6b        ; control_unit:b2v_inst11|present_state.mul6b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.st7b         ; control_unit:b2v_inst11|present_state.st7b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi5b       ; control_unit:b2v_inst11|present_state.addi5b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add5b        ; control_unit:b2v_inst11|present_state.add5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.reset_stateb ; control_unit:b2v_inst11|present_state.reset_stateb ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld7b         ; control_unit:b2v_inst11|present_state.ld7b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr6b        ; control_unit:b2v_inst11|present_state.ldr6b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi5b        ; control_unit:b2v_inst11|present_state.ldi5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.034      ; 0.511      ;
+--------+----------------------------------------------------+----------------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.069 ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; 0.000        ; 2.218      ; 2.503      ;
; 0.321  ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[0]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 0.519      ;
; 0.503  ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; -0.500       ; 2.218      ; 2.575      ;
; 0.510  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.709      ;
; 0.510  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.709      ;
; 0.511  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.514  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.517  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.716      ;
; 0.754  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.953      ;
; 0.755  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.955      ;
; 0.757  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.956      ;
; 0.759  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.958      ;
; 0.760  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.959      ;
; 0.763  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.962      ;
; 0.764  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.963      ;
; 0.765  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.964      ;
; 0.766  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.965      ;
; 0.770  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.969      ;
; 0.772  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.971      ;
; 0.772  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.971      ;
; 0.773  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.972      ;
; 0.840  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.058      ; 1.042      ;
; 0.843  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.042      ;
; 0.844  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.043      ;
; 0.844  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.043      ;
; 0.845  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.044      ;
; 0.846  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.045      ;
; 0.848  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.047      ;
; 0.849  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.048      ;
; 0.849  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.048      ;
; 0.851  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.050      ;
; 0.852  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.051      ;
; 0.853  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.052      ;
; 0.855  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.054      ;
; 0.856  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.055      ;
; 0.856  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.055      ;
; 0.859  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.058      ;
; 0.860  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.059      ;
; 0.861  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.060      ;
; 0.862  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.061      ;
; 0.867  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.066      ;
; 0.869  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.068      ;
; 0.891  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.089      ;
; 0.921  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.119      ;
; 0.924  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.122      ;
; 0.928  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.126      ;
; 0.939  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.138      ;
; 0.940  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.139      ;
; 0.941  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.140      ;
; 0.942  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.141      ;
; 0.945  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.144      ;
; 0.945  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.144      ;
; 0.946  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.145      ;
; 0.947  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.146      ;
; 0.952  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.151      ;
; 0.952  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.151      ;
; 0.955  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.154      ;
; 0.956  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.155      ;
; 0.957  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.156      ;
; 0.958  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.157      ;
; 0.962  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.161      ;
; 0.963  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.162      ;
; 0.984  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.057      ; 1.185      ;
; 0.986  ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.184      ;
; 0.994  ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.192      ;
; 0.995  ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.193      ;
; 1.017  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.215      ;
; 1.020  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.218      ;
; 1.024  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.222      ;
; 1.027  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.225      ;
; 1.030  ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[19] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.228      ;
; 1.034  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[14] ; clk_in                        ; clk_in      ; 0.000        ; 0.054      ; 1.232      ;
; 1.035  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.234      ;
; 1.038  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.237      ;
; 1.038  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.237      ;
; 1.040  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.239      ;
; 1.041  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.240      ;
; 1.041  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.240      ;
; 1.042  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.241      ;
; 1.045  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.244      ;
; 1.048  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.247      ;
; 1.050  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.058      ; 1.252      ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temp'                                                                                                  ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -2.096 ; reset     ; control_unit:b2v_inst11|present_state.ori4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.235      ; 3.816      ;
; -2.096 ; reset     ; control_unit:b2v_inst11|present_state.ori3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.235      ; 3.816      ;
; -2.096 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.235      ; 3.816      ;
; -2.096 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.235      ; 3.816      ;
; -2.096 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.235      ; 3.816      ;
; -2.096 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.235      ; 3.816      ;
; -2.096 ; reset     ; control_unit:b2v_inst11|present_state.or4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.235      ; 3.816      ;
; -2.096 ; reset     ; control_unit:b2v_inst11|present_state.or3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.235      ; 3.816      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.div6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.neg3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.div6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.div5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.mul6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.div4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.div3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.mul4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.077 ; reset     ; control_unit:b2v_inst11|present_state.mul3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.262      ; 3.824      ;
; -2.055 ; reset     ; control_unit:b2v_inst11|present_state.not3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.277      ; 3.817      ;
; -2.006 ; reset     ; control_unit:b2v_inst11|present_state.ror4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.337      ; 3.828      ;
; -2.006 ; reset     ; control_unit:b2v_inst11|present_state.and5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.337      ; 3.828      ;
; -1.934 ; reset     ; control_unit:b2v_inst11|present_state.neg3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.404      ; 3.823      ;
; -1.914 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.425      ; 3.824      ;
; -1.914 ; reset     ; control_unit:b2v_inst11|present_state.div3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.425      ; 3.824      ;
; -1.914 ; reset     ; control_unit:b2v_inst11|present_state.not3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.425      ; 3.824      ;
; -1.914 ; reset     ; control_unit:b2v_inst11|present_state.jr3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.425      ; 3.824      ;
; -1.914 ; reset     ; control_unit:b2v_inst11|present_state.mul3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.425      ; 3.824      ;
; -1.913 ; reset     ; control_unit:b2v_inst11|present_state.out3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.426      ; 3.824      ;
; -1.913 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.426      ; 3.824      ;
; -1.913 ; reset     ; control_unit:b2v_inst11|present_state.in3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.426      ; 3.824      ;
; -1.913 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.426      ; 3.824      ;
; -1.913 ; reset     ; control_unit:b2v_inst11|present_state.jal_init     ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.426      ; 3.824      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.st7a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.st6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.str6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.ld5a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.str4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.str3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.st5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.st5a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.899 ; reset     ; control_unit:b2v_inst11|present_state.st4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.441      ; 3.825      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.add5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.addi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.st7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.str6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.mul6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.neg4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.sub5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.sub5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.sub4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.sub3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.895 ; reset     ; control_unit:b2v_inst11|present_state.add4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.444      ; 3.824      ;
; -1.890 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.450      ; 3.825      ;
; -1.890 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.450      ; 3.825      ;
; -1.890 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.450      ; 3.825      ;
; -1.890 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.450      ; 3.825      ;
; -1.890 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.450      ; 3.825      ;
; -1.890 ; reset     ; control_unit:b2v_inst11|present_state.ld4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.450      ; 3.825      ;
; -1.890 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.450      ; 3.825      ;
; -1.890 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.450      ; 3.825      ;
; -1.874 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.466      ; 3.825      ;
; -1.874 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.466      ; 3.825      ;
; -1.874 ; reset     ; control_unit:b2v_inst11|present_state.ld7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.466      ; 3.825      ;
; -1.874 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.466      ; 3.825      ;
; -1.874 ; reset     ; control_unit:b2v_inst11|present_state.ld7a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.466      ; 3.825      ;
; -1.874 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.466      ; 3.825      ;
; -1.874 ; reset     ; control_unit:b2v_inst11|present_state.ld3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.466      ; 3.825      ;
; -1.874 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.466      ; 3.825      ;
; -1.860 ; reset     ; control_unit:b2v_inst11|present_state.and5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.479      ; 3.824      ;
; -1.860 ; reset     ; control_unit:b2v_inst11|present_state.andi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.479      ; 3.824      ;
; -1.860 ; reset     ; control_unit:b2v_inst11|present_state.or5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.479      ; 3.824      ;
; -1.860 ; reset     ; control_unit:b2v_inst11|present_state.not4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.479      ; 3.824      ;
; -1.860 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.479      ; 3.824      ;
; -1.860 ; reset     ; control_unit:b2v_inst11|present_state.jal3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.479      ; 3.824      ;
; -1.860 ; reset     ; control_unit:b2v_inst11|present_state.jr3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.479      ; 3.824      ;
; -1.860 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.479      ; 3.824      ;
; -1.860 ; reset     ; control_unit:b2v_inst11|present_state.jal3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.479      ; 3.824      ;
; -1.856 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.484      ; 3.825      ;
; -1.856 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.484      ; 3.825      ;
; -1.856 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.484      ; 3.825      ;
; -1.856 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.484      ; 3.825      ;
; -1.856 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.484      ; 3.825      ;
; -1.856 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.484      ; 3.825      ;
; -1.856 ; reset     ; control_unit:b2v_inst11|present_state.str5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.484      ; 3.825      ;
; -1.856 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.484      ; 3.825      ;
; -1.856 ; reset     ; control_unit:b2v_inst11|present_state.st6a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.484      ; 3.825      ;
; -1.822 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.530      ; 3.837      ;
; -1.822 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.530      ; 3.837      ;
; -1.822 ; reset     ; control_unit:b2v_inst11|present_state.ld6a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.530      ; 3.837      ;
; -1.822 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.530      ; 3.837      ;
; -1.822 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.530      ; 3.837      ;
; -1.822 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.530      ; 3.837      ;
; -1.822 ; reset     ; control_unit:b2v_inst11|present_state.st3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.530      ; 3.837      ;
; -1.822 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.530      ; 3.837      ;
; -1.822 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.530      ; 3.837      ;
; -1.807 ; reset     ; control_unit:b2v_inst11|present_state.addi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.545      ; 3.837      ;
; -1.807 ; reset     ; control_unit:b2v_inst11|present_state.ori4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.545      ; 3.837      ;
; -1.807 ; reset     ; control_unit:b2v_inst11|present_state.andi4a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.545      ; 3.837      ;
; -1.807 ; reset     ; control_unit:b2v_inst11|present_state.rol4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 1.545      ; 3.837      ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_in'                                                                                       ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.052 ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.674      ;
; -0.052 ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.674      ;
; -0.052 ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.674      ;
; -0.052 ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.674      ;
; -0.052 ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.674      ;
; -0.052 ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.674      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.022 ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.643      ;
; -0.014 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.500        ; 2.144      ; 2.633      ;
; 0.028  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.597      ;
; 0.028  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.597      ;
; 0.028  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.597      ;
; 0.028  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.597      ;
; 0.028  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.597      ;
; 0.028  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.597      ;
; 0.028  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.597      ;
; 0.037  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.587      ;
; 0.037  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.587      ;
; 0.037  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.587      ;
; 0.037  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.587      ;
; 0.037  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.587      ;
; 0.037  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.587      ;
; 0.037  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.587      ;
; 0.037  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.587      ;
; 0.037  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.500        ; 2.149      ; 2.587      ;
; 0.513  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.609      ;
; 0.513  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.609      ;
; 0.513  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.609      ;
; 0.513  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.609      ;
; 0.513  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.609      ;
; 0.513  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.609      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.545  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.576      ;
; 0.583  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.542      ;
; 0.583  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.542      ;
; 0.583  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.542      ;
; 0.583  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.542      ;
; 0.583  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.542      ;
; 0.583  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.542      ;
; 0.583  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.542      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.515      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.515      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.515      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.515      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.515      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.515      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.515      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.515      ;
; 0.609  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 1.000        ; 2.149      ; 2.515      ;
; 0.616  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 1.000        ; 2.144      ; 2.503      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_in'                                                                                        ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.015 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.000        ; 2.218      ; 2.387      ;
; -0.008 ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.399      ;
; -0.008 ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.399      ;
; -0.008 ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.399      ;
; -0.008 ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.399      ;
; -0.008 ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.399      ;
; -0.008 ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.399      ;
; -0.008 ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.399      ;
; -0.008 ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.399      ;
; -0.008 ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.399      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.425      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.425      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.425      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.425      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.425      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.425      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.425      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.054  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.458      ;
; 0.085  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.489      ;
; 0.085  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.489      ;
; 0.085  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.489      ;
; 0.085  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.489      ;
; 0.085  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.489      ;
; 0.085  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.489      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.482      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.482      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.482      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.482      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.482      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.482      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.482      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.482      ;
; 0.575  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.482      ;
; 0.585  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.492      ;
; 0.585  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.492      ;
; 0.585  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.492      ;
; 0.585  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.492      ;
; 0.585  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.492      ;
; 0.585  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.492      ;
; 0.585  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.492      ;
; 0.625  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; -0.500       ; 2.218      ; 2.527      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.633  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.537      ;
; 0.662  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.566      ;
; 0.662  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.566      ;
; 0.662  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.566      ;
; 0.662  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.566      ;
; 0.662  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.566      ;
; 0.662  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.566      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temp'                                                                                                            ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; 0.665 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 2.732      ; 3.571      ;
; 1.264 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.339      ; 2.777      ;
; 1.297 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.339      ; 2.810      ;
; 1.298 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; -0.500       ; 2.732      ; 3.704      ;
; 1.557 ; reset     ; control_unit:b2v_inst11|present_state.andi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.845      ; 3.576      ;
; 1.557 ; reset     ; control_unit:b2v_inst11|present_state.add5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.845      ; 3.576      ;
; 1.567 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.834      ; 3.575      ;
; 1.567 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.834      ; 3.575      ;
; 1.567 ; reset     ; control_unit:b2v_inst11|present_state.rol5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.834      ; 3.575      ;
; 1.567 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.834      ; 3.575      ;
; 1.567 ; reset     ; control_unit:b2v_inst11|present_state.ror4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.834      ; 3.575      ;
; 1.567 ; reset     ; control_unit:b2v_inst11|present_state.ror3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.834      ; 3.575      ;
; 1.567 ; reset     ; control_unit:b2v_inst11|present_state.rol4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.834      ; 3.575      ;
; 1.567 ; reset     ; control_unit:b2v_inst11|present_state.rol3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.834      ; 3.575      ;
; 1.578 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.824      ; 3.576      ;
; 1.578 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.824      ; 3.576      ;
; 1.578 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.824      ; 3.576      ;
; 1.578 ; reset     ; control_unit:b2v_inst11|present_state.ror5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.824      ; 3.576      ;
; 1.578 ; reset     ; control_unit:b2v_inst11|present_state.shl5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.824      ; 3.576      ;
; 1.578 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.824      ; 3.576      ;
; 1.578 ; reset     ; control_unit:b2v_inst11|present_state.shr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.824      ; 3.576      ;
; 1.578 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.824      ; 3.576      ;
; 1.583 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.819      ; 3.576      ;
; 1.583 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.819      ; 3.576      ;
; 1.583 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.819      ; 3.576      ;
; 1.583 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.819      ; 3.576      ;
; 1.583 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.819      ; 3.576      ;
; 1.583 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.819      ; 3.576      ;
; 1.583 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.819      ; 3.576      ;
; 1.583 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.819      ; 3.576      ;
; 1.583 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.819      ; 3.576      ;
; 1.594 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.808      ; 3.576      ;
; 1.594 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.808      ; 3.576      ;
; 1.613 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.789      ; 3.576      ;
; 1.613 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.789      ; 3.576      ;
; 1.613 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.789      ; 3.576      ;
; 1.613 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.789      ; 3.576      ;
; 1.622 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.770      ; 3.566      ;
; 1.622 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.770      ; 3.566      ;
; 1.622 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.770      ; 3.566      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.shl3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.ror3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.rol3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.ori3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.or3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.643 ; reset     ; control_unit:b2v_inst11|present_state.shr3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.759      ; 3.576      ;
; 1.648 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.754      ; 3.576      ;
; 1.648 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.754      ; 3.576      ;
; 1.648 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.754      ; 3.576      ;
; 1.648 ; reset     ; control_unit:b2v_inst11|present_state.str_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.754      ; 3.576      ;
; 1.648 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.754      ; 3.576      ;
; 1.741 ; reset     ; control_unit:b2v_inst11|present_state.ror5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.654      ; 3.569      ;
; 1.741 ; reset     ; control_unit:b2v_inst11|present_state.shr5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.654      ; 3.569      ;
; 1.741 ; reset     ; control_unit:b2v_inst11|present_state.shl5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.654      ; 3.569      ;
; 1.741 ; reset     ; control_unit:b2v_inst11|present_state.ori5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.654      ; 3.569      ;
; 1.741 ; reset     ; control_unit:b2v_inst11|present_state.shl4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.654      ; 3.569      ;
; 1.741 ; reset     ; control_unit:b2v_inst11|present_state.shl3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.654      ; 3.569      ;
; 1.741 ; reset     ; control_unit:b2v_inst11|present_state.shr4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.654      ; 3.569      ;
; 1.741 ; reset     ; control_unit:b2v_inst11|present_state.shr3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.654      ; 3.569      ;
; 1.773 ; reset     ; control_unit:b2v_inst11|present_state.shl4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.622      ; 3.569      ;
; 1.773 ; reset     ; control_unit:b2v_inst11|present_state.and4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.622      ; 3.569      ;
; 1.773 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.622      ; 3.569      ;
; 1.773 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.622      ; 3.569      ;
; 1.773 ; reset     ; control_unit:b2v_inst11|present_state.div4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.622      ; 3.569      ;
; 1.773 ; reset     ; control_unit:b2v_inst11|present_state.mul4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.622      ; 3.569      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.addi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 3.576      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.ori4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 3.576      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.andi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 3.576      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.rol4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 3.576      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.shr4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 3.576      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.sub4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 3.576      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.or4a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 3.576      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.add4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 3.576      ;
; 1.776 ; reset     ; control_unit:b2v_inst11|present_state.add3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.626      ; 3.576      ;
; 1.793 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.609      ; 3.576      ;
; 1.793 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.609      ; 3.576      ;
; 1.793 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.609      ; 3.576      ;
; 1.793 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.609      ; 3.576      ;
; 1.793 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.609      ; 3.576      ;
; 1.793 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.609      ; 3.576      ;
; 1.793 ; reset     ; control_unit:b2v_inst11|present_state.st3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.609      ; 3.576      ;
; 1.793 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.609      ; 3.576      ;
; 1.793 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.609      ; 3.576      ;
; 1.831 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.561      ; 3.566      ;
; 1.831 ; reset     ; control_unit:b2v_inst11|present_state.out3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.561      ; 3.566      ;
; 1.831 ; reset     ; control_unit:b2v_inst11|present_state.in3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.561      ; 3.566      ;
; 1.831 ; reset     ; control_unit:b2v_inst11|present_state.addi4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.561      ; 3.566      ;
; 1.831 ; reset     ; control_unit:b2v_inst11|present_state.addi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.561      ; 3.566      ;
; 1.831 ; reset     ; control_unit:b2v_inst11|present_state.str5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.561      ; 3.566      ;
; 1.831 ; reset     ; control_unit:b2v_inst11|present_state.str5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.561      ; 3.566      ;
; 1.831 ; reset     ; control_unit:b2v_inst11|present_state.str4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.561      ; 3.566      ;
; 1.831 ; reset     ; control_unit:b2v_inst11|present_state.st6a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.561      ; 3.566      ;
; 1.835 ; reset     ; control_unit:b2v_inst11|present_state.and5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.557      ; 3.566      ;
; 1.835 ; reset     ; control_unit:b2v_inst11|present_state.andi5b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.557      ; 3.566      ;
; 1.835 ; reset     ; control_unit:b2v_inst11|present_state.or5b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.557      ; 3.566      ;
; 1.835 ; reset     ; control_unit:b2v_inst11|present_state.not4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.557      ; 3.566      ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|temp|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[17]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[23]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[25]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[26]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[27]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[28]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[29]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[30]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[31]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[0]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[18]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[19]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[20]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[21]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[22]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[24]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[10]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[15]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[1]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[2]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[3]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[4]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[5]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[7]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[8]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[9]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[11]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[12]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[13]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[14]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[16]|clk           ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                 ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Yin           ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Yin|datad                  ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147~1|combout        ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr179|datad            ;
; -0.063 ; -0.063       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr179|combout          ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|HIout         ;
; -0.060 ; -0.060       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grb|datac                  ;
; -0.060 ; -0.060       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~6|combout        ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grb           ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]     ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|R14MUX_enable ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]     ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|In_portout|datac           ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]     ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|In_portout    ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|HIout|datad                ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|dataa            ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[0]|datad            ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|R14MUX_enable|datad        ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147|combout          ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147~1|dataa          ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[1]|datad            ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[3]|datad            ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|combout          ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|clear|datac                ;
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[2]|datad            ;
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grc           ;
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOin          ;
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|clear         ;
; -0.042 ; -0.042       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Out_portin    ;
; -0.041 ; -0.041       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; -0.041 ; -0.041       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; -0.039 ; -0.039       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147|datab            ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zlowout|datab              ;
; -0.036 ; -0.036       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~6|datad          ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grc|datad                  ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOin|datad                 ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150|combout          ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Out_portin|datad           ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165|combout          ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr167|combout          ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr187|combout          ;
; -0.030 ; -0.030       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zlowout       ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOout         ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~8|combout        ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr191|combout          ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MARin         ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204|combout          ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155|dataa            ;
; -0.023 ; -0.023       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204|dataa            ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rout          ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~7|combout        ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~9|combout        ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr161~2|combout        ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr171|combout          ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr191|datac            ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~8|combout        ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158~0|combout        ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOout|datad                ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~9|datac          ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155|combout          ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~8|dataa          ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MARin|datad                ;
; -0.016 ; -0.016       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150|dataa            ;
; -0.014 ; -0.014       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRin|datad                ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr144|combout          ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165|datab            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167|datab            ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Rout|datad                 ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr144|dataa            ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150~2|combout        ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr166|combout          ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr187|datab            ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155~7|datad          ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|datad            ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161~2|datad          ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr166|datac            ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr171|datab            ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162~19|datad         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Gra           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165~0|datad          ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|combout          ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRin         ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCin|datad                 ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|datab            ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Gra|datad                  ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192|combout          ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~8|datad          ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158~0|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr200|combout          ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr200|datac            ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168~5|datab          ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr185|combout          ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr194|combout          ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|read_signal|datad          ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ZLowin        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[0]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[10]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[10]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[11]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[11]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[12]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[12]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[13]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[13]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[14]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[14]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[15]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[15]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[16]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[16]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[17]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[17]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[18]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[18]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[19]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[19]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[1]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[20]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[20]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[21]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[21]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[22]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[22]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[23]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[23]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[24]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[24]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[25]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[25]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[26]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[26]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[27]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[27]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[28]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[28]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[29]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[29]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[2]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[30]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[30]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[31]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[31]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[3]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[4]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[5]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[6]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[6]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[8]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[8]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[9]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; register_32:b2v_Y|output[9]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153|dataa            ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr153|combout          ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|write_signal|datad         ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr193|dataa            ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|PCin|datad                 ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr193|combout          ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr192|combout          ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MDRin|datad                ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|write_signal  ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|datad          ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|datab          ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192|datab            ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MDRin         ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Rin           ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Rin|datac                  ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|combout        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|datab          ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|combout        ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCin          ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|IncPC_enable|datad         ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr185|combout          ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168|datac            ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr200|dataa            ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr168|combout          ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204|combout          ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr194|combout          ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|read_signal|datad          ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr185|datab            ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr200|combout          ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|IncPC_enable  ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|clear|datac                ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|combout        ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|clear         ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150|dataa            ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204|datad            ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Grc|datad                  ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr194|datad            ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr150|combout          ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|read_signal   ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr166|combout          ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr166|datac            ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr187|datab            ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165|datab            ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr167|datab            ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~2|combout        ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[2]|datad            ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[1]|datad            ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[3]|datad            ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Cout|datad                 ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|datac          ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Grc           ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[0]|datad            ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOout|datad                ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MARin|datad                ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|combout        ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~4|combout        ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Gra|datad                  ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr191|combout          ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|datac          ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr171|combout          ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|datac          ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|combout        ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ZLowin|datad               ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|Zin|datac                  ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]     ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~2|dataa          ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]     ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]     ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Cout          ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|combout        ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zin           ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr143|combout          ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr213|combout          ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr213|datac            ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]     ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOout         ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr188~4|datad          ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MARin         ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~18|datac         ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr191|datad            ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Gra           ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|datad          ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|datad          ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|datac         ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171|datad            ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr187|combout          ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|datad         ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Out_portin|datad           ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr165|combout          ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr167|combout          ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOin|datad                 ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|combout       ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ZLowin        ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|datad          ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr143|dataa            ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr144|combout          ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~18|combout       ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                 ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temp               ; 1.778  ; 2.218 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temp               ; 1.648  ; 2.036 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temp               ; 1.544  ; 1.928 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temp               ; 1.544  ; 1.927 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temp               ; 1.778  ; 2.218 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temp               ; 1.518  ; 1.885 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temp               ; 1.244  ; 1.605 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temp               ; 1.591  ; 2.015 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temp               ; 1.630  ; 2.019 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; clock_divider:b2v_inst14|temp               ; 1.866  ; 2.067 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop              ; clock_divider:b2v_inst14|temp               ; 3.855  ; 4.265 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; -0.137 ; 0.066 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; 1.854  ; 2.262 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                   ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temp               ; -0.850 ; -1.196 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temp               ; -1.236 ; -1.607 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temp               ; -1.137 ; -1.505 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temp               ; -1.136 ; -1.503 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temp               ; -1.362 ; -1.782 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temp               ; -1.112 ; -1.463 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temp               ; -0.850 ; -1.196 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temp               ; -1.156 ; -1.546 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temp               ; -1.221 ; -1.592 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; clock_divider:b2v_inst14|temp               ; -0.984 ; -1.159 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop              ; clock_divider:b2v_inst14|temp               ; -3.124 ; -3.525 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; 1.501  ; 1.320  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; -0.645 ; -1.040 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 6.775  ; 6.732  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 6.318  ; 6.343  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 6.138  ; 6.188  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 6.228  ; 6.149  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 6.568  ; 6.517  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 6.207  ; 6.159  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 6.775  ; 6.732  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 6.280  ; 6.263  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 6.472  ; 6.443  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 6.472  ; 6.407  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 6.023  ; 5.989  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 6.283  ; 6.237  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 5.835  ; 5.810  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 6.305  ; 6.252  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 6.446  ; 6.443  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 6.314  ; 6.266  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 10.058 ; 10.009 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 5.967 ; 5.975 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 6.140 ; 6.161 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 5.967 ; 6.013 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 6.054 ; 5.975 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 6.380 ; 6.329 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 6.033 ; 5.985 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 6.578 ; 6.535 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 6.103 ; 6.084 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 5.677 ; 5.650 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 6.288 ; 6.224 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 5.857 ; 5.822 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 6.107 ; 6.060 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 5.677 ; 5.650 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 6.128 ; 6.075 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 6.263 ; 6.257 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 6.136 ; 6.088 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 9.746 ; 9.698 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                    ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; clock_divider:b2v_inst14|temp               ; -76.059 ; -13779.713    ;
; clk_in                                      ; -1.464  ; -23.082       ;
; control_unit:b2v_inst11|present_state.add3a ; -1.155  ; -4.608        ;
; reset                                       ; 0.070   ; 0.000         ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; reset                                       ; -3.108 ; -41.172       ;
; control_unit:b2v_inst11|present_state.add3a ; -2.602 ; -29.092       ;
; clock_divider:b2v_inst14|temp               ; -0.118 ; -0.118        ;
; clk_in                                      ; -0.111 ; -0.111        ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:b2v_inst14|temp ; -1.494 ; -225.678      ;
; clk_in                        ; -0.135 ; -3.400        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                   ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -0.156 ; -4.376        ;
; clock_divider:b2v_inst14|temp ; 0.345  ; 0.000         ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; reset                                       ; -3.000 ; -52.862       ;
; clk_in                                      ; -3.000 ; -37.830       ;
; clock_divider:b2v_inst14|temp               ; -1.000 ; -1167.000     ;
; control_unit:b2v_inst11|present_state.add3a ; 0.262  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temp'                                                                                                                                        ;
+---------+------------------------------------+------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                      ; Launch Clock                                ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; -76.059 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.037     ; 73.499     ;
; -75.955 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.750     ; 73.682     ;
; -75.949 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.037     ; 73.389     ;
; -75.885 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.811     ; 73.551     ;
; -75.847 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.029     ; 73.295     ;
; -75.845 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.750     ; 73.572     ;
; -75.815 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.513     ; 73.779     ;
; -75.775 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.811     ; 73.441     ;
; -75.767 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.030     ; 73.214     ;
; -75.743 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.742     ; 73.478     ;
; -75.705 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.513     ; 73.669     ;
; -75.673 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.803     ; 73.347     ;
; -75.663 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.743     ; 73.397     ;
; -75.636 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.034     ; 73.079     ;
; -75.607 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.021     ; 73.063     ;
; -75.603 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.505     ; 73.575     ;
; -75.593 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.804     ; 73.266     ;
; -75.543 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.034     ; 72.986     ;
; -75.539 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.033     ; 72.983     ;
; -75.532 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.747     ; 73.262     ;
; -75.523 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.506     ; 73.494     ;
; -75.503 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.734     ; 73.246     ;
; -75.462 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.808     ; 73.131     ;
; -75.439 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.747     ; 73.169     ;
; -75.435 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.746     ; 73.166     ;
; -75.433 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.795     ; 73.115     ;
; -75.392 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.510     ; 73.359     ;
; -75.369 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.168     ; 73.678     ;
; -75.369 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.808     ; 73.038     ;
; -75.365 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.807     ; 73.035     ;
; -75.363 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.497     ; 73.343     ;
; -75.342 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.036     ; 72.783     ;
; -75.333 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.023     ; 72.787     ;
; -75.307 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[17] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.514     ; 73.780     ;
; -75.299 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.510     ; 73.266     ;
; -75.295 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.509     ; 73.263     ;
; -75.293 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.040     ; 72.730     ;
; -75.293 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.719     ; 73.051     ;
; -75.268 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.491     ; 73.254     ;
; -75.261 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.023     ; 72.715     ;
; -75.259 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.168     ; 73.568     ;
; -75.238 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.749     ; 72.966     ;
; -75.229 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.736     ; 72.970     ;
; -75.219 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.354     ; 73.342     ;
; -75.197 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[13] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.514     ; 73.670     ;
; -75.194 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.037     ; 72.634     ;
; -75.189 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.753     ; 72.913     ;
; -75.183 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.719     ; 72.941     ;
; -75.168 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.810     ; 72.835     ;
; -75.159 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.029     ; 72.607     ;
; -75.159 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.797     ; 72.839     ;
; -75.158 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.491     ; 73.144     ;
; -75.157 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.160     ; 73.474     ;
; -75.157 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.736     ; 72.898     ;
; -75.119 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.814     ; 72.782     ;
; -75.117 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[24] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.030     ; 72.564     ;
; -75.109 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.354     ; 73.232     ;
; -75.098 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.512     ; 73.063     ;
; -75.095 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[23] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.506     ; 73.576     ;
; -75.094 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[11] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.033     ; 72.538     ;
; -75.090 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.750     ; 72.817     ;
; -75.089 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[26] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.499     ; 73.067     ;
; -75.087 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.797     ; 72.767     ;
; -75.081 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.711     ; 72.847     ;
; -75.077 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.161     ; 73.393     ;
; -75.062 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[17] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.435     ; 73.614     ;
; -75.056 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.483     ; 73.050     ;
; -75.055 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.742     ; 72.790     ;
; -75.049 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.516     ; 73.010     ;
; -75.020 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.811     ; 72.686     ;
; -75.017 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.495     ; 73.499     ;
; -75.017 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.499     ; 72.995     ;
; -75.015 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[22] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.507     ; 73.495     ;
; -75.013 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[24] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.743     ; 72.747     ;
; -75.008 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[7]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.036     ; 72.449     ;
; -75.007 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.346     ; 73.138     ;
; -75.001 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.712     ; 72.766     ;
; -74.990 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[11] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.746     ; 72.721     ;
; -74.985 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.803     ; 72.659     ;
; -74.976 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.484     ; 72.969     ;
; -74.952 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[13] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.435     ; 73.504     ;
; -74.950 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.021     ; 72.406     ;
; -74.950 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.513     ; 72.914     ;
; -74.946 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.165     ; 73.258     ;
; -74.943 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[24] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.804     ; 72.616     ;
; -74.928 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[29] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.022     ; 72.383     ;
; -74.927 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.347     ; 73.057     ;
; -74.920 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[11] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.807     ; 72.590     ;
; -74.917 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.152     ; 73.242     ;
; -74.915 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.505     ; 72.887     ;
; -74.913 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[17] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.208     ; 73.682     ;
; -74.907 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.495     ; 73.389     ;
; -74.904 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[7]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.749     ; 72.632     ;
; -74.896 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[21] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -3.023     ; 72.350     ;
; -74.884 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[6]  ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.511     ; 73.360     ;
; -74.873 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[24] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.506     ; 72.844     ;
; -74.870 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[6]  ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.716     ; 72.631     ;
; -74.855 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[25] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 1.000        ; -2.498     ; 73.344     ;
; -74.853 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.165     ; 73.165     ;
; -74.850 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[11] ; reset                                       ; clock_divider:b2v_inst14|temp ; 0.500        ; -2.509     ; 72.818     ;
+---------+------------------------------------+------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.414      ;
; -1.448 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.398      ;
; -1.435 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.385      ;
; -1.430 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 2.379      ;
; -1.424 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 2.373      ;
; -1.413 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.363      ;
; -1.373 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.323      ;
; -1.364 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 2.313      ;
; -1.343 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 2.292      ;
; -1.315 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.265      ;
; -1.309 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.259      ;
; -1.269 ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 2.218      ;
; -1.268 ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 2.217      ;
; -1.242 ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.192      ;
; -1.237 ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.187      ;
; -1.220 ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.172      ;
; -1.210 ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.162      ;
; -1.196 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.148      ;
; -1.189 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.141      ;
; -1.132 ; clock_divider:b2v_inst14|count[21] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 2.081      ;
; -1.131 ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.083      ;
; -1.105 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.057      ;
; -1.100 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.051      ;
; -1.096 ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.048      ;
; -1.084 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.036      ;
; -1.081 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.033      ;
; -1.062 ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.014      ;
; -1.045 ; clock_divider:b2v_inst14|count[16] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.997      ;
; -1.044 ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.996      ;
; -1.036 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.987      ;
; -1.032 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.984      ;
; -1.032 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.983      ;
; -0.999 ; clock_divider:b2v_inst14|count[11] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.951      ;
; -0.997 ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.949      ;
; -0.975 ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.927      ;
; -0.970 ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.922      ;
; -0.968 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[28] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.919      ;
; -0.964 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[27] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.915      ;
; -0.957 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.910      ;
; -0.952 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.905      ;
; -0.944 ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.896      ;
; -0.943 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.895      ;
; -0.941 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.894      ;
; -0.936 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.889      ;
; -0.934 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.887      ;
; -0.928 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.881      ;
; -0.923 ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.875      ;
; -0.923 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.875      ;
; -0.923 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.876      ;
; -0.918 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.870      ;
; -0.918 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.871      ;
; -0.917 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.869      ;
; -0.912 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.864      ;
; -0.906 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.859      ;
; -0.905 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.858      ;
; -0.901 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.856      ;
; -0.901 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.854      ;
; -0.900 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[26] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.851      ;
; -0.900 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.852      ;
; -0.896 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[25] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.847      ;
; -0.894 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.846      ;
; -0.894 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.846      ;
; -0.883 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.836      ;
; -0.877 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.832      ;
; -0.866 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.819      ;
; -0.861 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.814      ;
; -0.843 ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.796      ;
; -0.842 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.795      ;
; -0.842 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.795      ;
; -0.841 ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.794      ;
; -0.836 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.033     ; 1.790      ;
; -0.836 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.788      ;
; -0.835 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[12] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.784      ;
; -0.833 ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.785      ;
; -0.832 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.033     ; 1.786      ;
; -0.831 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.783      ;
; -0.829 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.784      ;
; -0.828 ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[23] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.779      ;
; -0.828 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.783      ;
; -0.826 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.779      ;
; -0.826 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.779      ;
; -0.825 ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.778      ;
; -0.820 ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.775      ;
; -0.813 ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.765      ;
; -0.813 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.766      ;
; -0.813 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.766      ;
; -0.812 ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.765      ;
; -0.808 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.761      ;
; -0.808 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.760      ;
; -0.808 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.760      ;
; -0.807 ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.759      ;
; -0.805 ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.760      ;
; -0.803 ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.756      ;
; -0.802 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.755      ;
; -0.802 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.754      ;
; -0.802 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.754      ;
; -0.801 ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.753      ;
; -0.797 ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.750      ;
; -0.791 ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.744      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                            ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -1.155 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.123      ; 2.379      ;
; -1.045 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.358      ; 2.780      ;
; -1.043 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.300      ; 2.444      ;
; -0.982 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.300      ; 2.383      ;
; -0.914 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.362      ; 2.377      ;
; -0.902 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.123      ; 2.126      ;
; -0.898 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.123      ; 2.122      ;
; -0.870 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.319      ; 2.290      ;
; -0.862 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.123      ; 2.086      ;
; -0.856 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.098      ; 2.055      ;
; -0.853 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.123      ; 2.077      ;
; -0.842 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.324      ; 2.267      ;
; -0.840 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.331      ; 2.272      ;
; -0.819 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.250      ; 2.170      ;
; -0.813 ; control_unit:b2v_inst11|present_state.out3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.331      ; 2.245      ;
; -0.804 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.123      ; 2.028      ;
; -0.804 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.250      ; 2.155      ;
; -0.791 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.125      ; 2.017      ;
; -0.786 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.125      ; 2.012      ;
; -0.747 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.098      ; 1.946      ;
; -0.743 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.295      ; 2.139      ;
; -0.704 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.250      ; 2.055      ;
; -0.702 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.331      ; 2.134      ;
; -0.694 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.123      ; 1.918      ;
; -0.680 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.331      ; 2.112      ;
; -0.677 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.485      ; 2.539      ;
; -0.661 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.298      ; 2.060      ;
; -0.647 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.125      ; 1.873      ;
; -0.638 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.358      ; 2.373      ;
; -0.616 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.123      ; 1.840      ;
; -0.605 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.125      ; 1.831      ;
; -0.600 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.298      ; 1.999      ;
; -0.557 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.066      ; 2.159      ;
; -0.530 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.324      ; 1.955      ;
; -0.465 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.224      ; 2.279      ;
; -0.459 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.066      ; 2.061      ;
; -0.455 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.480      ; 2.312      ;
; -0.409 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.239      ; 2.184      ;
; -0.402 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 2.727      ;
; -0.401 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.066      ; 2.003      ;
; -0.401 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.224      ; 2.215      ;
; -0.361 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.239      ; 2.136      ;
; -0.322 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.000      ; 1.976      ;
; -0.258 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 2.583      ;
; -0.249 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 2.574      ;
; -0.246 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.905      ; 2.747      ;
; -0.244 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.499      ; 2.310      ;
; -0.180 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.560      ; 2.307      ;
; -0.172 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.019      ; 1.844      ;
; -0.160 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.888      ; 1.701      ;
; -0.153 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.888      ; 1.694      ;
; -0.151 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.074      ; 1.878      ;
; -0.142 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.103      ; 1.898      ;
; -0.130 ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.906      ; 2.632      ;
; -0.112 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.144      ; 2.852      ;
; -0.068 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.101      ; 2.765      ;
; -0.062 ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.906      ; 2.564      ;
; -0.058 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.843      ; 2.399      ;
; -0.057 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.888      ; 1.598      ;
; -0.036 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.560      ; 2.163      ;
; -0.027 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.560      ; 2.154      ;
; -0.007 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 0.888      ; 1.548      ;
; -0.004 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.499      ; 2.070      ;
; -0.001 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.843      ; 2.342      ;
; 0.005  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.843      ; 2.336      ;
; 0.015  ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.032      ; 2.613      ;
; 0.032  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.956      ; 2.422      ;
; 0.047  ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.905      ; 2.454      ;
; 0.050  ; reset                                         ; control_unit:b2v_inst11|run          ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; 0.500        ; 3.363      ; 3.314      ;
; 0.052  ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.032      ; 2.576      ;
; 0.055  ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.880      ; 2.421      ;
; 0.056  ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.905      ; 2.445      ;
; 0.081  ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.093      ; 2.608      ;
; 0.082  ; control_unit:b2v_inst11|present_state.st5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.093      ; 2.607      ;
; 0.116  ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.905      ; 2.385      ;
; 0.120  ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.905      ; 2.381      ;
; 0.124  ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.166      ; 1.632      ;
; 0.136  ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.029      ; 2.484      ;
; 0.153  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.843      ; 2.188      ;
; 0.162  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.880      ; 2.314      ;
; 0.179  ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.093      ; 2.510      ;
; 0.182  ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 2.143      ;
; 0.200  ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.905      ; 2.301      ;
; 0.200  ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.029      ; 2.420      ;
; 0.214  ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.905      ; 2.287      ;
; 0.222  ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.166      ; 1.534      ;
; 0.224  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 2.101      ;
; 0.238  ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.093      ; 2.451      ;
; 0.239  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 2.086      ;
; 0.242  ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.905      ; 2.259      ;
; 0.271  ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.166      ; 1.485      ;
; 0.280  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.915      ; 2.133      ;
; 0.358  ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 1.967      ;
; 0.368  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.827      ; 1.957      ;
; 0.373  ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.915      ; 2.040      ;
; 0.375  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.871      ; 3.061      ;
; 0.390  ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.942      ; 2.050      ;
; 0.402  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.984      ; 3.147      ;
; 0.427  ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.917      ; 1.988      ;
; 0.435  ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.915      ; 1.978      ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                                                                   ;
+-------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                               ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.070 ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.483      ; 2.780      ;
; 0.130 ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.043      ; 2.780      ;
; 0.133 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.194      ; 1.563      ;
; 0.193 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.194      ; 1.503      ;
; 0.194 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.755      ; 1.563      ;
; 0.227 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.431      ; 1.605      ;
; 0.242 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.481      ; 2.727      ;
; 0.254 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.755      ; 1.503      ;
; 0.273 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.176      ; 2.484      ;
; 0.302 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.041      ; 2.727      ;
; 0.323 ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.301      ; 2.558      ;
; 0.333 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.736      ; 2.484      ;
; 0.336 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.842      ; 3.061      ;
; 0.337 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.176      ; 2.420      ;
; 0.343 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.432      ; 1.490      ;
; 0.353 ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.301      ; 2.528      ;
; 0.361 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.670      ; 1.710      ;
; 0.363 ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.955      ; 3.147      ;
; 0.370 ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.613      ; 2.811      ;
; 0.373 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.661      ; 2.379      ;
; 0.376 ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.311      ; 1.440      ;
; 0.376 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.080      ; 1.605      ;
; 0.383 ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.861      ; 2.558      ;
; 0.386 ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.481      ; 2.583      ;
; 0.395 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.481      ; 2.574      ;
; 0.396 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.402      ; 3.061      ;
; 0.397 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.736      ; 2.420      ;
; 0.398 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.559      ; 2.747      ;
; 0.400 ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.153      ; 2.310      ;
; 0.404 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.533      ; 1.681      ;
; 0.404 ; control_unit:b2v_inst11|present_state.mul3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.613      ; 2.777      ;
; 0.405 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.627      ; 1.623      ;
; 0.411 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.432      ; 1.422      ;
; 0.413 ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.861      ; 2.528      ;
; 0.414 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|IRin          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.451      ; 2.618      ;
; 0.423 ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.314      ; 1.445      ;
; 0.423 ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.515      ; 3.147      ;
; 0.425 ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.301      ; 2.456      ;
; 0.430 ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.173      ; 2.811      ;
; 0.433 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.558      ; 1.526      ;
; 0.433 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.221      ; 2.379      ;
; 0.438 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.610      ; 2.539      ;
; 0.446 ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.041      ; 2.583      ;
; 0.450 ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.885      ; 1.440      ;
; 0.455 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.041      ; 2.574      ;
; 0.458 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.119      ; 2.747      ;
; 0.460 ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.713      ; 2.310      ;
; 0.464 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.214      ; 2.307      ;
; 0.464 ; control_unit:b2v_inst11|present_state.mul3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.173      ; 2.777      ;
; 0.468 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.807      ; 2.951      ;
; 0.474 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|IRin          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.011      ; 2.618      ;
; 0.476 ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.558      ; 1.483      ;
; 0.477 ; control_unit:b2v_inst11|present_state.ldr3a    ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.483      ; 2.373      ;
; 0.478 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.107      ; 1.681      ;
; 0.484 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.842      ; 2.913      ;
; 0.485 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.838      ; 2.444      ;
; 0.485 ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.861      ; 2.456      ;
; 0.492 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.081      ; 1.490      ;
; 0.498 ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 1.889      ; 1.445      ;
; 0.498 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.170      ; 2.539      ;
; 0.510 ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.406      ; 1.297      ;
; 0.510 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.319      ; 1.710      ;
; 0.513 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.826      ; 2.868      ;
; 0.513 ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.300      ; 2.367      ;
; 0.514 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.560      ; 2.632      ;
; 0.516 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.431      ; 1.316      ;
; 0.520 ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.431      ; 1.312      ;
; 0.523 ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.301      ; 2.358      ;
; 0.524 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.774      ; 2.307      ;
; 0.526 ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.619      ; 1.494      ;
; 0.528 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.367      ; 2.951      ;
; 0.532 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.798      ; 2.852      ;
; 0.534 ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.619      ; 1.486      ;
; 0.537 ; control_unit:b2v_inst11|present_state.ldr3a    ; control_unit:b2v_inst11|PCout         ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.043      ; 2.373      ;
; 0.544 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.402      ; 2.913      ;
; 0.545 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.398      ; 2.444      ;
; 0.546 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.838      ; 2.383      ;
; 0.547 ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.139      ; 1.236      ;
; 0.551 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 3.044      ; 3.131      ;
; 0.554 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.276      ; 1.623      ;
; 0.555 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.826      ; 2.826      ;
; 0.560 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.081      ; 1.422      ;
; 0.566 ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.314      ; 1.302      ;
; 0.570 ; control_unit:b2v_inst11|present_state.add4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.826      ; 2.811      ;
; 0.573 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.386      ; 2.868      ;
; 0.573 ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.860      ; 2.367      ;
; 0.574 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.120      ; 2.632      ;
; 0.576 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.755      ; 2.765      ;
; 0.581 ; control_unit:b2v_inst11|present_state.ldi3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.301      ; 2.300      ;
; 0.582 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.560      ; 2.564      ;
; 0.582 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.207      ; 1.526      ;
; 0.583 ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 2.861      ; 2.358      ;
; 0.586 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.497      ; 2.399      ;
; 0.586 ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.300      ; 2.294      ;
; 0.587 ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.300      ; 2.293      ;
; 0.589 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.431      ; 1.243      ;
; 0.592 ; control_unit:b2v_inst11|present_state.or5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.431      ; 1.240      ;
; 0.592 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temp ; reset       ; 0.500        ; 3.358      ; 2.852      ;
; 0.593 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 2.807      ; 2.826      ;
; 0.593 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; reset       ; 1.000        ; 1.431      ; 1.239      ;
+-------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                                                                                 ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -3.108 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.316      ; 0.738      ;
; -3.066 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.774      ; 0.738      ;
; -2.865 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.300      ; 0.965      ;
; -2.860 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.300      ; 0.970      ;
; -2.823 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.758      ; 0.965      ;
; -2.818 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.758      ; 0.970      ;
; -2.789 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.387      ; 1.128      ;
; -2.747 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.845      ; 1.128      ;
; -2.721 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.300      ; 1.109      ;
; -2.679 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.758      ; 1.109      ;
; -2.662 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.300      ; 1.168      ;
; -2.653 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.316      ; 1.193      ;
; -2.620 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.758      ; 1.168      ;
; -2.611 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.774      ; 1.193      ;
; -2.479 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.353      ; 2.009      ;
; -2.396 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.409      ; 1.543      ;
; -2.367 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.314      ; 1.477      ;
; -2.354 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.867      ; 1.543      ;
; -2.328 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.385      ; 1.587      ;
; -2.325 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.772      ; 1.477      ;
; -2.294 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.298      ; 1.534      ;
; -2.286 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.843      ; 1.587      ;
; -2.270 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.419      ; 0.679      ;
; -2.252 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.756      ; 1.534      ;
; -2.243 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.419      ; 0.706      ;
; -2.232 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.419      ; 0.717      ;
; -2.230 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.314      ; 1.614      ;
; -2.228 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.877      ; 0.679      ;
; -2.201 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.877      ; 0.706      ;
; -2.190 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.877      ; 0.717      ;
; -2.188 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.772      ; 1.614      ;
; -2.179 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.314      ; 1.665      ;
; -2.137 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.772      ; 1.665      ;
; -2.070 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.899      ; 2.964      ;
; -2.001 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 4.353      ; 1.987      ;
; -1.976 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.310      ; 1.864      ;
; -1.959 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 3.811      ; 1.987      ;
; -1.934 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.768      ; 1.864      ;
; -1.931 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.294      ; 1.893      ;
; -1.929 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.385      ; 1.986      ;
; -1.897 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.294      ; 1.927      ;
; -1.889 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.752      ; 1.893      ;
; -1.887 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.843      ; 1.986      ;
; -1.885 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.310      ; 1.955      ;
; -1.855 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.752      ; 1.927      ;
; -1.848 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.294      ; 1.976      ;
; -1.848 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.207      ; 2.494      ;
; -1.843 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.768      ; 1.955      ;
; -1.820 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.298      ; 2.008      ;
; -1.806 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.752      ; 1.976      ;
; -1.796 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.294      ; 2.028      ;
; -1.791 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.422      ; 2.161      ;
; -1.778 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.756      ; 2.008      ;
; -1.754 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.752      ; 2.028      ;
; -1.749 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.880      ; 2.161      ;
; -1.700 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 4.409      ; 2.239      ;
; -1.676 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.466      ; 1.320      ;
; -1.658 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.867      ; 2.239      ;
; -1.658 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.750      ; 1.622      ;
; -1.648 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.722      ; 1.604      ;
; -1.635 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.670      ; 1.565      ;
; -1.634 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.924      ; 1.320      ;
; -1.634 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.466      ; 1.362      ;
; -1.626 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 4.899      ; 2.908      ;
; -1.616 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.208      ; 1.622      ;
; -1.615 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.543      ; 1.458      ;
; -1.606 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.180      ; 1.604      ;
; -1.593 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.128      ; 1.565      ;
; -1.592 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.924      ; 1.362      ;
; -1.584 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.357      ; 2.908      ;
; -1.573 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.001      ; 1.458      ;
; -1.561 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.543      ; 1.512      ;
; -1.537 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.658      ; 1.651      ;
; -1.532 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.738      ; 1.736      ;
; -1.521 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.466      ; 1.475      ;
; -1.519 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.001      ; 1.512      ;
; -1.495 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.116      ; 1.651      ;
; -1.490 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.196      ; 1.736      ;
; -1.479 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.924      ; 1.475      ;
; -1.478 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.543      ; 1.595      ;
; -1.477 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.543      ; 1.596      ;
; -1.456 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.290      ; 1.364      ;
; -1.447 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.667      ; 1.750      ;
; -1.444 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.290      ; 1.376      ;
; -1.437 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 3.811      ; 2.009      ;
; -1.436 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.001      ; 1.595      ;
; -1.435 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.001      ; 1.596      ;
; -1.414 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.748      ; 1.364      ;
; -1.405 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 3.125      ; 1.750      ;
; -1.402 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temp               ; reset       ; 0.000        ; 2.748      ; 1.376      ;
; -1.393 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 4.207      ; 2.449      ;
; -1.377 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.713      ; 1.866      ;
; -1.371 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 2.672      ; 0.831      ;
; -1.366 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.667      ; 1.831      ;
; -1.362 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.667      ; 1.835      ;
; -1.357 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.547      ; 1.720      ;
; -1.351 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 3.665      ; 2.449      ;
; -1.351 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.545      ; 1.724      ;
; -1.351 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.547      ; 1.726      ;
; -1.342 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temp               ; reset       ; -0.500       ; 3.738      ; 1.926      ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                     ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                               ; Launch Clock                  ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.602 ; control_unit:b2v_inst11|present_state.fetch0a        ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.889      ; 0.307      ;
; -2.363 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.081      ; 0.738      ;
; -2.328 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.509      ; 1.201      ;
; -2.193 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.430      ; 1.257      ;
; -2.120 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.065      ; 0.965      ;
; -2.115 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.065      ; 0.970      ;
; -2.114 ; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.277      ; 1.183      ;
; -2.109 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.506      ; 1.417      ;
; -2.069 ; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.274      ; 1.225      ;
; -2.044 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.152      ; 1.128      ;
; -1.990 ; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.277      ; 1.307      ;
; -1.976 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.065      ; 1.109      ;
; -1.917 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.065      ; 1.168      ;
; -1.908 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.081      ; 1.193      ;
; -1.651 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.174      ; 1.543      ;
; -1.622 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.079      ; 1.477      ;
; -1.583 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.150      ; 1.587      ;
; -1.549 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.063      ; 1.534      ;
; -1.485 ; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.079      ; 1.614      ;
; -1.436 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.484      ; 1.068      ;
; -1.434 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.079      ; 1.665      ;
; -1.421 ; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.664      ; 1.263      ;
; -1.400 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.484      ; 1.104      ;
; -1.396 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.484      ; 1.108      ;
; -1.364 ; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.664      ; 1.320      ;
; -1.362 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.460      ; 1.118      ;
; -1.315 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.484      ; 1.189      ;
; -1.313 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.484      ; 1.191      ;
; -1.279 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.485      ; 1.226      ;
; -1.270 ; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.664      ; 1.414      ;
; -1.268 ; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.664      ; 1.416      ;
; -1.247 ; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.729      ; 1.502      ;
; -1.246 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.484      ; 1.258      ;
; -1.246 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.460      ; 1.234      ;
; -1.244 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.606      ; 1.382      ;
; -1.237 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.484      ; 1.267      ;
; -1.231 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.075      ; 1.864      ;
; -1.216 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.027      ; 0.831      ;
; -1.211 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.485      ; 1.294      ;
; -1.209 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.606      ; 1.417      ;
; -1.186 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.059      ; 1.893      ;
; -1.184 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.150      ; 1.986      ;
; -1.169 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.027      ; 0.878      ;
; -1.152 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.059      ; 1.927      ;
; -1.140 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.075      ; 1.955      ;
; -1.130 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.672      ; 1.562      ;
; -1.129 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                         ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.500      ; 2.401      ;
; -1.103 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.059      ; 1.976      ;
; -1.102 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.713      ; 1.631      ;
; -1.075 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.063      ; 2.008      ;
; -1.051 ; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.059      ; 2.028      ;
; -1.046 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.187      ; 2.161      ;
; -0.997 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.484      ; 1.507      ;
; -0.984 ; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.013      ; 1.049      ;
; -0.955 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.174      ; 2.239      ;
; -0.924 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.105      ; 1.201      ;
; -0.897 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.105      ; 1.228      ;
; -0.842 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.905      ; 1.083      ;
; -0.808 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.067      ; 2.279      ;
; -0.780 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.105      ; 1.345      ;
; -0.779 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.905      ; 1.146      ;
; -0.759 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.067      ; 2.328      ;
; -0.748 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.058      ; 1.330      ;
; -0.693 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.058      ; 1.385      ;
; -0.692 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.881      ; 1.209      ;
; -0.682 ; control_unit:b2v_inst11|present_state.fetch1a        ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.141      ; 1.479      ;
; -0.664 ; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.067      ; 2.423      ;
; -0.644 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.075      ; 1.451      ;
; -0.644 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.905      ; 1.281      ;
; -0.641 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.509      ; 1.888      ;
; -0.640 ; control_unit:b2v_inst11|present_state.ldr5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.141      ; 1.521      ;
; -0.613 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.067      ; 2.474      ;
; -0.609 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.067      ; 2.478      ;
; -0.593 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.881      ; 1.308      ;
; -0.590 ; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.934      ; 1.364      ;
; -0.589 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.905      ; 1.336      ;
; -0.588 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.075      ; 1.507      ;
; -0.582 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.509      ; 1.947      ;
; -0.580 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.905      ; 1.345      ;
; -0.578 ; control_unit:b2v_inst11|present_state.ldr3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.934      ; 1.376      ;
; -0.574 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.093      ; 1.539      ;
; -0.553 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.905      ; 1.372      ;
; -0.549 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.905      ; 1.376      ;
; -0.534 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.083      ; 2.569      ;
; -0.531 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.134      ; 1.623      ;
; -0.527 ; control_unit:b2v_inst11|present_state.ld6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.141      ; 1.634      ;
; -0.455 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.114      ; 0.679      ;
; -0.441 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.191      ; 2.770      ;
; -0.428 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.114      ; 0.706      ;
; -0.417 ; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.114      ; 0.717      ;
; -0.413 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.083      ; 2.690      ;
; -0.402 ; control_unit:b2v_inst11|present_state.ld4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.798      ; 1.416      ;
; -0.350 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.798      ; 1.468      ;
; -0.335 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.992      ; 1.677      ;
; -0.329 ; control_unit:b2v_inst11|present_state.ld4a           ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.077      ; 1.768      ;
; -0.300 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.905      ; 1.625      ;
; -0.286 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.992      ; 1.726      ;
; -0.277 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.077      ; 1.820      ;
; -0.249 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.079      ; 1.850      ;
; -0.242 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temp ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.798      ; 1.576      ;
+--------+------------------------------------------------------+---------------------------------------+-------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temp'                                                                                                                                                                              ;
+--------+----------------------------------------------------+----------------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                                ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.118 ; control_unit:b2v_inst11|present_state.add3a        ; control_unit:b2v_inst11|present_state.add3b        ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 1.102      ;
; 0.194  ; register_32:b2v_IR|output[4]                       ; register_32:b2v_C_sign_extended|output[4]          ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.036      ; 0.314      ;
; 0.201  ; control_unit:b2v_inst11|present_state.fetch0b      ; control_unit:b2v_inst11|present_state.fetch0b      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.fetch1a      ; control_unit:b2v_inst11|present_state.fetch1a      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.fetch1b      ; control_unit:b2v_inst11|present_state.fetch1b      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.fetch2a      ; control_unit:b2v_inst11|present_state.fetch2a      ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.st3b         ; control_unit:b2v_inst11|present_state.st3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.st4a         ; control_unit:b2v_inst11|present_state.st4a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.st4b         ; control_unit:b2v_inst11|present_state.st4b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.st5a         ; control_unit:b2v_inst11|present_state.st5a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.st5b         ; control_unit:b2v_inst11|present_state.st5b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str3a        ; control_unit:b2v_inst11|present_state.str3a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str4a        ; control_unit:b2v_inst11|present_state.str4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str4b        ; control_unit:b2v_inst11|present_state.str4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str5a        ; control_unit:b2v_inst11|present_state.str5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul3b        ; control_unit:b2v_inst11|present_state.mul3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul4a        ; control_unit:b2v_inst11|present_state.mul4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul4b        ; control_unit:b2v_inst11|present_state.mul4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div3b        ; control_unit:b2v_inst11|present_state.div3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div4a        ; control_unit:b2v_inst11|present_state.div4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div4b        ; control_unit:b2v_inst11|present_state.div4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul5b        ; control_unit:b2v_inst11|present_state.mul5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul6a        ; control_unit:b2v_inst11|present_state.mul6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div5b        ; control_unit:b2v_inst11|present_state.div5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div6a        ; control_unit:b2v_inst11|present_state.div6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld3b         ; control_unit:b2v_inst11|present_state.ld3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld4a         ; control_unit:b2v_inst11|present_state.ld4a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld4b         ; control_unit:b2v_inst11|present_state.ld4b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr3a        ; control_unit:b2v_inst11|present_state.ldr3a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr4a        ; control_unit:b2v_inst11|present_state.ldr4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr4b        ; control_unit:b2v_inst11|present_state.ldr4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr5a        ; control_unit:b2v_inst11|present_state.ldr5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld5b         ; control_unit:b2v_inst11|present_state.ld5b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str5b        ; control_unit:b2v_inst11|present_state.str5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str6a        ; control_unit:b2v_inst11|present_state.str6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.st6b         ; control_unit:b2v_inst11|present_state.st6b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.st7a         ; control_unit:b2v_inst11|present_state.st7a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.not3b        ; control_unit:b2v_inst11|present_state.not3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.not4a        ; control_unit:b2v_inst11|present_state.not4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.neg4a        ; control_unit:b2v_inst11|present_state.neg4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr5b        ; control_unit:b2v_inst11|present_state.ldr5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr6a        ; control_unit:b2v_inst11|present_state.ldr6a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld6b         ; control_unit:b2v_inst11|present_state.ld6b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld7a         ; control_unit:b2v_inst11|present_state.ld7a         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add3b        ; control_unit:b2v_inst11|present_state.add3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add4a        ; control_unit:b2v_inst11|present_state.add4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add4b        ; control_unit:b2v_inst11|present_state.add4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add5a        ; control_unit:b2v_inst11|present_state.add5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.or3b         ; control_unit:b2v_inst11|present_state.or3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.or4b         ; control_unit:b2v_inst11|present_state.or4b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub3b        ; control_unit:b2v_inst11|present_state.sub3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub4a        ; control_unit:b2v_inst11|present_state.sub4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub4b        ; control_unit:b2v_inst11|present_state.sub4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub5a        ; control_unit:b2v_inst11|present_state.sub5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and3b        ; control_unit:b2v_inst11|present_state.and3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and4b        ; control_unit:b2v_inst11|present_state.and4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and5a        ; control_unit:b2v_inst11|present_state.and5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr3b        ; control_unit:b2v_inst11|present_state.shr3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr4a        ; control_unit:b2v_inst11|present_state.shr4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr4b        ; control_unit:b2v_inst11|present_state.shr4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.rol3b        ; control_unit:b2v_inst11|present_state.rol3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.rol4b        ; control_unit:b2v_inst11|present_state.rol4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl3b        ; control_unit:b2v_inst11|present_state.shl3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl4a        ; control_unit:b2v_inst11|present_state.shl4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl4b        ; control_unit:b2v_inst11|present_state.shl4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl5a        ; control_unit:b2v_inst11|present_state.shl5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror3b        ; control_unit:b2v_inst11|present_state.ror3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror4a        ; control_unit:b2v_inst11|present_state.ror4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror4b        ; control_unit:b2v_inst11|present_state.ror4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror5a        ; control_unit:b2v_inst11|present_state.ror5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi3b       ; control_unit:b2v_inst11|present_state.andi3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi4b       ; control_unit:b2v_inst11|present_state.andi4b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi5a       ; control_unit:b2v_inst11|present_state.andi5a       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori3b        ; control_unit:b2v_inst11|present_state.ori3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori4a        ; control_unit:b2v_inst11|present_state.ori4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori4b        ; control_unit:b2v_inst11|present_state.ori4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi3b        ; control_unit:b2v_inst11|present_state.ldi3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi4a        ; control_unit:b2v_inst11|present_state.ldi4a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi4b        ; control_unit:b2v_inst11|present_state.ldi4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi5a        ; control_unit:b2v_inst11|present_state.ldi5a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi3b       ; control_unit:b2v_inst11|present_state.addi3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi4b       ; control_unit:b2v_inst11|present_state.addi4b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi5a       ; control_unit:b2v_inst11|present_state.addi5a       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.jal3a        ; control_unit:b2v_inst11|present_state.jal3a        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brpl3b       ; control_unit:b2v_inst11|present_state.brpl3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brpl4a       ; control_unit:b2v_inst11|present_state.brpl4a       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brpl4b       ; control_unit:b2v_inst11|present_state.brpl4b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.jr3b         ; control_unit:b2v_inst11|present_state.jr3b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.jal3b        ; control_unit:b2v_inst11|present_state.jal3b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mfhi3b       ; control_unit:b2v_inst11|present_state.mfhi3b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub5b        ; control_unit:b2v_inst11|present_state.sub5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.neg4b        ; control_unit:b2v_inst11|present_state.neg4b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div6b        ; control_unit:b2v_inst11|present_state.div6b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul6b        ; control_unit:b2v_inst11|present_state.mul6b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.st7b         ; control_unit:b2v_inst11|present_state.st7b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi5b       ; control_unit:b2v_inst11|present_state.addi5b       ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add5b        ; control_unit:b2v_inst11|present_state.add5b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.reset_stateb ; control_unit:b2v_inst11|present_state.reset_stateb ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld7b         ; control_unit:b2v_inst11|present_state.ld7b         ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr6b        ; control_unit:b2v_inst11|present_state.ldr6b        ; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.022      ; 0.307      ;
+--------+----------------------------------------------------+----------------------------------------------------+---------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.111 ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; 0.000        ; 1.400      ; 1.508      ;
; 0.195  ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[0]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.314      ;
; 0.305  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst14|count[31] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clock_divider:b2v_inst14|count[17] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.428      ;
; 0.454  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clock_divider:b2v_inst14|count[9]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.575      ;
; 0.465  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clock_divider:b2v_inst14|count[30] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clock_divider:b2v_inst14|count[8]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.589      ;
; 0.515  ; clock_divider:b2v_inst14|count[15] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.037      ; 0.636      ;
; 0.517  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517  ; clock_divider:b2v_inst14|count[29] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.518  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clock_divider:b2v_inst14|count[7]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.641      ;
; 0.530  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.649      ;
; 0.531  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.650      ;
; 0.532  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.651      ;
; 0.532  ; clock_divider:b2v_inst14|count[28] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.651      ;
; 0.533  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.652      ;
; 0.535  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.654      ;
; 0.536  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.655      ;
; 0.545  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.664      ;
; 0.547  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.034      ; 0.665      ;
; 0.548  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.667      ;
; 0.580  ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp      ; clock_divider:b2v_inst14|temp ; clk_in      ; -0.500       ; 1.400      ; 1.699      ;
; 0.583  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.702      ;
; 0.583  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.702      ;
; 0.583  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.702      ;
; 0.584  ; clock_divider:b2v_inst14|count[27] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.703      ;
; 0.585  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.704      ;
; 0.585  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.704      ;
; 0.586  ; clock_divider:b2v_inst14|count[5]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.705      ;
; 0.586  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.705      ;
; 0.588  ; clock_divider:b2v_inst14|count[23] ; clock_divider:b2v_inst14|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.707      ;
; 0.588  ; clock_divider:b2v_inst14|count[25] ; clock_divider:b2v_inst14|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.707      ;
; 0.589  ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[19] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.708      ;
; 0.592  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[14] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.711      ;
; 0.594  ; clock_divider:b2v_inst14|count[14] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.037      ; 0.715      ;
; 0.595  ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.714      ;
; 0.597  ; clock_divider:b2v_inst14|count[20] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.034      ; 0.715      ;
; 0.597  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.716      ;
; 0.597  ; clock_divider:b2v_inst14|count[12] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.716      ;
; 0.598  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.717      ;
; 0.598  ; clock_divider:b2v_inst14|count[10] ; clock_divider:b2v_inst14|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.717      ;
; 0.599  ; clock_divider:b2v_inst14|count[26] ; clock_divider:b2v_inst14|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.718      ;
; 0.600  ; clock_divider:b2v_inst14|count[2]  ; clock_divider:b2v_inst14|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.719      ;
; 0.601  ; clock_divider:b2v_inst14|count[4]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.720      ;
; 0.604  ; clock_divider:b2v_inst14|count[18] ; clock_divider:b2v_inst14|count[18] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.723      ;
; 0.611  ; clock_divider:b2v_inst14|count[13] ; clock_divider:b2v_inst14|count[13] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.730      ;
; 0.611  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.730      ;
; 0.613  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.034      ; 0.731      ;
; 0.614  ; clock_divider:b2v_inst14|count[6]  ; clock_divider:b2v_inst14|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.733      ;
; 0.615  ; clock_divider:b2v_inst14|count[11] ; clock_divider:b2v_inst14|count[11] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.734      ;
; 0.616  ; clock_divider:b2v_inst14|count[22] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.034      ; 0.734      ;
; 0.632  ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.034      ; 0.750      ;
; 0.635  ; clock_divider:b2v_inst14|count[24] ; clock_divider:b2v_inst14|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.034      ; 0.753      ;
; 0.639  ; clock_divider:b2v_inst14|count[0]  ; clock_divider:b2v_inst14|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.032      ; 0.755      ;
; 0.646  ; clock_divider:b2v_inst14|count[16] ; clock_divider:b2v_inst14|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.037      ; 0.767      ;
; 0.648  ; clock_divider:b2v_inst14|count[19] ; clock_divider:b2v_inst14|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.034      ; 0.766      ;
; 0.649  ; clock_divider:b2v_inst14|count[1]  ; clock_divider:b2v_inst14|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.768      ;
; 0.649  ; clock_divider:b2v_inst14|count[3]  ; clock_divider:b2v_inst14|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.768      ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temp'                                                                                                  ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -1.494 ; reset     ; control_unit:b2v_inst11|present_state.ori4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.745      ; 2.716      ;
; -1.494 ; reset     ; control_unit:b2v_inst11|present_state.ori3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.745      ; 2.716      ;
; -1.494 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.745      ; 2.716      ;
; -1.494 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.745      ; 2.716      ;
; -1.494 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.745      ; 2.716      ;
; -1.494 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.745      ; 2.716      ;
; -1.494 ; reset     ; control_unit:b2v_inst11|present_state.or4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.745      ; 2.716      ;
; -1.494 ; reset     ; control_unit:b2v_inst11|present_state.or3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.745      ; 2.716      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.div6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.neg3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.div6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.div5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.mul6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.div4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.div3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.mul4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.477 ; reset     ; control_unit:b2v_inst11|present_state.mul3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.768      ; 2.722      ;
; -1.465 ; reset     ; control_unit:b2v_inst11|present_state.not3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.776      ; 2.718      ;
; -1.410 ; reset     ; control_unit:b2v_inst11|present_state.ror4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.837      ; 2.724      ;
; -1.409 ; reset     ; control_unit:b2v_inst11|present_state.and5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.838      ; 2.724      ;
; -1.394 ; reset     ; control_unit:b2v_inst11|present_state.neg3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.850      ; 2.721      ;
; -1.378 ; reset     ; control_unit:b2v_inst11|present_state.out3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.867      ; 2.722      ;
; -1.378 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.867      ; 2.722      ;
; -1.378 ; reset     ; control_unit:b2v_inst11|present_state.in3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.867      ; 2.722      ;
; -1.378 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.867      ; 2.722      ;
; -1.378 ; reset     ; control_unit:b2v_inst11|present_state.jal_init     ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.867      ; 2.722      ;
; -1.371 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.874      ; 2.722      ;
; -1.371 ; reset     ; control_unit:b2v_inst11|present_state.div3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.874      ; 2.722      ;
; -1.371 ; reset     ; control_unit:b2v_inst11|present_state.not3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.874      ; 2.722      ;
; -1.371 ; reset     ; control_unit:b2v_inst11|present_state.jr3a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.874      ; 2.722      ;
; -1.371 ; reset     ; control_unit:b2v_inst11|present_state.mul3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.874      ; 2.722      ;
; -1.370 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.876      ; 2.723      ;
; -1.370 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.876      ; 2.723      ;
; -1.370 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.876      ; 2.723      ;
; -1.370 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.876      ; 2.723      ;
; -1.370 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.876      ; 2.723      ;
; -1.370 ; reset     ; control_unit:b2v_inst11|present_state.ld4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.876      ; 2.723      ;
; -1.370 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.876      ; 2.723      ;
; -1.370 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.876      ; 2.723      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.add5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.addi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.st7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.str6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.mul6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.neg4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.sub5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.sub5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.sub4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.sub3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.366 ; reset     ; control_unit:b2v_inst11|present_state.add4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.879      ; 2.722      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.st7a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.st6b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.str6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.ld5a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.str4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.str3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.st5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.st5a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.359 ; reset     ; control_unit:b2v_inst11|present_state.st4b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.887      ; 2.723      ;
; -1.349 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.897      ; 2.723      ;
; -1.349 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.897      ; 2.723      ;
; -1.349 ; reset     ; control_unit:b2v_inst11|present_state.ld7b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.897      ; 2.723      ;
; -1.349 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.897      ; 2.723      ;
; -1.349 ; reset     ; control_unit:b2v_inst11|present_state.ld7a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.897      ; 2.723      ;
; -1.349 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.897      ; 2.723      ;
; -1.349 ; reset     ; control_unit:b2v_inst11|present_state.ld3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.897      ; 2.723      ;
; -1.349 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.897      ; 2.723      ;
; -1.347 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.899      ; 2.723      ;
; -1.347 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.899      ; 2.723      ;
; -1.347 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.899      ; 2.723      ;
; -1.347 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.899      ; 2.723      ;
; -1.347 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.899      ; 2.723      ;
; -1.347 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.899      ; 2.723      ;
; -1.347 ; reset     ; control_unit:b2v_inst11|present_state.str5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.899      ; 2.723      ;
; -1.347 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.899      ; 2.723      ;
; -1.347 ; reset     ; control_unit:b2v_inst11|present_state.st6a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.899      ; 2.723      ;
; -1.343 ; reset     ; control_unit:b2v_inst11|present_state.and5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.902      ; 2.722      ;
; -1.343 ; reset     ; control_unit:b2v_inst11|present_state.andi5b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.902      ; 2.722      ;
; -1.343 ; reset     ; control_unit:b2v_inst11|present_state.or5b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.902      ; 2.722      ;
; -1.343 ; reset     ; control_unit:b2v_inst11|present_state.not4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.902      ; 2.722      ;
; -1.343 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.902      ; 2.722      ;
; -1.343 ; reset     ; control_unit:b2v_inst11|present_state.jal3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.902      ; 2.722      ;
; -1.343 ; reset     ; control_unit:b2v_inst11|present_state.jr3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.902      ; 2.722      ;
; -1.343 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b       ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.902      ; 2.722      ;
; -1.343 ; reset     ; control_unit:b2v_inst11|present_state.jal3a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.902      ; 2.722      ;
; -1.303 ; reset     ; control_unit:b2v_inst11|present_state.shl4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.945      ; 2.725      ;
; -1.303 ; reset     ; control_unit:b2v_inst11|present_state.and4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.945      ; 2.725      ;
; -1.303 ; reset     ; control_unit:b2v_inst11|present_state.neg4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.945      ; 2.725      ;
; -1.303 ; reset     ; control_unit:b2v_inst11|present_state.not4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.945      ; 2.725      ;
; -1.303 ; reset     ; control_unit:b2v_inst11|present_state.div4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.945      ; 2.725      ;
; -1.303 ; reset     ; control_unit:b2v_inst11|present_state.mul4a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.945      ; 2.725      ;
; -1.299 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a      ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.954      ; 2.730      ;
; -1.299 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.954      ; 2.730      ;
; -1.299 ; reset     ; control_unit:b2v_inst11|present_state.ld6a         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.954      ; 2.730      ;
; -1.299 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.954      ; 2.730      ;
; -1.299 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.954      ; 2.730      ;
; -1.299 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b        ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.954      ; 2.730      ;
; -1.299 ; reset     ; control_unit:b2v_inst11|present_state.st3b         ; reset        ; clock_divider:b2v_inst14|temp ; 0.500        ; 0.954      ; 2.730      ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_in'                                                                                       ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.135 ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.953      ;
; -0.135 ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.953      ;
; -0.135 ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.953      ;
; -0.135 ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.953      ;
; -0.135 ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.953      ;
; -0.135 ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.953      ;
; -0.128 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.946      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.940      ;
; -0.090 ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.911      ;
; -0.090 ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.911      ;
; -0.090 ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.911      ;
; -0.090 ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.911      ;
; -0.090 ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.911      ;
; -0.090 ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.911      ;
; -0.090 ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.911      ;
; -0.068 ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.888      ;
; -0.068 ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.888      ;
; -0.068 ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.888      ;
; -0.068 ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.888      ;
; -0.068 ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.888      ;
; -0.068 ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.888      ;
; -0.068 ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.888      ;
; -0.068 ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.888      ;
; -0.068 ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.500        ; 1.353      ; 1.888      ;
; 0.821  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.497      ;
; 0.821  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.497      ;
; 0.821  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.497      ;
; 0.821  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.497      ;
; 0.821  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.497      ;
; 0.821  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.497      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.836  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.482      ;
; 0.837  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.481      ;
; 0.860  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.461      ;
; 0.860  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.461      ;
; 0.860  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.461      ;
; 0.860  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.461      ;
; 0.860  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.461      ;
; 0.860  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.461      ;
; 0.860  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.461      ;
; 0.873  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.447      ;
; 0.873  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.447      ;
; 0.873  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.447      ;
; 0.873  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.447      ;
; 0.873  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.447      ;
; 0.873  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.447      ;
; 0.873  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.447      ;
; 0.873  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.447      ;
; 0.873  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 1.000        ; 1.353      ; 1.447      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_in'                                                                                        ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.156 ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.370      ;
; -0.156 ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.370      ;
; -0.156 ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.370      ;
; -0.156 ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.370      ;
; -0.156 ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.370      ;
; -0.156 ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.370      ;
; -0.156 ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.370      ;
; -0.156 ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.370      ;
; -0.156 ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; 0.000        ; 1.402      ; 1.370      ;
; -0.144 ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.383      ;
; -0.144 ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.383      ;
; -0.144 ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.383      ;
; -0.144 ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.383      ;
; -0.144 ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.383      ;
; -0.144 ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.383      ;
; -0.144 ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.383      ;
; -0.122 ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.402      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.404      ;
; -0.107 ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.417      ;
; -0.107 ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.417      ;
; -0.107 ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.417      ;
; -0.107 ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.417      ;
; -0.107 ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.417      ;
; -0.107 ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.417      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[17] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[23] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[25] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[26] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[27] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[28] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[29] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[30] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.790  ; reset     ; clock_divider:b2v_inst14|count[31] ; reset        ; clk_in      ; -0.500       ; 1.402      ; 1.816      ;
; 0.810  ; reset     ; clock_divider:b2v_inst14|count[0]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.837      ;
; 0.810  ; reset     ; clock_divider:b2v_inst14|count[18] ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.837      ;
; 0.810  ; reset     ; clock_divider:b2v_inst14|count[19] ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.837      ;
; 0.810  ; reset     ; clock_divider:b2v_inst14|count[20] ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.837      ;
; 0.810  ; reset     ; clock_divider:b2v_inst14|count[21] ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.837      ;
; 0.810  ; reset     ; clock_divider:b2v_inst14|count[22] ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.837      ;
; 0.810  ; reset     ; clock_divider:b2v_inst14|count[24] ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.837      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[1]  ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[2]  ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[3]  ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[4]  ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[5]  ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[7]  ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[8]  ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[9]  ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[10] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.842  ; reset     ; clock_divider:b2v_inst14|count[15] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.866      ;
; 0.847  ; reset     ; clock_divider:b2v_inst14|temp      ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.871      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|count[6]  ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.877      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|count[11] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.877      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|count[12] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.877      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|count[13] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.877      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|count[14] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.877      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|count[16] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.877      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temp'                                                                                                            ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; 0.345 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.763      ; 2.222      ;
; 0.737 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.814      ; 1.665      ;
; 0.757 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.814      ; 1.685      ;
; 0.965 ; reset     ; control_unit:b2v_inst11|present_state.andi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.147      ; 2.226      ;
; 0.965 ; reset     ; control_unit:b2v_inst11|present_state.add5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.147      ; 2.226      ;
; 0.969 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.143      ; 2.226      ;
; 0.969 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.143      ; 2.226      ;
; 0.969 ; reset     ; control_unit:b2v_inst11|present_state.rol5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.143      ; 2.226      ;
; 0.969 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.143      ; 2.226      ;
; 0.969 ; reset     ; control_unit:b2v_inst11|present_state.ror4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.143      ; 2.226      ;
; 0.969 ; reset     ; control_unit:b2v_inst11|present_state.ror3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.143      ; 2.226      ;
; 0.969 ; reset     ; control_unit:b2v_inst11|present_state.rol4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.143      ; 2.226      ;
; 0.969 ; reset     ; control_unit:b2v_inst11|present_state.rol3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.143      ; 2.226      ;
; 0.976 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.136      ; 2.226      ;
; 0.976 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.136      ; 2.226      ;
; 0.976 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.136      ; 2.226      ;
; 0.976 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.136      ; 2.226      ;
; 0.976 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.136      ; 2.226      ;
; 0.976 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.136      ; 2.226      ;
; 0.976 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.136      ; 2.226      ;
; 0.976 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.136      ; 2.226      ;
; 0.976 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.136      ; 2.226      ;
; 0.990 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.122      ; 2.226      ;
; 0.990 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.122      ; 2.226      ;
; 0.990 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.122      ; 2.226      ;
; 0.990 ; reset     ; control_unit:b2v_inst11|present_state.ror5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.122      ; 2.226      ;
; 0.990 ; reset     ; control_unit:b2v_inst11|present_state.shl5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.122      ; 2.226      ;
; 0.990 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.122      ; 2.226      ;
; 0.990 ; reset     ; control_unit:b2v_inst11|present_state.shr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.122      ; 2.226      ;
; 0.990 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.122      ; 2.226      ;
; 0.992 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.120      ; 2.226      ;
; 0.992 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.120      ; 2.226      ;
; 0.992 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.120      ; 2.226      ;
; 0.992 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.120      ; 2.226      ;
; 0.992 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.121      ; 2.227      ;
; 0.992 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.121      ; 2.227      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.shl3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.ror3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.rol3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.ori3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.or3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.017 ; reset     ; control_unit:b2v_inst11|present_state.shr3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.095      ; 2.226      ;
; 1.018 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.094      ; 2.226      ;
; 1.018 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.094      ; 2.226      ;
; 1.018 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.094      ; 2.226      ;
; 1.018 ; reset     ; control_unit:b2v_inst11|present_state.str_init               ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.094      ; 2.226      ;
; 1.018 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.094      ; 2.226      ;
; 1.033 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.072      ; 2.219      ;
; 1.033 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.072      ; 2.219      ;
; 1.033 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.072      ; 2.219      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.ror5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.020      ; 2.222      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.shr5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.020      ; 2.222      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.shl5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.020      ; 2.222      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.ori5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.020      ; 2.222      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.shl4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.020      ; 2.222      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.shl3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.020      ; 2.222      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.shr4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.020      ; 2.222      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.shr3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.020      ; 2.222      ;
; 1.102 ; reset     ; control_unit:b2v_inst11|present_state.addi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 2.227      ;
; 1.102 ; reset     ; control_unit:b2v_inst11|present_state.ori4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 2.227      ;
; 1.102 ; reset     ; control_unit:b2v_inst11|present_state.andi4a                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 2.227      ;
; 1.102 ; reset     ; control_unit:b2v_inst11|present_state.rol4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 2.227      ;
; 1.102 ; reset     ; control_unit:b2v_inst11|present_state.shr4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 2.227      ;
; 1.102 ; reset     ; control_unit:b2v_inst11|present_state.sub4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 2.227      ;
; 1.102 ; reset     ; control_unit:b2v_inst11|present_state.or4a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 2.227      ;
; 1.102 ; reset     ; control_unit:b2v_inst11|present_state.add4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 2.227      ;
; 1.102 ; reset     ; control_unit:b2v_inst11|present_state.add3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.011      ; 2.227      ;
; 1.108 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.005      ; 2.227      ;
; 1.108 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.005      ; 2.227      ;
; 1.108 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.005      ; 2.227      ;
; 1.108 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.005      ; 2.227      ;
; 1.108 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.005      ; 2.227      ;
; 1.108 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.005      ; 2.227      ;
; 1.108 ; reset     ; control_unit:b2v_inst11|present_state.st3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.005      ; 2.227      ;
; 1.108 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.005      ; 2.227      ;
; 1.108 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b                ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 1.005      ; 2.227      ;
; 1.113 ; reset     ; control_unit:b2v_inst11|present_state.shl4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.222      ;
; 1.113 ; reset     ; control_unit:b2v_inst11|present_state.and4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.222      ;
; 1.113 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.222      ;
; 1.113 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.222      ;
; 1.113 ; reset     ; control_unit:b2v_inst11|present_state.div4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.222      ;
; 1.113 ; reset     ; control_unit:b2v_inst11|present_state.mul4a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.995      ; 2.222      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.and5b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.950      ; 2.219      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.andi5b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.950      ; 2.219      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.or5b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.950      ; 2.219      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.not4b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.950      ; 2.219      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.950      ; 2.219      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.jal3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.950      ; 2.219      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.jr3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.950      ; 2.219      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.950      ; 2.219      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.950      ; 2.219      ;
; 1.158 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.947      ; 2.219      ;
; 1.158 ; reset     ; control_unit:b2v_inst11|present_state.out3b                  ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.947      ; 2.219      ;
; 1.158 ; reset     ; control_unit:b2v_inst11|present_state.in3b                   ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.947      ; 2.219      ;
; 1.158 ; reset     ; control_unit:b2v_inst11|present_state.addi4b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.947      ; 2.219      ;
; 1.158 ; reset     ; control_unit:b2v_inst11|present_state.addi3b                 ; reset        ; clock_divider:b2v_inst14|temp ; 0.000        ; 0.947      ; 2.219      ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                ;
; -0.394 ; -0.394       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCin|datad                ;
; -0.389 ; -0.389       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|PCin         ;
; -0.387 ; -0.387       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192|combout         ;
; -0.377 ; -0.377       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|combout       ;
; -0.372 ; -0.372       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|datab         ;
; -0.372 ; -0.372       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192|datab           ;
; -0.370 ; -0.370       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IncPC_enable|datad        ;
; -0.364 ; -0.364       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IncPC_enable ;
; -0.351 ; -0.351       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158|combout         ;
; -0.349 ; -0.349       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zlowout      ;
; -0.347 ; -0.347       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zlowout|datab             ;
; -0.345 ; -0.345       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158|datad           ;
; -0.345 ; -0.345       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr185|combout         ;
; -0.343 ; -0.343       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|combout       ;
; -0.343 ; -0.343       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr194|combout         ;
; -0.334 ; -0.334       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr185|dataa           ;
; -0.332 ; -0.332       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr194|dataa           ;
; -0.331 ; -0.331       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|datac           ;
; -0.330 ; -0.330       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|datab         ;
; -0.325 ; -0.325       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|combout         ;
; -0.324 ; -0.324       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Zin          ;
; -0.321 ; -0.321       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zin|datac                 ;
; -0.313 ; -0.313       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|read_signal|datad         ;
; -0.310 ; -0.310       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRout|datad              ;
; -0.308 ; -0.308       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IRin|datad                ;
; -0.307 ; -0.307       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MDRin|datad               ;
; -0.307 ; -0.307       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|read_signal  ;
; -0.304 ; -0.304       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRout       ;
; -0.302 ; -0.302       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IRin         ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRin        ;
; -0.298 ; -0.298       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~2|combout       ;
; -0.297 ; -0.297       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~3|combout       ;
; -0.297 ; -0.297       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr213|datac           ;
; -0.294 ; -0.294       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|combout         ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150|combout         ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr213|combout         ;
; -0.292 ; -0.292       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|clear|datac               ;
; -0.288 ; -0.288       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150|dataa           ;
; -0.288 ; -0.288       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|clear        ;
; -0.287 ; -0.287       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr144|combout         ;
; -0.287 ; -0.287       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|dataa           ;
; -0.285 ; -0.285       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155|combout         ;
; -0.285 ; -0.285       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~2|datab         ;
; -0.284 ; -0.284       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~3|datab         ;
; -0.283 ; -0.283       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147|combout         ;
; -0.283 ; -0.283       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr179|combout         ;
; -0.279 ; -0.279       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr200|datac           ;
; -0.278 ; -0.278       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr144|dataa           ;
; -0.278 ; -0.278       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zhighout     ;
; -0.277 ; -0.277       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147|datab           ;
; -0.277 ; -0.277       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr179|datad           ;
; -0.275 ; -0.275       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr200|combout         ;
; -0.274 ; -0.274       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155|dataa           ;
; -0.274 ; -0.274       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168|datac           ;
; -0.274 ; -0.274       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197|datac           ;
; -0.272 ; -0.272       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zhighout|datad            ;
; -0.268 ; -0.268       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168|combout         ;
; -0.268 ; -0.268       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr197|combout         ;
; -0.266 ; -0.266       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Yin|datad                 ;
; -0.263 ; -0.263       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr193|combout         ;
; -0.262 ; -0.262       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|dataa         ;
; -0.260 ; -0.260       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Yin          ;
; -0.259 ; -0.259       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr188|combout         ;
; -0.258 ; -0.258       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MARin|datad               ;
; -0.257 ; -0.257       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147~1|dataa         ;
; -0.257 ; -0.257       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr193|dataa           ;
; -0.253 ; -0.253       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|combout       ;
; -0.252 ; -0.252       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MARin        ;
; -0.251 ; -0.251       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Cout|datad                ;
; -0.249 ; -0.249       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|ZLowin|datad              ;
; -0.248 ; -0.248       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147~1|combout       ;
; -0.245 ; -0.245       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Cout         ;
; -0.244 ; -0.244       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153|combout         ;
; -0.244 ; -0.244       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr188|datab           ;
; -0.243 ; -0.243       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|ZLowin       ;
; -0.242 ; -0.242       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204|combout         ;
; -0.240 ; -0.240       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197~1|datad         ;
; -0.236 ; -0.236       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153|dataa           ;
; -0.235 ; -0.235       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197~1|combout       ;
; -0.233 ; -0.233       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204|dataa           ;
; -0.233 ; -0.233       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOout        ;
; -0.232 ; -0.232       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|datad         ;
; -0.232 ; -0.232       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~5|combout       ;
; -0.230 ; -0.230       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Rout|datad                ;
; -0.228 ; -0.228       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Rin          ;
; -0.227 ; -0.227       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOout|datad               ;
; -0.227 ; -0.227       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|combout       ;
; -0.224 ; -0.224       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Rin|datac                 ;
; -0.224 ; -0.224       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Rout         ;
; -0.223 ; -0.223       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|combout         ;
; -0.223 ; -0.223       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~1|combout       ;
; -0.220 ; -0.220       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|write_signal|datad        ;
; -0.219 ; -0.219       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~5|datab         ;
; -0.216 ; -0.216       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155~9|combout       ;
; -0.215 ; -0.215       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|write_signal ;
; -0.214 ; -0.214       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Grc|datad                 ;
; -0.213 ; -0.213       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155~9|datac         ;
; -0.210 ; -0.210       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|datab           ;
; -0.210 ; -0.210       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158~1|datab         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[26] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[27] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[28] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[29] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[30] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[31] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[18] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[19] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[20] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[21] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[22] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[24] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|count[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|temp      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[10]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[11]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[12]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[13]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[14]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[15]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[16]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[17]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[18]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[19]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[20]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[21]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[22]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[23]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[24]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[25]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[26]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[27]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[28]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[29]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[2]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[30]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[31]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[3]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[4]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[6]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[7]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[8]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst14|count[9]|clk            ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temp'                                                                               ;
+--------+--------------+----------------+------------+-------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------+-------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.add5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi5a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi5b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.and5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi5a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi5b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div6a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.div6b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch0a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch0b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch1a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch1b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch2a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch2b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.halt~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.in3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.in3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jal3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jal3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jal_init       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jr3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.jr3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld4a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld4b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld5a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld5b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld6a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld6b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld7a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld7b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr6a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr6b          ;
+--------+--------------+----------------+------------+-------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr187|datab            ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr167|datab            ;
; 0.263 ; 0.263        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr187|combout          ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165|datab            ;
; 0.264 ; 0.264        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr167|combout          ;
; 0.265 ; 0.265        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr165|combout          ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr166|datac            ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr166|combout          ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Out_portin|datad           ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Out_portin    ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|In_portout    ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|In_portout|datac           ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|HIout|datad                ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr143|combout          ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|HIout         ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr161|combout          ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr143|dataa            ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161|dataa            ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|dataa          ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr150|combout          ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr142|combout          ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150|dataa            ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|run           ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|run|datac                  ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142|dataa            ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOout|datad                ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOout         ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr193|combout          ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr193|dataa            ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Gra           ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zin           ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162|datac            ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|Zin|datac                  ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr200|combout          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Gra|datad                  ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr162|combout          ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr153|combout          ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr200|dataa            ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153|dataa            ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MARin|datad                ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr191|combout          ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr171|combout          ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|datad          ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~4|combout        ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|datad          ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr191|datad            ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr213|datac            ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MARin         ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|combout        ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171|datad            ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Rin           ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|combout        ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr188~4|datad          ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr213|combout          ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Rin|datac                  ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|clear         ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|R14MUX_enable|datad        ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|clear|datac                ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|write_signal|datad         ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zhighout|datad             ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|datad          ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|R14MUX_enable ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|write_signal  ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|combout       ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|BAout         ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Grc|datad                  ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|datac          ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|datac         ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|combout        ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|combout        ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|BAout|datad                ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|combout        ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168|datac            ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Grc           ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr168|combout          ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zlowout|datab              ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]     ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]     ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|combout        ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]     ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|combout       ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]     ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zlowout       ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|datab          ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[1]|datad            ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[3]|datad            ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|datad          ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[0]|datad            ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|datad         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[2]|datad            ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204|combout          ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|combout        ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Cout|datad                 ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|datac          ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOin|datad                 ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ZLowin|datad               ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204|datad            ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|PCin|datad                 ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                 ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temp               ; 1.119  ; 1.833 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temp               ; 1.031  ; 1.693 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temp               ; 0.949  ; 1.619 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temp               ; 0.980  ; 1.621 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temp               ; 1.119  ; 1.833 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temp               ; 0.937  ; 1.593 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temp               ; 0.770  ; 1.395 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temp               ; 0.989  ; 1.670 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temp               ; 1.015  ; 1.670 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; clock_divider:b2v_inst14|temp               ; 1.133  ; 1.562 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop              ; clock_divider:b2v_inst14|temp               ; 2.500  ; 3.215 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; -0.263 ; 0.420 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; 1.358  ; 1.819 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                   ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temp               ; -0.519 ; -1.129 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temp               ; -0.770 ; -1.414 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temp               ; -0.691 ; -1.344 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temp               ; -0.720 ; -1.345 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temp               ; -0.855 ; -1.549 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temp               ; -0.679 ; -1.319 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temp               ; -0.519 ; -1.129 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temp               ; -0.716 ; -1.368 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temp               ; -0.755 ; -1.393 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; clock_divider:b2v_inst14|temp               ; -0.561 ; -1.050 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop              ; clock_divider:b2v_inst14|temp               ; -2.088 ; -2.712 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; 1.099  ; 0.446  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; -0.592 ; -1.052 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 4.373 ; 4.516 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 4.148 ; 4.260 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 4.051 ; 4.163 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 4.022 ; 4.104 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 4.254 ; 4.365 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 4.017 ; 4.106 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 4.373 ; 4.516 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 4.090 ; 4.187 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 4.181 ; 4.296 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 4.160 ; 4.249 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 3.928 ; 4.003 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 4.075 ; 4.160 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 3.801 ; 3.866 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 4.084 ; 4.172 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 4.181 ; 4.296 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 4.102 ; 4.191 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 6.394 ; 6.554 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 3.900 ; 3.984 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 4.026 ; 4.134 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 3.933 ; 4.041 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 3.906 ; 3.984 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 4.128 ; 4.235 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 3.900 ; 3.986 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 4.243 ; 4.379 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 3.971 ; 4.064 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 3.694 ; 3.755 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 4.039 ; 4.123 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 3.815 ; 3.887 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 3.956 ; 4.037 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 3.694 ; 3.755 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 3.966 ; 4.049 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 4.057 ; 4.168 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 3.983 ; 4.068 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 6.201 ; 6.354 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+----------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                        ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                             ; -133.404   ; -5.299   ; -2.350   ; -0.156  ; -3.000              ;
;  clk_in                                      ; -3.309     ; -0.111   ; -0.135   ; -0.156  ; -3.000              ;
;  clock_divider:b2v_inst14|temp               ; -133.404   ; -0.118   ; -2.350   ; 0.345   ; -2.484              ;
;  control_unit:b2v_inst11|present_state.add3a ; -2.752     ; -4.462   ; N/A      ; N/A     ; 0.262               ;
;  reset                                       ; -0.477     ; -5.299   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                              ; -24039.292 ; -116.195 ; -353.813 ; -4.376  ; -1360.069           ;
;  clk_in                                      ; -64.643    ; -0.111   ; -3.400   ; -4.376  ; -37.830             ;
;  clock_divider:b2v_inst14|temp               ; -23958.315 ; -0.118   ; -352.457 ; 0.000   ; -1308.936           ;
;  control_unit:b2v_inst11|present_state.add3a ; -13.857    ; -49.235  ; N/A      ; N/A     ; 0.000               ;
;  reset                                       ; -2.477     ; -66.795  ; N/A      ; N/A     ; -52.862             ;
+----------------------------------------------+------------+----------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                 ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temp               ; 1.987  ; 2.547 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temp               ; 1.856  ; 2.345 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temp               ; 1.737  ; 2.243 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temp               ; 1.748  ; 2.223 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temp               ; 1.987  ; 2.547 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temp               ; 1.714  ; 2.195 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temp               ; 1.425  ; 1.858 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temp               ; 1.794  ; 2.311 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temp               ; 1.843  ; 2.301 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; clock_divider:b2v_inst14|temp               ; 2.036  ; 2.227 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop              ; clock_divider:b2v_inst14|temp               ; 4.321  ; 4.849 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; -0.137 ; 0.420 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; 2.102  ; 2.525 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                   ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temp               ; -0.519 ; -1.129 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temp               ; -0.770 ; -1.414 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temp               ; -0.691 ; -1.344 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temp               ; -0.720 ; -1.345 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temp               ; -0.855 ; -1.549 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temp               ; -0.679 ; -1.319 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temp               ; -0.519 ; -1.129 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temp               ; -0.716 ; -1.368 ; Rise       ; clock_divider:b2v_inst14|temp               ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temp               ; -0.755 ; -1.393 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; clock_divider:b2v_inst14|temp               ; -0.561 ; -1.050 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; stop              ; clock_divider:b2v_inst14|temp               ; -2.088 ; -2.712 ; Rise       ; clock_divider:b2v_inst14|temp               ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; 1.799  ; 1.531  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; -0.592 ; -1.040 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 7.307  ; 7.321  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 6.810  ; 6.868  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 6.613  ; 6.691  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 6.712  ; 6.690  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 7.085  ; 7.085  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 6.686  ; 6.677  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 7.307  ; 7.321  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 6.761  ; 6.792  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 6.972  ; 7.013  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 6.972  ; 6.927  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 6.482  ; 6.502  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 6.767  ; 6.755  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 6.278  ; 6.277  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 6.789  ; 6.776  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 6.943  ; 7.013  ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 6.796  ; 6.798  ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 10.825 ; 10.856 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temp               ; 3.900 ; 3.984 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[0] ; clock_divider:b2v_inst14|temp               ; 4.026 ; 4.134 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[1] ; clock_divider:b2v_inst14|temp               ; 3.933 ; 4.041 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[2] ; clock_divider:b2v_inst14|temp               ; 3.906 ; 3.984 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[3] ; clock_divider:b2v_inst14|temp               ; 4.128 ; 4.235 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[4] ; clock_divider:b2v_inst14|temp               ; 3.900 ; 3.986 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[5] ; clock_divider:b2v_inst14|temp               ; 4.243 ; 4.379 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output1[6] ; clock_divider:b2v_inst14|temp               ; 3.971 ; 4.064 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; output2[*]  ; clock_divider:b2v_inst14|temp               ; 3.694 ; 3.755 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[0] ; clock_divider:b2v_inst14|temp               ; 4.039 ; 4.123 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[1] ; clock_divider:b2v_inst14|temp               ; 3.815 ; 3.887 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[2] ; clock_divider:b2v_inst14|temp               ; 3.956 ; 4.037 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[3] ; clock_divider:b2v_inst14|temp               ; 3.694 ; 3.755 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[4] ; clock_divider:b2v_inst14|temp               ; 3.966 ; 4.049 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[5] ; clock_divider:b2v_inst14|temp               ; 4.057 ; 4.168 ; Fall       ; clock_divider:b2v_inst14|temp               ;
;  output2[6] ; clock_divider:b2v_inst14|temp               ; 3.983 ; 4.068 ; Fall       ; clock_divider:b2v_inst14|temp               ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 6.201 ; 6.354 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; run           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; stop                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; clk_in                                      ; clk_in                                      ; 944          ; 0            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; clk_in                                      ; 1            ; 1            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; 0            ; 56       ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; 1            ; 0        ; 0        ;
; reset                                       ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; control_unit:b2v_inst11|present_state.add3a ; 191          ; 0            ; 0        ; 0        ;
; reset                                       ; control_unit:b2v_inst11|present_state.add3a ; 2            ; 2            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; reset                                       ; 521          ; 0            ; 520      ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; reset                                       ; 6            ; 6            ; 6        ; 6        ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; clk_in                                      ; clk_in                                      ; 944          ; 0            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; clk_in                                      ; 1            ; 1            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; 0            ; 56       ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; 1            ; 0        ; 0        ;
; reset                                       ; clock_divider:b2v_inst14|temp               ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; control_unit:b2v_inst11|present_state.add3a ; 191          ; 0            ; 0        ; 0        ;
; reset                                       ; control_unit:b2v_inst11|present_state.add3a ; 2            ; 2            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temp               ; reset                                       ; 521          ; 0            ; 520      ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; reset                                       ; 6            ; 6            ; 6        ; 6        ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                     ;
+------------+-------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------+----------+----------+----------+----------+
; reset      ; clk_in                        ; 33       ; 33       ; 0        ; 0        ;
; reset      ; clock_divider:b2v_inst14|temp ; 175      ; 175      ; 0        ; 0        ;
+------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Removal Transfers                                                                      ;
+------------+-------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------+----------+----------+----------+----------+
; reset      ; clk_in                        ; 33       ; 33       ; 0        ; 0        ;
; reset      ; clock_divider:b2v_inst14|temp ; 175      ; 175      ; 0        ; 0        ;
+------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 184   ; 184  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 02 22:33:54 2017
Info: Command: quartus_sta finalProject -c finalProject
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 35 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'finalProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:b2v_inst14|temp clock_divider:b2v_inst14|temp
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
    Info (332105): create_clock -period 1.000 -name control_unit:b2v_inst11|present_state.add3a control_unit:b2v_inst11|present_state.add3a
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux3~3|combout"
    Warning (332126): Node "b2v_inst3|Mux3~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux35~17|combout"
    Warning (332126): Node "b2v_inst3|Mux35~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux35~15|combout"
    Warning (332126): Node "b2v_inst3|Mux35~16|datad"
    Warning (332126): Node "b2v_inst3|Mux35~16|combout"
    Warning (332126): Node "b2v_inst3|Mux35~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux4~3|combout"
    Warning (332126): Node "b2v_inst3|Mux4~3|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux36~18|combout"
    Warning (332126): Node "b2v_inst3|Mux36~17|datab"
    Warning (332126): Node "b2v_inst3|Mux36~17|combout"
    Warning (332126): Node "b2v_inst3|Mux36~18|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux34~17|combout"
    Warning (332126): Node "b2v_inst3|Mux34~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux34~16|combout"
    Warning (332126): Node "b2v_inst3|Mux34~17|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux2~3|combout"
    Warning (332126): Node "b2v_inst3|Mux2~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux11~3|combout"
    Warning (332126): Node "b2v_inst3|Mux11~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux43~16|combout"
    Warning (332126): Node "b2v_inst3|Mux43~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux43~14|combout"
    Warning (332126): Node "b2v_inst3|Mux43~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux43~15|combout"
    Warning (332126): Node "b2v_inst3|Mux43~16|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux33~16|combout"
    Warning (332126): Node "b2v_inst3|Mux33~15|datac"
    Warning (332126): Node "b2v_inst3|Mux33~15|combout"
    Warning (332126): Node "b2v_inst3|Mux33~16|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "b2v_inst3|Mux1~6|combout"
    Warning (332126): Node "b2v_inst3|Mux1~3|datad"
    Warning (332126): Node "b2v_inst3|Mux1~3|combout"
    Warning (332126): Node "b2v_inst3|Mux1~4|datad"
    Warning (332126): Node "b2v_inst3|Mux1~4|combout"
    Warning (332126): Node "b2v_inst3|Mux1~5|datad"
    Warning (332126): Node "b2v_inst3|Mux1~5|combout"
    Warning (332126): Node "b2v_inst3|Mux1~6|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux12~3|combout"
    Warning (332126): Node "b2v_inst3|Mux12~3|datac"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux44~18|combout"
    Warning (332126): Node "b2v_inst3|Mux44~16|datac"
    Warning (332126): Node "b2v_inst3|Mux44~16|combout"
    Warning (332126): Node "b2v_inst3|Mux44~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux44~17|combout"
    Warning (332126): Node "b2v_inst3|Mux44~18|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux63~7|combout"
    Warning (332126): Node "b2v_inst3|Mux63~7|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux31~3|combout"
    Warning (332126): Node "b2v_inst3|Mux31~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux62~16|combout"
    Warning (332126): Node "b2v_inst3|Mux62~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux62~14|combout"
    Warning (332126): Node "b2v_inst3|Mux62~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux62~15|combout"
    Warning (332126): Node "b2v_inst3|Mux62~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux30~3|combout"
    Warning (332126): Node "b2v_inst3|Mux30~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux10~3|combout"
    Warning (332126): Node "b2v_inst3|Mux10~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux59~17|combout"
    Warning (332126): Node "b2v_inst3|Mux59~15|datab"
    Warning (332126): Node "b2v_inst3|Mux59~15|combout"
    Warning (332126): Node "b2v_inst3|Mux59~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux59~16|combout"
    Warning (332126): Node "b2v_inst3|Mux59~17|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux27~3|combout"
    Warning (332126): Node "b2v_inst3|Mux27~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux61~16|combout"
    Warning (332126): Node "b2v_inst3|Mux61~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux61~14|combout"
    Warning (332126): Node "b2v_inst3|Mux61~15|datac"
    Warning (332126): Node "b2v_inst3|Mux61~15|combout"
    Warning (332126): Node "b2v_inst3|Mux61~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux29~3|combout"
    Warning (332126): Node "b2v_inst3|Mux29~3|dataa"
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "b2v_inst3|Mux0~8|combout"
    Warning (332126): Node "b2v_inst3|Mux0~3|dataa"
    Warning (332126): Node "b2v_inst3|Mux0~3|combout"
    Warning (332126): Node "b2v_inst3|Mux0~8|dataa"
    Warning (332126): Node "b2v_inst3|Mux0~7|datad"
    Warning (332126): Node "b2v_inst3|Mux0~7|combout"
    Warning (332126): Node "b2v_inst3|Mux0~8|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux60~17|combout"
    Warning (332126): Node "b2v_inst3|Mux60~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux60~15|combout"
    Warning (332126): Node "b2v_inst3|Mux60~16|datad"
    Warning (332126): Node "b2v_inst3|Mux60~16|combout"
    Warning (332126): Node "b2v_inst3|Mux60~17|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux58~16|combout"
    Warning (332126): Node "b2v_inst3|Mux58~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux58~14|combout"
    Warning (332126): Node "b2v_inst3|Mux58~15|datad"
    Warning (332126): Node "b2v_inst3|Mux58~15|combout"
    Warning (332126): Node "b2v_inst3|Mux58~16|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux25~3|combout"
    Warning (332126): Node "b2v_inst3|Mux25~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux21~3|combout"
    Warning (332126): Node "b2v_inst3|Mux21~3|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux20~3|combout"
    Warning (332126): Node "b2v_inst3|Mux20~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux5~3|combout"
    Warning (332126): Node "b2v_inst3|Mux5~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux24~3|combout"
    Warning (332126): Node "b2v_inst3|Mux24~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux22~3|combout"
    Warning (332126): Node "b2v_inst3|Mux22~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux16~3|combout"
    Warning (332126): Node "b2v_inst3|Mux16~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux7~3|combout"
    Warning (332126): Node "b2v_inst3|Mux7~3|datac"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux39~20|combout"
    Warning (332126): Node "b2v_inst3|Mux39~17|datac"
    Warning (332126): Node "b2v_inst3|Mux39~17|combout"
    Warning (332126): Node "b2v_inst3|Mux39~18|dataa"
    Warning (332126): Node "b2v_inst3|Mux39~18|combout"
    Warning (332126): Node "b2v_inst3|Mux39~20|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux23~3|combout"
    Warning (332126): Node "b2v_inst3|Mux23~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux18~3|combout"
    Warning (332126): Node "b2v_inst3|Mux18~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux9~3|combout"
    Warning (332126): Node "b2v_inst3|Mux9~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux15~3|combout"
    Warning (332126): Node "b2v_inst3|Mux15~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux17~3|combout"
    Warning (332126): Node "b2v_inst3|Mux17~3|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux6~4|combout"
    Warning (332126): Node "b2v_inst3|Mux6~4|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux38~18|combout"
    Warning (332126): Node "b2v_inst3|Mux38~16|datac"
    Warning (332126): Node "b2v_inst3|Mux38~16|combout"
    Warning (332126): Node "b2v_inst3|Mux38~17|datab"
    Warning (332126): Node "b2v_inst3|Mux38~17|combout"
    Warning (332126): Node "b2v_inst3|Mux38~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux13~3|combout"
    Warning (332126): Node "b2v_inst3|Mux13~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux19~3|combout"
    Warning (332126): Node "b2v_inst3|Mux19~3|datac"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux51~18|combout"
    Warning (332126): Node "b2v_inst3|Mux51~16|datac"
    Warning (332126): Node "b2v_inst3|Mux51~16|combout"
    Warning (332126): Node "b2v_inst3|Mux51~17|datab"
    Warning (332126): Node "b2v_inst3|Mux51~17|combout"
    Warning (332126): Node "b2v_inst3|Mux51~18|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux8~3|combout"
    Warning (332126): Node "b2v_inst3|Mux8~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux14~3|combout"
    Warning (332126): Node "b2v_inst3|Mux14~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux46~18|combout"
    Warning (332126): Node "b2v_inst3|Mux46~16|datab"
    Warning (332126): Node "b2v_inst3|Mux46~16|combout"
    Warning (332126): Node "b2v_inst3|Mux46~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux46~17|combout"
    Warning (332126): Node "b2v_inst3|Mux46~18|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux40~21|combout"
    Warning (332126): Node "b2v_inst3|Mux40~18|datab"
    Warning (332126): Node "b2v_inst3|Mux40~18|combout"
    Warning (332126): Node "b2v_inst3|Mux40~19|datad"
    Warning (332126): Node "b2v_inst3|Mux40~19|combout"
    Warning (332126): Node "b2v_inst3|Mux40~21|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux45~16|combout"
    Warning (332126): Node "b2v_inst3|Mux45~15|datac"
    Warning (332126): Node "b2v_inst3|Mux45~15|combout"
    Warning (332126): Node "b2v_inst3|Mux45~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux49~16|combout"
    Warning (332126): Node "b2v_inst3|Mux49~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux49~14|combout"
    Warning (332126): Node "b2v_inst3|Mux49~15|datad"
    Warning (332126): Node "b2v_inst3|Mux49~15|combout"
    Warning (332126): Node "b2v_inst3|Mux49~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux47~7|combout"
    Warning (332126): Node "b2v_inst3|Mux47~7|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux41~30|combout"
    Warning (332126): Node "b2v_inst3|Mux41~27|datac"
    Warning (332126): Node "b2v_inst3|Mux41~27|combout"
    Warning (332126): Node "b2v_inst3|Mux41~28|datab"
    Warning (332126): Node "b2v_inst3|Mux41~28|combout"
    Warning (332126): Node "b2v_inst3|Mux41~30|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux50~16|combout"
    Warning (332126): Node "b2v_inst3|Mux50~14|datab"
    Warning (332126): Node "b2v_inst3|Mux50~14|combout"
    Warning (332126): Node "b2v_inst3|Mux50~15|datac"
    Warning (332126): Node "b2v_inst3|Mux50~15|combout"
    Warning (332126): Node "b2v_inst3|Mux50~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux55~17|combout"
    Warning (332126): Node "b2v_inst3|Mux55~15|datac"
    Warning (332126): Node "b2v_inst3|Mux55~15|combout"
    Warning (332126): Node "b2v_inst3|Mux55~16|datad"
    Warning (332126): Node "b2v_inst3|Mux55~16|combout"
    Warning (332126): Node "b2v_inst3|Mux55~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux48~7|combout"
    Warning (332126): Node "b2v_inst3|Mux48~7|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux54~18|combout"
    Warning (332126): Node "b2v_inst3|Mux54~16|datab"
    Warning (332126): Node "b2v_inst3|Mux54~16|combout"
    Warning (332126): Node "b2v_inst3|Mux54~17|datac"
    Warning (332126): Node "b2v_inst3|Mux54~17|combout"
    Warning (332126): Node "b2v_inst3|Mux54~18|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux56~17|combout"
    Warning (332126): Node "b2v_inst3|Mux56~15|datac"
    Warning (332126): Node "b2v_inst3|Mux56~15|combout"
    Warning (332126): Node "b2v_inst3|Mux56~16|datab"
    Warning (332126): Node "b2v_inst3|Mux56~16|combout"
    Warning (332126): Node "b2v_inst3|Mux56~17|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux37~17|combout"
    Warning (332126): Node "b2v_inst3|Mux37~16|datab"
    Warning (332126): Node "b2v_inst3|Mux37~16|combout"
    Warning (332126): Node "b2v_inst3|Mux37~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux52~16|combout"
    Warning (332126): Node "b2v_inst3|Mux52~14|datab"
    Warning (332126): Node "b2v_inst3|Mux52~14|combout"
    Warning (332126): Node "b2v_inst3|Mux52~15|datac"
    Warning (332126): Node "b2v_inst3|Mux52~15|combout"
    Warning (332126): Node "b2v_inst3|Mux52~16|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux53~31|combout"
    Warning (332126): Node "b2v_inst3|Mux53~29|datab"
    Warning (332126): Node "b2v_inst3|Mux53~29|combout"
    Warning (332126): Node "b2v_inst3|Mux53~30|datad"
    Warning (332126): Node "b2v_inst3|Mux53~30|combout"
    Warning (332126): Node "b2v_inst3|Mux53~31|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux57~16|combout"
    Warning (332126): Node "b2v_inst3|Mux57~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux57~14|combout"
    Warning (332126): Node "b2v_inst3|Mux57~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux57~15|combout"
    Warning (332126): Node "b2v_inst3|Mux57~16|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux26~3|combout"
    Warning (332126): Node "b2v_inst3|Mux26~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux28~13|combout"
    Warning (332126): Node "b2v_inst3|Mux28~13|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux32~1|combout"
    Warning (332126): Node "b2v_inst3|Mux32~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux42~15|combout"
    Warning (332126): Node "b2v_inst3|Mux42~14|datac"
    Warning (332126): Node "b2v_inst3|Mux42~14|combout"
    Warning (332126): Node "b2v_inst3|Mux42~15|datab"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -133.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -133.404    -23958.315 clock_divider:b2v_inst14|temp 
    Info (332119):    -3.309       -64.643 clk_in 
    Info (332119):    -2.752       -13.857 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.477        -2.477 reset 
Info (332146): Worst-case hold slack is -5.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.299       -66.795 reset 
    Info (332119):    -4.462       -49.235 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.107        -0.107 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.058        -0.058 clk_in 
Info (332146): Worst-case recovery slack is -2.350
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.350      -352.457 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.097        -1.356 clk_in 
Info (332146): Worst-case removal slack is -0.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.062        -0.807 clk_in 
    Info (332119):     0.694         0.000 clock_divider:b2v_inst14|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.000 clk_in 
    Info (332119):    -3.000       -15.133 reset 
    Info (332119):    -2.484     -1308.936 clock_divider:b2v_inst14|temp 
    Info (332119):     0.364         0.000 control_unit:b2v_inst11|present_state.add3a 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -119.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -119.121    -21481.087 clock_divider:b2v_inst14|temp 
    Info (332119):    -2.882       -53.134 clk_in 
    Info (332119):    -2.349       -11.658 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.368        -1.526 reset 
Info (332146): Worst-case hold slack is -4.783
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.783       -61.440 reset 
    Info (332119):    -4.006       -43.605 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.087        -0.087 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.069        -0.069 clk_in 
Info (332146): Worst-case recovery slack is -2.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.096      -313.301 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.052        -0.546 clk_in 
Info (332146): Worst-case removal slack is -0.015
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.015        -0.087 clk_in 
    Info (332119):     0.665         0.000 clock_divider:b2v_inst14|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.000 clk_in 
    Info (332119):    -3.000        -5.807 reset 
    Info (332119):    -2.484     -1308.936 clock_divider:b2v_inst14|temp 
    Info (332119):     0.393         0.000 control_unit:b2v_inst11|present_state.add3a 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -76.059
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -76.059    -13779.713 clock_divider:b2v_inst14|temp 
    Info (332119):    -1.464       -23.082 clk_in 
    Info (332119):    -1.155        -4.608 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):     0.070         0.000 reset 
Info (332146): Worst-case hold slack is -3.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.108       -41.172 reset 
    Info (332119):    -2.602       -29.092 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.118        -0.118 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.111        -0.111 clk_in 
Info (332146): Worst-case recovery slack is -1.494
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.494      -225.678 clock_divider:b2v_inst14|temp 
    Info (332119):    -0.135        -3.400 clk_in 
Info (332146): Worst-case removal slack is -0.156
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.156        -4.376 clk_in 
    Info (332119):     0.345         0.000 clock_divider:b2v_inst14|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -52.862 reset 
    Info (332119):    -3.000       -37.830 clk_in 
    Info (332119):    -1.000     -1167.000 clock_divider:b2v_inst14|temp 
    Info (332119):     0.262         0.000 control_unit:b2v_inst11|present_state.add3a 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 309 warnings
    Info: Peak virtual memory: 527 megabytes
    Info: Processing ended: Sun Apr 02 22:35:21 2017
    Info: Elapsed time: 00:01:27
    Info: Total CPU time (on all processors): 00:01:24


