# 장서윤폴더
- Verilog 프로젝트파일은 Project로 끝나는 이름의 폴더에 저장 (.gitignore에 포함)
- 폴더명은 00_폴더이름/... 형식으로 작성
- README.md 파일에 폴더 및 파일 설명 작성
- Verilog 파일은 .sv 확장자 사용
- 테스트벤치 파일은 tb_파일이름.sv 형식으로 작성
- 안쓰는 파일은 .gitignore에 추가하여 관리하지 않음 **꼭!!**

## 변수명 및 파일명 규칙
- 변수명: 소문자와 언더스코어(_) 사용 (예: i_data[], i_clk)
- 접두어: 
  - 입력 신호: i_
  - 출력 신호: o_
  - 내부 신호: r_ (레지스터), w_ (와이어)
  - 상태 신호: s_ (state)
- 접미어:
  - 데이터 신호: _data
  - 유효 신호: _valid
  - 준비 신호: _ready
  - 카운터 신호: _cnt
  - 파이프라인 단계 신호: _stgN (N은 단계 번호)
  - 플래그 신호: _flag
  
## 파일명 규칙
- 파일명: 소문자와 언더스코어(_) 사용 (예: alu_control.sv, tb_alu_control.sv)