Fitter report for DigiComV32_NewInst
Sat Oct 25 12:11:31 2008
Quartus II Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Partition Preservation Settings
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Sat Oct 25 12:11:31 2008        ;
; Quartus II Version    ; 8.0 Build 231 07/10/2008 SP 1 SJ Web Edition ;
; Revision Name         ; DigiComV32_NewInst                           ;
; Top-level Entity Name ; DigiComV32_NewInst                           ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C4F324C8                                  ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 768 / 4,000 ( 19 % )                         ;
; Total pins            ; 167 / 249 ( 67 % )                           ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 65,536 / 78,336 ( 84 % )                     ;
; Total PLLs            ; 0 / 2 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C4F324C8                    ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                 ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Name ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Top  ; 0                 ; 952     ; Placement and Routing        ; Post-Synthesis Netlist ;           ;
+------+-------------------+---------+------------------------------+------------------------+-----------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/Work2008/NowWorking/compArch/DigiCom/DigiComV32_NewInst/DigiComV32_NewInst.pin.


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                  ;
+---------------------------------------------+------------------------------------------------------------------------+
; Total logic elements                        ; 768 / 4,000 ( 19 % )                                                   ;
;     -- Combinational with no register       ; 526                                                                    ;
;     -- Register only                        ; 17                                                                     ;
;     -- Combinational with a register        ; 225                                                                    ;
;                                             ;                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                        ;
;     -- 4 input functions                    ; 457                                                                    ;
;     -- 3 input functions                    ; 103                                                                    ;
;     -- 2 input functions                    ; 160                                                                    ;
;     -- 1 input functions                    ; 31                                                                     ;
;     -- 0 input functions                    ; 17                                                                     ;
;                                             ;                                                                        ;
; Logic elements by mode                      ;                                                                        ;
;     -- normal mode                          ; 647                                                                    ;
;     -- arithmetic mode                      ; 121                                                                    ;
;     -- qfbk mode                            ; 59                                                                     ;
;     -- register cascade mode                ; 0                                                                      ;
;     -- synchronous clear/load mode          ; 132                                                                    ;
;     -- asynchronous clear/load mode         ; 215                                                                    ;
;                                             ;                                                                        ;
; Total registers                             ; 242 / 4,735 ( 5 % )                                                    ;
; Total LABs                                  ; 103 / 400 ( 26 % )                                                     ;
; Logic elements in carry chains              ; 129                                                                    ;
; User inserted logic elements                ; 0                                                                      ;
; Virtual pins                                ; 0                                                                      ;
; I/O pins                                    ; 167 / 249 ( 67 % )                                                     ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                         ;
; Global signals                              ; 8                                                                      ;
; M4Ks                                        ; 16 / 17 ( 94 % )                                                       ;
; Total memory bits                           ; 65,536 / 78,336 ( 84 % )                                               ;
; Total RAM block bits                        ; 73,728 / 78,336 ( 94 % )                                               ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                          ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                        ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                          ;
; Average interconnect usage (total/H/V)      ; 14% / 15% / 13%                                                        ;
; Peak interconnect usage (total/H/V)         ; 36% / 37% / 35%                                                        ;
; Maximum fan-out node                        ; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reset:inst|reset_out ;
; Maximum fan-out                             ; 232                                                                    ;
; Highest non-global fan-out signal           ; control:inst1|x[4]                                                     ;
; Highest non-global fan-out                  ; 45                                                                     ;
; Total fan-out                               ; 3643                                                                   ;
; Average fan-out                             ; 3.82                                                                   ;
+---------------------------------------------+------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk                 ; J3    ; 1        ; 0            ; 9            ; 1           ; 102                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clockStepMode       ; L14   ; 3        ; 29           ; 7            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fgo_sw              ; M18   ; 3        ; 29           ; 4            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; instructionStepMode ; L15   ; 3        ; 29           ; 6            ; 5           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[0]            ; F18   ; 3        ; 29           ; 15           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[10]           ; H17   ; 3        ; 29           ; 13           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[11]           ; H16   ; 3        ; 29           ; 13           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[12]           ; G15   ; 3        ; 29           ; 14           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[13]           ; G18   ; 3        ; 29           ; 14           ; 5           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[14]           ; G17   ; 3        ; 29           ; 14           ; 4           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[15]           ; G16   ; 3        ; 29           ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[1]            ; F17   ; 3        ; 29           ; 15           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[2]            ; F16   ; 3        ; 29           ; 16           ; 5           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[3]            ; E16   ; 3        ; 29           ; 16           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[4]            ; D18   ; 3        ; 29           ; 16           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[5]            ; D17   ; 3        ; 29           ; 17           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[6]            ; D16   ; 3        ; 29           ; 17           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[7]            ; C17   ; 3        ; 29           ; 17           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[8]            ; H15   ; 3        ; 29           ; 13           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; keyIn[9]            ; H18   ; 3        ; 29           ; 13           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; registerSelect_sw   ; M17   ; 3        ; 29           ; 4            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_in            ; D15   ; 3        ; 29           ; 17           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; runMode             ; L16   ; 3        ; 29           ; 6            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; stepSwitch          ; L17   ; 3        ; 29           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                          ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; ac[0]             ; L7    ; 1        ; 0            ; 6            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[10]            ; K15   ; 3        ; 29           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[11]            ; K16   ; 3        ; 29           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[12]            ; J14   ; 3        ; 29           ; 11           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[13]            ; L18   ; 3        ; 29           ; 5            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[14]            ; K5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[15]            ; M9    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[1]             ; K4    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[2]             ; E10   ; 2        ; 12           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[3]             ; H1    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[4]             ; H6    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[5]             ; G10   ; 2        ; 24           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[6]             ; E17   ; 3        ; 29           ; 16           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[7]             ; E6    ; 2        ; 6            ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[8]             ; U7    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ac[9]             ; R8    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; clk2_out          ; L3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; decode[0]         ; R7    ; 4        ; 8            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; decode[1]         ; V7    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; decode[2]         ; M1    ; 1        ; 0            ; 5            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; decode[3]         ; M4    ; 1        ; 0            ; 4            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; decode[4]         ; L2    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; decode[5]         ; N16   ; 3        ; 29           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; decode[6]         ; N13   ; 3        ; 29           ; 3            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; decode[7]         ; P9    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[0]             ; M3    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[10]            ; N15   ; 3        ; 29           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[11]            ; R9    ; 4        ; 10           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[12]            ; N7    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[13]            ; U8    ; 4        ; 8            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[14]            ; T9    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[15]            ; V8    ; 4        ; 8            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[1]             ; J13   ; 3        ; 29           ; 12           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[2]             ; D8    ; 2        ; 8            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[3]             ; N9    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[4]             ; N14   ; 3        ; 29           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[5]             ; N12   ; 3        ; 29           ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[6]             ; V9    ; 4        ; 10           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[7]             ; U9    ; 4        ; 10           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[8]             ; P17   ; 3        ; 29           ; 2            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dr[9]             ; N4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; e                 ; T12   ; 4        ; 22           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fgi               ; T15   ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fgo               ; U15   ; 4        ; 28           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; i                 ; U11   ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ien               ; U14   ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ir[0]             ; L4    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[10]            ; T8    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[11]            ; L5    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[1]             ; R14   ; 4        ; 28           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[2]             ; H14   ; 3        ; 29           ; 13           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[3]             ; P2    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[4]             ; L6    ; 1        ; 0            ; 6            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[5]             ; T6    ; 4        ; 6            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[6]             ; P15   ; 3        ; 29           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[7]             ; R18   ; 3        ; 29           ; 1            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[8]             ; N5    ; 1        ; 0            ; 3            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; ir[9]             ; P14   ; 3        ; 29           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; nRESET            ; T7    ; 4        ; 8            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; r                 ; U12   ; 4        ; 22           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; register_led[0]   ; V13   ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; register_led[1]   ; U13   ; 4        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; register_led[2]   ; T13   ; 4        ; 24           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; register_led[3]   ; V12   ; 4        ; 22           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; register_led[4]   ; R11   ; 4        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; register_led[5]   ; V10   ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; register_led[6]   ; U10   ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; register_led[7]   ; R10   ; 4        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; s                 ; V11   ; 4        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut1[0]        ; A7    ; 2        ; 6            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut1[1]        ; B4    ; 2        ; 2            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut1[2]        ; A4    ; 2        ; 2            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut1[3]        ; C5    ; 2        ; 2            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut1[4]        ; D5    ; 2        ; 2            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut1[5]        ; D6    ; 2        ; 6            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut1[6]        ; C6    ; 2        ; 4            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut1[7]        ; B6    ; 2        ; 4            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut2[0]        ; G9    ; 2        ; 12           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut2[1]        ; C7    ; 2        ; 6            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut2[2]        ; B7    ; 2        ; 6            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut2[3]        ; D7    ; 2        ; 6            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut2[4]        ; E7    ; 2        ; 8            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut2[5]        ; C8    ; 2        ; 8            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut2[6]        ; B8    ; 2        ; 8            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; segOut2[7]        ; A8    ; 2        ; 8            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[0]   ; C16   ; 2        ; 28           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[10]  ; A12   ; 2        ; 22           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[11]  ; C12   ; 2        ; 22           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[12]  ; D12   ; 2        ; 22           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[13]  ; B13   ; 2        ; 24           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[14]  ; A13   ; 2        ; 24           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[15]  ; F11   ; 2        ; 26           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[16]  ; E11   ; 2        ; 18           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[17]  ; D10   ; 2        ; 14           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[18]  ; C10   ; 2        ; 18           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[19]  ; F10   ; 2        ; 24           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[1]   ; E13   ; 2        ; 26           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[20]  ; A11   ; 2        ; 20           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[21]  ; D11   ; 2        ; 20           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[22]  ; C11   ; 2        ; 20           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[23]  ; B11   ; 2        ; 20           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[24]  ; B10   ; 2        ; 14           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[25]  ; A9    ; 2        ; 10           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[26]  ; E8    ; 2        ; 8            ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[27]  ; B9    ; 2        ; 10           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[28]  ; C9    ; 2        ; 10           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[29]  ; A10   ; 2        ; 14           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[2]   ; D13   ; 2        ; 22           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[30]  ; F9    ; 2        ; 12           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[31]  ; D9    ; 2        ; 10           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[3]   ; D14   ; 2        ; 28           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[4]   ; A15   ; 2        ; 28           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[5]   ; B16   ; 2        ; 28           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[6]   ; C15   ; 2        ; 28           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[7]   ; B15   ; 2        ; 28           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[8]   ; C13   ; 2        ; 22           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; selected_reg[9]   ; B12   ; 2        ; 22           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; state_mode_led[0] ; T17   ; 3        ; 29           ; 1            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; state_mode_led[1] ; T16   ; 3        ; 29           ; 1            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; state_mode_led[2] ; U16   ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; t[0]              ; R15   ; 3        ; 29           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; t[1]              ; M14   ; 3        ; 29           ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; t[2]              ; P16   ; 3        ; 29           ; 2            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; t[3]              ; T10   ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; t[4]              ; N18   ; 3        ; 29           ; 3            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; t[5]              ; P10   ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; t[6]              ; M2    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; cb[0]  ; N17   ; 3        ; 29           ; 3            ; 4           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[10] ; M11   ; 4        ; 26           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[11] ; N11   ; 4        ; 26           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[12] ; V15   ; 4        ; 28           ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[13] ; P13   ; 4        ; 26           ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[14] ; M15   ; 3        ; 29           ; 4            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[15] ; M16   ; 3        ; 29           ; 5            ; 4           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[1]  ; N10   ; 4        ; 24           ; 0            ; 3           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[2]  ; L13   ; 3        ; 29           ; 5            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[3]  ; M13   ; 3        ; 29           ; 5            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[4]  ; M10   ; 4        ; 24           ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[5]  ; R13   ; 4        ; 24           ; 0            ; 4           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[6]  ; R12   ; 4        ; 22           ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[7]  ; P12   ; 4        ; 26           ; 0            ; 4           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[8]  ; R16   ; 3        ; 29           ; 1            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; cb[9]  ; T11   ; 4        ; 20           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 21 / 63 ( 33 % ) ; 3.3V          ; --           ;
; 2        ; 52 / 61 ( 85 % ) ; 3.3V          ; --           ;
; 3        ; 51 / 64 ( 80 % ) ; 3.3V          ; --           ;
; 4        ; 45 / 61 ( 74 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; segOut1[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 304        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 296        ; 2        ; segOut1[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 292        ; 2        ; segOut2[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 288        ; 2        ; selected_reg[25]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 278        ; 2        ; selected_reg[29]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 271        ; 2        ; selected_reg[20]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 267        ; 2        ; selected_reg[10]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 261        ; 2        ; selected_reg[14]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 247        ; 2        ; selected_reg[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 2        ; segOut1[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 305        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 302        ; 2        ; segOut1[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 297        ; 2        ; segOut2[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 293        ; 2        ; segOut2[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 289        ; 2        ; selected_reg[27]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 277        ; 2        ; selected_reg[24]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 270        ; 2        ; selected_reg[23]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 266        ; 2        ; selected_reg[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 260        ; 2        ; selected_reg[13]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 252        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 246        ; 2        ; selected_reg[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 245        ; 2        ; selected_reg[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 313        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 308        ; 2        ; segOut1[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 303        ; 2        ; segOut1[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 299        ; 2        ; segOut2[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 291        ; 2        ; segOut2[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 287        ; 2        ; selected_reg[28]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 275        ; 2        ; selected_reg[18]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 268        ; 2        ; selected_reg[22]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 265        ; 2        ; selected_reg[11]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 263        ; 2        ; selected_reg[8]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 253        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 248        ; 2        ; selected_reg[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 244        ; 2        ; selected_reg[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 242        ; 3        ; keyIn[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; segOut1[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 301        ; 2        ; segOut1[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 298        ; 2        ; segOut2[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 290        ; 2        ; dr[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 286        ; 2        ; selected_reg[31]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 276        ; 2        ; selected_reg[17]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 269        ; 2        ; selected_reg[21]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 264        ; 2        ; selected_reg[12]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 262        ; 2        ; selected_reg[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 249        ; 2        ; selected_reg[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 241        ; 3        ; reset_in                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 240        ; 3        ; keyIn[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D17      ; 243        ; 3        ; keyIn[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 238        ; 3        ; keyIn[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 300        ; 2        ; ac[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 295        ; 2        ; segOut2[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 294        ; 2        ; selected_reg[26]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 281        ; 2        ; ac[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 272        ; 2        ; selected_reg[16]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ; 254        ; 2        ; selected_reg[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 239        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 237        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 236        ; 3        ; keyIn[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E17      ; 235        ; 3        ; ac[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E18      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ; 306        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 283        ; 2        ; selected_reg[30]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 257        ; 2        ; selected_reg[19]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 251        ; 2        ; selected_reg[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 228        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 232        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 231        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 234        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 233        ; 3        ; keyIn[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F17      ; 229        ; 3        ; keyIn[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 230        ; 3        ; keyIn[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 20         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 21         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 22         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G8       ; 307        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 282        ; 2        ; segOut2[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 256        ; 2        ; ac[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 250        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 227        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 223        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ; 224        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 225        ; 3        ; keyIn[12]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 226        ; 3        ; keyIn[15]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G17      ; 222        ; 3        ; keyIn[14]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 221        ; 3        ; keyIn[13]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 23         ; 1        ; ac[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 24         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 37         ; 1        ; ac[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 39         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H13      ; 215        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 216        ; 3        ; ir[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H15      ; 217        ; 3        ; keyIn[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 218        ; 3        ; keyIn[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 219        ; 3        ; keyIn[10]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 220        ; 3        ; keyIn[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 38         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; J2       ; 40         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 43         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 46         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ; 42         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J13      ; 214        ; 3        ; dr[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 204        ; 3        ; ac[12]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 199        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 196        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J17      ; 203        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 41         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 44         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 49         ; 1        ; ac[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 50         ; 1        ; ac[14]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 48         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K7       ; 45         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 202        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 194        ; 3        ; ac[10]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 195        ; 3        ; ac[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 197        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 200        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 47         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 59         ; 1        ; decode[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 60         ; 1        ; clk2_out                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 62         ; 1        ; ir[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; ir[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L6       ; 57         ; 1        ; ir[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 58         ; 1        ; ac[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 198        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 184        ; 3        ; cb[2]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 193        ; 3        ; clockStepMode                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 185        ; 3        ; instructionStepMode                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 186        ; 3        ; runMode                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L17      ; 182        ; 3        ; stepSwitch                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L18      ; 181        ; 3        ; ac[13]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 63         ; 1        ; decode[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 67         ; 1        ; t[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 66         ; 1        ; dr[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 69         ; 1        ; decode[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 115        ; 4        ; ac[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 142        ; 4        ; cb[4]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ; 150        ; 4        ; cb[10]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M13      ; 183        ; 3        ; cb[3]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M14      ; 177        ; 3        ; t[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M15      ; 176        ; 3        ; cb[14]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 180        ; 3        ; cb[15]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 175        ; 3        ; registerSelect_sw                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M18      ; 174        ; 3        ; fgo_sw                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 77         ; 1        ; dr[9]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ; 74         ; 1        ; ir[8]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 1        ; dr[12]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 116        ; 4        ; dr[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 141        ; 4        ; cb[1]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 149        ; 4        ; cb[11]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 171        ; 3        ; dr[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N13      ; 170        ; 3        ; decode[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N14      ; 167        ; 3        ; dr[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 173        ; 3        ; dr[10]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 172        ; 3        ; decode[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 169        ; 3        ; cb[0]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 168        ; 3        ; t[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 79         ; 1        ; ir[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P9       ; 119        ; 4        ; decode[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ; 128        ; 4        ; t[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P12      ; 146        ; 4        ; cb[7]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 147        ; 4        ; cb[13]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ; 166        ; 3        ; ir[9]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 165        ; 3        ; ir[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 163        ; 3        ; t[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ; 164        ; 3        ; dr[8]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 102        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 106        ; 4        ; decode[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 110        ; 4        ; ac[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 113        ; 4        ; dr[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 125        ; 4        ; register_led[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 129        ; 4        ; register_led[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 136        ; 4        ; cb[6]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 140        ; 4        ; cb[5]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 152        ; 4        ; ir[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 161        ; 3        ; t[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R16      ; 162        ; 3        ; cb[8]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R17      ; 159        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 160        ; 3        ; ir[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 101        ; 4        ; ir[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 105        ; 4        ; nRESET                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 109        ; 4        ; ir[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 114        ; 4        ; dr[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 124        ; 4        ; t[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 130        ; 4        ; cb[9]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 135        ; 4        ; e                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 139        ; 4        ; register_led[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 151        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 156        ; 4        ; fgi                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 157        ; 3        ; state_mode_led[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T17      ; 158        ; 3        ; state_mode_led[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U4       ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U5       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U6       ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 103        ; 4        ; ac[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ; 107        ; 4        ; dr[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U9       ; 111        ; 4        ; dr[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 122        ; 4        ; register_led[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 131        ; 4        ; i                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 134        ; 4        ; r                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 138        ; 4        ; register_led[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 148        ; 4        ; ien                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 154        ; 4        ; fgo                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 155        ; 4        ; state_mode_led[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 104        ; 4        ; decode[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 108        ; 4        ; dr[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 112        ; 4        ; dr[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 123        ; 4        ; register_led[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 132        ; 4        ; s                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 133        ; 4        ; register_led[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 137        ; 4        ; register_led[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V15      ; 153        ; 4        ; cb[12]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                  ; Library Name ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------+--------------+
; |DigiComV32_NewInst                          ; 768 (1)     ; 242          ; 65536       ; 16   ; 167  ; 0            ; 526 (1)      ; 17 (0)            ; 225 (0)          ; 129 (0)         ; 59 (0)     ; |DigiComV32_NewInst                                                                                  ; work         ;
;    |DigiComV32_NewInst_BSF:inst|             ; 683 (0)     ; 242          ; 0           ; 0    ; 0    ; 0            ; 441 (0)      ; 17 (0)            ; 225 (0)          ; 129 (0)         ; 58 (0)     ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst                                                      ; work         ;
;       |simplecom_ro1:DC_inst|                ; 683 (0)     ; 242          ; 0           ; 0    ; 0    ; 0            ; 441 (0)      ; 17 (0)            ; 225 (0)          ; 129 (0)         ; 58 (0)     ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst                                ; work         ;
;          |addlogic:inst13|                   ; 26 (26)     ; 2            ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 2 (2)            ; 17 (17)         ; 3 (3)      ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|addlogic:inst13                ;              ;
;          |decoder:inst11|                    ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|decoder:inst11                 ;              ;
;          |inpoutp:inst7|                     ; 89 (89)     ; 36           ; 0           ; 0    ; 0    ; 0            ; 53 (53)      ; 3 (3)             ; 33 (33)          ; 0 (0)           ; 8 (8)      ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7                  ;              ;
;          |reg:inst5|                         ; 335 (335)   ; 117          ; 0           ; 0    ; 0    ; 0            ; 218 (218)    ; 12 (12)           ; 105 (105)        ; 56 (56)         ; 46 (46)    ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5                      ;              ;
;          |regOut:inst10|                     ; 126 (126)   ; 4            ; 0           ; 0    ; 0    ; 0            ; 122 (122)    ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10                  ;              ;
;          |reset:inst|                        ; 27 (27)     ; 21           ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 21 (21)          ; 19 (19)         ; 0 (0)      ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reset:inst                     ;              ;
;          |scounter:inst3|                    ; 67 (67)     ; 50           ; 0           ; 0    ; 0    ; 0            ; 17 (17)      ; 2 (2)             ; 48 (48)          ; 37 (37)         ; 1 (1)      ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3                 ;              ;
;          |stepClkGen:inst8|                  ; 5 (5)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |DigiComV32_NewInst|DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|stepClkGen:inst8               ;              ;
;    |control:inst1|                           ; 64 (64)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |DigiComV32_NewInst|control:inst1                                                                    ; work         ;
;    |lpm_ram_io:inst2|                        ; 20 (20)     ; 0            ; 65536       ; 16   ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DigiComV32_NewInst|lpm_ram_io:inst2                                                                 ; work         ;
;       |altram:sram|                          ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DigiComV32_NewInst|lpm_ram_io:inst2|altram:sram                                                     ; work         ;
;          |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DigiComV32_NewInst|lpm_ram_io:inst2|altram:sram|altsyncram:ram_block                                ; work         ;
;             |altsyncram_2891:auto_generated| ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DigiComV32_NewInst|lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated ; work         ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; cb[15]              ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[14]              ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[13]              ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[12]              ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[11]              ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[10]              ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[9]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[8]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[7]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[6]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[5]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[4]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[3]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[2]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[1]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; cb[0]               ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; fgi                 ; Output   ; --            ; --            ; --                    ; --  ;
; i                   ; Output   ; --            ; --            ; --                    ; --  ;
; e                   ; Output   ; --            ; --            ; --                    ; --  ;
; fgo                 ; Output   ; --            ; --            ; --                    ; --  ;
; ac[15]              ; Output   ; --            ; --            ; --                    ; --  ;
; ac[14]              ; Output   ; --            ; --            ; --                    ; --  ;
; ac[13]              ; Output   ; --            ; --            ; --                    ; --  ;
; ac[12]              ; Output   ; --            ; --            ; --                    ; --  ;
; ac[11]              ; Output   ; --            ; --            ; --                    ; --  ;
; ac[10]              ; Output   ; --            ; --            ; --                    ; --  ;
; ac[9]               ; Output   ; --            ; --            ; --                    ; --  ;
; ac[8]               ; Output   ; --            ; --            ; --                    ; --  ;
; ac[7]               ; Output   ; --            ; --            ; --                    ; --  ;
; ac[6]               ; Output   ; --            ; --            ; --                    ; --  ;
; ac[5]               ; Output   ; --            ; --            ; --                    ; --  ;
; ac[4]               ; Output   ; --            ; --            ; --                    ; --  ;
; ac[3]               ; Output   ; --            ; --            ; --                    ; --  ;
; ac[2]               ; Output   ; --            ; --            ; --                    ; --  ;
; ac[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; ac[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; decode[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; decode[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; decode[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; decode[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; decode[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; decode[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; decode[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; decode[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; dr[15]              ; Output   ; --            ; --            ; --                    ; --  ;
; dr[14]              ; Output   ; --            ; --            ; --                    ; --  ;
; dr[13]              ; Output   ; --            ; --            ; --                    ; --  ;
; dr[12]              ; Output   ; --            ; --            ; --                    ; --  ;
; dr[11]              ; Output   ; --            ; --            ; --                    ; --  ;
; dr[10]              ; Output   ; --            ; --            ; --                    ; --  ;
; dr[9]               ; Output   ; --            ; --            ; --                    ; --  ;
; dr[8]               ; Output   ; --            ; --            ; --                    ; --  ;
; dr[7]               ; Output   ; --            ; --            ; --                    ; --  ;
; dr[6]               ; Output   ; --            ; --            ; --                    ; --  ;
; dr[5]               ; Output   ; --            ; --            ; --                    ; --  ;
; dr[4]               ; Output   ; --            ; --            ; --                    ; --  ;
; dr[3]               ; Output   ; --            ; --            ; --                    ; --  ;
; dr[2]               ; Output   ; --            ; --            ; --                    ; --  ;
; dr[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; dr[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[11]              ; Output   ; --            ; --            ; --                    ; --  ;
; ir[10]              ; Output   ; --            ; --            ; --                    ; --  ;
; ir[9]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[8]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[7]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[6]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[5]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[4]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[3]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[2]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; ir[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; t[6]                ; Output   ; --            ; --            ; --                    ; --  ;
; t[5]                ; Output   ; --            ; --            ; --                    ; --  ;
; t[4]                ; Output   ; --            ; --            ; --                    ; --  ;
; t[3]                ; Output   ; --            ; --            ; --                    ; --  ;
; t[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; t[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; t[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; ien                 ; Output   ; --            ; --            ; --                    ; --  ;
; r                   ; Output   ; --            ; --            ; --                    ; --  ;
; s                   ; Output   ; --            ; --            ; --                    ; --  ;
; clk2_out            ; Output   ; --            ; --            ; --                    ; --  ;
; nRESET              ; Output   ; --            ; --            ; --                    ; --  ;
; register_led[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; register_led[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; register_led[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; register_led[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; register_led[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; register_led[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; register_led[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; register_led[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; segOut1[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut1[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut1[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut1[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut1[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut1[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut1[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut1[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut2[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut2[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut2[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut2[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut2[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut2[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut2[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; segOut2[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[31]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[30]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[29]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[28]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[27]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[26]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[25]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[24]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[23]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[22]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[21]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[20]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[19]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; selected_reg[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; state_mode_led[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; state_mode_led[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; state_mode_led[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; runMode             ; Input    ; ON            ; ON            ; --                    ; --  ;
; instructionStepMode ; Input    ; ON            ; OFF           ; --                    ; --  ;
; clockStepMode       ; Input    ; OFF           ; ON            ; --                    ; --  ;
; clk                 ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset_in            ; Input    ; OFF           ; ON            ; --                    ; --  ;
; fgo_sw              ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[3]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[2]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[1]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[0]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[7]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[6]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[4]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[5]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[13]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[14]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[15]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[12]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[10]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[8]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[11]           ; Input    ; ON            ; ON            ; --                    ; --  ;
; keyIn[9]            ; Input    ; ON            ; ON            ; --                    ; --  ;
; registerSelect_sw   ; Input    ; ON            ; ON            ; --                    ; --  ;
; stepSwitch          ; Input    ; ON            ; ON            ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; cb[15]                                                                                                ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a15 ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux0~295_I                         ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[15]~I                           ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[15]~I                           ; 1                 ; ON      ;
; cb[14]                                                                                                ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a14 ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux1~229_I                         ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[14]~I                           ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[14]~I                           ; 1                 ; ON      ;
; cb[13]                                                                                                ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a13 ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux2~229_I                         ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[13]~I                           ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[13]~I                           ; 0                 ; ON      ;
; cb[12]                                                                                                ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a12 ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux3~407_I                         ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[12]~I                           ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[12]~I                           ; 1                 ; ON      ;
; cb[11]                                                                                                ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a11 ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux4~226_I                         ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[11]~I                           ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[11]~I                           ; 0                 ; ON      ;
; cb[10]                                                                                                ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a10 ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux5~226_I                         ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[10]~I                           ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[10]~I                           ; 0                 ; ON      ;
; cb[9]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a9  ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux6~226_I                         ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[9]~I                            ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[9]~I                            ; 1                 ; ON      ;
; cb[8]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a8  ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux7~226_I                         ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[8]~I                            ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[8]~I                            ; 0                 ; ON      ;
; cb[7]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a7  ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux8~226_I                         ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[7]~I                            ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[7]~I                            ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|output[7]~I                    ; 1                 ; ON      ;
; cb[6]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a6  ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux9~226_I                         ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[6]~I                            ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[6]~I                            ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|output[6]~I                    ; 1                 ; ON      ;
; cb[5]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a5  ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[5]~I                            ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux10~226_I                        ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[5]~I                            ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|output[5]~I                    ; 1                 ; ON      ;
; cb[4]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a4  ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux11~226_I                        ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[4]~I                            ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[4]~I                            ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|output[4]~I                    ; 0                 ; ON      ;
; cb[3]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a3  ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux12~226_I                        ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[3]~I                            ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[3]~I                            ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|output[3]~I                    ; 1                 ; ON      ;
; cb[2]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a2  ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux13~416_I                        ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[2]~I                            ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[2]~I                            ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|output[2]~I                    ; 0                 ; ON      ;
; cb[1]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a1  ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux14~226_I                        ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[1]~I                            ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[1]~I                            ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|output[1]~I                    ; 1                 ; ON      ;
; cb[0]                                                                                                 ;                   ;         ;
;      - lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ram_block1a0  ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux15~226_I                        ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ir[0]~I                            ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|tr[0]~I                            ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|output[0]~I                    ; 0                 ; ON      ;
; runMode                                                                                               ;                   ;         ;
;      - state_mode_led[2]                                                                              ; 0                 ; ON      ;
; instructionStepMode                                                                                   ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out~I                  ; 1                 ; OFF     ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[11]~3251_I                      ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[11]~3256_I                      ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[0]~3347_I                       ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|pc~949_I                           ; 0                 ; ON      ;
;      - control:inst1|sc_clr_out~110                                                                   ; 0                 ; ON      ;
;      - state_mode_led[1]                                                                              ; 0                 ; ON      ;
; clockStepMode                                                                                         ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk~I                         ; 0                 ; OFF     ;
;      - state_mode_led[0]                                                                              ; 1                 ; ON      ;
; clk                                                                                                   ;                   ;         ;
; reset_in                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reset:inst|reset_out~I                       ; 0                 ; OFF     ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|fgi~0_I                        ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[5]~1679_I             ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[7]~1681_I             ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[6]~1680_I             ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[4]~1678_I             ; 1                 ; ON      ;
; fgo_sw                                                                                                ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|fgo_set~I                      ; 0                 ; ON      ;
; keyIn[3]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[3]~I                ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~70_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal3~72_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal6~70_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~76_I                    ; 0                 ; ON      ;
; keyIn[2]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[2]~I                ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal10~74_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~69_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal2~68_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~57_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~79_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~78_I                    ; 0                 ; ON      ;
; keyIn[1]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[1]~I                ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal10~74_I                   ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal2~67_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~79_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~78_I                    ; 1                 ; ON      ;
; keyIn[0]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[0]~I                ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~77_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~69_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~57_I                    ; 0                 ; ON      ;
; keyIn[7]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[7]~I                ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~77_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~75_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal7~82_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~56_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~71_I                    ; 0                 ; ON      ;
; keyIn[6]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[6]~I                ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~70_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal3~72_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal6~70_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~76_I                    ; 1                 ; ON      ;
; keyIn[4]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[4]~I                ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal1~77_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~75_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal7~82_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~56_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~71_I                    ; 1                 ; ON      ;
; keyIn[5]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[5]~I                ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal4~70_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal3~72_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal6~70_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal5~76_I                    ; 0                 ; ON      ;
; keyIn[13]                                                                                             ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[13]~I               ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal11~79_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~76_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal14~77_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~83_I                   ; 0                 ; ON      ;
; keyIn[14]                                                                                             ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[14]~I               ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal11~79_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~76_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal14~77_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~83_I                   ; 0                 ; ON      ;
; keyIn[15]                                                                                             ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[15]~I               ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~82_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal15~89_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~55_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~78_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~80_I                    ; 0                 ; ON      ;
; keyIn[12]                                                                                             ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[12]~I               ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~82_I                   ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal15~89_I                   ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~55_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~78_I                   ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~80_I                    ; 1                 ; ON      ;
; keyIn[10]                                                                                             ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[10]~I               ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~77_I                   ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal2~67_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal10~75_I                   ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal8~73_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~58_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~81_I                    ; 1                 ; ON      ;
; keyIn[8]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[8]~I                ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal10~74_I                   ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal2~67_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal8~73_I                    ; 1                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~58_I                    ; 1                 ; ON      ;
; keyIn[11]                                                                                             ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[11]~I               ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal11~79_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~76_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal14~77_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal13~83_I                   ; 0                 ; ON      ;
; keyIn[9]                                                                                              ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[9]~I                ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal12~77_I                   ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal0~55_I                    ; 0                 ; ON      ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|Equal9~81_I                    ; 0                 ; ON      ;
; registerSelect_sw                                                                                     ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|select_node~I                  ; 1                 ; ON      ;
; stepSwitch                                                                                            ;                   ;         ;
;      - DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|stepClkGen:inst8|step_node~I                 ; 0                 ; ON      ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Name                                                                           ; Location      ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|fgi~0          ; LC_X11_Y8_N8  ; 1       ; Async. clear                            ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|key_clk        ; LC_X24_Y15_N1 ; 5       ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|process4~0     ; LC_X17_Y3_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[0]~3333         ; LC_X17_Y7_N8  ; 4       ; Sync. clear                             ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[11]~3271        ; LC_X17_Y8_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ar[11]~424         ; LC_X19_Y5_N8  ; 12      ; Clock enable                            ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|pc[1]~953          ; LC_X17_Y4_N5  ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|process3~1         ; LC_X17_Y8_N9  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|select_node    ; LC_X23_Y11_N2 ; 3       ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reset:inst|LessThan1~261     ; LC_X11_Y10_N6 ; 21      ; Clock enable                            ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reset:inst|reset_out         ; LC_X11_Y8_N5  ; 232     ; Async. clear, Async. load, Clock enable ; yes    ; Global Clock         ; GCLK3            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|LessThan0~449 ; LC_X17_Y9_N6  ; 33      ; Sync. clear                             ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk           ; LC_X21_Y8_N2  ; 7       ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk2          ; LC_X8_Y8_N2   ; 127     ; Clock, Clock enable                     ; yes    ; Global Clock         ; GCLK1            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk20000      ; LC_X17_Y12_N3 ; 20      ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|cnt[0]~0      ; LC_X18_Y11_N4 ; 5       ; Async. clear                            ; no     ; --                   ; --               ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out    ; LC_X21_Y6_N4  ; 5       ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay  ; LC_X18_Y11_N9 ; 5       ; Sync. load                              ; no     ; --                   ; --               ;
; clk                                                                            ; PIN_J3        ; 102     ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ;
; control:inst1|ac_ld~97                                                         ; LC_X17_Y8_N3  ; 21      ; Sync. load                              ; no     ; --                   ; --               ;
; control:inst1|c_inpr                                                           ; LC_X17_Y5_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; control:inst1|decode                                                           ; LC_X17_Y4_N1  ; 44      ; Clock enable                            ; no     ; --                   ; --               ;
; control:inst1|dr_ld~53                                                         ; LC_X24_Y3_N4  ; 16      ; Sync. load                              ; no     ; --                   ; --               ;
; control:inst1|ir_ld                                                            ; LC_X19_Y4_N4  ; 17      ; Clock enable                            ; no     ; --                   ; --               ;
; control:inst1|tr_ld                                                            ; LC_X19_Y5_N9  ; 17      ; Clock enable                            ; no     ; --                   ; --               ;
; lpm_ram_io:inst2|_~2                                                           ; LC_X14_Y5_N7  ; 16      ; Write enable                            ; no     ; --                   ; --               ;
; lpm_ram_io:inst2|datatri[15]~1079                                              ; LC_X23_Y5_N5  ; 16      ; Output enable                           ; no     ; --                   ; --               ;
+--------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                     ;
+-----------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                        ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|key_clk     ; LC_X24_Y15_N1 ; 5       ; Global Clock         ; GCLK7            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|select_node ; LC_X23_Y11_N2 ; 3       ; Global Clock         ; GCLK6            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reset:inst|reset_out      ; LC_X11_Y8_N5  ; 232     ; Global Clock         ; GCLK3            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk        ; LC_X21_Y8_N2  ; 7       ; Global Clock         ; GCLK4            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk2       ; LC_X8_Y8_N2   ; 127     ; Global Clock         ; GCLK1            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk20000   ; LC_X17_Y12_N3 ; 20      ; Global Clock         ; GCLK0            ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out ; LC_X21_Y6_N4  ; 5       ; Global Clock         ; GCLK5            ;
; clk                                                                         ; PIN_J3        ; 102     ; Global Clock         ; GCLK2            ;
+-----------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                          ;
+--------------------------------------------------------------------------------+---------+
; Name                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------+---------+
; control:inst1|x[4]                                                             ; 45      ;
; control:inst1|decode                                                           ; 44      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_select[1]  ; 42      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_select[0]  ; 41      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_select[2]  ; 40      ;
; control:inst1|x[7]~76                                                          ; 35      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|LessThan0~449 ; 33      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[11]~3261        ; 32      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux3~405           ; 26      ;
; control:inst1|x[6]                                                             ; 22      ;
; control:inst1|ac_ld~97                                                         ; 21      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[11]~3255        ; 21      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reset:inst|LessThan1~261     ; 21      ;
; control:inst1|x[3]~77                                                          ; 19      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[11]~3260        ; 19      ;
; control:inst1|x[1]                                                             ; 18      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|decoder:inst11|d[7]          ; 18      ;
; control:inst1|tr_ld                                                            ; 17      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|i                  ; 17      ;
; control:inst1|ir_ld                                                            ; 17      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux32~438          ; 17      ;
; lpm_ram_io:inst2|_~2                                                           ; 16      ;
; lpm_ram_io:inst2|datatri[15]~1079                                              ; 16      ;
; lpm_ram_io:inst2|datatri[15]~0                                                 ; 16      ;
; control:inst1|dr_ld~53                                                         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[11]        ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[10]        ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[9]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[8]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[7]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[6]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[5]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[4]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[3]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[2]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[1]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|address[0]         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux3~404           ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[11]~3271        ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ac[11]~3262        ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|process3~1         ; 16      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|Mux11~11      ; 16      ;
; control:inst1|pc_inr~437                                                       ; 14      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux3~406           ; 14      ;
; control:inst1|ar_inr                                                           ; 13      ;
; control:inst1|ar_ld~39                                                         ; 13      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux13~413          ; 13      ;
; control:inst1|c_shr                                                            ; 12      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|ar[11]~424         ; 12      ;
; DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|Mux13~415          ; 12      ;
+--------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                        ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF     ; Location                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; lpm_ram_io:inst2|altram:sram|altsyncram:ram_block|altsyncram_2891:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16   ; ex1.mif ; M4K_X15_Y7, M4K_X15_Y4, M4K_X15_Y3, M4K_X15_Y9, M4K_X15_Y1, M4K_X15_Y16, M4K_X15_Y12, M4K_X15_Y15, M4K_X15_Y13, M4K_X15_Y8, M4K_X15_Y2, M4K_X15_Y11, M4K_X15_Y6, M4K_X15_Y5, M4K_X15_Y10, M4K_X15_Y14 ;
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 1,357 / 11,760 ( 12 % ) ;
; Direct links               ; 107 / 17,078 ( < 1 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 72 / 204 ( 35 % )       ;
; LUT chains                 ; 99 / 3,600 ( 3 % )      ;
; Local interconnects        ; 1,723 / 17,078 ( 10 % ) ;
; M4K buffers                ; 16 / 612 ( 3 % )        ;
; R4s                        ; 1,484 / 10,320 ( 14 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.46) ; Number of LABs  (Total = 103) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 16                            ;
; 2                                          ; 4                             ;
; 3                                          ; 4                             ;
; 4                                          ; 0                             ;
; 5                                          ; 1                             ;
; 6                                          ; 2                             ;
; 7                                          ; 6                             ;
; 8                                          ; 8                             ;
; 9                                          ; 11                            ;
; 10                                         ; 51                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.99) ; Number of LABs  (Total = 103) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 65                            ;
; 1 Async. load                      ; 8                             ;
; 1 Clock                            ; 73                            ;
; 1 Clock enable                     ; 18                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 5                             ;
; 2 Clock enables                    ; 24                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.05) ; Number of LABs  (Total = 103) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 16                            ;
; 2                                           ; 4                             ;
; 3                                           ; 4                             ;
; 4                                           ; 0                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 4                             ;
; 8                                           ; 3                             ;
; 9                                           ; 8                             ;
; 10                                          ; 37                            ;
; 11                                          ; 14                            ;
; 12                                          ; 7                             ;
; 13                                          ; 2                             ;
; 14                                          ; 0                             ;
; 15                                          ; 0                             ;
; 16                                          ; 0                             ;
; 17                                          ; 0                             ;
; 18                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.39) ; Number of LABs  (Total = 103) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 17                            ;
; 2                                               ; 7                             ;
; 3                                               ; 9                             ;
; 4                                               ; 8                             ;
; 5                                               ; 12                            ;
; 6                                               ; 9                             ;
; 7                                               ; 14                            ;
; 8                                               ; 10                            ;
; 9                                               ; 5                             ;
; 10                                              ; 10                            ;
; 11                                              ; 1                             ;
; 12                                              ; 0                             ;
; 13                                              ; 0                             ;
; 14                                              ; 0                             ;
; 15                                              ; 0                             ;
; 16                                              ; 0                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.51) ; Number of LABs  (Total = 103) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 12                            ;
; 4                                            ; 11                            ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 4                             ;
; 15                                           ; 4                             ;
; 16                                           ; 1                             ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 4                             ;
; 20                                           ; 8                             ;
; 21                                           ; 9                             ;
; 22                                           ; 21                            ;
; 23                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                    ;
+--------------------------------------------------------------------------------+-------------------------+
; Name                                                                           ; Value                   ;
+--------------------------------------------------------------------------------+-------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                      ;
; Mid Wire Use - Fit Attempt 1                                                   ; 14                      ;
; Mid Slack - Fit Attempt 1                                                      ; -13066                  ;
; Internal Atom Count - Fit Attempt 1                                            ; 768                     ;
; LE/ALM Count - Fit Attempt 1                                                   ; 768                     ;
; LAB Count - Fit Attempt 1                                                      ; 103                     ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.398                   ;
; Inputs per LAB - Fit Attempt 1                                                 ; 12.214                  ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.631                   ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:95;1:8                ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:57;1:16;2:30          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:44;1:29;2:27;3:3      ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:44;1:29;2:27;3:3      ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:24;1:31;2:18;3:28;4:2 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:24;1:31;2:18;3:28;4:2 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:95;1:8                ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:90;1:13               ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:49;1:51;2:3           ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:18;1:9;2:57;3:18;4:1  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:22;1:46;2:35          ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:95;1:8                ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:22;1:76;2:5           ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:48;1:55               ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:19;1:84               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:87;1:16               ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:103                   ;
; LEs in Chains - Fit Attempt 1                                                  ; 129                     ;
; LEs in Long Chains - Fit Attempt 1                                             ; 124                     ;
; LABs with Chains - Fit Attempt 1                                               ; 17                      ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                       ;
; Time - Fit Attempt 1                                                           ; 0                       ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.062                   ;
+--------------------------------------------------------------------------------+-------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 7      ;
; Early Slack - Fit Attempt 1         ; -19626 ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 13     ;
; Mid Slack - Fit Attempt 1           ; -18819 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 14     ;
; Late Slack - Fit Attempt 1          ; -18819 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 1      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.219  ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -16879 ;
; Early Wire Use - Fit Attempt 1      ; 13     ;
; Peak Regional Wire - Fit Attempt 1  ; 29     ;
; Mid Slack - Fit Attempt 1           ; -18308 ;
; Late Slack - Fit Attempt 1          ; -18308 ;
; Late Wire Use - Fit Attempt 1       ; 14     ;
; Time - Fit Attempt 1                ; 2      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.719  ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 25 12:11:18 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DigiComV32_NewInst -c DigiComV32_NewInst
Info: Selected device EP1C4F324C8 for design "DigiComV32_NewInst"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock incremental compilation is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12F324C8 is compatible
    Info: Device EP1C20F324C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location J1
    Info: Pin ~ASDO~ is reserved at location K6
Warning: No exact pin location assignment(s) for 77 pins of 167 total pins
    Info: Pin cb[15] not assigned to an exact location on the device
    Info: Pin cb[14] not assigned to an exact location on the device
    Info: Pin cb[13] not assigned to an exact location on the device
    Info: Pin cb[12] not assigned to an exact location on the device
    Info: Pin cb[11] not assigned to an exact location on the device
    Info: Pin cb[10] not assigned to an exact location on the device
    Info: Pin cb[9] not assigned to an exact location on the device
    Info: Pin cb[8] not assigned to an exact location on the device
    Info: Pin cb[7] not assigned to an exact location on the device
    Info: Pin cb[6] not assigned to an exact location on the device
    Info: Pin cb[5] not assigned to an exact location on the device
    Info: Pin cb[4] not assigned to an exact location on the device
    Info: Pin cb[3] not assigned to an exact location on the device
    Info: Pin cb[2] not assigned to an exact location on the device
    Info: Pin cb[1] not assigned to an exact location on the device
    Info: Pin cb[0] not assigned to an exact location on the device
    Info: Pin ac[15] not assigned to an exact location on the device
    Info: Pin ac[14] not assigned to an exact location on the device
    Info: Pin ac[13] not assigned to an exact location on the device
    Info: Pin ac[12] not assigned to an exact location on the device
    Info: Pin ac[11] not assigned to an exact location on the device
    Info: Pin ac[10] not assigned to an exact location on the device
    Info: Pin ac[9] not assigned to an exact location on the device
    Info: Pin ac[8] not assigned to an exact location on the device
    Info: Pin ac[7] not assigned to an exact location on the device
    Info: Pin ac[6] not assigned to an exact location on the device
    Info: Pin ac[5] not assigned to an exact location on the device
    Info: Pin ac[4] not assigned to an exact location on the device
    Info: Pin ac[3] not assigned to an exact location on the device
    Info: Pin ac[2] not assigned to an exact location on the device
    Info: Pin ac[1] not assigned to an exact location on the device
    Info: Pin ac[0] not assigned to an exact location on the device
    Info: Pin decode[7] not assigned to an exact location on the device
    Info: Pin decode[6] not assigned to an exact location on the device
    Info: Pin decode[5] not assigned to an exact location on the device
    Info: Pin decode[4] not assigned to an exact location on the device
    Info: Pin decode[3] not assigned to an exact location on the device
    Info: Pin decode[2] not assigned to an exact location on the device
    Info: Pin decode[1] not assigned to an exact location on the device
    Info: Pin decode[0] not assigned to an exact location on the device
    Info: Pin dr[15] not assigned to an exact location on the device
    Info: Pin dr[14] not assigned to an exact location on the device
    Info: Pin dr[13] not assigned to an exact location on the device
    Info: Pin dr[12] not assigned to an exact location on the device
    Info: Pin dr[11] not assigned to an exact location on the device
    Info: Pin dr[10] not assigned to an exact location on the device
    Info: Pin dr[9] not assigned to an exact location on the device
    Info: Pin dr[8] not assigned to an exact location on the device
    Info: Pin dr[7] not assigned to an exact location on the device
    Info: Pin dr[6] not assigned to an exact location on the device
    Info: Pin dr[5] not assigned to an exact location on the device
    Info: Pin dr[4] not assigned to an exact location on the device
    Info: Pin dr[3] not assigned to an exact location on the device
    Info: Pin dr[2] not assigned to an exact location on the device
    Info: Pin dr[1] not assigned to an exact location on the device
    Info: Pin dr[0] not assigned to an exact location on the device
    Info: Pin ir[11] not assigned to an exact location on the device
    Info: Pin ir[10] not assigned to an exact location on the device
    Info: Pin ir[9] not assigned to an exact location on the device
    Info: Pin ir[8] not assigned to an exact location on the device
    Info: Pin ir[7] not assigned to an exact location on the device
    Info: Pin ir[6] not assigned to an exact location on the device
    Info: Pin ir[5] not assigned to an exact location on the device
    Info: Pin ir[4] not assigned to an exact location on the device
    Info: Pin ir[3] not assigned to an exact location on the device
    Info: Pin ir[2] not assigned to an exact location on the device
    Info: Pin ir[1] not assigned to an exact location on the device
    Info: Pin ir[0] not assigned to an exact location on the device
    Info: Pin t[6] not assigned to an exact location on the device
    Info: Pin t[5] not assigned to an exact location on the device
    Info: Pin t[4] not assigned to an exact location on the device
    Info: Pin t[3] not assigned to an exact location on the device
    Info: Pin t[2] not assigned to an exact location on the device
    Info: Pin t[1] not assigned to an exact location on the device
    Info: Pin t[0] not assigned to an exact location on the device
    Info: Pin clk2_out not assigned to an exact location on the device
    Info: Pin nRESET not assigned to an exact location on the device
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted some destinations of signal "clk" to use Global clock in PIN J3
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|stepClkGen:inst8|stepClkOut~I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk~I" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk2" to use Global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk2~I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6]~I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4]~I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[1]~I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out~I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3]~I" may be non-global or may not use global clock
    Info: Destination "lpm_ram_io:inst2|_~100" may be non-global or may not use global clock
    Info: Destination "clk2_out" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk20000" to use Global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk20000~I" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reset:inst|reset_out" to use Global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|reg:inst5|i~I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[13]~1613_I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[14]~1617_I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[12]~1609_I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[15]~1621_I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[10]~1634_I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[9]~1630_I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[11]~1638_I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[8]~1626_I" may be non-global or may not use global clock
    Info: Destination "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|reg_node[3]~1676_I" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted signal "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|clk" to use Global clock
Info: Automatically promoted signal "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|inpoutp:inst7|key_clk" to use Global clock
Info: Automatically promoted signal "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out" to use Global clock
Info: Automatically promoted signal "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|regOut:inst10|select_node" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 77 (unused VREF, 3.3V VCCIO, 0 input, 61 output, 16 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  60 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 48 total pin(s) used --  13 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 25 total pin(s) used --  39 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  45 pins available
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 4.841 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X18_Y4; Fanout = 15; REG Node = 'DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|cnt[3]'
    Info: 2: + IC(1.339 ns) + CELL(0.114 ns) = 1.453 ns; Loc. = LAB_X18_Y7; Fanout = 9; COMB Node = 'DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|Mux9~11'
    Info: 3: + IC(0.774 ns) + CELL(0.590 ns) = 2.817 ns; Loc. = LAB_X18_Y5; Fanout = 1; COMB Node = 'control:inst1|sc_clr_out~108'
    Info: 4: + IC(0.064 ns) + CELL(0.590 ns) = 3.471 ns; Loc. = LAB_X18_Y5; Fanout = 1; COMB Node = 'control:inst1|sc_clr_out~109'
    Info: 5: + IC(0.212 ns) + CELL(0.442 ns) = 4.125 ns; Loc. = LAB_X18_Y5; Fanout = 2; COMB Node = 'control:inst1|sc_clr_out~110'
    Info: 6: + IC(0.601 ns) + CELL(0.115 ns) = 4.841 ns; Loc. = LAB_X18_Y5; Fanout = 1; REG Node = 'DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|delay_sc_clr'
    Info: Total cell delay = 1.851 ns ( 38.24 % )
    Info: Total interconnect delay = 2.990 ns ( 61.76 % )
Info: Fitter routing operations beginning
Warning: 3 (of 3075) connections in the design require a large routing delay to achieve hold requirements. Please check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
    Info: Found 2 Registers with very high hold time requirements
        Info: Node "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay"
        Info: Node "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4]" (dual-output)
            Info: Registered output is "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4]"
            Info: Combinational output is "DigiComV32_NewInst_BSF:inst|simplecom_ro1:DC_inst|scounter:inst3|Mux11~11"
Info: Average interconnect usage is 11% of the available device resources
    Info: Peak interconnect usage is 29% of the available device resources in the region that extends from location X10_Y0 to location X19_Y8
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 6 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin segOut1[0] has GND driving its datain port
    Info: Pin segOut2[0] has GND driving its datain port
    Info: Pin selected_reg[24] has GND driving its datain port
    Info: Pin selected_reg[16] has GND driving its datain port
    Info: Pin selected_reg[8] has GND driving its datain port
    Info: Pin selected_reg[0] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: lpm_ram_io:inst2|datatri[15]~1079
        Info: Type bidirectional pin cb[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin cb[1] uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Sat Oct 25 12:11:33 2008
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:13


