## Выполнение тестового задания RTL, FPGA, SoCIntegration от Yadro
Само задание: https://drive.yadro.com/s/qYrrwGoeA8aMpF6
![image](https://github.com/user-attachments/assets/74266a5a-e216-4861-9407-5a0ca43643f9)

В ходе выполнения задания были сделаны цифровая схема в draw.io, дизайн и тестбенч на System Verilog, проверка на Python
Максимальная тактовая частота, на которой схема будет работать равна 194 МГц. Это значение было рассчитано вручную - сперва я создал файл ограничений и добавил в него период синхроимпульса 1 нс(1 ГГц), но на такой частоте slack был -4,154, а так как частота обратно пропорциональна времени, то &1/(1нс-(-4,154нс))=194 МГц&. После этого slack стал положительным.
Схема RTL анализа
![image](https://github.com/user-attachments/assets/67642475-4512-460d-bbba-0fef027b37db)
