 # 计算机组成原理

# 一.计算机的系统概论

## 1. 计算机系统简介

### 1.1 计算机的软硬件概念

1. 计算机系统
   - 硬件：计算机的实体，如主机、外设等
   - 软件：由具有各类特殊功能的信息（程序）组成
     - 系统软件：用来管理整个计算机系统
       - 语言处理程序
       - 操作系统
       - 服务性程序
       - 数据库管理系统
       - 网络软件
     - 应用软件：按任务需要编制成的各种程序

### 1.2  计算机系统的层次结构

#### 1.2.1 系统复杂性管理的方法

- 抽象：对于一个过程或者是一个制品的某些细节有目的的隐藏，以便把其他方面、细节或者结构表达的更加清楚
- 3‘Y
  - 层次化（Hierachy）：将被设计的系统划分为多个模块或者子模块
  - 模块化（Modularity）：有明确定义（well-defined）的功能和接口
  - 规则性（regularity）：模块更容易被重用

#### 1.2.2 分层

- 微程序机器M0<微指令系统>：由硬件直接执行微指令
- 实际机器M1<机器语言>：用微指令解释机器指令
- 虚拟机器M2<操作系统>：用机器语言解释操作系统
- 虚拟机器M3<汇编语言>：用汇编程序翻译成机器语言程序
- 虚拟机器M4<高级语言>：用编译程序翻译成汇编语言程序

### 1.3 计算机体系结构和计算机组成

- 计算机体系结构：程序员所见到的计算机系统的属性概念性的结构与功能特性（指令系统、数据类型、寻址技术、I/O机理）
- 计算机组成：实现计算机体系结构所体现的属性（具体指令的实现）

## 2. 计算机的基本组成

### 2.1 冯诺依曼计算机的特点

1. 计算机由五大部件组成
2. 指令和数据以同等地位存于存储器，可按地址寻访
3. 指令和数据用二进制表示
4. 指令由操作码和地址码组成
5. 存储程序
6. 以运算器为中心

### 2.2 计算机运算框图

1. 以存储器为中心的计算机硬件框图
2. 现代计算机硬件框图

### 2.3 计算机的工作步骤

1. 上机前的准备
   - 建立数学模型
   - 确认计算方法
   - 编制解题程序
     - 程序：运算的全部步骤
     - 指令：每一个步骤
2. 计算机的解题过程
   - 存储器的基本组成
     - 存储单元：存放一串二进制代码
     - 存储字：存储单元中二进制代码的组合
     - 存储字长：存储单元中二进制代码的位数，每个存储单元赋予一个地址
     - 按地址寻访
     - MAR：存储器地址寄存器，反映存储单元的个数
     - MDR：存储器数据寄存器，反映存储字长
   - 运算器的基本组成及操作过程
   
  - ACC、MQ【乘商寄存器】、ALU、X
   
  - 加法操作过程
   
    - 指令 加 M
    
    - 初态 ACC 被加数
       - [M] → X
       - [ACC] + [X] → ACC
   
  - 减法操作过程
       - 指令 减 M
       - 初态 ACC 被减数
       - [M] → X
       - [ACC] - [X] → ACC
     - 乘法操作过程
       - 指令 乘 M
       - 初态 ACC 被乘数
       - [M] → MQ
       - [ACC] → X
       - 0 → ACC 
       - '[X] * [MQ] → ACC//MQ' 
     - 除法操作过程
       - 指令 除 M
       - 初态 ACC 被除数
       - [M] → X
       - [ACC] / [X] → MQ
       - 余数在 ACC 中
   - 控制器的基本组成

     - 完成一条指令：取指令 PC → 分析指令 IR → 执行指令 CU
  - PC 存放当前欲执行指令的地址，具有计数功能（PC）+ 1 → PC
     - IR 存放当前欲执行的指令
   - 主机完成一条指令的过程
     - 以取数指令为例
       - PC → MAR → 存储体 → MDR → IR [→ CU] → MAR → 存储体 → MDR → ACC
     - 以存数指令为例
       - PC → MAR → 存储体 → MDR → IR [→ CU] → MAR → 存储体 → ACC → MDR → 存储体
   - ax² + bx + c 程序的运行过程
     - 将程序通过输入设备送至计算机
     - 程序首地址 → PC
     - 启动程序运行
     - 取指令 PC → MAR → M → MDR → IR，(PC) + 1 → PC
     - 分析指令 OP(IR) → CU
     - 执行命令 Ad(IR) → MAR → M → MDR → ACC
     - ...
     - 打印结果
     - 停机
3. 计算机硬件的主要技术指标
   1. 机器字长：CPU一次能处理数据的位数，与CPU中的寄存器位数有关
   2. 运算速度
      - 主频
      - 核数，每个核支持的线程数
      - 吉普森法
      - CPI 执行一条指令所需时钟周期数，IPC 每个时钟周期执行的指令数
      - MIPS 每秒执行百万条指令
      - FLOPS 每秒浮点运算次数
   3. 存储容量：存放二进制信息的总位数
      - 主存容量：
        - 存储单元个数 * 存储字长
          - 如 MAR MDR 容量
          - 10 8  1K * 8 位
          - 16 32  64K * 32 位
        - 字节数
          - 如 2^13 b = 1KB
          - 2^21 b = 256 KB
      - 辅存容量：字节数 80GB

# 二.计算机的发展及应用

## 1. 计算机的发展史

### 1.1 计算机的产生和发展

- 1946年 美国ENIAC

- 现代计算机产生的驱动力

  - 需求
  - 技术发展：电子技术的发展、计算机体系结构技术的发展

- 硬件技术对计算机更新换代的影响

  |      | 时间      | 硬件技术         | 速度（次/秒） |
  | ---- | --------- | ---------------- | ------------- |
  | 一   | 1946~1957 | 电子管           | 40000         |
  | 二   | 1958~1964 | 晶体管           | 200000        |
  | 三   | 1965~1971 | 中小规模集成电路 | 1000000       |
  | 四   | 1972~1977 | 大规模集成电路   | 10000000      |
  | 五   | 1978~现在 | 超大规模集成电路 | 100000000     |

### 1.2 微型计算机的出现和发展

- 微处理器芯片 1971年
- 存储器芯片 1970年

### 1.3 软件技术的兴起和发展

1. 各种语言
   - 机器语言 面向机器
   - 汇编语言 面向机器
   - 高级语言 面向问题
     - FORTRAN 科学计算和工程计算
     - PASCAL 结构化程序设计
     - C++ 面对对象
     - Java 适应网络环境
2. 系统软件
   - 语言处理程序：汇编程序 编译程序 解释程序
   - 操作系统 DOS、UNIX、Windows、Linux、Kylin Linux
   - 服务型程序 装配、调试、诊断、排错
   - 数据库管理系统 数据库和数据库管理软件
   - 网络软件
3. 软件开发的特点
   - 开发周期长
   - 制作成本昂贵
   - 检测软件产品指令的特殊性
   - 软件是程序以及开发、使用和维护程序所需要的所有文档

## 2. 计算机的应用

### 2.1 科学计算和数据处理

### 2.2 工业控制和实时控制

### 2.3 网络技术

1. 电子商务
2. 网络教育
3. 敏捷制造

### 2.4 虚拟现实

### 2.5 办公自动化和管理信息系统

### 2.6 CAD/CAM/CIMS

### 2.7 多媒体技术

### 2.8 人工智能

## 3. 计算机的展望

### 3.1 计算机具有类似人脑的一些超级智能功能

- 要求计算机的速度足够快

### 3.2 芯片集成度的提高受以下三方面的限制

- 芯片集成度受物理极限的制约
- 按几何级数递增的制作成本
- 芯片的功耗、散热、线延迟

### 3.3 替代传统硅芯片

1. 光计算机：利用光子取代电子进行运算和存储
2. DNA生物计算机：通过控制DNA分子的生化反应
3. 量子计算机：利用原子所具有的量子特征

# 三.系统总线

## 1. 总线的基本概念

### 1.1 为什么要用总线

### 1.2 什么是总线

- 总线是连接各个部件的信息传输线，是各个部件共享的传输介质

### 1.3 总线上信息的传送

- 串行
- 并行

### 1.4 总线结构的计算机举例

1. 单总线结构框图
2. 面向CPU的双总线结构框图
3. 以存储器为中心的双总线结构框图

## 2. 总线的分类

### 2.1 片内总线 芯片内部的总线

### 2.2 系统总线 计算机各部件之间的信息传输线

- 数据总线：双向，与机器字长、存储字长有关
- 地址总线：单向 与存储地址、I/O地址有关
- 控制总线：有出（存储器读、存储器写、总线允许、中断确认） 有入（中断请求、总线请求）

### 2.3 通信总线

- 用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信
- 传输方式：
  - 串行通信总线
  - 并行通信总线

## 3.总线特性及性能指标

### 3.1 总线物理实现

### 3.2 总线特性

1. 机械特性：尺寸、形状、管脚数及排列顺序
2. 电器特性：传输方向和有效的电平范围
3. 功能特性：每根传输线的功能
   - 地址
   - 数据
   - 控制
4. 时间特性：信号和时序关系

### 3.3 总线的性能指标

1. 总线宽度：数据线的根数
2. 标准传输率：每秒传输的最大字节数（MBps）
3. 时钟同步/异步：同步、不同步
4. 总线复用：地址线与数据线复用
5. 信号线数：地址线、数据线和控制线的总和
6. 总线控制方式：突发、自动、仲裁、逻辑、计数
7. 其他指标：负载能力

### 3.4 总线标准

## 4. 总线结构

### 4.1 单总线结构

### 4.2 多总线结构

1. 双总线结构
   - 主存总线（CPU、主存）
   - I/O总线（I/O接口 设备）
   - 通道进行连接（具有特殊功能的处理器，由通道对I/O统一管理）
2. 三总线结构
   - I/O总线（CPU、I/O设备）
   - 主存总线（CPU、主存）
   - DMA总线（主存、高速I/O设备）
3. 三总线结构的又一形式
   - 局部总线（CPU、Cache、局部I/O控制器）
   - 系统总线（主存、Cache、扩展总线接口）
   - 扩展总线（局域网、SCSI、扩展总线接口、Modem、串行接口）
4. 四总线结构
   - 系统总线
   - 局部总线
   - 高速总线
   - 扩展总线

### 4.3 总线结构举例

1. 传统微型机总线结构
2. VL-BUS局部总线结构
3. PCI总线结构
4. 多层PCI总线结构

## 5. 总线控制

### 5.1 总线判优控制

1. 基本概念
   - 主设备（模块）对总线有控制权
   - 从设备（模块）响应从主设备发来的总线命令
   - 总线判优控制
     - 集中式
       - 链式查询
       - 计时器定时查询
       - 独立请求方式
     - 分布式
2. 链式查询方式
3. 计数器定时查询方式
4. 独立请求方式

### 5.2 总线通信控制

1. 目的：解决通信双方协调配合问题

2. 总线传输周期

   - 申请分配阶段：主模块申请，总线仲裁决定
   - 寻址阶段：主模块向从模块给出地址和命令
   - 传数阶段：主模块和从模块交换数据
   - 结束阶段：主模块撤消有关信息

3. 总线通信的四种方式

   - 同步通信：由统一时标控制数据传送

     - 同步式数据输入
     - 同步式数据输出

   - 异步通信：采用应答方式，没有公共时钟标准

     - 不互锁
     - 半互锁
     - 全互锁

   - 半同步通信：同步、异步结合

     - 同步：发送方用系统时钟前沿发信号，接收方用系统时钟后沿判断、识别
     - 异步：允许不同速度的模块和谐工作，增加一条“等待”响应信号

     > 上述三种通信的共同点
     >
     > 一个总线传输周期（以输入数据为例）
     >
     > - 主模块发地址、命令  占用总线
     > - 从模块准备数据  不占用总线，总线空闲
     > - 从模块向主模块发数据  占用总线

   - 分离式通信：充分挖掘系统总线每个瞬间的潜力

     1. 一个总线传输周期
     2. 子周期1：主模块申请占用总线，使用完后即放弃总线的使用权
     3. 子周期2：从模块申请占用总线，将各种信号送至总线上

     > 分离式通信特点
     >
     > 1. 各模块有权申请占用总线
     > 2. 采用同步方式通信，不等对方应答
     > 3. 各模块准备数据时，不占用总线
     > 4. 总线被占用时，无空闲

# 四.存储器

## 1. 概述

### 1.1 存储器分类

1. 按存储介质分类
   - 半导体存储器  TTL、MOS  易失
   - 磁表面存储器  磁头、磁载体  非易失
   - 磁芯存储器  硬磁材料、环状元件  非易失
   - 光盘存储器  激光、磁光材料  非易失
2. 按存取方式分类
   - 存取时间与物理地址无关（随机访问）
     - 随机存储器  在程序的执行过程中可读可写
     - 只读存储器  在程序的执行过程中只读
   - 存取时间与物理地址有关（串行访问）
     - 顺序存取存储器  磁带
     - 直接存取存储器  磁盘
3. 按在计算机中的作用分类
   - 主存储器
     - RAM
       - 静态RAM
       - 动态RAM
     - ROM
       - MROM
       - PROM
       - EPROM
       - EEPROM
   - Flash Memory
   - 高速缓冲存储器（Cache）
   - 辅助存储器  磁盘、磁带、光盘

### 1.2 存储器的层次结构

#### 1.2.1 存储器三个主要特性的关系

- 速度
- 容量
- 价格

#### 1.2.2 缓存—主存层次和主存—辅存层次

## 2. 主存储器

### 2.1 概述

1. 主存的基本组成
2. 主存和CPU的联系
3. 主存中存储单元地址的分配
   - 12345678H这个数据如何在主存储器中进行存储
     - 高位字节地址为字地址  大端大尾方式
     - 低位字节地址为字地址  小端小尾方式
4. 主存的技术指标
   - 存储容量：主存存放二进制代码的总位数
   - 存储速度：
     - 存取时间：存储器的访问时间
       - 读出时间 写入时间
     - 存取周期：连续两次独立的存储器操作
       - （读或写）所需的最小间隔时间
         - 读周期 写周期
     - 存储器的带宽 位/秒

### 2.2 半导体存储芯片简介

1. 半导体存储芯片的基本结构
   - 片选线 CS CE
   - 读写控制线 
     - WE（低电平写，高电平读）
     - OE（允许读） WE（允许写）
2. 半导体存储芯片的译码驱动方式
   - 线选法
   - 重合法

### 2.3 随机存取存储器（RAM）

1. 静态RAM（SRAM）

2. 静态RAM芯片举例
   
   - Intel 2114 外特性
   
3. 动态RAM（DRAM）
   - 三管动态RAM Intel 1103
   - 单管动态RAM 4116
   
4. 动态RAM刷新

   - 刷新与行地址有关
     - 集中刷新（存储周期为0.5μs）
       - 死区 0.5μs*128=64μs
       - 死时间率 128/4000 = 3.2%
     - 分散刷新（存取周期1μs）
     - 分散刷新与集中刷新相结合（异步刷新）
       - 每行每隔2ms刷新一次，死区为0.5μs
       - 将刷新安排在指令译码阶段，不会出现死区

5. 动态RAM和静态RAM的比较

   |          | DRAM（主存） | SRAM（缓存） |
   | -------- | ------------ | ------------ |
   | 存储原理 | 电容         | 触发器       |
   | 集成度   | 高           | 低           |
   | 芯片引脚 | 少           | 多           |
   | 功耗     | 小           | 大           |
   | 价格     | 低           | 高           |
   | 速度     | 慢           | 快           |
   | 刷新     | 有           | 无           |

### 2.4 只读存储器（ROM）

- 发展历程

  - 早期的只读存储器——在厂家就写好了内容
  - 改进1——用户可以自己写——一次性
  - 改进2——可以多次写——要能对信息进行擦除
  - 改进3——电可擦写——特定设备
  - 改进4——电可擦写——直接连接到计算机上

- 分类

  1. 掩模ROM（MROM）

     - 行列选择线交叉处有MOS管为“1”
     - 行列选择线交叉处无MOS管为“0”

  2. PROM（一次性编程）

     - 熔丝断 为“0”
     - 熔丝未断 为”1“

  3. EPROM（多次性编程）

     - N型沟道浮动栅MOS电路
     - D端加正电压 形成浮动栅 S与D不导通为”0“
     - D端不加正电压 不形成浮动栅 S与D导通为”1“
     - 紫外线擦洗浮动栅

  4. EEPROM（多次性编程）

     - 电可擦写
     - 局部擦写
     - 全部擦写

  5. Flash Memory（闪速型存储器）

     - EPROM 价格便宜，集成度高

     - EEPROM 电可擦洗重写

     - 比EEPROM快 具备RAM功能

### 2.5 存储器与CPU的连接

#### 2.5.1 存储器容量的扩展

1. 位扩展（增加存储字长）
   - 用 1KX4位 存储芯片组成 1KX8位 的存储器
2. 字扩展（增加存储字的数量）
   - 用 1KX8位 存储芯片组成 2KX8位 的存储器
3. 字、位扩展
   - 用 1KX4位 存储芯片组成 4KX8位 的存储器

#### 2.5.2 存储器和CPU的连接

1. 地址线的连接
   - 地位作为地址，高位芯片选择信号
2. 数据线的连接
3. 读/写命令线的连接
4. 片选线的连接
5. 合理选择存储芯片
6. 其他 时序、负载

### 2.6 存储器的校验

1. 编码的最小距离

   - 任意两组合法代码之间二进制位数的最少差异，编码的纠错、检错能力与编码的最小距离有关
     - L-1=D+C(D≥C)
     - L——编码的最小距离
     - D——检测错误的位数
     - C——纠正错误的位数
   - 汉明码是具有以为纠错能力的编码

2. 汉明码的组成

   - 汉明码采用奇偶校验

   - 汉明码采用分组校验

   - 汉明码的分组是一种非划分方式

   - 组成汉明码的三要素

     - 汉明码的组成需增添几位检测位
       - 2^k ≥ n + k + 1

     - 检测位的位置
       - 2^i(i=0,1,2,3,……)
     - 检测位的取值
       - 检测位的取值与该位所在的检测“小组”承担的奇偶校验任务有关

3. 汉明码的纠错过程

### 2.7 提高访存速度的措施

- 采用高速器件
- 采用层次结构Cache—主存
- 调整主存结构
  - 单体多字结构
  - 多体并行系统
    1. 高位交叉  顺序编址
    2. 低位交叉 各个体轮流编址
       - 在不改变存取周期的前提下，增加存储器的带宽
       - 设四体低位交叉存储器，存储周期为T，总线传输周期为t，为实现流水线方式存取，应满足T=4t
       - 连续读取4个字所需的时间为T+(4-1)t
    3. 高性能存储芯片
       - SDRAM（同步DRAM）
         - 在系统时钟的控制下进行读出和写入 CPU无需等待
       - RDRAM
         - 由Rambus开发，主要解决存储器带宽的问题
       - 带Cache的DRAM
         - 在DRAM的芯片内集成了一个由SRAM组成的Cache，有利于猝发式读取

## 3. 高速缓冲存储器

### 3.1 概述

1. 问题的提出
   - 避免CPU“空等”现象
   - CPU和主存（DRAM）的速度差异
   - 程序访问的局部性原理
2. Cache 的工作原理
   - 主存和缓存的的编址
     - 主存和缓存按块存储 块的大小相同
   - 命中与未命中
     - 缓存有C块，主存共有M块 M>>C
     - 命中  主存块调入缓存
       - 主存块与缓存块建立了对应关系
       - 用标记记录与某缓存块建立了对应关系的主存块号
     - 未命中  主存块未调入缓存
       - 主存块与缓存块未建立对应关系
   - Cache的命中率
     - CPU欲访问的信息在Cache中的比率
     - 命中率与Cache的容量与块长有关
     - 一般每块可取4~8个字
     - 块长取一个存储周期内主存调出的信息长度
   - Cache-主存系统的效率
     - 效率e与命中率有关
     - e = 访问Cache的时间/平均访问时间
3. Cache的基本结构
   - 主存Cache地址映射变换机构
   - Cache存储体
   - Cache替换机构
4. Cache的读写操作
   - 读
   - 写 Cache和主存的一致性
     - 写直达法（write-through）
       - 写操作时数据即写入Cache又写入主存
       - 写操作时间就是访问主存的时间，Cache块退出时，不需要对主存执行写操作，更新策略比较容易实现
     - 写回法（write-back）
       - 写操作只把数据写入Cache而不写入主存，当Cache数据被替换出去时才能写回主存
5. Cache的改进
   - 增加Cache的级数
     - 片载（片内）Cache
     - 片外Cache
   - 统一缓存和分立缓存
     - 指令Cache  数据Cache
     - 与指令执行的控制方式有关（是否流水）

### 3.2 Cache-主存的地址映射

1. 直接映射：某一主存块只能固定映射到某一缓存块
   - 每个缓存块i可以和若干个主存块对应
   - 每个主存块j只能和一个缓存块对应
2. 全相联映射：某一主存块能映射到任一缓存块
3. 组相联映射：某一主存块只能映射到某一缓存组中的任一缓存块
   - 某一主存块j按模Q映射到缓存的第i组中的任一块

### 3.3 替换算法

1. 先进先出（FIFO）算法
2. 近期最少使用（LRU）算法

## 4. 辅助存储器

### 4.1 概述

1. 特点 不直接与CPU交换信息
2. 磁表面存储器的技术指标
   - 记录密度  道密度Dt 位密度Db
   - 存储容量  C=n*k*s
   - 平均寻址时间  寻道时间+等待时间
     - 辅存的速度=寻址时间+磁头读写时间
   - 数据传输率  Dr=Db*V
   - 误码率  出错信息位数与读出信息的总位数比值

### 4.2 磁记录原理和记录方式

### 4.3 硬磁盘存储器

1. 硬磁盘存储器的类型
   - 固定磁头和移动磁头
   - 可换盘和固定盘
2. 硬磁盘存储器结构
   - 主机 - 磁盘控制器 - 磁盘驱动器 - 盘片
   - 磁盘驱动器
   - 磁盘控制器
     - 接收主机发来的命令，转换成磁盘驱动器的控制命令
     - 实现主机和驱动器之间的数据格式转换
     - 控制磁盘驱动器读写
     - 磁盘控制器是主机与磁盘驱动器之间的接口 
       - 对主机 通过总线
       - 对硬盘 直接控制
   - 盘片
     - 由硬质铝合金材料制成

### 4.4 软磁盘存储器

1. 概述

   |      | 硬盘                     | 软盘           |
   | ---- | ------------------------ | -------------- |
   | 速度 | 高                       | 低             |
   | 磁头 | 固定、活动、浮动         | 活动、接触盘面 |
   | 盘片 | 固定盘、盘组大部分不可换 | 可换盘片       |
   | 价格 | 高                       | 低             |
   | 环境 | 苛刻                     |                |

2. 软盘片

### 4.5 光盘存储器

1. 概述
   - 采用光存储技术  利用激光写入和读出
   - 第一代光存储技术  采用非磁质介质，不可擦写
   - 第二代光存储技术  采用磁质介质，可擦写
2. 光盘的存储原理
   - 只读型和只写一次型  热作用（物理或化学）
   - 可擦写光盘  热磁效应

# 五.输入输出系统

## 5.1 概述

### 5.1.1 输入输出系统的发展概况

1. 早期
   - 分散连接
   - CPU和I/O设备 串行工作 程序查询方式
2. 接口模块和DMA阶段
   - 总线连接
   - CPU和I/O设备并行工作
     - 中断方式
     - DMA方式
3. 具有通道结构的阶段
4. 具有I/O处理机的阶段

### 5.1.2 输入输出系统的组成

1. I/O 软件
   - I/O指令 CPU指令的一部分
     - 操作码 命令码 设备码
   - 通道指令 通道自身的指令
     - 指出数组的首地址、传送字数、操作命令
     - 如IBM/370通道指令为64位
2. I/O硬件
   - 设备 I/O接口
   - 设备 设备控制器 通道

### 5.1.3 I/O设备与主机的联系方式

1. I/O设备编址方式
   - 统一编址 用取数、存数指令
   - 不统一编址 有专门的I/O指令
2. 设备选址
   - 用设备选择电路识别是否被选中
3. 传送方式
   - 串行
   - 并行
4. 联络方式
   - 立即响应
   - 异步工作采用应答信号
   - 同步工作采用同步时标
5. I/O设备与主机的连接方式
   - 辐射式连接
     - 每台设备都配有一套控制线路和一组信号线
     - 不便于增删设备
   - 总线连接
     - 便于增删设备

### 5.1.4 I/O设备与主机信息传送的控制方式

1. 程序查询方式
   - CPU和I/O串行工作，踏步等待
2. 程序中断方式
   - I/O工作
     - 自身准备  CPU不查询
     - 与主机交换信息  CPU暂停现行程序
     - 没有踏步等待现象，中断现行程序
     - CPU和I/O部分的并行工作
3. DMA方式
   - 主存和I/O之间有一条直接数据通道
   - 不中断现行程序
   - 周期挪用（周期窃取）
   - CPU和I/O并行工作

## 5.2 外部设备

### 5.2.1 概述

- 外部设备大致分三类
  - 人机交互设备 键盘、鼠标、打印机、显示器
  - 计算机信息存储设备 磁盘、光盘、磁带
  - 机-机通讯设备 调制解调器等

### 5.2.2 输入设备

1. 键盘
   - 按键 判断哪个键按下，将此键翻译为ASCII码（编码键盘法）
2. 鼠标
   - 机械式 金属球，电位器
   - 光电式 光电转换器
3. 触摸屏

### 5.2.3 输出设备

1. 显示器
   - 字符显示 字符发生器
   - 图形显示 主管图像
   - 图像显示 客观图像
2. 打印机
   - 击打式 点阵式（逐字、逐行）
   - 非击打式 激光（逐页）喷墨

### 5.2.4 其他

1. A/D、D/A 模拟/数字（数字/模拟）转换器
2. 终端 由键盘和显示器组成
   - 完成显示控制与存储、键盘管理机通讯控制
3. 汉字处理  汉字输入、汉字存储、汉字输出

### 5.2.5 多媒体技术

## 5.3 I/O接口

### 5.3.1 概述

1. 实现设备的选择
2. 实现数据缓冲达到速度匹配
3. 实现数据串-并格式转换
4. 实现电平转换
5. 传送控制命令
6. 反映设备的状态（“忙”、“就绪”、“中断请求”）

### 5.3.2 接口的功能和组成

1. 总线连接方式的I/O接口电路

   - 设备选择线
   - 数据线
   - 命令线
   - 状态线

   | 功能               | 组成                   |
   | ------------------ | ---------------------- |
   | 选址功能           | 设备选择电路           |
   | 传送命令的功能     | 命令寄存器、命令译码器 |
   | 传送数据的功能     | 数据缓冲寄存器         |
   | 反映设备状态的功能 | 设备状态标记           |

   - 完成触发器D
   - 工作触发器B
   - 中断请求触发器INTR
   - 屏蔽触发器MASK

2.  I/O接口的基本组成
   - 数据缓冲寄存器DBR
   - 设备标记状态
   - 控制逻辑电路
   - 设备选择电路
   - 命令寄存器和命令译码器

### 5.3.3 接口类型

1. 按数据传送方式分类
   - 并行接口  Intel8255
   - 串行接口  Intel8251
2. 按功能选择的灵活性分类
   - 可编程接口 Intel8255、Intel8251
   - 不可编程接口 Intel8212
3. 按通用性分类
   - 通用接口 Intel8255、Intel8251
   - 专用接口 Intel8279、Intel8275
4. 按数据传送的控制方式分类
   - 中断方式 Intel8259
   - DMA接口 Intel8257

## 5.4 程序查询方式

### 5.4.1 程序查询流程

1. 查询流程
2. 程序流程

### 5.4.2 程序查询方式的接口电路

## 5.5 程序中断方式

### 5.5.1 中断的概念

### 5.5.2 I/O中断的产生

- 以打印机为例 CPU与打印机部分并行工作

### 5.5.3 程序中断方式的接口电路

1. 配置中断请求触发器和中断屏蔽触发器
   - INTR 中断请求触发器
   - INTR = 1 有请求
   - MASK 中断屏蔽触发器
   - MASK = 1被屏蔽
   - D 完成触发器
2. 排队器
   - 硬件：在CPU内或在接口电路中（链式排队器）
   - 软件
3. 中断向量地址形成部件
   - 入口地址
     - 由软件产生
     - 硬件向量法
       - 由硬件产生向量地址，再由向量地址找到入口地址
4. 程序中断方式接口电路的基本组成

### 5.5.4 I/O中断处理过程

1. CPU响应中断的条件和时间
   - 条件
     - 允许中断触发器EINT=1
     - 用开中断指令将EINT置“1”
     - 用关中断指令将EINT置“0”或硬件自动复位
   - 时间
     - 当D=1（随机）且Mask=0时
     - 在每条指令执行阶段的结束前，CPU发中断查询信号（将INTR置“1”）
2. I/O中断处理过程

### 5.5.5 中断服务程序流程

1. 中断服务程序的流程
   - 保护现场
     - 程序断点的保护 中断隐指令完成
     - 寄存器内容的保护 进栈指令
   - 中断服务
     - 对不同的I/O设备具有不同内容的设备服务
   - 恢复现场
     - 出栈指令
   - 中断返回
     - 中断返回指令
2. 单重中断和多重中断
   - 单重中断：不允许中断现行的中断服务程序
   - 多重中断：允许级别更高的中断源中断现行的中断服务程序
3. 单重中断和多重中断的服务程序流程
4. 主程序和服务程序抢占CPU示意图
   - 宏观上CPU和I/O并行工作
   - 微观上CPU中断现行程序为I/O服务

## 5.6 DMA方式

### 5.6.1 DMA方式的特点

1. DMA和程序中断两种方式的数据通路
2. DMA与主存交换数据的三种方式
   - 停止CPU访问主存
     - 控制简单
     - CPU处于不工作状态或保持状态
     - 未充分发挥CPU对主存的利用率
   - 周期挪用（或周期窃取）
     - DMA访问主存有三种可能
       - CPU此时不访存
       - CPU正在访存
       - CPU与DMA同时请求访存
         - 此时CPU将总线控制权转让给DMA
   - DMA与CPU交替访问
     - CPU工作周期
       - C1专供DMA访存
       - C2专供CPU访存
       - 不需要申请建立归还总线的使用权

### 5.6.2 DMA接口的功能和组成

1. DMA接口功能
   - 向CPU申请DMA传送
   - 处理总线控制权的转变
   - 管理系统总线、控制数据传送
   - 确定数据传送的首地址和长度 修改传送过程中的数据地址和长度
   - DMA传送结束时，给出操作完成信号
2. DMA接口组成

### 5.6.3 DMA的工作过程

1. DMA传送过程
   - 预处理、数据传输、后处理
   - 预处理
     - 通过几条输入输出指令预置如下信息
       - 通知DMA控制逻辑传送方向（入/出）
       - 设备地址→DMA的DAR
       - 主存地址→DMA的AR
       - 传送字数→DMA的WC
2. DMA传送过程示意
3. 数据传送过程（输入）
4. 数据传送过程（输出）
5. 后处理
   - 检验送入主存的数是否正确
   - 是否继续使用DMA
   - 测试传送过程是否正确，错则转诊断程序
   - 由中断服务程序完成

### 5.6.4 DMA接口与系统的连接方式

1. 具有公共请求线的DMA请求

2. 独立的DMA请求

3. DMA方式与程序中断方式的比较

   |              | 中断方式     | DMA方式      |
   | ------------ | ------------ | ------------ |
   | 数据传送     | 程序         | 硬件         |
   | 响应时间     | 指令执行结束 | 存取周期结束 |
   | 处理异常情况 | 能           | 不能         |
   | 中断请求     | 传送数据     | 后处理       |
   | 优先级       | 低           | 高           |

4. DMA接口的类型

   - 选择型

     - 在物理上连接多个设备，在逻辑上只允许连接一个设备

   - 多路型

     - 在物理上连接多个设备，允许连接多个设备同时工作

   - 多路型DMA接口的工作原理

# 六. 计算机的运算方法

## 6.1 无符号数和有符号数

### 6.1.1 无符号数

- 寄存器的位数反映无符号数的表示范围

### 6.1.2 有符号数

1. 机器数与真值

   | 真值       | 机器数         |
   | ---------- | -------------- |
   | 带符号的数 | 符号数字化的数 |
   | +0.1011    | 01011          |
   | -0.1011    | 11011          |
   | +1100      | 01100          |
   | -1100      | 11100          |

2. 原码表示法
   - 定义
     - 整数
       - 正数 0,X  （2^n > X ≥ 0）
       - 负数 2^n-X  （0 ≥ X > -2^n）
       - X为真值，n为整数的位数
       - 如 x=+1110  [X]原=0,1110  用逗号将符号位和数值部分隔开
       - 如x=-1110  [X]原=2^4+1110=1,1110
       - 带符号的绝对值表示
     - 小数
       - 正数 X  （1 > X ≥ 0）
       - 负数 1-X  （0 ≥ X > -1）
       - X为真值
       - 如x=+0.1101 [X]原=0.1101  用小数点将符号位和数值部分隔开
       - 如x=-0.1101 [X]原=1-(-0.1101)=1.1101
       - 如x=+0.1000000  [X]原=0.1000000 用小数点将符号位和数值部分隔开
       - 如x=-0.1000000  [X]原=1.1000000
   - 原码的特点：简单、直观

3. 补码表示法

   - 补的概念

   - 正数的补数即为其本身

   - 补码定义

     - 整数
       - 正数 0,X  （2^n > X ≥ 0）
       - 负数 2^n+1 + X  （0 > X ≥ -2^n）（mod2^n+1）
       - X为真值 n为整数的位数
       - 如+1010 [X]补=0,1010 用逗号将符号位和数值部分隔开
       - 如-1011000 [X]补=1,0101000
     - 小数
       - 正数 X  （1 > X ≥ 0）
       - 负数 2+X  （0 > X ≥ -1）（mod2）
       - X为真值
       - 如x=+0.1110 [X]补=0.1110 用小数点将符号位和数值部分隔开
       - 如x=-0.1100000 [X]补=1.0100000

   - 求补码的快捷方式

     当真值为负时，补码可用原码除符号位每位取反，末位加1求得

4. 反码表示法
   - 定义
     - 整数
       - 正数 0,X  （2^n > X ≥ 0）
       - 负数 2^n-1 + X  （0 ≥ X > -2^n）（mod2<sup>n+1</sup> - 1）
       - X为真值 n为整数的位数
       - 如x=+1101 [X]<sub>反</sub>=0,1101
       - 如x=-1101 [X]<sub>反</sub>=1,0010
     - 小数
       - 正数 X  （1 > X ≥ 0）
       - 负数 (2-2<sup>-n</sup>) +X （0 > X ≥ -1）（mod2-2<sup>-n</sup>）
       - X为真值 n为小数的位数
       - 如x=+0.1101 [X]<sub>反</sub>=0.1101 用小数点将符号位和数值部分隔开
       - 如x=-0.1010 [X]<sub>反</sub>=1.0101
   
5. 机器数小结
   - 最高位为符号位，书写用“,”（整数）或“."（小数）将数值部分和符号位隔开
   - 对于正数，原码=补码=反码
   - 对于负数，符号位为1，其数值部分原码除符号位外每位取反末位加1→补码
   - 原码除符号位外每位取反→反码
   
6. 移码表示法

   - 补码表示很难直接判断其真值大小

     | 十进制 | 二进制 | 补码    |
     | ------ | ------ | ------- |
     | x=+21  | +10101 | 0,10101 |
     | x=-21  | -10101 | 1,10111 |
     | x=+31  | +11111 | 0,11111 |
     | x=-31  | -11111 | 1,00001 |

   - 移码定义

     - [x]<sub>移</sub>=2<sup>n</sup>+x (x<sup>n</sup>>x≥-2<sup>n</sup>)
     - x为真值，n为整数的位数

   - 移码和补码的比较

     - 设 x=+1100100
       - [x]<sub>移</sub>=2<sup>7</sup>+1100100=1,1100100
       - [x]<sub>补</sub>=0,1100100
     - 设x=-1100100
       - [x]<sub>移</sub>=2<sup>7</sup>+(-1100100)=0,0011100
       - [x]<sub>补</sub>= 1,0011100
     - 补码与移码只差一个符号位

   - 真值、补码和移码的对照表

     | 真值x(n=5) | [x]<sub>补</sub> | [x]<sub>移</sub> | [x]<sub>移</sub>对应的十进制整数 |
     | ---------- | ---------------- | ---------------- | -------------------------------- |
     | -100000    | 100000           | 000000           | 0                                |
     | -11111     | 100001           | 000001           | 1                                |
     | -11110     | 100010           | 000010           | 2                                |
     | ...        | ...              | ...              | ...                              |
     | -00001     | 111111           | 011111           | 31                               |
     | ±00000     | 000000           | 100000           | 32                               |
     | +00001     | 000001           | 100001           | 33                               |
     | +00010     | 000010           | 100010           | 34                               |
     | ...        | ...              | ...              | ...                              |
     | +11110     | 011110           | 111110           | 62                               |
     | +11111     | 011111           | 111111           | 63                               |

   - 移码的特点
     - 当x=0时，[+0]<sub>移</sub>=2<sup>5</sup>+0=1,00000
     - [-0]<sub>移</sub>=2<sup>5</sup>-0=1,00000
     - 当n=5时，最小的真值为-2<sup>5</sup>=-100000
     - [-100000]<sub>移</sub>=2<sup>5</sup>-100000=000000
     - 可见，最小真值的移码为全0
     - 用移码表示浮点数的阶码，能方便地判断浮点数的阶码大小

## 6.2 数的定点表示和浮点表示

### 6.2.1 定点表示

| 定点机 | 小数定点机                              | 整数定点机                            |
| ------ | --------------------------------------- | ------------------------------------- |
| 原码   | -(1-2<sup>-n</sup>)~+(1-2<sup>-n</sup>) | -(2<sup>n</sup>-1)~+(2<sup>n</sup>-1) |
| 补码   | -1~+(1-2<sup>-n</sup>)                  | -2<sup>n</sup>~+(2<sup>n</sup>-1)     |
| 反码   | -(1-2<sup>-n</sup>)~+(1-2<sup>-n</sup>) | -(2<sup>n</sup>-1)~+(2<sup>n</sup>-1) |

### 6.2.2 浮点表示

- 为什么要引入浮点数表示
  - 编程困难，程序员要调节小数点的位置
  - 数的表示范围小，为了能表示两个大小，相差很大的数据，需要很长的机器字长
  - 数据存储单元的利用率往往很低
- N=S*r<sup>j</sup>  浮点数的一般形式
- S 尾数  j 阶码  r 尾数的基值
- 计算机中r取2、4、8、16等
- 当r=2  N=11.0101 = 0.110101x2<sup>10</sup> = 1.10101x2<sup>1</sup> = 1101.01x2<sup>-10</sup> = 0.00110101x2<sup>100</sup>

#### 6.2.2.1 浮点数的表示形式

#### 6.2.2.2 浮点数的表示范围

- 上溢 阶码>最大阶码
- 下溢 阶码<最小阶码 按机器零处理

#### 6.2.2.3 浮点数的规格化形式

- r=2，尾数最高位为1
- r=4，尾数最高2位不全为0
- r=8，尾数最高3位不全为0
- 基数不同，浮点数的规格化形式不同

#### 6.2.2.4 浮点数的规格化

- r=2，左规，尾数左移1位，阶码减1
  - 右规，尾数右移1位，阶码加1
- r=4，左规，尾数左移2位，阶码减1
  - 右规，尾数右移2位，阶码加1
- r=8，左规，尾数左移3位，阶码减1
  - 右规，尾数右移3位，阶码加1
- 基数r越大，可表示的浮点数的范围越大
- 基数r越大，浮点数的精度降低
- 机器零
  - 当浮点数尾数为0时，不论其阶码为何值按机器零处理
  - 当浮点数阶码等于或小于它所表示的最小数时，不论尾数为何值，按机器零处理

### 6.2.3 IEEE 754标准

|          | 符号位S | 阶码 | 尾数 | 总位数 |
| -------- | ------- | ---- | ---- | ------ |
| 短实数   | 1       | 8    | 23   | 32     |
| 长实数   | 1       | 11   | 52   | 64     |
| 临时实数 | 1       | 15   | 64   | 80     |

## 6.3 定点运算

### 6.3.1 移位运算

1. 移位的意义

   - 15m = 1500 cm

   - 小数点右移两位
   - 机器用语：15相对于小数点左移2位（小数点不动）
   - 左移：绝对值扩大
   - 右移：绝对值缩小
   - 在计算机中，移位与加减配合，能够实现乘除运算

2. 算数移位规则

   - 符号位不变

     |      | 码制             | 添补代码 |
     | ---- | ---------------- | -------- |
     | 正数 | 原码、补码、反码 | 0        |
     |      | 原码             | 0        |
     | 负数 | 补码             | 左移 添0 |
     |      |                  | 右移 添1 |
     |      | 反码             | 1        |

3. 算数移位的硬件实现
4. 算数移位和逻辑移位的区别
   - 算数移位：有符号位的移位
   - 逻辑移位：无符号位的移位
   - 逻辑左移：低位添0，高位移丢
   - 逻辑右移：高位添0，低位移丢

### 6.3.2 加减法运算

1. 补码加减运算公式
   - 加法
     - 整数 [A]<sub>补</sub>+[B]<sub>补</sub>=[A+B]<sub>补</sub>（mod 2<sup>n+1</sup>）
     - 小数 [A]<sub>补</sub>+[B]<sub>补</sub>=[A+B]<sub>补 </sub>（mod 2）
   - 减法
     - A-B = A+(-B)
     - 整数 [A-B]<sub>补</sub>=[A+(-B)]<sub>补</sub>=[A]<sub>补</sub>+[-B]<sub>补</sub>（mod 2<sup>n+1</sup>）
     - 小数 [A-B]<sub>补</sub>=[A+(-B)]<sub>补</sub>=[A]<sub>补</sub>+[-B]<sub>补</sub>（mod 2）
   - 连同符号位一起相加，符号位产生的进位自然丢掉
2. 溢出判断
   - 一位符号位判溢出
     - 参加操作的两个数（减法时即为被减数和”求补“以后的减数）符号相同，其结果的符号与原操作数的符号不同，即为溢出
   - 硬件实现
     - 最高有效位的进位 异或 符号位的进位 = 1  溢出
   - 两位符号位判溢出
     - [X]<sub>补</sub>
       - 正数 X  1>X≥0
       - 负数4+X  0>X≥-1（mod4）
     - [A]<sub>补</sub>+[B]<sub>补</sub>=[A+B]<sub>补 </sub>（mod4）
     - [A-B]<sub>补</sub>=[A+(-B)]<sub>补</sub>=[A]<sub>补</sub>+[-B]<sub>补</sub>（mod4）
     - 结果的双符号位相同，未溢出
     - 结果的双符号位不同，溢出
     - 最高符号位代表其真正的符号
3. 补码加减法的硬件配置

### 6.3.3 乘法运算

1. 分析笔算乘法
   - A=-0.1101  B=0.1011
2. 小结
   - 乘法运算可用加和移位实现 n=4，加4次，移4次
   - 由乘数的末尾决定被乘数是否与原部分积相加，然后→1位形成新的部分积，同时乘数→1位（末位移丢），空出高位存放部分积的低位。
   - 被乘数只与部分积的高位相加
   - 硬件 3个寄存器，其中2个具有移位功能，一个全加器
3. 原码乘法
   - 原码一位乘运算规则
     - 以小数为例
     - 设[X]<sub>原</sub>=X<sub>0</sub>.X<sub>1</sub>X<sub>2</sub>···X<sub>n</sub>
     - [Y]<sub>原</sub>=Y<sub>0</sub>.Y<sub>1</sub>Y<sub>2</sub>···Y<sub>n</sub>
     - [X·Y]<sub>原</sub>=(X<sub>0</sub>⊕Y<sub>0</sub>).(0.X<sub>1</sub>X<sub>2</sub>···X<sub>n</sub>)(0.Y<sub>1</sub>Y<sub>2</sub>···Y<sub>n</sub>)
     - =(X<sub>0</sub>⊕Y<sub>0</sub>).X\*Y\*
     - 式中 X\*=0.X<sub>1</sub>X<sub>2</sub>···X<sub>n </sub> 为X的绝对值
     - Y*=0.Y<sub>1</sub>Y<sub>2</sub>···Y<sub>n </sub> 为Y的绝对值
     - 乘积的符号位单独处理X<sub>0</sub>⊕Y<sub>0</sub>
     - 数值部分为绝对值相乘X\*Y\*
   - 原码一位乘递推公式
     - X\*Y\*=X\*(0.Y<sub>1</sub>Y<sub>2</sub>···Y<sub>n</sub>)
     - =X\*(Y<sub>1</sub>X\*+2<sup>-1</sup>(Y<sub>2</sub>X\*+···2<sup>-1</sup>(Y<sub>nX\*</sub>+0)···))
   - 原码一位乘的硬件配置

### 6.3.4 除法运算

1. 分析笔算除法

2. 笔算除法和机器除法的比较

3. 原码除法

   - 以小数为例
     - 设[X]<sub>原</sub>=X<sub>0</sub>.X<sub>1</sub>X<sub>2</sub>···X<sub>n</sub>
     - [Y]<sub>原</sub>=Y<sub>0</sub>.Y<sub>1</sub>Y<sub>2</sub>···Y<sub>n</sub>
     - [X/Y]<sub>原</sub>=(X<sub>0</sub>⊕Y<sub>0</sub>).X\*/Y\*
     - 式中 X\*=0.X<sub>1</sub>X<sub>2</sub>···X<sub>n </sub> 为X的绝对值
     - Y*=0.Y<sub>1</sub>Y<sub>2</sub>···Y<sub>n </sub> 为Y的绝对值
     - 商的符号位单独处理X<sub>0</sub>⊕Y<sub>0</sub>
     - 数值部分为绝对值相除X\*/Y\*
   - 约定
     - 小数定点除法X\*<Y\*
     - 整数定点除法X\*>Y\*
     - 被除数不等于0
     - 除数不能为0

   - 恢复余数法
   - 加减交替法
   - 原码加减交替除法硬件配置

## 6.4 浮点四则运算

### 6.4.1 浮点加减运算

- x = S<sub>x</sub>·2<sup>j<sub>x</sub></sup>
- y = S<sub>y</sub>·2<sup>j<sub>y</sub></sup>
- 对阶
  - 求阶差
  - 对阶原则
    - 小阶向大阶看齐
- 规格化
  - 规格化数的定义
  - 规格化数的判断
  - 左规
    - 尾数左移一位，阶码减1，直到数符和第一数位不同为止
  - 右规
    - 当尾数溢出（>1）时，需右规
    - 即尾数出现01.XXXX或10.XXXX时
    - 尾数右移一位，阶码加1

## 6.5 算数逻辑单元

### 6.5.1 ALU 电路

### 6.5.2 快速进位链

1. 并行加法器

2. 串行进位链

   - 进位链 传送进位的电路
   - 串行进位链 进位串行传送

3. 并行进位链（先行进位，跳跃进位）

   - n位加法器的进位同时产生
   - 单重分组跳跃进位链
     - n位全加器分若干小组，小组中的进位同时产生，小组于小组之间采用串行进位
   - 双重分组跳跃进位链
     - n位全加器分若干大组，大组中又包含若干小组。每个大组中小组的最高进位同时产生。大组与小组之间采用串行进位。

# 七. 指令系统

## 7.1 机器指令

### 7.1.1 指令的一般格式

1. 操作码 反映机器做什么操作
   - 长度固定
     - 用于指令字长较长的情况，RISC
   - 长度可变
     - 操作码分散在指令字的不同字段中
   - 扩展操作码技术
     - 操作码的位数随地址数的减少而增加
2. 地址码
   - 四地址
   - 三地址
   - 二地址
   - 一地址
   - 零地址

### 7.1.2 指令字长

1. 指令字长决定于
   - 操作码的长度
   - 操作数地址的长度
   - 操作数地址的个数
2. 指令字长 固定
   - 指令字长 = 存储字长
3. 指令字长 可变
   - 按字节的倍数变化

### 7.1.3 小结

- 当用一些硬件资源代替指令字中的地址码字段后
  - 可扩大指令的寻址范围
  - 可缩短指令字长
  - 可减少访存次数
- 当指令的地址字段位寄存器时
  - 三地址  OP R1,R2,R3
  - 两地址  OP R1,R2
  - 一地址  OP R1
  - 可缩短指令字长
  - 指令执行阶段不访存

## 7.2 操作数的类型和操作种类

### 7.2.1 操作数类型

- 地址：无符号整数
- 数字：定点数、浮点数、十进制数
- 字符：ASCII
- 逻辑数：逻辑运算

### 7.2.2 数据在存储器中的存放方式

- 字节编址，数据在存储器中的存放方式（存储字长64位，机器字长32位）
  - 从任意地址开始存储
    - 优点：不浪费存储资源
    - 缺点：除了访问一个字节以外，访问其它任何类型的数据，都可能花费两个存储周期的时间。读写控制比较复杂。
  - 从一个存储字的起始位置开始访问
    - 优点：无论访问何种类型的数据，在一个周期均可完成，读写控制简单
    - 缺点：浪费了宝贵的存储资源
  - 边界对准方式：从地址的整数倍位置开始访问
    - 数据存放的起始地址是数据长度的整数倍
    - 本方案是前两种方案的折中，在一个周期可以完成存储访问，空间浪费也不太严重

### 7.2.3 操作类型

1. 数据传送

   | 源     | 目的   | 例如            |
   | ------ | ------ | --------------- |
   | 寄存器 | 寄存器 | MOVE            |
   | 寄存器 | 存储器 | STORE MOVE PUSH |
   | 存储器 | 寄存器 | LOAD MOVE POP   |
   | 存储器 | 存储器 | MOVE            |

   - 置”1“，清”0“

2. 算数逻辑操作

   加、减、乘、除、增1、减1、求补、浮点预算、十进制

   与、或、非、异或、位操作、位测试、位清除、位求反

3. 移位操作
   - 算数移位
   - 逻辑移位
   - 循环移位（带进位和不带进位）
4. 转移
   - 无条件转移 JMP
   - 条件转移
     - 结果为零转 （Z=1） JZ
     - 结果溢出转 （O=1）JO
     - 结果有进位转 （C=1）JC
     - 跳过一条指令 SKP
   - 调用和返回
   - 陷阱（Trap）与陷阱指令
     - 意外事故的中断
     - 一般不提供给用户直接使用，在出现事故时，由CPU自动产生并执行（隐指令）
     - 设置供用户使用的陷阱指令
5. 输入输出
   - 入 端口中的内容→CPU的寄存器
   - 出 CPU的寄存器→端口中的内容

## 7.3 寻址方式

### 7.3.1 指令寻址

- 顺序 (PC) + 1 → PC
- 跳跃 由转移指令指出

### 7.3.2 数据寻址

> 形式地址 指令字中的地址
>
> 有效地址 操作数的真实地址

1. 立即寻址
   - 指令执行阶段不访存
   - A的位数限制了立即执行数的范围
2. 直接寻址
   - EA = A 有效地址由形式地址直接给出
   - 执行阶段访问一次存储器
   - A的位数决定了该指令操作数的寻址范围
   - 操作数的地址不易修改（必须修改A）
3. 隐含寻址
   - 操作数地址隐含在操作码中
   - 指令字中少了一个地址字段，可缩短指令字长
4. 间接寻址
   - EA = (A) 有效地址由形式地址间接提供
   - 执行指令阶段2次访存
   - 可扩大寻址范围
   - 便于编制程序
5. 寄存器寻址
   - EA = R<sub>i</sub> 有效地址即为寄存器编号
   - 执行阶段不访存，只访问寄存器，执行速度快
   - 寄存器个数有限，可缩短指令字长
6. 寄存器间接寻址
   - EA = (R<sub>i</sub>) 有效地址在寄存器中
   - 有效地址在寄存器中，操作数在存储器中，执行阶段需要访存
   - 便于编制循环程序
7. 基址寻址
   - 采用专用寄存器作基址寄存器
     - EA = (BR) + A BR为基址寄存器
     - 可扩大寻址范围
     - 有利于多道程序
     - BR 内容由操作系统或管理程序确定
     - 在程序的执行过程中BR内容不变，形式地址A可变
   - 采用通用寄存器作基址寄存器
     - 由用户指定哪个通用寄存器作为基址寄存器
     - 基址寄存器的内容由操作系统确定
     - 在程序的执行过程中R<sub>0</sub>内容不变，形式地址A可变
8. 变址寻址
   - EA = (IX) + A  IX为变址寄存器（专用），通用寄存器也可以作为变址寄存器
   - 可扩大寻址范围
   - IX的内容由用户给定
   - 在程序的执行过程中IX内容可变，形式地址A不可变
   - 便于处理数组问题
9. 相对寻址
   - EA = (PC) + A
   - A是相对于当前指令的位移量（可正可负，补码）
   - A的位数决定操作数的寻址范围
   - 程序浮动
   - 广泛用于转移指令
10. 堆栈寻址
    - 堆栈的特点
      - 硬堆栈 多个寄存器
      - 软堆栈 指定的存储空间
      - 先进后出（一个出入口） 栈顶地址由SP指出
      - 进栈 (SP) - 1 → SP  出栈 (SP) + 1 → SP
    - SP 的修改与主存编址方法有关
      - 按字编址
        - 进栈 (SP) - 1 → SP
        - 出栈 (SP) + 1 → SP
      - 按字节编址
        - 存储字长16位
          - 进栈 (SP) - 2 → SP
          - 出栈 (SP) + 2 → SP
        - 存储字长32位
          - 进栈 (SP) - 4 → SP
          - 出栈 (SP) + 4 → SP

## 7.4 指令格式举例

### 7.4.1 设计指令格式时应考虑的各种因素

1. 指令系统的兼容性
2. 其他因素
   - 操作类型 包括指令个数及操作的难易程度
   - 数据类型 确定哪些数据类型可参与操作
   - 指令格式 指令字长是否固定、操作码位数、是否采用扩展操作码技术、地址码位数、地址个数、寻址方式类型
   - 寻址方式 指令寻址、操作数寻址
   - 寄存器个数 寄存器的多少直接影响指令的执行时间

## 7.5 RISC 技术

### 7.5.1 RISC 的产生和发展

> - RISC（Reduced Instruction Set Computer）
> - CISC（Complex Instruction Set Computer）

- 典型程序中 80% 的语句仅仅使用处理机中 20% 的指令
- 执行频度高的简单指令，因复杂指令的存在，执行速度无法提高

### 7.5.2 RISC 的主要特征

- 选用使用频率较高的一些简单指令，复杂指令的功能由简单指令来组合
- 指令长度固定、指令格式种类少、寻址方式少
- 只有LOAD/STORE指令访存
- CPU中有多个通用寄存器
- 采用流水技术，一个时钟周期内完成一条指令
- 采用组合逻辑实现控制器

### 7.5.3 CISC 的主要特征

- 系统指令复杂庞大，各种指令使用频度相差大
- 指令长度不固定、指令格式种类多、寻址方式多
- 访存指令不受限制
- CPU中设有专用寄存器
- 大多数指令需要多个时钟周期执行完毕
- 采用微程序控制器

### 7.5.4 RISC 和 CISC 的比较

1. RISC 更能充分利用VLSI芯片的面积
2. RISC 更能提高计算机的运行速度
   - 指令数、指令格式、寻址方式少，通用寄存器多，采用逻辑组合，便于实现指令流水
3. RISC 便于设计，可降低成本，提高可靠性
4. RISC 不易实现指令系统兼容

# 八. CPU 的结果和功能

## 8.1 CPU 的结构

### 8.1.1 CPU 的功能

1. 控制器的功能
   - 取指令
   - 分析指令
   - 执行指令，发出各种操作命令
   - 控制程序的输入及结果的输出
   - 总线管理
   - 处理异常情况和特殊请求
2. 运算器的功能
   - 实现算术运算和逻辑运算

> 指令控制
>
> 操作控制
>
> 时间控制
>
> 处理中断
>
> 数据加工

### 8.1.2 CPU 结构框图

1. CPU与系统总线
   - 指令控制  PC IR
   - 操作控制  CU时序电路
   - 时间控制
   - 数据加工  ALU寄存器
   - 处理中断  中断系统

### 8.1.3 CPU 的寄存器

1. 用户可见的寄存器
   - 通用寄存器 存放操作数，可作某种寻址方式所需的专用寄存器
   - 数据寄存器 存放操作数（满足各种数据类型），两个寄存器拼接存放双倍字长的数据
   - 地址寄存器 存放地址，其位数应满足最大的地址范围，用于特殊的寻址方式，段基值，栈指针
   - 条件码寄存器 存放条件码，可作程序分支的依据，如正、负、零、溢出、进位等
2. 控制和状态寄存器
   - 控制寄存器
     - PC→MAR→M→MDR→IR
     - 控制CPU操作
     - 其中MAR、MDR、IR  用户不可见
     - PC  用户可见
   - 状态寄存器
     - 状态寄存器  存放条件码
     - PSW 寄存器  存放程序状态字

### 8.1.4 控制单元CU和中断系统

1. CU 产生全部指令的微操作命令序列
   - 组合逻辑设计  硬连线逻辑
   - 微程序设计  存储逻辑
2. 中断系统

### 8.1.5 ALU

## 8.2 指令周期

### 8.2.1 指令周期的基本概念

1. 指令周期
   - 取出并执行一条指令所需的全部时间
   - 完成一条指令
     - 取指、分析（取指周期）
     - 执行（执行周期）
2. 每条指令的指令周期不同
3. 具有间接寻址的指令周期
4. 带有中断周期的指令周期
5. 指令周期流程
6. CPU工作周期的标志
   - CPU 访存有四种性质
     - 取 指令  取值周期
     - 取 地址  间址周期
     - 存取 操作数或结果  执行周期
     - 存 程序断点  中断周期

### 8.2.2 指令周期的数据流

1. 取指周期数据流
2. 间址周期数据流
3. 执行周期数据流
   - 不同指令的执行周期数据流不同
4. 中断周期数据流

## 8.3 指令流水

### 8.3.1 如何提高机器速度

1. 提高访存速度
   - 高速芯片
   - Cache
   - 多体并行
2. 提高 I/O 和主机之间的传送速度
   - 中断
   - DMA
   - 通道
   - I/O 处理机
   - 多总线
3. 提高运算器速度
   - 高速芯片
   - 改进算法
   - 快速进位链
4. 提高整机处理能力
   - 高速器件
   - 改进系统结构，开发系统的并行性

### 8.3.2 系统的并行性

1. 并行的概念
   - 并行
     - 并发：两个或两个以上事件在同一时间段发生
     - 同时：两个或两个以上事件在同一时刻发生
2. 并行性的登记
   - 过程级（程序、进程） 粗粒度  软件实现
   - 指令级（指令之间、指令内部） 细粒度  硬件实现

### 8.3.3 指令流水原理

1. 指令的串行执行
   - 总有一个部件空闲
2. 指令的二级流水
   - 指令周期减半，速度提高一倍
3. 影响指令流水效率加倍的因素
   - 执行事件>取指时间
     - 取指令部件→指令部件缓冲区→执行指令部件
   - 条件转移指令对指令流水的影响
     - 必须等上条指令执行结束，才能确定下条指令的地址，造成时间损失
     - 分支预测
4. 指令的六级流水

### 8.3.4 影响指令流水线性能的因素

1. 结构相关
   - 不同指令争用同一功能部件产生资源冲突
     - 解决方法
       - 停顿
       - 指令存储器和数据存储器分开
       - 指令预取技术（适用于访存周期短的情况）
2. 数据相关
   - 不同指令因重叠操作，可能改变操作数的读/写访问顺序
   - 写后读相关（RAW）
   - 读后写相关（WAR）
   - 写后写相关（WAW）
     - 解决办法
       - 后退法
       - 采用旁路技术
3. 控制相关
   - 由转移指令引起

### 8.3.5 流水线性能

1. 吞吐率
   - 单位时间内流水线所完成指令或输出结果的数量
   - 最大吞吐率
   - 实际吞吐率
2. 加速比 S<sub>p</sub>
3. 效率
   - 流水线中各功能段的利用率
   - 由于流水线有建立时间和排空时间，因此各功能段的设备不可能一直处于工作状态
   - 效率 = 流水线各段处于工作时间的时空区 / 流水线中各段总的时空区

### 8.3.6 流水线的多发技术

1. 超标量技术
   - 每个时钟周期内可并发多条独立指令，配备多个功能部件
   - 不能调整指令的执行顺序，通过编译优化技术，把可并行执行的指令搭配起来
2. 超流水线技术
   - 在一个时钟周期内再分段，在一个时钟周期内一个功能部件使用多次
   - 不能调整指令的执行顺序，靠编译程序解决优化问题
3. 超长指令字技术
   - 由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条具有多个操作码字段的超长指令字（可达几百位）
   - 采用多个处理部件

### 8.3.7 流水线结构

1. 指令流水线结构
   - 完成一条指令分6段，每段需要一个时钟周期
2. 运算流水线
   - 完成浮点运算可分 对阶、尾数求和、规格化 三段

## 8.4 中断系统

### 8.4.1 概述

1. 引起中断的各种因素
   - 人为设置的中断
     - 如 转管指令
   - 程序性事故
     - 溢出、操作码不能识别、除法非法
   - 硬件故障
   - I/O 设备
   - 外部事件
     - 用键盘中断现行程序
2. 中断系统需解决的问题
   - 各中断源如何向CPU提出请求？
   - 各中断源同时提出请求怎么办？
   - CPU什么条件、什么时间、以什么方式响应中断？
   - 如何保护现场？
   - 如何寻找入口地址？
   - 如何恢复现场，如何返回？
   - 处理中断的过程中又出现新的中断怎么办？

### 8.4.2 中断请求标记和中断优化逻辑

1. 中断请求标记 INTR
   - 一个请求源，一个INTR中断请求标记触发器
   - 多个INTR，组成中断请求标记寄存器
   - INTR 分散在各个中断源的接口电路中
   - INTR 集中在 CPU 的中断系统内
2. 中断判优逻辑
   - 硬件实现（排队器）
     - 分散在各个中断源的接口电路中，链式排队器
     - 集中在 CPU 内
   - 软件实现（程序查询）

### 8.4.3 中断程序服务入口地址的寻找

1. 硬件向量法
2. 软件查询法

### 8.4.4 中断响应

1. 响应中断的条件
   - 允许中断触发器 EINT=1
2. 响应中断的时间
   - 指令执行周期结束时刻由CPU发查询信号
3. 中断隐指令
   - 保护程序断点
     - 断点存于特定地址（0号地址）内，断点进栈
   - 寻找服务程序入口地址
     - 向量地址→PC（硬件向量法）
     - 中断识别程序入口地址M→PC（软件查询法）
   - 硬件关中断
     - INT 中断标记
     - EINT 允许中断
     - R-S 触发器

### 8.4.5 保护现场和恢复现场

1. 保护现场
   - 断点，中断隐指令完成
   - 寄存器内容，中断服务程序完成
2. 恢复现场
   - 中断服务程序完成
3. 中断服务程序
   - 保护现场 PUSH
   - 其它服务程序 视不同请求源而定
   - 恢复现场 POP
   - 中断返回 IRET

### 8.4.6 多重中断

1. 多重中断的概念

2. 实现多重中断的条件

   - 提前设置开中断指令
   - 优先级别高的中断源有权中断优先级别低的中断源

3. 屏蔽技术

   - 屏蔽触发器的作用
   - 屏蔽字

4. 屏蔽技术可改变处理优先等级

   - 响应优先级，不可改变

   - 处理优先级，可改变（通过重新设置屏蔽字）

5. 屏蔽技术的其他作用

   - 可以人为的屏蔽某个中断源的请求

6. 新屏蔽字的设置

   - 保护现场
   - 置屏蔽字
   - 开中断
   - 中断服务
   - 关中断
   - 恢复现场
   - 恢复屏蔽字
   - 开中断
   - 中断返回

7. 多重中断的断点保护

   - 断点进栈，中断隐指令完成
   - 断点存入“0”地址，中断隐指令完成
   - 程序断点存入“0”地址的断点保护

# 九. 控制单元的功能

## 9.1 微操作命令的分析

### 9.1.1 取址周期

### 9.1.2 间址周期

### 9.1.3 执行周期

1. 非访存指令
   - CLA 清A，0→ACC
   - COM取反，ACC（取反）箭头ACC
   - SHR 算数右移，L(ACC)→R(ACC)，ACC<sub>0</sub>→ACC<sub>0</sub>
   - CSL 循环左移，R(ACC)→L(ACC)，ACC<sub>0</sub>→ACC<sub>n</sub>
   - STP 停机指令，0→G
   
2. 访存指令

   - 加法指令
   - 存数指令
   - 取数指令

3. 转移指令

   - 无条件转移
   - 条件转移

4. 三类指令的指令周期

   - 非访存指令周期
   - 直接访存指令周期
- 间接访问指令周期
   - 转移指令周期
   - 间接转移指令周期

### 9.1.4 中断周期

- 程序断点存入“0”地址 
- 程序断点进栈

## 9.2 控制单元的功能

### 9.2.1 控制单元的外特性

1. 输入信号
   - 时钟
     - CU 受时钟控制
     - 一个时钟脉冲
     - 发一个操作命令或一组需同时执行的操作命令
   - 指令寄存器 OP(IR) → CU
     - 控制信号与操作码有关
   - 标志
     - CU 受标志控制
   - 外来信号
     - 如 INTR 中断请求
     - HRQ 总线请求
2. 输出信号
   - CPU内的各种控制信号
   - 送至控制总线的信号

### 9.2.2 控制信号举例

1. 不采用CPU内部总线的方式
2. 采用CPU内部总线方式

### 9.2.3 多级时序系统

1. 机器周期
   - 机器周期的概念
     - 所有指令执行过程中的一个基准时间
   - 确定机器周期需考虑的因素
     - 每条指令的执行步骤
     - 每一步骤所需的时间
   - 基准时间的确定
     - 以完成最复杂指令功能的时间为准
     - 以访问一次存储器的时间为基准
   - 若指令字长 = 存储字长，取指周期 = 机器周期
2. 时钟周期（节拍、状态）
   - 一个机器周期内可完成若干个微操作
   - 每个微操作需一定的时间
   - 将一个机器周期分成若干个时间相等的时间段（节拍、状态、时钟周期）
   - 时钟周期是控制计算机操作的最小单位时间
   - 用时钟周期控制产生一个或几个微操作命令
3. 多级时序系统
   - 机器周期、节拍（状态）组成多级时序系统
   - 一个指令周期包含若干个机器周期
   - 一个机器周期包含若干个时钟周期
4. 机器速度与机器主频的关系
   - 机器的主频 f 越快，机器的速度也就越快
   - 在机器周期所含时钟周期数相同的前提下，两机平均指令执行速度之比等于两机主频之比
   - 机器速度不仅与主频相关，还与机器周期中所含时钟周期（主频的倒数）数以及指令周期中所含的机器周期数有关

### 9.2.4 控制方式

> 产生不同微操作命令序列所用的时序控制方式

1. 同步控制方式
   - 任一微操作均由统一基准时标的时序信号控制
   - 采用定长的机器周期
     - 以最长的微操作序列和最复杂的微操作作为标准
     - 机器周期内节拍数相同
   - 采用不定长的机器周期
     - 机器周期内节拍数不等
   - 采用中央控制和局部控制相结合的方法
2. 异步控制方式
   - 无基准时标信号
   - 无固定的周期节拍和严格的时钟同步
   - 采用应答方式
3. 联合控制方式
   - 同步和异步相结合
4. 人工控制方式
   - reset
   - 连续和单条指令执行转换开关
   - 符合停机开关

# 十. 控制单元的设计

## 10.1 组合逻辑设计

### 10.1.1 组合逻辑控制单元框图

1. CU 外特性
2. 节拍信号

### 10.1.2 微操作的节拍安排

1. 安排微操作时序的原则
   - 微操作的先后顺序不得随意更改
   - 被控对象不同的微操作尽量安排在一个节拍内完成
   - 占用时间较短的微操作，尽量安排在一个节拍内完成，并允许有先后顺序
2. 取指周期微操作的节拍安排
3. 间址周期微操作的节拍安排
4. 执行周期微操作的节拍安排
5. 中断周期微操作的节拍安排

### 10.1.3 组合逻辑设计步骤

1. 列出操作时间表
2. 写出微操作命令的最简表达式
3. 画出逻辑图

## 10.2 微程序设计

1. 微程序设计思想的产生
   - 1951 英国剑桥大学教授 Wilkes
   - 一条机器指令对应一个微程序
2. 微程序控制单元框图及工作原理
   - 机器指令对应的微程序
   - 微程序控制单元的基本框图
   - 工作原理
     - 取指阶段 执行取指微程序
     - 执行阶段 执行LDA微程序
     - 取指阶段 执行取指微程序
3. 微指令的编码方式（控制方式）
   - 直接编码（直接控制）方式
     - 在微指令的操作控制字段中，每一位代表一个微操作命令
     - 某位为“1”表示该控制信号有效
   - 字段直接编码方式
     - 将微操作的控制字段分为若干“段”，每段经译码后发出控制信号
     - 每个字段的命令是互斥的
     - 缩短了微指令字长，增加了译码时间
   - 字段间接编码方式
   - 混合编码
     - 直接编码和字段编码（直接和间接）混合使用
   - 其他
4. 微指令序列地址的形成
   - 微指令的下地址字段指出
   - 根据机器指令的操作码形成
   - 增量计数器
   - 分支转移
5. 通过测试网络
6. 由硬件产生微程序入口地址
   - 第一条微指令地址，由专门硬件产生
   - 中断周期，由硬件产生中断周期微程序首地址
7. 后续微指令地址形成方式原理图

## 10.3 微指令格式

1. 水平型微指令
   - 一次能定义并执行多个并行操作
   - 如直接编码、字段直接编码、字段间直接编码、直接和字段混合编码
2. 垂直型微指令
   - 类似机器指令操作码的方式
   - 由微操作字段规定微指令的功能
3. 两种微指令格式的比较
   - 水平型微指令比垂直型微指令并行操作能力强，灵活性强
   - 水平型微指令执行一条机器指令所要的微指令数目少，速度快
   - 水平型微指令用较短的微程序结构换取较长的微指令结构
   - 水平型微指令与机器指令差别大

## 10.4 静态微程序设计和动态微程序设计

> 静态 微程序无需改变，采用ROM
>
> 动态 通过改变微指令和微程序改变机器指令，有利于仿真，采用EPROM

## 10.5 毫微程序设计

1. 毫微程序设计的基本概念
   - 微程序设计 用微程序解释机器指令
   - 毫微程序设计 用毫微程序解释微指令
   - 毫微指令与微指令的关系好比微指令与机器指令的关系
2. 毫微程序控制存储器的基本组成

## 10.6 串行微程序控制和并行微程序控制

- 串行微程序控制
- 并行微程序控制

## 10.7 微程序设计举例

1. 写出对应机器指令的微操作及节拍安排
   - 取指阶段微操作分析
   - 取指阶段的微操作及节拍安排
   - 执行阶段的微操作及节拍安排
2. 确定微指令格式
   - 微指令的编码方式
     - 采用直接控制
   - 后续微指令的地址形成方式
     - 由机器指令的操作码通过微地址形成部件形成
     - 由微指令的下地址字段直接给出
   - 微指令字长
     - 由20个微操作
     - 确定操作控制字段，最少20位
     - 由38条微指令
     - 确定微操作的下地址字段为6位
     - 微指令字长可取20+6=26位
   - 微指令字长的确定
   - 省去了CMAR的控制存储器
   - 定义微指令操作控制字段每一位的微操作
3. 编写微指令码点

