//==============================================================================
//
// The code is generated by Intel Compiler for SystemC, version 1.4.5
// see more information at https://github.com/intel/systemc-compiler
//
//==============================================================================

//==============================================================================
//
// Module: TEST ()
//
module TEST // "t"
(
);

// Variables generated for SystemC signals
logic sig;

//------------------------------------------------------------------------------
// Method process: proc (test_bind_array_to_array.cpp:22:5) 

assign sig = 0;


//------------------------------------------------------------------------------
// Child module instances

BIND_SAME BS
(

);

BIND_UP BUP
(

);

BIND_CROSS BC
(

);

endmodule



//==============================================================================
//
// Module: BIND_SAME (sc_module.h:401:5>)
//
module BIND_SAME // "t.BS"
(
);

// Variables generated for SystemC signals

endmodule



//==============================================================================
//
// Module: BIND_UP (sc_module.h:401:5>)
//
module BIND_UP // "t.BUP"
(
);

// Variables generated for SystemC signals
logic sig_vec[2];


//------------------------------------------------------------------------------
// Child module instances

BIND_UP_SUB BUPS
(
  .in_vec(sig_vec)
);

endmodule



//==============================================================================
//
// Module: BIND_UP_SUB (sc_module.h:401:5>)
//
module BIND_UP_SUB // "t.BUP.BUPS"
(
    input logic in_vec[2]
);

// Variables generated for SystemC signals
logic signed [31:0] sig_vec[2];


//------------------------------------------------------------------------------
// Child module instances

BIND_UP_DEEP BUPD
(
  .in_vec(in_vec),
  .out_arr(sig_vec)
);

endmodule



//==============================================================================
//
// Module: BIND_UP_DEEP (sc_module.h:401:5>)
//
module BIND_UP_DEEP // "t.BUP.BUPS.BUPD"
(
    input logic in_vec[2],
    output logic signed [31:0] out_arr[2]
);

endmodule



//==============================================================================
//
// Module: BIND_CROSS (sc_module.h:401:5>)
//
module BIND_CROSS // "t.BC"
(
);

// Variables generated for SystemC signals
logic [31:0] ivec[3];


//------------------------------------------------------------------------------
// Child module instances

A A_INST
(
  .ivec(ivec)
);

B B_INST
(
  .sigvec(ivec)
);

endmodule



//==============================================================================
//
// Module: A (sc_module.h:401:5>)
//
module A // "t.BC.A_INST"
(
    input logic [31:0] ivec[3]
);

endmodule



//==============================================================================
//
// Module: B (sc_module.h:401:5>)
//
module B // "t.BC.B_INST"
(
    output logic [31:0] sigvec[3]
);

endmodule


