标题title
一种薄膜电阻结构
摘要abst
本发明提供一种薄膜电阻结构，包括从下往上依次叠置的衬底、N型层、噪声抑制层、介质层及电阻层，其中，所述噪声抑制层包括在水平方向上交替排列的N型掺杂层及P型掺杂层。本发明的薄膜电阻结构主要利用噪声抑制层中的交替排列的N型掺杂层及P型掺杂层形成的背靠背双极管结构，在PN结反向偏置时空间电荷区增大了电阻，从而抑制阱区的电势波动或衬底噪声对上层电阻信号传输的影响，提高器件性能的稳定性和可靠性。
权利要求书clms
1.一种薄膜电阻结构，其特征在于，包括从下往上依次叠置的衬底、N型层、噪声抑制层、介质层及电阻层，其中，所述噪声抑制层包括在水平方向上交替排列的N型掺杂层及P型掺杂层。2.根据权利要求1所述的薄膜电阻结构，其特征在于：所述薄膜电阻结构包括第一噪声抑制层及位于所述第一噪声抑制层上方的第二噪声抑制层，所述第一噪声抑制层包括在水平方向上交替排列的第一浓度N型掺杂层及第一浓度P型掺杂层，所述第二噪声抑制层包括在水平方向上交替排列的第二浓度N型掺杂层及第二浓度P型掺杂层，所述第二浓度高于所述第一浓度。3.根据权利要求2所述的薄膜电阻结构，其特征在于：所述第二浓度N型掺杂层位于所述第一浓度P型掺杂层正上方，所述第二浓度P型掺杂层位于所述第一浓度N型掺杂层正上方。4.根据权利要求2所述的薄膜电阻结构，其特征在于：所述第一浓度N型掺杂层的掺杂元素包括As及P中的至少一种，所述第一浓度N型掺杂层的掺杂浓度范围是1e18 cm-3~5e18cm-3，所述第一浓度P型掺杂层的掺杂元素包括B，所述第一浓度P型掺杂层的掺杂浓度范围是1e18 cm-3~5e18 cm-3；所述第二浓度P型掺杂层的掺杂元素包括B，掺杂浓度范围是1e20cm-3~5e20 cm-3；所述第二浓度N型掺杂层的掺杂元素包括As及P中的至少一种，掺杂浓度范围是1e20 cm-3~5e20 cm-3。5.根据权利要求1所述的薄膜电阻结构，其特征在于：所述衬底包括硅衬底及锗硅衬底中的至少一种。6.根据权利要求1所述的薄膜电阻结构，其特征在于：所述电阻层的材质包括金属、金属硅化物及多晶硅中的至少一种。7.根据权利要求1所述的薄膜电阻结构，其特征在于：所述N型层的掺杂元素包括As及P中的至少一种，所述N型层的掺杂浓度范围是1e17 cm-3~5e17 cm-3。8.根据权利要求1所述的薄膜电阻结构，其特征在于：还包括沟槽隔离结构，所述沟槽隔离结构垂向贯穿所述噪声抑制层。9.根据权利要求1所述的薄膜电阻结构，其特征在于：还包括第一电阻接触部与第二电阻接触部，所述第一电阻接触部与所述电阻层的一端连接，所述第二电阻接触部与所述电阻层的另一端连接。10.根据权利要求1所述的薄膜电阻结构，其特征在于：所述介质层的材质包括氧化硅及氮化硅中的至少一种。
说明书desc
技术领域本发明属于半导体生产制造领域，涉及一种薄膜电阻结构。背景技术硅基集成薄膜电阻是许多模拟集成电路重要的元件，如有源滤波器、R型数模转换器、带隙基准电路和仪表放大器。集成电阻的电学特性强烈影响这些模拟电路的性能，如工艺波动、温度系数、电压系数等。为了促进集成电阻的电学特性，相应技术被陆续提出，例如通过保持电阻体区的最小宽度，只改变体区长度而改变电阻值，或尽量使用多条小值电阻串联而避免大电阻体区过长等设计技巧来设计专用的匹配的电阻版图，但是这些技术对集成电阻整体电学性能的提升有限。随着对于薄膜电阻性能的高精度、低噪声和热稳定性的性能要求越来越高，除了碳膜电阻外，金属膜电阻也被应用于作为半导体器件上的电阻元件使用，例如通常采用铬硅、和镍铬等材料被用于制备薄膜电阻以达到实现低温度系数的技术效果。通常，类似的薄膜电阻被制作于多晶硅上方，尽管薄膜电阻本身已经具备较好的低噪声和高频功率提供的性能，但是在高频或者低噪声的实际应用场景中，器件中位于薄膜电阻下方的底部器件有源区内电势波动将通过寄生的电阻或电容耦合进入电阻，进而影响电阻的信号传输，对芯片的正常运行造成不利影响，例如，会影响器件的时序或功能。因此，如何提供一种薄膜电阻结构，以实现抑制器件内部结构的电势波动对电阻信号传输的不利影响，成为本领域技术人员亟待解决的一个重要技术问题。应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。发明内容鉴于以上所述现有技术的缺点，本发明的目的在于提供一种薄膜电阻结构，用于解决现有技术中器件中位于薄膜电阻下方的底部器件有源区内电势波动将通过寄生的电阻或电容耦合进入电阻，进而影响电阻的信号传输并进一步芯片的正常运行造成不利影响的问题。为实现上述目的及其他相关目的，本发明提供一种薄膜电阻结构，包括从下往上依次叠置的衬底、N型层、噪声抑制层、介质层及电阻层，其中，所述噪声抑制层包括在水平方向上交替排列的N型掺杂层及P型掺杂层。可选地，所述薄膜电阻结构包括第一噪声抑制层及位于所述第一噪声抑制层上方的第二噪声抑制层，所述第一噪声抑制层包括在水平方向上交替排列的第一浓度N型掺杂层及第一浓度P型掺杂层，所述第二噪声抑制层包括在水平方向上交替排列的第二浓度N型掺杂层及第二浓度P型掺杂层，所述第二浓度高于所述第一浓度。可选地，所述第二浓度N型掺杂层位于所述第一浓度P型掺杂层正上方，所述第二浓度P型掺杂层位于所述第一浓度N型掺杂层正上方。可选地，所述第一浓度N型掺杂层的掺杂元素包括As及P中的至少一种，所述第一浓度N型掺杂层的掺杂浓度范围是1e18 cm-3~5e18 cm-3，所述第一浓度P型掺杂层的掺杂元素包括B，所述第一浓度P型掺杂层的掺杂浓度范围是1e18 cm-3~5e18 cm-3；所述第二浓度P型掺杂层的掺杂元素包括B，掺杂浓度范围是1e20 cm-3~5e20 cm-3；所述第二浓度N型掺杂层的掺杂元素包括As及P中的至少一种，掺杂浓度范围是1e20 cm-3~5e20 cm-3。可选地，所述衬底包括硅衬底及锗硅衬底中的至少一种。可选地，所述电阻层的材质包括金属、金属硅化物及多晶硅中的至少一种。可选地，所述N型层的掺杂元素包括As及P中的至少一种，所述N型层的掺杂浓度范围是1e17 cm-3~5e17 cm-3。可选地，还包括沟槽隔离结构，所述沟槽隔离结构垂向贯穿所述噪声抑制层。可选地，还包括第一电阻接触部与第二电阻接触部，所述第一电阻接触部与所述电阻层的一端连接，所述第二电阻接触部与所述电阻层的另一端连接。可选地，所述介质层的材质包括氧化硅及氮化硅中的至少一种。如上所述，本发明的薄膜电阻结构，包括从下往上依次叠置的衬底、N型层、噪声抑制层、介质层及电阻层，其中，所述噪声抑制层包括在水平方向上交替排列的N型掺杂层及P型掺杂层。本发明的薄膜电阻结构主要利用噪声抑制层中的交替排列的N型掺杂层及P型掺杂层形成的背靠背双极管结构，在PN结反向偏置时空间电荷区增大了电阻，从而抑制阱区的电势波动或衬底噪声对上层电阻信号传输的影响，提高器件性能的稳定性和可靠性。附图说明图1显示为本发明的薄膜电阻结构于实施例一中的剖面结构示意图。图2显示为本发明的薄膜电阻结构于实施例二中的剖面结构示意图。元件标号说明：1 衬底，2 N型层，3 噪声抑制层，31 第一浓度N型掺杂层，32 第一浓度P型掺杂层，33 第二浓度N型掺杂层，34 第二浓度P型掺杂层，4 介质层，5 电阻层，6沟槽隔离结构，7 第一电阻接触部，8 第二电阻接触部。实施方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一本实施例提供一种薄膜电阻结构，请参阅图1，显示为本实施例的半导体结构的剖面示意图，该薄膜电池结构包括从下往上依次叠置的衬底1、N型层2、噪声抑制层3、介质层4及电阻层5，其中，所述噪声抑制层3包括在水平方向上交替排列的N型掺杂层及P型掺杂层。作为示例，所述衬底1包括硅衬底1及锗硅衬底1中的至少一种，本实施例中的衬底1为硅衬底1。作为示例，所述N型层2的掺杂元素包括As及P中的至少一种，所述N型层2的掺杂浓度范围是1e17 cm-3~5e17 cm-3，本实施例中所述N型层2的掺杂元素包括As。作为示例，所述噪声抑制层3包括单层或多层结构，本实施例中所述噪声抑制层3为单层结构，所述噪声抑制层3包括在水平方向上交替排列的第一浓度N型掺杂层31及第一浓度P型掺杂层32，所述第一浓度N型掺杂层31的掺杂元素包括As及P中的至少一种，所述第一浓度N型掺杂层31的掺杂浓度范围是1e18 cm-3~5e18 cm-3，所述第一浓度P型掺杂层32的掺杂元素包括B，所述第一浓度P型掺杂层32的掺杂浓度范围是1e18 cm-3~5e18 cm-3。此外，所述第一浓度N型掺杂层31和所述第一浓度P型掺杂层32的宽度及彼此之间的间距由指定工艺的设计规则定义，如180 nm的CMOS工艺，典型值可以设置为所述第一浓度N型掺杂层31的最小宽度为300 nm，所述第一浓度P型掺杂层32的最小宽度为300 nm。具体的，所述第一浓度N型掺杂层31及所述第一浓度P型掺杂层32交替排列方式构成的噪声抑制层3结构，通过所述第一浓度N型掺杂层31及所述第一浓度P型掺杂层32形成的背靠背堆叠二极管，可以利用二极管反向偏置时，外加电场与空间电荷区的内电场方向一致，会导致扩散与漂移运动破坏平衡状态的破坏，外加电场驱使空间电荷区两侧的空穴和自由电子移走，使空间电荷区变宽，内电场增强，造成多数载流子扩散运动难以进行，因此，空间电荷区增大了电阻，从而抑制阱区电势波动或衬底噪声对上层电阻信号传输的影响。作为示例，所述电阻层5的材质包括金属、金属硅化物及多晶硅中的至少一种，本实施例中所述电阻层5的材质为金属，所述电阻层5的形成方法包括真空蒸发法、磁控溅射法，所述电阻层5的厚度根据器件实际功能和所选择的薄膜材料的种类决定，本实施例中所述电阻层5的金属包括但不限于CrSi、NiCr及TaN2，所述电阻层5的厚度应小于20 nm。作为示例，所述介质层4的材质包括氧化硅及氮化硅中的至少一种。本实施例中所述介质层4的材质为二氧化硅，相对于氮化硅而言，膜层质量更好，主要起到电气隔离以及防止在工作环境下所述噪声抑制层3中掺杂的杂质元素扩散到所述电阻中造成电阻的阻值等电性能变化对器件功能造成不利影响的作用。作为示例，本实施例的薄膜电阻结构还包括沟槽隔离结构6，所述沟槽隔离结构6垂向贯穿所述噪声抑制层3。所述沟槽隔离结构6的材料包括氧化硅。所述沟槽隔离结构6由所述N型层2的上表面向上延伸并贯穿所述噪声抑制层3并且所述沟槽隔离结构6可贯穿或不贯穿所述介质层4及所述电阻层5，所述沟槽隔离结构6的作用是实现电气隔离。本实施例中所述沟槽隔离结构6贯穿所述介质层4及所述电阻层5，将电阻层5及噪声抑制层3形成一个完整的隔离区，使噪声抑制层3能够更好的发挥其对串扰噪声的抑制作用。作为示例，本实施例的薄膜电阻结构还包括第一电阻接触部7与第二电阻接触部8，所述第一电阻接触部7与所述电阻层5的一端连接，所述第二电阻接触部8与所述电阻层5的另一端连接。所述第一电阻接触部7及所述第二电阻接触部8的作用是实现电阻的电性引出，所述第一电阻接触部7及所述第二电阻接触部8的材质包括但不限于Al。本实施例的薄膜电阻结构，通过在薄膜电阻下方形成由第一浓度N型掺杂区及第一浓度P型掺杂区交替排列组成的噪声抑制层，抑制阱区电势波动或衬底噪声对上层电阻信号传输的影响，有效提高了器件性能的稳定性和可靠性。实施例二本实施例提供一种薄膜电阻结构，与实施例一的薄膜电阻结构不同的是，本实施例的半导体结构中的电阻材质为多晶硅，噪声抑制层3为双层结构以及沟槽隔离结构6不贯穿介质层4及电阻层5。请参阅图2，显示为本实施例的薄膜电阻结构的剖面示意图，包括从下往上依次叠置的衬底1、N型层2、噪声抑制层3、介质层4及电阻层5，其中，所述噪声抑制层3包括在水平方向上交替排列的N型掺杂层及P型掺杂层。作为示例，所述衬底1包括硅衬底1及锗硅衬底1中的至少一种，本实施例中的衬底1为硅衬底1。作为示例，所述N型层2的掺杂元素包括As及P中的至少一种，所述N型层2的掺杂浓度范围是1e17 cm-3~5e17 cm-3，本实施例中所述N型层2的掺杂元素包括As。作为示例，所述噪声抑制层3可为单层或多层结构，本实施例中所述噪声抑制层3为双层结构，即所述薄膜电阻结构包括第一噪声抑制层3及位于所述第一噪声抑制层3上方的第二噪声抑制层3，所述第一噪声抑制层3包括在水平方向上交替排列的第一浓度N型掺杂层31及第一浓度P型掺杂层32，所述第二噪声抑制层3包括在水平方向上交替排列的第二浓度N型掺杂层33及第二浓度P型掺杂层34，所述第二浓度高于所述第一浓度。此外，所述第一浓度N型掺杂层31和所述第一浓度P型掺杂层32的宽度及彼此之间的间距由指定工艺的设计规则定义，如180 nm的CMOS工艺，典型值可以设置为所述第一浓度N型掺杂层31的最小宽度为300 nm，所述第一浓度P型掺杂层32的最小宽度为300 nm。作为示例，所述第二浓度N型掺杂层33位于所述第一浓度P型掺杂层32正上方，所述第二浓度P型掺杂层34位于所述第一浓度N型掺杂层31正上方。作为示例，所述第一浓度N型掺杂层31的掺杂元素包括As及P中的至少一种，所述第一浓度N型掺杂层31的掺杂浓度范围是1e18 cm-3~5e18 cm-3，所述第一浓度P型掺杂层32的掺杂元素包括B，所述第一浓度P型掺杂层32的掺杂浓度范围是1e18 cm-3~5e18 cm-3；所述第二浓度P型掺杂层34的掺杂元素包括B，掺杂浓度范围是1e20 cm-3~5e20 cm-3；所述第二浓度N型掺杂层33的掺杂元素包括As及P中的至少一种，掺杂浓度范围是1e20 cm-3~5e20cm-3。具体的，本实施例中的抑制层为交错排列的N阱和P阱构成的第一抑制层和交错排列的P型掺杂区和N型掺杂区构成的第二抑制层形成的叠层结构，其中，所述第一抑制层及所述第二抑制层中不同导电类型的区域上下对准，可以利用上述二极管反向偏置时，外加电场与空间电荷区的内电场方向一致，导致扩散与漂移运动破坏平衡状态的破坏，外加电场驱使空间电荷区两侧的空穴和自由电子移走，使空间电荷区变宽，内电场增强，造成多数载流子扩散运动难以进行，因此，空间电荷区增大了电阻，从而抑制阱区电势波动或衬底噪声对上层电阻信号传输的影响。本实施例中的双层抑制层结构，进一步加强抑制层对串扰噪声的抑制作用以及提高器件性能稳定性和可靠性。作为示例，所述电阻层5的材质包括金属、金属硅化物及多晶硅中的至少一种。本实施例中所述电阻层5的材质为多晶硅，所述电阻层5的形成方法包括先通过低压化学气相沉积法或者等离子体增强化学气相沉积法或其他合适方法于所述隔离层上沉积得到多晶硅层，然后对多晶硅层进行图形化刻蚀形成所述多晶硅电阻，再根据实际需要选择对所述多晶硅电阻进行或不进行杂质元素掺杂，此外，所述多晶硅电阻的形状、厚度以及宽度等参数根据实际性能需求进行合理设计。作为示例，所述介质层4的材质包括氧化硅及氮化硅中的至少一种，本实施例中所述介质层4的材料为氮化硅，氮化硅相对于氧化硅而言，结构更加致密，隔离作用更好。此外，所述介质层4除了起电气隔离作用外，还起到双层屏蔽作用，一方面防止在工作环境下所述噪声抑制层3中掺杂的杂质元素扩散到所述电阻层5中造成所述电阻层5的阻值等电性能变化对器件功能造成不利影响的作用外，另一方面，在对所述电阻层5进行杂质掺杂以调控其电学性能时，还能够反向充当所述噪声抑制层3的遮掩膜，防止向多晶硅电阻层5中掺杂杂质元素时杂质元素进入所述噪声抑制层3发生掺杂反应，减损所述噪声抑制层3对串扰噪声的抑制作用。作为示例，本实施例的薄膜电阻结构还包括沟槽隔离结构6，所述沟槽隔离结构6垂向贯穿所述噪声抑制层3。所述沟槽隔离结构6的材料包括氧化硅。所述沟槽隔离结构6由所述N型层2的上表面向上延伸并贯穿所述噪声抑制层3并且所述沟槽隔离结构6可贯穿或不贯穿所述介质层4及所述电阻层5，所述沟槽隔离结构6的作用是实现电气隔离。本实施例中所述沟槽隔离结构6仅贯穿所述噪声抑制层3而不贯穿所述介质层4及所述电阻层5，所述沟槽隔离结构6的制备工艺相对简单，且易于平坦化，能够减小寄生效应。作为示例，本实施例的薄膜电阻结构还包括第一电阻接触部7与第二电阻接触部8，所述第一电阻接触部7与所述电阻层5的一端连接，所述第二电阻接触部8与所述电阻层5的另一端连接。所述第一电阻接触部7及所述第二电阻接触部8的作用是实现电阻的电性引出，所述第一电阻接触部7及所述第二电阻接触部8的材质包括但不限于Al。本实施例的薄膜电阻结构，通过在电阻下方形成由交替的第一浓度N型掺杂层及第一浓度P型掺杂层组成的第一噪声抑制层以及由交替的第二浓度N型掺杂层及第二浓度P型掺杂层组成的第二噪声抑制层构成的噪声抑制层结构，抑制阱区电势波动或衬底噪声对上层电阻信号传输的影响，有效提高了器件性能的稳定性和可靠性。综上所述，本发明的薄膜电阻结构，包括从下往上依次叠置的衬底、N型层、噪声抑制层、介质层及电阻层，其中，所述噪声抑制层包括在水平方向上交替排列的N型掺杂层及P型掺杂层。本发明的薄膜电阻结构主要利用噪声抑制层中的交替排列的N型掺杂层及P型掺杂层形成的背靠背双极管结构，在PN结反向偏置时空间电荷区增大了电阻，从而抑制阱区的电势波动或衬底噪声对上层电阻信号传输的影响，提高器件性能的稳定性和可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
