20230213_DigiLock-君华老师基础代码；

20230214_DigiLock-添加PID模块都的代码；

20230215_DigiLock-成功综合和布局的代码，PID效果不对；

20230216_DigiLock-PID初步测试成功代码，存在初始化只能设置一次参数的问题；

20230217_DigiLock-调整了PID参数的的读取Verilog和python代码，
		将所有可设置和可读取的相关信号都提供了接口；
		仍然存在只有第一次设置参数结果正确的问题；

20230218_DigiLock-添加了Verilog和Python代码的部分理解注释，设置限制问题依然存在；

20230219_DigiLock-PID测试成功。逻辑和封装有待完善。

20230220_DigiLock-利用PID和AD以及信号发生器实现了软件式的VCO，响应速度太慢0.2秒一个循环；

20230220_DigiLock1-将PID的位数恢复正常了，最后的乘法及加法结果变为32位；

20230221_DigiLock-优化了PID加法器，采用3加器同时将乘法器输出相加，随后在下一级与上次的输出结果相加；

20230222_DigiLock-完成了DDS并行模式的测试，Python封装函数可设置频率、幅度、相位；

20230223_DigiLock-完成了并行DDS模式与君华老师原有接口的融合；
		删去了所有测试用的寄存器和相应的python脚本；
		更新了python封装；

20230223_DigiLock1-调整了代码风格，添加了一些注释，增加了DDS1的相关控制，用来验证并行模式数据的问题；

20230224_DigiLock-添加了移位连接器用来匹配16位DDS和32位PID输入，也在AD后添加了一个滤波器，不过效果不是很好；

20230228_DigiLock-添加了另一路的PID，形成了两套回路，同时更新了相关的读写控制python程序；

20230302_DigiLock-一款双PID通路，完全满足时序要求的在线AD0/AD1及PID0/1输出的版本，新增了完善版的并行频率调制和并行幅度调制py脚本；

20230303_DigiLock-更换了滤波器的连接方式，直接连接AD，滤波器输出再连接PID，进而连接DDS，这样波形会有很大的改善，这是调试模式；

20230305_DigiLock-两个PID回路添加了滤波器并设置了滤波器参数接口，python脚本同步更新；

20230305_DigiLock-在线调试版本，另外还有MATLAB中波形的一些分析；

		