# 应变硅技术对载流子迁移率的提升机制

## 应变硅技术的基本原理与概念

应变硅（Strained Silicon）技术是通过对硅晶体施加机械应力，改变其晶格常数，从而调整能带结构以提升载流子迁移率的半导体制造工艺。当硅材料受到拉伸或压缩应变时，其晶格间距会发生改变。例如，拉伸应变会使硅原子间距增大，而压缩应变会减小原子间距。这种晶格畸变会直接影响硅的能带结构，特别是导带和价带的简并度分裂（Degeneracy Splitting）以及有效质量（Effective Mass）的变化，最终导致电子和空穴迁移率的显著改善。

在传统硅材料中，载流子迁移率受晶格散射（Lattice Scattering）和杂质散射（Impurity Scattering）限制。应变通过以下两种主要方式提升迁移率：一是降低载流子的有效质量，二是减少散射概率。根据应变方向的不同（双轴应变Biaxial Strain或单轴应变Uniaxial Strain），迁移率提升效果存在显著差异。

## 应变引入的具体实现方法

### 衬底诱导应变技术

通过在硅衬底上外延生长晶格常数不匹配的材料（如SiGe）实现。当硅层在SiGe虚拟衬底（Virtual Substrate）上外延生长时，由于SiGe的晶格常数比硅大4.2%（随Ge含量变化），硅层会受到双轴拉伸应变。这种应变可使电子迁移率提升70%以上，空穴迁移率提升20-50%。Intel的90nm节点首次量产了该技术。

### 局部应变工程技术

通过工艺模块引入局部应变，主要包括：
1. **应力记忆技术（SMT, Stress Memorization Technique）**：利用氮化硅（SiN）覆盖层在高温退火过程中对PMOS施加拉伸应变。
2. **接触孔刻蚀停止层（CESL, Contact Etch Stop Layer）**：沉积具有本征应力的SiN薄膜，对沟道施加单轴应力。压应力CESL提升PMOS性能，拉应力CESL提升NMOS性能。
3. **嵌入式SiGe源漏（eSiGe）**：在PMOS源漏区外延生长SiGe，通过晶格失配对沟道产生单轴压缩应变，可提升空穴迁移率达2倍。

## 应变对载流子迁移率的具体影响机制

### 电子迁移率提升机制

在(100)晶向硅片中，双轴拉伸应变会使得Δ2能带（对应横向有效质量m*_l=0.19m0）下移，而Δ4能带（m*_t=0.92m0）上移。由于电子优先占据低能级的Δ2能带，导致整体导电有效质量降低。实验数据显示，0.8%的双轴应变可使电子迁移率提升约80%。

### 空穴迁移率提升机制

应变会解除价带重空穴带（HH, Heavy Hole）和轻空穴带（LH, Light Hole）的简并。压缩应变使LH带上移，HH带下移，导致空穴主要分布在LH带（有效质量较低）。在1.5GPa单轴压缩应力下，空穴迁移率可提升120%。此外，应变还会改变散射矩阵元（Scattering Matrix Elements），进一步降低声子散射概率。

## 先进节点中的应变技术演进

在FinFET和GAA(Gate-All-Around)架构中，应变技术面临新的挑战和优化：
1. **三维结构应力优化**：Fin的侧壁应变分布需要通过TCAD(TTechnology Computer Aided Design)精确模拟，采用应力 liner和嵌入式SiGe/SiC的协同设计。
2. **应力记忆技术的纳米尺度效应**：当特征尺寸小于20nm时，应力弛豫（Stress Relaxation）效应显著，需要通过原子层沉积（ALD, Atomic Layer Deposition）工艺优化应力层厚度。
3. **应变与高迁移率沟道材料的集成**：在3nm以下节点，应变硅常与Ge/SiGe沟道或III-V族材料集成，此时需考虑能带对齐（Band Alignment）和应力匹配的协同优化。

通过上述方法的综合应用，现代半导体工艺已实现NMOS电子迁移率>500cm²/Vs和PMOS空穴迁移率>250cm²/Vs，相比未应变硅均有显著提升。