<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:02.222</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2013.11.19</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7025308</applicationNumber><claimCount>9</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.08.04</openDate><openNumber>10-2025-0117485</openNumber><originalApplicationDate>2013.11.19</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7034716</originalApplicationNumber><originalExaminationRequestDate>2025.07.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.28</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247034716</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 미세화에 따라 현저하게 되는 전기 특성의 저하를 억제할 수 있는 구성의 반도체 장치를 제공한다. 기판 위에 기판측으로부터 제 1 산화물 반도체층, 제 2 산화물 반도체층, 제 3 산화물 반도체층의 순서로 적층한 산화물 반도체층과; 산화물 반도체층과 접촉하는 소스 전극층 및 드레인 전극층과; 산화물 반도체층, 소스 전극층 및 드레인 전극층 위에 형성된 게이트 절연막과; 게이트 절연막 위에 형성된 게이트 전극층을 포함한다. 제 1 산화물 반도체층은 제 1 영역을 포함한다. 게이트 절연막은 제 2 영역을 포함한다. 제 1 영역의 막 두께를 TS1, 제 2 영역의 막 두께를 TGI로 할 때, TS1≥TGI로 한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2014.06.05</internationOpenDate><internationOpenNumber>WO2014084152</internationOpenNumber><internationalApplicationDate>2013.11.19</internationalApplicationDate><internationalApplicationNumber>PCT/JP2013/081577</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서:제1 채널 형성 영역에 실리콘을 포함하는 제1 트랜지스터;제2 채널 형성 영역에 산화물 반도체를 포함하는 제2 트랜지스터; 및상기 제1 트랜지스터 및 상기 제2 트랜지스터에 전기적으로 접속된 용량 소자를 포함하며,상기 반도체 장치는:상기 제1 트랜지스터의 제1 게이트 전극층 및 상기 제2 트랜지스터의 문턱 전압을 제어하는 전극;상기 제1 게이트 전극층의 상면 및 상기 전극의 상면 위에서 상기 제1 게이트 전극층의 상면 및 상기 전극의 상면과 접촉하는 제1 절연층;상기 제1 절연층 위에 있고, 상기 제2 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층 위의 제2 절연층;상기 산화물 반도체층의 상면 위에서 상기 산화물 반도체층의 상면과 접촉하는 제1 도전막; 및상기 제2 트랜지스터의 제2 게이트 전극층 및 상기 제2 절연층의 상면 위에서 상기 제2 절연층의 상면과 접촉하는 제2 도전막을 더 포함하고,상기 제2 도전막은 상기 용량 소자의 하나의 전극으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서:제1 채널 형성 영역에 실리콘을 포함하는 제1 트랜지스터;제2 채널 형성 영역에 산화물 반도체를 포함하는 제2 트랜지스터; 및용량 소자를 포함하며,상기 반도체 장치는:상기 제1 트랜지스터의 제1 게이트 전극층 및 상기 제2 트랜지스터의 문턱 전압을 제어하는 전극;상기 제1 게이트 전극층 및 상기 전극 위의 제1 절연층;상기 제1 절연층 위에 있고, 상기 제2 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층 위의 제2 절연층;상기 산화물 반도체층의 상면 위에서 상기 산화물 반도체층의 상면과 접촉하는 제1 도전막; 및상기 제2 트랜지스터의 제2 게이트 전극층 및 상기 제2 절연층 위의 제2 도전막을 더 포함하고,상기 제2 도전막은 상기 용량 소자의 하나의 전극으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서:제1 채널 형성 영역에 실리콘을 포함하는 제1 트랜지스터;제2 채널 형성 영역에 산화물 반도체를 포함하는 제2 트랜지스터; 및용량 소자를 포함하며,상기 반도체 장치는:상기 제1 트랜지스터의 제1 게이트 전극층 및 상기 제2 트랜지스터의 문턱 전압을 제어하는 전극;상기 제1 게이트 전극층 및 상기 전극 위의 제1 절연층;상기 제1 절연층 위에 있고, 상기 제2 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층 위의 제2 절연층;상기 산화물 반도체층의 상면 위에서 상기 산화물 반도체층의 상면과 접촉하는 제1 도전막; 및상기 제2 트랜지스터의 제2 게이트 전극층 및 상기 제2 절연층 위의 제2 도전막을 더 포함하고,상기 제2 도전막은 상기 용량 소자의 하나의 전극으로서 기능하고,상기 제1 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서:제1 채널 형성 영역에 실리콘을 포함하는 제1 트랜지스터;제2 채널 형성 영역에 산화물 반도체를 포함하는 제2 트랜지스터; 및상기 제1 트랜지스터 및 상기 제2 트랜지스터에 전기적으로 접속된 용량 소자를 포함하며,상기 반도체 장치는:상기 제1 트랜지스터의 제1 게이트 전극층 및 상기 제2 트랜지스터의 문턱 전압을 제어하는 전극;상기 제1 게이트 전극층의 상면 및 상기 전극의 상면 위에서 상기 제1 게이트 전극층의 상면 및 상기 전극의 상면과 접촉하는 제1 절연층;상기 제1 절연층 위에 있고, 상기 제2 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층 위의 제2 절연층;상기 산화물 반도체층의 상면 위에서 상기 산화물 반도체층의 상면과 접촉하는 소스 전극층; 및상기 제2 트랜지스터의 제2 게이트 전극층 및 상기 제2 절연층의 상면 위에서 상기 제2 절연층의 상면과 접촉하는 제1 도전막을 더 포함하고,상기 제1 도전막은 상기 용량 소자의 하나의 전극으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서:제1 채널 형성 영역에 실리콘을 포함하는 제1 트랜지스터;제2 채널 형성 영역에 산화물 반도체를 포함하는 제2 트랜지스터; 및용량 소자를 포함하며,상기 반도체 장치는:상기 제1 트랜지스터의 제1 게이트 전극층 및 상기 제2 트랜지스터의 문턱 전압을 제어하는 전극;상기 제1 게이트 전극층 및 상기 전극 위의 제1 절연층;상기 제1 절연층 위에 있고, 상기 제2 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층 위의 제2 절연층;상기 산화물 반도체층의 상면 위에서 상기 산화물 반도체층의 상면과 접촉하는 제1 도전막; 및상기 제2 트랜지스터의 제2 게이트 전극층 및 상기 제2 절연층 위의 제2 도전막을 더 포함하고,상기 제2 도전막은 상기 용량 소자의 하나의 전극으로서 기능하고,상기 제1 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하고,상기 제1 도전막은 상기 용량 소자의 다른 하나의 전극에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서:제1 채널 형성 영역에 실리콘을 포함하는 제1 트랜지스터;제2 채널 형성 영역에 산화물 반도체를 포함하는 제2 트랜지스터; 및상기 제1 트랜지스터 및 상기 제2 트랜지스터에 전기적으로 접속된 용량 소자를 포함하며,상기 반도체 장치는:상기 제1 트랜지스터의 제1 게이트 전극층 및 상기 제2 트랜지스터의 문턱 전압을 제어하는 전극;상기 제1 게이트 전극층의 상면 및 상기 전극의 상면 위에서 상기 제1 게이트 전극층의 상면 및 상기 전극의 상면과 접촉하는 제1 절연층;상기 제1 절연층 위에 있고, 상기 제2 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층 위의 제2 절연층;상기 산화물 반도체층의 상면 위에서 상기 산화물 반도체층의 상면과 접촉하는 소스 전극층 및 드레인 전극층; 및상기 제2 트랜지스터의 제2 게이트 전극층 및 상기 제2 절연층의 상면 위에서 상기 제2 절연층의 상면과 접촉하는 제1 도전막을 더 포함하고,상기 제1 도전막은 상기 용량 소자의 하나의 전극으로서 기능하고,상기 소스 전극층 및 상기 드레인 전극층 중 하나는 상기 제1 도전막과 중첩하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서:제1 채널 형성 영역에 실리콘을 포함하는 제1 트랜지스터;제2 채널 형성 영역에 산화물 반도체를 포함하는 제2 트랜지스터; 및상기 제1 트랜지스터 및 상기 제2 트랜지스터에 전기적으로 접속된 용량 소자를 포함하며,상기 반도체 장치는:상기 제1 트랜지스터의 제1 게이트 전극층 및 상기 제2 트랜지스터의 문턱 전압을 제어하는 전극;상기 제1 게이트 전극층의 상면 및 상기 전극의 상면 위에서 상기 제1 게이트 전극층의 상면 및 상기 전극의 상면과 접촉하는 제1 절연층;상기 제1 절연층 위에 있고, 상기 제2 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층 위의 제2 절연층;상기 산화물 반도체층의 상면 위에서 상기 산화물 반도체층의 상면과 접촉하는 제1 도전막; 및상기 제2 트랜지스터의 제2 게이트 전극층 및 상기 제2 절연층의 상면 위에서 상기 제2 절연층의 상면과 접촉하는 상기 용량 소자의 하나의 전극을 더 포함하고,상기 제1 도전막은 상기 용량 소자의 다른 하나의 전극에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서:제1 채널 형성 영역에 실리콘을 포함하는 제1 트랜지스터;제2 채널 형성 영역에 산화물 반도체를 포함하는 제2 트랜지스터; 및상기 제1 트랜지스터 및 상기 제2 트랜지스터에 전기적으로 접속된 용량 소자를 포함하며,상기 반도체 장치는:상기 제1 트랜지스터의 제1 게이트 전극층 및 상기 제2 트랜지스터의 문턱 전압을 제어하는 전극;상기 제1 게이트 전극층의 상면 및 상기 전극의 상면 위에서 상기 제1 게이트 전극층의 상면 및 상기 전극의 상면과 접촉하는 제1 절연층;상기 제1 절연층 위에 있고, 상기 제2 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층 위의 제2 절연층;상기 산화물 반도체층에 전기적으로 접속된 상기 용량 소자의 하나의 전극; 및상기 제2 트랜지스터의 제2 게이트 전극층 및 상기 제2 절연층의 상면 위에서 상기 제2 절연층의 상면과 접촉하는 상기 용량 소자의 다른 하나의 전극을 더 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치로서:제1 채널 형성 영역에 실리콘을 포함하는 제1 트랜지스터;제2 채널 형성 영역에 산화물 반도체를 포함하는 제2 트랜지스터; 및상기 제1 트랜지스터 및 상기 제2 트랜지스터에 전기적으로 접속된 용량 소자를 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>MATSUBAYASHI, Daisuke</engName><name>마츠바야시 다이스케</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SHINOHARA, Satoshi</engName><name>시노하라 사토시</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SEKINE, Wataru</engName><name>세키네 와타루</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2012.11.30</priorityApplicationDate><priorityApplicationNumber>JP-P-2012-261795</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.07.28</receiptDate><receiptNumber>1-1-2025-0855311-71</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257025308.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fe118eaf6a2d9404e392904d8c74cf405beb5950568af9a6c2e9e6a14587fadaa2f15dc94e64cf31ab3b147d489eebf091a1fcdec27546cd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfafcbc342afaea4d579fa5122f6d4d05b8aff2931b8ff18d52d26b48ce5ef041006e837ee5fa4aa6c4fe735d4a92604a976bd20b235f715ff</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>