Fitter report for Scrambler_Receiver
Thu Jan 23 17:19:36 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Jan 23 17:19:36 2025       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; Scrambler_Receiver                          ;
; Top-level Entity Name           ; Scrambler_Receiver                          ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 6,080 / 41,910 ( 15 % )                     ;
; Total registers                 ; 7271                                        ;
; Total pins                      ; 36 / 499 ( 7 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 3,360 / 5,662,720 ( < 1 % )                 ;
; Total RAM Blocks                ; 8 / 553 ( 1 % )                             ;
; Total DSP Blocks                ; 32 / 112 ( 29 % )                           ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 1 / 15 ( 7 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.1%      ;
;     Processor 3            ;   9.7%      ;
;     Processor 4            ;   9.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                 ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Audio_interface:Audio_interface|AudioPLL:Audio_PLL|AudioPLL_0002:audiopll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[0]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[0]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[1]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[1]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[2]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[2]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[3]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[3]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[4]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[4]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[5]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[5]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[6]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[6]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[7]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[7]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[8]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[8]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[9]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[9]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[10]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[10]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[11]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[11]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[12]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[12]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[13]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[13]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[14]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[14]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[15]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[15]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[0]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[0]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[1]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[1]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[2]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[2]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[3]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[3]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[4]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[4]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[5]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[5]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[6]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[6]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[7]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[7]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[8]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[8]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[9]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[9]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[10]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[10]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[11]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[11]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[12]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[12]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[13]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[13]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[14]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[14]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[15]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[15]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[0]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|tw_addr[0]                                                                                                            ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[0]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[0]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[1]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|tw_addr[0]                                                                                                            ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[1]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[1]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[2]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|tw_addr[0]                                                                                                            ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[2]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[2]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[3]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|tw_addr[0]                                                                                                            ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[3]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[3]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[4]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|tw_addr[0]                                                                                                            ; AY               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[4]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[4]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[5]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|tw_addr[0]                                                                                                            ; AY               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[5]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_count[5]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[0]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[0]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[1]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[1]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[2]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[2]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[3]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[3]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[4]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[4]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[5]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[5]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[6]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[6]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[7]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[7]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[8]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[8]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[9]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[9]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[10]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[10]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[11]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[11]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[12]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[12]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[13]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[13]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[14]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[14]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[15]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[15]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[0]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[0]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[1]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[1]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[2]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[2]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[3]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[3]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[4]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[4]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[5]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[5]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[6]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[6]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[7]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[7]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[8]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[8]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[9]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[9]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[10]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[10]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[11]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[11]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[12]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[12]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[13]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[13]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[14]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[14]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[15]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[15]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                   ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[0]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|tw_addr[0]                                                                                                            ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[0]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[0]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[1]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|tw_addr[0]                                                                                                            ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[1]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[1]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[2]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|tw_addr[0]                                                                                                            ; AY               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[2]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[2]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[3]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|tw_addr[0]                                                                                                            ; AY               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[3]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_count[3]~_Duplicate_1                                                                                             ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[0]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[1]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[2]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[3]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[4]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[5]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[6]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[7]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[8]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[9]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[10]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[11]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[12]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[13]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[14]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[15]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[0]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[1]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[2]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[3]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[4]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[5]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[6]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[7]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[8]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[9]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[10]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[11]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[12]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[13]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[14]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[15]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[0]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|tw_addr[0]                                                                                                           ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[0]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[0]~_Duplicate_1                                                                                            ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[1]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|tw_addr[0]                                                                                                           ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[1]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[1]~_Duplicate_1                                                                                            ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[2]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|tw_addr[0]                                                                                                           ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[2]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[2]~_Duplicate_1                                                                                            ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[3]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|tw_addr[0]                                                                                                           ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[3]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[3]~_Duplicate_1                                                                                            ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|tw_addr[0]                                                                                                           ; AY               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[4]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[4]~_Duplicate_1                                                                                            ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|tw_addr[0]                                                                                                           ; AY               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[5]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_count[5]~_Duplicate_1                                                                                            ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[0]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[1]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[2]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[3]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[4]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[5]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[6]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[7]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[8]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[9]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[10]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[11]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[12]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[13]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[14]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[15]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[0]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[1]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[2]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[3]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[4]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[5]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[6]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[7]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[8]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[9]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[10]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[11]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[12]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[13]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[14]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[15]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                                    ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[0]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|tw_addr[0]                                                                                                           ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[0]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[0]~_Duplicate_1                                                                                            ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[1]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|tw_addr[0]                                                                                                           ; AX               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[1]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[1]~_Duplicate_1                                                                                            ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[2]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|tw_addr[0]                                                                                                           ; AY               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[2]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[2]~_Duplicate_1                                                                                            ; Q                ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[3]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|tw_addr[0]                                                                                                           ; AY               ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[3]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_count[3]~_Duplicate_1                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-1]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-1]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-1]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-1]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-2]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-2]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-2]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-2]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-3]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-3]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-3]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-3]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-4]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-4]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-4]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-4]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-5]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-5]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-5]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-5]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-6]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-6]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-6]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-6]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-7]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-7]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-7]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-7]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-8]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-8]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-8]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-8]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-9]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-9]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-9]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-9]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-10]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-10]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-10]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[-10]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[0]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[0]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[0]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[0]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[1]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[1]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[1]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[1]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[2]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[2]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[2]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[2]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[3]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[3]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[3]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[3]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[4]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[4]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[4]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[4]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[5]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[5]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[5]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[5]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-1]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-1]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-1]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-1]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-2]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-2]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-2]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-2]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-3]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-3]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-3]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-3]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-4]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-4]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-4]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-4]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-5]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-5]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-5]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-5]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-6]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-6]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-6]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-6]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-7]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-7]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-7]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-7]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-8]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-8]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-8]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-8]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-9]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-9]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-9]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-9]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-10]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-10]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-10]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[-10]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[0]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[0]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[0]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[0]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[1]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[1]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[1]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[1]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[2]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[2]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[2]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[2]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[3]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[3]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[3]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[3]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[4]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[4]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[4]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[4]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[5]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[5]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[5]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos941[5]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-1]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-1]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-1]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-1]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-2]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-2]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-2]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-2]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-3]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-3]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-3]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-3]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-4]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-4]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-4]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-4]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-5]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-5]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-5]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-5]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-6]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-6]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-6]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-6]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-7]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-7]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-7]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-7]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-8]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-8]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-8]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-8]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-9]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-9]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-9]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-9]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-10]                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-10]                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-10]~_Duplicate_1                                                                                                          ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[-10]~_Duplicate_1                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[0]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[0]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[0]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[0]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[1]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[1]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[1]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[1]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[2]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[2]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[2]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[2]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[3]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[3]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[3]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[3]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[4]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[4]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[4]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[4]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[5]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[5]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[5]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos1477[5]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-1]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-1]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-1]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-1]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-2]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-2]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-2]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-2]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-3]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-3]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-3]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-3]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-4]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-4]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-4]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-4]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-5]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-5]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-5]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-5]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-6]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-6]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-6]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-6]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-7]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-7]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-7]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-7]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-8]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-8]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-8]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-8]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-9]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-9]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-9]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-9]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-10]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-10]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-10]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[-10]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[0]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[0]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[0]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[0]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[1]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[1]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[1]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[1]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[2]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[2]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[2]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[2]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[3]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[3]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[3]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[3]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[4]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[4]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[4]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[4]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[5]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[5]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[5]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin697[5]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-1]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-1]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-1]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-1]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-2]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-2]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-2]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-2]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-3]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-3]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-3]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-3]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-4]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-4]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-4]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-4]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-5]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-5]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-5]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-5]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-6]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-6]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-6]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-6]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-7]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-7]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-7]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-7]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-8]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-8]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-8]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-8]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-9]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-9]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-9]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-9]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-10]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-10]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-10]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[-10]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[0]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[0]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[0]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[0]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[1]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[1]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[1]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[1]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[2]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[2]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[2]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[2]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[3]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[3]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[3]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[3]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[4]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[4]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[4]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[4]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[5]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[5]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[5]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin941[5]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-1]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-1]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-1]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-1]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-2]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-2]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-2]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-2]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-3]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-3]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-3]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-3]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-4]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-4]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-4]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-4]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-5]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-5]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-5]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-5]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-6]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-6]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-6]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-6]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-7]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-7]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-7]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-7]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-8]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-8]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-8]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-8]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-9]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-9]                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-9]~_Duplicate_1                                                                                                           ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-9]~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-10]                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-10]                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-10]~_Duplicate_1                                                                                                          ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[-10]~_Duplicate_1                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[0]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[0]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[0]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[0]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[1]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[1]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[1]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[1]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[2]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[2]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[2]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[2]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[3]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[3]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[3]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[3]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[4]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[4]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[4]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[4]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[5]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AY               ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[5]                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[5]~_Duplicate_1                                                                                                            ; Q                ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_sin1477[5]~_Duplicate_1                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                                                                                                                            ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-1]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-2]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-3]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-4]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-5]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-6]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-7]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-8]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-9]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-10]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-11]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-12]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-13]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[-14]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[0]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos697[1]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-1]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-2]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-3]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-4]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-5]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-6]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-7]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-8]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-9]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-10]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-11]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-12]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-13]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[-14]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[0]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos941[1]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-1]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-2]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-3]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-4]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-5]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-6]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-7]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-8]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-9]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-10]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-11]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-12]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-13]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[-14]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[0]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempcos1477[1]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~SCLR_LUT                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_4                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_5                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-1]~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~SCLR_LUT                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_4                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_5                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-2]~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~SCLR_LUT                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_4                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_5                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-3]~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~SCLR_LUT                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_4                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_5                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-4]~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~SCLR_LUT                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_4                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_5                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-5]~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~SCLR_LUT                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_4                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_5                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-6]~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~SCLR_LUT                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_4                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_5                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-7]~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~SCLR_LUT                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_4                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_5                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-8]~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~SCLR_LUT                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_3                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_3                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_4                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_4                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_4                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_5                                                                                                              ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-9]~_Duplicate_5                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~SCLR_LUT                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_1                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_2                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_2                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_2                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_3                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_3                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_3                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_4                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_4                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_4                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_5                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-10]~_Duplicate_5                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~SCLR_LUT                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_1                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_2                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_2                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_2                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_3                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_3                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_3                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_4                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_4                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_4                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_5                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-11]~_Duplicate_5                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~SCLR_LUT                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_1                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_2                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_2                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_2                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_3                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_3                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_3                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_4                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_4                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_4                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_5                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-12]~_Duplicate_5                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~SCLR_LUT                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_1                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_2                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_2                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_2                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_3                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_3                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_3                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_4                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_4                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_4                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_5                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-13]~_Duplicate_5                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~SCLR_LUT                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_1                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_2                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_2                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_2                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_3                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_3                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_3                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_4                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_4                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_4                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_5                                                                                                             ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[-14]~_Duplicate_5                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_1                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~SCLR_LUT                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_1                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_2                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_2                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_2                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_3                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_3                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_3                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_4                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_4                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_4                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_5                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[0]~_Duplicate_5                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_1                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~SCLR_LUT                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_1                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_2                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_2                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_2                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_3                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_3                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_3                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_4                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_4                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_4                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_5                                                                                                               ; Q                ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempinput[1]~_Duplicate_5                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                                                                                                                 ; AY               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-1]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-2]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-3]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-4]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-5]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-6]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-7]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-8]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-9]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-10]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-11]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-12]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-13]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-14]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[-15]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin697[0]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-1]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-2]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-3]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-4]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-5]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-6]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-7]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-8]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-9]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-10]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-11]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-12]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-13]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-14]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[-15]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin941[0]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-1]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-2]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-3]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-4]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-5]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-6]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-7]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-8]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-9]                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-10]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-11]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-12]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-13]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-14]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[-15]                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|tempsin1477[0]                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                                                                                                                 ; AX               ;                       ;
; Audio_interface:Audio_interface|RCV.left1                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|RCV.left1~DUPLICATE                                                                                                                            ;                  ;                       ;
; Audio_interface:Audio_interface|RCV.left3                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|RCV.left3~DUPLICATE                                                                                                                            ;                  ;                       ;
; Audio_interface:Audio_interface|RCV.left5                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|RCV.left5~DUPLICATE                                                                                                                            ;                  ;                       ;
; Audio_interface:Audio_interface|RCV.right1                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|RCV.right1~DUPLICATE                                                                                                                           ;                  ;                       ;
; Audio_interface:Audio_interface|RCV.right3                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|RCV.right3~DUPLICATE                                                                                                                           ;                  ;                       ;
; Audio_interface:Audio_interface|\Aud_RCV_XMT:k[0]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|\Aud_RCV_XMT:k[0]~DUPLICATE                                                                                                                    ;                  ;                       ;
; Audio_interface:Audio_interface|\Aud_RCV_XMT:k[3]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|\Aud_RCV_XMT:k[3]~DUPLICATE                                                                                                                    ;                  ;                       ;
; Audio_interface:Audio_interface|i2c:I2C_controller|AUDIO.s5                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|i2c:I2C_controller|AUDIO.s5~DUPLICATE                                                                                                          ;                  ;                       ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[3]~DUPLICATE                                                                                           ;                  ;                       ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Port:index[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Port:index[0]~DUPLICATE                                                                                                ;                  ;                       ;
; Audio_interface:Audio_interface|i2c:I2C_controller|num[1]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_interface:Audio_interface|i2c:I2C_controller|num[1]~DUPLICATE                                                                                                            ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_count[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_count[0]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_count[1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_count[1]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_count[4]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_count[4]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_count[5]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_count[5]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_do_re[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_do_re[0]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_do_re[7]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_do_re[7]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_sp_en                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_sp_en~DUPLICATE                                                                                                   ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|di_count[4]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|di_count[4]~DUPLICATE                                                                                                 ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|mu_do_im[11]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|mu_do_im[11]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|mu_do_re[7]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|mu_do_re[7]~DUPLICATE                                                                                                 ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf1_count[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf1_count[0]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf1_count[2]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf1_count[2]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf1_count[3]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf1_count[3]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf1_count[5]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf1_count[5]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_sp_en                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_sp_en~DUPLICATE                                                                                                   ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|di_count[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|di_count[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][4]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][4]~DUPLICATE                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][6]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][6]~DUPLICATE                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][8]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][8]~DUPLICATE                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][9]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][9]~DUPLICATE                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][11]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][11]~DUPLICATE                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][13]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][13]~DUPLICATE                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][3]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][3]~DUPLICATE                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][8]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][8]~DUPLICATE                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][8]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][8]~DUPLICATE                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB2|buf_re[0][4]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB2|buf_re[0][4]~DUPLICATE                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB2|buf_re[0][6]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB2|buf_re[0][6]~DUPLICATE                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|bf1_count[1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|bf1_count[1]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|di_count[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|di_count[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_l0v:auto_generated|cntr_djf:cntr1|counter_reg_bit[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_l0v:auto_generated|cntr_djf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_l0v:auto_generated|cntr_djf:cntr1|counter_reg_bit[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_l0v:auto_generated|cntr_djf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_count[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_count[1]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_count[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_count[4]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_count[5]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_count[5]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_do_re[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_do_re[1]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_do_re[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_do_re[3]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_do_re[5]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_do_re[5]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_do_re[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_do_re[10]~DUPLICATE                                                                                              ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_do_im[8]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_do_im[8]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_do_re[12]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_do_re[12]~DUPLICATE                                                                                              ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|di_count[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|di_count[0]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_count[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_count[0]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_count[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_count[1]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_count[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_count[3]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_do_im[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_do_im[1]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_do_re[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_do_re[10]~DUPLICATE                                                                                              ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|di_count[1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|di_count[1]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|di_count[4]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|di_count[4]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][2]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][2]~DUPLICATE                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][3]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][3]~DUPLICATE                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][6]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][6]~DUPLICATE                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][8]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][8]~DUPLICATE                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][9]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][9]~DUPLICATE                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][13]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][13]~DUPLICATE                                                                              ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][7]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][7]~DUPLICATE                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][8]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][8]~DUPLICATE                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf1_count[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf1_count[2]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf1_count[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf1_count[4]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf2_count[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf2_count[0]~DUPLICATE                                                                                               ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf2_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf2_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|di_count[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|di_count[0]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|di_count[3]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|di_count[3]~DUPLICATE                                                                                                ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][6]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][6]~DUPLICATE                                                                                           ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][7]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][7]~DUPLICATE                                                                                           ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][12]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][12]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][14]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][14]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][15]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[3][15]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[12][0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[12][0]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[17][10]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[17][10]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[18][0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[18][0]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[27][6]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[27][6]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[29][7]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[29][7]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[32][0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[32][0]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[32][3]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[32][3]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[32][11]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[32][11]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[35][11]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[35][11]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[36][13]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[36][13]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[37][0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[37][0]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[37][15]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[37][15]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[41][15]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[41][15]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[42][3]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[42][3]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[48][4]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[48][4]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[48][10]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[48][10]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[53][9]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[53][9]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[54][0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[54][0]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[54][2]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[54][2]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[55][13]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[55][13]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[58][13]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[58][13]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[59][0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[59][0]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[59][3]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[59][3]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[59][7]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[59][7]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[61][8]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[61][8]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][0]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][1]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][1]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][7]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][7]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][10]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][10]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][12]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][12]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][14]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[62][14]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[63][1]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[63][1]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[63][12]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_im[63][12]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[0][15]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[0][15]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[3][3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[3][3]~DUPLICATE                                                                                           ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[3][11]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[3][11]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[3][12]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[3][12]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[15][14]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[15][14]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[17][1]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[17][1]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[17][5]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[17][5]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[17][10]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[17][10]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[17][15]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[17][15]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[34][4]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[34][4]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[34][15]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[34][15]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[35][12]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[35][12]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[36][11]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[36][11]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[41][3]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[41][3]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[43][12]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[43][12]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[44][14]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[44][14]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[48][10]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[48][10]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[53][5]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[53][5]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[53][7]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[53][7]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[53][13]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[53][13]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[55][3]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[55][3]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[58][5]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[58][5]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][1]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][1]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][7]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][7]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][11]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][11]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][14]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][14]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][15]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[59][15]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[60][10]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[60][10]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[61][4]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[61][4]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[62][3]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[62][3]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[62][5]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[62][5]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[62][13]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[62][13]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[63][1]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[63][1]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[63][14]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|buf_re[63][14]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[3][6]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[3][6]~DUPLICATE                                                                                          ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[3][11]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[3][11]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[13][3]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[13][3]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[13][8]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[13][8]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[13][10]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[13][10]~DUPLICATE                                                                                        ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[17][10]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[17][10]~DUPLICATE                                                                                        ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[18][3]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[18][3]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[21][7]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[21][7]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[25][6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[25][6]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[27][5]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[27][5]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[29][8]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[29][8]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[32][0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[32][0]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[32][9]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[32][9]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[37][3]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[37][3]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[37][8]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[37][8]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[41][11]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[41][11]~DUPLICATE                                                                                        ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[41][13]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[41][13]~DUPLICATE                                                                                        ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[44][11]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[44][11]~DUPLICATE                                                                                        ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[44][14]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[44][14]~DUPLICATE                                                                                        ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[59][1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[59][1]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[59][4]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[59][4]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[59][5]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[59][5]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[59][8]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[59][8]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[60][5]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[60][5]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][0]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][1]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][4]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][4]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][6]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][8]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][8]~DUPLICATE                                                                                         ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][10]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][10]~DUPLICATE                                                                                        ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][11]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][11]~DUPLICATE                                                                                        ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][12]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][12]~DUPLICATE                                                                                        ;                  ;                       ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][15]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|buf_re[62][15]~DUPLICATE                                                                                        ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[-1]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[-1]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[-2]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[-2]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[-10]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[-10]~DUPLICATE                                                                                                          ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[2]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[2]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[3]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[3]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[4]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[4]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[-3]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[-3]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[-7]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[-7]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[-8]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[-8]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[-10]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[-10]~DUPLICATE                                                                                                          ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[1]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[1]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[4]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos941[4]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos1477[-3]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos1477[-3]~DUPLICATE                                                                                                          ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos1477[-6]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos1477[-6]~DUPLICATE                                                                                                          ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos1477[-8]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos1477[-8]~DUPLICATE                                                                                                          ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos1477[4]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos1477[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[-3]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[-3]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[-5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[-5]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[-7]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[-7]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[-9]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[-9]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[4]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[4]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[5]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin697[5]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[-2]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[-2]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[-5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[-5]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[-8]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[-8]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[-10]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[-10]~DUPLICATE                                                                                                          ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[1]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[1]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[4]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin941[4]~DUPLICATE                                                                                                            ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[-1]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[-1]~DUPLICATE                                                                                                          ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[-7]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[-7]~DUPLICATE                                                                                                          ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[3]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[3]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[4]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; toplevel_iq:DTMF_corr|dec_control:cntrl_unit|out_ready_flag                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|dec_control:cntrl_unit|out_ready_flag~DUPLICATE                                                                                                          ;                  ;                       ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|index[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|index[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|index[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|index[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|state.COMPUTE                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|state.COMPUTE~DUPLICATE                                                                                                             ;                  ;                       ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|state.STORE                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|state.STORE~DUPLICATE                                                                                                               ;                  ;                       ;
; toplevel_iq:DTMF_corr|markingv1:mark_unit|counter[0]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|markingv1:mark_unit|counter[0]~DUPLICATE                                                                                                                 ;                  ;                       ;
; toplevel_iq:DTMF_corr|markingv1:mark_unit|state.IDLE                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|markingv1:mark_unit|state.IDLE~DUPLICATE                                                                                                                 ;                  ;                       ;
; toplevel_iq:DTMF_corr|markingv1:mark_unit|state.STORE                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|markingv1:mark_unit|state.STORE~DUPLICATE                                                                                                                ;                  ;                       ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|state.IDLE                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|multv6:mult_unit|state.IDLE~DUPLICATE                                                                                                                    ;                  ;                       ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer941[6][13]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer941[6][13]~DUPLICATE                                                                                                         ;                  ;                       ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|index[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|index[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|index[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|index[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|index[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|index[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14739 ) ; 0.00 % ( 0 / 14739 )       ; 0.00 % ( 0 / 14739 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14739 ) ; 0.00 % ( 0 / 14739 )       ; 0.00 % ( 0 / 14739 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14729 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6,080 / 41,910        ; 15 %  ;
; ALMs needed [=A-B+C]                                        ; 6,080                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,890 / 41,910        ; 16 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,087                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,437                 ;       ;
;         [c] ALMs used for registers                         ; 2,366                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 833 / 41,910          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 23 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 21                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 897 / 4,191           ; 21 %  ;
;     -- Logic LABs                                           ; 897                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 7,027                 ;       ;
;     -- 7 input functions                                    ; 98                    ;       ;
;     -- 6 input functions                                    ; 2,520                 ;       ;
;     -- 5 input functions                                    ; 524                   ;       ;
;     -- 4 input functions                                    ; 705                   ;       ;
;     -- <=3 input functions                                  ; 3,180                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,953                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 7,271                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,905 / 83,820        ; 8 %   ;
;         -- Secondary logic registers                        ; 366 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 7,039                 ;       ;
;         -- Routing optimization registers                   ; 232                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 36 / 499              ; 7 %   ;
;     -- Clock pins                                           ; 4 / 11                ; 36 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 8 / 553               ; 1 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 3,360 / 5,662,720     ; < 1 % ;
; Total block memory implementation bits                      ; 81,920 / 5,662,720    ; 1 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 32 / 112              ; 29 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.6% / 3.8% / 2.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 14.5% / 15.7% / 11.8% ;       ;
; Maximum fan-out                                             ; 7272                  ;       ;
; Highest non-global fan-out                                  ; 1868                  ;       ;
; Total fan-out                                               ; 62097                 ;       ;
; Average fan-out                                             ; 3.38                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6080 / 41910 ( 15 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 6080                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6890 / 41910 ( 16 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1087                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3437                  ; 0                              ;
;         [c] ALMs used for registers                         ; 2366                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 833 / 41910 ( 2 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 23 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 21                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 897 / 4191 ( 21 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 897                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 7027                  ; 0                              ;
;     -- 7 input functions                                    ; 98                    ; 0                              ;
;     -- 6 input functions                                    ; 2520                  ; 0                              ;
;     -- 5 input functions                                    ; 524                   ; 0                              ;
;     -- 4 input functions                                    ; 705                   ; 0                              ;
;     -- <=3 input functions                                  ; 3180                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3953                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 6905 / 83820 ( 8 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 366 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 7039                  ; 0                              ;
;         -- Routing optimization registers                   ; 232                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 34                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 3360                  ; 0                              ;
; Total block memory implementation bits                      ; 81920                 ; 0                              ;
; M10K block                                                  ; 8 / 553 ( 1 % )       ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 32 / 112 ( 28 % )     ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 7288                  ; 1                              ;
;     -- Registered Input Connections                         ; 7252                  ; 0                              ;
;     -- Output Connections                                   ; 5                     ; 7284                           ;
;     -- Registered Output Connections                        ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 64608                 ; 7320                           ;
;     -- Registered Connections                               ; 34307                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 8                     ; 7285                           ;
;     -- hard_block:auto_generated_inst                       ; 7285                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 19                    ; 2                              ;
;     -- Output Ports                                         ; 13                    ; 3                              ;
;     -- Bidir Ports                                          ; 4                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50  ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50  ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 14                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]     ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 3033                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]     ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]      ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]      ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]      ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]      ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]      ; W25   ; 5B       ; 89           ; 20           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]      ; V25   ; 5B       ; 89           ; 20           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]      ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]      ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]      ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]      ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT    ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------+
; AUD_ADCLRCK   ; AH29  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                      ;
; AUD_BCLK      ; AF30  ; 5A       ; 89           ; 15           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                      ;
; AUD_DACLRCK   ; AG30  ; 5A       ; 89           ; 16           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                      ;
; FPGA_I2C_SDAT ; Y23   ; 5A       ; 89           ; 13           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Audio_interface:Audio_interface|i2c:I2C_controller|sdo ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 8 / 80 ( 10 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 11 / 32 ( 34 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 11 / 16 ( 69 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 80 ( 1 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                      ;                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; Audio_interface:Audio_interface|AudioPLL:Audio_PLL|AudioPLL_0002:audiopll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                      ; Integer PLL                ;
;     -- PLL Location                                                                                                                                  ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                       ; none                       ;
;     -- PLL Bandwidth                                                                                                                                 ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                       ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                                                     ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                    ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                             ; 1087.5 MHz                 ;
;     -- PLL Operation Mode                                                                                                                            ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                             ; 27.586207 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                             ; 73.563218 MHz              ;
;     -- PLL Enable                                                                                                                                    ; On                         ;
;     -- PLL Fractional Division                                                                                                                       ; N/A                        ;
;     -- M Counter                                                                                                                                     ; 87                         ;
;     -- N Counter                                                                                                                                     ; 4                          ;
;     -- PLL Refclk Select                                                                                                                             ;                            ;
;             -- PLL Refclk Select Location                                                                                                            ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                    ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                    ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                       ; N/A                        ;
;             -- CORECLKIN source                                                                                                                      ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                    ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                     ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                      ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                       ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                                                       ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                       ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                       ; N/A                        ;
;     -- PLL Output Counter                                                                                                                            ;                            ;
;         -- Audio_interface:Audio_interface|AudioPLL:Audio_PLL|AudioPLL_0002:audiopll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                ; 18.432203 MHz              ;
;             -- Output Clock Location                                                                                                                 ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; On                         ;
;             -- Duty Cycle                                                                                                                            ; 50.0000                    ;
;             -- Phase Shift                                                                                                                           ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                             ; 59                         ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                          ;
;             -- C Counter PRST                                                                                                                        ; 1                          ;
;                                                                                                                                                      ;                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                ; Entity Name         ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |Scrambler_Receiver                                ; 6080.0 (0.5)         ; 6889.0 (0.5)                     ; 831.0 (0.0)                                       ; 22.0 (0.0)                       ; 0.0 (0.0)            ; 7027 (1)            ; 7271 (0)                  ; 0 (0)         ; 3360              ; 8     ; 32         ; 36   ; 0            ; |Scrambler_Receiver                                                                                                                                                                ; Scrambler_Receiver  ; work         ;
;    |Audio_interface:Audio_interface|               ; 86.5 (36.7)          ; 92.3 (38.8)                      ; 5.8 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (58)            ; 105 (57)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|Audio_interface:Audio_interface                                                                                                                                ; Audio_interface     ; work         ;
;       |AudioPLL:Audio_PLL|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|Audio_interface:Audio_interface|AudioPLL:Audio_PLL                                                                                                             ; AudioPLL            ; audiopll     ;
;          |AudioPLL_0002:audiopll_inst|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|Audio_interface:Audio_interface|AudioPLL:Audio_PLL|AudioPLL_0002:audiopll_inst                                                                                 ; AudioPLL_0002       ; AudioPLL     ;
;             |altera_pll:altera_pll_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|Audio_interface:Audio_interface|AudioPLL:Audio_PLL|AudioPLL_0002:audiopll_inst|altera_pll:altera_pll_i                                                         ; altera_pll          ; work         ;
;       |i2c:I2C_controller|                         ; 49.8 (49.8)          ; 53.5 (53.5)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|Audio_interface:Audio_interface|i2c:I2C_controller                                                                                                             ; i2c                 ; work         ;
;    |ScramblerAudio:Scrambler_interface|            ; 3064.0 (12.1)        ; 3360.2 (13.9)                    ; 314.2 (1.9)                                       ; 18.0 (0.1)                       ; 0.0 (0.0)            ; 2688 (12)           ; 4664 (25)                 ; 0 (0)         ; 3360              ; 8     ; 20         ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface                                                                                                                             ; ScramblerAudio      ; work         ;
;       |FFT:FFT64|                                  ; 571.0 (0.0)          ; 579.3 (0.0)                      ; 12.3 (0.0)                                        ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 962 (0)             ; 461 (0)                   ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64                                                                                                                   ; FFT                 ; work         ;
;          |SdfUnit:SU1|                             ; 203.3 (86.8)         ; 203.3 (86.8)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 339 (108)           ; 131 (131)                 ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1                                                                                                       ; SdfUnit             ; work         ;
;             |Butterfly:BF1|                        ; 16.2 (16.2)          ; 16.2 (16.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Butterfly:BF1                                                                                         ; Butterfly           ; work         ;
;             |Butterfly:BF2|                        ; 57.3 (57.3)          ; 57.3 (57.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Butterfly:BF2                                                                                         ; Butterfly           ; work         ;
;             |Multiply:MU|                          ; 13.2 (13.2)          ; 13.2 (13.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU                                                                                           ; Multiply            ; work         ;
;             |Twiddle:TW|                           ; 25.5 (25.5)          ; 29.8 (29.8)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Twiddle:TW                                                                                            ; Twiddle             ; work         ;
;          |SdfUnit:SU2|                             ; 231.2 (95.8)         ; 230.8 (95.0)                     ; 0.6 (0.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 374 (110)           ; 127 (127)                 ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2                                                                                                       ; SdfUnit             ; work         ;
;             |Butterfly:BF1|                        ; 32.3 (32.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Butterfly:BF1                                                                                         ; Butterfly           ; work         ;
;             |Butterfly:BF2|                        ; 58.0 (58.0)          ; 58.0 (58.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Butterfly:BF2                                                                                         ; Butterfly           ; work         ;
;             |Multiply:MU|                          ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU                                                                                           ; Multiply            ; work         ;
;             |Twiddle:TW|                           ; 27.3 (27.3)          ; 29.5 (29.5)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Twiddle:TW                                                                                            ; Twiddle             ; work         ;
;          |SdfUnit:SU3|                             ; 136.5 (42.9)         ; 145.2 (45.1)                     ; 11.7 (3.9)                                        ; 3.0 (1.7)                        ; 0.0 (0.0)            ; 249 (49)            ; 203 (96)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3                                                                                                       ; SdfUnit             ; work         ;
;             |Butterfly:BF1|                        ; 20.3 (20.3)          ; 19.5 (19.5)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|Butterfly:BF1                                                                                         ; Butterfly           ; work         ;
;             |Butterfly:BF2|                        ; 49.7 (49.7)          ; 49.7 (49.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|Butterfly:BF2                                                                                         ; Butterfly           ; work         ;
;             |DelayBuffer:DB1|                      ; 12.5 (12.5)          ; 22.7 (22.7)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1                                                                                       ; DelayBuffer         ; work         ;
;             |DelayBuffer:DB2|                      ; 8.5 (8.5)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB2                                                                                       ; DelayBuffer         ; work         ;
;       |FFT:IFFT64|                                 ; 550.3 (0.0)          ; 563.4 (0.0)                      ; 18.7 (0.0)                                        ; 5.5 (0.0)                        ; 0.0 (0.0)            ; 930 (0)             ; 449 (0)                   ; 0 (0)         ; 3360              ; 8     ; 10         ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64                                                                                                                  ; FFT                 ; work         ;
;          |SdfUnit:SU1|                             ; 232.3 (92.4)         ; 230.7 (89.4)                     ; 3.4 (0.0)                                         ; 5.0 (3.0)                        ; 0.0 (0.0)            ; 394 (108)           ; 153 (133)                 ; 0 (0)         ; 2592              ; 4     ; 5          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1                                                                                                      ; SdfUnit             ; work         ;
;             |Butterfly:BF1|                        ; 30.8 (30.8)          ; 29.3 (29.3)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Butterfly:BF1                                                                                        ; Butterfly           ; work         ;
;             |Butterfly:BF2|                        ; 58.3 (58.3)          ; 57.8 (57.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Butterfly:BF2                                                                                        ; Butterfly           ; work         ;
;             |DelayBuffer:DB1|                      ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 1568              ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1                                                                                      ; DelayBuffer         ; work         ;
;                |altshift_taps:buf_im_rtl_0|        ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 1568              ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0                                                           ; altshift_taps       ; work         ;
;                   |shift_taps_l0v:auto_generated|  ; 6.0 (3.5)            ; 6.0 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (7)              ; 12 (5)                    ; 0 (0)         ; 1568              ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_l0v:auto_generated                             ; shift_taps_l0v      ; work         ;
;                      |altsyncram_9v91:altsyncram4| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1568              ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_l0v:auto_generated|altsyncram_9v91:altsyncram4 ; altsyncram_9v91     ; work         ;
;                      |cntr_djf:cntr1|              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_l0v:auto_generated|cntr_djf:cntr1              ; cntr_djf            ; work         ;
;             |DelayBuffer:DB2|                      ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 8 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB2                                                                                      ; DelayBuffer         ; work         ;
;                |altshift_taps:buf_im_rtl_0|        ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 8 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0                                                           ; altshift_taps       ; work         ;
;                   |shift_taps_k0v:auto_generated|  ; 5.0 (3.0)            ; 5.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 8 (4)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_k0v:auto_generated                             ; shift_taps_k0v      ; work         ;
;                      |altsyncram_5v91:altsyncram4| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_k0v:auto_generated|altsyncram_5v91:altsyncram4 ; altsyncram_5v91     ; work         ;
;                      |cntr_ejf:cntr1|              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_k0v:auto_generated|cntr_ejf:cntr1              ; cntr_ejf            ; work         ;
;             |Multiply:MU|                          ; 13.3 (13.3)          ; 13.3 (13.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU                                                                                          ; Multiply            ; work         ;
;             |Twiddle:TW|                           ; 22.5 (22.5)          ; 30.0 (30.0)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Twiddle:TW                                                                                           ; Twiddle             ; work         ;
;          |SdfUnit:SU2|                             ; 233.6 (93.9)         ; 234.5 (93.4)                     ; 1.4 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 386 (108)           ; 140 (130)                 ; 0 (0)         ; 768               ; 4     ; 5          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2                                                                                                      ; SdfUnit             ; work         ;
;             |Butterfly:BF1|                        ; 33.3 (33.3)          ; 33.3 (33.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Butterfly:BF1                                                                                        ; Butterfly           ; work         ;
;             |Butterfly:BF2|                        ; 58.0 (58.0)          ; 58.0 (58.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Butterfly:BF2                                                                                        ; Butterfly           ; work         ;
;             |DelayBuffer:DB1|                      ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB1                                                                                      ; DelayBuffer         ; work         ;
;                |altshift_taps:buf_im_rtl_0|        ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0                                                           ; altshift_taps       ; work         ;
;                   |shift_taps_5vu:auto_generated|  ; 4.0 (2.5)            ; 4.0 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (5)               ; 6 (3)                     ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_5vu:auto_generated                             ; shift_taps_5vu      ; work         ;
;                      |altsyncram_5s91:altsyncram4| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_5vu:auto_generated|altsyncram_5s91:altsyncram4 ; altsyncram_5s91     ; work         ;
;                      |cntr_uhf:cntr1|              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_5vu:auto_generated|cntr_uhf:cntr1              ; cntr_uhf            ; work         ;
;             |DelayBuffer:DB2|                      ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2                                                                                      ; DelayBuffer         ; work         ;
;                |altshift_taps:buf_im_rtl_0|        ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0                                                           ; altshift_taps       ; work         ;
;                   |shift_taps_1vu:auto_generated|  ; 3.0 (2.0)            ; 3.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 4 (2)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_1vu:auto_generated                             ; shift_taps_1vu      ; work         ;
;                      |altsyncram_rr91:altsyncram4| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_1vu:auto_generated|altsyncram_rr91:altsyncram4 ; altsyncram_rr91     ; work         ;
;                      |cntr_phf:cntr1|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_1vu:auto_generated|cntr_phf:cntr1              ; cntr_phf            ; work         ;
;             |Multiply:MU|                          ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU                                                                                          ; Multiply            ; work         ;
;             |Twiddle:TW|                           ; 24.0 (24.0)          ; 29.3 (29.3)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Twiddle:TW                                                                                           ; Twiddle             ; work         ;
;          |SdfUnit:SU3|                             ; 84.3 (28.9)          ; 98.2 (29.9)                      ; 13.8 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 150 (33)            ; 156 (68)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3                                                                                                      ; SdfUnit             ; work         ;
;             |Butterfly:BF1|                        ; 16.6 (16.6)          ; 16.6 (16.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|Butterfly:BF1                                                                                        ; Butterfly           ; work         ;
;             |Butterfly:BF2|                        ; 25.0 (25.0)          ; 25.0 (25.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|Butterfly:BF2                                                                                        ; Butterfly           ; work         ;
;             |DelayBuffer:DB1|                      ; 9.3 (9.3)            ; 22.7 (22.7)                      ; 13.4 (13.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB1                                                                                      ; DelayBuffer         ; work         ;
;             |DelayBuffer:DB2|                      ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|DelayBuffer:DB2                                                                                      ; DelayBuffer         ; work         ;
;       |ReverseBitOrder:ReorderFFT|                 ; 901.8 (901.8)        ; 1025.5 (1025.5)                  ; 123.9 (123.9)                                     ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 2128 (2128)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT                                                                                                  ; ReverseBitOrder     ; work         ;
;       |ReverseBitOrder:ReorderIFFT|                ; 457.3 (457.3)        ; 510.2 (510.2)                    ; 52.9 (52.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1057 (1057)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT                                                                                                 ; ReverseBitOrder     ; work         ;
;       |Scrambler8:ScramblerInst|                   ; 571.7 (571.7)        ; 667.8 (667.8)                    ; 104.4 (104.4)                                     ; 8.2 (8.2)                        ; 0.0 (0.0)            ; 774 (774)           ; 544 (544)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst                                                                                                    ; Scrambler8          ; work         ;
;    |toplevel_iq:DTMF_corr|                         ; 2929.0 (0.0)         ; 3436.0 (0.0)                     ; 511.0 (0.0)                                       ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 4197 (0)            ; 2502 (0)                  ; 0 (0)         ; 0                 ; 0     ; 12         ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr                                                                                                                                          ; toplevel_iq         ; work         ;
;       |Framingv2:framing|                          ; 330.1 (330.1)        ; 333.4 (333.4)                    ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 592 (592)           ; 238 (238)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|Framingv2:framing                                                                                                                        ; Framingv2           ; work         ;
;       |dec_control:cntrl_unit|                     ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|dec_control:cntrl_unit                                                                                                                   ; dec_control         ; work         ;
;       |flaggingv2:flag_unit|                       ; 340.3 (330.8)        ; 549.6 (540.5)                    ; 209.2 (209.6)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 413 (394)           ; 881 (881)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|flaggingv2:flag_unit                                                                                                                     ; flaggingv2          ; work         ;
;          |lpm_divide:Mod0|                         ; 9.1 (0.0)            ; 9.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|flaggingv2:flag_unit|lpm_divide:Mod0                                                                                                     ; lpm_divide          ; work         ;
;             |lpm_divide_82m:auto_generated|        ; 9.1 (0.0)            ; 9.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|flaggingv2:flag_unit|lpm_divide:Mod0|lpm_divide_82m:auto_generated                                                                       ; lpm_divide_82m      ; work         ;
;                |sign_div_unsign_bkh:divider|       ; 9.1 (0.0)            ; 9.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|flaggingv2:flag_unit|lpm_divide:Mod0|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider                                           ; sign_div_unsign_bkh ; work         ;
;                   |alt_u_div_sse:divider|          ; 9.1 (9.1)            ; 9.1 (9.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|flaggingv2:flag_unit|lpm_divide:Mod0|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_sse:divider                     ; alt_u_div_sse       ; work         ;
;       |lutcos_block:lutcos_unit|                   ; 611.5 (611.5)        ; 611.5 (611.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 655 (655)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|lutcos_block:lutcos_unit                                                                                                                 ; lutcos_block        ; work         ;
;       |lutsin_block:lutsin_unit|                   ; 638.0 (638.0)        ; 637.0 (637.0)                    ; 0.5 (0.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 675 (675)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|lutsin_block:lutsin_unit                                                                                                                 ; lutsin_block        ; work         ;
;       |markingv1:mark_unit|                        ; 12.5 (12.5)          ; 15.3 (15.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|markingv1:mark_unit                                                                                                                      ; markingv1           ; work         ;
;       |multv6:mult_unit|                           ; 263.7 (244.2)        ; 271.3 (251.5)                    ; 9.1 (8.7)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 444 (400)           ; 206 (206)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|multv6:mult_unit                                                                                                                         ; multv6              ; work         ;
;          |lpm_divide:Mod0|                         ; 19.5 (0.0)           ; 19.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|multv6:mult_unit|lpm_divide:Mod0                                                                                                         ; lpm_divide          ; work         ;
;             |lpm_divide_05m:auto_generated|        ; 19.5 (0.0)           ; 19.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|multv6:mult_unit|lpm_divide:Mod0|lpm_divide_05m:auto_generated                                                                           ; lpm_divide_05m      ; work         ;
;                |sign_div_unsign_3nh:divider|       ; 19.5 (0.0)           ; 19.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|multv6:mult_unit|lpm_divide:Mod0|lpm_divide_05m:auto_generated|sign_div_unsign_3nh:divider                                               ; sign_div_unsign_3nh ; work         ;
;                   |alt_u_div_c2f:divider|          ; 19.5 (19.5)          ; 19.8 (19.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|multv6:mult_unit|lpm_divide:Mod0|lpm_divide_05m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider                         ; alt_u_div_c2f       ; work         ;
;       |powercalcv1:powercalc|                      ; 340.0 (340.0)        ; 351.0 (351.0)                    ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 608 (608)           ; 196 (196)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|powercalcv1:powercalc                                                                                                                    ; powercalcv1         ; work         ;
;       |slidingv5:batch_unit|                       ; 390.1 (379.6)        ; 664.7 (655.4)                    ; 275.6 (276.8)                                     ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 782 (760)           ; 949 (949)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|slidingv5:batch_unit                                                                                                                     ; slidingv5           ; work         ;
;          |lpm_divide:Mod0|                         ; 9.2 (0.0)            ; 9.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|slidingv5:batch_unit|lpm_divide:Mod0                                                                                                     ; lpm_divide          ; work         ;
;             |lpm_divide_82m:auto_generated|        ; 9.2 (0.0)            ; 9.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|slidingv5:batch_unit|lpm_divide:Mod0|lpm_divide_82m:auto_generated                                                                       ; lpm_divide_82m      ; work         ;
;                |sign_div_unsign_bkh:divider|       ; 9.2 (0.0)            ; 9.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|slidingv5:batch_unit|lpm_divide:Mod0|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider                                           ; sign_div_unsign_bkh ; work         ;
;                   |alt_u_div_sse:divider|          ; 9.2 (9.2)            ; 9.2 (9.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Scrambler_Receiver|toplevel_iq:DTMF_corr|slidingv5:batch_unit|lpm_divide:Mod0|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_sse:divider                     ; alt_u_div_sse       ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; FPGA_I2C_SCLK ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                  ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                         ;                   ;         ;
; CLOCK3_50                                                                         ;                   ;         ;
; CLOCK4_50                                                                         ;                   ;         ;
; KEY[1]                                                                            ;                   ;         ;
; KEY[2]                                                                            ;                   ;         ;
; KEY[3]                                                                            ;                   ;         ;
; SW[1]                                                                             ;                   ;         ;
; SW[2]                                                                             ;                   ;         ;
; SW[3]                                                                             ;                   ;         ;
; SW[4]                                                                             ;                   ;         ;
; SW[5]                                                                             ;                   ;         ;
; SW[6]                                                                             ;                   ;         ;
; SW[7]                                                                             ;                   ;         ;
; SW[8]                                                                             ;                   ;         ;
; SW[9]                                                                             ;                   ;         ;
; AUD_ADCLRCK                                                                       ;                   ;         ;
; AUD_BCLK                                                                          ;                   ;         ;
; AUD_DACLRCK                                                                       ;                   ;         ;
; FPGA_I2C_SDAT                                                                     ;                   ;         ;
;      - Audio_interface:Audio_interface|i2c:I2C_controller|ack~0                   ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|i2c:I2C_controller|ack~1                   ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|i2c:I2C_controller|ack~2                   ; 1                 ; 0       ;
; SW[0]                                                                             ;                   ;         ;
;      - ScramblerAudio:Scrambler_interface|current_key~0                           ; 1                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|current_key~1                           ; 1                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|current_key~2                           ; 1                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|current_key~3                           ; 1                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|current_key~4                           ; 1                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|current_key~5                           ; 1                 ; 0       ;
;      - LEDR[1]~output                                                             ; 1                 ; 0       ;
; KEY[0]                                                                            ;                   ;         ;
;      - Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|AUD_DACDAT                                 ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[15]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[14]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[13]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[12]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[11]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[10]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[9]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[8]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[7]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[6]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[5]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[4]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[3]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[2]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[1]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[0]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[15]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[14]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[13]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[12]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[11]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[10]   ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[9]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[8]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[7]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[6]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[5]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[4]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[3]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[2]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[1]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_imag[0]    ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[198]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[166]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[134]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[102]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[70]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[38]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[6]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[229]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[197]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[165]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[133]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[101]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[69]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[37]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[5]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[228]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[196]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[164]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[132]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[100]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[68]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[36]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[4]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[227]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[195]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[163]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[131]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[99]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[67]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[35]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[3]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[226]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[255]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[223]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[191]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[159]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[127]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[95]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[63]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[31]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[194]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[254]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[222]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[190]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[158]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[126]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[94]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[62]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[30]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[162]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[253]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[221]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[189]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[157]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[125]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[93]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[61]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[29]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[130]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[252]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[220]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[188]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[156]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[124]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[92]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[60]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[28]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[98]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[251]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[219]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[187]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[155]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[123]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[91]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[59]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[27]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[66]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[250]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[218]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[186]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[154]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[122]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[90]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[58]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[26]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[34]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[249]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[217]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[185]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[153]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[121]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[89]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[57]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[25]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[2]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[248]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[216]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[184]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[152]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[120]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[88]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[56]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[24]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[225]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[247]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[215]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[183]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[151]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[119]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[87]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[55]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[23]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[193]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[246]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[214]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[182]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[150]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[118]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[86]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[54]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[22]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[161]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[245]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[213]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[181]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[149]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[117]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[85]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[53]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[21]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[129]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[244]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[212]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[180]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[148]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[116]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[84]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[52]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[20]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[97]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[243]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[211]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[179]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[147]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[115]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[83]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[51]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[19]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[65]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[242]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[210]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[178]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[146]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[114]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[82]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[50]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[18]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[33]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[241]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[209]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[177]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[145]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[113]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[81]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[49]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[17]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[1]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[240]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[208]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[176]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[144]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[112]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[80]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[48]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[16]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[224]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[239]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[207]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[175]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[143]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[111]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[79]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[47]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[15]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[192]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[238]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[206]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[174]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[142]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[110]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[78]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[46]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[14]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[160]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[237]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[205]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[173]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[141]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[109]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[77]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[45]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[13]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[128]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[236]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[204]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[172]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[140]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[108]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[76]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[44]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[12]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[96]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[235]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[203]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[171]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[139]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[107]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[75]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[43]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[11]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[64]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[234]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[202]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[170]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[138]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[106]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[74]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[42]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[10]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[32]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[233]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[201]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[169]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[137]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[105]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[73]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[41]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[9]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[0]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[232]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[200]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[168]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[136]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[104]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[72]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[40]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[8]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[231]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[199]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[167]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[135]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[103]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[71]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[39]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[7]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|temp[230]      ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[31]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[30]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[29]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[28]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[27]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[26]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[25]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[24]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[23]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[22]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[21]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[20]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[19]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[18]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[17]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[16]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[15]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[14]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[13]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[12]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[11]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[10]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[9]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[8]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[7]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[6]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[5]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[4]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[3]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[2]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[1]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf8[0]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[31]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[30]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[29]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[28]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[27]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[26]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[25]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[24]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[23]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[22]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[21]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[20]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[19]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[18]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[17]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[16]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[15]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[14]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[13]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[12]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[11]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[10]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[9]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[8]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[7]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[3]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[5]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[4]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[2]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[6]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[1]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf7[0]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[30]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[26]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[17]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[18]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[16]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[31]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[15]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[28]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[0]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[27]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[29]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[22]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[25]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[19]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[24]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[20]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[21]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[23]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[14]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[13]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[12]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[11]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[10]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[9]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[8]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[7]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[6]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[5]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[4]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[3]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[2]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf6[1]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[30]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[29]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[23]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[16]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[28]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[7]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[13]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[17]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[12]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[22]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[11]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[27]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[10]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[21]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[9]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[26]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[8]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[18]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[0]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[14]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[6]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[25]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[5]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[20]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[4]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[31]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[3]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[19]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[2]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[24]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[1]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf5[15]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[5]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[10]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[20]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[24]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[9]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[17]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[31]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[8]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[19]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[29]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[7]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[26]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[23]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[6]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[21]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[14]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[15]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[18]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[4]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[16]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[25]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[3]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[12]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[22]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[2]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[27]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[11]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[1]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[28]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[30]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[0]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[13]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[31]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[13]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[7]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[30]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[29]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[28]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[6]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[12]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[27]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[25]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[5]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[24]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[11]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[4]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[23]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[22]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[21]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[3]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[26]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[10]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[20]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[2]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[19]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[18]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[9]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[1]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[17]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[16]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[15]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[0]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[8]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf3[14]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[21]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[7]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[27]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[14]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[23]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[9]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[30]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[16]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[25]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[28]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[31]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[8]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[10]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[29]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[6]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[15]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[5]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[4]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[13]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[19]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[3]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[24]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[12]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[2]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[18]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[20]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[1]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[11]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[26]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[0]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[17]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf2[22]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[21]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[13]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[4]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[26]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[27]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[9]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[20]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[23]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[3]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[16]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[8]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[12]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[28]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[24]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[2]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[15]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[18]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[7]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[22]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[11]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[1]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[29]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[30]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[19]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[25]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[6]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[0]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[14]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[17]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[10]       ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[5]        ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf1[31]       ; 0                 ; 0       ;
;      - toplevel_iq:DTMF_corr|slidingv5:batch_unit|out_valid                       ; 0                 ; 0       ;
;      - toplevel_iq:DTMF_corr|slidingv5:batch_unit|sum_1477[-2]~0                  ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|i2c:I2C_controller|i2c_out[12]~1           ; 0                 ; 0       ;
;      - toplevel_iq:DTMF_corr|slidingv5:batch_unit|state.STORE~0                   ; 0                 ; 0       ;
;      - toplevel_iq:DTMF_corr|slidingv5:batch_unit|state.COMPUTE~0                 ; 0                 ; 0       ;
;      - toplevel_iq:DTMF_corr|slidingv5:batch_unit|state.IDLE~0                    ; 0                 ; 0       ;
;      - toplevel_iq:DTMF_corr|Framingv2:framing|out_valid                          ; 0                 ; 0       ;
;      - toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[-6]~0                 ; 0                 ; 0       ;
;      - toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[2]~0                    ; 0                 ; 0       ;
;      - toplevel_iq:DTMF_corr|multv6:mult_unit|address_internal[0]~0               ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~1                                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~2                                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~3                                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~4                                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~5                                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~6                                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~7                                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~8                                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~9                                 ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~10                                ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~11                                ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~12                                ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~13                                ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~14                                ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~15                                ; 0                 ; 0       ;
;      - Audio_interface:Audio_interface|Decoder0~16                                ; 0                 ; 0       ;
;      - ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[15]~0 ; 0                 ; 0       ;
;      - KEY[0]~inputCLKENA0                                                        ; 0                 ; 0       ;
; CLOCK_50                                                                          ;                   ;         ;
;      - Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                 ; 0                 ; 0       ;
; AUD_ADCDAT                                                                        ;                   ;         ;
;      - Audio_interface:Audio_interface|Lin[15]                                    ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[14]                                    ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[13]                                    ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[12]                                    ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[10]                                    ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[9]                                     ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[8]                                     ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[7]                                     ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[6]                                     ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[5]                                     ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[4]                                     ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[3]                                     ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[2]                                     ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[1]                                     ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[11]~feeder                             ; 1                 ; 0       ;
;      - Audio_interface:Audio_interface|Lin[0]~feeder                              ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Audio_interface:Audio_interface|AudioPLL:Audio_PLL|AudioPLL_0002:audiopll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 7264    ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Audio_interface:Audio_interface|Decoder0~1                                                                            ; LABCELL_X42_Y8_N42         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~10                                                                           ; LABCELL_X42_Y8_N18         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~11                                                                           ; LABCELL_X42_Y8_N39         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~12                                                                           ; LABCELL_X42_Y8_N24         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~13                                                                           ; LABCELL_X42_Y8_N21         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~14                                                                           ; LABCELL_X42_Y8_N27         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~15                                                                           ; LABCELL_X42_Y8_N12         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~16                                                                           ; LABCELL_X42_Y8_N6          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~2                                                                            ; LABCELL_X42_Y8_N48         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~3                                                                            ; LABCELL_X42_Y8_N51         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~4                                                                            ; LABCELL_X42_Y8_N57         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~5                                                                            ; LABCELL_X42_Y8_N0          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~6                                                                            ; LABCELL_X42_Y8_N54         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~7                                                                            ; LABCELL_X42_Y8_N36         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~8                                                                            ; LABCELL_X42_Y8_N15         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|Decoder0~9                                                                            ; LABCELL_X42_Y8_N3          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|LessThan1~1                                                                           ; MLABCELL_X52_Y6_N15        ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|i2c:I2C_controller|LessThan0~2                                                        ; LABCELL_X45_Y13_N48        ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                            ; FF_X46_Y14_N35             ; 37      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_out[12]~1                                                      ; LABCELL_X46_Y14_N51        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                              ; PIN_AF14                   ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                              ; PIN_AF14                   ; 12      ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; KEY[0]                                                                                                                ; PIN_AJ4                    ; 574     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                ; PIN_AJ4                    ; 2460    ; Async. clear                            ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf1_sp_im[15]~0                                              ; LABCELL_X37_Y8_N48         ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|bf2_bf                                                       ; FF_X33_Y10_N35             ; 64      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|di_count[5]                                                  ; FF_X34_Y8_N2               ; 38      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|mu_en                                                        ; FF_X31_Y8_N56              ; 34      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf1_sp_im[0]~0                                               ; LABCELL_X35_Y16_N42        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|bf2_bf                                                       ; FF_X36_Y17_N35             ; 64      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|di_count[3]                                                  ; FF_X36_Y16_N47             ; 70      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|mu_en                                                        ; FF_X28_Y22_N2              ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|bf1_sp_im[0]~0                                               ; LABCELL_X22_Y20_N6         ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|bf2_bf                                                       ; FF_X21_Y20_N17             ; 67      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|di_count[1]                                                  ; FF_X21_Y23_N14             ; 71      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|mu_do_en                                                     ; FF_X21_Y23_N5              ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf1_sp_im[0]~0                                              ; LABCELL_X27_Y8_N0          ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|bf2_bf                                                      ; FF_X25_Y9_N56              ; 66      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|di_count[5]                                                 ; FF_X21_Y11_N53             ; 72      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|mu_en                                                       ; FF_X19_Y5_N2               ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf1_sp_im[0]~0                                              ; LABCELL_X40_Y15_N24        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|bf2_bf                                                      ; FF_X40_Y16_N32             ; 64      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|di_count[3]                                                 ; FF_X42_Y14_N53             ; 71      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|mu_en                                                       ; FF_X55_Y20_N8              ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf1_sp_im[0]~0                                              ; LABCELL_X50_Y20_N3         ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|bf2_bf                                                      ; FF_X50_Y20_N2              ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|di_count[1]                                                 ; FF_X48_Y19_N38             ; 55      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU3|mu_do_en                                                    ; FF_X48_Y19_N1              ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|Equal0~0                                                ; MLABCELL_X21_Y23_N0        ; 1868    ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|Equal0~0                                               ; LABCELL_X45_Y21_N0         ; 927     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|Equal1~4                                                  ; MLABCELL_X28_Y16_N0        ; 512     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|out_real[15]~0                                            ; MLABCELL_X28_Y16_N30       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ScramblerAudio:Scrambler_interface|ifft_reset                                                                         ; FF_X18_Y15_N2              ; 88      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|Framingv2:framing|acc_cos697[2]~0                                                               ; LABCELL_X73_Y9_N45         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|Framingv2:framing|state.COMPUTE                                                                 ; FF_X73_Y6_N2               ; 132     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|dec_control:cntrl_unit|mark_out                                                                 ; FF_X71_Y14_N5              ; 74      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~0                                                                 ; LABCELL_X85_Y16_N30        ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~10                                                                ; LABCELL_X85_Y17_N27        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~12                                                                ; LABCELL_X81_Y15_N30        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~14                                                                ; LABCELL_X85_Y16_N12        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~15                                                                ; LABCELL_X81_Y15_N33        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~16                                                                ; LABCELL_X85_Y16_N15        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~17                                                                ; LABCELL_X81_Y15_N36        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~18                                                                ; LABCELL_X85_Y16_N18        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~19                                                                ; LABCELL_X83_Y14_N51        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~20                                                                ; LABCELL_X85_Y16_N21        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~21                                                                ; LABCELL_X81_Y15_N45        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~22                                                                ; LABCELL_X85_Y16_N54        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~23                                                                ; LABCELL_X81_Y15_N42        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~24                                                                ; LABCELL_X85_Y16_N51        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~25                                                                ; LABCELL_X81_Y15_N39        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~26                                                                ; LABCELL_X85_Y16_N57        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~27                                                                ; MLABCELL_X82_Y15_N0        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~28                                                                ; LABCELL_X85_Y16_N36        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~3                                                                 ; LABCELL_X85_Y17_N18        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~4                                                                 ; LABCELL_X85_Y17_N57        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~5                                                                 ; LABCELL_X85_Y17_N30        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~6                                                                 ; LABCELL_X85_Y17_N6         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~7                                                                 ; LABCELL_X85_Y17_N12        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~8                                                                 ; LABCELL_X85_Y17_N33        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Decoder0~9                                                                 ; LABCELL_X85_Y17_N48        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|Selector1~0                                                                ; LABCELL_X71_Y14_N15        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|new941[13]~0                                                               ; LABCELL_X71_Y14_N30        ; 66      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|onoff_mark~0                                                               ; MLABCELL_X84_Y18_N51       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|markingv1:mark_unit|enable~0                                                                    ; LABCELL_X71_Y14_N9         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|markingv1:mark_unit|max697[13]~0                                                                ; LABCELL_X73_Y14_N30        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|markingv1:mark_unit|state.COMPUTE                                                               ; FF_X71_Y14_N44             ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|address_internal[0]~0                                                          ; LABCELL_X73_Y6_N33         ; 106     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|state.COMPUTE                                                                  ; FF_X73_Y6_N56              ; 97      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|state.IDLE~DUPLICATE                                                           ; FF_X73_Y6_N4               ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[-6]~0                                                            ; LABCELL_X73_Y9_N57         ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|state.COMPUTE                                                             ; FF_X82_Y6_N35              ; 50      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|state.IDLE                                                                ; FF_X73_Y9_N8               ; 100     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~1                                                                 ; LABCELL_X61_Y14_N0         ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~11                                                                ; LABCELL_X64_Y16_N45        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~12                                                                ; LABCELL_X63_Y16_N24        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~13                                                                ; LABCELL_X64_Y16_N21        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~14                                                                ; MLABCELL_X59_Y14_N30       ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~15                                                                ; LABCELL_X64_Y16_N24        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~16                                                                ; LABCELL_X63_Y16_N54        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~17                                                                ; LABCELL_X64_Y16_N30        ; 43      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~18                                                                ; MLABCELL_X59_Y14_N24       ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~19                                                                ; LABCELL_X64_Y16_N39        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~2                                                                 ; LABCELL_X63_Y16_N39        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~20                                                                ; LABCELL_X63_Y16_N57        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~21                                                                ; LABCELL_X64_Y16_N15        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~22                                                                ; MLABCELL_X59_Y14_N33       ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~23                                                                ; LABCELL_X64_Y16_N48        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~3                                                                 ; LABCELL_X61_Y14_N6         ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~4                                                                 ; LABCELL_X63_Y16_N42        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~5                                                                 ; LABCELL_X63_Y16_N33        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~7                                                                 ; LABCELL_X64_Y16_N6         ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|Decoder0~9                                                                 ; MLABCELL_X59_Y14_N27       ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|state.COMPUTE                                                              ; FF_X71_Y14_N14             ; 59      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; toplevel_iq:DTMF_corr|slidingv5:batch_unit|sum_1477[-2]~0                                                             ; LABCELL_X70_Y17_N3         ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Audio_interface:Audio_interface|AudioPLL:Audio_PLL|AudioPLL_0002:audiopll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 7264    ; Global Clock         ; GCLK7            ; --                        ;
; CLOCK_50                                                                                                              ; PIN_AF14                   ; 12      ; Global Clock         ; GCLK4            ; --                        ;
; KEY[0]                                                                                                                ; PIN_AJ4                    ; 2460    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                   ;
+-------------------------------------------------------------------------+---------+
; Name                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------+---------+
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderFFT|Equal0~0  ; 1868    ;
; ScramblerAudio:Scrambler_interface|ReverseBitOrder:ReorderIFFT|Equal0~0 ; 927     ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|address_internal[1]              ; 864     ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|address_internal[6]              ; 797     ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|address_internal[2]              ; 779     ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|address_internal[5]              ; 749     ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|address_internal[3]              ; 737     ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|address_internal[0]              ; 724     ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|address_internal[4]              ; 708     ;
; KEY[0]~input                                                            ; 573     ;
; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|Equal1~4    ; 512     ;
+-------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_l0v:auto_generated|altsyncram_9v91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 49           ; 32           ; 49           ; yes                    ; no                      ; yes                    ; yes                     ; 1568 ; 32                          ; 49                          ; 32                          ; 49                          ; 1568                ; 2           ; 0     ; None ; M10K_X26_Y8_N0, M10K_X38_Y8_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_k0v:auto_generated|altsyncram_5v91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2           ; 0     ; None ; M10K_X26_Y9_N0, M10K_X38_Y10_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_5vu:auto_generated|altsyncram_5s91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 64           ; 8            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 8                           ; 64                          ; 8                           ; 64                          ; 512                 ; 2           ; 0     ; None ; M10K_X38_Y13_N0, M10K_X38_Y14_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_1vu:auto_generated|altsyncram_rr91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 64           ; 4            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 256  ; 4                           ; 64                          ; 4                           ; 64                          ; 256                 ; 2           ; 0     ; None ; M10K_X41_Y18_N0, M10K_X38_Y18_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 4           ;
; Two Independent 18x18           ; 28          ;
; Total number of DSP blocks      ; 32          ;
;                                 ;             ;
; Fixed Point Signed Multiplier   ; 28          ;
; Fixed Point Unsigned Multiplier ; 4           ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                          ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult2~8 ; Two Independent 18x18 ; DSP_X54_Y18_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult1~8 ; Two Independent 18x18 ; DSP_X54_Y16_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Mult0~mac           ; Independent 9x9       ; DSP_X54_Y14_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult3~8                           ; Two Independent 18x18 ; DSP_X86_Y2_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult0~8                           ; Two Independent 18x18 ; DSP_X86_Y8_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y22_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|Multiply:MU|Mult3~8 ; Two Independent 18x18 ; DSP_X54_Y20_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult5~8                           ; Two Independent 18x18 ; DSP_X86_Y10_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult4~8                           ; Two Independent 18x18 ; DSP_X86_Y6_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult2~8 ; Two Independent 18x18 ; DSP_X20_Y6_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult1~8 ; Two Independent 18x18 ; DSP_X20_Y4_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Mult0~mac           ; Independent 9x9       ; DSP_X20_Y2_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult2~8                           ; Two Independent 18x18 ; DSP_X86_Y12_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|Mult1~8                           ; Two Independent 18x18 ; DSP_X86_Y4_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult3~8                                ; Two Independent 18x18 ; DSP_X54_Y2_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y10_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU1|Multiply:MU|Mult3~8 ; Two Independent 18x18 ; DSP_X20_Y8_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult0~8                                ; Two Independent 18x18 ; DSP_X32_Y2_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult5~8                                ; Two Independent 18x18 ; DSP_X54_Y6_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult4~8                                ; Two Independent 18x18 ; DSP_X54_Y8_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult2~8                                ; Two Independent 18x18 ; DSP_X54_Y10_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|Mult1~8                                ; Two Independent 18x18 ; DSP_X54_Y4_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult2~8  ; Two Independent 18x18 ; DSP_X32_Y18_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult1~8  ; Two Independent 18x18 ; DSP_X32_Y20_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Mult0~mac            ; Independent 9x9       ; DSP_X20_Y22_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult0~8  ; Two Independent 18x18 ; DSP_X32_Y22_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU2|Multiply:MU|Mult3~8  ; Two Independent 18x18 ; DSP_X32_Y24_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult2~8  ; Two Independent 18x18 ; DSP_X32_Y6_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult1~8  ; Two Independent 18x18 ; DSP_X32_Y10_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Mult0~mac            ; Independent 9x9       ; DSP_X32_Y4_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult0~8  ; Two Independent 18x18 ; DSP_X32_Y8_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU1|Multiply:MU|Mult3~8  ; Two Independent 18x18 ; DSP_X32_Y12_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 17,066 / 289,320 ( 6 % )  ;
; C12 interconnects                           ; 26 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 3,989 / 119,108 ( 3 % )   ;
; C4 interconnects                            ; 1,894 / 56,300 ( 3 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,769 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 5,049 / 84,580 ( 6 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 120 / 12,676 ( < 1 % )    ;
; R14/C12 interconnect drivers                ; 130 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 5,926 / 130,992 ( 5 % )   ;
; R6 interconnects                            ; 8,586 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 15 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 36        ; 0            ; 36        ; 0            ; 0            ; 36        ; 36        ; 0            ; 36        ; 36        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 36           ; 0         ; 36           ; 36           ; 0         ; 0         ; 36           ; 0         ; 0         ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 35           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; FPGA_I2C_SCLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                ; Destination Clock(s)                                                                           ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------------+
; Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 645.7             ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                      ; Destination Register                                                                                                                                                                           ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-10]                                                                                                           ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 1.219             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[-3]                                                                                                             ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 1.122             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[-2]                                                                                                             ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.930             ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|cbuffer1477[20][2]                                                                                                        ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|old_1477[2]                                                                                                                                         ; 0.886             ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|cbuffer1477[22][2]                                                                                                        ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|old_1477[2]                                                                                                                                         ; 0.886             ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|cbuffer1477[21][2]                                                                                                        ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|old_1477[2]                                                                                                                                         ; 0.886             ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|cbuffer1477[23][2]                                                                                                        ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|old_1477[2]                                                                                                                                         ; 0.886             ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|index[1]                                                                                                                  ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|old_1477[2]                                                                                                                                         ; 0.886             ;
; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|index[0]                                                                                                                  ; toplevel_iq:DTMF_corr|flaggingv2:flag_unit|old_1477[2]                                                                                                                                         ; 0.886             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-14]                                                                                                             ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.823             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[8]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[9]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[6]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[7]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[4]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[3]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[2]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[1]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[0]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[5]                                                                                           ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; Audio_interface:Audio_interface|i2c:I2C_controller|\I2C_Clock_Gen:count[10]                                                                                          ; Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk                                                                                                                                     ; 0.714             ;
; ScramblerAudio:Scrambler_interface|current_key[12]                                                                                                                   ; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[24]                                                                                                                           ; 0.581             ;
; ScramblerAudio:Scrambler_interface|current_key[13]                                                                                                                   ; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[24]                                                                                                                           ; 0.581             ;
; ScramblerAudio:Scrambler_interface|current_key[14]                                                                                                                   ; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[24]                                                                                                                           ; 0.581             ;
; ScramblerAudio:Scrambler_interface|current_key[15]                                                                                                                   ; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[24]                                                                                                                           ; 0.581             ;
; ScramblerAudio:Scrambler_interface|current_key[16]                                                                                                                   ; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[24]                                                                                                                           ; 0.581             ;
; ScramblerAudio:Scrambler_interface|current_key[17]                                                                                                                   ; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[24]                                                                                                                           ; 0.581             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-14]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.569             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[0]                                                                                                                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-8]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-8]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-7]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-7]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-6]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-6]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-5]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-5]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-4]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-4]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-3]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-3]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-2]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-2]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-1]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-1]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[1]                                                                                                             ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[2]                                                                                                             ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[3]                                                                                                             ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[4]                                                                                                             ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[0]                                                                                                             ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-11]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[1]                                                                                                                ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[5]                                                                                                             ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-12]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-13]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-9]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_cos697[-9]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multcos_697[-10]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_cos697[5]                                                                                                                                      ; 0.557             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[-6]                                                                                                             ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[-4]                                                                                                             ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[-5]                                                                                                             ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[9]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[8]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[7]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[6]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[5]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[4]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[3]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[2]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[1]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[0]                                                                                                              ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; toplevel_iq:DTMF_corr|powercalcv1:powercalc|out_1477[-1]                                                                                                             ; toplevel_iq:DTMF_corr|slidingv5:batch_unit|cbuffer1477[0][7]                                                                                                                                   ; 0.542             ;
; ScramblerAudio:Scrambler_interface|current_key[11]                                                                                                                   ; ScramblerAudio:Scrambler_interface|Scrambler8:ScramblerInst|buf4[24]                                                                                                                           ; 0.528             ;
; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][14]                                                                               ; ScramblerAudio:Scrambler_interface|FFT:FFT64|SdfUnit:SU3|bf1_do_im[15]                                                                                                                         ; 0.521             ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_1vu:auto_generated|cntr_phf:cntr1|counter_reg_bit[1] ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_1vu:auto_generated|altsyncram_rr91:altsyncram4|ram_block5a0~porta_address_reg0 ; 0.500             ;
; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_1vu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0] ; ScramblerAudio:Scrambler_interface|FFT:IFFT64|SdfUnit:SU2|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_1vu:auto_generated|altsyncram_rr91:altsyncram4|ram_block5a0~porta_address_reg0 ; 0.500             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[0]                                                                                                               ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-8]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[-8]                                                                                                           ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-7]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[-7]                                                                                                           ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-6]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[-6]                                                                                                           ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-5]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[-5]                                                                                                           ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-4]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[-4]                                                                                                           ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-3]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[-3]                                                                                                           ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-2]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[-2]                                                                                                           ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-1]                                                                                                              ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[-1]                                                                                                           ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[1]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[2]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[3]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[4]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|Framingv2:framing|accout_sin1477[0]                                                                                                            ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
; toplevel_iq:DTMF_corr|multv6:mult_unit|multsin_1477[-11]                                                                                                             ; toplevel_iq:DTMF_corr|Framingv2:framing|tempAcc_sin1477[5]                                                                                                                                     ; 0.493             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "Scrambler_Receiver"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "Audio_interface:Audio_interface|AudioPLL:Audio_PLL|AudioPLL_0002:audiopll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): Audio_interface:Audio_interface|AudioPLL:Audio_PLL|AudioPLL_0002:audiopll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 7814 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): KEY[0]~inputCLKENA0 with 2489 fanout uses global clock CLKCTRL_G5
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): CLOCK_50~inputCLKENA0 with 11 fanout uses global clock CLKCTRL_G4
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver KEY[0]~inputCLKENA0, placed at CLKCTRL_G5
        Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_AJ4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'Scrambler_Receiver.SDC'
Warning (332174): Ignored filter at Scrambler_Receiver.sdc(15): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 15
Warning (332049): Ignored create_clock at Scrambler_Receiver.sdc(15): Argument <targets> is not an object ID File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 15
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck} File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 15
Warning (332174): Ignored filter at Scrambler_Receiver.sdc(16): altera_reserved_tdi could not be matched with a port File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 16
Warning (332174): Ignored filter at Scrambler_Receiver.sdc(16): altera_reserved_tck could not be matched with a clock File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 16
Warning (332049): Ignored set_input_delay at Scrambler_Receiver.sdc(16): Argument <targets> is an empty collection File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 16
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi] File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 16
Warning (332049): Ignored set_input_delay at Scrambler_Receiver.sdc(16): Argument -clock is not an object ID File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 16
Warning (332174): Ignored filter at Scrambler_Receiver.sdc(17): altera_reserved_tms could not be matched with a port File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 17
Warning (332049): Ignored set_input_delay at Scrambler_Receiver.sdc(17): Argument <targets> is an empty collection File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 17
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms] File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 17
Warning (332049): Ignored set_input_delay at Scrambler_Receiver.sdc(17): Argument -clock is not an object ID File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 17
Warning (332174): Ignored filter at Scrambler_Receiver.sdc(18): altera_reserved_tdo could not be matched with a port File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 18
Warning (332049): Ignored set_output_delay at Scrambler_Receiver.sdc(18): Argument <targets> is an empty collection File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 18
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo] File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 18
Warning (332049): Ignored set_output_delay at Scrambler_Receiver.sdc(18): Argument -clock is not an object ID File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.sdc Line: 18
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 4 -multiply_by 87 -duty_cycle 50.00 -name {Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 59 -duty_cycle 50.00 -name {Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Audio_interface:Audio_interface|i2c:I2C_controller|i2c_out[4] is being clocked by Audio_interface:Audio_interface|i2c:I2C_controller|i2c_clk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    0.919 Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   54.252 Audio_interface|Audio_PLL|audiopll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 660 registers into blocks of type DSP block
    Extra Info (176220): Created 324 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:22
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:32
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (11888): Total time spent on timing analysis during the Fitter is 18.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:29
Warning (169064): Following 3 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently enabled output enable File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/hdl/Scrambler_Receiver.vhd Line: 31
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/hdl/Scrambler_Receiver.vhd Line: 32
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable File: C:/Source Code TA/HDL/Scramble_Sync_Receiver/hdl/Scrambler_Receiver.vhd Line: 34
Info (144001): Generated suppressed messages file C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 6778 megabytes
    Info: Processing ended: Thu Jan 23 17:19:40 2025
    Info: Elapsed time: 00:02:43
    Info: Total CPU time (on all processors): 00:06:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Source Code TA/HDL/Scramble_Sync_Receiver/quartus/Scrambler_Receiver.fit.smsg.


