# This script segment is generated automatically by AutoPilot

# clear list
if {${::AESL::PGuard_autoexp_gen}} {
    cg_default_interface_gen_dc_begin
    cg_default_interface_gen_bundle_begin
    AESL_LIB_XILADAPTER::native_axis_begin
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 754 \
    name data_stream_V_data_0_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_0_V \
    op interface \
    ports { data_stream_V_data_0_V_dout { I 6 vector } data_stream_V_data_0_V_empty_n { I 1 bit } data_stream_V_data_0_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 755 \
    name data_stream_V_data_1_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_1_V \
    op interface \
    ports { data_stream_V_data_1_V_dout { I 6 vector } data_stream_V_data_1_V_empty_n { I 1 bit } data_stream_V_data_1_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 756 \
    name data_stream_V_data_2_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_2_V \
    op interface \
    ports { data_stream_V_data_2_V_dout { I 6 vector } data_stream_V_data_2_V_empty_n { I 1 bit } data_stream_V_data_2_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 757 \
    name data_stream_V_data_3_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_3_V \
    op interface \
    ports { data_stream_V_data_3_V_dout { I 6 vector } data_stream_V_data_3_V_empty_n { I 1 bit } data_stream_V_data_3_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 758 \
    name data_stream_V_data_4_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_4_V \
    op interface \
    ports { data_stream_V_data_4_V_dout { I 6 vector } data_stream_V_data_4_V_empty_n { I 1 bit } data_stream_V_data_4_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 759 \
    name data_stream_V_data_5_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_5_V \
    op interface \
    ports { data_stream_V_data_5_V_dout { I 6 vector } data_stream_V_data_5_V_empty_n { I 1 bit } data_stream_V_data_5_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 760 \
    name data_stream_V_data_6_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_6_V \
    op interface \
    ports { data_stream_V_data_6_V_dout { I 6 vector } data_stream_V_data_6_V_empty_n { I 1 bit } data_stream_V_data_6_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 761 \
    name data_stream_V_data_7_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_7_V \
    op interface \
    ports { data_stream_V_data_7_V_dout { I 6 vector } data_stream_V_data_7_V_empty_n { I 1 bit } data_stream_V_data_7_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 762 \
    name data_stream_V_data_8_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_8_V \
    op interface \
    ports { data_stream_V_data_8_V_dout { I 6 vector } data_stream_V_data_8_V_empty_n { I 1 bit } data_stream_V_data_8_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 763 \
    name data_stream_V_data_9_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_9_V \
    op interface \
    ports { data_stream_V_data_9_V_dout { I 6 vector } data_stream_V_data_9_V_empty_n { I 1 bit } data_stream_V_data_9_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 764 \
    name data_stream_V_data_10_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_10_V \
    op interface \
    ports { data_stream_V_data_10_V_dout { I 6 vector } data_stream_V_data_10_V_empty_n { I 1 bit } data_stream_V_data_10_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 765 \
    name data_stream_V_data_11_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_11_V \
    op interface \
    ports { data_stream_V_data_11_V_dout { I 6 vector } data_stream_V_data_11_V_empty_n { I 1 bit } data_stream_V_data_11_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 766 \
    name data_stream_V_data_12_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_12_V \
    op interface \
    ports { data_stream_V_data_12_V_dout { I 6 vector } data_stream_V_data_12_V_empty_n { I 1 bit } data_stream_V_data_12_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 767 \
    name data_stream_V_data_13_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_13_V \
    op interface \
    ports { data_stream_V_data_13_V_dout { I 6 vector } data_stream_V_data_13_V_empty_n { I 1 bit } data_stream_V_data_13_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 768 \
    name data_stream_V_data_14_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_14_V \
    op interface \
    ports { data_stream_V_data_14_V_dout { I 6 vector } data_stream_V_data_14_V_empty_n { I 1 bit } data_stream_V_data_14_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 769 \
    name data_stream_V_data_15_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_15_V \
    op interface \
    ports { data_stream_V_data_15_V_dout { I 6 vector } data_stream_V_data_15_V_empty_n { I 1 bit } data_stream_V_data_15_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 770 \
    name data_stream_V_data_16_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_16_V \
    op interface \
    ports { data_stream_V_data_16_V_dout { I 6 vector } data_stream_V_data_16_V_empty_n { I 1 bit } data_stream_V_data_16_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 771 \
    name data_stream_V_data_17_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_17_V \
    op interface \
    ports { data_stream_V_data_17_V_dout { I 6 vector } data_stream_V_data_17_V_empty_n { I 1 bit } data_stream_V_data_17_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 772 \
    name data_stream_V_data_18_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_18_V \
    op interface \
    ports { data_stream_V_data_18_V_dout { I 6 vector } data_stream_V_data_18_V_empty_n { I 1 bit } data_stream_V_data_18_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 773 \
    name data_stream_V_data_19_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_19_V \
    op interface \
    ports { data_stream_V_data_19_V_dout { I 6 vector } data_stream_V_data_19_V_empty_n { I 1 bit } data_stream_V_data_19_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 774 \
    name data_stream_V_data_20_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_20_V \
    op interface \
    ports { data_stream_V_data_20_V_dout { I 6 vector } data_stream_V_data_20_V_empty_n { I 1 bit } data_stream_V_data_20_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 775 \
    name data_stream_V_data_21_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_21_V \
    op interface \
    ports { data_stream_V_data_21_V_dout { I 6 vector } data_stream_V_data_21_V_empty_n { I 1 bit } data_stream_V_data_21_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 776 \
    name data_stream_V_data_22_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_22_V \
    op interface \
    ports { data_stream_V_data_22_V_dout { I 6 vector } data_stream_V_data_22_V_empty_n { I 1 bit } data_stream_V_data_22_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 777 \
    name data_stream_V_data_23_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_23_V \
    op interface \
    ports { data_stream_V_data_23_V_dout { I 6 vector } data_stream_V_data_23_V_empty_n { I 1 bit } data_stream_V_data_23_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 778 \
    name data_stream_V_data_24_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_24_V \
    op interface \
    ports { data_stream_V_data_24_V_dout { I 6 vector } data_stream_V_data_24_V_empty_n { I 1 bit } data_stream_V_data_24_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 779 \
    name data_stream_V_data_25_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_25_V \
    op interface \
    ports { data_stream_V_data_25_V_dout { I 6 vector } data_stream_V_data_25_V_empty_n { I 1 bit } data_stream_V_data_25_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 780 \
    name data_stream_V_data_26_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_26_V \
    op interface \
    ports { data_stream_V_data_26_V_dout { I 6 vector } data_stream_V_data_26_V_empty_n { I 1 bit } data_stream_V_data_26_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 781 \
    name data_stream_V_data_27_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_27_V \
    op interface \
    ports { data_stream_V_data_27_V_dout { I 6 vector } data_stream_V_data_27_V_empty_n { I 1 bit } data_stream_V_data_27_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 782 \
    name data_stream_V_data_28_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_28_V \
    op interface \
    ports { data_stream_V_data_28_V_dout { I 6 vector } data_stream_V_data_28_V_empty_n { I 1 bit } data_stream_V_data_28_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 783 \
    name data_stream_V_data_29_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_29_V \
    op interface \
    ports { data_stream_V_data_29_V_dout { I 6 vector } data_stream_V_data_29_V_empty_n { I 1 bit } data_stream_V_data_29_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 784 \
    name data_stream_V_data_30_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_30_V \
    op interface \
    ports { data_stream_V_data_30_V_dout { I 6 vector } data_stream_V_data_30_V_empty_n { I 1 bit } data_stream_V_data_30_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 785 \
    name data_stream_V_data_31_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_31_V \
    op interface \
    ports { data_stream_V_data_31_V_dout { I 6 vector } data_stream_V_data_31_V_empty_n { I 1 bit } data_stream_V_data_31_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 786 \
    name data_stream_V_data_32_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_32_V \
    op interface \
    ports { data_stream_V_data_32_V_dout { I 6 vector } data_stream_V_data_32_V_empty_n { I 1 bit } data_stream_V_data_32_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 787 \
    name data_stream_V_data_33_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_33_V \
    op interface \
    ports { data_stream_V_data_33_V_dout { I 6 vector } data_stream_V_data_33_V_empty_n { I 1 bit } data_stream_V_data_33_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 788 \
    name data_stream_V_data_34_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_34_V \
    op interface \
    ports { data_stream_V_data_34_V_dout { I 6 vector } data_stream_V_data_34_V_empty_n { I 1 bit } data_stream_V_data_34_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 789 \
    name data_stream_V_data_35_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_35_V \
    op interface \
    ports { data_stream_V_data_35_V_dout { I 6 vector } data_stream_V_data_35_V_empty_n { I 1 bit } data_stream_V_data_35_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 790 \
    name data_stream_V_data_36_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_36_V \
    op interface \
    ports { data_stream_V_data_36_V_dout { I 6 vector } data_stream_V_data_36_V_empty_n { I 1 bit } data_stream_V_data_36_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 791 \
    name data_stream_V_data_37_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_37_V \
    op interface \
    ports { data_stream_V_data_37_V_dout { I 6 vector } data_stream_V_data_37_V_empty_n { I 1 bit } data_stream_V_data_37_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 792 \
    name data_stream_V_data_38_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_38_V \
    op interface \
    ports { data_stream_V_data_38_V_dout { I 6 vector } data_stream_V_data_38_V_empty_n { I 1 bit } data_stream_V_data_38_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 793 \
    name data_stream_V_data_39_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_39_V \
    op interface \
    ports { data_stream_V_data_39_V_dout { I 6 vector } data_stream_V_data_39_V_empty_n { I 1 bit } data_stream_V_data_39_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 794 \
    name data_stream_V_data_40_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_40_V \
    op interface \
    ports { data_stream_V_data_40_V_dout { I 6 vector } data_stream_V_data_40_V_empty_n { I 1 bit } data_stream_V_data_40_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 795 \
    name data_stream_V_data_41_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_41_V \
    op interface \
    ports { data_stream_V_data_41_V_dout { I 6 vector } data_stream_V_data_41_V_empty_n { I 1 bit } data_stream_V_data_41_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 796 \
    name data_stream_V_data_42_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_42_V \
    op interface \
    ports { data_stream_V_data_42_V_dout { I 6 vector } data_stream_V_data_42_V_empty_n { I 1 bit } data_stream_V_data_42_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 797 \
    name data_stream_V_data_43_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_43_V \
    op interface \
    ports { data_stream_V_data_43_V_dout { I 6 vector } data_stream_V_data_43_V_empty_n { I 1 bit } data_stream_V_data_43_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 798 \
    name data_stream_V_data_44_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_44_V \
    op interface \
    ports { data_stream_V_data_44_V_dout { I 6 vector } data_stream_V_data_44_V_empty_n { I 1 bit } data_stream_V_data_44_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 799 \
    name data_stream_V_data_45_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_45_V \
    op interface \
    ports { data_stream_V_data_45_V_dout { I 6 vector } data_stream_V_data_45_V_empty_n { I 1 bit } data_stream_V_data_45_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 800 \
    name data_stream_V_data_46_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_46_V \
    op interface \
    ports { data_stream_V_data_46_V_dout { I 6 vector } data_stream_V_data_46_V_empty_n { I 1 bit } data_stream_V_data_46_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 801 \
    name data_stream_V_data_47_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_47_V \
    op interface \
    ports { data_stream_V_data_47_V_dout { I 6 vector } data_stream_V_data_47_V_empty_n { I 1 bit } data_stream_V_data_47_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 802 \
    name data_stream_V_data_48_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_48_V \
    op interface \
    ports { data_stream_V_data_48_V_dout { I 6 vector } data_stream_V_data_48_V_empty_n { I 1 bit } data_stream_V_data_48_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 803 \
    name data_stream_V_data_49_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_49_V \
    op interface \
    ports { data_stream_V_data_49_V_dout { I 6 vector } data_stream_V_data_49_V_empty_n { I 1 bit } data_stream_V_data_49_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 804 \
    name data_stream_V_data_50_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_50_V \
    op interface \
    ports { data_stream_V_data_50_V_dout { I 6 vector } data_stream_V_data_50_V_empty_n { I 1 bit } data_stream_V_data_50_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 805 \
    name data_stream_V_data_51_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_51_V \
    op interface \
    ports { data_stream_V_data_51_V_dout { I 6 vector } data_stream_V_data_51_V_empty_n { I 1 bit } data_stream_V_data_51_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 806 \
    name data_stream_V_data_52_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_52_V \
    op interface \
    ports { data_stream_V_data_52_V_dout { I 6 vector } data_stream_V_data_52_V_empty_n { I 1 bit } data_stream_V_data_52_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 807 \
    name data_stream_V_data_53_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_53_V \
    op interface \
    ports { data_stream_V_data_53_V_dout { I 6 vector } data_stream_V_data_53_V_empty_n { I 1 bit } data_stream_V_data_53_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 808 \
    name data_stream_V_data_54_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_54_V \
    op interface \
    ports { data_stream_V_data_54_V_dout { I 6 vector } data_stream_V_data_54_V_empty_n { I 1 bit } data_stream_V_data_54_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 809 \
    name data_stream_V_data_55_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_55_V \
    op interface \
    ports { data_stream_V_data_55_V_dout { I 6 vector } data_stream_V_data_55_V_empty_n { I 1 bit } data_stream_V_data_55_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 810 \
    name data_stream_V_data_56_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_56_V \
    op interface \
    ports { data_stream_V_data_56_V_dout { I 6 vector } data_stream_V_data_56_V_empty_n { I 1 bit } data_stream_V_data_56_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 811 \
    name data_stream_V_data_57_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_57_V \
    op interface \
    ports { data_stream_V_data_57_V_dout { I 6 vector } data_stream_V_data_57_V_empty_n { I 1 bit } data_stream_V_data_57_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 812 \
    name data_stream_V_data_58_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_58_V \
    op interface \
    ports { data_stream_V_data_58_V_dout { I 6 vector } data_stream_V_data_58_V_empty_n { I 1 bit } data_stream_V_data_58_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 813 \
    name data_stream_V_data_59_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_59_V \
    op interface \
    ports { data_stream_V_data_59_V_dout { I 6 vector } data_stream_V_data_59_V_empty_n { I 1 bit } data_stream_V_data_59_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 814 \
    name data_stream_V_data_60_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_60_V \
    op interface \
    ports { data_stream_V_data_60_V_dout { I 6 vector } data_stream_V_data_60_V_empty_n { I 1 bit } data_stream_V_data_60_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 815 \
    name data_stream_V_data_61_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_61_V \
    op interface \
    ports { data_stream_V_data_61_V_dout { I 6 vector } data_stream_V_data_61_V_empty_n { I 1 bit } data_stream_V_data_61_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 816 \
    name data_stream_V_data_62_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_62_V \
    op interface \
    ports { data_stream_V_data_62_V_dout { I 6 vector } data_stream_V_data_62_V_empty_n { I 1 bit } data_stream_V_data_62_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 817 \
    name data_stream_V_data_63_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_63_V \
    op interface \
    ports { data_stream_V_data_63_V_dout { I 6 vector } data_stream_V_data_63_V_empty_n { I 1 bit } data_stream_V_data_63_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 818 \
    name data_stream_V_data_64_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_64_V \
    op interface \
    ports { data_stream_V_data_64_V_dout { I 6 vector } data_stream_V_data_64_V_empty_n { I 1 bit } data_stream_V_data_64_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 819 \
    name data_stream_V_data_65_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_65_V \
    op interface \
    ports { data_stream_V_data_65_V_dout { I 6 vector } data_stream_V_data_65_V_empty_n { I 1 bit } data_stream_V_data_65_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 820 \
    name data_stream_V_data_66_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_66_V \
    op interface \
    ports { data_stream_V_data_66_V_dout { I 6 vector } data_stream_V_data_66_V_empty_n { I 1 bit } data_stream_V_data_66_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 821 \
    name data_stream_V_data_67_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_67_V \
    op interface \
    ports { data_stream_V_data_67_V_dout { I 6 vector } data_stream_V_data_67_V_empty_n { I 1 bit } data_stream_V_data_67_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 822 \
    name data_stream_V_data_68_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_68_V \
    op interface \
    ports { data_stream_V_data_68_V_dout { I 6 vector } data_stream_V_data_68_V_empty_n { I 1 bit } data_stream_V_data_68_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 823 \
    name data_stream_V_data_69_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_69_V \
    op interface \
    ports { data_stream_V_data_69_V_dout { I 6 vector } data_stream_V_data_69_V_empty_n { I 1 bit } data_stream_V_data_69_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 824 \
    name data_stream_V_data_70_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_70_V \
    op interface \
    ports { data_stream_V_data_70_V_dout { I 6 vector } data_stream_V_data_70_V_empty_n { I 1 bit } data_stream_V_data_70_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 825 \
    name data_stream_V_data_71_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_71_V \
    op interface \
    ports { data_stream_V_data_71_V_dout { I 6 vector } data_stream_V_data_71_V_empty_n { I 1 bit } data_stream_V_data_71_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 826 \
    name data_stream_V_data_72_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_72_V \
    op interface \
    ports { data_stream_V_data_72_V_dout { I 6 vector } data_stream_V_data_72_V_empty_n { I 1 bit } data_stream_V_data_72_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 827 \
    name data_stream_V_data_73_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_73_V \
    op interface \
    ports { data_stream_V_data_73_V_dout { I 6 vector } data_stream_V_data_73_V_empty_n { I 1 bit } data_stream_V_data_73_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 828 \
    name data_stream_V_data_74_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_74_V \
    op interface \
    ports { data_stream_V_data_74_V_dout { I 6 vector } data_stream_V_data_74_V_empty_n { I 1 bit } data_stream_V_data_74_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 829 \
    name data_stream_V_data_75_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_75_V \
    op interface \
    ports { data_stream_V_data_75_V_dout { I 6 vector } data_stream_V_data_75_V_empty_n { I 1 bit } data_stream_V_data_75_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 830 \
    name data_stream_V_data_76_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_76_V \
    op interface \
    ports { data_stream_V_data_76_V_dout { I 6 vector } data_stream_V_data_76_V_empty_n { I 1 bit } data_stream_V_data_76_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 831 \
    name data_stream_V_data_77_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_77_V \
    op interface \
    ports { data_stream_V_data_77_V_dout { I 6 vector } data_stream_V_data_77_V_empty_n { I 1 bit } data_stream_V_data_77_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 832 \
    name data_stream_V_data_78_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_78_V \
    op interface \
    ports { data_stream_V_data_78_V_dout { I 6 vector } data_stream_V_data_78_V_empty_n { I 1 bit } data_stream_V_data_78_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 833 \
    name data_stream_V_data_79_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_79_V \
    op interface \
    ports { data_stream_V_data_79_V_dout { I 6 vector } data_stream_V_data_79_V_empty_n { I 1 bit } data_stream_V_data_79_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 834 \
    name data_stream_V_data_80_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_80_V \
    op interface \
    ports { data_stream_V_data_80_V_dout { I 6 vector } data_stream_V_data_80_V_empty_n { I 1 bit } data_stream_V_data_80_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 835 \
    name data_stream_V_data_81_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_81_V \
    op interface \
    ports { data_stream_V_data_81_V_dout { I 6 vector } data_stream_V_data_81_V_empty_n { I 1 bit } data_stream_V_data_81_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 836 \
    name data_stream_V_data_82_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_82_V \
    op interface \
    ports { data_stream_V_data_82_V_dout { I 6 vector } data_stream_V_data_82_V_empty_n { I 1 bit } data_stream_V_data_82_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 837 \
    name data_stream_V_data_83_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_83_V \
    op interface \
    ports { data_stream_V_data_83_V_dout { I 6 vector } data_stream_V_data_83_V_empty_n { I 1 bit } data_stream_V_data_83_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 838 \
    name data_stream_V_data_84_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_84_V \
    op interface \
    ports { data_stream_V_data_84_V_dout { I 6 vector } data_stream_V_data_84_V_empty_n { I 1 bit } data_stream_V_data_84_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 839 \
    name data_stream_V_data_85_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_85_V \
    op interface \
    ports { data_stream_V_data_85_V_dout { I 6 vector } data_stream_V_data_85_V_empty_n { I 1 bit } data_stream_V_data_85_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 840 \
    name data_stream_V_data_86_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_86_V \
    op interface \
    ports { data_stream_V_data_86_V_dout { I 6 vector } data_stream_V_data_86_V_empty_n { I 1 bit } data_stream_V_data_86_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 841 \
    name data_stream_V_data_87_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_87_V \
    op interface \
    ports { data_stream_V_data_87_V_dout { I 6 vector } data_stream_V_data_87_V_empty_n { I 1 bit } data_stream_V_data_87_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 842 \
    name data_stream_V_data_88_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_88_V \
    op interface \
    ports { data_stream_V_data_88_V_dout { I 6 vector } data_stream_V_data_88_V_empty_n { I 1 bit } data_stream_V_data_88_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 843 \
    name data_stream_V_data_89_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_89_V \
    op interface \
    ports { data_stream_V_data_89_V_dout { I 6 vector } data_stream_V_data_89_V_empty_n { I 1 bit } data_stream_V_data_89_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 844 \
    name data_stream_V_data_90_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_90_V \
    op interface \
    ports { data_stream_V_data_90_V_dout { I 6 vector } data_stream_V_data_90_V_empty_n { I 1 bit } data_stream_V_data_90_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 845 \
    name data_stream_V_data_91_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_91_V \
    op interface \
    ports { data_stream_V_data_91_V_dout { I 6 vector } data_stream_V_data_91_V_empty_n { I 1 bit } data_stream_V_data_91_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 846 \
    name data_stream_V_data_92_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_92_V \
    op interface \
    ports { data_stream_V_data_92_V_dout { I 6 vector } data_stream_V_data_92_V_empty_n { I 1 bit } data_stream_V_data_92_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 847 \
    name data_stream_V_data_93_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_93_V \
    op interface \
    ports { data_stream_V_data_93_V_dout { I 6 vector } data_stream_V_data_93_V_empty_n { I 1 bit } data_stream_V_data_93_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 848 \
    name data_stream_V_data_94_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_94_V \
    op interface \
    ports { data_stream_V_data_94_V_dout { I 6 vector } data_stream_V_data_94_V_empty_n { I 1 bit } data_stream_V_data_94_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 849 \
    name data_stream_V_data_95_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_95_V \
    op interface \
    ports { data_stream_V_data_95_V_dout { I 6 vector } data_stream_V_data_95_V_empty_n { I 1 bit } data_stream_V_data_95_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 850 \
    name data_stream_V_data_96_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_96_V \
    op interface \
    ports { data_stream_V_data_96_V_dout { I 6 vector } data_stream_V_data_96_V_empty_n { I 1 bit } data_stream_V_data_96_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 851 \
    name data_stream_V_data_97_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_97_V \
    op interface \
    ports { data_stream_V_data_97_V_dout { I 6 vector } data_stream_V_data_97_V_empty_n { I 1 bit } data_stream_V_data_97_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 852 \
    name data_stream_V_data_98_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_98_V \
    op interface \
    ports { data_stream_V_data_98_V_dout { I 6 vector } data_stream_V_data_98_V_empty_n { I 1 bit } data_stream_V_data_98_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 853 \
    name data_stream_V_data_99_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_99_V \
    op interface \
    ports { data_stream_V_data_99_V_dout { I 6 vector } data_stream_V_data_99_V_empty_n { I 1 bit } data_stream_V_data_99_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 854 \
    name data_stream_V_data_100_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_100_V \
    op interface \
    ports { data_stream_V_data_100_V_dout { I 6 vector } data_stream_V_data_100_V_empty_n { I 1 bit } data_stream_V_data_100_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 855 \
    name data_stream_V_data_101_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_101_V \
    op interface \
    ports { data_stream_V_data_101_V_dout { I 6 vector } data_stream_V_data_101_V_empty_n { I 1 bit } data_stream_V_data_101_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 856 \
    name data_stream_V_data_102_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_102_V \
    op interface \
    ports { data_stream_V_data_102_V_dout { I 6 vector } data_stream_V_data_102_V_empty_n { I 1 bit } data_stream_V_data_102_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 857 \
    name data_stream_V_data_103_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_103_V \
    op interface \
    ports { data_stream_V_data_103_V_dout { I 6 vector } data_stream_V_data_103_V_empty_n { I 1 bit } data_stream_V_data_103_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 858 \
    name data_stream_V_data_104_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_104_V \
    op interface \
    ports { data_stream_V_data_104_V_dout { I 6 vector } data_stream_V_data_104_V_empty_n { I 1 bit } data_stream_V_data_104_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 859 \
    name data_stream_V_data_105_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_105_V \
    op interface \
    ports { data_stream_V_data_105_V_dout { I 6 vector } data_stream_V_data_105_V_empty_n { I 1 bit } data_stream_V_data_105_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 860 \
    name data_stream_V_data_106_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_106_V \
    op interface \
    ports { data_stream_V_data_106_V_dout { I 6 vector } data_stream_V_data_106_V_empty_n { I 1 bit } data_stream_V_data_106_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 861 \
    name data_stream_V_data_107_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_107_V \
    op interface \
    ports { data_stream_V_data_107_V_dout { I 6 vector } data_stream_V_data_107_V_empty_n { I 1 bit } data_stream_V_data_107_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 862 \
    name data_stream_V_data_108_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_108_V \
    op interface \
    ports { data_stream_V_data_108_V_dout { I 6 vector } data_stream_V_data_108_V_empty_n { I 1 bit } data_stream_V_data_108_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 863 \
    name data_stream_V_data_109_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_109_V \
    op interface \
    ports { data_stream_V_data_109_V_dout { I 6 vector } data_stream_V_data_109_V_empty_n { I 1 bit } data_stream_V_data_109_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 864 \
    name data_stream_V_data_110_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_110_V \
    op interface \
    ports { data_stream_V_data_110_V_dout { I 6 vector } data_stream_V_data_110_V_empty_n { I 1 bit } data_stream_V_data_110_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 865 \
    name data_stream_V_data_111_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_111_V \
    op interface \
    ports { data_stream_V_data_111_V_dout { I 6 vector } data_stream_V_data_111_V_empty_n { I 1 bit } data_stream_V_data_111_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 866 \
    name data_stream_V_data_112_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_112_V \
    op interface \
    ports { data_stream_V_data_112_V_dout { I 6 vector } data_stream_V_data_112_V_empty_n { I 1 bit } data_stream_V_data_112_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 867 \
    name data_stream_V_data_113_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_113_V \
    op interface \
    ports { data_stream_V_data_113_V_dout { I 6 vector } data_stream_V_data_113_V_empty_n { I 1 bit } data_stream_V_data_113_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 868 \
    name data_stream_V_data_114_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_114_V \
    op interface \
    ports { data_stream_V_data_114_V_dout { I 6 vector } data_stream_V_data_114_V_empty_n { I 1 bit } data_stream_V_data_114_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 869 \
    name data_stream_V_data_115_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_115_V \
    op interface \
    ports { data_stream_V_data_115_V_dout { I 6 vector } data_stream_V_data_115_V_empty_n { I 1 bit } data_stream_V_data_115_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 870 \
    name data_stream_V_data_116_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_116_V \
    op interface \
    ports { data_stream_V_data_116_V_dout { I 6 vector } data_stream_V_data_116_V_empty_n { I 1 bit } data_stream_V_data_116_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 871 \
    name data_stream_V_data_117_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_117_V \
    op interface \
    ports { data_stream_V_data_117_V_dout { I 6 vector } data_stream_V_data_117_V_empty_n { I 1 bit } data_stream_V_data_117_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 872 \
    name data_stream_V_data_118_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_118_V \
    op interface \
    ports { data_stream_V_data_118_V_dout { I 6 vector } data_stream_V_data_118_V_empty_n { I 1 bit } data_stream_V_data_118_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 873 \
    name data_stream_V_data_119_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_119_V \
    op interface \
    ports { data_stream_V_data_119_V_dout { I 6 vector } data_stream_V_data_119_V_empty_n { I 1 bit } data_stream_V_data_119_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 874 \
    name data_stream_V_data_120_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_120_V \
    op interface \
    ports { data_stream_V_data_120_V_dout { I 6 vector } data_stream_V_data_120_V_empty_n { I 1 bit } data_stream_V_data_120_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 875 \
    name data_stream_V_data_121_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_121_V \
    op interface \
    ports { data_stream_V_data_121_V_dout { I 6 vector } data_stream_V_data_121_V_empty_n { I 1 bit } data_stream_V_data_121_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 876 \
    name data_stream_V_data_122_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_122_V \
    op interface \
    ports { data_stream_V_data_122_V_dout { I 6 vector } data_stream_V_data_122_V_empty_n { I 1 bit } data_stream_V_data_122_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 877 \
    name data_stream_V_data_123_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_123_V \
    op interface \
    ports { data_stream_V_data_123_V_dout { I 6 vector } data_stream_V_data_123_V_empty_n { I 1 bit } data_stream_V_data_123_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 878 \
    name data_stream_V_data_124_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_124_V \
    op interface \
    ports { data_stream_V_data_124_V_dout { I 6 vector } data_stream_V_data_124_V_empty_n { I 1 bit } data_stream_V_data_124_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 879 \
    name data_stream_V_data_125_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_125_V \
    op interface \
    ports { data_stream_V_data_125_V_dout { I 6 vector } data_stream_V_data_125_V_empty_n { I 1 bit } data_stream_V_data_125_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 880 \
    name data_stream_V_data_126_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_126_V \
    op interface \
    ports { data_stream_V_data_126_V_dout { I 6 vector } data_stream_V_data_126_V_empty_n { I 1 bit } data_stream_V_data_126_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 881 \
    name data_stream_V_data_127_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_127_V \
    op interface \
    ports { data_stream_V_data_127_V_dout { I 6 vector } data_stream_V_data_127_V_empty_n { I 1 bit } data_stream_V_data_127_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 882 \
    name res_stream_V_data_V \
    type fifo \
    dir O \
    reset_level 1 \
    sync_rst true \
    corename dc_res_stream_V_data_V \
    op interface \
    ports { res_stream_V_data_V_din { O 16 vector } res_stream_V_data_V_full_n { I 1 bit } res_stream_V_data_V_write { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id -1 \
    name ap_ctrl \
    type ap_ctrl \
    reset_level 1 \
    sync_rst true \
    corename ap_ctrl \
    op interface \
    ports { ap_done { O 1 bit } ap_idle { O 1 bit } ap_continue { I 1 bit } } \
} "
}


# Adapter definition:
set PortName ap_clk
set DataWd 1 
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc cg_default_interface_gen_clock] == "cg_default_interface_gen_clock"} {
eval "cg_default_interface_gen_clock { \
    id -2 \
    name ${PortName} \
    reset_level 1 \
    sync_rst true \
    corename apif_ap_clk \
    data_wd ${DataWd} \
    op interface \
}"
} else {
puts "@W \[IMPL-113\] Cannot find bus interface model in the library. Ignored generation of bus interface for '${PortName}'"
}
}


# Adapter definition:
set PortName ap_rst
set DataWd 1 
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc cg_default_interface_gen_reset] == "cg_default_interface_gen_reset"} {
eval "cg_default_interface_gen_reset { \
    id -3 \
    name ${PortName} \
    reset_level 1 \
    sync_rst true \
    corename apif_ap_rst \
    data_wd ${DataWd} \
    op interface \
}"
} else {
puts "@W \[IMPL-114\] Cannot find bus interface model in the library. Ignored generation of bus interface for '${PortName}'"
}
}



# merge
if {${::AESL::PGuard_autoexp_gen}} {
    cg_default_interface_gen_dc_end
    cg_default_interface_gen_bundle_end
    AESL_LIB_XILADAPTER::native_axis_end
}


