APPL_CTRL,VAR_0
APPL_CTRL_LTSSM_EN,VAR_1
APPL_DEBUG,VAR_2
APPL_DEBUG_LTSSM_STATE_MASK,VAR_3
APPL_DEBUG_LTSSM_STATE_SHIFT,VAR_4
APPL_LINK_STATUS,VAR_5
APPL_LINK_STATUS_RDLH_LINK_UP,VAR_6
PCI_DLF_CAP,VAR_7
PCI_DLF_EXCHANGE_ENABLE,VAR_8
PCI_EXP_LNKSTA,VAR_9
PCI_EXP_LNKSTA_CLS,VAR_10
PCI_EXT_CAP_ID_DLF,VAR_11
appl_readl,FUNC_0
appl_writel,FUNC_1
clk_set_rate,FUNC_2
dev_info,FUNC_3
dw_pcie_find_ext_capability,FUNC_4
dw_pcie_readl_dbi,FUNC_5
dw_pcie_readw_dbi,FUNC_6
dw_pcie_wait_for_link,FUNC_7
dw_pcie_writel_dbi,FUNC_8
pcie_gen_freq,VAR_12
reset_control_assert,FUNC_9
reset_control_deassert,FUNC_10
tegra_pcie_enable_interrupts,FUNC_11
tegra_pcie_prepare_host,FUNC_12
to_dw_pcie_from_pp,FUNC_13
to_tegra_pcie,FUNC_14
tegra_pcie_dw_host_init,FUNC_15
pp,VAR_13
pci,VAR_14
pcie,VAR_15
val,VAR_16
tmp,VAR_17
offset,VAR_18
speed,VAR_19
