TimeQuest Timing Analyzer report for mips_multi
Tue Dec  4 22:23:55 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mips_multi                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 69.34 MHz  ; 69.34 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.422 ; -1723.247     ;
; clk_rom ; -9.334  ; -187.032      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.532 ; 0.000         ;
; clk_rom ; 0.911 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.422 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.474     ;
; -13.173 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.225     ;
; -13.148 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.175     ;
; -13.148 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.175     ;
; -13.146 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.198     ;
; -13.124 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.176     ;
; -13.116 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.163     ;
; -13.099 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.151     ;
; -13.088 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.143     ;
; -13.088 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.143     ;
; -12.975 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.027     ;
; -12.964 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.991     ;
; -12.903 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.940     ;
; -12.899 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.946     ;
; -12.899 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.011      ; 13.946     ;
; -12.899 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.926     ;
; -12.899 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.926     ;
; -12.890 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.926     ;
; -12.890 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.926     ;
; -12.890 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.926     ;
; -12.890 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.926     ;
; -12.879 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.933     ;
; -12.879 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.933     ;
; -12.879 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.933     ;
; -12.872 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.899     ;
; -12.872 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.899     ;
; -12.868 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.922     ;
; -12.868 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.922     ;
; -12.868 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.922     ;
; -12.868 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.922     ;
; -12.867 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.914     ;
; -12.852 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.906     ;
; -12.850 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.877     ;
; -12.850 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.877     ;
; -12.841 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.030      ; 13.907     ;
; -12.840 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.887     ;
; -12.839 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.894     ;
; -12.839 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.894     ;
; -12.825 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.852     ;
; -12.825 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.852     ;
; -12.818 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.865     ;
; -12.813 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.015      ; 13.864     ;
; -12.813 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.015      ; 13.864     ;
; -12.813 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.015      ; 13.864     ;
; -12.813 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.015      ; 13.864     ;
; -12.812 ; regbuf:rgB|sr_out[3]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 13.853     ;
; -12.812 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.867     ;
; -12.812 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.867     ;
; -12.802 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.025      ; 13.863     ;
; -12.798 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.015      ; 13.849     ;
; -12.795 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.829     ;
; -12.793 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.840     ;
; -12.790 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.845     ;
; -12.790 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.845     ;
; -12.765 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.820     ;
; -12.765 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.820     ;
; -12.701 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.728     ;
; -12.701 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.728     ;
; -12.690 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 13.692     ;
; -12.690 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.034     ; 13.692     ;
; -12.669 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.716     ;
; -12.658 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 13.680     ;
; -12.654 ; regbuf:rgB|sr_out[0]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.690     ;
; -12.654 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.691     ;
; -12.650 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.697     ;
; -12.650 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.011      ; 13.697     ;
; -12.641 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.696     ;
; -12.641 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.696     ;
; -12.641 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.677     ;
; -12.641 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.677     ;
; -12.641 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.677     ;
; -12.641 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.677     ;
; -12.630 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.684     ;
; -12.630 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.684     ;
; -12.630 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.684     ;
; -12.630 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.006     ; 13.660     ;
; -12.630 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 13.660     ;
; -12.627 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.664     ;
; -12.623 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.670     ;
; -12.623 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.011      ; 13.670     ;
; -12.619 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.673     ;
; -12.619 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.673     ;
; -12.619 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.673     ;
; -12.619 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.673     ;
; -12.614 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.650     ;
; -12.614 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.650     ;
; -12.614 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.650     ;
; -12.614 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.650     ;
; -12.605 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.642     ;
; -12.603 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.657     ;
; -12.603 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.657     ;
; -12.603 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.657     ;
; -12.603 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.018      ; 13.657     ;
; -12.601 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.648     ;
; -12.601 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.011      ; 13.648     ;
; -12.592 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.628     ;
; -12.592 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.628     ;
; -12.592 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.628     ;
; -12.592 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.628     ;
; -12.592 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.030      ; 13.658     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.334 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.360     ;
; -9.275 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 10.302     ;
; -9.269 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.295     ;
; -9.244 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 10.271     ;
; -9.240 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 10.267     ;
; -9.224 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.250     ;
; -9.216 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.242     ;
; -9.181 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 10.208     ;
; -9.099 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 10.126     ;
; -9.025 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.051     ;
; -9.020 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 10.047     ;
; -8.975 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.001     ;
; -8.971 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.998      ;
; -8.966 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.993      ;
; -8.965 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.991      ;
; -8.946 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.973      ;
; -8.946 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.973      ;
; -8.911 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.938      ;
; -8.911 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.938      ;
; -8.903 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.930      ;
; -8.874 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.901      ;
; -8.837 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.864      ;
; -8.833 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.859      ;
; -8.833 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.860      ;
; -8.830 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.857      ;
; -8.826 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.828      ;
; -8.822 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.824      ;
; -8.811 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.837      ;
; -8.811 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.813      ;
; -8.793 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.820      ;
; -8.790 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.817      ;
; -8.789 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.816      ;
; -8.774 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.800      ;
; -8.748 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.775      ;
; -8.746 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.772      ;
; -8.744 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.771      ;
; -8.742 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.769      ;
; -8.740 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.766      ;
; -8.738 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.765      ;
; -8.736 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.762      ;
; -8.734 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 9.742      ;
; -8.711 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.738      ;
; -8.702 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.729      ;
; -8.701 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.727      ;
; -8.697 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.723      ;
; -8.694 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.721      ;
; -8.693 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.719      ;
; -8.693 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.720      ;
; -8.689 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.716      ;
; -8.681 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 9.697      ;
; -8.668 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.695      ;
; -8.664 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.691      ;
; -8.662 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.689      ;
; -8.659 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 9.675      ;
; -8.658 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.684      ;
; -8.652 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.678      ;
; -8.644 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.670      ;
; -8.637 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.664      ;
; -8.637 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.664      ;
; -8.617 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.644      ;
; -8.612 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.639      ;
; -8.591 ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 9.600      ;
; -8.583 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.610      ;
; -8.575 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.602      ;
; -8.567 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.594      ;
; -8.567 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.594      ;
; -8.563 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.590      ;
; -8.559 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.586      ;
; -8.557 ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 9.566      ;
; -8.556 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.558      ;
; -8.538 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.565      ;
; -8.536 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.563      ;
; -8.535 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.562      ;
; -8.524 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.550      ;
; -8.520 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 9.531      ;
; -8.518 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.545      ;
; -8.510 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.537      ;
; -8.502 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.528      ;
; -8.502 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.504      ;
; -8.501 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 9.512      ;
; -8.498 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.525      ;
; -8.493 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.520      ;
; -8.487 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 9.496      ;
; -8.485 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.512      ;
; -8.481 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.507      ;
; -8.465 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.491      ;
; -8.454 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.481      ;
; -8.452 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.478      ;
; -8.452 ; reg:pc|sr_out[22]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 9.461      ;
; -8.445 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.471      ;
; -8.437 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.464      ;
; -8.436 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.462      ;
; -8.428 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.454      ;
; -8.428 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.430      ;
; -8.425 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 9.433      ;
; -8.422 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.448      ;
; -8.410 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.412      ;
; -8.409 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 9.425      ;
; -8.405 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 9.421      ;
; -8.403 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 9.429      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.532 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.660 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.667 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.795 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.806 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.813 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.830 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.835 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.856 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.121      ;
; 0.914 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.180      ;
; 0.976 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.982 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.015      ; 1.263      ;
; 0.984 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.015      ; 1.265      ;
; 0.995 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.011      ; 1.272      ;
; 1.028 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.132 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 1.403      ;
; 1.162 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.020      ; 1.448      ;
; 1.198 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.202 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.468      ;
; 1.206 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.215 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.483      ;
; 1.232 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.235 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.238 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.010      ; 1.514      ;
; 1.251 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.270 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.277 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.534      ;
; 1.282 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.022      ; 1.570      ;
; 1.293 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.019      ; 1.578      ;
; 1.301 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.578      ;
; 1.330 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.016     ; 1.580      ;
; 1.331 ; regbuf:rgA|sr_out[7]                      ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; regbuf:rdm|sr_out[21]                     ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.598      ;
; 1.348 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.614      ;
; 1.359 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.626      ;
; 1.385 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.643      ;
; 1.391 ; reg:pc|sr_out[7]                          ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.657      ;
; 1.406 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.038      ; 1.678      ;
; 1.412 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.676      ;
; 1.414 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.689      ;
; 1.420 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.433 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.690      ;
; 1.433 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.690      ;
; 1.433 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.690      ;
; 1.433 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.690      ;
; 1.448 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.007      ; 1.721      ;
; 1.475 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.770      ;
; 1.496 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|breg32_rtl_1_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.763      ;
; 1.527 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.814      ;
; 1.528 ; regbuf:rgA|sr_out[27]                     ; regbuf:regULA|sr_out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.794      ;
; 1.530 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 1.804      ;
; 1.531 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.791      ;
; 1.532 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.799      ;
; 1.536 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.806      ;
; 1.538 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.804      ;
; 1.544 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.819      ;
; 1.552 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.810      ;
; 1.554 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.828      ;
; 1.561 ; reg:pc|sr_out[27]                         ; regbuf:regULA|sr_out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.827      ;
; 1.562 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.829      ;
; 1.570 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.020      ; 1.856      ;
; 1.578 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.023      ; 1.867      ;
; 1.588 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.855      ;
; 1.589 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.856      ;
; 1.594 ; regbuf:rdm|sr_out[21]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.882      ;
; 1.597 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.885      ;
; 1.599 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.895      ;
; 1.602 ; regbuf:rdm|sr_out[24]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.890      ;
; 1.613 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.890      ;
; 1.617 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.884      ;
; 1.624 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.918      ;
; 1.631 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.919      ;
; 1.634 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.901      ;
; 1.635 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.902      ;
; 1.635 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.902      ;
; 1.639 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.936      ;
; 1.649 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.013     ; 1.902      ;
; 1.650 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.934      ;
; 1.651 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 1.908      ;
; 1.655 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 1.912      ;
; 1.656 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.970      ;
; 1.661 ; regbuf:rgA|sr_out[25]                     ; regbuf:regULA|sr_out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.927      ;
; 1.663 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.024      ; 1.953      ;
; 1.671 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.955      ;
; 1.672 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.956      ;
; 1.672 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.956      ;
; 1.675 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.959      ;
; 1.679 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.945      ;
; 1.682 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.955      ;
; 1.685 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.962      ;
; 1.698 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.017     ; 1.947      ;
; 1.701 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.015      ; 1.982      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.911 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.195      ;
; 0.912 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.206      ;
; 0.913 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.208      ;
; 0.918 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.203      ;
; 0.923 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.207      ;
; 0.929 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.213      ;
; 0.930 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.225      ;
; 0.936 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.221      ;
; 0.945 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.229      ;
; 0.950 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.236      ;
; 0.953 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.231      ;
; 0.966 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.245      ;
; 0.984 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.268      ;
; 1.137 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.423      ;
; 1.183 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.469      ;
; 1.230 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.510      ;
; 1.230 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.507      ;
; 1.241 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.521      ;
; 1.257 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.534      ;
; 1.262 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.556      ;
; 1.269 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.549      ;
; 1.279 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.548      ;
; 1.311 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.597      ;
; 1.332 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.601      ;
; 1.432 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.718      ;
; 1.452 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.738      ;
; 1.513 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.782      ;
; 1.538 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.822      ;
; 1.591 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.860      ;
; 1.624 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.893      ;
; 1.677 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.963      ;
; 1.718 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.004      ;
; 1.773 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.042      ;
; 1.773 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.078      ;
; 1.774 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.060      ;
; 1.777 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.082      ;
; 1.820 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.089      ;
; 1.909 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.178      ;
; 1.947 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.233      ;
; 1.963 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.249      ;
; 1.987 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.264      ;
; 2.048 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.334      ;
; 2.060 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.345      ;
; 2.169 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.455      ;
; 2.194 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.480      ;
; 2.203 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.489      ;
; 2.228 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.514      ;
; 2.256 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.542      ;
; 2.357 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.643      ;
; 2.385 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.671      ;
; 2.535 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.821      ;
; 2.543 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.829      ;
; 2.574 ; regbuf:rgA|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.859      ;
; 2.634 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.919      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.655 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.960      ;
; 2.679 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.965      ;
; 2.683 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.969      ;
; 2.687 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.973      ;
; 2.687 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.973      ;
; 2.691 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.977      ;
; 2.711 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.991      ;
; 2.736 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 3.016      ;
; 2.803 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 3.088      ;
; 2.866 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 3.143      ;
; 2.881 ; regbuf:rgA|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 3.166      ;
; 2.938 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 3.224      ;
; 2.941 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 3.226      ;
; 2.949 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 3.254      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 4.255 ; 4.255 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.976 ; -0.976 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.000 ; 20.000 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 17.398 ; 17.398 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.402 ; 17.402 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.183 ; 18.183 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.378 ; 17.378 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 17.407 ; 17.407 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.504 ; 17.504 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 17.573 ; 17.573 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.024 ; 17.024 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 17.129 ; 17.129 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 16.750 ; 16.750 ; Rise       ; clk             ;
;  data[10] ; clk        ; 17.574 ; 17.574 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.089 ; 18.089 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.432 ; 18.432 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.432 ; 18.432 ; Rise       ; clk             ;
;  data[14] ; clk        ; 17.579 ; 17.579 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.115 ; 17.115 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.264 ; 18.264 ; Rise       ; clk             ;
;  data[17] ; clk        ; 16.987 ; 16.987 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.229 ; 18.229 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.328 ; 17.328 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.190 ; 19.190 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.889 ; 17.889 ; Rise       ; clk             ;
;  data[22] ; clk        ; 17.872 ; 17.872 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.900 ; 17.900 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.603 ; 18.603 ; Rise       ; clk             ;
;  data[25] ; clk        ; 17.936 ; 17.936 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.000 ; 20.000 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.492 ; 18.492 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.819 ; 18.819 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.119 ; 18.119 ; Rise       ; clk             ;
;  data[30] ; clk        ; 17.203 ; 17.203 ; Rise       ; clk             ;
;  data[31] ; clk        ; 15.915 ; 15.915 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 12.383 ; 12.383 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 10.826 ; 10.826 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.355 ; 11.355 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.184 ; 12.184 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.318 ; 11.318 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 10.929 ; 10.929 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.604 ; 11.604 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.383 ; 12.383 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.934 ; 11.934 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.289 ; 11.289 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.906 ; 11.906 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 10.790 ; 10.790 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.378 ; 11.378 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.092 ; 11.092 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.011 ; 11.011 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.537 ; 11.537 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 10.754 ; 10.754 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 10.792 ; 10.792 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.604 ; 11.604 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 10.854 ; 10.854 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.403 ; 11.403 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.780 ; 11.780 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.615 ; 11.615 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.220 ; 11.220 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 10.628 ; 10.628 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.280 ; 11.280 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.021 ; 11.021 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 10.986 ; 10.986 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.496 ; 11.496 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 10.443 ; 10.443 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.346 ; 11.346 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 10.983 ; 10.983 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.872 ; 11.872 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 6.937  ; 6.937  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.786  ; 8.786  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.110  ; 9.110  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.193  ; 9.193  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 10.016 ; 10.016 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.107  ; 8.107  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.958  ; 8.958  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.748  ; 8.748  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.024  ; 9.024  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.171  ; 8.171  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.044  ; 8.044  ; Rise       ; clk             ;
;  data[10] ; clk        ; 7.905  ; 7.905  ; Rise       ; clk             ;
;  data[11] ; clk        ; 7.752  ; 7.752  ; Rise       ; clk             ;
;  data[12] ; clk        ; 7.273  ; 7.273  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.396  ; 9.396  ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.857  ; 8.857  ; Rise       ; clk             ;
;  data[16] ; clk        ; 6.937  ; 6.937  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.253  ; 8.253  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.041  ; 8.041  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.595  ; 9.595  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.738  ; 8.738  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.233  ; 8.233  ; Rise       ; clk             ;
;  data[22] ; clk        ; 7.979  ; 7.979  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.844  ; 8.844  ; Rise       ; clk             ;
;  data[24] ; clk        ; 7.678  ; 7.678  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.164  ; 9.164  ; Rise       ; clk             ;
;  data[26] ; clk        ; 7.678  ; 7.678  ; Rise       ; clk             ;
;  data[27] ; clk        ; 8.490  ; 8.490  ; Rise       ; clk             ;
;  data[28] ; clk        ; 7.621  ; 7.621  ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.595  ; 8.595  ; Rise       ; clk             ;
;  data[30] ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 10.443 ; 10.443 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 10.826 ; 10.826 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.355 ; 11.355 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.184 ; 12.184 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.318 ; 11.318 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 10.929 ; 10.929 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.604 ; 11.604 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.383 ; 12.383 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.934 ; 11.934 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.289 ; 11.289 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.906 ; 11.906 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 10.790 ; 10.790 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.378 ; 11.378 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.092 ; 11.092 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.011 ; 11.011 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.537 ; 11.537 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 10.754 ; 10.754 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 10.792 ; 10.792 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.604 ; 11.604 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 10.854 ; 10.854 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.403 ; 11.403 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.780 ; 11.780 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.615 ; 11.615 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.220 ; 11.220 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 10.628 ; 10.628 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.280 ; 11.280 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.021 ; 11.021 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 10.986 ; 10.986 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.496 ; 11.496 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 10.443 ; 10.443 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.346 ; 11.346 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 10.983 ; 10.983 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.872 ; 11.872 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 11.541 ; 11.541 ; 11.541 ; 11.541 ;
; debug[0]   ; data[1]     ; 10.612 ; 10.612 ; 10.612 ; 10.612 ;
; debug[0]   ; data[2]     ; 11.672 ; 11.672 ; 11.672 ; 11.672 ;
; debug[0]   ; data[3]     ; 11.087 ; 11.087 ; 11.087 ; 11.087 ;
; debug[0]   ; data[4]     ; 11.171 ; 11.171 ; 11.171 ; 11.171 ;
; debug[0]   ; data[5]     ; 11.038 ; 11.038 ; 11.038 ; 11.038 ;
; debug[0]   ; data[6]     ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; debug[0]   ; data[7]     ; 10.597 ; 10.597 ; 10.597 ; 10.597 ;
; debug[0]   ; data[8]     ; 11.203 ; 11.203 ; 11.203 ; 11.203 ;
; debug[0]   ; data[9]     ; 11.161 ; 11.161 ; 11.161 ; 11.161 ;
; debug[0]   ; data[10]    ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; debug[0]   ; data[11]    ; 11.718 ; 11.718 ; 11.718 ; 11.718 ;
; debug[0]   ; data[12]    ; 11.158 ; 11.158 ; 11.158 ; 11.158 ;
; debug[0]   ; data[13]    ; 11.059 ; 11.059 ; 11.059 ; 11.059 ;
; debug[0]   ; data[14]    ; 11.171 ; 11.171 ; 11.171 ; 11.171 ;
; debug[0]   ; data[15]    ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; debug[0]   ; data[16]    ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; debug[0]   ; data[17]    ; 11.753 ; 11.753 ; 11.753 ; 11.753 ;
; debug[0]   ; data[18]    ; 11.481 ; 11.481 ; 11.481 ; 11.481 ;
; debug[0]   ; data[19]    ; 11.147 ; 11.147 ; 11.147 ; 11.147 ;
; debug[0]   ; data[20]    ; 11.779 ; 11.779 ; 11.779 ; 11.779 ;
; debug[0]   ; data[21]    ; 10.783 ; 10.783 ; 10.783 ; 10.783 ;
; debug[0]   ; data[22]    ; 11.981 ; 11.981 ; 11.981 ; 11.981 ;
; debug[0]   ; data[23]    ; 11.206 ; 11.206 ; 11.206 ; 11.206 ;
; debug[0]   ; data[24]    ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; debug[0]   ; data[25]    ; 11.151 ; 11.151 ; 11.151 ; 11.151 ;
; debug[0]   ; data[26]    ; 11.225 ; 11.225 ; 11.225 ; 11.225 ;
; debug[0]   ; data[27]    ; 11.253 ; 11.253 ; 11.253 ; 11.253 ;
; debug[0]   ; data[28]    ; 12.632 ; 12.632 ; 12.632 ; 12.632 ;
; debug[0]   ; data[29]    ; 10.716 ; 10.716 ; 10.716 ; 10.716 ;
; debug[0]   ; data[30]    ; 11.160 ; 11.160 ; 11.160 ; 11.160 ;
; debug[0]   ; data[31]    ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; debug[1]   ; data[0]     ; 11.701 ; 11.701 ; 11.701 ; 11.701 ;
; debug[1]   ; data[1]     ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; debug[1]   ; data[2]     ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; debug[1]   ; data[3]     ; 12.543 ; 12.543 ; 12.543 ; 12.543 ;
; debug[1]   ; data[4]     ; 12.766 ; 12.766 ; 12.766 ; 12.766 ;
; debug[1]   ; data[5]     ; 12.085 ; 12.085 ; 12.085 ; 12.085 ;
; debug[1]   ; data[6]     ; 13.013 ; 13.013 ; 13.013 ; 13.013 ;
; debug[1]   ; data[7]     ; 10.940 ; 10.940 ; 10.940 ; 10.940 ;
; debug[1]   ; data[8]     ; 10.859 ; 10.859 ; 10.859 ; 10.859 ;
; debug[1]   ; data[9]     ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; debug[1]   ; data[10]    ; 12.019 ; 12.019 ; 12.019 ; 12.019 ;
; debug[1]   ; data[11]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; debug[1]   ; data[12]    ; 11.688 ; 11.688 ; 11.688 ; 11.688 ;
; debug[1]   ; data[13]    ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; debug[1]   ; data[14]    ; 11.029 ; 11.029 ; 11.029 ; 11.029 ;
; debug[1]   ; data[15]    ; 10.896 ; 10.896 ; 10.896 ; 10.896 ;
; debug[1]   ; data[16]    ; 12.468 ; 12.468 ; 12.468 ; 12.468 ;
; debug[1]   ; data[17]    ; 11.677 ; 11.677 ; 11.677 ; 11.677 ;
; debug[1]   ; data[18]    ; 11.620 ; 11.620 ; 11.620 ; 11.620 ;
; debug[1]   ; data[19]    ; 10.872 ; 10.872 ; 10.872 ; 10.872 ;
; debug[1]   ; data[20]    ; 11.704 ; 11.704 ; 11.704 ; 11.704 ;
; debug[1]   ; data[21]    ; 11.826 ; 11.826 ; 11.826 ; 11.826 ;
; debug[1]   ; data[22]    ; 10.724 ; 10.724 ; 10.724 ; 10.724 ;
; debug[1]   ; data[23]    ; 11.103 ; 11.103 ; 11.103 ; 11.103 ;
; debug[1]   ; data[24]    ; 11.638 ; 11.638 ; 11.638 ; 11.638 ;
; debug[1]   ; data[25]    ; 12.612 ; 12.612 ; 12.612 ; 12.612 ;
; debug[1]   ; data[26]    ; 12.575 ; 12.575 ; 12.575 ; 12.575 ;
; debug[1]   ; data[27]    ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; debug[1]   ; data[28]    ; 11.663 ; 11.663 ; 11.663 ; 11.663 ;
; debug[1]   ; data[29]    ; 11.250 ; 11.250 ; 11.250 ; 11.250 ;
; debug[1]   ; data[30]    ; 10.815 ; 10.815 ; 10.815 ; 10.815 ;
; debug[1]   ; data[31]    ; 11.730 ; 11.730 ; 11.730 ; 11.730 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 11.541 ; 11.541 ; 11.541 ; 11.541 ;
; debug[0]   ; data[1]     ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; debug[0]   ; data[2]     ; 11.672 ; 11.672 ; 11.672 ; 11.672 ;
; debug[0]   ; data[3]     ; 10.392 ; 10.392 ; 10.392 ; 10.392 ;
; debug[0]   ; data[4]     ; 11.171 ; 11.171 ; 11.171 ; 11.171 ;
; debug[0]   ; data[5]     ; 10.377 ; 10.377 ; 10.377 ; 10.377 ;
; debug[0]   ; data[6]     ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; debug[0]   ; data[7]     ; 9.901  ; 9.901  ; 9.901  ; 9.901  ;
; debug[0]   ; data[8]     ; 11.203 ; 11.203 ; 11.203 ; 11.203 ;
; debug[0]   ; data[9]     ; 10.495 ; 10.495 ; 10.495 ; 10.495 ;
; debug[0]   ; data[10]    ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; debug[0]   ; data[11]    ; 11.322 ; 11.322 ; 11.322 ; 11.322 ;
; debug[0]   ; data[12]    ; 11.158 ; 11.158 ; 11.158 ; 11.158 ;
; debug[0]   ; data[13]    ; 10.680 ; 10.680 ; 10.680 ; 10.680 ;
; debug[0]   ; data[14]    ; 11.171 ; 11.171 ; 11.171 ; 11.171 ;
; debug[0]   ; data[15]    ; 9.888  ; 9.888  ; 9.888  ; 9.888  ;
; debug[0]   ; data[16]    ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; debug[0]   ; data[17]    ; 10.920 ; 10.920 ; 10.920 ; 10.920 ;
; debug[0]   ; data[18]    ; 11.481 ; 11.481 ; 11.481 ; 11.481 ;
; debug[0]   ; data[19]    ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; debug[0]   ; data[20]    ; 11.779 ; 11.779 ; 11.779 ; 11.779 ;
; debug[0]   ; data[21]    ; 10.390 ; 10.390 ; 10.390 ; 10.390 ;
; debug[0]   ; data[22]    ; 11.981 ; 11.981 ; 11.981 ; 11.981 ;
; debug[0]   ; data[23]    ; 10.495 ; 10.495 ; 10.495 ; 10.495 ;
; debug[0]   ; data[24]    ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; debug[0]   ; data[25]    ; 11.047 ; 11.047 ; 11.047 ; 11.047 ;
; debug[0]   ; data[26]    ; 11.225 ; 11.225 ; 11.225 ; 11.225 ;
; debug[0]   ; data[27]    ; 10.865 ; 10.865 ; 10.865 ; 10.865 ;
; debug[0]   ; data[28]    ; 12.632 ; 12.632 ; 12.632 ; 12.632 ;
; debug[0]   ; data[29]    ; 10.171 ; 10.171 ; 10.171 ; 10.171 ;
; debug[0]   ; data[30]    ; 11.160 ; 11.160 ; 11.160 ; 11.160 ;
; debug[0]   ; data[31]    ; 11.508 ; 11.508 ; 11.508 ; 11.508 ;
; debug[1]   ; data[0]     ; 11.030 ; 11.030 ; 11.030 ; 11.030 ;
; debug[1]   ; data[1]     ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; debug[1]   ; data[2]     ; 11.714 ; 11.714 ; 11.714 ; 11.714 ;
; debug[1]   ; data[3]     ; 12.543 ; 12.543 ; 12.543 ; 12.543 ;
; debug[1]   ; data[4]     ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; debug[1]   ; data[5]     ; 12.085 ; 12.085 ; 12.085 ; 12.085 ;
; debug[1]   ; data[6]     ; 10.391 ; 10.391 ; 10.391 ; 10.391 ;
; debug[1]   ; data[7]     ; 10.940 ; 10.940 ; 10.940 ; 10.940 ;
; debug[1]   ; data[8]     ; 10.467 ; 10.467 ; 10.467 ; 10.467 ;
; debug[1]   ; data[9]     ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; debug[1]   ; data[10]    ; 11.324 ; 11.324 ; 11.324 ; 11.324 ;
; debug[1]   ; data[11]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; debug[1]   ; data[12]    ; 11.253 ; 11.253 ; 11.253 ; 11.253 ;
; debug[1]   ; data[13]    ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; debug[1]   ; data[14]    ; 10.914 ; 10.914 ; 10.914 ; 10.914 ;
; debug[1]   ; data[15]    ; 10.896 ; 10.896 ; 10.896 ; 10.896 ;
; debug[1]   ; data[16]    ; 10.272 ; 10.272 ; 10.272 ; 10.272 ;
; debug[1]   ; data[17]    ; 11.677 ; 11.677 ; 11.677 ; 11.677 ;
; debug[1]   ; data[18]    ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; debug[1]   ; data[19]    ; 10.872 ; 10.872 ; 10.872 ; 10.872 ;
; debug[1]   ; data[20]    ; 11.003 ; 11.003 ; 11.003 ; 11.003 ;
; debug[1]   ; data[21]    ; 11.826 ; 11.826 ; 11.826 ; 11.826 ;
; debug[1]   ; data[22]    ; 10.636 ; 10.636 ; 10.636 ; 10.636 ;
; debug[1]   ; data[23]    ; 11.103 ; 11.103 ; 11.103 ; 11.103 ;
; debug[1]   ; data[24]    ; 10.693 ; 10.693 ; 10.693 ; 10.693 ;
; debug[1]   ; data[25]    ; 12.612 ; 12.612 ; 12.612 ; 12.612 ;
; debug[1]   ; data[26]    ; 10.708 ; 10.708 ; 10.708 ; 10.708 ;
; debug[1]   ; data[27]    ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; debug[1]   ; data[28]    ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
; debug[1]   ; data[29]    ; 11.250 ; 11.250 ; 11.250 ; 11.250 ;
; debug[1]   ; data[30]    ; 10.604 ; 10.604 ; 10.604 ; 10.604 ;
; debug[1]   ; data[31]    ; 11.730 ; 11.730 ; 11.730 ; 11.730 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.605 ; -729.985      ;
; clk_rom ; -3.569 ; -85.592       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.246 ; 0.000         ;
; clk_rom ; 0.379 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.605 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.653      ;
; -5.492 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.540      ;
; -5.486 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.534      ;
; -5.484 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.509      ;
; -5.484 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.509      ;
; -5.468 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.516      ;
; -5.454 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.502      ;
; -5.452 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.497      ;
; -5.437 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.485      ;
; -5.433 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.483      ;
; -5.433 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.483      ;
; -5.429 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.011     ; 6.450      ;
; -5.371 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.396      ;
; -5.371 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.396      ;
; -5.367 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.404      ;
; -5.365 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.411      ;
; -5.365 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.411      ;
; -5.365 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.390      ;
; -5.365 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.390      ;
; -5.360 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.396      ;
; -5.360 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.396      ;
; -5.360 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.396      ;
; -5.360 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.396      ;
; -5.347 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.372      ;
; -5.347 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.372      ;
; -5.341 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.393      ;
; -5.341 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.393      ;
; -5.341 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.393      ;
; -5.339 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.384      ;
; -5.333 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.358      ;
; -5.333 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.358      ;
; -5.333 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.378      ;
; -5.331 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.384      ;
; -5.331 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.384      ;
; -5.331 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.384      ;
; -5.331 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.384      ;
; -5.328 ; regbuf:rgB|sr_out[3]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.364      ;
; -5.323 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.375      ;
; -5.320 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.370      ;
; -5.320 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.370      ;
; -5.316 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.341      ;
; -5.316 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.341      ;
; -5.315 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.360      ;
; -5.314 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.364      ;
; -5.314 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.364      ;
; -5.313 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.360      ;
; -5.313 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.360      ;
; -5.313 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.360      ;
; -5.313 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.360      ;
; -5.312 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.032      ; 6.376      ;
; -5.308 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.306      ;
; -5.308 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.306      ;
; -5.301 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.346      ;
; -5.299 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.027      ; 6.358      ;
; -5.296 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.346      ;
; -5.296 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.346      ;
; -5.291 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.321      ;
; -5.285 ; regbuf:rgB|sr_out[0]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.317      ;
; -5.284 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.329      ;
; -5.282 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.332      ;
; -5.282 ; regbuf:rgB|sr_out[2]                      ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.332      ;
; -5.276 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 6.294      ;
; -5.265 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.315      ;
; -5.265 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.315      ;
; -5.257 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.280      ;
; -5.257 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.280      ;
; -5.254 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.291      ;
; -5.252 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.298      ;
; -5.252 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.298      ;
; -5.248 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.285      ;
; -5.247 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.283      ;
; -5.247 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.283      ;
; -5.247 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.283      ;
; -5.247 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.283      ;
; -5.246 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.292      ;
; -5.246 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.292      ;
; -5.241 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.277      ;
; -5.241 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.277      ;
; -5.241 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.277      ;
; -5.241 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.277      ;
; -5.230 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.267      ;
; -5.228 ; regbuf:rgA|sr_out[1]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.276      ;
; -5.228 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.274      ;
; -5.228 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.274      ;
; -5.228 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.280      ;
; -5.228 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.280      ;
; -5.228 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.280      ;
; -5.223 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.269      ;
; -5.223 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.259      ;
; -5.223 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.259      ;
; -5.223 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.259      ;
; -5.223 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.259      ;
; -5.222 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.274      ;
; -5.222 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.274      ;
; -5.222 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.274      ;
; -5.219 ; regbuf:rgA|sr_out[0]                      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.267      ;
; -5.218 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.271      ;
; -5.218 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.271      ;
; -5.218 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.271      ;
; -5.218 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.271      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.569 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.638      ;
; -3.542 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.611      ;
; -3.504 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.572      ;
; -3.500 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.569      ;
; -3.456 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.527      ;
; -3.447 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.517      ;
; -3.444 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.515      ;
; -3.440 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.510      ;
; -3.435 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.503      ;
; -3.426 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.494      ;
; -3.407 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.475      ;
; -3.404 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.475      ;
; -3.357 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.428      ;
; -3.341 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.411      ;
; -3.337 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.408      ;
; -3.332 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.403      ;
; -3.313 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.381      ;
; -3.313 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.383      ;
; -3.313 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.384      ;
; -3.311 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.382      ;
; -3.310 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.379      ;
; -3.308 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.379      ;
; -3.304 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.375      ;
; -3.296 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.367      ;
; -3.294 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.365      ;
; -3.292 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.362      ;
; -3.291 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.360      ;
; -3.291 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.360      ;
; -3.289 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.360      ;
; -3.284 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.327      ;
; -3.283 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.352      ;
; -3.281 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.325      ;
; -3.277 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.321      ;
; -3.268 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.337      ;
; -3.262 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.332      ;
; -3.261 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.331      ;
; -3.256 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.325      ;
; -3.254 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.324      ;
; -3.254 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.324      ;
; -3.251 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.322      ;
; -3.250 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.321      ;
; -3.242 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.295      ;
; -3.233 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.302      ;
; -3.228 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.298      ;
; -3.225 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.296      ;
; -3.222 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.292      ;
; -3.218 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.286      ;
; -3.218 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.288      ;
; -3.214 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.283      ;
; -3.208 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.278      ;
; -3.204 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.274      ;
; -3.204 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.275      ;
; -3.201 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.272      ;
; -3.195 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.263      ;
; -3.194 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.264      ;
; -3.191 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.260      ;
; -3.190 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.261      ;
; -3.190 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.260      ;
; -3.189 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.259      ;
; -3.187 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.258      ;
; -3.182 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.226      ;
; -3.180 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.249      ;
; -3.180 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.250      ;
; -3.177 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.246      ;
; -3.177 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.235      ;
; -3.176 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.246      ;
; -3.170 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.240      ;
; -3.169 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.239      ;
; -3.168 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.227      ;
; -3.167 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.210      ;
; -3.165 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.235      ;
; -3.163 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.233      ;
; -3.163 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.207      ;
; -3.155 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.198      ;
; -3.154 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.223      ;
; -3.153 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.222      ;
; -3.151 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.221      ;
; -3.149 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.219      ;
; -3.148 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.216      ;
; -3.148 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.203      ;
; -3.145 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.216      ;
; -3.145 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.216      ;
; -3.142 ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.193      ;
; -3.140 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.208      ;
; -3.139 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.207      ;
; -3.135 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.204      ;
; -3.134 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.177      ;
; -3.127 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.196      ;
; -3.127 ; reg:pc|sr_out[20]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.178      ;
; -3.125 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.180      ;
; -3.125 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.195      ;
; -3.125 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.193      ;
; -3.121 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.189      ;
; -3.121 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.192      ;
; -3.118 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.189      ;
; -3.115 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.183      ;
; -3.111 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.180      ;
; -3.111 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.181      ;
; -3.107 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.178      ;
; -3.100 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.152      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.246 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.297 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.297 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.298 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.358 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.370 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.378 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.536      ;
; 0.401 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.448 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.614      ;
; 0.455 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.014      ; 0.621      ;
; 0.457 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.014      ; 0.623      ;
; 0.465 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.485 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.507 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.664      ;
; 0.525 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.019      ; 0.696      ;
; 0.533 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.545 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.558 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.565 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 0.729      ;
; 0.567 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.724      ;
; 0.577 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.014      ; 0.743      ;
; 0.577 ; regbuf:rgA|sr_out[7]                      ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.584 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.023      ; 0.759      ;
; 0.589 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 0.732      ;
; 0.603 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.773      ;
; 0.604 ; reg:pc|sr_out[7]                          ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.791      ;
; 0.612 ; regbuf:rdm|sr_out[21]                     ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.622 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.628 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.629 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.016     ; 0.765      ;
; 0.632 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 0.776      ;
; 0.638 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.791      ;
; 0.641 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.790      ;
; 0.653 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.811      ;
; 0.665 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.870      ;
; 0.669 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.011      ; 0.832      ;
; 0.670 ; regbuf:rgA|sr_out[27]                     ; regbuf:regULA|sr_out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.676 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.882      ;
; 0.677 ; regbuf:rdm|sr_out[21]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.875      ;
; 0.677 ; reg:pc|sr_out[27]                         ; regbuf:regULA|sr_out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.829      ;
; 0.678 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.876      ;
; 0.685 ; regbuf:rdm|sr_out[24]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.883      ;
; 0.685 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.831      ;
; 0.688 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.085      ; 0.911      ;
; 0.689 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 0.843      ;
; 0.691 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.880      ;
; 0.692 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.850      ;
; 0.692 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.002      ; 0.846      ;
; 0.693 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.007      ; 0.852      ;
; 0.694 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.902      ;
; 0.694 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.892      ;
; 0.694 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.848      ;
; 0.696 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.894      ;
; 0.699 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.903      ;
; 0.700 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|breg32_rtl_1_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.854      ;
; 0.701 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.884      ;
; 0.710 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.870      ;
; 0.716 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.859      ;
; 0.716 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.859      ;
; 0.716 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.859      ;
; 0.716 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.859      ;
; 0.716 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.025      ; 0.893      ;
; 0.723 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.019      ; 0.894      ;
; 0.724 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.910      ;
; 0.727 ; regbuf:rgA|sr_out[25]                     ; regbuf:regULA|sr_out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.879      ;
; 0.731 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.872      ;
; 0.732 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 0.889      ;
; 0.736 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 0.890      ;
; 0.740 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.884      ;
; 0.741 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.002      ; 0.895      ;
; 0.746 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.934      ;
; 0.748 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.936      ;
; 0.750 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.938      ;
; 0.751 ; regbuf:rgA|sr_out[7]                      ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.753 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.941      ;
; 0.755 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.020      ; 0.927      ;
; 0.759 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.903      ;
; 0.761 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.916      ;
; 0.761 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 0.934      ;
; 0.761 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.916      ;
; 0.761 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.916      ;
; 0.762 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.011     ; 0.903      ;
; 0.762 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 0.935      ;
; 0.762 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 0.935      ;
; 0.764 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.026      ; 0.942      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; regbuf:rgB|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 0.586      ;
; 0.381 ; regbuf:rgB|sr_out[16]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.590      ;
; 0.385 ; regbuf:rgB|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.582      ;
; 0.387 ; regbuf:rgB|sr_out[14]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.585      ;
; 0.390 ; regbuf:rgB|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.587      ;
; 0.392 ; regbuf:rgB|sr_out[2]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.601      ;
; 0.393 ; regbuf:rgB|sr_out[10]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.592      ;
; 0.397 ; regbuf:rgB|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.592      ;
; 0.399 ; regbuf:rgB|sr_out[26]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.595      ;
; 0.403 ; regbuf:rgB|sr_out[12]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.600      ;
; 0.409 ; regbuf:rgB|sr_out[27]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.599      ;
; 0.411 ; regbuf:rgB|sr_out[0]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.604      ;
; 0.429 ; regbuf:rgB|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.626      ;
; 0.492 ; regbuf:rgB|sr_out[11]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.691      ;
; 0.501 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.698      ;
; 0.529 ; regbuf:rgB|sr_out[9]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.720      ;
; 0.532 ; regbuf:rgB|sr_out[29]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.726      ;
; 0.537 ; regbuf:rgB|sr_out[28]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.731      ;
; 0.551 ; regbuf:rgB|sr_out[1]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 0.758      ;
; 0.552 ; regbuf:rgB|sr_out[25]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.742      ;
; 0.563 ; regbuf:rgB|sr_out[30]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.757      ;
; 0.573 ; regbuf:rgB|sr_out[20]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.753      ;
; 0.577 ; regbuf:rgB|sr_out[13]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.776      ;
; 0.610 ; regbuf:rgB|sr_out[23]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.790      ;
; 0.629 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.826      ;
; 0.650 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.848      ;
; 0.681 ; regbuf:rgB|sr_out[21]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.861      ;
; 0.686 ; regbuf:rgB|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.883      ;
; 0.733 ; regbuf:rgB|sr_out[31]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.913      ;
; 0.738 ; regbuf:rgB|sr_out[19]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.918      ;
; 0.758 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 0.975      ;
; 0.760 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.957      ;
; 0.761 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 0.977      ;
; 0.763 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.961      ;
; 0.788 ; regbuf:rgB|sr_out[15]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.987      ;
; 0.795 ; regbuf:rgB|sr_out[17]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 0.976      ;
; 0.837 ; regbuf:rgB|sr_out[18]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.017      ;
; 0.851 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.048      ;
; 0.883 ; regbuf:rgB|sr_out[24]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.063      ;
; 0.894 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.092      ;
; 0.906 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.103      ;
; 0.933 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.129      ;
; 0.938 ; regbuf:rgB|sr_out[22]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.126      ;
; 0.966 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.164      ;
; 0.973 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.171      ;
; 0.988 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.185      ;
; 0.994 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.192      ;
; 0.995 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.192      ;
; 1.049 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.247      ;
; 1.066 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.263      ;
; 1.094 ; regbuf:rgA|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.290      ;
; 1.107 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.305      ;
; 1.111 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.308      ;
; 1.121 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.317      ;
; 1.162 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.378      ;
; 1.194 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.392      ;
; 1.197 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.394      ;
; 1.199 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.397      ;
; 1.201 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.399      ;
; 1.202 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.399      ;
; 1.212 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.406      ;
; 1.234 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.427      ;
; 1.238 ; regbuf:rgA|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.433      ;
; 1.265 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.460      ;
; 1.286 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.478      ;
; 1.297 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.514      ;
; 1.305 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.500      ;
; 1.312 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.510      ;
; 1.323 ; regbuf:rgA|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.514      ;
; 1.325 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.529      ;
; 1.396 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.594      ;
; 1.400 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.597      ;
; 1.415 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.599      ;
; 1.419 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.602      ;
; 1.430 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.621      ;
; 1.432 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.649      ;
; 1.436 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.652      ;
; 1.449 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.646      ;
; 1.456 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.653      ;
; 1.459 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.650      ;
; 1.466 ; regbuf:rgA|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.658      ;
; 1.468 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.673      ;
; 1.485 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.676      ;
; 1.493 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.691      ;
; 1.508 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.725      ;
; 1.512 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.728      ;
; 1.584 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.782      ;
; 1.593 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.785      ;
; 1.600 ; reg:ir|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.799      ;
; 1.628 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.820      ;
; 1.636 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.834      ;
; 1.637 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.834      ;
; 1.744 ; reg:ir|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.942      ;
; 1.747 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.945      ;
; 1.784 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.989      ;
; 1.787 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.991      ;
; 1.789 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.993      ;
; 1.793 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.998      ;
; 1.796 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.000      ;
; 1.808 ; reg:ir|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.016      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.879 ; 1.879 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.289 ; -0.289 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 9.699 ; 9.699 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.511 ; 8.511 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.395 ; 8.395 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.838 ; 8.838 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.380 ; 8.380 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.451 ; 8.451 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.528 ; 8.528 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.510 ; 8.510 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.324 ; 8.324 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.325 ; 8.325 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.172 ; 8.172 ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.536 ; 8.536 ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.715 ; 8.715 ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.826 ; 8.826 ; Rise       ; clk             ;
;  data[13] ; clk        ; 8.885 ; 8.885 ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.495 ; 8.495 ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.393 ; 8.393 ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.856 ; 8.856 ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.261 ; 8.261 ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.808 ; 8.808 ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.564 ; 8.564 ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.399 ; 9.399 ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.817 ; 8.817 ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.816 ; 8.816 ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.782 ; 8.782 ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.016 ; 9.016 ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.785 ; 8.785 ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.699 ; 9.699 ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.016 ; 9.016 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.200 ; 9.200 ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.916 ; 8.916 ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.389 ; 8.389 ; Rise       ; clk             ;
;  data[31] ; clk        ; 7.925 ; 7.925 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.946 ; 6.946 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.193 ; 6.193 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.415 ; 6.415 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.872 ; 6.872 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.398 ; 6.398 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.234 ; 6.234 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.518 ; 6.518 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.946 ; 6.946 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.757 ; 6.757 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.376 ; 6.376 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.739 ; 6.739 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.218 ; 6.218 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.440 ; 6.440 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.294 ; 6.294 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.254 ; 6.254 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.485 ; 6.485 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.205 ; 6.205 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.170 ; 6.170 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.526 ; 6.526 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.187 ; 6.187 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.490 ; 6.490 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.619 ; 6.619 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.552 ; 6.552 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.418 ; 6.418 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.147 ; 6.147 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.369 ; 6.369 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.265 ; 6.265 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.221 ; 6.221 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.496 ; 6.496 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.003 ; 6.003 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.433 ; 6.433 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.243 ; 6.243 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.699 ; 6.699 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.706 ; 4.706 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.702 ; 4.702 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.812 ; 4.812 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.372 ; 4.372 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  data[12] ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.933 ; 4.933 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.283 ; 4.283 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
;  data[16] ; clk        ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.732 ; 4.732 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.800 ; 4.800 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.138 ; 4.138 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.531 ; 4.531 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.003 ; 6.003 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.193 ; 6.193 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.415 ; 6.415 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.872 ; 6.872 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.398 ; 6.398 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.234 ; 6.234 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.518 ; 6.518 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.946 ; 6.946 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.757 ; 6.757 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.376 ; 6.376 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.739 ; 6.739 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.218 ; 6.218 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.440 ; 6.440 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.294 ; 6.294 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.254 ; 6.254 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.485 ; 6.485 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.205 ; 6.205 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.170 ; 6.170 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.526 ; 6.526 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.187 ; 6.187 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.490 ; 6.490 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.619 ; 6.619 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.552 ; 6.552 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.418 ; 6.418 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.147 ; 6.147 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.369 ; 6.369 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.265 ; 6.265 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.221 ; 6.221 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.496 ; 6.496 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.003 ; 6.003 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.433 ; 6.433 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.243 ; 6.243 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.699 ; 6.699 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 6.234 ; 6.234 ; 6.234 ; 6.234 ;
; debug[0]   ; data[1]     ; 5.833 ; 5.833 ; 5.833 ; 5.833 ;
; debug[0]   ; data[2]     ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; debug[0]   ; data[3]     ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; debug[0]   ; data[4]     ; 6.101 ; 6.101 ; 6.101 ; 6.101 ;
; debug[0]   ; data[5]     ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
; debug[0]   ; data[6]     ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; debug[0]   ; data[7]     ; 5.862 ; 5.862 ; 5.862 ; 5.862 ;
; debug[0]   ; data[8]     ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; debug[0]   ; data[9]     ; 6.120 ; 6.120 ; 6.120 ; 6.120 ;
; debug[0]   ; data[10]    ; 6.027 ; 6.027 ; 6.027 ; 6.027 ;
; debug[0]   ; data[11]    ; 6.338 ; 6.338 ; 6.338 ; 6.338 ;
; debug[0]   ; data[12]    ; 6.037 ; 6.037 ; 6.037 ; 6.037 ;
; debug[0]   ; data[13]    ; 6.050 ; 6.050 ; 6.050 ; 6.050 ;
; debug[0]   ; data[14]    ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; debug[0]   ; data[15]    ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; debug[0]   ; data[16]    ; 6.060 ; 6.060 ; 6.060 ; 6.060 ;
; debug[0]   ; data[17]    ; 6.336 ; 6.336 ; 6.336 ; 6.336 ;
; debug[0]   ; data[18]    ; 6.185 ; 6.185 ; 6.185 ; 6.185 ;
; debug[0]   ; data[19]    ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; debug[0]   ; data[20]    ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; debug[0]   ; data[21]    ; 5.913 ; 5.913 ; 5.913 ; 5.913 ;
; debug[0]   ; data[22]    ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; debug[0]   ; data[23]    ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; debug[0]   ; data[24]    ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; debug[0]   ; data[25]    ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; debug[0]   ; data[26]    ; 6.108 ; 6.108 ; 6.108 ; 6.108 ;
; debug[0]   ; data[27]    ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; debug[0]   ; data[28]    ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; debug[0]   ; data[29]    ; 5.902 ; 5.902 ; 5.902 ; 5.902 ;
; debug[0]   ; data[30]    ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; debug[0]   ; data[31]    ; 6.751 ; 6.751 ; 6.751 ; 6.751 ;
; debug[1]   ; data[0]     ; 6.304 ; 6.304 ; 6.304 ; 6.304 ;
; debug[1]   ; data[1]     ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; debug[1]   ; data[2]     ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; debug[1]   ; data[3]     ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; debug[1]   ; data[4]     ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; debug[1]   ; data[5]     ; 6.491 ; 6.491 ; 6.491 ; 6.491 ;
; debug[1]   ; data[6]     ; 7.001 ; 7.001 ; 7.001 ; 7.001 ;
; debug[1]   ; data[7]     ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; debug[1]   ; data[8]     ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; debug[1]   ; data[9]     ; 5.970 ; 5.970 ; 5.970 ; 5.970 ;
; debug[1]   ; data[10]    ; 6.537 ; 6.537 ; 6.537 ; 6.537 ;
; debug[1]   ; data[11]    ; 6.388 ; 6.388 ; 6.388 ; 6.388 ;
; debug[1]   ; data[12]    ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; debug[1]   ; data[13]    ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; debug[1]   ; data[14]    ; 6.000 ; 6.000 ; 6.000 ; 6.000 ;
; debug[1]   ; data[15]    ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; debug[1]   ; data[16]    ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; debug[1]   ; data[17]    ; 6.309 ; 6.309 ; 6.309 ; 6.309 ;
; debug[1]   ; data[18]    ; 6.253 ; 6.253 ; 6.253 ; 6.253 ;
; debug[1]   ; data[19]    ; 5.960 ; 5.960 ; 5.960 ; 5.960 ;
; debug[1]   ; data[20]    ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; debug[1]   ; data[21]    ; 6.383 ; 6.383 ; 6.383 ; 6.383 ;
; debug[1]   ; data[22]    ; 5.913 ; 5.913 ; 5.913 ; 5.913 ;
; debug[1]   ; data[23]    ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; debug[1]   ; data[24]    ; 6.279 ; 6.279 ; 6.279 ; 6.279 ;
; debug[1]   ; data[25]    ; 6.720 ; 6.720 ; 6.720 ; 6.720 ;
; debug[1]   ; data[26]    ; 6.706 ; 6.706 ; 6.706 ; 6.706 ;
; debug[1]   ; data[27]    ; 6.186 ; 6.186 ; 6.186 ; 6.186 ;
; debug[1]   ; data[28]    ; 6.293 ; 6.293 ; 6.293 ; 6.293 ;
; debug[1]   ; data[29]    ; 6.149 ; 6.149 ; 6.149 ; 6.149 ;
; debug[1]   ; data[30]    ; 5.892 ; 5.892 ; 5.892 ; 5.892 ;
; debug[1]   ; data[31]    ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 6.234 ; 6.234 ; 6.234 ; 6.234 ;
; debug[0]   ; data[1]     ; 5.601 ; 5.601 ; 5.601 ; 5.601 ;
; debug[0]   ; data[2]     ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; debug[0]   ; data[3]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; debug[0]   ; data[4]     ; 6.101 ; 6.101 ; 6.101 ; 6.101 ;
; debug[0]   ; data[5]     ; 5.740 ; 5.740 ; 5.740 ; 5.740 ;
; debug[0]   ; data[6]     ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; debug[0]   ; data[7]     ; 5.574 ; 5.574 ; 5.574 ; 5.574 ;
; debug[0]   ; data[8]     ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; debug[0]   ; data[9]     ; 5.842 ; 5.842 ; 5.842 ; 5.842 ;
; debug[0]   ; data[10]    ; 6.027 ; 6.027 ; 6.027 ; 6.027 ;
; debug[0]   ; data[11]    ; 6.174 ; 6.174 ; 6.174 ; 6.174 ;
; debug[0]   ; data[12]    ; 6.037 ; 6.037 ; 6.037 ; 6.037 ;
; debug[0]   ; data[13]    ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; debug[0]   ; data[14]    ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; debug[0]   ; data[15]    ; 5.561 ; 5.561 ; 5.561 ; 5.561 ;
; debug[0]   ; data[16]    ; 6.060 ; 6.060 ; 6.060 ; 6.060 ;
; debug[0]   ; data[17]    ; 5.980 ; 5.980 ; 5.980 ; 5.980 ;
; debug[0]   ; data[18]    ; 6.185 ; 6.185 ; 6.185 ; 6.185 ;
; debug[0]   ; data[19]    ; 5.829 ; 5.829 ; 5.829 ; 5.829 ;
; debug[0]   ; data[20]    ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; debug[0]   ; data[21]    ; 5.751 ; 5.751 ; 5.751 ; 5.751 ;
; debug[0]   ; data[22]    ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; debug[0]   ; data[23]    ; 5.842 ; 5.842 ; 5.842 ; 5.842 ;
; debug[0]   ; data[24]    ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; debug[0]   ; data[25]    ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; debug[0]   ; data[26]    ; 6.108 ; 6.108 ; 6.108 ; 6.108 ;
; debug[0]   ; data[27]    ; 5.957 ; 5.957 ; 5.957 ; 5.957 ;
; debug[0]   ; data[28]    ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; debug[0]   ; data[29]    ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; debug[0]   ; data[30]    ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; debug[0]   ; data[31]    ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; debug[1]   ; data[0]     ; 6.017 ; 6.017 ; 6.017 ; 6.017 ;
; debug[1]   ; data[1]     ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; debug[1]   ; data[2]     ; 6.414 ; 6.414 ; 6.414 ; 6.414 ;
; debug[1]   ; data[3]     ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; debug[1]   ; data[4]     ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; debug[1]   ; data[5]     ; 6.491 ; 6.491 ; 6.491 ; 6.491 ;
; debug[1]   ; data[6]     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; debug[1]   ; data[7]     ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; debug[1]   ; data[8]     ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; debug[1]   ; data[9]     ; 5.970 ; 5.970 ; 5.970 ; 5.970 ;
; debug[1]   ; data[10]    ; 6.233 ; 6.233 ; 6.233 ; 6.233 ;
; debug[1]   ; data[11]    ; 6.388 ; 6.388 ; 6.388 ; 6.388 ;
; debug[1]   ; data[12]    ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; debug[1]   ; data[13]    ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; debug[1]   ; data[14]    ; 5.958 ; 5.958 ; 5.958 ; 5.958 ;
; debug[1]   ; data[15]    ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; debug[1]   ; data[16]    ; 5.637 ; 5.637 ; 5.637 ; 5.637 ;
; debug[1]   ; data[17]    ; 6.309 ; 6.309 ; 6.309 ; 6.309 ;
; debug[1]   ; data[18]    ; 5.847 ; 5.847 ; 5.847 ; 5.847 ;
; debug[1]   ; data[19]    ; 5.960 ; 5.960 ; 5.960 ; 5.960 ;
; debug[1]   ; data[20]    ; 6.023 ; 6.023 ; 6.023 ; 6.023 ;
; debug[1]   ; data[21]    ; 6.383 ; 6.383 ; 6.383 ; 6.383 ;
; debug[1]   ; data[22]    ; 5.876 ; 5.876 ; 5.876 ; 5.876 ;
; debug[1]   ; data[23]    ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; debug[1]   ; data[24]    ; 5.876 ; 5.876 ; 5.876 ; 5.876 ;
; debug[1]   ; data[25]    ; 6.720 ; 6.720 ; 6.720 ; 6.720 ;
; debug[1]   ; data[26]    ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; debug[1]   ; data[27]    ; 6.186 ; 6.186 ; 6.186 ; 6.186 ;
; debug[1]   ; data[28]    ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; debug[1]   ; data[29]    ; 6.149 ; 6.149 ; 6.149 ; 6.149 ;
; debug[1]   ; data[30]    ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; debug[1]   ; data[31]    ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.422   ; 0.246 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.422   ; 0.246 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -9.334    ; 0.379 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1910.279 ; 0.0   ; 0.0      ; 0.0     ; -1059.86            ;
;  clk             ; -1723.247 ; 0.000 ; N/A      ; N/A     ; -730.480            ;
;  clk_rom         ; -187.032  ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 4.255 ; 4.255 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.289 ; -0.289 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.000 ; 20.000 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 17.398 ; 17.398 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.402 ; 17.402 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.183 ; 18.183 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.378 ; 17.378 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 17.407 ; 17.407 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.504 ; 17.504 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 17.573 ; 17.573 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.024 ; 17.024 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 17.129 ; 17.129 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 16.750 ; 16.750 ; Rise       ; clk             ;
;  data[10] ; clk        ; 17.574 ; 17.574 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.089 ; 18.089 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.432 ; 18.432 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.432 ; 18.432 ; Rise       ; clk             ;
;  data[14] ; clk        ; 17.579 ; 17.579 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.115 ; 17.115 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.264 ; 18.264 ; Rise       ; clk             ;
;  data[17] ; clk        ; 16.987 ; 16.987 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.229 ; 18.229 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.328 ; 17.328 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.190 ; 19.190 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.889 ; 17.889 ; Rise       ; clk             ;
;  data[22] ; clk        ; 17.872 ; 17.872 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.900 ; 17.900 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.603 ; 18.603 ; Rise       ; clk             ;
;  data[25] ; clk        ; 17.936 ; 17.936 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.000 ; 20.000 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.492 ; 18.492 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.819 ; 18.819 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.119 ; 18.119 ; Rise       ; clk             ;
;  data[30] ; clk        ; 17.203 ; 17.203 ; Rise       ; clk             ;
;  data[31] ; clk        ; 15.915 ; 15.915 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 12.383 ; 12.383 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 10.826 ; 10.826 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.355 ; 11.355 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.184 ; 12.184 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.318 ; 11.318 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 10.929 ; 10.929 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.604 ; 11.604 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.383 ; 12.383 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.934 ; 11.934 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.289 ; 11.289 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.906 ; 11.906 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 10.790 ; 10.790 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.378 ; 11.378 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.092 ; 11.092 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.011 ; 11.011 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.537 ; 11.537 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 10.754 ; 10.754 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 10.792 ; 10.792 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.604 ; 11.604 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 10.854 ; 10.854 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.403 ; 11.403 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.780 ; 11.780 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.615 ; 11.615 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.220 ; 11.220 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 10.628 ; 10.628 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.280 ; 11.280 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.021 ; 11.021 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 10.986 ; 10.986 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.496 ; 11.496 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 10.443 ; 10.443 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.346 ; 11.346 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 10.983 ; 10.983 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.872 ; 11.872 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.706 ; 4.706 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.702 ; 4.702 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.812 ; 4.812 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.372 ; 4.372 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  data[12] ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.933 ; 4.933 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.283 ; 4.283 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
;  data[16] ; clk        ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.732 ; 4.732 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.800 ; 4.800 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.138 ; 4.138 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.531 ; 4.531 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.003 ; 6.003 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.193 ; 6.193 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.415 ; 6.415 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.872 ; 6.872 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.398 ; 6.398 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.234 ; 6.234 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.518 ; 6.518 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.946 ; 6.946 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.757 ; 6.757 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.376 ; 6.376 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.739 ; 6.739 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.218 ; 6.218 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.440 ; 6.440 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.294 ; 6.294 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.254 ; 6.254 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.485 ; 6.485 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.205 ; 6.205 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.170 ; 6.170 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.526 ; 6.526 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.187 ; 6.187 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.490 ; 6.490 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.619 ; 6.619 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.552 ; 6.552 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.418 ; 6.418 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.147 ; 6.147 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.369 ; 6.369 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.265 ; 6.265 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.221 ; 6.221 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.496 ; 6.496 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.003 ; 6.003 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.433 ; 6.433 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.243 ; 6.243 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.699 ; 6.699 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 11.541 ; 11.541 ; 11.541 ; 11.541 ;
; debug[0]   ; data[1]     ; 10.612 ; 10.612 ; 10.612 ; 10.612 ;
; debug[0]   ; data[2]     ; 11.672 ; 11.672 ; 11.672 ; 11.672 ;
; debug[0]   ; data[3]     ; 11.087 ; 11.087 ; 11.087 ; 11.087 ;
; debug[0]   ; data[4]     ; 11.171 ; 11.171 ; 11.171 ; 11.171 ;
; debug[0]   ; data[5]     ; 11.038 ; 11.038 ; 11.038 ; 11.038 ;
; debug[0]   ; data[6]     ; 11.572 ; 11.572 ; 11.572 ; 11.572 ;
; debug[0]   ; data[7]     ; 10.597 ; 10.597 ; 10.597 ; 10.597 ;
; debug[0]   ; data[8]     ; 11.203 ; 11.203 ; 11.203 ; 11.203 ;
; debug[0]   ; data[9]     ; 11.161 ; 11.161 ; 11.161 ; 11.161 ;
; debug[0]   ; data[10]    ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; debug[0]   ; data[11]    ; 11.718 ; 11.718 ; 11.718 ; 11.718 ;
; debug[0]   ; data[12]    ; 11.158 ; 11.158 ; 11.158 ; 11.158 ;
; debug[0]   ; data[13]    ; 11.059 ; 11.059 ; 11.059 ; 11.059 ;
; debug[0]   ; data[14]    ; 11.171 ; 11.171 ; 11.171 ; 11.171 ;
; debug[0]   ; data[15]    ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; debug[0]   ; data[16]    ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; debug[0]   ; data[17]    ; 11.753 ; 11.753 ; 11.753 ; 11.753 ;
; debug[0]   ; data[18]    ; 11.481 ; 11.481 ; 11.481 ; 11.481 ;
; debug[0]   ; data[19]    ; 11.147 ; 11.147 ; 11.147 ; 11.147 ;
; debug[0]   ; data[20]    ; 11.779 ; 11.779 ; 11.779 ; 11.779 ;
; debug[0]   ; data[21]    ; 10.783 ; 10.783 ; 10.783 ; 10.783 ;
; debug[0]   ; data[22]    ; 11.981 ; 11.981 ; 11.981 ; 11.981 ;
; debug[0]   ; data[23]    ; 11.206 ; 11.206 ; 11.206 ; 11.206 ;
; debug[0]   ; data[24]    ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; debug[0]   ; data[25]    ; 11.151 ; 11.151 ; 11.151 ; 11.151 ;
; debug[0]   ; data[26]    ; 11.225 ; 11.225 ; 11.225 ; 11.225 ;
; debug[0]   ; data[27]    ; 11.253 ; 11.253 ; 11.253 ; 11.253 ;
; debug[0]   ; data[28]    ; 12.632 ; 12.632 ; 12.632 ; 12.632 ;
; debug[0]   ; data[29]    ; 10.716 ; 10.716 ; 10.716 ; 10.716 ;
; debug[0]   ; data[30]    ; 11.160 ; 11.160 ; 11.160 ; 11.160 ;
; debug[0]   ; data[31]    ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; debug[1]   ; data[0]     ; 11.701 ; 11.701 ; 11.701 ; 11.701 ;
; debug[1]   ; data[1]     ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; debug[1]   ; data[2]     ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; debug[1]   ; data[3]     ; 12.543 ; 12.543 ; 12.543 ; 12.543 ;
; debug[1]   ; data[4]     ; 12.766 ; 12.766 ; 12.766 ; 12.766 ;
; debug[1]   ; data[5]     ; 12.085 ; 12.085 ; 12.085 ; 12.085 ;
; debug[1]   ; data[6]     ; 13.013 ; 13.013 ; 13.013 ; 13.013 ;
; debug[1]   ; data[7]     ; 10.940 ; 10.940 ; 10.940 ; 10.940 ;
; debug[1]   ; data[8]     ; 10.859 ; 10.859 ; 10.859 ; 10.859 ;
; debug[1]   ; data[9]     ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; debug[1]   ; data[10]    ; 12.019 ; 12.019 ; 12.019 ; 12.019 ;
; debug[1]   ; data[11]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; debug[1]   ; data[12]    ; 11.688 ; 11.688 ; 11.688 ; 11.688 ;
; debug[1]   ; data[13]    ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; debug[1]   ; data[14]    ; 11.029 ; 11.029 ; 11.029 ; 11.029 ;
; debug[1]   ; data[15]    ; 10.896 ; 10.896 ; 10.896 ; 10.896 ;
; debug[1]   ; data[16]    ; 12.468 ; 12.468 ; 12.468 ; 12.468 ;
; debug[1]   ; data[17]    ; 11.677 ; 11.677 ; 11.677 ; 11.677 ;
; debug[1]   ; data[18]    ; 11.620 ; 11.620 ; 11.620 ; 11.620 ;
; debug[1]   ; data[19]    ; 10.872 ; 10.872 ; 10.872 ; 10.872 ;
; debug[1]   ; data[20]    ; 11.704 ; 11.704 ; 11.704 ; 11.704 ;
; debug[1]   ; data[21]    ; 11.826 ; 11.826 ; 11.826 ; 11.826 ;
; debug[1]   ; data[22]    ; 10.724 ; 10.724 ; 10.724 ; 10.724 ;
; debug[1]   ; data[23]    ; 11.103 ; 11.103 ; 11.103 ; 11.103 ;
; debug[1]   ; data[24]    ; 11.638 ; 11.638 ; 11.638 ; 11.638 ;
; debug[1]   ; data[25]    ; 12.612 ; 12.612 ; 12.612 ; 12.612 ;
; debug[1]   ; data[26]    ; 12.575 ; 12.575 ; 12.575 ; 12.575 ;
; debug[1]   ; data[27]    ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; debug[1]   ; data[28]    ; 11.663 ; 11.663 ; 11.663 ; 11.663 ;
; debug[1]   ; data[29]    ; 11.250 ; 11.250 ; 11.250 ; 11.250 ;
; debug[1]   ; data[30]    ; 10.815 ; 10.815 ; 10.815 ; 10.815 ;
; debug[1]   ; data[31]    ; 11.730 ; 11.730 ; 11.730 ; 11.730 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 6.234 ; 6.234 ; 6.234 ; 6.234 ;
; debug[0]   ; data[1]     ; 5.601 ; 5.601 ; 5.601 ; 5.601 ;
; debug[0]   ; data[2]     ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; debug[0]   ; data[3]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; debug[0]   ; data[4]     ; 6.101 ; 6.101 ; 6.101 ; 6.101 ;
; debug[0]   ; data[5]     ; 5.740 ; 5.740 ; 5.740 ; 5.740 ;
; debug[0]   ; data[6]     ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; debug[0]   ; data[7]     ; 5.574 ; 5.574 ; 5.574 ; 5.574 ;
; debug[0]   ; data[8]     ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; debug[0]   ; data[9]     ; 5.842 ; 5.842 ; 5.842 ; 5.842 ;
; debug[0]   ; data[10]    ; 6.027 ; 6.027 ; 6.027 ; 6.027 ;
; debug[0]   ; data[11]    ; 6.174 ; 6.174 ; 6.174 ; 6.174 ;
; debug[0]   ; data[12]    ; 6.037 ; 6.037 ; 6.037 ; 6.037 ;
; debug[0]   ; data[13]    ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; debug[0]   ; data[14]    ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; debug[0]   ; data[15]    ; 5.561 ; 5.561 ; 5.561 ; 5.561 ;
; debug[0]   ; data[16]    ; 6.060 ; 6.060 ; 6.060 ; 6.060 ;
; debug[0]   ; data[17]    ; 5.980 ; 5.980 ; 5.980 ; 5.980 ;
; debug[0]   ; data[18]    ; 6.185 ; 6.185 ; 6.185 ; 6.185 ;
; debug[0]   ; data[19]    ; 5.829 ; 5.829 ; 5.829 ; 5.829 ;
; debug[0]   ; data[20]    ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; debug[0]   ; data[21]    ; 5.751 ; 5.751 ; 5.751 ; 5.751 ;
; debug[0]   ; data[22]    ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; debug[0]   ; data[23]    ; 5.842 ; 5.842 ; 5.842 ; 5.842 ;
; debug[0]   ; data[24]    ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; debug[0]   ; data[25]    ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; debug[0]   ; data[26]    ; 6.108 ; 6.108 ; 6.108 ; 6.108 ;
; debug[0]   ; data[27]    ; 5.957 ; 5.957 ; 5.957 ; 5.957 ;
; debug[0]   ; data[28]    ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; debug[0]   ; data[29]    ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; debug[0]   ; data[30]    ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; debug[0]   ; data[31]    ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; debug[1]   ; data[0]     ; 6.017 ; 6.017 ; 6.017 ; 6.017 ;
; debug[1]   ; data[1]     ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; debug[1]   ; data[2]     ; 6.414 ; 6.414 ; 6.414 ; 6.414 ;
; debug[1]   ; data[3]     ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; debug[1]   ; data[4]     ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; debug[1]   ; data[5]     ; 6.491 ; 6.491 ; 6.491 ; 6.491 ;
; debug[1]   ; data[6]     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; debug[1]   ; data[7]     ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; debug[1]   ; data[8]     ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; debug[1]   ; data[9]     ; 5.970 ; 5.970 ; 5.970 ; 5.970 ;
; debug[1]   ; data[10]    ; 6.233 ; 6.233 ; 6.233 ; 6.233 ;
; debug[1]   ; data[11]    ; 6.388 ; 6.388 ; 6.388 ; 6.388 ;
; debug[1]   ; data[12]    ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; debug[1]   ; data[13]    ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; debug[1]   ; data[14]    ; 5.958 ; 5.958 ; 5.958 ; 5.958 ;
; debug[1]   ; data[15]    ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; debug[1]   ; data[16]    ; 5.637 ; 5.637 ; 5.637 ; 5.637 ;
; debug[1]   ; data[17]    ; 6.309 ; 6.309 ; 6.309 ; 6.309 ;
; debug[1]   ; data[18]    ; 5.847 ; 5.847 ; 5.847 ; 5.847 ;
; debug[1]   ; data[19]    ; 5.960 ; 5.960 ; 5.960 ; 5.960 ;
; debug[1]   ; data[20]    ; 6.023 ; 6.023 ; 6.023 ; 6.023 ;
; debug[1]   ; data[21]    ; 6.383 ; 6.383 ; 6.383 ; 6.383 ;
; debug[1]   ; data[22]    ; 5.876 ; 5.876 ; 5.876 ; 5.876 ;
; debug[1]   ; data[23]    ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; debug[1]   ; data[24]    ; 5.876 ; 5.876 ; 5.876 ; 5.876 ;
; debug[1]   ; data[25]    ; 6.720 ; 6.720 ; 6.720 ; 6.720 ;
; debug[1]   ; data[26]    ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; debug[1]   ; data[27]    ; 6.186 ; 6.186 ; 6.186 ; 6.186 ;
; debug[1]   ; data[28]    ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; debug[1]   ; data[29]    ; 6.149 ; 6.149 ; 6.149 ; 6.149 ;
; debug[1]   ; data[30]    ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; debug[1]   ; data[31]    ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2001747  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 18044    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2001747  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 18044    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4052  ; 4052 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec  4 22:23:54 2018
Info: Command: quartus_sta mips_multi -c mips_multi
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips_multi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.422
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.422     -1723.247 clk 
    Info (332119):    -9.334      -187.032 clk_rom 
Info (332146): Worst-case hold slack is 0.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.532         0.000 clk 
    Info (332119):     0.911         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.605
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.605      -729.985 clk 
    Info (332119):    -3.569       -85.592 clk_rom 
Info (332146): Worst-case hold slack is 0.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.246         0.000 clk 
    Info (332119):     0.379         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 526 megabytes
    Info: Processing ended: Tue Dec  4 22:23:55 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


