> 输入设备(I)，控制器(CC central control)，运算器（CA），存储器(M)，输出设备(O)
>
> **CPU：控制器，运算器，主存储器**
>
> 字长：CPU一次能处理的二进制位数的长度
>
> **CPU 与 Cache交换数据，Cache与主存交换数据，主存 < - I/O总线 -> 辅助存储器（磁盘 / 固态）交换数据**



![image-20200404133816876](image-20200404133816876.png)



![image-20200404135555515](image-20200404135555515.png)



#### Cache

> cache 使用 sram（static random access memory）
>
> 主存使用dram（dynamic random access memory）
>
> 1 Cache行与主存地址映射：全相联映射，组相联映射，直接映射
>
> 2 Cache替换算法：RAND， FIFO，LRU，LFU
>
> 3.1 Cache命中修改策略：写回法（Cache被替换时写回主存），全写法（修改时写入写缓冲（可能溢出）写回主存）
>
> 3.2 Cache未命中修改策略：写分配法（搭配写回法，将数据读入缓存行，在缓存行中修改），非写分配法（搭配全写法，直接在主存中修改）



#### 指令

> 假设指令字长及存储字长均为32位，操作码占8位（指令集最多255个）
>
> 四地址指令，4个指令地址码各占6位，寻址范围2<sup>6</sup>，需访存4次
>
> 三地址指令，3个指令地址码各占8位，寻址范围2<sup>8</sup>，访存4次
>
> 二地址指令，2个指令地址码各占12位，寻址范围2<sup>12</sup>，访存4次
>
> 一地址指令（单目运算符），寻址范围2<sup>24</sup>=16M字节， 加1减1取反求补访存3次，ACC访存2次
>
> 零地址指令：空操作，关中断，停机等指令



#### 数据寻址

![image-20200405143339972](image-20200405143339972.png)



#### CPU

> CPU功能和结构
>
> CPU：运算器（ALU），控制器（取指令，分析指令，执行指令）
>
> 指令执行过程
>
> 数据通路的功能和基本结构
>
> 控制器的功能和原理（）
>
> 指令流水线



![image-20200405170329163](image-20200405170329163.png)



## 慕课组成原理公开课

#### 冯诺依曼原理与对应实现

> 重点理解存储程序的概念：
>
> + 数据和程序均以二进制代码形式，不加区别的存放在存储器中，存放位置由存储器的地址指定
> + 计算机在工作时能自动的从存储器中取出指令执行

**CPU**(CA, CC)通过北桥，连接**主存**

**CPU通过北桥连接南桥，通过南桥连接BIOS芯片（只读存储器），获取第一条指令**

实际上北桥芯片提供各个芯片互相访问的通道

南桥中集成大多数I/O设备的控制器（CB）

#### 南北桥架构演变

> + 主存集成到CPU上，由三片式架构转换为两片式，北桥消失
>
> + 现在CPU直接连接主存，与PCle显卡，与之前的南桥（PCH）直接相连



### 什么是指令系统体系结构

> 栈
>
> 存储器

``` properties
ADD R, M（将R中内容与M中内容相加存入R）

# 传送类指令
LOAD R, M（将存储器的值放入寄存器）
STORE M, R（将寄存器的值写入存储器）
```

