<?xml version="1.0" encoding="UTF-8" ?><!-- Created from PDF via Acrobat SaveAsXML --><!-- Mapping Table version: 28-February-2003 --><TaggedPDF-doc><?xpacket begin='﻿' id='W5M0MpCehiHzreSzNTczkc9d'?><?xpacket begin="﻿" id="W5M0MpCehiHzreSzNTczkc9d"?>
<x:xmpmeta xmlns:x="adobe:ns:meta/" x:xmptk="Adobe XMP Core 5.2-c001 63.139439, 2010/09/27-13:37:26        ">
   <rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#">
      <rdf:Description rdf:about=""
            xmlns:pdf="http://ns.adobe.com/pdf/1.3/">
         <pdf:Producer>Acrobat Distiller 7.0.5 (Windows)</pdf:Producer>
      </rdf:Description>
      <rdf:Description rdf:about=""
            xmlns:xmp="http://ns.adobe.com/xap/1.0/">
         <xmp:CreatorTool>FrameMaker 7.1</xmp:CreatorTool>
         <xmp:ModifyDate>2011-08-10T10:00:52Z</xmp:ModifyDate>
         <xmp:CreateDate>2007-10-17T15:20:44Z</xmp:CreateDate>
      </rdf:Description>
      <rdf:Description rdf:about=""
            xmlns:dc="http://purl.org/dc/elements/1.1/">
         <dc:format>xml</dc:format>
         <dc:title>
            <rdf:Alt>
               <rdf:li xml:lang="x-default">DW_fp_mult Datasheet</rdf:li>
            </rdf:Alt>
         </dc:title>
      </rdf:Description>
      <rdf:Description rdf:about=""
            xmlns:xmpMM="http://ns.adobe.com/xap/1.0/mm/">
         <xmpMM:DocumentID>uuid:16d4895c-ffcb-4e7c-8dcf-9f11a931d434</xmpMM:DocumentID>
         <xmpMM:InstanceID>uuid:9b4cd5bd-2579-0e40-be31-0ca7d959636f</xmpMM:InstanceID>
      </rdf:Description>
   </rdf:RDF>
</x:xmpmeta>
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                           
<?xpacket end="w"?><?xpacket end='r'?><bookmark-tree><bookmark title="DW_fp_mult"><destination structID="LinkTarget_517"/><bookmark title="Features and Benefits"><destination structID="LinkTarget_498"/></bookmark><bookmark title="Description"><destination structID="LinkTarget_518"/></bookmark><bookmark title="Related Topics"><destination structID="LinkTarget_488"/></bookmark><bookmark title="HDL Usage Through Component Instantiation - VHDL"><destination structID="LinkTarget_392"/></bookmark><bookmark title="HDL Usage Through Component Instantiation - Verilog"><destination structID="LinkTarget_359"/></bookmark></bookmark></bookmark-tree><Document xml:lang="en-US"><Article_A><TextSection><_H2DataSheet>DW_fp_mult</_H2DataSheet><_ComponentDesc>Floating-Point Multiplier</_ComponentDesc><_Body><Link>Version, STAR and Download Information: IP Directory</Link></_Body><_H3DataSheet>Features and Benefits<_Anchor><Figure><ImageData src="images/fpu_ip_synopsys_designware_multiply_only_img_0.jpg"/>abrndzstatusX</Figure></_Anchor><_L1Bul>■The precision format is parameterizable for either IEEE single, double precision, or a user-defined custom format</_L1Bul><_L1Bul>■Hardware for denormal numbers of IEEE 754 standard is selectively provided. </_L1Bul><_L1Bul>■Fully compatible with the IEEE 754 Floating-point standard1 with <Note><_Footnote>1.For more information see the Datapth Floating-point Overview, the topic titled<Link> IEEE 754 Compatibility</Link>.</_Footnote></Note>proper set of parameters</_L1Bul><_L1Bul>■DesignWare datapath generator is employed for better timing and area</_L1Bul></_H3DataSheet><_H3DataSheet>Description<_Body>DW_fp_mult is a floating-point multiplier that multiplies two floating-point values, a and b, to produce a floating-point sum, z. </_Body><_Body><Link></Link>The input rnd is a 3-bit rounding mode value (see Datapath: Floating-point Overview, Table 7) and the output status is an 8-bit vector of status flags.<Table><TableTitle><_TableTitle>Table 1-1Pin Description</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Pin Name</_TableHeading></TH><TH><_TableHeading>Width</_TableHeading></TH><TH><_TableHeading>Direction</_TableHeading></TH><TH><_TableHeading>Function</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>a</_TableBody></TD><TD><_TableBody>exp_width + sig_width + 1 bits</_TableBody></TD><TD><_TableBody>Input </_TableBody></TD><TD><_TableBody>Multiplier</_TableBody></TD></TR><TR><TD><_TableBody>b</_TableBody></TD><TD><_TableBody>exp_width + sig_width + 1 bits</_TableBody></TD><TD><_TableBody>Input </_TableBody></TD><TD><_TableBody>Multiplicand</_TableBody></TD></TR><TR><TD><_TableBody>rnd </_TableBody></TD><TD><_TableBody>3 bits</_TableBody></TD><TD><_TableBody>Input</_TableBody></TD><TD><_TableBody>Rounding mode</_TableBody></TD></TR><TR><TD><_TableBody>z</_TableBody></TD><TD><_TableBody>exp_width + sig_width + 1 bits</_TableBody></TD><TD><_TableBody>Output </_TableBody></TD><TD><_TableBody>Product of a X b</_TableBody></TD></TR><TR><TD><_TableBody>status </_TableBody></TD><TD><_TableBody>8 bits</_TableBody></TD><TD><_TableBody>Output</_TableBody></TD><TD><_TableBody>Status flags </_TableBody></TD></TR></TableBody></Table>   <Table><TableTitle><_TableTitle>Table 1-2Parameter Description </_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Parameter</_TableHeading></TH><TH><_TableHeading>Values</_TableHeading></TH><TH><_TableHeading>Description</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>sig_width</_TableBody></TD><TD><_TableBody>2 to 253 bits</_TableBody></TD><TD><_TableBody>Word length of fraction field of floating-point numbers a, b, and z</_TableBody></TD></TR><TR><TD><_TableBody>exp_width</_TableBody></TD><TD><_TableBody>3 to 31 bits</_TableBody></TD><TD><_TableBody>Word length of biased exponent of floating-point numbers a, b, and z</_TableBody></TD></TR><TR><TD><_TableBody>ieee_compliance</_TableBody></TD><TD><_TableBody>0 or 1</_TableBody></TD><TD><_TableBody>IEEE 754 standard support.
0 : MC (Module Compiler) compatible
1 : IEEE 754 standard compatible, including NaNs and denormal expressions</_TableBody></TD></TR></TableBody></Table>     <Table><TableTitle><_TableTitle>Table 1-3Synthesis Implementations</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Implementation Name</_TableHeading></TH><TH><_TableHeading>Function</_TableHeading></TH><TH><_TableHeading>License Feature Required</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>rtl</_TableBody></TD><TD><_TableBody>Synthesis model</_TableBody></TD><TD><_TableBody>DesignWare</_TableBody></TD></TR><TR><TD><_TableBody><Note><_TableFootnote>a.Only available when parameter ieee_compliance is 0.</_TableFootnote></Note>stra</_TableBody></TD><TD><_TableBody>Synthesis model -- delay optimized for non-ieee_compliance</_TableBody></TD><TD><_TableBody>DesignWare</_TableBody></TD></TR></TableBody></Table>   </_Body><_Anchor>  <Table><TableTitle><_TableTitle>Table 1-4Simulation Models</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Model</_TableHeading></TH><TH><_TableHeading>Function</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>DW02.DW_FP_MULT_CFG_SIM</_TableBody></TD><TD><_TableBody>Design unit name for VHDL simulation</_TableBody></TD></TR><TR><TD><_TableBody>dw/dw02/src/DW_fp_mult_sim.vhd</_TableBody></TD><TD><_TableBody>VHDL simulation model source code</_TableBody></TD></TR><TR><TD><_TableBody>dw/sim_ver/DW_fp_mult.v</_TableBody></TD><TD><_TableBody>Verilog simulation model source code</_TableBody></TD></TR></TableBody></Table>    </_Anchor><_Body>DW_fp_mult provides the hardware for denormal numbers and NaNs of IEEE 754 standard. If the parameter ieee_compliance is turned off, denormal numbers are considered as zeros, and NaNs are considered as Infinity. Otherwise, denormal numbers and NaNs become effective and additional hardware for the multiplication of denormal numbers is integrated. </_Body><_Body>For more information about the floating-point system defined for all the DW_fp components, including status flag bits, and integer and floating-point formats, refer to the topic titled <Link></Link>Datapath Floating-Point Overview.</_Body></_H3DataSheet><_H3DataSheet>Related Topics<_L1Bul>■<Link>Datapath – Floating-Point Overview</Link></_L1Bul><_L1Bul>■<Link>DesignWare Building Block IP Documentation Overview</Link> </_L1Bul></_H3DataSheet><_H3DataSheet>HDL Usage Through Component Instantiation - VHDL<_CodeWide>library IEEE,DWARE;</_CodeWide><_CodeWide>use IEEE.std_logic_1164.all;<_CodeWide>use DWARE.DW_Foundation_comp.all;</_CodeWide></_CodeWide><_CodeWide>-- If using numeric types from std_logic_arith package,</_CodeWide><_CodeWide>-- comment the preceding line and uncomment the following line:</_CodeWide><_CodeWide>-- use DWARE.DW_Foundation_comp_arith.all;</_CodeWide><_CodeWide/><_CodeWide>entity DW_fp_mult_inst is</_CodeWide><_CodeWide>  generic (</_CodeWide><_CodeWide>    inst_sig_width       : POSITIVE := 23;</_CodeWide><_CodeWide>    inst_exp_width       : POSITIVE := 8;</_CodeWide><_CodeWide>    inst_ieee_compliance : INTEGER := 0</_CodeWide><_CodeWide>  );</_CodeWide><_CodeWide>  port (</_CodeWide><_CodeWide>    inst_a      : in std_logic_vector(inst_sig_width+inst_exp_width downto 0);</_CodeWide><_CodeWide>    inst_b      : in std_logic_vector(inst_sig_width+inst_exp_width downto 0);</_CodeWide><_CodeWide>    inst_rnd    : in std_logic_vector(2 downto 0);</_CodeWide><_CodeWide>    z_inst      : out std_logic_vector(inst_sig_width+inst_exp_width downto 0);</_CodeWide><_CodeWide>    status_inst : out std_logic_vector(7 downto 0)</_CodeWide><_CodeWide>  );</_CodeWide><_CodeWide>end DW_fp_mult_inst;</_CodeWide><_CodeWide/><_CodeWide/><_CodeWide>architecture inst of DW_fp_mult_inst is</_CodeWide><_CodeWide/><_CodeWide>begin</_CodeWide><_CodeWide/><_CodeWide>  -- Instance of DW_fp_mult</_CodeWide><_CodeWide>  U1 : DW_fp_mult</_CodeWide><_CodeWide>  generic map (</_CodeWide><_CodeWide>sig_width =&gt; inst_sig_width,</_CodeWide><_CodeWide>exp_width =&gt; inst_exp_width,</_CodeWide><_CodeWide>ieee_compliance =&gt; inst_ieee_compliance</_CodeWide><_CodeWide>  )</_CodeWide><_CodeWide>  port map (</_CodeWide><_CodeWide>a =&gt; inst_a,</_CodeWide><_CodeWide>b =&gt; inst_b,</_CodeWide><_CodeWide>rnd =&gt; inst_rnd,</_CodeWide><_CodeWide>z =&gt; z_inst,</_CodeWide><_CodeWide>status =&gt; status_inst</_CodeWide><_CodeWide>  );</_CodeWide><_CodeWide/><_CodeWide>end inst;</_CodeWide><_CodeWide/><_CodeWide/><_CodeWide>-- pragma translate_off</_CodeWide><_CodeWide>configuration DW_fp_mult_inst_cfg_inst of DW_fp_mult_inst is</_CodeWide><_CodeWide>   for inst</_CodeWide><_CodeWide>   end for;</_CodeWide><_CodeWide>end DW_fp_mult_inst_cfg_inst;</_CodeWide><_CodeWide>-- pragma translate_on</_CodeWide><_CodeWide/></_H3DataSheet><_H3DataSheet>HDL Usage Through Component Instantiation - Verilog<_CodeWide>module DW_fp_mult_inst( inst_a, inst_b, inst_rnd, z_inst, status_inst );</_CodeWide><_CodeWide/><_CodeWide>parameter sig_width = 23;</_CodeWide><_CodeWide>parameter exp_width = 8;</_CodeWide><_CodeWide>parameter ieee_compliance = 1;</_CodeWide><_CodeWide/><_CodeWide/><_CodeWide>input [sig_width+exp_width : 0] inst_a;</_CodeWide><_CodeWide>input [sig_width+exp_width : 0] inst_b;</_CodeWide><_CodeWide>input [2 : 0] inst_rnd;</_CodeWide><_CodeWide>output [sig_width+exp_width : 0] z_inst;</_CodeWide><_CodeWide>output [7 : 0] status_inst;</_CodeWide><_CodeWide/><_CodeWide>    // Instance of DW_fp_mult</_CodeWide><_CodeWide>    DW_fp_mult #(sig_width, exp_width, ieee_compliance)</_CodeWide><_CodeWide>  U1 ( .a(inst_a), .b(inst_b), .rnd(inst_rnd), .z(z_inst), .status(status_inst) );</_CodeWide><_CodeWide/><_CodeWide>endmodule</_CodeWide><_CodeWide/></_H3DataSheet></TextSection></Article_A></Document></TaggedPDF-doc>