<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xczu48dr-ffvg1517-2-e" LaunchTime="1758215006">
  <File Type="PA-TCL" Name="fpga.tcl"/>
  <File Type="REPORTS-TCL" Name="fpga_reports.tcl"/>
  <File Type="INIT-TIMING" Name="fpga_timing_summary_init.rpt"/>
  <File Type="OPT-DCP" Name="fpga_opt.dcp"/>
  <File Type="OPT-DRC" Name="fpga_drc_opted.rpt"/>
  <File Type="OPT-METHODOLOGY-DRC" Name="fpga_methodology_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="fpga.hwdef"/>
  <File Type="OPT-TIMING" Name="fpga_timing_summary_opted.rpt"/>
  <File Type="OPT-RQA-PB" Name="fpga_rqa_opted.pb"/>
  <File Type="PWROPT-DCP" Name="fpga_pwropt.dcp"/>
  <File Type="PWROPT-DRC" Name="fpga_drc_pwropted.rpt"/>
  <File Type="PWROPT-TIMING" Name="fpga_timing_summary_pwropted.rpt"/>
  <File Type="PLACE-DCP" Name="fpga_placed.dcp"/>
  <File Type="PLACE-IO" Name="fpga_io_placed.rpt"/>
  <File Type="PLACE-CLK" Name="fpga_clock_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="fpga_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="fpga_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="fpga_control_sets_placed.rpt"/>
  <File Type="PLACE-SIMILARITY" Name="fpga_incremental_reuse_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="fpga_incremental_reuse_pre_placed.rpt"/>
  <File Type="PLACE-TIMING" Name="fpga_timing_summary_placed.rpt"/>
  <File Type="PLACE-RQA-PB" Name="fpga_rqa_placed.pb"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="fpga_postplace_pwropt.dcp"/>
  <File Type="POSTPLACE-PWROPT-TIMING" Name="fpga_timing_summary_postplace_pwropted.rpt"/>
  <File Type="PHYSOPT-DCP" Name="fpga_physopt.dcp"/>
  <File Type="PHYSOPT-DRC" Name="fpga_drc_physopted.rpt"/>
  <File Type="PHYSOPT-TIMING" Name="fpga_timing_summary_physopted.rpt"/>
  <File Type="ROUTE-ERROR-DCP" Name="fpga_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="fpga_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="fpga_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="fpga_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="fpga_drc_routed.pb"/>
  <File Type="ROUTE-DRC-RPX" Name="fpga_drc_routed.rpx"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="fpga_methodology_drc_routed.rpt"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="fpga_methodology_drc_routed.rpx"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="fpga_methodology_drc_routed.pb"/>
  <File Type="ROUTE-PWR" Name="fpga_power_routed.rpt"/>
  <File Type="ROUTE-PWR-SUM" Name="fpga_power_summary_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="fpga_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="fpga_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="fpga_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="fpga_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="fpga_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="fpga_timing_summary_routed.rpx"/>
  <File Type="ROUTE-SIMILARITY" Name="fpga_incremental_reuse_routed.rpt"/>
  <File Type="ROUTE-CLK" Name="fpga_clock_utilization_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="fpga_bus_skew_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="fpga_bus_skew_routed.pb"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="fpga_bus_skew_routed.rpx"/>
  <File Type="ROUTE-RQS-PB" Name="fpga_rqs_routed.pb"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="fpga_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="fpga_postroute_physopt_bb.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING" Name="fpga_timing_summary_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-PB" Name="fpga_timing_summary_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-RPX" Name="fpga_timing_summary_postroute_physopted.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW" Name="fpga_bus_skew_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-PB" Name="fpga_bus_skew_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-RPX" Name="fpga_bus_skew_postroute_physopted.rpx"/>
  <File Type="BG-BIT" Name="fpga.bit"/>
  <File Type="BG-BIN" Name="fpga.bin"/>
  <File Type="BITSTR-MSK" Name="fpga.msk"/>
  <File Type="BITSTR-RBT" Name="fpga.rbt"/>
  <File Type="BITSTR-NKY" Name="fpga.nky"/>
  <File Type="BITSTR-BMM" Name="fpga_bd.bmm"/>
  <File Type="BITSTR-MMI" Name="fpga.mmi"/>
  <File Type="PDI-FILE" Name="fpga.pdi"/>
  <File Type="BOOT-PDI-FILE" Name="fpga_boot.pdi"/>
  <File Type="PL-PDI-FILE" Name="fpga_pld.pdi"/>
  <File Type="RCFI_FILE" Name="fpga.rcfi"/>
  <File Type="CFI_FILE" Name="fpga.cfi"/>
  <File Type="RNPI_FILE" Name="fpga.rnpi"/>
  <File Type="NPI_FILE" Name="fpga.npi"/>
  <File Type="RBD_FILE" Name="fpga.rbd"/>
  <File Type="BITSTR-LTX" Name="debug_nets.ltx"/>
  <File Type="BITSTR-LTX" Name="fpga.ltx"/>
  <File Type="BITSTR-SYSDEF" Name="fpga.sysdef"/>
  <File Type="BG-BGN" Name="fpga.bgn"/>
  <File Type="BG-DRC" Name="fpga.drc"/>
  <File Type="RDI-RDI" Name="fpga.vdi"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <File Type="ROUTE-RQS" Name="fpga_routed.rqs"/>
  <File Type="POSTROUTE-PHYSOPT-RQS" Name="fpga_postroute_physopted.rqs"/>
  <File Type="ROUTE-RQS-RPT" Name="route_report_qor_suggestions_0.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-RQS-RPT" Name="postroute_physopt_report_qor_suggestions_0.rpt"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/qpsk_for_htg/qpsk_for_htg.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/fpga_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/rtl/fpga_core.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/pll/pll_i2c_init_r2.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/pll/pll_i2c_init_r2.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/prim/rtl/taxi_arbiter.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/prim/rtl/taxi_arbiter.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/axi/rtl/taxi_axil_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/axi/rtl/taxi_axil_if.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/lib/taxi/src/axis/rtl/taxi_axis_arb_mux.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/lib/taxi/src/axis/rtl/taxi_axis_arb_mux.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/axis/rtl/taxi_axis_async_fifo.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/axis/rtl/taxi_axis_async_fifo.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_axis_baser_rx_32.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_axis_baser_rx_32.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_axis_baser_rx_64.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_axis_baser_rx_64.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_axis_baser_tx_32.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_axis_baser_tx_32.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_axis_baser_tx_64.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_axis_baser_tx_64.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/axis/rtl/taxi_axis_cobs_decode.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/axis/rtl/taxi_axis_cobs_decode.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/axis/rtl/taxi_axis_cobs_encode.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/axis/rtl/taxi_axis_cobs_encode.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/axis/rtl/taxi_axis_fifo.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/axis/rtl/taxi_axis_fifo.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/axis/rtl/taxi_axis_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/axis/rtl/taxi_axis_if.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_axis_xgmii_rx_32.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_axis_xgmii_rx_32.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_axis_xgmii_rx_64.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_axis_xgmii_rx_64.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_axis_xgmii_tx_32.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_axis_xgmii_tx_32.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_axis_xgmii_tx_64.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_axis_xgmii_tx_64.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/io/rtl/taxi_debounce_switch.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/io/rtl/taxi_debounce_switch.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_10g.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_10g.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_mac_25g_us.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_mac_25g_us.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_mac_25g_us_ch.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_mac_25g_us_ch.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_phy_10g.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_phy_10g.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_phy_10g_rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_phy_10g_rx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_phy_10g_tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_phy_10g_tx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_stats.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_mac_stats.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx_ber_mon.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx_ber_mon.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx_frame_sync.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx_frame_sync.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx_if.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx_watchdog.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_rx_watchdog.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_tx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_tx_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_eth_phy_10g_tx_if.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_phy_10g_us_gt.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_phy_10g_us_gt.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_phy_10g_us_gt_ll.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_phy_10g_us_gt_ll.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_phy_25g_us_gt.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_phy_25g_us_gt.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_phy_25g_us_gt_ll.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/us/taxi_eth_phy_25g_us_gt_ll.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/lib/taxi/src/hip/rtl/us/taxi_gt_qpll_reset.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/lib/taxi/src/hip/rtl/us/taxi_gt_qpll_reset.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/lib/taxi/src/hip/rtl/us/taxi_gt_rx_reset.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/lib/taxi/src/hip/rtl/us/taxi_gt_rx_reset.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/lib/taxi/src/hip/rtl/us/taxi_gt_tx_reset.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/lib/taxi/src/hip/rtl/us/taxi_gt_tx_reset.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_i2c_master.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_i2c_master.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/lib/taxi/src/lfsr/rtl/taxi_lfsr.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/lib/taxi/src/lfsr/rtl/taxi_lfsr.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_mac_ctrl_rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_mac_ctrl_rx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_mac_ctrl_tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_mac_ctrl_tx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_mac_pause_ctrl_rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_mac_pause_ctrl_rx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_mac_pause_ctrl_tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_mac_pause_ctrl_tx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/prim/rtl/taxi_penc.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/prim/rtl/taxi_penc.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/lib/taxi/src/stats/rtl/taxi_stats_collect.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/lib/taxi/src/stats/rtl/taxi_stats_collect.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/stats/rtl/taxi_stats_counter.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/stats/rtl/taxi_stats_counter.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/stats/rtl/taxi_stats_strings_full.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/stats/rtl/taxi_stats_strings_full.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/sync/rtl/taxi_sync_reset.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/sync/rtl/taxi_sync_reset.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/sync/rtl/taxi_sync_signal.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/sync/rtl/taxi_sync_signal.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_uart.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_uart.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_uart_brg.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_uart_brg.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_uart_rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_uart_rx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_uart_tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/lib/taxi/src/lss/rtl/taxi_uart_tx.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_if_uart.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_if_uart.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_mod_axil.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_mod_axil.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_mod_i2c_master.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_mod_i2c_master.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_mod_stats.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_mod_stats.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_switch.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/xfcp/rtl/taxi_xfcp_switch.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_xgmii_baser_dec.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_xgmii_baser_dec.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/taxi/src/eth/rtl/taxi_xgmii_baser_enc.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/rtl/taxi_xgmii_baser_enc.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/fpga_r2.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/rtl/fpga_r2.sv"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/fpga_R2_ZU48DR/defines.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/fpga_R2_ZU48DR/defines.v"/>
        <Attr Name="ImportTime" Val="1757549116"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/project_1/archive_project_summary.txt">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../project_1.xpr/project_1/archive_project_summary.txt"/>
        <Attr Name="ImportTime" Val="1757605987"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fpga"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/fpga_r2.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/fpga_r2.xdc"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/cfgmclk.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/cfgmclk.xdc"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/taxi/src/eth/syn/vivado/taxi_eth_mac_fifo.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/eth/syn/vivado/taxi_eth_mac_fifo.tcl"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/taxi/src/axis/syn/vivado/taxi_axis_async_fifo.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/axis/syn/vivado/taxi_axis_async_fifo.tcl"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/taxi/src/sync/syn/vivado/taxi_sync_reset.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/sync/syn/vivado/taxi_sync_reset.tcl"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/taxi/src/sync/syn/vivado/taxi_sync_signal.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../intellifpga/taxi/src/eth/example/HTG_ZRF8/fpga/lib/taxi/src/sync/syn/vivado/taxi_sync_signal.tcl"/>
        <Attr Name="ImportTime" Val="1757549029"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/fpga/cfgmclk.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/fpga.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2024">
      <Desc>Default settings for Implementation.</Desc>
    </StratHandle>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="qpsk_for_htg_QPSK_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="taxi_eth_phy_25g_us_gty_full"/>
  <BlockFileSet Type="BlockSrcs" Name="usp_rfdc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="taxi_eth_phy_25g_us_gty_ch"/>
  <BlockFileSet Type="BlockSrcs" Name="qpsk_for_htg_system_ila_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="taxi_eth_phy_25g_us_gty_ll_full"/>
  <BlockFileSet Type="BlockSrcs" Name="taxi_eth_phy_25g_us_gty_ll_ch"/>
</GenRun>
