TimeQuest Timing Analyzer report for clk_card
Thu May 10 14:10:45 2012
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths
 51. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; clk_card                                                         ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S30F780C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.57        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  40.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; clk_card.sdc  ; OK     ; Thu May 10 14:10:25 2012 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                                 ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                  ; Targets                                                      ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[0] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[0] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]      ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[1] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1    ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[1] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]      ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[2] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1    ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[2] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[3] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[3] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ; Generated ; 40.000 ; 25.0 MHz  ; 20.000 ; 40.000 ; 50.00      ; 1         ; 1           ; 180.0 ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[0] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 20.000 ; 40.000 ; 50.00      ; 1         ; 1           ; 180.0 ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[0] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[1] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[1] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[2] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[2] } ;
; fibre_rx_clkr                                              ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { fibre_rx_clkr }                                            ;
; inclk1                                                     ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk1 }                                                   ;
; inclk14                                                    ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk14 }                                                  ;
; inclk15                                                    ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk15 }                                                  ;
; manch_pll_block|altpll_component|pll|clk[0]                ; Generated ; 40.000 ; 25.0 MHz  ; -0.833 ; 19.167 ; 50.00      ; 1         ; 1           ; -7.5  ;        ;           ;            ; false    ; inclk1  ; manch_pll_block|altpll_component|pll|inclk[0]           ; { manch_pll_block|altpll_component|pll|clk[0] }              ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                       ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 56.69 MHz  ; 56.69 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;      ;
; 56.69 MHz  ; 56.69 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;      ;
; 147.71 MHz ; 147.71 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;      ;
; 147.71 MHz ; 147.71 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;      ;
; 169.87 MHz ; 169.87 MHz      ; fibre_rx_clkr                                           ;      ;
; 257.4 MHz  ; 257.4 MHz       ; manch_pll_block|altpll_component|pll|clk[0]             ;      ;
; 280.74 MHz ; 280.74 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ;      ;
; 280.74 MHz ; 280.74 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ;      ;
; 319.18 MHz ; 319.18 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;      ;
; 319.18 MHz ; 319.18 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 2.134  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 2.134  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 2.617  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 2.617  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 3.230  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 3.230  ; 0.000         ;
; fibre_rx_clkr                                           ; 17.964 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 18.945 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 36.438 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 36.438 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                         ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.643 ; 0.000         ;
; fibre_rx_clkr                                           ; 0.664 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.666 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.666 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 0.674 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 2.989 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 2.989 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                      ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 1.629  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 1.629  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.722  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.722  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 11.242 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 11.242 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 12.536 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 12.931 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 12.931 ; 0.000         ;
; fibre_rx_clkr                                           ; 15.789 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                       ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; fibre_rx_clkr                                           ; 1.029  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 3.949  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 3.949  ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 4.228  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 5.025  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 5.025  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 5.036  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 5.036  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 15.029 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 15.029 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 19.000 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 19.000 ; 0.000         ;
; fibre_rx_clkr                                           ; 19.000 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.000 ; 0.000         ;
; inclk1                                                  ; 20.000 ; 0.000         ;
; inclk14                                                 ; 20.000 ; 0.000         ;
; inclk15                                                 ; 20.000 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 15.414 ; 15.414 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 15.414 ; 15.414 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 14.110 ; 14.110 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 14.712 ; 14.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 7.968  ; 7.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 7.545  ; 7.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 7.080  ; 7.080  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 8.194  ; 8.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 7.769  ; 7.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 9.421  ; 9.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.661  ; 8.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 8.610  ; 8.610  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.933  ; 8.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 9.340  ; 9.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 9.553  ; 9.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 9.782  ; 9.782  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.578  ; 8.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.260  ; 8.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.792  ; 8.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 9.099  ; 9.099  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 9.187  ; 9.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 8.526  ; 8.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 15.247 ; 15.247 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 19.452 ; 19.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 19.452 ; 19.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 17.647 ; 17.647 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 18.058 ; 18.058 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 15.900 ; 15.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 6.931  ; 6.931  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 8.246  ; 8.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 7.517  ; 7.517  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 7.797  ; 7.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 7.566  ; 7.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 7.675  ; 7.675  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 7.499  ; 7.499  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 7.626  ; 7.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 7.775  ; 7.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 7.812  ; 7.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 8.246  ; 8.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 8.100  ; 8.100  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 8.087  ; 8.087  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 7.798  ; 7.798  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 7.980  ; 7.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 7.666  ; 7.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 7.292  ; 7.292  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 7.295  ; 7.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 7.611  ; 7.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 7.237  ; 7.237  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 7.076  ; 7.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 6.845  ; 6.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 6.645  ; 6.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 7.276  ; 7.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 7.054  ; 7.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 7.264  ; 7.264  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 7.259  ; 7.259  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 7.611  ; 7.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 7.388  ; 7.388  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 7.462  ; 7.462  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 6.972  ; 6.972  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 6.877  ; 6.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 7.017  ; 7.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 7.143  ; 7.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 15.414 ; 15.414 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 15.414 ; 15.414 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 14.110 ; 14.110 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 14.712 ; 14.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 7.968  ; 7.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 7.545  ; 7.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 7.080  ; 7.080  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 8.194  ; 8.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 7.769  ; 7.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 9.421  ; 9.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.661  ; 8.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 8.610  ; 8.610  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.933  ; 8.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 9.340  ; 9.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 9.553  ; 9.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 9.782  ; 9.782  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.578  ; 8.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.260  ; 8.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.792  ; 8.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 9.099  ; 9.099  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 9.187  ; 9.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 8.526  ; 8.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 15.247 ; 15.247 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 19.452 ; 19.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 19.452 ; 19.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 17.647 ; 17.647 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 18.058 ; 18.058 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 15.900 ; 15.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 6.931  ; 6.931  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 8.246  ; 8.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 7.517  ; 7.517  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 7.797  ; 7.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 7.566  ; 7.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 7.675  ; 7.675  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 7.499  ; 7.499  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 7.626  ; 7.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 7.775  ; 7.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 7.812  ; 7.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 8.246  ; 8.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 8.100  ; 8.100  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 8.087  ; 8.087  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 7.798  ; 7.798  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 7.980  ; 7.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 7.666  ; 7.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 7.292  ; 7.292  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 7.295  ; 7.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 7.611  ; 7.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 7.237  ; 7.237  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 7.076  ; 7.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 6.845  ; 6.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 6.645  ; 6.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 7.276  ; 7.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 7.054  ; 7.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 7.264  ; 7.264  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 7.259  ; 7.259  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 7.611  ; 7.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 7.388  ; 7.388  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 7.462  ; 7.462  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 6.972  ; 6.972  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 6.877  ; 6.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 7.017  ; 7.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 7.143  ; 7.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -3.708 ; -3.708 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -3.537 ; -3.537 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -3.464 ; -3.464 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -3.708 ; -3.708 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -3.537 ; -3.537 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -3.464 ; -3.464 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 7.715  ; 7.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 7.414  ; 7.414  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 8.961  ; 8.961  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.439  ; 8.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 8.529  ; 8.529  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.492  ; 8.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 7.802  ; 7.802  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 9.021  ; 9.021  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 9.095  ; 9.095  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 9.286  ; 9.286  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.130  ; 8.130  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.105  ; 8.105  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 7.937  ; 7.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 9.096  ; 9.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 8.309  ; 8.309  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 7.715  ; 7.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 7.414  ; 7.414  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 8.961  ; 8.961  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.439  ; 8.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 8.529  ; 8.529  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.492  ; 8.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 7.802  ; 7.802  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 9.021  ; 9.021  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 9.095  ; 9.095  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 9.286  ; 9.286  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.130  ; 8.130  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.105  ; 8.105  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 7.937  ; 7.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 9.096  ; 9.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 8.309  ; 8.309  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 9.147  ; 9.147  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 8.440  ; 8.440  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 8.674  ; 8.674  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 8.960  ; 8.960  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 9.147  ; 9.147  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 8.318  ; 8.318  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 8.281  ; 8.281  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 7.906  ; 7.906  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 8.877  ; 8.877  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 8.889  ; 8.889  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 9.224  ; 9.224  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 9.352  ; 9.352  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 9.614  ; 9.614  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 6.182  ; 6.182  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 6.731  ; 6.731  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -14.067 ; -14.067 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -15.371 ; -15.371 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -14.067 ; -14.067 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -14.669 ; -14.669 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -7.858  ; -7.858  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -6.924  ; -6.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -7.435  ; -7.435  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -6.765  ; -6.765  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -8.054  ; -8.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -7.543  ; -7.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -9.198  ; -9.198  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -7.713  ; -7.713  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -8.404  ; -8.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -8.722  ; -8.722  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -7.315  ; -7.315  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -8.584  ; -8.584  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -8.948  ; -8.948  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -9.624  ; -9.624  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -8.225  ; -8.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -7.981  ; -7.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -8.173  ; -8.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -8.812  ; -8.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -8.977  ; -8.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -8.190  ; -8.190  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -8.081  ; -8.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -10.048 ; -10.048 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -12.631 ; -12.631 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -12.583 ; -12.583 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -10.633 ; -10.633 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -10.048 ; -10.048 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -6.821  ; -6.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -7.182  ; -7.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -7.407  ; -7.407  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -7.687  ; -7.687  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -7.456  ; -7.456  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -7.565  ; -7.565  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -7.389  ; -7.389  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -7.516  ; -7.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -7.665  ; -7.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -7.702  ; -7.702  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -8.136  ; -8.136  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -7.990  ; -7.990  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -7.977  ; -7.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -7.688  ; -7.688  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -7.870  ; -7.870  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -7.556  ; -7.556  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -7.182  ; -7.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -7.185  ; -7.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -6.535  ; -6.535  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -7.127  ; -7.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -6.966  ; -6.966  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -6.735  ; -6.735  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -6.535  ; -6.535  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -7.166  ; -7.166  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -6.944  ; -6.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -7.154  ; -7.154  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -7.149  ; -7.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -7.501  ; -7.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -7.278  ; -7.278  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -7.352  ; -7.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -6.862  ; -6.862  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -6.767  ; -6.767  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -6.924  ; -6.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -6.907  ; -6.907  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -7.033  ; -7.033  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -14.067 ; -14.067 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -15.371 ; -15.371 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -14.067 ; -14.067 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -14.669 ; -14.669 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -7.858  ; -7.858  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -6.924  ; -6.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -7.435  ; -7.435  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -6.765  ; -6.765  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -8.054  ; -8.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -7.543  ; -7.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -9.198  ; -9.198  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -7.713  ; -7.713  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -8.404  ; -8.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -8.722  ; -8.722  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -7.315  ; -7.315  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -8.584  ; -8.584  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -8.948  ; -8.948  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -9.624  ; -9.624  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -8.225  ; -8.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -7.981  ; -7.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -8.173  ; -8.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -8.812  ; -8.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -8.977  ; -8.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -8.190  ; -8.190  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -8.081  ; -8.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -10.048 ; -10.048 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -12.631 ; -12.631 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -12.583 ; -12.583 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -10.633 ; -10.633 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -10.048 ; -10.048 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -6.821  ; -6.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -7.182  ; -7.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -7.407  ; -7.407  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -7.687  ; -7.687  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -7.456  ; -7.456  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -7.565  ; -7.565  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -7.389  ; -7.389  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -7.516  ; -7.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -7.665  ; -7.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -7.702  ; -7.702  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -8.136  ; -8.136  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -7.990  ; -7.990  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -7.977  ; -7.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -7.688  ; -7.688  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -7.870  ; -7.870  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -7.556  ; -7.556  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -7.182  ; -7.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -7.185  ; -7.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -6.535  ; -6.535  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -7.127  ; -7.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -6.966  ; -6.966  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -6.735  ; -6.735  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -6.535  ; -6.535  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -7.166  ; -7.166  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -6.944  ; -6.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -7.154  ; -7.154  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -7.149  ; -7.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -7.501  ; -7.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -7.278  ; -7.278  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -7.352  ; -7.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -6.862  ; -6.862  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -6.767  ; -6.767  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -6.924  ; -6.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -6.907  ; -6.907  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -7.033  ; -7.033  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 3.818   ; 3.818   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 3.647   ; 3.647   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 3.574   ; 3.574   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 3.818   ; 3.818   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 3.647   ; 3.647   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 3.574   ; 3.574   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -7.605  ; -7.605  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -7.304  ; -7.304  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -8.851  ; -8.851  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -8.329  ; -8.329  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -8.419  ; -8.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -8.382  ; -8.382  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -7.692  ; -7.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -8.911  ; -8.911  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -8.985  ; -8.985  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -9.176  ; -9.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -8.020  ; -8.020  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -7.995  ; -7.995  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -7.827  ; -7.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -8.643  ; -8.643  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -8.986  ; -8.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -8.199  ; -8.199  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -7.605  ; -7.605  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -7.304  ; -7.304  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -8.851  ; -8.851  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -8.329  ; -8.329  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -8.419  ; -8.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -8.382  ; -8.382  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -7.692  ; -7.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -8.911  ; -8.911  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -8.985  ; -8.985  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -9.176  ; -9.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -8.020  ; -8.020  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -7.995  ; -7.995  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -7.827  ; -7.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -8.643  ; -8.643  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -8.986  ; -8.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -8.199  ; -8.199  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -5.243  ; -5.243  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -5.290  ; -5.290  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -5.476  ; -5.476  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -5.495  ; -5.495  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -5.264  ; -5.264  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -5.433  ; -5.433  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -5.808  ; -5.808  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -5.243  ; -5.243  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -5.814  ; -5.814  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -7.302  ; -7.302  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -7.637  ; -7.637  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -6.033  ; -6.033  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -8.027  ; -8.027  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -6.072  ; -6.072  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -6.621  ; -6.621  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 10.024 ; 10.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 11.230 ; 11.230 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 7.271  ; 7.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 6.601  ; 6.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 6.420  ; 6.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 5.127  ; 5.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 6.461  ; 6.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 5.632  ; 5.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 6.328  ; 6.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.704  ; 6.704  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 9.195  ; 9.195  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 9.114  ; 9.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 12.278 ; 12.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.614  ; 7.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 9.658  ; 9.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 9.797  ; 9.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 10.361 ; 10.361 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 10.808 ; 10.808 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 10.564 ; 10.564 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 11.319 ; 11.319 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 11.287 ; 11.287 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 10.577 ; 10.577 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 10.691 ; 10.691 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 10.712 ; 10.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 10.240 ; 10.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 11.309 ; 11.309 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 11.984 ; 11.984 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 11.179 ; 11.179 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 11.254 ; 11.254 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 10.811 ; 10.811 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 12.278 ; 12.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 12.076 ; 12.076 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 10.872 ; 10.872 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.591  ; 5.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 4.928  ; 4.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 5.718  ; 5.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.956  ; 5.956  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 5.497  ; 5.497  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.791  ; 5.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 4.933  ; 4.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.433  ; 5.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.839  ; 5.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 5.661  ; 5.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.413  ; 5.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.716  ; 5.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.441  ; 5.441  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.580  ; 5.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 10.512 ; 10.512 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.249  ; 6.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 10.356 ; 10.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 7.115  ; 7.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.791  ; 7.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 9.261  ; 9.261  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 10.026 ; 10.026 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 9.921  ; 9.921  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 9.606  ; 9.606  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 9.873  ; 9.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 9.679  ; 9.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 9.811  ; 9.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 10.018 ; 10.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 10.011 ; 10.011 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 10.297 ; 10.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 10.212 ; 10.212 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 9.842  ; 9.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 10.356 ; 10.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 10.274 ; 10.274 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 10.066 ; 10.066 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 10.107 ; 10.107 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 9.894  ; 9.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 10.222 ; 10.222 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 5.600  ; 5.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 5.173  ; 5.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 5.378  ; 5.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 5.376  ; 5.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 5.438  ; 5.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 5.692  ; 5.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 4.837  ; 4.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 5.500  ; 5.500  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 5.422  ; 5.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 5.328  ; 5.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 4.964  ; 4.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 9.131  ; 9.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.334  ; 5.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 6.369  ; 6.369  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 7.756  ; 7.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 10.614 ; 10.614 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 10.024 ; 10.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 11.230 ; 11.230 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 7.271  ; 7.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 6.601  ; 6.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 6.420  ; 6.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 5.127  ; 5.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 6.461  ; 6.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 5.632  ; 5.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 6.328  ; 6.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.704  ; 6.704  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 9.195  ; 9.195  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 9.114  ; 9.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 12.278 ; 12.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.614  ; 7.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 9.658  ; 9.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 9.797  ; 9.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 10.361 ; 10.361 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 10.808 ; 10.808 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 10.564 ; 10.564 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 11.319 ; 11.319 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 11.287 ; 11.287 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 10.577 ; 10.577 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 10.691 ; 10.691 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 10.712 ; 10.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 10.240 ; 10.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 11.309 ; 11.309 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 11.984 ; 11.984 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 11.179 ; 11.179 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 11.254 ; 11.254 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 10.811 ; 10.811 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 12.278 ; 12.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 12.076 ; 12.076 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 10.872 ; 10.872 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.591  ; 5.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 4.928  ; 4.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 5.718  ; 5.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.956  ; 5.956  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 5.497  ; 5.497  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.791  ; 5.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 4.933  ; 4.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.433  ; 5.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.839  ; 5.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 5.661  ; 5.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.413  ; 5.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.716  ; 5.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.441  ; 5.441  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.580  ; 5.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 10.512 ; 10.512 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.249  ; 6.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 10.356 ; 10.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 7.115  ; 7.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.791  ; 7.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 9.261  ; 9.261  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 10.026 ; 10.026 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 9.921  ; 9.921  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 9.606  ; 9.606  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 9.873  ; 9.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 9.679  ; 9.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 9.811  ; 9.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 10.018 ; 10.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 10.011 ; 10.011 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 10.297 ; 10.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 10.212 ; 10.212 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 9.842  ; 9.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 10.356 ; 10.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 10.274 ; 10.274 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 10.066 ; 10.066 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 10.107 ; 10.107 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 9.894  ; 9.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 10.222 ; 10.222 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 5.600  ; 5.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 5.173  ; 5.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 5.378  ; 5.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 5.376  ; 5.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 5.438  ; 5.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 5.692  ; 5.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 4.837  ; 4.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 5.500  ; 5.500  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 5.422  ; 5.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 5.328  ; 5.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 4.964  ; 4.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 9.131  ; 9.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.334  ; 5.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 6.369  ; 6.369  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 7.756  ; 7.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 10.614 ; 10.614 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 11.277 ; 11.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 10.441 ; 10.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 10.368 ; 10.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 11.277 ; 11.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 10.637 ; 10.637 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 10.182 ; 10.182 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 10.305 ; 10.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 11.204 ; 11.204 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 10.150 ; 10.150 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 6.014  ; 6.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 11.277 ; 11.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 10.441 ; 10.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 10.368 ; 10.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 11.277 ; 11.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 10.637 ; 10.637 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 10.182 ; 10.182 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 10.305 ; 10.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 11.204 ; 11.204 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 10.150 ; 10.150 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 6.014  ; 6.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.374  ; 8.374  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 6.479  ; 6.479  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 7.051  ; 7.051  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 6.354  ; 6.354  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 5.929  ; 5.929  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 5.845  ; 5.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 5.127  ; 5.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 6.240  ; 6.240  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 5.632  ; 5.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 5.961  ; 5.961  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.424  ; 6.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 6.151  ; 6.151  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 5.565  ; 5.565  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 6.865  ; 6.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.559  ; 7.559  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 9.214  ; 9.214  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 7.706  ; 7.706  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 7.721  ; 7.721  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 7.852  ; 7.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 7.365  ; 7.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 8.134  ; 8.134  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 8.093  ; 8.093  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 7.282  ; 7.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 7.590  ; 7.590  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 7.646  ; 7.646  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 6.865  ; 6.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 7.827  ; 7.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 8.532  ; 8.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 8.026  ; 8.026  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 7.699  ; 7.699  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 7.662  ; 7.662  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 8.827  ; 8.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 8.621  ; 8.621  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 7.586  ; 7.586  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 4.928  ; 4.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.591  ; 5.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 4.928  ; 4.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 5.718  ; 5.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.956  ; 5.956  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 5.497  ; 5.497  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.791  ; 5.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 4.933  ; 4.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.433  ; 5.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.839  ; 5.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 5.661  ; 5.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.413  ; 5.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.716  ; 5.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.441  ; 5.441  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.580  ; 5.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 8.385  ; 8.385  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.249  ; 6.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 6.390  ; 6.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 7.060  ; 7.060  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.347  ; 7.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 7.170  ; 7.170  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 7.386  ; 7.386  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 6.965  ; 6.965  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 6.407  ; 6.407  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 6.688  ; 6.688  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 6.485  ; 6.485  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 6.516  ; 6.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 6.917  ; 6.917  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 6.945  ; 6.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 6.922  ; 6.922  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 6.730  ; 6.730  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 6.390  ; 6.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 7.203  ; 7.203  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 6.719  ; 6.719  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 6.917  ; 6.917  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 6.656  ; 6.656  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 6.439  ; 6.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 6.936  ; 6.936  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 5.600  ; 5.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 5.173  ; 5.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 5.378  ; 5.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 5.376  ; 5.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 5.438  ; 5.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 5.692  ; 5.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 4.837  ; 4.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 5.500  ; 5.500  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 5.422  ; 5.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 5.328  ; 5.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 4.964  ; 4.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 7.004  ; 7.004  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.334  ; 5.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 6.238  ; 6.238  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 6.077  ; 6.077  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 7.902  ; 7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 6.479  ; 6.479  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 7.051  ; 7.051  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 6.354  ; 6.354  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 5.929  ; 5.929  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 5.845  ; 5.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 5.127  ; 5.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 6.240  ; 6.240  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 5.632  ; 5.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 5.961  ; 5.961  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.424  ; 6.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 6.151  ; 6.151  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 5.565  ; 5.565  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 6.865  ; 6.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.559  ; 7.559  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 9.214  ; 9.214  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 7.706  ; 7.706  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 7.721  ; 7.721  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 7.852  ; 7.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 7.365  ; 7.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 8.134  ; 8.134  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 8.093  ; 8.093  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 7.282  ; 7.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 7.590  ; 7.590  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 7.646  ; 7.646  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 6.865  ; 6.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 7.827  ; 7.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 8.532  ; 8.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 8.026  ; 8.026  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 7.699  ; 7.699  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 7.662  ; 7.662  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 8.827  ; 8.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 8.621  ; 8.621  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 7.586  ; 7.586  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 4.928  ; 4.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.591  ; 5.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 4.928  ; 4.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 5.718  ; 5.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.956  ; 5.956  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 5.497  ; 5.497  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.791  ; 5.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 4.933  ; 4.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.433  ; 5.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.839  ; 5.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 5.661  ; 5.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.413  ; 5.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.716  ; 5.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.441  ; 5.441  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.580  ; 5.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 8.385  ; 8.385  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.249  ; 6.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 6.390  ; 6.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 7.060  ; 7.060  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.347  ; 7.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 7.170  ; 7.170  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 7.386  ; 7.386  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 6.965  ; 6.965  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 6.407  ; 6.407  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 6.688  ; 6.688  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 6.485  ; 6.485  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 6.516  ; 6.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 6.917  ; 6.917  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 6.945  ; 6.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 6.922  ; 6.922  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 6.730  ; 6.730  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 6.390  ; 6.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 7.203  ; 7.203  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 6.719  ; 6.719  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 6.917  ; 6.917  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 6.656  ; 6.656  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 6.439  ; 6.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 6.936  ; 6.936  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 5.600  ; 5.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 5.173  ; 5.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 5.378  ; 5.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 5.376  ; 5.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 5.438  ; 5.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 5.692  ; 5.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 4.837  ; 4.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 5.500  ; 5.500  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 5.422  ; 5.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 5.328  ; 5.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 4.964  ; 4.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 7.004  ; 7.004  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.334  ; 5.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 6.238  ; 6.238  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 6.077  ; 6.077  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 7.902  ; 7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 6.679  ; 6.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 7.355  ; 7.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 7.220  ; 7.220  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 7.950  ; 7.950  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 7.180  ; 7.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 6.734  ; 6.734  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 6.679  ; 6.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 7.469  ; 7.469  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 6.783  ; 6.783  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 6.014  ; 6.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 6.679  ; 6.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 7.355  ; 7.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 7.220  ; 7.220  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 7.950  ; 7.950  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 7.180  ; 7.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 6.734  ; 6.734  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 6.679  ; 6.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 7.469  ; 7.469  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 6.783  ; 6.783  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 6.014  ; 6.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.288  ; 8.288  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 11.177 ;    ;    ; 11.177 ;
+-------------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 11.177 ;    ;    ; 11.177 ;
+-------------------+-------------+--------+----+----+--------+


+---------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                 ;
+-----------------+------------+--------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+--------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.115  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 12.291 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 12.291 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 12.271 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 12.271 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 12.259 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 12.259 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 12.271 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 12.271 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 12.291 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 12.291 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 12.259 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 12.259 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 11.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 11.624 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 11.624 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 11.882 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 11.872 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 11.872 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 11.624 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 11.624 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 11.356 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 11.356 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 11.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.115  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 12.291 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 12.291 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 12.271 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 12.271 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 12.259 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 12.259 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 12.271 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 12.271 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 12.291 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 12.291 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 12.259 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 12.259 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 11.864 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 11.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 11.624 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 11.624 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 11.882 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 11.872 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 11.872 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 11.624 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 11.624 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 11.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 11.356 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 11.356 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 11.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+--------+------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                        ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 4.972 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 8.552 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 8.552 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 8.532 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 8.532 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 8.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 8.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 8.532 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 8.532 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 8.552 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 8.552 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 8.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 8.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 7.328 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 7.885 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 7.885 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 8.143 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 8.133 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 8.133 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 7.885 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 7.885 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 7.617 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 7.617 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 7.328 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 4.972 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 8.552 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 8.552 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 8.532 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 8.532 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 8.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 8.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 8.532 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 8.532 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 8.552 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 8.552 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 8.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 8.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 8.125 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 7.328 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 7.885 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 7.885 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 8.143 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 8.133 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 8.133 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 7.885 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 7.885 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 7.693 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 7.617 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 7.617 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 7.328 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                        ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.115     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 12.291    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 12.291    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 12.271    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 12.271    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 12.259    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 12.259    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 12.271    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 12.271    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 12.291    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 12.291    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 12.259    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 12.259    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 11.067    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 11.624    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 11.624    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 11.882    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 11.872    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 11.872    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 11.624    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 11.624    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 11.356    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 11.356    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 11.067    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.115     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 12.291    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 12.291    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 12.271    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 12.271    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 12.259    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 12.259    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 12.271    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 12.271    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 12.291    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 12.291    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 12.259    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 12.259    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 11.864    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 11.067    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 11.624    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 11.624    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 11.882    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 11.872    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 11.872    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 11.624    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 11.624    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 11.432    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 11.356    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 11.356    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 11.067    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 4.972     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 8.552     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 8.552     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 8.532     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 8.532     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 8.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 8.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 8.532     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 8.532     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 8.552     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 8.552     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 8.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 8.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 7.328     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 7.885     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 7.885     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 8.143     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 8.133     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 8.133     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 7.885     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 7.885     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 7.617     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 7.617     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 7.328     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 4.972     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 8.552     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 8.552     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 8.532     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 8.532     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 8.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 8.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 8.532     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 8.532     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 8.552     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 8.552     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 8.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 8.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 8.125     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 7.328     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 7.885     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 7.885     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 8.143     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 8.133     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 8.133     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 7.885     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 7.885     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 7.693     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 7.617     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 7.617     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 7.328     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 5.598  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 5.598  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 5.877  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 5.877  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 6.154  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 6.154  ; 0.000         ;
; fibre_rx_clkr                                           ; 18.865 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.402 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 37.991 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 37.991 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                         ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.360 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.360 ; 0.000         ;
; fibre_rx_clkr                                           ; 0.364 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.365 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.365 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 0.367 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.369 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.369 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.718 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.718 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                      ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 5.376  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 5.376  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 5.429  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 5.429  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 15.142 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 15.142 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 15.459 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 16.092 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 16.092 ; 0.000         ;
; fibre_rx_clkr                                           ; 17.649 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                       ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; fibre_rx_clkr                                           ; 0.640  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 2.235  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 2.235  ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 2.824  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 2.844  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 2.844  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2.848  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2.848  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 12.846 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 12.846 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 19.000 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 19.000 ; 0.000         ;
; fibre_rx_clkr                                           ; 19.000 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.000 ; 0.000         ;
; inclk1                                                  ; 20.000 ; 0.000         ;
; inclk14                                                 ; 20.000 ; 0.000         ;
; inclk15                                                 ; 20.000 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 8.409  ; 8.409  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 8.409  ; 8.409  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 7.771  ; 7.771  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 8.077  ; 8.077  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 4.429  ; 4.429  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 3.897  ; 3.897  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 4.168  ; 4.168  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 3.955  ; 3.955  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 4.531  ; 4.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 4.301  ; 4.301  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 5.169  ; 5.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 4.850  ; 4.850  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 4.710  ; 4.710  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 4.923  ; 4.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 4.494  ; 4.494  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 5.148  ; 5.148  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 5.235  ; 5.235  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 5.403  ; 5.403  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 4.756  ; 4.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 4.543  ; 4.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 4.828  ; 4.828  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 4.987  ; 4.987  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 5.001  ; 5.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 4.714  ; 4.714  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 8.418  ; 8.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 10.606 ; 10.606 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 10.606 ; 10.606 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 9.645  ; 9.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 9.866  ; 9.866  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 8.755  ; 8.755  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 3.848  ; 3.848  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 4.579  ; 4.579  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 4.177  ; 4.177  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 4.335  ; 4.335  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 4.189  ; 4.189  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 4.250  ; 4.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 4.149  ; 4.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 4.234  ; 4.234  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 4.313  ; 4.313  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 4.353  ; 4.353  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 4.579  ; 4.579  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 4.520  ; 4.520  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 4.340  ; 4.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 4.430  ; 4.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 4.239  ; 4.239  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 4.048  ; 4.048  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 4.064  ; 4.064  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 4.242  ; 4.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 3.971  ; 3.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 3.880  ; 3.880  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 3.784  ; 3.784  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 3.655  ; 3.655  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 4.012  ; 4.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 3.889  ; 3.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 4.016  ; 4.016  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 4.015  ; 4.015  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 4.242  ; 4.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 4.041  ; 4.041  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 4.071  ; 4.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 3.857  ; 3.857  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 3.823  ; 3.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 3.869  ; 3.869  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 3.858  ; 3.858  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 3.947  ; 3.947  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 8.409  ; 8.409  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 8.409  ; 8.409  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 7.771  ; 7.771  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 8.077  ; 8.077  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 4.429  ; 4.429  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 3.897  ; 3.897  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 4.168  ; 4.168  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 3.955  ; 3.955  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 4.531  ; 4.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 4.301  ; 4.301  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 5.169  ; 5.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 4.850  ; 4.850  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 4.710  ; 4.710  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 4.923  ; 4.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 4.494  ; 4.494  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 5.148  ; 5.148  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 5.235  ; 5.235  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 5.403  ; 5.403  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 4.756  ; 4.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 4.543  ; 4.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 4.828  ; 4.828  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 4.987  ; 4.987  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 5.001  ; 5.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 4.714  ; 4.714  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 8.418  ; 8.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 10.606 ; 10.606 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 10.606 ; 10.606 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 9.645  ; 9.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 9.866  ; 9.866  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 8.755  ; 8.755  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 3.848  ; 3.848  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 4.579  ; 4.579  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 4.177  ; 4.177  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 4.335  ; 4.335  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 4.189  ; 4.189  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 4.250  ; 4.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 4.149  ; 4.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 4.234  ; 4.234  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 4.313  ; 4.313  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 4.353  ; 4.353  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 4.579  ; 4.579  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 4.520  ; 4.520  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 4.340  ; 4.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 4.430  ; 4.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 4.239  ; 4.239  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 4.048  ; 4.048  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 4.064  ; 4.064  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 4.242  ; 4.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 3.971  ; 3.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 3.880  ; 3.880  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 3.784  ; 3.784  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 3.655  ; 3.655  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 4.012  ; 4.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 3.889  ; 3.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 4.016  ; 4.016  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 4.015  ; 4.015  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 4.242  ; 4.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 4.041  ; 4.041  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 4.071  ; 4.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 3.857  ; 3.857  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 3.823  ; 3.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 3.869  ; 3.869  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 3.858  ; 3.858  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 3.947  ; 3.947  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -6.519 ; -6.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -6.445 ; -6.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -6.368 ; -6.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -6.519 ; -6.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -6.445 ; -6.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -6.368 ; -6.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 4.103  ; 4.103  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 4.913  ; 4.913  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 4.718  ; 4.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 4.660  ; 4.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 4.684  ; 4.684  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 4.311  ; 4.311  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 4.965  ; 4.965  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 5.131  ; 5.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 4.433  ; 4.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 4.364  ; 4.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 4.795  ; 4.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 4.945  ; 4.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 4.587  ; 4.587  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 4.103  ; 4.103  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 4.913  ; 4.913  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 4.718  ; 4.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 4.660  ; 4.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 4.684  ; 4.684  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 4.311  ; 4.311  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 4.965  ; 4.965  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 5.131  ; 5.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 4.433  ; 4.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 4.364  ; 4.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 4.795  ; 4.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 4.945  ; 4.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 4.587  ; 4.587  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 5.084  ; 5.084  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 4.676  ; 4.676  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 4.805  ; 4.805  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 4.971  ; 4.971  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 5.084  ; 5.084  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 4.617  ; 4.617  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 4.608  ; 4.608  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 4.368  ; 4.368  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 4.938  ; 4.938  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 4.982  ; 4.982  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 5.098  ; 5.098  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 5.154  ; 5.154  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 5.426  ; 5.426  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 3.855  ; 3.855  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 4.131  ; 4.131  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -7.747 ; -7.747 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -8.385 ; -8.385 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -7.747 ; -7.747 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -8.053 ; -8.053 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -4.367 ; -4.367 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -3.835 ; -3.835 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -4.106 ; -4.106 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -3.755 ; -3.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -4.456 ; -4.456 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.164 ; -4.164 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -5.050 ; -5.050 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.295 ; -4.295 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.589 ; -4.589 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.810 ; -4.810 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.023 ; -4.023 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.707 ; -4.707 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.894 ; -4.894 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -5.318 ; -5.318 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.580 ; -4.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.363 ; -4.363 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.493 ; -4.493 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.809 ; -4.809 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.878 ; -4.878 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.519 ; -4.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -4.478 ; -4.478 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -5.535 ; -5.535 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -6.956 ; -6.956 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -6.919 ; -6.919 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -5.900 ; -5.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -5.535 ; -5.535 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -3.786 ; -3.786 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -3.986 ; -3.986 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -4.115 ; -4.115 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -4.273 ; -4.273 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -4.127 ; -4.127 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -4.188 ; -4.188 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -4.087 ; -4.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -4.172 ; -4.172 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -4.251 ; -4.251 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -4.291 ; -4.291 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -4.517 ; -4.517 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -4.458 ; -4.458 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -4.444 ; -4.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -4.278 ; -4.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -4.368 ; -4.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -4.177 ; -4.177 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -3.986 ; -3.986 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -4.002 ; -4.002 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -3.593 ; -3.593 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -3.909 ; -3.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -3.818 ; -3.818 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -3.722 ; -3.722 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -3.593 ; -3.593 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -3.950 ; -3.950 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -3.827 ; -3.827 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -3.954 ; -3.954 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -3.953 ; -3.953 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -4.180 ; -4.180 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -3.979 ; -3.979 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -4.009 ; -4.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -3.795 ; -3.795 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -3.761 ; -3.761 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -3.807 ; -3.807 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -3.796 ; -3.796 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -3.885 ; -3.885 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -7.747 ; -7.747 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -8.385 ; -8.385 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -7.747 ; -7.747 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -8.053 ; -8.053 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -4.367 ; -4.367 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -3.835 ; -3.835 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -4.106 ; -4.106 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -3.755 ; -3.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -4.456 ; -4.456 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.164 ; -4.164 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -5.050 ; -5.050 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.295 ; -4.295 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.589 ; -4.589 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.810 ; -4.810 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.023 ; -4.023 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.707 ; -4.707 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.894 ; -4.894 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -5.318 ; -5.318 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.580 ; -4.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.363 ; -4.363 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.493 ; -4.493 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.809 ; -4.809 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.878 ; -4.878 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.519 ; -4.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -4.478 ; -4.478 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -5.535 ; -5.535 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -6.956 ; -6.956 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -6.919 ; -6.919 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -5.900 ; -5.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -5.535 ; -5.535 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -3.786 ; -3.786 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -3.986 ; -3.986 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -4.115 ; -4.115 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -4.273 ; -4.273 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -4.127 ; -4.127 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -4.188 ; -4.188 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -4.087 ; -4.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -4.172 ; -4.172 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -4.251 ; -4.251 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -4.291 ; -4.291 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -4.517 ; -4.517 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -4.458 ; -4.458 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -4.444 ; -4.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -4.278 ; -4.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -4.368 ; -4.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -4.177 ; -4.177 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -3.986 ; -3.986 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -4.002 ; -4.002 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -3.593 ; -3.593 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -3.909 ; -3.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -3.818 ; -3.818 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -3.722 ; -3.722 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -3.593 ; -3.593 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -3.950 ; -3.950 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -3.827 ; -3.827 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -3.954 ; -3.954 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -3.953 ; -3.953 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -4.180 ; -4.180 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -3.979 ; -3.979 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -4.009 ; -4.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -3.795 ; -3.795 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -3.761 ; -3.761 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -3.807 ; -3.807 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -3.796 ; -3.796 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -3.885 ; -3.885 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 6.581  ; 6.581  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 6.507  ; 6.507  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 6.430  ; 6.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 6.581  ; 6.581  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 6.507  ; 6.507  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 6.430  ; 6.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -4.208 ; -4.208 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.041 ; -4.041 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.851 ; -4.851 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.656 ; -4.656 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.598 ; -4.598 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.622 ; -4.622 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.249 ; -4.249 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.903 ; -4.903 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.917 ; -4.917 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -5.069 ; -5.069 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.444 ; -4.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.371 ; -4.371 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.302 ; -4.302 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.733 ; -4.733 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.883 ; -4.883 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.525 ; -4.525 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -4.208 ; -4.208 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.041 ; -4.041 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.851 ; -4.851 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.656 ; -4.656 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.598 ; -4.598 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.622 ; -4.622 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.249 ; -4.249 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.903 ; -4.903 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.917 ; -4.917 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -5.069 ; -5.069 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.444 ; -4.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.371 ; -4.371 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.302 ; -4.302 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.733 ; -4.733 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.883 ; -4.883 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.525 ; -4.525 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -2.958 ; -2.958 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -3.002 ; -3.002 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -3.115 ; -3.115 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -3.131 ; -3.131 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -2.974 ; -2.974 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -3.097 ; -3.097 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -3.300 ; -3.300 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -2.958 ; -2.958 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -3.280 ; -3.280 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -4.096 ; -4.096 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -4.212 ; -4.212 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -3.375 ; -3.375 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -4.540 ; -4.540 ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -3.793 ; -3.793 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -4.069 ; -4.069 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 5.324  ; 5.324  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 5.939  ; 5.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.824  ; 3.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.392  ; 3.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.334  ; 3.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 2.693  ; 2.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 2.937  ; 2.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.433  ; 3.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 2.938  ; 2.938  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 2.943  ; 2.943  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 3.233  ; 3.233  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.406  ; 3.406  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 4.902  ; 4.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 4.810  ; 4.810  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 6.549  ; 6.549  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 4.055  ; 4.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 5.065  ; 5.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 5.279  ; 5.279  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 5.509  ; 5.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 5.845  ; 5.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 5.736  ; 5.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 6.035  ; 6.035  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 6.024  ; 6.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 5.687  ; 5.687  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 5.774  ; 5.774  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 5.782  ; 5.782  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 5.532  ; 5.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 6.152  ; 6.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 6.359  ; 6.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 6.072  ; 6.072  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 6.041  ; 6.041  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 5.867  ; 5.867  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 6.549  ; 6.549  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 6.477  ; 6.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 5.814  ; 5.814  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.901  ; 2.901  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 2.928  ; 2.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 3.144  ; 3.144  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.797  ; 2.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 3.014  ; 3.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.515  ; 2.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.817  ; 2.817  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 3.084  ; 3.084  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 2.971  ; 2.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.743  ; 2.743  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.923  ; 2.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 2.811  ; 2.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 2.872  ; 2.872  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.288  ; 3.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 5.604  ; 5.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 4.155  ; 4.155  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 4.965  ; 4.965  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 5.340  ; 5.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 5.350  ; 5.350  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 5.110  ; 5.110  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 5.338  ; 5.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 5.254  ; 5.254  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 5.205  ; 5.205  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 5.409  ; 5.409  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 5.312  ; 5.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 5.604  ; 5.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 5.534  ; 5.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 5.344  ; 5.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 5.526  ; 5.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 5.584  ; 5.584  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 5.369  ; 5.369  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 5.487  ; 5.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 5.360  ; 5.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 5.527  ; 5.527  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 2.880  ; 2.880  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.532  ; 2.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.686  ; 2.686  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.697  ; 2.697  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.707  ; 2.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 2.860  ; 2.860  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.981  ; 2.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.772  ; 2.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.474  ; 2.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.841  ; 2.841  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 2.659  ; 2.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.575  ; 2.575  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 4.682  ; 4.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 2.749  ; 2.749  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.323  ; 3.323  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 4.071  ; 4.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 5.659  ; 5.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 5.324  ; 5.324  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 5.939  ; 5.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.824  ; 3.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.392  ; 3.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.334  ; 3.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 2.693  ; 2.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 2.937  ; 2.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.433  ; 3.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 2.938  ; 2.938  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 2.943  ; 2.943  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 3.233  ; 3.233  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.406  ; 3.406  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 4.902  ; 4.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 4.810  ; 4.810  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 6.549  ; 6.549  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 4.055  ; 4.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 5.065  ; 5.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 5.279  ; 5.279  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 5.509  ; 5.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 5.845  ; 5.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 5.736  ; 5.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 6.035  ; 6.035  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 6.024  ; 6.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 5.687  ; 5.687  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 5.774  ; 5.774  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 5.782  ; 5.782  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 5.532  ; 5.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 6.152  ; 6.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 6.359  ; 6.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 6.072  ; 6.072  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 6.041  ; 6.041  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 5.867  ; 5.867  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 6.549  ; 6.549  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 6.477  ; 6.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 5.814  ; 5.814  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.901  ; 2.901  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 2.928  ; 2.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 3.144  ; 3.144  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.797  ; 2.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 3.014  ; 3.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.515  ; 2.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.817  ; 2.817  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 3.084  ; 3.084  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 2.971  ; 2.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.743  ; 2.743  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.923  ; 2.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 2.811  ; 2.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 2.872  ; 2.872  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.288  ; 3.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 5.604  ; 5.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 4.155  ; 4.155  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 4.965  ; 4.965  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 5.340  ; 5.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 5.350  ; 5.350  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 5.110  ; 5.110  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 5.338  ; 5.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 5.254  ; 5.254  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 5.205  ; 5.205  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 5.409  ; 5.409  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 5.312  ; 5.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 5.604  ; 5.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 5.534  ; 5.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 5.344  ; 5.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 5.526  ; 5.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 5.584  ; 5.584  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 5.369  ; 5.369  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 5.487  ; 5.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 5.360  ; 5.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 5.527  ; 5.527  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 2.880  ; 2.880  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.532  ; 2.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.686  ; 2.686  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.697  ; 2.697  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.707  ; 2.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 2.860  ; 2.860  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.981  ; 2.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.772  ; 2.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.474  ; 2.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.841  ; 2.841  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 2.659  ; 2.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.575  ; 2.575  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 4.682  ; 4.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 2.749  ; 2.749  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.323  ; 3.323  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 4.071  ; 4.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 5.659  ; 5.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 6.082  ; 6.082  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 5.605  ; 5.605  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 5.561  ; 5.561  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 5.959  ; 5.959  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 5.727  ; 5.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 5.448  ; 5.448  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 5.547  ; 5.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 6.082  ; 6.082  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 5.442  ; 5.442  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 3.125  ; 3.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 6.082  ; 6.082  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 5.605  ; 5.605  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 5.561  ; 5.561  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 5.959  ; 5.959  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 5.727  ; 5.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 5.448  ; 5.448  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 5.547  ; 5.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 6.082  ; 6.082  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 5.442  ; 5.442  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 3.125  ; 3.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.426  ; 4.426  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 3.328  ; 3.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 3.651  ; 3.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.302  ; 3.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.027  ; 3.027  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.029  ; 3.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 2.693  ; 2.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 2.937  ; 2.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 2.938  ; 2.938  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 2.943  ; 2.943  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 3.000  ; 3.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 3.173  ; 3.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 2.809  ; 2.809  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 3.620  ; 3.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.980  ; 3.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 4.799  ; 4.799  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 4.089  ; 4.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.003  ; 4.003  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 4.185  ; 4.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 3.922  ; 3.922  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 4.225  ; 4.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 4.210  ; 4.210  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 3.823  ; 3.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 4.014  ; 4.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 4.055  ; 4.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 3.620  ; 3.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 4.182  ; 4.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 4.410  ; 4.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 4.294  ; 4.294  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 4.031  ; 4.031  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 4.093  ; 4.093  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 4.595  ; 4.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 4.521  ; 4.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 3.952  ; 3.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.901  ; 2.901  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 2.928  ; 2.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 3.144  ; 3.144  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.797  ; 2.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 3.014  ; 3.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.515  ; 2.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.817  ; 2.817  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 3.084  ; 3.084  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 2.971  ; 2.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.743  ; 2.743  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.923  ; 2.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 2.811  ; 2.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 2.872  ; 2.872  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 4.415  ; 4.415  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.288  ; 3.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 3.296  ; 3.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.679  ; 3.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 3.889  ; 3.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.775  ; 3.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 3.834  ; 3.834  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 3.690  ; 3.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 3.296  ; 3.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 3.528  ; 3.528  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 3.440  ; 3.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 3.341  ; 3.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 3.649  ; 3.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 3.585  ; 3.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 3.692  ; 3.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 3.564  ; 3.564  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 3.395  ; 3.395  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 3.748  ; 3.748  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 3.574  ; 3.574  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 3.595  ; 3.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 3.533  ; 3.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 3.404  ; 3.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 3.665  ; 3.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 2.880  ; 2.880  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.532  ; 2.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.686  ; 2.686  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.697  ; 2.697  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.707  ; 2.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 2.860  ; 2.860  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.981  ; 2.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.772  ; 2.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.474  ; 2.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.841  ; 2.841  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 2.659  ; 2.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.575  ; 2.575  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 3.602  ; 3.602  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 2.749  ; 2.749  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.230  ; 3.230  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 3.164  ; 3.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 4.124  ; 4.124  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 3.328  ; 3.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 3.651  ; 3.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.302  ; 3.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.027  ; 3.027  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.029  ; 3.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 2.693  ; 2.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 2.937  ; 2.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 2.938  ; 2.938  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 2.943  ; 2.943  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 3.000  ; 3.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 3.173  ; 3.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 2.809  ; 2.809  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 3.620  ; 3.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.980  ; 3.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 4.799  ; 4.799  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 4.089  ; 4.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.003  ; 4.003  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 4.185  ; 4.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 3.922  ; 3.922  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 4.225  ; 4.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 4.210  ; 4.210  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 3.823  ; 3.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 4.014  ; 4.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 4.055  ; 4.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 3.620  ; 3.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 4.182  ; 4.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 4.410  ; 4.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 4.294  ; 4.294  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 4.031  ; 4.031  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 4.093  ; 4.093  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 4.595  ; 4.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 4.521  ; 4.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 3.952  ; 3.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.901  ; 2.901  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 2.928  ; 2.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 3.144  ; 3.144  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.797  ; 2.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 3.014  ; 3.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.515  ; 2.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.817  ; 2.817  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 3.084  ; 3.084  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 2.971  ; 2.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.743  ; 2.743  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.923  ; 2.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 2.811  ; 2.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 2.872  ; 2.872  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 4.415  ; 4.415  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.288  ; 3.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 3.296  ; 3.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.679  ; 3.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 3.889  ; 3.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.775  ; 3.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 3.834  ; 3.834  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 3.690  ; 3.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 3.296  ; 3.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 3.528  ; 3.528  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 3.440  ; 3.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 3.341  ; 3.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 3.649  ; 3.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 3.585  ; 3.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 3.692  ; 3.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 3.564  ; 3.564  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 3.395  ; 3.395  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 3.748  ; 3.748  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 3.574  ; 3.574  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 3.595  ; 3.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 3.533  ; 3.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 3.404  ; 3.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 3.665  ; 3.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 2.880  ; 2.880  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.532  ; 2.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.686  ; 2.686  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.697  ; 2.697  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.707  ; 2.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 2.860  ; 2.860  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.981  ; 2.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.772  ; 2.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.474  ; 2.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.841  ; 2.841  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 2.659  ; 2.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.575  ; 2.575  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 3.602  ; 3.602  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 2.749  ; 2.749  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.230  ; 3.230  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 3.164  ; 3.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 4.124  ; 4.124  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 3.832  ; 3.832  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 3.757  ; 3.757  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 4.057  ; 4.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 3.483  ; 3.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 3.944  ; 3.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 3.516  ; 3.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 3.125  ; 3.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 3.832  ; 3.832  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 3.757  ; 3.757  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 4.057  ; 4.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 3.483  ; 3.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 3.944  ; 3.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 3.516  ; 3.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 3.125  ; 3.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.361  ; 4.361  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 5.973 ;    ;    ; 5.973 ;
+-------------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 5.973 ;    ;    ; 5.973 ;
+-------------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.586 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 6.531 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 6.531 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 6.519 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 6.519 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 6.510 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 6.510 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 6.519 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 6.519 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 6.531 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 6.531 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 6.510 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 6.510 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 5.838 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 6.183 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 6.183 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 6.064 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 6.064 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 6.311 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 6.306 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 6.306 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 6.183 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 6.183 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 6.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 6.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 6.064 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 6.064 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 6.030 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 6.030 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 5.838 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.586 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 6.531 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 6.531 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 6.519 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 6.519 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 6.510 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 6.510 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 6.519 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 6.519 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 6.531 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 6.531 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 6.510 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 6.510 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 6.287 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 5.838 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 6.183 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 6.183 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 6.064 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 6.064 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 6.311 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 6.306 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 6.306 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 6.183 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 6.183 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 6.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 6.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 6.064 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 6.064 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 6.030 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 6.030 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 5.838 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                        ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.503 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 4.551 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 4.551 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 4.539 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 4.539 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 4.530 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 4.530 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 4.539 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 4.539 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 4.551 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 4.551 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 4.530 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 4.530 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 3.858 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 4.203 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 4.203 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 4.084 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 4.084 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 4.331 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 4.326 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 4.326 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 4.203 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 4.203 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 4.087 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 4.087 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 4.084 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 4.084 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 4.050 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 4.050 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 3.858 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.503 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 4.551 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 4.551 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 4.539 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 4.539 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 4.530 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 4.530 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 4.539 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 4.539 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 4.551 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 4.551 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 4.530 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 4.530 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 4.307 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 3.858 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 4.203 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 4.203 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 4.084 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 4.084 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 4.331 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 4.326 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 4.326 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 4.203 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 4.203 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 4.087 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 4.087 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 4.084 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 4.084 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 4.050 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 4.050 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 3.858 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                        ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.586     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 6.531     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 6.531     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 6.519     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 6.519     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 6.510     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 6.510     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 6.519     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 6.519     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 6.531     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 6.531     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 6.510     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 6.510     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 5.838     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 6.183     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 6.183     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 6.064     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 6.064     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 6.311     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 6.306     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 6.306     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 6.183     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 6.183     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 6.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 6.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 6.064     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 6.064     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 6.030     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 6.030     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 5.838     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.586     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 6.531     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 6.531     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 6.519     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 6.519     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 6.510     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 6.510     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 6.519     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 6.519     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 6.531     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 6.531     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 6.510     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 6.510     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 6.287     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 5.838     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 6.183     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 6.183     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 6.064     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 6.064     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 6.311     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 6.306     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 6.306     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 6.183     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 6.183     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 6.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 6.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 6.064     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 6.064     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 6.030     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 6.030     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 5.838     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.503     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 4.551     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 4.551     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 4.539     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 4.539     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 4.530     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 4.530     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 4.539     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 4.539     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 4.551     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 4.551     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 4.530     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 4.530     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 3.858     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 4.203     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 4.203     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 4.084     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 4.084     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 4.331     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 4.326     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 4.326     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 4.203     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 4.203     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 4.087     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 4.087     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 4.084     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 4.084     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 4.050     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 4.050     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 3.858     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.503     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 4.551     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 4.551     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 4.539     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 4.539     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 4.530     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 4.530     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 4.539     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 4.539     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 4.551     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 4.551     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 4.530     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 4.530     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 4.307     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 3.858     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 4.203     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 4.203     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 4.084     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 4.084     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 4.331     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 4.326     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 4.326     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 4.203     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 4.203     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 4.087     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 4.087     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 4.084     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 4.084     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 4.050     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 4.050     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 3.858     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                    ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                         ; 2.134  ; 0.360 ; 1.629    ; 0.640   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 2.134  ; 0.360 ; 11.242   ; 2.235   ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 2.134  ; 0.360 ; 11.242   ; 2.235   ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 2.617  ; 1.718 ; 1.722    ; 12.846  ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 2.617  ; 1.718 ; 1.722    ; 12.846  ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 3.230  ; 0.365 ; 1.629    ; 2.848   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 3.230  ; 0.365 ; 1.629    ; 2.848   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 36.438 ; 0.369 ; 12.931   ; 2.844   ; 19.000              ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 36.438 ; 0.369 ; 12.931   ; 2.844   ; 19.000              ;
;  fibre_rx_clkr                                           ; 17.964 ; 0.364 ; 15.789   ; 0.640   ; 19.000              ;
;  inclk1                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inclk14                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inclk15                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  manch_pll_block|altpll_component|pll|clk[0]             ; 18.945 ; 0.367 ; 12.536   ; 2.824   ; 19.000              ;
; Design-wide TNS                                          ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fibre_rx_clkr                                           ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inclk1                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inclk14                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inclk15                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  manch_pll_block|altpll_component|pll|clk[0]             ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 15.414 ; 15.414 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 15.414 ; 15.414 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 14.110 ; 14.110 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 14.712 ; 14.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 7.968  ; 7.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 7.545  ; 7.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 7.080  ; 7.080  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 8.194  ; 8.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 7.769  ; 7.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 9.421  ; 9.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.661  ; 8.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 8.610  ; 8.610  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.933  ; 8.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 9.340  ; 9.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 9.553  ; 9.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 9.782  ; 9.782  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.578  ; 8.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.260  ; 8.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.792  ; 8.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 9.099  ; 9.099  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 9.187  ; 9.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 8.526  ; 8.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 15.247 ; 15.247 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 19.452 ; 19.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 19.452 ; 19.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 17.647 ; 17.647 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 18.058 ; 18.058 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 15.900 ; 15.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 6.931  ; 6.931  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 8.246  ; 8.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 7.517  ; 7.517  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 7.797  ; 7.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 7.566  ; 7.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 7.675  ; 7.675  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 7.499  ; 7.499  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 7.626  ; 7.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 7.775  ; 7.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 7.812  ; 7.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 8.246  ; 8.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 8.100  ; 8.100  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 8.087  ; 8.087  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 7.798  ; 7.798  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 7.980  ; 7.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 7.666  ; 7.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 7.292  ; 7.292  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 7.295  ; 7.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 7.611  ; 7.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 7.237  ; 7.237  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 7.076  ; 7.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 6.845  ; 6.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 6.645  ; 6.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 7.276  ; 7.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 7.054  ; 7.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 7.264  ; 7.264  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 7.259  ; 7.259  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 7.611  ; 7.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 7.388  ; 7.388  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 7.462  ; 7.462  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 6.972  ; 6.972  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 6.877  ; 6.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 7.017  ; 7.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 7.143  ; 7.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 15.414 ; 15.414 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 15.414 ; 15.414 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 14.110 ; 14.110 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 14.712 ; 14.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 7.968  ; 7.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 7.545  ; 7.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 7.080  ; 7.080  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 8.194  ; 8.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 7.769  ; 7.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 9.421  ; 9.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.661  ; 8.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 8.610  ; 8.610  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.933  ; 8.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 9.340  ; 9.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 9.553  ; 9.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 9.782  ; 9.782  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.578  ; 8.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.260  ; 8.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.792  ; 8.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 9.099  ; 9.099  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 9.187  ; 9.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 8.526  ; 8.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 15.247 ; 15.247 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 19.452 ; 19.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 19.452 ; 19.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 17.647 ; 17.647 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 18.058 ; 18.058 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 15.900 ; 15.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 6.931  ; 6.931  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 8.246  ; 8.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 7.517  ; 7.517  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 7.797  ; 7.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 7.566  ; 7.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 7.675  ; 7.675  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 7.499  ; 7.499  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 7.626  ; 7.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 7.775  ; 7.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 7.812  ; 7.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 8.246  ; 8.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 8.100  ; 8.100  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 8.087  ; 8.087  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 7.798  ; 7.798  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 7.980  ; 7.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 7.666  ; 7.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 7.292  ; 7.292  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 7.295  ; 7.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 7.611  ; 7.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 7.237  ; 7.237  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 7.076  ; 7.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 6.845  ; 6.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 6.645  ; 6.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 7.276  ; 7.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 7.054  ; 7.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 7.264  ; 7.264  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 7.259  ; 7.259  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 7.611  ; 7.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 7.388  ; 7.388  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 7.462  ; 7.462  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 6.972  ; 6.972  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 6.877  ; 6.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 7.017  ; 7.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 7.143  ; 7.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -3.708 ; -3.708 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -3.537 ; -3.537 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -3.464 ; -3.464 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -3.708 ; -3.708 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -3.537 ; -3.537 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -3.464 ; -3.464 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 7.715  ; 7.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 7.414  ; 7.414  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 8.961  ; 8.961  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.439  ; 8.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 8.529  ; 8.529  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.492  ; 8.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 7.802  ; 7.802  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 9.021  ; 9.021  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 9.095  ; 9.095  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 9.286  ; 9.286  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.130  ; 8.130  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.105  ; 8.105  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 7.937  ; 7.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 9.096  ; 9.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 8.309  ; 8.309  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 7.715  ; 7.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 7.414  ; 7.414  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 8.961  ; 8.961  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.439  ; 8.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 8.529  ; 8.529  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.492  ; 8.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 7.802  ; 7.802  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 9.021  ; 9.021  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 9.095  ; 9.095  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 9.286  ; 9.286  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.130  ; 8.130  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.105  ; 8.105  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 7.937  ; 7.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 9.096  ; 9.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 8.309  ; 8.309  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 9.147  ; 9.147  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 8.440  ; 8.440  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 8.674  ; 8.674  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 8.960  ; 8.960  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 9.147  ; 9.147  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 8.318  ; 8.318  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 8.281  ; 8.281  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 7.906  ; 7.906  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 8.877  ; 8.877  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 8.889  ; 8.889  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 9.224  ; 9.224  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 9.352  ; 9.352  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 9.614  ; 9.614  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 6.182  ; 6.182  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 6.731  ; 6.731  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -7.747 ; -7.747 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -8.385 ; -8.385 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -7.747 ; -7.747 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -8.053 ; -8.053 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -4.367 ; -4.367 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -3.835 ; -3.835 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -4.106 ; -4.106 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -3.755 ; -3.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -4.456 ; -4.456 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.164 ; -4.164 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -5.050 ; -5.050 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.295 ; -4.295 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.589 ; -4.589 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.810 ; -4.810 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.023 ; -4.023 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.707 ; -4.707 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.894 ; -4.894 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -5.318 ; -5.318 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.580 ; -4.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.363 ; -4.363 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.493 ; -4.493 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.809 ; -4.809 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.878 ; -4.878 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.519 ; -4.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -4.478 ; -4.478 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -5.535 ; -5.535 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -6.956 ; -6.956 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -6.919 ; -6.919 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -5.900 ; -5.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -5.535 ; -5.535 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -3.786 ; -3.786 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -3.986 ; -3.986 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -4.115 ; -4.115 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -4.273 ; -4.273 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -4.127 ; -4.127 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -4.188 ; -4.188 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -4.087 ; -4.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -4.172 ; -4.172 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -4.251 ; -4.251 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -4.291 ; -4.291 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -4.517 ; -4.517 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -4.458 ; -4.458 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -4.444 ; -4.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -4.278 ; -4.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -4.368 ; -4.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -4.177 ; -4.177 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -3.986 ; -3.986 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -4.002 ; -4.002 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -3.593 ; -3.593 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -3.909 ; -3.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -3.818 ; -3.818 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -3.722 ; -3.722 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -3.593 ; -3.593 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -3.950 ; -3.950 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -3.827 ; -3.827 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -3.954 ; -3.954 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -3.953 ; -3.953 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -4.180 ; -4.180 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -3.979 ; -3.979 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -4.009 ; -4.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -3.795 ; -3.795 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -3.761 ; -3.761 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -3.807 ; -3.807 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -3.796 ; -3.796 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -3.885 ; -3.885 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -7.747 ; -7.747 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -8.385 ; -8.385 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -7.747 ; -7.747 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -8.053 ; -8.053 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -4.367 ; -4.367 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -3.835 ; -3.835 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -4.106 ; -4.106 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -3.755 ; -3.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -4.456 ; -4.456 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.164 ; -4.164 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -5.050 ; -5.050 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.295 ; -4.295 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.589 ; -4.589 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.810 ; -4.810 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.023 ; -4.023 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.707 ; -4.707 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.894 ; -4.894 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -5.318 ; -5.318 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.580 ; -4.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.363 ; -4.363 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.493 ; -4.493 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.809 ; -4.809 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.878 ; -4.878 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.519 ; -4.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -4.478 ; -4.478 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -5.535 ; -5.535 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -6.956 ; -6.956 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -6.919 ; -6.919 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -5.900 ; -5.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -5.535 ; -5.535 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -3.786 ; -3.786 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -3.986 ; -3.986 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -4.115 ; -4.115 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -4.273 ; -4.273 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -4.127 ; -4.127 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -4.188 ; -4.188 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -4.087 ; -4.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -4.172 ; -4.172 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -4.251 ; -4.251 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -4.291 ; -4.291 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -4.517 ; -4.517 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -4.458 ; -4.458 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -4.444 ; -4.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -4.278 ; -4.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -4.368 ; -4.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -4.177 ; -4.177 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -3.986 ; -3.986 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -4.002 ; -4.002 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -3.593 ; -3.593 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -3.909 ; -3.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -3.818 ; -3.818 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -3.722 ; -3.722 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -3.593 ; -3.593 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -3.950 ; -3.950 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -3.827 ; -3.827 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -3.954 ; -3.954 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -3.953 ; -3.953 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -4.180 ; -4.180 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -3.979 ; -3.979 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -4.009 ; -4.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -3.795 ; -3.795 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -3.761 ; -3.761 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -3.807 ; -3.807 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -3.796 ; -3.796 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -3.885 ; -3.885 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 6.581  ; 6.581  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 6.507  ; 6.507  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 6.430  ; 6.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 6.581  ; 6.581  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 6.507  ; 6.507  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 6.430  ; 6.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -4.208 ; -4.208 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.041 ; -4.041 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.851 ; -4.851 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.656 ; -4.656 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.598 ; -4.598 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.622 ; -4.622 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.249 ; -4.249 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.903 ; -4.903 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.917 ; -4.917 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -5.069 ; -5.069 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.444 ; -4.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.371 ; -4.371 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.302 ; -4.302 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.733 ; -4.733 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.883 ; -4.883 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.525 ; -4.525 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -4.208 ; -4.208 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.041 ; -4.041 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.851 ; -4.851 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.656 ; -4.656 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.598 ; -4.598 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.622 ; -4.622 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.249 ; -4.249 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.903 ; -4.903 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.917 ; -4.917 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -5.069 ; -5.069 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.444 ; -4.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.371 ; -4.371 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.302 ; -4.302 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.733 ; -4.733 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.883 ; -4.883 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.525 ; -4.525 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -2.958 ; -2.958 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -3.002 ; -3.002 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -3.115 ; -3.115 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -3.131 ; -3.131 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -2.974 ; -2.974 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -3.097 ; -3.097 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -3.300 ; -3.300 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -2.958 ; -2.958 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -3.280 ; -3.280 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -4.096 ; -4.096 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -4.212 ; -4.212 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -3.375 ; -3.375 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -4.540 ; -4.540 ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -3.793 ; -3.793 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -4.069 ; -4.069 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 10.024 ; 10.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 11.230 ; 11.230 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 7.271  ; 7.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 6.601  ; 6.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 6.420  ; 6.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 5.127  ; 5.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 6.461  ; 6.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 5.632  ; 5.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 6.328  ; 6.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.704  ; 6.704  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 9.195  ; 9.195  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 9.114  ; 9.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 12.278 ; 12.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.614  ; 7.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 9.658  ; 9.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 9.797  ; 9.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 10.361 ; 10.361 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 10.808 ; 10.808 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 10.564 ; 10.564 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 11.319 ; 11.319 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 11.287 ; 11.287 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 10.577 ; 10.577 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 10.691 ; 10.691 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 10.712 ; 10.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 10.240 ; 10.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 11.309 ; 11.309 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 11.984 ; 11.984 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 11.179 ; 11.179 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 11.254 ; 11.254 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 10.811 ; 10.811 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 12.278 ; 12.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 12.076 ; 12.076 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 10.872 ; 10.872 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.591  ; 5.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 4.928  ; 4.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 5.718  ; 5.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.956  ; 5.956  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 5.497  ; 5.497  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.791  ; 5.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 4.933  ; 4.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.433  ; 5.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.839  ; 5.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 5.661  ; 5.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.413  ; 5.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.716  ; 5.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.441  ; 5.441  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.580  ; 5.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 10.512 ; 10.512 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.249  ; 6.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 10.356 ; 10.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 7.115  ; 7.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.791  ; 7.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 9.261  ; 9.261  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 10.026 ; 10.026 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 9.921  ; 9.921  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 9.606  ; 9.606  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 9.873  ; 9.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 9.679  ; 9.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 9.811  ; 9.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 10.018 ; 10.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 10.011 ; 10.011 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 10.297 ; 10.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 10.212 ; 10.212 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 9.842  ; 9.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 10.356 ; 10.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 10.274 ; 10.274 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 10.066 ; 10.066 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 10.107 ; 10.107 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 9.894  ; 9.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 10.222 ; 10.222 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 5.600  ; 5.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 5.173  ; 5.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 5.378  ; 5.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 5.376  ; 5.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 5.438  ; 5.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 5.692  ; 5.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 4.837  ; 4.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 5.500  ; 5.500  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 5.422  ; 5.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 5.328  ; 5.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 4.964  ; 4.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 9.131  ; 9.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.334  ; 5.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 6.369  ; 6.369  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 7.756  ; 7.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 10.614 ; 10.614 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 10.024 ; 10.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 11.230 ; 11.230 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 7.271  ; 7.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 6.601  ; 6.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 6.420  ; 6.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 5.127  ; 5.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 6.461  ; 6.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 5.632  ; 5.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 6.328  ; 6.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.704  ; 6.704  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 9.195  ; 9.195  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 9.114  ; 9.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 12.278 ; 12.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.614  ; 7.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 9.658  ; 9.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 9.797  ; 9.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 10.361 ; 10.361 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 10.808 ; 10.808 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 10.564 ; 10.564 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 11.319 ; 11.319 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 11.287 ; 11.287 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 10.577 ; 10.577 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 10.691 ; 10.691 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 10.712 ; 10.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 10.240 ; 10.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 11.309 ; 11.309 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 11.984 ; 11.984 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 11.179 ; 11.179 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 11.254 ; 11.254 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 10.811 ; 10.811 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 12.278 ; 12.278 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 12.076 ; 12.076 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 10.872 ; 10.872 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.591  ; 5.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 4.928  ; 4.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 5.718  ; 5.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.956  ; 5.956  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 5.497  ; 5.497  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.791  ; 5.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 4.933  ; 4.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.433  ; 5.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.839  ; 5.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 5.661  ; 5.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.413  ; 5.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.716  ; 5.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 6.096  ; 6.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.441  ; 5.441  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.580  ; 5.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 10.512 ; 10.512 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.249  ; 6.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 10.356 ; 10.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 7.115  ; 7.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.791  ; 7.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 9.261  ; 9.261  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 10.026 ; 10.026 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 9.921  ; 9.921  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 9.606  ; 9.606  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 9.873  ; 9.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 9.679  ; 9.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 9.811  ; 9.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 10.018 ; 10.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 10.011 ; 10.011 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 10.297 ; 10.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 10.212 ; 10.212 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 9.842  ; 9.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 10.356 ; 10.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 10.274 ; 10.274 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 10.066 ; 10.066 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 10.107 ; 10.107 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 9.894  ; 9.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 10.222 ; 10.222 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 5.600  ; 5.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 5.173  ; 5.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 5.378  ; 5.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 5.376  ; 5.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 5.438  ; 5.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 5.692  ; 5.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 4.837  ; 4.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 5.500  ; 5.500  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 5.422  ; 5.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 6.153  ; 6.153  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 5.328  ; 5.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 4.964  ; 4.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 9.131  ; 9.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.334  ; 5.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 6.369  ; 6.369  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 7.756  ; 7.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 10.614 ; 10.614 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 11.277 ; 11.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 10.441 ; 10.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 10.368 ; 10.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 11.277 ; 11.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 10.637 ; 10.637 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 10.182 ; 10.182 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 10.305 ; 10.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 11.204 ; 11.204 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 10.150 ; 10.150 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 6.014  ; 6.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 11.277 ; 11.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 10.441 ; 10.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 10.368 ; 10.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 11.277 ; 11.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 10.637 ; 10.637 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 10.182 ; 10.182 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 10.305 ; 10.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 11.204 ; 11.204 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 10.150 ; 10.150 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 6.014  ; 6.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.374  ; 8.374  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 3.328  ; 3.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 3.651  ; 3.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.302  ; 3.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.027  ; 3.027  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.029  ; 3.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 2.693  ; 2.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 2.937  ; 2.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 2.938  ; 2.938  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 2.943  ; 2.943  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 3.000  ; 3.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 3.173  ; 3.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 2.809  ; 2.809  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 3.620  ; 3.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.980  ; 3.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 4.799  ; 4.799  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 4.089  ; 4.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.003  ; 4.003  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 4.185  ; 4.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 3.922  ; 3.922  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 4.225  ; 4.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 4.210  ; 4.210  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 3.823  ; 3.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 4.014  ; 4.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 4.055  ; 4.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 3.620  ; 3.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 4.182  ; 4.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 4.410  ; 4.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 4.294  ; 4.294  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 4.031  ; 4.031  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 4.093  ; 4.093  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 4.595  ; 4.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 4.521  ; 4.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 3.952  ; 3.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.901  ; 2.901  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 2.928  ; 2.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 3.144  ; 3.144  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.797  ; 2.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 3.014  ; 3.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.515  ; 2.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.817  ; 2.817  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 3.084  ; 3.084  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 2.971  ; 2.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.743  ; 2.743  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.923  ; 2.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 2.811  ; 2.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 2.872  ; 2.872  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 4.415  ; 4.415  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.288  ; 3.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 3.296  ; 3.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.679  ; 3.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 3.889  ; 3.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.775  ; 3.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 3.834  ; 3.834  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 3.690  ; 3.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 3.296  ; 3.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 3.528  ; 3.528  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 3.440  ; 3.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 3.341  ; 3.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 3.649  ; 3.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 3.585  ; 3.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 3.692  ; 3.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 3.564  ; 3.564  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 3.395  ; 3.395  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 3.748  ; 3.748  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 3.574  ; 3.574  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 3.595  ; 3.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 3.533  ; 3.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 3.404  ; 3.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 3.665  ; 3.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 2.880  ; 2.880  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.532  ; 2.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.686  ; 2.686  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.697  ; 2.697  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.707  ; 2.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 2.860  ; 2.860  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.981  ; 2.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.772  ; 2.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.474  ; 2.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.841  ; 2.841  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 2.659  ; 2.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.575  ; 2.575  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 3.602  ; 3.602  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 2.749  ; 2.749  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.230  ; 3.230  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 3.164  ; 3.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 4.124  ; 4.124  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 3.328  ; 3.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 3.651  ; 3.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.302  ; 3.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.027  ; 3.027  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.029  ; 3.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 2.693  ; 2.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 2.937  ; 2.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 2.938  ; 2.938  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 2.943  ; 2.943  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 3.000  ; 3.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 3.173  ; 3.173  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 2.809  ; 2.809  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 3.620  ; 3.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.980  ; 3.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 4.799  ; 4.799  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 4.089  ; 4.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.003  ; 4.003  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 4.185  ; 4.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 3.922  ; 3.922  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 4.225  ; 4.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 4.210  ; 4.210  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 3.823  ; 3.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 4.014  ; 4.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 4.055  ; 4.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 3.620  ; 3.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 4.182  ; 4.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 4.410  ; 4.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 4.294  ; 4.294  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 4.031  ; 4.031  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 4.093  ; 4.093  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 4.595  ; 4.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 4.521  ; 4.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 3.952  ; 3.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.901  ; 2.901  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 2.498  ; 2.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 2.928  ; 2.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 3.144  ; 3.144  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.797  ; 2.797  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 3.014  ; 3.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.515  ; 2.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.817  ; 2.817  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 3.084  ; 3.084  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 2.971  ; 2.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.743  ; 2.743  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.923  ; 2.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 3.243  ; 3.243  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 2.811  ; 2.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 2.872  ; 2.872  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 4.415  ; 4.415  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.288  ; 3.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 3.296  ; 3.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.679  ; 3.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 3.889  ; 3.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.775  ; 3.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 3.834  ; 3.834  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 3.690  ; 3.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 3.296  ; 3.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 3.528  ; 3.528  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 3.440  ; 3.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 3.341  ; 3.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 3.649  ; 3.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 3.585  ; 3.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 3.692  ; 3.692  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 3.564  ; 3.564  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 3.395  ; 3.395  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 3.748  ; 3.748  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 3.574  ; 3.574  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 3.595  ; 3.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 3.533  ; 3.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 3.404  ; 3.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 3.665  ; 3.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 2.880  ; 2.880  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.532  ; 2.532  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.686  ; 2.686  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.697  ; 2.697  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.707  ; 2.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.821  ; 2.821  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 2.860  ; 2.860  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.981  ; 2.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.443  ; 2.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.772  ; 2.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.474  ; 2.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.841  ; 2.841  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 3.276  ; 3.276  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 2.659  ; 2.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.575  ; 2.575  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 3.602  ; 3.602  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 2.749  ; 2.749  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.230  ; 3.230  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 3.164  ; 3.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 4.124  ; 4.124  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 3.832  ; 3.832  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 3.757  ; 3.757  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 4.057  ; 4.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 3.483  ; 3.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 3.944  ; 3.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 3.516  ; 3.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 3.125  ; 3.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 3.832  ; 3.832  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 3.757  ; 3.757  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 4.057  ; 4.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 3.483  ; 3.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 3.944  ; 3.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 3.516  ; 3.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 3.125  ; 3.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.361  ; 4.361  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------+
; Progagation Delay                                           ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 11.177 ;    ;    ; 11.177 ;
+-------------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 5.973 ;    ;    ; 5.973 ;
+-------------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35837510 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35837510 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35837510 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35837510 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 1922     ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; manch_pll_block|altpll_component|pll|clk[0]             ; 433      ; 2        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35837510 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35837510 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35837510 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35837510 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 1922     ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; manch_pll_block|altpll_component|pll|clk[0]             ; 433      ; 2        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                            ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39524    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39524    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 13164    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39524    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39524    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 13164    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 136      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; fibre_rx_clkr                                           ; manch_pll_block|altpll_component|pll|clk[0]             ; 174      ; 0        ; 4        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                             ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39524    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39524    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 13164    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39524    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39524    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 13164    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 136      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; fibre_rx_clkr                                           ; manch_pll_block|altpll_component|pll|clk[0]             ; 174      ; 0        ; 4        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 78    ; 78   ;
; Unconstrained Input Port Paths  ; 8849  ; 8849 ;
; Unconstrained Output Ports      ; 107   ; 107  ;
; Unconstrained Output Port Paths ; 1402  ; 1402 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Thu May 10 14:10:20 2012
Info: Command: quartus_sta clk_card -c clk_card
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_dph1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_hd9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_gqh1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe10a* 
Info (332104): Reading SDC File: 'clk_card.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {manch_pll_block|altpll_component|pll|inclk[0]} -phase -7.50 -duty_cycle 50.00 -name {manch_pll_block|altpll_component|pll|clk[0]} {manch_pll_block|altpll_component|pll|clk[0]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.134         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     2.134         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     2.617         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     2.617         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):     3.230         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     3.230         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    17.964         0.000 fibre_rx_clkr 
    Info (332119):    18.945         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    36.438         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    36.438         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
Info (332146): Worst-case hold slack is 0.643
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     0.664         0.000 fibre_rx_clkr 
    Info (332119):     0.666         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     0.666         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     0.674         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     2.989         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     2.989         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case recovery slack is 1.629
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.629         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     1.629         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     1.722         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.722         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    11.242         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):    11.242         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):    12.536         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    12.931         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    12.931         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    15.789         0.000 fibre_rx_clkr 
Info (332146): Worst-case removal slack is 1.029
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.029         0.000 fibre_rx_clkr 
    Info (332119):     3.949         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     3.949         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     4.228         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     5.025         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     5.025         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     5.036         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     5.036         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    15.029         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):    15.029         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    19.000         0.000 fibre_rx_clkr 
    Info (332119):    19.000         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 inclk1 
    Info (332119):    20.000         0.000 inclk14 
    Info (332119):    20.000         0.000 inclk15 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.134
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.134 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a26~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.357      0.357  F        clock network delay
    Info (332115):     10.777      0.420     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a26~portb_address_reg0
    Info (332115):     13.852      3.075 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|packet_buffer|fifo_storage|auto_generated|ram_block1a26|portbdataout[1]
    Info (332115):     16.156      2.304 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~23|datad
    Info (332115):     16.231      0.075 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~23|combout
    Info (332115):     16.730      0.499 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~24|datac
    Info (332115):     16.913      0.183 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~24|combout
    Info (332115):     17.700      0.787 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[2]|dataa
    Info (332115):     18.239      0.539 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.383      0.383  R        clock network delay
    Info (332115):     20.373     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.239
    Info (332115): Data Required Time :    20.373
    Info (332115): Slack              :     2.134 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.134
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.134 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a26~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.357      0.357  F        clock network delay
    Info (332115):     10.777      0.420     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a26~portb_address_reg0
    Info (332115):     13.852      3.075 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|packet_buffer|fifo_storage|auto_generated|ram_block1a26|portbdataout[1]
    Info (332115):     16.156      2.304 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~23|datad
    Info (332115):     16.231      0.075 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~23|combout
    Info (332115):     16.730      0.499 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~24|datac
    Info (332115):     16.913      0.183 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~24|combout
    Info (332115):     17.700      0.787 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[2]|dataa
    Info (332115):     18.239      0.539 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.383      0.383  R        clock network delay
    Info (332115):     20.373     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.239
    Info (332115): Data Required Time :    20.373
    Info (332115): Slack              :     2.134 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.617
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.617 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[5]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.363      0.363  R        clock network delay
    Info (332115):      0.519      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[5]
    Info (332115):      0.519      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[5]|regout
    Info (332115):      1.105      0.586 RR    IC  issue_reply_block|i_reply_queue|par_id[4]|dataa
    Info (332115):      1.471      0.366 RR  CELL  issue_reply_block|i_reply_queue|par_id[4]|combout
    Info (332115):      2.275      0.804 RR    IC  issue_reply_block|i_reply_queue|par_id[1]|dataa
    Info (332115):      2.641      0.366 RR  CELL  issue_reply_block|i_reply_queue|par_id[1]|combout
    Info (332115):      2.775      0.134 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~1|datad
    Info (332115):      2.850      0.075 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~1|combout
    Info (332115):      4.148      1.298 RR    IC  issue_reply_block|i_reply_queue|Add0~10|dataa
    Info (332115):      4.599      0.451 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      4.599      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      4.964      0.365 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      5.700      0.736 RR    IC  issue_reply_block|i_reply_queue|Selector103~0|datab
    Info (332115):      5.980      0.280 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0|combout
    Info (332115):      7.112      1.132 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a12|portaaddr[4]
    Info (332115):      7.343      0.231 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.070      0.070  R        clock network delay
    Info (332115):      9.960     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.343
    Info (332115): Data Required Time :     9.960
    Info (332115): Slack              :     2.617 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.617
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.617 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[5]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.363      0.363  R        clock network delay
    Info (332115):      0.519      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[5]
    Info (332115):      0.519      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[5]|regout
    Info (332115):      1.105      0.586 RR    IC  issue_reply_block|i_reply_queue|par_id[4]|dataa
    Info (332115):      1.471      0.366 RR  CELL  issue_reply_block|i_reply_queue|par_id[4]|combout
    Info (332115):      2.275      0.804 RR    IC  issue_reply_block|i_reply_queue|par_id[1]|dataa
    Info (332115):      2.641      0.366 RR  CELL  issue_reply_block|i_reply_queue|par_id[1]|combout
    Info (332115):      2.775      0.134 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~1|datad
    Info (332115):      2.850      0.075 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~1|combout
    Info (332115):      4.148      1.298 RR    IC  issue_reply_block|i_reply_queue|Add0~10|dataa
    Info (332115):      4.599      0.451 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      4.599      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      4.964      0.365 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      5.700      0.736 RR    IC  issue_reply_block|i_reply_queue|Selector103~0|datab
    Info (332115):      5.980      0.280 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0|combout
    Info (332115):      7.112      1.132 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a12|portaaddr[4]
    Info (332115):      7.343      0.231 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.070      0.070  R        clock network delay
    Info (332115):      9.960     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.343
    Info (332115): Data Required Time :     9.960
    Info (332115): Slack              :     2.617 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.230
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.230 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.304      0.304  R        clock network delay
    Info (332115):      0.460      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115):      0.460      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info (332115):      1.641      1.181 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info (332115):      2.092      0.451 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info (332115):      2.092      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info (332115):      2.152      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info (332115):      2.152      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info (332115):      2.212      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info (332115):      2.212      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info (332115):      2.272      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info (332115):      2.272      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info (332115):      2.637      0.365 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info (332115):      3.399      0.762 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datac
    Info (332115):      3.582      0.183 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info (332115):      4.287      0.705 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|datab
    Info (332115):      4.628      0.341 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info (332115):      4.628      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info (332115):      4.993      0.365 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      6.318      1.325 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a20|ena0
    Info (332115):      6.752      0.434 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.092      0.092  R        clock network delay
    Info (332115):      9.982     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.752
    Info (332115): Data Required Time :     9.982
    Info (332115): Slack              :     3.230 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.230
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.230 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.304      0.304  R        clock network delay
    Info (332115):      0.460      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115):      0.460      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info (332115):      1.641      1.181 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info (332115):      2.092      0.451 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info (332115):      2.092      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info (332115):      2.152      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info (332115):      2.152      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info (332115):      2.212      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info (332115):      2.212      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info (332115):      2.272      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info (332115):      2.272      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info (332115):      2.637      0.365 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info (332115):      3.399      0.762 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datac
    Info (332115):      3.582      0.183 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info (332115):      4.287      0.705 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|datab
    Info (332115):      4.628      0.341 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info (332115):      4.628      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info (332115):      4.993      0.365 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      6.318      1.325 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a20|ena0
    Info (332115):      6.752      0.434 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.092      0.092  R        clock network delay
    Info (332115):      9.982     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.752
    Info (332115): Data Required Time :     9.982
    Info (332115): Slack              :     3.230 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.964
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 17.964 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.300      0.300  R        clock network delay
    Info (332115):     20.456      0.156     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[1]
    Info (332115):     20.456      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[1]|regout
    Info (332115):     24.774      4.318 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[1]|datab
    Info (332115):     25.232      0.458 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     43.206      3.206  R        clock network delay
    Info (332115):     43.196     -0.010     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.232
    Info (332115): Data Required Time :    43.196
    Info (332115): Slack              :    17.964 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.945
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.945 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|manch_dat_temp
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_dat
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           launch edge time
    Info (332115):     20.988      1.821  F        clock network delay
    Info (332115):     21.144      0.156     uTco  dv_rx:dv_rx_slave|manch_dat_temp
    Info (332115):     21.144      0.000 RR  CELL  dv_rx_slave|manch_dat_temp|regout
    Info (332115):     21.948      0.804 RR    IC  dv_rx_slave|manch_dat|datac
    Info (332115):     22.033      0.085 RR  CELL  dv_rx:dv_rx_slave|manch_dat
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.988      1.821  R        clock network delay
    Info (332115):     40.978     -0.010     uTsu  dv_rx:dv_rx_slave|manch_dat
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.033
    Info (332115): Data Required Time :    40.978
    Info (332115): Slack              :    18.945 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 36.438
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 36.438 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.377      0.377  R        clock network delay
    Info (332115):      0.533      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[0]
    Info (332115):      0.533      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rdbuw|dffe8a[0]|regout
    Info (332115):      1.528      0.995 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|datab
    Info (332115):      1.808      0.280 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|combout
    Info (332115):      2.528      0.720 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|datad
    Info (332115):      2.603      0.075 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|combout
    Info (332115):      3.388      0.785 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|dataa
    Info (332115):      3.927      0.539 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.375      0.375  R        clock network delay
    Info (332115):     40.365     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.927
    Info (332115): Data Required Time :    40.365
    Info (332115): Slack              :    36.438 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 36.438
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 36.438 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.377      0.377  R        clock network delay
    Info (332115):      0.533      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[0]
    Info (332115):      0.533      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rdbuw|dffe8a[0]|regout
    Info (332115):      1.528      0.995 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|datab
    Info (332115):      1.808      0.280 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|combout
    Info (332115):      2.528      0.720 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|datad
    Info (332115):      2.603      0.075 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|combout
    Info (332115):      3.388      0.785 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|dataa
    Info (332115):      3.927      0.539 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.375      0.375  R        clock network delay
    Info (332115):     40.365     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.927
    Info (332115): Data Required Time :    40.365
    Info (332115): Slack              :    36.438 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|f_rx_num_data[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_size[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.379      0.379  R        clock network delay
    Info (332115):      0.535      0.156     uTco  issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|f_rx_num_data[1]
    Info (332115):      0.765      0.230 RR  CELL  issue_reply_block|i_cmd_translator|f_rx_num_data[1]|combout
    Info (332115):      0.899      0.134 RR    IC  issue_reply_block|i_cmd_queue|data_size[1]|datad
    Info (332115):      1.122      0.223 RR  CELL  issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_size[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.379      0.379  R        clock network delay
    Info (332115):      0.479      0.100      uTh  issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_size[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.122
    Info (332115): Data Required Time :     0.479
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|f_rx_num_data[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_size[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.379      0.379  R        clock network delay
    Info (332115):      0.535      0.156     uTco  issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|f_rx_num_data[1]
    Info (332115):      0.765      0.230 RR  CELL  issue_reply_block|i_cmd_translator|f_rx_num_data[1]|combout
    Info (332115):      0.899      0.134 RR    IC  issue_reply_block|i_cmd_queue|data_size[1]|datad
    Info (332115):      1.122      0.223 RR  CELL  issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_size[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.379      0.379  R        clock network delay
    Info (332115):      0.479      0.100      uTh  issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_size[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.122
    Info (332115): Data Required Time :     0.479
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.378      0.378  R        clock network delay
    Info (332115):      0.534      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.764      0.230 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.898      0.134 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[2]|datad
    Info (332115):      1.121      0.223 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.378      0.378  R        clock network delay
    Info (332115):      0.478      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.121
    Info (332115): Data Required Time :     0.478
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.378      0.378  R        clock network delay
    Info (332115):      0.534      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.764      0.230 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.898      0.134 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[2]|datad
    Info (332115):      1.121      0.223 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.378      0.378  R        clock network delay
    Info (332115):      0.478      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.121
    Info (332115): Data Required Time :     0.478
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.664
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.664 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.213      3.213  R        clock network delay
    Info (332115):      3.369      0.156     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115):      3.369      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[0]|regout
    Info (332115):      3.892      0.523 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe11a[0]|datac
    Info (332115):      3.977      0.085 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.213      3.213  R        clock network delay
    Info (332115):      3.313      0.100      uTh  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.977
    Info (332115): Data Required Time :     3.313
    Info (332115): Slack              :     0.664 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.666
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.666 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115): To Node      : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.262      0.262  R        clock network delay
    Info (332115):      0.418      0.156     uTco  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115):      0.418      0.000 RR  CELL  psuc_dispatch_block|receiver|cmd_rx|lvds_temp|regout
    Info (332115):      0.943      0.525 RR    IC  psuc_dispatch_block|receiver|cmd_rx|lvds|datac
    Info (332115):      1.028      0.085 RR  CELL  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.262      0.262  R        clock network delay
    Info (332115):      0.362      0.100      uTh  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.028
    Info (332115): Data Required Time :     0.362
    Info (332115): Slack              :     0.666 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.666
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.666 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115): To Node      : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.262      0.262  R        clock network delay
    Info (332115):      0.418      0.156     uTco  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115):      0.418      0.000 RR  CELL  psuc_dispatch_block|receiver|cmd_rx|lvds_temp|regout
    Info (332115):      0.943      0.525 RR    IC  psuc_dispatch_block|receiver|cmd_rx|lvds|datac
    Info (332115):      1.028      0.085 RR  CELL  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.262      0.262  R        clock network delay
    Info (332115):      0.362      0.100      uTh  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.028
    Info (332115): Data Required Time :     0.362
    Info (332115): Slack              :     0.666 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.674
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.674 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[37]
    Info (332115): To Node      : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[38]
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           launch edge time
    Info (332115):     40.976      1.809  R        clock network delay
    Info (332115):     41.132      0.156     uTco  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[37]
    Info (332115):     41.132      0.000 RR  CELL  dv_rx_slave|rx_buffer|reg[37]|regout
    Info (332115):     41.665      0.533 RR    IC  dv_rx_slave|rx_buffer|reg[38]|datac
    Info (332115):     41.750      0.085 RR  CELL  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[38]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.976      1.809  R        clock network delay
    Info (332115):     41.076      0.100      uTh  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[38]
    Info (332115): 
    Info (332115): Data Arrival Time  :    41.750
    Info (332115): Data Required Time :    41.076
    Info (332115): Slack              :     0.674 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.989
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.989 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.116      0.116  R        clock network delay
    Info (332115):     10.635      0.519     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     13.144      2.509 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.121      0.121  R        clock network delay
    Info (332115):     10.155      0.034      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.144
    Info (332115): Data Required Time :    10.155
    Info (332115): Slack              :     2.989 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.989
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.989 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.116      0.116  R        clock network delay
    Info (332115):     10.635      0.519     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     13.144      2.509 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.121      0.121  R        clock network delay
    Info (332115):     10.155      0.034      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.144
    Info (332115): Data Required Time :    10.155
    Info (332115): Slack              :     2.989 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.629
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.629 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.002      0.606 RR    IC  rst_RESYN122|datac
    Info (332115):      4.185      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.702      0.517 RR    IC  rst|datad
    Info (332115):      4.777      0.075 RR  CELL  rst|combout
    Info (332115):      7.856      3.079 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|lvds_receiver_a|lvds_temp|aclr
    Info (332115):      8.677      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.316      0.316  R        clock network delay
    Info (332115):     10.306     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.677
    Info (332115): Data Required Time :    10.306
    Info (332115): Slack              :     1.629 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.629
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.629 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.002      0.606 RR    IC  rst_RESYN122|datac
    Info (332115):      4.185      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.702      0.517 RR    IC  rst|datad
    Info (332115):      4.777      0.075 RR  CELL  rst|combout
    Info (332115):      7.856      3.079 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|lvds_receiver_a|lvds_temp|aclr
    Info (332115):      8.677      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.316      0.316  R        clock network delay
    Info (332115):     10.306     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.677
    Info (332115): Data Required Time :    10.306
    Info (332115): Slack              :     1.629 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.722
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.722 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.002      0.606 RR    IC  rst_RESYN122|datac
    Info (332115):      4.185      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.702      0.517 RR    IC  rst|datad
    Info (332115):      4.777      0.075 RR  CELL  rst|combout
    Info (332115):      7.741      2.964 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):      8.562      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.294      0.294  R        clock network delay
    Info (332115):     10.284     -0.010     uTsu  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.562
    Info (332115): Data Required Time :    10.284
    Info (332115): Slack              :     1.722 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.722
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.722 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.002      0.606 RR    IC  rst_RESYN122|datac
    Info (332115):      4.185      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.702      0.517 RR    IC  rst|datad
    Info (332115):      4.777      0.075 RR  CELL  rst|combout
    Info (332115):      7.741      2.964 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):      8.562      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.294      0.294  R        clock network delay
    Info (332115):     10.284     -0.010     uTsu  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.562
    Info (332115): Data Required Time :    10.284
    Info (332115): Slack              :     1.722 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.242
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.242 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.002      0.606 RR    IC  rst_RESYN122|datac
    Info (332115):      4.185      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.702      0.517 RR    IC  rst|datad
    Info (332115):      4.777      0.075 RR  CELL  rst|combout
    Info (332115):      8.225      3.448 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_a|time[9]|aload
    Info (332115):      9.055      0.830 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.307      0.307  R        clock network delay
    Info (332115):     20.297     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.055
    Info (332115): Data Required Time :    20.297
    Info (332115): Slack              :    11.242 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.242
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.242 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.002      0.606 RR    IC  rst_RESYN122|datac
    Info (332115):      4.185      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.702      0.517 RR    IC  rst|datad
    Info (332115):      4.777      0.075 RR  CELL  rst|combout
    Info (332115):      8.225      3.448 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_a|time[9]|aload
    Info (332115):      9.055      0.830 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.307      0.307  R        clock network delay
    Info (332115):     20.297     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.055
    Info (332115): Data Required Time :    20.297
    Info (332115): Slack              :    11.242 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.536
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.536 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.002      0.606 RR    IC  rst_RESYN122|datac
    Info (332115):      4.185      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.702      0.517 RR    IC  rst|datad
    Info (332115):      4.777      0.075 RR  CELL  rst|combout
    Info (332115):      7.797      3.020 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):      8.442      0.645 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.988      1.821  F        clock network delay
    Info (332115):     20.978     -0.010     uTsu  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.442
    Info (332115): Data Required Time :    20.978
    Info (332115): Slack              :    12.536 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.931
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.931 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.329      0.329  R        clock network delay
    Info (332115):     20.485      0.156     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.485      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     22.587      2.102 RR    IC  cc_reset_block|mce_bclr_o~4|datac
    Info (332115):     22.770      0.183 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     23.287      0.517 RR    IC  rst|datab
    Info (332115):     23.567      0.280 RR  CELL  rst|combout
    Info (332115):     26.551      2.984 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[2]|aclr
    Info (332115):     27.372      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.313      0.313  R        clock network delay
    Info (332115):     40.303     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.372
    Info (332115): Data Required Time :    40.303
    Info (332115): Slack              :    12.931 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.931
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.931 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.329      0.329  R        clock network delay
    Info (332115):     20.485      0.156     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.485      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     22.587      2.102 RR    IC  cc_reset_block|mce_bclr_o~4|datac
    Info (332115):     22.770      0.183 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     23.287      0.517 RR    IC  rst|datab
    Info (332115):     23.567      0.280 RR  CELL  rst|combout
    Info (332115):     26.551      2.984 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[2]|aclr
    Info (332115):     27.372      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.313      0.313  R        clock network delay
    Info (332115):     40.303     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.372
    Info (332115): Data Required Time :    40.303
    Info (332115): Slack              :    12.931 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.789
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.789 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[7]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.329      0.329  R        clock network delay
    Info (332115):     20.485      0.156     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.485      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     22.587      2.102 RR    IC  cc_reset_block|mce_bclr_o~4|datac
    Info (332115):     22.770      0.183 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     23.287      0.517 RR    IC  rst|datab
    Info (332115):     23.567      0.280 RR  CELL  rst|combout
    Info (332115):     26.570      3.003 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|write_delay_cycle[7]|aclr
    Info (332115):     27.391      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     43.190      3.190  R        clock network delay
    Info (332115):     43.180     -0.010     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.391
    Info (332115): Data Required Time :    43.180
    Info (332115): Slack              :    15.789 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.029
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.029 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.545      3.108 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|aclr
    Info (332115):      4.366      0.821 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.237      3.237  R        clock network delay
    Info (332115):      3.337      0.100      uTh  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.366
    Info (332115): Data Required Time :     3.337
    Info (332115): Slack              :     1.029 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.949
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.949 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.545      3.108 RR    IC  cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK|aclr
    Info (332115):      4.366      0.821 RR  CELL  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.317      0.317  R        clock network delay
    Info (332115):      0.417      0.100      uTh  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.366
    Info (332115): Data Required Time :     0.417
    Info (332115): Slack              :     3.949 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.949
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.949 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.545      3.108 RR    IC  cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK|aclr
    Info (332115):      4.366      0.821 RR  CELL  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.317      0.317  R        clock network delay
    Info (332115):      0.417      0.100      uTh  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.366
    Info (332115): Data Required Time :     0.417
    Info (332115): Slack              :     3.949 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.228
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.228 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.285      0.810 RR    IC  rst|dataa
    Info (332115):     21.651      0.366 RR  CELL  rst|combout
    Info (332115):     24.671      3.020 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):     25.316      0.645 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.988      1.821  F        clock network delay
    Info (332115):     21.088      0.100      uTh  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.316
    Info (332115): Data Required Time :    21.088
    Info (332115): Slack              :     4.228 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.025
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.025 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.285      0.810 RR    IC  rst|dataa
    Info (332115):      1.651      0.366 RR  CELL  rst|combout
    Info (332115):      4.679      3.028 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|counter5a[0]|aclr
    Info (332115):      5.500      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.375      0.375  R        clock network delay
    Info (332115):      0.475      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.500
    Info (332115): Data Required Time :     0.475
    Info (332115): Slack              :     5.025 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.025
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.025 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.285      0.810 RR    IC  rst|dataa
    Info (332115):      1.651      0.366 RR  CELL  rst|combout
    Info (332115):      4.679      3.028 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|counter5a[0]|aclr
    Info (332115):      5.500      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.375      0.375  R        clock network delay
    Info (332115):      0.475      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.500
    Info (332115): Data Required Time :     0.475
    Info (332115): Slack              :     5.025 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.036
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.036 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.285      0.810 RR    IC  rst|dataa
    Info (332115):      1.651      0.366 RR  CELL  rst|combout
    Info (332115):      4.640      2.989 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|lvds_receiver_a|lvds_receiving|aclr
    Info (332115):      5.461      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.325      0.325  R        clock network delay
    Info (332115):      0.425      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.461
    Info (332115): Data Required Time :     0.425
    Info (332115): Slack              :     5.036 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.036
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.036 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.285      0.810 RR    IC  rst|dataa
    Info (332115):      1.651      0.366 RR  CELL  rst|combout
    Info (332115):      4.640      2.989 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|lvds_receiver_a|lvds_receiving|aclr
    Info (332115):      5.461      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.325      0.325  R        clock network delay
    Info (332115):      0.425      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.461
    Info (332115): Data Required Time :     0.425
    Info (332115): Slack              :     5.036 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 15.029
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 15.029 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.285      0.810 RR    IC  rst|dataa
    Info (332115):     21.651      0.366 RR  CELL  rst|combout
    Info (332115):     24.677      3.026 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):     25.498      0.821 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.369      0.369  R        clock network delay
    Info (332115):     10.469      0.100      uTh  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.498
    Info (332115): Data Required Time :    10.469
    Info (332115): Slack              :    15.029 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 15.029
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 15.029 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.285      0.810 RR    IC  rst|dataa
    Info (332115):     21.651      0.366 RR  CELL  rst|combout
    Info (332115):     24.677      3.026 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):     25.498      0.821 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.369      0.369  R        clock network delay
    Info (332115):     10.469      0.100      uTh  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.498
    Info (332115): Data Required Time :    10.469
    Info (332115): Slack              :    15.029 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.254      1.586 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.288      0.542 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk14
    Info (332113):      5.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      6.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      3.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.746      1.586 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.288      0.542 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.254      1.586 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.288      0.542 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk15
    Info (332113):      5.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      6.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      3.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.746      1.586 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.288      0.542 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.279      1.561 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.263      0.542 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.721      1.561 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.263      0.542 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.279      1.561 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.263      0.542 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.721      1.561 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.263      0.542 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.827      1.667 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.369      0.542 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.827      1.667 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.369      0.542 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.827      1.667 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.369      0.542 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.827      1.667 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.369      0.542 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.167      1.673 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.375      0.542 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.833      1.673 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.375      0.542 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.167      1.673 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.375      0.542 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.833      1.673 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.375      0.542 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {fibre_rx_clkr}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): Clock            : fibre_rx_clkr
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           fibre_rx_clkr
    Info (332113):      0.725      0.725 RR  CELL  fibre_rx_clkr|combout
    Info (332113):      2.695      1.970 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):      3.237      0.542 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           fibre_rx_clkr
    Info (332113):     20.725      0.725 FF  CELL  fibre_rx_clkr|combout
    Info (332113):     22.695      1.970 FF    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):     23.237      0.542 FF  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : manch_pll_block|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -0.833     -0.833           launch edge time
    Info (332113):     -0.833      0.000           source latency
    Info (332113):     -0.833      0.000           inclk1
    Info (332113):     -0.005      0.828 RR  CELL  inclk1|combout
    Info (332113):      0.584      0.589 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     -1.222     -1.806 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):      0.446      1.668 RR    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):      0.988      0.542 RR  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     19.167     19.167           launch edge time
    Info (332113):     19.167      0.000           source latency
    Info (332113):     19.167      0.000           inclk1
    Info (332113):     19.995      0.828 RR  CELL  inclk1|combout
    Info (332113):     20.584      0.589 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     18.778     -1.806 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     20.446      1.668 FF    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):     20.988      0.542 FF  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : inclk1|combout
    Info (332113): Clock            : inclk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk1
    Info (332113):      0.828      0.828 RR  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk1
    Info (332113):     20.828      0.828 FF  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk14}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk14
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 FF  CELL  inclk14|combout
    Info (332113):     21.810      0.838 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk15}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk15
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 FF  CELL  inclk15|combout
    Info (332113):     21.810      0.838 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 5.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.598         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     5.598         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     5.877         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     5.877         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):     6.154         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     6.154         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    18.865         0.000 fibre_rx_clkr 
    Info (332119):    19.402         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    37.991         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    37.991         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
Info (332146): Worst-case hold slack is 0.360
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.360         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.360         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     0.364         0.000 fibre_rx_clkr 
    Info (332119):     0.365         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     0.365         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     0.367         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     0.369         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.369         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     1.718         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.718         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case recovery slack is 5.376
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.376         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     5.376         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     5.429         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     5.429         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    15.142         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):    15.142         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):    15.459         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    16.092         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    16.092         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    17.649         0.000 fibre_rx_clkr 
Info (332146): Worst-case removal slack is 0.640
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.640         0.000 fibre_rx_clkr 
    Info (332119):     2.235         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     2.235         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     2.824         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     2.844         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     2.844         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     2.848         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     2.848         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    12.846         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):    12.846         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    19.000         0.000 fibre_rx_clkr 
    Info (332119):    19.000         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 inclk1 
    Info (332119):    20.000         0.000 inclk14 
    Info (332119):    20.000         0.000 inclk15 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.598
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.598 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a26~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.195      0.195  F        clock network delay
    Info (332115):     10.436      0.241     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a26~portb_address_reg0
    Info (332115):     12.204      1.768 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|packet_buffer|fifo_storage|auto_generated|ram_block1a26|portbdataout[1]
    Info (332115):     13.450      1.246 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~23|datad
    Info (332115):     13.493      0.043 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~23|combout
    Info (332115):     13.760      0.267 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~24|datac
    Info (332115):     13.865      0.105 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~24|combout
    Info (332115):     14.299      0.434 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[2]|dataa
    Info (332115):     14.608      0.309 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.211      0.211  R        clock network delay
    Info (332115):     20.206     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.608
    Info (332115): Data Required Time :    20.206
    Info (332115): Slack              :     5.598 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.598
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.598 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a26~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.195      0.195  F        clock network delay
    Info (332115):     10.436      0.241     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a26~portb_address_reg0
    Info (332115):     12.204      1.768 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|packet_buffer|fifo_storage|auto_generated|ram_block1a26|portbdataout[1]
    Info (332115):     13.450      1.246 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~23|datad
    Info (332115):     13.493      0.043 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~23|combout
    Info (332115):     13.760      0.267 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~24|datac
    Info (332115):     13.865      0.105 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~24|combout
    Info (332115):     14.299      0.434 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[2]|dataa
    Info (332115):     14.608      0.309 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.211      0.211  R        clock network delay
    Info (332115):     20.206     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.608
    Info (332115): Data Required Time :    20.206
    Info (332115): Slack              :     5.598 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.877
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.877 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.200      0.200  R        clock network delay
    Info (332115):      0.289      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[1]
    Info (332115):      0.289      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[1]|regout
    Info (332115):      0.751      0.462 RR    IC  issue_reply_block|i_reply_queue|par_id[7]|dataa
    Info (332115):      0.961      0.210 RR  CELL  issue_reply_block|i_reply_queue|par_id[7]|combout
    Info (332115):      1.401      0.440 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datab
    Info (332115):      1.562      0.161 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      2.238      0.676 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      2.497      0.259 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      2.497      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      2.531      0.034 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      2.531      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      2.740      0.209 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      3.155      0.415 RR    IC  issue_reply_block|i_reply_queue|Selector103~0|datab
    Info (332115):      3.316      0.161 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0|combout
    Info (332115):      3.960      0.644 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a12|portaaddr[4]
    Info (332115):      4.092      0.132 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.032      0.032  R        clock network delay
    Info (332115):      9.969     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.092
    Info (332115): Data Required Time :     9.969
    Info (332115): Slack              :     5.877 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.877
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.877 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.200      0.200  R        clock network delay
    Info (332115):      0.289      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[1]
    Info (332115):      0.289      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[1]|regout
    Info (332115):      0.751      0.462 RR    IC  issue_reply_block|i_reply_queue|par_id[7]|dataa
    Info (332115):      0.961      0.210 RR  CELL  issue_reply_block|i_reply_queue|par_id[7]|combout
    Info (332115):      1.401      0.440 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datab
    Info (332115):      1.562      0.161 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      2.238      0.676 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      2.497      0.259 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      2.497      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      2.531      0.034 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      2.531      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      2.740      0.209 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      3.155      0.415 RR    IC  issue_reply_block|i_reply_queue|Selector103~0|datab
    Info (332115):      3.316      0.161 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0|combout
    Info (332115):      3.960      0.644 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a12|portaaddr[4]
    Info (332115):      4.092      0.132 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.032      0.032  R        clock network delay
    Info (332115):      9.969     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a12~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.092
    Info (332115): Data Required Time :     9.969
    Info (332115): Slack              :     5.877 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.154
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.154 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.164      0.164  R        clock network delay
    Info (332115):      0.253      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115):      0.253      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info (332115):      0.918      0.665 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info (332115):      1.177      0.259 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info (332115):      1.177      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info (332115):      1.211      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info (332115):      1.211      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info (332115):      1.245      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info (332115):      1.245      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info (332115):      1.279      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info (332115):      1.279      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info (332115):      1.488      0.209 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info (332115):      1.922      0.434 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datac
    Info (332115):      2.027      0.105 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info (332115):      2.429      0.402 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|datab
    Info (332115):      2.625      0.196 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info (332115):      2.625      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info (332115):      2.834      0.209 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      3.576      0.742 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a20|ena0
    Info (332115):      3.825      0.249 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.042      0.042  R        clock network delay
    Info (332115):      9.979     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.825
    Info (332115): Data Required Time :     9.979
    Info (332115): Slack              :     6.154 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.154
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.154 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.164      0.164  R        clock network delay
    Info (332115):      0.253      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115):      0.253      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info (332115):      0.918      0.665 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info (332115):      1.177      0.259 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info (332115):      1.177      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info (332115):      1.211      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info (332115):      1.211      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info (332115):      1.245      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info (332115):      1.245      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info (332115):      1.279      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info (332115):      1.279      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info (332115):      1.488      0.209 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info (332115):      1.922      0.434 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datac
    Info (332115):      2.027      0.105 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info (332115):      2.429      0.402 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|datab
    Info (332115):      2.625      0.196 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info (332115):      2.625      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info (332115):      2.834      0.209 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      3.576      0.742 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a20|ena0
    Info (332115):      3.825      0.249 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.042      0.042  R        clock network delay
    Info (332115):      9.979     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a20~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.825
    Info (332115): Data Required Time :     9.979
    Info (332115): Slack              :     6.154 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.865
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.865 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.162      0.162  R        clock network delay
    Info (332115):     20.251      0.089     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[2]
    Info (332115):     20.251      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[2]|regout
    Info (332115):     22.613      2.362 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[2]|datab
    Info (332115):     22.876      0.263 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     41.746      1.746  R        clock network delay
    Info (332115):     41.741     -0.005     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.876
    Info (332115): Data Required Time :    41.741
    Info (332115): Slack              :    18.865 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 19.402
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 19.402 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|manch_dat_temp
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_dat
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           launch edge time
    Info (332115):     20.120      0.953  F        clock network delay
    Info (332115):     20.209      0.089     uTco  dv_rx:dv_rx_slave|manch_dat_temp
    Info (332115):     20.209      0.000 RR  CELL  dv_rx_slave|manch_dat_temp|regout
    Info (332115):     20.665      0.456 RR    IC  dv_rx_slave|manch_dat|datac
    Info (332115):     20.713      0.048 RR  CELL  dv_rx:dv_rx_slave|manch_dat
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.120      0.953  R        clock network delay
    Info (332115):     40.115     -0.005     uTsu  dv_rx:dv_rx_slave|manch_dat
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.713
    Info (332115): Data Required Time :    40.115
    Info (332115): Slack              :    19.402 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 37.991
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 37.991 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.297      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[0]
    Info (332115):      0.297      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rdbuw|dffe8a[0]|regout
    Info (332115):      0.855      0.558 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|datab
    Info (332115):      1.016      0.161 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|combout
    Info (332115):      1.423      0.407 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|datad
    Info (332115):      1.466      0.043 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|combout
    Info (332115):      1.901      0.435 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|dataa
    Info (332115):      2.210      0.309 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.206      0.206  R        clock network delay
    Info (332115):     40.201     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.210
    Info (332115): Data Required Time :    40.201
    Info (332115): Slack              :    37.991 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 37.991
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 37.991 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.297      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[0]
    Info (332115):      0.297      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rdbuw|dffe8a[0]|regout
    Info (332115):      0.855      0.558 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|datab
    Info (332115):      1.016      0.161 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|combout
    Info (332115):      1.423      0.407 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|datad
    Info (332115):      1.466      0.043 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|combout
    Info (332115):      1.901      0.435 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|dataa
    Info (332115):      2.210      0.309 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.206      0.206  R        clock network delay
    Info (332115):     40.201     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.210
    Info (332115): Data Required Time :    40.201
    Info (332115): Slack              :    37.991 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.360
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.360 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.174      0.174  R        clock network delay
    Info (332115):      0.263      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115):      0.263      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|dffe7a[4]|regout
    Info (332115):      0.548      0.285 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|dffe8a[4]|datac
    Info (332115):      0.596      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.179      0.179  R        clock network delay
    Info (332115):      0.236      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.596
    Info (332115): Data Required Time :     0.236
    Info (332115): Slack              :     0.360 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.360
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.360 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.174      0.174  R        clock network delay
    Info (332115):      0.263      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115):      0.263      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|dffe7a[4]|regout
    Info (332115):      0.548      0.285 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|dffe8a[4]|datac
    Info (332115):      0.596      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.179      0.179  R        clock network delay
    Info (332115):      0.236      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.596
    Info (332115): Data Required Time :     0.236
    Info (332115): Slack              :     0.360 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.364
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.364 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.751      1.751  R        clock network delay
    Info (332115):      1.840      0.089     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115):      1.840      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[0]|regout
    Info (332115):      2.124      0.284 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe11a[0]|datac
    Info (332115):      2.172      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.751      1.751  R        clock network delay
    Info (332115):      1.808      0.057      uTh  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.172
    Info (332115): Data Required Time :     1.808
    Info (332115): Slack              :     0.364 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.365
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.365 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115): To Node      : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.136      0.136  R        clock network delay
    Info (332115):      0.225      0.089     uTco  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115):      0.225      0.000 RR  CELL  psuc_dispatch_block|receiver|cmd_rx|lvds_temp|regout
    Info (332115):      0.510      0.285 RR    IC  psuc_dispatch_block|receiver|cmd_rx|lvds|datac
    Info (332115):      0.558      0.048 RR  CELL  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.136      0.136  R        clock network delay
    Info (332115):      0.193      0.057      uTh  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.558
    Info (332115): Data Required Time :     0.193
    Info (332115): Slack              :     0.365 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.365
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.365 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115): To Node      : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.136      0.136  R        clock network delay
    Info (332115):      0.225      0.089     uTco  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115):      0.225      0.000 RR  CELL  psuc_dispatch_block|receiver|cmd_rx|lvds_temp|regout
    Info (332115):      0.510      0.285 RR    IC  psuc_dispatch_block|receiver|cmd_rx|lvds|datac
    Info (332115):      0.558      0.048 RR  CELL  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.136      0.136  R        clock network delay
    Info (332115):      0.193      0.057      uTh  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.558
    Info (332115): Data Required Time :     0.193
    Info (332115): Slack              :     0.365 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.367
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.367 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[37]
    Info (332115): To Node      : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[38]
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           launch edge time
    Info (332115):     40.114      0.947  R        clock network delay
    Info (332115):     40.203      0.089     uTco  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[37]
    Info (332115):     40.203      0.000 RR  CELL  dv_rx_slave|rx_buffer|reg[37]|regout
    Info (332115):     40.490      0.287 RR    IC  dv_rx_slave|rx_buffer|reg[38]|datac
    Info (332115):     40.538      0.048 RR  CELL  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[38]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.114      0.947  R        clock network delay
    Info (332115):     40.171      0.057      uTh  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[38]
    Info (332115): 
    Info (332115): Data Arrival Time  :    40.538
    Info (332115): Data Required Time :    40.171
    Info (332115): Slack              :     0.367 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.369
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.369 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.297      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.429      0.132 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.506      0.077 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[2]|datad
    Info (332115):      0.634      0.128 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.265      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.634
    Info (332115): Data Required Time :     0.265
    Info (332115): Slack              :     0.369 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.369
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.369 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.297      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.429      0.132 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.506      0.077 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[2]|datad
    Info (332115):      0.634      0.128 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.265      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.634
    Info (332115): Data Required Time :     0.265
    Info (332115): Slack              :     0.369 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.718
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.058      0.058  R        clock network delay
    Info (332115):     10.356      0.298     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     11.798      1.442 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.061      0.061  R        clock network delay
    Info (332115):     10.080      0.019      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.798
    Info (332115): Data Required Time :    10.080
    Info (332115): Slack              :     1.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.718
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.058      0.058  R        clock network delay
    Info (332115):     10.356      0.298     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     11.798      1.442 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.061      0.061  R        clock network delay
    Info (332115):     10.080      0.019      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.798
    Info (332115): Data Required Time :    10.080
    Info (332115): Slack              :     1.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.376
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.376 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.171      0.316 RR    IC  rst_RESYN122|datac
    Info (332115):      2.276      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.540      0.264 RR    IC  rst|datad
    Info (332115):      2.583      0.043 RR  CELL  rst|combout
    Info (332115):      4.312      1.729 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      4.783      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.164      0.164  R        clock network delay
    Info (332115):     10.159     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.783
    Info (332115): Data Required Time :    10.159
    Info (332115): Slack              :     5.376 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.376
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.376 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.171      0.316 RR    IC  rst_RESYN122|datac
    Info (332115):      2.276      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.540      0.264 RR    IC  rst|datad
    Info (332115):      2.583      0.043 RR  CELL  rst|combout
    Info (332115):      4.312      1.729 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      4.783      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.164      0.164  R        clock network delay
    Info (332115):     10.159     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.783
    Info (332115): Data Required Time :    10.159
    Info (332115): Slack              :     5.376 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.429
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.429 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.171      0.316 RR    IC  rst_RESYN122|datac
    Info (332115):      2.276      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.540      0.264 RR    IC  rst|datad
    Info (332115):      2.583      0.043 RR  CELL  rst|combout
    Info (332115):      4.261      1.678 RR    IC  psu_ctrl_slave|mosi_temp|aclr
    Info (332115):      4.732      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.166      0.166  R        clock network delay
    Info (332115):     10.161     -0.005     uTsu  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.732
    Info (332115): Data Required Time :    10.161
    Info (332115): Slack              :     5.429 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.429
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.429 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.171      0.316 RR    IC  rst_RESYN122|datac
    Info (332115):      2.276      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.540      0.264 RR    IC  rst|datad
    Info (332115):      2.583      0.043 RR  CELL  rst|combout
    Info (332115):      4.261      1.678 RR    IC  psu_ctrl_slave|mosi_temp|aclr
    Info (332115):      4.732      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.166      0.166  R        clock network delay
    Info (332115):     10.161     -0.005     uTsu  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.732
    Info (332115): Data Required Time :    10.161
    Info (332115): Slack              :     5.429 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.142
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.142 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.171      0.316 RR    IC  rst_RESYN122|datac
    Info (332115):      2.276      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.540      0.264 RR    IC  rst|datad
    Info (332115):      2.583      0.043 RR  CELL  rst|combout
    Info (332115):      4.521      1.938 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_a|time[9]|aload
    Info (332115):      4.998      0.477 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.145      0.145  R        clock network delay
    Info (332115):     20.140     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.998
    Info (332115): Data Required Time :    20.140
    Info (332115): Slack              :    15.142 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.142
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.142 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.171      0.316 RR    IC  rst_RESYN122|datac
    Info (332115):      2.276      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.540      0.264 RR    IC  rst|datad
    Info (332115):      2.583      0.043 RR  CELL  rst|combout
    Info (332115):      4.521      1.938 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_a|time[9]|aload
    Info (332115):      4.998      0.477 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.145      0.145  R        clock network delay
    Info (332115):     20.140     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.998
    Info (332115): Data Required Time :    20.140
    Info (332115): Slack              :    15.142 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.459
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.459 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.171      0.316 RR    IC  rst_RESYN122|datac
    Info (332115):      2.276      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.540      0.264 RR    IC  rst|datad
    Info (332115):      2.583      0.043 RR  CELL  rst|combout
    Info (332115):      4.286      1.703 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):      4.656      0.370 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.120      0.953  F        clock network delay
    Info (332115):     20.115     -0.005     uTsu  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.656
    Info (332115): Data Required Time :    20.115
    Info (332115): Slack              :    15.459 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 16.092
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 16.092 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.179      0.179  R        clock network delay
    Info (332115):     20.268      0.089     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.268      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     21.388      1.120 RR    IC  cc_reset_block|mce_bclr_o~4|datac
    Info (332115):     21.493      0.105 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     21.759      0.266 RR    IC  rst|datab
    Info (332115):     21.920      0.161 RR  CELL  rst|combout
    Info (332115):     23.601      1.681 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[2]|aclr
    Info (332115):     24.072      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.169      0.169  R        clock network delay
    Info (332115):     40.164     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.072
    Info (332115): Data Required Time :    40.164
    Info (332115): Slack              :    16.092 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 16.092
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 16.092 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.179      0.179  R        clock network delay
    Info (332115):     20.268      0.089     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.268      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     21.388      1.120 RR    IC  cc_reset_block|mce_bclr_o~4|datac
    Info (332115):     21.493      0.105 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     21.759      0.266 RR    IC  rst|datab
    Info (332115):     21.920      0.161 RR  CELL  rst|combout
    Info (332115):     23.601      1.681 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[2]|aclr
    Info (332115):     24.072      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.169      0.169  R        clock network delay
    Info (332115):     40.164     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.072
    Info (332115): Data Required Time :    40.164
    Info (332115): Slack              :    16.092 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 17.649
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 17.649 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[7]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.179      0.179  R        clock network delay
    Info (332115):     20.268      0.089     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.268      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     21.388      1.120 RR    IC  cc_reset_block|mce_bclr_o~4|datac
    Info (332115):     21.493      0.105 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     21.759      0.266 RR    IC  rst|datab
    Info (332115):     21.920      0.161 RR  CELL  rst|combout
    Info (332115):     23.613      1.693 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|write_delay_cycle[7]|aclr
    Info (332115):     24.084      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     41.738      1.738  R        clock network delay
    Info (332115):     41.733     -0.005     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.084
    Info (332115): Data Required Time :    41.733
    Info (332115): Slack              :    17.649 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.640
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.640 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.992      1.753 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|aclr
    Info (332115):      2.463      0.471 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.823      0.057      uTh  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.463
    Info (332115): Data Required Time :     1.823
    Info (332115): Slack              :     0.640 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.235
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.235 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.992      1.753 RR    IC  cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK|aclr
    Info (332115):      2.463      0.471 RR  CELL  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.171      0.171  R        clock network delay
    Info (332115):      0.228      0.057      uTh  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.463
    Info (332115): Data Required Time :     0.228
    Info (332115): Slack              :     2.235 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.235
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.235 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.992      1.753 RR    IC  cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK|aclr
    Info (332115):      2.463      0.471 RR  CELL  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.171      0.171  R        clock network delay
    Info (332115):      0.228      0.057      uTh  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.463
    Info (332115): Data Required Time :     0.228
    Info (332115): Slack              :     2.235 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.824
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.824 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.718      0.456 RR    IC  rst|dataa
    Info (332115):     20.928      0.210 RR  CELL  rst|combout
    Info (332115):     22.631      1.703 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):     23.001      0.370 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.120      0.953  F        clock network delay
    Info (332115):     20.177      0.057      uTh  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.001
    Info (332115): Data Required Time :    20.177
    Info (332115): Slack              :     2.824 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.844
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.844 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.718      0.456 RR    IC  rst|dataa
    Info (332115):      0.928      0.210 RR  CELL  rst|combout
    Info (332115):      2.638      1.710 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rdbuw|dffe8a[2]|aclr
    Info (332115):      3.109      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.265      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.109
    Info (332115): Data Required Time :     0.265
    Info (332115): Slack              :     2.844 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.844
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.844 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.718      0.456 RR    IC  rst|dataa
    Info (332115):      0.928      0.210 RR  CELL  rst|combout
    Info (332115):      2.638      1.710 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rdbuw|dffe8a[2]|aclr
    Info (332115):      3.109      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.265      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.109
    Info (332115): Data Required Time :     0.265
    Info (332115): Slack              :     2.844 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.848
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.848 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.718      0.456 RR    IC  rst|dataa
    Info (332115):      0.928      0.210 RR  CELL  rst|combout
    Info (332115):      2.612      1.684 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|lvds_receiver_a|lvds_receiving|aclr
    Info (332115):      3.083      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.178      0.178  R        clock network delay
    Info (332115):      0.235      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.083
    Info (332115): Data Required Time :     0.235
    Info (332115): Slack              :     2.848 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.848
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.848 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.718      0.456 RR    IC  rst|dataa
    Info (332115):      0.928      0.210 RR  CELL  rst|combout
    Info (332115):      2.612      1.684 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|lvds_receiver_a|lvds_receiving|aclr
    Info (332115):      3.083      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.178      0.178  R        clock network delay
    Info (332115):      0.235      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.083
    Info (332115): Data Required Time :     0.235
    Info (332115): Slack              :     2.848 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.846
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.846 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.718      0.456 RR    IC  rst|dataa
    Info (332115):     20.928      0.210 RR  CELL  rst|combout
    Info (332115):     22.635      1.707 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):     23.106      0.471 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.203      0.203  R        clock network delay
    Info (332115):     10.260      0.057      uTh  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.106
    Info (332115): Data Required Time :    10.260
    Info (332115): Slack              :    12.846 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.846
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.846 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.718      0.456 RR    IC  rst|dataa
    Info (332115):     20.928      0.210 RR  CELL  rst|combout
    Info (332115):     22.635      1.707 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):     23.106      0.471 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.203      0.203  R        clock network delay
    Info (332115):     10.260      0.057      uTh  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.106
    Info (332115): Data Required Time :    10.260
    Info (332115): Slack              :    12.846 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.158      0.888 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.153      0.311 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk14
    Info (332113):      5.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      5.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      3.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.842      0.888 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.153      0.311 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.158      0.888 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.153      0.311 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk15
    Info (332113):      5.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      5.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      3.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.842      0.888 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.153      0.311 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.171      0.875 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.140      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.829      0.875 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.140      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.171      0.875 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.140      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.829      0.875 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.140      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.892      0.938 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.203      0.311 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.892      0.938 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.203      0.311 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.892      0.938 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.203      0.311 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.892      0.938 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.203      0.311 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.105      0.941 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.206      0.311 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.895      0.941 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.206      0.311 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.105      0.941 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.206      0.311 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.895      0.941 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.206      0.311 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {fibre_rx_clkr}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): Clock            : fibre_rx_clkr
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           fibre_rx_clkr
    Info (332113):      0.344      0.344 RR  CELL  fibre_rx_clkr|combout
    Info (332113):      1.455      1.111 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):      1.766      0.311 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           fibre_rx_clkr
    Info (332113):     20.344      0.344 FF  CELL  fibre_rx_clkr|combout
    Info (332113):     21.455      1.111 FF    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):     21.766      0.311 FF  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : manch_pll_block|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -0.833     -0.833           launch edge time
    Info (332113):     -0.833      0.000           source latency
    Info (332113):     -0.833      0.000           inclk1
    Info (332113):     -0.440      0.393 RR  CELL  inclk1|combout
    Info (332113):     -0.101      0.339 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     -1.128     -1.027 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     -0.191      0.937 RR    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):      0.120      0.311 RR  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     19.167     19.167           launch edge time
    Info (332113):     19.167      0.000           source latency
    Info (332113):     19.167      0.000           inclk1
    Info (332113):     19.560      0.393 RR  CELL  inclk1|combout
    Info (332113):     19.899      0.339 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     18.872     -1.027 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     19.809      0.937 FF    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):     20.120      0.311 FF  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : inclk1|combout
    Info (332113): Clock            : inclk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk1
    Info (332113):      0.393      0.393 RR  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk1
    Info (332113):     20.393      0.393 FF  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk14}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk14
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 FF  CELL  inclk14|combout
    Info (332113):     20.942      0.481 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk15}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk15
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 FF  CELL  inclk15|combout
    Info (332113):     20.942      0.481 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 597 megabytes
    Info: Processing ended: Thu May 10 14:10:44 2012
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:30


