新式矽奈米線電晶體製作與分析 
“Fabrication and Characterization of Novel Si Nanowire Transistors” 
計畫編號：NSC95-2221-E-009-304 
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日 
主持人：林鴻志 交通大學電子工程系副教授 
 
一、 摘要 
中文摘要 
為因應奈米電子紀元的來臨，近年來有關
矽奈米線電晶體製造技術與相關應用的研究
已經如火如荼的展開。基於由本實驗室所發展
出之奈米線新穎製造方法，其利用製作閘極邊
襯(spacer)的概念，以簡易及低成本之製程，自
我對準形成多晶矽奈米線通道之場效電晶
體。然而為製作出一高效能的矽奈米線場效電
晶體，本計畫更進一步提出使用倒 T 型閘極和
雙閘極結構，增加奈米線通道導通面積，並降
低短通道效應。本研究計畫以低成本和簡易製
程之技術，來完成再現性高且可量產之奈米線
並整合各種提高元件性能之方法，相信必可實
現高品質、高性能及高可靠度之奈米電子元
件，並可進一步應用於相關領域和產品。 
英文摘要 
For the coming of nano-electronics era, a 
number of technologies for Si nanowire (NW) 
fabrication and research have been launched. We 
have developed a novel fabrication method of 
NW FETs in a low-cost and simple process. In 
order to accomplish a SiNW FET with high 
performance, we further propose utilizing 
inverse-T gate and double gate structures to 
increase the conducted area of NW channel as 
well as to reduce short-channel effect. By 
integrating the above manner with NWs formed 
by our developed technology, a reliable 
nano-electronic device with high quality and 
excellent performance could be obtained, and 
should be applied to related fields and products. 
 
二、 計畫的緣由與目的 
矽奈米線結構近來已受到各個研究團隊
的矚目。藉由其高表面積/體積比，奈米結構
表面的狀況將會對奈米線內部的載子傳導有
深切的影響。利用此性質，奈米線對於感測元
件應用可提供相當高的偵測靈敏度[1]。一般製
備 奈 米 線 的 方 式 主 要 分 為 兩 類 ， 一 是
bottom-up [2]，另一為 top-down [3]。在大部份
bottom-up 的方式中，以金屬催化成長來形成
奈米線是最為常見的。此法可用來製備不同材
料的奈米線，除了矽奈米線外，還有鍺(Ge)奈
米線[4]、磷化銦(InP)奈米線[5]等。因此這個
方式為各個相關研究機構主要的研究方法。但
是金屬催化成長目前仍有一些問題存在，如奈
米線的長度、直徑和晶格座向皆無法受到良好
的控制，以及在晶圓上無法準確地定位，這意
味其有著再現性不高的疑慮。同時，金屬奈米
粒子的使用亦是一個潛在污染的議題。所以，
這些問題的存在，將會限制一要求高性能表現
之奈米線電子元件的製作。一般以 top-down
製作奈米線的方法，如使用 deep UV [6]和
e-beam [7]等曝光設備，或許可以解決這些課
題。但是這些設備所費不雌，並且常需要 SOI 
(Silicon-on-Insulator)晶圓當作基板材料，故製
作成本的付出相當昂貴。近期本實驗室發展出
  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
(b) 倒T型與倒T雙閘極多晶矽奈米線電晶體： 
圖五為倒 T 型閘極奈米線電晶體之 TEM
剖面圖，我們可以看到奈米線通道坐落在倒 T
型閘極的階梯角落處，因此有兩個通道面可受
倒 T 型閘極的控制；對於倒 T 雙閘極的結構而
言，則三角形奈米線通道的三個面均可受到閘
極的控制。從圖六我們可明顯看到倒 T 雙閘極
的結構有更好的通道控制能力，因此會有最小
的次臨限擺幅(~128mV/dec)與最大的導通電
流，而倒 T 型閘極則會和雙閘極結構結果相
近。 
另外值得一提的重點是，倒 T 雙閘極結構
中的上閘極可以作為調控臨限電壓的輔助閘
極，此特點如圖七所示。此特性可以應用在低
待機功率消耗(low standby power)的可攜式電
子產品上，利用調變元件至較高的臨限電壓以
獲得較低的漏電流，進而降低待機時功率消
耗。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖三、雙閘極(DG)多晶矽奈米線電晶體之 TEM 剖面
圖。 
-2 -1 0 1 2 3 4 5
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
10-5
Single Gate 
Double Gate 
D
ra
in
 C
ur
re
nt
 (A
)
Gate Voltage (V)
SG : W/ L = 50x2nm/ 2um
DG : W/ L = 130x2nm/ 2um
VD = 0.5, 3 V
圖四、雙閘極(DG)與單側閘極(SG)多晶矽奈米線電晶
體之電性比較圖。 
80nm
50nm
40nm
圖五、倒 T 型閘極(ITG)多晶矽奈米線電晶體之 TEM
剖面圖。 
-2 -1 0 1 2 3 4 5
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
10-5
w/o Top Gate  (ITG)
with Top Gate  (ITDG)
D
ra
in
 C
ur
re
nt
 (A
)
Gate Voltage (V)
L = 1.5um,  tox = 18.5nm
VD = 0.5, 2 V
圖六、倒 T 型閘極(ITG)與倒 T 型雙閘極(ITDG)多晶
矽奈米線電晶體之電性比較圖。 
-2 -1 0 1 2 3 4 5
10-12
10-11
10-10
10-9
10-8
10-7
10-6
ITG
D
ra
in
 C
ur
re
nt
 (A
)
Inverse-T Gate Voltage (V)
Vtop-gate = 2 ~ -3 V
Step = 0.5 V
VD = 0.5 V
L = 1.5 um
圖六、倒 T 雙閘極結構中的上閘極作為調控臨限電壓
輔助閘極之電性結果圖。 
