0.6
2019.2
Nov  6 2019
21:57:16
C:/Users/acer/Documents/GitHub/EIT2/VHDL/lab4/dzielnikCLK/dzielnikCLK.srcs/sim_1/new/dzielnik_tb.vhd,1576197684,vhdl,,,,dzielnik_tb,,,,,,,,
C:/Users/acer/Documents/GitHub/EIT2/VHDL/lab4/dzielnikCLK/dzielnikCLK.srcs/sim_1/new/dzielnikclk_tb.vhd,1576195872,vhdl,,,,dzielnikclk_tb,,,,,,,,
C:/Users/acer/Documents/GitHub/EIT2/VHDL/lab4/dzielnikCLK/dzielnikCLK.srcs/sources_1/new/dzielnikclk.vhd,1576199432,vhdl,C:/Users/acer/Documents/GitHub/EIT2/VHDL/lab4/dzielnikCLK/dzielnikCLK.srcs/sim_1/new/dzielnik_tb.vhd,,,dzielnikclk,,,,,,,,
