

================================================================
== Vivado HLS Report for 'FC_1u_1024u_64u_s'
================================================================
* Date:           Fri Dec 27 20:28:12 2019

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        CIFAR_10
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    12.592|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |            |    Latency    | Iteration|  Initiation Interval  |  Trip |          |
        |  Loop Name |  min  |  max  |  Latency |  achieved |   target  | Count | Pipelined|
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |- Loop 1    |  65536|  65536|         2|          1|          1|  65536|    yes   |
        |- Loop 2    |      ?|      ?|         ?|          -|          -|      ?|    no    |
        | + L1       |      ?|      ?|         ?|          -|          -|      ?|    no    |
        |  ++ L1.1   |   1024|   1024|         2|          1|          1|   1024|    yes   |
        |  ++ L2_L3  |      ?|      ?|         7|          1|          1|      ?|    yes   |
        |- Loop 3    |      ?|      ?|         2|          1|          1|      ?|    yes   |
        +------------+-------+-------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|     32|       -|      -|    -|
|Expression       |        -|      9|       0|   1497|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      0|       0|   3126|    -|
|Memory           |       64|      -|    1024|    256|    0|
|Multiplexer      |        -|      -|       -|   2274|    -|
|Register         |        0|      -|    2924|     96|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       64|     41|    3948|   7249|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |       22|     18|       3|     13|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+----------------------+---------+-------+---+------+-----+
    |          Instance         |        Module        | BRAM_18K| DSP48E| FF|  LUT | URAM|
    +---------------------------+----------------------+---------+-------+---+------+-----+
    |cifar_10_mul_32s_bkb_U153  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    |cifar_10_mul_32s_bkb_U154  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    |cifar_10_mul_32s_bkb_U155  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    +---------------------------+----------------------+---------+-------+---+------+-----+
    |Total                      |                      |        0|      0|  0|  3126|    0|
    +---------------------------+----------------------+---------+-------+---+------+-----+

    * DSP48E: 
    +---------------------------+----------------------+--------------+
    |          Instance         |        Module        |  Expression  |
    +---------------------------+----------------------+--------------+
    |cifar_10_mac_mula3i2_U172  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U173  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U174  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U175  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U176  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U177  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U178  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U179  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U180  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U181  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U182  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U183  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U184  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U185  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U186  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U187  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mul_mul_2iS_U156  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U157  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U158  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U159  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U160  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U161  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U162  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U163  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U164  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U165  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U166  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U167  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U168  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U169  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U170  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U171  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    +---------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |A_V_0_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_1123_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_2124_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3125_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_4126_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_5_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_6_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_7_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_8_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_9_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_10_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_11_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_12_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_13_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_14_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_15_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_16_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_17_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_18_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_19_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_20_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_21_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_22_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_23_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_24_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_25_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_26_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_27_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_28_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_29_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_30_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_31_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |B_V_0_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_1127_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_2128_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_3129_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_4130_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_5_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_6_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_7_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_8_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_9_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_10_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_11_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_12_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_13_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_14_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_15_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_16_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_17_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_18_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_19_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_20_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_21_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_22_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_23_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_24_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_25_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_26_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_27_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_28_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_29_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_30_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    |B_V_31_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|    0|  2048|   16|     1|        32768|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total       |                      |       64|1024| 256|    0| 66560| 1024|    64|      1064960|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_2757_p2              |     *    |      3|  0|  20|          32|          32|
    |mul_ln75_5_fu_3399_p2              |     *    |      3|  0|  20|          32|          32|
    |mul_ln75_fu_2714_p2                |     *    |      3|  0|  20|          32|          32|
    |add_ln102_fu_2777_p2               |     +    |      0|  0|  38|          31|           1|
    |add_ln121_fu_2928_p2               |     +    |      0|  0|  44|          37|           1|
    |add_ln215_fu_2978_p2               |     +    |      0|  0|  17|          13|          13|
    |add_ln700_100_fu_3283_p2           |     +    |      0|  0|  32|          32|          32|
    |add_ln700_101_fu_3289_p2           |     +    |      0|  0|  32|          32|          32|
    |add_ln700_104_fu_3262_p2           |     +    |      0|  0|  39|          32|          32|
    |add_ln700_107_fu_3295_p2           |     +    |      0|  0|  32|          32|          32|
    |add_ln700_108_fu_3299_p2           |     +    |      0|  0|  32|          32|          32|
    |add_ln700_111_fu_3304_p2           |     +    |      0|  0|  39|          32|          32|
    |add_ln700_114_fu_3308_p2           |     +    |      0|  0|  39|          32|          32|
    |add_ln700_115_fu_3312_p2           |     +    |      0|  0|  32|          32|          32|
    |add_ln700_116_fu_3318_p2           |     +    |      0|  0|  32|          32|          32|
    |add_ln700_117_fu_3331_p2           |     +    |      0|  0|  32|          32|          32|
    |add_ln700_118_fu_3335_p2           |     +    |      0|  0|  32|          32|          32|
    |add_ln700_89_fu_3258_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln700_92_fu_3266_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_93_fu_3270_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_96_fu_3275_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln700_99_fu_3279_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln78_fu_3424_p2                |     +    |      0|  0|  24|          17|           1|
    |i_10_fu_3430_p2                    |     +    |      0|  0|  15|           7|           1|
    |i_fu_2736_p2                       |     +    |      0|  0|  39|          32|           1|
    |ib_fu_2934_p2                      |     +    |      0|  0|  39|           1|          32|
    |ic_fu_3004_p2                      |     +    |      0|  0|  15|           1|           6|
    |j_5_fu_2789_p2                     |     +    |      0|  0|  13|          11|           1|
    |j_fu_3499_p2                       |     +    |      0|  0|  13|          11|           1|
    |num_imag_fu_2747_p2                |     +    |      0|  0|  39|          32|           1|
    |sub_ln1371_5_fu_3367_p2            |     -    |      0|  0|  25|           1|          18|
    |sub_ln1371_fu_3341_p2              |     -    |      0|  0|  39|           1|          32|
    |and_ln82_fu_3485_p2                |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state17_pp1_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state25_pp2_stage0_iter6  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3128                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3131                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3134                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3137                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3140                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3143                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3146                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3149                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3152                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3155                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3158                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3161                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3164                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3167                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3170                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3173                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3176                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3179                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3182                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3185                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3188                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3191                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3194                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3197                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3200                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3233                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3236                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3239                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3242                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3245                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3248                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3251                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3254                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3257                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3260                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3263                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3266                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3269                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3272                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3275                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3278                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3281                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3284                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3287                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3290                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3293                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3296                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3299                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3302                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3305                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3308                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3311                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3314                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3317                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3320                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3323                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3326                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3359                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3362                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3365                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3368                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3371                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3374                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3377                  |    and   |      0|  0|   2|           1|           1|
    |icmp_ln102_fu_2772_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln105_fu_2783_p2              |   icmp   |      0|  0|  13|          11|          12|
    |icmp_ln108_fu_2803_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln121_fu_2923_p2              |   icmp   |      0|  0|  21|          37|          37|
    |icmp_ln124_5_fu_3033_p2            |   icmp   |      0|  0|  11|           6|           7|
    |icmp_ln124_fu_2940_p2              |   icmp   |      0|  0|  11|           6|           7|
    |icmp_ln149_fu_2731_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln72_fu_2679_p2               |   icmp   |      0|  0|  18|          32|           3|
    |icmp_ln78_fu_3418_p2               |   icmp   |      0|  0|  18|          17|          18|
    |icmp_ln79_fu_3436_p2               |   icmp   |      0|  0|  13|          11|          12|
    |icmp_ln82_5_fu_3413_p2             |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_6_fu_3463_p2             |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_fu_3480_p2               |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln95_fu_2692_p2               |   icmp   |      0|  0|  18|          32|           1|
    |icmp_ln96_fu_2742_p2               |   icmp   |      0|  0|  18|          32|          32|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state12_pp0_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state29_pp3_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |output_data_fu_3386_p3             |  select  |      0|  0|  18|           1|          18|
    |select_ln127_10_fu_2954_p3         |  select  |      0|  0|  32|           1|          32|
    |select_ln127_9_fu_2946_p3          |  select  |      0|  0|   6|           1|           1|
    |select_ln127_fu_3324_p3            |  select  |      0|  0|  32|           1|           1|
    |select_ln78_10_fu_3468_p3          |  select  |      0|  0|   2|           1|           1|
    |select_ln78_9_fu_3455_p3           |  select  |      0|  0|   7|           1|           7|
    |select_ln78_fu_3442_p3             |  select  |      0|  0|  11|           1|           1|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |    xor   |      0|  0|   2|           2|           1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      9|  0|1497|        1273|        1186|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------+-----+-----------+-----+-----------+
    |                Name                | LUT | Input Size| Bits| Total Bits|
    +------------------------------------+-----+-----------+-----+-----------+
    |A_V_0_address1                      |   15|          3|    5|         15|
    |A_V_0_d1                            |   15|          3|   16|         48|
    |A_V_10_address1                     |   15|          3|    5|         15|
    |A_V_10_d1                           |   15|          3|   16|         48|
    |A_V_1123_address1                   |   15|          3|    5|         15|
    |A_V_1123_d1                         |   15|          3|   16|         48|
    |A_V_11_address1                     |   15|          3|    5|         15|
    |A_V_11_d1                           |   15|          3|   16|         48|
    |A_V_12_address1                     |   15|          3|    5|         15|
    |A_V_12_d1                           |   15|          3|   16|         48|
    |A_V_13_address1                     |   15|          3|    5|         15|
    |A_V_13_d1                           |   15|          3|   16|         48|
    |A_V_14_address1                     |   15|          3|    5|         15|
    |A_V_14_d1                           |   15|          3|   16|         48|
    |A_V_15_address1                     |   15|          3|    5|         15|
    |A_V_15_d1                           |   15|          3|   16|         48|
    |A_V_16_address1                     |   15|          3|    5|         15|
    |A_V_16_d1                           |   15|          3|   16|         48|
    |A_V_17_address1                     |   15|          3|    5|         15|
    |A_V_17_d1                           |   15|          3|   16|         48|
    |A_V_18_address1                     |   15|          3|    5|         15|
    |A_V_18_d1                           |   15|          3|   16|         48|
    |A_V_19_address1                     |   15|          3|    5|         15|
    |A_V_19_d1                           |   15|          3|   16|         48|
    |A_V_20_address1                     |   15|          3|    5|         15|
    |A_V_20_d1                           |   15|          3|   16|         48|
    |A_V_2124_address1                   |   15|          3|    5|         15|
    |A_V_2124_d1                         |   15|          3|   16|         48|
    |A_V_21_address1                     |   15|          3|    5|         15|
    |A_V_21_d1                           |   15|          3|   16|         48|
    |A_V_22_address1                     |   15|          3|    5|         15|
    |A_V_22_d1                           |   15|          3|   16|         48|
    |A_V_23_address1                     |   15|          3|    5|         15|
    |A_V_23_d1                           |   15|          3|   16|         48|
    |A_V_24_address1                     |   15|          3|    5|         15|
    |A_V_24_d1                           |   15|          3|   16|         48|
    |A_V_25_address1                     |   15|          3|    5|         15|
    |A_V_25_d1                           |   15|          3|   16|         48|
    |A_V_26_address1                     |   15|          3|    5|         15|
    |A_V_26_d1                           |   15|          3|   16|         48|
    |A_V_27_address1                     |   15|          3|    5|         15|
    |A_V_27_d1                           |   15|          3|   16|         48|
    |A_V_28_address1                     |   15|          3|    5|         15|
    |A_V_28_d1                           |   15|          3|   16|         48|
    |A_V_29_address1                     |   15|          3|    5|         15|
    |A_V_29_d1                           |   15|          3|   16|         48|
    |A_V_30_address1                     |   15|          3|    5|         15|
    |A_V_30_d1                           |   15|          3|   16|         48|
    |A_V_3125_address1                   |   15|          3|    5|         15|
    |A_V_3125_d1                         |   15|          3|   16|         48|
    |A_V_31_address1                     |   15|          3|    5|         15|
    |A_V_31_d1                           |   15|          3|   16|         48|
    |A_V_4126_address1                   |   15|          3|    5|         15|
    |A_V_4126_d1                         |   15|          3|   16|         48|
    |A_V_5_address1                      |   15|          3|    5|         15|
    |A_V_5_d1                            |   15|          3|   16|         48|
    |A_V_6_address1                      |   15|          3|    5|         15|
    |A_V_6_d1                            |   15|          3|   16|         48|
    |A_V_7_address1                      |   15|          3|    5|         15|
    |A_V_7_d1                            |   15|          3|   16|         48|
    |A_V_8_address1                      |   15|          3|    5|         15|
    |A_V_8_d1                            |   15|          3|   16|         48|
    |A_V_9_address1                      |   15|          3|    5|         15|
    |A_V_9_d1                            |   15|          3|   16|         48|
    |B_V_0_address1                      |   15|          3|   11|         33|
    |B_V_0_d1                            |   15|          3|   16|         48|
    |B_V_10_address1                     |   15|          3|   11|         33|
    |B_V_10_d1                           |   15|          3|   16|         48|
    |B_V_1127_address1                   |   15|          3|   11|         33|
    |B_V_1127_d1                         |   15|          3|   16|         48|
    |B_V_11_address1                     |   15|          3|   11|         33|
    |B_V_11_d1                           |   15|          3|   16|         48|
    |B_V_12_address1                     |   15|          3|   11|         33|
    |B_V_12_d1                           |   15|          3|   16|         48|
    |B_V_13_address1                     |   15|          3|   11|         33|
    |B_V_13_d1                           |   15|          3|   16|         48|
    |B_V_14_address1                     |   15|          3|   11|         33|
    |B_V_14_d1                           |   15|          3|   16|         48|
    |B_V_15_address1                     |   15|          3|   11|         33|
    |B_V_15_d1                           |   15|          3|   16|         48|
    |B_V_16_address1                     |   15|          3|   11|         33|
    |B_V_16_d1                           |   15|          3|   16|         48|
    |B_V_17_address1                     |   15|          3|   11|         33|
    |B_V_17_d1                           |   15|          3|   16|         48|
    |B_V_18_address1                     |   15|          3|   11|         33|
    |B_V_18_d1                           |   15|          3|   16|         48|
    |B_V_19_address1                     |   15|          3|   11|         33|
    |B_V_19_d1                           |   15|          3|   16|         48|
    |B_V_20_address1                     |   15|          3|   11|         33|
    |B_V_20_d1                           |   15|          3|   16|         48|
    |B_V_2128_address1                   |   15|          3|   11|         33|
    |B_V_2128_d1                         |   15|          3|   16|         48|
    |B_V_21_address1                     |   15|          3|   11|         33|
    |B_V_21_d1                           |   15|          3|   16|         48|
    |B_V_22_address1                     |   15|          3|   11|         33|
    |B_V_22_d1                           |   15|          3|   16|         48|
    |B_V_23_address1                     |   15|          3|   11|         33|
    |B_V_23_d1                           |   15|          3|   16|         48|
    |B_V_24_address1                     |   15|          3|   11|         33|
    |B_V_24_d1                           |   15|          3|   16|         48|
    |B_V_25_address1                     |   15|          3|   11|         33|
    |B_V_25_d1                           |   15|          3|   16|         48|
    |B_V_26_address1                     |   15|          3|   11|         33|
    |B_V_26_d1                           |   15|          3|   16|         48|
    |B_V_27_address1                     |   15|          3|   11|         33|
    |B_V_27_d1                           |   15|          3|   16|         48|
    |B_V_28_address1                     |   15|          3|   11|         33|
    |B_V_28_d1                           |   15|          3|   16|         48|
    |B_V_29_address1                     |   15|          3|   11|         33|
    |B_V_29_d1                           |   15|          3|   16|         48|
    |B_V_30_address1                     |   15|          3|   11|         33|
    |B_V_30_d1                           |   15|          3|   16|         48|
    |B_V_3129_address1                   |   15|          3|   11|         33|
    |B_V_3129_d1                         |   15|          3|   16|         48|
    |B_V_31_address1                     |   15|          3|   11|         33|
    |B_V_31_d1                           |   15|          3|   16|         48|
    |B_V_4130_address1                   |   15|          3|   11|         33|
    |B_V_4130_d1                         |   15|          3|   16|         48|
    |B_V_5_address1                      |   15|          3|   11|         33|
    |B_V_5_d1                            |   15|          3|   16|         48|
    |B_V_6_address1                      |   15|          3|   11|         33|
    |B_V_6_d1                            |   15|          3|   16|         48|
    |B_V_7_address1                      |   15|          3|   11|         33|
    |B_V_7_d1                            |   15|          3|   16|         48|
    |B_V_8_address1                      |   15|          3|   11|         33|
    |B_V_8_d1                            |   15|          3|   16|         48|
    |B_V_9_address1                      |   15|          3|   11|         33|
    |B_V_9_d1                            |   15|          3|   16|         48|
    |ap_NS_fsm                           |  105|         22|    1|         22|
    |ap_done                             |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter6             |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1             |   15|          3|    1|          3|
    |ap_phi_mux_i_0_phi_fu_2634_p4       |    9|          2|    7|         14|
    |ap_phi_mux_ib_0_phi_fu_2589_p4      |    9|          2|   32|         64|
    |ap_phi_mux_ic_0_phi_fu_2612_p4      |    9|          2|    6|         12|
    |ap_phi_mux_p_0300_0_phi_fu_2600_p4  |    9|          2|   32|         64|
    |i3_0_reg_2530                       |    9|          2|   32|         64|
    |i_0_reg_2630                        |    9|          2|    7|         14|
    |ib_0_reg_2585                       |    9|          2|   32|         64|
    |ic_0_reg_2608                       |    9|          2|    6|         12|
    |in_stream_a_V_V_blk_n               |    9|          2|    1|          2|
    |indvar_flatten6_reg_2574            |    9|          2|   37|         74|
    |indvar_flatten_reg_2619             |    9|          2|   17|         34|
    |iter_0_reg_2552                     |    9|          2|   31|         62|
    |j2_0_reg_2563                       |    9|          2|   11|         22|
    |j_0_reg_2641                        |    9|          2|   11|         22|
    |num_imag_0_reg_2541                 |    9|          2|   32|         64|
    |out_stream_V_V_blk_n                |    9|          2|    1|          2|
    |out_stream_V_V_din                  |   15|          3|   32|         96|
    |p_0300_0_reg_2596                   |    9|          2|   32|         64|
    |real_start                          |    9|          2|    1|          2|
    +------------------------------------+-----+-----------+-----+-----------+
    |Total                               | 2274|        460| 1903|       5397|
    +------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_3930       |  32|   0|   32|          0|
    |A_ROW_4                   |  32|   0|   32|          0|
    |A_V_0_load_reg_4437       |  16|   0|   16|          0|
    |A_V_16_load_reg_4527      |  16|   0|   16|          0|
    |A_V_18_load_reg_4542      |  16|   0|   16|          0|
    |A_V_2124_load_reg_4452    |  16|   0|   16|          0|
    |B_COL_4                   |  32|   0|   32|          0|
    |B_ROW_4                   |  32|   0|   32|          0|
    |B_ROW_4_load_reg_3879     |  32|   0|   32|          0|
    |B_V_0_load_reg_4442       |  16|   0|   16|          0|
    |B_V_10_load_reg_4497      |  16|   0|   16|          0|
    |B_V_1127_load_reg_4293    |  16|   0|   16|          0|
    |B_V_11_load_reg_4318      |  16|   0|   16|          0|
    |B_V_12_load_reg_4507      |  16|   0|   16|          0|
    |B_V_13_load_reg_4323      |  16|   0|   16|          0|
    |B_V_14_load_reg_4517      |  16|   0|   16|          0|
    |B_V_15_load_reg_4328      |  16|   0|   16|          0|
    |B_V_16_load_reg_4532      |  16|   0|   16|          0|
    |B_V_17_load_reg_4333      |  16|   0|   16|          0|
    |B_V_18_load_reg_4547      |  16|   0|   16|          0|
    |B_V_19_load_reg_4338      |  16|   0|   16|          0|
    |B_V_20_load_reg_4557      |  16|   0|   16|          0|
    |B_V_2128_load_reg_4457    |  16|   0|   16|          0|
    |B_V_21_load_reg_4343      |  16|   0|   16|          0|
    |B_V_22_load_reg_4567      |  16|   0|   16|          0|
    |B_V_23_load_reg_4348      |  16|   0|   16|          0|
    |B_V_24_load_reg_4577      |  16|   0|   16|          0|
    |B_V_25_load_reg_4353      |  16|   0|   16|          0|
    |B_V_26_load_reg_4587      |  16|   0|   16|          0|
    |B_V_27_load_reg_4358      |  16|   0|   16|          0|
    |B_V_28_load_reg_4597      |  16|   0|   16|          0|
    |B_V_29_load_reg_4363      |  16|   0|   16|          0|
    |B_V_30_load_reg_4607      |  16|   0|   16|          0|
    |B_V_3129_load_reg_4298    |  16|   0|   16|          0|
    |B_V_31_load_reg_4368      |  16|   0|   16|          0|
    |B_V_4130_load_reg_4467    |  16|   0|   16|          0|
    |B_V_5_load_reg_4303       |  16|   0|   16|          0|
    |B_V_6_load_reg_4477       |  16|   0|   16|          0|
    |B_V_7_load_reg_4308       |  16|   0|   16|          0|
    |B_V_8_load_reg_4487       |  16|   0|   16|          0|
    |B_V_9_load_reg_4313       |  16|   0|   16|          0|
    |KER_bound_reg_3908        |  32|   0|   32|          0|
    |KER_size_0_reg_3888       |  32|   0|   32|          0|
    |KER_size_1_reg_3903       |  32|   0|   32|          0|
    |OFMDim_current_4          |  32|   0|   32|          0|
    |add_ln102_reg_3939        |  31|   0|   31|          0|
    |add_ln700_101_reg_4687    |  32|   0|   32|          0|
    |add_ln700_104_reg_4652    |  32|   0|   32|          0|
    |add_ln700_105_reg_4657    |  32|   0|   32|          0|
    |add_ln700_106_reg_4662    |  32|   0|   32|          0|
    |add_ln700_109_reg_4667    |  32|   0|   32|          0|
    |add_ln700_110_reg_4672    |  32|   0|   32|          0|
    |add_ln700_112_reg_4677    |  32|   0|   32|          0|
    |add_ln700_113_reg_4682    |  32|   0|   32|          0|
    |add_ln700_116_reg_4692    |  32|   0|   32|          0|
    |add_ln700_118_reg_4697    |  32|   0|   32|          0|
    |add_ln700_89_reg_4617     |  32|   0|   32|          0|
    |add_ln700_90_reg_4622     |  32|   0|   32|          0|
    |add_ln700_91_reg_4627     |  32|   0|   32|          0|
    |add_ln700_94_reg_4632     |  32|   0|   32|          0|
    |add_ln700_95_reg_4637     |  32|   0|   32|          0|
    |add_ln700_97_reg_4642     |  32|   0|   32|          0|
    |add_ln700_98_reg_4647     |  32|   0|   32|          0|
    |and_ln82_reg_4730         |   1|   0|    1|          0|
    |ap_CS_fsm                 |  21|   0|   21|          0|
    |ap_done_reg               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1   |   1|   0|    1|          0|
    |i3_0_reg_2530             |  32|   0|   32|          0|
    |i_0_reg_2630              |   7|   0|    7|          0|
    |ib_0_reg_2585             |  32|   0|   32|          0|
    |ic_0_reg_2608             |   6|   0|    6|          0|
    |ic_reg_4091               |   6|   0|    6|          0|
    |icmp_ln108_reg_3953       |   1|   0|    1|          0|
    |icmp_ln121_reg_3967       |   1|   0|    1|          0|
    |icmp_ln124_5_reg_4373     |   1|   0|    1|          0|
    |icmp_ln124_reg_3976       |   1|   0|    1|          0|
    |icmp_ln149_reg_3913       |   1|   0|    1|          0|
    |icmp_ln78_reg_4714        |   1|   0|    1|          0|
    |indvar_flatten6_reg_2574  |  37|   0|   37|          0|
    |indvar_flatten_reg_2619   |  17|   0|   17|          0|
    |iter_0_reg_2552           |  31|   0|   31|          0|
    |j2_0_reg_2563             |  11|   0|   11|          0|
    |j_0_reg_2641              |  11|   0|   11|          0|
    |mul_ln1352_100_reg_4512   |  32|   0|   32|          0|
    |mul_ln1352_102_reg_4522   |  32|   0|   32|          0|
    |mul_ln1352_104_reg_4537   |  32|   0|   32|          0|
    |mul_ln1352_106_reg_4552   |  32|   0|   32|          0|
    |mul_ln1352_108_reg_4562   |  32|   0|   32|          0|
    |mul_ln1352_110_reg_4572   |  32|   0|   32|          0|
    |mul_ln1352_112_reg_4582   |  32|   0|   32|          0|
    |mul_ln1352_114_reg_4592   |  32|   0|   32|          0|
    |mul_ln1352_116_reg_4602   |  32|   0|   32|          0|
    |mul_ln1352_118_reg_4612   |  32|   0|   32|          0|
    |mul_ln1352_88_reg_4447    |  32|   0|   32|          0|
    |mul_ln1352_90_reg_4462    |  32|   0|   32|          0|
    |mul_ln1352_92_reg_4472    |  32|   0|   32|          0|
    |mul_ln1352_94_reg_4482    |  32|   0|   32|          0|
    |mul_ln1352_96_reg_4492    |  32|   0|   32|          0|
    |mul_ln1352_98_reg_4502    |  32|   0|   32|          0|
    |mul_ln75_5_reg_4709       |  32|   0|   32|          0|
    |mul_ln75_reg_3898         |  32|   0|   32|          0|
    |num_imag_0_reg_2541       |  32|   0|   32|          0|
    |num_imag_reg_3925         |  32|   0|   32|          0|
    |p_0300_0_reg_2596         |  32|   0|   32|          0|
    |reg_2671                  |   6|   0|    6|          0|
    |reg_2675                  |   6|   0|    6|          0|
    |select_ln127_10_reg_3986  |  32|   0|   32|          0|
    |select_ln127_9_reg_3981   |   6|   0|    6|          0|
    |select_ln78_9_reg_4723    |   7|   0|    7|          0|
    |sext_ln215_242_reg_3991   |  64|   0|   64|          0|
    |start_once_reg            |   1|   0|    1|          0|
    |tmp_69_reg_3893           |  32|   0|   37|          5|
    |tmp_72_reg_4704           |  17|   0|   17|          0|
    |tmp_V_330_reg_3843        |  32|   0|   32|          0|
    |tmp_V_332_reg_3848        |  32|   0|   32|          0|
    |tmp_V_334_reg_3856        |  32|   0|   32|          0|
    |tmp_V_338_reg_3862        |  32|   0|   32|          0|
    |tmp_V_340_reg_3870        |  32|   0|   32|          0|
    |tmp_V_reg_3837            |  32|   0|   32|          0|
    |trunc_ln180_10_reg_4734   |   5|   0|    5|          0|
    |trunc_ln180_11_reg_3962   |   5|   0|    5|          0|
    |trunc_ln180_12_reg_3957   |   5|   0|    5|          0|
    |trunc_ln180_reg_4739      |   5|   0|    5|          0|
    |zext_ln215_reg_4097       |   6|   0|   64|         58|
    |icmp_ln121_reg_3967       |  64|  32|    1|          0|
    |icmp_ln124_5_reg_4373     |  64|  32|    1|          0|
    |icmp_ln124_reg_3976       |  64|  32|    1|          0|
    +--------------------------+----+----+-----+-----------+
    |Total                     |2924|  96| 2798|         63|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+-------------------------+-----+-----+------------+--------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|start_out                | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|start_write              | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
+-------------------------+-----+-----+------------+--------------------+--------------+

