## 编译指令
以反引号\`开头的标识符是verilog系统编译指令
### \`define \`undef
\`define用于文本替换，类似与c  
\`undef用于取消之前宏定义  
```verilog
//define使用实例
`define DATA_WIDTH 16

reg [`DATA_WIDTH-1:0] data;
```

### 条件编译指令
\`ifdef, \`ifndef, \`elsif, \`else, \`endif  
example:  
```verilog
`ifdef       MCU51
    parameter DATA_DW = 8   ;
`elsif       WINDOW
    parameter DATA_DW = 64  ;
`else
    parameter DATA_DW = 32  ;
`endif
```

### \`include
可以在编译时，将一个verilog文件内嵌到另一个verilog文件中，类似于c的#include  
例子 \`include "header.v" 

### \`timescale
知识： verilog模型中，时延具有具体的单位时间描述，使用该指令将时间单位与实际时间相关联  
用于定义时延，仿真的单位和精度，格式如下  
```verilog
`timescale      time_unit / time_precision
```
`timescale` 表示时间单位  
`time_presision`  表示时间精度  
均是由数字以及单位 s（秒），ms（毫秒），us（微妙），ns（纳秒），ps（皮秒）和 fs（飞秒）组成。  
时间精度可以和时间单位一样，但是时间精度大小*不能超过*时间单位大小  
```verilog
//输出端z会延迟5.21ns输出A&B的结果
`timescale 1ns/100ps    //时间单位为1ns，精度为100ps，合法
//`timescale 100ps/1ns  //不合法
module AndFunc(Z, A, B);
    output Z;
    input A, B ;
    assign #5.207 Z = A & B
endmodule
```
作用域：持续到直到遇到另一个\`timescale指令或\`resetall指令  
如果一个设计中的多个模块都带有 \`timescale 时，模拟器总是定位在所有模块的最小时延精度上，并且所有时延都相应地换算为最小时延精度，时延单位并不受影响。  

### \`default_nettype
下面指令用于为隐式的线网变量指定为线网类型，即将没有被声明的连线定义为线网类型  
\`default_nettype  
该实例定义的缺省的线网为线与类型。因此，如果在此指令后面的任何模块中的连线没有说明，那么该线网被假定为线与类型。  
```verilog
//Z1 无定义就使用，系统默认Z1为wire型变量，有 Warning 无 Error
module test_and(
        input      A,
        input      B,
        output     Z);
    assign Z1 = A & B ;  
endmodule
```
下面实例定义后，将不再自动产生 wire 型变量。  
\`default_nettype none  
```verilog
//Z1无定义就使用，由于编译指令的存在，系统会报Error，从而检查出书写错误
`default_nettype none
module test_and(
        input      A,
        input      B,
        output     Z);
    assign Z1 = A & B ;  
endmodule
```

### \`resetall
将所有编译指令重新设置为全省值  
可以使缺省连线类型为线网类型  
**当 \`resetall 加到模块最后时，可以将当前的 \`timescale 取消防止进一步传递，只保证当前的 \`timescale 在局部有效，避免 \`timescale 的错误继承**

### \`celldefine ,\`endcelldefine
用于将模块标记为单元模块，他们包含模块的定义。  
```verilog
`celldefine
module (
    input      clk,
    input      rst,
    output     clk_pll,
    output     flag);
        ……
endmodule
`endcelldefine
```

### \`unconnected_drive,\`nounconnected_drive
在模块实例化中，出现在这两个编译指令间的任何未连接的输入端口，为正偏电路状态或者为反偏电路状态。  
```verilog
`unconnected_drive pull1
. . .
 / *在这两个程序指令间的所有未连接的输入端口为正偏电路状态（连接到高电平） * /
`nounconnected_drive


`unconnected_drive pull0
. . .
 / *在这两个程序指令间的所有未连接的输入端口为反偏电路状态（连接到低电平） * /
`nounconnected_drive 
```



