<!DOCTYPE html>
<html class="writer-html5" lang="en" >
<head>
  <meta charset="utf-8" />
  <meta name="viewport" content="width=device-width, initial-scale=1.0" /><!-- OneTrust Cookies Consent Notice start for xilinx.github.io --><script src="https://cdn.cookielaw.org/scripttemplates/otSDKStub.js" data-document-language="true" type="text/javascript" charset="UTF-8" data-domain-script="03af8d57-0a04-47a6-8f10-322fa00d8fc7" ></script>
<script type="text/javascript">
function OptanonWrapper() { }
</script><!-- OneTrust Cookies Consent Notice end for xilinx.github.io --><title>RTC_GEN RTL カーネルの作成 - Vitis™ チュートリアル 2022.1 の資料</title>
      <link rel="stylesheet" href="../../../../../_static/pygments.css" type="text/css" />
      <link rel="stylesheet" href="../../../../../_static/css/theme.css" type="text/css" />
      <link rel="stylesheet" href="../../../../../_static/_static/custom.css" type="text/css" /><!--[if lt IE 9]>
    <script src="../../../../../_static/js/html5shiv.min.js"></script>
  <![endif]--><script data-url_root="../../../../../" id="documentation_options" src="../../../../../_static/documentation_options.js"></script>
        <script src="../../../../../_static/jquery.js"></script>
        <script src="../../../../../_static/underscore.js"></script>
        <script src="../../../../../_static/_sphinx_javascript_frameworks_compat.js"></script>
        <script src="../../../../../_static/doctools.js"></script>
    <script src="../../../../../_static/js/theme.js"></script>
    <link rel="index" title="Index" href="../../../../../genindex.html" />
    <link rel="search" title="Search" href="../../../../../search.html" /> 
</head>

<body class="wy-body-for-nav"> 
  <div class="wy-grid-for-nav">
    <nav data-toggle="wy-nav-shift" class="wy-nav-side">
      <div class="wy-side-scroll">
        <div class="wy-side-nav-search"><a href="../../../../../index.html" class="icon icon-home">Vitis™ チュートリアル <img src="../../../../../_static/xilinx-header-logo.svg" class="logo" alt="Logo"/> </a><div class="version">2022.1</div>
<div role="search">
  <form id="rtd-search-form" class="wy-form" action="../../../../../search.html" method="get">
    <input type="text" name="q" placeholder="Search docs" />
    <input type="hidden" name="check_keywords" value="yes" />
    <input type="hidden" name="area" value="default" />
  </form>
</div>
        </div><div class="wy-menu wy-menu-vertical" data-spy="affix" role="navigation" aria-label="Navigation menu">
              <p class="caption" role="heading"><span class="caption-text">English</span></p><ul><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/master/docs/index.html">Main</a></li></ul><p class="caption" role="heading"><span class="caption-text">入門</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../../Getting_Started/Vitis-Getting-Started.html">概要</a></li></ul><p class="caption" role="heading"><span class="caption-text">アクセラレーション</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../Hardware-Acceleration.html">ハードウェア アクセラレーション</a></li></ul><p class="caption" role="heading"><span class="caption-text">AI エンジン</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../../AI_Engine_Development/AI_Engine_Development.html">AI エンジン開発</a></li></ul><p class="caption" role="heading"><span class="caption-text">プラットフォーム</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../../Vitis_Platform_Creation/Vitis_Platform_Creation.html">Vitis プラットフォームの作成</a></li></ul><p class="caption" role="heading"><span class="caption-text">その他のバージョン</span></p><ul><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2021-2/build/html/index.html">2021.2</a></li><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2021-1/build/html/index.html">2021.1</a></li><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2020-2/docs/build/html/index.html">2020.2</a></li><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2020-1/docs/build/html/indexE.html">2020.1</a></li></ul></div>
      </div>
    </nav>

    <section data-toggle="wy-nav-shift" class="wy-nav-content-wrap"><nav class="wy-nav-top" aria-label="Mobile navigation menu"  style="background: black" ><i data-toggle="wy-nav-top" class="fa fa-bars"></i> <a href="../../../../../index.html">Vitis™ チュートリアル</a></nav>

      <div class="wy-nav-content">
        <div class="rst-content">
          <div role="navigation" aria-label="Page navigation"><ul class="wy-breadcrumbs"><li><a href="../../../../../index.html" class="icon icon-home"></a>&raquo;</li> <li>RTL カーネル (rtc_gen) の作成</li><li class="wy-breadcrumbs-aside"><a href="../../../../../_sources/docs/Hardware_Acceleration/Design_Tutorials/03-rtl_stream_kernel_integration/doc/rtc_gen_tutorial.md.txt" rel="nofollow">ページ ソースの表示</a></li></ul><hr/>
</div>
          <div role="main" class="document" itemscope="itemscope" itemtype="http://schema.org/Article">
           <div itemprop="articleBody">
             
  <div class="section" id="rtc-gen-rtl-kernel-creation">
<h1>RTL カーネル (rtc_gen) の作成<a class="headerlink" href="#rtc-gen-rtl-kernel-creation" title="Permalink to this heading">¶</a></h1>
<p>Vitis/Vivado RTL Kernel Wizard を使用すると、簡単に RTL ベースのカーネルを作成および開発して、ほかの HLS C または Vitis ビジョン ライブラリ ベースのカーネルを Vitis とシームレスに統合できます。このチュートリアルでは、rtc_gen カーネルを作成する詳細な手順を示します。チュートリアルのターゲット プラットフォームには、Alveo U200 を使用します。</p>
<div class="section" id="determine-top-level-design-specification">
<h2>最上位デザインの仕様の決定<a class="headerlink" href="#determine-top-level-design-specification" title="Permalink to this heading">¶</a></h2>
<p>rtc_gen カーネルは、フォント ライブラリをグローバル メモリからオンチップ SRAM に読み出し、AXI-Stream ポートを介してクロック画像を出力する必要があります。フォント ライブラリの読み出しは 1 回限りのジョブであり、通常の作業でグローバル メモリ帯域幅の要件はありません。このため、フォント読み出しポートに 32 ビット (データ バス) の AXI4 マスター インターフェイスを使用して、リソースを節約します。ダウンストリーム処理のパイプラインでは、XF_NPP8 形式 (毎クロック サイクルで 8 ピクセル処理) を使用するため、AXI-Stream 幅を 64 ビットに選択し、AXI-Stream トランザクションごとに 8 ピクセルを転送できるようにします。制御レジスタには、XRT と互換性のある AXI スレーブ インターフェイスを使用するので、標準の OpenCL API を使用してカーネルをプログラムおよび制御できます。</p>
<p>このため、rtc_gen カーネルの最上位デザイン仕様を次のように一般化します。</p>
<p><strong>バス インターフェイス</strong></p><ul class="simple"> <li><p>制御用の AXI4-Lite スレーブ インターフェイス</p></li> <li><p>データ幅 32 ビット、アドレス幅 64 ビットのフォント データの読み込み用の AXI4-Lite マスター インターフェイス</p></li> <li><p>データ幅 64 ビットのクロック桁画像出力用の AXI-Stream マスター インターフェイス</p></li> </ul>
<p><strong>制御レジスタ</strong></p>
<table border="1" class="docutils">
<thead>
<tr>
<th>番号</th>
<th>引数</th>
<th>幅</th>
<th>説明</th>
</tr>
</thead>
<tbody>
<tr>
<td>0</td>
<td>work_mode</td>
<td>1</td>
<td>[0]: カーネルの動作モードを決定します。<br> 0 - AXI 読み出しマスターを介してグローバル メモリからオンチップ SRAM までのフォントを読み込みます。<br> 1 - AXI-Stream マスターを介して RTC 桁の図を出力します。</td>
</tr>
<tr>
<td>1</td>
<td>cs_count</td>
<td>32</td>
<td>[21:0]: センチ秒カウンター。たとえば、システム クロックが 200MHz の場合、cs_count は 2,000,000 に設定する必要があります。</td>
</tr>
<tr>
<td>2</td>
<td>time_format</td>
<td>1</td>
<td>[0]: カーネルの動作モードを決定します。<br> 0 - AXI 読み出しマスターを介してグローバル メモリからオンチップ SRAM までのフォントを読み込みます。<br> 1 - AXI-Stream マスターを介して RTC 桁の図を出力します。</td>
</tr>
<tr>
<td>3</td>
<td>time_set_val</td>
<td>32</td>
<td>内部フリーランニング クロックの時間値を設定します。<br> [31:24] - 時間 <br> [23:16] - 分 <br> [15:8] - 秒 <br> [7:0] - センチ秒</td>
</tr>
<tr>
<td>4</td>
<td>time_set_en</td>
<td>1</td>
<td>[0]: このビットに 1 を書き込むと、time_set_value が内部フリーランニング クロックに読み込まれます。</td>
</tr>
<tr>
<td>5</td>
<td>time_val</td>
<td>32</td>
<td>内部リアルタイム クロック時間値の読み取り専用レジスタ: <br> [31:24] - 時間 <br> [23:16] - 分 <br> [15:8] - 秒 <br> [7:0] - センチ秒</td>
</tr>
<tr>
<td>6</td>
<td>read_addr</td>
<td>64</td>
<td>AXI マスター ポインター。これは、フォント ライブラリ用の FPGA デバイス バッファー アドレスです。</td>
</tr>
</tbody>
</table><div align="center"><img src="./images/rtc_gen_block.png" alt="RTL Kernel" > </div><br/></div>
<div class="section" id="use-rtl-kernel-wizard-to-create-kernel-frame">
<h2>RTL Kernel Wizard を使用したカーネル フレームの作成<a class="headerlink" href="#use-rtl-kernel-wizard-to-create-kernel-frame" title="Permalink to this heading">¶</a></h2>
<p>では、RTL Kernel Wizard を使用して rtc_gen カーネルのフレームを作成します。Vivado からウィザードを起動します。RTL カーネルおよび RTL Kernel Wizard の詳細なユーザー ガイドは、<a class="reference external" href="https://japan.xilinx.com/html_docs/xilinx2020_1/vitis_doc/devrtlkernel.html#qnk1504034323350">Vitis アプリケーション アクセラレーション開発フローの資料</a>を参照してください。</p>
<p>git repo の ./rtc_gen ディレクトリに移動し、vivado_project という名前のディレクトリを作成してから、このディレクトリを入力します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">cd</span> <span class="o">./</span><span class="n">rtc_gen</span> <span class="n">mkdir</span> <span class="n">vivado_project</span> <span class="n">cd</span> <span class="o">./</span><span class="n">vivado_project</span> <span class="n">vivado</span> <span class="o">&amp;</span></pre></div>
</div>
<p>先ほど作成した vivado_project ディレクトリに、rtc_gen_kernel という名前の新しい RTL プロジェクトを作成します。パーツを選択するページで、*[Alveo U200 Data Center Accelerator Card] を選択します。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_1.png" alt="RTL Kernel" > </div><br/><p>プロジェクトが作成されたら、Flow Navigator で [IP Catalog] をクリックし、IP カタログの検索ボックスに「RTL Kernel」と入力し、RTL Kernel Wizard をダブルクリックしてウィザードを起動します。</p>
<p>次の図のように、RTL Kernel Wizard の [General Settings] タブでカーネル名を <strong>rtc_gen</strong> に設定し、カーネル ベンダーを <strong>xilinx.com</strong> に設定し、[has reset] オプションの値を 1 に変更します。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_2.png" alt="RTL Kernel" > </div><br/><p>[Scalars] タブでカーネル引数をデザイン仕様として設定します。次の図の <strong>[Control Register]</strong> の表を参照してください。<strong>read_addr</strong> レジスタは、AXI マスター ポインターのようにスカラー引数とは見なされないため、このタブで設定する必要はありません。ここでは引数の型として <strong>uint</strong> を使用していますが、これらのビットはすべて使用されない可能性があります。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_3.png" alt="RTL Kernel" > </div><br/><p>[Global Memory] タブでデザイン仕様に従って AXI マスター インターフェイス パラメーターを設定します。AXI マスター インターフェイスに <strong>fontread_axi_m</strong> という名前を付け、幅を 4 バイト (32 ビット) に変更し、関連する引数名を <strong>read_addr</strong> に設定します。次のスナップショットを参照してください。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_4.png" alt="RTL Kernel" > </div><br/><p>[Streaming Interfaces] タブで AXI4-Sttream インターフェイスの数を 1 に設定し、<strong>dataout_axis_m</strong> という名前にし、モードを <strong>[Master]</strong> に設定し、幅を 8 バイト (64 ビット) に設定します。次のスナップショットを参照してください。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_5.png" alt="RTL Kernel" > </div><br/><p>最後にウィザードのサマリ ページを確認し、[OK] ボタンをクリックして RTL カーネルの最上位フレームワークを生成します。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_6.png" alt="RTL Kernel" > </div><br/><p>次の [Generate Output Products] ポップアップ ウィンドウでは、[Skip] ボタンをクリックしてウィンドウを閉じます。これで、[Sources] ビューの [Design Sources] グループに rtc_gen.xci ファイルが表示されるよになります。rtc_gen.xci ファイルを右クリックし、[Open IP Example Design] をクリックします。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_7.png" alt="RTL Kernel" > </div><br/><p>[Open IP Example Design] ポップアップ ウィンドウで [OK] ボタンをクリックすると、rtc_gen_ex という名前の別のプロジェクトが ./vavado_project ディレクトリに作成され、別の Vivado セッションで自動的に開きます。主な作業プロジェクトとして rtc_gen_ex を使用し、rtc_gen カーネル開発を終了します。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_8.png" alt="RTL Kernel" > </div><br/><p>rtc_gen_ex プロジェクトには、自動的に生成された Verilog/SystemVerilog ソース コード ファイルがいくつか表示されます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">rtc_gen_control_s_axi</span><span class="o">.</span><span class="n">v</span> <span class="n">rtc_gen_example_adder</span><span class="o">.</span><span class="n">v</span> <span class="n">rtc_gen_example_axi_read_master</span><span class="o">.</span><span class="n">sv</span> <span class="n">rtc_gen_example_axi_write_master</span><span class="o">.</span><span class="n">sv</span> <span class="n">rtc_gen_example_counter</span><span class="o">.</span><span class="n">sv</span> <span class="n">rtc_gen_example_number_generator</span><span class="o">.</span><span class="n">sv</span> <span class="n">rtc_gen_example</span><span class="o">.</span><span class="n">sv</span> <span class="n">rtc_gen_example_vadd_axis</span><span class="o">.</span><span class="n">sv</span> <span class="n">rtc_gen_example_vadd</span><span class="o">.</span><span class="n">sv</span> <span class="n">rtc_gen_tb</span><span class="o">.</span><span class="n">sv</span> <span class="n">rtc_gen</span><span class="o">.</span><span class="n">v</span></pre></div>
</div>
<p>[Sources] ビューの [Hierarchy] タブでは、HDL ファイル階層を確認できます。これでカーネル フレームワークの作成は終了です。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_9.png" alt="RTL Kernel" > </div><br/></div>
<div class="section" id="rtc-gen-kernel-development">
<h2>rtc_gen カーネルの開発<a class="headerlink" href="#rtc-gen-kernel-development" title="Permalink to this heading">¶</a></h2>
<p>rtc_gen カーネルでは、次の生成済み RTL ファイルを使用します。</p><ul> <li><p><strong>rtc_gen_control_s_axi.v</strong></p>
<p>上位レベルのシステムおよび XRT への AXI Lite スレーブ インターフェイスで、すべてのカーネル引数とカーネル制御信号 (ap_start、ap_done、ap_idle、ap_ready) が含まれます。このモジュールを少し変更して、読み取り専用レジスタの time_val を実現します。</p></li> <li><p><strong>rtc_gen_example_axi_read_master.sv</strong></p>
<p>単純な AXI Lite 読み出しマスターで、カーネルから直接呼び出すことができます。4 つの制御信号を使用してマスターをトリガーし、データ読み出しタスクを完了します。</p><ul class="simple"> <li><p>ctrl_start: マスター ステート マシンを開始する単一のサイクル パルス</p></li> <li><p>ctrl_done: AXI 読み出しタスクの終了を示す単一のサイクル パルス</p></li> <li><p>ctrl_addr_offset: AXI 読み出し操作のベース アドレス。この信号は、カーネル引数 read_addr を使用すると駆動できます。</p></li> <li><p>ctrl_xfer_size_in_bytes: AXI バスから読み出されるバイト数。</p></li> </ul>
<p>マスターの例もデータ転送の読み出しに AXI-Stream ポートを使用します。このポートは、データ パイプラインのように FIFO に簡単に接続できます。</p></li> <li><p><strong>rtc_gen_example_counter.sv</strong></p>
<p>AXI 読み出しマスターの例のサブモジュール。</p></li> <li><p><strong>rtc_gen.v</strong> すべてのサブモジュールをインスタンシエートする最上位のカーネル ラッパーの例です。このモジュールを変更して、rtc_gen カーネルを構築します。</p></li> <li><p><strong>rt_gen_tb.sv</strong> ザイリンクス AXI Verification IP を使用したテストベンチの例です。このテストベンチを変更して rtc_gen カーネルをテストできます。</p></li> </ul>
<p>AXI 読み出しマスターの接続の詳細は、これらの 5 つのファイルに加えて、rtc_gen_example_vadd.sv を参照することもできます。AXI-Stream ポートの場合は単純なので、参照用の例は必要ありません。rtc_gen カーネルの場合、Verilog ファイルの rtc_gen_core.v が作成され、カーネルのコア ファンクションを完了します。rtc_gen_core のファンクション図を次に示します。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_10.png" alt="RTL Kernel" > </div><br/><p>コアのソース コード ディレクトリをクリーンにするため、生成した RTL ファイル、新しく作成した RTL ファイル、または変更した RTL ファイルを ~/rtc_gen/src ディレクトリにすべて配置します。これらのソース コード ファイルのディレクトリを確認してください。SPSR.v は、FPGA BlockRAM に合成できるパラメーター変更可能な SRAM テンプレートです。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">src</span><span class="o">/</span><span class="n">rtc_gen_control_s_axi</span><span class="o">.</span><span class="n">v</span> <span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">src</span><span class="o">/</span><span class="n">rtc_gen_core</span><span class="o">.</span><span class="n">v</span> <span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">src</span><span class="o">/</span><span class="n">rtc_gen_example_axi_read_master</span><span class="o">.</span><span class="n">sv</span> <span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">src</span><span class="o">/</span><span class="n">rtc_gen_example_counter</span><span class="o">.</span><span class="n">sv</span> <span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">src</span><span class="o">/</span><span class="n">rtc_gen_tb</span><span class="o">.</span><span class="n">sv</span> <span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">src</span><span class="o">/</span><span class="n">rtc_gen</span><span class="o">.</span><span class="n">v</span> <span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">src</span><span class="o">/</span><span class="n">SPSR</span><span class="o">.</span><span class="n">v</span></pre></div>
</div>
<p>次に、Vivado の rtc_gen_ex プロジェクトから既存のすべての Verilog/SystemVerilog ソース コード (IP グループ内のものを除く) を削除し、./rtc_gen/src のファイルをプロジェクト ([Simulation-Only Sources] の場合は rtc_gen_tb.sv、[Design Sources] の場合はその他のファイル) を追加します。デザイン階層は次の図のようになります。rtc_gen カーネルのコーディングはこれで終了です。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_11.png" alt="RTL Kernel" > </div><br/><p>これで、標準的な Vivado デザイン手法を使用して、デザインをシミュレーションし、通常の RTL デザイン フローを実行できるようになりました。提供されるテキスト形式のフォント ライブラリ ファイル (./rtc_gen ディレクトリの font_sim_data.txt) を rtc_gen_tb.sv テストベンチで読み込むと、シミュレーションできます。シミュレーション実行の場合は、これを ./rtc_gen/vivado_project/rtc_gen_ex/rtc_gen_ex.sim/sim_1/behav/xsim/ にコピーします。</p>
</div>
<div class="section" id="package-the-rtl-kernel">
<h2>RTL カーネルのパッケージ<a class="headerlink" href="#package-the-rtl-kernel" title="Permalink to this heading">¶</a></h2>
<p>デザインに問題がないことを確認したら、[Flow] メニューから [Generate RTL Kernel] をクリックし、ポップアップ ウィンドウで [Sources-only kernel] を選択し、[OK] ボタンをクリックしたら、RTL カーネル (rtc_gen) の作成は終了です。</p>
<div align="center"><img src="./images/rtl_kernel_wiz_12.png" alt="RTL Kernel" > </div><br/><p>生成されたカーネル ファイルは ./rtc_gen/vivado_project/rtc_gen_ex/rtc_gen.xo で、ダウンストリームの Vitis 統合フローで使用できます。Vivado の [Tcl Console] ビューからは、Vivado が実際に次のコマンド ラインを使用してカーネルのパッケージを終了したことがわかります。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">package_xo</span> <span class="o">-</span><span class="n">xo_path</span> <span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">vivado_project</span><span class="o">/</span><span class="n">rtc_gen_ex</span><span class="o">/</span><span class="n">exports</span><span class="o">/</span><span class="n">rtc_gen</span><span class="o">.</span><span class="n">xo</span> \ <span class="o">-</span><span class="n">kernel_name</span> <span class="n">rtc_gen</span> \ <span class="o">-</span><span class="n">ip_directory</span> <span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">vivado_project</span><span class="o">/</span><span class="n">rtc_gen_ex</span><span class="o">/</span><span class="n">rtc_gen</span> \ <span class="o">-</span><span class="n">kernel_xml</span> <span class="o">./</span><span class="n">rtc_gen</span><span class="o">/</span><span class="n">vivado_project</span><span class="o">/</span><span class="n">rtc_gen_ex</span><span class="o">/</span><span class="n">imports</span><span class="o">/</span><span class="n">kernel</span><span class="o">.</span><span class="n">xml</span></pre></div>
</div>
<p>./rtc_gen/vivado_project/rtc_gen_ex/rtc_gen は rtc_gen IP のフォルダーで、./rtc_gen/vivado_project/rtc_gen_ex/imports/kernel.xml はカーネル記述ファイルです。これらをスタンドアロンのディレクトリにコピーし、上記のコマンド ラインを使うと、カーネルをパッケージできます。これは、./hw/rtc_gen_ip ディレクトリと ./hw/rtc_gen_kernel.xml ファイルの元にもなります。</p>
<p align="center"><sup>Copyright&copy; 2020 Xilinx</sup></p></div>
</div>


           </div>
          </div>
          
                  <style>.footer { position: fixed; left: 0; bottom: 0; width: 100%; }</style>
				  
				  <footer>

  <hr/>

  <div role="contentinfo">
    <p>© Copyright 2019-2022, Xilinx, Inc.. <span class="lastupdated">Last updated on May 16, 2022.</span></p>
  </div>



										<div class="aem-Grid aem-Grid--16">
											<div class="aem-GridColumn aem-GridColumn--xxxlarge--none aem-GridColumn--xsmall--16 aem-GridColumn--offset--xsmall--0 aem-GridColumn--xlarge--none aem-GridColumn--xxlarge--none aem-GridColumn--default--none aem-GridColumn--offset--large--1 aem-GridColumn--xlarge--12 aem-GridColumn--offset--default--0 aem-GridColumn--xxlarge--10 aem-GridColumn--offset--xlarge--2 aem-GridColumn--offset--xxlarge--3 aem-GridColumn--offset--xxxlarge--4 aem-GridColumn--xsmall--none aem-GridColumn--large--none aem-GridColumn aem-GridColumn--large--14 aem-GridColumn--xxxlarge--8 aem-GridColumn--default--16">
												<div class="container-fluid sub-footer">

													                    <div class="row">
                        <div class="col-xs-24">
                          <p><a target="_blank" href="https://www.amd.com/en/corporate/copyright">Terms and Conditions</a> | <a target="_blank" href="https://www.amd.com/en/corporate/privacy">Privacy</a> | <a target="_blank" href="https://www.amd.com/en/corporate/cookies">Cookie Policy</a> | <a target="_blank" href="https://www.amd.com/en/corporate/trademarks">Trademarks</a> | <a target="_blank" href="https://www.amd.com/system/files/documents/statement-human-trafficking-forced-labor.pdf">Statement on Forced Labor</a> | <a target="_blank" href="https://www.amd.com/en/corporate/competition">Fair and Open Competition</a> | <a target="_blank" href="https://www.amd.com/system/files/documents/amd-uk-tax-strategy.pdf">UK Tax Strategy</a> | <a target="_blank" href="https://docs.xilinx.com/v/u/9x6YvZKuWyhJId7y7RQQKA">Inclusive Terminology</a> | <a href="#cookiessettings" class="ot-sdk-show-settings">Cookies Settings</a></p>
                        </div>
                    </div>
												</div>
											</div>
										</div> </br> Built with <a href="https://www.sphinx-doc.org/">Sphinx</a> using a <a href="https://github.com/readthedocs/sphinx_rtd_theme">theme</a> provided by <a href="https://readthedocs.org">Read the Docs</a>.</footer>
        </div>
      </div>
    </section>
  </div>
  <script>
      jQuery(function () {
          SphinxRtdTheme.Navigation.enable(true);
      });
  </script>
 <script type="text/javascript">
    $(document).ready(function() {
        $(".toggle > *").hide();
        $(".toggle .header").show();
        $(".toggle .header").click(function() {
            $(this).parent().children().not(".header").toggle(400);
            $(this).parent().children(".header").toggleClass("open");
        })
    });
</script>


</body>
</html>