# Questa_Verification_Tutorials
Examples for [Questa-Altera FPGA Starter Editionで始めるRTL検証](https://zenn.dev/audiy/books/fcd9c279361102)  
  
![](https://cdn-ak.f.st-hatena.com/images/fotolife/A/AUDIY/20251130/20251130172335.png)

## 概要
当リポジトリは「[Questa-Altera FPGA Starter Editionで始めるRTL検証](https://zenn.dev/audiy/books/fcd9c279361102)」に記載の内容を実際に実行するためのExample集です。

## サンプルプロジェクト一覧
### 01_GUI
第4章「[基本的なRTLシミュレーション\~GUI実行\~](https://zenn.dev/audiy/books/fcd9c279361102/viewer/8badfe)」で使用するサンプルファイル一式です。  
この章では、Questa - Altera FPGA Starter EditionのGUI環境を使用してプロジェクト作成から波形確認までを実践します。
### 02_Batch
第5章「[基本的なRTLシミュレーション\~バッチ実行\~](https://zenn.dev/audiy/books/fcd9c279361102/viewer/4d25a4)」で使用するサンプルファイル一式です。  
この章では、第3章で行ったシミュレーションのほとんどをバッチファイルやマクロファイルによって自動化し、波形確認まで効率化する手法を紹介します。
### 04_Coverage
第7章「[高度な検証2：コードカバレッジ](https://zenn.dev/audiy/books/fcd9c279361102/viewer/dab99d)」で使用するサンプルファイル一式です。  
この章では、検証の網羅度を確認するコードカバレッジをQuesta - Altera FPGA Starter Editionで実施する方法及び結果の確認方法について紹介します。
### 05_Assertion
第8章「[高度な検証3：アサーションベース検証](https://zenn.dev/audiy/books/fcd9c279361102/viewer/8ecb94)」で使用するサンプルファイル一式です。  
この章では、SystemVerilog Assertionによるアサーション検証及びデバッグについて紹介します。

## License
当リポジトリは[CERN OHL-P v2](https://gitlab.com/ohwr/project/cernohl/-/wikis/uploads/3eff4154d05e7a0459f3ddbf0674cae4/cern_ohl_p_v2.txt)でライセンスしますので、ライセンスの範囲でご自由にご利用ください。
