# FPGA

Проекты на САПР Xiliinx Vivado: project_VidTimeGen, project_GenPipeVer, project_ImplToF

project_VidTimeGen:
Реализация генерации потока сигналов для некого видеоинтерфейса.
Интерфейс (в общем виде):
hsync, hblank : out std_logic;
vsync, vblank : out std_logic;
active_video : out std_logic;
video_data : out std_logic_vector(…. )
На входе константные значения таймингов (определяемых протоколом передачи данных в интерфейсе), счётные значения числа пройденных пикселей/строк (Cntr_w и Cntr_h) и видеоданные (для простоты используется последовательность счётных значений чисел от 0)
На выходе комбинации значений управляющих сигналов (входящих в интерфейс), и видеоданные (последовательность счётных значений чисел от 0)
Передача данных происходит по 1 пикселю за такт. Сначала передается 1 строка начиная с левого конца, потом 2 строка и тд.
SORCES DESCRIPTION:
Test.vhd - блок выдачи константных значений таймингов и генерации синхросигнала и сигнала сброса rst
VidTimeGen.vhd - блок выдачи управляющих сигналов (входящих в интерфейс) и видеоданных (для условности генерирующихся в данном блоке и считываемых посредством регистра Video_data_in)
project_VidTimeGen.jpg - схема протокола обработки данных

project_GenPipeVer:
Реализация конвейера, вычисляющего некоторую функцию от входных сигналов, изменяющихся с каждым тактом.
На входе 5 чисел шириной 16 бит, вычисление среднего арифметического.
Деление происходит через умножение на константу и отбрасывание младших 16 битов.
Реализована поддержка протокола, позволяющего блоку, который потактово посылает данные в конвейер, сообщать есть ли данные в каждом такте, а блоку, получающему данные из него – готов ли он в данном такте принять результаты.
Реализовано автоматическое тестирование в отдельном блоке тестирования с задержками при проверке, приостанавливающих вычисление в основном конвейере.
SORCES DESCRIPTION:
Test.vhd - обвязка рабочих блоков с генерацией синхросигнала и сигнала сброса rst
Gen.vhd - блок генерации пяти 16-битовых чисел с сигналом валидности данных o_valid
Pipe.vhd - блок равномерной конвейеризации вычисления сумм, умножения на константу и отбрасывания младших битов
Ver.vhd - блок сравнения разультата вычислений и эталоном с выводом бита ошибки вычислений и генерацией сигнала прерывания этих вычислений (задержки при проверке)
project_GenPipeVer.jpg - схема блоков

project_Hascol:
Реализация обработки 64 целочисленных значений по выражению вычисления дисперсий на языке описания конвейерно-параллельных конструкций Hascol.
Результаты работы программы и сравнение с эталонными значениями из программы на Python отражены на графиках в файле с подробным описанием project_Hascol_description.pdf