	component qsys1 is
		port (
			clk_clk       : in  std_logic := 'X'; -- clk
			reset_reset_n : in  std_logic := 'X'; -- reset_n
			uart0_rxd     : in  std_logic := 'X'; -- rxd
			uart0_txd     : out std_logic         -- txd
		);
	end component qsys1;

