Analysis & Synthesis report for SingleCycleCPU
Thu May 14 19:25:30 2015
Quartus II Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Logic Cells Representing Combinational Loops
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Port Connectivity Checks: "addsub16:inst|full_adder:FA15"
 12. Port Connectivity Checks: "instruction_register:inst8|instruct_MSDFF:inst4|D_Latch:Master"
 13. Port Connectivity Checks: "sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master"
 14. Port Connectivity Checks: "sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell"
 15. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                      ;
+------------------------------------+----------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Thu May 14 19:25:29 2015        ;
; Quartus II Version                 ; 9.1 Build 304 01/25/2010 SP 1 SJ Web Edition ;
; Revision Name                      ; SingleCycleCPU                               ;
; Top-level Entity Name              ; CPU                                          ;
; Family                             ; Cyclone II                                   ;
; Total logic elements               ; 1,149                                        ;
;     Total combinational functions  ; 1,149                                        ;
;     Dedicated logic registers      ; 0                                            ;
; Total registers                    ; 0                                            ;
; Total pins                         ; 78                                           ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 0                                            ;
; Embedded Multiplier 9-bit elements ; 0                                            ;
; Total PLLs                         ; 0                                            ;
+------------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; CPU                ; SingleCycleCPU     ;
; Family name                                                                ; Cyclone II         ; Stratix II         ;
; Use Generated Physical Constraints File                                    ; Off                ;                    ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Show Parameter Settings Tables in Synthesis Report                         ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                 ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                                 ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------+
; D_Latch.vhd                      ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/D_Latch.vhd              ;
; Master_Slave_DFF.vhd             ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/Master_Slave_DFF.vhd     ;
; sram_cell.vhd                    ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/sram_cell.vhd            ;
; sram_register.vhd                ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/sram_register.vhd        ;
; decode4to16.vhd                  ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/decode4to16.vhd          ;
; sram_chip.bdf                    ; yes             ; User Block Diagram/Schematic File  ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/sram_chip.bdf            ;
; sign_ext.vhd                     ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/sign_ext.vhd             ;
; mux16.bdf                        ; yes             ; User Block Diagram/Schematic File  ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/mux16.bdf                ;
; addsub16.vhd                     ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/addsub16.vhd             ;
; instruction_register.bdf         ; yes             ; User Block Diagram/Schematic File  ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/instruction_register.bdf ;
; instruct_MSDFF.vhd               ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/instruct_MSDFF.vhd       ;
; CPU.bdf                          ; yes             ; User Block Diagram/Schematic File  ; C:/Users/brandon/Documents/Systems Organization/Lab3_SingleCycleCPU/CPU.bdf                  ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                     ;
+---------------------------------------------+-------------------------------------------------------------------+
; Resource                                    ; Usage                                                             ;
+---------------------------------------------+-------------------------------------------------------------------+
; Estimated Total logic elements              ; 1,149                                                             ;
;                                             ;                                                                   ;
; Total combinational functions               ; 1149                                                              ;
; Logic element usage by number of LUT inputs ;                                                                   ;
;     -- 4 input functions                    ; 589                                                               ;
;     -- 3 input functions                    ; 539                                                               ;
;     -- <=2 input functions                  ; 21                                                                ;
;                                             ;                                                                   ;
; Logic elements by mode                      ;                                                                   ;
;     -- normal mode                          ; 1149                                                              ;
;     -- arithmetic mode                      ; 0                                                                 ;
;                                             ;                                                                   ;
; Total registers                             ; 0                                                                 ;
;     -- Dedicated logic registers            ; 0                                                                 ;
;     -- I/O registers                        ; 0                                                                 ;
;                                             ;                                                                   ;
; I/O pins                                    ; 78                                                                ;
; Maximum fan-out node                        ; instruction_register:inst8|instruct_MSDFF:inst6|D_Latch:Slave|Q~1 ;
; Maximum fan-out                             ; 65                                                                ;
; Total fan-out                               ; 4075                                                              ;
; Average fan-out                             ; 3.32                                                              ;
+---------------------------------------------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                              ;
+-------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node          ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                             ; Library Name ;
+-------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
; |CPU                                ; 1149 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 78   ; 0            ; |CPU                                                                                            ; work         ;
;    |addsub16:inst|                  ; 69 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst                                                                              ; work         ;
;       |convert:DISPLAY0|            ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|convert:DISPLAY0                                                             ; work         ;
;       |convert:DISPLAY1|            ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|convert:DISPLAY1                                                             ; work         ;
;       |convert:DISPLAY2|            ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|convert:DISPLAY2                                                             ; work         ;
;       |convert:DISPLAY3|            ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|convert:DISPLAY3                                                             ; work         ;
;       |full_adder:FA0|              ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA0                                                               ; work         ;
;       |full_adder:FA10|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA10                                                              ; work         ;
;       |full_adder:FA11|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA11                                                              ; work         ;
;       |full_adder:FA12|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA12                                                              ; work         ;
;       |full_adder:FA13|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA13                                                              ; work         ;
;       |full_adder:FA14|             ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA14                                                              ; work         ;
;       |full_adder:FA15|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA15                                                              ; work         ;
;       |full_adder:FA1|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA1                                                               ; work         ;
;       |full_adder:FA2|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA2                                                               ; work         ;
;       |full_adder:FA3|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA3                                                               ; work         ;
;       |full_adder:FA4|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA4                                                               ; work         ;
;       |full_adder:FA5|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA5                                                               ; work         ;
;       |full_adder:FA6|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA6                                                               ; work         ;
;       |full_adder:FA7|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA7                                                               ; work         ;
;       |full_adder:FA8|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA8                                                               ; work         ;
;       |full_adder:FA9|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|full_adder:FA9                                                               ; work         ;
;       |xorGate:GX1|                 ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|addsub16:inst|xorGate:GX1                                                                  ; work         ;
;    |decode4to16:inst5|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|decode4to16:inst5                                                                          ; work         ;
;    |instruction_register:inst8|     ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8                                                                 ; work         ;
;       |instruct_MSDFF:inst10|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst10                                           ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst10|D_Latch:Master                            ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst10|D_Latch:Slave                             ; work         ;
;       |instruct_MSDFF:inst12|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst12                                           ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst12|D_Latch:Master                            ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst12|D_Latch:Slave                             ; work         ;
;       |instruct_MSDFF:inst13|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst13                                           ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst13|D_Latch:Master                            ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst13|D_Latch:Slave                             ; work         ;
;       |instruct_MSDFF:inst14|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst14                                           ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst14|D_Latch:Master                            ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst14|D_Latch:Slave                             ; work         ;
;       |instruct_MSDFF:inst1|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst1                                            ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst1|D_Latch:Master                             ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst1|D_Latch:Slave                              ; work         ;
;       |instruct_MSDFF:inst2|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst2                                            ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst2|D_Latch:Master                             ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst2|D_Latch:Slave                              ; work         ;
;       |instruct_MSDFF:inst3|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst3                                            ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst3|D_Latch:Master                             ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst3|D_Latch:Slave                              ; work         ;
;       |instruct_MSDFF:inst4|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst4                                            ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst4|D_Latch:Master                             ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst4|D_Latch:Slave                              ; work         ;
;       |instruct_MSDFF:inst5|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst5                                            ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst5|D_Latch:Master                             ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst5|D_Latch:Slave                              ; work         ;
;       |instruct_MSDFF:inst6|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst6                                            ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst6|D_Latch:Master                             ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst6|D_Latch:Slave                              ; work         ;
;       |instruct_MSDFF:inst7|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst7                                            ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst7|D_Latch:Master                             ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst7|D_Latch:Slave                              ; work         ;
;       |instruct_MSDFF:inst8|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst8                                            ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst8|D_Latch:Master                             ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst8|D_Latch:Slave                              ; work         ;
;       |instruct_MSDFF:inst9|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst9                                            ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst9|D_Latch:Master                             ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst9|D_Latch:Slave                              ; work         ;
;       |instruct_MSDFF:inst|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst                                             ; work         ;
;          |D_Latch:Master|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst|D_Latch:Master                              ; work         ;
;          |D_Latch:Slave|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|instruction_register:inst8|instruct_MSDFF:inst|D_Latch:Slave                               ; work         ;
;    |mux16:inst7|                    ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|mux16:inst7                                                                                ; work         ;
;    |sram_chip:inst1|                ; 1019 (315)        ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1                                                                            ;              ;
;       |sram_register:inst10|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10                                                       ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell0                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell10                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell11                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell12                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell13                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell14                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell15                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell1                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell2|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell2                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell3                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell4                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell5                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell6                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell7                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell8                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell9                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst10|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_register:inst11|        ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11                                                       ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell0                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell10|         ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell10                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell11                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell12                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell13                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell14                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell15|         ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell15                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell1|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell1                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell2                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell3                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell4                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell5                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell6                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell7                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell8|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell8                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell9                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst11|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_register:inst12|        ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12                                                       ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell0                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell10                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell11                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell12                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell13                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell14                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell15                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell1                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell2                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell3                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell4                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell5                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell6                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell7                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell8                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell9                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst12|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_register:inst13|        ; 36 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13                                                       ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell0                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell10                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell11                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell12                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell13                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell14|         ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell14                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell15                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell1                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell2                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell3                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell4                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell5|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell5                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell6                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell7                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell8                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell9|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell9                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst13|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_register:inst14|        ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14                                                       ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell0                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell10                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell11                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell12                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell13                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell14                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell15                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell1                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell2                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell3                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell4                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell5                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell6                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell7                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell8                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell9                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst14|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_register:inst15|        ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15                                                       ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell0                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell10                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell11                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell12                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell13                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell14                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell15                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell1                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell2                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell3                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell4|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell4                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell5                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell6                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell7|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell7                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell8                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell9                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst15|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_register:inst16|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16                                                       ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell0                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell10                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell11                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell12                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell13                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell14                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell15                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell1                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell2                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell3|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell3                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell4                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell5                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell6                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell7                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell8                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell9                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst16|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_register:inst17|        ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17                                                       ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell0                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell10                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell11                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell12                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell13                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell14                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell15                                      ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell1                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell2                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell3                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell4                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell5                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell6                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell7                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell8                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell9                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst17|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_register:inst1|         ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1                                                        ; work         ;
;          |sram_cell:cell0|          ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell0                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell10                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell11                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell12                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell13                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell14                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell15                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell1                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell2                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell3                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell4                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell5                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell6|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell6                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell7                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell8                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell9                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst1|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_register:inst2|         ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2                                                        ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell0                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell10                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell11                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell12                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell13                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell14                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell15                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell1                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell2                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell3                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell4                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell5                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell6                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell7                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell8                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell9                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst2|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_register:inst3|         ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3                                                        ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell0                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell10                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell11                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell12                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell13                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell14                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell15                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell1                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell2                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell3                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell4                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell5                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell6                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell7                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell8                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell9                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst3|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_register:inst6|         ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6                                                        ;              ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell0                                        ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell0|Master_Slave_DFF:cell                  ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell10                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell11                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell12                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell13                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell14                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell15                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell1                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell2                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell3                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell4                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell5                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell6                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell7                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell8                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell9                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst6|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_register:inst7|         ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7                                                        ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell0                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell10                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell11                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell12                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell13                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell14                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell15                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell1                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell2                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell3                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell4                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell5                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell6                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell7                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell8                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell9                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst7|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_register:inst8|         ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8                                                        ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell0                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell10                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell11                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell12                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell13                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell14                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell15                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell1                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell2                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell3                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell4                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell5                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell6                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell7                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell8                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell9                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst8|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_register:inst9|         ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9                                                        ; work         ;
;          |sram_cell:cell0|          ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell0                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell10                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell11                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell12                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell13                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell14                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell15                                       ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;          |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell1                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell2                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell3                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell4                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell5                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell6                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell7                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell8                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;          |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell9                                        ; work         ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst9|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_register:inst|          ; 196 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst                                                         ;              ;
;          |sram_cell:cell0|          ; 13 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell0                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;          |sram_cell:cell10|         ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell10                                        ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell10|Master_Slave_DFF:cell                  ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master   ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave    ;              ;
;          |sram_cell:cell11|         ; 13 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell11                                        ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell11|Master_Slave_DFF:cell                  ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master   ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave    ;              ;
;          |sram_cell:cell12|         ; 13 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell12                                        ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell12|Master_Slave_DFF:cell                  ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master   ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave    ;              ;
;          |sram_cell:cell13|         ; 13 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell13                                        ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell13|Master_Slave_DFF:cell                  ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master   ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave    ;              ;
;          |sram_cell:cell14|         ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell14                                        ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell14|Master_Slave_DFF:cell                  ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master   ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave    ;              ;
;          |sram_cell:cell15|         ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell15                                        ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell15|Master_Slave_DFF:cell                  ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master   ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave    ;              ;
;          |sram_cell:cell1|          ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell1                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell1|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;          |sram_cell:cell2|          ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell2                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell2|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;          |sram_cell:cell3|          ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell3                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell3|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;          |sram_cell:cell4|          ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell4                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell4|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;          |sram_cell:cell5|          ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell5                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell5|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;          |sram_cell:cell6|          ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell6                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell6|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;          |sram_cell:cell7|          ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell7                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell7|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;          |sram_cell:cell8|          ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell8                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell8|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;          |sram_cell:cell9|          ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell9                                         ;              ;
;             |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell9|Master_Slave_DFF:cell                   ;              ;
;                |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;                |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|sram_chip:inst1|sram_register:inst|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
+-------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                                                     ;
+--------------------------------------------------------------------------------------------+-----+
; Logic Cell Name                                                                            ;     ;
+--------------------------------------------------------------------------------------------+-----+
; sram_chip:inst1|sram_register:inst8|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; instruction_register:inst8|instruct_MSDFF:inst2|D_Latch:Slave|Q                            ;     ;
; sram_chip:inst1|sram_register:inst7|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; instruction_register:inst8|instruct_MSDFF:inst6|D_Latch:Slave|Q                            ;     ;
; sram_chip:inst1|sram_register:inst6|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst9|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; instruction_register:inst8|instruct_MSDFF:inst9|D_Latch:Slave|Q                            ;     ;
; sram_chip:inst1|sram_register:inst12|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst14|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst10|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst16|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; instruction_register:inst8|instruct_MSDFF:inst13|D_Latch:Slave|Q                           ;     ;
; sram_chip:inst1|sram_register:inst2|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst1|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_chip:inst1|sram_register:inst3|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst13|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst15|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst11|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst17|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; instruction_register:inst8|instruct_MSDFF:inst5|D_Latch:Slave|Q                            ;     ;
; instruction_register:inst8|instruct_MSDFF:inst1|D_Latch:Slave|Q                            ;     ;
; instruction_register:inst8|instruct_MSDFF:inst12|D_Latch:Slave|Q                           ;     ;
; instruction_register:inst8|instruct_MSDFF:inst8|D_Latch:Slave|Q                            ;     ;
; instruction_register:inst8|instruct_MSDFF:inst4|D_Latch:Slave|Q                            ;     ;
; sram_chip:inst1|sram_register:inst14|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst8|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst2|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst15|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst7|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst12|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst1|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst13|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst10|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst6|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_chip:inst1|sram_register:inst11|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst9|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst16|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst3|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst17|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst14|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst12|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst10|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst16|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst7|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst8|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst6|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst9|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst1|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst2|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_chip:inst1|sram_register:inst3|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst15|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst13|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst11|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst17|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst12|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst7|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst1|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst13|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst8|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst14|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst2|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst15|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst6|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst10|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_chip:inst1|sram_register:inst11|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst16|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst9|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst3|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst17|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst8|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst7|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst6|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst9|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst12|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst14|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst10|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst16|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst2|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst1|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_chip:inst1|sram_register:inst3|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst13|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst15|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst11|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst17|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst14|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst8|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst2|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst15|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst7|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst12|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst1|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst13|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst10|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_chip:inst1|sram_register:inst6|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_chip:inst1|sram_register:inst|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; Number of logic cells representing combinational loops                                     ; 540 ;
+--------------------------------------------------------------------------------------------+-----+
Table restricted to first 100 entries. Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------+
; 16:1               ; 16 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |CPU|sram_chip:inst1|DataOutB[6]  ;
; 16:1               ; 16 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |CPU|sram_chip:inst1|DataOutA[11] ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "addsub16:inst|full_adder:FA15"                                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; cout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instruction_register:inst8|instruct_MSDFF:inst4|D_Latch:Master"                     ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; notq ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master" ;
+------+--------+----------+------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                  ;
+------+--------+----------+------------------------------------------------------------------------------------------+
; notq ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.      ;
+------+--------+----------+------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell"           ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; notq ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 14 19:25:01 2015
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off SingleCycleCPU -c SingleCycleCPU
Info: Found 2 design units, including 1 entities, in source file d_latch.vhd
    Info: Found design unit 1: D_Latch-arch
    Info: Found entity 1: D_Latch
Info: Found 2 design units, including 1 entities, in source file master_slave_dff.vhd
    Info: Found design unit 1: Master_Slave_DFF-arch
    Info: Found entity 1: Master_Slave_DFF
Info: Found 2 design units, including 1 entities, in source file sram_cell.vhd
    Info: Found design unit 1: sram_cell-arch
    Info: Found entity 1: sram_cell
Info: Found 2 design units, including 1 entities, in source file sram_register.vhd
    Info: Found design unit 1: sram_register-arch
    Info: Found entity 1: sram_register
Info: Found 2 design units, including 1 entities, in source file decode4to16.vhd
    Info: Found design unit 1: decode4to16-arch
    Info: Found entity 1: decode4to16
Info: Found 1 design units, including 1 entities, in source file sram_chip.bdf
    Info: Found entity 1: sram_chip
Info: Found 4 design units, including 2 entities, in source file sign_ext.vhd
    Info: Found design unit 1: converter-ARCH
    Info: Found design unit 2: sign_ext-ARCH
    Info: Found entity 1: converter
    Info: Found entity 2: sign_ext
Info: Found 1 design units, including 1 entities, in source file mux16.bdf
    Info: Found entity 1: mux16
Info: Found 8 design units, including 4 entities, in source file addsub16.vhd
    Info: Found design unit 1: xorGate-ARCH
    Info: Found design unit 2: full_adder-ARCH
    Info: Found design unit 3: convert-ARCH
    Info: Found design unit 4: addsub16-struct
    Info: Found entity 1: xorGate
    Info: Found entity 2: full_adder
    Info: Found entity 3: convert
    Info: Found entity 4: addsub16
Info: Found 1 design units, including 1 entities, in source file instruction_register.bdf
    Info: Found entity 1: instruction_register
Info: Found 2 design units, including 1 entities, in source file instruct_msdff.vhd
    Info: Found design unit 1: instruct_MSDFF-arch
    Info: Found entity 1: instruct_MSDFF
Info: Found 1 design units, including 1 entities, in source file cpu.bdf
    Info: Found entity 1: CPU
Info: Elaborating entity "CPU" for the top level hierarchy
Info: Elaborating entity "sram_chip" for hierarchy "sram_chip:inst1"
Info: Elaborating entity "sram_register" for hierarchy "sram_chip:inst1|sram_register:inst"
Info: Elaborating entity "sram_cell" for hierarchy "sram_chip:inst1|sram_register:inst|sram_cell:cell0"
Warning (10036): Verilog HDL or VHDL warning at sram_cell.vhd(16): object "notQ" assigned a value but never read
Info: Elaborating entity "Master_Slave_DFF" for hierarchy "sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell"
Warning (10036): Verilog HDL or VHDL warning at Master_Slave_DFF.vhd(16): object "notInter" assigned a value but never read
Info: Elaborating entity "D_Latch" for hierarchy "sram_chip:inst1|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master"
Info: Elaborating entity "mux16" for hierarchy "mux16:inst7"
Info: Elaborating entity "instruction_register" for hierarchy "instruction_register:inst8"
Info: Elaborating entity "instruct_MSDFF" for hierarchy "instruction_register:inst8|instruct_MSDFF:inst4"
Warning (10036): Verilog HDL or VHDL warning at instruct_MSDFF.vhd(16): object "notInter" assigned a value but never read
Info: Elaborating entity "sign_ext" for hierarchy "sign_ext:inst2"
Info: Elaborating entity "converter" for hierarchy "sign_ext:inst2|converter:extend0"
Info: Elaborating entity "addsub16" for hierarchy "addsub16:inst"
Info: Elaborating entity "xorGate" for hierarchy "addsub16:inst|xorGate:GX0"
Info: Elaborating entity "full_adder" for hierarchy "addsub16:inst|full_adder:FA0"
Info: Elaborating entity "convert" for hierarchy "addsub16:inst|convert:DISPLAY0"
Info: Elaborating entity "decode4to16" for hierarchy "decode4to16:inst3"
Warning: Tri-state node(s) do not directly drive top-level pin(s)
    Warning: Converted tri-state node "mux16:inst7|Output[15]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[14]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[13]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[12]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[11]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[10]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[9]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[8]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[7]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[6]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[5]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[4]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[3]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[2]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[1]" into a selector
    Warning: Converted tri-state node "mux16:inst7|Output[0]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[15]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[14]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[13]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[12]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[11]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[10]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[9]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[8]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[7]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[6]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[5]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[4]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[3]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[2]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[1]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutA[0]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[15]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[14]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[13]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[12]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[11]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[10]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[9]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[8]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[7]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[6]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[5]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[4]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[3]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[2]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[1]" into a selector
    Warning: Converted tri-state node "sram_chip:inst1|DataOutB[0]" into a selector
Warning: Ignored assignments for entity "SingleCycleCPU" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity SingleCycleCPU -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity SingleCycleCPU -section_id "Root Region" was ignored
Warning: Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "Instruction[1]"
    Warning (15610): No output dependent on input pin "Instruction[0]"
Info: Implemented 1227 device resources after synthesis - the final resource count might be different
    Info: Implemented 18 input pins
    Info: Implemented 60 output pins
    Info: Implemented 1149 logic cells
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 58 warnings
    Info: Peak virtual memory: 242 megabytes
    Info: Processing ended: Thu May 14 19:25:30 2015
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:39


