Fitter report for MIPS_Pipeline
Sun Dec 08 19:30:22 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |MIPS_Pipeline|altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ALTSYNCRAM
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 08 19:30:22 2024      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; MIPS_Pipeline                              ;
; Top-level Entity Name              ; MIPS_Pipeline                              ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C5F256C6                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 568 / 5,136 ( 11 % )                       ;
;     Total combinational functions  ; 476 / 5,136 ( 9 % )                        ;
;     Dedicated logic registers      ; 278 / 5,136 ( 5 % )                        ;
; Total registers                    ; 278                                        ;
; Total pins                         ; 18 / 183 ( 10 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 2,048 / 423,936 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 1 / 46 ( 2 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 22     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; R0_out[0] ; Incomplete set of assignments ;
; R0_out[1] ; Incomplete set of assignments ;
; R0_out[2] ; Incomplete set of assignments ;
; R0_out[3] ; Incomplete set of assignments ;
; R0_out[4] ; Incomplete set of assignments ;
; R0_out[5] ; Incomplete set of assignments ;
; R0_out[6] ; Incomplete set of assignments ;
; R0_out[7] ; Incomplete set of assignments ;
; R1_out[0] ; Incomplete set of assignments ;
; R1_out[1] ; Incomplete set of assignments ;
; R1_out[2] ; Incomplete set of assignments ;
; R1_out[3] ; Incomplete set of assignments ;
; R1_out[4] ; Incomplete set of assignments ;
; R1_out[5] ; Incomplete set of assignments ;
; R1_out[6] ; Incomplete set of assignments ;
; R1_out[7] ; Incomplete set of assignments ;
; clock     ; Incomplete set of assignments ;
; reset     ; Incomplete set of assignments ;
+-----------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                     ;
+------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node       ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; R0ID_EX[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; R0ID_EX[0] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; R0ID_EX[0]~_Duplicate_1                          ; Q                ;                       ;
; R0ID_EX[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; R0ID_EX[1] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; R0ID_EX[1]~_Duplicate_1                          ; Q                ;                       ;
; R0ID_EX[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; R0ID_EX[2] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; R0ID_EX[2]~_Duplicate_1                          ; Q                ;                       ;
; R0ID_EX[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; R0ID_EX[3] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; R0ID_EX[3]~_Duplicate_1                          ; Q                ;                       ;
; R0ID_EX[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; R0ID_EX[4] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; R0ID_EX[4]~_Duplicate_1                          ; Q                ;                       ;
; R0ID_EX[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; R0ID_EX[5] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; R0ID_EX[5]~_Duplicate_1                          ; Q                ;                       ;
; R0ID_EX[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; R0ID_EX[6] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; R0ID_EX[6]~_Duplicate_1                          ; Q                ;                       ;
; R0ID_EX[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; R0ID_EX[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; R0ID_EX[7]~_Duplicate_1                          ; Q                ;                       ;
+------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 804 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 804 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 794     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ricks/OneDrive/Desktop/Unipampa/4-Semestre/PDII/VHDL-Datapath-micro_processador-MIPS-alike/Datapath _Pipeline/Circuito-MIPS/output_files/MIPS_Pipeline.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 568 / 5,136 ( 11 % )      ;
;     -- Combinational with no register       ; 290                       ;
;     -- Register only                        ; 92                        ;
;     -- Combinational with a register        ; 186                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 343                       ;
;     -- 3 input functions                    ; 55                        ;
;     -- <=2 input functions                  ; 78                        ;
;     -- Register only                        ; 92                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 442                       ;
;     -- arithmetic mode                      ; 34                        ;
;                                             ;                           ;
; Total registers*                            ; 278 / 6,000 ( 5 % )       ;
;     -- Dedicated logic registers            ; 278 / 5,136 ( 5 % )       ;
;     -- I/O registers                        ; 0 / 864 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 45 / 321 ( 14 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 18 / 183 ( 10 % )         ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M9Ks                                        ; 1 / 46 ( 2 % )            ;
; Total block memory bits                     ; 2,048 / 423,936 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 423,936 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 1 / 46 ( 2 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 2 / 10 ( 20 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%              ;
; Peak interconnect usage (total/H/V)         ; 11% / 10% / 13%           ;
; Maximum fan-out                             ; 280                       ;
; Highest non-global fan-out                  ; 40                        ;
; Total fan-out                               ; 2850                      ;
; Average fan-out                             ; 3.21                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 568 / 5136 ( 11 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 290                 ; 0                              ;
;     -- Register only                        ; 92                  ; 0                              ;
;     -- Combinational with a register        ; 186                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 343                 ; 0                              ;
;     -- 3 input functions                    ; 55                  ; 0                              ;
;     -- <=2 input functions                  ; 78                  ; 0                              ;
;     -- Register only                        ; 92                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 442                 ; 0                              ;
;     -- arithmetic mode                      ; 34                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 278                 ; 0                              ;
;     -- Dedicated logic registers            ; 278 / 5136 ( 5 % )  ; 0 / 5136 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 45 / 321 ( 14 % )   ; 0 / 321 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 18                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 46 ( 2 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 2048                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M9K                                         ; 1 / 46 ( 2 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2864                ; 5                              ;
;     -- Registered Connections               ; 1218                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 16                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock ; E2    ; 1        ; 0            ; 11           ; 0            ; 280                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset ; E1    ; 1        ; 0            ; 11           ; 7            ; 248                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; R0_out[0] ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[1] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[2] ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[3] ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[4] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[5] ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[6] ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[7] ; K9    ; 4        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[0] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[1] ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[2] ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[3] ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[4] ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[5] ; L9    ; 4        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[6] ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[7] ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 18 ( 33 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 26 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 2 / 27 ( 7 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ;
; 7        ; 9 / 26 ( 35 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 26 ( 15 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; R0_out[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; R1_out[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; R1_out[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; R1_out[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; R0_out[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; R0_out[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; R1_out[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; R0_out[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; R0_out[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; R0_out[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; R1_out[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 23         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; R1_out[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; R1_out[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 135        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 134        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; R0_out[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; R1_out[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; R0_out[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                        ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                  ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
; |MIPS_Pipeline                         ; 568 (541)   ; 278 (278)                 ; 0 (0)         ; 2048        ; 1    ; 1            ; 1       ; 0         ; 18   ; 0            ; 290 (263)    ; 92 (92)           ; 186 (179)        ; |MIPS_Pipeline                                                       ;              ;
;    |altsyncram:mem_d_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_Pipeline|altsyncram:mem_d_rtl_0                                ;              ;
;       |altsyncram_aom1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_Pipeline|altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated ;              ;
;    |lpm_mult:Mult0|                    ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 7 (0)            ; |MIPS_Pipeline|lpm_mult:Mult0                                        ;              ;
;       |mult_p8t:auto_generated|        ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 7 (7)            ; |MIPS_Pipeline|lpm_mult:Mult0|mult_p8t:auto_generated                ;              ;
;    |lpm_mult:Mult1|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_Pipeline|lpm_mult:Mult1                                        ;              ;
;       |mult_19t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_Pipeline|lpm_mult:Mult1|mult_19t:auto_generated                ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; R0_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clock               ;                   ;         ;
; reset               ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+-----------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name            ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; R1ID_EX[4]~13   ; LCCOMB_X19_Y18_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RwID_EX[0]~11   ; LCCOMB_X19_Y17_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clock           ; PIN_E2             ; 280     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; desvio~2        ; LCCOMB_X18_Y18_N26 ; 25      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; mem_d~32        ; LCCOMB_X14_Y15_N18 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem_d~35        ; LCCOMB_X16_Y15_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[0][0]~11   ; LCCOMB_X18_Y13_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[10][0]~41  ; LCCOMB_X16_Y14_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[11][0]~44  ; LCCOMB_X18_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[12][0]~7   ; LCCOMB_X17_Y14_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[13][0]~5   ; LCCOMB_X17_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[14][0]~6   ; LCCOMB_X17_Y14_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[15][0]~8   ; LCCOMB_X13_Y15_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[1][0]~10   ; LCCOMB_X17_Y13_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[2][0]~9    ; LCCOMB_X18_Y15_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[3][0]~12   ; LCCOMB_X17_Y13_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[4][0]~47   ; LCCOMB_X17_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[5][0]~45   ; LCCOMB_X17_Y13_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[6][0]~46   ; LCCOMB_X18_Y13_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[7][0]~48   ; LCCOMB_X17_Y13_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[8][0]~43   ; LCCOMB_X13_Y15_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regs[9][0]~42   ; LCCOMB_X18_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset           ; PIN_E1             ; 246     ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ulaEX_MEM[7]~13 ; LCCOMB_X19_Y20_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ulaEX_MEM[7]~15 ; LCCOMB_X19_Y14_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_E2   ; 280     ; 158                                  ; Global Clock         ; GCLK4            ; --                        ;
; reset ; PIN_E1   ; 246     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                              ;
+--------------------------------------------------------------------+---------+
; Name                                                               ; Fan-Out ;
+--------------------------------------------------------------------+---------+
; R0ID_EX[3]~0                                                       ; 40      ;
; InID_EX[8]                                                         ; 31      ;
; InID_EX[9]                                                         ; 31      ;
; InID_EX[11]                                                        ; 31      ;
; InID_EX[10]                                                        ; 31      ;
; InID_EX[2]                                                         ; 31      ;
; InID_EX[3]                                                         ; 31      ;
; InID_EX[0]                                                         ; 31      ;
; InID_EX[1]                                                         ; 31      ;
; PC[2]                                                              ; 29      ;
; PC[1]                                                              ; 27      ;
; PC[0]                                                              ; 27      ;
; PC[4]                                                              ; 26      ;
; desvio~2                                                           ; 25      ;
; InID_EX[5]                                                         ; 25      ;
; InID_EX[4]                                                         ; 25      ;
; InEX_MEM[1]                                                        ; 22      ;
; InEX_MEM[12]                                                       ; 21      ;
; PC[3]                                                              ; 21      ;
; desvio~1                                                           ; 19      ;
; desvio~0                                                           ; 19      ;
; Equal0~4                                                           ; 19      ;
; regs~40                                                            ; 16      ;
; regs~36                                                            ; 16      ;
; regs~32                                                            ; 16      ;
; regs~28                                                            ; 16      ;
; regs~24                                                            ; 16      ;
; regs~20                                                            ; 16      ;
; regs~16                                                            ; 16      ;
; regs[7][0]~4                                                       ; 16      ;
; InMEM_WB[11]                                                       ; 16      ;
; InMEM_WB[10]                                                       ; 16      ;
; InMEM_WB[9]                                                        ; 16      ;
; InMEM_WB[8]                                                        ; 16      ;
; regs~3                                                             ; 16      ;
; Equal9~0                                                           ; 16      ;
; InIF_ID~0                                                          ; 15      ;
; InEX_MEM[13]                                                       ; 15      ;
; InEX_MEM[0]                                                        ; 14      ;
; InEX_MEM[15]                                                       ; 14      ;
; InEX_MEM[2]                                                        ; 13      ;
; InEX_MEM[3]                                                        ; 12      ;
; InID_EX[6]                                                         ; 9       ;
; Equal3~0                                                           ; 8       ;
; mem_d~35                                                           ; 8       ;
; ulaEX_MEM[7]~15                                                    ; 8       ;
; ulaEX_MEM[7]~13                                                    ; 8       ;
; RwID_EX[0]~11                                                      ; 8       ;
; regs[7][0]~48                                                      ; 8       ;
; regs[4][0]~47                                                      ; 8       ;
; regs[6][0]~46                                                      ; 8       ;
; regs[5][0]~45                                                      ; 8       ;
; regs[11][0]~44                                                     ; 8       ;
; regs[8][0]~43                                                      ; 8       ;
; regs[9][0]~42                                                      ; 8       ;
; regs[10][0]~41                                                     ; 8       ;
; regs[3][0]~12                                                      ; 8       ;
; regs[0][0]~11                                                      ; 8       ;
; regs[1][0]~10                                                      ; 8       ;
; regs[2][0]~9                                                       ; 8       ;
; regs[15][0]~8                                                      ; 8       ;
; regs[12][0]~7                                                      ; 8       ;
; regs[14][0]~6                                                      ; 8       ;
; regs[13][0]~5                                                      ; 8       ;
; mem_d~31                                                           ; 8       ;
; mem_d~17                                                           ; 8       ;
; Equal10~0                                                          ; 8       ;
; R1ID_EX[4]~13                                                      ; 8       ;
; R0ID_EX[3]~_Duplicate_1                                            ; 8       ;
; R0ID_EX[2]~_Duplicate_1                                            ; 8       ;
; R0ID_EX[1]~_Duplicate_1                                            ; 8       ;
; R0ID_EX[0]~_Duplicate_1                                            ; 8       ;
; InEX_MEM[6]                                                        ; 7       ;
; InMEM_WB[6]                                                        ; 7       ;
; R0ID_EX[4]~_Duplicate_1                                            ; 7       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|cs1a[1]~0                   ; 6       ;
; R0ID_EX[5]~_Duplicate_1                                            ; 6       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|cs2a[1]~0                   ; 5       ;
; InEX_MEM[14]                                                       ; 5       ;
; R0ID_EX[6]~_Duplicate_1                                            ; 5       ;
; InEX_MEM[5]                                                        ; 4       ;
; InEX_MEM[4]                                                        ; 4       ;
; InMEM_WB[5]                                                        ; 4       ;
; InMEM_WB[4]                                                        ; 4       ;
; InMEM_WB[3]                                                        ; 4       ;
; InMEM_WB[2]                                                        ; 4       ;
; InMEM_WB[1]                                                        ; 4       ;
; InMEM_WB[12]                                                       ; 4       ;
; InMEM_WB[14]                                                       ; 4       ;
; InMEM_WB[13]                                                       ; 4       ;
; InMEM_WB[15]                                                       ; 4       ;
; InMEM_WB[0]                                                        ; 4       ;
; RwEX_MEM[6]                                                        ; 4       ;
; RwEX_MEM[7]                                                        ; 4       ;
; RwEX_MEM[4]                                                        ; 4       ;
; RwEX_MEM[5]                                                        ; 4       ;
; RwEX_MEM[2]                                                        ; 4       ;
; RwEX_MEM[3]                                                        ; 4       ;
; RwEX_MEM[0]                                                        ; 4       ;
; RwEX_MEM[1]                                                        ; 4       ;
; InID_EX[14]                                                        ; 4       ;
; InID_EX[15]                                                        ; 4       ;
; InID_EX[12]                                                        ; 4       ;
; InID_EX[13]                                                        ; 4       ;
; R0ID_EX[7]~_Duplicate_1                                            ; 4       ;
; mem_i~13                                                           ; 3       ;
; regs[3][7]                                                         ; 3       ;
; regs[0][7]                                                         ; 3       ;
; regs[1][7]                                                         ; 3       ;
; regs[2][7]                                                         ; 3       ;
; regs[15][7]                                                        ; 3       ;
; regs[12][7]                                                        ; 3       ;
; regs[14][7]                                                        ; 3       ;
; regs[13][7]                                                        ; 3       ;
; regs[3][6]                                                         ; 3       ;
; regs[0][6]                                                         ; 3       ;
; regs[1][6]                                                         ; 3       ;
; regs[2][6]                                                         ; 3       ;
; regs[15][6]                                                        ; 3       ;
; regs[12][6]                                                        ; 3       ;
; regs[14][6]                                                        ; 3       ;
; regs[13][6]                                                        ; 3       ;
; regs[3][5]                                                         ; 3       ;
; regs[0][5]                                                         ; 3       ;
; regs[1][5]                                                         ; 3       ;
; regs[2][5]                                                         ; 3       ;
; regs[15][5]                                                        ; 3       ;
; regs[12][5]                                                        ; 3       ;
; regs[14][5]                                                        ; 3       ;
; regs[13][5]                                                        ; 3       ;
; regs[3][4]                                                         ; 3       ;
; regs[0][4]                                                         ; 3       ;
; regs[1][4]                                                         ; 3       ;
; regs[2][4]                                                         ; 3       ;
; regs[15][4]                                                        ; 3       ;
; regs[12][4]                                                        ; 3       ;
; regs[14][4]                                                        ; 3       ;
; regs[13][4]                                                        ; 3       ;
; regs[3][3]                                                         ; 3       ;
; regs[0][3]                                                         ; 3       ;
; regs[1][3]                                                         ; 3       ;
; regs[2][3]                                                         ; 3       ;
; regs[15][3]                                                        ; 3       ;
; regs[12][3]                                                        ; 3       ;
; regs[14][3]                                                        ; 3       ;
; regs[13][3]                                                        ; 3       ;
; regs[3][2]                                                         ; 3       ;
; regs[0][2]                                                         ; 3       ;
; regs[1][2]                                                         ; 3       ;
; regs[2][2]                                                         ; 3       ;
; regs[15][2]                                                        ; 3       ;
; regs[12][2]                                                        ; 3       ;
; regs[14][2]                                                        ; 3       ;
; regs[13][2]                                                        ; 3       ;
; regs[3][1]                                                         ; 3       ;
; regs[0][1]                                                         ; 3       ;
; regs[1][1]                                                         ; 3       ;
; regs[2][1]                                                         ; 3       ;
; regs[15][1]                                                        ; 3       ;
; regs[12][1]                                                        ; 3       ;
; regs[14][1]                                                        ; 3       ;
; regs[13][1]                                                        ; 3       ;
; regs[3][0]                                                         ; 3       ;
; regs[0][0]                                                         ; 3       ;
; regs[1][0]                                                         ; 3       ;
; regs[2][0]                                                         ; 3       ;
; regs[15][0]                                                        ; 3       ;
; regs[12][0]                                                        ; 3       ;
; regs[14][0]                                                        ; 3       ;
; regs[13][0]                                                        ; 3       ;
; R1ID_EX[7]                                                         ; 3       ;
; R1ID_EX[6]                                                         ; 3       ;
; R1ID_EX[5]                                                         ; 3       ;
; R1ID_EX[4]                                                         ; 3       ;
; R1ID_EX[3]                                                         ; 3       ;
; R1ID_EX[2]                                                         ; 3       ;
; R1ID_EX[1]                                                         ; 3       ;
; R1ID_EX[0]                                                         ; 3       ;
; PC[7]                                                              ; 3       ;
; PC[6]                                                              ; 3       ;
; PC[5]                                                              ; 3       ;
; reset~input                                                        ; 2       ;
; mem_d~32                                                           ; 2       ;
; Equal8~0                                                           ; 2       ;
; mem_i~5                                                            ; 2       ;
; regs[11][7]                                                        ; 2       ;
; regs[7][7]                                                         ; 2       ;
; regs[4][7]                                                         ; 2       ;
; regs[8][7]                                                         ; 2       ;
; regs[6][7]                                                         ; 2       ;
; regs[10][7]                                                        ; 2       ;
; regs[9][7]                                                         ; 2       ;
; regs[5][7]                                                         ; 2       ;
; regs[11][6]                                                        ; 2       ;
; regs[8][6]                                                         ; 2       ;
; regs[10][6]                                                        ; 2       ;
; regs[9][6]                                                         ; 2       ;
; regs[7][6]                                                         ; 2       ;
; regs[4][6]                                                         ; 2       ;
; regs[5][6]                                                         ; 2       ;
; regs[6][6]                                                         ; 2       ;
; regs[7][5]                                                         ; 2       ;
; regs[11][5]                                                        ; 2       ;
; regs[8][5]                                                         ; 2       ;
; regs[4][5]                                                         ; 2       ;
; regs[5][5]                                                         ; 2       ;
; regs[9][5]                                                         ; 2       ;
; regs[10][5]                                                        ; 2       ;
; regs[6][5]                                                         ; 2       ;
; regs[7][4]                                                         ; 2       ;
; regs[4][4]                                                         ; 2       ;
; regs[6][4]                                                         ; 2       ;
; regs[5][4]                                                         ; 2       ;
; regs[11][4]                                                        ; 2       ;
; regs[8][4]                                                         ; 2       ;
; regs[9][4]                                                         ; 2       ;
; regs[10][4]                                                        ; 2       ;
; regs[11][3]                                                        ; 2       ;
; regs[7][3]                                                         ; 2       ;
; regs[4][3]                                                         ; 2       ;
; regs[8][3]                                                         ; 2       ;
; regs[6][3]                                                         ; 2       ;
; regs[10][3]                                                        ; 2       ;
; regs[9][3]                                                         ; 2       ;
; regs[5][3]                                                         ; 2       ;
; regs[11][2]                                                        ; 2       ;
; regs[8][2]                                                         ; 2       ;
; regs[10][2]                                                        ; 2       ;
; regs[9][2]                                                         ; 2       ;
; regs[7][2]                                                         ; 2       ;
; regs[4][2]                                                         ; 2       ;
; regs[5][2]                                                         ; 2       ;
; regs[6][2]                                                         ; 2       ;
; regs[7][1]                                                         ; 2       ;
; regs[11][1]                                                        ; 2       ;
; regs[8][1]                                                         ; 2       ;
; regs[4][1]                                                         ; 2       ;
; regs[5][1]                                                         ; 2       ;
; regs[9][1]                                                         ; 2       ;
; regs[10][1]                                                        ; 2       ;
; regs[6][1]                                                         ; 2       ;
; regs[7][0]                                                         ; 2       ;
; regs[4][0]                                                         ; 2       ;
; regs[6][0]                                                         ; 2       ;
; regs[5][0]                                                         ; 2       ;
; regs[11][0]                                                        ; 2       ;
; regs[8][0]                                                         ; 2       ;
; regs[9][0]                                                         ; 2       ;
; regs[10][0]                                                        ; 2       ;
; R0ID_EX~40                                                         ; 2       ;
; R0ID_EX~35                                                         ; 2       ;
; R0ID_EX~30                                                         ; 2       ;
; R0ID_EX~25                                                         ; 2       ;
; R0ID_EX~20                                                         ; 2       ;
; R0ID_EX~15                                                         ; 2       ;
; R0ID_EX~10                                                         ; 2       ;
; R0ID_EX~5                                                          ; 2       ;
; mem_d_rtl_0_bypass[32]~feeder                                      ; 1       ;
; mem_d_rtl_0_bypass[30]~feeder                                      ; 1       ;
; mem_d_rtl_0_bypass[28]~feeder                                      ; 1       ;
; mem_d_rtl_0_bypass[26]~feeder                                      ; 1       ;
; mem_d_rtl_0_bypass[24]~feeder                                      ; 1       ;
; mem_d_rtl_0_bypass[22]~feeder                                      ; 1       ;
; mem_d_rtl_0_bypass[20]~feeder                                      ; 1       ;
; mem_d_rtl_0_bypass[18]~feeder                                      ; 1       ;
; mem_d~17feeder                                                     ; 1       ;
; R1ID_EX[4]~91                                                      ; 1       ;
; InIF_ID~17                                                         ; 1       ;
; mem_i~23                                                           ; 1       ;
; InIF_ID~16                                                         ; 1       ;
; mem_i~22                                                           ; 1       ;
; mem_i~21                                                           ; 1       ;
; InIF_ID~15                                                         ; 1       ;
; mem_i~20                                                           ; 1       ;
; InIF_ID~14                                                         ; 1       ;
; mem_i~19                                                           ; 1       ;
; InIF_ID~13                                                         ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le5a[3]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le4a[5]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le3a[7]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le5a[2]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le4a[4]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le3a[6]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le5a[1]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le4a[3]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le3a[5]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le5a[0]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le4a[2]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le3a[4]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le4a[1]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le3a[3]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le4a[0]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le3a[2]                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le3a[1]                     ; 1       ;
; InEX_MEM~14                                                        ; 1       ;
; InEX_MEM~13                                                        ; 1       ;
; InEX_MEM~12                                                        ; 1       ;
; InEX_MEM~11                                                        ; 1       ;
; InEX_MEM~10                                                        ; 1       ;
; InEX_MEM~9                                                         ; 1       ;
; InEX_MEM~8                                                         ; 1       ;
; InEX_MEM~7                                                         ; 1       ;
; InEX_MEM~6                                                         ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|le3a[0]                     ; 1       ;
; InEX_MEM~5                                                         ; 1       ;
; InEX_MEM~4                                                         ; 1       ;
; InID_EX~14                                                         ; 1       ;
; InIF_ID[8]                                                         ; 1       ;
; InID_EX~13                                                         ; 1       ;
; InIF_ID[9]                                                         ; 1       ;
; InID_EX~12                                                         ; 1       ;
; InIF_ID[11]                                                        ; 1       ;
; InID_EX~11                                                         ; 1       ;
; InIF_ID[10]                                                        ; 1       ;
; Add1~23                                                            ; 1       ;
; Add1~20                                                            ; 1       ;
; Add1~17                                                            ; 1       ;
; Add1~14                                                            ; 1       ;
; Add1~13                                                            ; 1       ;
; Add1~12                                                            ; 1       ;
; Add1~11                                                            ; 1       ;
; Add1~10                                                            ; 1       ;
; InIF_ID~12                                                         ; 1       ;
; mem_i~18                                                           ; 1       ;
; mem_i~17                                                           ; 1       ;
; InIF_ID~11                                                         ; 1       ;
; mem_i~16                                                           ; 1       ;
; InIF_ID~10                                                         ; 1       ;
; InIF_ID~9                                                          ; 1       ;
; InIF_ID~8                                                          ; 1       ;
; mem_i~15                                                           ; 1       ;
; mem_i~14                                                           ; 1       ;
; ulaEX_MEM~36                                                       ; 1       ;
; Add2~7                                                             ; 1       ;
; ulaEX_MEM~33                                                       ; 1       ;
; Add2~6                                                             ; 1       ;
; ulaEX_MEM~30                                                       ; 1       ;
; Add2~5                                                             ; 1       ;
; ulaEX_MEM~27                                                       ; 1       ;
; Add2~4                                                             ; 1       ;
; ulaEX_MEM~24                                                       ; 1       ;
; Add2~3                                                             ; 1       ;
; ulaEX_MEM~21                                                       ; 1       ;
; Add2~2                                                             ; 1       ;
; ulaEX_MEM~18                                                       ; 1       ;
; Add2~1                                                             ; 1       ;
; InIF_ID~7                                                          ; 1       ;
; mem_i~12                                                           ; 1       ;
; InIF_ID~6                                                          ; 1       ;
; mem_i~11                                                           ; 1       ;
; mem_i~10                                                           ; 1       ;
; InIF_ID~5                                                          ; 1       ;
; mem_i~9                                                            ; 1       ;
; mem_i~8                                                            ; 1       ;
; InEX_MEM[11]                                                       ; 1       ;
; InEX_MEM[10]                                                       ; 1       ;
; InEX_MEM[9]                                                        ; 1       ;
; InEX_MEM[8]                                                        ; 1       ;
; mem_d~34                                                           ; 1       ;
; mem_d~33                                                           ; 1       ;
; ulaEX_MEM[7]~14                                                    ; 1       ;
; ulaEX_MEM~12                                                       ; 1       ;
; Add2~0                                                             ; 1       ;
; RwID_EX~88                                                         ; 1       ;
; RwID_EX~87                                                         ; 1       ;
; RwID_EX~86                                                         ; 1       ;
; RwID_EX~85                                                         ; 1       ;
; RwID_EX~84                                                         ; 1       ;
; RwID_EX~83                                                         ; 1       ;
; RwID_EX~82                                                         ; 1       ;
; RwID_EX~81                                                         ; 1       ;
; RwID_EX~80                                                         ; 1       ;
; RwID_EX~79                                                         ; 1       ;
; RwID_EX~78                                                         ; 1       ;
; RwID_EX~77                                                         ; 1       ;
; RwID_EX~76                                                         ; 1       ;
; RwID_EX~75                                                         ; 1       ;
; RwID_EX~74                                                         ; 1       ;
; RwID_EX~73                                                         ; 1       ;
; RwID_EX~72                                                         ; 1       ;
; RwID_EX~71                                                         ; 1       ;
; RwID_EX~70                                                         ; 1       ;
; RwID_EX~69                                                         ; 1       ;
; RwID_EX~68                                                         ; 1       ;
; RwID_EX~67                                                         ; 1       ;
; RwID_EX~66                                                         ; 1       ;
; RwID_EX~65                                                         ; 1       ;
; RwID_EX~64                                                         ; 1       ;
; RwID_EX~63                                                         ; 1       ;
; RwID_EX~62                                                         ; 1       ;
; RwID_EX~61                                                         ; 1       ;
; RwID_EX~60                                                         ; 1       ;
; RwID_EX~59                                                         ; 1       ;
; RwID_EX~58                                                         ; 1       ;
; RwID_EX~57                                                         ; 1       ;
; RwID_EX~56                                                         ; 1       ;
; RwID_EX~55                                                         ; 1       ;
; RwID_EX~54                                                         ; 1       ;
; RwID_EX~53                                                         ; 1       ;
; RwID_EX~52                                                         ; 1       ;
; RwID_EX~51                                                         ; 1       ;
; RwID_EX~50                                                         ; 1       ;
; RwID_EX~49                                                         ; 1       ;
; RwID_EX~48                                                         ; 1       ;
; RwID_EX~47                                                         ; 1       ;
; RwID_EX~46                                                         ; 1       ;
; RwID_EX~45                                                         ; 1       ;
; RwID_EX~44                                                         ; 1       ;
; RwID_EX~43                                                         ; 1       ;
; RwID_EX~42                                                         ; 1       ;
; RwID_EX~41                                                         ; 1       ;
; RwID_EX~40                                                         ; 1       ;
; RwID_EX~39                                                         ; 1       ;
; RwID_EX~38                                                         ; 1       ;
; RwID_EX~37                                                         ; 1       ;
; RwID_EX~36                                                         ; 1       ;
; RwID_EX~35                                                         ; 1       ;
; RwID_EX~34                                                         ; 1       ;
; RwID_EX~33                                                         ; 1       ;
; RwID_EX~32                                                         ; 1       ;
; RwID_EX~31                                                         ; 1       ;
; RwID_EX~30                                                         ; 1       ;
; RwID_EX~29                                                         ; 1       ;
; RwID_EX~28                                                         ; 1       ;
; RwID_EX~27                                                         ; 1       ;
; RwID_EX~26                                                         ; 1       ;
; RwID_EX~25                                                         ; 1       ;
; RwID_EX~24                                                         ; 1       ;
; RwID_EX~23                                                         ; 1       ;
; RwID_EX~22                                                         ; 1       ;
; RwID_EX~21                                                         ; 1       ;
; RwID_EX~20                                                         ; 1       ;
; RwID_EX~19                                                         ; 1       ;
; RwID_EX~18                                                         ; 1       ;
; RwID_EX~17                                                         ; 1       ;
; RwID_EX~16                                                         ; 1       ;
; RwID_EX~15                                                         ; 1       ;
; RwID_EX~14                                                         ; 1       ;
; RwID_EX~13                                                         ; 1       ;
; RwID_EX~12                                                         ; 1       ;
; RwID_EX~10                                                         ; 1       ;
; RwID_EX~9                                                          ; 1       ;
; RwID_EX~8                                                          ; 1       ;
; RwID_EX~7                                                          ; 1       ;
; RwID_EX~6                                                          ; 1       ;
; RwID_EX~5                                                          ; 1       ;
; RwID_EX~4                                                          ; 1       ;
; RwID_EX~3                                                          ; 1       ;
; RwID_EX~2                                                          ; 1       ;
; RwID_EX~1                                                          ; 1       ;
; RwID_EX~0                                                          ; 1       ;
; InIF_ID~4                                                          ; 1       ;
; mem_i~7                                                            ; 1       ;
; mem_i~6                                                            ; 1       ;
; InIF_ID~3                                                          ; 1       ;
; mem_i~4                                                            ; 1       ;
; InIF_ID~2                                                          ; 1       ;
; mem_i~3                                                            ; 1       ;
; mem_i~2                                                            ; 1       ;
; InIF_ID~1                                                          ; 1       ;
; mem_i~1                                                            ; 1       ;
; mem_i~0                                                            ; 1       ;
; InID_EX~10                                                         ; 1       ;
; InIF_ID[2]                                                         ; 1       ;
; Decoder0~15                                                        ; 1       ;
; Decoder0~14                                                        ; 1       ;
; Decoder0~13                                                        ; 1       ;
; Decoder0~12                                                        ; 1       ;
; InID_EX~9                                                          ; 1       ;
; InIF_ID[3]                                                         ; 1       ;
; Decoder0~11                                                        ; 1       ;
; Decoder0~10                                                        ; 1       ;
; InID_EX~8                                                          ; 1       ;
; InIF_ID[0]                                                         ; 1       ;
; Decoder0~9                                                         ; 1       ;
; InID_EX~7                                                          ; 1       ;
; InIF_ID[1]                                                         ; 1       ;
; Decoder0~8                                                         ; 1       ;
; regs~39                                                            ; 1       ;
; mem_d_rtl_0_bypass[32]                                             ; 1       ;
; regs~38                                                            ; 1       ;
; mem_d~25                                                           ; 1       ;
; mem_d_rtl_0_bypass[31]                                             ; 1       ;
; regs~37                                                            ; 1       ;
; regs~35                                                            ; 1       ;
; mem_d_rtl_0_bypass[30]                                             ; 1       ;
; regs~34                                                            ; 1       ;
; mem_d~24                                                           ; 1       ;
; mem_d_rtl_0_bypass[29]                                             ; 1       ;
; regs~33                                                            ; 1       ;
; regs~31                                                            ; 1       ;
; mem_d_rtl_0_bypass[28]                                             ; 1       ;
; regs~30                                                            ; 1       ;
; mem_d~23                                                           ; 1       ;
; mem_d_rtl_0_bypass[27]                                             ; 1       ;
; regs~29                                                            ; 1       ;
; regs~27                                                            ; 1       ;
; mem_d_rtl_0_bypass[26]                                             ; 1       ;
; regs~26                                                            ; 1       ;
; mem_d~22                                                           ; 1       ;
; mem_d_rtl_0_bypass[25]                                             ; 1       ;
; regs~25                                                            ; 1       ;
; regs~23                                                            ; 1       ;
; mem_d_rtl_0_bypass[24]                                             ; 1       ;
; regs~22                                                            ; 1       ;
; mem_d~21                                                           ; 1       ;
; mem_d_rtl_0_bypass[23]                                             ; 1       ;
; regs~21                                                            ; 1       ;
; regs~19                                                            ; 1       ;
; mem_d_rtl_0_bypass[22]                                             ; 1       ;
; regs~18                                                            ; 1       ;
; mem_d~20                                                           ; 1       ;
; mem_d_rtl_0_bypass[21]                                             ; 1       ;
; regs~17                                                            ; 1       ;
; regs~15                                                            ; 1       ;
; mem_d_rtl_0_bypass[20]                                             ; 1       ;
; regs~14                                                            ; 1       ;
; mem_d~19                                                           ; 1       ;
; mem_d_rtl_0_bypass[19]                                             ; 1       ;
; regs~13                                                            ; 1       ;
; InID_EX~6                                                          ; 1       ;
; InIF_ID[6]                                                         ; 1       ;
; Decoder0~7                                                         ; 1       ;
; Decoder0~6                                                         ; 1       ;
; Decoder0~5                                                         ; 1       ;
; Decoder0~4                                                         ; 1       ;
; Decoder0~3                                                         ; 1       ;
; Decoder0~2                                                         ; 1       ;
; InID_EX~5                                                          ; 1       ;
; InIF_ID[5]                                                         ; 1       ;
; Decoder0~1                                                         ; 1       ;
; InID_EX~4                                                          ; 1       ;
; InIF_ID[4]                                                         ; 1       ;
; Decoder0~0                                                         ; 1       ;
; regs~2                                                             ; 1       ;
; mem_d~30                                                           ; 1       ;
; mem_d_rtl_0_bypass[14]                                             ; 1       ;
; mem_d_rtl_0_bypass[16]                                             ; 1       ;
; mem_d_rtl_0_bypass[15]                                             ; 1       ;
; mem_d_rtl_0_bypass[13]                                             ; 1       ;
; mem_d~29                                                           ; 1       ;
; mem_d_rtl_0_bypass[10]                                             ; 1       ;
; mem_d_rtl_0_bypass[12]                                             ; 1       ;
; mem_d_rtl_0_bypass[11]                                             ; 1       ;
; mem_d_rtl_0_bypass[9]                                              ; 1       ;
; mem_d~28                                                           ; 1       ;
; mem_d~27                                                           ; 1       ;
; mem_d_rtl_0_bypass[6]                                              ; 1       ;
; mem_d_rtl_0_bypass[5]                                              ; 1       ;
; mem_d_rtl_0_bypass[8]                                              ; 1       ;
; mem_d_rtl_0_bypass[7]                                              ; 1       ;
; mem_d~26                                                           ; 1       ;
; mem_d_rtl_0_bypass[2]                                              ; 1       ;
; mem_d_rtl_0_bypass[4]                                              ; 1       ;
; mem_d_rtl_0_bypass[3]                                              ; 1       ;
; mem_d_rtl_0_bypass[1]                                              ; 1       ;
; mem_d_rtl_0_bypass[0]                                              ; 1       ;
; mem_d_rtl_0_bypass[18]                                             ; 1       ;
; regs~1                                                             ; 1       ;
; mem_d~18                                                           ; 1       ;
; mem_d_rtl_0_bypass[17]                                             ; 1       ;
; regs~0                                                             ; 1       ;
; InEX_MEM~3                                                         ; 1       ;
; InEX_MEM~2                                                         ; 1       ;
; InEX_MEM~1                                                         ; 1       ;
; InEX_MEM~0                                                         ; 1       ;
; RwID_EX[6]                                                         ; 1       ;
; RwID_EX[7]                                                         ; 1       ;
; RwID_EX[4]                                                         ; 1       ;
; RwID_EX[5]                                                         ; 1       ;
; RwID_EX[2]                                                         ; 1       ;
; RwID_EX[3]                                                         ; 1       ;
; RwID_EX[0]                                                         ; 1       ;
; RwID_EX[1]                                                         ; 1       ;
; InID_EX~3                                                          ; 1       ;
; InIF_ID[14]                                                        ; 1       ;
; InID_EX~2                                                          ; 1       ;
; InIF_ID[15]                                                        ; 1       ;
; InID_EX~1                                                          ; 1       ;
; InIF_ID[12]                                                        ; 1       ;
; InID_EX~0                                                          ; 1       ;
; InIF_ID[13]                                                        ; 1       ;
; R1ID_EX~90                                                         ; 1       ;
; R1ID_EX~89                                                         ; 1       ;
; R1ID_EX~88                                                         ; 1       ;
; R1ID_EX~87                                                         ; 1       ;
; R1ID_EX~86                                                         ; 1       ;
; R1ID_EX~85                                                         ; 1       ;
; R1ID_EX~84                                                         ; 1       ;
; R1ID_EX~83                                                         ; 1       ;
; R1ID_EX~82                                                         ; 1       ;
; R1ID_EX~81                                                         ; 1       ;
; R1ID_EX~80                                                         ; 1       ;
; R1ID_EX~79                                                         ; 1       ;
; R1ID_EX~78                                                         ; 1       ;
; R1ID_EX~77                                                         ; 1       ;
; R1ID_EX~76                                                         ; 1       ;
; R1ID_EX~75                                                         ; 1       ;
; R1ID_EX~74                                                         ; 1       ;
; R1ID_EX~73                                                         ; 1       ;
; R1ID_EX~72                                                         ; 1       ;
; R1ID_EX~71                                                         ; 1       ;
; R1ID_EX~70                                                         ; 1       ;
; R1ID_EX~69                                                         ; 1       ;
; R1ID_EX~68                                                         ; 1       ;
; R1ID_EX~67                                                         ; 1       ;
; R1ID_EX~66                                                         ; 1       ;
; R1ID_EX~65                                                         ; 1       ;
; R1ID_EX~64                                                         ; 1       ;
; R1ID_EX~63                                                         ; 1       ;
; R1ID_EX~62                                                         ; 1       ;
; R1ID_EX~61                                                         ; 1       ;
; R1ID_EX~60                                                         ; 1       ;
; R1ID_EX~59                                                         ; 1       ;
; R1ID_EX~58                                                         ; 1       ;
; R1ID_EX~57                                                         ; 1       ;
; R1ID_EX~56                                                         ; 1       ;
; R1ID_EX~55                                                         ; 1       ;
; R1ID_EX~54                                                         ; 1       ;
; R1ID_EX~53                                                         ; 1       ;
; R1ID_EX~52                                                         ; 1       ;
; R1ID_EX~51                                                         ; 1       ;
; R1ID_EX~50                                                         ; 1       ;
; R1ID_EX~49                                                         ; 1       ;
; R1ID_EX~48                                                         ; 1       ;
; R1ID_EX~47                                                         ; 1       ;
; R1ID_EX~46                                                         ; 1       ;
; R1ID_EX~45                                                         ; 1       ;
; R1ID_EX~44                                                         ; 1       ;
; R1ID_EX~43                                                         ; 1       ;
; R1ID_EX~42                                                         ; 1       ;
; R1ID_EX~41                                                         ; 1       ;
; R1ID_EX~40                                                         ; 1       ;
; R1ID_EX~39                                                         ; 1       ;
; R1ID_EX~38                                                         ; 1       ;
; R1ID_EX~37                                                         ; 1       ;
; R1ID_EX~36                                                         ; 1       ;
; R1ID_EX~35                                                         ; 1       ;
; R1ID_EX~34                                                         ; 1       ;
; R1ID_EX~33                                                         ; 1       ;
; R1ID_EX~32                                                         ; 1       ;
; R1ID_EX~31                                                         ; 1       ;
; R1ID_EX~30                                                         ; 1       ;
; R1ID_EX~29                                                         ; 1       ;
; R1ID_EX~28                                                         ; 1       ;
; R1ID_EX~27                                                         ; 1       ;
; R1ID_EX~26                                                         ; 1       ;
; R1ID_EX~25                                                         ; 1       ;
; R1ID_EX~24                                                         ; 1       ;
; R1ID_EX~23                                                         ; 1       ;
; R1ID_EX~22                                                         ; 1       ;
; R1ID_EX~21                                                         ; 1       ;
; R1ID_EX~20                                                         ; 1       ;
; R1ID_EX~19                                                         ; 1       ;
; R1ID_EX~18                                                         ; 1       ;
; R1ID_EX~17                                                         ; 1       ;
; R1ID_EX~16                                                         ; 1       ;
; R1ID_EX~15                                                         ; 1       ;
; R1ID_EX~14                                                         ; 1       ;
; Equal4~1                                                           ; 1       ;
; R1ID_EX~12                                                         ; 1       ;
; R1ID_EX~11                                                         ; 1       ;
; R1ID_EX~10                                                         ; 1       ;
; R1ID_EX~9                                                          ; 1       ;
; R1ID_EX~8                                                          ; 1       ;
; R1ID_EX~7                                                          ; 1       ;
; R1ID_EX~6                                                          ; 1       ;
; R1ID_EX~5                                                          ; 1       ;
; R1ID_EX~4                                                          ; 1       ;
; R1ID_EX~3                                                          ; 1       ;
; R1ID_EX~2                                                          ; 1       ;
; R0ID_EX~39                                                         ; 1       ;
; R0ID_EX~38                                                         ; 1       ;
; R0ID_EX~37                                                         ; 1       ;
; R0ID_EX~36                                                         ; 1       ;
; R0ID_EX~34                                                         ; 1       ;
; R0ID_EX~33                                                         ; 1       ;
; R0ID_EX~32                                                         ; 1       ;
; R0ID_EX~31                                                         ; 1       ;
; R0ID_EX~29                                                         ; 1       ;
; R0ID_EX~28                                                         ; 1       ;
; R0ID_EX~27                                                         ; 1       ;
; R0ID_EX~26                                                         ; 1       ;
; R0ID_EX~24                                                         ; 1       ;
; R0ID_EX~23                                                         ; 1       ;
; R0ID_EX~22                                                         ; 1       ;
; R0ID_EX~21                                                         ; 1       ;
; R0ID_EX~19                                                         ; 1       ;
; R0ID_EX~18                                                         ; 1       ;
; R0ID_EX~17                                                         ; 1       ;
; R0ID_EX~16                                                         ; 1       ;
; R0ID_EX~14                                                         ; 1       ;
; R0ID_EX~13                                                         ; 1       ;
; R0ID_EX~12                                                         ; 1       ;
; R0ID_EX~11                                                         ; 1       ;
; R0ID_EX~9                                                          ; 1       ;
; R0ID_EX~8                                                          ; 1       ;
; R0ID_EX~7                                                          ; 1       ;
; R0ID_EX~6                                                          ; 1       ;
; R0ID_EX~4                                                          ; 1       ;
; R0ID_EX~3                                                          ; 1       ;
; R0ID_EX~2                                                          ; 1       ;
; R0ID_EX~1                                                          ; 1       ;
; Equal0~3                                                           ; 1       ;
; Equal0~2                                                           ; 1       ;
; Equal0~1                                                           ; 1       ;
; Equal0~0                                                           ; 1       ;
; Equal4~0                                                           ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~1                 ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~0                 ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT15         ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT14         ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT13         ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT12         ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT11         ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT10         ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT9          ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT8          ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT7          ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT6          ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT5          ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT4          ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT3          ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT2          ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1~DATAOUT1          ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1                   ; 1       ;
; Add1~21                                                            ; 1       ;
; PC[7]~22                                                           ; 1       ;
; Add1~19                                                            ; 1       ;
; Add1~18                                                            ; 1       ;
; PC[6]~21                                                           ; 1       ;
; PC[6]~20                                                           ; 1       ;
; Add1~16                                                            ; 1       ;
; Add1~15                                                            ; 1       ;
; PC[5]~19                                                           ; 1       ;
; PC[5]~18                                                           ; 1       ;
; Add1~9                                                             ; 1       ;
; Add1~8                                                             ; 1       ;
; Add1~7                                                             ; 1       ;
; Add1~6                                                             ; 1       ;
; Add1~5                                                             ; 1       ;
; Add1~4                                                             ; 1       ;
; Add1~3                                                             ; 1       ;
; Add1~2                                                             ; 1       ;
; Add1~1                                                             ; 1       ;
; Add1~0                                                             ; 1       ;
; PC[4]~17                                                           ; 1       ;
; PC[4]~16                                                           ; 1       ;
; PC[3]~15                                                           ; 1       ;
; PC[3]~14                                                           ; 1       ;
; PC[2]~13                                                           ; 1       ;
; PC[2]~12                                                           ; 1       ;
; PC[1]~11                                                           ; 1       ;
; PC[1]~10                                                           ; 1       ;
; PC[0]~9                                                            ; 1       ;
; PC[0]~8                                                            ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~14                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~10                     ; 1       ;
; ulaEX_MEM[7]~34                                                    ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~13                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~12                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~9                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~8                      ; 1       ;
; ulaEX_MEM[6]~32                                                    ; 1       ;
; ulaEX_MEM[6]~31                                                    ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~11                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~10                     ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~7                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~6                      ; 1       ;
; ulaEX_MEM[5]~29                                                    ; 1       ;
; ulaEX_MEM[5]~28                                                    ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~9                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~8                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~5                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~4                      ; 1       ;
; ulaEX_MEM[4]~26                                                    ; 1       ;
; ulaEX_MEM[4]~25                                                    ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~7                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~6                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~3                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~2                      ; 1       ;
; ulaEX_MEM[3]~23                                                    ; 1       ;
; ulaEX_MEM[3]~22                                                    ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~5                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~4                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~1                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_1~0                      ; 1       ;
; ulaEX_MEM[2]~20                                                    ; 1       ;
; ulaEX_MEM[2]~19                                                    ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~3                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~2                      ; 1       ;
; ulaEX_MEM[1]~17                                                    ; 1       ;
; ulaEX_MEM[1]~16                                                    ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~1                      ; 1       ;
; lpm_mult:Mult0|mult_p8t:auto_generated|op_3~0                      ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_out2~DATAOUT7           ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_out2~DATAOUT6           ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_out2~DATAOUT5           ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_out2~DATAOUT4           ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_out2~DATAOUT3           ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_out2~DATAOUT2           ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_out2~DATAOUT1           ; 1       ;
; lpm_mult:Mult1|mult_19t:auto_generated|mac_out2                    ; 1       ;
; ulaEX_MEM[0]~11                                                    ; 1       ;
; ulaEX_MEM[0]~10                                                    ; 1       ;
; ulaEX_MEM[0]~9                                                     ; 1       ;
; ulaEX_MEM[7]                                                       ; 1       ;
; ulaEX_MEM[6]                                                       ; 1       ;
; ulaEX_MEM[5]                                                       ; 1       ;
; ulaEX_MEM[4]                                                       ; 1       ;
; ulaEX_MEM[3]                                                       ; 1       ;
; ulaEX_MEM[2]                                                       ; 1       ;
; ulaEX_MEM[1]                                                       ; 1       ;
; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a1 ; 1       ;
; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a2 ; 1       ;
; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a3 ; 1       ;
; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a4 ; 1       ;
; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a5 ; 1       ;
; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6 ; 1       ;
; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a7 ; 1       ;
; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0 ; 1       ;
; ulaEX_MEM[0]                                                       ; 1       ;
+--------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+----------------+----------------------+-----------------+-----------------+
; Name                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+----------------+----------------------+-----------------+-----------------+
; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; db/MIPS_Pipeline.ram1_MIPS_Pipeline_ef1397e3.hdl.mif ; M9K_X15_Y15_N0 ; Old data             ; Old data        ; Old data        ;
+------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |MIPS_Pipeline|altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ALTSYNCRAM                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00000011) (3) (3) (03)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                 ;
+-----------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult1|mult_19t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_19t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y19_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,030 / 32,401 ( 3 % ) ;
; C16 interconnects           ; 1 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 617 / 21,816 ( 3 % )   ;
; Direct links                ; 123 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 271 / 10,320 ( 3 % )   ;
; R24 interconnects           ; 2 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 625 / 28,186 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.62) ; Number of LABs  (Total = 45) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 3                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 6                            ;
; 16                                          ; 21                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.58) ; Number of LABs  (Total = 45) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 40                           ;
; 1 Clock                            ; 41                           ;
; 1 Clock enable                     ; 16                           ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 17                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.60) ; Number of LABs  (Total = 45) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 4                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 5                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 5                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.49) ; Number of LABs  (Total = 45) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 2                            ;
; 3                                                ; 1                            ;
; 4                                                ; 2                            ;
; 5                                                ; 2                            ;
; 6                                                ; 5                            ;
; 7                                                ; 1                            ;
; 8                                                ; 6                            ;
; 9                                                ; 2                            ;
; 10                                               ; 5                            ;
; 11                                               ; 1                            ;
; 12                                               ; 2                            ;
; 13                                               ; 3                            ;
; 14                                               ; 0                            ;
; 15                                               ; 4                            ;
; 16                                               ; 1                            ;
; 17                                               ; 2                            ;
; 18                                               ; 0                            ;
; 19                                               ; 1                            ;
; 20                                               ; 0                            ;
; 21                                               ; 1                            ;
; 22                                               ; 1                            ;
; 23                                               ; 1                            ;
; 24                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.20) ; Number of LABs  (Total = 45) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 5                            ;
; 34                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 16           ; 0            ; 0            ; 2            ; 0            ; 16           ; 2            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 2            ; 18           ; 18           ; 16           ; 18           ; 2            ; 16           ; 18           ; 18           ; 18           ; 2            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; R0_out[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+-------------------+
; Source Register ; Destination Register                                                                  ; Delay Added in ns ;
+-----------------+---------------------------------------------------------------------------------------+-------------------+
; InEX_MEM[5]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.082             ;
; InEX_MEM[4]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.082             ;
; InEX_MEM[6]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.081             ;
; InMEM_WB[1]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.080             ;
; InMEM_WB[3]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.080             ;
; InMEM_WB[2]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.080             ;
; InMEM_WB[4]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.080             ;
; InMEM_WB[5]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.080             ;
; InMEM_WB[6]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.080             ;
; InMEM_WB[0]     ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.078             ;
+-----------------+---------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 10 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP3C5F256C6 for design MIPS_Pipeline
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10F256C6 is compatible
    Info (176445): Device EP3C16F256C6 is compatible
    Info (176445): Device EP3C25F256C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 18 total pins
    Info (169086): Pin R0_out[0] not assigned to an exact location on the device
    Info (169086): Pin R0_out[1] not assigned to an exact location on the device
    Info (169086): Pin R0_out[2] not assigned to an exact location on the device
    Info (169086): Pin R0_out[3] not assigned to an exact location on the device
    Info (169086): Pin R0_out[4] not assigned to an exact location on the device
    Info (169086): Pin R0_out[5] not assigned to an exact location on the device
    Info (169086): Pin R0_out[6] not assigned to an exact location on the device
    Info (169086): Pin R0_out[7] not assigned to an exact location on the device
    Info (169086): Pin R1_out[0] not assigned to an exact location on the device
    Info (169086): Pin R1_out[1] not assigned to an exact location on the device
    Info (169086): Pin R1_out[2] not assigned to an exact location on the device
    Info (169086): Pin R1_out[3] not assigned to an exact location on the device
    Info (169086): Pin R1_out[4] not assigned to an exact location on the device
    Info (169086): Pin R1_out[5] not assigned to an exact location on the device
    Info (169086): Pin R1_out[6] not assigned to an exact location on the device
    Info (169086): Pin R1_out[7] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Info (332104): Reading SDC File: 'MIPS_Pipeline.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at MIPS_Pipeline.sdc(23): R0_out could not be matched with a port
Warning (332049): Ignored set_output_delay at MIPS_Pipeline.sdc(23): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock [get_clocks {clock}] -max 2.0 [get_ports {R0_out}]
Warning (332049): Ignored set_output_delay at MIPS_Pipeline.sdc(24): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock [get_clocks {clock}] -min 0.5 [get_ports {R0_out}]
Warning (332174): Ignored filter at MIPS_Pipeline.sdc(25): R1_out could not be matched with a port
Warning (332049): Ignored set_output_delay at MIPS_Pipeline.sdc(25): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock [get_clocks {clock}] -max 2.0 [get_ports {R1_out}]
Warning (332049): Ignored set_output_delay at MIPS_Pipeline.sdc(26): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock [get_clocks {clock}] -min 0.5 [get_ports {R1_out}]
Warning (332049): Ignored set_max_delay at MIPS_Pipeline.sdc(29): Argument <to> is an empty collection
    Info (332050): set_max_delay -from [get_ports {reset}] -to [get_ports {R0_out}] 8.0
Warning (332049): Ignored set_max_delay at MIPS_Pipeline.sdc(30): Argument <to> is an empty collection
    Info (332050): set_max_delay -from [get_ports {reset}] -to [get_ports {R1_out}] 8.0
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    6.100        clock
Info (176353): Automatically promoted node clock~input (placed in PIN E2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node reset~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mem_d~32
        Info (176357): Destination node mem_d~35
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 8 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 2.5V VCCIO, 0 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.14 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/ricks/OneDrive/Desktop/Unipampa/4-Semestre/PDII/VHDL-Datapath-micro_processador-MIPS-alike/Datapath _Pipeline/Circuito-MIPS/output_files/MIPS_Pipeline.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 4898 megabytes
    Info: Processing ended: Sun Dec 08 19:30:22 2024
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ricks/OneDrive/Desktop/Unipampa/4-Semestre/PDII/VHDL-Datapath-micro_processador-MIPS-alike/Datapath _Pipeline/Circuito-MIPS/output_files/MIPS_Pipeline.fit.smsg.


