<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tfgg484-2" LaunchTime="1548856458">
  <File Type="PA-TCL" Name="top.tcl"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/uart_Baudrate.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_backup/prj_ax7103/prj_ax7103/prj_ax7103.srcs/sources_1/new/uart_Baudrate.v"/>
        <Attr Name="ImportTime" Val="1561793225"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_model.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_backup/prj_ax7103/prj_ax7103/prj_ax7103.srcs/sources_1/new/uart_model.v"/>
        <Attr Name="ImportTime" Val="1548799063"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_backup/prj_ax7103/prj_ax7103/prj_ax7103.srcs/sources_1/new/uart_rx.v"/>
        <Attr Name="ImportTime" Val="1561793222"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_test.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_backup/prj_ax7103/prj_ax7103/prj_ax7103.srcs/sources_1/new/uart_test.v"/>
        <Attr Name="ImportTime" Val="1548804363"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_backup/prj_ax7103/prj_ax7103/prj_ax7103.srcs/sources_1/new/uart_tx.v"/>
        <Attr Name="ImportTime" Val="1561789105"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_backup/prj_ax7103/prj_ax7103/prj_ax7103.srcs/sources_1/new/top.v"/>
        <Attr Name="ImportTime" Val="1548759157"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/top.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_backup/prj_ax7103/prj_ax7103/prj_ax7103.srcs/constrs_1/new/top.xdc"/>
        <Attr Name="ImportTime" Val="1548856458"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/top.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="fifo_uart"/>
</GenRun>
