Fitter Plan Stage Report for cxltyp2_ed
Tue Oct 28 09:28:23 2025
Quartus Prime Version 24.3.0 Build 212 11/18/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Device Options
  3. Operating Settings and Conditions
  4. Pin-Out File
  5. Input Pins
  6. Output Pins
  7. Bidir Pins
  8. I/O Bank Usage
  9. Detailed I/O Block Info
 10. All Package Pins
 11. PLL Usage Summary
 12. Output Pin Default Load For Reported TCO
 13. I/O Assignment Warnings
 14. Control Signals
 15. Plan Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+----------------------------------------------------------+
; Fitter Device Options                                    ;
+-----------------------------+----------------------------+
; Option                      ; Setting                    ;
+-----------------------------+----------------------------+
; Configuration scheme        ; AVST x8                    ;
; Enable internal scrubbing   ; Off                        ;
; Active Serial clock source  ; 25 MHz Internal Oscillator ;
; Configuration clock source  ; Internal Oscillator        ;
; Configuration via Protocol  ; Off                        ;
; Configuration Voltage Level ; Auto                       ;
+-----------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/output_files/cxltyp2_ed.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------+---------------------------+----------------------+-----------+
; cxl_rx_n[0]      ; DB83  ; 14C      ; 4            ; 166          ; 10           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[10]     ; Y83   ; 14C      ; 4            ; 166          ; 12           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[11]     ; T79   ; 14C      ; 4            ; 166          ; 14           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[12]     ; M83   ; 14C      ; 4            ; 166          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[13]     ; G79   ; 14C      ; 4            ; 166          ; 18           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[14]     ; P76   ; 14C      ; 4            ; 167          ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[15]     ; E76   ; 14C      ; 4            ; 167          ; 2            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[1]      ; CT79  ; 14C      ; 4            ; 167          ; 4            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[2]      ; CJ83  ; 14C      ; 4            ; 167          ; 6            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[3]      ; CC79  ; 14C      ; 4            ; 167          ; 8            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[4]      ; BU83  ; 14C      ; 4            ; 167          ; 10           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[5]      ; BL79  ; 14C      ; 4            ; 167          ; 12           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[6]      ; BE83  ; 14C      ; 4            ; 167          ; 14           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[7]      ; AW79  ; 14C      ; 4            ; 167          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[8]      ; AM83  ; 14C      ; 4            ; 168          ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_n[9]      ; AF79  ; 14C      ; 4            ; 168          ; 2            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[0]      ; DE82  ; 14C      ; 4            ; 168          ; 4            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[10]     ; AC82  ; 14C      ; 4            ; 168          ; 6            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[11]     ; V80   ; 14C      ; 4            ; 168          ; 8            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[12]     ; P82   ; 14C      ; 4            ; 168          ; 10           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[13]     ; K80   ; 14C      ; 4            ; 168          ; 12           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[14]     ; M77   ; 14C      ; 4            ; 168          ; 14           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[15]     ; C77   ; 14C      ; 4            ; 168          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[1]      ; CW80  ; 14C      ; 4            ; 169          ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[2]      ; CM82  ; 14C      ; 4            ; 169          ; 2            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[3]      ; CF80  ; 14C      ; 4            ; 169          ; 4            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[4]      ; BY82  ; 14C      ; 4            ; 169          ; 6            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[5]      ; BP80  ; 14C      ; 4            ; 169          ; 8            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[6]      ; BH82  ; 14C      ; 4            ; 169          ; 10           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[7]      ; BB80  ; 14C      ; 4            ; 169          ; 12           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[8]      ; AR82  ; 14C      ; 4            ; 169          ; 14           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; cxl_rx_p[9]      ; AJ80  ; 14C      ; 4            ; 169          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off          ; --                        ; User                 ; no        ;
; mem_alert_n[0]   ; AG68  ; 3A       ; 12           ; 333          ; 45           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2-V                       ; Off          ; --                        ; User                 ; no        ;
; mem_oct_rzqin[0] ; AV63  ; 3A       ; 11           ; 333          ; 405          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2-V                       ; Off          ; --                        ; User                 ; no        ;
; mem_refclk[0]    ; AG63  ; 3A       ; 11           ; 333          ; 375          ; 4                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Differential ; --                        ; User                 ; no        ;
; mem_refclk[0](n) ; AK64  ; 3A       ; 11           ; 333          ; 390          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Differential ; --                        ; Fitter               ; no        ;
; refclk0          ; DR68  ; 14C      ; 4            ; 174          ; 0            ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; HCSL                        ; Off          ; --                        ; User                 ; no        ;
; refclk0(n)       ; DM70  ; 14C      ; 4            ; 173          ; 10           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; HCSL                        ; Off          ; --                        ; Fitter               ; no        ;
; refclk1          ; CU68  ; 14C      ; 4            ; 174          ; 2            ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; HCSL                        ; Off          ; --                        ; User                 ; no        ;
; refclk1(n)       ; CR70  ; 14C      ; 4            ; 173          ; 12           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; HCSL                        ; Off          ; --                        ; Fitter               ; no        ;
; refclk4          ; N45   ; 3C       ; 226          ; 333          ; 375          ; 1                     ; 0                  ; yes    ; no             ; no       ; Off          ; True Differential Signaling ; Off          ; --                        ; User                 ; no        ;
; refclk4(n)       ; L46   ; 3C       ; 226          ; 333          ; 390          ; 0                     ; 0                  ; yes    ; no             ; no       ; Off          ; True Differential Signaling ; Off          ; --                        ; Fitter               ; no        ;
; resetn           ; CD58  ; U12_RNR  ; 4            ; 166          ; 1            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.0-V                       ; Off          ; --                        ; User                 ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; cxl_tx_n[0]    ; DH73  ; 14C      ; 4            ; 170          ; 0            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[10]   ; AF73  ; 14C      ; 4            ; 170          ; 2            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[11]   ; AC76  ; 14C      ; 4            ; 170          ; 4            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[12]   ; T73   ; 14C      ; 4            ; 170          ; 6            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[13]   ; G73   ; 14C      ; 4            ; 170          ; 8            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[14]   ; E69   ; 14C      ; 4            ; 170          ; 10           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[15]   ; P69   ; 14C      ; 4            ; 170          ; 12           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[1]    ; DE76  ; 14C      ; 4            ; 170          ; 14           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[2]    ; CT73  ; 14C      ; 4            ; 170          ; 16           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[3]    ; CM76  ; 14C      ; 4            ; 171          ; 0            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[4]    ; CC73  ; 14C      ; 4            ; 171          ; 2            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[5]    ; BY76  ; 14C      ; 4            ; 171          ; 4            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[6]    ; BL73  ; 14C      ; 4            ; 171          ; 6            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[7]    ; BH76  ; 14C      ; 4            ; 171          ; 8            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[8]    ; AW73  ; 14C      ; 4            ; 171          ; 10           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_n[9]    ; AR76  ; 14C      ; 4            ; 171          ; 12           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[0]    ; DL74  ; 14C      ; 4            ; 171          ; 14           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[10]   ; AJ74  ; 14C      ; 4            ; 171          ; 16           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[11]   ; Y77   ; 14C      ; 4            ; 172          ; 0            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[12]   ; V74   ; 14C      ; 4            ; 172          ; 2            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[13]   ; K74   ; 14C      ; 4            ; 172          ; 4            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[14]   ; C71   ; 14C      ; 4            ; 172          ; 6            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[15]   ; M71   ; 14C      ; 4            ; 172          ; 8            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[1]    ; DB77  ; 14C      ; 4            ; 172          ; 10           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[2]    ; CW74  ; 14C      ; 4            ; 172          ; 12           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[3]    ; CJ77  ; 14C      ; 4            ; 172          ; 14           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[4]    ; CF74  ; 14C      ; 4            ; 172          ; 16           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[5]    ; BU77  ; 14C      ; 4            ; 173          ; 0            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[6]    ; BP74  ; 14C      ; 4            ; 173          ; 2            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[7]    ; BE77  ; 14C      ; 4            ; 173          ; 4            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[8]    ; BB74  ; 14C      ; 4            ; 173          ; 6            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; cxl_tx_p[9]    ; AM77  ; 14C      ; 4            ; 173          ; 8            ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][0]    ; N59   ; 3A       ; 11           ; 333          ; 188          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][10]   ; U63   ; 3A       ; 11           ; 333          ; 338          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][11]   ; W64   ; 3A       ; 11           ; 333          ; 353          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][12]   ; AT64  ; 3A       ; 11           ; 333          ; 420          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][13]   ; AG65  ; 3A       ; 11           ; 333          ; 435          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][14]   ; AK66  ; 3A       ; 12           ; 333          ; 0            ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][15]   ; AV65  ; 3A       ; 12           ; 333          ; 15           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][16]   ; AT66  ; 3A       ; 12           ; 333          ; 30           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][1]    ; L60   ; 3A       ; 11           ; 333          ; 203          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][2]    ; U59   ; 3A       ; 11           ; 333          ; 218          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][3]    ; W60   ; 3A       ; 11           ; 333          ; 233          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][4]    ; N61   ; 3A       ; 11           ; 333          ; 248          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][5]    ; L62   ; 3A       ; 11           ; 333          ; 263          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][6]    ; U61   ; 3A       ; 11           ; 333          ; 278          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][7]    ; W62   ; 3A       ; 11           ; 333          ; 293          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][8]    ; N63   ; 3A       ; 11           ; 333          ; 308          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_a[0][9]    ; L64   ; 3A       ; 11           ; 333          ; 323          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_act_n[0]   ; H60   ; 3A       ; 11           ; 333          ; 46           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ba[0][0]   ; AK70  ; 3A       ; 12           ; 333          ; 60           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ba[0][1]   ; AV68  ; 3A       ; 12           ; 333          ; 75           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_bg[0][0]   ; AT70  ; 3A       ; 12           ; 333          ; 90           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_bg[0][1]   ; B59   ; 3A       ; 11           ; 333          ; 1            ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ck[0][0]   ; B63   ; 3A       ; 11           ; 333          ; 121          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_ck_n[0][0] ; D64   ; 3A       ; 11           ; 333          ; 136          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cke[0][0]  ; J61   ; 3A       ; 11           ; 333          ; 91           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_cs_n[0][0] ; J59   ; 3A       ; 11           ; 333          ; 31           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_odt[0][0]  ; B61   ; 3A       ; 11           ; 333          ; 61           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_par[0]     ; H64   ; 3A       ; 11           ; 333          ; 166          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                     ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; mem_reset_n[0] ; D60   ; 3A       ; 11           ; 333          ; 16           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.2-V                       ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+------------------------+------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard           ; Current Strength ; Input Termination                ; Output Termination             ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                                          ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+------------------------+------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; mem_dbi_n[0][0] ; U55   ; 3A       ; 24           ; 333          ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][1] ; AN59  ; 3A       ; 24           ; 333          ; 278          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][2] ; BC47  ; 3B       ; 76           ; 333          ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][3] ; BC53  ; 3B       ; 77           ; 333          ; 15           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][4] ; CA59  ; 3A       ; 25           ; 333          ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][5] ; BJ65  ; 3A       ; 12           ; 333          ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][6] ; AN53  ; 3B       ; 77           ; 333          ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][7] ; AN47  ; 3B       ; 76           ; 333          ; 278          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dbi_n[0][8] ; BC59  ; 3A       ; 25           ; 333          ; 15           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; mem_dq[0][0]    ; N57   ; 3A       ; 24           ; 333          ; 121          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][10]   ; AD62  ; 3A       ; 24           ; 333          ; 323          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][11]   ; AD58  ; 3A       ; 24           ; 333          ; 203          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][12]   ; AK62  ; 3A       ; 24           ; 333          ; 353          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][13]   ; AA57  ; 3A       ; 24           ; 333          ; 188          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][14]   ; AK58  ; 3A       ; 24           ; 333          ; 233          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][15]   ; AA61  ; 3A       ; 24           ; 333          ; 308          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][16]   ; AV49  ; 3B       ; 76           ; 333          ; 121          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][17]   ; AT46  ; 3B       ; 76           ; 333          ; 16           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][18]   ; AT50  ; 3B       ; 76           ; 333          ; 136          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][19]   ; BF46  ; 3B       ; 76           ; 333          ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][1]    ; L54   ; 3A       ; 24           ; 333          ; 16           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][20]   ; BC49  ; 3B       ; 76           ; 333          ; 151          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][21]   ; AV45  ; 3B       ; 76           ; 333          ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][22]   ; BF50  ; 3B       ; 76           ; 333          ; 166          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][23]   ; BC45  ; 3B       ; 76           ; 333          ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][24]   ; AV55  ; 3B       ; 77           ; 333          ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][25]   ; AT56  ; 3B       ; 77           ; 333          ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][26]   ; BF52  ; 3B       ; 76           ; 333          ; 420          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][27]   ; AT52  ; 3B       ; 76           ; 333          ; 390          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][28]   ; BC55  ; 3B       ; 77           ; 333          ; 75           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][29]   ; AV51  ; 3B       ; 76           ; 333          ; 375          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][2]    ; W54   ; 3A       ; 24           ; 333          ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][30]   ; BF56  ; 3B       ; 77           ; 333          ; 90           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][31]   ; BC51  ; 3B       ; 76           ; 333          ; 405          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][32]   ; BJ57  ; 3A       ; 25           ; 333          ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][33]   ; BM62  ; 3A       ; 25           ; 333          ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][34]   ; BV58  ; 3A       ; 25           ; 333          ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][35]   ; BJ61  ; 3A       ; 25           ; 333          ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][36]   ; CA57  ; 3A       ; 25           ; 333          ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][37]   ; BV62  ; 3A       ; 25           ; 333          ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][38]   ; CA61  ; 3A       ; 25           ; 333          ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][39]   ; BM58  ; 3A       ; 25           ; 333          ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][3]    ; N53   ; 3A       ; 24           ; 333          ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][40]   ; BJ68  ; 3A       ; 12           ; 333          ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][41]   ; BC68  ; 3A       ; 12           ; 333          ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][42]   ; BM70  ; 3A       ; 12           ; 333          ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][43]   ; AY70  ; 3A       ; 12           ; 333          ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][44]   ; BJ63  ; 3A       ; 12           ; 333          ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][45]   ; AY64  ; 3A       ; 12           ; 333          ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][46]   ; BM64  ; 3A       ; 12           ; 333          ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][47]   ; BC63  ; 3A       ; 12           ; 333          ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][48]   ; AD56  ; 3B       ; 77           ; 333          ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][49]   ; AN51  ; 3B       ; 77           ; 333          ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][4]    ; L58   ; 3A       ; 24           ; 333          ; 136          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][50]   ; AK56  ; 3B       ; 77           ; 333          ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][51]   ; AN55  ; 3B       ; 77           ; 333          ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][52]   ; AA55  ; 3B       ; 77           ; 333          ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][53]   ; AK52  ; 3B       ; 77           ; 333          ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][54]   ; AD52  ; 3B       ; 77           ; 333          ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][55]   ; AA51  ; 3B       ; 77           ; 333          ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][56]   ; AK50  ; 3B       ; 76           ; 333          ; 353          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][57]   ; AD46  ; 3B       ; 76           ; 333          ; 203          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][58]   ; AD50  ; 3B       ; 76           ; 333          ; 323          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][59]   ; AK46  ; 3B       ; 76           ; 333          ; 233          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][5]    ; U53   ; 3A       ; 24           ; 333          ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][60]   ; AN49  ; 3B       ; 76           ; 333          ; 338          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][61]   ; AA45  ; 3B       ; 76           ; 333          ; 188          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][62]   ; AA49  ; 3B       ; 76           ; 333          ; 308          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][63]   ; AN45  ; 3B       ; 76           ; 333          ; 218          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][64]   ; BC61  ; 3A       ; 25           ; 333          ; 75           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][65]   ; AT62  ; 3A       ; 25           ; 333          ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; mem_dq[0][66]   ; AV61  ; 3A       ; 25           ; 333          ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; mem_dq[0][67]   ; BC57  ; 3A       ; 24           ; 333          ; 405          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dq[0][68]   ; BF62  ; 3A       ; 25           ; 333          ; 90           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][69]   ; AT58  ; 3A       ; 24           ; 333          ; 390          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; mem_dq[0][6]    ; W58   ; 3A       ; 24           ; 333          ; 166          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; mem_dq[0][70]   ; BF58  ; 3A       ; 24           ; 333          ; 420          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; mem_dq[0][71]   ; AV57  ; 3A       ; 24           ; 333          ; 375          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; mem_dq[0][7]    ; U57   ; 3A       ; 24           ; 333          ; 151          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][8]    ; AN61  ; 3A       ; 24           ; 333          ; 338          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[10] (inverted) ; -                   ;
; mem_dq[0][9]    ; AN57  ; 3A       ; 24           ; 333          ; 218          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[2] (inverted)  ; -                   ;
; mem_dqs[0][0]   ; N55   ; 3A       ; 24           ; 333          ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][1]   ; AA59  ; 3A       ; 24           ; 333          ; 248          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][2]   ; AV47  ; 3B       ; 76           ; 333          ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][3]   ; AV53  ; 3B       ; 76           ; 333          ; 435          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][4]   ; BJ59  ; 3A       ; 25           ; 333          ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][5]   ; BC65  ; 3A       ; 12           ; 333          ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][6]   ; AA53  ; 3B       ; 77           ; 333          ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][7]   ; AA47  ; 3B       ; 76           ; 333          ; 248          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs[0][8]   ; AV59  ; 3A       ; 24           ; 333          ; 435          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; mem_dqs_n[0][0] ; L56   ; 3A       ; 24           ; 333          ; 76           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][1] ; AD60  ; 3A       ; 24           ; 333          ; 263          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][2] ; AT48  ; 3B       ; 76           ; 333          ; 76           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][3] ; AT54  ; 3B       ; 77           ; 333          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][4] ; BM60  ; 3A       ; 25           ; 333          ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][5] ; AY66  ; 3A       ; 12           ; 333          ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][6] ; AD54  ; 3B       ; 77           ; 333          ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][7] ; AD48  ; 3B       ; 76           ; 333          ; 263          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; mem_dqs_n[0][8] ; AT60  ; 3A       ; 25           ; 333          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+------------------------+------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; SDM      ; 18 / 33 ( 55 % ) ; --            ; --           ;
; 2C       ; 0 / 84 ( 0 % )   ; 1.2V          ; --           ;
; 2F       ; 0 / 96 ( 0 % )   ; 1.2V          ; --           ;
; 2E       ; 0 / 96 ( 0 % )   ; 1.2V          ; --           ;
; 2B       ; 0 / 84 ( 0 % )   ; 1.2V          ; --           ;
; 3D       ; 0 / 96 ( 0 % )   ; 1.2V          ; --           ;
; 3C       ; 2 / 84 ( 2 % )   ; 1.2V          ; --           ;
; 3B       ; 44 / 84 ( 52 % ) ; 1.2V          ; --           ;
; 3A       ; 88 / 96 ( 92 % ) ; 1.2V          ; --           ;
; HPS      ; 0 / 48 ( 0 % )   ; --            ; --           ;
; 12A      ; 0 / 104 ( 0 % )  ; --            ; --           ;
; 14C      ; 68 / 72 ( 94 % ) ; --            ; --           ;
; 15A      ; 0 / 72 ( 0 % )   ; --            ; --           ;
; 15C      ; 0 / 72 ( 0 % )   ; --            ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------+
; Detailed I/O Block Info                                                 ;
+----------+------------+-------+------------------+----------------------+
; I/O Bank ; Pin Index  ; Pin # ; Assignment       ; Location assigned by ;
+----------+------------+-------+------------------+----------------------+
; 2A       ;            ;       ;                  ;                      ;
;     --   ; 95         ;       ;                  ;                      ;
;     --   ; 94         ;       ;                  ;                      ;
;     --   ; 93         ;       ;                  ;                      ;
;     --   ; 92         ;       ;                  ;                      ;
;     --   ; 91         ;       ;                  ;                      ;
;     --   ; 90         ;       ;                  ;                      ;
;     --   ; 89         ;       ;                  ;                      ;
;     --   ; 88         ;       ;                  ;                      ;
;     --   ; 87         ;       ;                  ;                      ;
;     --   ; 86         ;       ;                  ;                      ;
;     --   ; 85         ;       ;                  ;                      ;
;     --   ; 84         ;       ;                  ;                      ;
;     --   ; 83         ;       ;                  ;                      ;
;     --   ; 82         ;       ;                  ;                      ;
;     --   ; 81         ;       ;                  ;                      ;
;     --   ; 80         ;       ;                  ;                      ;
;     --   ; 79         ;       ;                  ;                      ;
;     --   ; 78         ;       ;                  ;                      ;
;     --   ; 77         ;       ;                  ;                      ;
;     --   ; 76         ;       ;                  ;                      ;
;     --   ; 75         ;       ;                  ;                      ;
;     --   ; 74         ;       ;                  ;                      ;
;     --   ; 73         ;       ;                  ;                      ;
;     --   ; 72         ;       ;                  ;                      ;
;     --   ; 71         ;       ;                  ;                      ;
;     --   ; 70         ;       ;                  ;                      ;
;     --   ; 69         ;       ;                  ;                      ;
;     --   ; 68         ;       ;                  ;                      ;
;     --   ; 67         ;       ;                  ;                      ;
;     --   ; 66         ;       ;                  ;                      ;
;     --   ; 65         ;       ;                  ;                      ;
;     --   ; 64         ;       ;                  ;                      ;
;     --   ; 63         ;       ;                  ;                      ;
;     --   ; 62         ;       ;                  ;                      ;
;     --   ; 61         ;       ;                  ;                      ;
;     --   ; 60         ;       ;                  ;                      ;
;     --   ; 59         ;       ;                  ;                      ;
;     --   ; 58         ;       ;                  ;                      ;
;     --   ; 57         ;       ;                  ;                      ;
;     --   ; 56         ;       ;                  ;                      ;
;     --   ; 55         ;       ;                  ;                      ;
;     --   ; 54         ;       ;                  ;                      ;
;     --   ; 53         ;       ;                  ;                      ;
;     --   ; 52         ;       ;                  ;                      ;
;     --   ; 51         ;       ;                  ;                      ;
;     --   ; 50         ;       ;                  ;                      ;
;     --   ; 49         ;       ;                  ;                      ;
;     --   ; 48         ;       ;                  ;                      ;
;     --   ; 47         ;       ;                  ;                      ;
;     --   ; 46         ;       ;                  ;                      ;
;     --   ; 45         ;       ;                  ;                      ;
;     --   ; 44         ;       ;                  ;                      ;
;     --   ; 43         ;       ;                  ;                      ;
;     --   ; 42         ;       ;                  ;                      ;
;     --   ; 41         ;       ;                  ;                      ;
;     --   ; 40         ;       ;                  ;                      ;
;     --   ; 39         ;       ;                  ;                      ;
;     --   ; 38         ;       ;                  ;                      ;
;     --   ; 37         ;       ;                  ;                      ;
;     --   ; 36         ;       ;                  ;                      ;
;     --   ; 35         ;       ;                  ;                      ;
;     --   ; 34         ;       ;                  ;                      ;
;     --   ; 33         ;       ;                  ;                      ;
;     --   ; 32         ;       ;                  ;                      ;
;     --   ; 31         ;       ;                  ;                      ;
;     --   ; 30         ;       ;                  ;                      ;
;     --   ; 29         ;       ;                  ;                      ;
;     --   ; 28         ;       ;                  ;                      ;
;     --   ; 27         ;       ;                  ;                      ;
;     --   ; 26         ;       ;                  ;                      ;
;     --   ; 25         ;       ;                  ;                      ;
;     --   ; 24         ;       ;                  ;                      ;
;     --   ; 23         ;       ;                  ;                      ;
;     --   ; 22         ;       ;                  ;                      ;
;     --   ; 21         ;       ;                  ;                      ;
;     --   ; 20         ;       ;                  ;                      ;
;     --   ; 19         ;       ;                  ;                      ;
;     --   ; 18         ;       ;                  ;                      ;
;     --   ; 17         ;       ;                  ;                      ;
;     --   ; 16         ;       ;                  ;                      ;
;     --   ; 15         ;       ;                  ;                      ;
;     --   ; 14         ;       ;                  ;                      ;
;     --   ; 13         ;       ;                  ;                      ;
;     --   ; 12         ;       ;                  ;                      ;
;     --   ; 11         ;       ;                  ;                      ;
;     --   ; 10         ;       ;                  ;                      ;
;     --   ; 9          ;       ;                  ;                      ;
;     --   ; 8          ;       ;                  ;                      ;
;     --   ; 7          ;       ;                  ;                      ;
;     --   ; 6          ;       ;                  ;                      ;
;     --   ; 5          ;       ;                  ;                      ;
;     --   ; 4          ;       ;                  ;                      ;
;     --   ; 3          ;       ;                  ;                      ;
;     --   ; 2          ;       ;                  ;                      ;
;     --   ; 1          ;       ;                  ;                      ;
;     --   ; 0          ;       ;                  ;                      ;
; 2B       ;            ;       ;                  ;                      ;
;     --   ; 95         ; MC63  ;                  ;                      ;
;     --   ; 94         ; MD62  ;                  ;                      ;
;     --   ; 93         ; MH62  ;                  ;                      ;
;     --   ; 92         ; MK63  ;                  ;                      ;
;     --   ; 91         ; MC61  ;                  ;                      ;
;     --   ; 90         ; MD60  ;                  ;                      ;
;     --   ; 89         ; MK61  ;                  ;                      ;
;     --   ; 88         ; MH60  ;                  ;                      ;
;     --   ; 87         ; MD58  ;                  ;                      ;
;     --   ; 86         ; MC59  ;                  ;                      ;
;     --   ; 85         ; MH58  ;                  ;                      ;
;     --   ; 84         ; MK59  ;                  ;                      ;
;     --   ; 83         ; LN60  ;                  ;                      ;
;     --   ; 82         ; LR59  ;                  ;                      ;
;     --   ; 81         ; LW59  ;                  ;                      ;
;     --   ; 80         ; MA60  ;                  ;                      ;
;     --   ; 79         ; LN58  ;                  ;                      ;
;     --   ; 78         ; LR57  ;                  ;                      ;
;     --   ; 77         ; MA58  ;                  ;                      ;
;     --   ; 76         ; LW57  ;                  ;                      ;
;     --   ; 75         ; LR55  ;                  ;                      ;
;     --   ; 74         ; LN56  ;                  ;                      ;
;     --   ; 73         ; LW55  ;                  ;                      ;
;     --   ; 72         ; MA56  ;                  ;                      ;
;     --   ; 71         ; MC57  ;                  ;                      ;
;     --   ; 70         ; MD56  ;                  ;                      ;
;     --   ; 69         ; MH56  ;                  ;                      ;
;     --   ; 68         ; MK57  ;                  ;                      ;
;     --   ; 67         ; MC55  ;                  ;                      ;
;     --   ; 66         ; MD54  ;                  ;                      ;
;     --   ; 65         ; MK55  ;                  ;                      ;
;     --   ; 64         ; MH54  ;                  ;                      ;
;     --   ; 63         ; MD52  ;                  ;                      ;
;     --   ; 62         ; MC53  ;                  ;                      ;
;     --   ; 61         ; MH52  ;                  ;                      ;
;     --   ; 60         ; MK53  ;                  ;                      ;
;     --   ; 59         ; KW55  ;                  ;                      ;
;     --   ; 58         ; LB54  ;                  ;                      ;
;     --   ; 57         ; LH54  ;                  ;                      ;
;     --   ; 56         ; LL55  ;                  ;                      ;
;     --   ; 55         ; KW53  ;                  ;                      ;
;     --   ; 54         ; LB52  ;                  ;                      ;
;     --   ; 53         ; LL53  ;                  ;                      ;
;     --   ; 52         ; LH52  ;                  ;                      ;
;     --   ; 51         ; LB50  ;                  ;                      ;
;     --   ; 50         ; KW51  ;                  ;                      ;
;     --   ; 49         ; LH50  ;                  ;                      ;
;     --   ; 48         ; LL51  ;                  ;                      ;
;     --   ; 47         ;       ;                  ;                      ;
;     --   ; 46         ;       ;                  ;                      ;
;     --   ; 45         ;       ;                  ;                      ;
;     --   ; 44         ;       ;                  ;                      ;
;     --   ; 43         ;       ;                  ;                      ;
;     --   ; 42         ;       ;                  ;                      ;
;     --   ; 41         ;       ;                  ;                      ;
;     --   ; 40         ;       ;                  ;                      ;
;     --   ; 39         ;       ;                  ;                      ;
;     --   ; 38         ;       ;                  ;                      ;
;     --   ; 37         ;       ;                  ;                      ;
;     --   ; 36         ;       ;                  ;                      ;
;     --   ; 35         ; KF60  ;                  ;                      ;
;     --   ; 34         ; KJ61  ;                  ;                      ;
;     --   ; 33         ; KR61  ;                  ;                      ;
;     --   ; 32         ; KU60  ;                  ;                      ;
;     --   ; 31         ; KJ59  ;                  ;                      ;
;     --   ; 30         ; KF58  ;                  ;                      ;
;     --   ; 29         ; KR59  ;                  ;                      ;
;     --   ; 28         ; KU58  ;                  ;                      ;
;     --   ; 27         ; KJ57  ;                  ;                      ;
;     --   ; 26         ; KF56  ;                  ;                      ;
;     --   ; 25         ; KR57  ;                  ;                      ;
;     --   ; 24         ; KU56  ;                  ;                      ;
;     --   ; 23         ; KW61  ;                  ;                      ;
;     --   ; 22         ; LB60  ;                  ;                      ;
;     --   ; 21         ; LH60  ;                  ;                      ;
;     --   ; 20         ; LL61  ;                  ;                      ;
;     --   ; 19         ; KW59  ;                  ;                      ;
;     --   ; 18         ; LB58  ;                  ;                      ;
;     --   ; 17         ; LL59  ;                  ;                      ;
;     --   ; 16         ; LH58  ;                  ;                      ;
;     --   ; 15         ; KW57  ;                  ;                      ;
;     --   ; 14         ; LB56  ;                  ;                      ;
;     --   ; 13         ; LH56  ;                  ;                      ;
;     --   ; 12         ; LL57  ;                  ;                      ;
;     --   ; 11         ; KF54  ;                  ;                      ;
;     --   ; 10         ; KJ55  ;                  ;                      ;
;     --   ; 9          ; KR55  ;                  ;                      ;
;     --   ; 8          ; KU54  ;                  ;                      ;
;     --   ; 7          ; KJ53  ;                  ;                      ;
;     --   ; 6          ; KF52  ;                  ;                      ;
;     --   ; 5          ; KR53  ;                  ;                      ;
;     --   ; 4          ; KU52  ;                  ;                      ;
;     --   ; 3          ; KJ51  ;                  ;                      ;
;     --   ; 2          ; KF50  ;                  ;                      ;
;     --   ; 1          ; KU50  ;                  ;                      ;
;     --   ; 0          ; KR51  ;                  ;                      ;
; 2C       ;            ;       ;                  ;                      ;
;     --   ; 95         ; LU4   ;                  ;                      ;
;     --   ; 94         ; LW2   ;                  ;                      ;
;     --   ; 93         ; MA4   ;                  ;                      ;
;     --   ; 92         ; MC5   ;                  ;                      ;
;     --   ; 91         ; LN7   ;                  ;                      ;
;     --   ; 90         ; LR5   ;                  ;                      ;
;     --   ; 89         ; MA7   ;                  ;                      ;
;     --   ; 88         ; LW5   ;                  ;                      ;
;     --   ; 87         ; LN11  ;                  ;                      ;
;     --   ; 86         ; LR9   ;                  ;                      ;
;     --   ; 85         ; LW9   ;                  ;                      ;
;     --   ; 84         ; MA11  ;                  ;                      ;
;     --   ; 83         ; MC9   ;                  ;                      ;
;     --   ; 82         ; MD7   ;                  ;                      ;
;     --   ; 81         ; MF5   ;                  ;                      ;
;     --   ; 80         ; MH7   ;                  ;                      ;
;     --   ; 79         ; MC13  ;                  ;                      ;
;     --   ; 78         ; MD11  ;                  ;                      ;
;     --   ; 77         ; MK13  ;                  ;                      ;
;     --   ; 76         ; MH11  ;                  ;                      ;
;     --   ; 75         ; MD15  ;                  ;                      ;
;     --   ; 74         ; MC17  ;                  ;                      ;
;     --   ; 73         ; MH15  ;                  ;                      ;
;     --   ; 72         ; MK17  ;                  ;                      ;
;     --   ; 71         ; LN15  ;                  ;                      ;
;     --   ; 70         ; LR13  ;                  ;                      ;
;     --   ; 69         ; LW13  ;                  ;                      ;
;     --   ; 68         ; MA15  ;                  ;                      ;
;     --   ; 67         ; LN19  ;                  ;                      ;
;     --   ; 66         ; LR17  ;                  ;                      ;
;     --   ; 65         ; MA19  ;                  ;                      ;
;     --   ; 64         ; LW17  ;                  ;                      ;
;     --   ; 63         ; LN23  ;                  ;                      ;
;     --   ; 62         ; LR21  ;                  ;                      ;
;     --   ; 61         ; LW21  ;                  ;                      ;
;     --   ; 60         ; MA23  ;                  ;                      ;
;     --   ; 59         ; MC21  ;                  ;                      ;
;     --   ; 58         ; MD19  ;                  ;                      ;
;     --   ; 57         ; MH19  ;                  ;                      ;
;     --   ; 56         ; MK21  ;                  ;                      ;
;     --   ; 55         ; MC25  ;                  ;                      ;
;     --   ; 54         ; MD23  ;                  ;                      ;
;     --   ; 53         ; MK25  ;                  ;                      ;
;     --   ; 52         ; MH23  ;                  ;                      ;
;     --   ; 51         ; MD26  ;                  ;                      ;
;     --   ; 50         ; MC27  ;                  ;                      ;
;     --   ; 49         ; MH26  ;                  ;                      ;
;     --   ; 48         ; MK27  ;                  ;                      ;
;     --   ; 47         ;       ;                  ;                      ;
;     --   ; 46         ;       ;                  ;                      ;
;     --   ; 45         ;       ;                  ;                      ;
;     --   ; 44         ;       ;                  ;                      ;
;     --   ; 43         ;       ;                  ;                      ;
;     --   ; 42         ;       ;                  ;                      ;
;     --   ; 41         ;       ;                  ;                      ;
;     --   ; 40         ;       ;                  ;                      ;
;     --   ; 39         ;       ;                  ;                      ;
;     --   ; 38         ;       ;                  ;                      ;
;     --   ; 37         ;       ;                  ;                      ;
;     --   ; 36         ;       ;                  ;                      ;
;     --   ; 35         ; JL27  ;                  ;                      ;
;     --   ; 34         ; JP26  ;                  ;                      ;
;     --   ; 33         ; JY26  ;                  ;                      ;
;     --   ; 32         ; KC27  ;                  ;                      ;
;     --   ; 31         ; JL29  ;                  ;                      ;
;     --   ; 30         ; JP28  ;                  ;                      ;
;     --   ; 29         ; KC29  ;                  ;                      ;
;     --   ; 28         ; JY28  ;                  ;                      ;
;     --   ; 27         ; JL31  ;                  ;                      ;
;     --   ; 26         ; JP30  ;                  ;                      ;
;     --   ; 25         ; JY30  ;                  ;                      ;
;     --   ; 24         ; KC31  ;                  ;                      ;
;     --   ; 23         ; KF26  ;                  ;                      ;
;     --   ; 22         ; KJ27  ;                  ;                      ;
;     --   ; 21         ; KR27  ;                  ;                      ;
;     --   ; 20         ; KU26  ;                  ;                      ;
;     --   ; 19         ; KJ29  ;                  ;                      ;
;     --   ; 18         ; KF28  ;                  ;                      ;
;     --   ; 17         ; KR29  ;                  ;                      ;
;     --   ; 16         ; KU28  ;                  ;                      ;
;     --   ; 15         ; KF30  ;                  ;                      ;
;     --   ; 14         ; KJ31  ;                  ;                      ;
;     --   ; 13         ; KR31  ;                  ;                      ;
;     --   ; 12         ; KU30  ;                  ;                      ;
;     --   ; 11         ; KW27  ;                  ;                      ;
;     --   ; 10         ; LB26  ;                  ;                      ;
;     --   ; 9          ; LH26  ;                  ;                      ;
;     --   ; 8          ; LL27  ;                  ;                      ;
;     --   ; 7          ; KW29  ;                  ;                      ;
;     --   ; 6          ; LB28  ;                  ;                      ;
;     --   ; 5          ; LL29  ;                  ;                      ;
;     --   ; 4          ; LH28  ;                  ;                      ;
;     --   ; 3          ; KW31  ;                  ;                      ;
;     --   ; 2          ; LB30  ;                  ;                      ;
;     --   ; 1          ; LH30  ;                  ;                      ;
;     --   ; 0          ; LL31  ;                  ;                      ;
; 2D       ;            ;       ;                  ;                      ;
;     --   ; 95         ;       ;                  ;                      ;
;     --   ; 94         ;       ;                  ;                      ;
;     --   ; 93         ;       ;                  ;                      ;
;     --   ; 92         ;       ;                  ;                      ;
;     --   ; 91         ;       ;                  ;                      ;
;     --   ; 90         ;       ;                  ;                      ;
;     --   ; 89         ;       ;                  ;                      ;
;     --   ; 88         ;       ;                  ;                      ;
;     --   ; 87         ;       ;                  ;                      ;
;     --   ; 86         ;       ;                  ;                      ;
;     --   ; 85         ;       ;                  ;                      ;
;     --   ; 84         ;       ;                  ;                      ;
;     --   ; 83         ;       ;                  ;                      ;
;     --   ; 82         ;       ;                  ;                      ;
;     --   ; 81         ;       ;                  ;                      ;
;     --   ; 80         ;       ;                  ;                      ;
;     --   ; 79         ;       ;                  ;                      ;
;     --   ; 78         ;       ;                  ;                      ;
;     --   ; 77         ;       ;                  ;                      ;
;     --   ; 76         ;       ;                  ;                      ;
;     --   ; 75         ;       ;                  ;                      ;
;     --   ; 74         ;       ;                  ;                      ;
;     --   ; 73         ;       ;                  ;                      ;
;     --   ; 72         ;       ;                  ;                      ;
;     --   ; 71         ;       ;                  ;                      ;
;     --   ; 70         ;       ;                  ;                      ;
;     --   ; 69         ;       ;                  ;                      ;
;     --   ; 68         ;       ;                  ;                      ;
;     --   ; 67         ;       ;                  ;                      ;
;     --   ; 66         ;       ;                  ;                      ;
;     --   ; 65         ;       ;                  ;                      ;
;     --   ; 64         ;       ;                  ;                      ;
;     --   ; 63         ;       ;                  ;                      ;
;     --   ; 62         ;       ;                  ;                      ;
;     --   ; 61         ;       ;                  ;                      ;
;     --   ; 60         ;       ;                  ;                      ;
;     --   ; 59         ;       ;                  ;                      ;
;     --   ; 58         ;       ;                  ;                      ;
;     --   ; 57         ;       ;                  ;                      ;
;     --   ; 56         ;       ;                  ;                      ;
;     --   ; 55         ;       ;                  ;                      ;
;     --   ; 54         ;       ;                  ;                      ;
;     --   ; 53         ;       ;                  ;                      ;
;     --   ; 52         ;       ;                  ;                      ;
;     --   ; 51         ;       ;                  ;                      ;
;     --   ; 50         ;       ;                  ;                      ;
;     --   ; 49         ;       ;                  ;                      ;
;     --   ; 48         ;       ;                  ;                      ;
;     --   ; 47         ;       ;                  ;                      ;
;     --   ; 46         ;       ;                  ;                      ;
;     --   ; 45         ;       ;                  ;                      ;
;     --   ; 44         ;       ;                  ;                      ;
;     --   ; 43         ;       ;                  ;                      ;
;     --   ; 42         ;       ;                  ;                      ;
;     --   ; 41         ;       ;                  ;                      ;
;     --   ; 40         ;       ;                  ;                      ;
;     --   ; 39         ;       ;                  ;                      ;
;     --   ; 38         ;       ;                  ;                      ;
;     --   ; 37         ;       ;                  ;                      ;
;     --   ; 36         ;       ;                  ;                      ;
;     --   ; 35         ;       ;                  ;                      ;
;     --   ; 34         ;       ;                  ;                      ;
;     --   ; 33         ;       ;                  ;                      ;
;     --   ; 32         ;       ;                  ;                      ;
;     --   ; 31         ;       ;                  ;                      ;
;     --   ; 30         ;       ;                  ;                      ;
;     --   ; 29         ;       ;                  ;                      ;
;     --   ; 28         ;       ;                  ;                      ;
;     --   ; 27         ;       ;                  ;                      ;
;     --   ; 26         ;       ;                  ;                      ;
;     --   ; 25         ;       ;                  ;                      ;
;     --   ; 24         ;       ;                  ;                      ;
;     --   ; 23         ;       ;                  ;                      ;
;     --   ; 22         ;       ;                  ;                      ;
;     --   ; 21         ;       ;                  ;                      ;
;     --   ; 20         ;       ;                  ;                      ;
;     --   ; 19         ;       ;                  ;                      ;
;     --   ; 18         ;       ;                  ;                      ;
;     --   ; 17         ;       ;                  ;                      ;
;     --   ; 16         ;       ;                  ;                      ;
;     --   ; 15         ;       ;                  ;                      ;
;     --   ; 14         ;       ;                  ;                      ;
;     --   ; 13         ;       ;                  ;                      ;
;     --   ; 12         ;       ;                  ;                      ;
;     --   ; 11         ;       ;                  ;                      ;
;     --   ; 10         ;       ;                  ;                      ;
;     --   ; 9          ;       ;                  ;                      ;
;     --   ; 8          ;       ;                  ;                      ;
;     --   ; 7          ;       ;                  ;                      ;
;     --   ; 6          ;       ;                  ;                      ;
;     --   ; 5          ;       ;                  ;                      ;
;     --   ; 4          ;       ;                  ;                      ;
;     --   ; 3          ;       ;                  ;                      ;
;     --   ; 2          ;       ;                  ;                      ;
;     --   ; 1          ;       ;                  ;                      ;
;     --   ; 0          ;       ;                  ;                      ;
; 2E       ;            ;       ;                  ;                      ;
;     --   ; 95         ; MC51  ;                  ;                      ;
;     --   ; 94         ; MD50  ;                  ;                      ;
;     --   ; 93         ; MH50  ;                  ;                      ;
;     --   ; 92         ; MK51  ;                  ;                      ;
;     --   ; 91         ; MC49  ;                  ;                      ;
;     --   ; 90         ; MD48  ;                  ;                      ;
;     --   ; 89         ; MK49  ;                  ;                      ;
;     --   ; 88         ; MH48  ;                  ;                      ;
;     --   ; 87         ; MD46  ;                  ;                      ;
;     --   ; 86         ; MC47  ;                  ;                      ;
;     --   ; 85         ; MH46  ;                  ;                      ;
;     --   ; 84         ; MK47  ;                  ;                      ;
;     --   ; 83         ; MD44  ;                  ;                      ;
;     --   ; 82         ; MC45  ;                  ;                      ;
;     --   ; 81         ; MH44  ;                  ;                      ;
;     --   ; 80         ; MK45  ;                  ;                      ;
;     --   ; 79         ; MC43  ;                  ;                      ;
;     --   ; 78         ; MD42  ;                  ;                      ;
;     --   ; 77         ; MK43  ;                  ;                      ;
;     --   ; 76         ; MH42  ;                  ;                      ;
;     --   ; 75         ; MD40  ;                  ;                      ;
;     --   ; 74         ; MC41  ;                  ;                      ;
;     --   ; 73         ; MH40  ;                  ;                      ;
;     --   ; 72         ; MK41  ;                  ;                      ;
;     --   ; 71         ; LR41  ;                  ;                      ;
;     --   ; 70         ; LN42  ;                  ;                      ;
;     --   ; 69         ; LW41  ;                  ;                      ;
;     --   ; 68         ; MA42  ;                  ;                      ;
;     --   ; 67         ; LN40  ;                  ;                      ;
;     --   ; 66         ; LR39  ;                  ;                      ;
;     --   ; 65         ; MA40  ;                  ;                      ;
;     --   ; 64         ; LW39  ;                  ;                      ;
;     --   ; 63         ; LR37  ;                  ;                      ;
;     --   ; 62         ; LN38  ;                  ;                      ;
;     --   ; 61         ; MA38  ;                  ;                      ;
;     --   ; 60         ; LW37  ;                  ;                      ;
;     --   ; 59         ; MC39  ;                  ;                      ;
;     --   ; 58         ; MD38  ;                  ;                      ;
;     --   ; 57         ; MH38  ;                  ;                      ;
;     --   ; 56         ; MK39  ;                  ;                      ;
;     --   ; 55         ; MC37  ;                  ;                      ;
;     --   ; 54         ; MD36  ;                  ;                      ;
;     --   ; 53         ; MK37  ;                  ;                      ;
;     --   ; 52         ; MH36  ;                  ;                      ;
;     --   ; 51         ; MD34  ;                  ;                      ;
;     --   ; 50         ; MC35  ;                  ;                      ;
;     --   ; 49         ; MH34  ;                  ;                      ;
;     --   ; 48         ; MK35  ;                  ;                      ;
;     --   ; 47         ; LN54  ;                  ;                      ;
;     --   ; 46         ; LR53  ;                  ;                      ;
;     --   ; 45         ; LW53  ;                  ;                      ;
;     --   ; 44         ; MA54  ;                  ;                      ;
;     --   ; 43         ; LN52  ;                  ;                      ;
;     --   ; 42         ; LR51  ;                  ;                      ;
;     --   ; 41         ; MA52  ;                  ;                      ;
;     --   ; 40         ; LW51  ;                  ;                      ;
;     --   ; 39         ; LR49  ;                  ;                      ;
;     --   ; 38         ; LN50  ;                  ;                      ;
;     --   ; 37         ; LW49  ;                  ;                      ;
;     --   ; 36         ; MA50  ;                  ;                      ;
;     --   ; 35         ; LR47  ;                  ;                      ;
;     --   ; 34         ; LN48  ;                  ;                      ;
;     --   ; 33         ; LW47  ;                  ;                      ;
;     --   ; 32         ; MA48  ;                  ;                      ;
;     --   ; 31         ; LN46  ;                  ;                      ;
;     --   ; 30         ; LR45  ;                  ;                      ;
;     --   ; 29         ; MA46  ;                  ;                      ;
;     --   ; 28         ; LW45  ;                  ;                      ;
;     --   ; 27         ; LR43  ;                  ;                      ;
;     --   ; 26         ; LN44  ;                  ;                      ;
;     --   ; 25         ; LW43  ;                  ;                      ;
;     --   ; 24         ; MA44  ;                  ;                      ;
;     --   ; 23         ; KJ49  ;                  ;                      ;
;     --   ; 22         ; KF48  ;                  ;                      ;
;     --   ; 21         ; KU48  ;                  ;                      ;
;     --   ; 20         ; KR49  ;                  ;                      ;
;     --   ; 19         ; KJ47  ;                  ;                      ;
;     --   ; 18         ; KF46  ;                  ;                      ;
;     --   ; 17         ; KR47  ;                  ;                      ;
;     --   ; 16         ; KU46  ;                  ;                      ;
;     --   ; 15         ; KF44  ;                  ;                      ;
;     --   ; 14         ; KJ45  ;                  ;                      ;
;     --   ; 13         ; KU44  ;                  ;                      ;
;     --   ; 12         ; KR45  ;                  ;                      ;
;     --   ; 11         ; LB48  ;                  ;                      ;
;     --   ; 10         ; KW49  ;                  ;                      ;
;     --   ; 9          ; LL49  ;                  ;                      ;
;     --   ; 8          ; LH48  ;                  ;                      ;
;     --   ; 7          ; KW47  ;                  ;                      ;
;     --   ; 6          ; LB46  ;                  ;                      ;
;     --   ; 5          ; LL47  ;                  ;                      ;
;     --   ; 4          ; LH46  ;                  ;                      ;
;     --   ; 3          ; KW45  ;                  ;                      ;
;     --   ; 2          ; LB44  ;                  ;                      ;
;     --   ; 1          ; LL45  ;                  ;                      ;
;     --   ; 0          ; LH44  ;                  ;                      ;
; 2F       ;            ;       ;                  ;                      ;
;     --   ; 95         ; LN26  ;                  ;                      ;
;     --   ; 94         ; LR25  ;                  ;                      ;
;     --   ; 93         ; LW25  ;                  ;                      ;
;     --   ; 92         ; MA26  ;                  ;                      ;
;     --   ; 91         ; LN28  ;                  ;                      ;
;     --   ; 90         ; LR27  ;                  ;                      ;
;     --   ; 89         ; MA28  ;                  ;                      ;
;     --   ; 88         ; LW27  ;                  ;                      ;
;     --   ; 87         ; LR29  ;                  ;                      ;
;     --   ; 86         ; LN30  ;                  ;                      ;
;     --   ; 85         ; LW29  ;                  ;                      ;
;     --   ; 84         ; MA30  ;                  ;                      ;
;     --   ; 83         ; MC29  ;                  ;                      ;
;     --   ; 82         ; MD28  ;                  ;                      ;
;     --   ; 81         ; MH28  ;                  ;                      ;
;     --   ; 80         ; MK29  ;                  ;                      ;
;     --   ; 79         ; MC31  ;                  ;                      ;
;     --   ; 78         ; MD30  ;                  ;                      ;
;     --   ; 77         ; MK31  ;                  ;                      ;
;     --   ; 76         ; MH30  ;                  ;                      ;
;     --   ; 75         ; MD32  ;                  ;                      ;
;     --   ; 74         ; MC33  ;                  ;                      ;
;     --   ; 73         ; MH32  ;                  ;                      ;
;     --   ; 72         ; MK33  ;                  ;                      ;
;     --   ; 71         ; KW33  ;                  ;                      ;
;     --   ; 70         ; LB32  ;                  ;                      ;
;     --   ; 69         ; LH32  ;                  ;                      ;
;     --   ; 68         ; LL33  ;                  ;                      ;
;     --   ; 67         ; KW35  ;                  ;                      ;
;     --   ; 66         ; LB34  ;                  ;                      ;
;     --   ; 65         ; LL35  ;                  ;                      ;
;     --   ; 64         ; LH34  ;                  ;                      ;
;     --   ; 63         ; KW37  ;                  ;                      ;
;     --   ; 62         ; LB36  ;                  ;                      ;
;     --   ; 61         ; LH36  ;                  ;                      ;
;     --   ; 60         ; LL37  ;                  ;                      ;
;     --   ; 59         ; LN32  ;                  ;                      ;
;     --   ; 58         ; LR31  ;                  ;                      ;
;     --   ; 57         ; LW31  ;                  ;                      ;
;     --   ; 56         ; MA32  ;                  ;                      ;
;     --   ; 55         ; LN34  ;                  ;                      ;
;     --   ; 54         ; LR33  ;                  ;                      ;
;     --   ; 53         ; MA34  ;                  ;                      ;
;     --   ; 52         ; LW33  ;                  ;                      ;
;     --   ; 51         ; LN36  ;                  ;                      ;
;     --   ; 50         ; LR35  ;                  ;                      ;
;     --   ; 49         ; LW35  ;                  ;                      ;
;     --   ; 48         ; MA36  ;                  ;                      ;
;     --   ; 47         ; JL33  ;                  ;                      ;
;     --   ; 46         ; JP32  ;                  ;                      ;
;     --   ; 45         ; JY32  ;                  ;                      ;
;     --   ; 44         ; KC33  ;                  ;                      ;
;     --   ; 43         ; JL35  ;                  ;                      ;
;     --   ; 42         ; JP34  ;                  ;                      ;
;     --   ; 41         ; KC35  ;                  ;                      ;
;     --   ; 40         ; JY34  ;                  ;                      ;
;     --   ; 39         ; JL37  ;                  ;                      ;
;     --   ; 38         ; JP36  ;                  ;                      ;
;     --   ; 37         ; JY36  ;                  ;                      ;
;     --   ; 36         ; KC37  ;                  ;                      ;
;     --   ; 35         ; KF32  ;                  ;                      ;
;     --   ; 34         ; KJ33  ;                  ;                      ;
;     --   ; 33         ; KR33  ;                  ;                      ;
;     --   ; 32         ; KU32  ;                  ;                      ;
;     --   ; 31         ; KJ35  ;                  ;                      ;
;     --   ; 30         ; KF34  ;                  ;                      ;
;     --   ; 29         ; KR35  ;                  ;                      ;
;     --   ; 28         ; KU34  ;                  ;                      ;
;     --   ; 27         ; KF36  ;                  ;                      ;
;     --   ; 26         ; KJ37  ;                  ;                      ;
;     --   ; 25         ; KR37  ;                  ;                      ;
;     --   ; 24         ; KU36  ;                  ;                      ;
;     --   ; 23         ; LB38  ;                  ;                      ;
;     --   ; 22         ; KW39  ;                  ;                      ;
;     --   ; 21         ; LL39  ;                  ;                      ;
;     --   ; 20         ; LH38  ;                  ;                      ;
;     --   ; 19         ; KW41  ;                  ;                      ;
;     --   ; 18         ; LB40  ;                  ;                      ;
;     --   ; 17         ; LL41  ;                  ;                      ;
;     --   ; 16         ; LH40  ;                  ;                      ;
;     --   ; 15         ; LB42  ;                  ;                      ;
;     --   ; 14         ; KW43  ;                  ;                      ;
;     --   ; 13         ; LL43  ;                  ;                      ;
;     --   ; 12         ; LH42  ;                  ;                      ;
;     --   ; 11         ; KJ39  ;                  ;                      ;
;     --   ; 10         ; KF38  ;                  ;                      ;
;     --   ; 9          ; KU38  ;                  ;                      ;
;     --   ; 8          ; KR39  ;                  ;                      ;
;     --   ; 7          ; KJ41  ;                  ;                      ;
;     --   ; 6          ; KF40  ;                  ;                      ;
;     --   ; 5          ; KR41  ;                  ;                      ;
;     --   ; 4          ; KU40  ;                  ;                      ;
;     --   ; 3          ; KJ43  ;                  ;                      ;
;     --   ; 2          ; KF42  ;                  ;                      ;
;     --   ; 1          ; KU42  ;                  ;                      ;
;     --   ; 0          ; KR43  ;                  ;                      ;
; 3A       ;            ;       ;                  ;                      ;
;     --   ; 95         ; BM70  ; mem_dq[0][42]    ; User                 ;
;     --   ; 94         ; BJ68  ; mem_dq[0][40]    ; User                 ;
;     --   ; 93         ; AY70  ; mem_dq[0][43]    ; User                 ;
;     --   ; 92         ; BC68  ; mem_dq[0][41]    ; User                 ;
;     --   ; 91         ; BM66  ;                  ;                      ;
;     --   ; 90         ; BJ65  ; mem_dbi_n[0][5]  ; User                 ;
;     --   ; 89         ; AY66  ; mem_dqs_n[0][5]  ; User                 ;
;     --   ; 88         ; BC65  ; mem_dqs[0][5]    ; User                 ;
;     --   ; 87         ; BM64  ; mem_dq[0][46]    ; User                 ;
;     --   ; 86         ; BJ63  ; mem_dq[0][44]    ; User                 ;
;     --   ; 85         ; AY64  ; mem_dq[0][45]    ; User                 ;
;     --   ; 84         ; BC63  ; mem_dq[0][47]    ; User                 ;
;     --   ; 83         ; AT70  ; mem_bg[0][0]     ; User                 ;
;     --   ; 82         ; AV68  ; mem_ba[0][1]     ; User                 ;
;     --   ; 81         ; AK70  ; mem_ba[0][0]     ; User                 ;
;     --   ; 80         ; AG68  ; mem_alert_n[0]   ; User                 ;
;     --   ; 79         ; AT66  ; mem_a[0][16]     ; User                 ;
;     --   ; 78         ; AV65  ; mem_a[0][15]     ; User                 ;
;     --   ; 77         ; AK66  ; mem_a[0][14]     ; User                 ;
;     --   ; 76         ; AG65  ; mem_a[0][13]     ; User                 ;
;     --   ; 75         ; AT64  ; mem_a[0][12]     ; User                 ;
;     --   ; 74         ; AV63  ; mem_oct_rzqin[0] ; User                 ;
;     --   ; 73         ; AK64  ; mem_refclk[0](n) ; Fitter               ;
;     --   ; 72         ; AG63  ; mem_refclk[0]    ; User                 ;
;     --   ; 71         ; W64   ; mem_a[0][11]     ; User                 ;
;     --   ; 70         ; U63   ; mem_a[0][10]     ; User                 ;
;     --   ; 69         ; L64   ; mem_a[0][9]      ; User                 ;
;     --   ; 68         ; N63   ; mem_a[0][8]      ; User                 ;
;     --   ; 67         ; W62   ; mem_a[0][7]      ; User                 ;
;     --   ; 66         ; U61   ; mem_a[0][6]      ; User                 ;
;     --   ; 65         ; L62   ; mem_a[0][5]      ; User                 ;
;     --   ; 64         ; N61   ; mem_a[0][4]      ; User                 ;
;     --   ; 63         ; W60   ; mem_a[0][3]      ; User                 ;
;     --   ; 62         ; U59   ; mem_a[0][2]      ; User                 ;
;     --   ; 61         ; L60   ; mem_a[0][1]      ; User                 ;
;     --   ; 60         ; N59   ; mem_a[0][0]      ; User                 ;
;     --   ; 59         ; H64   ; mem_par[0]       ; User                 ;
;     --   ; 58         ; J63   ;                  ;                      ;
;     --   ; 57         ; D64   ; mem_ck_n[0][0]   ; User                 ;
;     --   ; 56         ; B63   ; mem_ck[0][0]     ; User                 ;
;     --   ; 55         ; H62   ;                  ;                      ;
;     --   ; 54         ; J61   ; mem_cke[0][0]    ; User                 ;
;     --   ; 53         ; D62   ;                  ;                      ;
;     --   ; 52         ; B61   ; mem_odt[0][0]    ; User                 ;
;     --   ; 51         ; H60   ; mem_act_n[0]     ; User                 ;
;     --   ; 50         ; J59   ; mem_cs_n[0][0]   ; User                 ;
;     --   ; 49         ; D60   ; mem_reset_n[0]   ; User                 ;
;     --   ; 48         ; B59   ; mem_bg[0][1]     ; User                 ;
;     --   ; 47         ; BV62  ; mem_dq[0][37]    ; User                 ;
;     --   ; 46         ; CA61  ; mem_dq[0][38]    ; User                 ;
;     --   ; 45         ; BM62  ; mem_dq[0][33]    ; User                 ;
;     --   ; 44         ; BJ61  ; mem_dq[0][35]    ; User                 ;
;     --   ; 43         ; BV60  ;                  ;                      ;
;     --   ; 42         ; CA59  ; mem_dbi_n[0][4]  ; User                 ;
;     --   ; 41         ; BM60  ; mem_dqs_n[0][4]  ; User                 ;
;     --   ; 40         ; BJ59  ; mem_dqs[0][4]    ; User                 ;
;     --   ; 39         ; BV58  ; mem_dq[0][34]    ; User                 ;
;     --   ; 38         ; CA57  ; mem_dq[0][36]    ; User                 ;
;     --   ; 37         ; BM58  ; mem_dq[0][39]    ; User                 ;
;     --   ; 36         ; BJ57  ; mem_dq[0][32]    ; User                 ;
;     --   ; 35         ; BF62  ; mem_dq[0][68]    ; User                 ;
;     --   ; 34         ; BC61  ; mem_dq[0][64]    ; User                 ;
;     --   ; 33         ; AT62  ; mem_dq[0][65]    ; User                 ;
;     --   ; 32         ; AV61  ; mem_dq[0][66]    ; User                 ;
;     --   ; 31         ; BF60  ;                  ;                      ;
;     --   ; 30         ; BC59  ; mem_dbi_n[0][8]  ; User                 ;
;     --   ; 29         ; AT60  ; mem_dqs_n[0][8]  ; User                 ;
;     --   ; 28         ; AV59  ; mem_dqs[0][8]    ; User                 ;
;     --   ; 27         ; BF58  ; mem_dq[0][70]    ; User                 ;
;     --   ; 26         ; BC57  ; mem_dq[0][67]    ; User                 ;
;     --   ; 25         ; AT58  ; mem_dq[0][69]    ; User                 ;
;     --   ; 24         ; AV57  ; mem_dq[0][71]    ; User                 ;
;     --   ; 23         ; AK62  ; mem_dq[0][12]    ; User                 ;
;     --   ; 22         ; AN61  ; mem_dq[0][8]     ; User                 ;
;     --   ; 21         ; AD62  ; mem_dq[0][10]    ; User                 ;
;     --   ; 20         ; AA61  ; mem_dq[0][15]    ; User                 ;
;     --   ; 19         ; AK60  ;                  ;                      ;
;     --   ; 18         ; AN59  ; mem_dbi_n[0][1]  ; User                 ;
;     --   ; 17         ; AD60  ; mem_dqs_n[0][1]  ; User                 ;
;     --   ; 16         ; AA59  ; mem_dqs[0][1]    ; User                 ;
;     --   ; 15         ; AK58  ; mem_dq[0][14]    ; User                 ;
;     --   ; 14         ; AN57  ; mem_dq[0][9]     ; User                 ;
;     --   ; 13         ; AD58  ; mem_dq[0][11]    ; User                 ;
;     --   ; 12         ; AA57  ; mem_dq[0][13]    ; User                 ;
;     --   ; 11         ; W58   ; mem_dq[0][6]     ; User                 ;
;     --   ; 10         ; U57   ; mem_dq[0][7]     ; User                 ;
;     --   ; 9          ; L58   ; mem_dq[0][4]     ; User                 ;
;     --   ; 8          ; N57   ; mem_dq[0][0]     ; User                 ;
;     --   ; 7          ; W56   ;                  ;                      ;
;     --   ; 6          ; U55   ; mem_dbi_n[0][0]  ; User                 ;
;     --   ; 5          ; L56   ; mem_dqs_n[0][0]  ; User                 ;
;     --   ; 4          ; N55   ; mem_dqs[0][0]    ; User                 ;
;     --   ; 3          ; W54   ; mem_dq[0][2]     ; User                 ;
;     --   ; 2          ; U53   ; mem_dq[0][5]     ; User                 ;
;     --   ; 1          ; L54   ; mem_dq[0][1]     ; User                 ;
;     --   ; 0          ; N53   ; mem_dq[0][3]     ; User                 ;
; 3B       ;            ;       ;                  ;                      ;
;     --   ; 95         ; H58   ;                  ;                      ;
;     --   ; 94         ; J57   ;                  ;                      ;
;     --   ; 93         ; D58   ;                  ;                      ;
;     --   ; 92         ; B57   ;                  ;                      ;
;     --   ; 91         ; H56   ;                  ;                      ;
;     --   ; 90         ; J55   ;                  ;                      ;
;     --   ; 89         ; D56   ;                  ;                      ;
;     --   ; 88         ; B55   ;                  ;                      ;
;     --   ; 87         ; H54   ;                  ;                      ;
;     --   ; 86         ; J53   ;                  ;                      ;
;     --   ; 85         ; D54   ;                  ;                      ;
;     --   ; 84         ; B53   ;                  ;                      ;
;     --   ; 83         ; H52   ;                  ;                      ;
;     --   ; 82         ; J51   ;                  ;                      ;
;     --   ; 81         ; D52   ;                  ;                      ;
;     --   ; 80         ; B51   ;                  ;                      ;
;     --   ; 79         ; H50   ;                  ;                      ;
;     --   ; 78         ; J49   ;                  ;                      ;
;     --   ; 77         ; D50   ;                  ;                      ;
;     --   ; 76         ; B49   ;                  ;                      ;
;     --   ; 75         ; H48   ;                  ;                      ;
;     --   ; 74         ; J47   ;                  ;                      ;
;     --   ; 73         ; D48   ;                  ;                      ;
;     --   ; 72         ; B47   ;                  ;                      ;
;     --   ; 71         ; W52   ;                  ;                      ;
;     --   ; 70         ; U51   ;                  ;                      ;
;     --   ; 69         ; L52   ;                  ;                      ;
;     --   ; 68         ; N51   ;                  ;                      ;
;     --   ; 67         ; W50   ;                  ;                      ;
;     --   ; 66         ; U49   ;                  ;                      ;
;     --   ; 65         ; L50   ;                  ;                      ;
;     --   ; 64         ; N49   ;                  ;                      ;
;     --   ; 63         ; W48   ;                  ;                      ;
;     --   ; 62         ; U47   ;                  ;                      ;
;     --   ; 61         ; L48   ;                  ;                      ;
;     --   ; 60         ; N47   ;                  ;                      ;
;     --   ; 59         ;       ;                  ;                      ;
;     --   ; 58         ;       ;                  ;                      ;
;     --   ; 57         ;       ;                  ;                      ;
;     --   ; 56         ;       ;                  ;                      ;
;     --   ; 55         ;       ;                  ;                      ;
;     --   ; 54         ;       ;                  ;                      ;
;     --   ; 53         ;       ;                  ;                      ;
;     --   ; 52         ;       ;                  ;                      ;
;     --   ; 51         ;       ;                  ;                      ;
;     --   ; 50         ;       ;                  ;                      ;
;     --   ; 49         ;       ;                  ;                      ;
;     --   ; 48         ;       ;                  ;                      ;
;     --   ; 47         ; AK56  ; mem_dq[0][50]    ; User                 ;
;     --   ; 46         ; AN55  ; mem_dq[0][51]    ; User                 ;
;     --   ; 45         ; AD56  ; mem_dq[0][48]    ; User                 ;
;     --   ; 44         ; AA55  ; mem_dq[0][52]    ; User                 ;
;     --   ; 43         ; AK54  ;                  ;                      ;
;     --   ; 42         ; AN53  ; mem_dbi_n[0][6]  ; User                 ;
;     --   ; 41         ; AD54  ; mem_dqs_n[0][6]  ; User                 ;
;     --   ; 40         ; AA53  ; mem_dqs[0][6]    ; User                 ;
;     --   ; 39         ; AK52  ; mem_dq[0][53]    ; User                 ;
;     --   ; 38         ; AN51  ; mem_dq[0][49]    ; User                 ;
;     --   ; 37         ; AD52  ; mem_dq[0][54]    ; User                 ;
;     --   ; 36         ; AA51  ; mem_dq[0][55]    ; User                 ;
;     --   ; 35         ; BF56  ; mem_dq[0][30]    ; User                 ;
;     --   ; 34         ; BC55  ; mem_dq[0][28]    ; User                 ;
;     --   ; 33         ; AT56  ; mem_dq[0][25]    ; User                 ;
;     --   ; 32         ; AV55  ; mem_dq[0][24]    ; User                 ;
;     --   ; 31         ; BF54  ;                  ;                      ;
;     --   ; 30         ; BC53  ; mem_dbi_n[0][3]  ; User                 ;
;     --   ; 29         ; AT54  ; mem_dqs_n[0][3]  ; User                 ;
;     --   ; 28         ; AV53  ; mem_dqs[0][3]    ; User                 ;
;     --   ; 27         ; BF52  ; mem_dq[0][26]    ; User                 ;
;     --   ; 26         ; BC51  ; mem_dq[0][31]    ; User                 ;
;     --   ; 25         ; AT52  ; mem_dq[0][27]    ; User                 ;
;     --   ; 24         ; AV51  ; mem_dq[0][29]    ; User                 ;
;     --   ; 23         ; AK50  ; mem_dq[0][56]    ; User                 ;
;     --   ; 22         ; AN49  ; mem_dq[0][60]    ; User                 ;
;     --   ; 21         ; AD50  ; mem_dq[0][58]    ; User                 ;
;     --   ; 20         ; AA49  ; mem_dq[0][62]    ; User                 ;
;     --   ; 19         ; AK48  ;                  ;                      ;
;     --   ; 18         ; AN47  ; mem_dbi_n[0][7]  ; User                 ;
;     --   ; 17         ; AD48  ; mem_dqs_n[0][7]  ; User                 ;
;     --   ; 16         ; AA47  ; mem_dqs[0][7]    ; User                 ;
;     --   ; 15         ; AK46  ; mem_dq[0][59]    ; User                 ;
;     --   ; 14         ; AN45  ; mem_dq[0][63]    ; User                 ;
;     --   ; 13         ; AD46  ; mem_dq[0][57]    ; User                 ;
;     --   ; 12         ; AA45  ; mem_dq[0][61]    ; User                 ;
;     --   ; 11         ; BF50  ; mem_dq[0][22]    ; User                 ;
;     --   ; 10         ; BC49  ; mem_dq[0][20]    ; User                 ;
;     --   ; 9          ; AT50  ; mem_dq[0][18]    ; User                 ;
;     --   ; 8          ; AV49  ; mem_dq[0][16]    ; User                 ;
;     --   ; 7          ; BF48  ;                  ;                      ;
;     --   ; 6          ; BC47  ; mem_dbi_n[0][2]  ; User                 ;
;     --   ; 5          ; AT48  ; mem_dqs_n[0][2]  ; User                 ;
;     --   ; 4          ; AV47  ; mem_dqs[0][2]    ; User                 ;
;     --   ; 3          ; BF46  ; mem_dq[0][19]    ; User                 ;
;     --   ; 2          ; BC45  ; mem_dq[0][23]    ; User                 ;
;     --   ; 1          ; AT46  ; mem_dq[0][17]    ; User                 ;
;     --   ; 0          ; AV45  ; mem_dq[0][21]    ; User                 ;
; 3C       ;            ;       ;                  ;                      ;
;     --   ; 95         ; H36   ;                  ;                      ;
;     --   ; 94         ; J35   ;                  ;                      ;
;     --   ; 93         ; D36   ;                  ;                      ;
;     --   ; 92         ; B35   ;                  ;                      ;
;     --   ; 91         ; H38   ;                  ;                      ;
;     --   ; 90         ; J37   ;                  ;                      ;
;     --   ; 89         ; D38   ;                  ;                      ;
;     --   ; 88         ; B37   ;                  ;                      ;
;     --   ; 87         ; H40   ;                  ;                      ;
;     --   ; 86         ; J39   ;                  ;                      ;
;     --   ; 85         ; D40   ;                  ;                      ;
;     --   ; 84         ; B39   ;                  ;                      ;
;     --   ; 83         ; W42   ;                  ;                      ;
;     --   ; 82         ; U41   ;                  ;                      ;
;     --   ; 81         ; L42   ;                  ;                      ;
;     --   ; 80         ; N41   ;                  ;                      ;
;     --   ; 79         ; W44   ;                  ;                      ;
;     --   ; 78         ; U43   ;                  ;                      ;
;     --   ; 77         ; L44   ;                  ;                      ;
;     --   ; 76         ; N43   ;                  ;                      ;
;     --   ; 75         ; W46   ;                  ;                      ;
;     --   ; 74         ; U45   ;                  ;                      ;
;     --   ; 73         ; L46   ; refclk4(n)       ; Fitter               ;
;     --   ; 72         ; N45   ; refclk4          ; User                 ;
;     --   ; 71         ; H42   ;                  ;                      ;
;     --   ; 70         ; J41   ;                  ;                      ;
;     --   ; 69         ; D42   ;                  ;                      ;
;     --   ; 68         ; B41   ;                  ;                      ;
;     --   ; 67         ; H44   ;                  ;                      ;
;     --   ; 66         ; J43   ;                  ;                      ;
;     --   ; 65         ; D44   ;                  ;                      ;
;     --   ; 64         ; B43   ;                  ;                      ;
;     --   ; 63         ; H46   ;                  ;                      ;
;     --   ; 62         ; J45   ;                  ;                      ;
;     --   ; 61         ; D46   ;                  ;                      ;
;     --   ; 60         ; B45   ;                  ;                      ;
;     --   ; 59         ;       ;                  ;                      ;
;     --   ; 58         ;       ;                  ;                      ;
;     --   ; 57         ;       ;                  ;                      ;
;     --   ; 56         ;       ;                  ;                      ;
;     --   ; 55         ;       ;                  ;                      ;
;     --   ; 54         ;       ;                  ;                      ;
;     --   ; 53         ;       ;                  ;                      ;
;     --   ; 52         ;       ;                  ;                      ;
;     --   ; 51         ;       ;                  ;                      ;
;     --   ; 50         ;       ;                  ;                      ;
;     --   ; 49         ;       ;                  ;                      ;
;     --   ; 48         ;       ;                  ;                      ;
;     --   ; 47         ; AK34  ;                  ;                      ;
;     --   ; 46         ; AN33  ;                  ;                      ;
;     --   ; 45         ; AD34  ;                  ;                      ;
;     --   ; 44         ; AA33  ;                  ;                      ;
;     --   ; 43         ; AK36  ;                  ;                      ;
;     --   ; 42         ; AN35  ;                  ;                      ;
;     --   ; 41         ; AD36  ;                  ;                      ;
;     --   ; 40         ; AA35  ;                  ;                      ;
;     --   ; 39         ; AK38  ;                  ;                      ;
;     --   ; 38         ; AN37  ;                  ;                      ;
;     --   ; 37         ; AD38  ;                  ;                      ;
;     --   ; 36         ; AA37  ;                  ;                      ;
;     --   ; 35         ; W36   ;                  ;                      ;
;     --   ; 34         ; U35   ;                  ;                      ;
;     --   ; 33         ; L36   ;                  ;                      ;
;     --   ; 32         ; N35   ;                  ;                      ;
;     --   ; 31         ; W38   ;                  ;                      ;
;     --   ; 30         ; U37   ;                  ;                      ;
;     --   ; 29         ; L38   ;                  ;                      ;
;     --   ; 28         ; N37   ;                  ;                      ;
;     --   ; 27         ; W40   ;                  ;                      ;
;     --   ; 26         ; U39   ;                  ;                      ;
;     --   ; 25         ; L40   ;                  ;                      ;
;     --   ; 24         ; N39   ;                  ;                      ;
;     --   ; 23         ; BF40  ;                  ;                      ;
;     --   ; 22         ; BC39  ;                  ;                      ;
;     --   ; 21         ; AT40  ;                  ;                      ;
;     --   ; 20         ; AV39  ;                  ;                      ;
;     --   ; 19         ; BF42  ;                  ;                      ;
;     --   ; 18         ; BC41  ;                  ;                      ;
;     --   ; 17         ; AT42  ;                  ;                      ;
;     --   ; 16         ; AV41  ;                  ;                      ;
;     --   ; 15         ; BF44  ;                  ;                      ;
;     --   ; 14         ; BC43  ;                  ;                      ;
;     --   ; 13         ; AT44  ;                  ;                      ;
;     --   ; 12         ; AV43  ;                  ;                      ;
;     --   ; 11         ; AK40  ;                  ;                      ;
;     --   ; 10         ; AN39  ;                  ;                      ;
;     --   ; 9          ; AD40  ;                  ;                      ;
;     --   ; 8          ; AA39  ;                  ;                      ;
;     --   ; 7          ; AK42  ;                  ;                      ;
;     --   ; 6          ; AN41  ;                  ;                      ;
;     --   ; 5          ; AD42  ;                  ;                      ;
;     --   ; 4          ; AA41  ;                  ;                      ;
;     --   ; 3          ; AK44  ;                  ;                      ;
;     --   ; 2          ; AN43  ;                  ;                      ;
;     --   ; 1          ; AD44  ;                  ;                      ;
;     --   ; 0          ; AA43  ;                  ;                      ;
; 3D       ;            ;       ;                  ;                      ;
;     --   ; 95         ; W4    ;                  ;                      ;
;     --   ; 94         ; U2    ;                  ;                      ;
;     --   ; 93         ; L4    ;                  ;                      ;
;     --   ; 92         ; N2    ;                  ;                      ;
;     --   ; 91         ; W7    ;                  ;                      ;
;     --   ; 90         ; U5    ;                  ;                      ;
;     --   ; 89         ; L7    ;                  ;                      ;
;     --   ; 88         ; N5    ;                  ;                      ;
;     --   ; 87         ; W11   ;                  ;                      ;
;     --   ; 86         ; U9    ;                  ;                      ;
;     --   ; 85         ; L11   ;                  ;                      ;
;     --   ; 84         ; N9    ;                  ;                      ;
;     --   ; 83         ; J9    ;                  ;                      ;
;     --   ; 82         ; H7    ;                  ;                      ;
;     --   ; 81         ; H11   ;                  ;                      ;
;     --   ; 80         ; D11   ;                  ;                      ;
;     --   ; 79         ; H15   ;                  ;                      ;
;     --   ; 78         ; J13   ;                  ;                      ;
;     --   ; 77         ; D15   ;                  ;                      ;
;     --   ; 76         ; B13   ;                  ;                      ;
;     --   ; 75         ; H19   ;                  ;                      ;
;     --   ; 74         ; J17   ;                  ;                      ;
;     --   ; 73         ; D19   ;                  ;                      ;
;     --   ; 72         ; B17   ;                  ;                      ;
;     --   ; 71         ; H23   ;                  ;                      ;
;     --   ; 70         ; J21   ;                  ;                      ;
;     --   ; 69         ; D23   ;                  ;                      ;
;     --   ; 68         ; B21   ;                  ;                      ;
;     --   ; 67         ; H26   ;                  ;                      ;
;     --   ; 66         ; J25   ;                  ;                      ;
;     --   ; 65         ; D26   ;                  ;                      ;
;     --   ; 64         ; B25   ;                  ;                      ;
;     --   ; 63         ; H28   ;                  ;                      ;
;     --   ; 62         ; J27   ;                  ;                      ;
;     --   ; 61         ; D28   ;                  ;                      ;
;     --   ; 60         ; B27   ;                  ;                      ;
;     --   ; 59         ; H30   ;                  ;                      ;
;     --   ; 58         ; J29   ;                  ;                      ;
;     --   ; 57         ; D30   ;                  ;                      ;
;     --   ; 56         ; B29   ;                  ;                      ;
;     --   ; 55         ; H32   ;                  ;                      ;
;     --   ; 54         ; J31   ;                  ;                      ;
;     --   ; 53         ; D32   ;                  ;                      ;
;     --   ; 52         ; B31   ;                  ;                      ;
;     --   ; 51         ; H34   ;                  ;                      ;
;     --   ; 50         ; J33   ;                  ;                      ;
;     --   ; 49         ; D34   ;                  ;                      ;
;     --   ; 48         ; B33   ;                  ;                      ;
;     --   ; 47         ; BF28  ;                  ;                      ;
;     --   ; 46         ; BC27  ;                  ;                      ;
;     --   ; 45         ; AT28  ;                  ;                      ;
;     --   ; 44         ; AV27  ;                  ;                      ;
;     --   ; 43         ; BF30  ;                  ;                      ;
;     --   ; 42         ; BC29  ;                  ;                      ;
;     --   ; 41         ; AT30  ;                  ;                      ;
;     --   ; 40         ; AV29  ;                  ;                      ;
;     --   ; 39         ; BF32  ;                  ;                      ;
;     --   ; 38         ; BC31  ;                  ;                      ;
;     --   ; 37         ; AT32  ;                  ;                      ;
;     --   ; 36         ; AV31  ;                  ;                      ;
;     --   ; 35         ; AK28  ;                  ;                      ;
;     --   ; 34         ; AN27  ;                  ;                      ;
;     --   ; 33         ; AD28  ;                  ;                      ;
;     --   ; 32         ; AA27  ;                  ;                      ;
;     --   ; 31         ; AK30  ;                  ;                      ;
;     --   ; 30         ; AN29  ;                  ;                      ;
;     --   ; 29         ; AD30  ;                  ;                      ;
;     --   ; 28         ; AA29  ;                  ;                      ;
;     --   ; 27         ; AK32  ;                  ;                      ;
;     --   ; 26         ; AN31  ;                  ;                      ;
;     --   ; 25         ; AD32  ;                  ;                      ;
;     --   ; 24         ; AA31  ;                  ;                      ;
;     --   ; 23         ; W30   ;                  ;                      ;
;     --   ; 22         ; U29   ;                  ;                      ;
;     --   ; 21         ; L30   ;                  ;                      ;
;     --   ; 20         ; N29   ;                  ;                      ;
;     --   ; 19         ; W32   ;                  ;                      ;
;     --   ; 18         ; U31   ;                  ;                      ;
;     --   ; 17         ; L32   ;                  ;                      ;
;     --   ; 16         ; N31   ;                  ;                      ;
;     --   ; 15         ; W34   ;                  ;                      ;
;     --   ; 14         ; U33   ;                  ;                      ;
;     --   ; 13         ; L34   ;                  ;                      ;
;     --   ; 12         ; N33   ;                  ;                      ;
;     --   ; 11         ; BF34  ;                  ;                      ;
;     --   ; 10         ; BC33  ;                  ;                      ;
;     --   ; 9          ; AT34  ;                  ;                      ;
;     --   ; 8          ; AV33  ;                  ;                      ;
;     --   ; 7          ; BF36  ;                  ;                      ;
;     --   ; 6          ; BC35  ;                  ;                      ;
;     --   ; 5          ; AT36  ;                  ;                      ;
;     --   ; 4          ; AV35  ;                  ;                      ;
;     --   ; 3          ; BF38  ;                  ;                      ;
;     --   ; 2          ; BC37  ;                  ;                      ;
;     --   ; 1          ; AT38  ;                  ;                      ;
;     --   ; 0          ; AV37  ;                  ;                      ;
; 3E       ;            ;       ;                  ;                      ;
;     --   ; 95         ;       ;                  ;                      ;
;     --   ; 94         ;       ;                  ;                      ;
;     --   ; 93         ;       ;                  ;                      ;
;     --   ; 92         ;       ;                  ;                      ;
;     --   ; 91         ;       ;                  ;                      ;
;     --   ; 90         ;       ;                  ;                      ;
;     --   ; 89         ;       ;                  ;                      ;
;     --   ; 88         ;       ;                  ;                      ;
;     --   ; 87         ;       ;                  ;                      ;
;     --   ; 86         ;       ;                  ;                      ;
;     --   ; 85         ;       ;                  ;                      ;
;     --   ; 84         ;       ;                  ;                      ;
;     --   ; 83         ;       ;                  ;                      ;
;     --   ; 82         ;       ;                  ;                      ;
;     --   ; 81         ;       ;                  ;                      ;
;     --   ; 80         ;       ;                  ;                      ;
;     --   ; 79         ;       ;                  ;                      ;
;     --   ; 78         ;       ;                  ;                      ;
;     --   ; 77         ;       ;                  ;                      ;
;     --   ; 76         ;       ;                  ;                      ;
;     --   ; 75         ;       ;                  ;                      ;
;     --   ; 74         ;       ;                  ;                      ;
;     --   ; 73         ;       ;                  ;                      ;
;     --   ; 72         ;       ;                  ;                      ;
;     --   ; 71         ;       ;                  ;                      ;
;     --   ; 70         ;       ;                  ;                      ;
;     --   ; 69         ;       ;                  ;                      ;
;     --   ; 68         ;       ;                  ;                      ;
;     --   ; 67         ;       ;                  ;                      ;
;     --   ; 66         ;       ;                  ;                      ;
;     --   ; 65         ;       ;                  ;                      ;
;     --   ; 64         ;       ;                  ;                      ;
;     --   ; 63         ;       ;                  ;                      ;
;     --   ; 62         ;       ;                  ;                      ;
;     --   ; 61         ;       ;                  ;                      ;
;     --   ; 60         ;       ;                  ;                      ;
;     --   ; 59         ;       ;                  ;                      ;
;     --   ; 58         ;       ;                  ;                      ;
;     --   ; 57         ;       ;                  ;                      ;
;     --   ; 56         ;       ;                  ;                      ;
;     --   ; 55         ;       ;                  ;                      ;
;     --   ; 54         ;       ;                  ;                      ;
;     --   ; 53         ;       ;                  ;                      ;
;     --   ; 52         ;       ;                  ;                      ;
;     --   ; 51         ;       ;                  ;                      ;
;     --   ; 50         ;       ;                  ;                      ;
;     --   ; 49         ;       ;                  ;                      ;
;     --   ; 48         ;       ;                  ;                      ;
;     --   ; 47         ;       ;                  ;                      ;
;     --   ; 46         ;       ;                  ;                      ;
;     --   ; 45         ;       ;                  ;                      ;
;     --   ; 44         ;       ;                  ;                      ;
;     --   ; 43         ;       ;                  ;                      ;
;     --   ; 42         ;       ;                  ;                      ;
;     --   ; 41         ;       ;                  ;                      ;
;     --   ; 40         ;       ;                  ;                      ;
;     --   ; 39         ;       ;                  ;                      ;
;     --   ; 38         ;       ;                  ;                      ;
;     --   ; 37         ;       ;                  ;                      ;
;     --   ; 36         ;       ;                  ;                      ;
;     --   ; 35         ;       ;                  ;                      ;
;     --   ; 34         ;       ;                  ;                      ;
;     --   ; 33         ;       ;                  ;                      ;
;     --   ; 32         ;       ;                  ;                      ;
;     --   ; 31         ;       ;                  ;                      ;
;     --   ; 30         ;       ;                  ;                      ;
;     --   ; 29         ;       ;                  ;                      ;
;     --   ; 28         ;       ;                  ;                      ;
;     --   ; 27         ;       ;                  ;                      ;
;     --   ; 26         ;       ;                  ;                      ;
;     --   ; 25         ;       ;                  ;                      ;
;     --   ; 24         ;       ;                  ;                      ;
;     --   ; 23         ;       ;                  ;                      ;
;     --   ; 22         ;       ;                  ;                      ;
;     --   ; 21         ;       ;                  ;                      ;
;     --   ; 20         ;       ;                  ;                      ;
;     --   ; 19         ;       ;                  ;                      ;
;     --   ; 18         ;       ;                  ;                      ;
;     --   ; 17         ;       ;                  ;                      ;
;     --   ; 16         ;       ;                  ;                      ;
;     --   ; 15         ;       ;                  ;                      ;
;     --   ; 14         ;       ;                  ;                      ;
;     --   ; 13         ;       ;                  ;                      ;
;     --   ; 12         ;       ;                  ;                      ;
;     --   ; 11         ;       ;                  ;                      ;
;     --   ; 10         ;       ;                  ;                      ;
;     --   ; 9          ;       ;                  ;                      ;
;     --   ; 8          ;       ;                  ;                      ;
;     --   ; 7          ;       ;                  ;                      ;
;     --   ; 6          ;       ;                  ;                      ;
;     --   ; 5          ;       ;                  ;                      ;
;     --   ; 4          ;       ;                  ;                      ;
;     --   ; 3          ;       ;                  ;                      ;
;     --   ; 2          ;       ;                  ;                      ;
;     --   ; 1          ;       ;                  ;                      ;
;     --   ; 0          ;       ;                  ;                      ;
; 3F       ;            ;       ;                  ;                      ;
;     --   ; 95         ;       ;                  ;                      ;
;     --   ; 94         ;       ;                  ;                      ;
;     --   ; 93         ;       ;                  ;                      ;
;     --   ; 92         ;       ;                  ;                      ;
;     --   ; 91         ;       ;                  ;                      ;
;     --   ; 90         ;       ;                  ;                      ;
;     --   ; 89         ;       ;                  ;                      ;
;     --   ; 88         ;       ;                  ;                      ;
;     --   ; 87         ;       ;                  ;                      ;
;     --   ; 86         ;       ;                  ;                      ;
;     --   ; 85         ;       ;                  ;                      ;
;     --   ; 84         ;       ;                  ;                      ;
;     --   ; 83         ;       ;                  ;                      ;
;     --   ; 82         ;       ;                  ;                      ;
;     --   ; 81         ;       ;                  ;                      ;
;     --   ; 80         ;       ;                  ;                      ;
;     --   ; 79         ;       ;                  ;                      ;
;     --   ; 78         ;       ;                  ;                      ;
;     --   ; 77         ;       ;                  ;                      ;
;     --   ; 76         ;       ;                  ;                      ;
;     --   ; 75         ;       ;                  ;                      ;
;     --   ; 74         ;       ;                  ;                      ;
;     --   ; 73         ;       ;                  ;                      ;
;     --   ; 72         ;       ;                  ;                      ;
;     --   ; 71         ;       ;                  ;                      ;
;     --   ; 70         ;       ;                  ;                      ;
;     --   ; 69         ;       ;                  ;                      ;
;     --   ; 68         ;       ;                  ;                      ;
;     --   ; 67         ;       ;                  ;                      ;
;     --   ; 66         ;       ;                  ;                      ;
;     --   ; 65         ;       ;                  ;                      ;
;     --   ; 64         ;       ;                  ;                      ;
;     --   ; 63         ;       ;                  ;                      ;
;     --   ; 62         ;       ;                  ;                      ;
;     --   ; 61         ;       ;                  ;                      ;
;     --   ; 60         ;       ;                  ;                      ;
;     --   ; 59         ;       ;                  ;                      ;
;     --   ; 58         ;       ;                  ;                      ;
;     --   ; 57         ;       ;                  ;                      ;
;     --   ; 56         ;       ;                  ;                      ;
;     --   ; 55         ;       ;                  ;                      ;
;     --   ; 54         ;       ;                  ;                      ;
;     --   ; 53         ;       ;                  ;                      ;
;     --   ; 52         ;       ;                  ;                      ;
;     --   ; 51         ;       ;                  ;                      ;
;     --   ; 50         ;       ;                  ;                      ;
;     --   ; 49         ;       ;                  ;                      ;
;     --   ; 48         ;       ;                  ;                      ;
;     --   ; 47         ;       ;                  ;                      ;
;     --   ; 46         ;       ;                  ;                      ;
;     --   ; 45         ;       ;                  ;                      ;
;     --   ; 44         ;       ;                  ;                      ;
;     --   ; 43         ;       ;                  ;                      ;
;     --   ; 42         ;       ;                  ;                      ;
;     --   ; 41         ;       ;                  ;                      ;
;     --   ; 40         ;       ;                  ;                      ;
;     --   ; 39         ;       ;                  ;                      ;
;     --   ; 38         ;       ;                  ;                      ;
;     --   ; 37         ;       ;                  ;                      ;
;     --   ; 36         ;       ;                  ;                      ;
;     --   ; 35         ;       ;                  ;                      ;
;     --   ; 34         ;       ;                  ;                      ;
;     --   ; 33         ;       ;                  ;                      ;
;     --   ; 32         ;       ;                  ;                      ;
;     --   ; 31         ;       ;                  ;                      ;
;     --   ; 30         ;       ;                  ;                      ;
;     --   ; 29         ;       ;                  ;                      ;
;     --   ; 28         ;       ;                  ;                      ;
;     --   ; 27         ;       ;                  ;                      ;
;     --   ; 26         ;       ;                  ;                      ;
;     --   ; 25         ;       ;                  ;                      ;
;     --   ; 24         ;       ;                  ;                      ;
;     --   ; 23         ;       ;                  ;                      ;
;     --   ; 22         ;       ;                  ;                      ;
;     --   ; 21         ;       ;                  ;                      ;
;     --   ; 20         ;       ;                  ;                      ;
;     --   ; 19         ;       ;                  ;                      ;
;     --   ; 18         ;       ;                  ;                      ;
;     --   ; 17         ;       ;                  ;                      ;
;     --   ; 16         ;       ;                  ;                      ;
;     --   ; 15         ;       ;                  ;                      ;
;     --   ; 14         ;       ;                  ;                      ;
;     --   ; 13         ;       ;                  ;                      ;
;     --   ; 12         ;       ;                  ;                      ;
;     --   ; 11         ;       ;                  ;                      ;
;     --   ; 10         ;       ;                  ;                      ;
;     --   ; 9          ;       ;                  ;                      ;
;     --   ; 8          ;       ;                  ;                      ;
;     --   ; 7          ;       ;                  ;                      ;
;     --   ; 6          ;       ;                  ;                      ;
;     --   ; 5          ;       ;                  ;                      ;
;     --   ; 4          ;       ;                  ;                      ;
;     --   ; 3          ;       ;                  ;                      ;
;     --   ; 2          ;       ;                  ;                      ;
;     --   ; 1          ;       ;                  ;                      ;
;     --   ; 0          ;       ;                  ;                      ;
+----------+------------+-------+------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                                                            ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------+--------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                   ; Dir.   ; I/O Standard                ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ; Package Delay ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------+--------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
; A69      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A72      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A74      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A76      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A78      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A80      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A82      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA27     ; 677        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; AA29     ; 681        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AA31     ; 685        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AA33     ; 761        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; AA35     ; 765        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; AA37     ; 769        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; AA39     ; 797        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 168ps         ;
; AA41     ; 801        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 164ps         ;
; AA43     ; 805        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 150ps         ;
; AA45     ; 1081       ; 3B       ; mem_dq[0][61]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 176ps         ;
; AA47     ; 1077       ; 3B       ; mem_dqs[0][7]                                                                                                    ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 174ps         ;
; AA49     ; 1073       ; 3B       ; mem_dq[0][62]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 173ps         ;
; AA51     ; 1057       ; 3B       ; mem_dq[0][55]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 144ps         ;
; AA53     ; 1053       ; 3B       ; mem_dqs[0][6]                                                                                                    ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 137ps         ;
; AA55     ; 1049       ; 3B       ; mem_dq[0][52]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 135ps         ;
; AA57     ; 1177       ; 3A       ; mem_dq[0][13]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 80ps          ;
; AA59     ; 1173       ; 3A       ; mem_dqs[0][1]                                                                                                    ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 83ps          ;
; AA61     ; 1169       ; 3A       ; mem_dq[0][15]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 90ps          ;
; AA63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB1      ; 1201       ; HPS      ; HPS_IOA_12, GPIO0_IO11, SPIM1_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, USB0_DATA7                 ;        ;                             ;         ; --       ;                 ; --       ; --           ; 172ps         ;
; AB6      ; 1197       ; HPS      ; HPS_IOA_8, GPIO0_IO7, SPIM0_SS0_N, MDIO2_MDC, UART1_RX, I2C_EMAC2_SCL, NAND_CLE, USB0_DATA3, SDMMC_DATA5         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 157ps         ;
; AB10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB14     ; 1195       ; HPS      ; HPS_IOA_6, GPIO0_IO5, SPIM0_MOSI, UART1_RTS_N, I2C0_SCL, NAND_ADQ2, USB0_NXT, SDMMC_DATA3                        ;        ;                             ;         ; --       ;                 ; --       ; --           ; 142ps         ;
; AB18     ; 1191       ; HPS      ; HPS_IOA_2, GPIO0_IO1, SPIM1_SS1_N, SPIS0_MOSI, UART0_RTS_N, NAND_ADQ1, USB0_STP, SDMMC_CMD                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 155ps         ;
; AB22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC76     ; 1520       ; 14C      ; cxl_tx_n[11]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 116ps         ;
; AC78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC82     ; 1535       ; 14C      ; cxl_rx_p[10]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 141ps         ;
; AD26     ; 1220       ; HPS      ; HPS_IOB_7, GPIO1_IO6, SPIS1_SS0_N, UART1_TX, I2C1_SDA, NAND_ADQ3, EMAC1_RXD0                                     ;        ;                             ;         ; --       ;                 ; --       ; --           ; 99ps          ;
; AD28     ; 676        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; AD30     ; 680        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AD32     ; 684        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AD34     ; 760        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; AD36     ; 764        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; AD38     ; 768        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; AD40     ; 796        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 167ps         ;
; AD42     ; 800        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 163ps         ;
; AD44     ; 804        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; AD46     ; 1080       ; 3B       ; mem_dq[0][57]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 177ps         ;
; AD48     ; 1076       ; 3B       ; mem_dqs_n[0][7]                                                                                                  ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 174ps         ;
; AD50     ; 1072       ; 3B       ; mem_dq[0][58]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 173ps         ;
; AD52     ; 1056       ; 3B       ; mem_dq[0][54]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 144ps         ;
; AD54     ; 1052       ; 3B       ; mem_dqs_n[0][6]                                                                                                  ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 137ps         ;
; AD56     ; 1048       ; 3B       ; mem_dq[0][48]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 134ps         ;
; AD58     ; 1176       ; 3A       ; mem_dq[0][11]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 79ps          ;
; AD60     ; 1172       ; 3A       ; mem_dqs_n[0][1]                                                                                                  ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 82ps          ;
; AD62     ; 1168       ; 3A       ; mem_dq[0][10]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 89ps          ;
; AD64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE3      ; 1199       ; HPS      ; HPS_IOA_10, GPIO0_IO9, SPIM1_MOSI, SPIS1_MOSI, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ5, USB0_DATA5, SDMMC_DATA7      ;        ;                             ;         ; --       ;                 ; --       ; --           ; 171ps         ;
; AE8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE16     ; 1193       ; HPS      ; HPS_IOA_4, GPIO0_IO3, SPIS0_MISO, UART0_RX, I2C1_SCL, NAND_RE_N, USB0_DATA0, SDMMC_DATA1                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 136ps         ;
; AE20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF73     ; 1519       ; 14C      ; cxl_tx_n[10]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 102ps         ;
; AF75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF79     ; 1550       ; 14C      ; cxl_rx_n[9]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 123ps         ;
; AF81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG27     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG29     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG39     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG41     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG43     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG45     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG47     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG49     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG51     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG53     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG63     ; 1117       ; 3A       ; mem_refclk[0]                                                                                                    ; input  ; True Differential Signaling ; 1.2V    ; --       ; Y               ; no       ; Off          ; 115ps         ;
; AG65     ; 1113       ; 3A       ; mem_a[0][13]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 118ps         ;
; AG68     ; 1109       ; 3A       ; mem_alert_n[0]                                                                                                   ; input  ; 1.2-V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; 119ps         ;
; AH1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH10     ; 1793       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 110ps         ;
; AH14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH22     ; 1761       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 97ps          ;
; AJ72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ74     ; 1503       ; 14C      ; cxl_tx_p[10]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 102ps         ;
; AJ76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ80     ; 1534       ; 14C      ; cxl_rx_p[9]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 123ps         ;
; AJ82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK26     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK28     ; 674        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 153ps         ;
; AK30     ; 678        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; AK32     ; 682        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; AK34     ; 758        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; AK36     ; 762        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; AK38     ; 766        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; AK40     ; 794        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; AK42     ; 798        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 158ps         ;
; AK44     ; 802        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; AK46     ; 1078       ; 3B       ; mem_dq[0][59]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 182ps         ;
; AK48     ; 1074       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; AK50     ; 1070       ; 3B       ; mem_dq[0][56]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 166ps         ;
; AK52     ; 1054       ; 3B       ; mem_dq[0][53]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 149ps         ;
; AK54     ; 1050       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; AK56     ; 1046       ; 3B       ; mem_dq[0][50]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 130ps         ;
; AK58     ; 1174       ; 3A       ; mem_dq[0][14]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 70ps          ;
; AK60     ; 1170       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; AK62     ; 1166       ; 3A       ; mem_dq[0][12]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 89ps          ;
; AK64     ; 1116       ; 3A       ; mem_refclk[0](n)                                                                                                 ; input  ; True Differential Signaling ; 1.2V    ; --       ; N               ; no       ; Off          ; 115ps         ;
; AK66     ; 1112       ; 3A       ; mem_a[0][14]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 118ps         ;
; AK70     ; 1108       ; 3A       ; mem_ba[0][0]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 119ps         ;
; AL3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL8      ; 1777       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 110ps         ;
; AL12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL20     ; 1745       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 97ps          ;
; AL24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM77     ; 1502       ; 14C      ; cxl_tx_p[9]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 109ps         ;
; AM79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM83     ; 1549       ; 14C      ; cxl_rx_n[8]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 131ps         ;
; AN27     ; 675        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; AN29     ; 679        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; AN31     ; 683        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; AN33     ; 759        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; AN35     ; 763        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; AN37     ; 767        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; AN39     ; 795        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; AN41     ; 799        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; AN43     ; 803        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 163ps         ;
; AN45     ; 1079       ; 3B       ; mem_dq[0][63]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 182ps         ;
; AN47     ; 1075       ; 3B       ; mem_dbi_n[0][7]                                                                                                  ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 162ps         ;
; AN49     ; 1071       ; 3B       ; mem_dq[0][60]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 165ps         ;
; AN51     ; 1055       ; 3B       ; mem_dq[0][49]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 149ps         ;
; AN53     ; 1051       ; 3B       ; mem_dbi_n[0][6]                                                                                                  ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 129ps         ;
; AN55     ; 1047       ; 3B       ; mem_dq[0][51]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 131ps         ;
; AN57     ; 1175       ; 3A       ; mem_dq[0][9]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 70ps          ;
; AN59     ; 1171       ; 3A       ; mem_dbi_n[0][1]                                                                                                  ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 88ps          ;
; AN61     ; 1167       ; 3A       ; mem_dq[0][8]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 89ps          ;
; AN63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP1      ; 1778       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 119ps         ;
; AP6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP14     ; 1746       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; AP18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR76     ; 1518       ; 14C      ; cxl_tx_n[9]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 109ps         ;
; AR78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR82     ; 1533       ; 14C      ; cxl_rx_p[8]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 131ps         ;
; AT26     ; 1218       ; HPS      ; HPS_IOB_5, GPIO1_IO4, SPIM1_SS1_N, SPIS1_CLK, UART1_CTS_N, NAND_WP_N, EMAC1_TXD0                                 ;        ;                             ;         ; --       ;                 ; --       ; --           ; 103ps         ;
; AT28     ; 664        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 136ps         ;
; AT30     ; 668        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; AT32     ; 672        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 132ps         ;
; AT34     ; 700        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; AT36     ; 704        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; AT38     ; 708        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; AT40     ; 784        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; AT42     ; 788        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; AT44     ; 792        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; AT46     ; 1092       ; 3B       ; mem_dq[0][17]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 128ps         ;
; AT48     ; 1088       ; 3B       ; mem_dqs_n[0][2]                                                                                                  ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 117ps         ;
; AT50     ; 1084       ; 3B       ; mem_dq[0][18]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 116ps         ;
; AT52     ; 1068       ; 3B       ; mem_dq[0][27]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; AT54     ; 1064       ; 3B       ; mem_dqs_n[0][3]                                                                                                  ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 159ps         ;
; AT56     ; 1060       ; 3B       ; mem_dq[0][25]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; AT58     ; 1164       ; 3A       ; mem_dq[0][69]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 71ps          ;
; AT60     ; 1160       ; 3A       ; mem_dqs_n[0][8]                                                                                                  ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 70ps          ;
; AT62     ; 1156       ; 3A       ; mem_dq[0][65]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 76ps          ;
; AT64     ; 1114       ; 3A       ; mem_a[0][12]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 105ps         ;
; AT66     ; 1110       ; 3A       ; mem_a[0][16]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 120ps         ;
; AT70     ; 1106       ; 3A       ; mem_bg[0][0]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 124ps         ;
; AU3      ; 1794       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 119ps         ;
; AU8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU16     ; 1762       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; AU20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV27     ; 665        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 136ps         ;
; AV29     ; 669        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; AV31     ; 673        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 132ps         ;
; AV33     ; 701        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 148ps         ;
; AV35     ; 705        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; AV37     ; 709        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; AV39     ; 785        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; AV41     ; 789        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; AV43     ; 793        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; AV45     ; 1093       ; 3B       ; mem_dq[0][21]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 128ps         ;
; AV47     ; 1089       ; 3B       ; mem_dqs[0][2]                                                                                                    ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 117ps         ;
; AV49     ; 1085       ; 3B       ; mem_dq[0][16]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 115ps         ;
; AV51     ; 1069       ; 3B       ; mem_dq[0][29]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; AV53     ; 1065       ; 3B       ; mem_dqs[0][3]                                                                                                    ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 159ps         ;
; AV55     ; 1061       ; 3B       ; mem_dq[0][24]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 161ps         ;
; AV57     ; 1165       ; 3A       ; mem_dq[0][71]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 71ps          ;
; AV59     ; 1161       ; 3A       ; mem_dqs[0][8]                                                                                                    ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 69ps          ;
; AV61     ; 1157       ; 3A       ; mem_dq[0][66]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 76ps          ;
; AV63     ; 1115       ; 3A       ; mem_oct_rzqin[0]                                                                                                 ; input  ; 1.2-V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; 105ps         ;
; AV65     ; 1111       ; 3A       ; mem_a[0][15]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 120ps         ;
; AV68     ; 1107       ; 3A       ; mem_ba[0][1]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 123ps         ;
; AW73     ; 1517       ; 14C      ; cxl_tx_n[8]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 96ps          ;
; AW75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW79     ; 1548       ; 14C      ; cxl_rx_n[7]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 114ps         ;
; AW81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY26     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY64     ; 1104       ; 3A       ; mem_dq[0][45]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 105ps         ;
; AY66     ; 1100       ; 3A       ; mem_dqs_n[0][5]                                                                                                  ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 110ps         ;
; AY70     ; 1096       ; 3A       ; mem_dq[0][43]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 95ps          ;
; B5       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B9       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B13      ; 633        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 194ps         ;
; B17      ; 637        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 184ps         ;
; B21      ; 641        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 173ps         ;
; B25      ; 645        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 165ps         ;
; B27      ; 649        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; B29      ; 653        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; B31      ; 657        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; B33      ; 661        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; B35      ; 713        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; B37      ; 717        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; B39      ; 721        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; B41      ; 737        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; B43      ; 741        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; B45      ; 745        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; B47      ; 1021       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; B49      ; 1017       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; B51      ; 1013       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; B53      ; 1009       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; B55      ; 1005       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; B57      ; 1001       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; B59      ; 1141       ; 3A       ; mem_bg[0][1]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 113ps         ;
; B61      ; 1137       ; 3A       ; mem_odt[0][0]                                                                                                    ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 122ps         ;
; B63      ; 1133       ; 3A       ; mem_ck[0][0]                                                                                                     ; output ; Differential 1.2-V SSTL     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 130ps         ;
; B65      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA10     ; 1795       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BA14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA22     ; 1763       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BB72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB74     ; 1501       ; 14C      ; cxl_tx_p[8]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 96ps          ;
; BB76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB80     ; 1532       ; 14C      ; cxl_rx_p[7]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 114ps         ;
; BB82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC27     ; 663        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; BC29     ; 667        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; BC31     ; 671        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; BC33     ; 699        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; BC35     ; 703        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 150ps         ;
; BC37     ; 707        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; BC39     ; 783        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; BC41     ; 787        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; BC43     ; 791        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 157ps         ;
; BC45     ; 1091       ; 3B       ; mem_dq[0][23]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 135ps         ;
; BC47     ; 1087       ; 3B       ; mem_dbi_n[0][2]                                                                                                  ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 119ps         ;
; BC49     ; 1083       ; 3B       ; mem_dq[0][20]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 116ps         ;
; BC51     ; 1067       ; 3B       ; mem_dq[0][31]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 164ps         ;
; BC53     ; 1063       ; 3B       ; mem_dbi_n[0][3]                                                                                                  ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 177ps         ;
; BC55     ; 1059       ; 3B       ; mem_dq[0][28]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 174ps         ;
; BC57     ; 1163       ; 3A       ; mem_dq[0][67]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 79ps          ;
; BC59     ; 1159       ; 3A       ; mem_dbi_n[0][8]                                                                                                  ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 59ps          ;
; BC61     ; 1155       ; 3A       ; mem_dq[0][64]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 69ps          ;
; BC63     ; 1105       ; 3A       ; mem_dq[0][47]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 106ps         ;
; BC65     ; 1101       ; 3A       ; mem_dqs[0][5]                                                                                                    ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 111ps         ;
; BC68     ; 1097       ; 3A       ; mem_dq[0][41]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 94ps          ;
; BD3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD8      ; 1779       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BD12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD20     ; 1747       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BD24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE77     ; 1500       ; 14C      ; cxl_tx_p[7]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 102ps         ;
; BE79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE83     ; 1547       ; 14C      ; cxl_rx_n[6]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 126ps         ;
; BF26     ; 1216       ; HPS      ; HPS_IOB_3, GPIO1_IO2, SPIM1_MISO, UART0_TX, I2C0_SDA, NAND_WE_N, EMAC1_RX_CLK                                    ;        ;                             ;         ; --       ;                 ; --       ; --           ; 112ps         ;
; BF28     ; 662        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; BF30     ; 666        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; BF32     ; 670        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; BF34     ; 698        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; BF36     ; 702        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; BF38     ; 706        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; BF40     ; 782        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; BF42     ; 786        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; BF44     ; 790        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 157ps         ;
; BF46     ; 1090       ; 3B       ; mem_dq[0][19]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 135ps         ;
; BF48     ; 1086       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; BF50     ; 1082       ; 3B       ; mem_dq[0][22]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 116ps         ;
; BF52     ; 1066       ; 3B       ; mem_dq[0][26]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 164ps         ;
; BF54     ; 1062       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 178ps         ;
; BF56     ; 1058       ; 3B       ; mem_dq[0][30]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 175ps         ;
; BF58     ; 1162       ; 3A       ; mem_dq[0][70]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 78ps          ;
; BF60     ; 1158       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 59ps          ;
; BF62     ; 1154       ; 3A       ; mem_dq[0][68]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 69ps          ;
; BF64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG1      ; 1780       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 114ps         ;
; BG6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG14     ; 1748       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BG18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH76     ; 1516       ; 14C      ; cxl_tx_n[7]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 102ps         ;
; BH78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH82     ; 1531       ; 14C      ; cxl_rx_p[6]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 126ps         ;
; BJ27     ; 1214       ; HPS      ; HPS_IOB_1, GPIO1_IO0, SPIM1_CLK, UART0_CTS_N, NAND_ADQ0, EMAC1_TX_CLK                                            ;        ;                             ;         ; --       ;                 ; --       ; --           ; 114ps         ;
; BJ29     ; 1224       ; HPS      ; HPS_IOB_11, GPIO1_IO10, JTAG_TDO, SPIS0_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, EMAC1_RXD2                  ;        ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BJ31     ; 1236       ; HPS      ; HPS_IOB_23, GPIO1_IO22, SPIM0_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ14, EMAC2_RXD2, SDMMC_PWR_EN ;        ;                             ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BJ33     ; 1192       ; HPS      ; HPS_IOA_3, GPIO0_IO2, SPIS0_SS0_N, UART0_TX, I2C1_SDA, NAND_WE_N, USB0_DIR, SDMMC_DATA0                          ;        ;                             ;         ; --       ;                 ; --       ; --           ; 73ps          ;
; BJ35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ39     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ41     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ43     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ45     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ47     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ49     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ51     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ53     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ57     ; 1153       ; 3A       ; mem_dq[0][32]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 109ps         ;
; BJ59     ; 1149       ; 3A       ; mem_dqs[0][4]                                                                                                    ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 118ps         ;
; BJ61     ; 1145       ; 3A       ; mem_dq[0][35]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; BJ63     ; 1103       ; 3A       ; mem_dq[0][44]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 91ps          ;
; BJ65     ; 1099       ; 3A       ; mem_dbi_n[0][5]                                                                                                  ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 102ps         ;
; BJ68     ; 1095       ; 3A       ; mem_dq[0][40]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 93ps          ;
; BK3      ; 1796       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 114ps         ;
; BK8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK16     ; 1764       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BK20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL73     ; 1515       ; 14C      ; cxl_tx_n[6]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 89ps          ;
; BL75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL79     ; 1546       ; 14C      ; cxl_rx_n[5]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 109ps         ;
; BL81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM26     ; 1194       ; HPS      ; HPS_IOA_5, GPIO0_IO4, SPIM0_CLK, UART1_CTS_N, I2C0_SDA, NAND_WP_N, USB0_DATA1, SDMMC_DATA2                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 108ps         ;
; BM28     ; 1212       ; HPS      ; HPS_IOA_23, GPIO0_IO22, SPIM1_MISO, SPIS0_SS0_N, UART0_TX, I2C0_SDA, NAND_ADQ14, USB1_DATA6, EMAC0_RXD2          ;        ;                             ;         ; --       ;                 ; --       ; --           ; 111ps         ;
; BM30     ; 1222       ; HPS      ; HPS_IOB_9, GPIO1_IO8, JTAG_TCK, SPIS0_CLK, MDIO2_MDIO, I2C_EMAC2_SDA, NAND_ADQ4, EMAC1_TXD2                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; BM32     ; 1234       ; HPS      ; HPS_IOB_21, GPIO1_IO20, SPIM0_CLK, SPIS1_CLK, I2C_EMAC2_SDA, NAND_ADQ12, SDMMC_DATA6, EMAC2_TXD2                 ;        ;                             ;         ; --       ;                 ; --       ; --           ; 89ps          ;
; BM34     ; 1190       ; HPS      ; HPS_IOA_1, GPIO0_IO0, SPIM0_SS1_N, SPIS0_CLK, UART0_CTS_N, NAND_ADQ0, USB0_CLK, SDMMC_CCLK                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BM36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM38     ;            ; --       ; VCCPLL_HPS                                                                                                       ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BM40     ;            ; 3D       ; VREFB3DN0                                                                                                        ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; BM42     ;            ; 3C       ; VREFB3CN0                                                                                                        ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; BM44     ;            ;          ; VCCA_PLL                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BM46     ;            ;          ; VCCA_PLL                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BM48     ;            ;          ; VCCA_PLL                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BM50     ;            ;          ; VCCA_PLL                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BM52     ;            ; 3B       ; VREFB3BN0                                                                                                        ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; BM54     ;            ; 3A       ; VREFB3AN0                                                                                                        ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; BM56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM58     ; 1152       ; 3A       ; mem_dq[0][39]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 110ps         ;
; BM60     ; 1148       ; 3A       ; mem_dqs_n[0][4]                                                                                                  ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 118ps         ;
; BM62     ; 1144       ; 3A       ; mem_dq[0][33]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 101ps         ;
; BM64     ; 1102       ; 3A       ; mem_dq[0][46]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 90ps          ;
; BM66     ; 1098       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; BM70     ; 1094       ; 3A       ; mem_dq[0][42]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 92ps          ;
; BN1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN10     ; 1797       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 102ps         ;
; BN14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN22     ; 1765       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 83ps          ;
; BP72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP74     ; 1499       ; 14C      ; cxl_tx_p[6]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 89ps          ;
; BP76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP80     ; 1530       ; 14C      ; cxl_rx_p[5]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 109ps         ;
; BP82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR27     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR29     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR39     ;            ; --       ; VCCPLL_HPS                                                                                                       ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BR41     ;            ; 3D       ; VCCIO_PIO_3D                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR43     ;            ; 3D       ; VCCIO_PIO_3D                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR45     ;            ; 3C       ; VCCIO_PIO_3C                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR47     ;            ; 3C       ; VCCIO_PIO_3C                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR49     ;            ; 3B       ; VCCIO_PIO_3B                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR51     ;            ; 3B       ; VCCIO_PIO_3B                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR53     ;            ; 3A       ; VCCIO_PIO_3A                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR55     ;            ; 3A       ; VCCIO_PIO_3A                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR63     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR65     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR68     ;            ;          ; TEMPDIODE3p                                                                                                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT8      ; 1781       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 102ps         ;
; BT12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT20     ; 1749       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 83ps          ;
; BT24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU77     ; 1498       ; 14C      ; cxl_tx_p[5]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 95ps          ;
; BU79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU83     ; 1545       ; 14C      ; cxl_rx_n[4]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 120ps         ;
; BV26     ; 1210       ; HPS      ; HPS_IOA_21, GPIO0_IO20, SPIM1_CLK, SPIS0_CLK, UART0_CTS_N, I2C1_SDA, NAND_ADQ12, USB1_DATA4, EMAC0_TXD2          ;        ;                             ;         ; --       ;                 ; --       ; --           ; 123ps         ;
; BV28     ; 1200       ; HPS      ; HPS_IOA_11, GPIO0_IO10, SPIM1_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, USB0_DATA6, SDMMC_PWR_EN  ;        ;                             ;         ; --       ;                 ; --       ; --           ; 112ps         ;
; BV30     ; 1204       ; HPS      ; HPS_IOA_15, GPIO0_IO14, NAND_CE_N, USB1_DIR, EMAC0_RX_CLK                                                        ;        ;                             ;         ; --       ;                 ; --       ; --           ; 93ps          ;
; BV32     ; 1208       ; HPS      ; HPS_IOA_19, GPIO0_IO18, NAND_ADQ10, USB1_DATA2, EMAC0_RXD0                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 80ps          ;
; BV34     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV36     ;            ; --       ; VCCIO_HPS                                                                                                        ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BV38     ;            ; --       ; VCCPLLDIG_HPS                                                                                                    ; power  ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; BV40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV58     ; 1150       ; 3A       ; mem_dq[0][34]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 98ps          ;
; BV60     ; 1146       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; BV62     ; 1142       ; 3A       ; mem_dq[0][37]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 101ps         ;
; BV64     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV66     ;            ;          ; TEMPDIODE3n                                                                                                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV70     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW1      ; 1782       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; BW6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW14     ; 1750       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 94ps          ;
; BW18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY76     ; 1514       ; 14C      ; cxl_tx_n[5]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 95ps          ;
; BY78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY82     ; 1529       ; 14C      ; cxl_rx_p[4]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 120ps         ;
; C67      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C71      ; 1507       ; 14C      ; cxl_tx_p[14]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 117ps         ;
; C73      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C75      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C77      ; 1540       ; 14C      ; cxl_rx_p[15]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 148ps         ;
; C79      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C81      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C83      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA27     ; 1198       ; HPS      ; HPS_IOA_9, GPIO0_IO8, SPIM1_CLK, SPIS1_CLK, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ4, USB0_DATA4, SDMMC_DATA6        ;        ;                             ;         ; --       ;                 ; --       ; --           ; 112ps         ;
; CA29     ; 1202       ; HPS      ; HPS_IOA_13, GPIO0_IO12, NAND_ALE, USB1_CLK, EMAC0_TX_CLK                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; CA31     ; 1206       ; HPS      ; HPS_IOA_17, GPIO0_IO16, NAND_ADQ8, USB1_DATA1, EMAC0_TXD0                                                        ;        ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; CA33     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA35     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA37     ;            ; --       ; VCCIO_HPS                                                                                                        ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CA39     ;            ; --       ; VCCPLLDIG_HPS                                                                                                    ; power  ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CA41     ;            ; 3D       ; VCCIO_PIO_3D                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA43     ;            ; 3D       ; VCCIO_PIO_3D                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA45     ;            ; 3C       ; VCCIO_PIO_3C                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA47     ;            ; 3C       ; VCCIO_PIO_3C                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA49     ;            ; 3B       ; VCCIO_PIO_3B                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA51     ;            ; 3B       ; VCCIO_PIO_3B                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA53     ;            ; 3A       ; VCCIO_PIO_3A                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA55     ;            ; 3A       ; VCCIO_PIO_3A                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CA57     ; 1151       ; 3A       ; mem_dq[0][36]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 97ps          ;
; CA59     ; 1147       ; 3A       ; mem_dbi_n[0][4]                                                                                                  ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 102ps         ;
; CA61     ; 1143       ; 3A       ; mem_dq[0][38]                                                                                                    ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 101ps         ;
; CA63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB3      ; 1798       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; CB8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB16     ; 1766       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 94ps          ;
; CB20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC73     ; 1513       ; 14C      ; cxl_tx_n[4]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 81ps          ;
; CC75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC79     ; 1544       ; 14C      ; cxl_rx_n[3]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 110ps         ;
; CC81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD26     ; 1209       ; HPS      ; HPS_IOA_20, GPIO0_IO19, SPIM1_SS1_N, NAND_ADQ11, USB1_DATA3, EMAC0_RXD1                                          ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; CD28     ; 1196       ; HPS      ; HPS_IOA_7, GPIO0_IO6, SPIM0_MISO, MDIO2_MDIO, UART1_TX, I2C_EMAC2_SDA, NAND_ADQ3, USB0_DATA2, SDMMC_DATA4        ;        ;                             ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; CD30     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD32     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD34     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD56     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD58     ; 1610       ; U12_RNR  ; resetn                                                                                                           ; input  ; 1.0-V                       ;         ; --       ; Y               ; no       ; Off          ; 246ps         ;
; CD60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD70     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE10     ; 1799       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 99ps          ;
; CE14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE22     ; 1767       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 77ps          ;
; CF72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF74     ; 1497       ; 14C      ; cxl_tx_p[4]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 81ps          ;
; CF76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF80     ; 1528       ; 14C      ; cxl_rx_p[3]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 110ps         ;
; CF82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG27     ; 1205       ; HPS      ; HPS_IOA_16, GPIO0_IO15, USB1_DATA0, EMAC0_RX_CTL                                                                 ;        ;                             ;         ; --       ;                 ; --       ; --           ; 119ps         ;
; CG29     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG31     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG33     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG35     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG37     ;            ; --       ; VCCIO_HPS                                                                                                        ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CG39     ;            ; --       ; VCCL_HPS                                                                                                         ; power  ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CG41     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CG43     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG45     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG47     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG49     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG51     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CG53     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CG55     ;            ;          ; TEMPDIODE0Cn                                                                                                     ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG57     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG59     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG63     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CG65     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CG68     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH8      ; 1783       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 99ps          ;
; CH12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH20     ; 1751       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 77ps          ;
; CH24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ77     ; 1496       ; 14C      ; cxl_tx_p[3]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 96ps          ;
; CJ79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ83     ; 1543       ; 14C      ; cxl_rx_n[2]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 124ps         ;
; CK26     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK56     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK64     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CK66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL1      ; 1784       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 108ps         ;
; CL6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL14     ; 1752       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; CL18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM76     ; 1512       ; 14C      ; cxl_tx_n[3]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 96ps          ;
; CM78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM82     ; 1527       ; 14C      ; cxl_rx_p[2]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 124ps         ;
; CN27     ; 1203       ; HPS      ; HPS_IOA_14, GPIO0_IO13, NAND_RB, USB1_STP, EMAC0_TX_CTL                                                          ;        ;                             ;         ; --       ;                 ; --       ; --           ; 123ps         ;
; CN29     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN31     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN33     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN35     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN37     ;            ; --       ; VCCL_HPS                                                                                                         ; power  ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CN39     ;            ; --       ; VCCL_HPS                                                                                                         ; power  ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CN41     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CN43     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN45     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN47     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN49     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN51     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CN53     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CN55     ;            ;          ; TEMPDIODE0Cp                                                                                                     ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN57     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CN63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN65     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CN68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP3      ; 1800       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 108ps         ;
; CP8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP16     ; 1768       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; CP20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR26     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR30     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR32     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR34     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR36     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CR42     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CR44     ;            ; --       ; VCCPT                                                                                                            ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR46     ;            ; --       ; VCCPT                                                                                                            ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR48     ;            ; --       ; VCCPT                                                                                                            ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR50     ;            ; --       ; VCCPT                                                                                                            ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR54     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CR56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR60     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CR62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR64     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CR66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR70     ; 1486       ; 14C      ; refclk1(n)                                                                                                       ; input  ; HCSL                        ;         ; --       ; N               ; no       ; Off          ; 92ps          ;
; CR70     ; 1488       ; 14C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; CT73     ; 1511       ; 14C      ; cxl_tx_n[2]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 80ps          ;
; CT75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT79     ; 1542       ; 14C      ; cxl_rx_n[1]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 105ps         ;
; CT81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU27     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU29     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU31     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU33     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU35     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU37     ;            ; --       ; VCCL_HPS                                                                                                         ; power  ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CU39     ;            ; --       ; VCCL_HPS                                                                                                         ; power  ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; CU41     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU43     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU45     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU47     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU49     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU51     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CU57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU59     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CU61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CU63     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CU65     ;            ; --       ; VCCH_GXRL_14C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CU68     ; 1490       ; 14C      ; refclk1                                                                                                          ; input  ; HCSL                        ;         ; --       ; Y               ; no       ; Off          ; 92ps          ;
; CU68     ; 1492       ; 14C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; CV1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV10     ; 1801       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; CV14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV22     ; 1769       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 73ps          ;
; CW72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW74     ; 1495       ; 14C      ; cxl_tx_p[2]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 80ps          ;
; CW76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW80     ; 1526       ; 14C      ; cxl_rx_p[1]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 105ps         ;
; CW82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY26     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY28     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY30     ; 1862       ; U22_RNR  ; I_PIN_PERST_N_15C_GXR                                                                                            ;        ;                             ;         ; --       ;                 ; no       ; On           ; 131ps         ;
; CY32     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY34     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY36     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY42     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY44     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY48     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY50     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; CY58     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; CY60     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CY62     ;            ; --       ; VCCED_GXRL_14C                                                                                                   ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; CY64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY70     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D4       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D7       ; 1211       ; HPS      ; HPS_IOA_22, GPIO0_IO21, SPIM1_MOSI, SPIS0_MOSI, UART0_RTS_N, I2C1_SCL, NAND_ADQ13, USB1_DATA5, EMAC0_TXD3        ;        ;                             ;         ; --       ;                 ; --       ; --           ; 169ps         ;
; D11      ; 629        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 195ps         ;
; D15      ; 632        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 193ps         ;
; D19      ; 636        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 183ps         ;
; D23      ; 640        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 172ps         ;
; D26      ; 644        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 165ps         ;
; D28      ; 648        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; D30      ; 652        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; D32      ; 656        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; D34      ; 660        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; D36      ; 712        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; D38      ; 716        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; D40      ; 720        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; D42      ; 736        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; D44      ; 740        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; D46      ; 744        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; D48      ; 1020       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; D50      ; 1016       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; D52      ; 1012       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; D54      ; 1008       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; D56      ; 1004       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; D58      ; 1000       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; D60      ; 1140       ; 3A       ; mem_reset_n[0]                                                                                                   ; output ; 1.2-V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; 112ps         ;
; D62      ; 1136       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; D64      ; 1132       ; 3A       ; mem_ck_n[0][0]                                                                                                   ; output ; Differential 1.2-V SSTL     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 129ps         ;
; DA3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA8      ; 1785       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; DA12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA20     ; 1753       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 73ps          ;
; DA24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB77     ; 1494       ; 14C      ; cxl_tx_p[1]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 88ps          ;
; DB79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB83     ; 1541       ; 14C      ; cxl_rx_n[0]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 113ps         ;
; DC27     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC29     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC31     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC35     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC41     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC43     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC45     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC47     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC49     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC51     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC53     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC57     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DC59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC65     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DC68     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DD1      ; 1786       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; DD6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DD10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DD14     ; 1754       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; DD18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DD22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE76     ; 1510       ; 14C      ; cxl_tx_n[1]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 88ps          ;
; DE78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DE82     ; 1525       ; 14C      ; cxl_rx_p[0]                                                                                                      ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 113ps         ;
; DF26     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF28     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF32     ;            ; 15C      ; VCCCLK_GXRR_15C                                                                                                  ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DF34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF36     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; DF38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF44     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF46     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF50     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF52     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DF58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF62     ;            ; --       ; VCCED_GXRL_14C                                                                                                   ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DF64     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DF66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DF70     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DG3      ; 1802       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; DG8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DG12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DG16     ; 1770       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; DG20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DG24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH73     ; 1509       ; 14C      ; cxl_tx_n[0]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 70ps          ;
; DH75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DH83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ27     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ29     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ31     ;            ; --       ; VCCHFUSE_GXRR_15C                                                                                                ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DJ33     ;            ; --       ; VCCE_DTS_GXRR_15C                                                                                                ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DJ35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ41     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ43     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ45     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ47     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ49     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ51     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DJ57     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DJ59     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DJ61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DJ63     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DJ65     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DJ68     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK10     ; 1803       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; DK14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DK22     ; 1771       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; DL72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DL74     ; 1493       ; 14C      ; cxl_tx_p[0]                                                                                                      ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 70ps          ;
; DL76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DL78     ; 1315       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; DL80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DL82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM26     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM30     ;            ; --       ; VCCHFUSE_GXRR_15C                                                                                                ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DM32     ;            ; 15C      ; VCCCLK_GXRR_15C                                                                                                  ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DM34     ;            ; --       ; VCCE_PLL_GXRR_15C                                                                                                ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DM36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM42     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM46     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM48     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM52     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DM56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM58     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; DM60     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DM62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM64     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DM66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DM70     ; 1485       ; 14C      ; refclk0(n)                                                                                                       ; input  ; HCSL                        ;         ; --       ; N               ; no       ; Off          ; 70ps          ;
; DM70     ; 1487       ; 14C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 70ps          ;
; DN3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DN8      ; 1787       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; DN12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DN16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DN20     ; 1755       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; DN24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP79     ; 1295       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; DP81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DP83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR27     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR29     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DR31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DR35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DR39     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DR55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DR57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DR59     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DR61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DR63     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DR65     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DR68     ; 1489       ; 14C      ; refclk0                                                                                                          ; input  ; HCSL                        ;         ; --       ; Y               ; no       ; Off          ; 69ps          ;
; DR68     ; 1491       ; 14C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 69ps          ;
; DT1      ; 1788       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 109ps         ;
; DT6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DT10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DT14     ; 1756       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; DT18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DT22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DU82     ; 1355       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 100ps         ;
; DV26     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV30     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DV32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV34     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DV36     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; DV38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DV40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DV54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DV56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; DV58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV60     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; DV62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV64     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; DV66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DV70     ;            ;          ; IO_RCOMP_N_0_14C_GXR                                                                                             ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DW3      ; 1804       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 109ps         ;
; DW8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DW12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DW16     ; 1772       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; DW20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DW24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY73     ;            ;          ; VCC_SENSE_FHT_12A_GXF                                                                                            ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DY81     ; 1335       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 100ps         ;
; DY83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E69      ; 1523       ; 14C      ; cxl_tx_n[14]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 117ps         ;
; E72      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E74      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E76      ; 1556       ; 14C      ; cxl_rx_n[15]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 148ps         ;
; E78      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E80      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E82      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EA27     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EA29     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EA31     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EA33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EA35     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EA37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA57     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EA59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EA61     ;            ; --       ; VCC_HSSI_GXRL_14C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EA63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EA65     ;            ; --       ; VCCRT_GXRL_14C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EA68     ;            ;          ; IO_RCOMP_P_0_14C_GXR                                                                                             ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB10     ; 1805       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; EB14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EB22     ; 1773       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; EC72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EC74     ;            ;          ; VSS_SENSE_FHT_12A_GXF                                                                                            ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EC76     ; 1243       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 80ps          ;
; EC78     ; 1314       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; EC80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EC82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED26     ; 1737       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; ED26     ; 1739       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; ED28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED30     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; ED32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED34     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; ED36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; ED40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; ED54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; ED58     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; ED60     ;            ; --       ; VCCE_PLL_GXRL_14C                                                                                                ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; ED62     ;            ; 14C      ; VCCCLK_GXRL_14C                                                                                                  ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; ED64     ;            ; --       ; VCCHFUSE_GXRL_14C                                                                                                ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; ED66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ED70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EE3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EE8      ; 1789       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; EE12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EE16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EE20     ; 1757       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; EE24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF73     ;            ;          ; RCOMP_P_FHT_12A_GXF                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF79     ; 1294       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; EF81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EF83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG27     ; 1741       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; EG27     ; 1743       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; EG29     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EG31     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EG33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EG35     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EG37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EG53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EG55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG57     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EG59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG61     ;            ; --       ; VCCE_DTS_GXRL_14C                                                                                                ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EG63     ;            ; --       ; VCCHFUSE_GXRL_14C                                                                                                ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EG65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EG68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EH1      ; 1790       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; EH6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EH10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EH14     ; 1758       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 68ps          ;
; EH18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EH22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ26     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ30     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EJ32     ;            ; --       ; VCCED_GXRR_15C                                                                                                   ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EJ34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ36     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; EJ38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EJ54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EJ56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ62     ;            ; 14C      ; VCCCLK_GXRL_14C                                                                                                  ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EJ64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EJ70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK72     ;            ;          ; APROBE2_GXF_FHT12A                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK74     ;            ;          ; RCOMP_N_FHT_12A_GXF                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK76     ; 1241       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; EK78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EK82     ; 1354       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 97ps          ;
; EL27     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL29     ;            ; --       ; VCCRT_GXRR_15C                                                                                                   ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EL31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EL39     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EL55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EL57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EL68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EM3      ; 1806       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; EM8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EM12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EM16     ; 1774       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 68ps          ;
; EM20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EM24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN73     ;            ;          ; APROBE1_GXF_FHT12A                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EN81     ; 1334       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 97ps          ;
; EN83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP26     ;            ;          ; IO_RCOMP_N_0_15C_GXR                                                                                             ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP32     ;            ; --       ; VCCED_GXRR_15C                                                                                                   ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EP34     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EP36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EP40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EP54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EP56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EP58     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; EP60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; EP62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EP64     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power  ;                             ; 1.5V    ; --       ;                 ; --       ; --           ; --            ;
; EP66     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power  ;                             ; 1.5V    ; --       ;                 ; --       ; --           ; --            ;
; EP70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER10     ; 1807       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; ER14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ER22     ; 1775       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; ET72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ET74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ET76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ET78     ; 1313       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; ET80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ET82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EU27     ;            ;          ; IO_RCOMP_P_0_15C_GXR                                                                                             ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EU29     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; EU31     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; EU33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EU35     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EU37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU57     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EU59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; EU61     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EU63     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power  ;                             ; 1.5V    ; --       ;                 ; --       ; --           ; --            ;
; EU65     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power  ;                             ; 1.5V    ; --       ;                 ; --       ; --           ; --            ;
; EU68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EV3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EV8      ; 1791       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; EV12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EV16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EV20     ; 1759       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; EV24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EW73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EW75     ; 1242       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; EW77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EW79     ; 1293       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; EW81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EW83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY26     ; 1738       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 108ps         ;
; EY26     ; 1740       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 108ps         ;
; EY28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY30     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; EY32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY34     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; EY36     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; EY38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EY40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EY54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; EY58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; EY62     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; EY64     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power  ;                             ; 1.5V    ; --       ;                 ; --       ; --           ; --            ;
; EY66     ;            ; --       ; VCCEHT_FHT_GXFL_12A                                                                                              ; power  ;                             ; 1.5V    ; --       ;                 ; --       ; --           ; --            ;
; EY70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F2       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F5       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F9       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F13      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F17      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F21      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F25      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F27      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F29      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F31      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F33      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F35      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F37      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F39      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F41      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F43      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F45      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F47      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F49      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F51      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F53      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F55      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F57      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F59      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F61      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F63      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F65      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FA1      ; 1792       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; FA6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FA10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FA14     ; 1760       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; FA18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FA22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB76     ; 1240       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; FB78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FB82     ; 1353       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; FC27     ; 1742       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; FC27     ; 1744       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; FC29     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; FC31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC33     ;            ; --       ; VCC_HSSI_GXRR_15C                                                                                                ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; FC35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC39     ;            ;          ; VCCLSENSE                                                                                                        ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FC55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC57     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FC59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FC61     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; FC63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FC68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FD3      ; 1808       ; 15C      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; FD8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FD12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FD16     ; 1776       ; 15C      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; FD20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FD24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FE73     ; 1291       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 102ps         ;
; FE75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FE77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FE79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FE81     ; 1333       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; FE83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF26     ;            ;          ; TEMPDIODE6p                                                                                                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF30     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; FF32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FF54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FF56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FF60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FF62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FF64     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; FF66     ;            ; --       ; VCCERT2_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; FF70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG10     ; 1667       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; FG14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FG22     ; 1635       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; FH72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FH74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FH76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FH78     ; 1312       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; FH80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FH82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ27     ;            ;          ; TEMPDIODE6n                                                                                                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ29     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; FJ31     ;            ; --       ; VCCH_GXRR_15C                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; FJ33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FJ39     ;            ;          ; GNDSENSE                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FJ55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FJ57     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FJ59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FJ61     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; FJ63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FJ68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FK3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FK8      ; 1651       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; FK12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FK16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FK20     ; 1619       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; FK24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FL73     ; 1267       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; FL75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FL77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FL79     ; 1292       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; FL81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FL83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM26     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM32     ;            ; 15A      ; VCCCLK_GXRR_15A                                                                                                  ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FM34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM36     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FM38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FM40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FM54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FM56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FM58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FM60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FM62     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; FM64     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; FM66     ;            ; --       ; VCCERT2_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; FM70     ; 1265       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; FN1      ; 1652       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 102ps         ;
; FN6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FN10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FN14     ; 1620       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; FN18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FN22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP72     ;            ;          ; APROBE2_GXF_FGT12A_Q3_CH3                                                                                        ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP74     ; 1287       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; FP76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FP82     ; 1352       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; FR27     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR29     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR31     ;            ; --       ; VCCHFUSE_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FR33     ;            ; --       ; VCCE_DTS_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FR35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FR39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FR53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FR55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FR57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR61     ;            ; --       ; VCCERT1_FHT_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; FR63     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; FR65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FR68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FT3      ; 1668       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 102ps         ;
; FT8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FT12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FT16     ; 1636       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; FT20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FT24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FU73     ; 1263       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; FU75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FU77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FU79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FU81     ; 1332       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; FU83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV26     ; 1611       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; FV26     ; 1613       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; FV28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV30     ;            ; --       ; VCCHFUSE_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FV32     ;            ; 15A      ; VCCCLK_GXRR_15A                                                                                                  ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FV34     ;            ; --       ; VCCE_PLL_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; FV36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FV40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FV54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; FV58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; FV60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FV66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; FV70     ; 1289       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 58ps          ;
; FW1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FW6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FW10     ; 1669       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; FW14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FW18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FW22     ; 1637       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 56ps          ;
; FY72     ;            ;          ; APROBE_GXF_FGT12A_Q3_CH3                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; FY82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G67      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G71      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G73      ; 1522       ; 14C      ; cxl_tx_n[13]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 117ps         ;
; G75      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G77      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G79      ; 1554       ; 14C      ; cxl_rx_n[13]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 143ps         ;
; G81      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G83      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA27     ; 1615       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; GA27     ; 1617       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; GA29     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GA31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GA35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GA53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GA55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA57     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GA59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GA61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GA63     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; GA65     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; GA68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GB3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GB8      ; 1653       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; GB12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GB16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GB20     ; 1621       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 56ps          ;
; GB24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GC83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD26     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD30     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GD32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD34     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GD36     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GD38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GD54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GD56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GD58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GD60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GD62     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; GD64     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; GD66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; GD70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GE1      ; 1654       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 99ps          ;
; GE6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GE10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GE14     ; 1622       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 69ps          ;
; GE18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GE22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF27     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF29     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF31     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF35     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GF37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GF39     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GF55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GF57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GF61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GF65     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; GF68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG78     ; 1371       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 69ps          ;
; GG80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GG82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH26     ;            ;          ; IO_RCOMP_N_0_15A_GXR                                                                                             ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH30     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GH32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH34     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GH36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GH40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GH54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GH56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GH58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GH62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GH66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; GH70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GJ3      ; 1670       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 98ps          ;
; GJ8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GJ12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GJ16     ; 1638       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 69ps          ;
; GJ20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GJ24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK77     ; 1351       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 69ps          ;
; GK79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GK83     ; 1331       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 93ps          ;
; GL27     ;            ;          ; IO_RCOMP_P_0_15A_GXR                                                                                             ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GL29     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL31     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL35     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GL37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GL39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GL53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GL55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GL57     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GL59     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GL61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GL63     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; GL65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GL68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM10     ; 1671       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; GM14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GM22     ; 1639       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 52ps          ;
; GN72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GN82     ; 1311       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 93ps          ;
; GP26     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GP28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GP30     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GP32     ;            ; --       ; VCCED_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GP34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GP36     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GP38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GP40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GP54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GP56     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GP58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GP60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GP62     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; GP64     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; GP66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; GP70     ; 1261       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 111ps         ;
; GR3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GR8      ; 1655       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; GR12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GR16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GR20     ; 1623       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 52ps          ;
; GR24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT79     ; 1350       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; GT81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GT83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU27     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU29     ;            ; --       ; VCCRT_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GU31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GU53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GU55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GU63     ;            ; --       ; VCCERT_FGT_GXFL_12A                                                                                              ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; GU65     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; GU68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GV1      ; 1656       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; GV6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GV10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GV14     ; 1624       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 70ps          ;
; GV18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GV22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GW80     ; 1370       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; GW82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY26     ; 1616       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; GY26     ; 1618       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; GY28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY32     ;            ; --       ; VCCED_GXRR_15A                                                                                                   ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GY34     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; GY36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY42     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY46     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY48     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY52     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; GY56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY58     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GY60     ;            ; --       ; VCC_HSSI_GXFL_12A                                                                                                ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; GY62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; GY66     ;            ; --       ; VCCH_FGT_GXFL_12A                                                                                                ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; GY70     ; 1285       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 111ps         ;
; H4       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H7       ; 627        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 192ps         ;
; H11      ; 628        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 194ps         ;
; H15      ; 630        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 187ps         ;
; H19      ; 634        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 179ps         ;
; H23      ; 638        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 174ps         ;
; H26      ; 642        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; H28      ; 646        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; H30      ; 650        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 145ps         ;
; H32      ; 654        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; H34      ; 658        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; H36      ; 710        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; H38      ; 714        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; H40      ; 718        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; H42      ; 734        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; H44      ; 738        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; H46      ; 742        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; H48      ; 1018       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; H50      ; 1014       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; H52      ; 1010       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; H54      ; 1006       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; H56      ; 1002       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; H58      ; 998        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; H60      ; 1138       ; 3A       ; mem_act_n[0]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 111ps         ;
; H62      ; 1134       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; H64      ; 1130       ; 3A       ; mem_par[0]                                                                                                       ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 125ps         ;
; HA3      ; 1672       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; HA8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HA12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HA16     ; 1640       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 70ps          ;
; HA20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HA24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB77     ; 1369       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; HB79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HB83     ; 1330       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 103ps         ;
; HC27     ; 1612       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; HC27     ; 1614       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; HC29     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC31     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC35     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HC37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC39     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC41     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC43     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC45     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC47     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC49     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC51     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HC57     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HC59     ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC61     ;            ; --       ; VCCFUSECORE_GXFL_12A                                                                                             ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; HC63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HC65     ;            ; --       ; VCCCLK_GXFL_12A                                                                                                  ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HC68     ;            ;          ; APROBE_GXF_FGT12A_Q0_CH3                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD10     ; 1673       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; HD14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HD22     ; 1641       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 55ps          ;
; HE72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HE74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HE76     ; 1349       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; HE78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HE80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HE82     ; 1310       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 103ps         ;
; HF26     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF30     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HF32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF34     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HF36     ;            ; --       ; VCCH                                                                                                             ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HF38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF42     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF44     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF48     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF50     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF54     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HF56     ;            ; --       ; VCCFUSEWR_SDM                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HF58     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF62     ;            ; --       ; VCCFUSEWR_GXFL_12A                                                                                               ; power  ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; HF64     ;            ; --       ; VCCCLK_GXFL_12A                                                                                                  ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HF66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HF70     ;            ;          ; APROBE_GXF_FGT12A_Q2_CH3                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HG3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HG8      ; 1657       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; HG12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HG16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HG20     ; 1625       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 54ps          ;
; HG24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HH73     ; 1259       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 108ps         ;
; HH75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HH77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HH79     ; 1348       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 89ps          ;
; HH81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HH83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ27     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ29     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HJ31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ33     ;            ; --       ; VCC_HSSI_GXRR_15A                                                                                                ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HJ35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ37     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ41     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ43     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ45     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ47     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ49     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ51     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ53     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ55     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HJ57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ59     ;            ;          ; TEMPDIODE1p                                                                                                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ61     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ63     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ65     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HJ68     ; 1277       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 144ps         ;
; HK1      ; 1658       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 102ps         ;
; HK6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HK10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HK14     ; 1626       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; HK18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HK22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HL72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HL74     ; 1283       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 108ps         ;
; HL76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HL78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HL80     ; 1368       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 89ps          ;
; HL82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM26     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM30     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HM32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM38     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM44     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM46     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM50     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM52     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HM54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM56     ;            ; --       ; VCCFUSEWR_SDM                                                                                                    ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HM58     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM60     ;            ;          ; TEMPDIODE1n                                                                                                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM64     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HM70     ; 1253       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 143ps         ;
; HN3      ; 1674       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 102ps         ;
; HN8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HN12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HN16     ; 1642       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; HN20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HN24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP73     ;            ;          ; RCOMP_N_Q2_CH1_FGT_12A_GXF                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP77     ; 1367       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 73ps          ;
; HP79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HP83     ; 1329       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; HR27     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR29     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HR31     ;            ; --       ; VCCH_GXRR_15A                                                                                                    ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; HR33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR39     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR41     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR43     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR45     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR47     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR49     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR51     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR53     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HR55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR57     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR61     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR63     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR65     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HR68     ; 1251       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 156ps         ;
; HT1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HT6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HT10     ; 1675       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; HT14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HT18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HT22     ; 1643       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 58ps          ;
; HU72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HU74     ;            ;          ; RCOMP_P_Q2_CH1_FGT_12A_GXF                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HU76     ; 1347       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 73ps          ;
; HU78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HU80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HU82     ; 1309       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; HV26     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV32     ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV34     ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV40     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HV42     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HV44     ;            ; --       ; VCCPT                                                                                                            ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HV46     ;            ; --       ; VCCPT                                                                                                            ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HV48     ;            ; --       ; VCCPT                                                                                                            ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HV50     ;            ; --       ; VCCPT                                                                                                            ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HV52     ;            ; --       ; VCC                                                                                                              ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HV54     ;            ; --       ; VCCH_SDM                                                                                                         ; power  ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; HV56     ;            ; --       ; VCCIO_PIO_SDM                                                                                                    ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; HV58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV60     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV62     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV64     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HV70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HW3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HW8      ; 1659       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; HW12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HW16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HW20     ; 1627       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 58ps          ;
; HW24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY27     ;            ;          ; TEMPDIODE4p                                                                                                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY29     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY31     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY33     ; 1736       ; U20_RNR  ; I_PIN_PERST_N_15A_GXR                                                                                            ;        ;                             ;         ; --       ;                 ; no       ; On           ; 157ps         ;
; HY35     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY37     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; HY39     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; HY41     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY43     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY45     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY47     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY49     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; HY51     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; HY53     ;            ; --       ; VCCL_SDM                                                                                                         ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HY55     ;            ; --       ; VCCL_SDM                                                                                                         ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HY57     ;            ; --       ; VCCPLLDIG_SDM                                                                                                    ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; HY59     ;            ; --       ; VCCPLL_SDM                                                                                                       ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; HY61     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; HY68     ; 1275       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 155ps         ;
; J2       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; J5       ; 1207       ; HPS      ; HPS_IOA_18, GPIO0_IO17, NAND_ADQ9, USB1_NXT, EMAC0_TXD1                                                          ;        ;                             ;         ; --       ;                 ; --       ; --           ; 176ps         ;
; J9       ; 626        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 193ps         ;
; J13      ; 631        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 187ps         ;
; J17      ; 635        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 179ps         ;
; J21      ; 639        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 174ps         ;
; J25      ; 643        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; J27      ; 647        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; J29      ; 651        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; J31      ; 655        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; J33      ; 659        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; J35      ; 711        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; J37      ; 715        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; J39      ; 719        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; J41      ; 735        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; J43      ; 739        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; J45      ; 743        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; J47      ; 1019       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; J49      ; 1015       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; J51      ; 1011       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; J53      ; 1007       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; J55      ; 1003       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; J57      ; 999        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; J59      ; 1139       ; 3A       ; mem_cs_n[0][0]                                                                                                   ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 112ps         ;
; J61      ; 1135       ; 3A       ; mem_cke[0][0]                                                                                                    ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 120ps         ;
; J63      ; 1131       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; J65      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JA73     ; 1257       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; JA75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JA77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JA79     ; 1308       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; JA81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JA83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB26     ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB28     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB32     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB34     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB62     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB64     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JB70     ; 1271       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 169ps         ;
; JC1      ; 1660       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; JC6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JC10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JC14     ; 1628       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; JC18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JC22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JD72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JD74     ; 1281       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; JD76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JD78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JD80     ; 1328       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; JD82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE27     ;            ;          ; TEMPDIODE4n                                                                                                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE29     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE31     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE33     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE35     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE39     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JE41     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE43     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE45     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE47     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE49     ;            ; --       ; VCCP                                                                                                             ; power  ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; JE51     ;            ; --       ; VCCRCORE                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JE53     ;            ; --       ; VCCL_SDM                                                                                                         ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; JE55     ;            ; --       ; VCCL_SDM                                                                                                         ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; JE57     ;            ; --       ; VCCPLLDIG_SDM                                                                                                    ; power  ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; JE59     ;            ; --       ; VCCPLL_SDM                                                                                                       ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JE61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE63     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE65     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JE68     ; 1247       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 167ps         ;
; JF3      ; 1676       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; JF8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JF12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JF16     ; 1644       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; JF20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JF24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG77     ; 1366       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; JG79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JG83     ; 1327       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; JH26     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH60     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH62     ;            ;          ; ENB_GXF_FHT12A                                                                                                   ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH64     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JH70     ; 1269       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 168ps         ;
; JJ1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JJ6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JJ10     ; 1677       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 93ps          ;
; JJ14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JJ18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JJ22     ; 1645       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; JK72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JK74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JK76     ; 1346       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; JK78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JK80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JK82     ; 1307       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; JL27     ; 194        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; JL29     ; 198        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; JL31     ; 202        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; JL33     ; 278        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 172ps         ;
; JL35     ; 282        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 180ps         ;
; JL37     ; 286        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 175ps         ;
; JL39     ;            ; 2C       ; VCCIO_PIO_2C                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL41     ;            ; 2C       ; VCCIO_PIO_2C                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL43     ;            ; 2F       ; VCCIO_PIO_2F                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL45     ;            ; 2F       ; VCCIO_PIO_2F                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL47     ;            ; 2E       ; VCCIO_PIO_2E                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL49     ;            ; 2E       ; VCCIO_PIO_2E                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL51     ;            ; 2B       ; VCCIO_PIO_2B                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL53     ;            ; 2B       ; VCCIO_PIO_2B                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JL55     ;            ; --       ; VCCIO_SDM                                                                                                        ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JL57     ;            ; --       ; VCCBAT                                                                                                           ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JL59     ;            ; --       ; VCCADC                                                                                                           ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JL61     ; 1407       ; U10_GDR  ; I_PIN_PERST_N_12A_GXF                                                                                            ;        ;                             ;         ; --       ;                 ; no       ; On           ; 52ps          ;
; JL63     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JL65     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JL68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JM3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JM8      ; 1661       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 93ps          ;
; JM12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JM16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JM20     ; 1629       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; JM24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JN73     ; 1345       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; JN75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JN77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JN79     ; 1306       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 94ps          ;
; JN81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JN83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP26     ; 195        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; JP28     ; 199        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; JP30     ; 203        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; JP32     ; 279        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 172ps         ;
; JP34     ; 283        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 180ps         ;
; JP36     ; 287        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 176ps         ;
; JP38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP66     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JP70     ; 1245       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 170ps         ;
; JR1      ; 1662       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; JR6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JR10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JR14     ; 1630       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; JR18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JR22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JT72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JT74     ; 1365       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; JT76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JT78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JT80     ; 1326       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 94ps          ;
; JT82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU27     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU29     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU39     ;            ; 2C       ; VCCIO_PIO_2C                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU41     ;            ; 2C       ; VCCIO_PIO_2C                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU43     ;            ; 2F       ; VCCIO_PIO_2F                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU45     ;            ; 2F       ; VCCIO_PIO_2F                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU47     ;            ; 2E       ; VCCIO_PIO_2E                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU49     ;            ; 2E       ; VCCIO_PIO_2E                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU51     ;            ; 2B       ; VCCIO_PIO_2B                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU53     ;            ; 2B       ; VCCIO_PIO_2B                                                                                                     ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JU55     ;            ; --       ; VCCIO_SDM                                                                                                        ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JU57     ;            ; --       ; VCCBAT                                                                                                           ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JU59     ;            ; --       ; VCCADC                                                                                                           ; power  ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; JU61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU63     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU65     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JU68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JV3      ; 1678       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; JV8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JV12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JV16     ; 1646       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; JV20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JV24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW77     ; 1364       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 100ps         ;
; JW79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JW83     ; 1325       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; JY26     ; 196        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; JY28     ; 201        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 128ps         ;
; JY30     ; 204        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; JY32     ; 280        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 182ps         ;
; JY34     ; 285        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 189ps         ;
; JY36     ; 288        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 191ps         ;
; JY38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY40     ;            ; 2C       ; VREFB2CN0                                                                                                        ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; JY42     ;            ; 2F       ; VREFB2FN0                                                                                                        ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; JY44     ;            ;          ; VCCA_PLL                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JY46     ;            ;          ; VCCA_PLL                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JY48     ;            ;          ; VCCA_PLL                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JY50     ;            ;          ; VCCA_PLL                                                                                                         ; power  ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; JY52     ;            ; 2E       ; VREFB2EN0                                                                                                        ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; JY54     ;            ; 2B       ; VREFB2BN0                                                                                                        ; power  ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; JY56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY60     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY62     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY66     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; JY70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K69      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K72      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K74      ; 1506       ; 14C      ; cxl_tx_p[13]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 117ps         ;
; K76      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K78      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K80      ; 1538       ; 14C      ; cxl_rx_p[13]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 143ps         ;
; K82      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA10     ; 1679       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 100ps         ;
; KA14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KA22     ; 1647       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; KB72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KB74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KB76     ; 1344       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 100ps         ;
; KB78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KB80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KB82     ; 1305       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; KC27     ; 197        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; KC29     ; 200        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; KC31     ; 205        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; KC33     ; 281        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 184ps         ;
; KC35     ; 284        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 188ps         ;
; KC37     ; 289        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 190ps         ;
; KC39     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC41     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC43     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC45     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC47     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC49     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC51     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC53     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KC68     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KD3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KD8      ; 1663       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 100ps         ;
; KD12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KD16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KD20     ; 1631       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; KD24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KE73     ; 1343       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 80ps          ;
; KE75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KE77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KE79     ; 1304       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 102ps         ;
; KE81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KE83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KF26     ; 206        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; KF28     ; 211        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 128ps         ;
; KF30     ; 214        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; KF32     ; 290        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; KF34     ; 295        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; KF36     ; 298        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 158ps         ;
; KF38     ; 315        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 159ps         ;
; KF40     ; 319        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; KF42     ; 323        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; KF44     ; 406        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; KF46     ; 403        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 145ps         ;
; KF48     ; 399        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; KF50     ; 515        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; KF52     ; 511        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; KF54     ; 506        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; KF56     ; 491        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; KF58     ; 487        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; KF60     ; 482        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; KF62     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KF64     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KF66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KF70     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KG1      ; 1664       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 123ps         ;
; KG6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KG10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KG14     ; 1632       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; KG18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KG22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KH72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KH74     ; 1363       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 80ps          ;
; KH76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KH78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KH80     ; 1324       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 102ps         ;
; KH82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KJ27     ; 207        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; KJ29     ; 210        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 128ps         ;
; KJ31     ; 215        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; KJ33     ; 291        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; KJ35     ; 294        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; KJ37     ; 299        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 158ps         ;
; KJ39     ; 314        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 158ps         ;
; KJ41     ; 318        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; KJ43     ; 322        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; KJ45     ; 407        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; KJ47     ; 402        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 145ps         ;
; KJ49     ; 398        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; KJ51     ; 514        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; KJ53     ; 510        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; KJ55     ; 507        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; KJ57     ; 490        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; KJ59     ; 486        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; KJ61     ; 483        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; KJ63     ; 20         ; SDM      ; ~ALTERA_AVSTx8_READY~                                                                                            ; output ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 129ps         ;
; KJ65     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KJ68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KK3      ; 1680       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 123ps         ;
; KK8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KK12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KK16     ; 1648       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; KK20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KK24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL77     ; 1362       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; KL79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KL83     ; 1323       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; KM26     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM66     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KM70     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN10     ; 1681       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 110ps         ;
; KN14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KN22     ; 1649       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 83ps          ;
; KP72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KP74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KP76     ; 1342       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; KP78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KP80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KP82     ; 1303       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; KR27     ; 208        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; KR29     ; 212        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; KR31     ; 216        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; KR33     ; 292        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; KR35     ; 296        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 168ps         ;
; KR37     ; 300        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; KR39     ; 317        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 163ps         ;
; KR41     ; 320        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; KR43     ; 325        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 163ps         ;
; KR45     ; 409        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 157ps         ;
; KR47     ; 404        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; KR49     ; 401        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; KR51     ; 517        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; KR53     ; 512        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; KR55     ; 508        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; KR57     ; 492        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; KR59     ; 488        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; KR61     ; 484        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; KR63     ; 10         ; SDM      ; ~ALTERA_AVSTx8_DATA1~ / RESERVED_INPUT                                                                           ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 88ps          ;
; KR65     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KR68     ; 32         ; SDM      ; ^VSIGN_0                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 98ps          ;
; KT3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KT8      ; 1665       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 110ps         ;
; KT12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KT16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KT20     ; 1633       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 83ps          ;
; KT24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KU26     ; 209        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; KU28     ; 213        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 132ps         ;
; KU30     ; 217        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; KU32     ; 293        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; KU34     ; 297        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 167ps         ;
; KU36     ; 301        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; KU38     ; 316        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; KU40     ; 321        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; KU42     ; 324        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 163ps         ;
; KU44     ; 408        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; KU46     ; 405        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 150ps         ;
; KU48     ; 400        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; KU50     ; 516        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; KU52     ; 513        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; KU54     ; 509        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; KU56     ; 493        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; KU58     ; 489        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; KU60     ; 485        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; KU62     ; 19         ; SDM      ; ~ALTERA_AVSTx8_DATA7~ / RESERVED_INPUT                                                                           ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 76ps          ;
; KU64     ; 4          ; SDM      ; ^OSC_CLK_1                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; KU66     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KU70     ; 31         ; SDM      ; ^VSIGP_0                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; KV73     ; 1341       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; KV75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KV77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KV79     ; 1302       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; KV81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KV83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KW27     ; 218        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; KW29     ; 222        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 132ps         ;
; KW31     ; 226        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; KW33     ; 254        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 171ps         ;
; KW35     ; 258        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 166ps         ;
; KW37     ; 262        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 169ps         ;
; KW39     ; 303        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; KW41     ; 306        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; KW43     ; 311        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 157ps         ;
; KW45     ; 418        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; KW47     ; 414        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; KW49     ; 411        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; KW51     ; 467        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; KW53     ; 462        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; KW55     ; 458        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; KW57     ; 502        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; KW59     ; 498        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; KW61     ; 494        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; KW63     ; 22         ; SDM      ; ~ALTERA_AVSTx8_DATA6_AS_nRST~ / RESERVED_INPUT                                                                   ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 109ps         ;
; KW65     ;            ;          ; DNU                                                                                                              ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KW68     ; 29         ; SDM      ; ^VREFP_ADC                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; KY1      ; 1666       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 132ps         ;
; KY6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KY10     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KY14     ; 1634       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 103ps         ;
; KY18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; KY22     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L4       ; 616        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 207ps         ;
; L7       ; 620        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 202ps         ;
; L11      ; 624        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 194ps         ;
; L15      ; 1217       ; HPS      ; HPS_IOB_4, GPIO1_IO3, SPIM1_SS0_N, UART0_RX, I2C0_SCL, NAND_RE_N, EMAC1_RX_CTL                                   ;        ;                             ;         ; --       ;                 ; --       ; --           ; 143ps         ;
; L19      ; 1223       ; HPS      ; HPS_IOB_10, GPIO1_IO9, JTAG_TMS, SPIS0_MOSI, MDIO2_MDC, I2C_EMAC2_SCL, NAND_ADQ5, EMAC1_TXD3                     ;        ;                             ;         ; --       ;                 ; --       ; --           ; 137ps         ;
; L23      ; 1229       ; HPS      ; HPS_IOB_16, GPIO1_IO15, UART1_RX, SDMMC_DATA1, EMAC2_RX_CTL                                                      ;        ;                             ;         ; --       ;                 ; --       ; --           ; 122ps         ;
; L26      ; 1237       ; HPS      ; HPS_IOB_24, GPIO1_IO23, SPIM0_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ15, EMAC2_RXD3                ;        ;                             ;         ; --       ;                 ; --       ; --           ; 113ps         ;
; L28      ; 1226       ; HPS      ; HPS_IOB_13, GPIO1_IO12, I2C1_SDA, NAND_ALE, SDMMC_DATA0, EMAC2_TX_CLK                                            ;        ;                             ;         ; --       ;                 ; --       ; --           ; 119ps         ;
; L30      ; 688        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; L32      ; 692        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; L34      ; 696        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; L36      ; 772        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; L38      ; 776        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; L40      ; 780        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; L42      ; 724        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; L44      ; 728        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; L46      ; 732        ; 3C       ; refclk4(n)                                                                                                       ; input  ; True Differential Signaling ; 1.2V    ; --       ; N               ; no       ; Off          ; 100ps         ;
; L48      ; 1032       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; L50      ; 1028       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; L52      ; 1024       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; L54      ; 1188       ; 3A       ; mem_dq[0][1]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 103ps         ;
; L56      ; 1184       ; 3A       ; mem_dqs_n[0][0]                                                                                                  ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 107ps         ;
; L58      ; 1180       ; 3A       ; mem_dq[0][4]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 102ps         ;
; L60      ; 1128       ; 3A       ; mem_a[0][1]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 105ps         ;
; L62      ; 1124       ; 3A       ; mem_a[0][5]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 108ps         ;
; L64      ; 1120       ; 3A       ; mem_a[0][9]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 118ps         ;
; LA72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LA74     ; 1361       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; LA76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LA78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LA80     ; 1322       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; LA82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LB26     ; 219        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; LB28     ; 223        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 132ps         ;
; LB30     ; 227        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 132ps         ;
; LB32     ; 255        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 172ps         ;
; LB34     ; 259        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 167ps         ;
; LB36     ; 263        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 168ps         ;
; LB38     ; 302        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; LB40     ; 307        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; LB42     ; 310        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 155ps         ;
; LB44     ; 419        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; LB46     ; 415        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; LB48     ; 410        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; LB50     ; 466        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; LB52     ; 463        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; LB54     ; 459        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; LB56     ; 503        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; LB58     ; 499        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; LB60     ; 495        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; LB62     ; 7          ; SDM      ; ~ALTERA_MSEL0~ / RESERVED_INPUT                                                                                  ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 79ps          ;
; LB64     ; 2          ; SDM      ; altera_reserved_tck                                                                                              ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 122ps         ;
; LB66     ; 0          ; SDM      ; altera_reserved_tdo                                                                                              ; output ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 139ps         ;
; LB70     ; 30         ; SDM      ; ^VREFN_ADC                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 110ps         ;
; LC3      ; 1682       ; 15A      ; GXB_1KGND*                                                                                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 132ps         ;
; LC8      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LC12     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LC16     ; 1650       ; 15A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 103ps         ;
; LC20     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LC24     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD77     ; 1360       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 112ps         ;
; LD79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LD83     ; 1321       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 121ps         ;
; LE27     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE29     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE39     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE41     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE43     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE45     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE47     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE49     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE51     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE53     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LE68     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF1      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF6      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF10     ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF14     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF18     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LF22     ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG76     ; 1340       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 112ps         ;
; LG78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LG82     ; 1301       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 121ps         ;
; LH26     ; 220        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; LH28     ; 225        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; LH30     ; 228        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; LH32     ; 256        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 178ps         ;
; LH34     ; 261        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 179ps         ;
; LH36     ; 264        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 177ps         ;
; LH38     ; 305        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; LH40     ; 309        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; LH42     ; 313        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; LH44     ; 421        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; LH46     ; 417        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; LH48     ; 413        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; LH50     ; 468        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; LH52     ; 465        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; LH54     ; 460        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; LH56     ; 504        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; LH58     ; 501        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; LH60     ; 496        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; LH62     ; 14         ; SDM      ; ^nSTATUS                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; LH64     ; 36         ; SDM      ; ^TEMPDIODE0An                                                                                                    ;        ;                             ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; LH66     ; 34         ; SDM      ; ^VSIGN_1                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 100ps         ;
; LJ3      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LJ16     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LJ20     ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LJ24     ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK71     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK73     ; 1339       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; LK75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK79     ; 1300       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 113ps         ;
; LK81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LK83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LL27     ; 221        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; LL29     ; 224        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; LL31     ; 229        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; LL33     ; 257        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 179ps         ;
; LL35     ; 260        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 180ps         ;
; LL37     ; 265        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 179ps         ;
; LL39     ; 304        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; LL41     ; 308        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; LL43     ; 312        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; LL45     ; 420        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; LL47     ; 416        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; LL49     ; 412        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; LL51     ; 469        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; LL53     ; 464        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; LL55     ; 461        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; LL57     ; 505        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; LL59     ; 500        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; LL61     ; 497        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; LL63     ; 37         ; SDM      ; ^TEMPDIODE0Ap                                                                                                    ;        ;                             ;         ; --       ;                 ; --       ; --           ; 97ps          ;
; LL65     ; 33         ; SDM      ; ^VSIGP_1                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 99ps          ;
; LM69     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LM72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LM74     ; 1359       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; LM76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LM78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LM80     ; 1320       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 113ps         ;
; LM82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LN7      ; 138        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 184ps         ;
; LN11     ; 142        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 181ps         ;
; LN15     ; 158        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 186ps         ;
; LN19     ; 162        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 186ps         ;
; LN23     ; 166        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 205ps         ;
; LN26     ; 230        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; LN28     ; 234        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; LN30     ; 239        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 158ps         ;
; LN32     ; 266        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; LN34     ; 270        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 146ps         ;
; LN36     ; 274        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; LN38     ; 359        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 169ps         ;
; LN40     ; 354        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 175ps         ;
; LN42     ; 351        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 176ps         ;
; LN44     ; 395        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 178ps         ;
; LN46     ; 390        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 174ps         ;
; LN48     ; 387        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 163ps         ;
; LN50     ; 383        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; LN52     ; 378        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; LN54     ; 374        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; LN56     ; 443        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; LN58     ; 438        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; LN60     ; 434        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; LN62     ; 11         ; SDM      ; ~ALTERA_AVSTx8_DATA0~ / RESERVED_INPUT                                                                           ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 95ps          ;
; LN64     ; 3          ; SDM      ; altera_reserved_tdi                                                                                              ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 108ps         ;
; LP67     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP71     ; 24         ; SDM      ; ^RREF_SDM                                                                                                        ;        ;                             ;         ; --       ;                 ; --       ; --           ; 128ps         ;
; LP73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP77     ; 1317       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; LP79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LP83     ; 1319       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 128ps         ;
; LR2      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LR5      ; 139        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 184ps         ;
; LR9      ; 143        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 180ps         ;
; LR13     ; 159        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 187ps         ;
; LR17     ; 163        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 185ps         ;
; LR21     ; 167        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 205ps         ;
; LR25     ; 231        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; LR27     ; 235        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; LR29     ; 238        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 158ps         ;
; LR31     ; 267        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; LR33     ; 271        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 145ps         ;
; LR35     ; 275        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; LR37     ; 358        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 169ps         ;
; LR39     ; 355        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 175ps         ;
; LR41     ; 350        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 177ps         ;
; LR43     ; 394        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 177ps         ;
; LR45     ; 391        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 174ps         ;
; LR47     ; 386        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; LR49     ; 382        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; LR51     ; 379        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; LR53     ; 375        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; LR55     ; 442        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; LR57     ; 439        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; LR59     ; 435        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; LR61     ; 9          ; SDM      ; ^nCONFIG                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; LR63     ; 6          ; SDM      ; ~ALTERA_AVSTx8_DATA2~ / RESERVED_INPUT                                                                           ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 133ps         ;
; LR65     ; 1          ; SDM      ; altera_reserved_tms                                                                                              ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 99ps          ;
; LT69     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT76     ; 1297       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; LT78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LT82     ; 1299       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 128ps         ;
; LU4      ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 197ps         ;
; LU7      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU11     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU15     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU19     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU23     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU26     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU28     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU30     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU32     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU34     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU36     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU38     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU40     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU42     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU44     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU46     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU48     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU50     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU52     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU54     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU56     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU58     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU60     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU62     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LU64     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV67     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV71     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV73     ; 1338       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; LV75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV79     ; 1298       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; LV81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LV83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LW2      ; 135        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 198ps         ;
; LW5      ; 141        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 196ps         ;
; LW9      ; 144        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 180ps         ;
; LW13     ; 160        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 185ps         ;
; LW17     ; 165        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 184ps         ;
; LW21     ; 168        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 187ps         ;
; LW25     ; 232        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 166ps         ;
; LW27     ; 237        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 157ps         ;
; LW29     ; 240        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 148ps         ;
; LW31     ; 268        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; LW33     ; 273        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 155ps         ;
; LW35     ; 276        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 155ps         ;
; LW37     ; 361        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 157ps         ;
; LW39     ; 357        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 172ps         ;
; LW41     ; 352        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 165ps         ;
; LW43     ; 396        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 164ps         ;
; LW45     ; 393        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; LW47     ; 388        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; LW49     ; 384        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; LW51     ; 381        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; LW53     ; 376        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; LW55     ; 444        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; LW57     ; 441        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; LW59     ; 436        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; LW61     ; 15         ; SDM      ; SDM_IO16, PWRMGT_SDA                                                                                             ;        ;                             ;         ; --       ;                 ; --       ; --           ; 106ps         ;
; LW63     ; 18         ; SDM      ; ~ALTERA_AVSTx8_DATA4~ / RESERVED_INPUT                                                                           ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 100ps         ;
; LW65     ; 17         ; SDM      ; ~ALTERA_MSEL2~ / RESERVED_INPUT                                                                                  ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 112ps         ;
; LY69     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LY72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LY74     ; 1358       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; LY76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LY78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; LY80     ; 1318       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; LY82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M67      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M71      ; 1508       ; 14C      ; cxl_tx_p[15]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 101ps         ;
; M73      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M75      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M77      ; 1539       ; 14C      ; cxl_rx_p[14]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 124ps         ;
; M79      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M81      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M83      ; 1553       ; 14C      ; cxl_rx_n[12]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 149ps         ;
; MA4      ; 136        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 200ps         ;
; MA7      ; 140        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 197ps         ;
; MA11     ; 145        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 181ps         ;
; MA15     ; 161        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 186ps         ;
; MA19     ; 164        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 185ps         ;
; MA23     ; 169        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 187ps         ;
; MA26     ; 233        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 167ps         ;
; MA28     ; 236        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 158ps         ;
; MA30     ; 241        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 148ps         ;
; MA32     ; 269        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; MA34     ; 272        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 155ps         ;
; MA36     ; 277        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; MA38     ; 360        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 159ps         ;
; MA40     ; 356        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 171ps         ;
; MA42     ; 353        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 166ps         ;
; MA44     ; 397        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 163ps         ;
; MA46     ; 392        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; MA48     ; 389        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; MA50     ; 385        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; MA52     ; 380        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; MA54     ; 377        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; MA56     ; 445        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; MA58     ; 440        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; MA60     ; 437        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; MA62     ; 16         ; SDM      ; ~ALTERA_AVSTx8_DATA5~ / RESERVED_INPUT                                                                           ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 110ps         ;
; MA64     ; 8          ; SDM      ; ~ALTERA_AVSTx8_DATA3~ / RESERVED_INPUT                                                                           ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 102ps         ;
; MB67     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB71     ; 1356       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 99ps          ;
; MB73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB77     ; 1316       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; MB79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MB83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MC2      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MC5      ; 137        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 200ps         ;
; MC9      ; 146        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 193ps         ;
; MC13     ; 150        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 190ps         ;
; MC17     ; 155        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 190ps         ;
; MC21     ; 170        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 169ps         ;
; MC25     ; 174        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 165ps         ;
; MC27     ; 179        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; MC29     ; 242        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 159ps         ;
; MC31     ; 246        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 166ps         ;
; MC33     ; 251        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; MC35     ; 371        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 175ps         ;
; MC37     ; 366        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 174ps         ;
; MC39     ; 362        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; MC41     ; 347        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 148ps         ;
; MC43     ; 342        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 145ps         ;
; MC45     ; 339        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 145ps         ;
; MC47     ; 335        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; MC49     ; 330        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; MC51     ; 326        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; MC53     ; 455        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; MC55     ; 450        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; MC57     ; 446        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; MC59     ; 431        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; MC61     ; 426        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; MC63     ; 422        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 128ps         ;
; MC65     ; 13         ; SDM      ; ~ALTERA_AVSTx8_VALID~ / RESERVED_INPUT                                                                           ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 109ps         ;
; MD4      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MD7      ; 147        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 194ps         ;
; MD11     ; 151        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 190ps         ;
; MD15     ; 154        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 190ps         ;
; MD19     ; 171        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 170ps         ;
; MD23     ; 175        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 165ps         ;
; MD26     ; 178        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; MD28     ; 243        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; MD30     ; 247        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 165ps         ;
; MD32     ; 250        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; MD34     ; 370        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 174ps         ;
; MD36     ; 367        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 174ps         ;
; MD38     ; 363        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 162ps         ;
; MD40     ; 346        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 147ps         ;
; MD42     ; 343        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; MD44     ; 338        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 145ps         ;
; MD46     ; 334        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; MD48     ; 331        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; MD50     ; 327        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; MD52     ; 454        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; MD54     ; 451        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; MD56     ; 447        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; MD58     ; 430        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; MD60     ; 427        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; MD62     ; 423        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; MD64     ; 23         ; SDM      ; ~ALTERA_AVSTx8_CLK~ / RESERVED_INPUT                                                                             ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 115ps         ;
; ME69     ; 1336       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 99ps          ;
; ME72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ME74     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ME76     ; 1296       ; 12A      ; GXB_GND*                                                                                                         ;        ;                             ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; ME78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ME80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ME82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF2      ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF5      ; 148        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 201ps         ;
; MF9      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF13     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF17     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF21     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF25     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF27     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF29     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF31     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF33     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF35     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF37     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF39     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF41     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF43     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF45     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF47     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF49     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF51     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF53     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF55     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF57     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF59     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF61     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF63     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MF65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG67     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG71     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG73     ; 1337       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 109ps         ;
; MG75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG81     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MG83     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MH4      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MH7      ; 149        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 202ps         ;
; MH11     ; 153        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 203ps         ;
; MH15     ; 156        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 204ps         ;
; MH19     ; 172        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 176ps         ;
; MH23     ; 177        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 181ps         ;
; MH26     ; 180        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 173ps         ;
; MH28     ; 244        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 166ps         ;
; MH30     ; 249        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 171ps         ;
; MH32     ; 252        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 175ps         ;
; MH34     ; 372        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; MH36     ; 369        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; MH38     ; 364        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 171ps         ;
; MH40     ; 348        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; MH42     ; 345        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; MH44     ; 340        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; MH46     ; 336        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; MH48     ; 333        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 128ps         ;
; MH50     ; 328        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; MH52     ; 456        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; MH54     ; 453        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; MH56     ; 448        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; MH58     ; 432        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; MH60     ; 429        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; MH62     ; 424        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; MH64     ; 12         ; SDM      ; ~ALTERA_MSEL1~ / RESERVED_INPUT                                                                                  ; input  ; 1.8-V                       ;         ; --       ; N               ; no       ; Off          ; 121ps         ;
; MJ69     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ72     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ74     ; 1357       ; 12A      ; GXB_NC                                                                                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 109ps         ;
; MJ76     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ78     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ80     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MJ82     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MK5      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MK9      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; MK13     ; 152        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 203ps         ;
; MK17     ; 157        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 204ps         ;
; MK21     ; 173        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 177ps         ;
; MK25     ; 176        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 182ps         ;
; MK27     ; 181        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 173ps         ;
; MK29     ; 245        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 167ps         ;
; MK31     ; 248        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 171ps         ;
; MK33     ; 253        ; 2F       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 175ps         ;
; MK35     ; 373        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 161ps         ;
; MK37     ; 368        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 160ps         ;
; MK39     ; 365        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 172ps         ;
; MK41     ; 349        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; MK43     ; 344        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 145ps         ;
; MK45     ; 341        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; MK47     ; 337        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; MK49     ; 332        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 128ps         ;
; MK51     ; 329        ; 2E       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; MK53     ; 457        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; MK55     ; 452        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; MK57     ; 449        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; MK59     ; 433        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; MK61     ; 428        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; MK63     ; 425        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; MK65     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML67     ; 21         ; SDM      ; SDM_IO12, PWRMGT_SDA, PWRMGT_ALERT                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; 128ps         ;
; ML71     ; 5          ; SDM      ; SDM_IO0, PWRMGT_SCL, PWRMGT_ALERT                                                                                ;        ;                             ;         ; --       ;                 ; --       ; --           ; 135ps         ;
; ML73     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML75     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML77     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML79     ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; ML81     ;            ;          ; NC                                                                                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N2       ; 617        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 207ps         ;
; N5       ; 621        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 201ps         ;
; N9       ; 625        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 195ps         ;
; N13      ; 1215       ; HPS      ; HPS_IOB_2, GPIO1_IO1, SPIM1_MOSI, UART0_RTS_N, NAND_ADQ1, EMAC1_TX_CTL                                           ;        ;                             ;         ; --       ;                 ; --       ; --           ; 143ps         ;
; N17      ; 1221       ; HPS      ; HPS_IOB_8, GPIO1_IO7, SPIS1_MISO, UART1_RX, I2C1_SCL, NAND_CLE, EMAC1_RXD1                                       ;        ;                             ;         ; --       ;                 ; --       ; --           ; 134ps         ;
; N21      ; 1227       ; HPS      ; HPS_IOB_14, GPIO1_IO13, I2C1_SCL, NAND_RB, SDMMC_CMD, EMAC2_TX_CTL                                               ;        ;                             ;         ; --       ;                 ; --       ; --           ; 121ps         ;
; N25      ; 1235       ; HPS      ; HPS_IOB_22, GPIO1_IO21, SPIM0_MOSI, SPIS1_MOSI, I2C_EMAC2_SCL, NAND_ADQ13, SDMMC_DATA7, EMAC2_TXD3               ;        ;                             ;         ; --       ;                 ; --       ; --           ; 111ps         ;
; N27      ; 1228       ; HPS      ; HPS_IOB_15, GPIO1_IO14, UART1_TX, NAND_CE_N, SDMMC_CCLK, EMAC2_RX_CLK                                            ;        ;                             ;         ; --       ;                 ; --       ; --           ; 113ps         ;
; N29      ; 689        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; N31      ; 693        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; N33      ; 697        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; N35      ; 773        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; N37      ; 777        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; N39      ; 781        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; N41      ; 725        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; N43      ; 729        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; N45      ; 733        ; 3C       ; refclk4                                                                                                          ; input  ; True Differential Signaling ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; N47      ; 1033       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; N49      ; 1029       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; N51      ; 1025       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; N53      ; 1189       ; 3A       ; mem_dq[0][3]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 102ps         ;
; N55      ; 1185       ; 3A       ; mem_dqs[0][0]                                                                                                    ; bidir  ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 107ps         ;
; N57      ; 1181       ; 3A       ; mem_dq[0][0]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 101ps         ;
; N59      ; 1129       ; 3A       ; mem_a[0][0]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 105ps         ;
; N61      ; 1125       ; 3A       ; mem_a[0][4]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 108ps         ;
; N63      ; 1121       ; 3A       ; mem_a[0][8]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 118ps         ;
; N65      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P69      ; 1524       ; 14C      ; cxl_tx_n[15]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 101ps         ;
; P72      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P74      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P76      ; 1555       ; 14C      ; cxl_rx_n[14]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 124ps         ;
; P78      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P80      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P82      ; 1537       ; 14C      ; cxl_rx_p[12]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 149ps         ;
; R4       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R7       ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R11      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R15      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R19      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R23      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R26      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R28      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R30      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R32      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R34      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R36      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R38      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R40      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R42      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R44      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R46      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R48      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R50      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R52      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R54      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R56      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R58      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R60      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R62      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R64      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T67      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T71      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T73      ; 1521       ; 14C      ; cxl_tx_n[12]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 107ps         ;
; T75      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T77      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T79      ; 1552       ; 14C      ; cxl_rx_n[11]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 133ps         ;
; T81      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T83      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U2       ; 615        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 198ps         ;
; U5       ; 619        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 187ps         ;
; U9       ; 623        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 190ps         ;
; U13      ; 1213       ; HPS      ; HPS_IOA_24, GPIO0_IO23, SPIM1_SS0_N, SPIS0_MISO, UART0_RX, I2C0_SCL, NAND_ADQ15, USB1_DATA7, EMAC0_RXD3          ;        ;                             ;         ; --       ;                 ; --       ; --           ; 138ps         ;
; U17      ; 1219       ; HPS      ; HPS_IOB_6, GPIO1_IO5, SPIS1_MOSI, UART1_RTS_N, NAND_ADQ2, EMAC1_TXD1                                             ;        ;                             ;         ; --       ;                 ; --       ; --           ; 129ps         ;
; U21      ; 1225       ; HPS      ; HPS_IOB_12, GPIO1_IO11, JTAG_TDI, SPIS0_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, EMAC1_RXD3                    ;        ;                             ;         ; --       ;                 ; --       ; --           ; 125ps         ;
; U25      ; 1233       ; HPS      ; HPS_IOB_20, GPIO1_IO19, SPIM0_SS0_N, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ11, SDMMC_DATA5, EMAC2_RXD1               ;        ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; U27      ; 1230       ; HPS      ; HPS_IOB_17, GPIO1_IO16, UART1_CTS_N, NAND_ADQ8, SDMMC_DATA2, EMAC2_TXD0                                          ;        ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; U29      ; 687        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; U31      ; 691        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; U33      ; 695        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; U35      ; 771        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; U37      ; 775        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; U39      ; 779        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; U41      ; 723        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; U43      ; 727        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; U45      ; 731        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; U47      ; 1031       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; U49      ; 1027       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; U51      ; 1023       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; U53      ; 1187       ; 3A       ; mem_dq[0][5]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; U55      ; 1183       ; 3A       ; mem_dbi_n[0][0]                                                                                                  ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; U57      ; 1179       ; 3A       ; mem_dq[0][7]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 90ps          ;
; U59      ; 1127       ; 3A       ; mem_a[0][2]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 113ps         ;
; U61      ; 1123       ; 3A       ; mem_a[0][6]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 122ps         ;
; U63      ; 1119       ; 3A       ; mem_a[0][10]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 110ps         ;
; U65      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V69      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V72      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V74      ; 1505       ; 14C      ; cxl_tx_p[12]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 107ps         ;
; V76      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V78      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V80      ; 1536       ; 14C      ; cxl_rx_p[11]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 133ps         ;
; V82      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W4       ; 614        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 197ps         ;
; W7       ; 618        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 186ps         ;
; W11      ; 622        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 190ps         ;
; W26      ; 1231       ; HPS      ; HPS_IOB_18, GPIO1_IO17, SPIM0_SS1_N, UART1_RTS_N, NAND_ADQ9, SDMMC_DATA3, EMAC2_TXD1                             ;        ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; W28      ; 1232       ; HPS      ; HPS_IOB_19, GPIO1_IO18, SPIM0_MISO, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ10, SDMMC_DATA4, EMAC2_RXD0               ;        ;                             ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; W30      ; 686        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 132ps         ;
; W32      ; 690        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; W34      ; 694        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 136ps         ;
; W36      ; 770        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; W38      ; 774        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; W40      ; 778        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; W42      ; 722        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; W44      ; 726        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; W46      ; 730        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; W48      ; 1030       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; W50      ; 1026       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; W52      ; 1022       ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; W54      ; 1186       ; 3A       ; mem_dq[0][2]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; W56      ; 1182       ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; W58      ; 1178       ; 3A       ; mem_dq[0][6]                                                                                                     ; bidir  ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 91ps          ;
; W60      ; 1126       ; 3A       ; mem_a[0][3]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 112ps         ;
; W62      ; 1122       ; 3A       ; mem_a[0][7]                                                                                                      ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 122ps         ;
; W64      ; 1118       ; 3A       ; mem_a[0][11]                                                                                                     ; output ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; 109ps         ;
; Y67      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y71      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y73      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y75      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y77      ; 1504       ; 14C      ; cxl_tx_p[11]                                                                                                     ; output ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 116ps         ;
; Y79      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y81      ;            ;          ; GND                                                                                                              ; gnd    ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y83      ; 1551       ; 14C      ; cxl_rx_n[10]                                                                                                     ; input  ; High Speed Differential I/O ;         ; --       ; Y               ; no       ; Off          ; 141ps         ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------+--------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+
;                                                                                                                                                      ;                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll|tennm_pll ;                                                                                                                                                          ;
;     -- IOPLL Location                                                                                                                                ; IOPLL_X64_Y333_N303                                                                                                                                      ;
;     -- IOPLL Type                                                                                                                                    ; I/O Bank                                                                                                                                                 ;
;     -- IOPLL Bandwidth                                                                                                                               ; Low                                                                                                                                                      ;
;         -- IOPLL Bandwidth Range                                                                                                                     ; 2430000 to 1390000 Hz                                                                                                                                    ;
;     -- IOPLL Reference Clock Frequency                                                                                                               ; 100.0 MHz                                                                                                                                                ;
;     -- IOPLL VCO Frequency                                                                                                                           ; 750.0 MHz                                                                                                                                                ;
;     -- IOPLL Operation Mode                                                                                                                          ; direct                                                                                                                                                   ;
;     -- M Counter                                                                                                                                     ; 15                                                                                                                                                       ;
;     -- N Counter                                                                                                                                     ; 2                                                                                                                                                        ;
;     -- PLL Refclk Select                                                                                                                             ;                                                                                                                                                          ;
;             -- PLL Reference Clock Input 0 source                                                                                                    ; pll_clkin_src_coreclkin                                                                                                                                  ;
;             -- PLL Reference Clock Input 1 source                                                                                                    ; pll_clkin_src_ioclkin_0                                                                                                                                  ;
;             -- CLKIN(0) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(1) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(2) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(3) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CORE_REFCLK source                                                                                                                    ; refclk4~input                                                                                                                                            ;
;             -- PLL_CASCADE_IN source                                                                                                                 ; N/A                                                                                                                                                      ;
;     -- PLL Output Counter 1                                                                                                                          ;                                                                                                                                                          ;
;             -- Output Clock Frequency                                                                                                                ; 125.0 MHz                                                                                                                                                ;
;             -- Duty Cycle                                                                                                                            ; 50                                                                                                                                                       ;
;             -- Phase Shift                                                                                                                           ; 0 ps                                                                                                                                                     ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; Off                                                                                                                                                      ;
;             -- C Counter                                                                                                                             ; 6                                                                                                                                                        ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                                                                                                                                                        ;
;             -- C Counter PRST                                                                                                                        ; 1                                                                                                                                                        ;
;     -- PLL Output Counter 2                                                                                                                          ;                                                                                                                                                          ;
;             -- Output Clock Frequency                                                                                                                ; 150.0 MHz                                                                                                                                                ;
;             -- Duty Cycle                                                                                                                            ; 50                                                                                                                                                       ;
;             -- Phase Shift                                                                                                                           ; 0 ps                                                                                                                                                     ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; On                                                                                                                                                       ;
;             -- C Counter                                                                                                                             ; 5                                                                                                                                                        ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                                                                                                                                                        ;
;             -- C Counter PRST                                                                                                                        ; 1                                                                                                                                                        ;
;                                                                                                                                                      ;                                                                                                                                                          ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|pll_inst|pll_inst                ;                                                                                                                                                          ;
;     -- IOPLL Location                                                                                                                                ; IOPLL_X12_Y333_N303                                                                                                                                      ;
;     -- IOPLL Type                                                                                                                                    ; I/O Bank                                                                                                                                                 ;
;     -- IOPLL Bandwidth                                                                                                                               ; High                                                                                                                                                     ;
;         -- IOPLL Bandwidth Range                                                                                                                     ; 1190000 to 740000 Hz                                                                                                                                     ;
;     -- IOPLL Reference Clock Frequency                                                                                                               ; 30000 ps                                                                                                                                                 ;
;     -- IOPLL VCO Frequency                                                                                                                           ; 750 ps                                                                                                                                                   ;
;     -- IOPLL Operation Mode                                                                                                                          ; direct                                                                                                                                                   ;
;     -- M Counter                                                                                                                                     ; 40                                                                                                                                                       ;
;     -- N Counter                                                                                                                                     ; 1                                                                                                                                                        ;
;     -- PLL Refclk Select                                                                                                                             ;                                                                                                                                                          ;
;             -- PLL Reference Clock Input 0 source                                                                                                    ; pll_clkin_src_refclkin                                                                                                                                   ;
;             -- PLL Reference Clock Input 1 source                                                                                                    ; pll_clkin_src_refclkin                                                                                                                                   ;
;             -- CLKIN(0) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(1) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(2) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(3) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CORE_REFCLK source                                                                                                                    ; N/A                                                                                                                                                      ;
;             -- PLL_CASCADE_IN source                                                                                                                 ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3 ;
;     -- PLL Output Counter 0                                                                                                                          ;                                                                                                                                                          ;
;             -- Output Clock Frequency                                                                                                                ; 3000 ps                                                                                                                                                  ;
;             -- Duty Cycle                                                                                                                            ; 50                                                                                                                                                       ;
;             -- Phase Shift                                                                                                                           ; 0 ps                                                                                                                                                     ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; Off                                                                                                                                                      ;
;             -- C Counter                                                                                                                             ; 4                                                                                                                                                        ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                                                                                                                                                        ;
;             -- C Counter PRST                                                                                                                        ; 1                                                                                                                                                        ;
;     -- PLL Output Counter 1                                                                                                                          ;                                                                                                                                                          ;
;             -- Output Clock Frequency                                                                                                                ; 1500 ps                                                                                                                                                  ;
;             -- Duty Cycle                                                                                                                            ; 50                                                                                                                                                       ;
;             -- Phase Shift                                                                                                                           ; 0 ps                                                                                                                                                     ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; Off                                                                                                                                                      ;
;             -- C Counter                                                                                                                             ; 2                                                                                                                                                        ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                                                                                                                                                        ;
;             -- C Counter PRST                                                                                                                        ; 1                                                                                                                                                        ;
;     -- PLL Output Counter 2                                                                                                                          ;                                                                                                                                                          ;
;             -- Output Clock Frequency                                                                                                                ; 3000 ps                                                                                                                                                  ;
;             -- Duty Cycle                                                                                                                            ; 50                                                                                                                                                       ;
;             -- Phase Shift                                                                                                                           ; 0 ps                                                                                                                                                     ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; Off                                                                                                                                                      ;
;             -- C Counter                                                                                                                             ; 4                                                                                                                                                        ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                                                                                                                                                        ;
;             -- C Counter PRST                                                                                                                        ; 1                                                                                                                                                        ;
;     -- PLL Output Counter 3                                                                                                                          ;                                                                                                                                                          ;
;             -- Output Clock Frequency                                                                                                                ; 1500 ps                                                                                                                                                  ;
;             -- Duty Cycle                                                                                                                            ; 50                                                                                                                                                       ;
;             -- Phase Shift                                                                                                                           ; 0 ps                                                                                                                                                     ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; Off                                                                                                                                                      ;
;             -- C Counter                                                                                                                             ; 2                                                                                                                                                        ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                                                                                                                                                        ;
;             -- C Counter PRST                                                                                                                        ; 1                                                                                                                                                        ;
;     -- PLL Output Counter 4                                                                                                                          ;                                                                                                                                                          ;
;             -- Output Clock Frequency                                                                                                                ; 3000 ps                                                                                                                                                  ;
;             -- Duty Cycle                                                                                                                            ; 50                                                                                                                                                       ;
;             -- Phase Shift                                                                                                                           ; 0 ps                                                                                                                                                     ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; Off                                                                                                                                                      ;
;             -- C Counter                                                                                                                             ; 4                                                                                                                                                        ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                                                                                                                                                        ;
;             -- C Counter PRST                                                                                                                        ; 1                                                                                                                                                        ;
;                                                                                                                                                      ;                                                                                                                                                          ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~_Duplicate     ;                                                                                                                                                          ;
;     -- IOPLL Location                                                                                                                                ; IOPLL_X25_Y333_N303                                                                                                                                      ;
;     -- IOPLL Type                                                                                                                                    ; I/O Bank                                                                                                                                                 ;
;     -- IOPLL Bandwidth                                                                                                                               ; High                                                                                                                                                     ;
;         -- IOPLL Bandwidth Range                                                                                                                     ; 1190000 to 740000 Hz                                                                                                                                     ;
;     -- IOPLL Reference Clock Frequency                                                                                                               ; 30000 ps                                                                                                                                                 ;
;     -- IOPLL VCO Frequency                                                                                                                           ; 750 ps                                                                                                                                                   ;
;     -- IOPLL Operation Mode                                                                                                                          ; direct                                                                                                                                                   ;
;     -- M Counter                                                                                                                                     ; 40                                                                                                                                                       ;
;     -- N Counter                                                                                                                                     ; 1                                                                                                                                                        ;
;     -- PLL Refclk Select                                                                                                                             ;                                                                                                                                                          ;
;             -- PLL Reference Clock Input 0 source                                                                                                    ; pll_clkin_src_refclkin                                                                                                                                   ;
;             -- PLL Reference Clock Input 1 source                                                                                                    ; pll_clkin_src_refclkin                                                                                                                                   ;
;             -- CLKIN(0) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(1) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(2) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(3) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CORE_REFCLK source                                                                                                                    ; N/A                                                                                                                                                      ;
;             -- PLL_CASCADE_IN source                                                                                                                 ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate   ;
;                                                                                                                                                      ;                                                                                                                                                          ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1   ;                                                                                                                                                          ;
;     -- IOPLL Location                                                                                                                                ; IOPLL_X77_Y333_N303                                                                                                                                      ;
;     -- IOPLL Type                                                                                                                                    ; I/O Bank                                                                                                                                                 ;
;     -- IOPLL Bandwidth                                                                                                                               ; High                                                                                                                                                     ;
;         -- IOPLL Bandwidth Range                                                                                                                     ; 1190000 to 740000 Hz                                                                                                                                     ;
;     -- IOPLL Reference Clock Frequency                                                                                                               ; 30000 ps                                                                                                                                                 ;
;     -- IOPLL VCO Frequency                                                                                                                           ; 750 ps                                                                                                                                                   ;
;     -- IOPLL Operation Mode                                                                                                                          ; direct                                                                                                                                                   ;
;     -- M Counter                                                                                                                                     ; 40                                                                                                                                                       ;
;     -- N Counter                                                                                                                                     ; 1                                                                                                                                                        ;
;     -- PLL Refclk Select                                                                                                                             ;                                                                                                                                                          ;
;             -- PLL Reference Clock Input 0 source                                                                                                    ; pll_clkin_src_refclkin                                                                                                                                   ;
;             -- PLL Reference Clock Input 1 source                                                                                                    ; pll_clkin_src_refclkin                                                                                                                                   ;
;             -- CLKIN(0) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(1) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(2) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CLKIN(3) source                                                                                                                       ; N/A                                                                                                                                                      ;
;             -- CORE_REFCLK source                                                                                                                    ; N/A                                                                                                                                                      ;
;             -- PLL_CASCADE_IN source                                                                                                                 ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|pll_inst|pll_inst~refclk             ;
;                                                                                                                                                      ;                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                           ;
+----------------------------------------------------+------+------------------------+
; I/O Standard                                       ; Load ; Termination Resistance ;
+----------------------------------------------------+------+------------------------+
; 1.2-V                                              ; 0 pF ; Not Available          ;
; SSTL-12                                            ; 0 pF ; Not Available          ;
; Differential 1.2-V SSTL                            ; 0 pF ; Not Available          ;
; 1.2-V POD                                          ; 0 pF ; Not Available          ;
; Differential 1.2-V POD                             ; 0 pF ; Not Available          ;
; 1.2-V HSTL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSTL                            ; 0 pF ; Not Available          ;
; 1.2-V HSUL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSUL                            ; 0 pF ; Not Available          ;
; 1.0-V                                              ; 0 pF ; Not Available          ;
; 1.5-V                                              ; 0 pF ; Not Available          ;
; 1.8-V                                              ; 0 pF ; Not Available          ;
; 2.5-V                                              ; 0 pF ; Not Available          ;
; LVDS                                               ; 0 pF ; 100 Ohm (Differential) ;
; 3.0-V LVTTL                                        ; 0 pF ; Not Available          ;
; 3.0-V LVCMOS                                       ; 0 pF ; Not Available          ;
; Differential LVPECL                                ; 0 pF ; 100 Ohm (Differential) ;
; High Speed Differential I/O                        ; 0 pF ; Not Available          ;
; Current Mode Logic (CML)                           ; 0 pF ; 50 Ohm (Parallel)      ;
; HCSL                                               ; 0 pF ; Not Available          ;
; True Differential Signaling                        ; 0 pF ; Not Available          ;
; 0.9-V LVCMOS                                       ; 0 pF ; Not Available          ;
; A-Tile Differential Signaling                      ; 0 pF ; Not Available          ;
; A-Tile Differential Clock Signalling               ; 0 pF ; Not Available          ;
; A-Tile Extended Differential Common Mode Signaling ; 0 pF ; Not Available          ;
; Differential RF Analog RFI                         ; 0 pF ; Not Available          ;
; Differential RF Analog RFO                         ; 0 pF ; Not Available          ;
; Differential Analog RC_DIFFI                       ; 0 pF ; Not Available          ;
; Differential Analog SR_DIFFI                       ; 0 pF ; Not Available          ;
; 0.9-V SWING AIB                                    ; 0 pF ; Not Available          ;
+----------------------------------------------------+------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+----------------+-----------------------------+
; Pin Name       ; Reason                      ;
+----------------+-----------------------------+
; mem_reset_n[0] ; Missing termination setting ;
+----------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+
; Name                                                                                                                                                                                                                                                                                                                              ; Location                    ; Fan-Out ; Usage                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|conf_reset                                                                                                                                                                                                                                                    ; SDMGPIOOUT_X14_Y0_N15       ; 6       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|conf_reset                                                                                                                                                                                                                                                ; SDMGPIOOUT_X14_Y0_N14       ; 4       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|b2p|i39~0                                                                                                                                                                                                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|b2p|out_channel[0]~2                                                                                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|i41                                                                                                                                                                                                                                                                ; Unassigned                  ; 16      ; Write enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|internal_out_ready                                                                                                                                                                                                                                                 ; Unassigned                  ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[0]~1                                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n                                                                                                                                                                                                            ; Unassigned                  ; 9       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                                                                                                                                                                                       ; Unassigned                  ; 1       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]~1                                                                                                                                                                                                                ; Unassigned                  ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[7]~0                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[0]~6                                                                                                                                                                                                               ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_debug[0]~1                                                                                                                                                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_info[0]~1                                                                                                                                                                                                                   ; Unassigned                  ; 10      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|dr_mgmt[0]~1                                                                                                                                                                                                                   ; Unassigned                  ; 11      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.debug_reset_synchronizer|dreg[6]                                                                                                                                                                                      ; Unassigned                  ; 164     ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.mgmt_out[10]~0                                                                                                                                                                                                        ; Unassigned                  ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|header_in[15]~0                                                                                                                                                                                                                ; Unassigned                  ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|header_in_bit_counter[1]~1                                                                                                                                                                                                     ; Unassigned                  ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|header_out_bit_counter[1]~0                                                                                                                                                                                                    ; Unassigned                  ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|idle_remover_sink_data[7]~0                                                                                                                                                                                                    ; Unassigned                  ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|idle_remover|out_valid~0                                                                                                                                                                                                       ; Unassigned                  ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|mgmt_channel[7]~0                                                                                                                                                                                                              ; Unassigned                  ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|offset[7]~0                                                                                                                                                                                                                    ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|read_data_length[2]~1                                                                                                                                                                                                          ; Unassigned                  ; 14      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~0                                                                                                                                                                                                                 ; Unassigned                  ; 68      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~1                                                                                                                                                                                                                 ; Unassigned                  ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]~1                                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                                                                                                                  ; Unassigned                  ; 17      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                                                                                                                 ; Unassigned                  ; 16      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|output_stage|full0~_wirecell                                                                                                                                                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|output_stage|i26~0                                                                                                                                                                                                               ; Unassigned                  ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|reset_merged                                                                                                                                                                                                                     ; Unassigned                  ; 6       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|take_in_data                                                                                                                                                                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|crosser|i9                                                                                                                                                                                                                     ; Unassigned                  ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|synchronizer|dreg[1]                                                                                                                                                                                                                          ; Unassigned                  ; 12      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|p2b|i46~0                                                                                                                                                                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|p2b|sent_channel                                                                                                                                                                                                                                                            ; Unassigned                  ; 13      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|p2b|stored_varchannel[0]~2                                                                                                                                                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|i41                                                                                                                                                                                                                                                                ; Unassigned                  ; 15      ; Write enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|internal_out_ready                                                                                                                                                                                                                                                 ; Unassigned                  ; 18      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|intosc|clk                                                                                                                                                                                                                                                                                 ; OSCILLATOR_X11_Y0_N9        ; 383     ; Clock                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                                                                                                                                                                                                ; SDMJTAGELA_X11_Y0_N4        ; 324     ; Clock                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms                                                                                                                                                                                                                                                                ; SDMJTAGELA_X11_Y0_N4        ; 24      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms~_wirecell                                                                                                                                                                                                                                                      ; Unassigned                  ; 2       ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core|full0~_wirecell                                                                                                                                                                                                            ; Unassigned                  ; 7       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core|i266~0                                                                                                                                                                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core|full0~SynDup_wirecell                                                                                                                                                                                                      ; Unassigned                  ; 59      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core|i266~0                                                                                                                                                                                                                     ; Unassigned                  ; 59      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|full0~_wirecell                                                                                                                                                                                                            ; Unassigned                  ; 32      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|i266~0                                                                                                                                                                                                                     ; Unassigned                  ; 32      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline|gen_inst[0].core|full0~_wirecell                                                                                                                                                                                                                ; Unassigned                  ; 6       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline|gen_inst[0].core|i266~0                                                                                                                                                                                                                         ; Unassigned                  ; 7       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_0_int_master_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                 ; Unassigned                  ; 7       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline|gen_inst[0].core|full0~SynDup_wirecell                                                                                                                                                                                                        ; Unassigned                  ; 59      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline|gen_inst[0].core|i266~0                                                                                                                                                                                                                       ; Unassigned                  ; 60      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline|gen_inst[1].core|full0~_wirecell                                                                                                                                                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline|gen_inst[1].core|i20~0                                                                                                                                                                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rom_rom_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|transacto_avalon_master_limiter|pending_response_count[0]~0                                                                                                                                                                                                    ; Unassigned                  ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|i680                                                                                                                                                                                                                                                               ; Unassigned                  ; 33      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|i768                                                                                                                                                                                                                                                               ; Unassigned                  ; 18      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|writedata[0]~0                                                                                                                                                                                                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|writedata[16]~2                                                                                                                                                                                                                                                    ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|writedata[24]~3                                                                                                                                                                                                                                                    ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m|writedata[8]~1                                                                                                                                                                                                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|Decoder_0~0                                                                                                                                                                                                                                       ; Unassigned                  ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                                                                                                                                                                                                           ; Unassigned                  ; 11      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i106~1                                                                                                                                                                                                                               ; Unassigned                  ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i98~1                                                                                                                                                                                                                                ; Unassigned                  ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~1                                                                                                                                                                                                                                 ; Unassigned                  ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i337                                                                                                                                                                                                                                              ; Unassigned                  ; 1       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79                                                                                                                                                                                                                                               ; Unassigned                  ; 2       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i81~0                                                                                                                                                                                                                                             ; Unassigned                  ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i94                                                                                                                                                                                                                                               ; Unassigned                  ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]~1                                                                                                                                                                                                                   ; Unassigned                  ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]~1                                                                                                                                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]~0                                                                                                                                                                                                                                     ; Unassigned                  ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]                                                                                                                                                                                                                                       ; Unassigned                  ; 12      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[3]~1                                                                                                                                                                                                                                ; Unassigned                  ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|reset_ena_reg                                                                                                                                                                                                                                     ; Unassigned                  ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                                                                                                                                                                                                                               ; Unassigned                  ; 13      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                                                                                                                                                                                                                              ; Unassigned                  ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]                                                                                                                                                                                                                               ; Unassigned                  ; 64      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]~SynDup                                                                                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                                               ; Unassigned                  ; 22      ; Async. clear, Clock enable ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|inpipe|i13                                                                                                                                                                                                                                                                  ; Unassigned                  ; 11      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|outpipe0|i13~0                                                                                                                                                                                                                                                              ; Unassigned                  ; 10      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|outpipe1|i13~0                                                                                                                                                                                                                                                              ; Unassigned                  ; 10      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|i46                                                                                                                                                                                                                                                                     ; Unassigned                  ; 10      ; Write enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|i99                                                                                                                                                                                                                                                                     ; Unassigned                  ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|internal_out_ready                                                                                                                                                                                                                                                      ; Unassigned                  ; 13      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                 ; Unassigned                  ; 22      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|reset_merged                                                                                                                                                                                                                                                            ; Unassigned                  ; 20      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; Unassigned                  ; 14      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_channel_adap|out_valid~1                                                                                                                                                                                                                                                     ; Unassigned                  ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_reset_0|agent_reset                                                                                                                                                                                                                                                          ; Unassigned                  ; 5       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                         ; Unassigned                  ; 181     ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mux|outpipe|i13                                                                                                                                                                                                                                                                   ; Unassigned                  ; 11      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|i46                                                                                                                                                                                                                                                                     ; Unassigned                  ; 10      ; Write enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|i99                                                                                                                                                                                                                                                                     ; Unassigned                  ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|internal_out_ready~0                                                                                                                                                                                                                                                    ; Unassigned                  ; 16      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                 ; Unassigned                  ; 22      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; Unassigned                  ; 14      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|emif_usr_reset_n_reg[1]~_wirecell                                                                                                                                                                                         ; Unassigned                  ; 58      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|i2069~0                                                                                                                                                                                                                   ; Unassigned                  ; 9       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|i2787~0                                                                                                                                                                                                                   ; Unassigned                  ; 27      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc2iafu_readdatavalid_eclk                                                                                                                                                                                                ; Unassigned                  ; 21      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~0                                                                                                                                                                                      ; Unassigned                  ; 7       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup                                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_1                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_2                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_3                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_4                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|mem_ready_ha_mclk~SynDup_5                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg                                                                                                                                                   ; Unassigned                  ; 17      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_1                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_2                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_3                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|mc_rmw_shim_inst|reg_on_rmw_rd_data_input_on.mem_readdatavalid_mclk_reg~SynDup_4                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_1_wirecell                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_2_wirecell                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_3_wirecell                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_4_wirecell                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_5_wirecell                                                                                                                                                                                      ; Unassigned                  ; 14      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_CHAN_ADAPT[0].mc_channel_adapter_inst|ram_init_done_mclk~SynDup_wirecell                                                                                                                                                                                        ; Unassigned                  ; 99      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OEB_OUT                                                                                                                                                              ; PSEUDODIFFOUT_X11_Y333_N135 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OE_OUT                                                                                                                                                               ; PSEUDODIFFOUT_X11_Y333_N135 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                     ; PSEUDODIFFOUT_X24_Y333_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                      ; PSEUDODIFFOUT_X24_Y333_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                     ; PSEUDODIFFOUT_X24_Y333_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                      ; PSEUDODIFFOUT_X24_Y333_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                     ; PSEUDODIFFOUT_X76_Y333_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                      ; PSEUDODIFFOUT_X76_Y333_N75  ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                     ; PSEUDODIFFOUT_X76_Y333_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                      ; PSEUDODIFFOUT_X76_Y333_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                     ; PSEUDODIFFOUT_X25_Y333_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                      ; PSEUDODIFFOUT_X25_Y333_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                     ; PSEUDODIFFOUT_X12_Y333_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                      ; PSEUDODIFFOUT_X12_Y333_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                     ; PSEUDODIFFOUT_X77_Y333_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                      ; PSEUDODIFFOUT_X77_Y333_N186 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                     ; PSEUDODIFFOUT_X76_Y333_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                      ; PSEUDODIFFOUT_X76_Y333_N262 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                     ; PSEUDODIFFOUT_X24_Y333_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                      ; PSEUDODIFFOUT_X24_Y333_N449 ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|core_clks_from_cpa_pri_nonabphy[0]                                                                                                                                           ; TILECTRL_X12_Y333_N298      ; 11815   ; Clock                      ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X24_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X24_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X24_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X24_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X24_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X24_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X24_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X24_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X24_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X24_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X24_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X24_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X24_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X24_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X24_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X24_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X24_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X24_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X76_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X76_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X76_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X76_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X76_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X76_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X76_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X76_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X76_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X76_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X76_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X76_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X76_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X76_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X76_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X76_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X76_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X76_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X11_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X11_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X11_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X11_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X11_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[4]                                                                                                                                 ; IO12LANE_X11_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X11_Y333_N0        ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[4]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[5]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[7]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X11_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X11_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X11_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X11_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[4]                                                                                                                                 ; IO12LANE_X11_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[5]                                                                                                                                 ; IO12LANE_X11_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X11_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[7]                                                                                                                                 ; IO12LANE_X11_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X11_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X25_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X25_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X25_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X25_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X25_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X25_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X25_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X25_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X25_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X12_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X12_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X12_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X12_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X12_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X12_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X12_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X12_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X12_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X77_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X77_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X77_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X77_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X77_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X77_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X77_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X77_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X77_Y333_N111      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X76_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X76_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X76_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X76_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X76_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X76_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X76_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X76_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X76_Y333_N187      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[0]                                                                                                                                 ; IO12LANE_X24_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[10]                                                                                                                                ; IO12LANE_X24_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[11]                                                                                                                                ; IO12LANE_X24_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[1]                                                                                                                                 ; IO12LANE_X24_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[2]                                                                                                                                 ; IO12LANE_X24_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[3]                                                                                                                                 ; IO12LANE_X24_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[6]                                                                                                                                 ; IO12LANE_X24_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[8]                                                                                                                                 ; IO12LANE_X24_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[9]                                                                                                                                 ; IO12LANE_X24_Y333_N374      ; 1       ; Output enable              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|i5                                                                                                                                                                                ; Unassigned                  ; 39      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor                                                                                                                                                         ; Unassigned                  ; 50      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_1                                                                                                                                                ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_10_wirecell                                                                                                                                      ; Unassigned                  ; 86      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_2                                                                                                                                                ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_3                                                                                                                                                ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_4                                                                                                                                                ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_5                                                                                                                                                ; Unassigned                  ; 34      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_5_wirecell                                                                                                                                       ; Unassigned                  ; 67      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_6_wirecell                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_7_wirecell                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_8_wirecell                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor~SynDup_9_wirecell                                                                                                                                       ; Unassigned                  ; 6       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]                                                                                                                                                                            ; Unassigned                  ; 40      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup                                                                                                                                                                     ; Unassigned                  ; 8       ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_1                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_2                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_3                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_4                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_5                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_6                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~7                                                                                                                                                                                       ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~9                                                                                                                                                                                       ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                                                                                                                ; Unassigned                  ; 607     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                                                                                                            ; Unassigned                  ; 60      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]                                                                                                                                                                            ; Unassigned                  ; 40      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup                                                                                                                                                                     ; Unassigned                  ; 44      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_1                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_2                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_3                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_4                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_5                                                                                                                                                                   ; Unassigned                  ; 100     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~2                                                                                                                                                                                       ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~3                                                                                                                                                                                       ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup                                                                                                                                                                                  ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_5                                                                                                                                                                                ; Unassigned                  ; 538     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                                                                                                            ; Unassigned                  ; 35      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692                                                                                                                                                                                                                          ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup                                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_1                                                                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_2                                                                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_3                                                                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_4                                                                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_ECC_ON.GEN_CHAN_COUNT_ECC_ON[0].mc_ecc_inst|i1692~SynDup_5                                                                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|NumDev[0].mc_devmem_top_inst|i103~1                                                                                                                                                                                                                                            ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|NumDev[0].mc_devmem_top_inst|i206~0                                                                                                                                                                                                                                            ; Unassigned                  ; 32      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|NumDev[0].mc_devmem_top_inst|i310~0                                                                                                                                                                                                                                            ; Unassigned                  ; 32      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|NumDev[0].mc_devmem_top_inst|mcRdDataDBECnt_Q[31]~ERTM                                                                                                                                                                                                                         ; Unassigned                  ; 64      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|inst_axi2avmm_bridge|gen_mc0_readID_fifo[0].HdmReadIDAttrFifo|fifo_0|scfifo_component|auto_generated|dpfifo|rtl~1                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|inst_axi2avmm_bridge|gen_mc0_readID_fifo[0].HdmReadIDAttrFifo|fifo_0|scfifo_component|auto_generated|dpfifo|rtl~41                                                                                                                                                             ; Unassigned                  ; 7       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|inst_axi2avmm_bridge|o_avmm_read[0]~1                                                                                                                                                                                                                                          ; Unassigned                  ; 18      ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~25                                                                                                                                                          ; Unassigned                  ; 512     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~26                                                                                                                                                          ; Unassigned                  ; 512     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~27                                                                                                                                                          ; Unassigned                  ; 512     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~28                                                                                                                                                          ; Unassigned                  ; 512     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~30                                                                                                                                                          ; Unassigned                  ; 512     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~31                                                                                                                                                          ; Unassigned                  ; 512     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~32                                                                                                                                                          ; Unassigned                  ; 512     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~33                                                                                                                                                          ; Unassigned                  ; 512     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|fifo_pac_overflow|fifo_0|dcfifo_component|auto_generated|rtl~2                                                                                                                                                                                                    ; Unassigned                  ; 47      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|fifo_pac_overflow|fifo_0|dcfifo_component|auto_generated|rtl~4                                                                                                                                                                                                    ; Unassigned                  ; 16      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|fifo_pac_overflow|fifo_0|dcfifo_component|auto_generated|rtl~SynDup                                                                                                                                                                                               ; Unassigned                  ; 432     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|fifo_pac_overflow|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|fifo_pac_overflow|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_5                                                                                                                                                                                             ; Unassigned                  ; 432     ; Write enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|fifo_pac_overflow|fifo_0|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                                                                                                                         ; Unassigned                  ; 36      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|ofw_buf_afu_inst|i498~0                                                                                                                                                                                                                                           ; Unassigned                  ; 96      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|ofw_buf_afu_inst|i562~0                                                                                                                                                                                                                                           ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|ofw_buf_afu_inst|i594~0                                                                                                                                                                                                                                           ; Unassigned                  ; 32      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|cfg_to_iosf_fifo|fifo_0|dcfifo_component|auto_generated|rtl~8                                                                                                                                                                                          ; Unassigned                  ; 80      ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|cfg_to_iosf_fifo|fifo_0|dcfifo_component|auto_generated|rtl~SynDup                                                                                                                                                                                     ; Unassigned                  ; 58      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|cfg_to_iosf_fifo|fifo_0|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                                                                                                               ; Unassigned                  ; 27      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|iosf_to_cfg_fifo|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]                                                                                                                                                                               ; Unassigned                  ; 22      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|iosf_to_cfg_fifo|fifo_0|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup                                                                                                                                                                        ; Unassigned                  ; 96      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|iosf_to_cfg_fifo|fifo_0|dcfifo_component|auto_generated|rtl~9                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|iosf_to_cfg_fifo|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                                                                                                                   ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|iosf_to_cfg_fifo|fifo_0|dcfifo_component|auto_generated|rtl~SynDup_wirecell                                                                                                                                                                            ; Unassigned                  ; 98      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_csr_avmm_slave_inst|readdata[31]~ERTM                                                                                                                                                                                                                                ; Unassigned                  ; 51      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_csr_avmm_slave_inst|readdata[63]~ERTM                                                                                                                                                                                                                                ; Unassigned                  ; 13      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10122~0                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10122~1                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10122~2                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10122~3                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10122~4                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10122~5                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10122~6                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10122~7                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10413~0                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10413~1                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10413~2                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10413~3                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10413~4                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10413~5                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10413~6                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10413~7                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10705~0                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10705~1                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10705~2                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10705~3                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10705~4                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10705~5                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10705~6                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i10705~7                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i1122~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i1122~10                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i1122~19                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i1122~28                                                                                                                                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i1891~0                                                                                                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i1944~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i1944~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2026~0                                                                                                                                                                                                                            ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2026~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2026~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2226~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2226~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2226~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2226~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2377~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2377~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2377~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i2377~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3097~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3097~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3097~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3097~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3097~4                                                                                                                                                                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3097~5                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3097~6                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i316~1                                                                                                                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3335~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3335~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3335~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3335~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3335~4                                                                                                                                                                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3335~5                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3335~6                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3550~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3550~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3550~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3550~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3690~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3690~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3690~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3690~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3840~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3840~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3840~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3840~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3980~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3980~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3980~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i3980~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4165~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4165~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4165~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4165~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4165~4                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4165~5                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4165~6                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4165~7                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4377~0                                                                                                                                                                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4448~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4483~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4518~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4532~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4590~0                                                                                                                                                                                                                            ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4845~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4880~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i4894~0                                                                                                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i5019~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i5019~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i5019~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i5019~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i5019~4                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i5019~5                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i5019~6                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i5019~7                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i8920~0                                                                                                                                                                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i8982~0                                                                                                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9014~0                                                                                                                                                                                                                            ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9041~0                                                                                                                                                                                                                            ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9056~0                                                                                                                                                                                                                            ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9076~0                                                                                                                                                                                                                            ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9307~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9307~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9307~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9307~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9307~4                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9307~5                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9307~6                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9307~7                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9573~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9573~1                                                                                                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9573~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9573~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9573~4                                                                                                                                                                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9573~5                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9573~6                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i965~0                                                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i965~17                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i965~26                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i965~8                                                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9831~0                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9831~1                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9831~2                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9831~3                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9831~4                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9831~5                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9831~6                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|i9831~7                                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_0_cdat_0[0]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_0_cdat_0[1]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_0_cdat_0[2]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_0_cdat_0[3]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_1_cdat_1[0]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_1_cdat_1[1]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_1_cdat_1[2]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_1_cdat_1[3]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_2_cdat_2[0]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_2_cdat_2[1]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_2_cdat_2[2]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_2_cdat_2[3]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_3_cdat_3[0]~0                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_3_cdat_3[1]~1                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_3_cdat_3[2]~2                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CDAT_3_cdat_3[3]~3                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CONFIG_ALGO_SETTING_test_algorithm_type[0]~0                                                                                                                                                                                    ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_CONFIG_DEVICE_INJECTION_unexp_compl_inject[0]~0                                                                                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DEVICE_ERROR_INJECTION_CachePoisonInjectionStart[0]~0                                                                                                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_0_dsemts_0[0]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_0_dsemts_0[1]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_0_dsemts_0[2]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_0_dsemts_0[3]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_1_dsemts_1[0]~0                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_1_dsemts_1[1]~1                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_1_dsemts_1[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_1_dsemts_1[3]~3                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_2_dsemts_2[0]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_2_dsemts_2[1]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_2_dsemts_2[2]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_2_dsemts_2[3]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_3_dsemts_3[0]~0                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_3_dsemts_3[1]~1                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_3_dsemts_3[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_3_dsemts_3[3]~3                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_4_dsemts_4[0]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_4_dsemts_4[1]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_4_dsemts_4[2]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_4_dsemts_4[3]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_5_dsemts_5[0]~0                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_5_dsemts_5[1]~1                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_5_dsemts_5[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSEMTS_5_dsemts_5[3]~3                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSIS_0_dsis_0[0]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSIS_0_dsis_0[1]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSIS_0_dsis_0[2]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSIS_0_dsis_0[3]                                                                                                                                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSIS_1_dsis_1[0]~0                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSIS_1_dsis_1[1]~1                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSIS_1_dsis_1[2]~2                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSIS_1_dsis_1[3]~3                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_0_dslbis_0[0]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_0_dslbis_0[1]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_0_dslbis_0[2]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_0_dslbis_0[3]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_1_dslbis_1[0]~0                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_1_dslbis_1[1]~1                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_1_dslbis_1[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_1_dslbis_1[3]~3                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_2_dslbis_2[0]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_2_dslbis_2[1]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_2_dslbis_2[2]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_2_dslbis_2[3]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_3_dslbis_3[0]~0                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_3_dslbis_3[1]~1                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_3_dslbis_3[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_3_dslbis_3[3]~3                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_4_dslbis_4[0]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_4_dslbis_4[1]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_4_dslbis_4[2]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_4_dslbis_4[3]                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_5_dslbis_5[0]~0                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_5_dslbis_5[1]~1                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_5_dslbis_5[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSLBIS_5_dslbis_5[3]~3                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_0_dsmas_0[0]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_0_dsmas_0[1]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_0_dsmas_0[2]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_0_dsmas_0[3]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_1_dsmas_1[0]~0                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_1_dsmas_1[1]~1                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_1_dsmas_1[2]~2                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_1_dsmas_1[3]~3                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_2_dsmas_2[0]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_2_dsmas_2[1]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_2_dsmas_2[2]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_2_dsmas_2[3]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_3_dsmas_3[0]~0                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_3_dsmas_3[1]~1                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_3_dsmas_3[2]~2                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_3_dsmas_3[3]~3                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_4_dsmas_4[0]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_4_dsmas_4[1]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_4_dsmas_4[2]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_4_dsmas_4[3]                                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_5_dsmas_5[0]~0                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_5_dsmas_5[1]~1                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_5_dsmas_5[2]~2                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DSMAS_5_dsmas_5[3]~3                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBCTRL_STATUS_cache_sf_coverage[0]~0                                                                                                                                                                                      ; Unassigned                  ; 7       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBCTRL_STATUS_cache_sf_granularity[0]~0                                                                                                                                                                                   ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE1HIGH_memory_base_high[0]~0                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE1HIGH_memory_base_high[1]~1                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE1HIGH_memory_base_high[2]~2                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE1HIGH_memory_base_high[3]~3                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE1LOW_memory_base_low[0]~0                                                                                                                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE2HIGH_memory_base_high[0]~0                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE2HIGH_memory_base_high[1]~1                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE2HIGH_memory_base_high[2]~2                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE2HIGH_memory_base_high[3]~3                                                                                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_DVSEC_FBRANGE2LOW_memory_base_low[0]~0                                                                                                                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_BASEHIGH_mem_base_high[0]~1                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_BASEHIGH_mem_base_high[1]~2                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_BASEHIGH_mem_base_high[2]~3                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_BASEHIGH_mem_base_high[3]~4                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_BASELOW_mem_base_low[0]~0                                                                                                                                                                                               ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_CTRL_interleave_granularity[0]                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_DPAHIGH_dpa_skip_high[0]~0                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_DPAHIGH_dpa_skip_high[1]~1                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_DPAHIGH_dpa_skip_high[2]~2                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_DPAHIGH_dpa_skip_high[3]~3                                                                                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_DPALOW_dpa_skip_low[0]~0                                                                                                                                                                                                ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_SIZEHIGH_mem_size_high[0]~2                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_SIZEHIGH_mem_size_high[1]~3                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_SIZEHIGH_mem_size_high[2]~4                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_SIZEHIGH_mem_size_high[3]~5                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_HDM_DEC_SIZELOW_mem_size_low[0]~0                                                                                                                                                                                               ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_MBOX_EVENTINJ_event_trigger[0]                                                                                                                                                                                                  ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_MBOX_EVENTINJ_reserved[1]                                                                                                                                                                                                       ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_MBOX_EVENTINJ_reserved[2]                                                                                                                                                                                                       ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_cafu_csr0_cfg|up_MBOX_EVENTINJ_reserved[3]                                                                                                                                                                                                       ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_alg_1a_top_fsm|i1455~3                                                                                                                                                                              ; Unassigned                  ; 32      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_alg_1a_top_fsm|i238~2                                                                                                                                                                               ; Unassigned                  ; 51      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_alg_1a_top_fsm|i403~1                                                                                                                                                                               ; Unassigned                  ; 53      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_alg_1a_top_fsm|i833~1                                                                                                                                                                               ; Unassigned                  ; 32      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_alg_1a_top_fsm|state.INIT~SynDup                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_gen_write_reqs|i115~2                                                                                                                                                              ; Unassigned                  ; 41      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_gen_write_reqs|i358~0                                                                                                                                                              ; Unassigned                  ; 55      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_gen_write_reqs|i862~2                                                                                                                                                              ; Unassigned                  ; 32      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_gen_write_reqs|inst_fifo|i11~SynDup                                                                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_gen_write_reqs|inst_fifo|i24                                                                                                                                                       ; Unassigned                  ; 93      ; Read enable                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_gen_write_reqs|inst_fifo|i397~2                                                                                                                                                    ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_send_write_reqs|i2159~2                                                                                                                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_send_write_reqs|i2159~SynDup                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_send_write_reqs|i2159~SynDup_1                                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_send_write_reqs|i2159~SynDup_2                                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_send_write_reqs|i2159~SynDup_3                                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_execute_top|inst_send_write_reqs|i2159~SynDup_4                                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_gen_read_reqs|i114~2                                                                                                                                                             ; Unassigned                  ; 9       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_gen_read_reqs|i160~0                                                                                                                                                             ; Unassigned                  ; 55      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_gen_read_reqs|inst_fifo|i11~0                                                                                                                                                    ; Unassigned                  ; 69      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_gen_read_reqs|inst_fifo|i24                                                                                                                                                      ; Unassigned                  ; 61      ; Read enable                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_gen_read_reqs|inst_fifo|i301~2                                                                                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i11267~1                                                                                                                                                              ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i12479~0                                                                                                                                                              ; Unassigned                  ; 50      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i12479~SynDup                                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i12479~SynDup_1                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i12479~SynDup_2                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i12479~SynDup_3                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i12479~SynDup_4                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i2824~0                                                                                                                                                               ; Unassigned                  ; 55      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i2824~SynDup                                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i2824~SynDup_1                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i2824~SynDup_2                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i2824~SynDup_3                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i2824~SynDup_4                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4048~1                                                                                                                                                               ; Unassigned                  ; 56      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~0                                                                                                                                                               ; Unassigned                  ; 62      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup                                                                                                                                                          ; Unassigned                  ; 16      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_1                                                                                                                                                        ; Unassigned                  ; 5       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_10                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_11                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_12                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_13                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_14                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_15                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_16                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_17                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_18                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_19                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_2                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_20                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_21                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_22                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_23                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_24                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_25                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_26                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_27                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_28                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_29                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_3                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_30                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_31                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_32                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_33                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_34                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_35                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_36                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_37                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_38                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_39                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_4                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_5                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_6                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_7                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_8                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i4214~SynDup_9                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~0                                                                                                                                                               ; Unassigned                  ; 67      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup                                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup_1                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup_2                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup_3                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup_4                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup_5                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup_6                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup_7                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup_8                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i7479~SynDup_9                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i9735~0                                                                                                                                                               ; Unassigned                  ; 17      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i9735~SynDup                                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i9735~SynDup_1                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i9735~SynDup_2                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i9735~SynDup_3                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i9735~SynDup_4                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|i9735~SynDup_5                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|inst_calc_error_address|i105~1                                                                                                                                        ; Unassigned                  ; 9       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|inst_calc_error_address|i65~0                                                                                                                                         ; Unassigned                  ; 9       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|gen_alg_1a_top.inst_alg_1a_top|inst_verify_sc_top|inst_read_resps|inst_calc_error_address|state.START                                                                                                                                   ; Unassigned                  ; 12      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|i486~0                                                                                                                                                                                                                                  ; Unassigned                  ; 62      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|i486~SynDup                                                                                                                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|inst_debug_log_regs|i826~1                                                                                                                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|inst_debug_log_regs|state.RECORD~SynDup_wirecell                                                                                                                                                                                        ; Unassigned                  ; 6       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|inst_mwae_top|inst_mwae_top_fsm|inst_mwae_config_check|i63~0                                                                                                                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_csr_doe|i1755~0                                                                                                                                                                                                                                ; Unassigned                  ; 32      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_csr_doe|i1819~0                                                                                                                                                                                                                                ; Unassigned                  ; 12      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|cxlMbCtrlDoorbellSet                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|elogSetWrStart~0                                                                                                                                                                                                                ; Unassigned                  ; 72      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|failElogRdAllRcrdStart                                                                                                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|failElog|elogRamWrData_Q[63]~0                                                                                                                                                                                                  ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|failElog|elogRamWrEn_Q                                                                                                                                                                                                          ; Unassigned                  ; 69      ; Write enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|failElog|elogSrcDataRdIdx_Q[3]                                                                                                                                                                                                  ; Unassigned                  ; 66      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|failElog|i733~0                                                                                                                                                                                                                 ; Unassigned                  ; 16      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|failElog|i797~0                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|failElog|i861~0                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|fatalElogRdAllRcrdStart                                                                                                                                                                                                         ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|fatalElog|elogRamWrData_Q[63]~0                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|fatalElog|elogRamWrEn_Q                                                                                                                                                                                                         ; Unassigned                  ; 69      ; Write enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|fatalElog|elogSrcDataRdIdx_Q[3]                                                                                                                                                                                                 ; Unassigned                  ; 66      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|fatalElog|i733~0                                                                                                                                                                                                                ; Unassigned                  ; 16      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|fatalElog|i797~0                                                                                                                                                                                                                ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|fatalElog|i861~0                                                                                                                                                                                                                ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|hyc_hw_mbox_ram_rd_addr[0]~4                                                                                                                                                                                                    ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|hyc_hw_mbox_ram_rd_addr[7]~3                                                                                                                                                                                                    ; Unassigned                  ; 9       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i142~0                                                                                                                                                                                                                          ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i1890                                                                                                                                                                                                                           ; Unassigned                  ; 20      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i190~0                                                                                                                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i2239~0                                                                                                                                                                                                                         ; Unassigned                  ; 49      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i2417~0                                                                                                                                                                                                                         ; Unassigned                  ; 17      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i2693~0                                                                                                                                                                                                                         ; Unassigned                  ; 32      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i2762~0                                                                                                                                                                                                                         ; Unassigned                  ; 17      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i2952~0                                                                                                                                                                                                                         ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i304~2                                                                                                                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i3677~0                                                                                                                                                                                                                         ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i518~0                                                                                                                                                                                                                          ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|i662~0                                                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|infoElogRdAllRcrdStart                                                                                                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|infoElog|elogRamWrData_Q[63]~0                                                                                                                                                                                                  ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|infoElog|elogRamWrEn_Q                                                                                                                                                                                                          ; Unassigned                  ; 69      ; Write enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|infoElog|elogSrcDataRdIdx_Q[3]                                                                                                                                                                                                  ; Unassigned                  ; 66      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|infoElog|i733~0                                                                                                                                                                                                                 ; Unassigned                  ; 16      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|infoElog|i797~0                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|infoElog|i861~0                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxCERIPyldParamChkFail_Q~0                                                                                                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxCERLastRdHndlIdx_Q[0]~0                                                                                                                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxCERRdHndlCnt_Q[0]~3                                                                                                                                                                                                         ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxCERS2Hndl_Q[7]~0                                                                                                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxCERS3HndlLegal_Q~0                                                                                                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxClrEvRcrdsFirstCyc_Q                                                                                                                                                                                                        ; Unassigned                  ; 7       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxGERElogRdData_Q[63]~0                                                                                                                                                                                                       ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxGERRdAllRcrdStartStg_Q                                                                                                                                                                                                      ; Unassigned                  ; 47      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxGERRdAllRcrdStartStg_Q~SynDup                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxGetLogMatchUUIDGrp_Q[3]~1                                                                                                                                                                                                   ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxGetLogMatchUUIDGrp_Q[7]~0                                                                                                                                                                                                   ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxGetTimestampSmplEnb_rclk                                                                                                                                                                                                    ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxPyldSrcDataLastIdx_Q[7]~0                                                                                                                                                                                                   ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxPyldSrcDataRdEn_Q~_wirecell                                                                                                                                                                                                 ; Unassigned                  ; 6       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxSetTimestampNewValRdy                                                                                                                                                                                                       ; Unassigned                  ; 65      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxSetTimestampReq_Q~ERTM                                                                                                                                                                                                      ; Unassigned                  ; 1       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxTimestamp_Q_rclk[2]~ERTM                                                                                                                                                                                                    ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|mboxUpdtClrEvRcrdsRegs                                                                                                                                                                                                          ; Unassigned                  ; 19      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|warnElogRdAllRcrdStart                                                                                                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|warnElog|elogRamWrData_Q[63]~0                                                                                                                                                                                                  ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|warnElog|elogRamWrEn_Q                                                                                                                                                                                                          ; Unassigned                  ; 69      ; Write enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|warnElog|elogSrcDataRdIdx_Q[3]                                                                                                                                                                                                  ; Unassigned                  ; 66      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|warnElog|i733~0                                                                                                                                                                                                                 ; Unassigned                  ; 16      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|warnElog|i797~0                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_devreg_mailbox|warnElog|i861~0                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_arQ.arid[11]~0                                                                                                                                                                                                                  ; Unassigned                  ; 59      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_awQ.awid[11]~0                                                                                                                                                                                                                  ; Unassigned                  ; 59      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_rQ.rid[11]~0                                                                                                                                                                                                                    ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_rQ.rid[11]~SynDup                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_rQ.rid[11]~SynDup_1                                                                                                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_rQ.rid[11]~SynDup_2                                                                                                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_rQ.rid[11]~SynDup_3                                                                                                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_rQ.rid[11]~SynDup_4                                                                                                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_wQ.wdata[511]~0                                                                                                                                                                                                                 ; Unassigned                  ; 77      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_wQ.wdata[511]~SynDup                                                                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_wQ.wdata[511]~SynDup_1                                                                                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_wQ.wdata[511]~SynDup_2                                                                                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_wQ.wdata[511]~SynDup_3                                                                                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_mem_target|axi_wQ.wdata[511]~SynDup_4                                                                                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|inst_cafu_csr0_wrapper|u_cafu_reg_router|mbox_ram_we                                                                                                                                                                                                                         ; Unassigned                  ; 64      ; Write enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i3770~1                                                                                                                                                                                                                                                                 ; Unassigned                  ; 61      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i3834~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i3898~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i3962~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4026~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4090~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4154~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4218~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4282~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4346~1                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4410~1                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4474~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4538~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4602~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4666~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4730~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4858~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4922~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i4986~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i5050~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i5114~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i5178~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i5242~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i5306~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i7850~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i8314~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i8378~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 92      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i8378~SynDup                                                                                                                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|i9725~0                                                                                                                                                                                                                                                                 ; Unassigned                  ; 64      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|readdata[63]~ERTM                                                                                                                                                                                                                                                       ; Unassigned                  ; 64      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|readdata_gray[31]~ERTM                                                                                                                                                                                                                                                  ; Unassigned                  ; 35      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|csr_top_inst|custom_csr_top_inst|readdata_gray[63]~ERTM                                                                                                                                                                                                                                                  ; Unassigned                  ; 29      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|cxl_or_conv_rst_n~SynDup                                                                                                                                                                                                                                                                                 ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|avst_buffer|auto_generated|dpfifo|rtl~23                                                                                                                                                                                                                                         ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|avst_buffer|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                                                                     ; Unassigned                  ; 526     ; Write enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|avst_buffer|auto_generated|dpfifo|rtl~SynDup_1                                                                                                                                                                                                                                   ; Unassigned                  ; 526     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|avst_buffer|auto_generated|dpfifo|usedw_counter|i13~0                                                                                                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|axi_wr_rsp_fifo|auto_generated|dpfifo|rtl~23                                                                                                                                                                                                                                     ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|axi_wr_rsp_fifo|auto_generated|dpfifo|rtl~49                                                                                                                                                                                                                                     ; Unassigned                  ; 11      ; Write enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|axi_wr_rsp_fifo|auto_generated|dpfifo|rtl~51                                                                                                                                                                                                                                     ; Unassigned                  ; 14      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|axi_wr_rsp_fifo|auto_generated|dpfifo|usedw_counter|i13~0                                                                                                                                                                                                                        ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|axi_wr_tlp|auto_generated|dpfifo|rtl~27                                                                                                                                                                                                                                          ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|axi_wr_tlp|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                                                                      ; Unassigned                  ; 631     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|axi_wr_tlp|auto_generated|dpfifo|rtl~SynDup_1                                                                                                                                                                                                                                    ; Unassigned                  ; 631     ; Write enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|axi_wr_tlp|auto_generated|dpfifo|usedw_counter|i16~0                                                                                                                                                                                                                             ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|axi_wr_tlp|auto_generated|dpfifo|wr_ptr|i12~0                                                                                                                                                                                                                                    ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|i5027~0                                                                                                                                                                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|i6374                                                                                                                                                                                                                                                                            ; Unassigned                  ; 32      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|i6374~SynDup                                                                                                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|i6374~SynDup_1                                                                                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|i6374~SynDup_2                                                                                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|i6374~SynDup_3                                                                                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|i6374~SynDup_4                                                                                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|i6374~SynDup_5                                                                                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|write_tlp_data[511]~0                                                                                                                                                                                                                                                            ; Unassigned                  ; 76      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|write_tlp_data[511]~SynDup                                                                                                                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|write_tlp_data[511]~SynDup_1                                                                                                                                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|write_tlp_data[511]~SynDup_2                                                                                                                                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|write_tlp_data[511]~SynDup_3                                                                                                                                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|write_tlp_data[511]~SynDup_4                                                                                                                                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_axi_to_avst_bridge|write_tlp_header_address[63]~0                                                                                                                                                                                                                                                   ; Unassigned                  ; 55      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_cxl_default_config|drop_tlp~0                                                                                                                                                                                                                                                                       ; Unassigned                  ; 60      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i1845~1                                                                                                                                                                                                                                                                              ; Unassigned                  ; 61      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i22~0                                                                                                                                                                                                                                                                                ; Unassigned                  ; 99      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i22~SynDup                                                                                                                                                                                                                                                                           ; Unassigned                  ; 3       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i22~SynDup_1                                                                                                                                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i22~SynDup_2                                                                                                                                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i22~SynDup_3                                                                                                                                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i498                                                                                                                                                                                                                                                                                 ; Unassigned                  ; 26      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i498~SynDup                                                                                                                                                                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i498~SynDup_1                                                                                                                                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i498~SynDup_2                                                                                                                                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i498~SynDup_3                                                                                                                                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_pf_checker|i498~SynDup_4                                                                                                                                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_cxl_tx_crdt_intf|bam_tx_signal_ready_o~ERTM                                                                                                                                                                                                                                                         ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_cxl_tx_crdt_intf|i355~0                                                                                                                                                                                                                                                                             ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_cxl_tx_crdt_intf|tx_p_data_infinite~1                                                                                                                                                                                                                                                               ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_cxl_tx_crdt_intf|tx_p_data_infinite~2                                                                                                                                                                                                                                                               ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_cxl_tx_crdt_intf|tx_p_data_infinite~4                                                                                                                                                                                                                                                               ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_cxl_tx_crdt_intf|tx_st_ack_p_data|i10~0                                                                                                                                                                                                                                                             ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_cxl_tx_crdt_intf|tx_st_ack_p_header|i10~0                                                                                                                                                                                                                                                           ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|Mux_0~SynDup                                                                                                                                                                                                                                                                              ; Unassigned                  ; 611     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|Mux_1~SynDup                                                                                                                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|Mux_2~SynDup                                                                                                                                                                                                                                                                              ; Unassigned                  ; 332     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|Mux_3~0                                                                                                                                                                                                                                                                                   ; Unassigned                  ; 75      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|cpl_tlp|auto_generated|dpfifo|rtl~23                                                                                                                                                                                                                                                      ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|cpl_tlp|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                                                                                  ; Unassigned                  ; 332     ; Write enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|cpl_tlp|auto_generated|dpfifo|usedw_counter|i13~0                                                                                                                                                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|dc_tlp|auto_generated|dpfifo|rtl~23                                                                                                                                                                                                                                                       ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|dc_tlp|auto_generated|dpfifo|rtl~49                                                                                                                                                                                                                                                       ; Unassigned                  ; 73      ; Write enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|dc_tlp|auto_generated|dpfifo|usedw_counter|i13~0                                                                                                                                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|np_tlp|auto_generated|dpfifo|rtl~23                                                                                                                                                                                                                                                       ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|np_tlp|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Write enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|np_tlp|auto_generated|dpfifo|usedw_counter|i13~0                                                                                                                                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|p_tlp|auto_generated|dpfifo|rtl~27                                                                                                                                                                                                                                                        ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|p_tlp|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                                                                                    ; Unassigned                  ; 611     ; Write enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|p_tlp|auto_generated|dpfifo|usedw_counter|i16~0                                                                                                                                                                                                                                           ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|p_tlp|auto_generated|dpfifo|wr_ptr|i12~0                                                                                                                                                                                                                                                  ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|tx_st0_data[191]~ERTM                                                                                                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|tx_st0_data[63]~ERTM                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|tx_st0_hdr[58]~ERTM0                                                                                                                                                                                                                                                                      ; Unassigned                  ; 37      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|tx_st0_hdr[63]~ERTM                                                                                                                                                                                                                                                                       ; Unassigned                  ; 55      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|tx_st0_hvalid~_wirecell                                                                                                                                                                                                                                                                   ; Unassigned                  ; 3       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|tx_st1_data[191]~ERTM                                                                                                                                                                                                                                                                     ; Unassigned                  ; 94      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|tx_st1_data[61]~ERTM                                                                                                                                                                                                                                                                      ; Unassigned                  ; 62      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|inst_tlp_fifos|tx_st1_data[63]~ERTM                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|aer_fifo|auto_generated|dpfifo|rtl~23                                                                                                                                                                                                                                                 ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|aer_fifo|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                                                                             ; Unassigned                  ; 140     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|aer_fifo|auto_generated|dpfifo|rtl~SynDup_1                                                                                                                                                                                                                                           ; Unassigned                  ; 140     ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|aer_fifo|auto_generated|dpfifo|usedw_counter|i13~0                                                                                                                                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|ca_fifo_rd_en~0                                                                                                                                                                                                                                                                       ; Unassigned                  ; 66      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|ca_fifo|auto_generated|dpfifo|rtl~23                                                                                                                                                                                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|ca_fifo|auto_generated|dpfifo|rtl~51                                                                                                                                                                                                                                                  ; Unassigned                  ; 65      ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|ca_fifo|auto_generated|dpfifo|usedw_counter|i13~0                                                                                                                                                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|no_err_rx_data[127]~ERTM                                                                                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|no_err_rx_data[245]~ERTM                                                                                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|no_err_rx_data[255]~ERTM                                                                                                                                                                                                                                                              ; Unassigned                  ; 10      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|no_err_rx_data[31]~ERTM                                                                                                                                                                                                                                                               ; Unassigned                  ; 94      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|no_err_rx_header[63]~ERTM                                                                                                                                                                                                                                                             ; Unassigned                  ; 32      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_aer_inst|no_err_rx_header[77]~ERTM                                                                                                                                                                                                                                                             ; Unassigned                  ; 67      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|i56~2                                                                                                                                                                                                                                                         ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|pop_cmd_fifo~0                                                                                                                                                                                                                                                ; Unassigned                  ; 72      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|srst_reg                                                                                                                                                                                                                                                      ; Unassigned                  ; 64      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                                                                                                        ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~35                                                                                                                                                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~91                                                                                                                                                                                                                  ; Unassigned                  ; 81      ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~97                                                                                                                                                                                                                  ; Unassigned                  ; 82      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                                                                                                                     ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|i16~0                                                                                                                                                                                                            ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.bam_cpl|tx_data_buff_wr_reg5~SynDup                                                                                                                                                                                                                                   ; Unassigned                  ; 256     ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mem0|mem0|wren~0                                                                                                                                                                                                                                                      ; Unassigned                  ; 1024    ; Read enable                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mem0|mem0|wren~SynDup                                                                                                                                                                                                                                                 ; Unassigned                  ; 1024    ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_agent_rsp_fifo|i2558~0                                                                                                                                                                                                                      ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_agent_rsp_fifo|i6375                                                                                                                                                                                                                        ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_agent|i6254~0                                                                                                                                                                                                                               ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~1                                                                                                                                                                        ; Unassigned                  ; 63      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup                                                                                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_1                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_10                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_2                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_3                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_4                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_5                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_6                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_7                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_8                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i4260~SynDup_9                                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                                                                                                                                                                  ; Unassigned                  ; 40      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup                                                                                                                                                           ; Unassigned                  ; 8       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_1                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_10                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_11                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_12                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_2                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_3                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_4                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_5                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_6                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_7                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_8                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr~SynDup_9                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i48~2                                                                                                                                                                                                                                               ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7317~SynDup                                                                                                                                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7317~SynDup_1                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7317~SynDup_2                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7317~SynDup_3                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i7317~SynDup_4                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|i9420~1                                                                                                                                                                                                                                             ; Unassigned                  ; 18      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|rd_data_valid_reg~SynDup                                                                                                                                                                                                                            ; Unassigned                  ; 1024    ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_avmm_intf|srst_reg                                                                                                                                                                                                                                            ; Unassigned                  ; 57      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|Mux_31~127_ERTM0                                                                                                                                                                                                                                           ; Unassigned                  ; 295     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                                                       ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rtl~25                                                                                                                                                                                                                 ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                                             ; Unassigned                  ; 147     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|i19~0                                                                                                                                                                                                    ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb|i18~0                                                                                                                                                                                                      ; Unassigned                  ; 7       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~35                                                                                                                                                                                                                ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~SynDup_5                                                                                                                                                                                                          ; Unassigned                  ; 1152    ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|i28~0                                                                                                                                                                                                   ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|avmm_wren_reg4~SynDup                                                                                                                                                                                                                                      ; Unassigned                  ; 1152    ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cmd_wrreq_reg~SynDup                                                                                                                                                                                                                                       ; Unassigned                  ; 147     ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rtl~25                                                                                                                                                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rtl~87                                                                                                                                                                                                                  ; Unassigned                  ; 68      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|usedw_counter|i19~0                                                                                                                                                                                                     ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|data_mux_dw13_reg1[31]~ERTM                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|data_mux_dw15_reg1[31]~ERTM                                                                                                                                                                                                                                ; Unassigned                  ; 32      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|data_mux_dw25_reg1[31]~ERTM                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|data_mux_dw27_reg1[31]~ERTM                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|data_mux_dw29_reg1[31]~ERTM                                                                                                                                                                                                                                ; Unassigned                  ; 88      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|data_mux_dw7_reg1[31]~ERTM                                                                                                                                                                                                                                 ; Unassigned                  ; 12      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|data_mux_dw9_reg1[31]~ERTM                                                                                                                                                                                                                                 ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|i11174~1                                                                                                                                                                                                                                                   ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|i11174~1_ERTM                                                                                                                                                                                                                                              ; Unassigned                  ; 9       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|i12742~1                                                                                                                                                                                                                                                   ; Unassigned                  ; 7       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|i1376~2                                                                                                                                                                                                                                                    ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_cmd_valid_reg5                                                                                                                                                                                                                                          ; Unassigned                  ; 77      ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_pop_cmd~0                                                                                                                                                                                                                                               ; Unassigned                  ; 47      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_pop_cmd~SynDup                                                                                                                                                                                                                                          ; Unassigned                  ; 94      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_pop_cmd~SynDup_1                                                                                                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|rd_pop_cmd~SynDup_2                                                                                                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|srst_reg                                                                                                                                                                                                                                                   ; Unassigned                  ; 35      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|srst_reg~SynDup                                                                                                                                                                                                                                            ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|wr_pop_cmd~0                                                                                                                                                                                                                                               ; Unassigned                  ; 94      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|wr_pop_cmd~SynDup                                                                                                                                                                                                                                          ; Unassigned                  ; 99      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_rw|wr_pop_cmd~SynDup_1                                                                                                                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|bam_hdr_vld_reg                                                                                                                                                                                                                                      ; Unassigned                  ; 84      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_cmd_fifo_wrreq~SynDup                                                                                                                                                                                                            ; Unassigned                  ; 343     ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[429]                                                                                                                                                                 ; Unassigned                  ; 129     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                                      ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rtl~25                                                                                                                                                                                                ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rtl~SynDup                                                                                                                                                                                            ; Unassigned                  ; 343     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter|i19~1                                                                                                                                                                                   ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|srst_reg                                                                                                                                                                                                                                 ; Unassigned                  ; 33      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|tlp_addr_reg2[6]                                                                                                                                                                                                                         ; Unassigned                  ; 4       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|hdr_preproc|tlp_addr_reg3[6]                                                                                                                                                                                                                         ; Unassigned                  ; 65      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|i12                                                                                                                                                                                                                                                  ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|pop_hdr_fifo~0                                                                                                                                                                                                                                       ; Unassigned                  ; 79      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|rx_data_fifo_wrreq~SynDup                                                                                                                                                                                                                            ; Unassigned                  ; 256     ; Write enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|srst_reg                                                                                                                                                                                                                                             ; Unassigned                  ; 69      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb|i18~0                                                                                                                                                                                                ; Unassigned                  ; 7       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~35                                                                                                                                                                                                          ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~SynDup_5                                                                                                                                                                                                    ; Unassigned                  ; 256     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|i28~0                                                                                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|PIO_AVST.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|i20~0                                                                                                                                                                                                    ; Unassigned                  ; 16      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~SynDup_wirecell                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|intel_cxl_pio_ed_top_inst|pio_rst_n~_wirecell                                                                                                                                                                                                                                                            ; Unassigned                  ; 46      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f                                                                                                                                                                                                                                                                                         ; Unassigned                  ; 309     ; Async. clear               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_ff                                                                                                                                                                                                                                                                                        ; Unassigned                  ; 53      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_ff~SynDup_1_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 36      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_ff~SynDup_wirecell                                                                                                                                                                                                                                                                        ; Unassigned                  ; 11      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_10                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_11                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_110_wirecell                                                                                                                                                                                                                                                                     ; Unassigned                  ; 12      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_112                                                                                                                                                                                                                                                                              ; Unassigned                  ; 89      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_112_wirecell                                                                                                                                                                                                                                                                     ; Unassigned                  ; 12      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_113                                                                                                                                                                                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_113_wirecell                                                                                                                                                                                                                                                                     ; Unassigned                  ; 97      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_12                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_13                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_14                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_15                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_16                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_17                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_18                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_19                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_1_wirecell                                                                                                                                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_2                                                                                                                                                                                                                                                                                ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_20                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_21                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_22                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_23                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_24                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_25                                                                                                                                                                                                                                                                               ; Unassigned                  ; 93      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_25_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 4       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_26_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 86      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_27                                                                                                                                                                                                                                                                               ; Unassigned                  ; 21      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_27_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 80      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_28                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_29                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_3                                                                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_30                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_31                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_32                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_33                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_34                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_35                                                                                                                                                                                                                                                                               ; Unassigned                  ; 70      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_35_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 31      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_36_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_37_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_38_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_39_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_4                                                                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_40_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_41_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_42_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_43_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_44                                                                                                                                                                                                                                                                               ; Unassigned                  ; 32      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_44_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 69      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_45                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_46                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_47                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_48                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_49                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_5                                                                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_50                                                                                                                                                                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_51                                                                                                                                                                                                                                                                               ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_51_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 5       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_53_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 39      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_54_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_55_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_56_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_57_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_58_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 91      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_6                                                                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_61_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 7       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_64_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 10      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_65_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_66_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_67_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_68_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 68      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_69_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_7                                                                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_70_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_71_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_72_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_73_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_74_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_75                                                                                                                                                                                                                                                                               ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_76_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_77_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_78_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_79_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_8                                                                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_80_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_81_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_82_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_83_wirecell                                                                                                                                                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_9                                                                                                                                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_wirecell                                                                                                                                                                                                                                                                         ; Unassigned                  ; 6       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|pld_rst_n_cp1~SynDup_wirecell                                                                                                                                                                                                                                                               ; Unassigned                  ; 66      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|pld_rst_n_cp1~_wirecell                                                                                                                                                                                                                                                                     ; Unassigned                  ; 45      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|avst4to1_np_hdr_crd_fifo|dcfifo_component|auto_generated|rtl~1                                                                                                                                                                                                              ; Unassigned                  ; 27      ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|avst4to1_np_hdr_crd_fifo|dcfifo_component|auto_generated|rtl~4                                                                                                                                                                                                              ; Unassigned                  ; 25      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|avst4to1_np_hdr_crd_fifo|sclr[3]                                                                                                                                                                                                                                            ; Unassigned                  ; 83      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|cpl_rx_crd|i170~2                                                                                                                                                                                                                                                           ; Unassigned                  ; 12      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|cpl_rx_crd|i75~2                                                                                                                                                                                                                                                            ; Unassigned                  ; 16      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|cpl_rx_crd|rx_Hcrdt_update_cnt[1]~ERTM0                                                                                                                                                                                                                                     ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|np_rx_crd|Hcrd_init_cnt[7]~ERTM                                                                                                                                                                                                                                             ; Unassigned                  ; 35      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|np_rx_crd|Hcrd_init_xtra_hi_cnt[1]~ERTM                                                                                                                                                                                                                                     ; Unassigned                  ; 2       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|np_rx_crd|i155~1                                                                                                                                                                                                                                                            ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|np_rx_crd|i170~2                                                                                                                                                                                                                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|np_rx_crd|i75~2                                                                                                                                                                                                                                                             ; Unassigned                  ; 16      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_crd_lmt_inst|p_rx_crd|i75~2                                                                                                                                                                                                                                                              ; Unassigned                  ; 16      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_eop_fifos_s1_s0|s0_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_eop_fifos_s1_s0|s0_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_eop_fifos_s1_s0|s1_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_eop_fifos_s1_s0|s1_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_eop_fifos_s3_s2|s0_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_eop_fifos_s3_s2|s0_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_eop_fifos_s3_s2|s1_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[0].rx_eop_fifos_s3_s2|s1_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_eop_fifos_s1_s0|s0_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_eop_fifos_s1_s0|s0_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_eop_fifos_s1_s0|s1_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_eop_fifos_s1_s0|s1_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_eop_fifos_s3_s2|s0_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_eop_fifos_s3_s2|s0_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_eop_fifos_s3_s2|s1_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[1].rx_eop_fifos_s3_s2|s1_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~29                                                                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                                       ; Unassigned                  ; 262     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i22~0                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~_wirecell                                                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_eop_fifos_s1_s0|s0_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_eop_fifos_s1_s0|s0_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_eop_fifos_s1_s0|s1_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_eop_fifos_s1_s0|s1_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_eop_fifos_s3_s2|s0_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_eop_fifos_s3_s2|s0_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_eop_fifos_s3_s2|s1_data_fifo|rd_en_reg                                                                                                                                                                ; Unassigned                  ; 26      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|crd_type_rx_data_fifos[2].rx_eop_fifos_s3_s2|s1_data_fifo|sclr[3]                                                                                                                                                                  ; Unassigned                  ; 66      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s0_i[0]~1                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s0_i[0]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s0_i[1]~0                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s0_i[1]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s0_i[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s0_i[2]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s1_i[0]~1                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s1_i[0]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s1_i[1]~0                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s1_i[1]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s1_i[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s1_i[2]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s2_i[0]~1                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s2_i[0]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s2_i[1]~0                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s2_i[1]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s2_i[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s2_i[2]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s3_i[0]~1                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s3_i[0]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s3_i[1]~0                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s3_i[1]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s3_i[2]~2                                                                                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_data_wr_en_s3_i[2]~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 263     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_hdr_ctrl_rd_en~ERTM                                                                                                                                                                                                           ; Unassigned                  ; 1       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|rtl~4                                                                                                                                                                                ; Unassigned                  ; 31      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|rtl~7                                                                                                                                                                                ; Unassigned                  ; 31      ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|fifo_hdr_ctrl|sclr[3]                                                                                                                                                                                                              ; Unassigned                  ; 89      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|rtl~1                                                                                                                                                                            ; Unassigned                  ; 37      ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|rtl~4                                                                                                                                                                            ; Unassigned                  ; 35      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|hdr_data_crd_fifo|sclr[3]                                                                                                                                                                                                          ; Unassigned                  ; 93      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|i1289~2                                                                                                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|i1289~5                                                                                                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s0_crd_type_fifo|dcfifo_component|auto_generated|rtl~7                                                                                                                                                                             ; Unassigned                  ; 20      ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s0_crd_type_fifo|dcfifo_component|auto_generated|rtl~8                                                                                                                                                                             ; Unassigned                  ; 20      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s0_crd_type_fifo|sclr[3]                                                                                                                                                                                                           ; Unassigned                  ; 72      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s0_hdr_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s0_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~31                                                                                                                                                                          ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s0_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup_1                                                                                                                                                                    ; Unassigned                  ; 141     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s0_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup_2                                                                                                                                                                    ; Unassigned                  ; 141     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s0_hdr_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i19~0                                                                                                                                                             ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s0_hdr_fifo|sclr[3]~_wirecell                                                                                                                                                                                                      ; Unassigned                  ; 19      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s1_crd_type_fifo|dcfifo_component|auto_generated|rtl~7                                                                                                                                                                             ; Unassigned                  ; 20      ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s1_crd_type_fifo|dcfifo_component|auto_generated|rtl~8                                                                                                                                                                             ; Unassigned                  ; 20      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s1_crd_type_fifo|sclr[3]                                                                                                                                                                                                           ; Unassigned                  ; 72      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s1_hdr_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s1_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~31                                                                                                                                                                          ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s1_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup_1                                                                                                                                                                    ; Unassigned                  ; 141     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s1_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup_2                                                                                                                                                                    ; Unassigned                  ; 141     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s1_hdr_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i19~0                                                                                                                                                             ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s1_hdr_fifo|sclr[3]~_wirecell                                                                                                                                                                                                      ; Unassigned                  ; 19      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s2_crd_type_fifo|dcfifo_component|auto_generated|rtl~7                                                                                                                                                                             ; Unassigned                  ; 20      ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s2_crd_type_fifo|dcfifo_component|auto_generated|rtl~8                                                                                                                                                                             ; Unassigned                  ; 20      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s2_crd_type_fifo|sclr[3]                                                                                                                                                                                                           ; Unassigned                  ; 72      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s2_hdr_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s2_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~31                                                                                                                                                                          ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s2_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup_1                                                                                                                                                                    ; Unassigned                  ; 141     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s2_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup_2                                                                                                                                                                    ; Unassigned                  ; 141     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s2_hdr_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i19~0                                                                                                                                                             ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s2_hdr_fifo|sclr[3]~_wirecell                                                                                                                                                                                                      ; Unassigned                  ; 19      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s3_crd_type_fifo|dcfifo_component|auto_generated|rtl~7                                                                                                                                                                             ; Unassigned                  ; 20      ; Clock enable, Write enable ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s3_crd_type_fifo|dcfifo_component|auto_generated|rtl~8                                                                                                                                                                             ; Unassigned                  ; 20      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s3_crd_type_fifo|sclr[3]                                                                                                                                                                                                           ; Unassigned                  ; 72      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s3_hdr_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                                                ; Unassigned                  ; 3       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s3_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~31                                                                                                                                                                          ; Unassigned                  ; 1       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s3_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup_1                                                                                                                                                                    ; Unassigned                  ; 141     ; Write enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s3_hdr_fifo|scfifo_component|auto_generated|dpfifo|rtl~SynDup_2                                                                                                                                                                    ; Unassigned                  ; 141     ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s3_hdr_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter|i19~0                                                                                                                                                             ; Unassigned                  ; 5       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|s3_hdr_fifo|sclr[3]~_wirecell                                                                                                                                                                                                      ; Unassigned                  ; 19      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~0                                                                                                                                                                ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~1                                                                                                                                                                ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|rtl~6                                                                                                                                                                                      ; Unassigned                  ; 24      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|rtl~7                                                                                                                                                                                      ; Unassigned                  ; 25      ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic.rx_core_fifos|tlp_eop|sclr[3]                                                                                                                                                                                                                    ; Unassigned                  ; 82      ; Async. clear               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_crd_type_s3_f[1]~ERTM                                                                                                                                                                                                                                            ; Unassigned                  ; 5       ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s0|i521~2                                                                                                                                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s0|mem_addr_val~ERTM                                                                                                                                                                                                                                  ; Unassigned                  ; 15      ; Sync. clear                ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s1|i521~2                                                                                                                                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s2|i521~1                                                                                                                                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; ed_top_wrapper_typ2_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s3|tlp_crd_type[0]~ERTM                                                                                                                                                                                                                               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|cxl_pld_core_cold_sync|dreg[1]                                                                                                                                                  ; Unassigned                  ; 2       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|cxl_pld_core_warm_sync|dreg[1]                                                                                                                                                  ; Unassigned                  ; 154     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|init_done_hip_sync|dreg[1]                                                                                                                                                      ; Unassigned                  ; 3       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|init_done_s_sync|dreg[1]                                                                                                                                                        ; Unassigned                  ; 19      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r                                                                                                                                                                     ; Unassigned                  ; 43      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r_duplicate[10]~_wirecell                                                                                                                                             ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r_duplicate[11]~_wirecell                                                                                                                                             ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r_duplicate[12]~_wirecell                                                                                                                                             ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r_duplicate[13]~_wirecell                                                                                                                                             ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_r~_wirecell                                                                                                                                                           ; Unassigned                  ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|src_alive_sync|dreg[1]                                                                                                                                                          ; Unassigned                  ; 27      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|upi_maib_sync_rst_n_o                                                                                                                                                           ; Unassigned                  ; 321     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|upi_maib_sync_rst_n_o~SynDup_wirecell                                                                                                                                           ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|upi_reset_status_sync|dreg[1]                                                                                                                                                   ; Unassigned                  ; 1       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|upi_rst_tree|reset_status_tree[0]                                                                                                                                               ; Unassigned                  ; 33      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|csb_mstr_inst|i156~0                                                                                                                            ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|custcpl_trgt_inst|i632~0                                                                                                                        ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|custcpl_trgt_inst|i632~1                                                                                                                        ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|i1054~0                                                                                                                                         ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|i1365~1                                                                                                                                         ; Unassigned                  ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|i1528~1                                                                                                                                         ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|i1860~0                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|avmm_inst|mmio_rst_sync_inst|dreg[1]                                                                                                                      ; Unassigned                  ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|cii_inst|ciicpl_mstr_inst|i156~0                                                                                                                          ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|cii_inst|i640~1                                                                                                                                           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|gen_async_rst_blk.agent_rst_sync|u|dreg[1]                                                                                        ; Unassigned                  ; 163     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|gen_async_rst_blk.agent_rst_sync|u|dreg[1]~SynDup_wirecell                                                                        ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncegress|reduce_nor_0                                                                 ; Unassigned                  ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~0                  ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~1                  ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~2                  ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncegress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~3                  ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncegress|reduce_nor_0                                                                ; Unassigned                  ; 75      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~0                 ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~1                 ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~2                 ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|non_rp_based_impl.gen_flop_queue0.i_sbcfifo|reduce_nor_0~3                 ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|gen_async_blk2.sbcasyncingress|sbcasyncingress|qpush~0                                                                    ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|gen_legacy_ism.sbcgcgu|sbcism0|credit_reinit                                                                      ; Unassigned                  ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|gen_legacy_ism.sbcgcgu|sbcism0|credit_reinit~_wirecell                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|gen_legacy_ism.sbcgcgu|sbcism0|i59~0                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|gen_legacy_ism.sbcgcgu|sbcism0|tcrdt_init~ERTM                                                                    ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcegress|i470~0                                                                                                  ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[0][17]~3                           ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[1][17]~1                           ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[2][17]~4                           ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[3][17]~2                           ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbcport|sbcingress|gen_queue[0].sbcinqueue|non_rp_based_impl.gen_flop_queue3.queueflop[4][17]~0                           ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|csb_ep_inst|csbendpoint|sbebase|sbemstr|i1203~2                                                                                                           ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_csb2aermsg|err_trgt_inst|i1675~1                                                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_csb2aermsg|err_trgt_inst|i1851~0                                                                                                        ; Unassigned                  ; 48      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_csb2aermsg|err_trgt_inst|i1851~1                                                                                                        ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_csb2aermsg|err_trgt_inst|i1851~SynDup                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_csb2aermsg|err_trgt_inst|i65~0                                                                                                          ; Unassigned                  ; 32      ; Clock enable, Sync. clear  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|err_trgt_inst|i2109~1                                                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|err_trgt_inst|i2317~0                                                                                                        ; Unassigned                  ; 76      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|err_trgt_inst|i2317~2                                                                                                        ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|err_trgt_inst|i2317~SynDup                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|i385~0                                                                                                                       ; Unassigned                  ; 74      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|i385~SynDup                                                                                                                  ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|i513~0                                                                                                                       ; Unassigned                  ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_hiperr2csb|i513~SynDup                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|i619~0                                                                                                                           ; Unassigned                  ; 67      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_mstr_inst|i162~0                                                                                                              ; Unassigned                  ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1214~1                                                                                                             ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1358~0                                                                                                             ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1358~1                                                                                                             ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1358~3                                                                                                             ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|p0_csb2wire_inst|u_intel_rtile_cxl_pm2csb|pm_trgt_inst|i1358~SynDup                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_altera_std_synchronizer_nocut|dreg[1]                                                                                                                                    ; Unassigned                  ; 28      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_altera_std_synchronizer_nocut|dreg[1]~SynDup_wirecell                                                                                                                    ; Unassigned                  ; 978     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_10_wirecell                                                                                                                          ; Unassigned                  ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_11_wirecell                                                                                                                          ; Unassigned                  ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_1_wirecell                                                                                                                           ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_22_wirecell                                                                                                                          ; Unassigned                  ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_27_wirecell                                                                                                                          ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_28_wirecell                                                                                                                          ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_2_wirecell                                                                                                                           ; Unassigned                  ; 56      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_30_wirecell                                                                                                                          ; Unassigned                  ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_31_wirecell                                                                                                                          ; Unassigned                  ; 50      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_32_wirecell                                                                                                                          ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_33_wirecell                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_34_wirecell                                                                                                                          ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_3_wirecell                                                                                                                           ; Unassigned                  ; 71      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_4_wirecell                                                                                                                           ; Unassigned                  ; 60      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_5_wirecell                                                                                                                           ; Unassigned                  ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_6_wirecell                                                                                                                           ; Unassigned                  ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_7_wirecell                                                                                                                           ; Unassigned                  ; 68      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_8_wirecell                                                                                                                           ; Unassigned                  ; 66      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_9_wirecell                                                                                                                           ; Unassigned                  ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~SynDup_wirecell                                                                                                                             ; Unassigned                  ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d2~_wirecell                                                                                                                                   ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rx_st2_empty[0]~ERTM4                                                                                                                                ; Unassigned                  ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rx_st3_empty[1]~ERTM                                                                                                                                 ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rx_st3_empty[1]~ERTM0                                                                                                                                ; Unassigned                  ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rx_st3_empty[1]~ERTM3                                                                                                                                ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391                                                                                                                              ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_1                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_2                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_3                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_4                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_5                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_6                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_7                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_8                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i2391~SynDup_9                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29                                                                                                                                ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_1                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_2                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_3                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_4                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_5                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_6                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_7                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_8                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|i29~SynDup_9                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391                                                                                                                                ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_1                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_2                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_3                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_4                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_5                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_6                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_7                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_8                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i2391~SynDup_9                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29                                                                                                                                  ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_1                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_2                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_3                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_4                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_5                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_6                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_7                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_8                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|i29~SynDup_9                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[114]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[191]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[323]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[384]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_eop_p~ERTM                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_sop~ERTM                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_data[114]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_data[277]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_data[377]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_ff.st_data[384]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[114]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[191]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[330]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[384]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_data[46]~ERTM                                                                                                ; Unassigned                  ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_ff.st_eop_p~ERTM                                                                                                   ; Unassigned                  ; 96      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|i18398~1                                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|i3699~SynDup                                                                                                                     ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|chk_data.data[0][0]~927_ERTM                                                                                                  ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|chk_data.data[5][0]~401_ERTM2                                                                                                 ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|chk_data.data[6][0]~1229_ERTM0                                                                                                ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|ctrl_fifo_wr_en                                                                                                               ; Unassigned                  ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_fifo_wr_en~SynDup                                                                                                        ; Unassigned                  ; 807     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[1][63]~ERTM0                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[2][23]~ERTM0                                                                                           ; Unassigned                  ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[2][39]~ERTM0                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[3][116]~ERTM0                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[3][127]~ERTM0                                                                                          ; Unassigned                  ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[3][63]~ERTM0                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[4][63]~ERTM0                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|data_out_w_eop_p3.data[5][0]~ERTM0                                                                                            ; Unassigned                  ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|hdr_fifo_wr_en~SynDup                                                                                                         ; Unassigned                  ; 248     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|hdr_out_w_eop_p3.hdr[1][63]~ERTM0                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i11906~SynDup_1                                                                                                               ; Unassigned                  ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i7400~SynDup_1                                                                                                                ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i7400~SynDup_2                                                                                                                ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i7400~SynDup_6                                                                                                                ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|i7400~SynDup_9                                                                                                                ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|input_valid_p2                                                                                                                ; Unassigned                  ; 20      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|lut_muxout_p3[32]~SynDup                                                                                                      ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|metadata_fifo_wr_en                                                                                                           ; Unassigned                  ; 11      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|metadata_out_p3.passthrough[0]~ERTM0                                                                                          ; Unassigned                  ; 97      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|metadata_out_p3.passthrough[1]~ERTM0                                                                                          ; Unassigned                  ; 97      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|next_rem_len[0]~0                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|octrl_fifo_wr_en                                                                                                              ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|odata_fifo_wr_en~SynDup                                                                                                       ; Unassigned                  ; 1056    ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|ometadata_fifo_wr_en                                                                                                          ; Unassigned                  ; 9       ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|reduce_nor_50~SynDup                                                                                                          ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|reduce_nor_58~SynDup                                                                                                          ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|rem_store_in.rem_hdrdata[0][0]~2128_ERTM8                                                                                     ; Unassigned                  ; 24      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_ctrl_fifo|stage_load_c~0                                                                                                    ; Unassigned                  ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_pack_lut|u_hdr_fifo|wr_ptr[4]~SynDup_ERTM                                                                                              ; Unassigned                  ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_header_segment|header_hp[119]~ERTM                                                                                    ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_header_segment|header_hp[119]~ERTM0                                                                                   ; Unassigned                  ; 53      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_header_segment|i223~0                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_rnr_cxl_ehp_unpack_data_segment_mux|i268~0                                                                            ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_rnr_cxl_ehp_unpack_data_segment_mux|i268~SynDup                                                                       ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_rnr_cxl_ehp_unpack_data_segment_mux|p_data_segment_7[117]~ERTM                                                        ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_rnr_cxl_ehp_unpack_data_segment_mux|p_data_segment_7[93]~ERTM                                                         ; Unassigned                  ; 63      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_rnr_cxl_ehp_unpack_data_segment_mux|p_data_segment_7[93]~ERTM0                                                        ; Unassigned                  ; 34      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_rnr_cxl_ehp_unpack_data_segment_mux|p_dw_pos[1]~ERTM3                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_unpack_header_sideband|header_p[67]~ERTM                                                                              ; Unassigned                  ; 57      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_unpack_header_sideband|header_p[67]~ERTM0                                                                             ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_unpack_header_sideband|header_p[67]~ERTM1                                                                             ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend1_sopeop_ff.st_data[119]~ERTM                                                                                                 ; Unassigned                  ; 58      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend1_sopeop_ff.st_data[238]~ERTM                                                                                                 ; Unassigned                  ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend1_sopeop_ff.st_data[247]~ERTM                                                                                                 ; Unassigned                  ; 30      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend1_sopeop_ff.st_data[375]~ERTM                                                                                                 ; Unassigned                  ; 45      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend1_sopeop_ff.st_passthrough[0]~ERTM                                                                                            ; Unassigned                  ; 24      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend1_sopeop_ff.st_passthrough[0]~ERTM0                                                                                           ; Unassigned                  ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend_sopeop_ff.st_data[119]~ERTM                                                                                                  ; Unassigned                  ; 58      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend_sopeop_ff.st_data[247]~ERTM                                                                                                  ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend_sopeop_ff.st_data[261]~ERTM                                                                                                  ; Unassigned                  ; 35      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend_sopeop_ff.st_data[375]~ERTM                                                                                                  ; Unassigned                  ; 33      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend_sopeop_ff.st_data[503]~ERTM                                                                                                  ; Unassigned                  ; 58      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_full_aib2ehp|pend_sopeop_ff.st_data[5]~ERTM                                                                                                    ; Unassigned                  ; 51      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|i1026                                                                                    ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|o_aib_data_deskewed[9]~ERTM                                                              ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[10].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[10].tx_aib_deskew_datapipe|o_aib_data_deskewed[74]~ERTM                                                            ; Unassigned                  ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_aib_data_deskewed[0]~ERTM                                                             ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_aib_data_deskewed[0]~ERTM0                                                            ; Unassigned                  ; 21      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_aib_data_deskewed[57]                                                                 ; Unassigned                  ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[12].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[12].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[12].tx_aib_deskew_datapipe|o_aib_data_deskewed[1]~ERTM                                                             ; Unassigned                  ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[12].tx_aib_deskew_datapipe|o_aib_data_deskewed[48]~ERTM0                                                           ; Unassigned                  ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[13].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 35      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[13].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[13].tx_aib_deskew_datapipe|o_aib_data_deskewed[76]~ERTM                                                            ; Unassigned                  ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[14].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[14].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[14].tx_aib_deskew_datapipe|o_aib_data_deskewed[4]~ERTM                                                             ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[76]~ERTM                                                            ; Unassigned                  ; 61      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[16].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[16].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[16].tx_aib_deskew_datapipe|o_aib_data_deskewed[18]~ERTM                                                            ; Unassigned                  ; 33      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[17].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 29      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[17].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[17].tx_aib_deskew_datapipe|o_aib_data_deskewed[67]~ERTM                                                            ; Unassigned                  ; 49      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[18].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[18].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[18].tx_aib_deskew_datapipe|o_aib_data_deskewed[76]~ERTM                                                            ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[19].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[19].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[19].tx_aib_deskew_datapipe|o_aib_data_deskewed[41]~ERTM0                                                           ; Unassigned                  ; 66      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[19].tx_aib_deskew_datapipe|o_aib_data_deskewed[49]~ERTM                                                            ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[1].tx_aib_deskew_datapipe|i1026                                                                                    ; Unassigned                  ; 25      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[1].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[1].tx_aib_deskew_datapipe|o_aib_data_deskewed[42]~ERTM                                                             ; Unassigned                  ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[20].tx_aib_deskew_datapipe|o_aib_data_deskewed[46]~ERTM0                                                           ; Unassigned                  ; 72      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|o_aib_data_deskewed[72]~ERTM0                                                           ; Unassigned                  ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[22].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[22].tx_aib_deskew_datapipe|o_aib_data_deskewed[70]~ERTM                                                            ; Unassigned                  ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[23].tx_aib_deskew_datapipe|i1026                                                                                   ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[23].tx_aib_deskew_datapipe|i971~2                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[23].tx_aib_deskew_datapipe|o_aib_data_deskewed[39]~ERTM0                                                           ; Unassigned                  ; 60      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[2].tx_aib_deskew_datapipe|i1026                                                                                    ; Unassigned                  ; 47      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[2].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[2].tx_aib_deskew_datapipe|o_aib_data_deskewed[76]~ERTM                                                             ; Unassigned                  ; 31      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[3].tx_aib_deskew_datapipe|i1026                                                                                    ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[3].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[3].tx_aib_deskew_datapipe|o_aib_data_deskewed[56]~ERTM                                                             ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[4].tx_aib_deskew_datapipe|i1026                                                                                    ; Unassigned                  ; 59      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[4].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[4].tx_aib_deskew_datapipe|o_aib_data_deskewed[76]~ERTM                                                             ; Unassigned                  ; 19      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[5].tx_aib_deskew_datapipe|i1026                                                                                    ; Unassigned                  ; 39      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[5].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[5].tx_aib_deskew_datapipe|o_aib_data_deskewed[28]~ERTM                                                             ; Unassigned                  ; 39      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[6].tx_aib_deskew_datapipe|i1026                                                                                    ; Unassigned                  ; 33      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[6].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[6].tx_aib_deskew_datapipe|o_aib_data_deskewed[76]~ERTM                                                             ; Unassigned                  ; 45      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[7].tx_aib_deskew_datapipe|i1026                                                                                    ; Unassigned                  ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[7].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[7].tx_aib_deskew_datapipe|o_aib_data_deskewed[52]~ERTM                                                             ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[7].tx_aib_deskew_datapipe|o_aib_data_deskewed[52]~ERTM0                                                            ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[8].tx_aib_deskew_datapipe|i1026                                                                                    ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[8].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[8].tx_aib_deskew_datapipe|o_aib_data_deskewed[7]~ERTM0                                                             ; Unassigned                  ; 72      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[9].tx_aib_deskew_datapipe|i971~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[9].tx_aib_deskew_datapipe|o_aib_data_deskewed[33]~ERTM                                                             ; Unassigned                  ; 77      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dsk_sm|o_dsk_done                                                                                                             ; Unassigned                  ; 57      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|block_cxl_pld_deskew_rst_n                                                                                                                       ; Unassigned                  ; 30      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_17_tx_data_reg[7]~ERTM                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_18_tx_data_reg[61]~ERTM                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_19_tx_data_reg[76]~ERTM                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_19_tx_data_reg[7]~ERTM                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_23_tx_data_reg[35]                                                                                                                         ; Unassigned                  ; 49      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|rst_n_d2_duplicate[0]~_wirecell                                                                                                                  ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|rst_n_d2_duplicate[1]                                                                                                                            ; Unassigned                  ; 7       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|rnr_cxl_io_memche_priority_mux_inst|io_ready[1]~SynDup_4_wirecell                                                       ; Unassigned                  ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|rnr_cxl_io_memche_priority_mux_inst|memche_ready[0]~1                                                                   ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|rnr_cxl_io_memche_priority_mux_inst|memche_ready[0]~SynDup                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|rnr_cxl_io_memche_priority_mux_inst|memche_ready[0]~SynDup_1                                                            ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_arb_wrapper|tx_segment0_int[0]~13_ERTM0                                                                                             ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_io_tx_wrapper|tx_transmit_deallocate[4]~ERTM                                                                                           ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_data_frame0_fifo_inst|fifo_fill_level[8]~ERTM                                                                  ; Unassigned                  ; 40      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_data_frame0_fifo_inst|i53~2                                                                                    ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_req0_frame0_fifo_inst|fifo_fill_level[9]~ERTM                                                                  ; Unassigned                  ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_req0_frame0_fifo_inst|i58~2                                                                                    ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_rsp0_frame0_fifo_inst|fifo_fill_level[3]~ERTM                                                                  ; Unassigned                  ; 22      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|d2h_rsp0_frame0_fifo_inst|i48~1                                                                                    ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|i53~2                                                                             ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_frame0_rnr_cxl_fifo_inst|fifo_fill_level[8]~ERTM                                                               ; Unassigned                  ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_frame0_rnr_cxl_fifo_inst|i53~1                                                                                 ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][122]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][277]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][357]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][432]~ERTM                                                                 ; Unassigned                  ; 97      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][461]~ERTM                                                                 ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][484]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][610]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[0][636]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][122]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][277]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][357]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][432]~ERTM                                                                 ; Unassigned                  ; 97      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][461]~ERTM                                                                 ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][484]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][610]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[1][636]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][122]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][277]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][357]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][432]~ERTM                                                                 ; Unassigned                  ; 97      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][461]~ERTM                                                                 ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][484]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][610]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[2][636]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][122]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][277]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][357]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][432]~ERTM                                                                 ; Unassigned                  ; 97      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][461]~ERTM                                                                 ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][484]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][610]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|avst_fifo[3][636]~ERTM                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_13                                                                 ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_20                                                                 ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_27                                                                 ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo_int|reduce_nor_0~SynDup_6                                                                  ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725                                                                                      ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup_1                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup_2                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup_3                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup_4                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup_5                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i1725~SynDup_6                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29                                                                                        ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup_1                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup_2                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup_3                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup_4                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup_5                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|tx_memche_segment0_fifo|i29~SynDup_6                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|m3_121_1__hssi_dcm__pld_pcs_tx_clk_out_dcm[0]                                                                                                                                                         ; HSSIPLDADAPTTX_1M3          ; 282337  ; Clock                      ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|m3_99_1__hssi_dcm__pld_pcs_rx_clk_out_dcm[0]                                                                                                                                                          ; HSSIPLDADAPTRX_1M0          ; 3180    ; Clock                      ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|cold_reset                                                                                                                                                                                                        ; Unassigned                  ; 19      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|cold_reset~_wirecell                                                                                                                                                                                              ; Unassigned                  ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset                                                                                                                                                                                                        ; Unassigned                  ; 82      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_100_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_101_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_102_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_103_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_104_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_110_wirecell                                                                                                                                                                                    ; Unassigned                  ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_115_wirecell                                                                                                                                                                                    ; Unassigned                  ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_116_wirecell                                                                                                                                                                                    ; Unassigned                  ; 92      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_117_wirecell                                                                                                                                                                                    ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_125_wirecell                                                                                                                                                                                    ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_127_wirecell                                                                                                                                                                                    ; Unassigned                  ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_128_wirecell                                                                                                                                                                                    ; Unassigned                  ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_131_wirecell                                                                                                                                                                                    ; Unassigned                  ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_132_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_133_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_134_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_135_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_136_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_137_wirecell                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_138_wirecell                                                                                                                                                                                    ; Unassigned                  ; 90      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_148_wirecell                                                                                                                                                                                    ; Unassigned                  ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_149_wirecell                                                                                                                                                                                    ; Unassigned                  ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_1_wirecell                                                                                                                                                                                      ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_22_wirecell                                                                                                                                                                                     ; Unassigned                  ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_24_wirecell                                                                                                                                                                                     ; Unassigned                  ; 49      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_25_wirecell                                                                                                                                                                                     ; Unassigned                  ; 39      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_26_wirecell                                                                                                                                                                                     ; Unassigned                  ; 59      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_27_wirecell                                                                                                                                                                                     ; Unassigned                  ; 50      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_28_wirecell                                                                                                                                                                                     ; Unassigned                  ; 36      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_29_wirecell                                                                                                                                                                                     ; Unassigned                  ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_30_wirecell                                                                                                                                                                                     ; Unassigned                  ; 61      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_31_wirecell                                                                                                                                                                                     ; Unassigned                  ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_38_wirecell                                                                                                                                                                                     ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_39_wirecell                                                                                                                                                                                     ; Unassigned                  ; 72      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_40_wirecell                                                                                                                                                                                     ; Unassigned                  ; 49      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_41_wirecell                                                                                                                                                                                     ; Unassigned                  ; 33      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_42_wirecell                                                                                                                                                                                     ; Unassigned                  ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_43_wirecell                                                                                                                                                                                     ; Unassigned                  ; 59      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_44_wirecell                                                                                                                                                                                     ; Unassigned                  ; 24      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_46_wirecell                                                                                                                                                                                     ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_47_wirecell                                                                                                                                                                                     ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_49_wirecell                                                                                                                                                                                     ; Unassigned                  ; 39      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_50_wirecell                                                                                                                                                                                     ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_52_wirecell                                                                                                                                                                                     ; Unassigned                  ; 29      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_53_wirecell                                                                                                                                                                                     ; Unassigned                  ; 56      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_54_wirecell                                                                                                                                                                                     ; Unassigned                  ; 35      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_55_wirecell                                                                                                                                                                                     ; Unassigned                  ; 45      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_56_wirecell                                                                                                                                                                                     ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_58_wirecell                                                                                                                                                                                     ; Unassigned                  ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_59_wirecell                                                                                                                                                                                     ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_60_wirecell                                                                                                                                                                                     ; Unassigned                  ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_61_wirecell                                                                                                                                                                                     ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_62_wirecell                                                                                                                                                                                     ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_63_wirecell                                                                                                                                                                                     ; Unassigned                  ; 30      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_65_wirecell                                                                                                                                                                                     ; Unassigned                  ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_66_wirecell                                                                                                                                                                                     ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_67_wirecell                                                                                                                                                                                     ; Unassigned                  ; 28      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_68_wirecell                                                                                                                                                                                     ; Unassigned                  ; 44      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_69_wirecell                                                                                                                                                                                     ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_70_wirecell                                                                                                                                                                                     ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_71_wirecell                                                                                                                                                                                     ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_73_wirecell                                                                                                                                                                                     ; Unassigned                  ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_74_wirecell                                                                                                                                                                                     ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_75_wirecell                                                                                                                                                                                     ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_76_wirecell                                                                                                                                                                                     ; Unassigned                  ; 26      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_79_wirecell                                                                                                                                                                                     ; Unassigned                  ; 14      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_80_wirecell                                                                                                                                                                                     ; Unassigned                  ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_81_wirecell                                                                                                                                                                                     ; Unassigned                  ; 91      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_82_wirecell                                                                                                                                                                                     ; Unassigned                  ; 49      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_83_wirecell                                                                                                                                                                                     ; Unassigned                  ; 58      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_84_wirecell                                                                                                                                                                                     ; Unassigned                  ; 54      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_85_wirecell                                                                                                                                                                                     ; Unassigned                  ; 67      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_86_wirecell                                                                                                                                                                                     ; Unassigned                  ; 29      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_87_wirecell                                                                                                                                                                                     ; Unassigned                  ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_88_wirecell                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_89_wirecell                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_90_wirecell                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_91_wirecell                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_92_wirecell                                                                                                                                                                                     ; Unassigned                  ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_93_wirecell                                                                                                                                                                                     ; Unassigned                  ; 73      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_94_wirecell                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_95_wirecell                                                                                                                                                                                     ; Unassigned                  ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_96_wirecell                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_97_wirecell                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_98_wirecell                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_99_wirecell                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|bbs_perfmon_slice|d2hlatency_event_counter_int[31]~ERTM1                                                                                                                     ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|bbs_perfmon_slice|egress_event_counter_int[63]~ERTM                                                                                                                          ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|bbs_perfmon_slice|egress_event_counter_int[63]~ERTM0                                                                                                                         ; Unassigned                  ; 96      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|bbs_perfmon_slice|egress_event_counter_int[63]~ERTM1                                                                                                                         ; Unassigned                  ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|bbs_perfmon_slice|i672~0                                                                                                                                                     ; Unassigned                  ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|bbs_perfmon_slice|ingress_event_counter_int[63]~ERTM                                                                                                                         ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|bfeCacheFlushedReqEnb~0                                                                                                                                             ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|bfeCreqIfD1QVldEnb~0                                                                                                                                                ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|bfeCreqIfEnb~1                                                                                                                                                      ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|bfeOpDoneRspEnb~0                                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|bfeTfiFlushReqEnb~0                                                                                                                                                 ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|bfeWaitCacheFlushedDoneEnb~0                                                                                                                                        ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|bfeWaitOldOpsDoneEnb~0                                                                                                                                              ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|bfeWaitTfiFlushDoneEnb~0                                                                                                                                            ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdMaxEnb~4                                                                                                                                                      ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdSelBuf|afd_freeze_b_int_Q~ERTM                                                                                                                                ; Unassigned                  ; 54      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdSelBuf|buffer_alloc_cnt[9]~ERTM                                                                                                                               ; Unassigned                  ; 11      ; Clock enable, Sync. clear  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdSelBuf|buffer_alloc_cnt[9]~ERTM0                                                                                                                              ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdSelBuf|bufid_counter_temp[9]~ERTM1                                                                                                                            ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdSelBuf|free_buffer_entry_Q[0]                                                                                                                                 ; Unassigned                  ; 16      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdSelBuf|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                                                             ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdSelBuf|genBufIdFifo[0].bufid_Fifo|i204~0                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdSelBuf|i199~0                                                                                                                                                 ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqIdSelBuf|i52~0                                                                                                                                                  ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQAttrEnbVec[0]                                                                                                                                         ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQAttrEnbVec[0]~2                                                                                                                                       ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQAttrEnbVec[0]~3                                                                                                                                       ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQAttrEnbVec[0]~4                                                                                                                                       ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQAttrEnbVec[0]~6                                                                                                                                       ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQAttrEnbVec[0]~7                                                                                                                                       ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQAttrEnbVec[0]~8                                                                                                                                       ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQAttrEnbVec[0]~9                                                                                                                                       ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQHzdIdEnbVec[0]                                                                                                                                        ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQHzdIdEnbVec[0]~0                                                                                                                                      ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQHzdIdEnbVec[0]~1                                                                                                                                      ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQHzdIdEnbVec[0]~2                                                                                                                                      ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQHzdIdEnbVec[0]~3                                                                                                                                      ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQHzdIdEnbVec[0]~4                                                                                                                                      ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQHzdIdEnbVec[0]~5                                                                                                                                      ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQHzdIdEnbVec[0]~6                                                                                                                                      ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQInflightEnbVec[0]~1                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQInflightEnbVec[0]~2                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQInflightEnbVec[0]~3                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQInflightEnbVec[0]~4                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQInflightEnbVec[0]~5                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQInflightEnbVec[0]~6                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQInflightEnbVec[0]~7                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQInflightEnbVec[0]~8                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQOvfBufWrEn~0                                                                                                                                          ; Unassigned                  ; 16      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQOvfBuf|capture_ram_out                                                                                                                                ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyQOvfBuf|i212~0                                                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyReqInVldEnb~0                                                                                                                                          ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyReqOutAttrEnb                                                                                                                                          ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyTrgBufWrEn~0                                                                                                                                           ; Unassigned                  ; 18      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyTrgBuf|capture_ram_out                                                                                                                                 ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|creqRetry|rtyTrgBuf|i216~0                                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqActiveOpCntEnb                                                                                                                                                   ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr1ArbEnb                                                                                                                                                         ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr1AttrEnb                                                                                                                                                        ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr1BlkForRspBufEnb~0                                                                                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr1Valid_Q                                                                                                                                                        ; Unassigned                  ; 34      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr1VldEnb~0                                                                                                                                                       ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr2Valid_Q                                                                                                                                                        ; Unassigned                  ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr3Valid_Q                                                                                                                                                        ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr3Valid_Q~SynDup                                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr4RetryReq_Q                                                                                                                                                     ; Unassigned                  ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqr4VldEnb~0                                                                                                                                                       ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqrModRamWrEn                                                                                                                                                      ; Unassigned                  ; 15      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqrRetryVldEnb~0                                                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqrRspBufWrEn_Q                                                                                                                                                    ; Unassigned                  ; 78      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqrRspBufWrEn_Q~SynDup                                                                                                                                             ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqrRspBuf|i1102~0                                                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqwAddrEnb~0                                                                                                                                                       ; Unassigned                  ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqwAttrEnb                                                                                                                                                         ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqwCrqRamWrEnb_i~0                                                                                                                                                 ; Unassigned                  ; 75      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|crqwVldEnb~0                                                                                                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|dccRspBuf|i274~0                                                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|ddfcRspBuf|i352~1                                                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|extCmpRspBuf|i192~0                                                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|hccRspBuf|i274~0                                                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|hdfcRspBuf|i352~0                                                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|initCrqModRamEnb                                                                                                                                                    ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|statusEnb_Q                                                                                                                                                         ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|tagFlushAttrEnb                                                                                                                                                     ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|tagInvExtendCntEnb                                                                                                                                                  ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|tfiStateEnb~2                                                                                                                                                       ; Unassigned                  ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|creq_top|uccRetryReqMuxValid                                                                                                                                                 ; Unassigned                  ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|AfuHdmRdAttrFifo_ren~0                                                                                                                                 ; Unassigned                  ; 39      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|AfuHdmRdAttrFifo_ren~SynDup                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|AfuHdmRdAttrFifo_ren~SynDup_1                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|AfuHdmRdAttrFifo_ren~SynDup_2                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|AfuHdmRdAttrFifo_ren~SynDup_3                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|AfuHdmRdAttrFifo_ren~SynDup_4                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|AfuHdmRdAttrFifo_wen~SynDup                                                                                                                            ; Unassigned                  ; 562     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|AfuHdmRdAttrFifo|capture_ram_out                                                                                                                       ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|AfuHdmRdAttrFifo|i388~0                                                                                                                                ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|HdmWrCmpAttrFifo_wen~0                                                                                                                                 ; Unassigned                  ; 52      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_RMW_M2S.wrS2MDataFifo~SynDup                                                                                                              ; Unassigned                  ; 541     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S1.wrbuf_ctrl.WrbufId[0]~0                                                                                                                ; Unassigned                  ; 33      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~0                                                                                                             ; Unassigned                  ; 82      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup_1                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup_2                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup_3                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup_4                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.devcache_rd_data_Stg1_EN~1                                                                                                       ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.devcache_rd_data_Stg1_EN~SynDup                                                                                                  ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.devcache_rd_data_Stg1_EN~SynDup_1                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.devcache_rd_data_Stg1_EN~SynDup_2                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.devcache_rd_data_Stg1_EN~SynDup_3                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.devcache_rd_data_Stg1_EN~SynDup_4                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.fabric_data_Stg1_EN~0                                                                                                            ; Unassigned                  ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.fabric_data_Stg1_EN~SynDup                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.fabric_data_Stg1_EN~SynDup_1                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.fabric_data_Stg1_EN~SynDup_2                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.fabric_data_Stg1_EN~SynDup_3                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.fabric_data_Stg1_EN~SynDup_4                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.preDevMuxH_out_Stg_EN~SynDup                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.preDevMuxH_out_Stg_EN~SynDup_1                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.preDevMuxH_out_Stg_EN~SynDup_2                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.preDevMuxH_out_Stg_EN~SynDup_3                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.preDevMuxH_out_Stg_EN~SynDup_4                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.Clken.preDevMuxH_out_Stg_EN~SynDup_5                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_if_S3.mem_ctrl.Rden~SynDup                                                                                                                   ; Unassigned                  ; 100     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|ddfc_ctrl_next~SynDup                                                                                                                                  ; Unassigned                  ; 100     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|dev_mem_rdCmpValid_reg3~_wirecell                                                                                                                      ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_read_complete_attribute_ram_ID_gen|free_buffer_entry_Q[0]                                                                                          ; Unassigned                  ; 23      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_read_complete_attribute_ram_ID_gen|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_read_complete_attribute_ram_ID_gen|genBufIdFifo[0].bufid_Fifo|i191~0                                                                               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_read_complete_attribute_ram_ID_gen|i187~0                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_read_complete_attribute_ram_ID_gen|i50~0                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_write_complete_attribute_ram_ID_gen|free_buffer_entry_Q[0]                                                                                         ; Unassigned                  ; 23      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_write_complete_attribute_ram_ID_gen|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_write_complete_attribute_ram_ID_gen|genBufIdFifo[0].bufid_Fifo|i191~0                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_write_complete_attribute_ram_ID_gen|i187~0                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|hdm_write_complete_attribute_ram_ID_gen|i50~0                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i3868~1                                                                                                                                                ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i4099~0                                                                                                                                                ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i4588                                                                                                                                                  ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7279                                                                                                                                                  ; Unassigned                  ; 82      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7279~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7279~SynDup_1                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7279~SynDup_2                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7279~SynDup_3                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7279~SynDup_4                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7288                                                                                                                                                  ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7288~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7288~SynDup_1                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7288~SynDup_2                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7288~SynDup_3                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|i7288~SynDup_4                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step1_valid                                                                                                                                            ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step1_valid~SynDup                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step2_valid                                                                                                                                            ; Unassigned                  ; 34      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step2_valid~SynDup                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step3_valid                                                                                                                                            ; Unassigned                  ; 63      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step3_valid~_wirecell                                                                                                                                  ; Unassigned                  ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ctrl|step6_valid                                                                                                                                            ; Unassigned                  ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|AfuHdmRdDataFifo|capture_ram_out                                                                                                                   ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|AfuHdmRdDataFifo|capture_ram_out~SynDup                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|AfuHdmRdDataFifo|capture_ram_out~SynDup_1                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|AfuHdmRdDataFifo|capture_ram_out~SynDup_2                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|AfuHdmRdDataFifo|capture_ram_out~SynDup_3                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|AfuHdmRdDataFifo|capture_ram_out~SynDup_4                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|ddfc_ae_devcache_ctrl.Wren~0                                                                                                    ; Unassigned                  ; 517     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|enable~SynDup_1_wirecell                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|enable~SynDup_2_wirecell                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|enable~SynDup_wirecell                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|enable~_wirecell                                                                                                                ; Unassigned                  ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|shift_left_0~SynDup_49                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|shift_left_0~SynDup_50                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|shift_left_0~SynDup_51                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|shift_left_0~SynDup_52                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|shift_left_0~SynDup_53                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_atomic_engine|shift_left_0~SynDup_54                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_devcache_ctrl_Stg1.atomic_attr.awburst[1]~ERTM                                                                                                ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_mem_ctrl_Stg.read_is_s2mdrs~ERTM                                                                                                              ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|ddfc_mem_ctrl_Stg.read_is_s2mdrs~ERTM0                                                                                                             ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i20134                                                                                                                                             ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i20134~SynDup                                                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i20134~SynDup_1                                                                                                                                    ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i20134~SynDup_2                                                                                                                                    ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i20134~SynDup_3                                                                                                                                    ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i20134~SynDup_4                                                                                                                                    ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i21186~0                                                                                                                                           ; Unassigned                  ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i21323~0                                                                                                                                           ; Unassigned                  ; 73      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|out_s2mdata_valid~ERTM1                                                                                                                            ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_creq_if_Q.RspValid                                                                                                                                     ; Unassigned                  ; 68      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_m2sq_if_Q.M2SQId[7]~ERTM                                                                                                                               ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_m2sq_if_Q.M2SQId_2[7]~ERTM0                                                                                                                            ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_m2sq_if_Q.M2SQId_2[7]~ERTM1                                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ddfc_m2sq_if_Q.Valid_2~ERTM                                                                                                                                 ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dfcCtrlDoneFifo|i309~0                                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dfc_next_ary_fifo|capture_ram_out                                                                                                                           ; Unassigned                  ; 58      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dfc_next_ary_fifo|fifo_err~ERTM                                                                                                                             ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dfc_next_ary_fifo|i824~0                                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|fifo_ucc_dfc_ren~0                                                                                                                                          ; Unassigned                  ; 14      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|fifo_ucc_dfc_wen~0                                                                                                                                          ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|fifo_ucc_dfc_wen~SynDup                                                                                                                                     ; Unassigned                  ; 109     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|fifo_ucc_dfc_wen~SynDup_2                                                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait_wrpull                                                                                                                                             ; Unassigned                  ; 57      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|fifo_dfc_pushwrite_cmp_wen                                                                                                                         ; Unassigned                  ; 25      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|ial_dfc_h2drsp_Q1_Valid                                                                                                                            ; Unassigned                  ; 26      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|ial_dfc_h2drsp_Q2_Valid                                                                                                                            ; Unassigned                  ; 26      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|ial_dfc_h2drsp_Q3_Valid                                                                                                                            ; Unassigned                  ; 95      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|pend_wrpull_cnt[9]~ERTM                                                                                                                            ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|pend_wrpull_cnt[9]~ERTM0                                                                                                                           ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|pushwrite_cmp_ary_fifo|capture_ram_out                                                                                                             ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|pushwrite_cmp_ary_fifo|fifo_err~ERTM                                                                                                               ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|pushwrite_cmp_ary_fifo|i232~0                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|wrpull_rdy_fifo|capture_ram_out                                                                                                                    ; Unassigned                  ; 88      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|hostwait|wrpull_rdy_fifo|i824~0                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i1404                                                                                                                                                       ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i1404~SynDup                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i2118~0                                                                                                                                                     ; Unassigned                  ; 98      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i3481~2                                                                                                                                                     ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i4477                                                                                                                                                       ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i4506~0                                                                                                                                                     ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|i5375                                                                                                                                                       ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|reduce_or_52~0                                                                                                                                              ; Unassigned                  ; 55      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|s2mndr_attr1_dly[1].M2SReqTag[15]~ERTM0                                                                                                                     ; Unassigned                  ; 16      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|start_ddfc~0                                                                                                                                                ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|start_ddfc~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|ucc_dfc_fifo|i1407~0                                                                                                                                        ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~0                                                                                                             ; Unassigned                  ; 82      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup_1                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup_2                                                                                                      ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup_3                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup_4                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.fabric_data_Stg_EN~SynDup_5                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.h2ddata_Stg_EN~0                                                                                                                 ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.h2ddata_Stg_EN~SynDup                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.h2ddata_Stg_EN~SynDup_1                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.h2ddata_Stg_EN~SynDup_2                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.h2ddata_Stg_EN~SynDup_3                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S2.Clken.h2ddata_Stg_EN~SynDup_4                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.hostcache_wr_data_Stg_EN~0                                                                                                       ; Unassigned                  ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.hostcache_wr_data_Stg_EN~SynDup                                                                                                  ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.hostcache_wr_data_Stg_EN~SynDup_1                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.hostcache_wr_data_Stg_EN~SynDup_2                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.hostcache_wr_data_Stg_EN~SynDup_3                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.hostcache_wr_data_Stg_EN~SynDup_4                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~0                                                                                                          ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup_1                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup_2                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup_3                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup_4                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup_5                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup_6                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup_7                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup_8                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_if_S3.Clken.preFabMuxH_out_Stg_EN~SynDup_9                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|hdfc_ctrl_next~SynDup                                                                                                                                  ; Unassigned                  ; 100     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step1Erly_valid~SynDup_1                                                                                                                               ; Unassigned                  ; 88      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step1Erly_valid~SynDup_1_wirecell                                                                                                                      ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step1Erly_valid~SynDup_wirecell                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step1Erly_valid~_wirecell                                                                                                                              ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step1_valid                                                                                                                                            ; Unassigned                  ; 88      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step2_valid~SynDup                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step3_valid                                                                                                                                            ; Unassigned                  ; 60      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step3_valid~SynDup_1                                                                                                                                   ; Unassigned                  ; 65      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step3_valid~SynDup_1_wirecell                                                                                                                          ; Unassigned                  ; 36      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step3_valid~SynDup_wirecell                                                                                                                            ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ctrl|step4_valid                                                                                                                                            ; Unassigned                  ; 85      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|enable~SynDup_1_wirecell                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|enable~SynDup_2_wirecell                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|enable~SynDup_wirecell                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|enable~_wirecell                                                                                                                ; Unassigned                  ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|hdfc_ae_hostcache_ctrl.Wren~0                                                                                                   ; Unassigned                  ; 517     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|shift_left_0~SynDup_48                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|shift_left_0~SynDup_49                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|shift_left_0~SynDup_50                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|shift_left_0~SynDup_51                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|shift_left_0~SynDup_52                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dataflow|hdfc_atomic_engine|shift_left_0~SynDup_53                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dfc_arb1|gen_4way_arbiter.inst_fair_arbiter_4way|i15~0                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dfc_arb2|gen_4way_arbiter.inst_fair_arbiter_4way|Mux_1~0                                                                                                    ; Unassigned                  ; 90      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dfc_next_ary_fifo|capture_ram_out                                                                                                                           ; Unassigned                  ; 83      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dfc_next_ary_fifo|fifo_err~ERTM                                                                                                                             ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|dfc_next_ary_fifo|i824~0                                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|fifo_ucc_dfc_wen~0                                                                                                                                          ; Unassigned                  ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|fifo_ucc_dfc_wen~SynDup                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hdfc_creq_if_Q.RspValid                                                                                                                                     ; Unassigned                  ; 68      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hdfc_fabric_if.WrbufRd.RdEn                                                                                                                                 ; Unassigned                  ; 16      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hdfc_snpq_if_Q.RdSnpQSnpQId[4]~ERTM                                                                                                                         ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|fifo_dfc_pushwrite_cmp_wen                                                                                                                         ; Unassigned                  ; 25      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|hostwait_bogus_we~0                                                                                                                                ; Unassigned                  ; 1       ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|hostwait_rdreq_we~0                                                                                                                                ; Unassigned                  ; 77      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|hostwait_wrpull_we~0                                                                                                                               ; Unassigned                  ; 43      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|ial_dfc_h2ddh_Q1.Valid                                                                                                                             ; Unassigned                  ; 48      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|ial_dfc_h2ddh_Q2_Valid                                                                                                                             ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|ial_dfc_h2ddh_Q3_Valid                                                                                                                             ; Unassigned                  ; 65      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|ial_dfc_h2drsp_Q1_Valid                                                                                                                            ; Unassigned                  ; 26      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|ial_dfc_h2drsp_Q2_Valid                                                                                                                            ; Unassigned                  ; 26      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|ial_dfc_h2drsp_Q3_Valid                                                                                                                            ; Unassigned                  ; 82      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|pushwrite_cmp_ary_fifo|capture_ram_out                                                                                                             ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|pushwrite_cmp_ary_fifo|fifo_err~ERTM                                                                                                               ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|pushwrite_cmp_ary_fifo|i232~0                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|rddata_rdy_fifo|capture_ram_out                                                                                                                    ; Unassigned                  ; 58      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|rddata_rdy_fifo|i824~0                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|wrpull_rdy_fifo|capture_ram_out                                                                                                                    ; Unassigned                  ; 75      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|hostwait|wrpull_rdy_fifo|i824~0                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|i1301                                                                                                                                                       ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|i2015~0                                                                                                                                                     ; Unassigned                  ; 87      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|i4141~0                                                                                                                                                     ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|i4194                                                                                                                                                       ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|start_hdfc~0                                                                                                                                                ; Unassigned                  ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|hdfc_top|ucc_dfc_fifo|i1407~0                                                                                                                                        ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ddfc_d2hdh_pre_fifo|i26~0                                                                                                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ddfc_d2hdh_pre_fifo|i53~0                                                                                                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ddfc_d2hdh_pre_fifo|mywr_en~SynDup                                                                                                                                   ; Unassigned                  ; 594     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|dfc_ial_d2hdh_mux_Q2.D2HDH.Valid                                                                                                                                     ; Unassigned                  ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|dfc_ial_d2hdh_mux_Q2.D2HDH.Valid~SynDup                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|dfc_ial_d2hdh_mux_Q2.D2HDH.Valid~SynDup_1                                                                                                                            ; Unassigned                  ; 603     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|dfc_ial_d2hdh_mux_Q2.D2HDH.Valid~SynDup_2                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|dfc_ial_d2hdh_mux_Q2.D2HDH.Valid~SynDup_3                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|dfc_ial_d2hdh_mux_Q2.D2HDH.Valid~SynDup_4                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|dfc_ial_d2hdh_mux_Q2.D2HDH.Valid~SynDup_5                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|dfc_ial_d2hdh_mux_Q2.D2HDH.Valid~SynDup_6                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|D2HDHFifo|usebfifo.GenFifo[0].fifo|i263~0                                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|D2HDataFifo|usebfifo.GenFifo[0].fifo|i4783~1                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|D2HReqFifo|usebfifo.GenFifo[0].fifo|i789~1                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|D2HRspFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                                         ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|D2HRspFifo|usenb_fifo.GenFifo[0].fifo|i225~0                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled1.S2MNDRFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                         ; Unassigned                  ; 23      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled1.S2MNDRFifo|usenb_fifo.GenFifo[0].fifo|i265~0                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled3.S2MDRSFifo|usebfifo.GenFifo[0].fifo|add_2~3_ERTM                                                                                              ; Unassigned                  ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled3.S2MDRSFifo|usebfifo.GenFifo[0].fifo|fifo_din_q[25]~ERTM0                                                                                      ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled3.S2MDRSFifo|usebfifo.GenFifo[0].fifo|fifo_r_ptr[8]~ERTM                                                                                        ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled3.S2MDRSFifo|usebfifo.GenFifo[0].fifo|i429~1                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled5.S2MDataFifo|usebfifo.GenFifo[0].fifo|fifo_din_q[129]~ERTM                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled5.S2MDataFifo|usebfifo.GenFifo[0].fifo|fifo_din_q[201]~ERTM                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled5.S2MDataFifo|usebfifo.GenFifo[0].fifo|fifo_din_q[358]~ERTM                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled5.S2MDataFifo|usebfifo.GenFifo[0].fifo|fifo_din_q[436]~ERTM                                                                                     ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled5.S2MDataFifo|usebfifo.GenFifo[0].fifo|fifo_din_q[4]~ERTM                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled5.S2MDataFifo|usebfifo.GenFifo[0].fifo|fifo_r_ptr[8]~ERTM                                                                                       ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled5.S2MDataFifo|usebfifo.GenFifo[0].fifo|i4250~0_ERTM                                                                                             ; Unassigned                  ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|egress|type1_disabled5.S2MDataFifo|usebfifo.GenFifo[0].fifo|i4261~0                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|fme_cxl_drive_d2hreq_error_Q2                                                                                                                                        ; Unassigned                  ; 76      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|hdfc_d2hdh_pre_fifo|i26~0                                                                                                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|hdfc_d2hdh_pre_fifo|i53~0                                                                                                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|hdfc_d2hdh_pre_fifo|mywr_en~SynDup                                                                                                                                   ; Unassigned                  ; 595     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|i5603~0                                                                                                                                                              ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|i5603~0_ERTM2                                                                                                                                                        ; Unassigned                  ; 30      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|i5603~SynDup                                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|i5603~SynDup_1                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|i5603~SynDup_2                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|i5603~SynDup_3                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|i5603~SynDup_4                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|i5603~SynDup_4_ERTM                                                                                                                                                  ; Unassigned                  ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ial_d2hreq_Q.Valid                                                                                                                                                   ; Unassigned                  ; 60      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ial_d2hreq_Q.Valid~SynDup                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ial_d2hrsp_Q.Valid                                                                                                                                                   ; Unassigned                  ; 25      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ial_s2mndr_Q.Valid                                                                                                                                                   ; Unassigned                  ; 30      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|in_s2mdata_stg_1.Data.Data0[182]~ERTM1                                                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|in_s2mdata_stg_1.Data.Data1[104]~ERTM1                                                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|in_s2mdata_stg_1.Data.Data1[132]~ERTM1                                                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|in_s2mdata_stg_1.Data.Data1[4]~ERTM1                                                                                                                                 ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|in_s2mdata_stg_1.Poison~ERTM1                                                                                                                                        ; Unassigned                  ; 84      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|capture_dout_mux~0                                                                                                                               ; Unassigned                  ; 45      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|capture_dout_mux~SynDup                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|capture_dout_mux~SynDup_1                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|capture_dout_mux~SynDup_2                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|capture_dout_mux~SynDup_3                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|capture_dout_mux~SynDup_4                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|fifo_dout_mux_Q[1]~ERTM                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|usebfifo.GenFifo[0].fifo|i4265~0                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|usebfifo.GenFifo[1].fifo|i4265~0                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                       ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DDATAFifo|usebfifo.fifov|i113~0                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DHFifo|fifo_dout_mux_Q[0]~ERTM                                                                                                                             ; Unassigned                  ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DHFifo|reduce_or_0                                                                                                                                         ; Unassigned                  ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DHFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DHFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                        ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DHFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2                        ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DHFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3                        ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DHFifo|usebfifo.fifov|i113~1                                                                                                                               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|capture_dout_mux~0                                                                                                                                ; Unassigned                  ; 79      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|reduce_or_4~0_ERTM3                                                                                                                               ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.GenFifo[0].fifo|i641~0                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.GenFifo[1].fifo|i641~0                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.GenFifo[2].fifo|i641~0                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.GenFifo[3].fifo|i641~0                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.fifov|fifo_err~ERTM                                                                                                                      ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC                        ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1                      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2                      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3                      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DReqFifo|usebfifo.fifov|i129~1                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|capture_dout_mux~0                                                                                                                                ; Unassigned                  ; 68      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|credit_freed_Q~ERTM                                                                                                                               ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.GenFifo[0].fifo|i377~1                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.GenFifo[1].fifo|i377~1                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.GenFifo[2].fifo|i377~1                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.GenFifo[3].fifo|i377~1                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.GenFifo[4].fifo|i377~1                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.GenFifo[5].fifo|i377~1                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.GenFifo[6].fifo|i377~1                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.GenFifo[7].fifo|i377~1                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.fifov|fifo_err~ERTM                                                                                                                      ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|H2DRspFifo|usebfifo.fifov|i161~1                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[0].Valid                                                                                                                       ; Unassigned                  ; 71      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[0].Valid~SynDup                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[0].Valid~SynDup_1                                                                                                              ; Unassigned                  ; 547     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[0].Valid~SynDup_2                                                                                                              ; Unassigned                  ; 106     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[0].Valid~SynDup_3                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[0].Valid~SynDup_4                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[0].Valid~SynDup_5                                                                                                              ; Unassigned                  ; 101     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[1].Valid                                                                                                                       ; Unassigned                  ; 71      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[1].Valid~SynDup                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[1].Valid~SynDup_1                                                                                                              ; Unassigned                  ; 547     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[1].Valid~SynDup_2                                                                                                              ; Unassigned                  ; 106     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[1].Valid~SynDup_3                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[1].Valid~SynDup_4                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DDH_Q[1].Valid~SynDup_5                                                                                                              ; Unassigned                  ; 101     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DReq_Q[0].Valid                                                                                                                      ; Unassigned                  ; 50      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DReq_Q[0].Valid~SynDup                                                                                                               ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DReq_Q[1].Valid                                                                                                                      ; Unassigned                  ; 50      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DReq_Q[1].Valid~SynDup                                                                                                               ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DReq_Q[2].Valid                                                                                                                      ; Unassigned                  ; 50      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DReq_Q[2].Valid~SynDup                                                                                                               ; Unassigned                  ; 101     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DReq_Q[3].Valid                                                                                                                      ; Unassigned                  ; 50      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DReq_Q[3].Valid~SynDup                                                                                                               ; Unassigned                  ; 101     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DRsp_Q[0].Valid~SynDup                                                                                                               ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DRsp_Q[1].Valid~SynDup                                                                                                               ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DRsp_Q[2].Valid~SynDup                                                                                                               ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DRsp_Q[3].Valid~SynDup                                                                                                               ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DRsp_Q[4].Valid~SynDup                                                                                                               ; Unassigned                  ; 101     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DRsp_Q[5].Valid~SynDup                                                                                                               ; Unassigned                  ; 101     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DRsp_Q[6].Valid~SynDup                                                                                                               ; Unassigned                  ; 101     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_H2DRsp_Q[7].Valid~SynDup                                                                                                               ; Unassigned                  ; 101     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[0].Valid                                                                                                                      ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[0].Valid~SynDup                                                                                                               ; Unassigned                  ; 99      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[1].Valid                                                                                                                      ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[1].Valid~SynDup                                                                                                               ; Unassigned                  ; 99      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[2].Valid                                                                                                                      ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[2].Valid~SynDup                                                                                                               ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[3].Valid                                                                                                                      ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SReq_Q[3].Valid~SynDup                                                                                                               ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SRwD_Q[0].Valid                                                                                                                      ; Unassigned                  ; 675     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|aibswif_slice_ingress_M2SRwD_Q[1].Valid                                                                                                                      ; Unassigned                  ; 675     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|fifo_H2DReq_ack~0                                                                                                                         ; Unassigned                  ; 82      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_dcc_goFifo|full_late~ERTM                                                                                                             ; Unassigned                  ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_dcc_goFifo|i385~0                                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_ddfc_wrpullFifo|full_late~ERTM                                                                                                        ; Unassigned                  ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_ddfc_wrpullFifo|i377~0                                                                                                                ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_ddfc_wrpullFifo|valid[1]                                                                                                              ; Unassigned                  ; 37      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_hcc_goFifo_wen~0                                                                                                                      ; Unassigned                  ; 40      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_hcc_goFifo_wen~SynDup                                                                                                                 ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_hcc_goFifo|i643~0                                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_hdfc_wrpullFifo|i377~0                                                                                                                ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|ial_hdfc_wrpullFifo|valid[1]                                                                                                              ; Unassigned                  ; 37      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|is_dcc_h2drsp~0                                                                                                                           ; Unassigned                  ; 41      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|is_ddfc_h2drsp~0                                                                                                                          ; Unassigned                  ; 57      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|host_rsp_snp_steer|is_hdfc_h2drsp                                                                                                                            ; Unassigned                  ; 57      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|ial_fabric_extcmp.Valid                                                                                                                                      ; Unassigned                  ; 33      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2                                                                                                                                      ; Unassigned                  ; 79      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup                                                                                                                               ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_1                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_2                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_3                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|m2sq_ial_m2srwd_pull_Q2~SynDup_4                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|reduce_or_0                                                                                                                                                  ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|reduce_or_1                                                                                                                                                  ; Unassigned                  ; 28      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|capture_dout_mux~SynDup_1                                                                                                         ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|reduce_or_0                                                                                                                       ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|reduce_or_4~0_ERTM3                                                                                                               ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|usebfifo.GenFifo[0].fifo|i809~1                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|usebfifo.GenFifo[1].fifo|i809~1                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|usebfifo.GenFifo[2].fifo|i809~1                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|usebfifo.GenFifo[3].fifo|i809~1                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC        ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|usebfifo.fifov|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled2.M2SReqFifo|usebfifo.fifov|i129~1                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|capture_dout_mux~0                                                                                                                ; Unassigned                  ; 82      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|credit_freed_Q~ERTM                                                                                                               ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|reduce_or_4~0_ERTM1                                                                                                               ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                        ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.GenFifo[0].fifo|fifo_err~ERTM                                                                                          ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.GenFifo[0].fifo|i506~0                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out                                                                                        ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.GenFifo[1].fifo|i506~0                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.fifov|capture_ram_out                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.fifov|i158~0                                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled3.M2SRwDFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|capture_dout_mux~0                                                                                                               ; Unassigned                  ; 93      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|capture_dout_mux~SynDup_1                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|capture_dout_mux~SynDup_2                                                                                                        ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|capture_dout_mux~SynDup_3                                                                                                        ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|capture_dout_mux~SynDup_4                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|capture_dout_mux~SynDup_5                                                                                                        ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_dout_mux_Q[1]~ERTM                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_dout_mux_Q[66]~ERTM                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_dout_mux_Q[67]~ERTM                                                                                                         ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_dout_mux_Q[68]~ERTM                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_dout_mux_Q[70]~ERTM                                                                                                         ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_dout_mux_Q[71]~ERTM                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out                                                                                       ; Unassigned                  ; 85      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup                                                                                ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_1                                                                              ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_2                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_3                                                                              ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|capture_ram_out~SynDup_4                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[1]~ERTM0                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[66]~ERTM0                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[67]~ERTM0                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[68]~ERTM0                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[70]~ERTM0                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[0].fifo|ram_out_Q1[72]~ERTM0                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out                                                                                       ; Unassigned                  ; 85      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup                                                                                ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_1                                                                              ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_2                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_3                                                                              ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|capture_ram_out~SynDup_4                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[1]~ERTM0                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[66]~ERTM0                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[67]~ERTM0                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[68]~ERTM0                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[70]~ERTM0                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.GenFifo[1].fifo|ram_out_Q1[72]~ERTM0                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.fifov|capture_ram_out                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.fifov|i158~0                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_1            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_2            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|usenb_fifo.fifov|inst_gram_sdp|ram_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_COMB_LOGIC_3            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ucc_ial_if_Q.D2HReqValid                                                                                                                                             ; Unassigned                  ; 15      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_alloc~SynDup                                                                                                                                                   ; Unassigned                  ; 100     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_dfc_if_Q3.wr_en                                                                                                                                                ; Unassigned                  ; 577     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_fifo_fifo_wen_Q                                                                                                                                                ; Unassigned                  ; 95      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_fifo_fifo_wen_Q~SynDup                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_fifo|i861~1                                                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo_we                                                                                                                                                ; Unassigned                  ; 12      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|capture_ram_out                                                                                                                                   ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_reissue_fifo|i191~0                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo_we~0                                                                                                                                               ; Unassigned                  ; 14      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|capture_ram_out                                                                                                                                    ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sq_resend_fifo|i191~0                                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|afd_freeze_b_int_Q                                                                                                                                     ; Unassigned                  ; 13      ; Clock enable, Sync. clear  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|free_buffer_entry_Q[0]                                                                                                                                 ; Unassigned                  ; 16      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|free_buffer_entry_Q[1]                                                                                                                                 ; Unassigned                  ; 16      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[0].bufid_Fifo|i191~0                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|capture_ram_out                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|fifo_err~ERTM                                                                                                               ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|genBufIdFifo[1].bufid_Fifo|i191~0                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|i282~0                                                                                                                                                 ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|i33~0                                                                                                                                                  ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|m2sqid_alloc|i33~1                                                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|m2sq_top|mux_transaction_d_out_Q.CreqId[8]~0                                                                                                                                 ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|i101                                                                                                                                                                ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|i163                                                                                                                                                                ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|ial_snpq_if_servicing_snp_Q                                                                                                                                         ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpq_resend_fifo|capture_ram_out                                                                                                                                    ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpq_resend_fifo|i152~0                                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|afd_freeze_b_int_Q                                                                                                                                     ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|buffer_alloc_cnt[5]~ERTM                                                                                                                               ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|bufid_counter_temp[5]~ERTM0                                                                                                                            ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|free_buffer_entry_Q[0]                                                                                                                                 ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|free_buffer_entry_Q[1]                                                                                                                                 ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                                                             ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|genBufIdFifo[0].bufid_Fifo|i152~0                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|genBufIdFifo[1].bufid_Fifo|capture_ram_out                                                                                                             ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|genBufIdFifo[1].bufid_Fifo|i152~0                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|i234~0                                                                                                                                                 ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|i33~0                                                                                                                                                  ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|snpq_top|snpqid_alloc|i33~1                                                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|creqIdRbfSelBuf|afd_freeze_b_int_Q                                                                                                                           ; Unassigned                  ; 25      ; Clock enable, Sync. clear  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|creqIdRbfSelBuf|buffer_alloc_cnt[9]~ERTM                                                                                                                     ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|creqIdRbfSelBuf|bufid_counter_temp[9]~ERTM                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|creqIdRbfSelBuf|free_buffer_entry_Q[0]                                                                                                                       ; Unassigned                  ; 16      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|creqIdRbfSelBuf|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                                                   ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|creqIdRbfSelBuf|genBufIdFifo[0].bufid_Fifo|i204~0                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|creqIdRbfSelBuf|i189~2                                                                                                                                       ; Unassigned                  ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|creqIdRbfSelBuf|i199~1                                                                                                                                       ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|creqIdRbfSelBuf|i52~0                                                                                                                                        ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc0A_M2SReqReqTag_Q[15]~ERTM                                                                                                                                ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc0A_Valid_Q                                                                                                                                                ; Unassigned                  ; 62      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc0A_Valid_Q~SynDup                                                                                                                                         ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc0ArbPriEnb~0                                                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc0B_M2SReqReqTag_Q[15]~ERTM                                                                                                                                ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc0B_ValidEnable~0                                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1AttrEnb~0                                                                                                                                                ; Unassigned                  ; 68      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1AttrEnb~SynDup                                                                                                                                           ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1AttrEnb~SynDup_1                                                                                                                                         ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1CraqWrEnb~0                                                                                                                                              ; Unassigned                  ; 88      ; Read enable                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1CraqWrEnb~SynDup                                                                                                                                         ; Unassigned                  ; 88      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1M2SReqReqTag_Q[15]~ERTM                                                                                                                                  ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1Valid_Q                                                                                                                                                  ; Unassigned                  ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc1Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc2M2SReqReqTag_Q[15]~ERTM                                                                                                                                  ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc2Valid_Q                                                                                                                                                  ; Unassigned                  ; 47      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc2Valid_Q~SynDup_1                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc2VldEnb~0                                                                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc3M2SReqReqTag_Q[15]~ERTM                                                                                                                                  ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc3Valid_Q                                                                                                                                                  ; Unassigned                  ; 48      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc3Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc3VldEnb~0                                                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc4M2SReqReqTag_Q[15]~ERTM                                                                                                                                  ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc4Valid_Q                                                                                                                                                  ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc4Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc4VldEnb~0                                                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc51M2SReqReqTag_Q[15]~ERTM                                                                                                                                 ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc51Valid_Q                                                                                                                                                 ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc51Valid_Q~SynDup                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc51Valid_Q~SynDup_2                                                                                                                                        ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc51VldEnb~0                                                                                                                                                ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52M2SReqDcdFlipOut_Q.Meta.upd_meta~ERTM                                                                                                                   ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T1Attr_Q.M2SReqDcdFlipOut.Meta.upd_meta~ERTM                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T1Attr_Q.M2SReqReqTag[15]~ERTM                                                                                                                          ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T1Attr_Q.RegionMatch~ERTM                                                                                                                               ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T1Valid_Q                                                                                                                                               ; Unassigned                  ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T1Valid_Q~SynDup                                                                                                                                        ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T1Valid_Q~SynDup_2                                                                                                                                      ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T1VldEnb~0                                                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T2Attr_Q.M2SReqDcdFlipOut.Meta.upd_meta~ERTM                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T2Attr_Q.M2SReqReqTag[15]~ERTM                                                                                                                          ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T2Attr_Q.RegionMatch~ERTM                                                                                                                               ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T2Valid_Q                                                                                                                                               ; Unassigned                  ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T2Valid_Q~SynDup                                                                                                                                        ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T2Valid_Q~SynDup_2                                                                                                                                      ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T2VldEnb~0                                                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T3Attr_Q.M2SReqDcdFlipOut.Meta.upd_meta~ERTM                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T3Attr_Q.M2SReqReqTag[15]~ERTM                                                                                                                          ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T3Attr_Q.RegionMatch~ERTM                                                                                                                               ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T3Valid_Q                                                                                                                                               ; Unassigned                  ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T3Valid_Q~SynDup                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T3Valid_Q~SynDup_2                                                                                                                                      ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52T3VldEnb~0                                                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52Valid_Q                                                                                                                                                 ; Unassigned                  ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52Valid_Q~SynDup                                                                                                                                          ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52Valid_Q~SynDup_1                                                                                                                                        ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc52VldEnb~0                                                                                                                                                ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc5M2SReqReqTag_Q[15]~ERTM                                                                                                                                  ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc5Valid_Q                                                                                                                                                  ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc5Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc5Valid_Q~SynDup_1                                                                                                                                         ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc5VldEnb~0                                                                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6M2SReqDcdFlipOut_Q.Meta.upd_meta~ERTM                                                                                                                    ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6RegionMatch_Q~ERTM                                                                                                                                       ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1Attr_Q.M2SReqDFCMetaReq.upd_meta~ERTM                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1Attr_Q.M2SReqReqTag[15]~ERTM                                                                                                                           ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1Attr_Q.PtM2SFwdDataOut.DFCRequest[0]~ERTM                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1Attr_Q.PtM2SReqDataOut.DFCRequest[0]~ERTM                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1Attr_Q.PtM2SReqDataOut.SendNDR~ERTM                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1Valid_Q                                                                                                                                                ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1Valid_Q~SynDup                                                                                                                                         ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1Valid_Q~SynDup_2                                                                                                                                       ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1Valid_Q~SynDup_3                                                                                                                                       ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T1VldEnb~0                                                                                                                                               ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Attr_Q.M2SReqDFCMetaReq.upd_meta~ERTM                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Attr_Q.M2SReqReqTag[15]~ERTM                                                                                                                           ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Attr_Q.PtM2SFwdDataOut.DFCRequest[0]~ERTM                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Attr_Q.PtM2SReqDataOut.DFCRequest[0]~ERTM                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Attr_Q.PtM2SReqDataOut.SendNDR~ERTM                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Attr_Q.RegionMatch~ERTM                                                                                                                                ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Valid_Q                                                                                                                                                ; Unassigned                  ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Valid_Q~SynDup                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Valid_Q~SynDup_1                                                                                                                                       ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2Valid_Q~SynDup_2                                                                                                                                       ; Unassigned                  ; 87      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6T2VldEnb~0                                                                                                                                               ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6Valid_Q                                                                                                                                                  ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6Valid_Q~SynDup_1                                                                                                                                         ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6Valid_Q~SynDup_2                                                                                                                                         ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc6VldEnb~0                                                                                                                                                 ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc7M2SReqDFCMetaReq_Q.send_ndr~ERTM                                                                                                                         ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc7PtAfuDevDataOut_Q.DFCRequest[2]~ERTM                                                                                                                     ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc7PtM2SFwdDataOut_Q.DFCRequest[0]~ERTM                                                                                                                     ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc7PtM2SReqDataOut_Q.SendNDR~ERTM                                                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc7RegionMatch_Q~ERTM                                                                                                                                       ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc7UseCreqIdRbfSelBuf~0                                                                                                                                     ; Unassigned                  ; 16      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc7Valid_Q                                                                                                                                                  ; Unassigned                  ; 23      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8ClstReq                                                                                                                                                  ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8CreqRspValid_Q                                                                                                                                           ; Unassigned                  ; 50      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8DfcCreqCrctnVld_Q~ERTM                                                                                                                                   ; Unassigned                  ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8DfcNotify_Q[0]~ERTM                                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8DfcReqType_Q[2]~ERTM                                                                                                                                     ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8M2SReqDFCMetaReq_Q.send_ndr~ERTM                                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8PtM2SReqOpCmp_Q[0]~ERTM                                                                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8S2MNdrValid_Q~ERTM                                                                                                                                       ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8TagWay0WrEnb_Q                                                                                                                                           ; Unassigned                  ; 76      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dcc8VldEnb~0                                                                                                                                                 ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dccEgressFifoNotRdyEnb~1                                                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dccStatPtAfuDevErrorEnb                                                                                                                                      ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dccStatPtH2DRspDevIllegalEnb                                                                                                                                 ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|dccStatPtM2SFwdIllegalEnb                                                                                                                                    ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|forceTagMissEnb~0                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i11711~2                                                                                                                                                     ; Unassigned                  ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i12077~0                                                                                                                                                     ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i12219~0                                                                                                                                                     ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i12300                                                                                                                                                       ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i12300~SynDup                                                                                                                                                ; Unassigned                  ; 98      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i12300~SynDup_1                                                                                                                                              ; Unassigned                  ; 61      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i255~0                                                                                                                                                       ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|i255~SynDup                                                                                                                                                  ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|inst_dcc_tag_pipe_bypass|dcc_jump1_AttrEnable                                                                                                                ; Unassigned                  ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|inst_dcc_tag_pipe_bypass|dcc_jump1_AttrEnable~SynDup_1                                                                                                       ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|inst_dcc_tag_pipe_bypass|dcc_jump1_M2SReqReqTag_Q[15]~ERTM                                                                                                   ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|inst_dcc_tag_pipe_bypass|dcc_jump1_Valid_Q~SynDup                                                                                                            ; Unassigned                  ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|inst_dcc_tag_pipe_bypass|dcc_jump1_dccStatPtM2SReqIllegalEnb                                                                                                 ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|inst_dcc_tag_pipe_bypass|dcc_jump1_ptlite_m2sreq_out_DFCRequest[2]~ERTM                                                                                      ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|inst_dcc_tag_pipe_bypass|dcc_jump1_ptlite_m2sreq_out_OpCmp[0]~ERTM                                                                                           ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|inst_dcc_tag_pipe_bypass|dcc_jump1_ptlite_m2sreq_out_SendNDR~ERTM                                                                                            ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|inst_dcc_tag_pipe_bypass|i211~0                                                                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|dcc_top|rbfStatCandidateSeen_In~ERTM                                                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|forceTagMissEnb~0                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc0A_UQID_Q[11]~ERTM                                                                                                                                        ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc0A_Valid_Q                                                                                                                                                ; Unassigned                  ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc0A_Valid_Q~SynDup_1                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc0ArbPriEnb~0                                                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc0B_UQID_Q[11]~ERTM                                                                                                                                        ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc0B_ValidEnable~0                                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc0B_Valid_Q~SynDup_1_wirecell                                                                                                                              ; Unassigned                  ; 40      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc1AttrEnb~0                                                                                                                                                ; Unassigned                  ; 90      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc1AttrEnb~SynDup                                                                                                                                           ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc1CraqWrEnb~0                                                                                                                                              ; Unassigned                  ; 87      ; Read enable                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc1CraqWrEnb~SynDup                                                                                                                                         ; Unassigned                  ; 87      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc1UQID_Q[11]~ERTM                                                                                                                                          ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc1Valid_Q                                                                                                                                                  ; Unassigned                  ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc1Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc2UQID_Q[11]~ERTM                                                                                                                                          ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc2Valid_Q                                                                                                                                                  ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc2Valid_Q~SynDup_1                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc2VldEnb~0                                                                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc3UQID_Q[11]~ERTM                                                                                                                                          ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc3Valid_Q                                                                                                                                                  ; Unassigned                  ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc3Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc3VldEnb~0                                                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc4UQID_Q[11]~ERTM                                                                                                                                          ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc4Valid_Q                                                                                                                                                  ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc4Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc4VldEnb~0                                                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc51UQID_Q[11]~ERTM                                                                                                                                         ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc51Valid_Q                                                                                                                                                 ; Unassigned                  ; 58      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc51Valid_Q~SynDup                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc51Valid_Q~SynDup_2                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc51Valid_Q~SynDup_3                                                                                                                                        ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc51VldEnb~0                                                                                                                                                ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T1Attr_Q.UQID[11]~ERTM                                                                                                                                  ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T1Valid_Q                                                                                                                                               ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T1Valid_Q~SynDup                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T1Valid_Q~SynDup_2                                                                                                                                      ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T1VldEnb~0                                                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T2Attr_Q.UQID[11]~ERTM                                                                                                                                  ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T2Valid_Q                                                                                                                                               ; Unassigned                  ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T2Valid_Q~SynDup                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T2Valid_Q~SynDup_2                                                                                                                                      ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T2VldEnb~0                                                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T3Attr_Q.UQID[11]~ERTM                                                                                                                                  ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T3Valid_Q                                                                                                                                               ; Unassigned                  ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T3Valid_Q~SynDup                                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T3Valid_Q~SynDup_2                                                                                                                                      ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52T3VldEnb~0                                                                                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52UQID_Q[11]~ERTM                                                                                                                                         ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52Valid_Q                                                                                                                                                 ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52Valid_Q~SynDup                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52Valid_Q~SynDup_1                                                                                                                                        ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc52VldEnb~0                                                                                                                                                ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc5UQID_Q[11]~ERTM                                                                                                                                          ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc5Valid_Q                                                                                                                                                  ; Unassigned                  ; 88      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc5Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc5Valid_Q~SynDup_1                                                                                                                                         ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc5Valid_Q~SynDup_2                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc5VldEnb~0                                                                                                                                                 ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T1Attr_Q.PtH2DReqDataOut.DFCRequest[3]~ERTM                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T1Attr_Q.PtH2DReqDataOut.SetBogus~ERTM                                                                                                                   ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T1Valid_Q                                                                                                                                                ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T1Valid_Q~SynDup                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T1Valid_Q~SynDup_2                                                                                                                                       ; Unassigned                  ; 80      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T1VldEnb~0                                                                                                                                               ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T2Attr_Q.PtH2DReqDataOut.DFCRequest[3]~ERTM                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T2Attr_Q.PtH2DReqDataOut.Done~ERTM                                                                                                                       ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T2Valid_Q                                                                                                                                                ; Unassigned                  ; 86      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T2Valid_Q~SynDup                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T2Valid_Q~SynDup_1                                                                                                                                       ; Unassigned                  ; 86      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6T2VldEnb~0                                                                                                                                               ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6UQID_Q[11]~ERTM                                                                                                                                          ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6Valid_Q                                                                                                                                                  ; Unassigned                  ; 88      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6Valid_Q~SynDup                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6Valid_Q~SynDup_1                                                                                                                                         ; Unassigned                  ; 80      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc6VldEnb~0                                                                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc7PtAfuHostDataOut_Q.DFCRequest[0]~ERTM                                                                                                                    ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc7PtH2DReqDataOut_Q.DFCRequest[3]~ERTM                                                                                                                     ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc7PtH2DReqDataOut_Q.SetBogus~ERTM                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc7Valid_Q                                                                                                                                                  ; Unassigned                  ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8AgeStateWrEnb_Q                                                                                                                                          ; Unassigned                  ; 9       ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8AtomicAttr_Q.awatop[2]~ERTM                                                                                                                              ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8CreqRspValid_Q                                                                                                                                           ; Unassigned                  ; 48      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8DfcCreqCrctnVld_Q~ERTM                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8DfcNotify_Q[0]~ERTM                                                                                                                                      ; Unassigned                  ; 11      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8DfcNotify_Q[0]~ERTM0                                                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8DfcReqType_Q[3]~ERTM                                                                                                                                     ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8DfcSetBogus_Q~ERTM                                                                                                                                       ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8SnpQRspValid_Q~ERTM                                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8TagWay0WrEnb_Q                                                                                                                                           ; Unassigned                  ; 59      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8TagWay1WrEnb_Q                                                                                                                                           ; Unassigned                  ; 59      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8TagWay2WrEnb_Q                                                                                                                                           ; Unassigned                  ; 59      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8TagWay3WrEnb_Q                                                                                                                                           ; Unassigned                  ; 59      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8TagWrActive~0                                                                                                                                            ; Unassigned                  ; 60      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hcc8VldEnb~0                                                                                                                                                 ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hccEgressFifoNotRdyEnb~1                                                                                                                                     ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hccStatPtAfuHostErrReIssue_Q~ERTM                                                                                                                            ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hccStatPtAfuHostErrorEnb~1                                                                                                                                   ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hccStatPtAfuHostError_Q~0_ERTM0                                                                                                                              ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hccStatPtH2DReqErrorEnb                                                                                                                                      ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|hccStatPtH2DRspIllegalEnb                                                                                                                                    ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|i100~0                                                                                                                                                       ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|i100~SynDup                                                                                                                                                  ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|i11187~2                                                                                                                                                     ; Unassigned                  ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|i11466~0                                                                                                                                                     ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|i11702                                                                                                                                                       ; Unassigned                  ; 48      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|i11702~SynDup                                                                                                                                                ; Unassigned                  ; 88      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|i11702~SynDup_1                                                                                                                                              ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|i11920~0_ERTM                                                                                                                                                ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|inst_hcc_tag_pipe_bypass|hcc_jump1_AttrEnable                                                                                                                ; Unassigned                  ; 51      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|inst_hcc_tag_pipe_bypass|hcc_jump1_AttrEnable~SynDup_1                                                                                                       ; Unassigned                  ; 86      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|inst_hcc_tag_pipe_bypass|hcc_jump1_UQID_Q[11]~ERTM                                                                                                           ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|inst_hcc_tag_pipe_bypass|hcc_jump1_Valid_Q~SynDup                                                                                                            ; Unassigned                  ; 76      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|inst_hcc_tag_pipe_bypass|hcc_jump1_pt_lite_afuhost_in_Q.Opcode[4]~ERTM                                                                                       ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|inst_hcc_tag_pipe_bypass|hcc_jump1_pt_lite_afuhost_out_Q.DFCRequest[3]~ERTM                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|inst_hcc_tag_pipe_bypass|i225~1                                                                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|victim_way_calc_inst|i71~0                                                                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|victim_way_calc_inst|s1_Valid                                                                                                                                ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|victim_way_calc_inst|s2_Valid                                                                                                                                ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ucc_top|hcc_top|victim_way_calc_inst|s3_Valid                                                                                                                                ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|read_ops_is_s2mdrs_buffer_Q[159]~ERTM0                                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|read_ops_is_s2mdrs_buffer_Q[255]~ERTM0                                                                                                               ; Unassigned                  ; 96      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|read_ops_is_s2mdrs_buffer_Q[55]~ERTM                                                                                                                 ; Unassigned                  ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|read_ops_is_s2mdrs_buffer_Q[55]~ERTM0                                                                                                                ; Unassigned                  ; 60      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_is_s2mdrs~ERTM1                                                                                                                           ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[138]~ERTM                                                                                                                        ; Unassigned                  ; 39      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[138]~ERTM0                                                                                                                       ; Unassigned                  ; 62      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[238]~ERTM0                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[324]~ERTM0                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[360]~ERTM0                                                                                                                       ; Unassigned                  ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[388]~ERTM                                                                                                                        ; Unassigned                  ; 36      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_read_responses|to_ddfc_rd_rsp_data[511]~ERTM0                                                                                                                       ; Unassigned                  ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_requests|fifo_requests_to_mc_top|i6529~1                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_requests|req_fifo_write_enable_bbsclk~0                                                                                                                             ; Unassigned                  ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_requests|req_fifo_write_enable_bbsclk~SynDup_1                                                                                                                      ; Unassigned                  ; 649     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_requests|req_fifo_write_enable_bbsclk~SynDup_2                                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_requests|req_fifo_write_enable_bbsclk~SynDup_3                                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_requests|req_fifo_write_enable_bbsclk~SynDup_4                                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_requests|req_fifo_write_enable_bbsclk~SynDup_5                                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_requests|req_fifo_write_enable_bbsclk~SynDup_6                                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|inst_devmem_requests|req_fifo_write_enable_bbsclk~SynDup_wirecell                                                                                                               ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|isnt_devmem_write_responses|fifo_wr_rsps_to_devmem_top|capture_ram_out                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|isnt_devmem_write_responses|fifo_wr_rsps_to_devmem_top|i202~0                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].inst_devmem_ooo_resps|isnt_devmem_write_responses|rsp_fifo_write_enable_bbsclk                                                                                                                        ; Unassigned                  ; 15      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C0TxFifo|i821~0                                                                                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoHdr|i1477~0                                                                                                                                                       ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c0.hdr.dns_d2hreq~0                                                                                                                                          ; Unassigned                  ; 60      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c0.valid                                                                                                                                                     ; Unassigned                  ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c0.valid~SynDup                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~0                                                                                                                               ; Unassigned                  ; 39      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup_1                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup_2                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup_3                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup_4                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup_5                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.valid                                                                                                                                                     ; Unassigned                  ; 74      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.valid~SynDup                                                                                                                                              ; Unassigned                  ; 639     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_1                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_2                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_3                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_4                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_5                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_6                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i4746~2                                                                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i4746~SynDup_5                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i4746~SynDup_6                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i4746~SynDup_7                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i4746~SynDup_8                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i4746~SynDup_9                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i5260                                                                                                                                                                     ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i5413~0                                                                                                                                                                   ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i5428~0                                                                                                                                                                   ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i5428~1                                                                                                                                                                   ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i5428~2                                                                                                                                                                   ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i6442~0                                                                                                                                                                   ; Unassigned                  ; 56      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i6442~SynDup                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i6442~SynDup_1                                                                                                                                                            ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i6442~SynDup_2                                                                                                                                                            ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i6538~0                                                                                                                                                                   ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i6586~0                                                                                                                                                                   ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|i6634~0                                                                                                                                                                   ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|C1TxFifoHdr|i1477~0                                                                                                                                                       ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~0                                                                                                                               ; Unassigned                  ; 50      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup_1                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup_2                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup_3                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.hdr.atomic_attr.awatop[5]~SynDup_4                                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.valid                                                                                                                                                     ; Unassigned                  ; 79      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.valid~SynDup                                                                                                                                              ; Unassigned                  ; 550     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_1                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_2                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_3                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_4                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|afu_TxPort_Q.c1.valid~SynDup_5                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|i5413~0                                                                                                                                                                   ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|i5428~0                                                                                                                                                                   ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|i5428~1                                                                                                                                                                   ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|i5428~2                                                                                                                                                                   ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|i6490~0                                                                                                                                                                   ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|i6538~0                                                                                                                                                                   ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[1].ccip_cap|i6634~0                                                                                                                                                                   ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|C0_creqreq_fifo_wen                                                                                                                                                            ; Unassigned                  ; 81      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|C0_creqreq_fifo_wen~SynDup                                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|C0_creqreq_fifo|full_late~ERTM                                                                                                                                                 ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|C0_creqreq_fifo|i1069~1                                                                                                                                                        ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|C1_creqreq_fifo_wen~0                                                                                                                                                          ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|C1_creqreq_fifo_wen~SynDup                                                                                                                                                     ; Unassigned                  ; 106     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|C1_creqreq_fifo_wen~SynDup_1                                                                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|C1_creqreq_fifo|i1069~1                                                                                                                                                        ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[0].Rdbuf_dev_alloc|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                                                         ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[0].Rdbuf_dev_alloc|genBufIdFifo[0].bufid_Fifo|i232~0                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[0].Rdbuf_dev_alloc|i43~0                                                                                                                                              ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[0].Rdbuf_host_alloc|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                                                        ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[0].Rdbuf_host_alloc|genBufIdFifo[0].bufid_Fifo|i232~0                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[0].Rdbuf_host_alloc|i43~0                                                                                                                                             ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[1].Rdbuf_dev_alloc|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                                                         ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[1].Rdbuf_dev_alloc|genBufIdFifo[0].bufid_Fifo|i232~0                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[1].Rdbuf_dev_alloc|i43~0                                                                                                                                              ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[1].Rdbuf_host_alloc|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                                                        ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[1].Rdbuf_host_alloc|genBufIdFifo[0].bufid_Fifo|i232~0                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|GenRdBuf[1].Rdbuf_host_alloc|i43~0                                                                                                                                             ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|Wrbuf_host_alloc|genBufIdFifo[0].bufid_Fifo|capture_ram_out                                                                                                                    ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|Wrbuf_host_alloc|genBufIdFifo[0].bufid_Fifo|i232~0                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|Wrbuf_host_alloc|genBufIdFifo[1].bufid_Fifo|capture_ram_out                                                                                                                    ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|Wrbuf_host_alloc|genBufIdFifo[1].bufid_Fifo|i232~0                                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|Wrbuf_host_alloc|i43~0                                                                                                                                                         ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|creqreq_fifo_wen~0                                                                                                                                                             ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|creqreq_fifo_wen~SynDup                                                                                                                                                        ; Unassigned                  ; 106     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|creqreq_fifo_wen~SynDup_2                                                                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|creqreq_fifo_wen~SynDup_3                                                                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|creqreq_fifo|i1069~1                                                                                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|i12220~2                                                                                                                                                                       ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|i565~0                                                                                                                                                                         ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|rdbuf_dev_rden[0]                                                                                                                                                              ; Unassigned                  ; 15      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|rdbuf_dev_rden[1]                                                                                                                                                              ; Unassigned                  ; 15      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|rdbuf_dev_wren[0]~SynDup                                                                                                                                                       ; Unassigned                  ; 513     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|rdbuf_host_rden[0]                                                                                                                                                             ; Unassigned                  ; 15      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|rdbuf_host_rden[1]                                                                                                                                                             ; Unassigned                  ; 15      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|rdbuf_host_wren[0]~SynDup                                                                                                                                                      ; Unassigned                  ; 513     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|wrbuf_dev_wren_Q                                                                                                                                                               ; Unassigned                  ; 582     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenSlice[0].slice|wrbuf_host_wren_Q                                                                                                                                                              ; Unassigned                  ; 582     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|GenRspBuf[0].GenRspBufB[0].creq_fabric_rsp_c0_fifo|i373~0                                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|GenRspBuf[0].GenRspBufB[0].creq_fabric_rsp_c1_fifo|i373~0                                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|GenRspBuf[1].GenRspBufB[0].creq_fabric_rsp_c0_fifo|i373~0                                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|GenRspBuf[1].GenRspBufB[0].creq_fabric_rsp_c1_fifo|i373~0                                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_C0Rx_Rsp_fifo_wen[0][0]                                                                                                                                                             ; Unassigned                  ; 67      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_C0Rx_Rsp_fifo_wen[0][1]                                                                                                                                                             ; Unassigned                  ; 41      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_C1Rx_Rsp_fifo_wen[0][0]                                                                                                                                                             ; Unassigned                  ; 27      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_C1Rx_Rsp_fifo_wen[0][1]                                                                                                                                                             ; Unassigned                  ; 25      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_ccip_C0Rx[0].MemHdrValid~0                                                                                                                                                          ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_route_C1Tx_stg[0][0].Hdr.ByteEnable[3]~ERTM                                                                                                                                         ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_route_C1Tx_stg[0][1].Hdr.ByteEnable[3]~ERTM                                                                                                                                         ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C0Tx_mux_t1[0].Hdr.target_hdm~0                                                                                                                                               ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C1Tx_mux_t1[0].Hdr.ByteEnable[3]~ERTM                                                                                                                                         ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C1Tx_mux_t1[0].Hdr.atomic_attr.awatop[5]~0                                                                                                                                    ; Unassigned                  ; 73      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C1Tx_mux_t1[0].Hdr.atomic_attr.awatop[5]~SynDup                                                                                                                               ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C1Tx_mux_t1[0].Hdr.atomic_attr.awatop[5]~SynDup_1                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C1Tx_mux_t1[0].Hdr.atomic_attr.awatop[5]~SynDup_2                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C1Tx_mux_t1[0].Hdr.atomic_attr.awatop[5]~SynDup_3                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C1Tx_mux_t1[0].Hdr.atomic_attr.awatop[5]~SynDup_4                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C1Tx_mux_t1[0].Hdr.atomic_attr.awatop[5]~SynDup_5                                                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|fabric_slice_C1Tx_mux_t1[0].Hdr.atomic_attr.awatop[5]~SynDup_5_ERTM                                                                                                                        ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i140~0                                                                                                                                                                                     ; Unassigned                  ; 73      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i140~SynDup                                                                                                                                                                                ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i140~SynDup_1                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i140~SynDup_2                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i140~SynDup_3                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i140~SynDup_4                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i140~SynDup_5                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i3256~0                                                                                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i3262~0                                                                                                                                                                                    ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i46~0                                                                                                                                                                                      ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i834~0                                                                                                                                                                                     ; Unassigned                  ; 84      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i928                                                                                                                                                                                       ; Unassigned                  ; 73      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i928~SynDup                                                                                                                                                                                ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i928~SynDup_1                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i928~SynDup_2                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i928~SynDup_3                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i928~SynDup_4                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|route|i928~SynDup_5                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|asc0_inst|i427~8                                                                                                                                                                                                 ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|asc1_inst|i427~8                                                                                                                                                                                                 ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|bbs_avmm_slave_inst|readdata[50]~ERTM                                                                                                                                                                            ; Unassigned                  ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|bbs_avmm_slave_inst|readdata[63]~ERTM                                                                                                                                                                            ; Unassigned                  ; 26      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|bbs_fme_cfg_Q.en_asc0[0]                                                                                                                                                                                         ; Unassigned                  ; 34      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|bbs_fme_cfg_Q.en_asc0[0]~_wirecell                                                                                                                                                                               ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|bbs_fme_cfg_Q.en_asc1[0]                                                                                                                                                                                         ; Unassigned                  ; 34      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|bbs_fme_cfg_Q.en_asc1[0]~_wirecell                                                                                                                                                                               ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|cfg_to_iosf_fifo|cfg_to_iosf_fifo_vcd|dcfifo_component|auto_generated|rtl~0_wirecell                                                                                                    ; Unassigned                  ; 26      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|cfg_to_iosf_fifo|cfg_to_iosf_fifo_vcd|dcfifo_component|auto_generated|rtl~8                                                                                                             ; Unassigned                  ; 80      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|cfg_to_iosf_fifo|cfg_to_iosf_fifo_vcd|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                                  ; Unassigned                  ; 27      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rdaclr|dffe4a[0]                                                                                                  ; Unassigned                  ; 22      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup                                                                                           ; Unassigned                  ; 96      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rtl~8_wirecell                                                                                                    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rtl~9                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rtl~SynDup                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                                      ; Unassigned                  ; 100     ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|fme_cxl_stall_Q.D2HReq~ERTM0                                                                                                                                                                                     ; Unassigned                  ; 22      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|i4691                                                                                                                                                                                                            ; Unassigned                  ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|i4691~SynDup                                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|i4691~SynDup_1                                                                                                                                                                                                   ; Unassigned                  ; 84      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|i4691~SynDup_2                                                                                                                                                                                                   ; Unassigned                  ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|i4691~SynDup_3                                                                                                                                                                                                   ; Unassigned                  ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|i4691~SynDup_4                                                                                                                                                                                                   ; Unassigned                  ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1030~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1052~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1075~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1121~0                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1151~0                                                                                                                                                                                         ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1179~0                                                                                                                                                                                         ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1260~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1260~1                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1260~2                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1260~3                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1260~4                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1407~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1407~1                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1407~2                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1407~3                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1407~4                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1510~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1564~1                                                                                                                                                                                         ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1582~0                                                                                                                                                                                         ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1655~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1655~1                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1655~2                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1655~3                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1791~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1791~1                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1791~2                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1791~3                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1934~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1934~1                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1934~2                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i1934~3                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2070~1                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2070~2                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2070~3                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2070~4                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2169~0                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2189~0                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i235~0                                                                                                                                                                                          ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2412~1                                                                                                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2651~0                                                                                                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2753~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2801~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i283~1                                                                                                                                                                                          ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2849~0                                                                                                                                                                                         ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i2879~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3038~0                                                                                                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3084~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3115~0                                                                                                                                                                                         ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3136~0                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3184~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3184~1                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3231~0                                                                                                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i3267~1                                                                                                                                                                                         ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i328~0                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i369~0                                                                                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4262~1                                                                                                                                                                                         ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4266~0                                                                                                                                                                                         ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i4270~0                                                                                                                                                                                         ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i442~0                                                                                                                                                                                          ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i494~0                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i494~1                                                                                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i530~0                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i578~0                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i618~0                                                                                                                                                                                          ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i652~0                                                                                                                                                                                          ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i706~0                                                                                                                                                                                          ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i733~0                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i760~0                                                                                                                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i815~2                                                                                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i918~0                                                                                                                                                                                          ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i939~0                                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|i984~0                                                                                                                                                                                          ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_ial_tc_bbs_cfg|up_BBS_DCCCFG_en_rnd_flip_rdwr[0]~0                                                                                                                                                             ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|u_perfmon_top|i178                                                                                                                                                                                               ; Unassigned                  ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|g_axist_uclst[0].u_axist_clst|d_axist_clst|clst_fifo|i612~0                                                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|g_axist_uclst[0].u_axist_clst|h_axist_clst|clst_fifo|i612~0                                                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|aibsw_if_credits_inst|credit_avail_ingress_Flop|q[24]~ERTM                                                                                                                             ; Unassigned                  ; 58      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|aibsw_if_credits_inst|credit_avail_ingress_Flop|q[24]~ERTM0                                                                                                                            ; Unassigned                  ; 24      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|aibsw_if_credits_inst|i1193~0                                                                                                                                                          ; Unassigned                  ; 48      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_d2h_data_frame0_q.D2H_Data_Valid[0]~SynDup_ERTM1                                                                                   ; Unassigned                  ; 604     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_d2h_req_frame0_q.D2H_Req0_Address[29]~ERTM0                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_d2h_req_frame0_q.D2H_Req0_Valid[0]~ERTM1                                                                                           ; Unassigned                  ; 91      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_d2h_rsp_frame0_q.D2H_Rsp0_Opcode[4]~ERTM0                                                                                          ; Unassigned                  ; 90      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_d2h_rsp_frame0_q.D2H_Rsp0_Valid[0]~ERTM1                                                                                           ; Unassigned                  ; 27      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[137]~ERTM                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[187]~ERTM                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[237]~ERTM                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[300]~ERTM                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[350]~ERTM                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[37]~ERTM                                                                                         ; Unassigned                  ; 75      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[400]~ERTM                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[406]~ERTM                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[500]~ERTM                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_Data[87]~ERTM                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_q.S2M_DRS0_MetaValue[1]~ERTM                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_valid_o~SynDup                                                                                                   ; Unassigned                  ; 566     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_arb|i58~0                                                                                                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|afu_TxPort_Q.c1.hdr.target_hdm~0                                                                                                                                                                     ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|afu_TxPort_Q.c1.hdr.target_hdm~SynDup                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|afu_TxPort_Q.c1.hdr.target_hdm~SynDup_1                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|afu_TxPort_Q.c1.hdr.target_hdm~SynDup_2                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|afu_TxPort_Q.c1.hdr.target_hdm~SynDup_3                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|afu_TxPort_Q.c1.hdr.target_hdm~SynDup_4                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|afu_TxPort_Q.c1.hdr.target_hdm~SynDup_5                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_b_din.bvalid                                                                                                                                                                                     ; Unassigned                  ; 11      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_r_din.rvalid                                                                                                                                                                                     ; Unassigned                  ; 35      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_r_din.rvalid~SynDup                                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_r_din.rvalid~SynDup_1                                                                                                                                                                            ; Unassigned                  ; 527     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_r_din.rvalid~SynDup_2                                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_r_din.rvalid~SynDup_3                                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_r_din.rvalid~SynDup_4                                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_r_din.rvalid~SynDup_5                                                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_rd_rsp_fifo|i5392~0                                                                                                                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|axi_wr_rsp_fifo|i292~0                                                                                                                                                                               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|c1_Tx_aw_Q1.hdr.atomic_attr.awatop[5]~0                                                                                                                                                              ; Unassigned                  ; 61      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|c1_Tx_w_Q1.hdr.poison~0                                                                                                                                                                              ; Unassigned                  ; 77      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|c1_Tx_w_Q1.hdr.poison~SynDup                                                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|c1_Tx_w_Q1.hdr.poison~SynDup_1                                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|c1_Tx_w_Q1.hdr.poison~SynDup_2                                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|c1_Tx_w_Q1.hdr.poison~SynDup_3                                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|c1_Tx_w_Q1.hdr.poison~SynDup_4                                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|i7232                                                                                                                                                                                                ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|i7232~SynDup                                                                                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|i7232~SynDup_1                                                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|i7232~SynDup_2                                                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|i7232~SynDup_3                                                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|i7232~SynDup_4                                                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|i7232~SynDup_5                                                                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim0|i8570~0                                                                                                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|afu_TxPort_Q.c1.hdr.target_hdm~0                                                                                                                                                                     ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|afu_TxPort_Q.c1.hdr.target_hdm~SynDup                                                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|afu_TxPort_Q.c1.hdr.target_hdm~SynDup_1                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|afu_TxPort_Q.c1.hdr.target_hdm~SynDup_2                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|afu_TxPort_Q.c1.hdr.target_hdm~SynDup_3                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|afu_TxPort_Q.c1.hdr.target_hdm~SynDup_4                                                                                                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|axi_b_din.bvalid                                                                                                                                                                                     ; Unassigned                  ; 9       ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|axi_wr_rsp_fifo|i292~0                                                                                                                                                                               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|c1_Tx_aw_Q1.hdr.atomic_attr.awatop[5]~0                                                                                                                                                              ; Unassigned                  ; 52      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|c1_Tx_w_Q1.hdr.poison~0                                                                                                                                                                              ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|c1_Tx_w_Q1.hdr.poison~SynDup                                                                                                                                                                         ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|c1_Tx_w_Q1.hdr.poison~SynDup_1                                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|c1_Tx_w_Q1.hdr.poison~SynDup_2                                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|c1_Tx_w_Q1.hdr.poison~SynDup_3                                                                                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|i8570~0                                                                                                                                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|u_axi2cci_shim1|i976~0                                                                                                                                                                                               ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q2~SynDup_1                                                                                                                                                                                     ; Unassigned                  ; 433     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~10                                                                                                                                                                                           ; Unassigned                  ; 88      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~11                                                                                                                                                                                           ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~6                                                                                                                                                                                            ; Unassigned                  ; 1025    ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~8                                                                                                                                                                                            ; Unassigned                  ; 89      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~9                                                                                                                                                                                            ; Unassigned                  ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup                                                                                                                                                                                       ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_10                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_100                                                                                                                                                                                   ; Unassigned                  ; 95      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_101                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_102                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_103                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_104                                                                                                                                                                                   ; Unassigned                  ; 87      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_104_wirecell                                                                                                                                                                          ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_105                                                                                                                                                                                   ; Unassigned                  ; 85      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_106                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_107                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_108                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_109                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_110                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_111                                                                                                                                                                                   ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_112                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_113                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_114                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_115                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_116                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_117                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_118                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_119                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_12                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_120                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_121                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_122                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_123                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_124                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_125                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_126                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_127                                                                                                                                                                                   ; Unassigned                  ; 90      ; Clock enable, Sync. clear  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_128                                                                                                                                                                                   ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_129                                                                                                                                                                                   ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_13                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_130                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_131                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_132                                                                                                                                                                                   ; Unassigned                  ; 92      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_133                                                                                                                                                                                   ; Unassigned                  ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_134                                                                                                                                                                                   ; Unassigned                  ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_135                                                                                                                                                                                   ; Unassigned                  ; 96      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_136                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_137                                                                                                                                                                                   ; Unassigned                  ; 81      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_138                                                                                                                                                                                   ; Unassigned                  ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_139                                                                                                                                                                                   ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_14                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_140                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_141                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_142                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_143                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_144                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_145                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_146                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_147                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_148                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_149                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_150                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_151                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_152                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_153                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_154                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_155                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_156                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_157                                                                                                                                                                                   ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_158                                                                                                                                                                                   ; Unassigned                  ; 87      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_159                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_16                                                                                                                                                                                    ; Unassigned                  ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_160                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_161                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_162                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_163                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_164                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_165                                                                                                                                                                                   ; Unassigned                  ; 91      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_165_wirecell                                                                                                                                                                          ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_166                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_167                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_168                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_169                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_17                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_170                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_171                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_172                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_173                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_174                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_175                                                                                                                                                                                   ; Unassigned                  ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_175_wirecell                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_176                                                                                                                                                                                   ; Unassigned                  ; 89      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_176_wirecell                                                                                                                                                                          ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_177                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_178                                                                                                                                                                                   ; Unassigned                  ; 89      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_178_wirecell                                                                                                                                                                          ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_179                                                                                                                                                                                   ; Unassigned                  ; 97      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_179_wirecell                                                                                                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_18                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_180                                                                                                                                                                                   ; Unassigned                  ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_180_wirecell                                                                                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_181                                                                                                                                                                                   ; Unassigned                  ; 97      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_181_wirecell                                                                                                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_182                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_183                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_184                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_185                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_186                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_187                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_188                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_189                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_19                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_190                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_191                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_192                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_193                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_194                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_195                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_196                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_197                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_198                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_199                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_20                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_200                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_201                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_202                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_203                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_204                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_205                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_206                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_207                                                                                                                                                                                   ; Unassigned                  ; 75      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_208                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_21                                                                                                                                                                                    ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_21_wirecell                                                                                                                                                                           ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_22_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_23_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_24_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_25_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_26_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_27_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_28                                                                                                                                                                                    ; Unassigned                  ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_28_wirecell                                                                                                                                                                           ; Unassigned                  ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_29                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_30                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_31                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_32                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_33                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_34                                                                                                                                                                                    ; Unassigned                  ; 97      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_34_wirecell                                                                                                                                                                           ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_35                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_36                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_37                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_38                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_39                                                                                                                                                                                    ; Unassigned                  ; 76      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_39_wirecell                                                                                                                                                                           ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_40_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_41_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_42_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_43_wirecell                                                                                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_44                                                                                                                                                                                    ; Unassigned                  ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_44_wirecell                                                                                                                                                                           ; Unassigned                  ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_45                                                                                                                                                                                    ; Unassigned                  ; 11      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_5                                                                                                                                                                                     ; Unassigned                  ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_57                                                                                                                                                                                    ; Unassigned                  ; 26      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_58                                                                                                                                                                                    ; Unassigned                  ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_6                                                                                                                                                                                     ; Unassigned                  ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_65                                                                                                                                                                                    ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_66                                                                                                                                                                                    ; Unassigned                  ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_7                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_75                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_76                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_77                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_78                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_79                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_8                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_80                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_81                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_82                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_83                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_84                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_85                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_86                                                                                                                                                                                    ; Unassigned                  ; 73      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_86_wirecell                                                                                                                                                                           ; Unassigned                  ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_87                                                                                                                                                                                    ; Unassigned                  ; 35      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_87_wirecell                                                                                                                                                                           ; Unassigned                  ; 66      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_88                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_89                                                                                                                                                                                    ; Unassigned                  ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_9                                                                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_90                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_91                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_92                                                                                                                                                                                    ; Unassigned                  ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_93                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_94                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_95                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_96                                                                                                                                                                                    ; Unassigned                  ; 425     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_98                                                                                                                                                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_99                                                                                                                                                                                    ; Unassigned                  ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|i1753~1                                                                                                                                                                           ; Unassigned                  ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|i1753~SynDup                                                                                                                                                                      ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|i1753~SynDup_4                                                                                                                                                                    ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|i81~0                                                                                                                                                                             ; Unassigned                  ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[114]~ERTM1                                                                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[123]~ERTM                                                                                                                                                    ; Unassigned                  ; 54      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[123]~ERTM0                                                                                                                                                   ; Unassigned                  ; 47      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[186]~ERTM1                                                                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[223]~ERTM0                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[260]~ERTM1                                                                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[323]~ERTM0                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[360]~ERTM0                                                                                                                                                   ; Unassigned                  ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[360]~ERTM1                                                                                                                                                   ; Unassigned                  ; 93      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[388]~ERTM                                                                                                                                                    ; Unassigned                  ; 36      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[421]~ERTM1                                                                                                                                                   ; Unassigned                  ; 86      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[421]~ERTM2                                                                                                                                                   ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.rdata[511]~ERTM0                                                                                                                                                   ; Unassigned                  ; 88      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|mc_rd_rsp_test.ruser.poison~ERTM                                                                                                                                                  ; Unassigned                  ; 26      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_0_we                                                                                                                                                                ; Unassigned                  ; 521     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_0|capture_ram_out                                                                                                                                                   ; Unassigned                  ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_0|capture_ram_out~SynDup                                                                                                                                            ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_0|capture_ram_out~SynDup_1                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_0|capture_ram_out~SynDup_2                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_0|capture_ram_out~SynDup_3                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_0|capture_ram_out~SynDup_4                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_0|i2223~0                                                                                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_0|ram_out_Q1[426]~ERTM0                                                                                                                                             ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_1_we~0                                                                                                                                                              ; Unassigned                  ; 521     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_1|capture_ram_out                                                                                                                                                   ; Unassigned                  ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_1|capture_ram_out~SynDup                                                                                                                                            ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_1|capture_ram_out~SynDup_1                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_1|capture_ram_out~SynDup_2                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_1|capture_ram_out~SynDup_3                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_1|capture_ram_out~SynDup_4                                                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_1|i2223~0                                                                                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|test_ooo_rd_rsp_gen[0].test_ooo_rd_rsp|test_ooo_fifo_1|ram_out_Q1[426]~ERTM0                                                                                                                                             ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|afu_slave|afu_slave|cmd_waitrequest~0                                                                                                                                                 ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|afu_slave|afu_slave|cmd_waitrequest~SynDup                                                                                                                                            ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|afu_slave|afu_slave|i214~1                                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|afu_slave|afu_slave|wait_rise                                                                                                                                                         ; Unassigned                  ; 91      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_csb2wire_csr|ccl_csb2wire_csr|use_reg                                                                                                                                             ; Unassigned                  ; 57      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_master|ccl_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i342~0                                                                                                               ; Unassigned                  ; 100     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_master|ccl_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i355~2                                                                                                               ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_master|ccl_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~SynDup_wirecell                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_master|ccl_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                                    ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_master|ccl_master|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|reset_merged                                                                                                         ; Unassigned                  ; 41      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_master|ccl_master|i252~1                                                                                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_master|ccl_master|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i210                                                                                                                 ; Unassigned                  ; 64      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_master|ccl_master|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i223~2                                                                                                               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_master|ccl_master|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                                    ; Unassigned                  ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_mirror_master|ccl_mirror_master|cmd_waitrequest~0                                                                                                                                 ; Unassigned                  ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_mirror_master|ccl_mirror_master|i158~0                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_mirror_master|ccl_mirror_master|wait_rise                                                                                                                                         ; Unassigned                  ; 50      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_slave|ccl_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i210~0                                                                                                                 ; Unassigned                  ; 59      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_slave|ccl_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i223~0                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_slave|ccl_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                                      ; Unassigned                  ; 60      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_slave|ccl_slave|i164~1                                                                                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_slave|ccl_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i114                                                                                                                   ; Unassigned                  ; 32      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_slave|ccl_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i127~2                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccl_slave|ccl_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                                      ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccv_afu|ccv_afu|cmd_waitrequest~0                                                                                                                                                     ; Unassigned                  ; 96      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|ccv_afu|ccv_afu|wait_rise                                                                                                                                                             ; Unassigned                  ; 94      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|cmb2avst_slave|cmb2avst_slave|use_reg                                                                                                                                                 ; Unassigned                  ; 57      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|debug_master|debug_master|cmd_waitrequest~1                                                                                                                                           ; Unassigned                  ; 57      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|debug_master|debug_master|wait_rise                                                                                                                                                   ; Unassigned                  ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_recfg_slave|hip_recfg_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i129~0                                                                                                     ; Unassigned                  ; 31      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_recfg_slave|hip_recfg_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|i142~0                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_recfg_slave|hip_recfg_slave|cmd_fifo|my_altera_avalon_dc_fifo_cmd_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                          ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_recfg_slave|hip_recfg_slave|i110~1                                                                                                                                                ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_recfg_slave|hip_recfg_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i42                                                                                                        ; Unassigned                  ; 8       ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_recfg_slave|hip_recfg_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|i55~2                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|hip_recfg_slave|hip_recfg_slave|rsp_fifo|my_altera_avalon_dc_fifo_rsp_fifo|read_reset_sync|altera_reset_synchronizer_int_chain_out~_wirecell                                          ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i1416                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i1942                                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i2824~2                                                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i364~0                                                                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|afu_slave_s0_agent_rsp_fifo|i890                                                                                                                                    ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i1416                                                                                                                                   ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i1942                                                                                                                                   ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i2824~2                                                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i364~0                                                                                                                                  ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|bbs_slave_s0_agent_rsp_fifo|i890                                                                                                                                    ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_csb2wire_csr_s0_agent_rdata_fifo|i119                                                                                                                           ; Unassigned                  ; 38      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_csb2wire_csr_s0_agent_rdata_fifo|internal_sclr                                                                                                                  ; Unassigned                  ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_csb2wire_csr_s0_agent_rsp_fifo|i1128                                                                                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_csb2wire_csr_s0_agent_rsp_fifo|i1546                                                                                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_csb2wire_csr_s0_agent_rsp_fifo|i2240~0                                                                                                                          ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_csb2wire_csr_s0_agent_rsp_fifo|i2248~3                                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_csb2wire_csr_s0_agent_rsp_fifo|i292~0                                                                                                                           ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_csb2wire_csr_s0_agent_rsp_fifo|i710                                                                                                                             ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_csb2wire_csr_s0_agent_rsp_fifo|mem[0][78]~_wirecell                                                                                                             ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_master_m0_limiter|i26~0                                                                                                                                         ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_master_m0_limiter|internal_sclr                                                                                                                                 ; Unassigned                  ; 16      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_master_m0_to_ccl_csb2wire_csr_s0_cmd_width_adapter|i569~0                                                                                                       ; Unassigned                  ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_master_m0_to_ccl_slave_s0_cmd_width_adapter|i569~0                                                                                                              ; Unassigned                  ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_master_m0_to_cmb2avst_slave_s0_cmd_width_adapter|i614~0                                                                                                         ; Unassigned                  ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_master_m0_to_hip_recfg_slave_s0_cmd_width_adapter|i608~0                                                                                                        ; Unassigned                  ; 82      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_master_m0_to_hip_recfg_slave_s0_cmd_width_adapter|use_reg~SynDup_wirecell                                                                                       ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_mirror_master_m0_to_hip_recfg_slave_s0_cmd_width_adapter|i503~0                                                                                                 ; Unassigned                  ; 41      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_mirror_master_m0_to_hip_recfg_slave_s0_cmd_width_adapter|use_reg~_wirecell                                                                                      ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rdata_fifo|i119                                                                                                                                  ; Unassigned                  ; 41      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rdata_fifo|internal_sclr                                                                                                                         ; Unassigned                  ; 44      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i1128                                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i1546                                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i1964                                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i2382                                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i2800                                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i292~0                                                                                                                                  ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i3218                                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i3912                                                                                                                                   ; Unassigned                  ; 24      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i3920~3                                                                                                                                 ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|i710                                                                                                                                    ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccl_slave_s0_agent_rsp_fifo|mem[0][78]~_wirecell                                                                                                                    ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccv_afu_s0_agent_rsp_fifo|i1416                                                                                                                                     ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccv_afu_s0_agent_rsp_fifo|i1942                                                                                                                                     ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccv_afu_s0_agent_rsp_fifo|i2824~2                                                                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccv_afu_s0_agent_rsp_fifo|i364~0                                                                                                                                    ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|ccv_afu_s0_agent_rsp_fifo|i890                                                                                                                                      ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rdata_fifo|i119                                                                                                                             ; Unassigned                  ; 38      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rdata_fifo|internal_sclr                                                                                                                    ; Unassigned                  ; 42      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i1128                                                                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i1546                                                                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i2248~3                                                                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i292~0                                                                                                                             ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent_rsp_fifo|i710                                                                                                                               ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent|i818~0                                                                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmb2avst_slave_s0_agent|rp_valid                                                                                                                                    ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_001|arb|i33~2                                                                                                                                               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_001|update_grant~0                                                                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_002|update_grant~0                                                                                                                                          ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_003|arb|i33~2                                                                                                                                               ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_003|update_grant~0                                                                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_004|arb|i33~2                                                                                                                                               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_004|update_grant~0                                                                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_006|arb|i42~2                                                                                                                                               ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux_006|save_grant~0                                                                                                                                            ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux|saved_grant[0]~SynDup_wirecell                                                                                                                              ; Unassigned                  ; 72      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|cmd_mux|update_grant~0                                                                                                                                              ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_limiter|i536~1                                                                                                                                      ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_limiter|internal_sclr                                                                                                                               ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_bbs_slave_s0_cmd_width_adapter|i909~0                                                                                                            ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_ccv_afu_s0_cmd_width_adapter|i909~0                                                                                                              ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_hip_recfg_slave_s0_cmd_width_adapter|i503~0                                                                                                      ; Unassigned                  ; 46      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_hip_recfg_slave_s0_cmd_width_adapter|use_reg~_wirecell                                                                                           ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_usr_avmm_slave_s0_cmd_width_adapter|i541~1                                                                                                       ; Unassigned                  ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|debug_master_m0_to_usr_avmm_slave_s0_cmd_width_adapter|use_reg~_wirecell                                                                                            ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rdata_fifo|i47                                                                                                                             ; Unassigned                  ; 17      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i1249                                                                                                                             ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i1586                                                                                                                             ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i1923                                                                                                                             ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i2260                                                                                                                             ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i238~0                                                                                                                            ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i2597                                                                                                                             ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i3156                                                                                                                             ; Unassigned                  ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i3164~3                                                                                                                           ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i575                                                                                                                              ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|i912                                                                                                                              ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_agent_rsp_fifo|mem[0][51]~_wirecell                                                                                                              ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_to_ccl_mirror_master_m0_rsp_width_adapter|count[1]~1                                                                                             ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_to_ccl_mirror_master_m0_rsp_width_adapter|i848~2                                                                                                 ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_to_debug_master_m0_rsp_width_adapter|count[1]~1                                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|hip_recfg_slave_s0_to_debug_master_m0_rsp_width_adapter|i848~2                                                                                                      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|rsp_demux_002|src0_valid~0                                                                                                                                          ; Unassigned                  ; 98      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|rsp_demux_003|src0_valid~0                                                                                                                                          ; Unassigned                  ; 98      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|rsp_demux_006|src0_valid~SynDup                                                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|rsp_demux_006|src2_valid                                                                                                                                            ; Unassigned                  ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|rsp_demux_006|src3_valid~0                                                                                                                                          ; Unassigned                  ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|rsp_demux_007|src1_valid~0                                                                                                                                          ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_agent_rdata_fifo|i47                                                                                                                              ; Unassigned                  ; 14      ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_agent_rdata_fifo|internal_sclr                                                                                                                    ; Unassigned                  ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_agent_rsp_fifo|i1249                                                                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_agent_rsp_fifo|i1816~3                                                                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_agent_rsp_fifo|i238~0                                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_agent_rsp_fifo|i575                                                                                                                               ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_agent_rsp_fifo|i912                                                                                                                               ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_agent_rsp_fifo|mem[0][51]~_wirecell                                                                                                               ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_agent|i561~0                                                                                                                                      ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_to_debug_master_m0_rsp_width_adapter|count[1]~1                                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|mm_interconnect_0|usr_avmm_slave_s0_to_debug_master_m0_rsp_width_adapter|i848~2                                                                                                       ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|usr_avmm_slave|usr_avmm_slave|cmd_waitrequest~0                                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|avmm_interconnect_inst|usr_avmm_slave|usr_avmm_slave|wait_rise                                                                                                                                               ; Unassigned                  ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~47                                                                                                             ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~76                                                                                                             ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                         ; Unassigned                  ; 393     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|scfifo_component|auto_generated|dpfifo|rtl~SynDup_1                                                                                                       ; Unassigned                  ; 393     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[181]~ERTM0                                                                                                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[191]~ERTM                                                                                                                                      ; Unassigned                  ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[191]~ERTM0                                                                                                                                     ; Unassigned                  ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[63]~ERTM                                                                                                                                       ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data[63]~ERTM0                                                                                                                                      ; Unassigned                  ; 92      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_data_parity[3]~ERTM0                                                                                                                                ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_hdr[58]~ERTM0                                                                                                                                       ; Unassigned                  ; 52      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|tx_st_hdr[63]~ERTM                                                                                                                                        ; Unassigned                  ; 49      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_d[107]~ERTM                                                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_d[127]~ERTM                                                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_parity_d[7]~ERTM                                                                                                                           ; Unassigned                  ; 61      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_data_parity_d[7]~ERTM0                                                                                                                          ; Unassigned                  ; 14      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_hdr_d[119]~ERTM                                                                                                                                 ; Unassigned                  ; 51      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_hdr_d[20]~ERTM                                                                                                                                  ; Unassigned                  ; 19      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch0|usr_tx_st_hdr_d[90]~ERTM0                                                                                                                                 ; Unassigned                  ; 37      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|scfifo_component|auto_generated|dpfifo|rtl~70                                                                                                             ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|tx_st_data[191]~ERTM                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|tx_st_data[63]~ERTM                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_data_d[107]~ERTM                                                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_data_d[127]~ERTM                                                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_data_d[255]~ERTM                                                                                                                                ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_data_d[7]~ERTM                                                                                                                                  ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_data_parity_d[3]~ERTM                                                                                                                           ; Unassigned                  ; 40      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch1|usr_tx_st_data_parity_d[3]~ERTM0                                                                                                                          ; Unassigned                  ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~47                                                                                                             ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~76                                                                                                             ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~SynDup                                                                                                         ; Unassigned                  ; 393     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|scfifo_component|auto_generated|dpfifo|rtl~SynDup_1                                                                                                       ; Unassigned                  ; 393     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|tx_st_data[169]~ERTM                                                                                                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|tx_st_data[191]~ERTM                                                                                                                                      ; Unassigned                  ; 88      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|tx_st_data[63]~ERTM                                                                                                                                       ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|tx_st_empty[2]~ERTM                                                                                                                                       ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch2|tx_st_hdr[63]~ERTM                                                                                                                                        ; Unassigned                  ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_avst_merger_top_inst|cxl_io_avst_merger_ch3|scfifo_component|auto_generated|dpfifo|rtl~70                                                                                                             ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_CPLdat_inst|crdt_counter[4]~ERTM                                                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_CPLdat_inst|crdt_counter[8]~ERTM0                                                                                                                               ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_CPLhdr_inst|crdt_counter[1]~ERTM0                                                                                                                               ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_NPdat_inst|crdt_counter[8]~ERTM0                                                                                                                                ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_NPhdr_inst|i225~0                                                                                                                                               ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_Pdat_inst|crdt_counter[8]~ERTM0                                                                                                                                 ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_credit_add_top_inst|cxl_io_credit_add_Phdr_inst|crdt_counter[6]~ERTM0                                                                                                                                 ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_credit_steal_inst|usr_tx_st_Dcrdt_update[1]                                                                                                                                                           ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i1717~0                                                                                                                                       ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i1717~SynDup                                                                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i1717~SynDup_1                                                                                                                                ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i6991~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i7055~0                                                                                                                                       ; Unassigned                  ; 48      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i7183~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i7247~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i7998~0                                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i8094~0                                                                                                                                       ; Unassigned                  ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i8126~0                                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|i9642~0                                                                                                                                       ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rcrb_end_addr_o[32]~ERTM                                                                                                                      ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rcrb_end_addr_o[38]~ERTM                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_d[124]~ERTM                                                                                                                        ; Unassigned                  ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_d[224]~ERTM                                                                                                                        ; Unassigned                  ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_d[9]~ERTM                                                                                                                          ; Unassigned                  ; 70      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_mrrip_o[163]~ERTM                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_o[109]~ERTM                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_o[213]~ERTM                                                                                                                        ; Unassigned                  ; 61      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_o[21]~ERTM                                                                                                                         ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_p[131]~ERTM                                                                                                                        ; Unassigned                  ; 66      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_p[227]~ERTM                                                                                                                        ; Unassigned                  ; 45      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_data_p[9]~ERTM                                                                                                                          ; Unassigned                  ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_empty_d[1]~ERTM3                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_empty_mrrip_o[1]~ERTM3                                                                                                                  ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_empty_o[1]~ERTM3                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_empty_p[1]~ERTM3                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_d[106]~ERTM                                                                                                                         ; Unassigned                  ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_d[106]~ERTM0                                                                                                                        ; Unassigned                  ; 29      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_d[5]~ERTM                                                                                                                           ; Unassigned                  ; 11      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_d[76]~ERTM0                                                                                                                         ; Unassigned                  ; 19      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_mrrip_o[119]~ERTM0                                                                                                                  ; Unassigned                  ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_o[35]~ERTM0                                                                                                                         ; Unassigned                  ; 39      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_o[75]~ERTM0                                                                                                                         ; Unassigned                  ; 84      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_p[119]~ERTM                                                                                                                         ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_p[119]~ERTM0                                                                                                                        ; Unassigned                  ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_p[5]~ERTM                                                                                                                           ; Unassigned                  ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_p[76]~ERTM0                                                                                                                         ; Unassigned                  ; 16      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_p[95]~ERTM                                                                                                                          ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hdr_p[95]~ERTM0                                                                                                                         ; Unassigned                  ; 16      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_hvalid_mrrip_o~ERTM                                                                                                                     ; Unassigned                  ; 52      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_passthrough_d~ERTM0                                                                                                                     ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_prefix_mrrip_o[7]~ERTM                                                                                                                  ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_prefix_o[11]~ERTM                                                                                                                       ; Unassigned                  ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_prefix_p[7]~ERTM                                                                                                                        ; Unassigned                  ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst0|rx_st_pvalid_p[0]~ERTM                                                                                                                        ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i1717~0                                                                                                                                       ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i1717~SynDup                                                                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i1717~SynDup_1                                                                                                                                ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i6991~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i7055~0                                                                                                                                       ; Unassigned                  ; 48      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i7183~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i7247~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i7998~0                                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i8094~0                                                                                                                                       ; Unassigned                  ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i8126~0                                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|i9642~0                                                                                                                                       ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rcrb_end_addr_o[32]~ERTM                                                                                                                      ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rcrb_end_addr_o[38]~ERTM                                                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_d[181]~ERTM                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_d[9]~ERTM                                                                                                                          ; Unassigned                  ; 90      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_mrrip_o[128]~ERTM                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_mrrip_o[227]~ERTM                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_o[165]~ERTM                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_o[21]~ERTM                                                                                                                         ; Unassigned                  ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_o[69]~ERTM                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_p[195]~ERTM                                                                                                                        ; Unassigned                  ; 95      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_p[3]~ERTM                                                                                                                          ; Unassigned                  ; 82      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_data_p[9]~ERTM                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_empty_d[1]~ERTM2                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_empty_d[1]~ERTM3                                                                                                                        ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_empty_mrrip_o[1]~ERTM                                                                                                                   ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_empty_mrrip_o[1]~ERTM2                                                                                                                  ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_empty_mrrip_o[1]~ERTM3                                                                                                                  ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_empty_o[1]~ERTM2                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_empty_o[1]~ERTM3                                                                                                                        ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_empty_p[1]~ERTM2                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_empty_p[1]~ERTM3                                                                                                                        ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_d[5]~ERTM                                                                                                                           ; Unassigned                  ; 21      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_d[76]~ERTM                                                                                                                          ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_d[76]~ERTM1                                                                                                                         ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_mrrip_o[119]~ERTM0                                                                                                                  ; Unassigned                  ; 21      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_mrrip_o[119]~ERTM1                                                                                                                  ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_mrrip_o[126]~ERTM                                                                                                                   ; Unassigned                  ; 92      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_mrrip_o[64]~ERTM                                                                                                                    ; Unassigned                  ; 88      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_mrrip_o[64]~ERTM0                                                                                                                   ; Unassigned                  ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_o[75]~ERTM0                                                                                                                         ; Unassigned                  ; 73      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_o[75]~ERTM1                                                                                                                         ; Unassigned                  ; 14      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_o[87]~ERTM0                                                                                                                         ; Unassigned                  ; 16      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_o[87]~ERTM1                                                                                                                         ; Unassigned                  ; 34      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_p[119]~ERTM                                                                                                                         ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_hdr_p[119]~ERTM1                                                                                                                        ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_prefix_mrrip_o[7]~ERTM                                                                                                                  ; Unassigned                  ; 33      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst1|rx_st_prefix_o[11]~ERTM                                                                                                                       ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i1717~0                                                                                                                                       ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i1717~SynDup                                                                                                                                  ; Unassigned                  ; 59      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i6991~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i7055~0                                                                                                                                       ; Unassigned                  ; 48      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i7183~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i7247~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i7998~0                                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i8062~0                                                                                                                                       ; Unassigned                  ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i8126~0                                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|i9642~0                                                                                                                                       ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|pass_through_trg~ERTM1                                                                                                                        ; Unassigned                  ; 35      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rcrb_end_addr_o[32]~ERTM                                                                                                                      ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rcrb_end_addr_o[50]~ERTM                                                                                                                      ; Unassigned                  ; 42      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_d[131]~ERTM                                                                                                                        ; Unassigned                  ; 73      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_d[227]~ERTM                                                                                                                        ; Unassigned                  ; 92      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_d[9]~ERTM                                                                                                                          ; Unassigned                  ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_mrrip_o[185]~ERTM                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_mrrip_o[9]~ERTM                                                                                                                    ; Unassigned                  ; 94      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_o[125]~ERTM                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_o[21]~ERTM                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_p[163]~ERTM                                                                                                                        ; Unassigned                  ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_data_p[9]~ERTM                                                                                                                          ; Unassigned                  ; 35      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_d[0]~ERTM3                                                                                                                        ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_d[1]~ERTM0                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_d[1]~ERTM2                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_mrrip_o[0]~ERTM3                                                                                                                  ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_mrrip_o[1]~ERTM                                                                                                                   ; Unassigned                  ; 98      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_mrrip_o[1]~ERTM0                                                                                                                  ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_mrrip_o[1]~ERTM2                                                                                                                  ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_o[0]~ERTM3                                                                                                                        ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_o[1]~ERTM0                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_o[1]~ERTM2                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_p[0]~ERTM3                                                                                                                        ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_p[1]~ERTM0                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_empty_p[1]~ERTM2                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_d[5]~ERTM                                                                                                                           ; Unassigned                  ; 25      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_d[76]~ERTM1                                                                                                                         ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_mrrip_o[119]~ERTM0                                                                                                                  ; Unassigned                  ; 54      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_mrrip_o[119]~ERTM1                                                                                                                  ; Unassigned                  ; 14      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_mrrip_o[126]~ERTM                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_mrrip_o[20]~ERTM                                                                                                                    ; Unassigned                  ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_mrrip_o[67]~ERTM0                                                                                                                   ; Unassigned                  ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_o[120]~ERTM                                                                                                                         ; Unassigned                  ; 70      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_o[120]~ERTM0                                                                                                                        ; Unassigned                  ; 31      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_p[119]~ERTM0                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_hdr_p[119]~ERTM1                                                                                                                        ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_passthrough_d~ERTM0                                                                                                                     ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_prefix_mrrip_o[7]~ERTM                                                                                                                  ; Unassigned                  ; 34      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_prefix_p[15]~ERTM                                                                                                                       ; Unassigned                  ; 34      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst2|rx_st_prefix_p[7]~ERTM                                                                                                                        ; Unassigned                  ; 24      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i1717~0                                                                                                                                       ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i1717~SynDup                                                                                                                                  ; Unassigned                  ; 73      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i6991~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i7055~0                                                                                                                                       ; Unassigned                  ; 48      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i7183~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i7247~0                                                                                                                                       ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i7998~0                                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i8094~0                                                                                                                                       ; Unassigned                  ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i8126~0                                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|i9642~0                                                                                                                                       ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|parse_trg~SynDup_5_ERTM                                                                                                                       ; Unassigned                  ; 24      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|pass_through_trg~ERTM0                                                                                                                        ; Unassigned                  ; 24      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|pass_through_trg~ERTM1                                                                                                                        ; Unassigned                  ; 51      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rcrb_end_addr_o[32]~ERTM                                                                                                                      ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rcrb_end_addr_o[51]~ERTM                                                                                                                      ; Unassigned                  ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_d[131]~ERTM                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_d[227]~ERTM                                                                                                                        ; Unassigned                  ; 85      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_d[9]~ERTM                                                                                                                          ; Unassigned                  ; 61      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_mrrip_o[162]~ERTM                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_o[109]~ERTM                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_o[213]~ERTM                                                                                                                        ; Unassigned                  ; 52      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_o[21]~ERTM                                                                                                                         ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_p[163]~ERTM                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_p[227]~ERTM                                                                                                                        ; Unassigned                  ; 76      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_data_p[9]~ERTM                                                                                                                          ; Unassigned                  ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_empty_d[1]~ERTM2                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_empty_mrrip_o[1]~ERTM                                                                                                                   ; Unassigned                  ; 95      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_empty_mrrip_o[1]~ERTM0                                                                                                                  ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_empty_mrrip_o[1]~ERTM2                                                                                                                  ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_empty_o[1]~ERTM2                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_empty_p[1]~ERTM2                                                                                                                        ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_eop_mrrip_o~ERTM                                                                                                                        ; Unassigned                  ; 24      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_d[106]~ERTM1                                                                                                                        ; Unassigned                  ; 36      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_d[5]~ERTM                                                                                                                           ; Unassigned                  ; 31      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_d[76]~ERTM1                                                                                                                         ; Unassigned                  ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_mrrip_o[119]~ERTM0                                                                                                                  ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_mrrip_o[119]~ERTM1                                                                                                                  ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_o[126]~ERTM0                                                                                                                        ; Unassigned                  ; 3       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_o[35]~ERTM0                                                                                                                         ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_o[75]~ERTM0                                                                                                                         ; Unassigned                  ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_o[75]~ERTM1                                                                                                                         ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_p[119]~ERTM                                                                                                                         ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_p[119]~ERTM1                                                                                                                        ; Unassigned                  ; 31      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_p[5]~ERTM                                                                                                                           ; Unassigned                  ; 31      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_hdr_p[76]~ERTM1                                                                                                                         ; Unassigned                  ; 17      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_d~ERTM                                                                                                                      ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_passthrough_p~ERTM                                                                                                                      ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_avst_parser_inst3|rx_st_prefix_mrrip_o[7]~ERTM                                                                                                                  ; Unassigned                  ; 39      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_0_hdr[5]~ERTM                                                                                                                           ; Unassigned                  ; 15      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_0_hdr[76]~ERTM0                                                                                                                         ; Unassigned                  ; 52      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_1_hdr[5]~ERTM                                                                                                                           ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_1_hdr[76]~ERTM1                                                                                                                         ; Unassigned                  ; 48      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_2_hdr[106]~ERTM1                                                                                                                        ; Unassigned                  ; 30      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_2_hdr[5]~ERTM                                                                                                                           ; Unassigned                  ; 33      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_2_hdr[76]~ERTM1                                                                                                                         ; Unassigned                  ; 19      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_3_hdr[5]~ERTM                                                                                                                           ; Unassigned                  ; 76      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_3_hdr[76]~ERTM                                                                                                                          ; Unassigned                  ; 19      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|dup_rx_st_3_hdr[76]~ERTM1                                                                                                                         ; Unassigned                  ; 47      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_0_data_d[204]~ERTM                                                                                                                          ; Unassigned                  ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_0_data_d[93]~ERTM                                                                                                                           ; Unassigned                  ; 38      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_0_empty_d[1]~ERTM3                                                                                                                          ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_0_passthrough_d~ERTM0                                                                                                                       ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_1_data_d[163]~ERTM                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_1_data_d[227]~ERTM                                                                                                                          ; Unassigned                  ; 85      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_1_empty_d[1]~ERTM2                                                                                                                          ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_1_empty_d[1]~ERTM3                                                                                                                          ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_2_data_d[124]~ERTM                                                                                                                          ; Unassigned                  ; 53      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_2_data_d[224]~ERTM                                                                                                                          ; Unassigned                  ; 92      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_2_data_d[227]~ERTM                                                                                                                          ; Unassigned                  ; 90      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_2_empty_d[0]~ERTM3                                                                                                                          ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_2_empty_d[1]~ERTM2                                                                                                                          ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_2_pvalid_d[0]~ERTM                                                                                                                          ; Unassigned                  ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_3_data_d[131]~ERTM                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_3_data_d[227]~ERTM                                                                                                                          ; Unassigned                  ; 93      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_3_data_d[35]~ERTM                                                                                                                           ; Unassigned                  ; 72      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|rx_st_3_empty_d[1]~ERTM2                                                                                                                          ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|temp_hdr[111]~ERTM0                                                                                                                               ; Unassigned                  ; 40      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|cxl_io_rx_multi_segment|temp_hdr[119]~ERTM0                                                                                                                               ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|i396~0                                                                                                                                                                    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|i396~SynDup                                                                                                                                                               ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|rcrb_end_addr_arbiter[33]~ERTM                                                                                                                                            ; Unassigned                  ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|rcrb_end_addr_arbiter[33]~ERTM0                                                                                                                                           ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|rcrb_end_addr_arbiter[45]~ERTM                                                                                                                                            ; Unassigned                  ; 41      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_rx_avst_parser_multiseg_top|rcrb_end_addr_arbiter[50]~ERTM                                                                                                                                            ; Unassigned                  ; 76      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]                                                                                                       ; Unassigned                  ; 24      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup                                                                                                ; Unassigned                  ; 41      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_1                                                                                              ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rtl~10                                                                                                                 ; Unassigned                  ; 55      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rtl~9                                                                                                                  ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rtl~SynDup_2                                                                                                           ; Unassigned                  ; 139     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                                       ; Unassigned                  ; 30      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|sclr[3]                                                                                                                                                ; Unassigned                  ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]                                                                                                   ; Unassigned                  ; 24      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup                                                                                            ; Unassigned                  ; 35      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_1                                                                                          ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|rtl~10                                                                                                             ; Unassigned                  ; 49      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|rtl~9                                                                                                              ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|rtl~SynDup_2                                                                                                       ; Unassigned                  ; 133     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                                   ; Unassigned                  ; 30      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|hip_err_fifo|sclr[3]                                                                                                                                            ; Unassigned                  ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|i574~1                                                                                                                                                          ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|ip2pm_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]                                                                                                     ; Unassigned                  ; 85      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|ip2pm_fifo|dcfifo_component|auto_generated|rtl~10                                                                                                               ; Unassigned                  ; 76      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|ip2pm_fifo|dcfifo_component|auto_generated|rtl~9                                                                                                                ; Unassigned                  ; 76      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|ip2pm_fifo|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                                     ; Unassigned                  ; 27      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|ip2pm_fifo|sclr[3]                                                                                                                                              ; Unassigned                  ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|pm2ip_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]                                                                                                     ; Unassigned                  ; 91      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|pm2ip_fifo|dcfifo_component|auto_generated|rtl~10                                                                                                               ; Unassigned                  ; 82      ; Clock enable, Write enable ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|pm2ip_fifo|dcfifo_component|auto_generated|rtl~9                                                                                                                ; Unassigned                  ; 82      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|pm2ip_fifo|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                                     ; Unassigned                  ; 27      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|pm2ip_fifo|sclr[3]                                                                                                                                              ; Unassigned                  ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE0_BAR0[0]~1                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE0_BAR0[1]~4                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE0_BAR0[2]~3                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE0_BAR0[3]~2                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE1_BAR0[0]~1                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE1_BAR0[1]~3                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE1_BAR0[2]~5                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR0CORE1_BAR0[3]~7                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE0_BAR2[0]~1                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE0_BAR2[1]~2                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE0_BAR2[2]~3                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE0_BAR2[3]~4                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE1_BAR2[0]~0                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE1_BAR2[1]~1                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE1_BAR2[2]~2                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR2CORE1_BAR2[3]~3                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE0_BAR4[0]~1                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE0_BAR4[1]~3                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE0_BAR4[2]~4                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE0_BAR4[3]~2                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE1_BAR4[0]~1                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE1_BAR4[1]~3                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE1_BAR4[2]~5                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR4CORE1_BAR4[3]~7                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE0_BAR5[0]~1                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE0_BAR5[1]~2                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE0_BAR5[2]~3                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE0_BAR5[3]~4                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE1_BAR5[0]~1                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE1_BAR5[1]~3                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE1_BAR5[2]~5                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BAR5CORE1_BAR5[3]~7                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE0_IOE[0]~0                                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE0_MPL[0]~0                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE0_MSE[0]~6                                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE1_IOE[0]~0                                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE1_MPL[0]~0                                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_BARCTLCORE1_MSE[0]~0                                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE0_DRAINDELAY[0]~1                                                                                 ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE0_DRAINDELAY[1]~2                                                                                 ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE0_DRAINDELAY[2]~3                                                                                 ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE1_DRAINDELAY[0]~0                                                                                 ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE1_DRAINDELAY[1]~2                                                                                 ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_DRAINDELAYCORE1_DRAINDELAY[2]~4                                                                                 ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_LTLGCTRL_STARTTRG[0]~0                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_LTLGSTP_STOPTRG[0]~1                                                                                            ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARL_MCIP[0]~3                                                                                                ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARL_MCLA[0]~0                                                                                                ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARL_MCLA[1]~1                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARL_MCLA[2]~2                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARU_MCUA[0]~3                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARU_MCUA[1]~4                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARU_MCUA[2]~5                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCBARU_MCUA[3]~6                                                                                                ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCCTL_MCEN[0]~1                                                                                                 ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MCCTL_MCNG[0]~0                                                                                                 ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC0RCTL_TCVC0M[0]~5                                                                                         ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC1RCTL_TCVC1M[0]~2                                                                                         ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC1RCTL_VC1ID[0]~0                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC2RCTL_TCVC2M[0]~1                                                                                         ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_MFVCVC2RCTL_VC2ID[0]~0                                                                                          ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE0_VFBAR0[0]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE0_VFBAR0[1]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE0_VFBAR0[2]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE0_VFBAR0[3]~4                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE1_VFBAR0[0]~0                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE1_VFBAR0[1]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE1_VFBAR0[2]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR0CORE1_VFBAR0[3]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE0_VFBAR1[0]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE0_VFBAR1[1]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE0_VFBAR1[2]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE0_VFBAR1[3]~4                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE1_VFBAR1[0]~0                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE1_VFBAR1[1]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE1_VFBAR1[2]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR1CORE1_VFBAR1[3]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE0_VFBAR4[0]~0                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE0_VFBAR4[1]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE0_VFBAR4[2]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE0_VFBAR4[3]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE1_VFBAR4[0]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE1_VFBAR4[1]~4                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE1_VFBAR4[2]~5                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR4CORE1_VFBAR4[3]~6                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE0_VFBAR5[0]~0                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE0_VFBAR5[1]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE0_VFBAR5[2]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE0_VFBAR5[3]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE1_VFBAR5[0]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE1_VFBAR5[1]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE1_VFBAR5[2]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF0VFBAR5CORE1_VFBAR5[3]~4                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE0_VFBAR0[0]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE0_VFBAR0[1]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE0_VFBAR0[2]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE0_VFBAR0[3]~4                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE1_VFBAR0[0]~0                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE1_VFBAR0[1]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE1_VFBAR0[2]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR0CORE1_VFBAR0[3]~4                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE0_VFBAR1[0]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE0_VFBAR1[1]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE0_VFBAR1[2]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE0_VFBAR1[3]~4                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE1_VFBAR1[0]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE1_VFBAR1[1]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE1_VFBAR1[2]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR1CORE1_VFBAR1[3]~4                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE0_VFBAR4[0]~0                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE0_VFBAR4[1]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE0_VFBAR4[2]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE0_VFBAR4[3]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE1_VFBAR4[0]~0                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE1_VFBAR4[1]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE1_VFBAR4[2]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR4CORE1_VFBAR4[3]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE0_VFBAR5[0]~0                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE0_VFBAR5[1]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE0_VFBAR5[2]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE0_VFBAR5[3]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE1_VFBAR5[0]~0                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE1_VFBAR5[1]~1                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE1_VFBAR5[2]~2                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_PF1VFBAR5CORE1_VFBAR5[3]~3                                                                                      ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_VFBARCTLCORE0_PF0VFMSE[0]~0                                                                                     ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_VFBARCTLCORE0_PF1VFMSE[0]~0                                                                                     ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_VFBARCTLCORE1_PF0VFMSE[0]~1                                                                                     ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_VFBARCTLCORE1_PF1VFMSE[0]~0                                                                                     ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_WATERMARKCORE0_WATERMARK[0]~1                                                                                   ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_WATERMARKCORE0_WATERMARK[1]~2                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_WATERMARKCORE1_WATERMARK[0]~2                                                                                   ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|cmb_adapter_cfg_rdl|cmb_adapter_cfg|up_WATERMARKCORE1_WATERMARK[1]~3                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1                                                                                                                                          ; Unassigned                  ; 116     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_1                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_10                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_11                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_12                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_13                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_14                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_15                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_16                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_17                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_18                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_19                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_2                                                                                                                                 ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_20                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_21                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_22                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_23                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_24                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_25                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_26                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_27                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_28                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_29                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_30                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_31                                                                                                                                ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_31_wirecell                                                                                                                       ; Unassigned                  ; 12      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_32                                                                                                                                ; Unassigned                  ; 66      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_32_wirecell                                                                                                                       ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_33                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_34                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_35                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_36                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_37                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_38                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_39                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_3_wirecell                                                                                                                        ; Unassigned                  ; 83      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_40                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_41                                                                                                                                ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_41_wirecell                                                                                                                       ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_43                                                                                                                                ; Unassigned                  ; 72      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_43_wirecell                                                                                                                       ; Unassigned                  ; 29      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_4_wirecell                                                                                                                        ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_5                                                                                                                                 ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_5_wirecell                                                                                                                        ; Unassigned                  ; 9       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_6                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_7                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_8                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp1~SynDup_9                                                                                                                                 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|pld_rst_n_cp2                                                                                                                                          ; Unassigned                  ; 7       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|cpl_rx_crd|i100~2                                                                                                         ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|cpl_rx_crd|i44~1                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|cpl_rx_crd|rx_Dcrdt_update_cnt[3]~ERTM                                                                                    ; Unassigned                  ; 18      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|np_rx_crd|i100~2                                                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|np_rx_crd|i44~1                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|p_rx_crd|i100~2                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_crd_lmt_inst|p_rx_crd|i44~1                                                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|i4780~2                                                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|i4788~1                                                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|i4796~2                                                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|i4804~3                                                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|rd_en_sdc~1        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|rd_en_sdc~1        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|rd_en_sdc~1        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|rd_en_sdc~0        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|rd_en_sdc~1        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|rd_en_sdc~1        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|rd_en_sdc~1        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|rd_en_sdc~1        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|rd_en_sdc~0        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|rd_en_sdc~SynDup   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 45      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|rd_en_sdc~0        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|rd_en_sdc~SynDup   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 45      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|rd_en_sdc~0        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|rd_en_sdc~SynDup   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|rd_en_sdc~1        ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|rd_en_sdc~SynDup_2 ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]            ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup     ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_1   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|sclr[3]~SynDup_2   ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|wr_en_sdc~0        ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|wr_en_sdc~SynDup   ; Unassigned                  ; 261     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~24    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~25    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~26    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~27    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~28    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~29    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~30    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~31    ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|rtl~6                           ; Unassigned                  ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|rd_en_sdc~0                                                     ; Unassigned                  ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|sclr[3]                                                         ; Unassigned                  ; 104     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~0 ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~1 ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|rtl~0                       ; Unassigned                  ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|rtl~1                       ; Unassigned                  ; 27      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|sclr[3]                                                     ; Unassigned                  ; 82      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_en~_wirecell                                                         ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|i1227~3                                                                       ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|i1227~5                                                                       ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|i651~1                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|i663~1                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|i675~1                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|rtl~7                             ; Unassigned                  ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                      ; Unassigned                  ; 163     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|rd_en_sdc~0                                                       ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|sclr[3]                                                           ; Unassigned                  ; 117     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|sclr[3]~SynDup                                                    ; Unassigned                  ; 63      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|sclr[3]~SynDup_1                                                  ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|rtl~7                             ; Unassigned                  ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                      ; Unassigned                  ; 163     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|rd_en_sdc~0                                                       ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|sclr[3]                                                           ; Unassigned                  ; 117     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|sclr[3]~SynDup                                                    ; Unassigned                  ; 63      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|sclr[3]~SynDup_1                                                  ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|dcfifo_component|auto_generated|rtl~7                             ; Unassigned                  ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                      ; Unassigned                  ; 163     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|rd_en_sdc~0                                                       ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|sclr[3]                                                           ; Unassigned                  ; 117     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|sclr[3]~SynDup                                                    ; Unassigned                  ; 63      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|sclr[3]~SynDup_1                                                  ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|rtl~7                             ; Unassigned                  ; 36      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                      ; Unassigned                  ; 163     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|rd_en_sdc~0                                                       ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|sclr[3]                                                           ; Unassigned                  ; 117     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|sclr[3]~SynDup                                                    ; Unassigned                  ; 63      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|sclr[3]~SynDup_1                                                  ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~24          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~25          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~26          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~27          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~28          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~29          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~30          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~31          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|rtl~6                                 ; Unassigned                  ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|rtl~7                                 ; Unassigned                  ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|sclr[3]                                                               ; Unassigned                  ; 104     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_crd_type_s2_f[0]~ERTM                                                                                          ; Unassigned                  ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s0|i521~2                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s0|i575~0                                                                                           ; Unassigned                  ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s0|tlp_crd_type[0]~ERTM                                                                             ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s1|i521~2                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s1|i575~0                                                                                           ; Unassigned                  ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s1|tlp_crd_type[0]~ERTM                                                                             ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s2|i521~2                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s2|i575~1                                                                                           ; Unassigned                  ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s2|tlp_crd_type[0]~ERTM                                                                             ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s3|i521~2                                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s3|i575~1                                                                                           ; Unassigned                  ; 54      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|tlp_hdr_decode_s3|tlp_crd_type[0]~ERTM                                                                             ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp1                                                                                                                             ; Unassigned                  ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2                                                                                                                             ; Unassigned                  ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_1_wirecell                                                                                                           ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_2_wirecell                                                                                                           ; Unassigned                  ; 86      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_3_wirecell                                                                                                           ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_4_wirecell                                                                                                           ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|pld_rst_n_cp2~SynDup_wirecell                                                                                                             ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1067~0                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1079~0                                                                                                                   ; Unassigned                  ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1091~0                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1107~0                                                                                                                   ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1139~0                                                                                                                   ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1447~0                                                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1447~1                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1447~2                                                                                                                   ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1493~0                                                                                                                   ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|i1533~0                                                                                                                   ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|pld_prim_clkx|dcfifo_component|auto_generated|rtl~6                                                                       ; Unassigned                  ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|pld_prim_clkx|dcfifo_component|auto_generated|rtl~7                                                                       ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|pld_prim_clkx|sclr[3]                                                                                                     ; Unassigned                  ; 60      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|cmb_tx_ph_crdup_i[7]~ERTM                                                                  ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|i430~7                                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|i450~5                                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|i470~3                                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_crd_lmt_inst|tx_core_crd[0].tx_cmb_core_crd|i482~4                                                                                     ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|i136~1                                                                                                             ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|i227~1                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|i314~1                                                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|i54~0                                                                                                              ; Unassigned                  ; 10      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|pld_rst_n_f~_wirecell                                                                                              ; Unassigned                  ; 22      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~0                                            ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~1                                            ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rtl~6                                                                  ; Unassigned                  ; 25      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rtl~7                                                                  ; Unassigned                  ; 34      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|sclr[3]                                                                                                ; Unassigned                  ; 64      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|rd_en_sdc~0              ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|rd_en_sdc~SynDup         ; Unassigned                  ; 270     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|rd_en_sdc~SynDup_3       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]                  ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup           ; Unassigned                  ; 70      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_1         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_2         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|wr_en_sdc~0              ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|wr_en_sdc~SynDup         ; Unassigned                  ; 270     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|rd_en_sdc~0              ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|rd_en_sdc~SynDup         ; Unassigned                  ; 270     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|rd_en_sdc~SynDup_3       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]                  ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup           ; Unassigned                  ; 70      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_1         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_2         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|wr_en_sdc~0              ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|wr_en_sdc~SynDup         ; Unassigned                  ; 270     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|rd_en_sdc~0              ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|rd_en_sdc~SynDup         ; Unassigned                  ; 270     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|rd_en_sdc~SynDup_3       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]                  ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup           ; Unassigned                  ; 70      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_1         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_2         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|wr_en_sdc~0              ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|wr_en_sdc~SynDup         ; Unassigned                  ; 270     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|rd_en_sdc~0              ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|rd_en_sdc~SynDup         ; Unassigned                  ; 270     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|rd_en_sdc~SynDup_3       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]                  ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup           ; Unassigned                  ; 70      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_1         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_2         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|wr_en_sdc~0              ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|wr_en_sdc~SynDup         ; Unassigned                  ; 270     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|rd_en_sdc~0              ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|rd_en_sdc~SynDup         ; Unassigned                  ; 270     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|rd_en_sdc~SynDup_3       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]                  ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup           ; Unassigned                  ; 70      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_1         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|sclr[3]~SynDup_2         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|wr_en_sdc~0              ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|wr_en_sdc~SynDup         ; Unassigned                  ; 270     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|rd_en_sdc~0              ; Unassigned                  ; 14      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|rd_en_sdc~SynDup         ; Unassigned                  ; 270     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|rd_en_sdc~SynDup_3       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]                  ; Unassigned                  ; 143     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup           ; Unassigned                  ; 70      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_1         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|sclr[3]~SynDup_2         ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|wr_en_sdc~0              ; Unassigned                  ; 44      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|wr_en_sdc~SynDup         ; Unassigned                  ; 270     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_data_rd_en_s2_i_f_cp5~SynDup_wirecell                                          ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_hdr_dout_f[131]~ERTM0                                                          ; Unassigned                  ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|fifo_hdr_dout_f[63]~ERTM0                                                           ; Unassigned                  ; 99      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~24           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~25           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~26           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~27           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~28           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~29           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~30           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~31           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|rtl~6                                  ; Unassigned                  ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|rtl~7                                  ; Unassigned                  ; 37      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|sclr[3]                                                                ; Unassigned                  ; 104     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rtl~0                                      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rtl~7                                      ; Unassigned                  ; 40      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rtl~8                                      ; Unassigned                  ; 61      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                               ; Unassigned                  ; 121     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|sclr[3]                                                                    ; Unassigned                  ; 130     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|sclr[3]~SynDup                                                             ; Unassigned                  ; 21      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|sclr[3]~SynDup_1                                                           ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~50                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~51                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~52                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~53                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~54                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~55                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~56                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~57                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~58                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~59                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~60                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~61                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~62                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~63                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~64                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|fifo_lutram|wr_decode|rtl~65                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rtl~6                                       ; Unassigned                  ; 53      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rtl~7                                       ; Unassigned                  ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|sclr[3]                                                                     ; Unassigned                  ; 125     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_rst_n_f                                                                         ; Unassigned                  ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s0_i[191]~ERTM                                                    ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s0_i[55]~ERTM                                                     ; Unassigned                  ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s0_i[63]~ERTM                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s2_i[191]~ERTM                                                    ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s2_i[56]~ERTM                                                     ; Unassigned                  ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_data_s2_i[63]~ERTM                                                     ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_hdr_s0_i[15]~ERTM                                                      ; Unassigned                  ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_hdr_s0_i[63]~ERTM                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_hdr_s2_i[15]~ERTM                                                      ; Unassigned                  ; 20      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|pld_tx.tx_st_hdr_s2_i[63]~ERTM                                                      ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ccl_mirror_avmm_master_inst|i675~1                                                                                                            ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i                                                                                                            ; Unassigned                  ; 8       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_1_wirecell                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_2_wirecell                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_3_wirecell                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_4_wirecell                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_5_wirecell                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LU_pwr_ok_rst_b_i~SynDup_6_wirecell                                                                                          ; Unassigned                  ; 37      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUplrm_rst_b_i~SynDup_1_wirecell                                                                                             ; Unassigned                  ; 76      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUplrm_rst_b_i~SynDup_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUpwr_rst_b_i~SynDup_wirecell                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUpwr_rst_b_i~_wirecell                                                                                                      ; Unassigned                  ; 44      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i                                                                                                                  ; Unassigned                  ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_10_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_11_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_120_wirecell                                                                                              ; Unassigned                  ; 72      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_121_wirecell                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_122_wirecell                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_123_wirecell                                                                                              ; Unassigned                  ; 61      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_124                                                                                                       ; Unassigned                  ; 57      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_124_wirecell                                                                                              ; Unassigned                  ; 16      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_129                                                                                                       ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_129_wirecell                                                                                              ; Unassigned                  ; 79      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_12_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_13_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_14_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_15_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_16_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_17_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_18_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_19_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_1_wirecell                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_20_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_21_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_22_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_23_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_24_wirecell                                                                                               ; Unassigned                  ; 74      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_27_wirecell                                                                                               ; Unassigned                  ; 7       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_28_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_29_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_2_wirecell                                                                                                ; Unassigned                  ; 88      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_3                                                                                                         ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_30_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_31_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_32_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_33_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_34_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_35_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_36_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_37_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_38_wirecell                                                                                               ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_40_wirecell                                                                                               ; Unassigned                  ; 88      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_41_wirecell                                                                                               ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_42_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_43_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_44_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_45_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_46_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_47_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_48_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_49_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_4_wirecell                                                                                                ; Unassigned                  ; 36      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_50_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_51_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_52_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_53_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_54_wirecell                                                                                               ; Unassigned                  ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_56_wirecell                                                                                               ; Unassigned                  ; 69      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_57_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_58_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_59_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_5_wirecell                                                                                                ; Unassigned                  ; 43      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_60_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_61_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_62_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_63_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_64_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_65_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_66_wirecell                                                                                               ; Unassigned                  ; 34      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_67_wirecell                                                                                               ; Unassigned                  ; 57      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_68_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_69_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_6_wirecell                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_70_wirecell                                                                                               ; Unassigned                  ; 14      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_71_wirecell                                                                                               ; Unassigned                  ; 47      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_72_wirecell                                                                                               ; Unassigned                  ; 46      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_73_wirecell                                                                                               ; Unassigned                  ; 47      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_74_wirecell                                                                                               ; Unassigned                  ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_75_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_76_wirecell                                                                                               ; Unassigned                  ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_77_wirecell                                                                                               ; Unassigned                  ; 23      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_78_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_79_wirecell                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_7_wirecell                                                                                                ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_80_wirecell                                                                                               ; Unassigned                  ; 19      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_81_wirecell                                                                                               ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_8_wirecell                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|LUreset_b_i~SynDup_9_wirecell                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|perst_and_pwrgd                                                                                                              ; Unassigned                  ; 139     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|cmb_avmm_master_inst|i725~1                                                                                                                   ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|ATLaddr_i[17]~ERTM                                                                                                      ; Unassigned                  ; 64      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|ATLmemread_i~ERTM                                                                                                       ; Unassigned                  ; 63      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|ATLtag_i[7]~ERTM                                                                                                        ; Unassigned                  ; 44      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|ATLtclass_i[2]~ERTM                                                                                                     ; Unassigned                  ; 53      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|dynamic_reqid[14]~ERTM                                                                                                  ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|i5359~0                                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|i7686~1                                                                                                                 ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_arbiter1|i7686~SynDup                                                                                                            ; Unassigned                  ; 38      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|aunit|a_m_rdy_msk1|QmgpMFC_TRANS_GATE|i343~1                                                                                             ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qmunit|QMGP|QAmgpaddr[17]~ERTM                                                                                                           ; Unassigned                  ; 54      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qmunit|QMGP|QAmgpaddr[17]~ERTM0                                                                                                          ; Unassigned                  ; 53      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qmunit|QMGP|i1340~1                                                                                                                      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qmunit|QMGP|i516~0                                                                                                                       ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpQueue|TargetQslot1[27]~ERTM                                                                                                    ; Unassigned                  ; 78      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpQueue|TargetQslot1[52]~ERTM                                                                                                    ; Unassigned                  ; 46      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QAtaddr[17]~ERTM                                                                                                        ; Unassigned                  ; 54      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QAttag[7]~ERTM                                                                                                          ; Unassigned                  ; 40      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData0[190]~ERTM                                                                                                        ; Unassigned                  ; 86      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData1[190]~ERTM                                                                                                        ; Unassigned                  ; 86      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData2[190]~ERTM                                                                                                        ; Unassigned                  ; 86      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|QData3[190]~ERTM                                                                                                        ; Unassigned                  ; 86      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i1239~0                                                                                                                 ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i4358~2                                                                                                                 ; Unassigned                  ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i4358~SynDup_1                                                                                                          ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i4358~SynDup_2                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i4614~0                                                                                                                 ; Unassigned                  ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i4614~SynDup                                                                                                            ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i4614~SynDup_1                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i4870~0                                                                                                                 ; Unassigned                  ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i4870~SynDup                                                                                                            ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i4870~SynDup_1                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i5126~0                                                                                                                 ; Unassigned                  ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i5126~SynDup                                                                                                            ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|TgpSlicer|i5126~SynDup_1                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rtl~8                                                                                     ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rtl~9                                                                                     ; Unassigned                  ; 60      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                                                                              ; Unassigned                  ; 128     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rtl~SynDup_2                                                                              ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|sclr[3]                                                                                                                   ; Unassigned                  ; 72      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|sclr[3]~SynDup                                                                                                            ; Unassigned                  ; 28      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|sclr[3]~SynDup_1                                                                                                          ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gticpctl1|i2455~0                                                                                                         ; Unassigned                  ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtidq1|i1557~0                                                                                                            ; Unassigned                  ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtidq1|i1557~SynDup                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtidq1|i1557~SynDup_1                                                                                                     ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtihq1|i1216~0                                                                                                            ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtihq1|i1216~SynDup                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtihq1|i1411~0                                                                                                            ; Unassigned                  ; 89      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtihq1|i1411~SynDup                                                                                                       ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtiqc1|i237~1                                                                                                             ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtiqc1|i284~1                                                                                                             ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtiqc1|i996~0                                                                                                             ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtiqc1|qc_dq_wren_i~SynDup                                                                                                ; Unassigned                  ; 514     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtiqc1|qc_hq_wren_i~SynDup                                                                                                ; Unassigned                  ; 378     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtprs1|i586~1                                                                                                             ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtprs1|i633~0                                                                                                             ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtprs1|i680~0                                                                                                             ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|gtprs1|i727~0                                                                                                             ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|held_err[4]~0                                                                                                             ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|i3883~1                                                                                                                   ; Unassigned                  ; 10      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gtm1|gterrlog1|gt_hiperrlog1|i1301~0                                                                                           ; Unassigned                  ; 28      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gtm1|gterrlog1|gt_hiperrlog1|i1301~SynDup                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gtm1|gterrlog1|i3530~1                                                                                                         ; Unassigned                  ; 61      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gtm1|gterrlog1|i3530~SynDup                                                                                                    ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_RSSAI_prefix_valid_q~ERTM                                                                                          ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_data_q[167]~ERTM                                                                                                   ; Unassigned                  ; 64      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_data_q[182]~ERTM                                                                                                   ; Unassigned                  ; 92      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_data_q[191]~ERTM                                                                                                   ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_hdr_final_q[5]~ERTM                                                                                                ; Unassigned                  ; 29      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|cmb_tx_hdr_final_q[75]~ERTM                                                                                               ; Unassigned                  ; 81      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gtopf1|i1495~0                                                                                                            ; Unassigned                  ; 22      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gtopf1|pf_hq_hdr_q[127]~ERTM                                                                                              ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gtopf1|pf_hq_hdr_q[5]~ERTM                                                                                                ; Unassigned                  ; 13      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gtopf1|pf_hq_hdr_q[75]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|gtoqc1|i102~1                                                                                                             ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|i1316~SynDup                                                                                                              ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|pf_gto_tx_Data_q[191]~ERTM                                                                                                ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|pf_gto_tx_Data_q[255]~ERTM                                                                                                ; Unassigned                  ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|pf_gto_tx_Data_q[28]~ERTM                                                                                                 ; Unassigned                  ; 29      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|pf_gto_tx_Data_q[63]~ERTM                                                                                                 ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|pf_gto_tx_Hdr_q[75]~ERTM                                                                                                  ; Unassigned                  ; 58      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|pf_gto_tx_Hdr_q[79]~ERTM                                                                                                  ; Unassigned                  ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|pf_gto_tx_RSSAI_valid_q~ERTM                                                                                              ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gto1|send_val_tlp~_wirecell                                                                                                    ; Unassigned                  ; 4       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~0                                                                                                               ; Unassigned                  ; 71      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup                                                                                                          ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup_1                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup_2                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup_3                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|errorlog1|i2456~SynDup_4                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator11|G1addr[16]~ERTM                                                                                                     ; Unassigned                  ; 5       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator11|G1addr[17]~ERTM                                                                                                     ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator11|G1addr[4]~ERTM0                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator11|i386~0                                                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator21|i1738~0                                                                                                             ; Unassigned                  ; 50      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator21|i1994~0                                                                                                             ; Unassigned                  ; 56      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator21|i1994~SynDup                                                                                                        ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gunit|generator21|i1994~SynDup_1                                                                                                      ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|LUcxl_rst_b~0                                                                                                    ; Unassigned                  ; 55      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|LUcxl_rst_b~SynDup                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|LUcxl_rst_b~SynDup_1                                                                                             ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|LUcxl_rst_b~SynDup_2                                                                                             ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|LUcxl_rst_b~SynDup_3                                                                                             ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10034~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10078~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10132~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10170~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10208~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10246~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1027~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1027~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1027~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1027~3                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10326~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10326~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10326~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10326~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10470~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10470~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10470~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10470~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10614~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10614~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10614~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10614~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10759~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10759~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10759~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10759~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i10869~1                                                                           ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11105~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11142~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11179~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11216~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11258~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11295~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11332~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11369~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11562~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11562~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11626~0                                                                           ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11655~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11711~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11750~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11796~1                                                                           ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11899~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1192~0                                                                            ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i11955~0                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12074~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12153~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12153~10                                                                          ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12198~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12376~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12420~0                                                                           ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12504~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12504~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12574~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12574~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12722~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12778~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12834~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1286~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12916~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i12951~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13044~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13044~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13044~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13044~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1309~0                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13190~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13190~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13190~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13190~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13335~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13335~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13335~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13335~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13481~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13481~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13481~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13481~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13627~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13627~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13627~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13627~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13774~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13774~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13774~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13774~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13919~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13919~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13919~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i13919~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14065~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14065~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14065~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14065~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1418~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14403~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14440~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14477~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14514~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14556~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14593~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1462~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14630~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14667~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14693~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14725~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14757~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14789~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14844~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14881~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14918~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14955~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i14999~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15036~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1506~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15073~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15110~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15131~1                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15293~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15293~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15384~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15384~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15476~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15476~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1550~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15568~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15568~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15661~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15661~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15752~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15752~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15844~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15844~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15936~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i15936~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1607~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1645~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16798~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16798~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16798~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16798~6                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1683~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16945~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16945~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16945~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i16945~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17092~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17092~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17092~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17092~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1721~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17240~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17240~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17240~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17240~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17387~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17387~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17387~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17387~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17535~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17535~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17535~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17535~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17683~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17683~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17683~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17683~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1774~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17832~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17832~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17832~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i17832~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1791~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18262~0                                                                           ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18475~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18475~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18475~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1856~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18621~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18621~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18621~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18621~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1873~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18740~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18775~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18810~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18845~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18866~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i18922~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19038~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19070~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19099~0                                                                           ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i192~0                                                                             ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19308~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19308~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19308~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19308~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19410~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1942~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19466~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19510~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19566~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i1959~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19632~0                                                                           ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19673~3                                                                           ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19724~0                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19774~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19774~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i19817~0                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20065~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20065~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20065~2                                                                           ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20188~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20188~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20188~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20188~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2024~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20332~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20332~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20332~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20332~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2041~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20476~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20476~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20476~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20476~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20621~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20621~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20621~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20621~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20765~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20765~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20765~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20765~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20910~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20910~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20910~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i20910~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21055~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21055~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21055~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21055~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2110~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21201~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21201~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21201~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21201~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2127~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21345~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21345~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21345~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21345~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21490~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21490~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21490~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21490~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21635~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21635~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21635~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21635~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21781~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21781~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21781~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21781~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21926~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21926~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21926~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i21926~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2192~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22072~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22072~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22072~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22072~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2209~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22218~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22218~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22218~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22218~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22365~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22365~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22365~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22365~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22509~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22509~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22509~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22509~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22654~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22654~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22654~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22654~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22799~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22799~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22799~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22799~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2279~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22945~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22945~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22945~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i22945~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2296~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23090~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23090~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23090~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23090~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23236~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23236~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23236~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23236~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23382~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23382~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23382~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23382~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23529~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23529~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23529~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23529~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2361~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23674~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23674~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23674~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23674~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2378~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i237~1                                                                             ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23820~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23820~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23820~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23820~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23966~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23966~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23966~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i23966~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24113~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24113~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24113~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24113~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24259~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24259~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24259~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24259~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24406~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24406~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24406~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24406~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2447~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24553~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24553~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24553~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24553~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2464~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24701~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24701~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24701~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24701~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24845~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24845~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24845~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24845~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24990~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24990~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24990~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i24990~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25135~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25135~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25135~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25135~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25281~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25281~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25281~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25281~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2529~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25426~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25426~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25426~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25426~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2546~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25572~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25572~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25572~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25572~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25718~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25718~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25718~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25718~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25865~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25865~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25865~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i25865~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26010~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26010~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26010~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26010~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i260~1                                                                             ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26156~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26156~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26156~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26156~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2616~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26302~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26302~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26302~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26302~3                                                                           ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2633~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26449~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26449~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26449~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26449~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26595~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26595~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26595~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26595~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26742~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26742~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26742~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26742~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26889~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26889~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26889~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i26889~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2698~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27037~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27037~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27037~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27037~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2715~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27182~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27182~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27182~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27182~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27328~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27328~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27328~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27328~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27474~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27474~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27474~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27474~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27621~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27621~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27621~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27621~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27767~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27767~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27767~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27767~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2785~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27914~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27914~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27914~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i27914~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2802~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28061~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28061~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28061~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28061~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28209~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28209~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28209~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28209~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28355~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28355~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28355~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28355~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28502~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28502~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28502~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28502~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28649~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28649~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28649~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28649~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2867~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28797~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28797~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28797~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28797~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2884~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28944~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28944~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28944~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i28944~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29092~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29092~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29092~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29092~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29240~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29240~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29240~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29240~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29389~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29389~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29389~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29389~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29533~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29533~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29533~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29533~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2955~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29678~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29678~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29678~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29678~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i2972~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29896~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29896~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29896~4                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i29896~5                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30043~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30043~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30043~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30043~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30188~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30188~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30188~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30188~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30334~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30334~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30334~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30334~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3037~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30455~0                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30526~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3054~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30561~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30596~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30631~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30672~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30707~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30733~0                                                                           ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30783~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30818~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30862~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i30862~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31370~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31370~1                                                                           ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31457~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31457~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31457~2                                                                           ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31551~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31586~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i31621~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3170~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32307~0                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32405~0                                                                           ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32484~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32484~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32484~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32484~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32631~0                                                                           ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32711~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32711~1                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32711~2                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32711~3                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32829~0                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32866~0                                                                           ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i32967~0                                                                           ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i33032~0                                                                           ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i337~1                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i355~1                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3832~0                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i383~0                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3862~0                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3892~0                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3922~0                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i3968~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4003~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4038~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4073~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4116~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4151~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4186~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4221~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4260~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4295~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4330~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4365~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4405~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4440~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4475~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4510~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4550~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4585~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i458~0                                                                             ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4620~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4655~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4696~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4731~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4766~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i477~0                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4801~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4851~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4851~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4921~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4921~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4998~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i4998~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5068~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5068~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5136~0                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5176~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5176~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5252~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5308~0                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5408~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5478~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5478~10                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5554~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5554~9                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5624~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5624~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5674~0                                                                            ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5706~0                                                                            ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5738~0                                                                            ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5770~0                                                                            ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5805~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5861~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5861~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i5861~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i594~1                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i594~12                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i594~19                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i594~28                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6006~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6006~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6006~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6006~3                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6105~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6161~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6161~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6161~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6307~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6307~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6307~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6307~3                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6405~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6461~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6461~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6461~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6606~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6606~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6606~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6606~3                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6705~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6761~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6761~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6761~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6907~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6907~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6907~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i6907~3                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7010~0                                                                            ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7073~0                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7107~0                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7130~0                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7186~0                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7259~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7277~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7326~3                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7326~6                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i738~0                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i738~1                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i738~2                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i738~3                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7435~0                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7590~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7590~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7905~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i7965~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8002~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8536~0                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8550~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8606~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8662~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8724~0                                                                            ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8762~0                                                                            ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i8806~0                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i882~0                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i882~1                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i882~2                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i882~3                                                                             ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9130~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9130~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9209~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9209~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9293~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9293~2                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9357~0                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9502~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9502~7                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9563~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9582~0                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9694~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9711~0                                                                            ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9727~0                                                                            ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9791~0                                                                            ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9862~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9862~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9946~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_glb_regs_2_rdl|cmb_global|i9990~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i47703~0                                                                              ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i47922~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i47922~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i47922~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i47922~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i48106~0                                                                              ; Unassigned                  ; 34      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i49020~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i49104~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i49188~0                                                                              ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i49646~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i49730~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i49826~1                                                                              ; Unassigned                  ; 58      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i50176~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i50336~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i50420~0                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i50832~1                                                                              ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51028~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51112~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51664~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51664~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51748~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51848~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51848~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51940~0                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i51972~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52056~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52160~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52160~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52284~0                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52352~0                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52388~0                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52578~0                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52578~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52708~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i52792~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53340~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53424~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53528~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53528~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i53972~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54004~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54181~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54181~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54637~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54637~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54637~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54637~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54824~0                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i54868~0                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55400~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55400~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55400~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55400~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55572~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55656~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55900~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i55900~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56167~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56198~0                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56238~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56322~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56610~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56610~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56908~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i56908~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57512~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57612~0                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57665~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i57684~1                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58157~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58157~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58452~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58452~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58452~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58452~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58652~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58652~1                                                                              ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58744~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58772~0                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i58944~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i59028~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i59096~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i59180~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i59656~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i59740~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60124~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60124~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60124~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60124~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60476~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60476~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60746~4                                                                              ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i60982~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61066~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61170~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61170~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61362~1                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61423~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61544~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61544~1                                                                              ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61635~2                                                                              ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61906~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i61990~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62182~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62182~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62182~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62182~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62422~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62422~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62582~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62582~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62790~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i62790~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63360~0                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63360~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63360~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63360~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63542~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63632~0                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63944~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i63944~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64067~1                                                                              ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64210~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64330~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64330~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64502~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i64586~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65072~2                                                                              ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65236~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i65320~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67086~0                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67170~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67274~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67274~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67410~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf0_regs_2_rdl|cmb_pf0|i67446~0                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11054~0                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11071~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11090~1                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11561~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11561~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11685~0                                                                              ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11850~0                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11850~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11850~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i11850~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12066~0                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12096~0                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12140~0                                                                              ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12494~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12494~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12494~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12494~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12719~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12719~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12934~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12934~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12934~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i12934~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i13100~1                                                                              ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i13946~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14014~0                                                                              ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14194~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14194~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14194~2                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14194~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14462~0                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14939~0                                                                              ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i14970~0                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i15408~0                                                                              ; Unassigned                  ; 6       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i15408~1                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|ctrl_stat_regs|cmb_pf1_regs_2_rdl|cmb_pf1|i15664~0                                                                              ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|PQcfgdata_i_f[163]~ERTM                                                                                               ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|PQcfgdata_i_f[191]~ERTM                                                                                               ; Unassigned                  ; 92      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|PQcfgdata_i_f[63]~ERTM                                                                                                ; Unassigned                  ; 32      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|i416~1                                                                                                                ; Unassigned                  ; 19      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pdecode1|i607~1                                                                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pdecode1|i7743~1                                                                                                                ; Unassigned                  ; 13      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pexpbyten1|i788~0                                                                                                               ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pintr1|CORARB|i746~1                                                                                                            ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pintr1|FATARB|i1796~2                                                                                                           ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pintr1|NFATARB|i1788~2                                                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pintr1|i2629~2                                                                                                                  ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|decode3|rtl~0                       ; Unassigned                  ; 112     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|decode3|rtl~1                       ; Unassigned                  ; 112     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|scfifo_component|auto_generated|dpfifo|rtl~102                                                          ; Unassigned                  ; 31      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|scfifo_component|auto_generated|dpfifo|rtl~104                                                          ; Unassigned                  ; 30      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|scfifo_component|auto_generated|dpfifo|rtl~67                                                           ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|scfifo_component|auto_generated|dpfifo|rtl~82                                                           ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|SB_ReqQue_fifo|sclr[3]                                                                                                 ; Unassigned                  ; 64      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|decode3|rtl~0                        ; Unassigned                  ; 112     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|decode3|rtl~1                        ; Unassigned                  ; 112     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|scfifo_component|auto_generated|dpfifo|rtl~105                                                           ; Unassigned                  ; 33      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|scfifo_component|auto_generated|dpfifo|rtl~107                                                           ; Unassigned                  ; 23      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|scfifo_component|auto_generated|dpfifo|rtl~67                                                            ; Unassigned                  ; 11      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|scfifo_component|auto_generated|dpfifo|rtl~82                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|WrLUTHit_fifo|sclr[3]                                                                                                  ; Unassigned                  ; 64      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i10820~0                                                                                                               ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i10852~0                                                                                                               ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i1644~0                                                                                                                ; Unassigned                  ; 76      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i5992~1                                                                                                                ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i5992~SynDup                                                                                                           ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i7098~1                                                                                                                ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i7130~0                                                                                                                ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|i7225~1                                                                                                                ; Unassigned                  ; 32      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pmirror1|reduce_or_103~0_wirecell                                                                                               ; Unassigned                  ; 78      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_HIGH_LTR_DEVICE_HIGH_LTR[0]~0                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_HIGH_LTR_DEVICE_HIGH_LTR[1]~1                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_HIGH_LTR_DEVICE_HIGH_LTR[2]~2                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_HIGH_LTR_DEVICE_HIGH_LTR[3]~3                                                                            ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_LOW_LTR_DEVICE_LOW_LTR[0]~3                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_LOW_LTR_DEVICE_LOW_LTR[1]~4                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_LOW_LTR_DEVICE_LOW_LTR[2]~5                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_DEVICE_LOW_LTR_DEVICE_LOW_LTR[3]~6                                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|swwr_EXT_IN_SELECT_EXT_IN[0]~1                                                                                       ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_GPF_STATUS_DEVICE_GPF_FLUSH_CACHE_ERR[0]~3                                                                        ; Unassigned                  ; 1       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PMCDTDELAY_PMCDTDELAYEN[0]                                                                                        ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PMRSTACKDELAY_PMACKDELAYEN[0]                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PM_MSG_TRG_PMAGTINFOMSGEN[0]                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PM_MSG_TRG_PMCDTMSGEN[0]                                                                                          ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PM_MSG_TRG_PMPMREQMSGEN[0]                                                                                        ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csb2wire_status_inst|cmb_customsb_cfg|up_PM_MSG_TRG_PMRSTPREPMSGEN[0]                                                                                      ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csbb_fifo|dcfifo_component|auto_generated|rtl~0                                                                                                            ; Unassigned                  ; 20      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csbb_fifo|dcfifo_component|auto_generated|rtl~6                                                                                                            ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csbb_fifo|sclr[3]                                                                                                                                          ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|csbb_fifo|sclr[3]~INVERT                                                                                                                                   ; Unassigned                  ; 1       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|custom_PM_handler|custom_PM_controller|i1462                                                                                                               ; Unassigned                  ; 5       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|custom_PM_handler|custom_PM_controller|i1467~0                                                                                                             ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|custom_PM_handler|custom_PM_controller|i270~0                                                                                                              ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|custom_PM_handler|custom_PM_controller|i346~1                                                                                                              ; Unassigned                  ; 7       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|custom_sb_top|custom_PM_handler|custom_PM_response_ctrl|ip2pm_msg_valid~SynDup                                                                                           ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i4622~0                                                                                                                                                                  ; Unassigned                  ; 15      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_n_pld_p0_ip_rst_perst_n_cp1                                                                                                                                            ; Unassigned                  ; 4       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_pld_pll_init_rst_cold_n_ff                                                                                                                                             ; Unassigned                  ; 14      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_init_rst_cold_n_ff                                                                                                                                                ; Unassigned                  ; 29      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_init_rst_cold_n_ff~_wirecell                                                                                                                                      ; Unassigned                  ; 27      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff                                                                                                                                            ; Unassigned                  ; 75      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_1_wirecell                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_2_wirecell                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_3_wirecell                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_4_wirecell                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_5_wirecell                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_6_wirecell                                                                                                                          ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_7                                                                                                                                   ; Unassigned                  ; 2       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_7_wirecell                                                                                                                          ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|i_prim_pll_init_rst_cold_n_ff~SynDup_wirecell                                                                                                                            ; Unassigned                  ; 45      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|dcfifo_component|auto_generated|rtl~0                                                                                                                        ; Unassigned                  ; 21      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|dcfifo_component|auto_generated|rtl~6                                                                                                                        ; Unassigned                  ; 18      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|sclr[3]                                                                                                                                                      ; Unassigned                  ; 61      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|sclr[3]~INVERT                                                                                                                                               ; Unassigned                  ; 1       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|error_intf_arbiter_inst|next_state.READ~0                                                                                                                                                ; Unassigned                  ; 12      ; Clock enable, Sync. clear  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|error_intf_arbiter_inst|next_state.READ~SynDup                                                                                                                                           ; Unassigned                  ; 263     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|error_intf_arbiter_inst|scfifo_component_error_arbitor_fifo|auto_generated|dpfifo|fifo_state|rtl~16                                                                                      ; Unassigned                  ; 4       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|error_intf_arbiter_inst|scfifo_component_error_arbitor_fifo|auto_generated|dpfifo|rtl~1                                                                                                  ; Unassigned                  ; 9       ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|error_intf_arbiter_inst|scfifo_component_error_arbitor_fifo|auto_generated|dpfifo|rtl~SynDup                                                                                             ; Unassigned                  ; 263     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|sip_cmb_rstn                                                                                                                                                                             ; Unassigned                  ; 51      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|sip_cmb_rstn~SynDup_1_wirecell                                                                                                                                                           ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|sip_cmb_rstn~SynDup_2_wirecell                                                                                                                                                           ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|sip_cmb_rstn~SynDup_3_wirecell                                                                                                                                                           ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|sip_cmb_rstn~SynDup_wirecell                                                                                                                                                             ; Unassigned                  ; 6       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]                                                                                         ; Unassigned                  ; 24      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup                                                                                  ; Unassigned                  ; 32      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|rdaclr|dffe4a[0]~SynDup_1                                                                                ; Unassigned                  ; 100     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|rtl~10                                                                                                   ; Unassigned                  ; 16      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|rtl~11                                                                                                   ; Unassigned                  ; 45      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|rtl~SynDup_1                                                                                             ; Unassigned                  ; 130     ; Write enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|rtl~SynDup_2                                                                                             ; Unassigned                  ; 100     ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|wraclr|dffe4a[0]                                                                                         ; Unassigned                  ; 31      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|sclr[3]                                                                                                                                  ; Unassigned                  ; 6       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|rtile_error_mask_dataflip_hip_reconfig_intf|i253~1                                                                                                                                                           ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|rtile_error_mask_dataflip_usravmm_intf|i253~1                                                                                                                                                                ; Unassigned                  ; 17      ; Clock enable               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_cold_rstn_pipe[1]                                                                                                                                                                                                               ; Unassigned                  ; 1       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_warm_rstn_fanout                                                                                                                                                                                                                ; Unassigned                  ; 1164    ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup_1_wirecell                                                                                                                                                                                              ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup_2_wirecell                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup_3_wirecell                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup_4_wirecell                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup_5_wirecell                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup_wirecell                                                                                                                                                                                                ; Unassigned                  ; 37      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_warm_rstn_pipe[1]                                                                                                                                                                                                               ; Unassigned                  ; 7       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll|outclk_0                                                                                                                                                                               ; IOPLL_X64_Y333_N303         ; 9941    ; Clock                      ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll|outclk_1                                                                                                                                                                               ; IOPLL_X64_Y333_N303         ; 35277   ; Clock                      ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout                                                                                                                                                                                                                     ; Unassigned                  ; 167     ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_1                                                                                                                                                                                                            ; Unassigned                  ; 36      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_10_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_11_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 65      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_12_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 8       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_13_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_14_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_15_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_16_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_17_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_18_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_19_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_1_wirecell                                                                                                                                                                                                   ; Unassigned                  ; 74      ; Async. clear, Sync. clear  ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_2                                                                                                                                                                                                            ; Unassigned                  ; 34      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_20_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_21_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_22_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_23_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_24_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_25_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_26_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_27_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_28                                                                                                                                                                                                           ; Unassigned                  ; 2       ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_28_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 99      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_29                                                                                                                                                                                                           ; Unassigned                  ; 68      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_29_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 33      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_2_wirecell                                                                                                                                                                                                   ; Unassigned                  ; 67      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_30_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 63      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_31_wirecell                                                                                                                                                                                                  ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_3_wirecell                                                                                                                                                                                                   ; Unassigned                  ; 88      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_4_wirecell                                                                                                                                                                                                   ; Unassigned                  ; 50      ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_5_wirecell                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_6_wirecell                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_7_wirecell                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_8_wirecell                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_9_wirecell                                                                                                                                                                                                   ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_fanout~SynDup_wirecell                                                                                                                                                                                                     ; Unassigned                  ; 2       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sbr_rstn_pipe[1]                                                                                                                                                                                                                    ; Unassigned                  ; 35      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|side_rstn_hip_fanout                                                                                                                                                                                                                ; Unassigned                  ; 96      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_1_wirecell                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_2_wirecell                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_3_wirecell                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_4_wirecell                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_5_wirecell                                                                                                                                                                                              ; Unassigned                  ; 100     ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|side_rstn_hip_fanout~SynDup_6_wirecell                                                                                                                                                                                              ; Unassigned                  ; 1       ; Sync. clear                ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|side_rstn_hip_pipe[1]                                                                                                                                                                                                               ; Unassigned                  ; 10      ; Async. clear               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|sip_warm_rstn                                                                                                                                                                                                                       ; Unassigned                  ; 6       ; Async. clear               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+


+---------------+
; Plan Messages ;
+---------------+
Info (20032): Parallel compilation is enabled and will use up to 16 processors
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 24.3.0 Build 212 11/18/2024 SC Pro Edition
    Info: Processing started: Tue Oct 28 07:46:03 2025
    Info: System process ID: 15736
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off cxltyp2_ed -c cxltyp2_ed
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:32.
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (119006): Selected device AGIB027R29A1E2VR3 for design "cxltyp2_ed"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:01:19
Info (12627): Pin ~ALTERA_AVSTx8_DATA2~ is reserved at location LR63
Info (12627): Pin ~ALTERA_MSEL0~ is reserved at location LB62
Info (12627): Pin ~ALTERA_AVSTx8_DATA3~ is reserved at location MA64
Info (12627): Pin ~ALTERA_AVSTx8_DATA1~ is reserved at location KR63
Info (12627): Pin ~ALTERA_AVSTx8_DATA0~ is reserved at location LN62
Info (12627): Pin ~ALTERA_MSEL1~ is reserved at location MH64
Info (12627): Pin ~ALTERA_AVSTx8_VALID~ is reserved at location MC65
Info (12627): Pin ~ALTERA_AVSTx8_DATA5~ is reserved at location MA62
Info (12627): Pin ~ALTERA_MSEL2~ is reserved at location LW65
Info (12627): Pin ~ALTERA_AVSTx8_DATA4~ is reserved at location LW63
Info (12627): Pin ~ALTERA_AVSTx8_DATA7~ is reserved at location KU62
Info (12627): Pin ~ALTERA_AVSTx8_READY~ is reserved at location KJ63
Info (12627): Pin ~ALTERA_AVSTx8_DATA6_AS_nRST~ is reserved at location KW63
Info (12627): Pin ~ALTERA_AVSTx8_CLK~ is reserved at location MD64
Info (11685): 4 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "refclk0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk0(n)" File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/cxltyp2_ed.sv Line: 38
    Info (11684): Differential I/O pin "refclk1" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk1(n)" File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/cxltyp2_ed.sv Line: 39
    Info (11684): Differential I/O pin "refclk4" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk4(n)" File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/cxltyp2_ed.sv Line: 40
    Info (11684): Differential I/O pin "mem_refclk[0]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "mem_refclk[0](n)"
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:02
Info (19755): Automatically applied size constraint on clock trees for periphery interfaces
    Info (19756): Due to HSSI, height constrained fanout of clock intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|m3_99_1__hssi_dcm__pld_pcs_rx_clk_out_dcm[0]
Info (24614): Tile-specific unused channel preservation has been enabled
    Info (24615): All unused channels of empty 'F-tile' indicated by pin location 'MB71' will be preserved
    Info (24615): All unused channels of empty 'R-tile' indicated by pin location 'AL20' will be preserved
Info (24616): Empty 'R-tile' indicated by pin 'AL20' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Info (24616): Empty 'F-tile' indicated by pin 'MB71' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_8dm81
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_u1m11:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_t1m11:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_i0ml1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_q1m11:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_p1m11:dffpipe7|dffe8a* 
    Info (332165): Entity dcfifo_mpvp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_s1m11:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_r1m11:dffpipe7|dffe8a* 
    Info (332165): Entity dcfifo_oq322
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_o1m11:dffpipe12|dffe13a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_n1m11:dffpipe9|dffe10a* 
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:03.
Info (332104): Reading SDC File: 'common/cdc_fifos/cfg_to_iosf_fifo_vcd_ED/fifo_1930/synth/cfg_to_iosf_fifo_vcd_ED_fifo_1930_5fgycdy.sdc'
Info (332104): Reading SDC File: 'common/cdc_fifos/iosf_to_cfg_fifo_vcd_ED/fifo_1930/synth/iosf_to_cfg_fifo_vcd_ED_fifo_1930_zyn6dda.sdc'
Info (332104): Reading SDC File: 'common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_gasyapq.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc'
Warning (332174): Ignored filter at rspfifo_fifo_1930_7prrmpi.sdc(54): ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 54
Warning (332049): Ignored set_max_skew at rspfifo_fifo_1930_7prrmpi.sdc(30): Argument -to with value [get_keepers {ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 30
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 30
Warning (332049): Ignored set_net_delay at rspfifo_fifo_1930_7prrmpi.sdc(33): Argument -to with value [get_keepers {ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 33
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 33
Warning (332049): Ignored set_max_delay at rspfifo_fifo_1930_7prrmpi.sdc(36): Argument -to with value [get_keepers {ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 36
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 36
Warning (332049): Ignored set_min_delay at rspfifo_fifo_1930_7prrmpi.sdc(37): Argument -to with value [get_keepers {ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 37
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 37
Warning (332049): Ignored set_net_delay at rspfifo_fifo_1930_7prrmpi.sdc(45): Argument -from with value [get_keepers {ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 45
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 45
Warning (332049): Ignored set_net_delay at rspfifo_fifo_1930_7prrmpi.sdc(45): Argument -to with value [get_keepers {ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1930/synth/rspfifo_fifo_1930_7prrmpi.sdc Line: 45
Info (332104): Reading SDC File: 'common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/fifo_1930/synth/reqfifo_fifo_1930_s2fi3mi.sdc'
Info (332104): Reading SDC File: 'common/intel_reset_release/intel_reset_release/altera_s10_user_rst_clkgate_1947/synth/altera_s10_user_rst_clkgate_fm.sdc'
Info: clock = _col1976
Info: number of internal_clk created = 1
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_ast_2331/synth/intel_rtile_cxl.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip'
Info (332104): Reading SDC File: '../intel_rtile_cxl_top_cxltyp2_ed/altera_iopll_2000/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_2000_mqn6h5a.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: '../intel_rtile_cxl_top_cxltyp2_ed/fifo_1930/synth/intel_rtile_cxl_top_cxltyp2_ed_fifo_1930_5fgycdy.sdc'
Info (332104): Reading SDC File: '../intel_rtile_cxl_top_cxltyp2_ed/fifo_1930/synth/intel_rtile_cxl_top_cxltyp2_ed_fifo_1930_zyn6dda.sdc'
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0'
Warning (332174): Ignored filter at ccl_master_st_dc_fifo_1953_3qfelpa.sdc(28): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1 could not be matched with a register File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 28
Warning (332049): Ignored set_max_delay at ccl_master_st_dc_fifo_1953_3qfelpa.sdc(28): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 28
    Info (332050): set_max_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 28
Warning (332049): Ignored set_min_delay at ccl_master_st_dc_fifo_1953_3qfelpa.sdc(29): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 29
    Info (332050): set_min_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 29
Warning (332174): Ignored filter at ccl_master_st_dc_fifo_1953_3qfelpa.sdc(31): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1 could not be matched with a register File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 31
Warning (332049): Ignored set_max_delay at ccl_master_st_dc_fifo_1953_3qfelpa.sdc(31): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 31
    Info (332050): set_max_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 31
Warning (332049): Ignored set_min_delay at ccl_master_st_dc_fifo_1953_3qfelpa.sdc(32): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 32
    Info (332050): set_min_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 32
Warning (332049): Ignored set_net_delay at ccl_master_st_dc_fifo_1953_3qfelpa.sdc(34): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 34
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]  File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 34
Warning (332049): Ignored set_net_delay at ccl_master_st_dc_fifo_1953_3qfelpa.sdc(35): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 35
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_master/st_dc_fifo_1953/synth/ccl_master_st_dc_fifo_1953_3qfelpa.sdc Line: 35
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0'
Warning (332049): Ignored set_max_delay at ccl_slave_st_dc_fifo_1953_3qfelpa.sdc(28): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 28
    Info (332050): set_max_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 28
Warning (332049): Ignored set_min_delay at ccl_slave_st_dc_fifo_1953_3qfelpa.sdc(29): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 29
    Info (332050): set_min_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 29
Warning (332049): Ignored set_max_delay at ccl_slave_st_dc_fifo_1953_3qfelpa.sdc(31): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 31
    Info (332050): set_max_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 31
Warning (332049): Ignored set_min_delay at ccl_slave_st_dc_fifo_1953_3qfelpa.sdc(32): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 32
    Info (332050): set_min_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 32
Warning (332049): Ignored set_net_delay at ccl_slave_st_dc_fifo_1953_3qfelpa.sdc(34): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 34
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]  File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 34
Warning (332049): Ignored set_net_delay at ccl_slave_st_dc_fifo_1953_3qfelpa.sdc(35): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 35
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/ccl_slave/st_dc_fifo_1953/synth/ccl_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 35
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0'
Warning (332049): Ignored set_max_delay at hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc(28): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 28
    Info (332050): set_max_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 28
Warning (332049): Ignored set_min_delay at hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc(29): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 29
    Info (332050): set_min_delay -from [get_registers {*|in_wr_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 29
Warning (332049): Ignored set_max_delay at hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc(31): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 31
    Info (332050): set_max_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] 200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 31
Warning (332049): Ignored set_min_delay at hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc(32): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 32
    Info (332050): set_min_delay -from [get_registers {*|out_rd_ptr_gray[*]}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] -200 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 32
Warning (332049): Ignored set_net_delay at hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc(34): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 34
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|in_wr_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}]  File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 34
Warning (332049): Ignored set_net_delay at hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc(35): Argument -to with value [get_registers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 35
    Info (332050): set_net_delay -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 -from [get_pins -compatibility_mode {*|out_rd_ptr_gray[*]*}] -to [get_registers {*|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[*].u|din_s1}] File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/avmm_ic/ip/avmm_ic/hip_recfg_slave/st_dc_fifo_1953/synth/hip_recfg_slave_st_dc_fifo_1953_3qfelpa.sdc Line: 35
Info (18794): Reading SDC File: '../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc' for instance: 'intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0'
Warning (332174): Ignored filter at cxltyp2.sdc(293): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|*rdptr_g* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 293
Warning (332174): Ignored filter at cxltyp2.sdc(294): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 294
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332174): Ignored filter at cxltyp2.sdc(306): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|delayed_wrptr_g* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 306
Warning (332174): Ignored filter at cxltyp2.sdc(307): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 307
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|ip2user_error_intf_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332174): Ignored filter at cxltyp2.sdc(294): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 294
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332174): Ignored filter at cxltyp2.sdc(307): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 307
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tlp_crd_chk|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332174): Ignored filter at cxltyp2.sdc(294): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 294
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332174): Ignored filter at cxltyp2.sdc(307): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 307
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|phub|qsunit|qs_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332174): Ignored filter at cxltyp2.sdc(293): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|*rdptr_g* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 293
Warning (332174): Ignored filter at cxltyp2.sdc(294): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 294
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332174): Ignored filter at cxltyp2.sdc(306): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|delayed_wrptr_g* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 306
Warning (332174): Ignored filter at cxltyp2.sdc(307): intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 307
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_max_skew at cxltyp2.sdc(270): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 270
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(273): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 273
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_max_delay at cxltyp2.sdc(276): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 276
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_min_delay at cxltyp2.sdc(277): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 277
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -from with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Warning (332049): Ignored set_net_delay at cxltyp2.sdc(285): Argument -to with value [get_keepers {intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|punit|pcfgread1|pq_cfg_read_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_1140/synth/cxltyp2.sdc Line: 285
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'constraints/cxltyp2_ed.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332054): Assignment create_clock is accepted but has some problems at cxltyp2_ed.sdc(111): Overwriting existing clock: altera_reserved_tck File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/constraints/cxltyp2_ed.sdc Line: 111
    Info (332050): create_clock -name {altera_reserved_tck} -period $tck_t_period  [get_ports {altera_reserved_tck}] File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/constraints/cxltyp2_ed.sdc Line: 111
Warning (332174): Ignored filter at cxltyp2_ed.sdc(232): ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].HPS_MEM.emif_inst_2|emif_fm_0_core_usr_clk could not be matched with a clock File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/constraints/cxltyp2_ed.sdc Line: 232
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332054): Assignment set_clock_groups is accepted but has some problems at cxltyp2_ed.sdc(265): Argument -group with value [get_clocks {ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[1].HPS_MEM.emif_inst_2|emif_fm_0_core_usr_clk}] contains zero elements File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/constraints/cxltyp2_ed.sdc Line: 265
    Info (332050): set_clock_groups -asynchronous -group $pld_clk -group $cam_clk -group $sbr_clk -group $tck -group $emif_usr_clk_0 -group $emif_usr_clk_1 -group $side_hip_clk  File: C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/constraints/cxltyp2_ed.sdc Line: 265
Info (332104): Reading SDC File: 'common/fifo_pac_overflow/fifo_1930/synth/fifo_pac_overflow_fifo_1930_dbewlmq.sdc'
Info (332104): Reading SDC File: 'C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/qdb/.t/6900b4b87779.tmp/.temp/cpt_proxy/altera_internal_oscillator_atom.sdc'
Info (332104): Reading SDC File: 'C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/qdb/.t/6900b4b87779.tmp/.temp/cpt_proxy/altera_avalon_st_jtag_interface.sdc'
Info (18794): Reading SDC File: 'C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/qdb/.t/6900b4b87779.tmp/.temp/cpt_proxy/altera_reset_controller.sdc' for instance: 'auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0'
Info: Following instance found in the design -  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|*
Info (332104): Reading SDC File: 'C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/qdb/.t/6900b4b87779.tmp/.temp/cpt_proxy/alt_sld_fab_0_st_dc_fifo_1953_phmrs5y.sdc'
Info (332104): Reading SDC File: 'C:/Users/11755/Downloads/PAC_claude/Intel/hardware_test_design/qdb/.t/6900b4b87779.tmp/.temp/cpt_proxy/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:08.
Warning (332158): Clock uncertainty characteristics of the Agilex 7 device family are preliminary
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 46 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    4.000 altera_int_osc_clk
    Info (332111):   62.500 altera_reserved_tck
    Info (332111):    3.000 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_core_usr_clk
    Info (332111):    1.500 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_phy_clk_0
    Info (332111):    1.500 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_phy_clk_1
    Info (332111):    1.500 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_phy_clk_2
    Info (332111):    3.000 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_phy_clk_l_0
    Info (332111):    3.000 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_phy_clk_l_1
    Info (332111):    3.000 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_phy_clk_l_2
    Info (332111):   30.003 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_ref_clock
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_vco_clk
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_vco_clk_1
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_vco_clk_2
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_0
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_1
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_2
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_3
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_4
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_5
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_6
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_7
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_8
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_9
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_10
    Info (332111):    0.750 ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_wf_clk_11
    Info (332111):    2.500 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip
    Info (332111):    4.000 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.pld_clkout_slow
    Info (332111):    4.000 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.ref_clock_ch12
    Info (332111):    1.250 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.ref_clock_ch15
    Info (332111):    6.666 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_cam_clk
    Info (332111):  300.000 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_m_cnt_clk
    Info (332111):   20.000 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_n_cnt_clk
    Info (332111):   10.000 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_refclk
    Info (332111):    8.000 intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_sbr_clk
    Info (332111):   10.000 internal_clk
    Info (332111):    0.750 mem_dqs[0][0]_IN
    Info (332111):    0.750 mem_dqs[0][1]_IN
    Info (332111):    0.750 mem_dqs[0][2]_IN
    Info (332111):    0.750 mem_dqs[0][3]_IN
    Info (332111):    0.750 mem_dqs[0][4]_IN
    Info (332111):    0.750 mem_dqs[0][5]_IN
    Info (332111):    0.750 mem_dqs[0][6]_IN
    Info (332111):    0.750 mem_dqs[0][7]_IN
    Info (332111):    0.750 mem_dqs[0][8]_IN
    Info (332111):   10.000      refclk0
    Info (332111):   10.000      refclk1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 7215 registers into blocks of type Block RAM
    Extra Info (176218): Packed 17 registers into blocks of type MLAB cell
Info (24616): Empty 'R-tile' indicated by pin 'AL20' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Info (24616): Empty 'F-tile' indicated by pin 'MB71' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Info: clock = _col1236
Info: number of internal_clk created = 1
Info: Following instance found in the design -  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|*
Info (24616): Empty 'R-tile' indicated by pin 'AL20' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Info (24616): Empty 'F-tile' indicated by pin 'MB71' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Info (20273): Intermediate fitter snapshots will be committed because Hyper-Retimer Fast Forward analysis is being enabled during compilation.
Info (24616): Empty 'R-tile' indicated by pin 'AL20' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Info (24616): Empty 'F-tile' indicated by pin 'MB71' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Info (20274): Successfully committed planned database.


