# One-digit-add_subtract-calculator
4bitバイナリーアップカウンタの簡易設計
halfadder & fulladder の設計と論理シミュレーションでの動作検証
4bit2進加算器の設計と論理シミュレーションでの動作検証
4bitBCD加算器の設計と論理シミュレーションでの動作検証
1桁数値の加減算回路の設計と論理シミュレーションでの動作検証
動作検証で正しく動くことが確かめられたらFPGAに実装して本番環境での確認
RTL記述(Register-Transfer Level) 動作>レジスタ転送>ゲート>トランジスタの順番に抽象度が高い

動作環境：Quartus-lite-20.1.0.711-windows
FPGA:Altera Cyclone IV : https://www.intel.co.jp/content/www/jp/ja/products/details/fpga/cyclone/iv/e.html 
Monitor:Model Sim: https://www.intel.co.jp/content/www/jp/ja/software/programmable/quartus-prime/model-sim.html 
