# Basics
## Wire
- wire và signal trong Verilog có tính định hướng. Nó là phép gán liên tục
- phép gán
    ```Verilog
    assign left_side = right_side;
    ```
## Notgate
- bitwise-NOT `~`
- logical-NOT `!`
    ```Verilog
    assign left_side = right_side;
    ```