read_verilog -sv microserver.sv

source import_cores.tcl
