// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2019.2
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _lstm_tail_02_HH_
#define _lstm_tail_02_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "hard_tanh.h"

namespace ap_rtl {

struct lstm_tail_02 : public sc_module {
    // Port declarations 59
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_lv<16> > gate_i_0_V_read;
    sc_in< sc_lv<16> > gate_i_1_V_read;
    sc_in< sc_lv<16> > gate_i_2_V_read;
    sc_in< sc_lv<16> > gate_i_3_V_read;
    sc_in< sc_lv<16> > gate_i_4_V_read;
    sc_in< sc_lv<16> > gate_i_5_V_read;
    sc_in< sc_lv<16> > gate_i_6_V_read;
    sc_in< sc_lv<16> > gate_i_7_V_read;
    sc_in< sc_lv<16> > gate_f_0_V_read;
    sc_in< sc_lv<16> > gate_f_1_V_read;
    sc_in< sc_lv<16> > gate_f_2_V_read;
    sc_in< sc_lv<16> > gate_f_3_V_read;
    sc_in< sc_lv<16> > gate_f_4_V_read;
    sc_in< sc_lv<16> > gate_f_5_V_read;
    sc_in< sc_lv<16> > gate_f_6_V_read;
    sc_in< sc_lv<16> > gate_f_7_V_read;
    sc_in< sc_lv<12> > gate_g_0_V_read;
    sc_in< sc_lv<12> > gate_g_1_V_read;
    sc_in< sc_lv<12> > gate_g_2_V_read;
    sc_in< sc_lv<12> > gate_g_3_V_read;
    sc_in< sc_lv<12> > gate_g_4_V_read;
    sc_in< sc_lv<12> > gate_g_5_V_read;
    sc_in< sc_lv<12> > gate_g_6_V_read;
    sc_in< sc_lv<12> > gate_g_7_V_read;
    sc_in< sc_lv<16> > gate_o_0_V_read;
    sc_in< sc_lv<16> > gate_o_1_V_read;
    sc_in< sc_lv<16> > gate_o_2_V_read;
    sc_in< sc_lv<16> > gate_o_3_V_read;
    sc_in< sc_lv<16> > gate_o_4_V_read;
    sc_in< sc_lv<16> > gate_o_5_V_read;
    sc_in< sc_lv<16> > gate_o_6_V_read;
    sc_in< sc_lv<16> > gate_o_7_V_read;
    sc_in< sc_lv<16> > c_pre_0_V_read;
    sc_in< sc_lv<16> > c_pre_1_V_read;
    sc_in< sc_lv<16> > c_pre_2_V_read;
    sc_in< sc_lv<16> > c_pre_3_V_read;
    sc_in< sc_lv<16> > c_pre_4_V_read;
    sc_in< sc_lv<16> > c_pre_5_V_read;
    sc_in< sc_lv<16> > c_pre_6_V_read;
    sc_in< sc_lv<16> > c_pre_7_V_read;
    sc_out< sc_lv<16> > ap_return_0;
    sc_out< sc_lv<16> > ap_return_1;
    sc_out< sc_lv<16> > ap_return_2;
    sc_out< sc_lv<16> > ap_return_3;
    sc_out< sc_lv<16> > ap_return_4;
    sc_out< sc_lv<16> > ap_return_5;
    sc_out< sc_lv<16> > ap_return_6;
    sc_out< sc_lv<16> > ap_return_7;
    sc_out< sc_lv<16> > ap_return_8;
    sc_out< sc_lv<16> > ap_return_9;
    sc_out< sc_lv<16> > ap_return_10;
    sc_out< sc_lv<16> > ap_return_11;
    sc_out< sc_lv<16> > ap_return_12;
    sc_out< sc_lv<16> > ap_return_13;
    sc_out< sc_lv<16> > ap_return_14;
    sc_out< sc_lv<16> > ap_return_15;
    sc_in< sc_logic > ap_ce;


    // Module declarations
    lstm_tail_02(sc_module_name name);
    SC_HAS_PROCESS(lstm_tail_02);

    ~lstm_tail_02();

    sc_trace_file* mVcdFile;

    hard_tanh* call_ret_hard_tanh_fu_1861;
    sc_signal< sc_lv<16> > gate_o_7_V_read_2_reg_2497;
    sc_signal< bool > ap_block_state1_pp0_stage0_iter0;
    sc_signal< bool > ap_block_state2_pp0_stage0_iter1;
    sc_signal< bool > ap_block_state3_pp0_stage0_iter2;
    sc_signal< bool > ap_block_pp0_stage0_11001;
    sc_signal< sc_lv<16> > gate_o_7_V_read_2_reg_2497_pp0_iter1_reg;
    sc_signal< sc_lv<16> > gate_o_6_V_read31_reg_2502;
    sc_signal< sc_lv<16> > gate_o_6_V_read31_reg_2502_pp0_iter1_reg;
    sc_signal< sc_lv<16> > gate_o_5_V_read_2_reg_2507;
    sc_signal< sc_lv<16> > gate_o_5_V_read_2_reg_2507_pp0_iter1_reg;
    sc_signal< sc_lv<16> > gate_o_4_V_read_2_reg_2512;
    sc_signal< sc_lv<16> > gate_o_4_V_read_2_reg_2512_pp0_iter1_reg;
    sc_signal< sc_lv<16> > gate_o_3_V_read_2_reg_2517;
    sc_signal< sc_lv<16> > gate_o_3_V_read_2_reg_2517_pp0_iter1_reg;
    sc_signal< sc_lv<16> > gate_o_2_V_read_2_reg_2522;
    sc_signal< sc_lv<16> > gate_o_2_V_read_2_reg_2522_pp0_iter1_reg;
    sc_signal< sc_lv<16> > gate_o_1_V_read_2_reg_2527;
    sc_signal< sc_lv<16> > gate_o_1_V_read_2_reg_2527_pp0_iter1_reg;
    sc_signal< sc_lv<16> > gate_o_0_V_read_2_reg_2532;
    sc_signal< sc_lv<16> > gate_o_0_V_read_2_reg_2532_pp0_iter1_reg;
    sc_signal< sc_lv<16> > trunc_ln_reg_2537;
    sc_signal< sc_lv<16> > trunc_ln708_1_reg_2542;
    sc_signal< sc_lv<16> > trunc_ln708_2_reg_2547;
    sc_signal< sc_lv<16> > trunc_ln708_3_reg_2552;
    sc_signal< sc_lv<16> > trunc_ln708_4_reg_2557;
    sc_signal< sc_lv<16> > trunc_ln708_5_reg_2562;
    sc_signal< sc_lv<16> > trunc_ln708_6_reg_2567;
    sc_signal< sc_lv<16> > trunc_ln708_7_reg_2572;
    sc_signal< sc_lv<16> > trunc_ln708_8_reg_2577;
    sc_signal< sc_lv<16> > trunc_ln708_9_reg_2582;
    sc_signal< sc_lv<16> > trunc_ln708_10_reg_2587;
    sc_signal< sc_lv<16> > trunc_ln708_11_reg_2592;
    sc_signal< sc_lv<16> > trunc_ln708_12_reg_2597;
    sc_signal< sc_lv<16> > trunc_ln708_13_reg_2602;
    sc_signal< sc_lv<16> > trunc_ln708_14_reg_2607;
    sc_signal< sc_lv<16> > trunc_ln708_s_reg_2612;
    sc_signal< sc_lv<16> > add_ln703_fu_2193_p2;
    sc_signal< sc_lv<16> > add_ln703_reg_2617;
    sc_signal< sc_lv<16> > add_ln703_56_fu_2198_p2;
    sc_signal< sc_lv<16> > add_ln703_56_reg_2622;
    sc_signal< sc_lv<16> > add_ln703_57_fu_2203_p2;
    sc_signal< sc_lv<16> > add_ln703_57_reg_2627;
    sc_signal< sc_lv<16> > add_ln703_58_fu_2208_p2;
    sc_signal< sc_lv<16> > add_ln703_58_reg_2632;
    sc_signal< sc_lv<16> > add_ln703_59_fu_2213_p2;
    sc_signal< sc_lv<16> > add_ln703_59_reg_2637;
    sc_signal< sc_lv<16> > add_ln703_60_fu_2218_p2;
    sc_signal< sc_lv<16> > add_ln703_60_reg_2642;
    sc_signal< sc_lv<16> > add_ln703_61_fu_2223_p2;
    sc_signal< sc_lv<16> > add_ln703_61_reg_2647;
    sc_signal< sc_lv<16> > add_ln703_62_fu_2228_p2;
    sc_signal< sc_lv<16> > add_ln703_62_reg_2652;
    sc_signal< sc_lv<16> > c_cur_activ_reg_2657;
    sc_signal< sc_lv<16> > c_cur_activ_1_reg_2662;
    sc_signal< sc_lv<16> > c_cur_activ_2_reg_2667;
    sc_signal< sc_lv<16> > c_cur_activ_3_reg_2672;
    sc_signal< sc_lv<16> > c_cur_activ_4_reg_2677;
    sc_signal< sc_lv<16> > c_cur_activ_5_reg_2682;
    sc_signal< sc_lv<16> > c_cur_activ_6_reg_2687;
    sc_signal< sc_lv<16> > c_cur_activ_7_reg_2692;
    sc_signal< sc_logic > call_ret_hard_tanh_fu_1861_ap_ready;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_data_0_V_read;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_data_1_V_read;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_data_2_V_read;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_data_3_V_read;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_data_4_V_read;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_data_5_V_read;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_data_6_V_read;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_data_7_V_read;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_ap_return_0;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_ap_return_1;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_ap_return_2;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_ap_return_3;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_ap_return_4;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_ap_return_5;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_ap_return_6;
    sc_signal< sc_lv<16> > call_ret_hard_tanh_fu_1861_ap_return_7;
    sc_signal< bool > ap_block_pp0_stage0;
    sc_signal< sc_lv<16> > mul_ln1118_8_fu_348_p0;
    sc_signal< sc_lv<16> > mul_ln1118_8_fu_348_p1;
    sc_signal< sc_lv<16> > mul_ln1118_1_fu_349_p0;
    sc_signal< sc_lv<12> > mul_ln1118_1_fu_349_p1;
    sc_signal< sc_lv<16> > mul_ln1118_9_fu_350_p0;
    sc_signal< sc_lv<12> > mul_ln1118_9_fu_350_p1;
    sc_signal< sc_lv<16> > mul_ln1118_12_fu_351_p0;
    sc_signal< sc_lv<16> > mul_ln1118_12_fu_351_p1;
    sc_signal< sc_lv<16> > mul_ln1118_14_fu_352_p0;
    sc_signal< sc_lv<16> > mul_ln1118_14_fu_352_p1;
    sc_signal< sc_lv<16> > mul_ln1118_19_fu_353_p0;
    sc_signal< sc_lv<16> > mul_ln1118_19_fu_353_p1;
    sc_signal< sc_lv<16> > mul_ln1118_3_fu_354_p0;
    sc_signal< sc_lv<12> > mul_ln1118_3_fu_354_p1;
    sc_signal< sc_lv<16> > mul_ln1118_11_fu_355_p0;
    sc_signal< sc_lv<12> > mul_ln1118_11_fu_355_p1;
    sc_signal< sc_lv<16> > mul_ln1118_23_fu_356_p0;
    sc_signal< sc_lv<16> > mul_ln1118_23_fu_356_p1;
    sc_signal< sc_lv<16> > mul_ln1118_2_fu_357_p0;
    sc_signal< sc_lv<16> > mul_ln1118_2_fu_357_p1;
    sc_signal< sc_lv<16> > mul_ln1118_6_fu_358_p0;
    sc_signal< sc_lv<16> > mul_ln1118_6_fu_358_p1;
    sc_signal< sc_lv<16> > mul_ln1118_21_fu_359_p0;
    sc_signal< sc_lv<16> > mul_ln1118_21_fu_359_p1;
    sc_signal< sc_lv<16> > mul_ln1118_13_fu_360_p0;
    sc_signal< sc_lv<12> > mul_ln1118_13_fu_360_p1;
    sc_signal< sc_lv<16> > mul_ln1118_4_fu_361_p0;
    sc_signal< sc_lv<16> > mul_ln1118_4_fu_361_p1;
    sc_signal< sc_lv<16> > mul_ln1118_15_fu_362_p0;
    sc_signal< sc_lv<12> > mul_ln1118_15_fu_362_p1;
    sc_signal< sc_lv<16> > mul_ln1118_22_fu_363_p0;
    sc_signal< sc_lv<16> > mul_ln1118_22_fu_363_p1;
    sc_signal< sc_lv<16> > mul_ln1118_7_fu_364_p0;
    sc_signal< sc_lv<12> > mul_ln1118_7_fu_364_p1;
    sc_signal< sc_lv<16> > mul_ln1118_10_fu_365_p0;
    sc_signal< sc_lv<16> > mul_ln1118_10_fu_365_p1;
    sc_signal< sc_lv<16> > mul_ln1118_17_fu_366_p0;
    sc_signal< sc_lv<16> > mul_ln1118_17_fu_366_p1;
    sc_signal< sc_lv<16> > mul_ln1118_20_fu_367_p0;
    sc_signal< sc_lv<16> > mul_ln1118_20_fu_367_p1;
    sc_signal< sc_lv<16> > mul_ln1118_5_fu_368_p0;
    sc_signal< sc_lv<12> > mul_ln1118_5_fu_368_p1;
    sc_signal< sc_lv<16> > mul_ln1118_fu_369_p0;
    sc_signal< sc_lv<16> > mul_ln1118_fu_369_p1;
    sc_signal< sc_lv<16> > mul_ln1118_18_fu_370_p0;
    sc_signal< sc_lv<16> > mul_ln1118_18_fu_370_p1;
    sc_signal< sc_lv<16> > mul_ln1118_16_fu_371_p0;
    sc_signal< sc_lv<16> > mul_ln1118_16_fu_371_p1;
    sc_signal< sc_lv<26> > mul_ln1118_fu_369_p2;
    sc_signal< sc_lv<26> > mul_ln1118_1_fu_349_p2;
    sc_signal< sc_lv<26> > mul_ln1118_2_fu_357_p2;
    sc_signal< sc_lv<26> > mul_ln1118_3_fu_354_p2;
    sc_signal< sc_lv<26> > mul_ln1118_4_fu_361_p2;
    sc_signal< sc_lv<26> > mul_ln1118_5_fu_368_p2;
    sc_signal< sc_lv<26> > mul_ln1118_6_fu_358_p2;
    sc_signal< sc_lv<26> > mul_ln1118_7_fu_364_p2;
    sc_signal< sc_lv<26> > mul_ln1118_8_fu_348_p2;
    sc_signal< sc_lv<26> > mul_ln1118_9_fu_350_p2;
    sc_signal< sc_lv<26> > mul_ln1118_10_fu_365_p2;
    sc_signal< sc_lv<26> > mul_ln1118_11_fu_355_p2;
    sc_signal< sc_lv<26> > mul_ln1118_12_fu_351_p2;
    sc_signal< sc_lv<26> > mul_ln1118_13_fu_360_p2;
    sc_signal< sc_lv<26> > mul_ln1118_14_fu_352_p2;
    sc_signal< sc_lv<26> > mul_ln1118_15_fu_362_p2;
    sc_signal< sc_lv<26> > mul_ln1118_16_fu_371_p2;
    sc_signal< sc_lv<26> > mul_ln1118_17_fu_366_p2;
    sc_signal< sc_lv<26> > mul_ln1118_18_fu_370_p2;
    sc_signal< sc_lv<26> > mul_ln1118_19_fu_353_p2;
    sc_signal< sc_lv<26> > mul_ln1118_20_fu_367_p2;
    sc_signal< sc_lv<26> > mul_ln1118_21_fu_359_p2;
    sc_signal< sc_lv<26> > mul_ln1118_22_fu_363_p2;
    sc_signal< sc_lv<26> > mul_ln1118_23_fu_356_p2;
    sc_signal< sc_logic > ap_ce_reg;
    sc_signal< sc_lv<16> > gate_i_0_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_i_1_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_i_2_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_i_3_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_i_4_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_i_5_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_i_6_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_i_7_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_f_0_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_f_1_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_f_2_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_f_3_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_f_4_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_f_5_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_f_6_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_f_7_V_read_int_reg;
    sc_signal< sc_lv<12> > gate_g_0_V_read_int_reg;
    sc_signal< sc_lv<12> > gate_g_1_V_read_int_reg;
    sc_signal< sc_lv<12> > gate_g_2_V_read_int_reg;
    sc_signal< sc_lv<12> > gate_g_3_V_read_int_reg;
    sc_signal< sc_lv<12> > gate_g_4_V_read_int_reg;
    sc_signal< sc_lv<12> > gate_g_5_V_read_int_reg;
    sc_signal< sc_lv<12> > gate_g_6_V_read_int_reg;
    sc_signal< sc_lv<12> > gate_g_7_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_o_0_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_o_1_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_o_2_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_o_3_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_o_4_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_o_5_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_o_6_V_read_int_reg;
    sc_signal< sc_lv<16> > gate_o_7_V_read_int_reg;
    sc_signal< sc_lv<16> > c_pre_0_V_read_int_reg;
    sc_signal< sc_lv<16> > c_pre_1_V_read_int_reg;
    sc_signal< sc_lv<16> > c_pre_2_V_read_int_reg;
    sc_signal< sc_lv<16> > c_pre_3_V_read_int_reg;
    sc_signal< sc_lv<16> > c_pre_4_V_read_int_reg;
    sc_signal< sc_lv<16> > c_pre_5_V_read_int_reg;
    sc_signal< sc_lv<16> > c_pre_6_V_read_int_reg;
    sc_signal< sc_lv<16> > c_pre_7_V_read_int_reg;
    sc_signal< sc_lv<16> > ap_return_0_int_reg;
    sc_signal< sc_lv<16> > ap_return_1_int_reg;
    sc_signal< sc_lv<16> > ap_return_2_int_reg;
    sc_signal< sc_lv<16> > ap_return_3_int_reg;
    sc_signal< sc_lv<16> > ap_return_4_int_reg;
    sc_signal< sc_lv<16> > ap_return_5_int_reg;
    sc_signal< sc_lv<16> > ap_return_6_int_reg;
    sc_signal< sc_lv<16> > ap_return_7_int_reg;
    sc_signal< sc_lv<16> > ap_return_8_int_reg;
    sc_signal< sc_lv<16> > ap_return_9_int_reg;
    sc_signal< sc_lv<16> > ap_return_10_int_reg;
    sc_signal< sc_lv<16> > ap_return_11_int_reg;
    sc_signal< sc_lv<16> > ap_return_12_int_reg;
    sc_signal< sc_lv<16> > ap_return_13_int_reg;
    sc_signal< sc_lv<16> > ap_return_14_int_reg;
    sc_signal< sc_lv<16> > ap_return_15_int_reg;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const bool ap_const_boolean_1;
    static const bool ap_const_boolean_0;
    static const sc_lv<32> ap_const_lv32_A;
    static const sc_lv<32> ap_const_lv32_19;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_add_ln703_56_fu_2198_p2();
    void thread_add_ln703_57_fu_2203_p2();
    void thread_add_ln703_58_fu_2208_p2();
    void thread_add_ln703_59_fu_2213_p2();
    void thread_add_ln703_60_fu_2218_p2();
    void thread_add_ln703_61_fu_2223_p2();
    void thread_add_ln703_62_fu_2228_p2();
    void thread_add_ln703_fu_2193_p2();
    void thread_ap_block_pp0_stage0();
    void thread_ap_block_pp0_stage0_11001();
    void thread_ap_block_state1_pp0_stage0_iter0();
    void thread_ap_block_state2_pp0_stage0_iter1();
    void thread_ap_block_state3_pp0_stage0_iter2();
    void thread_ap_return_0();
    void thread_ap_return_1();
    void thread_ap_return_10();
    void thread_ap_return_11();
    void thread_ap_return_12();
    void thread_ap_return_13();
    void thread_ap_return_14();
    void thread_ap_return_15();
    void thread_ap_return_2();
    void thread_ap_return_3();
    void thread_ap_return_4();
    void thread_ap_return_5();
    void thread_ap_return_6();
    void thread_ap_return_7();
    void thread_ap_return_8();
    void thread_ap_return_9();
    void thread_call_ret_hard_tanh_fu_1861_data_0_V_read();
    void thread_call_ret_hard_tanh_fu_1861_data_1_V_read();
    void thread_call_ret_hard_tanh_fu_1861_data_2_V_read();
    void thread_call_ret_hard_tanh_fu_1861_data_3_V_read();
    void thread_call_ret_hard_tanh_fu_1861_data_4_V_read();
    void thread_call_ret_hard_tanh_fu_1861_data_5_V_read();
    void thread_call_ret_hard_tanh_fu_1861_data_6_V_read();
    void thread_call_ret_hard_tanh_fu_1861_data_7_V_read();
    void thread_mul_ln1118_10_fu_365_p0();
    void thread_mul_ln1118_10_fu_365_p1();
    void thread_mul_ln1118_10_fu_365_p2();
    void thread_mul_ln1118_11_fu_355_p0();
    void thread_mul_ln1118_11_fu_355_p1();
    void thread_mul_ln1118_11_fu_355_p2();
    void thread_mul_ln1118_12_fu_351_p0();
    void thread_mul_ln1118_12_fu_351_p1();
    void thread_mul_ln1118_12_fu_351_p2();
    void thread_mul_ln1118_13_fu_360_p0();
    void thread_mul_ln1118_13_fu_360_p1();
    void thread_mul_ln1118_13_fu_360_p2();
    void thread_mul_ln1118_14_fu_352_p0();
    void thread_mul_ln1118_14_fu_352_p1();
    void thread_mul_ln1118_14_fu_352_p2();
    void thread_mul_ln1118_15_fu_362_p0();
    void thread_mul_ln1118_15_fu_362_p1();
    void thread_mul_ln1118_15_fu_362_p2();
    void thread_mul_ln1118_16_fu_371_p0();
    void thread_mul_ln1118_16_fu_371_p1();
    void thread_mul_ln1118_16_fu_371_p2();
    void thread_mul_ln1118_17_fu_366_p0();
    void thread_mul_ln1118_17_fu_366_p1();
    void thread_mul_ln1118_17_fu_366_p2();
    void thread_mul_ln1118_18_fu_370_p0();
    void thread_mul_ln1118_18_fu_370_p1();
    void thread_mul_ln1118_18_fu_370_p2();
    void thread_mul_ln1118_19_fu_353_p0();
    void thread_mul_ln1118_19_fu_353_p1();
    void thread_mul_ln1118_19_fu_353_p2();
    void thread_mul_ln1118_1_fu_349_p0();
    void thread_mul_ln1118_1_fu_349_p1();
    void thread_mul_ln1118_1_fu_349_p2();
    void thread_mul_ln1118_20_fu_367_p0();
    void thread_mul_ln1118_20_fu_367_p1();
    void thread_mul_ln1118_20_fu_367_p2();
    void thread_mul_ln1118_21_fu_359_p0();
    void thread_mul_ln1118_21_fu_359_p1();
    void thread_mul_ln1118_21_fu_359_p2();
    void thread_mul_ln1118_22_fu_363_p0();
    void thread_mul_ln1118_22_fu_363_p1();
    void thread_mul_ln1118_22_fu_363_p2();
    void thread_mul_ln1118_23_fu_356_p0();
    void thread_mul_ln1118_23_fu_356_p1();
    void thread_mul_ln1118_23_fu_356_p2();
    void thread_mul_ln1118_2_fu_357_p0();
    void thread_mul_ln1118_2_fu_357_p1();
    void thread_mul_ln1118_2_fu_357_p2();
    void thread_mul_ln1118_3_fu_354_p0();
    void thread_mul_ln1118_3_fu_354_p1();
    void thread_mul_ln1118_3_fu_354_p2();
    void thread_mul_ln1118_4_fu_361_p0();
    void thread_mul_ln1118_4_fu_361_p1();
    void thread_mul_ln1118_4_fu_361_p2();
    void thread_mul_ln1118_5_fu_368_p0();
    void thread_mul_ln1118_5_fu_368_p1();
    void thread_mul_ln1118_5_fu_368_p2();
    void thread_mul_ln1118_6_fu_358_p0();
    void thread_mul_ln1118_6_fu_358_p1();
    void thread_mul_ln1118_6_fu_358_p2();
    void thread_mul_ln1118_7_fu_364_p0();
    void thread_mul_ln1118_7_fu_364_p1();
    void thread_mul_ln1118_7_fu_364_p2();
    void thread_mul_ln1118_8_fu_348_p0();
    void thread_mul_ln1118_8_fu_348_p1();
    void thread_mul_ln1118_8_fu_348_p2();
    void thread_mul_ln1118_9_fu_350_p0();
    void thread_mul_ln1118_9_fu_350_p1();
    void thread_mul_ln1118_9_fu_350_p2();
    void thread_mul_ln1118_fu_369_p0();
    void thread_mul_ln1118_fu_369_p1();
    void thread_mul_ln1118_fu_369_p2();
};

}

using namespace ap_rtl;

#endif
