

1.ram不需要修改。
2.在lsu中实例化ram，全权管理。
3.在lsu中增加取指令，结果给处理器。
4.注意lsu中的命名。
5.对于IMROV指令，用valM和dstM把立即数valC写入寄存器。
6.对于ADD,SUB,AND,XOR指令，用valE（alu计算结果）和dstE（rA）写寄存器（写回级）
7.对于LW指令，用valE（alu计算结果）的低8位作地址，访问ram，输出valM和dstM（ra）写寄存器（写回级）
8.对于SW指令，译码得到操作数$rA给ram，但是lsu目前并没有这个信号输入。配合地址valE存储。

/*ram:2^8个地址，地址8位，字32位

普通的指令: 取指----解析----寄存器----alu计算+写回寄存器      4周期
LW：       取指----解析----寄存器----alu计算+lsu访存----写回寄存器   5周期
SW：       取指----解析----寄存器----alu计算+lsu写入ram   4周期

在第二个上升沿解析指令，操作数在第三个上升沿得到。alu等在第四个上升沿。
alu需要的alufun、rB、valC均来自于指令，因此要延后一个周期
LW/SW决定了alu选择valC还是valA，也影响lsu，因此也要延后一个周期。
rA地址关系到dstE写回，因此要延后一周期。
lsu自己会将dstE延后一周期到dstM。
总结：需要延迟的信号：alufun,valC,rA,LW,SW。

进度：目前已通过task5
接下来要写task6的tb
出现了较多问题，集中在lsu上，首先是连续SW导致的取指和访存冲突了，其次是alu反应不正常。目前的想法是先解决冲突问题，增加SW_DONE标志，
让processor在SW_DONE和LW_DONE之前停止解析，即取指让位于访存。

SW貌似没有问题，但它没有正常结束。它没问题的原因是，三个SW序号6,7,8,正好在6的SW=1之前取出来了，因此都得到了解析。
但是第一个指令的执行阶段SW=1妨碍了取指，包括后面两个指令的执行阶段。
目前的解决方法是在第8个指令SW执行级之后，使SW=0，恢复取指令。取指令的条件是SW=0。即加入气泡，SW=1时停止取指。
fixed

LW在lsu出现问题，dstM无反应。