<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë∏üèæ üë®üèª‚Äçüéì üôÅ Conception et fabrication des processeurs: conception du processeur ‚§¥Ô∏è üßíüèº üë®üèª‚Äçüîß</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Maintenant que nous savons comment les processeurs fonctionnent √† un niveau √©lev√©, il est temps d'approfondir le processus de conception de leurs comp...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Conception et fabrication des processeurs: conception du processeur</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/457178/"><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/21c/c0b/840/21cc0b840973fba68f6536c6b5ad31a5.jpg" alt="image"></div><br>  Maintenant que nous savons comment les processeurs fonctionnent √† un niveau √©lev√©, il est temps d'approfondir le processus de conception de leurs composants internes.  Il s'agit du deuxi√®me article d'une s√©rie sur le d√©veloppement de processeurs.  Je vous recommande d'√©tudier d'abord la premi√®re partie, afin de comprendre les concepts d√©crits ci-dessous. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 1: Bases de l'architecture informatique</a> (architectures de jeux d'instructions, mise en cache, pipelines, hyperthreading) <br>  <b>Partie 2: Processus de conception CPU</b> (circuits √©lectriques, transistors, √©l√©ments logiques, synchronisation) <br>  Partie 3: Disposition et fabrication physique de la puce (VLSI et fabrication de silicium) <br>  Partie 4: Tendances actuelles et orientations futures importantes en architecture informatique (mer d'acc√©l√©rateurs, int√©gration tridimensionnelle, FPGA, Near Memory Computing) <br><br>  Comme vous le savez peut-√™tre, les processeurs et la plupart des autres appareils num√©riques sont constitu√©s de transistors.  La fa√ßon la plus simple de percevoir le transistor comme un interrupteur command√© √† trois contacts.  Lorsque l'obturateur est activ√©, le courant √©lectrique peut traverser le transistor.  Lorsque l'obturateur est d√©sactiv√©, le courant ne peut pas circuler.  L'obturateur est comme un interrupteur d'√©clairage dans une pi√®ce, mais il est beaucoup plus petit, plus rapide et peut √™tre command√© √©lectriquement. <br><br>  Il existe deux principaux types de transistors utilis√©s dans les processeurs modernes: pMOS (PMOS) et nMOS (NMOS).  Le transistor nMOS passe du courant lorsque la grille est charg√©e ou a une tension √©lev√©e, et le transistor pMOS passe du courant lorsque la grille est d√©charg√©e ou a une basse tension.  En combinant ces types de transistors de mani√®re compl√©mentaire, nous pouvons cr√©er des √©l√©ments logiques CMOS.  Dans cet article, nous n'analyserons pas en d√©tail les caract√©ristiques du fonctionnement des transistors, mais nous y reviendrons dans la troisi√®me partie de la s√©rie. <br><a name="habracut"></a><br>  Un √©l√©ment logique est un appareil simple qui re√ßoit des signaux d'entr√©e, effectue une op√©ration et g√©n√®re un r√©sultat.  Par exemple, l'√©l√©ment AND (AND) active son signal de sortie si et seulement si toutes les entr√©es de porte sont activ√©es.  L'onduleur, ou l'√©l√©ment NOT (NOT), active sa sortie si l'entr√©e est d√©sactiv√©e.  Vous pouvez combiner ces deux volets et obtenir un √©l√©ment NAND qui active la sortie, si et seulement si aucune des entr√©es n'est activ√©e.  Il existe d'autres √©l√©ments avec leur fonctionnalit√© logique, par exemple, OR (OR), OR-NOT (NOR), OU exclusif (XOR) et OU exclusif avec inversion (XNOR). <br><br>  Ce qui suit montre comment deux √©l√©ments simples sont assembl√©s √† partir de transistors: un onduleur et NAND.  Dans l'onduleur, le transistor pMOS (en haut) est connect√© √† l'alimentation et le transistor nMOS (en bas) est connect√© √† la masse.  Sur la d√©signation des transistors pMOS, il y a un petit cercle connect√© √† la grille.  Nous avons dit que les p√©riph√©riques pMOS transmettent du courant lorsque l'entr√©e est d√©sactiv√©e et que les p√©riph√©riques nMOS transmettent du courant lorsque l'entr√©e est activ√©e, il est donc facile de remarquer que le signal de sortie (Out) sera toujours l'oppos√© du signal d'entr√©e (In).  En regardant l'√©l√©ment NAND, nous voyons qu'il n√©cessite quatre transistors et que la sortie sera toujours d√©sactiv√©e si au moins une des entr√©es est d√©sactiv√©e.  La connexion de transistors de cette mani√®re pour former des r√©seaux simples est le m√™me processus qui est utilis√© pour concevoir des √©l√©ments logiques plus complexes et d'autres circuits √† l'int√©rieur des processeurs. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/f1e/1ff/453/f1e1ff4532cc9c9463de1f8acee827fc.png"></div><br>  Les blocs de construction sous forme d'√©l√©ments logiques sont si simples qu'il est difficile de comprendre comment ils se transforment en un ordinateur fonctionnel.  Le processus de conception consiste √† combiner plusieurs √©l√©ments pour cr√©er un petit appareil pouvant ex√©cuter une fonction simple.  Vous pouvez ensuite combiner plusieurs de ces appareils pour cr√©er quelque chose qui remplit une fonction plus complexe.  Le processus de combinaison de composants individuels pour cr√©er une structure de travail est exactement le processus utilis√© aujourd'hui pour cr√©er des puces modernes.  La seule diff√©rence est qu'une puce moderne se compose de <em>milliards de</em> transistors. <br><br>  √Ä titre d'exemple, prenons un additionneur simple - un additionneur complet 1 bit.  Il re√ßoit trois signaux d'entr√©e - A, B et Carry-In (signal d'entr√©e de transfert) et cr√©e deux signaux de sortie - Sum (somme) et Carry-Out (signal de sortie de transfert).  Le circuit le plus simple utilise cinq √©l√©ments logiques et ils peuvent √™tre connect√©s ensemble pour cr√©er un additionneur de n'importe quelle taille.  Dans les sch√©mas modernes, ce processus est am√©lior√© en optimisant une partie de la logique et des signaux de transfert, mais les principes fondamentaux restent les m√™mes. <br><br>  La sortie de Sum est soit A soit B, mais jamais aux deux, ou il y a un signal de retenue d'entr√©e, puis A et B sont soit activ√©s, soit d√©sactiv√©s.  La sortie de transfert est un peu plus compliqu√©e.  Il est actif lorsque A et B sont activ√©s en m√™me temps, ou s'il y a un report et que l'un de A ou B est activ√©.  Pour connecter plusieurs additionneurs 1 bit pour cr√©er un additionneur plus large, il suffit de connecter le Carry-out du bit pr√©c√©dent au Carry-in du bit actuel.  Plus les circuits deviennent compliqu√©s, plus la logique est confuse, mais c'est la fa√ßon la plus simple d'ajouter deux nombres.  Les processeurs modernes utilisent des additionneurs plus sophistiqu√©s, mais leurs circuits sont trop compliqu√©s pour un tel examen.  En plus des additionneurs, les processeurs contiennent √©galement des p√©riph√©riques pour diviser, multiplier et versions de toutes ces op√©rations en virgule flottante. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/052/486/af6/052486af63f774bb4ec814f3bb31a5b2.png"></div><br>  Une telle combinaison de s√©quences d'√©l√©ments pour ex√©cuter une fonction sur les signaux d'entr√©e est appel√©e <em>logique combinatoire</em> .  Cependant, ce n'est pas le seul type de logique utilis√© dans les ordinateurs.  Cela ne sera pas d'une grande utilit√© si nous ne pouvons pas stocker de donn√©es ou suivre l'√©tat.  Pour pouvoir sauvegarder des donn√©es, nous avons besoin d'une logique s√©quentielle. <br><br>  La logique s√©quentielle est construite en connectant soigneusement les onduleurs et autres √©l√©ments logiques de sorte que leurs sorties transmettent des signaux de r√©troaction √† l'entr√©e des √©l√©ments.  De telles boucles de r√©troaction sont utilis√©es pour stocker un bit de donn√©es et sont appel√©es <em>RAM statique</em> ou SRAM.  Cette m√©moire est appel√©e RAM statique par opposition √† RAM dynamique (DRAM) car les donn√©es stock√©es sont toujours directement connect√©es √† une tension positive ou √† la masse. <br><br>  La mani√®re standard de mettre en ≈ìuvre un bit SRAM est avec le circuit √† 6 transistors illustr√© ci-dessous.  Le signal le plus √©lev√© marqu√© comme WL ( <em>Word Line</em> ) est l'adresse, et lorsqu'il est activ√©, les donn√©es stock√©es dans cette cellule de 1 bit sont transf√©r√©es vers la <em>ligne de bit</em> marqu√©e comme BL.  La sortie BLB est appel√©e <em>Bit Line Bar</em> ;  c'est juste la valeur invers√©e de la ligne de bit.  Vous devez reconna√Ætre les deux types de transistors et comprendre que M3 avec M1, comme M4 avec M2, forment un inverseur. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/43c/428/111/43c4281117b07528ff8f7f3d43efd196.png"></div><br>  SRAM est utilis√© pour cr√©er des caches et des registres ultrarapides √† l'int√©rieur des processeurs.  Cette m√©moire est tr√®s stable, mais n√©cessite six √† huit transistors pour stocker chaque bit de donn√©es.  Par cons√©quent, par rapport √† la DRAM, elle est extr√™mement co√ªteuse en termes de co√ªt, de complexit√© et de surface sur la puce.  La RAM dynamique, d'autre part, stocke les donn√©es dans un minuscule condensateur, plut√¥t que d'utiliser des portes logiques.  Il est appel√© dynamique, car la tension sur le condensateur peut varier consid√©rablement, car il n'est pas connect√© √† l'alimentation ou √† la terre.  Il n'y a qu'un seul transistor utilis√© pour acc√©der aux donn√©es stock√©es dans le condensateur. <br><br>  √âtant donn√© que la DRAM ne n√©cessite qu'un seul transistor par bit et est hautement √©volutive, elle peut √™tre compact√©e de mani√®re dense et bon march√©.  L'inconv√©nient de la DRAM est que la charge sur le condensateur est si faible qu'elle doit √™tre constamment mise √† jour.  C'est pourquoi, apr√®s avoir √©teint l'ordinateur, tous les condensateurs sont d√©charg√©s et les donn√©es dans la RAM sont perdues. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/2a5/bca/616/2a5bca6162fbbb1a91894d7ed1c73d37.png"></div><br>  Des soci√©t√©s comme Intel, AMD et Nvidia ne publient pas de sch√©mas de circuits de leurs processeurs, il est donc impossible de montrer des circuits √©lectriques aussi complets pour les processeurs modernes.  Cependant, ce simple additionneur vous permet d'avoir l'id√©e que m√™me les parties les plus complexes du processeur peuvent √™tre divis√©es en √©l√©ments logiques et de stockage, puis en transistors. <br><br>  Maintenant que nous savons comment certains composants du processeur sont fabriqu√©s, nous devons trouver comment tout assembler et synchroniser.  Tous les composants cl√©s du processeur sont connect√©s √† un <em>signal d'horloge</em> .  Il a alternativement une tension haute et basse, la changeant avec un intervalle donn√©, appel√© <em>fr√©quence</em> .  La logique √† l'int√©rieur du processeur commute g√©n√©ralement les valeurs et effectue les calculs lorsque le signal d'horloge fait passer la tension de faible √† √©lev√©e.  En synchronisant toutes les pi√®ces, nous pouvons garantir que les donn√©es arrivent toujours au bon moment afin qu'il n'y ait aucun probl√®me dans le processeur. <br><br>  Vous avez peut-√™tre entendu dire que vous pouvez augmenter la vitesse d'horloge pour augmenter les performances du processeur.  Cette augmentation des performances est due au fait que la commutation des transistors et de la logique √† l'int√©rieur du processeur commence √† se produire plus souvent que pr√©vu.  Puisqu'il y a plus de cycles par seconde, plus de travail peut √™tre fait et le processeur aura de meilleures performances.  Cependant, cela est vrai dans une certaine mesure.  Les processeurs modernes fonctionnent g√©n√©ralement √† des fr√©quences comprises entre 3,0 GHz et 4,5 GHz, et cette valeur n'a pas beaucoup chang√© au cours des dix derni√®res ann√©es.  Tout comme une cha√Æne m√©tallique n'est pas plus forte que son maillon le plus faible, un processeur ne peut pas fonctionner plus vite que sa partie la plus lente.  √Ä la fin de chaque cycle d'horloge, chaque √©l√©ment processeur devrait terminer son travail.  Si certaines parties ne l'ont pas encore termin√©, le signal d'horloge est trop rapide et le processeur ne fonctionnera pas.  Les concepteurs appellent cette partie la plus lente le <em>chemin critique,</em> et c'est lui qui d√©termine la fr√©quence maximale avec laquelle le processeur peut travailler.  Au-dessus d'une certaine fr√©quence, les transistors n'ont tout simplement pas le temps de commuter assez rapidement et commencent √† tomber en panne ou √† produire des valeurs de sortie incorrectes. <br><br>  En augmentant la tension du processeur, nous pouvons acc√©l√©rer la commutation des transistors, mais cela fonctionne √©galement jusqu'√† une certaine limite.  Si trop de tension est appliqu√©e, nous risquons de br√ªler le processeur.  Lorsque nous augmentons la fr√©quence ou la tension du processeur, il commence toujours √† √©mettre plus de chaleur et √† consommer plus d'√©nergie.  En effet, la puissance du processeur est directement proportionnelle √† la fr√©quence et proportionnelle au carr√© de la tension.  Pour d√©terminer la consommation d'√©nergie du processeur, nous consid√©rons chaque transistor comme un petit condensateur qui doit √™tre charg√© ou d√©charg√© lorsque sa valeur change. <br><br>  L'alimentation est une partie si importante du processeur que dans certains cas, jusqu'√† la moiti√© des contacts physiques sur la puce ne peuvent √™tre utilis√©s que pour l'alimentation ou la mise √† la terre.  Certaines puces √† pleine charge peuvent consommer plus de 150 amp√®res, et avec tout ce courant, vous devez √™tre contr√¥l√© tr√®s soigneusement.  A titre de comparaison: le processeur central g√©n√®re plus de chaleur par unit√© de surface qu'un r√©acteur nucl√©aire. <br><br>  Le signal d'horloge dans les processeurs modernes prend environ 30 √† 40% de sa puissance totale, car il est tr√®s complexe et doit g√©rer de nombreux appareils diff√©rents.  Pour √©conomiser l'√©nergie, la plupart des processeurs basse consommation d√©sactivent certaines parties de la puce lorsqu'ils ne sont pas utilis√©s.  Cela peut √™tre fait en √©teignant l'horloge (cette m√©thode s'appelle Clock Gating) ou en coupant l'alimentation (Power Gating). <br><br>  Les signaux d'horloge cr√©ent une autre difficult√© dans la conception du processeur: puisque leurs fr√©quences sont en constante augmentation, les lois de la physique commencent √† influencer le travail.  Malgr√© la vitesse extr√™mement √©lev√©e de la lumi√®re, elle n'est pas assez grande pour les processeurs hautes performances.  Si vous connectez un signal d'horloge √† une extr√©mit√© de la puce, au moment o√π le signal atteint l'autre extr√©mit√©, il sera d√©synchronis√© d'une mani√®re significative.  Pour synchroniser toutes les parties de la puce, le signal d'horloge est distribu√© en utilisant ce que l'on appelle le H-Tree.  Il s'agit d'une structure qui garantit que tous les points d'extr√©mit√© sont exactement √† la m√™me distance du centre. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/d7b/98e/f3b/d7b98ef3bf167f06b89da6608b23f9e5.png"></div><br>  Il peut sembler que la conception de chaque transistor, signal d'horloge et contact de puissance dans la puce est une t√¢che extr√™mement monotone et difficile, et c'est effectivement le cas.  M√™me si des milliers d'ing√©nieurs travaillent pour des soci√©t√©s comme Intel, Qualcomm et AMD, ils ne seraient pas en mesure de concevoir manuellement tous les aspects de la puce.  Pour concevoir des puces de cette √©chelle, ils utilisent de nombreux outils sophistiqu√©s qui g√©n√®rent automatiquement des conceptions et des circuits √©lectriques.  Ces outils obtiennent g√©n√©ralement une description de haut niveau de ce que le composant doit faire et d√©terminent la meilleure configuration mat√©rielle qui r√©pond √† ces exigences.  R√©cemment, une direction de d√©veloppement appel√©e <em>High Level Synthesis</em> est apparue, qui permet aux d√©veloppeurs de sp√©cifier les fonctionnalit√©s n√©cessaires dans le code, apr√®s quoi les ordinateurs d√©terminent la meilleure fa√ßon de les r√©aliser dans l'√©quipement. <br><br>  De la m√™me mani√®re que vous pouvez d√©crire des programmes informatiques √† l'aide de code, les concepteurs peuvent d√©crire les p√©riph√©riques mat√©riels avec du code.  Des langages tels que Verilog et VHDL permettent aux concepteurs d'√©quipements d'exprimer les fonctionnalit√©s de tous les circuits qu'ils cr√©ent.  Apr√®s avoir effectu√© des simulations et v√©rifi√© ces projets, ils peuvent √™tre synth√©tis√©s dans des transistors sp√©cifiques, dont le circuit √©lectrique sera constitu√©.  Bien que la phase de v√©rification puisse ne pas sembler aussi excitante que la conception d'un nouveau cache ou noyau, elle est beaucoup plus importante qu'eux.  Pour chaque ing√©nieur de conception embauch√© par une entreprise, il peut y avoir cinq ing√©nieurs de v√©rification ou plus. <br><br>  La v√©rification d'un nouveau projet prend souvent plus de temps et d'argent que la cr√©ation de la puce elle-m√™me.  Les entreprises consacrent beaucoup de temps et d'argent √† la v√©rification, car apr√®s avoir envoy√© la puce en production, elle ne peut pas √™tre corrig√©e.  En cas d'erreur dans le logiciel, vous pouvez lib√©rer le patch, mais l'√©quipement fonctionne diff√©remment.  Par exemple, Intel a d√©couvert un <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">bogue dans le module de division en virgule flottante de</a> certaines puces Pentium, et en cons√©quence, il a entra√Æn√© des pertes √©quivalentes aux 2 milliards de dollars actuels. <br><br>  Il est difficile de comprendre qu'il peut y avoir plusieurs milliards de transistors dans une puce et de comprendre ce qu'ils font tous.  Si vous cassez la puce en ses composants internes individuels, cela devient un peu plus facile.  Les √©l√©ments logiques sont compos√©s de transistors, les √©l√©ments logiques sont combin√©s en modules fonctionnels qui effectuent une t√¢che sp√©cifique, et ces modules fonctionnels sont connect√©s ensemble pour former l'architecture informatique dont nous avons discut√© dans la premi√®re partie de la s√©rie. <br><br>  La plupart du travail de conception est automatis√©, mais ce qui pr√©c√®de nous permet de r√©aliser √† quel point le nouveau CPU que nous venons d'acheter est complexe. <br><br>  Dans la deuxi√®me partie de la s√©rie, j'ai parl√© du processus de conception du CPU.  Nous avons discut√© des transistors, des portes logiques, des signaux de puissance et d'horloge, de la synth√®se de conception et de la v√©rification.  Dans la troisi√®me partie, nous d√©couvrirons ce qui est requis pour la production physique de la puce.  Toutes les entreprises aiment se vanter de la modernit√© de leur processus de fabrication (Intel - 10 nm, Apple et AMD - 7 nm, etc.), mais que signifient r√©ellement ces chiffres?  Nous en parlerons dans la prochaine partie. <br><br><h5>  Lecture recommand√©e </h5><br><ul><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">L'histoire du microprocesseur et de l'ordinateur personnel</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Technologie d'affichage compar√©e: TN vs</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">VA vs.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">IPS</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">4GHz CPU Battle: AMD 2e g√©n√©ration Ryzen vs</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Intel 8e g√©n√©ration Core</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Qu'est-ce que la limitation thermique et comment la pr√©venir</a> </li></ul></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr457178/">https://habr.com/ru/post/fr457178/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr457156/index.html">Quels peuvent √™tre les syst√®mes informatiques du futur</a></li>
<li><a href="../fr457160/index.html">Mon approche pour impl√©menter des d√©l√©gu√©s en C ++: appeler une fonction avec des param√®tres inconnus √† l'ex√©cution</a></li>
<li><a href="../fr457164/index.html">Navigation dans une application multiplateforme .NET Core avec enregistrement de l'√©tat sur le disque en utilisant l'exemple de ReactiveUI et Avalonia</a></li>
<li><a href="../fr457168/index.html">Analyse de sentiment de prototype avec Python et TextBlob</a></li>
<li><a href="../fr457172/index.html">ScreenLogger - sourire, une cam√©ra cach√©e vous emm√®ne</a></li>
<li><a href="../fr457180/index.html">Le site officiel Node.js est maintenant en russe</a></li>
<li><a href="../fr457182/index.html">Langue REXX, 40e anniversaire</a></li>
<li><a href="../fr457184/index.html">Cr√©ez dynamiquement robots.txt pour les sites ASP.NET Core</a></li>
<li><a href="../fr457186/index.html">Python dans Visual Studio Code - version de juin</a></li>
<li><a href="../fr457188/index.html">Calme calme conflit</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>