
module lockin_segmentado(

	input clock,
	input reset,
	
	input [50:0]	 configuracion,
	
	input data_valid,
	input signed [31:0] data,	
		
	output reg signed [63:0] data_out_fase,
	output reg data_valid_fase,
	
	output reg signed [63:0] data_out_cuad,
	output reg data_valid_cuad,
	
	output calculando,
	output fifos_llenos
	
);
//=======================================================
// Parametros de configuracion de los módulos
//=======================================================


wire origen_datos = configuracion[0];								// 1 para datos simulados, 0 para adc
wire [7:0] simulation_noise = configuracion[8:1];				// Cantidad de bits de ruido en la simulacion
wire [15:0] ptos_x_ciclo = configuracion[24:9];					// Ctdad de puntos por ciclo de señal
wire [7:0] frames_integracion = configuracion[32:25];			// Largo del Lock In
wire adc_channel = configuracion[33];								// 1 canal a, 0 canal b
wire [15:0] frames_prom_coherente = configuracion[49:34];	// Cantidad de ciclos promediados coherentemente 


parameter buf_tam = 2048;					// Con 4096 ya me paso de la cantidad de bloques de ram que hay
parameter ref_mean_value = 32767;
parameter fifo_depth = 8192;



//=======================================================
// Multiplicacion por referencia
//=======================================================


//=======================================================
// Filtro pasabajos
//=======================================================











endmodule

