
# Verilog 프로젝트 파일 유형

## 파일 확장자 빠른 참고표

### 1) 설계 소스/테스트벤치
- **`.v`**: Verilog 소스
- **`.sv`**: SystemVerilog 소스
- **`.vh` / `.svh`**: 헤더(`include`용)
- **`.mem` / `.hex` / `.coe`**: 메모리 초기화 파일

### 2) 제약/설정
- **`.xdc`**: Vivado 핀/타이밍 제약(Xilinx)
- **`.qsf`**: Quartus 핀/설정(Intel)
- **`.sdc`**: 타이밍 제약(공통)
- **`.sdf`**: 지연정보(포스트 타이밍 시뮬)

### 3) 스크립트(자동화)
- **`.tcl`**: Vivado/Questa 등 EDA용 스크립트
- **`.do`**: ModelSim 스크립트(Tcl 계열)
- **`.sh`**: 셸 스크립트
- **`.bat`**: Windows 배치
- **`Makefile / .mk`**: make 규칙

### 4) 시뮬레이션 산출물
- **`.vcd`**: 파형(텍스트). GTKWave로 열기
- **`.fst`**: 파형(압축 바이너리)
- **`.wlf`**: ModelSim 파형 DB
- **`.wdb`**: Vivado XSim 파형 DB
- **`simv`**: 시뮬 실행 바이너리(Icarus/Verilator 등)
- **`.vvp`**: Icarus 중간 산출물
- **`.ucdb`**: 커버리지 DB
- **`.log` / `.jou`**: 로그/작업 일지
- **`.vpi`**: VPI 플러그인(예: system.vpi)

### 5) 합성/배치/보드 산출물
- **`.dcp`**: Vivado 체크포인트
- **`.bit`**: Xilinx 비트스트림(보드 프로그래밍)
- **`.mcs`**: SPI Flash 이미지(Xilinx)
- **`.sof` / `.pof`**: Quartus 프로그래밍 파일
- **`.rpt`**: 리포트

### 6) 도구 내부 폴더(캐시)
- **`xsim.dir/`**, **`.Xil/`**: Vivado/XSim 캐시
- **`work/`**: ModelSim 라이브러리 디렉터리
- **`transcript`**: ModelSim 콘솔 로그

---

## 추천: 깃에 올릴 것 vs 무시할 것

**올릴 것(소스/스크립트/문서)**
```
*.v *.sv *.vh *.svh
*.xdc *.sdc
flows/**/*.tcl  scripts/**/*.tcl
flows/modelsim/*.do
Makefile  *.mk
docs/**/*.md
examples/**/README.md
```

**무시(.gitignore)할 것(산출물/캐시)**
```
# Vivado/xsim
.xil/ .Xil/ xsim.dir/ *.wdb *.jou *.log *.pb *.str *.cache *.runs *.sim
# ModelSim
work/ transcript vsim.wlf *.wlf *.ucdb
# Icarus/Verilator
simv *.vvp
# 파형
*.vcd *.fst
# 리포트/체크포인트/비트
*.rpt *.dcp *.bit *.mcs *.sof *.pof *.sdf
# 기타
*.backup.* *.tmp *.bak
# OS/IDE
.DS_Store Thumbs.db .vscode/ .idea/
```
