高性能小数分频频率合成技术 PDF下载 刘祖深 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#756064403
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#756064403
<p>书名:高性能小数分频频率合成技术</p><p>作者:刘祖深</p><p>页数:340</p><p>定价:¥48.0</p><p>出版社:西安电子科技大学出版社</p><p>出版日期:2017-03-01</p><p>ISBN:9787560644035</p><p><h2>本书特色</h2></p>[<p>
在频率合成器的发展历程中，人们一直围绕高分辨率、低相位噪声、高频谱纯度和快速频率转换等核心性能指标的提升而展开着深入的研究。频率合成技术经历了模拟直接频率合成、间接频率合成、数字直接频率合成和混合频率合成等几个重要的发展阶段，与其它科学技术一样都是从实际需求中产生，并在实践中不断得到提高和发展的。模拟直接频率合成技术能实现快速频率变换，可以实现较高的频率分辨率、较低的相位噪声，以及很高的输出频率。但是，它的构成需要很多的振荡器、混频器和带通滤波器等硬件设备，不仅体积庞大、造价高，而且输出拥有大量的杂波分量，频率范围越宽杂波往往也就越多，这是模拟直接频率合成的一个致命缺点。因此，几乎在所有的场合，都被采用锁相技术的间接合成技术所取代。随着百纳秒量级频率捷变的军事应用，在微波、毫米波波段上的直接频率合成技术又重新充满活力。随着高速数字电路技术水平的提高，从相位概念出发直接合成所需波形的DDS频率合成技术得到了迅速发展，以有别于其它频率合成方法的优越性能而在现代频率合成技术中占有一席之地。除了输出杂散性能之外，DDS在相对带宽、频率转换时间、相位连续性、正交输出、频率分辨率等性能指标方面都远远超过了传统频率合成技术所能达到的水平，特别是它与锁相环技术相结合构成的所谓混合频率合成器，可以实现向微波频段的进一步扩展。由于DDS具有纳秒级的频率捷变特性，以及mHz甚至μHz的频率分辨特性，所以在频率捷变和跳频通信设备中得到了广泛应用。目前，采用混合方式设计的频率合成器产品指标已达到：频率范围为DC～40 GHz、频率分辨率为0.01 Hz、频率捷变时间为100 ns。窄带应用时，频率可以做到更高。间接频率合成技术是利用锁相环相位负反馈原理将振荡器的输出频率锁定在参考频率上，保持固定的剩余相差，以频率再生的形式实现频率合成。随着大规模集成电路技术的发展，集成锁相环路的发展极为迅速，实现了数字化、小型化和通用化，其优越的性能又促使频率合成技术得以飞速发展。它在电子技术的各个领域都有广泛的应用，已经成为电子设备常用的基本部件。从1968年到2013年期间的频率合成器发明专利的检索情况来看，全球的频率合成专利申请超过了5500多项，主要集中在美国、中国、德国、日本、韩国、欧盟等六个国家和地区，约占据总申请量的96%。在DAS、DDS、PLL和混合型等四种频率合成技术中，PLL频率合成技术专利的数量高居榜首，西方发达国家对频率合成技的研究也处于领先地位。从20世纪80年代末和90年代初起，小数分频技术成为业界的研究热点, 采用两个整数分频模，按照一定规律进行切换，利用统计原理实现平均意义上的小数分频比N.F。在突破模拟相位内插（API）小数频率合成技术之后，10 MHz～50 GHz的频率合成扫源产品诞生了，它具有1 Hz的频率分辨率，载频10 GHz、频偏100 Hz处的单边带相位噪声优于-65 dBc/Hz，杂散优于70 dB, 并可以配合系列毫米波倍频器，将频率上限扩展到110 GHz。在“锁滚”扫频技术的基础上增加了终止频率校准，在追求高功率、大范围、低谐波的同时，综合优化了频率转换时间、调制功能、功率平坦度的设计，使频率合成器的设计技术上了一个新的台阶。这个时期，宽带频率合成器设计技术在我国电子测量仪器行业才刚刚起步，产品水平与国外的差距是巨大的。对于10 MHz～18 GHz、频率分辨率为1 Hz的频率合成器来说，即便是国外已经成熟的多环频率合成器结构方案，国内也没有一个仪器厂家有信心触及，这不只是多环结构杂散性能和环路优化难度大的问题，还存在着诸多的宽带微波器件需要突破。而小数分频技术还处于原理性的消化阶段，一直到20世纪90年代末才解决了API小数分频技术，推出了10 MHz～20 GHz频率合成扫源，产品实现了1 Hz频率分辨率。20世纪90年代中后期，以数字化Σ��Δ调制技术实现小数频率合成器引起了世界各国的关注，在多次国际频率年会上都有相关研究报道，在国际期刊上也发表了相当数量的论文。一种基于数字化校正的小数N频率合成器技术获得了应用，环路分频比在N 4～N-3范围内抖动，实现了频率分辨率优于1 Hz的核心环路。利用这个高分辨率环路与取样环、YTO环和偏置环搭配，成功推出了10 MHz～20 GHz宽带基波频率合成器，频率分辨率为1 Hz，载波10 GHz、频偏1 kHz处的单边带相位噪声优于 -98 dBc/Hz，  *输出功率为 20 dBm，形成了一个崭新的频率合成器家族。在锁相频率合成技术中，实现高分辨率频率合成器的技术手段主要有API技术和Σ��Δ调制技术。API技术是利用小数分频原理模型与累加器余量对尾数调制进行实时补偿的，它需要研究小数分频的暂态干扰与固有非线性，以及高精度API补偿模型; 需要解决大动态范围的API补偿模型设计、内插定时与控制，以及避免暂态干扰和提高温度稳定性等关键技术。Σ��Δ调制技术采用噪声成型技术实现量化噪声的频谱扩展和搬移，使得量化噪声*化，并将大部分能量推到频率高端，这种成型后的有色噪声*后依赖于PLL闭环传递函数的低通特性加以滤除。我们需要研究Σ��Δ调制小数分频线性化模型和小数N设计技术，需要解决多级噪声成型MASH模型中的结构寄生问题, 包括基于抖动的MASH模型设计、新型MASH模型设计等。对于高频谱纯度的频率合成器来说，还需要解决大范围分频比抖动与环路非线性相结合所导致的噪声低频折叠问题。其中包括剩余量化噪声获取、抑制通路设计，以及环路充电泵线性化等关键技术。基于上述锁相频率合成器的技术发展脉络和急需突破的关键技术，本书的章节内容安排如下：*章为锁相环与频率合成器技术基础。本章主要包括锁相环基本工作原理、基本性能、线性相位模型、噪声过滤、电荷泵型锁相环的z域模型，以及振荡器相位噪声模型、相位噪声与时间抖动的转换关系、环路输出抖动的z域分析和频率合成技术基础等内容。这部分内容的书籍和参考资料比较多，有基础的读者可以略过。第二章为模拟相位内插(API)小数分频技术。本章介绍了小数分频原理模型，并给出了尾数调制的来源，接下来的通用DAC的基本结构与工作原理可为API内插DAC设计打下基础。基于API补偿的PFD与充电泵系统设计方案、基于脉宽调制的API补偿方案、小数分频的暂态干扰与固有非线性、基于采样-保持的时分API补偿设计方案等是API小数分频频率合成器的核心技术。本章*后介绍了两点调制与数字化调频技术。 第三章为Σ��Δ调制小数N频率合成技术。本章从Σ��Δ调制A/D转换器基本原理出发，构建了数字化Σ��Δ调制器MASH模型，分析了小数分频Σ��Δ调制模型与环路输出相位噪声，给出了小数分频器MASH结构设计与实现的方法。同时，本章还介绍了前馈式单环Σ��Δ调制器结构方案、混合型和多环结构Σ��Δ调制器方案、基于多种级联组合的高阶MASH模型等多种调制器结构，并给出了多种Σ��Δ调制器的噪声成型特性与结构寄生性能对比，*后介绍了基于HK�睧FM与SP�睧FM模型的新型高阶*MASH模型，以及半周期Σ��Δ调制器结构方案。第四章为Σ��Δ调制器的结构寄生与*模型。本章首先回顾了近代数学与数论基础知识，为量化器结构寄生的数学描述和MASH模型的序列长度分析打下必要的基础。其次，研究了量化器的结构寄生，详细分析了Σ��Δ调制器MASH模型的序列长度，得到避免极短周期的有用设计结论, 获得*序列长度的有效方法。再次, 对HK�睧FM�睲ASH 模型和SP�睧FM�睲ASH模型的序列长度进行了详细分析，证明了它们是能够获得极长周期的新型MASH模型。*后, 对多电平量化器EFM模型与序列长度也进行了分析，在常用的几种初始条件下，给出了周期长度结论。第五章为基于抖动的SDM模型与输出序列长度。本章首先回顾了伪*序列基础知识，给出了三种抖动序列和序列多重求和的奇偶性分析，可为序列的长度分析打下基础。其次，详细分析了基于三种抖动信号的高阶MASH模型的输出序列长度，同时，也对注入±1方波调制抖动的SDM模型与序列长度进行了分析讨论。*后, 介绍了伪*抖动信号的成型处理方法。第六章为剩余量化噪声抑制与CP泵失配误差成型技术。本章首先介绍了对Σ��Δ调制器成型噪声的获取和抑制技术，该技术一是减轻了对PLL设计的苛刻要求；二是减小了由于环路非线性导致的噪声低频折叠，提升了近端频谱纯度；三是等效拓宽了PLL环路带宽，有利于更高速率的环内数字调制的实现。其次，介绍了充电泵失配误差成型技术，包括动态单元匹配(DEM)技术和分段失配成型技术。其中涉及Pedestal充电泵线性化技术、NMES失配误差成型技术、PMES失配误差成型技术，这些都是提高频谱纯度、实现高性能频率合成器的关键技术。第七章为微波毫米波频率合成信号发生器技术方案。为使其具有代表性，本章选取了射频、微波和毫米波三种频段的频率合成信号发生器进行分析，它们分别是射频捷变频信号发生器、250 kHz～67 GHz微波毫米波频率合成信号发生器、75～110 GHz /110～170 GHz BWO基波频率合成信号发生器。其中涵盖了模拟相位内插API技术、Σ��Δ调制小数分频技术，以及延时线鉴频技术，读者可以充分了解和掌握频率合成信号发生器的整机工作原理和设计方案，特别是小数分频的实际应用。特别感谢中国电科仪器仪表有限公司对出版该书所给予的资助, 尤其感谢我的夫人所给予的大力支持, 也感谢高铁给了我良好的写作环境，使得许多资料的整理、消化和大多数章节的撰写能够在出差的路上得以完成。限于作者的水平，书中难免有不足之处，敬请广大读者批评指正。　　　　在频率合成器的发展历程中，人们一直围绕高分辨率、低相位噪声、高频谱纯度和快速频率转换等核心性能指标的提升而展开着深入的研究。频率合成技术经历了模拟直接频率合成、间接频率合成、数字直接频率合成和混合频率合成等几个重要的发展阶段，与其它科学技术一样都是从实际需求中产生，并在实践中不断得到提高和发展的。模拟直接频率合成技术能实现快速频率变换，可以实现较高的频率分辨率、较低的相位噪声，以及很高的输出频率。但是，它的构成需要很多的振荡器、混频器和带通滤波器等硬件设备，不仅体积庞大、造价高，而且输出拥有大量的杂波分量，频率范围越宽杂波往往也就越多，这是模拟直接频率合成的一个致命缺点。因此，几乎在所有的场合，都被采用锁相技术的间接合成技术所取代。随着百纳秒量级频率捷变的军事应用，在微波、毫米波波段上的直接频率合成技术又重新充满活力。随着高速数字电路技术水平的提高，从相位概念出发直接合成所需波形的DDS频率合成技术得到了迅速发展，以有别于其它频率合成方法的优越性能而在现代频率合成技术中占有一席之地。除了输出杂散性能之外，DDS在相对带宽、频率转换时间、相位连续性、正交输出、频率分辨率等性能指标方面都远远超过了传统频率合成技术所能达到的水平，特别是它与锁相环技术相结合构成的所谓混合频率合成器，可以实现向微波频段的进一步扩展。由于DDS具有纳秒级的频率捷变特性，以及mHz甚至μHz的频率分辨特性，所以在频率捷变和跳频通信设备中得到了广泛应用。目前，采用混合方式设计的频率合成器产品指标已达到：频率范围为DC～40 GHz、频率分辨率为0.01 Hz、频率捷变时间为100 ns。窄带应用时，频率可以做到更高。间接频率合成技术是利用锁相环相位负反馈原理将振荡器的输出频率锁定在参考频率上，保持固定的剩余相差，以频率再生的形式实现频率合成。随着大规模集成电路技术的发展，集成锁相环路的发展极为迅速，实现了数字化、小型化和通用化，其优越的性能又促使频率合成技术得以飞速发展。它在电子技术的各个领域都有广泛的应用，已经成为电子设备常用的基本部件。从1968年到2013年期间的频率合成器发明专利的检索情况来看，全球的频率合成专利申请超过了5500多项，主要集中在美国、中国、德国、日本、韩国、欧盟等六个国家和地区，约占据总申请量的96%。在DAS、DDS、PLL和混合型等四种频率合成技术中，PLL频率合成技术专利的数量高居榜首，西方发达国家对频率合成技的研究也处于领先地位。从20世纪80年代末和90年代初起，小数分频技术成为业界的研究热点, 采用两个整数分频模，按照一定规律进行切换，利用统计原理实现平均意义上的小数分频比N.F。在突破模拟相位内插（API）小数频率合成技术之后，10 MHz～50 GHz的频率合成扫源产品诞生了，它具有1 Hz的频率分辨率，载频10 GHz、频偏100 Hz处的单边带相位噪声优于-65 dBc/Hz，杂散优于70 dB, 并可以配合系列毫米波倍频器，将频率上限扩展到110 GHz。在“锁滚”扫频技术的基础上增加了终止频率校准，在追求高功率、大范围、低谐波的同时，综合优化了频率转换时间、调制功能、功率平坦度的设计，使频率合成器的设计技术上了一个新的台阶。这个时期，宽带频率合成器设计技术在我国电子测量仪器行业才刚刚起步，产品水平与国外的差距是巨大的。对于10 MHz～18 GHz、频率分辨率为1 Hz的频率合成器来说，即便是国外已经成熟的多环频率合成器结构方案，国内也没有一个仪器厂家有信心触及，这不只是多环结构杂散性能和环路优化难度大的问题，还存在着诸多的宽带微波器件需要突破。而小数分频技术还处于原理性的消化阶段，一直到20世纪90年代末才解决了API小数分频技术，推出了10 MHz～20 GHz频率合成扫源，产品实现了1 Hz频率分辨率。20世纪90年代中后期，以数字化Σ��Δ调制技术实现小数频率合成器引起了世界各国的关注，在多次国际频率年会上都有相关研究报道，在国际期刊上也发表了相当数量的论文。一种基于数字化校正的小数N频率合成器技术获得了应用，环路分频比在N 4～N-3范围内抖动，实现了频率分辨率优于1 Hz的核心环路。利用这个高分辨率环路与取样环、YTO环和偏置环搭配，成功推出了10 MHz～20 GHz宽带基波频率合成器，频率分辨率为1 Hz，载波10 GHz、频偏1 kHz处的单边带相位噪声优于 -98 dBc/Hz，  *输出功率为 20 dBm，形成了一个崭新的频率合成器家族。在锁相频率合成技术中，实现高分辨率频率合成器的技术手段主要有API技术和Σ��Δ调制技术。API技术是利用小数分频原理模型与累加器余量对尾数调制进行实时补偿的，它需要研究小数分频的暂态干扰与固有非线性，以及高精度API补偿模型; 需要解决大动态范围的API补偿模型设计、内插定时与控制，以及避免暂态干扰和提高温度稳定性等关键技术。Σ��Δ调制技术采用噪声成型技术实现量化噪声的频谱扩展和搬移，使得量化噪声*化，并将大部分能量推到频率高端，这种成型后的有色噪声*后依赖于PLL闭环传递函数的低通特性加以滤除。我们需要研究Σ��Δ调制小数分频线性化模型和小数N设计技术，需要解决多级噪声成型MASH模型中的结构寄生问题, 包括基于抖动的MASH模型设计、新型MASH模型设计等。对于高频谱纯度的频率合成器来说，还需要解决大范围分频比抖动与环路非线性相结合所导致的噪声低频折叠问题。其中包括剩余量化噪声获取、抑制通路设计，以及环路充电泵线性化等关键技术。基于上述锁相频率合成器的技术发展脉络和急需突破的关键技术，本书的章节内容安排如下：*章为锁相环与频率合成器技术基础。本章主要包括锁相环基本工作原理、基本性能、线性相位模型、噪声过滤、电荷泵型锁相环的z域模型，以及振荡器相位噪声模型、相位噪声与时间抖动的转换关系、环路输出抖动的z域分析和频率合成技术基础等内容。这部分内容的书籍和参考资料比较多，有基础的读者可以略过。第二章为模拟相位内插(API)小数分频技术。本章介绍了小数分频原理模型，并给出了尾数调制的来源，接下来的通用DAC的基本结构与工作原理可为API内插DAC设计打下基础。基于API补偿的PFD与充电泵系统设计方案、基于脉宽调制的API补偿方案、小数分频的暂态干扰与固有非线性、基于采样-保持的时分API补偿设计方案等是API小数分频频率合成器的核心技术。本章*后介绍了两点调制与数字化调频技术。 第三章为Σ��Δ调制小数N频率合成技术。本章从Σ��Δ调制A/D转换器基本原理出发，构建了数字化Σ��Δ调制器MASH模型，分析了小数分频Σ��Δ调制模型与环路输出相位噪声，给出了小数分频器MASH结构设计与实现的方法。同时，本章还介绍了前馈式单环Σ��Δ调制器结构方案、混合型和多环结构Σ��Δ调制器方案、基于多种级联组合的高阶MASH模型等多种调制器结构，并给出了多种Σ��Δ调制器的噪声成型特性与结构寄生性能对比，*后介绍了基于HK�睧FM与SP�睧FM模型的新型高阶*MASH模型，以及半周期Σ��Δ调制器结构方案。第四章为Σ��Δ调制器的结构寄生与*模型。本章首先回顾了近代数学与数论基础知识，为量化器结构寄生的数学描述和MASH模型的序列长度分析打下必要的基础。其次，研究了量化器的结构寄生，详细分析了Σ��Δ调制器MASH模型的序列长度，得到避免极短周期的有用设计结论, 获得*序列长度的有效方法。再次, 对HK�睧FM�睲ASH 模型和SP�睧FM�睲ASH模型的序列长度进行了详细分析，证明了它们是能够获得极长周期的新型MASH模型。*后, 对多电平量化器EFM模型与序列长度也进行了分析，在常用的几种初始条件下，给出了周期长度结论。第五章为基于抖动的SDM模型与输出序列长度。本章首先回顾了伪*序列基础知识，给出了三种抖动序列和序列多重求和的奇偶性分析，可为序列的长度分析打下基础。其次，详细分析了基于三种抖动信号的高阶MASH模型的输出序列长度，同时，也对注入±1方波调制抖动的SDM模型与序列长度进行了分析讨论。*后, 介绍了伪*抖动信号的成型处理方法。第六章为剩余量化噪声抑制与CP泵失配误差成型技术。本章首先介绍了对Σ��Δ调制器成型噪声的获取和抑制技术，该技术一是减轻了对PLL设计的苛刻要求；二是减小了由于环路非线性导致的噪声低频折叠，提升了近端频谱纯度；三是等效拓宽了PLL环路带宽，有利于更高速率的环内数字调制的实现。其次，介绍了充电泵失配误差成型技术，包括动态单元匹配(DEM)技术和分段失配成型技术。其中涉及Pedestal充电泵线性化技术、NMES失配误差成型技术、PMES失配误差成型技术，这些都是提高频谱纯度、实现高性能频率合成器的关键技术。第七章为微波毫米波频率合成信号发生器技术方案。为使其具有代表性，本章选取了射频、微波和毫米波三种频段的频率合成信号发生器进行分析，它们分别是射频捷变频信号发生器、250 kHz～67 GHz微波毫米波频率合成信号发生器、75～110 GHz /110～170 GHz BWO基波频率合成信号发生器。其中涵盖了模拟相位内插API技术、Σ��Δ调制小数分频技术，以及延时线鉴频技术，读者可以充分了解和掌握频率合成信号发生器的整机工作原理和设计方案，特别是小数分频的实际应用。特别感谢中国电科仪器仪表有限公司对出版该书所给予的资助, 尤其感谢我的夫人所给予的大力支持, 也感谢高铁给了我良好的写作环境，使得许多资料的整理、消化和大多数章节的撰写能够在出差的路上得以完成。限于作者的水平，书中难免有不足之处，敬请广大读者批评指正。　　　　          <br/>编  者    2016年7月  <br/><br/><br/><br/><br/>
</p>]<p><h2>目录</h2></p>
    **章  锁相环与频率合成器技术基础                  1  1.1  锁相环基本工作原理与线性相位模型                  1  1.2  锁相环的基本性能                  6    1.2.1  窄带滤波特性                  6    1.2.2  环路的同步与捕获特性                  8    1.2.3  环路的暂态响应特性                  11  1.3  环路对各种噪声的线性过滤                  13  1.4  CP�睵LL的s域线性相位模型                  17  1.5  电荷泵型锁相环的z域模型                  20  1.6  振荡器相位噪声模型                  24    1.6.1  噪声电压功率谱密度与相位噪声功率谱密度的关系                  24    1.6.2  反馈型振荡器与相位噪声功率谱密度                  26    1.6.3  负阻型振荡器与小信号非时变相位噪声模型                  31    1.6.4  差分LC振荡器与大信号线性时变模型                  36  1.7  相位噪声与时间抖动的转换关系                  44  1.8  环路输出抖动的z域分析                  47    1.8.1  VCO造成环路输出的抖动                  48    1.8.2  输入白噪声造成环路输出的抖动                  49    1.8.3  参考信号造成环路输出的抖动                  50  1.9  频率合成技术基础                  52    1.9.1  直接模拟频率合成技术                  52    1.9.2  直接数字频率合成技术                  53    1.9.3  锁相环间接频率合成技术                  56    1.9.4  DDS PLL混合频率合成技术                  60    1.9.5  频率合成技术专利统计                  61第二章  模拟相位内插（API）小数分频技术                  63  2.1  小数分频原理模型与尾数调制                  63  2.2  几种通用DAC的基本结构与工作原理                  72    2.2.1  电压定标型DAC                  73    2.2.2  电荷定标型DAC                  74    2.2.3  电流定标型DAC                  74    2.2.4  Σ��Δ调制型DAC                  78  2.3  基于API补偿的PFD与充电泵系统设计方案                  79  2.4  基于脉宽调制的API补偿方案                  83  2.5  小数分频的暂态干扰与固有非线性                  86    2.5.1  实时补偿的暂态干扰                  86    2.5.2  小数分频的固有非线性                  88  2.6  基于采样-保持的时分API补偿设计方案                  92    2.6.1  采样-保持单元与环路线性模型                  92    2.6.2  时分API补偿模型设计                  94    2.6.3  N计数器与定时触发电路原理                  98  2.7  两点调制与数字化调频                  99    2.7.1  基于相位调制器的两点调频                  99    2.7.2  基于参考调制的两点调频                  100    2.7.3  基于滤波器前后注入的两点调频                  101    2.7.4  数字化调频                  102第三章  Σ��Δ调制小数N频率合成技术                  105  3.1  Σ��Δ调制A/D变换器基本原理                  105  3.2  Σ��Δ调制器MASH模型                  107  3.3  小数分频Σ��Δ调制模型与环路输出相位噪声                  112  3.4  基于MASH模型的小数分频器结构设计与实现                  117    3.4.1  3阶Σ��Δ调制小数N分频器                  117    3.4.2  Σ��Δ调制小数分频器的工作时钟考虑                  122    3.4.3  Σ��Δ调制器与PFD干扰考虑及环路测试                  122  3.5  前馈式单环Σ��Δ调制器结构方案                  124    3.5.1  具有前馈和反馈的过采样内插调制A/D变换器原理与结构                  125    3.5.2  前馈式单环Σ��Δ调制器                  127    3.5.3  几种典型的前馈系数与传递函数                  129  3.6  混合型和多环结构Σ��Δ调制器                  134    3.6.1  混合型结构Σ��Δ调制器                  134    3.6.2  多环结构Σ��Δ调制器                  135    3.6.3  切比雪夫型Σ��Δ调制器                  138  3.7  基于多种级联组合的高阶MASH模型                  139    3.7.1  MASH 2��1型3阶Σ��Δ调制结构模型                  140    3.7.2  MASH 2��2型4阶Σ��Δ调制结构模型                  140    3.7.3  MASH 2��1��1型4阶Σ��Δ调制结构模型                  141    3.7.4  具有定标的MASH 2��1��1型4阶Σ��Δ调制结构模型                  141  3.8  几种Σ��Δ调制器的噪声成型特性与结构寄生对比                  143  3.9  基于HK�睧FM与SP�睧FM模型的高阶Σ��Δ调制器                  146    3.9.1  HK�睧FM模型                  146    3.9.2  HK�睧FM�睲ASH模型与传递函数                  147    3.9.3  HK�睧FM�睲ASH的定标与修正                  148    3.9.4  SP�睧FM模型                  150    3.9.5  SP�睧FM�睲ASH模型与传递函数                  151  3.10  半周期Σ��Δ调制器结构方案                  152第四章  Σ��Δ调制器的结构寄生与随机模型                  155  4.1  近代数学与数论基础                  155  4.2  量化器结构寄生的数学描述                  167  4.3  Σ��Δ调制器MASH模型序列长度分析                  171    4.3.1  1阶EFM模型和输出序列长度分析                  171    4.3.2  2阶MASH 1��1模型序列长度分析                  173    4.3.3  3阶MASH 1��1��1模型序列长度分析                  177  4.4  基于素数模量化器的HK�睧FM�睲ASH模型序列长度分析                  188    4.4.1  单级HK�睧FM的序列长度                  188    4.4.2  2阶和高阶HK�睧FM�睲ASH模型输出序列长度                  190  4.5  基于量化输出参与运算的SP�睧FM�睲ASH模型序列长度分析                  193    4.5.1  高阶SP�睧FM�睲ASH模型输出序列长度                  193    4.5.2  基于位数扩展的SP�睧FM�睲ASH模型输出序列长度                  197  4.6  多电平量化器EFM模型与序列长度分析                  198    4.6.1  1阶EFM模型输出序列长度                  198    4.6.2  2阶EFM模型输出序列长度                  199    4.6.3  3阶EFM模型输出序列长度                  202    4.6.4  4阶EFM模型输出序列长度                  205第五章  基于抖动的SDM模型与输出序列长度                  208  5.1  伪随机序列基础                  208    5.1.1  基于LFSR的伪随机序列发生器                  208    5.1.2  m序列的特性                  210  5.2  抖动序列与多重求和的奇偶性                  212    5.2.1  抖动序列K值的奇偶性                  213    5.2.2  抖动序列K*值的奇偶性                  215  5.3  基于抖动的MASH模型序列周期分析                  217    5.3.1  基于dm1［n］抖动的MASH 1��1��1模型序列周期分析                  217    5.3.2  基于dm2［n］抖动的MASH 1��1��1模型序列周期分析                  226    5.3.3  基于dm3［n］抖动的MASH 1��1��1模型序列周期分析                  233    5.3.4  注入±1方波调制抖动的SDM模型与序列长度                  239    5.3.5  伪随机抖动序列成型处理                  244第六章  剩余量化噪声抑制与CP泵失配误差成型技术                  245  6.1  剩余量化噪声的获取和抑制技术                  245    6.1.1  小数环中的剩余量化噪声                  245    6.1.2  MASH结构中剩余量化噪声的获取与抵消方案                  247    6.1.3  多环结构中剩余量化噪声的获取与抵消方案                  249  6.2  动态单元匹配（DEM）技术                  252    6.2.1  并行多比特DAC结构原理与失配误差                  252    6.2.2  动态单元匹配原理与失配成型                  254  6.3  分段失配成型技术                  257    6.3.1  段失配及成型原理                  257    6.3.2  1阶段失配噪声成型                  261    6.3.3  2阶段失配噪声成型                  264    6.3.4  3阶段失配噪声成型                  264  6.4  剩余量化误差抵消通道的信号处理模型                  265    6.4.1  抵消通道的增益失配                  265    6.4.2  抵消DAC电流脉冲持续时间的误差                  268    6.4.3  再量化和段失配噪声的影响                  270  6.5  基于FIR滤波技术的剩余量化噪声抑制                  272    6.5.1  基于FIR滤波器的剩余量化噪声抑制原理与框图                  272    6.5.2  一种降低延时误差的改进型实现方案                  276  6.6  小数N锁相环中充电泵的误差与非线性效应                  278    6.6.1  充电泵的误差及来源                  278    6.6.2  失配误差的非线性效应                  280  6.7  充电泵线性化技术                  282    6.7.1  Pedestal充电泵线性化技术                  282    6.7.2   NMES失配误差成型技术                  285    6.7.3   PMES失配误差成型技术                  286第七章  微波毫米波频率合成信号发生器技术方案                  290  7.1  信号发生器的主要技术参数                  290    7.1.1  频率特性                  291    7.1.2  输出特性                  292    7.1.3  调制特性                  293    7.1.4  扫描特性                  295  7.2  基于FLL PLL的射频捷变频信号发生器                  296    7.2.1  整机基本工作原理                  296    7.2.2  延时鉴频器及传递函数                  299    7.2.3  FLL PLL方案设计及相位噪声传递函数                  301    7.2.4  频率捷变特性                  304  7.3  250 kHz～67 GHz微波毫米波频率合成信号发生器                  307    7.3.1  整机基本工作原理                  308    7.3.2  3～10 GHz波段频率合成器设计方案                  309    7.3.3  低频段和微波毫米波频段的扩展                  316  7.4  75～110 GHz/110～170 GHz BWO基波频率合成信号发生器                  321    7.4.1  系列化BWO频率合成信号发生器整机方案                  321    7.4.2  毫米波频率合成相位噪声传递模型                  328    7.4.3  高分辨率毫米波频率合成信号发生器整机方案                  330参考文献                  337
