TimeQuest Timing Analyzer report for NASCOM4
Sat Dec  3 11:55:59 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Hold: 'clk'
 34. Fast Model Recovery: 'clk'
 35. Fast Model Removal: 'clk'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Progagation Delay
 53. Minimum Progagation Delay
 54. Setup Transfers
 55. Hold Transfers
 56. Recovery Transfers
 57. Removal Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; NASCOM4                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; NASCOM4.out.sdc ; OK     ; Sat Dec  3 11:55:58 2022 ;
+-----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 51.71 MHz ; 51.71 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.660 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.561 ; -0.561        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.319 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 6.933 ; 0.000                  ;
+-------+-------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                              ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.660 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.008      ; 19.388     ;
; 0.795 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.008      ; 19.253     ;
; 0.820 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.007      ; 19.227     ;
; 0.873 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.030      ; 19.197     ;
; 0.999 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.000      ; 19.041     ;
; 1.033 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.030      ; 19.037     ;
; 1.110 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk          ; clk         ; 20.000       ; 0.007      ; 18.937     ;
; 1.113 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; clk          ; clk         ; 20.000       ; 0.007      ; 18.934     ;
; 1.115 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.945     ;
; 1.117 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.943     ;
; 1.149 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk          ; clk         ; 20.000       ; 0.014      ; 18.905     ;
; 1.183 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.875     ;
; 1.192 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.866     ;
; 1.195 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.863     ;
; 1.195 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; -0.002     ; 18.843     ;
; 1.245 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk          ; clk         ; 20.000       ; 0.007      ; 18.802     ;
; 1.248 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; clk          ; clk         ; 20.000       ; 0.007      ; 18.799     ;
; 1.249 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.811     ;
; 1.250 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.810     ;
; 1.251 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.809     ;
; 1.252 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.808     ;
; 1.262 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.000      ; 18.778     ;
; 1.270 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk          ; clk         ; 20.000       ; 0.006      ; 18.776     ;
; 1.273 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; clk          ; clk         ; 20.000       ; 0.006      ; 18.773     ;
; 1.275 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk          ; clk         ; 20.000       ; 0.019      ; 18.784     ;
; 1.277 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk          ; clk         ; 20.000       ; 0.019      ; 18.782     ;
; 1.284 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk          ; clk         ; 20.000       ; 0.014      ; 18.770     ;
; 1.296 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk          ; clk         ; 20.000       ; 0.014      ; 18.758     ;
; 1.308 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.030      ; 18.762     ;
; 1.309 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk          ; clk         ; 20.000       ; 0.013      ; 18.744     ;
; 1.318 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.740     ;
; 1.323 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk          ; clk         ; 20.000       ; 0.029      ; 18.746     ;
; 1.326 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; clk          ; clk         ; 20.000       ; 0.029      ; 18.743     ;
; 1.327 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.731     ;
; 1.328 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk          ; clk         ; 20.000       ; 0.042      ; 18.754     ;
; 1.330 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.728     ;
; 1.330 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk          ; clk         ; 20.000       ; 0.042      ; 18.752     ;
; 1.332 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.728     ;
; 1.342 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.716     ;
; 1.342 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.716     ;
; 1.342 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.008      ; 18.706     ;
; 1.343 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk          ; clk         ; 20.000       ; 0.017      ; 18.714     ;
; 1.352 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk          ; clk         ; 20.000       ; 0.017      ; 18.705     ;
; 1.355 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk          ; clk         ; 20.000       ; 0.017      ; 18.702     ;
; 1.362 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk          ; clk         ; 20.000       ; 0.036      ; 18.714     ;
; 1.370 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; clk          ; clk         ; 20.000       ; 0.013      ; 18.683     ;
; 1.372 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.008      ; 18.676     ;
; 1.384 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.676     ;
; 1.386 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.674     ;
; 1.390 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk          ; clk         ; 20.000       ; 0.009      ; 18.659     ;
; 1.391 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; clk          ; clk         ; 20.000       ; 0.014      ; 18.663     ;
; 1.391 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk          ; clk         ; 20.000       ; 0.014      ; 18.663     ;
; 1.391 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk          ; clk         ; 20.000       ; 0.009      ; 18.658     ;
; 1.396 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk          ; clk         ; 20.000       ; 0.040      ; 18.684     ;
; 1.404 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; 0.008      ; 18.644     ;
; 1.405 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk          ; clk         ; 20.000       ; 0.040      ; 18.675     ;
; 1.408 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk          ; clk         ; 20.000       ; 0.040      ; 18.672     ;
; 1.409 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk          ; clk         ; 20.000       ; 0.019      ; 18.650     ;
; 1.411 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk          ; clk         ; 20.000       ; 0.019      ; 18.648     ;
; 1.431 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk          ; clk         ; 20.000       ; 0.014      ; 18.623     ;
; 1.437 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk          ; clk         ; 20.000       ; 0.009      ; 18.612     ;
; 1.438 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|F[0]                     ; clk          ; clk         ; 20.000       ; -0.002     ; 18.600     ;
; 1.449 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk          ; clk         ; 20.000       ; -0.001     ; 18.590     ;
; 1.452 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; clk          ; clk         ; 20.000       ; -0.001     ; 18.587     ;
; 1.454 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk          ; clk         ; 20.000       ; 0.012      ; 18.598     ;
; 1.456 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk          ; clk         ; 20.000       ; 0.012      ; 18.596     ;
; 1.456 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk          ; clk         ; 20.000       ; 0.013      ; 18.597     ;
; 1.462 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk          ; clk         ; 20.000       ; 0.042      ; 18.620     ;
; 1.464 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk          ; clk         ; 20.000       ; 0.042      ; 18.618     ;
; 1.467 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; clk          ; clk         ; 20.000       ; 0.020      ; 18.593     ;
; 1.477 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.581     ;
; 1.477 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk          ; clk         ; 20.000       ; 0.018      ; 18.581     ;
; 1.483 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk          ; clk         ; 20.000       ; 0.029      ; 18.586     ;
; 1.486 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; clk          ; clk         ; 20.000       ; 0.029      ; 18.583     ;
; 1.488 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk          ; clk         ; 20.000       ; 0.006      ; 18.558     ;
; 1.488 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk          ; clk         ; 20.000       ; 0.042      ; 18.594     ;
; 1.490 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk          ; clk         ; 20.000       ; 0.042      ; 18.592     ;
; 1.492 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; clk          ; clk         ; 20.000       ; 0.019      ; 18.567     ;
; 1.502 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk          ; clk         ; 20.000       ; 0.017      ; 18.555     ;
; 1.502 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk          ; clk         ; 20.000       ; 0.017      ; 18.555     ;
; 1.505 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|IncDecZ                  ; clk          ; clk         ; 20.000       ; 0.013      ; 18.548     ;
; 1.509 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk          ; clk         ; 20.000       ; 0.036      ; 18.567     ;
; 1.512 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; clk          ; clk         ; 20.000       ; 0.017      ; 18.545     ;
; 1.522 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk          ; clk         ; 20.000       ; 0.010      ; 18.528     ;
; 1.522 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk          ; clk         ; 20.000       ; 0.036      ; 18.554     ;
; 1.525 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk          ; clk         ; 20.000       ; 0.009      ; 18.524     ;
; 1.526 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; clk          ; clk         ; 20.000       ; 0.014      ; 18.528     ;
; 1.526 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk          ; clk         ; 20.000       ; 0.014      ; 18.528     ;
; 1.526 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk          ; clk         ; 20.000       ; 0.009      ; 18.523     ;
; 1.530 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|IncDecZ                  ; clk          ; clk         ; 20.000       ; 0.012      ; 18.522     ;
; 1.531 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk          ; clk         ; 20.000       ; 0.010      ; 18.519     ;
; 1.534 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk          ; clk         ; 20.000       ; 0.010      ; 18.516     ;
; 1.545 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; clk          ; clk         ; 20.000       ; 0.042      ; 18.537     ;
; 1.550 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk          ; clk         ; 20.000       ; 0.008      ; 18.498     ;
; 1.551 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; clk          ; clk         ; 20.000       ; 0.013      ; 18.502     ;
; 1.551 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk          ; clk         ; 20.000       ; 0.013      ; 18.502     ;
; 1.551 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk          ; clk         ; 20.000       ; 0.008      ; 18.497     ;
; 1.555 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk          ; clk         ; 20.000       ; 0.040      ; 18.525     ;
; 1.555 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk          ; clk         ; 20.000       ; 0.040      ; 18.525     ;
; 1.556 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk          ; clk         ; 20.000       ; 0.040      ; 18.524     ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                        ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|Alternate                             ; T80s:cpu1|T80:u0|Alternate                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                                 ; T80s:cpu1|T80:u0|BTR_r                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|PC[0]                                 ; T80s:cpu1|T80:u0|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|I_RXDD                                ; T80s:cpu1|T80:u0|I_RXDD                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd                ; sd_controller:sd1|return_state.poll_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cardsel                 ; sd_controller:sd1|return_state.cardsel                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                                  ; T80s:cpu1|T80:u0|R[7]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                            ; sd_controller:sd1|init_busy                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack                      ; sd_controller:sd1|block_start_ack                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.read_block_data                ; sd_controller:sd1|state.read_block_data                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_ocr_wait               ; sd_controller:sd1|state.receive_ocr_wait               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                        ; sd_controller:sd1|response_mode                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                           ; sd_controller:sd1|state.init                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd8                    ; sd_controller:sd1|return_state.cmd8                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_regreq                    ; sd_controller:sd1|state.send_regreq                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_byte                   ; sd_controller:sd1|state.receive_byte                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55                   ; sd_controller:sd1|return_state.cmd55                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.acmd41                  ; sd_controller:sd1|return_state.acmd41                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                       ; sd_controller:sd1|state.send_cmd                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                        ; sd_controller:sd1|sd_write_flag                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                              ; sd_controller:sd1|dout[7]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Cold                                                   ; Cold                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|rxdFiltered            ; bufferedUART6402:\OPT_NOSIM:io2|rxdFiltered            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[0]          ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[1]          ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[2]          ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[3]          ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:vfc_render|vActive            ; nasVDU:io1|nasVDU_render:vfc_render|vActive            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:vfc_render|hActive            ; nasVDU:io1|nasVDU_render:vfc_render|hActive            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:vfc_render|pixelClockCount[0] ; nasVDU:io1|nasVDU_render:vfc_render|pixelClockCount[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[0]      ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[1]      ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[2]      ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:nas_render|hActive            ; nasVDU:io1|nasVDU_render:nas_render|hActive            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:nas_render|vActive            ; nasVDU:io1|nasVDU_render:nas_render|vActive            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[0]      ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[1]      ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[2]      ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:nas_render|charVert[0]        ; nasVDU:io1|nasVDU_render:nas_render|charVert[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:nas_render|charVert[1]        ; nasVDU:io1|nasVDU_render:nas_render|charVert[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:nas_render|charVert[2]        ; nasVDU:io1|nasVDU_render:nas_render|charVert[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasVDU:io1|nasVDU_render:nas_render|charVert[3]        ; nasVDU:io1|nasVDU_render:nas_render|charVert[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                              ; sd_controller:sd1|dout[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|drv[0]                                   ; nasKBDPS2:io3|drv[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|drv[1]                                   ; nasKBDPS2:io3|drv[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[0]                          ; nasKBDPS2:io3|kbWriteTimer[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[1]                          ; nasKBDPS2:io3|kbWriteTimer[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[2]                          ; nasKBDPS2:io3|kbWriteTimer[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[3]                          ; nasKBDPS2:io3|kbWriteTimer[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[4]                          ; nasKBDPS2:io3|kbWriteTimer[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[5]                          ; nasKBDPS2:io3|kbWriteTimer[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[6]                          ; nasKBDPS2:io3|kbWriteTimer[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[7]                          ; nasKBDPS2:io3|kbWriteTimer[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[8]                          ; nasKBDPS2:io3|kbWriteTimer[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[9]                          ; nasKBDPS2:io3|kbWriteTimer[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[10]                         ; nasKBDPS2:io3|kbWriteTimer[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[11]                         ; nasKBDPS2:io3|kbWriteTimer[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[12]                         ; nasKBDPS2:io3|kbWriteTimer[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[13]                         ; nasKBDPS2:io3|kbWriteTimer[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[14]                         ; nasKBDPS2:io3|kbWriteTimer[14]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[15]                         ; nasKBDPS2:io3|kbWriteTimer[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[17]                         ; nasKBDPS2:io3|kbWriteTimer[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[18]                         ; nasKBDPS2:io3|kbWriteTimer[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[19]                         ; nasKBDPS2:io3|kbWriteTimer[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[20]                         ; nasKBDPS2:io3|kbWriteTimer[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[21]                         ; nasKBDPS2:io3|kbWriteTimer[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[22]                         ; nasKBDPS2:io3|kbWriteTimer[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[23]                         ; nasKBDPS2:io3|kbWriteTimer[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[24]                         ; nasKBDPS2:io3|kbWriteTimer[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[25]                         ; nasKBDPS2:io3|kbWriteTimer[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|ps2ClkCount[1]                           ; nasKBDPS2:io3|ps2ClkCount[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|ps2WriteByte2[3]                         ; nasKBDPS2:io3|ps2WriteByte2[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|ps2Caps                                  ; nasKBDPS2:io3|ps2Caps                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|ps2Scroll                                ; nasKBDPS2:io3|ps2Scroll                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|ps2Num                                   ; nasKBDPS2:io3|ps2Num                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWRParity                               ; nasKBDPS2:io3|kbWRParity                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|kbWriteTimer[16]                         ; nasKBDPS2:io3|kbWriteTimer[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|ps2ClkCount[0]                           ; nasKBDPS2:io3|ps2ClkCount[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nasKBDPS2:io3|n_kbWR                                   ; nasKBDPS2:io3|n_kbWR                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                              ; sd_controller:sd1|dout[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF1                              ; T80s:cpu1|T80:u0|IntE_FF1                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                              ; sd_controller:sd1|dout[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBootRomState[1]                                       ; SBootRomState[1]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; post_reset_rd_cnt[0]                                   ; post_reset_rd_cnt[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; post_reset_rd_cnt[1]                                   ; post_reset_rd_cnt[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; reset_jump                                             ; reset_jump                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                              ; sd_controller:sd1|dout[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                              ; sd_controller:sd1|dout[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                           ; sd_controller:sd1|block_busy                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                              ; sd_controller:sd1|dout[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NeverBooted                                            ; NeverBooted                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                              ; sd_controller:sd1|dout[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[0]          ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[1]          ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[2]          ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[3]          ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART6402:\OPT_NOSIM:io2|txByteSent             ; bufferedUART6402:\OPT_NOSIM:io2|txByteSent             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|M1_n                                  ; T80s:cpu1|T80:u0|M1_n                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nmi_button                                             ; nmi_button                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; nmi_state[0]                                           ; nmi_state[0]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                            ;
+--------+-------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.561 ; n_SwRst     ; nasBridge:br1|clkExtend                  ; clk          ; clk         ; 10.000       ; 2.739      ; 5.340      ;
; 0.194  ; n_SwWarmRst ; nasBridge:br1|clkExtend                  ; clk          ; clk         ; 10.000       ; 2.739      ; 4.585      ;
; 6.118  ; n_reset_s2  ; nasBridge:br1|clkExtend                  ; clk          ; clk         ; 10.000       ; 0.018      ; 3.940      ;
; 8.650  ; n_SwRst     ; NeverBooted                              ; clk          ; clk         ; 20.000       ; 2.733      ; 6.123      ;
; 8.705  ; n_SwRst     ; Cold                                     ; clk          ; clk         ; 20.000       ; 2.738      ; 6.073      ;
; 8.811  ; n_SwRst     ; iopwr00NasDrive                          ; clk          ; clk         ; 20.000       ; 2.544      ; 5.632      ;
; 8.811  ; n_SwRst     ; T80s:cpu1|T80:u0|Halt_FF                 ; clk          ; clk         ; 20.000       ; 2.544      ; 5.632      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|XY_Ind                  ; clk          ; clk         ; 20.000       ; 2.742      ; 5.343      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|DI_Reg[2]                      ; clk          ; clk         ; 20.000       ; 2.737      ; 5.338      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[0]        ; clk          ; clk         ; 20.000       ; 2.735      ; 5.336      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[1]        ; clk          ; clk         ; 20.000       ; 2.735      ; 5.336      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[2]        ; clk          ; clk         ; 20.000       ; 2.735      ; 5.336      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[4]        ; clk          ; clk         ; 20.000       ; 2.735      ; 5.336      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[3]        ; clk          ; clk         ; 20.000       ; 2.735      ; 5.336      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Alternate               ; clk          ; clk         ; 20.000       ; 2.732      ; 5.333      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|BTR_r                   ; clk          ; clk         ; 20.000       ; 2.743      ; 5.344      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|IStatus[1]              ; clk          ; clk         ; 20.000       ; 2.731      ; 5.332      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[0]                   ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[0]                   ; clk          ; clk         ; 20.000       ; 2.737      ; 5.338      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|SP[0]                   ; clk          ; clk         ; 20.000       ; 2.755      ; 5.356      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ALU_Op_r[3]             ; clk          ; clk         ; 20.000       ; 2.731      ; 5.332      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ALU_Op_r[1]             ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ALU_Op_r[0]             ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|I[0]                    ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|R[0]                    ; clk          ; clk         ; 20.000       ; 2.736      ; 5.337      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[0]                   ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[0]                  ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|R[1]                    ; clk          ; clk         ; 20.000       ; 2.736      ; 5.337      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|I[1]                    ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[1]                   ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[1]                  ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|SP[2]                   ; clk          ; clk         ; 20.000       ; 2.755      ; 5.356      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[3]                   ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|I[3]                    ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|I[2]                    ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[2]                   ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[2]                  ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|R[2]                    ; clk          ; clk         ; 20.000       ; 2.736      ; 5.337      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|R[3]                    ; clk          ; clk         ; 20.000       ; 2.736      ; 5.337      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[3]                  ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|SP[10]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 5.356      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|SP[11]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 5.356      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Auto_Wait_t1            ; clk          ; clk         ; 20.000       ; 2.729      ; 5.330      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|I_RXDD                  ; clk          ; clk         ; 20.000       ; 2.758      ; 5.359      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|DI_Reg[1]                      ; clk          ; clk         ; 20.000       ; 2.737      ; 5.338      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[1]                   ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[1]                   ; clk          ; clk         ; 20.000       ; 2.765      ; 5.366      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[2]                   ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[2]                   ; clk          ; clk         ; 20.000       ; 2.765      ; 5.366      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[3]                   ; clk          ; clk         ; 20.000       ; 2.753      ; 5.354      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[3]                   ; clk          ; clk         ; 20.000       ; 2.765      ; 5.366      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|DI_Reg[4]                      ; clk          ; clk         ; 20.000       ; 2.743      ; 5.344      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|SP[4]                   ; clk          ; clk         ; 20.000       ; 2.755      ; 5.356      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|I[4]                    ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|R[4]                    ; clk          ; clk         ; 20.000       ; 2.736      ; 5.337      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[4]                   ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[4]                  ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|SP[12]                  ; clk          ; clk         ; 20.000       ; 2.737      ; 5.338      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Save_ALU_r              ; clk          ; clk         ; 20.000       ; 2.732      ; 5.333      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Fp[1]                   ; clk          ; clk         ; 20.000       ; 2.760      ; 5.361      ;
; 9.439  ; n_SwRst     ; sd_controller:sd1|state.write_block_byte ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; sd_controller:sd1|sclk_sig               ; clk          ; clk         ; 20.000       ; 2.756      ; 5.357      ;
; 9.439  ; n_SwRst     ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 20.000       ; 2.754      ; 5.355      ;
; 9.439  ; n_SwRst     ; sd_controller:sd1|state.cardsel          ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; sd_controller:sd1|state.write_block_wait ; clk          ; clk         ; 20.000       ; 2.752      ; 5.353      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[5]                   ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|I[5]                    ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|R[5]                    ; clk          ; clk         ; 20.000       ; 2.736      ; 5.337      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[5]                  ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|DI_Reg[5]                      ; clk          ; clk         ; 20.000       ; 2.743      ; 5.344      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[4]                   ; clk          ; clk         ; 20.000       ; 2.753      ; 5.354      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[5]                   ; clk          ; clk         ; 20.000       ; 2.753      ; 5.354      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[5]                   ; clk          ; clk         ; 20.000       ; 2.765      ; 5.366      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Fp[4]                   ; clk          ; clk         ; 20.000       ; 2.760      ; 5.361      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|F[4]                    ; clk          ; clk         ; 20.000       ; 2.760      ; 5.361      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|DI_Reg[6]                      ; clk          ; clk         ; 20.000       ; 2.743      ; 5.344      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[6]                   ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[6]                   ; clk          ; clk         ; 20.000       ; 2.765      ; 5.366      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Fp[3]                   ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[7]                   ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[7]                   ; clk          ; clk         ; 20.000       ; 2.765      ; 5.366      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[8]                   ; clk          ; clk         ; 20.000       ; 2.759      ; 5.360      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[8]                   ; clk          ; clk         ; 20.000       ; 2.770      ; 5.371      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[9]                   ; clk          ; clk         ; 20.000       ; 2.760      ; 5.361      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[9]                   ; clk          ; clk         ; 20.000       ; 2.770      ; 5.371      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[10]                  ; clk          ; clk         ; 20.000       ; 2.760      ; 5.361      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[10]                  ; clk          ; clk         ; 20.000       ; 2.770      ; 5.371      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|PC[11]                  ; clk          ; clk         ; 20.000       ; 2.770      ; 5.371      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[11]                  ; clk          ; clk         ; 20.000       ; 2.759      ; 5.360      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|F[3]                    ; clk          ; clk         ; 20.000       ; 2.751      ; 5.352      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[7]                   ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|R[7]                    ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|I[7]                    ; clk          ; clk         ; 20.000       ; 2.757      ; 5.358      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[7]                  ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Arith16_r               ; clk          ; clk         ; 20.000       ; 2.731      ; 5.332      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|Fp[7]                   ; clk          ; clk         ; 20.000       ; 2.748      ; 5.349      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|F[7]                    ; clk          ; clk         ; 20.000       ; 2.758      ; 5.359      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|SP[13]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 5.356      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|SP[14]                  ; clk          ; clk         ; 20.000       ; 2.737      ; 5.338      ;
; 9.439  ; n_SwRst     ; T80s:cpu1|T80:u0|SP[15]                  ; clk          ; clk         ; 20.000       ; 2.737      ; 5.338      ;
+--------+-------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                             ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.649 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.955      ;
; 2.649 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.955      ;
; 2.649 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.955      ;
; 2.649 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.955      ;
; 2.649 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.955      ;
; 2.649 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.955      ;
; 2.649 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.955      ;
; 2.649 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.955      ;
; 2.801 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; -0.206     ; 2.701      ;
; 3.090 ; n_reset_s2                   ; T80s:cpu1|T80:u0|A[2]                    ; clk          ; clk         ; 0.000        ; 0.553      ; 3.949      ;
; 3.090 ; n_reset_s2                   ; T80s:cpu1|T80:u0|A[7]                    ; clk          ; clk         ; 0.000        ; 0.553      ; 3.949      ;
; 3.090 ; n_reset_s2                   ; T80s:cpu1|T80:u0|A[1]                    ; clk          ; clk         ; 0.000        ; 0.553      ; 3.949      ;
; 3.131 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; -0.206     ; 3.031      ;
; 3.137 ; n_reset_s2                   ; T80s:cpu1|T80:u0|A[6]                    ; clk          ; clk         ; 0.000        ; 0.503      ; 3.946      ;
; 3.137 ; n_reset_s2                   ; T80s:cpu1|T80:u0|A[5]                    ; clk          ; clk         ; 0.000        ; 0.503      ; 3.946      ;
; 3.143 ; n_reset_s2                   ; T80s:cpu1|T80:u0|A[0]                    ; clk          ; clk         ; 0.000        ; 0.496      ; 3.945      ;
; 3.143 ; n_reset_s2                   ; T80s:cpu1|T80:u0|A[4]                    ; clk          ; clk         ; 0.000        ; 0.496      ; 3.945      ;
; 3.143 ; n_reset_s2                   ; T80s:cpu1|T80:u0|A[3]                    ; clk          ; clk         ; 0.000        ; 0.496      ; 3.945      ;
; 3.281 ; n_reset_s2                   ; T80s:cpu1|IORQ_n                         ; clk          ; clk         ; 0.000        ; 0.341      ; 3.928      ;
; 3.281 ; n_reset_s2                   ; T80s:cpu1|RD_n                           ; clk          ; clk         ; 0.000        ; 0.341      ; 3.928      ;
; 3.281 ; n_reset_s2                   ; T80s:cpu1|WR_n                           ; clk          ; clk         ; 0.000        ; 0.341      ; 3.928      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|XY_Ind                  ; clk          ; clk         ; 0.000        ; 0.021      ; 3.943      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[2]                      ; clk          ; clk         ; 0.000        ; 0.016      ; 3.938      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[0]        ; clk          ; clk         ; 0.000        ; 0.014      ; 3.936      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[1]        ; clk          ; clk         ; 0.000        ; 0.014      ; 3.936      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[2]        ; clk          ; clk         ; 0.000        ; 0.014      ; 3.936      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[4]        ; clk          ; clk         ; 0.000        ; 0.014      ; 3.936      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[3]        ; clk          ; clk         ; 0.000        ; 0.014      ; 3.936      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Alternate               ; clk          ; clk         ; 0.000        ; 0.011      ; 3.933      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|BTR_r                   ; clk          ; clk         ; 0.000        ; 0.022      ; 3.944      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|IStatus[1]              ; clk          ; clk         ; 0.000        ; 0.010      ; 3.932      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[0]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[0]                   ; clk          ; clk         ; 0.000        ; 0.016      ; 3.938      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[0]                   ; clk          ; clk         ; 0.000        ; 0.034      ; 3.956      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ALU_Op_r[3]             ; clk          ; clk         ; 0.000        ; 0.010      ; 3.932      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ALU_Op_r[1]             ; clk          ; clk         ; 0.000        ; 0.027      ; 3.949      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ALU_Op_r[0]             ; clk          ; clk         ; 0.000        ; 0.027      ; 3.949      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[0]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 3.958      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[0]                    ; clk          ; clk         ; 0.000        ; 0.015      ; 3.937      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[0]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[0]                  ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[1]                    ; clk          ; clk         ; 0.000        ; 0.015      ; 3.937      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[1]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 3.958      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[1]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[1]                  ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[2]                   ; clk          ; clk         ; 0.000        ; 0.034      ; 3.956      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[3]                   ; clk          ; clk         ; 0.000        ; 0.027      ; 3.949      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[3]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 3.958      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[2]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 3.958      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[2]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[2]                  ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[2]                    ; clk          ; clk         ; 0.000        ; 0.015      ; 3.937      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[3]                    ; clk          ; clk         ; 0.000        ; 0.015      ; 3.937      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[3]                  ; clk          ; clk         ; 0.000        ; 0.027      ; 3.949      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[10]                  ; clk          ; clk         ; 0.000        ; 0.034      ; 3.956      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[11]                  ; clk          ; clk         ; 0.000        ; 0.034      ; 3.956      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Auto_Wait_t1            ; clk          ; clk         ; 0.000        ; 0.008      ; 3.930      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I_RXDD                  ; clk          ; clk         ; 0.000        ; 0.037      ; 3.959      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[1]                      ; clk          ; clk         ; 0.000        ; 0.016      ; 3.938      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[1]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[1]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 3.966      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[2]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[2]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 3.966      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[3]                   ; clk          ; clk         ; 0.000        ; 0.032      ; 3.954      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[3]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 3.966      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[4]                      ; clk          ; clk         ; 0.000        ; 0.022      ; 3.944      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[4]                   ; clk          ; clk         ; 0.000        ; 0.034      ; 3.956      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[4]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 3.958      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[4]                    ; clk          ; clk         ; 0.000        ; 0.015      ; 3.937      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[4]                   ; clk          ; clk         ; 0.000        ; 0.027      ; 3.949      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[4]                  ; clk          ; clk         ; 0.000        ; 0.027      ; 3.949      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[12]                  ; clk          ; clk         ; 0.000        ; 0.016      ; 3.938      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Save_ALU_r              ; clk          ; clk         ; 0.000        ; 0.011      ; 3.933      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Fp[1]                   ; clk          ; clk         ; 0.000        ; 0.039      ; 3.961      ;
; 3.616 ; n_reset_s2                   ; sd_controller:sd1|state.write_block_byte ; clk          ; clk         ; 0.000        ; 0.036      ; 3.958      ;
; 3.616 ; n_reset_s2                   ; sd_controller:sd1|sclk_sig               ; clk          ; clk         ; 0.000        ; 0.035      ; 3.957      ;
; 3.616 ; n_reset_s2                   ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 0.000        ; 0.033      ; 3.955      ;
; 3.616 ; n_reset_s2                   ; sd_controller:sd1|state.cardsel          ; clk          ; clk         ; 0.000        ; 0.036      ; 3.958      ;
; 3.616 ; n_reset_s2                   ; sd_controller:sd1|state.write_block_wait ; clk          ; clk         ; 0.000        ; 0.031      ; 3.953      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[5]                   ; clk          ; clk         ; 0.000        ; 0.027      ; 3.949      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[5]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 3.958      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[5]                    ; clk          ; clk         ; 0.000        ; 0.015      ; 3.937      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[5]                  ; clk          ; clk         ; 0.000        ; 0.027      ; 3.949      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[5]                      ; clk          ; clk         ; 0.000        ; 0.022      ; 3.944      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[4]                   ; clk          ; clk         ; 0.000        ; 0.032      ; 3.954      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[5]                   ; clk          ; clk         ; 0.000        ; 0.032      ; 3.954      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[5]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 3.966      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Fp[4]                   ; clk          ; clk         ; 0.000        ; 0.039      ; 3.961      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|F[4]                    ; clk          ; clk         ; 0.000        ; 0.039      ; 3.961      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[6]                      ; clk          ; clk         ; 0.000        ; 0.022      ; 3.944      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[6]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 3.952      ;
; 3.616 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[6]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 3.966      ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg1                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg1                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg2                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg2                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg3                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg3                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg4                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg4                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg5                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg5                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg6                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg6                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg7                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg7                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg8                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg8                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg9                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg9                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg1                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg1                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg2                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg2                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg3                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg3                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_we_reg                       ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_we_reg                       ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg0                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg0                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg1                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg1                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg2                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg2                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg3                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg3                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg4                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg4                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg5                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg5                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg6                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg6                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg7                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg7                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg8                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg8                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg9                 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg9                 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg1                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg1                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg2                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg2                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg3                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg3                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_we_reg                       ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_we_reg                       ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a2~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a2~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a3~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a3~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a4~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a4~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a5~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a5~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a6~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a6~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_memory_reg0                  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg9  ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FdcDrq       ; clk        ; 8.041  ; 8.041  ; Rise       ; clk             ;
; FdcIntr      ; clk        ; 10.180 ; 10.180 ; Rise       ; clk             ;
; FdcRdy_n     ; clk        ; 10.125 ; 10.125 ; Rise       ; clk             ;
; SerRxBdClk   ; clk        ; 4.477  ; 4.477  ; Rise       ; clk             ;
; SerRxToNas   ; clk        ; 7.857  ; 7.857  ; Rise       ; clk             ;
; SerTxBdClk   ; clk        ; 3.730  ; 3.730  ; Rise       ; clk             ;
; n_INT        ; clk        ; 6.922  ; 6.922  ; Rise       ; clk             ;
; n_SwNMI      ; clk        ; 2.492  ; 2.492  ; Rise       ; clk             ;
; n_SwRst      ; clk        ; 5.468  ; 5.468  ; Rise       ; clk             ;
; n_SwWarmRst  ; clk        ; 4.713  ; 4.713  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.592  ; 6.592  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 4.265  ; 4.265  ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 11.133 ; 11.133 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 11.133 ; 11.133 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.581 ; 10.581 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 11.034 ; 11.034 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.447 ; 10.447 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 10.676 ; 10.676 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 10.691 ; 10.691 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.763 ; 10.763 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 8.485  ; 8.485  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FdcDrq       ; clk        ; -5.263 ; -5.263 ; Rise       ; clk             ;
; FdcIntr      ; clk        ; -6.344 ; -6.344 ; Rise       ; clk             ;
; FdcRdy_n     ; clk        ; -5.960 ; -5.960 ; Rise       ; clk             ;
; SerRxBdClk   ; clk        ; -4.211 ; -4.211 ; Rise       ; clk             ;
; SerRxToNas   ; clk        ; -5.737 ; -5.737 ; Rise       ; clk             ;
; SerTxBdClk   ; clk        ; -3.464 ; -3.464 ; Rise       ; clk             ;
; n_INT        ; clk        ; -6.092 ; -6.092 ; Rise       ; clk             ;
; n_SwNMI      ; clk        ; -0.608 ; -0.608 ; Rise       ; clk             ;
; n_SwRst      ; clk        ; -1.683 ; -1.683 ; Rise       ; clk             ;
; n_SwWarmRst  ; clk        ; 0.880  ; 0.880  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -4.789 ; -4.789 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -3.999 ; -3.999 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -2.555 ; -2.555 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -3.869 ; -3.869 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -2.555 ; -2.555 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -3.797 ; -3.797 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -4.211 ; -4.211 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -3.624 ; -3.624 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -3.853 ; -3.853 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -3.868 ; -3.868 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -3.940 ; -3.940 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -4.313 ; -4.313 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; BrBufOE_n        ; clk        ; 9.658  ; 9.658  ; Rise       ; clk             ;
; BrBufWr          ; clk        ; 8.273  ; 8.273  ; Rise       ; clk             ;
; BrIORQ_n         ; clk        ; 8.026  ; 8.026  ; Rise       ; clk             ;
; BrM1_n           ; clk        ; 7.228  ; 7.228  ; Rise       ; clk             ;
; BrRD_n           ; clk        ; 7.292  ; 7.292  ; Rise       ; clk             ;
; BrReset_n        ; clk        ; 8.678  ; 8.678  ; Rise       ; clk             ;
; BrWR_n           ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
; NasKbdClk        ; clk        ; 8.882  ; 8.882  ; Rise       ; clk             ;
; NasKbdRst        ; clk        ; 9.221  ; 9.221  ; Rise       ; clk             ;
; PriHSync         ; clk        ; 9.036  ; 9.036  ; Rise       ; clk             ;
; PriVSync         ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
; PriVideo         ; clk        ; 9.745  ; 9.745  ; Rise       ; clk             ;
; SecHSync         ; clk        ; 9.422  ; 9.422  ; Rise       ; clk             ;
; SecVSync         ; clk        ; 9.557  ; 9.557  ; Rise       ; clk             ;
; SecVideo         ; clk        ; 9.721  ; 9.721  ; Rise       ; clk             ;
; SerTxFrNas       ; clk        ; 9.253  ; 9.253  ; Rise       ; clk             ;
; Spare65          ; clk        ; 10.445 ; 10.445 ; Rise       ; clk             ;
; Spare74          ; clk        ; 9.630  ; 9.630  ; Rise       ; clk             ;
; Spare75          ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
; Spare86          ; clk        ; 8.093  ; 8.093  ; Rise       ; clk             ;
; Spare92          ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
; clk1             ; clk        ; 7.329  ; 7.329  ; Rise       ; clk             ;
; clk4             ; clk        ; 9.314  ; 9.314  ; Rise       ; clk             ;
; ctc_cs_n         ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
; fdc_cs_n         ; clk        ; 8.655  ; 8.655  ; Rise       ; clk             ;
; n_LED3SdActive   ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; n_LED7Drive      ; clk        ; 5.410  ; 5.410  ; Rise       ; clk             ;
; n_LED9Halt       ; clk        ; 5.410  ; 5.410  ; Rise       ; clk             ;
; n_sRamCS1        ; clk        ; 9.816  ; 9.816  ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 10.070 ; 10.070 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 10.314 ; 10.314 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 12.824 ; 12.824 ; Rise       ; clk             ;
; pio_cs_n         ; clk        ; 7.642  ; 7.642  ; Rise       ; clk             ;
; port00_rd_n      ; clk        ; 8.637  ; 8.637  ; Rise       ; clk             ;
; porte4_wr        ; clk        ; 8.359  ; 8.359  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 7.640  ; 7.640  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 7.623  ; 7.623  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 10.765 ; 10.765 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 9.362  ; 9.362  ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 8.703  ; 8.703  ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 8.593  ; 8.593  ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 9.435  ; 9.435  ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 8.507  ; 8.507  ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 7.834  ; 7.834  ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 8.539  ; 8.539  ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 9.142  ; 9.142  ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 9.089  ; 9.089  ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 9.964  ; 9.964  ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 10.473 ; 10.473 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 10.537 ; 10.537 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 10.765 ; 10.765 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 8.147  ; 8.147  ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 7.723  ; 7.723  ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 7.682  ; 7.682  ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 7.756  ; 7.756  ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 8.449  ; 8.449  ; Rise       ; clk             ;
; sdCS             ; clk        ; 8.379  ; 8.379  ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 9.615  ; 9.615  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 8.749  ; 8.749  ; Rise       ; clk             ;
; clk4             ; clk        ; 8.848  ; 8.848  ; Fall       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; BrBufOE_n        ; clk        ; 9.658  ; 9.658  ; Rise       ; clk             ;
; BrBufWr          ; clk        ; 8.273  ; 8.273  ; Rise       ; clk             ;
; BrIORQ_n         ; clk        ; 8.026  ; 8.026  ; Rise       ; clk             ;
; BrM1_n           ; clk        ; 7.228  ; 7.228  ; Rise       ; clk             ;
; BrRD_n           ; clk        ; 7.292  ; 7.292  ; Rise       ; clk             ;
; BrReset_n        ; clk        ; 8.678  ; 8.678  ; Rise       ; clk             ;
; BrWR_n           ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
; NasKbdClk        ; clk        ; 8.882  ; 8.882  ; Rise       ; clk             ;
; NasKbdRst        ; clk        ; 9.221  ; 9.221  ; Rise       ; clk             ;
; PriHSync         ; clk        ; 8.182  ; 8.182  ; Rise       ; clk             ;
; PriVSync         ; clk        ; 9.274  ; 9.274  ; Rise       ; clk             ;
; PriVideo         ; clk        ; 8.335  ; 8.335  ; Rise       ; clk             ;
; SecHSync         ; clk        ; 8.568  ; 8.568  ; Rise       ; clk             ;
; SecVSync         ; clk        ; 9.286  ; 9.286  ; Rise       ; clk             ;
; SecVideo         ; clk        ; 8.341  ; 8.341  ; Rise       ; clk             ;
; SerTxFrNas       ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
; Spare65          ; clk        ; 10.445 ; 10.445 ; Rise       ; clk             ;
; Spare74          ; clk        ; 9.630  ; 9.630  ; Rise       ; clk             ;
; Spare75          ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
; Spare86          ; clk        ; 8.093  ; 8.093  ; Rise       ; clk             ;
; Spare92          ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
; clk1             ; clk        ; 7.329  ; 7.329  ; Rise       ; clk             ;
; clk4             ; clk        ; 9.314  ; 9.314  ; Rise       ; clk             ;
; ctc_cs_n         ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
; fdc_cs_n         ; clk        ; 8.655  ; 8.655  ; Rise       ; clk             ;
; n_LED3SdActive   ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; n_LED7Drive      ; clk        ; 5.410  ; 5.410  ; Rise       ; clk             ;
; n_LED9Halt       ; clk        ; 5.410  ; 5.410  ; Rise       ; clk             ;
; n_sRamCS1        ; clk        ; 8.432  ; 8.432  ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 9.855  ; 9.855  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.753  ; 8.753  ; Rise       ; clk             ;
; pio_cs_n         ; clk        ; 7.642  ; 7.642  ; Rise       ; clk             ;
; port00_rd_n      ; clk        ; 8.637  ; 8.637  ; Rise       ; clk             ;
; porte4_wr        ; clk        ; 8.359  ; 8.359  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 7.640  ; 7.640  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 7.623  ; 7.623  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 7.834  ; 7.834  ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 9.362  ; 9.362  ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 8.703  ; 8.703  ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 8.593  ; 8.593  ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 9.435  ; 9.435  ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 8.507  ; 8.507  ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 7.834  ; 7.834  ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 8.539  ; 8.539  ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 9.142  ; 9.142  ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 9.089  ; 9.089  ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 9.088  ; 9.088  ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 9.150  ; 9.150  ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 9.381  ; 9.381  ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 7.682  ; 7.682  ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 8.147  ; 8.147  ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 7.723  ; 7.723  ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 7.682  ; 7.682  ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 7.756  ; 7.756  ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 8.449  ; 8.449  ; Rise       ; clk             ;
; sdCS             ; clk        ; 8.379  ; 8.379  ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 8.762  ; 8.762  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 8.749  ; 8.749  ; Rise       ; clk             ;
; clk4             ; clk        ; 8.848  ; 8.848  ; Fall       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; n_SwRst     ; Spare65     ; 9.124 ;    ;    ; 9.124 ;
; n_SwWarmRst ; Spare65     ; 8.369 ;    ;    ; 8.369 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; n_SwRst     ; Spare65     ; 9.124 ;    ;    ; 9.124 ;
; n_SwWarmRst ; Spare65     ; 8.369 ;    ;    ; 8.369 ;
+-------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sRamData[*]  ; clk        ; 8.688  ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 8.698  ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.390 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 9.693  ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 9.693  ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.029 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 8.688  ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.184  ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.174  ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sRamData[*]  ; clk        ; 8.688  ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 8.698  ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.390 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 9.693  ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 9.693  ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.029 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 8.688  ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.184  ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.174  ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sRamData[*]  ; clk        ; 8.688     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 8.698     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.390    ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 9.693     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 9.693     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.029    ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 8.688     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.184     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.174     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sRamData[*]  ; clk        ; 8.688     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 8.698     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.390    ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 9.693     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 9.693     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.029    ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 8.688     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.184     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.174     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 7.344 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.022 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.876 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 7.500 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                           ;
+--------+----------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.344  ; sd_controller:sd1|driveLED ; n_LED3SdActive                        ; clk          ; clk         ; 20.000       ; -1.289     ; 1.367      ;
; 7.368  ; iopwr00NasDrive            ; n_LED7Drive                           ; clk          ; clk         ; 20.000       ; -1.285     ; 1.347      ;
; 7.368  ; T80s:cpu1|T80:u0|Halt_FF   ; n_LED9Halt                            ; clk          ; clk         ; 20.000       ; -1.285     ; 1.347      ;
; 8.498  ; nasBridge:br1|i_clk1       ; clk1                                  ; clk          ; clk         ; 20.000       ; -1.441     ; 2.061      ;
; 9.069  ; nasBridge:br1|clkCount[1]  ; nasBridge:br1|clkExtend               ; clk          ; clk         ; 10.000       ; -0.013     ; 0.950      ;
; 9.099  ; nasBridge:br1|clkCount[4]  ; nasBridge:br1|clkExtend               ; clk          ; clk         ; 10.000       ; -0.013     ; 0.920      ;
; 9.103  ; nasBridge:br1|clkCount[2]  ; nasBridge:br1|clkExtend               ; clk          ; clk         ; 10.000       ; -0.013     ; 0.916      ;
; 9.224  ; nasBridge:br1|clkCount[3]  ; nasBridge:br1|clkExtend               ; clk          ; clk         ; 10.000       ; -0.013     ; 0.795      ;
; 9.467  ; nasBridge:br1|clkCount[0]  ; nasBridge:br1|clkExtend               ; clk          ; clk         ; 10.000       ; -0.013     ; 0.552      ;
; 9.845  ; T80s:cpu1|T80:u0|A[14]     ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.436     ; 3.719      ;
; 9.890  ; T80s:cpu1|T80:u0|A[15]     ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.431     ; 3.679      ;
; 9.924  ; T80s:cpu1|T80:u0|A[13]     ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.431     ; 3.645      ;
; 9.940  ; T80s:cpu1|T80:u0|A[12]     ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.436     ; 3.624      ;
; 9.964  ; T80s:cpu1|T80:u0|A[11]     ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.431     ; 3.605      ;
; 10.056 ; T80s:cpu1|T80:u0|A[10]     ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.445     ; 3.499      ;
; 10.097 ; iopwrECVfcPage[2]          ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.428     ; 3.475      ;
; 10.135 ; iopwr18CharGen             ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.428     ; 3.437      ;
; 10.182 ; iopwrECVfcPage[1]          ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.428     ; 3.390      ;
; 10.256 ; iopwrECVfcPage[3]          ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.428     ; 3.316      ;
; 10.266 ; T80s:cpu1|MREQ_n           ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.413     ; 3.321      ;
; 10.270 ; iopwrECRamEnable           ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.428     ; 3.302      ;
; 10.308 ; iopwr18NasVidHigh          ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.445     ; 3.247      ;
; 10.338 ; T80s:cpu1|WR_n             ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.298     ; 3.364      ;
; 10.343 ; iopwrECVfcPage[0]          ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.428     ; 3.229      ;
; 10.351 ; iopwr19ProtDf4k            ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.444     ; 3.205      ;
; 10.384 ; T80s:cpu1|T80:u0|A[15]     ; sRamAddress[18]                       ; clk          ; clk         ; 20.000       ; -1.431     ; 3.185      ;
; 10.402 ; n_SwRst                    ; sd_controller:sd1|recv_data[31]       ; clk          ; clk         ; 20.000       ; 1.443      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[15]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[16]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[17]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[18]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[19]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[20]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[21]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[22]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[23]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[24]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[25]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[26]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[27]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[28]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[29]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.403 ; n_SwRst                    ; sd_controller:sd1|recv_data[30]       ; clk          ; clk         ; 20.000       ; 1.444      ; 3.073      ;
; 10.437 ; T80s:cpu1|T80:u0|A[15]     ; sRamAddress[17]                       ; clk          ; clk         ; 20.000       ; -1.431     ; 3.132      ;
; 10.447 ; n_SwRst                    ; sd_controller:sd1|cmd_out[5]          ; clk          ; clk         ; 20.000       ; 1.430      ; 3.015      ;
; 10.447 ; n_SwRst                    ; sd_controller:sd1|cmd_out[6]          ; clk          ; clk         ; 20.000       ; 1.430      ; 3.015      ;
; 10.455 ; n_SwRst                    ; sd_controller:sd1|cmd_out[31]         ; clk          ; clk         ; 20.000       ; 1.439      ; 3.016      ;
; 10.455 ; n_SwRst                    ; sd_controller:sd1|cmd_out[32]         ; clk          ; clk         ; 20.000       ; 1.439      ; 3.016      ;
; 10.455 ; n_SwRst                    ; sd_controller:sd1|cmd_out[33]         ; clk          ; clk         ; 20.000       ; 1.439      ; 3.016      ;
; 10.455 ; n_SwRst                    ; sd_controller:sd1|cmd_out[34]         ; clk          ; clk         ; 20.000       ; 1.439      ; 3.016      ;
; 10.455 ; n_SwRst                    ; sd_controller:sd1|cmd_out[35]         ; clk          ; clk         ; 20.000       ; 1.439      ; 3.016      ;
; 10.455 ; n_SwRst                    ; sd_controller:sd1|cmd_out[36]         ; clk          ; clk         ; 20.000       ; 1.439      ; 3.016      ;
; 10.455 ; n_SwRst                    ; sd_controller:sd1|cmd_out[37]         ; clk          ; clk         ; 20.000       ; 1.439      ; 3.016      ;
; 10.455 ; n_SwRst                    ; sd_controller:sd1|cmd_out[39]         ; clk          ; clk         ; 20.000       ; 1.439      ; 3.016      ;
; 10.457 ; n_SwRst                    ; sd_controller:sd1|cmd_out[46]         ; clk          ; clk         ; 20.000       ; 1.438      ; 3.013      ;
; 10.457 ; n_SwRst                    ; sd_controller:sd1|cmd_out[48]         ; clk          ; clk         ; 20.000       ; 1.438      ; 3.013      ;
; 10.457 ; n_SwRst                    ; sd_controller:sd1|cmd_out[49]         ; clk          ; clk         ; 20.000       ; 1.438      ; 3.013      ;
; 10.457 ; n_SwRst                    ; sd_controller:sd1|cmd_out[50]         ; clk          ; clk         ; 20.000       ; 1.438      ; 3.013      ;
; 10.457 ; n_SwRst                    ; sd_controller:sd1|cmd_out[51]         ; clk          ; clk         ; 20.000       ; 1.438      ; 3.013      ;
; 10.457 ; n_SwRst                    ; sd_controller:sd1|cmd_out[52]         ; clk          ; clk         ; 20.000       ; 1.438      ; 3.013      ;
; 10.457 ; n_SwRst                    ; sd_controller:sd1|cmd_out[53]         ; clk          ; clk         ; 20.000       ; 1.438      ; 3.013      ;
; 10.457 ; n_SwRst                    ; sd_controller:sd1|cmd_out[54]         ; clk          ; clk         ; 20.000       ; 1.438      ; 3.013      ;
; 10.457 ; n_SwRst                    ; sd_controller:sd1|cmd_out[55]         ; clk          ; clk         ; 20.000       ; 1.438      ; 3.013      ;
; 10.461 ; n_SwRst                    ; sd_controller:sd1|\fsm:bit_counter[2] ; clk          ; clk         ; 20.000       ; 1.434      ; 3.005      ;
; 10.461 ; n_SwRst                    ; sd_controller:sd1|\fsm:bit_counter[0] ; clk          ; clk         ; 20.000       ; 1.434      ; 3.005      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[17]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[18]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[19]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[20]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[21]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[22]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[23]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[24]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[25]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[26]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[27]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[28]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[29]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.476 ; n_SwRst                    ; sd_controller:sd1|cmd_out[30]         ; clk          ; clk         ; 20.000       ; 1.441      ; 2.997      ;
; 10.483 ; n_SwRst                    ; sd_controller:sd1|cmd_out[8]          ; clk          ; clk         ; 20.000       ; 1.440      ; 2.989      ;
; 10.483 ; n_SwRst                    ; sd_controller:sd1|cmd_out[9]          ; clk          ; clk         ; 20.000       ; 1.440      ; 2.989      ;
; 10.483 ; n_SwRst                    ; sd_controller:sd1|cmd_out[10]         ; clk          ; clk         ; 20.000       ; 1.440      ; 2.989      ;
; 10.483 ; n_SwRst                    ; sd_controller:sd1|cmd_out[11]         ; clk          ; clk         ; 20.000       ; 1.440      ; 2.989      ;
; 10.483 ; n_SwRst                    ; sd_controller:sd1|cmd_out[12]         ; clk          ; clk         ; 20.000       ; 1.440      ; 2.989      ;
; 10.483 ; n_SwRst                    ; sd_controller:sd1|cmd_out[13]         ; clk          ; clk         ; 20.000       ; 1.440      ; 2.989      ;
; 10.483 ; n_SwRst                    ; sd_controller:sd1|cmd_out[14]         ; clk          ; clk         ; 20.000       ; 1.440      ; 2.989      ;
; 10.483 ; n_SwRst                    ; sd_controller:sd1|cmd_out[15]         ; clk          ; clk         ; 20.000       ; 1.440      ; 2.989      ;
; 10.483 ; n_SwRst                    ; sd_controller:sd1|cmd_out[16]         ; clk          ; clk         ; 20.000       ; 1.440      ; 2.989      ;
; 10.491 ; n_SwRst                    ; sd_controller:sd1|recv_data[0]        ; clk          ; clk         ; 20.000       ; 1.438      ; 2.979      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[5]        ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[6]        ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[7]        ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[8]        ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[9]        ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[10]       ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[11]       ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[12]       ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[13]       ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.499 ; n_SwRst                    ; sd_controller:sd1|recv_data[14]       ; clk          ; clk         ; 20.000       ; 1.437      ; 2.970      ;
; 10.512 ; iopwr19ProtCf4k            ; n_sRamWE                              ; clk          ; clk         ; 20.000       ; -1.444     ; 3.044      ;
+--------+----------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                        ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; T80s:cpu1|T80:u0|Alternate                             ; T80s:cpu1|T80:u0|Alternate                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|BTR_r                                 ; T80s:cpu1|T80:u0|BTR_r                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|PC[0]                                 ; T80s:cpu1|T80:u0|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|I_RXDD                                ; T80s:cpu1|T80:u0|I_RXDD                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd                ; sd_controller:sd1|return_state.poll_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cardsel                 ; sd_controller:sd1|return_state.cardsel                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|R[7]                                  ; T80s:cpu1|T80:u0|R[7]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                            ; sd_controller:sd1|init_busy                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack                      ; sd_controller:sd1|block_start_ack                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.read_block_data                ; sd_controller:sd1|state.read_block_data                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_ocr_wait               ; sd_controller:sd1|state.receive_ocr_wait               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                        ; sd_controller:sd1|response_mode                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                           ; sd_controller:sd1|state.init                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd8                    ; sd_controller:sd1|return_state.cmd8                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_regreq                    ; sd_controller:sd1|state.send_regreq                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_byte                   ; sd_controller:sd1|state.receive_byte                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55                   ; sd_controller:sd1|return_state.cmd55                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.acmd41                  ; sd_controller:sd1|return_state.acmd41                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                       ; sd_controller:sd1|state.send_cmd                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                        ; sd_controller:sd1|sd_write_flag                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                              ; sd_controller:sd1|dout[7]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cold                                                   ; Cold                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|rxdFiltered            ; bufferedUART6402:\OPT_NOSIM:io2|rxdFiltered            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[0]          ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[1]          ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[2]          ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[3]          ; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:vfc_render|vActive            ; nasVDU:io1|nasVDU_render:vfc_render|vActive            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:vfc_render|hActive            ; nasVDU:io1|nasVDU_render:vfc_render|hActive            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:vfc_render|pixelClockCount[0] ; nasVDU:io1|nasVDU_render:vfc_render|pixelClockCount[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[0]      ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[1]      ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[2]      ; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:nas_render|hActive            ; nasVDU:io1|nasVDU_render:nas_render|hActive            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:nas_render|vActive            ; nasVDU:io1|nasVDU_render:nas_render|vActive            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[0]      ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[1]      ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[2]      ; nasVDU:io1|nasVDU_render:nas_render|pixelCount[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:nas_render|charVert[0]        ; nasVDU:io1|nasVDU_render:nas_render|charVert[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:nas_render|charVert[1]        ; nasVDU:io1|nasVDU_render:nas_render|charVert[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:nas_render|charVert[2]        ; nasVDU:io1|nasVDU_render:nas_render|charVert[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasVDU:io1|nasVDU_render:nas_render|charVert[3]        ; nasVDU:io1|nasVDU_render:nas_render|charVert[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                              ; sd_controller:sd1|dout[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|drv[0]                                   ; nasKBDPS2:io3|drv[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|drv[1]                                   ; nasKBDPS2:io3|drv[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[0]                          ; nasKBDPS2:io3|kbWriteTimer[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[1]                          ; nasKBDPS2:io3|kbWriteTimer[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[2]                          ; nasKBDPS2:io3|kbWriteTimer[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[3]                          ; nasKBDPS2:io3|kbWriteTimer[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[4]                          ; nasKBDPS2:io3|kbWriteTimer[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[5]                          ; nasKBDPS2:io3|kbWriteTimer[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[6]                          ; nasKBDPS2:io3|kbWriteTimer[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[7]                          ; nasKBDPS2:io3|kbWriteTimer[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[8]                          ; nasKBDPS2:io3|kbWriteTimer[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[9]                          ; nasKBDPS2:io3|kbWriteTimer[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[10]                         ; nasKBDPS2:io3|kbWriteTimer[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[11]                         ; nasKBDPS2:io3|kbWriteTimer[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[12]                         ; nasKBDPS2:io3|kbWriteTimer[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[13]                         ; nasKBDPS2:io3|kbWriteTimer[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[14]                         ; nasKBDPS2:io3|kbWriteTimer[14]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[15]                         ; nasKBDPS2:io3|kbWriteTimer[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[17]                         ; nasKBDPS2:io3|kbWriteTimer[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[18]                         ; nasKBDPS2:io3|kbWriteTimer[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[19]                         ; nasKBDPS2:io3|kbWriteTimer[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[20]                         ; nasKBDPS2:io3|kbWriteTimer[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[21]                         ; nasKBDPS2:io3|kbWriteTimer[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[22]                         ; nasKBDPS2:io3|kbWriteTimer[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[23]                         ; nasKBDPS2:io3|kbWriteTimer[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[24]                         ; nasKBDPS2:io3|kbWriteTimer[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[25]                         ; nasKBDPS2:io3|kbWriteTimer[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|ps2ClkCount[1]                           ; nasKBDPS2:io3|ps2ClkCount[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|ps2WriteByte2[3]                         ; nasKBDPS2:io3|ps2WriteByte2[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|ps2Caps                                  ; nasKBDPS2:io3|ps2Caps                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|ps2Scroll                                ; nasKBDPS2:io3|ps2Scroll                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|ps2Num                                   ; nasKBDPS2:io3|ps2Num                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWRParity                               ; nasKBDPS2:io3|kbWRParity                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|kbWriteTimer[16]                         ; nasKBDPS2:io3|kbWriteTimer[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|ps2ClkCount[0]                           ; nasKBDPS2:io3|ps2ClkCount[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nasKBDPS2:io3|n_kbWR                                   ; nasKBDPS2:io3|n_kbWR                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                              ; sd_controller:sd1|dout[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|IntE_FF1                              ; T80s:cpu1|T80:u0|IntE_FF1                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                              ; sd_controller:sd1|dout[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBootRomState[1]                                       ; SBootRomState[1]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; post_reset_rd_cnt[0]                                   ; post_reset_rd_cnt[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; post_reset_rd_cnt[1]                                   ; post_reset_rd_cnt[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reset_jump                                             ; reset_jump                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                              ; sd_controller:sd1|dout[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                              ; sd_controller:sd1|dout[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                           ; sd_controller:sd1|block_busy                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                              ; sd_controller:sd1|dout[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NeverBooted                                            ; NeverBooted                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                              ; sd_controller:sd1|dout[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[0]          ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[1]          ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[2]          ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[3]          ; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART6402:\OPT_NOSIM:io2|txByteSent             ; bufferedUART6402:\OPT_NOSIM:io2|txByteSent             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|M1_n                                  ; T80s:cpu1|T80:u0|M1_n                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nmi_button                                             ; nmi_button                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nmi_state[0]                                           ; nmi_state[0]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                            ;
+--------+-------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.022  ; n_SwRst     ; nasBridge:br1|clkExtend                  ; clk          ; clk         ; 10.000       ; 1.424      ; 2.434      ;
; 1.398  ; n_SwWarmRst ; nasBridge:br1|clkExtend                  ; clk          ; clk         ; 10.000       ; 1.424      ; 2.058      ;
; 8.332  ; n_reset_s2  ; nasBridge:br1|clkExtend                  ; clk          ; clk         ; 10.000       ; 0.018      ; 1.718      ;
; 10.706 ; n_SwRst     ; iopwr00NasDrive                          ; clk          ; clk         ; 20.000       ; 1.285      ; 2.544      ;
; 10.706 ; n_SwRst     ; T80s:cpu1|T80:u0|Halt_FF                 ; clk          ; clk         ; 20.000       ; 1.285      ; 2.544      ;
; 10.749 ; n_SwRst     ; NeverBooted                              ; clk          ; clk         ; 20.000       ; 1.422      ; 2.705      ;
; 10.785 ; n_SwRst     ; Cold                                     ; clk          ; clk         ; 20.000       ; 1.427      ; 2.674      ;
; 10.908 ; n_SwRst     ; T80s:cpu1|IORQ_n                         ; clk          ; clk         ; 20.000       ; 1.298      ; 2.422      ;
; 10.908 ; n_SwRst     ; T80s:cpu1|RD_n                           ; clk          ; clk         ; 20.000       ; 1.298      ; 2.422      ;
; 10.908 ; n_SwRst     ; T80s:cpu1|WR_n                           ; clk          ; clk         ; 20.000       ; 1.298      ; 2.422      ;
; 10.949 ; n_SwRst     ; T80s:cpu1|T80:u0|A[0]                    ; clk          ; clk         ; 20.000       ; 1.359      ; 2.442      ;
; 10.949 ; n_SwRst     ; T80s:cpu1|T80:u0|A[4]                    ; clk          ; clk         ; 20.000       ; 1.359      ; 2.442      ;
; 10.949 ; n_SwRst     ; T80s:cpu1|T80:u0|A[3]                    ; clk          ; clk         ; 20.000       ; 1.359      ; 2.442      ;
; 10.952 ; n_SwRst     ; T80s:cpu1|T80:u0|A[6]                    ; clk          ; clk         ; 20.000       ; 1.363      ; 2.443      ;
; 10.952 ; n_SwRst     ; T80s:cpu1|T80:u0|A[5]                    ; clk          ; clk         ; 20.000       ; 1.363      ; 2.443      ;
; 10.978 ; n_SwRst     ; T80s:cpu1|T80:u0|A[2]                    ; clk          ; clk         ; 20.000       ; 1.392      ; 2.446      ;
; 10.978 ; n_SwRst     ; T80s:cpu1|T80:u0|A[7]                    ; clk          ; clk         ; 20.000       ; 1.392      ; 2.446      ;
; 10.978 ; n_SwRst     ; T80s:cpu1|T80:u0|A[1]                    ; clk          ; clk         ; 20.000       ; 1.392      ; 2.446      ;
; 11.003 ; n_SwRst     ; n_reset_s1                               ; clk          ; clk         ; 20.000       ; 1.406      ; 2.435      ;
; 11.003 ; n_SwRst     ; n_reset_s2                               ; clk          ; clk         ; 20.000       ; 1.406      ; 2.435      ;
; 11.003 ; n_SwRst     ; post_reset_rd_cnt[0]                     ; clk          ; clk         ; 20.000       ; 1.406      ; 2.435      ;
; 11.003 ; n_SwRst     ; post_reset_rd_cnt[1]                     ; clk          ; clk         ; 20.000       ; 1.406      ; 2.435      ;
; 11.003 ; n_SwRst     ; reset_jump                               ; clk          ; clk         ; 20.000       ; 1.406      ; 2.435      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|XY_Ind                  ; clk          ; clk         ; 20.000       ; 1.425      ; 2.435      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|DI_Reg[2]                      ; clk          ; clk         ; 20.000       ; 1.426      ; 2.436      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[0]        ; clk          ; clk         ; 20.000       ; 1.415      ; 2.425      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[1]        ; clk          ; clk         ; 20.000       ; 1.415      ; 2.425      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[2]        ; clk          ; clk         ; 20.000       ; 1.415      ; 2.425      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[4]        ; clk          ; clk         ; 20.000       ; 1.415      ; 2.425      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Read_To_Reg_r[3]        ; clk          ; clk         ; 20.000       ; 1.415      ; 2.425      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Alternate               ; clk          ; clk         ; 20.000       ; 1.416      ; 2.426      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|BTR_r                   ; clk          ; clk         ; 20.000       ; 1.427      ; 2.437      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|IStatus[1]              ; clk          ; clk         ; 20.000       ; 1.415      ; 2.425      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[0]                   ; clk          ; clk         ; 20.000       ; 1.433      ; 2.443      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|PC[0]                   ; clk          ; clk         ; 20.000       ; 1.420      ; 2.430      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|SP[0]                   ; clk          ; clk         ; 20.000       ; 1.439      ; 2.449      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|ALU_Op_r[3]             ; clk          ; clk         ; 20.000       ; 1.413      ; 2.423      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|ALU_Op_r[1]             ; clk          ; clk         ; 20.000       ; 1.431      ; 2.441      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|ALU_Op_r[0]             ; clk          ; clk         ; 20.000       ; 1.431      ; 2.441      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|I[0]                    ; clk          ; clk         ; 20.000       ; 1.440      ; 2.450      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|R[0]                    ; clk          ; clk         ; 20.000       ; 1.420      ; 2.430      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[0]                   ; clk          ; clk         ; 20.000       ; 1.436      ; 2.446      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[0]                  ; clk          ; clk         ; 20.000       ; 1.436      ; 2.446      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|R[1]                    ; clk          ; clk         ; 20.000       ; 1.420      ; 2.430      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|I[1]                    ; clk          ; clk         ; 20.000       ; 1.440      ; 2.450      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[1]                   ; clk          ; clk         ; 20.000       ; 1.436      ; 2.446      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[1]                  ; clk          ; clk         ; 20.000       ; 1.436      ; 2.446      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|SP[2]                   ; clk          ; clk         ; 20.000       ; 1.439      ; 2.449      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[3]                   ; clk          ; clk         ; 20.000       ; 1.431      ; 2.441      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|I[3]                    ; clk          ; clk         ; 20.000       ; 1.440      ; 2.450      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|I[2]                    ; clk          ; clk         ; 20.000       ; 1.440      ; 2.450      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[2]                   ; clk          ; clk         ; 20.000       ; 1.436      ; 2.446      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[2]                  ; clk          ; clk         ; 20.000       ; 1.436      ; 2.446      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|R[2]                    ; clk          ; clk         ; 20.000       ; 1.420      ; 2.430      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|R[3]                    ; clk          ; clk         ; 20.000       ; 1.420      ; 2.430      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[3]                  ; clk          ; clk         ; 20.000       ; 1.431      ; 2.441      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|SP[10]                  ; clk          ; clk         ; 20.000       ; 1.439      ; 2.449      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|SP[11]                  ; clk          ; clk         ; 20.000       ; 1.439      ; 2.449      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Auto_Wait_t1            ; clk          ; clk         ; 20.000       ; 1.413      ; 2.423      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|I_RXDD                  ; clk          ; clk         ; 20.000       ; 1.438      ; 2.448      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|DI_Reg[1]                      ; clk          ; clk         ; 20.000       ; 1.426      ; 2.436      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[1]                   ; clk          ; clk         ; 20.000       ; 1.433      ; 2.443      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|PC[1]                   ; clk          ; clk         ; 20.000       ; 1.448      ; 2.458      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[2]                   ; clk          ; clk         ; 20.000       ; 1.433      ; 2.443      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|PC[2]                   ; clk          ; clk         ; 20.000       ; 1.448      ; 2.458      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[3]                   ; clk          ; clk         ; 20.000       ; 1.435      ; 2.445      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|PC[3]                   ; clk          ; clk         ; 20.000       ; 1.448      ; 2.458      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|DI_Reg[4]                      ; clk          ; clk         ; 20.000       ; 1.432      ; 2.442      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|SP[4]                   ; clk          ; clk         ; 20.000       ; 1.439      ; 2.449      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|I[4]                    ; clk          ; clk         ; 20.000       ; 1.440      ; 2.450      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|R[4]                    ; clk          ; clk         ; 20.000       ; 1.420      ; 2.430      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[4]                   ; clk          ; clk         ; 20.000       ; 1.431      ; 2.441      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[4]                  ; clk          ; clk         ; 20.000       ; 1.431      ; 2.441      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|SP[12]                  ; clk          ; clk         ; 20.000       ; 1.419      ; 2.429      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Save_ALU_r              ; clk          ; clk         ; 20.000       ; 1.416      ; 2.426      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Fp[1]                   ; clk          ; clk         ; 20.000       ; 1.441      ; 2.451      ;
; 11.022 ; n_SwRst     ; sd_controller:sd1|state.write_block_byte ; clk          ; clk         ; 20.000       ; 1.441      ; 2.451      ;
; 11.022 ; n_SwRst     ; sd_controller:sd1|sclk_sig               ; clk          ; clk         ; 20.000       ; 1.439      ; 2.449      ;
; 11.022 ; n_SwRst     ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 20.000       ; 1.438      ; 2.448      ;
; 11.022 ; n_SwRst     ; sd_controller:sd1|state.cardsel          ; clk          ; clk         ; 20.000       ; 1.441      ; 2.451      ;
; 11.022 ; n_SwRst     ; sd_controller:sd1|state.write_block_wait ; clk          ; clk         ; 20.000       ; 1.436      ; 2.446      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Ap[5]                   ; clk          ; clk         ; 20.000       ; 1.431      ; 2.441      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|I[5]                    ; clk          ; clk         ; 20.000       ; 1.440      ; 2.450      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|R[5]                    ; clk          ; clk         ; 20.000       ; 1.420      ; 2.430      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|ACC[5]                  ; clk          ; clk         ; 20.000       ; 1.431      ; 2.441      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|DI_Reg[5]                      ; clk          ; clk         ; 20.000       ; 1.432      ; 2.442      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[4]                   ; clk          ; clk         ; 20.000       ; 1.435      ; 2.445      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[5]                   ; clk          ; clk         ; 20.000       ; 1.435      ; 2.445      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|PC[5]                   ; clk          ; clk         ; 20.000       ; 1.448      ; 2.458      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Fp[4]                   ; clk          ; clk         ; 20.000       ; 1.441      ; 2.451      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|F[4]                    ; clk          ; clk         ; 20.000       ; 1.441      ; 2.451      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|DI_Reg[6]                      ; clk          ; clk         ; 20.000       ; 1.432      ; 2.442      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[6]                   ; clk          ; clk         ; 20.000       ; 1.433      ; 2.443      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|PC[6]                   ; clk          ; clk         ; 20.000       ; 1.448      ; 2.458      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|Fp[3]                   ; clk          ; clk         ; 20.000       ; 1.434      ; 2.444      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[7]                   ; clk          ; clk         ; 20.000       ; 1.433      ; 2.443      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|PC[7]                   ; clk          ; clk         ; 20.000       ; 1.448      ; 2.458      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[8]                   ; clk          ; clk         ; 20.000       ; 1.439      ; 2.449      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|PC[8]                   ; clk          ; clk         ; 20.000       ; 1.453      ; 2.463      ;
; 11.022 ; n_SwRst     ; T80s:cpu1|T80:u0|WZ[9]                   ; clk          ; clk         ; 20.000       ; 1.443      ; 2.453      ;
+--------+-------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                             ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.958 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 1.184 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; -0.149     ; 1.086      ;
; 1.266 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; -0.149     ; 1.168      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|XY_Ind                  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.719      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[2]                      ; clk          ; clk         ; 0.000        ; 0.020      ; 1.720      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[0]        ; clk          ; clk         ; 0.000        ; 0.009      ; 1.709      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[1]        ; clk          ; clk         ; 0.000        ; 0.009      ; 1.709      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[2]        ; clk          ; clk         ; 0.000        ; 0.009      ; 1.709      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[4]        ; clk          ; clk         ; 0.000        ; 0.009      ; 1.709      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Read_To_Reg_r[3]        ; clk          ; clk         ; 0.000        ; 0.009      ; 1.709      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Alternate               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.710      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|BTR_r                   ; clk          ; clk         ; 0.000        ; 0.021      ; 1.721      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|IStatus[1]              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.709      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[0]                   ; clk          ; clk         ; 0.000        ; 0.027      ; 1.727      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[0]                   ; clk          ; clk         ; 0.000        ; 0.014      ; 1.714      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[0]                   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.733      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ALU_Op_r[3]             ; clk          ; clk         ; 0.000        ; 0.007      ; 1.707      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ALU_Op_r[1]             ; clk          ; clk         ; 0.000        ; 0.025      ; 1.725      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ALU_Op_r[0]             ; clk          ; clk         ; 0.000        ; 0.025      ; 1.725      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[0]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.734      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[0]                    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.714      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[0]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 1.730      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[0]                  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.730      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[1]                    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.714      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[1]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.734      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[1]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 1.730      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[1]                  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.730      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[2]                   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.733      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[3]                   ; clk          ; clk         ; 0.000        ; 0.025      ; 1.725      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[3]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.734      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[2]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.734      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[2]                   ; clk          ; clk         ; 0.000        ; 0.030      ; 1.730      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[2]                  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.730      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[2]                    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.714      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[3]                    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.714      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[3]                  ; clk          ; clk         ; 0.000        ; 0.025      ; 1.725      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[10]                  ; clk          ; clk         ; 0.000        ; 0.033      ; 1.733      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[11]                  ; clk          ; clk         ; 0.000        ; 0.033      ; 1.733      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Auto_Wait_t1            ; clk          ; clk         ; 0.000        ; 0.007      ; 1.707      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I_RXDD                  ; clk          ; clk         ; 0.000        ; 0.032      ; 1.732      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[1]                      ; clk          ; clk         ; 0.000        ; 0.020      ; 1.720      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[1]                   ; clk          ; clk         ; 0.000        ; 0.027      ; 1.727      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[1]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 1.742      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[2]                   ; clk          ; clk         ; 0.000        ; 0.027      ; 1.727      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[2]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 1.742      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[3]                   ; clk          ; clk         ; 0.000        ; 0.029      ; 1.729      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[3]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 1.742      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[4]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 1.726      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[4]                   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.733      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[4]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.734      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[4]                    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.714      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[4]                   ; clk          ; clk         ; 0.000        ; 0.025      ; 1.725      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[4]                  ; clk          ; clk         ; 0.000        ; 0.025      ; 1.725      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|SP[12]                  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.713      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Save_ALU_r              ; clk          ; clk         ; 0.000        ; 0.010      ; 1.710      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Fp[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.735      ;
; 1.548 ; n_reset_s2                   ; sd_controller:sd1|state.write_block_byte ; clk          ; clk         ; 0.000        ; 0.035      ; 1.735      ;
; 1.548 ; n_reset_s2                   ; sd_controller:sd1|sclk_sig               ; clk          ; clk         ; 0.000        ; 0.033      ; 1.733      ;
; 1.548 ; n_reset_s2                   ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 0.000        ; 0.032      ; 1.732      ;
; 1.548 ; n_reset_s2                   ; sd_controller:sd1|state.cardsel          ; clk          ; clk         ; 0.000        ; 0.035      ; 1.735      ;
; 1.548 ; n_reset_s2                   ; sd_controller:sd1|state.write_block_wait ; clk          ; clk         ; 0.000        ; 0.030      ; 1.730      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Ap[5]                   ; clk          ; clk         ; 0.000        ; 0.025      ; 1.725      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|I[5]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.734      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|R[5]                    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.714      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|ACC[5]                  ; clk          ; clk         ; 0.000        ; 0.025      ; 1.725      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[5]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 1.726      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[4]                   ; clk          ; clk         ; 0.000        ; 0.029      ; 1.729      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[5]                   ; clk          ; clk         ; 0.000        ; 0.029      ; 1.729      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[5]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 1.742      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Fp[4]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.735      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|F[4]                    ; clk          ; clk         ; 0.000        ; 0.035      ; 1.735      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|DI_Reg[6]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 1.726      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[6]                   ; clk          ; clk         ; 0.000        ; 0.027      ; 1.727      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[6]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 1.742      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|Fp[3]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 1.728      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[7]                   ; clk          ; clk         ; 0.000        ; 0.027      ; 1.727      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[7]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 1.742      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[8]                   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.733      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[8]                   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.747      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[9]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.737      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[9]                   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.747      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[10]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.737      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[10]                  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.747      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|PC[11]                  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.747      ;
; 1.548 ; n_reset_s2                   ; T80s:cpu1|T80:u0|WZ[11]                  ; clk          ; clk         ; 0.000        ; 0.033      ; 1.733      ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg1                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg1                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg2                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg2                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg3                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg3                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg4                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg4                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg5                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg5                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg6                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg6                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg7                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg7                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg8                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg8                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg9                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_address_reg9                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg1                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg1                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg2                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg2                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg3                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_datain_reg3                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_we_reg                       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a0~porta_we_reg                       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg0                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg0                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg1                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg1                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg2                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg2                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg3                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg3                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg4                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg4                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg5                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg5                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg6                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg6                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg7                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg7                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg8                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg8                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg9                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_address_reg9                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg1                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg1                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg2                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg2                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg3                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_datain_reg3                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_we_reg                       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a1~porta_we_reg                       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a2~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a2~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a3~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a3~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a4~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a4~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a5~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a5~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a6~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a6~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_memory_reg0                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ram_block1a0~porta_address_reg9  ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FdcDrq       ; clk        ; 2.080 ; 2.080 ; Rise       ; clk             ;
; FdcIntr      ; clk        ; 2.738 ; 2.738 ; Rise       ; clk             ;
; FdcRdy_n     ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
; SerRxBdClk   ; clk        ; 2.040 ; 2.040 ; Rise       ; clk             ;
; SerRxToNas   ; clk        ; 3.056 ; 3.056 ; Rise       ; clk             ;
; SerTxBdClk   ; clk        ; 1.815 ; 1.815 ; Rise       ; clk             ;
; n_INT        ; clk        ; 2.831 ; 2.831 ; Rise       ; clk             ;
; n_SwNMI      ; clk        ; 0.542 ; 0.542 ; Rise       ; clk             ;
; n_SwRst      ; clk        ; 1.598 ; 1.598 ; Rise       ; clk             ;
; n_SwWarmRst  ; clk        ; 1.222 ; 1.222 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 2.750 ; 2.750 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 1.996 ; 1.996 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 3.033 ; 3.033 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 2.958 ; 2.958 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 3.506 ; 3.506 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 3.517 ; 3.517 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 3.154 ; 3.154 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 2.979 ; 2.979 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.313 ; 3.313 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 2.945 ; 2.945 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FdcDrq       ; clk        ; -1.185 ; -1.185 ; Rise       ; clk             ;
; FdcIntr      ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
; FdcRdy_n     ; clk        ; -1.342 ; -1.342 ; Rise       ; clk             ;
; SerRxBdClk   ; clk        ; -1.920 ; -1.920 ; Rise       ; clk             ;
; SerRxToNas   ; clk        ; -2.279 ; -2.279 ; Rise       ; clk             ;
; SerTxBdClk   ; clk        ; -1.695 ; -1.695 ; Rise       ; clk             ;
; n_INT        ; clk        ; -2.545 ; -2.545 ; Rise       ; clk             ;
; n_SwNMI      ; clk        ; 0.072  ; 0.072  ; Rise       ; clk             ;
; n_SwRst      ; clk        ; -0.309 ; -0.309 ; Rise       ; clk             ;
; n_SwWarmRst  ; clk        ; 0.649  ; 0.649  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.093 ; -2.093 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -0.485 ; -0.485 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -0.844 ; -0.844 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -0.485 ; -0.485 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -0.843 ; -0.843 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -0.978 ; -0.978 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -0.811 ; -0.811 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -0.858 ; -0.858 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -0.852 ; -0.852 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -1.186 ; -1.186 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -1.519 ; -1.519 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; BrBufOE_n        ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
; BrBufWr          ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
; BrIORQ_n         ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
; BrM1_n           ; clk        ; 3.431 ; 3.431 ; Rise       ; clk             ;
; BrRD_n           ; clk        ; 3.466 ; 3.466 ; Rise       ; clk             ;
; BrReset_n        ; clk        ; 3.870 ; 3.870 ; Rise       ; clk             ;
; BrWR_n           ; clk        ; 3.465 ; 3.465 ; Rise       ; clk             ;
; NasKbdClk        ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
; NasKbdRst        ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
; PriHSync         ; clk        ; 3.959 ; 3.959 ; Rise       ; clk             ;
; PriVSync         ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
; PriVideo         ; clk        ; 4.176 ; 4.176 ; Rise       ; clk             ;
; SecHSync         ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
; SecVSync         ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
; SecVideo         ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
; SerTxFrNas       ; clk        ; 4.106 ; 4.106 ; Rise       ; clk             ;
; Spare65          ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
; Spare74          ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
; Spare75          ; clk        ; 3.862 ; 3.862 ; Rise       ; clk             ;
; Spare86          ; clk        ; 3.673 ; 3.673 ; Rise       ; clk             ;
; Spare92          ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
; clk1             ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
; clk4             ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
; ctc_cs_n         ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
; fdc_cs_n         ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
; n_LED3SdActive   ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; n_LED7Drive      ; clk        ; 2.632 ; 2.632 ; Rise       ; clk             ;
; n_LED9Halt       ; clk        ; 2.632 ; 2.632 ; Rise       ; clk             ;
; n_sRamCS1        ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 4.271 ; 4.271 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 5.155 ; 5.155 ; Rise       ; clk             ;
; pio_cs_n         ; clk        ; 3.562 ; 3.562 ; Rise       ; clk             ;
; port00_rd_n      ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
; porte4_wr        ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.575 ; 3.575 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.562 ; 3.562 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 4.616 ; 4.616 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 3.684 ; 3.684 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 3.888 ; 3.888 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 4.453 ; 4.453 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 4.563 ; 4.563 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 4.616 ; 4.616 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
; sdCS             ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
; clk4             ; clk        ; 3.987 ; 3.987 ; Fall       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; BrBufOE_n        ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
; BrBufWr          ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
; BrIORQ_n         ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
; BrM1_n           ; clk        ; 3.431 ; 3.431 ; Rise       ; clk             ;
; BrRD_n           ; clk        ; 3.466 ; 3.466 ; Rise       ; clk             ;
; BrReset_n        ; clk        ; 3.870 ; 3.870 ; Rise       ; clk             ;
; BrWR_n           ; clk        ; 3.465 ; 3.465 ; Rise       ; clk             ;
; NasKbdClk        ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
; NasKbdRst        ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
; PriHSync         ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
; PriVSync         ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
; PriVideo         ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
; SecHSync         ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
; SecVSync         ; clk        ; 4.038 ; 4.038 ; Rise       ; clk             ;
; SecVideo         ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
; SerTxFrNas       ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
; Spare65          ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
; Spare74          ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
; Spare75          ; clk        ; 3.862 ; 3.862 ; Rise       ; clk             ;
; Spare86          ; clk        ; 3.673 ; 3.673 ; Rise       ; clk             ;
; Spare92          ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
; clk1             ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
; clk4             ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
; ctc_cs_n         ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
; fdc_cs_n         ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
; n_LED3SdActive   ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; n_LED7Drive      ; clk        ; 2.632 ; 2.632 ; Rise       ; clk             ;
; n_LED9Halt       ; clk        ; 2.632 ; 2.632 ; Rise       ; clk             ;
; n_sRamCS1        ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
; pio_cs_n         ; clk        ; 3.562 ; 3.562 ; Rise       ; clk             ;
; port00_rd_n      ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
; porte4_wr        ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.575 ; 3.575 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.562 ; 3.562 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 3.684 ; 3.684 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 3.888 ; 3.888 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
; sdCS             ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
; clk4             ; clk        ; 3.987 ; 3.987 ; Fall       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; n_SwRst     ; Spare65     ; 3.764 ;    ;    ; 3.764 ;
; n_SwWarmRst ; Spare65     ; 3.388 ;    ;    ; 3.388 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; n_SwRst     ; Spare65     ; 3.764 ;    ;    ; 3.764 ;
; n_SwWarmRst ; Spare65     ; 3.388 ;    ;    ; 3.388 ;
+-------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sRamData[*]  ; clk        ; 3.710 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 3.720 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.232 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.038 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.038 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.131 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 3.710 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.858 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.852 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sRamData[*]  ; clk        ; 3.710 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 3.720 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.232 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.038 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.038 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.131 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 3.710 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.858 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.852 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sRamData[*]  ; clk        ; 3.710     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 3.720     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.232     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.038     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.038     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.131     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 3.710     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.858     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.852     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sRamData[*]  ; clk        ; 3.710     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 3.720     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.232     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.038     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.038     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.131     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 3.710     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.858     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.852     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.660 ; 0.215 ; -0.561   ; 0.876   ; 6.933               ;
;  clk             ; 0.660 ; 0.215 ; -0.561   ; 0.876   ; 6.933               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; -0.561   ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; -0.561   ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FdcDrq       ; clk        ; 8.041  ; 8.041  ; Rise       ; clk             ;
; FdcIntr      ; clk        ; 10.180 ; 10.180 ; Rise       ; clk             ;
; FdcRdy_n     ; clk        ; 10.125 ; 10.125 ; Rise       ; clk             ;
; SerRxBdClk   ; clk        ; 4.477  ; 4.477  ; Rise       ; clk             ;
; SerRxToNas   ; clk        ; 7.857  ; 7.857  ; Rise       ; clk             ;
; SerTxBdClk   ; clk        ; 3.730  ; 3.730  ; Rise       ; clk             ;
; n_INT        ; clk        ; 6.922  ; 6.922  ; Rise       ; clk             ;
; n_SwNMI      ; clk        ; 2.492  ; 2.492  ; Rise       ; clk             ;
; n_SwRst      ; clk        ; 5.468  ; 5.468  ; Rise       ; clk             ;
; n_SwWarmRst  ; clk        ; 4.713  ; 4.713  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.592  ; 6.592  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 4.265  ; 4.265  ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 11.133 ; 11.133 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 11.133 ; 11.133 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.581 ; 10.581 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 11.034 ; 11.034 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.447 ; 10.447 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 10.676 ; 10.676 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 10.691 ; 10.691 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.763 ; 10.763 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 8.485  ; 8.485  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FdcDrq       ; clk        ; -1.185 ; -1.185 ; Rise       ; clk             ;
; FdcIntr      ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
; FdcRdy_n     ; clk        ; -1.342 ; -1.342 ; Rise       ; clk             ;
; SerRxBdClk   ; clk        ; -1.920 ; -1.920 ; Rise       ; clk             ;
; SerRxToNas   ; clk        ; -2.279 ; -2.279 ; Rise       ; clk             ;
; SerTxBdClk   ; clk        ; -1.695 ; -1.695 ; Rise       ; clk             ;
; n_INT        ; clk        ; -2.545 ; -2.545 ; Rise       ; clk             ;
; n_SwNMI      ; clk        ; 0.072  ; 0.072  ; Rise       ; clk             ;
; n_SwRst      ; clk        ; -0.309 ; -0.309 ; Rise       ; clk             ;
; n_SwWarmRst  ; clk        ; 0.880  ; 0.880  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.093 ; -2.093 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -0.485 ; -0.485 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -0.844 ; -0.844 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -0.485 ; -0.485 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -0.843 ; -0.843 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -0.978 ; -0.978 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -0.811 ; -0.811 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -0.858 ; -0.858 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -0.852 ; -0.852 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -1.186 ; -1.186 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -1.519 ; -1.519 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; BrBufOE_n        ; clk        ; 9.658  ; 9.658  ; Rise       ; clk             ;
; BrBufWr          ; clk        ; 8.273  ; 8.273  ; Rise       ; clk             ;
; BrIORQ_n         ; clk        ; 8.026  ; 8.026  ; Rise       ; clk             ;
; BrM1_n           ; clk        ; 7.228  ; 7.228  ; Rise       ; clk             ;
; BrRD_n           ; clk        ; 7.292  ; 7.292  ; Rise       ; clk             ;
; BrReset_n        ; clk        ; 8.678  ; 8.678  ; Rise       ; clk             ;
; BrWR_n           ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
; NasKbdClk        ; clk        ; 8.882  ; 8.882  ; Rise       ; clk             ;
; NasKbdRst        ; clk        ; 9.221  ; 9.221  ; Rise       ; clk             ;
; PriHSync         ; clk        ; 9.036  ; 9.036  ; Rise       ; clk             ;
; PriVSync         ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
; PriVideo         ; clk        ; 9.745  ; 9.745  ; Rise       ; clk             ;
; SecHSync         ; clk        ; 9.422  ; 9.422  ; Rise       ; clk             ;
; SecVSync         ; clk        ; 9.557  ; 9.557  ; Rise       ; clk             ;
; SecVideo         ; clk        ; 9.721  ; 9.721  ; Rise       ; clk             ;
; SerTxFrNas       ; clk        ; 9.253  ; 9.253  ; Rise       ; clk             ;
; Spare65          ; clk        ; 10.445 ; 10.445 ; Rise       ; clk             ;
; Spare74          ; clk        ; 9.630  ; 9.630  ; Rise       ; clk             ;
; Spare75          ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
; Spare86          ; clk        ; 8.093  ; 8.093  ; Rise       ; clk             ;
; Spare92          ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
; clk1             ; clk        ; 7.329  ; 7.329  ; Rise       ; clk             ;
; clk4             ; clk        ; 9.314  ; 9.314  ; Rise       ; clk             ;
; ctc_cs_n         ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
; fdc_cs_n         ; clk        ; 8.655  ; 8.655  ; Rise       ; clk             ;
; n_LED3SdActive   ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; n_LED7Drive      ; clk        ; 5.410  ; 5.410  ; Rise       ; clk             ;
; n_LED9Halt       ; clk        ; 5.410  ; 5.410  ; Rise       ; clk             ;
; n_sRamCS1        ; clk        ; 9.816  ; 9.816  ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 10.070 ; 10.070 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 10.314 ; 10.314 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 12.824 ; 12.824 ; Rise       ; clk             ;
; pio_cs_n         ; clk        ; 7.642  ; 7.642  ; Rise       ; clk             ;
; port00_rd_n      ; clk        ; 8.637  ; 8.637  ; Rise       ; clk             ;
; porte4_wr        ; clk        ; 8.359  ; 8.359  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 7.640  ; 7.640  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 7.623  ; 7.623  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 10.765 ; 10.765 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 9.362  ; 9.362  ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 8.703  ; 8.703  ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 8.593  ; 8.593  ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 9.435  ; 9.435  ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 8.507  ; 8.507  ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 7.834  ; 7.834  ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 8.539  ; 8.539  ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 9.142  ; 9.142  ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 9.089  ; 9.089  ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 9.964  ; 9.964  ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 10.473 ; 10.473 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 10.537 ; 10.537 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 10.765 ; 10.765 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 8.147  ; 8.147  ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 7.723  ; 7.723  ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 7.682  ; 7.682  ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 7.756  ; 7.756  ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 8.449  ; 8.449  ; Rise       ; clk             ;
; sdCS             ; clk        ; 8.379  ; 8.379  ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 9.615  ; 9.615  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 8.749  ; 8.749  ; Rise       ; clk             ;
; clk4             ; clk        ; 8.848  ; 8.848  ; Fall       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; BrBufOE_n        ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
; BrBufWr          ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
; BrIORQ_n         ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
; BrM1_n           ; clk        ; 3.431 ; 3.431 ; Rise       ; clk             ;
; BrRD_n           ; clk        ; 3.466 ; 3.466 ; Rise       ; clk             ;
; BrReset_n        ; clk        ; 3.870 ; 3.870 ; Rise       ; clk             ;
; BrWR_n           ; clk        ; 3.465 ; 3.465 ; Rise       ; clk             ;
; NasKbdClk        ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
; NasKbdRst        ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
; PriHSync         ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
; PriVSync         ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
; PriVideo         ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
; SecHSync         ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
; SecVSync         ; clk        ; 4.038 ; 4.038 ; Rise       ; clk             ;
; SecVideo         ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
; SerTxFrNas       ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
; Spare65          ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
; Spare74          ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
; Spare75          ; clk        ; 3.862 ; 3.862 ; Rise       ; clk             ;
; Spare86          ; clk        ; 3.673 ; 3.673 ; Rise       ; clk             ;
; Spare92          ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
; clk1             ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
; clk4             ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
; ctc_cs_n         ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
; fdc_cs_n         ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
; n_LED3SdActive   ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; n_LED7Drive      ; clk        ; 2.632 ; 2.632 ; Rise       ; clk             ;
; n_LED9Halt       ; clk        ; 2.632 ; 2.632 ; Rise       ; clk             ;
; n_sRamCS1        ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
; pio_cs_n         ; clk        ; 3.562 ; 3.562 ; Rise       ; clk             ;
; port00_rd_n      ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
; porte4_wr        ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.575 ; 3.575 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.562 ; 3.562 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 3.684 ; 3.684 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 3.888 ; 3.888 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
; sdCS             ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
; clk4             ; clk        ; 3.987 ; 3.987 ; Fall       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; n_SwRst     ; Spare65     ; 9.124 ;    ;    ; 9.124 ;
; n_SwWarmRst ; Spare65     ; 8.369 ;    ;    ; 8.369 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; n_SwRst     ; Spare65     ; 3.764 ;    ;    ; 3.764 ;
; n_SwWarmRst ; Spare65     ; 3.388 ;    ;    ; 3.388 ;
+-------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9738427  ; 0        ; 9        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9738427  ; 0        ; 9        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1093     ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1093     ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec  3 11:55:57 2022
Info: Command: quartus_sta NASCOM4 -c NASCOM4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'NASCOM4.out.sdc'
Warning (332060): Node: T80s:cpu1|IORQ_n was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.660         0.000 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case recovery slack is -0.561
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.561        -0.561 clk 
Info (332146): Worst-case removal slack is 2.319
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.319         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: T80s:cpu1|IORQ_n was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 7.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.344         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 1.022
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.022         0.000 clk 
Info (332146): Worst-case removal slack is 0.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.876         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 559 megabytes
    Info: Processing ended: Sat Dec  3 11:55:59 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


