
MotorHardwareProxy.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000a14  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  00000a88  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000003  00800060  00800060  00000a88  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000a88  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000ab8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000138  00000000  00000000  00000af4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000016ed  00000000  00000000  00000c2c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a80  00000000  00000000  00002319  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000d90  00000000  00000000  00002d99  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000274  00000000  00000000  00003b2c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000007b1  00000000  00000000  00003da0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000c5b  00000000  00000000  00004551  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000d8  00000000  00000000  000051ac  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   8:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  10:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  14:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  18:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  1c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  20:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  24:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  28:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  2c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  30:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  34:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  38:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  3c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  40:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  44:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  48:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  4c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  50:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_clear_bss>:
  60:	20 e0       	ldi	r18, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	01 c0       	rjmp	.+2      	; 0x6a <.do_clear_bss_start>

00000068 <.do_clear_bss_loop>:
  68:	1d 92       	st	X+, r1

0000006a <.do_clear_bss_start>:
  6a:	a3 36       	cpi	r26, 0x63	; 99
  6c:	b2 07       	cpc	r27, r18
  6e:	e1 f7       	brne	.-8      	; 0x68 <.do_clear_bss_loop>
  70:	0e 94 8f 00 	call	0x11e	; 0x11e <main>
  74:	0c 94 08 05 	jmp	0xa10	; 0xa10 <_exit>

00000078 <__bad_interrupt>:
  78:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000007c <DC_MotorInit>:
*  Author: Ayman
*/

#include "DC_Motor.h"
Motor_ERROR_state_t DC_MotorInit(STR_Motor_t* Motor)
{
  7c:	ff 92       	push	r15
  7e:	0f 93       	push	r16
  80:	1f 93       	push	r17
  82:	cf 93       	push	r28
  84:	df 93       	push	r29
	if(NULL_PTR==Motor)
  86:	00 97       	sbiw	r24, 0x00	; 0
  88:	c9 f0       	breq	.+50     	; 0xbc <DC_MotorInit+0x40>
  8a:	ec 01       	movw	r28, r24
		return E_NOK;
	}
	else
	{

			configs.port = Motor->Motor_Forwardport;
  8c:	88 81       	ld	r24, Y
  8e:	00 e6       	ldi	r16, 0x60	; 96
  90:	10 e0       	ldi	r17, 0x00	; 0
  92:	f8 01       	movw	r30, r16
  94:	80 83       	st	Z, r24
			configs.pin = Motor->Motor_ForwardPin;
  96:	89 81       	ldd	r24, Y+1	; 0x01
  98:	81 83       	std	Z+1, r24	; 0x01
			configs.dir = OUTPUT;
  9a:	ff 24       	eor	r15, r15
  9c:	f3 94       	inc	r15
  9e:	f2 82       	std	Z+2, r15	; 0x02
			DIO_Init(&configs);
  a0:	c8 01       	movw	r24, r16
  a2:	0e 94 d0 00 	call	0x1a0	; 0x1a0 <DIO_Init>
			configs.port = Motor->Motor_Backwardport;
  a6:	8a 81       	ldd	r24, Y+2	; 0x02
  a8:	f8 01       	movw	r30, r16
  aa:	80 83       	st	Z, r24
			configs.pin = Motor->Motor_BackwardPin;
  ac:	8b 81       	ldd	r24, Y+3	; 0x03
  ae:	81 83       	std	Z+1, r24	; 0x01
			configs.dir = OUTPUT;
  b0:	f2 82       	std	Z+2, r15	; 0x02
			DIO_Init(&configs);
  b2:	c8 01       	movw	r24, r16
  b4:	0e 94 d0 00 	call	0x1a0	; 0x1a0 <DIO_Init>

		}
	
	return E_OK;
  b8:	81 e0       	ldi	r24, 0x01	; 1
  ba:	01 c0       	rjmp	.+2      	; 0xbe <DC_MotorInit+0x42>
#include "DC_Motor.h"
Motor_ERROR_state_t DC_MotorInit(STR_Motor_t* Motor)
{
	if(NULL_PTR==Motor)
	{
		return E_NOK;
  bc:	80 e0       	ldi	r24, 0x00	; 0
			DIO_Init(&configs);

		}
	
	return E_OK;
}
  be:	df 91       	pop	r29
  c0:	cf 91       	pop	r28
  c2:	1f 91       	pop	r17
  c4:	0f 91       	pop	r16
  c6:	ff 90       	pop	r15
  c8:	08 95       	ret

000000ca <DC_MotorStart>:
Motor_ERROR_state_t DC_MotorStart(STR_Motor_t* Motor)
{
  ca:	cf 93       	push	r28
  cc:	df 93       	push	r29
	
	if(NULL_PTR==Motor)
  ce:	00 97       	sbiw	r24, 0x00	; 0
  d0:	11 f1       	breq	.+68     	; 0x116 <DC_MotorStart+0x4c>
  d2:	ec 01       	movw	r28, r24
	{
		return E_NOK;
	}
	else
	{
		switch ((Motor->Motor_Direction))
  d4:	8c 81       	ldd	r24, Y+4	; 0x04
  d6:	88 23       	and	r24, r24
  d8:	19 f0       	breq	.+6      	; 0xe0 <DC_MotorStart+0x16>
  da:	81 30       	cpi	r24, 0x01	; 1
  dc:	61 f0       	breq	.+24     	; 0xf6 <DC_MotorStart+0x2c>
  de:	15 c0       	rjmp	.+42     	; 0x10a <DC_MotorStart+0x40>
		{
			case MOTOR_FORWARD:
			DIO_WritePIN(Motor->Motor_Backwardport, Motor->Motor_BackwardPin, LOW);
  e0:	6b 81       	ldd	r22, Y+3	; 0x03
  e2:	40 e0       	ldi	r20, 0x00	; 0
  e4:	8a 81       	ldd	r24, Y+2	; 0x02
  e6:	0e 94 69 01 	call	0x2d2	; 0x2d2 <DIO_WritePIN>
			DIO_WritePIN(Motor->Motor_Forwardport, Motor->Motor_ForwardPin, HIGH);
  ea:	69 81       	ldd	r22, Y+1	; 0x01
  ec:	41 e0       	ldi	r20, 0x01	; 1
  ee:	88 81       	ld	r24, Y
  f0:	0e 94 69 01 	call	0x2d2	; 0x2d2 <DIO_WritePIN>
				
			break;
  f4:	0a c0       	rjmp	.+20     	; 0x10a <DC_MotorStart+0x40>
			case MOTOR_BACKWARD:
			DIO_WritePIN(Motor->Motor_Forwardport, Motor->Motor_ForwardPin, LOW);
  f6:	69 81       	ldd	r22, Y+1	; 0x01
  f8:	40 e0       	ldi	r20, 0x00	; 0
  fa:	88 81       	ld	r24, Y
  fc:	0e 94 69 01 	call	0x2d2	; 0x2d2 <DIO_WritePIN>
			DIO_WritePIN(Motor->Motor_Backwardport, Motor->Motor_BackwardPin, HIGH);
 100:	6b 81       	ldd	r22, Y+3	; 0x03
 102:	41 e0       	ldi	r20, 0x01	; 1
 104:	8a 81       	ldd	r24, Y+2	; 0x02
 106:	0e 94 69 01 	call	0x2d2	; 0x2d2 <DIO_WritePIN>
			break;
		}
		PWM_START(PWM_TIMER0, Motor->Motor_Speed);
 10a:	6d 81       	ldd	r22, Y+5	; 0x05
 10c:	80 e0       	ldi	r24, 0x00	; 0
 10e:	0e 94 0a 02 	call	0x414	; 0x414 <PWM_START>
		//ENABLE MOTOR RIGHT PWM REQUIRED SPEED
	}
	return E_OK;
 112:	81 e0       	ldi	r24, 0x01	; 1
 114:	01 c0       	rjmp	.+2      	; 0x118 <DC_MotorStart+0x4e>
Motor_ERROR_state_t DC_MotorStart(STR_Motor_t* Motor)
{
	
	if(NULL_PTR==Motor)
	{
		return E_NOK;
 116:	80 e0       	ldi	r24, 0x00	; 0
		}
		PWM_START(PWM_TIMER0, Motor->Motor_Speed);
		//ENABLE MOTOR RIGHT PWM REQUIRED SPEED
	}
	return E_OK;
}
 118:	df 91       	pop	r29
 11a:	cf 91       	pop	r28
 11c:	08 95       	ret

0000011e <main>:
#include "Platform/HardwareProxy/Motor_HardwareProxy.h"
#include "UTILS/delay.h"


int main(void)
{
 11e:	cf 93       	push	r28
 120:	df 93       	push	r29
 122:	cd b7       	in	r28, 0x3d	; 61
 124:	de b7       	in	r29, 0x3e	; 62
 126:	28 97       	sbiw	r28, 0x08	; 8
 128:	0f b6       	in	r0, 0x3f	; 63
 12a:	f8 94       	cli
 12c:	de bf       	out	0x3e, r29	; 62
 12e:	0f be       	out	0x3f, r0	; 63
 130:	cd bf       	out	0x3d, r28	; 61
    /* Replace with your application code */
	STR_MotorProxy_t DCmotor;
	MotorProxy_initialize(&DCmotor);
 132:	ce 01       	movw	r24, r28
 134:	01 96       	adiw	r24, 0x01	; 1
 136:	0e 94 0d 03 	call	0x61a	; 0x61a <MotorProxy_initialize>
	MotorProxy_configue(&DCmotor,&PORTA,&PORTA,0,1);
 13a:	01 e0       	ldi	r16, 0x01	; 1
 13c:	20 e0       	ldi	r18, 0x00	; 0
 13e:	4b e3       	ldi	r20, 0x3B	; 59
 140:	50 e0       	ldi	r21, 0x00	; 0
 142:	6b e3       	ldi	r22, 0x3B	; 59
 144:	70 e0       	ldi	r23, 0x00	; 0
 146:	ce 01       	movw	r24, r28
 148:	01 96       	adiw	r24, 0x01	; 1
 14a:	0e 94 19 03 	call	0x632	; 0x632 <MotorProxy_configue>

	
    while (1) 
    {
			MotorProxy_mutate(&DCmotor,MOTOR_FORWARD,30);
 14e:	4e e1       	ldi	r20, 0x1E	; 30
 150:	60 e0       	ldi	r22, 0x00	; 0
 152:	ce 01       	movw	r24, r28
 154:	01 96       	adiw	r24, 0x01	; 1
 156:	0e 94 43 03 	call	0x686	; 0x686 <MotorProxy_mutate>
			for(uint32_t i=0;i<500000;i++);
 15a:	80 e0       	ldi	r24, 0x00	; 0
 15c:	90 e0       	ldi	r25, 0x00	; 0
 15e:	dc 01       	movw	r26, r24
 160:	03 c0       	rjmp	.+6      	; 0x168 <main+0x4a>
 162:	01 96       	adiw	r24, 0x01	; 1
 164:	a1 1d       	adc	r26, r1
 166:	b1 1d       	adc	r27, r1
 168:	80 32       	cpi	r24, 0x20	; 32
 16a:	21 ea       	ldi	r18, 0xA1	; 161
 16c:	92 07       	cpc	r25, r18
 16e:	27 e0       	ldi	r18, 0x07	; 7
 170:	a2 07       	cpc	r26, r18
 172:	b1 05       	cpc	r27, r1
 174:	b0 f3       	brcs	.-20     	; 0x162 <main+0x44>
			MotorProxy_mutate(&DCmotor,MOTOR_BACKWARD,30);
 176:	4e e1       	ldi	r20, 0x1E	; 30
 178:	61 e0       	ldi	r22, 0x01	; 1
 17a:	ce 01       	movw	r24, r28
 17c:	01 96       	adiw	r24, 0x01	; 1
 17e:	0e 94 43 03 	call	0x686	; 0x686 <MotorProxy_mutate>
			for(uint32_t i=0;i<500000;i++);
 182:	80 e0       	ldi	r24, 0x00	; 0
 184:	90 e0       	ldi	r25, 0x00	; 0
 186:	dc 01       	movw	r26, r24
 188:	03 c0       	rjmp	.+6      	; 0x190 <main+0x72>
 18a:	01 96       	adiw	r24, 0x01	; 1
 18c:	a1 1d       	adc	r26, r1
 18e:	b1 1d       	adc	r27, r1
 190:	80 32       	cpi	r24, 0x20	; 32
 192:	21 ea       	ldi	r18, 0xA1	; 161
 194:	92 07       	cpc	r25, r18
 196:	27 e0       	ldi	r18, 0x07	; 7
 198:	a2 07       	cpc	r26, r18
 19a:	b1 05       	cpc	r27, r1
 19c:	b0 f3       	brcs	.-20     	; 0x18a <main+0x6c>
 19e:	d7 cf       	rjmp	.-82     	; 0x14e <main+0x30>

000001a0 <DIO_Init>:

#include "dio.h"


E_STATUS DIO_Init(ST_DIO_config* configurations)
{	
 1a0:	fc 01       	movw	r30, r24
	E_STATUS au8_error=E_NOK;
	if(((configurations->port <= DIO_PORTD)&&(configurations->port >= DIO_PORTA))&&
 1a2:	90 81       	ld	r25, Z
 1a4:	94 30       	cpi	r25, 0x04	; 4
 1a6:	08 f0       	brcs	.+2      	; 0x1aa <DIO_Init+0xa>
 1a8:	8e c0       	rjmp	.+284    	; 0x2c6 <DIO_Init+0x126>
	((configurations->pin <= PIN_7) && (configurations->pin >= PIN_0)))
 1aa:	81 81       	ldd	r24, Z+1	; 0x01


E_STATUS DIO_Init(ST_DIO_config* configurations)
{	
	E_STATUS au8_error=E_NOK;
	if(((configurations->port <= DIO_PORTD)&&(configurations->port >= DIO_PORTA))&&
 1ac:	88 30       	cpi	r24, 0x08	; 8
 1ae:	08 f0       	brcs	.+2      	; 0x1b2 <DIO_Init+0x12>
 1b0:	8c c0       	rjmp	.+280    	; 0x2ca <DIO_Init+0x12a>
	((configurations->pin <= PIN_7) && (configurations->pin >= PIN_0)))
	{
		
		switch(configurations->port)
 1b2:	91 30       	cpi	r25, 0x01	; 1
 1b4:	41 f1       	breq	.+80     	; 0x206 <DIO_Init+0x66>
 1b6:	38 f0       	brcs	.+14     	; 0x1c6 <DIO_Init+0x26>
 1b8:	92 30       	cpi	r25, 0x02	; 2
 1ba:	09 f4       	brne	.+2      	; 0x1be <DIO_Init+0x1e>
 1bc:	44 c0       	rjmp	.+136    	; 0x246 <DIO_Init+0xa6>
 1be:	93 30       	cpi	r25, 0x03	; 3
 1c0:	09 f4       	brne	.+2      	; 0x1c4 <DIO_Init+0x24>
 1c2:	61 c0       	rjmp	.+194    	; 0x286 <DIO_Init+0xe6>
 1c4:	84 c0       	rjmp	.+264    	; 0x2ce <DIO_Init+0x12e>
		{
			case DIO_PORTA:
			{
				if(configurations->dir == OUTPUT)
 1c6:	92 81       	ldd	r25, Z+2	; 0x02
 1c8:	91 30       	cpi	r25, 0x01	; 1
 1ca:	71 f4       	brne	.+28     	; 0x1e8 <DIO_Init+0x48>
				{	
					SET_BIT(PORTA_DIR,configurations->pin);
 1cc:	4a b3       	in	r20, 0x1a	; 26
 1ce:	21 e0       	ldi	r18, 0x01	; 1
 1d0:	30 e0       	ldi	r19, 0x00	; 0
 1d2:	b9 01       	movw	r22, r18
 1d4:	02 c0       	rjmp	.+4      	; 0x1da <DIO_Init+0x3a>
 1d6:	66 0f       	add	r22, r22
 1d8:	77 1f       	adc	r23, r23
 1da:	8a 95       	dec	r24
 1dc:	e2 f7       	brpl	.-8      	; 0x1d6 <DIO_Init+0x36>
 1de:	cb 01       	movw	r24, r22
 1e0:	84 2b       	or	r24, r20
 1e2:	8a bb       	out	0x1a, r24	; 26
					au8_error = E_OK;
 1e4:	81 e0       	ldi	r24, 0x01	; 1
 1e6:	08 95       	ret
				}
				else
				{
					RESET_BIT(PORTA_DIR,configurations->pin);
 1e8:	4a b3       	in	r20, 0x1a	; 26
 1ea:	21 e0       	ldi	r18, 0x01	; 1
 1ec:	30 e0       	ldi	r19, 0x00	; 0
 1ee:	b9 01       	movw	r22, r18
 1f0:	02 c0       	rjmp	.+4      	; 0x1f6 <DIO_Init+0x56>
 1f2:	66 0f       	add	r22, r22
 1f4:	77 1f       	adc	r23, r23
 1f6:	8a 95       	dec	r24
 1f8:	e2 f7       	brpl	.-8      	; 0x1f2 <DIO_Init+0x52>
 1fa:	cb 01       	movw	r24, r22
 1fc:	80 95       	com	r24
 1fe:	84 23       	and	r24, r20
 200:	8a bb       	out	0x1a, r24	; 26
#include "dio.h"


E_STATUS DIO_Init(ST_DIO_config* configurations)
{	
	E_STATUS au8_error=E_NOK;
 202:	80 e0       	ldi	r24, 0x00	; 0
 204:	08 95       	ret
				
				break;
			}
			case DIO_PORTB:
			{
				if(configurations->dir == OUTPUT)
 206:	92 81       	ldd	r25, Z+2	; 0x02
 208:	91 30       	cpi	r25, 0x01	; 1
 20a:	71 f4       	brne	.+28     	; 0x228 <DIO_Init+0x88>
				{
					SET_BIT(PORTB_DIR,configurations->pin);
 20c:	47 b3       	in	r20, 0x17	; 23
 20e:	21 e0       	ldi	r18, 0x01	; 1
 210:	30 e0       	ldi	r19, 0x00	; 0
 212:	b9 01       	movw	r22, r18
 214:	02 c0       	rjmp	.+4      	; 0x21a <DIO_Init+0x7a>
 216:	66 0f       	add	r22, r22
 218:	77 1f       	adc	r23, r23
 21a:	8a 95       	dec	r24
 21c:	e2 f7       	brpl	.-8      	; 0x216 <DIO_Init+0x76>
 21e:	cb 01       	movw	r24, r22
 220:	84 2b       	or	r24, r20
 222:	87 bb       	out	0x17, r24	; 23
				}else
				{
					RESET_BIT(PORTB_DIR,configurations->pin);
				}
				au8_error = E_OK;
 224:	81 e0       	ldi	r24, 0x01	; 1
 226:	08 95       	ret
				if(configurations->dir == OUTPUT)
				{
					SET_BIT(PORTB_DIR,configurations->pin);
				}else
				{
					RESET_BIT(PORTB_DIR,configurations->pin);
 228:	47 b3       	in	r20, 0x17	; 23
 22a:	21 e0       	ldi	r18, 0x01	; 1
 22c:	30 e0       	ldi	r19, 0x00	; 0
 22e:	b9 01       	movw	r22, r18
 230:	02 c0       	rjmp	.+4      	; 0x236 <DIO_Init+0x96>
 232:	66 0f       	add	r22, r22
 234:	77 1f       	adc	r23, r23
 236:	8a 95       	dec	r24
 238:	e2 f7       	brpl	.-8      	; 0x232 <DIO_Init+0x92>
 23a:	cb 01       	movw	r24, r22
 23c:	80 95       	com	r24
 23e:	84 23       	and	r24, r20
 240:	87 bb       	out	0x17, r24	; 23
				}
				au8_error = E_OK;
 242:	81 e0       	ldi	r24, 0x01	; 1
 244:	08 95       	ret
				break;
			}
			case DIO_PORTC:
			{
				if(configurations->dir == OUTPUT)
 246:	92 81       	ldd	r25, Z+2	; 0x02
 248:	91 30       	cpi	r25, 0x01	; 1
 24a:	71 f4       	brne	.+28     	; 0x268 <DIO_Init+0xc8>
				{
					SET_BIT(PORTC_DIR,configurations->pin);
 24c:	44 b3       	in	r20, 0x14	; 20
 24e:	21 e0       	ldi	r18, 0x01	; 1
 250:	30 e0       	ldi	r19, 0x00	; 0
 252:	b9 01       	movw	r22, r18
 254:	02 c0       	rjmp	.+4      	; 0x25a <DIO_Init+0xba>
 256:	66 0f       	add	r22, r22
 258:	77 1f       	adc	r23, r23
 25a:	8a 95       	dec	r24
 25c:	e2 f7       	brpl	.-8      	; 0x256 <DIO_Init+0xb6>
 25e:	cb 01       	movw	r24, r22
 260:	84 2b       	or	r24, r20
 262:	84 bb       	out	0x14, r24	; 20
				}else
				{
					RESET_BIT(PORTC_DIR,configurations->pin);
				}
				au8_error = E_OK;
 264:	81 e0       	ldi	r24, 0x01	; 1
 266:	08 95       	ret
				if(configurations->dir == OUTPUT)
				{
					SET_BIT(PORTC_DIR,configurations->pin);
				}else
				{
					RESET_BIT(PORTC_DIR,configurations->pin);
 268:	44 b3       	in	r20, 0x14	; 20
 26a:	21 e0       	ldi	r18, 0x01	; 1
 26c:	30 e0       	ldi	r19, 0x00	; 0
 26e:	b9 01       	movw	r22, r18
 270:	02 c0       	rjmp	.+4      	; 0x276 <DIO_Init+0xd6>
 272:	66 0f       	add	r22, r22
 274:	77 1f       	adc	r23, r23
 276:	8a 95       	dec	r24
 278:	e2 f7       	brpl	.-8      	; 0x272 <DIO_Init+0xd2>
 27a:	cb 01       	movw	r24, r22
 27c:	80 95       	com	r24
 27e:	84 23       	and	r24, r20
 280:	84 bb       	out	0x14, r24	; 20
				}
				au8_error = E_OK;
 282:	81 e0       	ldi	r24, 0x01	; 1
 284:	08 95       	ret
				break;
			}
			case DIO_PORTD:
			{
				if(configurations->dir == OUTPUT)
 286:	92 81       	ldd	r25, Z+2	; 0x02
 288:	91 30       	cpi	r25, 0x01	; 1
 28a:	71 f4       	brne	.+28     	; 0x2a8 <DIO_Init+0x108>
				{
					SET_BIT(PORTD_DIR,configurations->pin);
 28c:	41 b3       	in	r20, 0x11	; 17
 28e:	21 e0       	ldi	r18, 0x01	; 1
 290:	30 e0       	ldi	r19, 0x00	; 0
 292:	b9 01       	movw	r22, r18
 294:	02 c0       	rjmp	.+4      	; 0x29a <DIO_Init+0xfa>
 296:	66 0f       	add	r22, r22
 298:	77 1f       	adc	r23, r23
 29a:	8a 95       	dec	r24
 29c:	e2 f7       	brpl	.-8      	; 0x296 <DIO_Init+0xf6>
 29e:	cb 01       	movw	r24, r22
 2a0:	84 2b       	or	r24, r20
 2a2:	81 bb       	out	0x11, r24	; 17
				}else
				{
					RESET_BIT(PORTD_DIR,configurations->pin);
				}
				au8_error = E_OK;
 2a4:	81 e0       	ldi	r24, 0x01	; 1
 2a6:	08 95       	ret
				if(configurations->dir == OUTPUT)
				{
					SET_BIT(PORTD_DIR,configurations->pin);
				}else
				{
					RESET_BIT(PORTD_DIR,configurations->pin);
 2a8:	41 b3       	in	r20, 0x11	; 17
 2aa:	21 e0       	ldi	r18, 0x01	; 1
 2ac:	30 e0       	ldi	r19, 0x00	; 0
 2ae:	b9 01       	movw	r22, r18
 2b0:	02 c0       	rjmp	.+4      	; 0x2b6 <DIO_Init+0x116>
 2b2:	66 0f       	add	r22, r22
 2b4:	77 1f       	adc	r23, r23
 2b6:	8a 95       	dec	r24
 2b8:	e2 f7       	brpl	.-8      	; 0x2b2 <DIO_Init+0x112>
 2ba:	cb 01       	movw	r24, r22
 2bc:	80 95       	com	r24
 2be:	84 23       	and	r24, r20
 2c0:	81 bb       	out	0x11, r24	; 17
				}
				au8_error = E_OK;
 2c2:	81 e0       	ldi	r24, 0x01	; 1
 2c4:	08 95       	ret
#include "dio.h"


E_STATUS DIO_Init(ST_DIO_config* configurations)
{	
	E_STATUS au8_error=E_NOK;
 2c6:	80 e0       	ldi	r24, 0x00	; 0
 2c8:	08 95       	ret
 2ca:	80 e0       	ldi	r24, 0x00	; 0
 2cc:	08 95       	ret
 2ce:	80 e0       	ldi	r24, 0x00	; 0
			}

		}
	}
	return au8_error;
}
 2d0:	08 95       	ret

000002d2 <DIO_WritePIN>:


E_STATUS DIO_WritePIN(uint8_t port,EN_pins pin,uint8_t data)
{
	E_STATUS au8_error=E_NOK;
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
 2d2:	84 30       	cpi	r24, 0x04	; 4
 2d4:	08 f0       	brcs	.+2      	; 0x2d8 <DIO_WritePIN+0x6>
 2d6:	78 c0       	rjmp	.+240    	; 0x3c8 <DIO_WritePIN+0xf6>
 2d8:	68 30       	cpi	r22, 0x08	; 8
 2da:	08 f0       	brcs	.+2      	; 0x2de <DIO_WritePIN+0xc>
 2dc:	77 c0       	rjmp	.+238    	; 0x3cc <DIO_WritePIN+0xfa>
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
		switch(port)
 2de:	81 30       	cpi	r24, 0x01	; 1
 2e0:	11 f1       	breq	.+68     	; 0x326 <DIO_WritePIN+0x54>
 2e2:	30 f0       	brcs	.+12     	; 0x2f0 <DIO_WritePIN+0x1e>
 2e4:	82 30       	cpi	r24, 0x02	; 2
 2e6:	d1 f1       	breq	.+116    	; 0x35c <DIO_WritePIN+0x8a>
 2e8:	83 30       	cpi	r24, 0x03	; 3
 2ea:	09 f4       	brne	.+2      	; 0x2ee <DIO_WritePIN+0x1c>
 2ec:	52 c0       	rjmp	.+164    	; 0x392 <DIO_WritePIN+0xc0>
 2ee:	70 c0       	rjmp	.+224    	; 0x3d0 <DIO_WritePIN+0xfe>
		{
			case DIO_PORTA:
			{
				if(data == HIGH)
 2f0:	41 30       	cpi	r20, 0x01	; 1
 2f2:	61 f4       	brne	.+24     	; 0x30c <DIO_WritePIN+0x3a>
				{
					SET_BIT(PORTA_DATA,pin);
 2f4:	2b b3       	in	r18, 0x1b	; 27
 2f6:	81 e0       	ldi	r24, 0x01	; 1
 2f8:	90 e0       	ldi	r25, 0x00	; 0
 2fa:	02 c0       	rjmp	.+4      	; 0x300 <DIO_WritePIN+0x2e>
 2fc:	88 0f       	add	r24, r24
 2fe:	99 1f       	adc	r25, r25
 300:	6a 95       	dec	r22
 302:	e2 f7       	brpl	.-8      	; 0x2fc <DIO_WritePIN+0x2a>
 304:	82 2b       	or	r24, r18
 306:	8b bb       	out	0x1b, r24	; 27
{
	E_STATUS au8_error=E_NOK;
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
 308:	81 e0       	ldi	r24, 0x01	; 1
 30a:	08 95       	ret
				if(data == HIGH)
				{
					SET_BIT(PORTA_DATA,pin);
				}else
				{
					RESET_BIT(PORTA_DATA,pin);
 30c:	2b b3       	in	r18, 0x1b	; 27
 30e:	81 e0       	ldi	r24, 0x01	; 1
 310:	90 e0       	ldi	r25, 0x00	; 0
 312:	02 c0       	rjmp	.+4      	; 0x318 <DIO_WritePIN+0x46>
 314:	88 0f       	add	r24, r24
 316:	99 1f       	adc	r25, r25
 318:	6a 95       	dec	r22
 31a:	e2 f7       	brpl	.-8      	; 0x314 <DIO_WritePIN+0x42>
 31c:	80 95       	com	r24
 31e:	82 23       	and	r24, r18
 320:	8b bb       	out	0x1b, r24	; 27
{
	E_STATUS au8_error=E_NOK;
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
 322:	81 e0       	ldi	r24, 0x01	; 1
 324:	08 95       	ret
				}
				break;
			}
			case DIO_PORTB:
			{
				if(data == HIGH)
 326:	41 30       	cpi	r20, 0x01	; 1
 328:	61 f4       	brne	.+24     	; 0x342 <DIO_WritePIN+0x70>
				{
					SET_BIT(PORTB_DATA,pin);
 32a:	28 b3       	in	r18, 0x18	; 24
 32c:	81 e0       	ldi	r24, 0x01	; 1
 32e:	90 e0       	ldi	r25, 0x00	; 0
 330:	02 c0       	rjmp	.+4      	; 0x336 <DIO_WritePIN+0x64>
 332:	88 0f       	add	r24, r24
 334:	99 1f       	adc	r25, r25
 336:	6a 95       	dec	r22
 338:	e2 f7       	brpl	.-8      	; 0x332 <DIO_WritePIN+0x60>
 33a:	82 2b       	or	r24, r18
 33c:	88 bb       	out	0x18, r24	; 24
{
	E_STATUS au8_error=E_NOK;
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
 33e:	81 e0       	ldi	r24, 0x01	; 1
 340:	08 95       	ret
				if(data == HIGH)
				{
					SET_BIT(PORTB_DATA,pin);
				}else
				{
					RESET_BIT(PORTB_DATA,pin);
 342:	28 b3       	in	r18, 0x18	; 24
 344:	81 e0       	ldi	r24, 0x01	; 1
 346:	90 e0       	ldi	r25, 0x00	; 0
 348:	02 c0       	rjmp	.+4      	; 0x34e <DIO_WritePIN+0x7c>
 34a:	88 0f       	add	r24, r24
 34c:	99 1f       	adc	r25, r25
 34e:	6a 95       	dec	r22
 350:	e2 f7       	brpl	.-8      	; 0x34a <DIO_WritePIN+0x78>
 352:	80 95       	com	r24
 354:	82 23       	and	r24, r18
 356:	88 bb       	out	0x18, r24	; 24
{
	E_STATUS au8_error=E_NOK;
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
 358:	81 e0       	ldi	r24, 0x01	; 1
 35a:	08 95       	ret
				}
				break;
			}
			case DIO_PORTC:
			{
				if(data == HIGH)
 35c:	41 30       	cpi	r20, 0x01	; 1
 35e:	61 f4       	brne	.+24     	; 0x378 <DIO_WritePIN+0xa6>
				{
					SET_BIT(PORTC_DATA,pin);
 360:	25 b3       	in	r18, 0x15	; 21
 362:	81 e0       	ldi	r24, 0x01	; 1
 364:	90 e0       	ldi	r25, 0x00	; 0
 366:	02 c0       	rjmp	.+4      	; 0x36c <DIO_WritePIN+0x9a>
 368:	88 0f       	add	r24, r24
 36a:	99 1f       	adc	r25, r25
 36c:	6a 95       	dec	r22
 36e:	e2 f7       	brpl	.-8      	; 0x368 <DIO_WritePIN+0x96>
 370:	82 2b       	or	r24, r18
 372:	85 bb       	out	0x15, r24	; 21
{
	E_STATUS au8_error=E_NOK;
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
 374:	81 e0       	ldi	r24, 0x01	; 1
 376:	08 95       	ret
				if(data == HIGH)
				{
					SET_BIT(PORTC_DATA,pin);
				}else
				{
					RESET_BIT(PORTC_DATA,pin);
 378:	25 b3       	in	r18, 0x15	; 21
 37a:	81 e0       	ldi	r24, 0x01	; 1
 37c:	90 e0       	ldi	r25, 0x00	; 0
 37e:	02 c0       	rjmp	.+4      	; 0x384 <DIO_WritePIN+0xb2>
 380:	88 0f       	add	r24, r24
 382:	99 1f       	adc	r25, r25
 384:	6a 95       	dec	r22
 386:	e2 f7       	brpl	.-8      	; 0x380 <DIO_WritePIN+0xae>
 388:	80 95       	com	r24
 38a:	82 23       	and	r24, r18
 38c:	85 bb       	out	0x15, r24	; 21
{
	E_STATUS au8_error=E_NOK;
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
 38e:	81 e0       	ldi	r24, 0x01	; 1
 390:	08 95       	ret
				}
				break;
			}
			case DIO_PORTD:
			{
				if(data == HIGH)
 392:	41 30       	cpi	r20, 0x01	; 1
 394:	61 f4       	brne	.+24     	; 0x3ae <DIO_WritePIN+0xdc>
				{
					SET_BIT(PORTD_DATA,pin);
 396:	22 b3       	in	r18, 0x12	; 18
 398:	81 e0       	ldi	r24, 0x01	; 1
 39a:	90 e0       	ldi	r25, 0x00	; 0
 39c:	02 c0       	rjmp	.+4      	; 0x3a2 <DIO_WritePIN+0xd0>
 39e:	88 0f       	add	r24, r24
 3a0:	99 1f       	adc	r25, r25
 3a2:	6a 95       	dec	r22
 3a4:	e2 f7       	brpl	.-8      	; 0x39e <DIO_WritePIN+0xcc>
 3a6:	82 2b       	or	r24, r18
 3a8:	82 bb       	out	0x12, r24	; 18
{
	E_STATUS au8_error=E_NOK;
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
 3aa:	81 e0       	ldi	r24, 0x01	; 1
 3ac:	08 95       	ret
				if(data == HIGH)
				{
					SET_BIT(PORTD_DATA,pin);
				}else
				{
					RESET_BIT(PORTD_DATA,pin);
 3ae:	22 b3       	in	r18, 0x12	; 18
 3b0:	81 e0       	ldi	r24, 0x01	; 1
 3b2:	90 e0       	ldi	r25, 0x00	; 0
 3b4:	02 c0       	rjmp	.+4      	; 0x3ba <DIO_WritePIN+0xe8>
 3b6:	88 0f       	add	r24, r24
 3b8:	99 1f       	adc	r25, r25
 3ba:	6a 95       	dec	r22
 3bc:	e2 f7       	brpl	.-8      	; 0x3b6 <DIO_WritePIN+0xe4>
 3be:	80 95       	com	r24
 3c0:	82 23       	and	r24, r18
 3c2:	82 bb       	out	0x12, r24	; 18
{
	E_STATUS au8_error=E_NOK;
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
 3c4:	81 e0       	ldi	r24, 0x01	; 1
 3c6:	08 95       	ret
}


E_STATUS DIO_WritePIN(uint8_t port,EN_pins pin,uint8_t data)
{
	E_STATUS au8_error=E_NOK;
 3c8:	80 e0       	ldi	r24, 0x00	; 0
 3ca:	08 95       	ret
 3cc:	80 e0       	ldi	r24, 0x00	; 0
 3ce:	08 95       	ret
	if(((port <= DIO_PORTD)&&(port >= DIO_PORTA))&&
	((pin <= PIN_7)&&(pin >= PIN_0)))
	{
		au8_error = E_OK;
 3d0:	81 e0       	ldi	r24, 0x01	; 1
			}

		}
	}
	return au8_error;
}
 3d2:	08 95       	ret

000003d4 <PWM_InitPins>:
/******************************************************************************
*                         LOCAL FUNCTIONS									  *
*******************************************************************************/
uint8_t PWM_InitPins(PWM_TIMER TimerNo)
{
	switch (TimerNo)
 3d4:	88 23       	and	r24, r24
 3d6:	19 f0       	breq	.+6      	; 0x3de <PWM_InitPins+0xa>
 3d8:	81 30       	cpi	r24, 0x01	; 1
 3da:	69 f0       	breq	.+26     	; 0x3f6 <PWM_InitPins+0x22>
 3dc:	19 c0       	rjmp	.+50     	; 0x410 <__EEPROM_REGION_LENGTH__+0x10>
	{
		{
			case  PWM_TIMER0:
			configs.port = DIO_PORTB;
 3de:	e0 e6       	ldi	r30, 0x60	; 96
 3e0:	f0 e0       	ldi	r31, 0x00	; 0
 3e2:	81 e0       	ldi	r24, 0x01	; 1
 3e4:	80 83       	st	Z, r24
			configs.pin = PIN_3;
 3e6:	93 e0       	ldi	r25, 0x03	; 3
 3e8:	91 83       	std	Z+1, r25	; 0x01
			configs.dir = OUTPUT;
 3ea:	82 83       	std	Z+2, r24	; 0x02
			DIO_Init(&configs);
 3ec:	cf 01       	movw	r24, r30
 3ee:	0e 94 d0 00 	call	0x1a0	; 0x1a0 <DIO_Init>
		default:
		{
			return E_NOK;
		}
	}
	return E_OK;
 3f2:	81 e0       	ldi	r24, 0x01	; 1
			case  PWM_TIMER0:
			configs.port = DIO_PORTB;
			configs.pin = PIN_3;
			configs.dir = OUTPUT;
			DIO_Init(&configs);
			break;
 3f4:	08 95       	ret
		}
		case  PWM_TIMER2:
		{
			configs.port = DIO_PORTD;
 3f6:	e0 e6       	ldi	r30, 0x60	; 96
 3f8:	f0 e0       	ldi	r31, 0x00	; 0
 3fa:	83 e0       	ldi	r24, 0x03	; 3
 3fc:	80 83       	st	Z, r24
			configs.pin = PIN_7;
 3fe:	87 e0       	ldi	r24, 0x07	; 7
 400:	81 83       	std	Z+1, r24	; 0x01
			configs.dir = OUTPUT;
 402:	81 e0       	ldi	r24, 0x01	; 1
 404:	82 83       	std	Z+2, r24	; 0x02
			DIO_Init(&configs);
 406:	cf 01       	movw	r24, r30
 408:	0e 94 d0 00 	call	0x1a0	; 0x1a0 <DIO_Init>
		default:
		{
			return E_NOK;
		}
	}
	return E_OK;
 40c:	81 e0       	ldi	r24, 0x01	; 1
		{
			configs.port = DIO_PORTD;
			configs.pin = PIN_7;
			configs.dir = OUTPUT;
			DIO_Init(&configs);
			break;
 40e:	08 95       	ret
		}
		default:
		{
			return E_NOK;
 410:	80 e0       	ldi	r24, 0x00	; 0
		}
	}
	return E_OK;
}
 412:	08 95       	ret

00000414 <PWM_START>:
/******************************************************************************
*                         APIS IMPLEMENTATION								  *
*******************************************************************************/

uint8_t PWM_START(PWM_TIMER TimerNo, uint8_t dutyCycle)
{
 414:	cf 93       	push	r28
	if (dutyCycle > 100)
 416:	65 36       	cpi	r22, 0x65	; 101
 418:	08 f0       	brcs	.+2      	; 0x41c <PWM_START+0x8>
 41a:	4e c0       	rjmp	.+156    	; 0x4b8 <PWM_START+0xa4>
 41c:	c8 2f       	mov	r28, r24
	{
		return E_NOK;
	}
	else
	{
		if (TimerNo == PWM_TIMER0)
 41e:	81 11       	cpse	r24, r1
 420:	22 c0       	rjmp	.+68     	; 0x466 <PWM_START+0x52>
		{
			TCCR0 |= PWM_TIMER0_MODE;
 422:	83 b7       	in	r24, 0x33	; 51
 424:	88 64       	ori	r24, 0x48	; 72
 426:	83 bf       	out	0x33, r24	; 51
			TCCR0 |= PWM_TIMER0_PRESCALER;
 428:	83 b7       	in	r24, 0x33	; 51
 42a:	81 60       	ori	r24, 0x01	; 1
 42c:	83 bf       	out	0x33, r24	; 51
			TCCR0 |= PWM_TIMER0_OC0_MODE;
 42e:	83 b7       	in	r24, 0x33	; 51
 430:	80 62       	ori	r24, 0x20	; 32
 432:	83 bf       	out	0x33, r24	; 51
			if (PWM_TIMER0_OC0_MODE == PWM_OC0_NONINVERTING_MODE)
			{
				if (dutyCycle == 0)
 434:	61 11       	cpse	r22, r1
 436:	02 c0       	rjmp	.+4      	; 0x43c <PWM_START+0x28>
				{
					OCR0 = 0;
 438:	1c be       	out	0x3c, r1	; 60
 43a:	38 c0       	rjmp	.+112    	; 0x4ac <PWM_START+0x98>
				}
				else
				{
					OCR0 = 2.56 * dutyCycle - 1;
 43c:	70 e0       	ldi	r23, 0x00	; 0
 43e:	80 e0       	ldi	r24, 0x00	; 0
 440:	90 e0       	ldi	r25, 0x00	; 0
 442:	0e 94 0f 04 	call	0x81e	; 0x81e <__floatsisf>
 446:	2a e0       	ldi	r18, 0x0A	; 10
 448:	37 ed       	ldi	r19, 0xD7	; 215
 44a:	43 e2       	ldi	r20, 0x23	; 35
 44c:	50 e4       	ldi	r21, 0x40	; 64
 44e:	0e 94 9b 04 	call	0x936	; 0x936 <__mulsf3>
 452:	20 e0       	ldi	r18, 0x00	; 0
 454:	30 e0       	ldi	r19, 0x00	; 0
 456:	40 e8       	ldi	r20, 0x80	; 128
 458:	5f e3       	ldi	r21, 0x3F	; 63
 45a:	0e 94 71 03 	call	0x6e2	; 0x6e2 <__subsf3>
 45e:	0e 94 de 03 	call	0x7bc	; 0x7bc <__fixunssfsi>
 462:	6c bf       	out	0x3c, r22	; 60
 464:	23 c0       	rjmp	.+70     	; 0x4ac <PWM_START+0x98>
				{
					OCR0 = 255 - 2.56 * dutyCycle;
				}
			}
		}
		else if (TimerNo == PWM_TIMER2)
 466:	81 30       	cpi	r24, 0x01	; 1
 468:	49 f5       	brne	.+82     	; 0x4bc <PWM_START+0xa8>
		{
			TCCR2 |= PWM_TIMER2_MODE;
 46a:	85 b5       	in	r24, 0x25	; 37
 46c:	88 64       	ori	r24, 0x48	; 72
 46e:	85 bd       	out	0x25, r24	; 37
			TCCR2 |= PWM_TIMER2_PRESCALER;
 470:	85 b5       	in	r24, 0x25	; 37
 472:	81 60       	ori	r24, 0x01	; 1
 474:	85 bd       	out	0x25, r24	; 37
			TCCR2 |= PWM_TIMER2_OC0_MODE;
 476:	85 b5       	in	r24, 0x25	; 37
 478:	80 62       	ori	r24, 0x20	; 32
 47a:	85 bd       	out	0x25, r24	; 37
			if (PWM_TIMER2_MODE == PWM_MODE_FASTPWM)
			{
				if (PWM_TIMER2_OC0_MODE == PWM_OC0_NONINVERTING_MODE)
				{
					if (dutyCycle == 0)
 47c:	61 11       	cpse	r22, r1
 47e:	02 c0       	rjmp	.+4      	; 0x484 <PWM_START+0x70>
					{
						OCR2 = 0;
 480:	13 bc       	out	0x23, r1	; 35
 482:	14 c0       	rjmp	.+40     	; 0x4ac <PWM_START+0x98>
					}
					else
					{
						OCR2 = 2.56 * dutyCycle - 1;
 484:	70 e0       	ldi	r23, 0x00	; 0
 486:	80 e0       	ldi	r24, 0x00	; 0
 488:	90 e0       	ldi	r25, 0x00	; 0
 48a:	0e 94 0f 04 	call	0x81e	; 0x81e <__floatsisf>
 48e:	2a e0       	ldi	r18, 0x0A	; 10
 490:	37 ed       	ldi	r19, 0xD7	; 215
 492:	43 e2       	ldi	r20, 0x23	; 35
 494:	50 e4       	ldi	r21, 0x40	; 64
 496:	0e 94 9b 04 	call	0x936	; 0x936 <__mulsf3>
 49a:	20 e0       	ldi	r18, 0x00	; 0
 49c:	30 e0       	ldi	r19, 0x00	; 0
 49e:	40 e8       	ldi	r20, 0x80	; 128
 4a0:	5f e3       	ldi	r21, 0x3F	; 63
 4a2:	0e 94 71 03 	call	0x6e2	; 0x6e2 <__subsf3>
 4a6:	0e 94 de 03 	call	0x7bc	; 0x7bc <__fixunssfsi>
 4aa:	63 bd       	out	0x23, r22	; 35
		{
			return E_NOK;
		}
	}

	if (E_NOK == PWM_InitPins(TimerNo))
 4ac:	8c 2f       	mov	r24, r28
 4ae:	0e 94 ea 01 	call	0x3d4	; 0x3d4 <PWM_InitPins>
 4b2:	81 11       	cpse	r24, r1
 4b4:	05 c0       	rjmp	.+10     	; 0x4c0 <PWM_START+0xac>
 4b6:	05 c0       	rjmp	.+10     	; 0x4c2 <PWM_START+0xae>

uint8_t PWM_START(PWM_TIMER TimerNo, uint8_t dutyCycle)
{
	if (dutyCycle > 100)
	{
		return E_NOK;
 4b8:	80 e0       	ldi	r24, 0x00	; 0
 4ba:	03 c0       	rjmp	.+6      	; 0x4c2 <PWM_START+0xae>
				}
			}
		}
		else
		{
			return E_NOK;
 4bc:	80 e0       	ldi	r24, 0x00	; 0
 4be:	01 c0       	rjmp	.+2      	; 0x4c2 <PWM_START+0xae>
	}
	else
	{
		
	}
	return E_OK;
 4c0:	81 e0       	ldi	r24, 0x01	; 1
}
 4c2:	cf 91       	pop	r28
 4c4:	08 95       	ret

000004c6 <MotorProxy_unmarshall>:
		STR_Motor_t MotorData;
	 	MotorProxy_unmarshall(MotorProxy,&MotorData);
		(*Motor_Direction)=(MotorData.Motor_Direction);
		(*Motor_Speed)=(MotorData.Motor_Speed);
	}
}
 4c6:	fc 01       	movw	r30, r24
 4c8:	db 01       	movw	r26, r22
 4ca:	89 2b       	or	r24, r25
 4cc:	09 f4       	brne	.+2      	; 0x4d0 <MotorProxy_unmarshall+0xa>
 4ce:	48 c0       	rjmp	.+144    	; 0x560 <MotorProxy_unmarshall+0x9a>
 4d0:	10 97       	sbiw	r26, 0x00	; 0
 4d2:	09 f4       	brne	.+2      	; 0x4d6 <MotorProxy_unmarshall+0x10>
 4d4:	45 c0       	rjmp	.+138    	; 0x560 <MotorProxy_unmarshall+0x9a>
 4d6:	80 81       	ld	r24, Z
 4d8:	91 81       	ldd	r25, Z+1	; 0x01
 4da:	8b 33       	cpi	r24, 0x3B	; 59
 4dc:	91 05       	cpc	r25, r1
 4de:	11 f4       	brne	.+4      	; 0x4e4 <MotorProxy_unmarshall+0x1e>
 4e0:	1c 92       	st	X, r1
 4e2:	10 c0       	rjmp	.+32     	; 0x504 <MotorProxy_unmarshall+0x3e>
 4e4:	88 33       	cpi	r24, 0x38	; 56
 4e6:	91 05       	cpc	r25, r1
 4e8:	19 f4       	brne	.+6      	; 0x4f0 <MotorProxy_unmarshall+0x2a>
 4ea:	81 e0       	ldi	r24, 0x01	; 1
 4ec:	8c 93       	st	X, r24
 4ee:	0a c0       	rjmp	.+20     	; 0x504 <MotorProxy_unmarshall+0x3e>
 4f0:	85 33       	cpi	r24, 0x35	; 53
 4f2:	91 05       	cpc	r25, r1
 4f4:	19 f4       	brne	.+6      	; 0x4fc <MotorProxy_unmarshall+0x36>
 4f6:	82 e0       	ldi	r24, 0x02	; 2
 4f8:	8c 93       	st	X, r24
 4fa:	04 c0       	rjmp	.+8      	; 0x504 <MotorProxy_unmarshall+0x3e>
 4fc:	c2 97       	sbiw	r24, 0x32	; 50
 4fe:	11 f4       	brne	.+4      	; 0x504 <MotorProxy_unmarshall+0x3e>
 500:	83 e0       	ldi	r24, 0x03	; 3
 502:	8c 93       	st	X, r24
 504:	82 81       	ldd	r24, Z+2	; 0x02
 506:	93 81       	ldd	r25, Z+3	; 0x03
 508:	8b 33       	cpi	r24, 0x3B	; 59
 50a:	91 05       	cpc	r25, r1
 50c:	21 f4       	brne	.+8      	; 0x516 <MotorProxy_unmarshall+0x50>
 50e:	12 96       	adiw	r26, 0x02	; 2
 510:	1c 92       	st	X, r1
 512:	12 97       	sbiw	r26, 0x02	; 2
 514:	16 c0       	rjmp	.+44     	; 0x542 <MotorProxy_unmarshall+0x7c>
 516:	88 33       	cpi	r24, 0x38	; 56
 518:	91 05       	cpc	r25, r1
 51a:	29 f4       	brne	.+10     	; 0x526 <MotorProxy_unmarshall+0x60>
 51c:	81 e0       	ldi	r24, 0x01	; 1
 51e:	12 96       	adiw	r26, 0x02	; 2
 520:	8c 93       	st	X, r24
 522:	12 97       	sbiw	r26, 0x02	; 2
 524:	0e c0       	rjmp	.+28     	; 0x542 <MotorProxy_unmarshall+0x7c>
 526:	85 33       	cpi	r24, 0x35	; 53
 528:	91 05       	cpc	r25, r1
 52a:	29 f4       	brne	.+10     	; 0x536 <MotorProxy_unmarshall+0x70>
 52c:	82 e0       	ldi	r24, 0x02	; 2
 52e:	12 96       	adiw	r26, 0x02	; 2
 530:	8c 93       	st	X, r24
 532:	12 97       	sbiw	r26, 0x02	; 2
 534:	06 c0       	rjmp	.+12     	; 0x542 <MotorProxy_unmarshall+0x7c>
 536:	c2 97       	sbiw	r24, 0x32	; 50
 538:	21 f4       	brne	.+8      	; 0x542 <MotorProxy_unmarshall+0x7c>
 53a:	83 e0       	ldi	r24, 0x03	; 3
 53c:	12 96       	adiw	r26, 0x02	; 2
 53e:	8c 93       	st	X, r24
 540:	12 97       	sbiw	r26, 0x02	; 2
 542:	84 81       	ldd	r24, Z+4	; 0x04
 544:	11 96       	adiw	r26, 0x01	; 1
 546:	8c 93       	st	X, r24
 548:	11 97       	sbiw	r26, 0x01	; 1
 54a:	85 81       	ldd	r24, Z+5	; 0x05
 54c:	13 96       	adiw	r26, 0x03	; 3
 54e:	8c 93       	st	X, r24
 550:	13 97       	sbiw	r26, 0x03	; 3
 552:	87 81       	ldd	r24, Z+7	; 0x07
 554:	15 96       	adiw	r26, 0x05	; 5
 556:	8c 93       	st	X, r24
 558:	15 97       	sbiw	r26, 0x05	; 5
 55a:	86 81       	ldd	r24, Z+6	; 0x06
 55c:	14 96       	adiw	r26, 0x04	; 4
 55e:	8c 93       	st	X, r24
 560:	08 95       	ret

00000562 <MotorProxy_marshall>:
 562:	dc 01       	movw	r26, r24
 564:	fb 01       	movw	r30, r22
 566:	89 2b       	or	r24, r25
 568:	09 f4       	brne	.+2      	; 0x56c <MotorProxy_marshall+0xa>
 56a:	56 c0       	rjmp	.+172    	; 0x618 <MotorProxy_marshall+0xb6>
 56c:	30 97       	sbiw	r30, 0x00	; 0
 56e:	09 f4       	brne	.+2      	; 0x572 <MotorProxy_marshall+0x10>
 570:	53 c0       	rjmp	.+166    	; 0x618 <MotorProxy_marshall+0xb6>
 572:	80 81       	ld	r24, Z
 574:	81 11       	cpse	r24, r1
 576:	06 c0       	rjmp	.+12     	; 0x584 <MotorProxy_marshall+0x22>
 578:	8b e3       	ldi	r24, 0x3B	; 59
 57a:	90 e0       	ldi	r25, 0x00	; 0
 57c:	11 96       	adiw	r26, 0x01	; 1
 57e:	9c 93       	st	X, r25
 580:	8e 93       	st	-X, r24
 582:	17 c0       	rjmp	.+46     	; 0x5b2 <MotorProxy_marshall+0x50>
 584:	81 30       	cpi	r24, 0x01	; 1
 586:	31 f4       	brne	.+12     	; 0x594 <MotorProxy_marshall+0x32>
 588:	88 e3       	ldi	r24, 0x38	; 56
 58a:	90 e0       	ldi	r25, 0x00	; 0
 58c:	11 96       	adiw	r26, 0x01	; 1
 58e:	9c 93       	st	X, r25
 590:	8e 93       	st	-X, r24
 592:	0f c0       	rjmp	.+30     	; 0x5b2 <MotorProxy_marshall+0x50>
 594:	82 30       	cpi	r24, 0x02	; 2
 596:	31 f4       	brne	.+12     	; 0x5a4 <MotorProxy_marshall+0x42>
 598:	85 e3       	ldi	r24, 0x35	; 53
 59a:	90 e0       	ldi	r25, 0x00	; 0
 59c:	11 96       	adiw	r26, 0x01	; 1
 59e:	9c 93       	st	X, r25
 5a0:	8e 93       	st	-X, r24
 5a2:	07 c0       	rjmp	.+14     	; 0x5b2 <MotorProxy_marshall+0x50>
 5a4:	83 30       	cpi	r24, 0x03	; 3
 5a6:	29 f4       	brne	.+10     	; 0x5b2 <MotorProxy_marshall+0x50>
 5a8:	82 e3       	ldi	r24, 0x32	; 50
 5aa:	90 e0       	ldi	r25, 0x00	; 0
 5ac:	11 96       	adiw	r26, 0x01	; 1
 5ae:	9c 93       	st	X, r25
 5b0:	8e 93       	st	-X, r24
 5b2:	82 81       	ldd	r24, Z+2	; 0x02
 5b4:	81 11       	cpse	r24, r1
 5b6:	07 c0       	rjmp	.+14     	; 0x5c6 <MotorProxy_marshall+0x64>
 5b8:	8b e3       	ldi	r24, 0x3B	; 59
 5ba:	90 e0       	ldi	r25, 0x00	; 0
 5bc:	13 96       	adiw	r26, 0x03	; 3
 5be:	9c 93       	st	X, r25
 5c0:	8e 93       	st	-X, r24
 5c2:	12 97       	sbiw	r26, 0x02	; 2
 5c4:	1a c0       	rjmp	.+52     	; 0x5fa <MotorProxy_marshall+0x98>
 5c6:	81 30       	cpi	r24, 0x01	; 1
 5c8:	39 f4       	brne	.+14     	; 0x5d8 <MotorProxy_marshall+0x76>
 5ca:	88 e3       	ldi	r24, 0x38	; 56
 5cc:	90 e0       	ldi	r25, 0x00	; 0
 5ce:	13 96       	adiw	r26, 0x03	; 3
 5d0:	9c 93       	st	X, r25
 5d2:	8e 93       	st	-X, r24
 5d4:	12 97       	sbiw	r26, 0x02	; 2
 5d6:	11 c0       	rjmp	.+34     	; 0x5fa <MotorProxy_marshall+0x98>
 5d8:	82 30       	cpi	r24, 0x02	; 2
 5da:	39 f4       	brne	.+14     	; 0x5ea <MotorProxy_marshall+0x88>
 5dc:	85 e3       	ldi	r24, 0x35	; 53
 5de:	90 e0       	ldi	r25, 0x00	; 0
 5e0:	13 96       	adiw	r26, 0x03	; 3
 5e2:	9c 93       	st	X, r25
 5e4:	8e 93       	st	-X, r24
 5e6:	12 97       	sbiw	r26, 0x02	; 2
 5e8:	08 c0       	rjmp	.+16     	; 0x5fa <MotorProxy_marshall+0x98>
 5ea:	83 30       	cpi	r24, 0x03	; 3
 5ec:	31 f4       	brne	.+12     	; 0x5fa <MotorProxy_marshall+0x98>
 5ee:	82 e3       	ldi	r24, 0x32	; 50
 5f0:	90 e0       	ldi	r25, 0x00	; 0
 5f2:	13 96       	adiw	r26, 0x03	; 3
 5f4:	9c 93       	st	X, r25
 5f6:	8e 93       	st	-X, r24
 5f8:	12 97       	sbiw	r26, 0x02	; 2
 5fa:	81 81       	ldd	r24, Z+1	; 0x01
 5fc:	14 96       	adiw	r26, 0x04	; 4
 5fe:	8c 93       	st	X, r24
 600:	14 97       	sbiw	r26, 0x04	; 4
 602:	83 81       	ldd	r24, Z+3	; 0x03
 604:	15 96       	adiw	r26, 0x05	; 5
 606:	8c 93       	st	X, r24
 608:	15 97       	sbiw	r26, 0x05	; 5
 60a:	85 81       	ldd	r24, Z+5	; 0x05
 60c:	17 96       	adiw	r26, 0x07	; 7
 60e:	8c 93       	st	X, r24
 610:	17 97       	sbiw	r26, 0x07	; 7
 612:	84 81       	ldd	r24, Z+4	; 0x04
 614:	16 96       	adiw	r26, 0x06	; 6
 616:	8c 93       	st	X, r24
 618:	08 95       	ret

0000061a <MotorProxy_initialize>:
 61a:	fc 01       	movw	r30, r24
 61c:	89 2b       	or	r24, r25
 61e:	41 f0       	breq	.+16     	; 0x630 <MotorProxy_initialize+0x16>
 620:	13 82       	std	Z+3, r1	; 0x03
 622:	12 82       	std	Z+2, r1	; 0x02
 624:	11 82       	std	Z+1, r1	; 0x01
 626:	10 82       	st	Z, r1
 628:	14 82       	std	Z+4, r1	; 0x04
 62a:	15 82       	std	Z+5, r1	; 0x05
 62c:	16 82       	std	Z+6, r1	; 0x06
 62e:	17 82       	std	Z+7, r1	; 0x07
 630:	08 95       	ret

00000632 <MotorProxy_configue>:
 632:	0f 93       	push	r16
 634:	cf 93       	push	r28
 636:	df 93       	push	r29
 638:	00 d0       	rcall	.+0      	; 0x63a <MotorProxy_configue+0x8>
 63a:	00 d0       	rcall	.+0      	; 0x63c <MotorProxy_configue+0xa>
 63c:	00 d0       	rcall	.+0      	; 0x63e <MotorProxy_configue+0xc>
 63e:	cd b7       	in	r28, 0x3d	; 61
 640:	de b7       	in	r29, 0x3e	; 62
 642:	00 97       	sbiw	r24, 0x00	; 0
 644:	b1 f0       	breq	.+44     	; 0x672 <MotorProxy_configue+0x40>
 646:	61 15       	cp	r22, r1
 648:	71 05       	cpc	r23, r1
 64a:	99 f0       	breq	.+38     	; 0x672 <MotorProxy_configue+0x40>
 64c:	41 15       	cp	r20, r1
 64e:	51 05       	cpc	r21, r1
 650:	81 f0       	breq	.+32     	; 0x672 <MotorProxy_configue+0x40>
 652:	fc 01       	movw	r30, r24
 654:	71 83       	std	Z+1, r23	; 0x01
 656:	60 83       	st	Z, r22
 658:	53 83       	std	Z+3, r21	; 0x03
 65a:	42 83       	std	Z+2, r20	; 0x02
 65c:	24 83       	std	Z+4, r18	; 0x04
 65e:	05 83       	std	Z+5, r16	; 0x05
 660:	be 01       	movw	r22, r28
 662:	6f 5f       	subi	r22, 0xFF	; 255
 664:	7f 4f       	sbci	r23, 0xFF	; 255
 666:	0e 94 63 02 	call	0x4c6	; 0x4c6 <MotorProxy_unmarshall>
 66a:	ce 01       	movw	r24, r28
 66c:	01 96       	adiw	r24, 0x01	; 1
 66e:	0e 94 3e 00 	call	0x7c	; 0x7c <DC_MotorInit>
 672:	26 96       	adiw	r28, 0x06	; 6
 674:	0f b6       	in	r0, 0x3f	; 63
 676:	f8 94       	cli
 678:	de bf       	out	0x3e, r29	; 62
 67a:	0f be       	out	0x3f, r0	; 63
 67c:	cd bf       	out	0x3d, r28	; 61
 67e:	df 91       	pop	r29
 680:	cf 91       	pop	r28
 682:	0f 91       	pop	r16
 684:	08 95       	ret

00000686 <MotorProxy_mutate>:
void MotorProxy_mutate(STR_MotorProxy_t* MotorProxy,uint8_t Motor_Direction,uint8_t Motor_Speed)
{
 686:	ef 92       	push	r14
 688:	ff 92       	push	r15
 68a:	0f 93       	push	r16
 68c:	1f 93       	push	r17
 68e:	cf 93       	push	r28
 690:	df 93       	push	r29
 692:	00 d0       	rcall	.+0      	; 0x694 <MotorProxy_mutate+0xe>
 694:	00 d0       	rcall	.+0      	; 0x696 <MotorProxy_mutate+0x10>
 696:	00 d0       	rcall	.+0      	; 0x698 <MotorProxy_mutate+0x12>
 698:	cd b7       	in	r28, 0x3d	; 61
 69a:	de b7       	in	r29, 0x3e	; 62
	if(MotorProxy==NULL_PTR)
 69c:	00 97       	sbiw	r24, 0x00	; 0
 69e:	a1 f0       	breq	.+40     	; 0x6c8 <MotorProxy_mutate+0x42>
 6a0:	f4 2e       	mov	r15, r20
 6a2:	e6 2e       	mov	r14, r22
 6a4:	8c 01       	movw	r16, r24
		return;
	}
	else
	{
		STR_Motor_t MotorData;
		MotorProxy_unmarshall(MotorProxy,&MotorData);
 6a6:	be 01       	movw	r22, r28
 6a8:	6f 5f       	subi	r22, 0xFF	; 255
 6aa:	7f 4f       	sbci	r23, 0xFF	; 255
 6ac:	0e 94 63 02 	call	0x4c6	; 0x4c6 <MotorProxy_unmarshall>
		MotorData.Motor_Direction=Motor_Direction;
 6b0:	ed 82       	std	Y+5, r14	; 0x05
		MotorData.Motor_Speed=Motor_Speed;
 6b2:	fe 82       	std	Y+6, r15	; 0x06
		MotorProxy_marshall(MotorProxy,&MotorData);
 6b4:	be 01       	movw	r22, r28
 6b6:	6f 5f       	subi	r22, 0xFF	; 255
 6b8:	7f 4f       	sbci	r23, 0xFF	; 255
 6ba:	c8 01       	movw	r24, r16
 6bc:	0e 94 b1 02 	call	0x562	; 0x562 <MotorProxy_marshall>
		DC_MotorStart(&MotorData);
 6c0:	ce 01       	movw	r24, r28
 6c2:	01 96       	adiw	r24, 0x01	; 1
 6c4:	0e 94 65 00 	call	0xca	; 0xca <DC_MotorStart>
		
	}
	
}
 6c8:	26 96       	adiw	r28, 0x06	; 6
 6ca:	0f b6       	in	r0, 0x3f	; 63
 6cc:	f8 94       	cli
 6ce:	de bf       	out	0x3e, r29	; 62
 6d0:	0f be       	out	0x3f, r0	; 63
 6d2:	cd bf       	out	0x3d, r28	; 61
 6d4:	df 91       	pop	r29
 6d6:	cf 91       	pop	r28
 6d8:	1f 91       	pop	r17
 6da:	0f 91       	pop	r16
 6dc:	ff 90       	pop	r15
 6de:	ef 90       	pop	r14
 6e0:	08 95       	ret

000006e2 <__subsf3>:
 6e2:	50 58       	subi	r21, 0x80	; 128

000006e4 <__addsf3>:
 6e4:	bb 27       	eor	r27, r27
 6e6:	aa 27       	eor	r26, r26
 6e8:	0e 94 89 03 	call	0x712	; 0x712 <__addsf3x>
 6ec:	0c 94 61 04 	jmp	0x8c2	; 0x8c2 <__fp_round>
 6f0:	0e 94 53 04 	call	0x8a6	; 0x8a6 <__fp_pscA>
 6f4:	38 f0       	brcs	.+14     	; 0x704 <__addsf3+0x20>
 6f6:	0e 94 5a 04 	call	0x8b4	; 0x8b4 <__fp_pscB>
 6fa:	20 f0       	brcs	.+8      	; 0x704 <__addsf3+0x20>
 6fc:	39 f4       	brne	.+14     	; 0x70c <__addsf3+0x28>
 6fe:	9f 3f       	cpi	r25, 0xFF	; 255
 700:	19 f4       	brne	.+6      	; 0x708 <__addsf3+0x24>
 702:	26 f4       	brtc	.+8      	; 0x70c <__addsf3+0x28>
 704:	0c 94 50 04 	jmp	0x8a0	; 0x8a0 <__fp_nan>
 708:	0e f4       	brtc	.+2      	; 0x70c <__addsf3+0x28>
 70a:	e0 95       	com	r30
 70c:	e7 fb       	bst	r30, 7
 70e:	0c 94 4a 04 	jmp	0x894	; 0x894 <__fp_inf>

00000712 <__addsf3x>:
 712:	e9 2f       	mov	r30, r25
 714:	0e 94 72 04 	call	0x8e4	; 0x8e4 <__fp_split3>
 718:	58 f3       	brcs	.-42     	; 0x6f0 <__addsf3+0xc>
 71a:	ba 17       	cp	r27, r26
 71c:	62 07       	cpc	r22, r18
 71e:	73 07       	cpc	r23, r19
 720:	84 07       	cpc	r24, r20
 722:	95 07       	cpc	r25, r21
 724:	20 f0       	brcs	.+8      	; 0x72e <__addsf3x+0x1c>
 726:	79 f4       	brne	.+30     	; 0x746 <__addsf3x+0x34>
 728:	a6 f5       	brtc	.+104    	; 0x792 <__addsf3x+0x80>
 72a:	0c 94 94 04 	jmp	0x928	; 0x928 <__fp_zero>
 72e:	0e f4       	brtc	.+2      	; 0x732 <__addsf3x+0x20>
 730:	e0 95       	com	r30
 732:	0b 2e       	mov	r0, r27
 734:	ba 2f       	mov	r27, r26
 736:	a0 2d       	mov	r26, r0
 738:	0b 01       	movw	r0, r22
 73a:	b9 01       	movw	r22, r18
 73c:	90 01       	movw	r18, r0
 73e:	0c 01       	movw	r0, r24
 740:	ca 01       	movw	r24, r20
 742:	a0 01       	movw	r20, r0
 744:	11 24       	eor	r1, r1
 746:	ff 27       	eor	r31, r31
 748:	59 1b       	sub	r21, r25
 74a:	99 f0       	breq	.+38     	; 0x772 <__addsf3x+0x60>
 74c:	59 3f       	cpi	r21, 0xF9	; 249
 74e:	50 f4       	brcc	.+20     	; 0x764 <__addsf3x+0x52>
 750:	50 3e       	cpi	r21, 0xE0	; 224
 752:	68 f1       	brcs	.+90     	; 0x7ae <__addsf3x+0x9c>
 754:	1a 16       	cp	r1, r26
 756:	f0 40       	sbci	r31, 0x00	; 0
 758:	a2 2f       	mov	r26, r18
 75a:	23 2f       	mov	r18, r19
 75c:	34 2f       	mov	r19, r20
 75e:	44 27       	eor	r20, r20
 760:	58 5f       	subi	r21, 0xF8	; 248
 762:	f3 cf       	rjmp	.-26     	; 0x74a <__addsf3x+0x38>
 764:	46 95       	lsr	r20
 766:	37 95       	ror	r19
 768:	27 95       	ror	r18
 76a:	a7 95       	ror	r26
 76c:	f0 40       	sbci	r31, 0x00	; 0
 76e:	53 95       	inc	r21
 770:	c9 f7       	brne	.-14     	; 0x764 <__addsf3x+0x52>
 772:	7e f4       	brtc	.+30     	; 0x792 <__addsf3x+0x80>
 774:	1f 16       	cp	r1, r31
 776:	ba 0b       	sbc	r27, r26
 778:	62 0b       	sbc	r22, r18
 77a:	73 0b       	sbc	r23, r19
 77c:	84 0b       	sbc	r24, r20
 77e:	ba f0       	brmi	.+46     	; 0x7ae <__addsf3x+0x9c>
 780:	91 50       	subi	r25, 0x01	; 1
 782:	a1 f0       	breq	.+40     	; 0x7ac <__addsf3x+0x9a>
 784:	ff 0f       	add	r31, r31
 786:	bb 1f       	adc	r27, r27
 788:	66 1f       	adc	r22, r22
 78a:	77 1f       	adc	r23, r23
 78c:	88 1f       	adc	r24, r24
 78e:	c2 f7       	brpl	.-16     	; 0x780 <__addsf3x+0x6e>
 790:	0e c0       	rjmp	.+28     	; 0x7ae <__addsf3x+0x9c>
 792:	ba 0f       	add	r27, r26
 794:	62 1f       	adc	r22, r18
 796:	73 1f       	adc	r23, r19
 798:	84 1f       	adc	r24, r20
 79a:	48 f4       	brcc	.+18     	; 0x7ae <__addsf3x+0x9c>
 79c:	87 95       	ror	r24
 79e:	77 95       	ror	r23
 7a0:	67 95       	ror	r22
 7a2:	b7 95       	ror	r27
 7a4:	f7 95       	ror	r31
 7a6:	9e 3f       	cpi	r25, 0xFE	; 254
 7a8:	08 f0       	brcs	.+2      	; 0x7ac <__addsf3x+0x9a>
 7aa:	b0 cf       	rjmp	.-160    	; 0x70c <__addsf3+0x28>
 7ac:	93 95       	inc	r25
 7ae:	88 0f       	add	r24, r24
 7b0:	08 f0       	brcs	.+2      	; 0x7b4 <__addsf3x+0xa2>
 7b2:	99 27       	eor	r25, r25
 7b4:	ee 0f       	add	r30, r30
 7b6:	97 95       	ror	r25
 7b8:	87 95       	ror	r24
 7ba:	08 95       	ret

000007bc <__fixunssfsi>:
 7bc:	0e 94 7a 04 	call	0x8f4	; 0x8f4 <__fp_splitA>
 7c0:	88 f0       	brcs	.+34     	; 0x7e4 <__fixunssfsi+0x28>
 7c2:	9f 57       	subi	r25, 0x7F	; 127
 7c4:	98 f0       	brcs	.+38     	; 0x7ec <__fixunssfsi+0x30>
 7c6:	b9 2f       	mov	r27, r25
 7c8:	99 27       	eor	r25, r25
 7ca:	b7 51       	subi	r27, 0x17	; 23
 7cc:	b0 f0       	brcs	.+44     	; 0x7fa <__fixunssfsi+0x3e>
 7ce:	e1 f0       	breq	.+56     	; 0x808 <__DATA_REGION_LENGTH__+0x8>
 7d0:	66 0f       	add	r22, r22
 7d2:	77 1f       	adc	r23, r23
 7d4:	88 1f       	adc	r24, r24
 7d6:	99 1f       	adc	r25, r25
 7d8:	1a f0       	brmi	.+6      	; 0x7e0 <__fixunssfsi+0x24>
 7da:	ba 95       	dec	r27
 7dc:	c9 f7       	brne	.-14     	; 0x7d0 <__fixunssfsi+0x14>
 7de:	14 c0       	rjmp	.+40     	; 0x808 <__DATA_REGION_LENGTH__+0x8>
 7e0:	b1 30       	cpi	r27, 0x01	; 1
 7e2:	91 f0       	breq	.+36     	; 0x808 <__DATA_REGION_LENGTH__+0x8>
 7e4:	0e 94 94 04 	call	0x928	; 0x928 <__fp_zero>
 7e8:	b1 e0       	ldi	r27, 0x01	; 1
 7ea:	08 95       	ret
 7ec:	0c 94 94 04 	jmp	0x928	; 0x928 <__fp_zero>
 7f0:	67 2f       	mov	r22, r23
 7f2:	78 2f       	mov	r23, r24
 7f4:	88 27       	eor	r24, r24
 7f6:	b8 5f       	subi	r27, 0xF8	; 248
 7f8:	39 f0       	breq	.+14     	; 0x808 <__DATA_REGION_LENGTH__+0x8>
 7fa:	b9 3f       	cpi	r27, 0xF9	; 249
 7fc:	cc f3       	brlt	.-14     	; 0x7f0 <__fixunssfsi+0x34>
 7fe:	86 95       	lsr	r24
 800:	77 95       	ror	r23
 802:	67 95       	ror	r22
 804:	b3 95       	inc	r27
 806:	d9 f7       	brne	.-10     	; 0x7fe <__fixunssfsi+0x42>
 808:	3e f4       	brtc	.+14     	; 0x818 <__DATA_REGION_LENGTH__+0x18>
 80a:	90 95       	com	r25
 80c:	80 95       	com	r24
 80e:	70 95       	com	r23
 810:	61 95       	neg	r22
 812:	7f 4f       	sbci	r23, 0xFF	; 255
 814:	8f 4f       	sbci	r24, 0xFF	; 255
 816:	9f 4f       	sbci	r25, 0xFF	; 255
 818:	08 95       	ret

0000081a <__floatunsisf>:
 81a:	e8 94       	clt
 81c:	09 c0       	rjmp	.+18     	; 0x830 <__floatsisf+0x12>

0000081e <__floatsisf>:
 81e:	97 fb       	bst	r25, 7
 820:	3e f4       	brtc	.+14     	; 0x830 <__floatsisf+0x12>
 822:	90 95       	com	r25
 824:	80 95       	com	r24
 826:	70 95       	com	r23
 828:	61 95       	neg	r22
 82a:	7f 4f       	sbci	r23, 0xFF	; 255
 82c:	8f 4f       	sbci	r24, 0xFF	; 255
 82e:	9f 4f       	sbci	r25, 0xFF	; 255
 830:	99 23       	and	r25, r25
 832:	a9 f0       	breq	.+42     	; 0x85e <__floatsisf+0x40>
 834:	f9 2f       	mov	r31, r25
 836:	96 e9       	ldi	r25, 0x96	; 150
 838:	bb 27       	eor	r27, r27
 83a:	93 95       	inc	r25
 83c:	f6 95       	lsr	r31
 83e:	87 95       	ror	r24
 840:	77 95       	ror	r23
 842:	67 95       	ror	r22
 844:	b7 95       	ror	r27
 846:	f1 11       	cpse	r31, r1
 848:	f8 cf       	rjmp	.-16     	; 0x83a <__floatsisf+0x1c>
 84a:	fa f4       	brpl	.+62     	; 0x88a <__stack+0x2b>
 84c:	bb 0f       	add	r27, r27
 84e:	11 f4       	brne	.+4      	; 0x854 <__floatsisf+0x36>
 850:	60 ff       	sbrs	r22, 0
 852:	1b c0       	rjmp	.+54     	; 0x88a <__stack+0x2b>
 854:	6f 5f       	subi	r22, 0xFF	; 255
 856:	7f 4f       	sbci	r23, 0xFF	; 255
 858:	8f 4f       	sbci	r24, 0xFF	; 255
 85a:	9f 4f       	sbci	r25, 0xFF	; 255
 85c:	16 c0       	rjmp	.+44     	; 0x88a <__stack+0x2b>
 85e:	88 23       	and	r24, r24
 860:	11 f0       	breq	.+4      	; 0x866 <__stack+0x7>
 862:	96 e9       	ldi	r25, 0x96	; 150
 864:	11 c0       	rjmp	.+34     	; 0x888 <__stack+0x29>
 866:	77 23       	and	r23, r23
 868:	21 f0       	breq	.+8      	; 0x872 <__stack+0x13>
 86a:	9e e8       	ldi	r25, 0x8E	; 142
 86c:	87 2f       	mov	r24, r23
 86e:	76 2f       	mov	r23, r22
 870:	05 c0       	rjmp	.+10     	; 0x87c <__stack+0x1d>
 872:	66 23       	and	r22, r22
 874:	71 f0       	breq	.+28     	; 0x892 <__stack+0x33>
 876:	96 e8       	ldi	r25, 0x86	; 134
 878:	86 2f       	mov	r24, r22
 87a:	70 e0       	ldi	r23, 0x00	; 0
 87c:	60 e0       	ldi	r22, 0x00	; 0
 87e:	2a f0       	brmi	.+10     	; 0x88a <__stack+0x2b>
 880:	9a 95       	dec	r25
 882:	66 0f       	add	r22, r22
 884:	77 1f       	adc	r23, r23
 886:	88 1f       	adc	r24, r24
 888:	da f7       	brpl	.-10     	; 0x880 <__stack+0x21>
 88a:	88 0f       	add	r24, r24
 88c:	96 95       	lsr	r25
 88e:	87 95       	ror	r24
 890:	97 f9       	bld	r25, 7
 892:	08 95       	ret

00000894 <__fp_inf>:
 894:	97 f9       	bld	r25, 7
 896:	9f 67       	ori	r25, 0x7F	; 127
 898:	80 e8       	ldi	r24, 0x80	; 128
 89a:	70 e0       	ldi	r23, 0x00	; 0
 89c:	60 e0       	ldi	r22, 0x00	; 0
 89e:	08 95       	ret

000008a0 <__fp_nan>:
 8a0:	9f ef       	ldi	r25, 0xFF	; 255
 8a2:	80 ec       	ldi	r24, 0xC0	; 192
 8a4:	08 95       	ret

000008a6 <__fp_pscA>:
 8a6:	00 24       	eor	r0, r0
 8a8:	0a 94       	dec	r0
 8aa:	16 16       	cp	r1, r22
 8ac:	17 06       	cpc	r1, r23
 8ae:	18 06       	cpc	r1, r24
 8b0:	09 06       	cpc	r0, r25
 8b2:	08 95       	ret

000008b4 <__fp_pscB>:
 8b4:	00 24       	eor	r0, r0
 8b6:	0a 94       	dec	r0
 8b8:	12 16       	cp	r1, r18
 8ba:	13 06       	cpc	r1, r19
 8bc:	14 06       	cpc	r1, r20
 8be:	05 06       	cpc	r0, r21
 8c0:	08 95       	ret

000008c2 <__fp_round>:
 8c2:	09 2e       	mov	r0, r25
 8c4:	03 94       	inc	r0
 8c6:	00 0c       	add	r0, r0
 8c8:	11 f4       	brne	.+4      	; 0x8ce <__fp_round+0xc>
 8ca:	88 23       	and	r24, r24
 8cc:	52 f0       	brmi	.+20     	; 0x8e2 <__fp_round+0x20>
 8ce:	bb 0f       	add	r27, r27
 8d0:	40 f4       	brcc	.+16     	; 0x8e2 <__fp_round+0x20>
 8d2:	bf 2b       	or	r27, r31
 8d4:	11 f4       	brne	.+4      	; 0x8da <__fp_round+0x18>
 8d6:	60 ff       	sbrs	r22, 0
 8d8:	04 c0       	rjmp	.+8      	; 0x8e2 <__fp_round+0x20>
 8da:	6f 5f       	subi	r22, 0xFF	; 255
 8dc:	7f 4f       	sbci	r23, 0xFF	; 255
 8de:	8f 4f       	sbci	r24, 0xFF	; 255
 8e0:	9f 4f       	sbci	r25, 0xFF	; 255
 8e2:	08 95       	ret

000008e4 <__fp_split3>:
 8e4:	57 fd       	sbrc	r21, 7
 8e6:	90 58       	subi	r25, 0x80	; 128
 8e8:	44 0f       	add	r20, r20
 8ea:	55 1f       	adc	r21, r21
 8ec:	59 f0       	breq	.+22     	; 0x904 <__fp_splitA+0x10>
 8ee:	5f 3f       	cpi	r21, 0xFF	; 255
 8f0:	71 f0       	breq	.+28     	; 0x90e <__fp_splitA+0x1a>
 8f2:	47 95       	ror	r20

000008f4 <__fp_splitA>:
 8f4:	88 0f       	add	r24, r24
 8f6:	97 fb       	bst	r25, 7
 8f8:	99 1f       	adc	r25, r25
 8fa:	61 f0       	breq	.+24     	; 0x914 <__fp_splitA+0x20>
 8fc:	9f 3f       	cpi	r25, 0xFF	; 255
 8fe:	79 f0       	breq	.+30     	; 0x91e <__fp_splitA+0x2a>
 900:	87 95       	ror	r24
 902:	08 95       	ret
 904:	12 16       	cp	r1, r18
 906:	13 06       	cpc	r1, r19
 908:	14 06       	cpc	r1, r20
 90a:	55 1f       	adc	r21, r21
 90c:	f2 cf       	rjmp	.-28     	; 0x8f2 <__fp_split3+0xe>
 90e:	46 95       	lsr	r20
 910:	f1 df       	rcall	.-30     	; 0x8f4 <__fp_splitA>
 912:	08 c0       	rjmp	.+16     	; 0x924 <__fp_splitA+0x30>
 914:	16 16       	cp	r1, r22
 916:	17 06       	cpc	r1, r23
 918:	18 06       	cpc	r1, r24
 91a:	99 1f       	adc	r25, r25
 91c:	f1 cf       	rjmp	.-30     	; 0x900 <__fp_splitA+0xc>
 91e:	86 95       	lsr	r24
 920:	71 05       	cpc	r23, r1
 922:	61 05       	cpc	r22, r1
 924:	08 94       	sec
 926:	08 95       	ret

00000928 <__fp_zero>:
 928:	e8 94       	clt

0000092a <__fp_szero>:
 92a:	bb 27       	eor	r27, r27
 92c:	66 27       	eor	r22, r22
 92e:	77 27       	eor	r23, r23
 930:	cb 01       	movw	r24, r22
 932:	97 f9       	bld	r25, 7
 934:	08 95       	ret

00000936 <__mulsf3>:
 936:	0e 94 ae 04 	call	0x95c	; 0x95c <__mulsf3x>
 93a:	0c 94 61 04 	jmp	0x8c2	; 0x8c2 <__fp_round>
 93e:	0e 94 53 04 	call	0x8a6	; 0x8a6 <__fp_pscA>
 942:	38 f0       	brcs	.+14     	; 0x952 <__mulsf3+0x1c>
 944:	0e 94 5a 04 	call	0x8b4	; 0x8b4 <__fp_pscB>
 948:	20 f0       	brcs	.+8      	; 0x952 <__mulsf3+0x1c>
 94a:	95 23       	and	r25, r21
 94c:	11 f0       	breq	.+4      	; 0x952 <__mulsf3+0x1c>
 94e:	0c 94 4a 04 	jmp	0x894	; 0x894 <__fp_inf>
 952:	0c 94 50 04 	jmp	0x8a0	; 0x8a0 <__fp_nan>
 956:	11 24       	eor	r1, r1
 958:	0c 94 95 04 	jmp	0x92a	; 0x92a <__fp_szero>

0000095c <__mulsf3x>:
 95c:	0e 94 72 04 	call	0x8e4	; 0x8e4 <__fp_split3>
 960:	70 f3       	brcs	.-36     	; 0x93e <__mulsf3+0x8>

00000962 <__mulsf3_pse>:
 962:	95 9f       	mul	r25, r21
 964:	c1 f3       	breq	.-16     	; 0x956 <__mulsf3+0x20>
 966:	95 0f       	add	r25, r21
 968:	50 e0       	ldi	r21, 0x00	; 0
 96a:	55 1f       	adc	r21, r21
 96c:	62 9f       	mul	r22, r18
 96e:	f0 01       	movw	r30, r0
 970:	72 9f       	mul	r23, r18
 972:	bb 27       	eor	r27, r27
 974:	f0 0d       	add	r31, r0
 976:	b1 1d       	adc	r27, r1
 978:	63 9f       	mul	r22, r19
 97a:	aa 27       	eor	r26, r26
 97c:	f0 0d       	add	r31, r0
 97e:	b1 1d       	adc	r27, r1
 980:	aa 1f       	adc	r26, r26
 982:	64 9f       	mul	r22, r20
 984:	66 27       	eor	r22, r22
 986:	b0 0d       	add	r27, r0
 988:	a1 1d       	adc	r26, r1
 98a:	66 1f       	adc	r22, r22
 98c:	82 9f       	mul	r24, r18
 98e:	22 27       	eor	r18, r18
 990:	b0 0d       	add	r27, r0
 992:	a1 1d       	adc	r26, r1
 994:	62 1f       	adc	r22, r18
 996:	73 9f       	mul	r23, r19
 998:	b0 0d       	add	r27, r0
 99a:	a1 1d       	adc	r26, r1
 99c:	62 1f       	adc	r22, r18
 99e:	83 9f       	mul	r24, r19
 9a0:	a0 0d       	add	r26, r0
 9a2:	61 1d       	adc	r22, r1
 9a4:	22 1f       	adc	r18, r18
 9a6:	74 9f       	mul	r23, r20
 9a8:	33 27       	eor	r19, r19
 9aa:	a0 0d       	add	r26, r0
 9ac:	61 1d       	adc	r22, r1
 9ae:	23 1f       	adc	r18, r19
 9b0:	84 9f       	mul	r24, r20
 9b2:	60 0d       	add	r22, r0
 9b4:	21 1d       	adc	r18, r1
 9b6:	82 2f       	mov	r24, r18
 9b8:	76 2f       	mov	r23, r22
 9ba:	6a 2f       	mov	r22, r26
 9bc:	11 24       	eor	r1, r1
 9be:	9f 57       	subi	r25, 0x7F	; 127
 9c0:	50 40       	sbci	r21, 0x00	; 0
 9c2:	9a f0       	brmi	.+38     	; 0x9ea <__mulsf3_pse+0x88>
 9c4:	f1 f0       	breq	.+60     	; 0xa02 <__mulsf3_pse+0xa0>
 9c6:	88 23       	and	r24, r24
 9c8:	4a f0       	brmi	.+18     	; 0x9dc <__mulsf3_pse+0x7a>
 9ca:	ee 0f       	add	r30, r30
 9cc:	ff 1f       	adc	r31, r31
 9ce:	bb 1f       	adc	r27, r27
 9d0:	66 1f       	adc	r22, r22
 9d2:	77 1f       	adc	r23, r23
 9d4:	88 1f       	adc	r24, r24
 9d6:	91 50       	subi	r25, 0x01	; 1
 9d8:	50 40       	sbci	r21, 0x00	; 0
 9da:	a9 f7       	brne	.-22     	; 0x9c6 <__mulsf3_pse+0x64>
 9dc:	9e 3f       	cpi	r25, 0xFE	; 254
 9de:	51 05       	cpc	r21, r1
 9e0:	80 f0       	brcs	.+32     	; 0xa02 <__mulsf3_pse+0xa0>
 9e2:	0c 94 4a 04 	jmp	0x894	; 0x894 <__fp_inf>
 9e6:	0c 94 95 04 	jmp	0x92a	; 0x92a <__fp_szero>
 9ea:	5f 3f       	cpi	r21, 0xFF	; 255
 9ec:	e4 f3       	brlt	.-8      	; 0x9e6 <__mulsf3_pse+0x84>
 9ee:	98 3e       	cpi	r25, 0xE8	; 232
 9f0:	d4 f3       	brlt	.-12     	; 0x9e6 <__mulsf3_pse+0x84>
 9f2:	86 95       	lsr	r24
 9f4:	77 95       	ror	r23
 9f6:	67 95       	ror	r22
 9f8:	b7 95       	ror	r27
 9fa:	f7 95       	ror	r31
 9fc:	e7 95       	ror	r30
 9fe:	9f 5f       	subi	r25, 0xFF	; 255
 a00:	c1 f7       	brne	.-16     	; 0x9f2 <__mulsf3_pse+0x90>
 a02:	fe 2b       	or	r31, r30
 a04:	88 0f       	add	r24, r24
 a06:	91 1d       	adc	r25, r1
 a08:	96 95       	lsr	r25
 a0a:	87 95       	ror	r24
 a0c:	97 f9       	bld	r25, 7
 a0e:	08 95       	ret

00000a10 <_exit>:
 a10:	f8 94       	cli

00000a12 <__stop_program>:
 a12:	ff cf       	rjmp	.-2      	; 0xa12 <__stop_program>
