=========================================================
Scheduler report file
Generated by stratus_hls 17.20-p100  (88533.190925)
On:          Tue Nov 17 22:53:00 2020
Project Dir: /work/shared/users/phd/jl3952/tutorials/systemc/stratus_examples/lab_loop_unrolling
Module:      dut
HLS Config:  UNROLL_FILL
=========================================================
Scheduler report for : gen_unvalidated_req_0                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_unvalidated_  8 (7:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  11 (10:TRUE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_prev_trig_reg_0                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_prev_  6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_busy_0                                                                                 
---------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_busy.use_vld  6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_stall_reg_full_0                                                                    
----------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_stall_reg  6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_reg_vld_0                                                                           
---------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_reg_vld    8 (7:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    11 (10:TRUE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld.o  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_active_0                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_vld_0                                                                                  
--------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_stalling_0                                                                             
-------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_stalling     4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_stalling     5 (4:TRUE)       --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_unacked_req_0                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_unacked_req  6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_next_trig_reg_0                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : thread1                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.m_busy_req_0.res  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din.m_stalling.reset  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout.m_req.m_trig_re  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din.m_busy_req_0.get  5 (4:FALSE)      --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din                   7 (6:TRUE)       --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
thread1.get           7 (6:TRUE)       --              FALSE  dut.cc,l:30,c:11 mapped                             
                                                                                                                  
din.m_busy_req_0.get  8 (7:FALSE)      --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din.data.get::nb_get  10 (9:FALSE)     --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
my_array.[0]          11 (10:TRUE)     --              FALSE  dut.h,l:60,c:13 -> (f:dut.cc,l:40,c:5->l:45,c:17)   
                                                                                                                  
my_array.[1]          12 (10:TRUE)     --              FALSE  dut.h,l:60,c:13 -> (f:dut.cc,l:40,c:5->l:45,c:17)   
                                                                                                                  
my_array.[2]          13 (10:TRUE)     --              FALSE  dut.h,l:60,c:13 -> (f:dut.cc,l:40,c:5->l:45,c:17)   
                                                                                                                  
my_array.[3]          14 (10:TRUE)     --              FALSE  dut.h,l:60,c:13 -> (f:dut.cc,l:40,c:5->l:45,c:17)   
                                                                                                                  
my_array.[4]          15 (10:TRUE)     --              FALSE  dut.h,l:60,c:13 -> (f:dut.cc,l:40,c:5->l:45,c:17)   
                                                                                                                  
my_array.[5]          16 (10:TRUE)     --              FALSE  dut.h,l:60,c:13 -> (f:dut.cc,l:40,c:5->l:45,c:17)   
                                                                                                                  
my_array.[6]          17 (10:TRUE)     --              FALSE  dut.h,l:60,c:13 -> (f:dut.cc,l:40,c:5->l:45,c:17)   
                                                                                                                  
my_array.[7]          18 (10:TRUE)     --              FALSE  dut.h,l:60,c:13 -> (f:dut.cc,l:40,c:5->l:45,c:17)   
                                                                                                                  
dout.data.put::nb_pu  19 (11:FALSE)    --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout                  19 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.m_trig_re  19 (11:FALSE)    --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout                  21 (13:TRUE)     --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
thread1.put           21 (13:TRUE)     --              FALSE  dut.cc,l:30,c:11 mapped                             
                                                                                                                  
my_array              23 (15:FALSE)    --              FALSE  dut.h,l:60,c:13 -> f:dut.cc,l:49,c:5                
                                                                                                                  
din.m_busy_req_0.get  24 (16:FALSE)    --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din                   26 (18:TRUE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
thread1.get           26 (18:TRUE)     --              FALSE  dut.cc,l:30,c:11 mapped                             
                                                                                                                  
i                     26 (18:TRUE)     --              FALSE  @trimmed to 0:0: (f:dut.cc,l:53,c:18)               
                                                                                                                  
din.m_busy_req_0.get  27 (19:FALSE)    --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din.data.get::nb_get  29 (21:FALSE)    --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
my_array              31 (23:FALSE)    --              FALSE  dut.h,l:60,c:13 -> f:dut.cc,l:58,c:21               
                                                                                                                  
i                     31 (23:FALSE)    --              FALSE  dut.cc,l:53,c:18 -> c:32                            
                                                                                                                  
                      31 (23:FALSE)    --              FALSE  f:dut.cc,l:58,c:37                                  
                                                                                                                  
my_array              32 (23:TRUE)     --              FALSE  dut.h,l:60,c:13 -> f:dut.cc,l:58,c:35               
                                                                                                                  
                      32 (23:TRUE)     --              FALSE  f:dut.cc,l:53,c:33                                  
                                                                                                                  
                      33 (23:TRUE)     --              FALSE  f:dut.cc,l:53,c:27                                  
                                                                                                                  
my_array              33 (23:TRUE)     --              FALSE  dut.h,l:60,c:13 -> f:dut.cc,l:58,c:21               
                                                                                                                  
i                     36 (25:TRUE)     --              FALSE  @trimmed to 0:0: (f:dut.cc,l:63,c:18)               
                                                                                                                  
sum                   36 (25:TRUE)     --              FALSE  @trimmed to 0:0: (f:dut.cc,l:62,c:21)               
                                                                                                                  
my_array              36 (25:TRUE)     --              FALSE  dut.h,l:60,c:13 -> f:dut.cc,l:60,c:17               
                                                                                                                  
my_array              37 (26:FALSE)    --              FALSE  dut.h,l:60,c:13 -> f:dut.cc,l:68,c:28               
                                                                                                                  
sum                   37 (26:FALSE)    --              FALSE  dut.cc,l:62,c:21 -> l:68,c:13                       
                                                                                                                  
i                     37 (26:FALSE)    --              FALSE  dut.cc,l:63,c:18 -> c:32                            
                                                                                                                  
                      37 (26:FALSE)    --              FALSE  f:dut.cc,l:63,c:33                                  
                                                                                                                  
                      38 (26:TRUE)     --              FALSE  f:dut.cc,l:63,c:27                                  
                                                                                                                  
my_array              38 (26:TRUE)     --              FALSE  dut.h,l:60,c:13 -> f:dut.cc,l:68,c:28               
                                                                                                                  
operator+=            38 (26:TRUE)     --              FALSE  dut.cc,l:68,c:17                                    
                                                                                                                  
out_val               38 (26:TRUE)     --              FALSE  @trimmed to 7:0: (f:dut.cc,l:51,c:18->l:71,c:9)     
                                                                                                                  
dout.data.put::nb_pu  42 (29:FALSE)    --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout                  42 (29:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.m_trig_re  42 (29:FALSE)    --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout                  44 (31:TRUE)     --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
thread1.put           44 (31:TRUE)     --              FALSE  dut.cc,l:30,c:11 mapped                             
                                                                                                                  
                                                                                                                  
