# 0前言

Xilinx关于时序收敛的文档常用有三个：

| UG949      | UltraFast 设计方法指南（适用于 Vivado Design Suite） |
| ---------- | ---------------------------------------------------- |
| **UG1292** | **UltraFast 设计方法时序收敛快捷参考指南**           |
| **UG906**  | **Vivado Design Suite 用户指南 设计分析与收敛技巧**  |

**UG1292** **可以作为时序收敛的快速参考手册，更系统直观的介绍时序收敛的方法，而**UG949**为更具体的手册用于查找具体信息。

目前三个文档在Xilinx官网均有中文版：https://china.xilinx.com/search/site-keyword-search.html#q=ug949

**UG1292**和**UG949**的基本理念：尽可能地把所有问题放在设计初期解决。**UG1292**手册内容只有10页，几乎涵盖所有时序违例的解决方法，提供了以下简化的分步骤快速收敛时序流程：

- **初始设计检查：**在实现设计前审核资源利用率、逻辑层次和时序约束。

- **时序基线：**在每个实现步骤后检查并解决时序违规，从而帮助布线后收敛时序。

- **时序违规解决：**识别建立时间违规或保持时间违规的根源，并解决时序违规。

手册内容如下：

| 页码 | 中文名称               |
| ---- | ---------------------- |
| 1    | 初始设计检查流程       |
| 2    | 时序基线流程           |
| 3    | 分析建立时间违规流程   |
| 4    | 解决保持时间违规流程   |
| 5    | 减少逻辑延迟流程       |
| 6    | 降低信号网络延迟流程 1 |
| 7    | 降低信号网络延迟流程 2 |
| 8    | 改善时钟偏差流程       |
| 9    | 改善时钟不确定性流程   |
| 10   | FAILFAST 报告概览      |

在设计后期，往往会面临牵一发而动全身的被动局面。即使一个小的改动都有可能花费很多的时间和精力甚至造成返工。就时序收敛而言，在定义设计规格时就要有所考虑；写代码时要从代码风格角度考虑对时序的影响；综合之后就要查看时序报告，检查设计潜在问题。

通过阅读文档，了解时序违例路径：

- *逻辑延迟占总延迟多大百分比时需要优化*
- *布线延迟占总延迟多大百分比时需要优化*
- *时钟歪斜和时钟不确定性超过哪个界限时需要优化*
- *WHS在哪个阶段超过哪个界限时需要优化*

在设计综合之后，就开始按照手册第一页流程对设计进行初始检查。当检查都过关之后，才可以进行下一页的操作。在设计后期，根据上述数值判定造成时序违例的主要因素，然后回到相应页码查看解决方案。

