Pour un build à neuf :

1. Vivado => "source D:/Telops/FIR-00251-Proc/scripts/gen_managed_projet_FPGA_SIZE.tcl" (génère le projet des IP).

2. Dans la fenêtre Sources, sélectionner tous les IP et faire Generate Output Products (génère les sources pour les IP).

**3.1 Dans la fenêtre Sources, sélectionner le core (Block Designs) et faire Generate Output Products (génère les sources pour le Block Design).
**3.2 Dans la fenêtre Sources, sélectionner le core_4DDR (Block Designs) et faire Generate Output Products (génère les sources pour le Block Design).


4. Aldec => compilation des sources en exécutant le .do (génère les .vhd à partir des .bde).

5. Vivado => "source D:/Telops/FIR-00251-Proc/scripts/DETECTEUR_project.tcl" (génère le projet DETECTEUR).

6. Dans le menu File > Export > Export Hardware faire Export to D:/Telops/FIR-00251-Proc/sdk/fir_00251_proc_DETECTEUR en laissant Include bitstream décoché.
   Renommer le .hdf généré en ajoutant le suffixe _FPGA_SIZE.

7. SDK => Ouvrir un workspace dans D:/Telops/FIR-00251-Proc/sdk/fir_00251_proc_DETECTEUR.

8. Ouvrir la XSCT Console et faire "source D:/Telops/FIR-00251-Proc/sdk/fir_00251_proc_DETECTEUR/build_DETECTEUR_project.tcl" (génère et compile les projets)

9. Vivado => Generate Bitstream et File > Export > Export Bitstream File à D:/Telops/FIR-00251-Proc/sdk/fir_00251_proc_DETECTEUR/fir_00251_proc_DETECTEUR.bit

10. Générer le .mcs avec le script D:/Telops/FIR-00251-Proc/bin/DETECTEUR/scripts/FPGA_SIZE/generatePromFile.batà


** Il n'est pas nécessaire de systématiquement générer les Output Products des 2 Block Designs. Cela dépend des firmwares qu'on prévoit builder. 