# ====================================================================
# 1. 主时钟约束 (Clock Constraint) - 关键！
# ====================================================================
# 【【【 请根据您的设计进行修改 】】】
# - 将 "clk" 替换为您顶层模块实际的时钟输入端口名。
# - 将 "5.000" 替换为您期望分析的时钟周期 (单位: ns)。
#   例如: 10.0ns = 100MHz, 5.0ns = 200MHz, 4.0ns = 250MHz
#
# 这个约束是让 Vivado 进行时序分析的基础。
create_clock -period 2.50 -name sys_clk [get_ports clk]

# ====================================================================
# 2. (可选但推荐) 复位伪路径约束 (False Path for Reset)
# ====================================================================
# 【【【 请根据您的设计进行修改 】】】
# - 将 "rst_n" 替换为您顶层模块实际的复位端口名。
#
# 这告诉 Vivado 不需要分析复位信号的时序路径，这在大多数设计中是安全的，
# 并且可以避免无关的时序错误报告。
set_false_path -from [get_ports rst_n]
# ====================================================================
# 注意：此文件【不包含】引脚分配 (PACKAGE_PIN) 或 I/O 标准 (IOSTANDARD) 约束。
# 因此，它仅用于在 Implementation 后查看【内部逻辑】的关键路径。
# Vivado 会自动放置 I/O 引脚并发出警告，这对于仅分析内部时序是正常的。
# ====================================================================