 
****************************************
Report : timing
        -path full
        -delay max
        -max_paths 1
Design : grid_io_bottomL_bottom
Version: Q-2019.12-SP4
--removed--
****************************************

Operating Conditions: tt_v1p1_25c   Library: scc40ulp_uhdc40_hvt_tt_v1p1_25c_basic
Wire Load Model Mode: top

  Startpoint: gfpga_pad_pinput_dchain_extmode_A2F[0]
              (input port clocked by CLK0)
  Endpoint: top_width_0_height_0_subtile_0__pin_a2f_o_0_[0]
            (output port clocked by CLK0)
  Path Group: CLK0
  Path Type: max

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  input external delay                                    0.00       0.00 f
  gfpga_pad_pinput_dchain_extmode_A2F[0] (in)             0.00       0.00 f
  U32/ZN (CLKINV8_7TR40)                                  0.03       0.03 r
  U33/ZN (INV4_7TR40)                                     0.02       0.05 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/gfpga_pad_pinput_dchain_extmode_A2F[0] (logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_)
                                                          0.00       0.05 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/soc_in_i (pinput_dchain_extmode)
                                                          0.00       0.05 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/d_i (pdelay_chain_tree_N15_log2_N4)
                                                          0.00       0.05 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_0__dcell/d_i (delay_cell)
                                                          0.00       0.05 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_0__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.11 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_0__dcell/d_o (delay_cell)
                                                          0.00       0.11 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_1__dcell/d_i (delay_cell)
                                                          0.00       0.11 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_1__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.17 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_1__dcell/d_o (delay_cell)
                                                          0.00       0.17 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_2__dcell/d_i (delay_cell)
                                                          0.00       0.17 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_2__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.23 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_2__dcell/d_o (delay_cell)
                                                          0.00       0.23 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_3__dcell/d_i (delay_cell)
                                                          0.00       0.23 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_3__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.29 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_3__dcell/d_o (delay_cell)
                                                          0.00       0.29 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_4__dcell/d_i (delay_cell)
                                                          0.00       0.29 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_4__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.36 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_4__dcell/d_o (delay_cell)
                                                          0.00       0.36 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_5__dcell/d_i (delay_cell)
                                                          0.00       0.36 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_5__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.42 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_5__dcell/d_o (delay_cell)
                                                          0.00       0.42 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_6__dcell/d_i (delay_cell)
                                                          0.00       0.42 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_6__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.48 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_6__dcell/d_o (delay_cell)
                                                          0.00       0.48 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_7__dcell/d_i (delay_cell)
                                                          0.00       0.48 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_7__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.54 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_7__dcell/d_o (delay_cell)
                                                          0.00       0.54 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_8__dcell/d_i (delay_cell)
                                                          0.00       0.54 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_8__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.61 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_8__dcell/d_o (delay_cell)
                                                          0.00       0.61 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_9__dcell/d_i (delay_cell)
                                                          0.00       0.61 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_9__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.67 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_9__dcell/d_o (delay_cell)
                                                          0.00       0.67 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_10__dcell/d_i (delay_cell)
                                                          0.00       0.67 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_10__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.73 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_10__dcell/d_o (delay_cell)
                                                          0.00       0.73 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_11__dcell/d_i (delay_cell)
                                                          0.00       0.73 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_11__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.79 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_11__dcell/d_o (delay_cell)
                                                          0.00       0.79 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_12__dcell/d_i (delay_cell)
                                                          0.00       0.79 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_12__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.86 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_12__dcell/d_o (delay_cell)
                                                          0.00       0.86 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_13__dcell/d_i (delay_cell)
                                                          0.00       0.86 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_13__dcell/SCELL/Z (CLKBUFV2_7TH40)
                                                          0.06       0.92 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/genblk1_13__dcell/d_o (delay_cell)
                                                          0.00       0.92 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/U4/ZN (MUX2NV1_7TH40)
                                                          0.07       0.98 r
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/U3/Z (AO1B2V1_7TH40)
                                                          0.06       1.04 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/U2/Z (CLKMUX2V2_7TH40)
                                                          0.11       1.15 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/U1/Z (MUX4V1_7TH40)
                                                          0.26       1.41 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/pdchain/d_o (pdelay_chain_tree_N15_log2_N4)
                                                          0.00       1.41 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__io_pi_pdc_ecb1_io_pi_pdc_ecb1_0_pinput_dchain_extmode_0_/fpga_in_o (pinput_dchain_extmode)
                                                          0.00       1.41 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__p_io_pdc_ecb1_scffi_p_io_pdc_ecb1_scffi_0/p_io_pdc_ecb1_scffi_p_io_pdc_ecb1_scffi_D[0] (logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__p_io_pdc_ecb1_scffi_p_io_pdc_ecb1_scffi)
                                                          0.00       1.41 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__p_io_pdc_ecb1_scffi_p_io_pdc_ecb1_scffi_0/U32/Z (AO22V4_7TR40)
                                                          0.09       1.50 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__p_io_pdc_ecb1_scffi_p_io_pdc_ecb1_scffi_0/U47/Z (AO22V4_7TR40)
                                                          0.07       1.57 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_0_logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__p_io_pdc_ecb1_scffi_p_io_pdc_ecb1_scffi_0/p_io_pdc_ecb1_scffi_p_io_pdc_ecb1_scffi_Q[0] (logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_physical_mode__pi_pdc_ecb1_pad_mode_pi_pdc_ecb1_pad_default_mode__p_io_pdc_ecb1_scffi_p_io_pdc_ecb1_scffi)
                                                          0.00       1.57 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/U6/Z (AO22V4_7TR40)
                                                          0.06       1.63 f
  logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1__0/io_pi_pdc_ecb1_a2f_o[0] (logical_tile_io_pi_pdc_ecb1_mode_io_pi_pdc_ecb1_)
                                                          0.00       1.63 f
  top_width_0_height_0_subtile_0__pin_a2f_o_0_[0] (out)
                                                          0.00       1.63 f
  data arrival time                                                  1.63

  max_delay                                               0.30       0.30
  clock uncertainty                                      -0.02       0.28
  output external delay                                   0.00       0.28
  data required time                                                 0.28
  --------------------------------------------------------------------------
  data required time                                                 0.28
  data arrival time                                                 -1.63
  --------------------------------------------------------------------------
  slack (VIOLATED)                                                  -1.35


  Startpoint: ccff_head[0]
              (input port clocked by PROG_CLK)
  Endpoint: grid_io_bottomL_bottom_config_group_mem_size140/pinput_dchain_extmode_EFPGA_CCFF_mem_EFPGA_CCFF_0__q_reg_reg
            (rising edge-triggered flip-flop clocked by PROG_CLK)
  Path Group: PROG_CLK
  Path Type: max

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock PROG_CLK (rise edge)                              0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                   10.00      10.00 r
  ccff_head[0] (in)                                       0.00      10.00 r
  grid_io_bottomL_bottom_config_group_mem_size140/ccff_head[0] (grid_io_bottomL_bottom_config_group_mem_size140)
                                                          0.00      10.00 r
  grid_io_bottomL_bottom_config_group_mem_size140/pinput_dchain_extmode_EFPGA_CCFF_mem_del1/Z (BUFV1_7TH40)
                                                          0.04      10.04 r
  grid_io_bottomL_bottom_config_group_mem_size140/pinput_dchain_extmode_EFPGA_CCFF_mem_del2/Z (BUFV1_7TH40)
                                                          0.06      10.10 r
  grid_io_bottomL_bottom_config_group_mem_size140/pinput_dchain_extmode_EFPGA_CCFF_mem_del3_0/Z (BUFV1_7TH40)
                                                          0.06      10.16 r
  grid_io_bottomL_bottom_config_group_mem_size140/pinput_dchain_extmode_EFPGA_CCFF_mem_EFPGA_CCFF_0__q_reg_reg/D (DRQV1_7TH40)
                                                          0.00      10.16 r
  data arrival time                                                 10.16

  clock PROG_CLK (rise edge)                             20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  clock uncertainty                                      -0.02      19.98
  grid_io_bottomL_bottom_config_group_mem_size140/pinput_dchain_extmode_EFPGA_CCFF_mem_EFPGA_CCFF_0__q_reg_reg/CK (DRQV1_7TH40)
                                                          0.00      19.98 r
  library setup time                                     -0.11      19.87
  data required time                                                19.87
  --------------------------------------------------------------------------
  data required time                                                19.87
  data arrival time                                                -10.16
  --------------------------------------------------------------------------
  slack (MET)                                                        9.71


1
