<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:08:50.850</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.09.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2020-0123931</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>내적 곱셈기 메커니즘</inventionTitle><inventionTitleEng>DOT PRODUCT MULTIPLIER MECHANISM</inventionTitleEng><openDate>2021.05.24</openDate><openNumber>10-2021-0058649</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.09.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>G06F 7/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 매트릭스 곱셈 연산을 용이하게 하는 장치가 개시된다. 이 장치는 내적 모드에서 작동하는 곱셈 하드웨어를 포함하되, 곱셈 하드웨어에 포함된 곱셈 단은 복수의 피승수에 대해 NxN 곱셈 연산을 수행하고 NxN 곱셈 연산의 결과들에 대해 덧셈 연산을 수행하는 다수의 비트 벡터(N)의 내적으로 구성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 매트릭스 곱셈 연산을 용이하게 하는 장치로서,내적 모드(a dot product mode)에서 작동하는 곱셈 하드웨어를 포함하되, 상기 곱셈 하드웨어에 포함된 곱셈 단(a multiplication stage)은 복수의 피승수에 대해 NxN 곱셈 연산을 수행하고 상기 NxN 곱셈 연산의 결과들에 대해 덧셈 연산을 수행하는 다수의 비트 벡터(N)의 내적으로 구성되는장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 곱셈 단은 상기 곱셈 연산을 수행하기 전에 상기 복수의 피승수 중 제1 피승수의 최상위(most significant) 비트와 최하위(least significant) 비트의 스왑을 추가로 수행하는장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 곱셈 단은 상기 곱셈 연산의 첫 번째 및 마지막 항을 0으로 줄이는장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 곱셈 하드웨어는 상기 곱셈 연산의 중간 항들에 대해 덧셈 연산을 수행하기 위한 덧셈 단을 더 포함하는장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 곱셈 하드웨어는 2N 매트릭스 곱셈 덧셈 연산을 수행하기 위한 기존 모드에서 동작하도록 더 구성되는장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 곱셈 하드웨어는 입력을 수신하고 상기 입력을 복수의 요소로 분리하는장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 곱셈 하드웨어는 상기 기존 모드에서 동작할지 또는 상기 내적 모드에서 동작할지 여부를 결정하는장치.</claim></claimInfo><claimInfo><claim>8. 내적 모드에서 곱셈 하드웨어를 동작시키는 것을 포함하는 매트릭스 곱셈 연산을 용이하게 하는 방법으로서,복수의 피승수에 대해 NxN 곱셈 연산을 수행하기 위한 다수의 비트 벡터(N)의 내적으로서 곱셈 단을 구성하는 단계와,상기 NxN 곱셈 연산의 결과들에 대해 덧셈 연산을 수행하는 단계를 포함하는방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 곱셈 연산을 수행하기 전에 상기 복수의 피승수 중 제1 피승수의 최상위 비트와 최하위 비트의 스왑을 수행하는 단계를 더 포함하는방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 곱셈 연산의 첫 번째 및 마지막 항을 0으로 줄이는 단계를 더 포함하는방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 곱셈 하드웨어의 덧셈 단에서 상기 곱셈 연산의 중간 항들에 대해 덧셈 연산을 수행하는 단계를 더 포함하는방법.</claim></claimInfo><claimInfo><claim>12. 제8항에 있어서,2N 매트릭스 곱셈 덧셈 연산을 수행하기 위한 기존 모드에서 동작하도록 상기 곱셈 하드웨어를 구성하는 단계를 더 포함하는방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 곱셈 하드웨어에서 입력을 수신하는 단계와,상기 입력을 복수의 요소로 분리하는 단계를 더 포함하는방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 곱셈 하드웨어가 상기 기존 모드에서 동작할지 또는 상기 내적 모드에서 동작할지 여부를 결정하는 단계를 더 포함하는방법.</claim></claimInfo><claimInfo><claim>15. 하드웨어 가속기로서,내적 모드에서 동작하는 곱셈 하드웨어를 포함하는 시스토릭 어레이를 포함하되,상기 곱셈 하드웨어에 포함된 곱셈 단은 복수의 피승수에 대해 NxN 곱셈 연산을 수행하고 상기 NxN 곱셈 연산의 결과들에 대해 덧셈 연산을 수행하기 위한 다수의 비트 벡터(N)의 내적으로서 구성되는하드웨어 가속기.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 곱셈 단은 상기 곱셈 연산을 수행하기 전에 상기 복수의 피승수 중 제1 피승수의 최상위 비트와 최하위 비트의 스왑을 추가로 수행하는하드웨어 가속기. </claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 곱셈 단은 상기 곱셈 연산의 첫 번째 및 마지막 항을 0으로 줄이는하드웨어 가속기.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 곱셈 하드웨어는 상기 곱셈 연산의 중간 항들에 대해 덧셈 연산을 수행하기 위한 덧셈 단을 더 포함하는하드웨어 가속기.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서,상기 곱셈 하드웨어는 2N 매트릭스 곱셈 덧셈 연산을 수행하기 위한 기존 모드에서 동작하도록 더 구성되는하드웨어 가속기.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 곱셈 하드웨어는 상기 기존 모드에서 동작할지 또는 상기 내적 모드에서 동작할지 여부를 결정하는하드웨어 가속기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>MATHEW, Nevin</engName><name>메튜 네빈</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***...</address><code> </code><country> </country><engName>MARWAHA, Shubra</engName><name>마와하 슈브라</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***...</address><code> </code><country> </country><engName>GARG, Ashutosh</engName><name>가그 아슈토시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.11.13</priorityApplicationDate><priorityApplicationNumber>16/682,225</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2020.09.24</receiptDate><receiptNumber>1-1-2020-1018642-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2020.09.25</receiptDate><receiptNumber>9-1-2020-9009351-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.09.21</receiptDate><receiptNumber>1-1-2023-1048764-87</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.09.21</receiptDate><receiptNumber>1-1-2023-1048820-46</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020200123931.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934594aeb5e350592c9f51f62be28fb779bb472663a2ed0615571669a9d4a61e27fe6886895767f0489e7eba35c382b2cddb2d6c6b43bee6fd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfca97580d9e5285e0a8d092554516f198cb8c8a4d6c26d7a508c4c4d337ab610deb2837569590e8d63a034792e2ebe0c1153f625d28a4d364</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>