//===- TableGen'erated file -------------------------------------*- C++ -*-===//
//
// Target Register Enum Values
//
// Automatically generated file, do not edit!
//
//===----------------------------------------------------------------------===//

namespace llvm {

namespace SP {
enum {
  NoRegister,
  D0 = 1,
  D1 = 2,
  D2 = 3,
  D3 = 4,
  D4 = 5,
  D5 = 6,
  D6 = 7,
  D7 = 8,
  D8 = 9,
  D9 = 10,
  D10 = 11,
  D11 = 12,
  D12 = 13,
  D13 = 14,
  D14 = 15,
  D15 = 16,
  F0 = 17,
  F1 = 18,
  F2 = 19,
  F3 = 20,
  F4 = 21,
  F5 = 22,
  F6 = 23,
  F7 = 24,
  F8 = 25,
  F9 = 26,
  F10 = 27,
  F11 = 28,
  F12 = 29,
  F13 = 30,
  F14 = 31,
  F15 = 32,
  F16 = 33,
  F17 = 34,
  F18 = 35,
  F19 = 36,
  F20 = 37,
  F21 = 38,
  F22 = 39,
  F23 = 40,
  F24 = 41,
  F25 = 42,
  F26 = 43,
  F27 = 44,
  F28 = 45,
  F29 = 46,
  F30 = 47,
  F31 = 48,
  FCC = 49,
  G0 = 50,
  G1 = 51,
  G2 = 52,
  G3 = 53,
  G4 = 54,
  G5 = 55,
  G6 = 56,
  G7 = 57,
  I0 = 58,
  I1 = 59,
  I2 = 60,
  I3 = 61,
  I4 = 62,
  I5 = 63,
  I6 = 64,
  I7 = 65,
  ICC = 66,
  L0 = 67,
  L1 = 68,
  L2 = 69,
  L3 = 70,
  L4 = 71,
  L5 = 72,
  L6 = 73,
  L7 = 74,
  O0 = 75,
  O1 = 76,
  O2 = 77,
  O3 = 78,
  O4 = 79,
  O5 = 80,
  O6 = 81,
  O7 = 82,
  Y = 83,
  NUM_TARGET_REGS 	// 84
};
}

// Subregister indices
namespace SP {
enum {
  NoSubRegister,
  sub_even,	// 1
  sub_odd,	// 2
  NUM_TARGET_SUBREGS = 3
};
}
} // End llvm namespace 
