/*
 * CDDL HEADER START
 *
 * The contents of this file are subject to the terms of the
 * Common Development and Distribution License, Version 1.0 only
 * (the "License").  You may not use this file except in compliance
 * with the License.
 *
 * You can obtain a copy of the license at usr/src/OPENSOLARIS.LICENSE
 * or http://www.opensolaris.org/os/licensing.
 * See the License for the specific language governing permissions
 * and limitations under the License.
 *
 * When distributing Covered Code, include this CDDL HEADER in each
 * file and include the License file at usr/src/OPENSOLARIS.LICENSE.
 * If applicable, add the following below this CDDL HEADER, with the
 * fields enclosed by brackets "[]" replaced with your own identifying
 * information: Portions Copyright [yyyy] [name of copyright owner]
 *
 * CDDL HEADER END
 */
/*
 * Copyright (c) 2001 by Sun Microsystems, Inc.
 * All rights reserved.
 */

#ifndef _SYS_WCI_MASKS_H
#define	_SYS_WCI_MASKS_H

#pragma ident	"%Z%%M%	%I%	%E% SMI"

#ifdef __cplusplus
extern "C" {
#endif

/*
 * This file was automatically generated from wci_regs.h
 * Each macro is of the form MASK_<register name>_<field name>.
 * The definitions are mask-high-word, mask-low-word, shift.
 */

#define	MASK_WCI_BOARD2CNID_ARRAY_RSVD_Z 0xffffffff, 0xffffff00, 8
#define	MASK_WCI_BOARD2CNID_ARRAY_DATA 0x0, 0xff, 0
#define	MASK_WCI_BOARD2CNID_CONTROL_RSVD_Z 0xffffffff, 0xfffffffe, 1
#define	MASK_WCI_BOARD2CNID_CONTROL_BOARD2CNID_ENABLE 0x0, 0x1, 0
#define	MASK_WCI_CA_BUSY_RSVD_Z 0xffffffff, 0x0, 32
#define	MASK_WCI_CA_BUSY_VECTOR 0x0, 0xffffffff, 0
#define	MASK_WCI_CA_CONFIG_RSVD_Z 0xffffffff, 0xffffffc0, 6
#define	MASK_WCI_CA_CONFIG_CLUSTER_DISABLE 0x0, 0x20, 5
#define	MASK_WCI_CA_CONFIG_REUSE_TIMEOUT_LIMIT 0x0, 0x1f, 0
#define	MASK_WCI_CA_ECC_ADDRESS_DATA 0x80000000, 0x0, 63
#define	MASK_WCI_CA_ECC_ADDRESS_UE 0x40000000, 0x0, 62
#define	MASK_WCI_CA_ECC_ADDRESS_PASSTHRU 0x20000000, 0x0, 61
#define	MASK_WCI_CA_ECC_ADDRESS_RSVD_Z 0x1fffffe0, 0x0, 37
#define	MASK_WCI_CA_ECC_ADDRESS_ADDR 0x1f, 0xffffffff, 0
#define	MASK_WCI_CA_ERROR_TRANSACTION_STATUS 0xf0000000, 0x0, 60
#define	MASK_WCI_CA_ERROR_TRANSACTION_ESR_REG 0x8000000, 0x0, 59
#define	MASK_WCI_CA_ERROR_TRANSACTION_ESR_INDEX 0x7800000, 0x0, 55
#define	MASK_WCI_CA_ERROR_TRANSACTION_CTID 0x7c0000, 0x0, 50
#define	MASK_WCI_CA_ERROR_TRANSACTION_TARGID 0x3fe00, 0x0, 41
#define	MASK_WCI_CA_ERROR_TRANSACTION_SECOND_ATRANSID 0x1e0, 0x0, 37
#define	MASK_WCI_CA_ERROR_TRANSACTION_FIRST_ATRANSID 0x1e, 0x0, 33
#define	MASK_WCI_CA_ERROR_TRANSACTION_CMD_GRANT_1 0x1, 0x0, 32
#define	MASK_WCI_CA_ERROR_TRANSACTION_CMD_GRANT_2 0x0, 0x80000000, 31
#define	MASK_WCI_CA_ERROR_TRANSACTION_REISSUE_PENDING_1 0x0, 0x40000000, 30
#define	MASK_WCI_CA_ERROR_TRANSACTION_REISSUE_PENDING_2 0x0, 0x20000000, 29
#define	MASK_WCI_CA_ERROR_TRANSACTION_TRANSID_RELEASED 0x0, 0x10000000, 28
#define	MASK_WCI_CA_ERROR_TRANSACTION_CONST_GRANT 0x0, 0x8000000, 27
#define	MASK_WCI_CA_ERROR_TRANSACTION_MAP_GRANT 0x0, 0x4000000, 26
#define	MASK_WCI_CA_ERROR_TRANSACTION_MAP_QUEUED 0x0, 0x2000000, 25
#define	MASK_WCI_CA_ERROR_TRANSACTION_REUSE_TIMEOUT 0x0, 0x1000000, 24
#define	MASK_WCI_CA_ERROR_TRANSACTION_DATA_TIMEOUT 0x0, 0x800000, 23
#define	MASK_WCI_CA_ERROR_TRANSACTION_APHASE_TIMEOUT 0x0, 0x400000, 22
#define	MASK_WCI_CA_ERROR_TRANSACTION_PKT_SENT 0x0, 0x200000, 21
#define	MASK_WCI_CA_ERROR_TRANSACTION_PKT_QUEUED 0x0, 0x100000, 20
#define	MASK_WCI_CA_ERROR_TRANSACTION_CPI_INVAL 0x0, 0x80000, 19
#define	MASK_WCI_CA_ERROR_TRANSACTION_CPI_QUEUED 0x0, 0x40000, 18
#define	MASK_WCI_CA_ERROR_TRANSACTION_CPI_ERR 0x0, 0x20000, 17
#define	MASK_WCI_CA_ERROR_TRANSACTION_CPI_RCV2 0x0, 0x10000, 16
#define	MASK_WCI_CA_ERROR_TRANSACTION_CPI_RCV1 0x0, 0x8000, 15
#define	MASK_WCI_CA_ERROR_TRANSACTION_DC_ATOM_ERR 0x0, 0x4000, 14
#define	MASK_WCI_CA_ERROR_TRANSACTION_DC_SND2 0x0, 0x2000, 13
#define	MASK_WCI_CA_ERROR_TRANSACTION_DC_RCV2 0x0, 0x1000, 12
#define	MASK_WCI_CA_ERROR_TRANSACTION_DC_ERR1 0x0, 0x800, 11
#define	MASK_WCI_CA_ERROR_TRANSACTION_PULL_LATE 0x0, 0x400, 10
#define	MASK_WCI_CA_ERROR_TRANSACTION_PULL_TIMEOUT 0x0, 0x200, 9
#define	MASK_WCI_CA_ERROR_TRANSACTION_PULL_CLEARED 0x0, 0x100, 8
#define	MASK_WCI_CA_ERROR_TRANSACTION_PULL_ERR 0x0, 0x80, 7
#define	MASK_WCI_CA_ERROR_TRANSACTION_PULL_OK 0x0, 0x40, 6
#define	MASK_WCI_CA_ERROR_TRANSACTION_SNOOP_LATE 0x0, 0x20, 5
#define	MASK_WCI_CA_ERROR_TRANSACTION_SNOOP2 0x0, 0x18, 3
#define	MASK_WCI_CA_ERROR_TRANSACTION_SNOOP1 0x0, 0x7, 0
#define	MASK_WCI_CA_ERROR_TRANSACTION_2_RSVD_Z 0xffffffff, 0xfffffff0, 4
#define	MASK_WCI_CA_ERROR_TRANSACTION_2_SNOOP2_LATE_REISSUE 0x0, 0x8, 3
#define	MASK_WCI_CA_ERROR_TRANSACTION_2_DC_RCV2_BARRIER 0x0, 0x4, 2
#define	MASK_WCI_CA_ERROR_TRANSACTION_2_CPI_BARRIER 0x0, 0x2, 1
#define	MASK_WCI_CA_ERROR_TRANSACTION_2_CPI_RCV2_BARRIER 0x0, 0x1, 0
#define	MASK_WCI_CA_ESR_0_RSVD_Z 0xffffffff, 0x80000000, 31
#define	MASK_WCI_CA_ESR_0_ACC_UNEXPECT_CPI_ACK 0x0, 0x40000000, 30
#define	MASK_WCI_CA_ESR_0_ACC_UNEXPECT_DC_ACK 0x0, 0x20000000, 29
#define	MASK_WCI_CA_ESR_0_ACC_UNEXPECT_PULL 0x0, 0x10000000, 28
#define	MASK_WCI_CA_ESR_0_ACC_UNEXPECT_REISSUE 0x0, 0x8000000, 27
#define	MASK_WCI_CA_ESR_0_ACC_ATOMIC_MAP_MISMATCH 0x0, 0x4000000, 26
#define	MASK_WCI_CA_ESR_0_ACC_UNMAPPED 0x0, 0x2000000, 25
#define	MASK_WCI_CA_ESR_0_ACC_UNCORRECTABLE_MTAG_ERROR 0x0, 0x1000000, 24
#define	MASK_WCI_CA_ESR_0_ACC_UNCORRECTABLE_DATA_ERROR 0x0, 0x800000, 23
#define	MASK_WCI_CA_ESR_0_ACC_CORRECTABLE_MTAG_ERROR 0x0, 0x400000, 22
#define	MASK_WCI_CA_ESR_0_ACC_CORRECTABLE_DATA_ERROR 0x0, 0x200000, 21
#define	MASK_WCI_CA_ESR_0_ACC_DSTAT_INCONSISTENT 0x0, 0x100000, 20
#define	MASK_WCI_CA_ESR_0_ACC_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x80000, 19
#define	MASK_WCI_CA_ESR_0_ACC_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x40000, 18
#define	MASK_WCI_CA_ESR_0_ACC_REMOTE_TIMEOUT 0x0, 0x20000, 17
#define	MASK_WCI_CA_ESR_0_ACC_LOCAL_TIMEOUT 0x0, 0x10000, 16
#define	MASK_WCI_CA_ESR_0_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_CA_ESR_0_UNEXPECT_CPI_ACK 0x0, 0x4000, 14
#define	MASK_WCI_CA_ESR_0_UNEXPECT_DC_ACK 0x0, 0x2000, 13
#define	MASK_WCI_CA_ESR_0_UNEXPECT_PULL 0x0, 0x1000, 12
#define	MASK_WCI_CA_ESR_0_UNEXPECT_REISSUE 0x0, 0x800, 11
#define	MASK_WCI_CA_ESR_0_ATOMIC_MAP_MISMATCH 0x0, 0x400, 10
#define	MASK_WCI_CA_ESR_0_UNMAPPED 0x0, 0x200, 9
#define	MASK_WCI_CA_ESR_0_UNCORRECTABLE_MTAG_ERROR 0x0, 0x100, 8
#define	MASK_WCI_CA_ESR_0_UNCORRECTABLE_DATA_ERROR 0x0, 0x80, 7
#define	MASK_WCI_CA_ESR_0_CORRECTABLE_MTAG_ERROR 0x0, 0x40, 6
#define	MASK_WCI_CA_ESR_0_CORRECTABLE_DATA_ERROR 0x0, 0x20, 5
#define	MASK_WCI_CA_ESR_0_DSTAT_INCONSISTENT 0x0, 0x10, 4
#define	MASK_WCI_CA_ESR_0_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x8, 3
#define	MASK_WCI_CA_ESR_0_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x4, 2
#define	MASK_WCI_CA_ESR_0_REMOTE_TIMEOUT 0x0, 0x2, 1
#define	MASK_WCI_CA_ESR_0_LOCAL_TIMEOUT 0x0, 0x1, 0
#define	MASK_WCI_CA_ESR_1_RSVD_Z 0xffffffff, 0xffe00000, 21
#define	MASK_WCI_CA_ESR_1_ACC_QLIMIT_TIMEOUT 0x0, 0x100000, 20
#define	MASK_WCI_CA_ESR_1_ACC_INTERNAL_ERROR 0x0, 0x80000, 19
#define	MASK_WCI_CA_ESR_1_ACC_CMMU_ECC_ERROR 0x0, 0x40000, 18
#define	MASK_WCI_CA_ESR_1_ACC_WRONG_CMD 0x0, 0x20000, 17
#define	MASK_WCI_CA_ESR_1_ACC_DATA_PHASE_TIMEOUT 0x0, 0x10000, 16
#define	MASK_WCI_CA_ESR_1_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_CA_ESR_1_RSVD_Y 0x0, 0x7fe0, 5
#define	MASK_WCI_CA_ESR_1_QLIMIT_TIMEOUT 0x0, 0x10, 4
#define	MASK_WCI_CA_ESR_1_INTERNAL_ERROR 0x0, 0x8, 3
#define	MASK_WCI_CA_ESR_1_CMMU_ECC_ERROR 0x0, 0x4, 2
#define	MASK_WCI_CA_ESR_1_WRONG_CMD 0x0, 0x2, 1
#define	MASK_WCI_CA_ESR_1_DATA_PHASE_TIMEOUT 0x0, 0x1, 0
#define	MASK_WCI_CA_ESR_MASK_RSVD_Z 0xffffffff, 0xffe00000, 21
#define	MASK_WCI_CA_ESR_MASK_QLIMIT_TIMEOUT 0x0, 0x100000, 20
#define	MASK_WCI_CA_ESR_MASK_INTERNAL_ERROR 0x0, 0x80000, 19
#define	MASK_WCI_CA_ESR_MASK_CMMU_ECC_ERROR 0x0, 0x40000, 18
#define	MASK_WCI_CA_ESR_MASK_WRONG_CMD 0x0, 0x20000, 17
#define	MASK_WCI_CA_ESR_MASK_DATA_PHASE_TIMEOUT 0x0, 0x10000, 16
#define	MASK_WCI_CA_ESR_MASK_RSVD_Y 0x0, 0x8000, 15
#define	MASK_WCI_CA_ESR_MASK_UNEXPECT_CPI_ACK 0x0, 0x4000, 14
#define	MASK_WCI_CA_ESR_MASK_UNEXPECT_DC_ACK 0x0, 0x2000, 13
#define	MASK_WCI_CA_ESR_MASK_UNEXPECT_PULL 0x0, 0x1000, 12
#define	MASK_WCI_CA_ESR_MASK_UNEXPECT_REISSUE 0x0, 0x800, 11
#define	MASK_WCI_CA_ESR_MASK_ATOMIC_MAP_MISMATCH 0x0, 0x400, 10
#define	MASK_WCI_CA_ESR_MASK_UNMAPPED 0x0, 0x200, 9
#define	MASK_WCI_CA_ESR_MASK_UNCORRECTABLE_MTAG_ERROR 0x0, 0x100, 8
#define	MASK_WCI_CA_ESR_MASK_UNCORRECTABLE_DATA_ERROR 0x0, 0x80, 7
#define	MASK_WCI_CA_ESR_MASK_CORRECTABLE_MTAG_ERROR 0x0, 0x40, 6
#define	MASK_WCI_CA_ESR_MASK_CORRECTABLE_DATA_ERROR 0x0, 0x20, 5
#define	MASK_WCI_CA_ESR_MASK_DSTAT_INCONSISTENT 0x0, 0x10, 4
#define	MASK_WCI_CA_ESR_MASK_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x8, 3
#define	MASK_WCI_CA_ESR_MASK_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x4, 2
#define	MASK_WCI_CA_ESR_MASK_REMOTE_TIMEOUT 0x0, 0x2, 1
#define	MASK_WCI_CA_ESR_MASK_LOCAL_TIMEOUT 0x0, 0x1, 0
#define	MASK_WCI_CA_FIRST_PACKET_0_ADDR 0xfc000000, 0x0, 58
#define	MASK_WCI_CA_FIRST_PACKET_0_RSVD_Z 0x3ffe000, 0x0, 45
#define	MASK_WCI_CA_FIRST_PACKET_0_RTRANSID 0x1ff0, 0x0, 36
#define	MASK_WCI_CA_FIRST_PACKET_0_SCNID 0xf, 0xf0000000, 28
#define	MASK_WCI_CA_FIRST_PACKET_0_RSVD_Y 0x0, 0xff00000, 20
#define	MASK_WCI_CA_FIRST_PACKET_0_RTID 0x0, 0xf8000, 15
#define	MASK_WCI_CA_FIRST_PACKET_0_SNID 0x0, 0x7800, 11
#define	MASK_WCI_CA_FIRST_PACKET_0_OPCODE 0x0, 0x7e0, 5
#define	MASK_WCI_CA_FIRST_PACKET_0_STRIPE 0x0, 0x10, 4
#define	MASK_WCI_CA_FIRST_PACKET_0_DNID 0x0, 0xf, 0
#define	MASK_WCI_CA_FIRST_PACKET_1_RSVD_Z 0xffffffff, 0x80000000, 31
#define	MASK_WCI_CA_FIRST_PACKET_1_ADDR 0x0, 0x7fffffff, 0
#define	MASK_WCI_CA_FREEZE_RSVD_Z 0xffffffff, 0x0, 32
#define	MASK_WCI_CA_FREEZE_VECTOR 0x0, 0xffffffff, 0
#define	MASK_WCI_CA_TIMEOUT_CONFIG_RSVD_Z 0xfc000000, 0x0, 58
#define	MASK_WCI_CA_TIMEOUT_CONFIG_DPHASE_DISABLE 0x2000000, 0x0, 57
#define	MASK_WCI_CA_TIMEOUT_CONFIG_DPHASE_FREEZE 0x1000000, 0x0, 56
#define	MASK_WCI_CA_TIMEOUT_CONFIG_RSVD_Y 0xc00000, 0x0, 54
#define	MASK_WCI_CA_TIMEOUT_CONFIG_DPHASE_DEST_MAG 0x300000, 0x0, 52
#define	MASK_WCI_CA_TIMEOUT_CONFIG_DPHASE_DEST_VAL 0xff000, 0x0, 44
#define	MASK_WCI_CA_TIMEOUT_CONFIG_RSVD_X 0xc00, 0x0, 42
#define	MASK_WCI_CA_TIMEOUT_CONFIG_DPHASE_PASS_MAG 0x300, 0x0, 40
#define	MASK_WCI_CA_TIMEOUT_CONFIG_DPHASE_PASS_VAL 0xff, 0x0, 32
#define	MASK_WCI_CA_TIMEOUT_CONFIG_RSVD_W 0x0, 0xc0000000, 30
#define	MASK_WCI_CA_TIMEOUT_CONFIG_APHASE_DISABLE 0x0, 0x20000000, 29
#define	MASK_WCI_CA_TIMEOUT_CONFIG_APHASE_FREEZE 0x0, 0x10000000, 28
#define	MASK_WCI_CA_TIMEOUT_CONFIG_RSVD_V 0x0, 0xc000000, 26
#define	MASK_WCI_CA_TIMEOUT_CONFIG_APHASE_MAG 0x0, 0x3000000, 24
#define	MASK_WCI_CA_TIMEOUT_CONFIG_APHASE_VAL 0x0, 0xff0000, 16
#define	MASK_WCI_CA_TIMEOUT_CONFIG_RSVD_U 0x0, 0x8000, 15
#define	MASK_WCI_CA_TIMEOUT_CONFIG_REUSE_DISABLE 0x0, 0x4000, 14
#define	MASK_WCI_CA_TIMEOUT_CONFIG_REUSE_FREEZE 0x0, 0x2000, 13
#define	MASK_WCI_CA_TIMEOUT_CONFIG_REUSE_MAG 0x0, 0x1800, 11
#define	MASK_WCI_CA_TIMEOUT_CONFIG_REUSE_VAL 0x0, 0x7ff, 0
#define	MASK_WCI_CA_TIMEOUT_CONFIG_2_RSVD_Z 0xffffffff, 0xfe000000, 25
#define	MASK_WCI_CA_TIMEOUT_CONFIG_2_SFI_TARGID_TIMEOUT_DISABLE 0x0, \
0x1000000, 24
#define	MASK_WCI_CA_TIMEOUT_CONFIG_2_RSVD_Y 0x0, 0x800000, 23
#define	MASK_WCI_CA_TIMEOUT_CONFIG_2_SFI_TARGID_TIMEOUT_SEL 0x0, 0x700000, 20
#define	MASK_WCI_CA_TIMEOUT_CONFIG_2_RSVD_X 0x0, 0xfc000, 14
#define	MASK_WCI_CA_TIMEOUT_CONFIG_2_LOC_REUSE_MAG 0x0, 0x3000, 12
#define	MASK_WCI_CA_TIMEOUT_CONFIG_2_RSVD_W 0x0, 0x800, 11
#define	MASK_WCI_CA_TIMEOUT_CONFIG_2_LOC_REUSE_VAL 0x0, 0x7ff, 0
#define	MASK_WCI_CCI_ESR_RSVD_Z 0xffffffff, 0xffc00000, 22
#define	MASK_WCI_CCI_ESR_ACC_PARITY 0x0, 0x200000, 21
#define	MASK_WCI_CCI_ESR_ACC_THRESHOLD 0x0, 0x100000, 20
#define	MASK_WCI_CCI_ESR_ACC_SRAM_AE 0x0, 0x80000, 19
#define	MASK_WCI_CCI_ESR_ACC_SRAM_UE 0x0, 0x40000, 18
#define	MASK_WCI_CCI_ESR_ACC_SRAM_CE 0x0, 0x20000, 17
#define	MASK_WCI_CCI_ESR_ACC_CE_COUNT_ZERO 0x0, 0x10000, 16
#define	MASK_WCI_CCI_ESR_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_CCI_ESR_RSVD_Y 0x0, 0x7fc0, 6
#define	MASK_WCI_CCI_ESR_PARITY 0x0, 0x20, 5
#define	MASK_WCI_CCI_ESR_THRESHOLD 0x0, 0x10, 4
#define	MASK_WCI_CCI_ESR_SRAM_AE 0x0, 0x8, 3
#define	MASK_WCI_CCI_ESR_SRAM_UE 0x0, 0x4, 2
#define	MASK_WCI_CCI_ESR_SRAM_CE 0x0, 0x2, 1
#define	MASK_WCI_CCI_ESR_CE_COUNT_ZERO 0x0, 0x1, 0
#define	MASK_WCI_CCI_ESR_MASK_RSVD_Z 0xffffffff, 0xffffffc0, 6
#define	MASK_WCI_CCI_ESR_MASK_PARITY 0x0, 0x20, 5
#define	MASK_WCI_CCI_ESR_MASK_THRESHOLD 0x0, 0x10, 4
#define	MASK_WCI_CCI_ESR_MASK_SRAM_AE 0x0, 0x8, 3
#define	MASK_WCI_CCI_ESR_MASK_SRAM_UE 0x0, 0x4, 2
#define	MASK_WCI_CCI_ESR_MASK_SRAM_CE 0x0, 0x2, 1
#define	MASK_WCI_CCI_ESR_MASK_CE_COUNT_ZERO 0x0, 0x1, 0
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_CCI_ROUTE_MAP0_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_CCI_ROUTE_MAP0_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_CCI_ROUTE_MAP1_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_CCI_ROUTE_MAP1_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_CLUSTER_CONFIG_RSVD_Z 0xffffffff, 0xfffffff8, 3
#define	MASK_WCI_CLUSTER_CONFIG_IN_AN_SSM 0x0, 0x4, 2
#define	MASK_WCI_CLUSTER_CONFIG_BAD_ECC_ON_WRITE_ERROR 0x0, 0x2, 1
#define	MASK_WCI_CLUSTER_CONFIG_ALLOW_MULTIPLE_HOPS 0x0, 0x1, 0
#define	MASK_WCI_CLUSTER_CTR_CTL_RSVD_Z 0xffffffff, 0xfffffe00, 9
#define	MASK_WCI_CLUSTER_CTR_CTL_ENABLE_ALL 0x0, 0x100, 8
#define	MASK_WCI_CLUSTER_CTR_CTL_CNT1_RECEIVED_INTERRUPT 0x0, 0x80, 7
#define	MASK_WCI_CLUSTER_CTR_CTL_CNT1_RECEIVED_ATOMIC 0x0, 0x40, 6
#define	MASK_WCI_CLUSTER_CTR_CTL_CNT1_RECEIVED_CACHEABLE_READ 0x0, 0x20, 5
#define	MASK_WCI_CLUSTER_CTR_CTL_CNT1_RECEIVED_CACHEABLE_WRITE 0x0, 0x10, 4
#define	MASK_WCI_CLUSTER_CTR_CTL_CNT0_RECEIVED_INTERRUPT 0x0, 0x8, 3
#define	MASK_WCI_CLUSTER_CTR_CTL_CNT0_RECEIVED_ATOMIC 0x0, 0x4, 2
#define	MASK_WCI_CLUSTER_CTR_CTL_CNT0_RECEIVED_CACHEABLE_READ 0x0, 0x2, 1
#define	MASK_WCI_CLUSTER_CTR_CTL_CNT0_RECEIVED_CACHEABLE_WRITE 0x0, 0x1, 0
#define	MASK_WCI_CLUSTER_ERROR_COUNT_VALUE 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_CLUSTER_ERROR_STATUS_ARRAY_RSVD_Z 0xffffffff, 0xffffffc0, 6
#define	MASK_WCI_CLUSTER_ERROR_STATUS_ARRAY_DISABLE_FAIL_FAST 0x0, 0x20, 5
#define	MASK_WCI_CLUSTER_ERROR_STATUS_ARRAY_NOT_VALID 0x0, 0x10, 4
#define	MASK_WCI_CLUSTER_ERROR_STATUS_ARRAY_VALUE 0x0, 0xf, 0
#define	MASK_WCI_CLUSTER_MEMBERS_BITS_MASK 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_CLUSTER_SYNC_SYNC_IN_PROGRESS 0x80000000, 0x0, 63
#define	MASK_WCI_CLUSTER_SYNC_RSVD_Z 0x7fffffff, 0x0, 32
#define	MASK_WCI_CLUSTER_SYNC_CAG_BUSY 0x0, 0xffffffff, 0
#define	MASK_WCI_CLUSTER_WRITE_LOCKOUT_MASK 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_CONFIG_RSVD_Z 0xffffe000, 0x0, 45
#define	MASK_WCI_CONFIG_WR_DIR_ON_RINV_MISS 0x1000, 0x0, 44
#define	MASK_WCI_CONFIG_WR_DIR_ON_RWS_MISS 0x800, 0x0, 43
#define	MASK_WCI_CONFIG_SAFARI_COMPLIANT_TARGID 0x400, 0x0, 42
#define	MASK_WCI_CONFIG_RSVD_Y 0x380, 0x0, 39
#define	MASK_WCI_CONFIG_CLUSTER_EARLY_REUSE_EN 0x40, 0x0, 38
#define	MASK_WCI_CONFIG_RESERVED_DEFAULT_0 0x20, 0x0, 37
#define	MASK_WCI_CONFIG_RA_NUMA_BYPASS_EN 0x10, 0x0, 36
#define	MASK_WCI_CONFIG_HA_DISABLE_UNEXP_SNID 0x8, 0x0, 35
#define	MASK_WCI_CONFIG_RA_DISABLE_UNEXP_SNID 0x4, 0x0, 34
#define	MASK_WCI_CONFIG_DC_CPI_SNID_DISABLE 0x2, 0x0, 33
#define	MASK_WCI_CONFIG_DBG_BYTEMASK_EN 0x1, 0x0, 32
#define	MASK_WCI_CONFIG_PARTNER_NODE_ID 0x0, 0xf0000000, 28
#define	MASK_WCI_CONFIG_CLUSTER_MODE 0x0, 0x8000000, 27
#define	MASK_WCI_CONFIG_RSVD_X 0x0, 0x4000000, 26
#define	MASK_WCI_CONFIG_NC_STRIPE_BY_ADDR 0x0, 0x2000000, 25
#define	MASK_WCI_CONFIG_ENABLE_INID 0x0, 0x1000000, 24
#define	MASK_WCI_CONFIG_STRIPE_BITS 0x0, 0xf00000, 20
#define	MASK_WCI_CONFIG_DEV_CONFIG_NODE_ID 0x0, 0xf8000, 15
#define	MASK_WCI_CONFIG_BOX_ID 0x0, 0x7e00, 9
#define	MASK_WCI_CONFIG_DEVICE_ID 0x0, 0x1f0, 4
#define	MASK_WCI_CONFIG_NODE_ID 0x0, 0xf, 0
#define	MASK_WCI_CSR_CONTROL_RSVD_Z 0xffffffff, 0xfffffffe, 1
#define	MASK_WCI_CSR_CONTROL_JTAG_WR_ONLY 0x0, 0x1, 0
#define	MASK_WCI_CSRA_ESR_RSVD_Z 0xffffffff, 0xf8000000, 27
#define	MASK_WCI_CSRA_ESR_ACC_TIMEOUT 0x0, 0x4000000, 26
#define	MASK_WCI_CSRA_ESR_ACC_PULL_TARGID_TIMEOUT 0x0, 0x2000000, 25
#define	MASK_WCI_CSRA_ESR_ACC_PULL_TIMEOUT 0x0, 0x1000000, 24
#define	MASK_WCI_CSRA_ESR_ACC_SRAM_ERROR 0x0, 0x800000, 23
#define	MASK_WCI_CSRA_ESR_ACC_PROTECTION_ERROR 0x0, 0x400000, 22
#define	MASK_WCI_CSRA_ESR_ACC_UNCORRECTABLE_MTAG_ERROR 0x0, 0x200000, 21
#define	MASK_WCI_CSRA_ESR_ACC_UNCORRECTABLE_DATA_ERROR 0x0, 0x100000, 20
#define	MASK_WCI_CSRA_ESR_ACC_CORRECTABLE_MTAG_ERROR 0x0, 0x80000, 19
#define	MASK_WCI_CSRA_ESR_ACC_CORRECTABLE_DATA_ERROR 0x0, 0x40000, 18
#define	MASK_WCI_CSRA_ESR_ACC_MTAG_NOT_GM 0x0, 0x20000, 17
#define	MASK_WCI_CSRA_ESR_ACC_MTAG_MISMATCH 0x0, 0x10000, 16
#define	MASK_WCI_CSRA_ESR_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_CSRA_ESR_RSVD_Y 0x0, 0x7800, 11
#define	MASK_WCI_CSRA_ESR_TIMEOUT 0x0, 0x400, 10
#define	MASK_WCI_CSRA_ESR_PULL_TARGID_TIMEOUT 0x0, 0x200, 9
#define	MASK_WCI_CSRA_ESR_PULL_TIMEOUT 0x0, 0x100, 8
#define	MASK_WCI_CSRA_ESR_SRAM_ERROR 0x0, 0x80, 7
#define	MASK_WCI_CSRA_ESR_PROTECTION_ERROR 0x0, 0x40, 6
#define	MASK_WCI_CSRA_ESR_UNCORRECTABLE_MTAG_ERROR 0x0, 0x20, 5
#define	MASK_WCI_CSRA_ESR_UNCORRECTABLE_DATA_ERROR 0x0, 0x10, 4
#define	MASK_WCI_CSRA_ESR_CORRECTABLE_MTAG_ERROR 0x0, 0x8, 3
#define	MASK_WCI_CSRA_ESR_CORRECTABLE_DATA_ERROR 0x0, 0x4, 2
#define	MASK_WCI_CSRA_ESR_MTAG_NOT_GM 0x0, 0x2, 1
#define	MASK_WCI_CSRA_ESR_MTAG_MISMATCH 0x0, 0x1, 0
#define	MASK_WCI_CSRA_ESR_MASK_RSVD_Z 0xffffffff, 0xfffff800, 11
#define	MASK_WCI_CSRA_ESR_MASK_TIMEOUT 0x0, 0x400, 10
#define	MASK_WCI_CSRA_ESR_MASK_PULL_TARGID_TIMEOUT 0x0, 0x200, 9
#define	MASK_WCI_CSRA_ESR_MASK_PULL_TIMEOUT 0x0, 0x100, 8
#define	MASK_WCI_CSRA_ESR_MASK_SRAM_ERROR 0x0, 0x80, 7
#define	MASK_WCI_CSRA_ESR_MASK_PROTECTION_ERROR 0x0, 0x40, 6
#define	MASK_WCI_CSRA_ESR_MASK_UNCORRECTABLE_MTAG_ERROR 0x0, 0x20, 5
#define	MASK_WCI_CSRA_ESR_MASK_UNCORRECTABLE_DATA_ERROR 0x0, 0x10, 4
#define	MASK_WCI_CSRA_ESR_MASK_CORRECTABLE_MTAG_ERROR 0x0, 0x8, 3
#define	MASK_WCI_CSRA_ESR_MASK_CORRECTABLE_DATA_ERROR 0x0, 0x4, 2
#define	MASK_WCI_CSRA_ESR_MASK_MTAG_NOT_GM 0x0, 0x2, 1
#define	MASK_WCI_CSRA_ESR_MASK_MTAG_MISMATCH 0x0, 0x1, 0
#define	MASK_WCI_CSRA_STATUS_RSVD_Z 0x80000000, 0x0, 63
#define	MASK_WCI_CSRA_STATUS_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_CSRA_STATUS_SCAR 0x4000000, 0x0, 58
#define	MASK_WCI_CSRA_STATUS_ATRANSID 0x3fe0000, 0x0, 49
#define	MASK_WCI_CSRA_STATUS_TARGID_3_TO_0 0x1c000, 0x0, 46
#define	MASK_WCI_CSRA_STATUS_CESR_NUMBER 0x3fc0, 0x0, 38
#define	MASK_WCI_CSRA_STATUS_RW 0x20, 0x0, 37
#define	MASK_WCI_CSRA_STATUS_NC_SLICE 0x1f, 0xe0000000, 29
#define	MASK_WCI_CSRA_STATUS_SF_ADDR_28_TO_5 0x0, 0x1fffffe0, 5
#define	MASK_WCI_CSRA_STATUS_FSM_STATE 0x0, 0x1c, 2
#define	MASK_WCI_CSRA_STATUS_TYPE 0x0, 0x3, 0
#define	MASK_WCI_CSRA_TIMEOUT_CONFIG_RSVD_Z 0xffffffff, 0xffe00000, 21
#define	MASK_WCI_CSRA_TIMEOUT_CONFIG_PULL_TARGID_FAIL_FAST_ENABLE 0x0, \
0x100000, 20
#define	MASK_WCI_CSRA_TIMEOUT_CONFIG_PULL_FAIL_FAST_ENABLE 0x0, 0x80000, 19
#define	MASK_WCI_CSRA_TIMEOUT_CONFIG_DISABLE 0x0, 0x40000, 18
#define	MASK_WCI_CSRA_TIMEOUT_CONFIG_FREEZE 0x0, 0x20000, 17
#define	MASK_WCI_CSRA_TIMEOUT_CONFIG_MAGNITUDE 0x0, 0x10000, 16
#define	MASK_WCI_CSRA_TIMEOUT_CONFIG_RD_TIMEOUT 0x0, 0xff00, 8
#define	MASK_WCI_CSRA_TIMEOUT_CONFIG_WR_TIMEOUT 0x0, 0xff, 0
#define	MASK_WCI_DC_ESR_RSVD_Z 0xffffffff, 0xfc000000, 26
#define	MASK_WCI_DC_ESR_ACC_DIF_TIMEOUT 0x0, 0x2000000, 25
#define	MASK_WCI_DC_ESR_ACC_DCI_D_ERR_DSTAT 0x0, 0x1000000, 24
#define	MASK_WCI_DC_ESR_ACC_DCO_CE 0x0, 0x800000, 23
#define	MASK_WCI_DC_ESR_ACC_DC_DIF_OVERFLOW 0x0, 0x400000, 22
#define	MASK_WCI_DC_ESR_ACC_DC_LAUNCH_QUEUE_OVERFLOW 0x0, 0x200000, 21
#define	MASK_WCI_DC_ESR_ACC_DCO_MAP_ERROR 0x0, 0x100000, 20
#define	MASK_WCI_DC_ESR_ACC_DCO_DATA_PARITY_ERROR 0x0, 0x80000, 19
#define	MASK_WCI_DC_ESR_ACC_DCI_D_ERR 0x0, 0x40000, 18
#define	MASK_WCI_DC_ESR_ACC_DCI_CPI_INVALID 0x0, 0x20000, 17
#define	MASK_WCI_DC_ESR_ACC_DCI_CPI_SNID_MISMATCH 0x0, 0x10000, 16
#define	MASK_WCI_DC_ESR_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_DC_ESR_RSVD_Y 0x0, 0x7c00, 10
#define	MASK_WCI_DC_ESR_DIF_TIMEOUT 0x0, 0x200, 9
#define	MASK_WCI_DC_ESR_DCI_D_ERR_DSTAT 0x0, 0x100, 8
#define	MASK_WCI_DC_ESR_DCO_CE 0x0, 0x80, 7
#define	MASK_WCI_DC_ESR_DC_DIF_OVERFLOW 0x0, 0x40, 6
#define	MASK_WCI_DC_ESR_DC_LAUNCH_QUEUE_OVERFLOW 0x0, 0x20, 5
#define	MASK_WCI_DC_ESR_DCO_MAP_ERROR 0x0, 0x10, 4
#define	MASK_WCI_DC_ESR_DCO_DATA_PARITY_ERROR 0x0, 0x8, 3
#define	MASK_WCI_DC_ESR_DCI_D_ERR 0x0, 0x4, 2
#define	MASK_WCI_DC_ESR_DCI_CPI_INVALID 0x0, 0x2, 1
#define	MASK_WCI_DC_ESR_DCI_CPI_SNID_MISMATCH 0x0, 0x1, 0
#define	MASK_WCI_DC_ESR_MASK_RSVD_Z 0xffffffff, 0xfffffc00, 10
#define	MASK_WCI_DC_ESR_MASK_DIF_TIMEOUT 0x0, 0x200, 9
#define	MASK_WCI_DC_ESR_MASK_DCI_D_ERR_DSTAT 0x0, 0x100, 8
#define	MASK_WCI_DC_ESR_MASK_DCO_CE 0x0, 0x80, 7
#define	MASK_WCI_DC_ESR_MASK_DC_DIF_OVERFLOW 0x0, 0x40, 6
#define	MASK_WCI_DC_ESR_MASK_DC_LAUNCH_QUEUE_OVERFLOW 0x0, 0x20, 5
#define	MASK_WCI_DC_ESR_MASK_DCO_MAP_ERROR 0x0, 0x10, 4
#define	MASK_WCI_DC_ESR_MASK_DCO_DATA_PARITY_ERROR 0x0, 0x8, 3
#define	MASK_WCI_DC_ESR_MASK_DCI_D_ERR 0x0, 0x4, 2
#define	MASK_WCI_DC_ESR_MASK_DCI_CPI_INVALID 0x0, 0x2, 1
#define	MASK_WCI_DC_ESR_MASK_DCI_CPI_SNID_MISMATCH 0x0, 0x1, 0
#define	MASK_WCI_DCI_STATE_RSVD_Z 0xffffffff, 0xff000000, 24
#define	MASK_WCI_DCI_STATE_DCI_D_ERR_DTARG 0x0, 0x800000, 23
#define	MASK_WCI_DCI_STATE_DCI_D_ERR_DTRANSID 0x0, 0x7fc000, 14
#define	MASK_WCI_DCI_STATE_DCI_CPI_ERR_DTARG 0x0, 0x2000, 13
#define	MASK_WCI_DCI_STATE_DCI_CPI_ERR_DTRANSID 0x0, 0x1ff0, 4
#define	MASK_WCI_DCI_STATE_DCI_CPI_ERR_SOURCE_NID 0x0, 0xf, 0
#define	MASK_WCI_DCO_CE_COUNT_RSVD_Z 0xffffffff, 0xffffff00, 8
#define	MASK_WCI_DCO_CE_COUNT_CE_COUNT 0x0, 0xff, 0
#define	MASK_WCI_DCO_STATE_LINK_0_LQ_OVERFLOW 0x80000000, 0x0, 63
#define	MASK_WCI_DCO_STATE_LINK_1_LQ_OVERFLOW 0x40000000, 0x0, 62
#define	MASK_WCI_DCO_STATE_LINK_2_LQ_OVERFLOW 0x20000000, 0x0, 61
#define	MASK_WCI_DCO_STATE_RSVD_Z 0x18000000, 0x0, 59
#define	MASK_WCI_DCO_STATE_LPBK_LQ_OVERFLOW 0x4000000, 0x0, 58
#define	MASK_WCI_DCO_STATE_CSR_LQ_OVERFLOW 0x2000000, 0x0, 57
#define	MASK_WCI_DCO_STATE_RSVD_Y 0x1f00000, 0x0, 52
#define	MASK_WCI_DCO_STATE_DCO_MAP_ERROR_DTARG 0x80000, 0x0, 51
#define	MASK_WCI_DCO_STATE_DCO_MAP_ERROR_DTRANSID 0x7fc00, 0x0, 42
#define	MASK_WCI_DCO_STATE_MTAG_ECC_ERROR_AID 0x3f8, 0x0, 35
#define	MASK_WCI_DCO_STATE_DATA_ECC_ERROR_AID 0x7, 0xf0000000, 28
#define	MASK_WCI_DCO_STATE_DATA_ECC_UE 0x0, 0x8000000, 27
#define	MASK_WCI_DCO_STATE_MTAG_ECC_UE 0x0, 0x4000000, 26
#define	MASK_WCI_DCO_STATE_MTAG_SYNDROME_0 0x0, 0x3c00000, 22
#define	MASK_WCI_DCO_STATE_MTAG_SYNDROME_1 0x0, 0x3c0000, 18
#define	MASK_WCI_DCO_STATE_DATA_SYNDROME_0 0x0, 0x3fe00, 9
#define	MASK_WCI_DCO_STATE_DATA_SYNDROME_1 0x0, 0x1ff, 0
#define	MASK_WCI_DIF_TIMEOUT_CNTL_RSVD_Z 0xffffffff, 0xfffff000, 12
#define	MASK_WCI_DIF_TIMEOUT_CNTL_TIMEOUT_DISABLE 0x0, 0x800, 11
#define	MASK_WCI_DIF_TIMEOUT_CNTL_TIMEOUT_FREEZE 0x0, 0x400, 10
#define	MASK_WCI_DIF_TIMEOUT_CNTL_TIMEOUT_MAG 0x0, 0x300, 8
#define	MASK_WCI_DIF_TIMEOUT_CNTL_TIMEOUT_VAL 0x0, 0xff, 0
#define	MASK_WCI_DIF_TIMEOUT_COUNT_RSVD_Z 0xffffffff, 0x0, 32
#define	MASK_WCI_DIF_TIMEOUT_COUNT_COUNT 0x0, 0xffffffff, 0
#define	MASK_WCI_DOMAIN_CONFIG_RSVD_Z 0xffffffff, 0xffff0000, 16
#define	MASK_WCI_DOMAIN_CONFIG_DOMAIN_MASK 0x0, 0xffff, 0
#define	MASK_WCI_EMISS_CNTL_ARRAY_RSVD_Z 0xfff80000, 0x0, 51
#define	MASK_WCI_EMISS_CNTL_ARRAY_AUTO_RESET_ACTIVE 0x40000, 0x0, 50
#define	MASK_WCI_EMISS_CNTL_ARRAY_ENABLED 0x20000, 0x0, 49
#define	MASK_WCI_EMISS_CNTL_ARRAY_ADDRESS 0x1ffff, 0xfffff000, 12
#define	MASK_WCI_EMISS_CNTL_ARRAY_NID 0x0, 0xf00, 8
#define	MASK_WCI_EMISS_CNTL_ARRAY_LENGTH 0x0, 0xc0, 6
#define	MASK_WCI_EMISS_CNTL_ARRAY_EVENT0 0x0, 0x38, 3
#define	MASK_WCI_EMISS_CNTL_ARRAY_EVENT1 0x0, 0x7, 0
#define	MASK_WCI_EMISS_DATA_ARRAY_RSVD_Z 0xfffff000, 0x0, 44
#define	MASK_WCI_EMISS_DATA_ARRAY_EVENT0_COUNT 0xffc, 0x0, 34
#define	MASK_WCI_EMISS_DATA_ARRAY_EVENT1_COUNT 0x3, 0xff000000, 24
#define	MASK_WCI_EMISS_DATA_ARRAY_EVENT0_COUNT_ALL 0x0, 0xfff000, 12
#define	MASK_WCI_EMISS_DATA_ARRAY_EVENT1_COUNT_ALL 0x0, 0xfff, 0
#define	MASK_WCI_EMISS_RESET_CTL_RSVD_Z 0xffffffff, 0xffc00000, 22
#define	MASK_WCI_EMISS_RESET_CTL_AUTO_RESET_MASK 0x0, 0x3ff000, 12
#define	MASK_WCI_EMISS_RESET_CTL_COUNT 0x0, 0xfff, 0
#define	MASK_WCI_ERROR_INDUCEMENT_RSVD_Z 0xff000000, 0x0, 56
#define	MASK_WCI_ERROR_INDUCEMENT_INTERNAL_SRAM_VECTOR 0xfe0000, 0x0, 49
#define	MASK_WCI_ERROR_INDUCEMENT_HMQ_P 0x10000, 0x0, 48
#define	MASK_WCI_ERROR_INDUCEMENT_SLQ_P 0x8000, 0x0, 47
#define	MASK_WCI_ERROR_INDUCEMENT_SFQ_P 0x4000, 0x0, 46
#define	MASK_WCI_ERROR_INDUCEMENT_SRAM_ECC_XOR_2_SELECT 0x3f00, 0x0, 40
#define	MASK_WCI_ERROR_INDUCEMENT_SRAM_ECC_XOR_1_SELECT 0xfc, 0x0, 34
#define	MASK_WCI_ERROR_INDUCEMENT_SRAM_P 0x3, 0x0, 32
#define	MASK_WCI_ERROR_INDUCEMENT_MTAG_ECC0_XOR 0x0, 0xf0000000, 28
#define	MASK_WCI_ERROR_INDUCEMENT_MTAG_ECC1_XOR 0x0, 0xf000000, 24
#define	MASK_WCI_ERROR_INDUCEMENT_MTAG0_XOR 0x0, 0xe00000, 21
#define	MASK_WCI_ERROR_INDUCEMENT_MTAG1_XOR 0x0, 0x1c0000, 18
#define	MASK_WCI_ERROR_INDUCEMENT_ECC0_XOR 0x0, 0x3fe00, 9
#define	MASK_WCI_ERROR_INDUCEMENT_ECC1_XOR 0x0, 0x1ff, 0
#define	MASK_WCI_ERROR_PAUSE_TIMER_HOLD_RSVD_Z 0xffffffff, 0xffffff00, 8
#define	MASK_WCI_ERROR_PAUSE_TIMER_HOLD_CA_APHASE 0x0, 0x80, 7
#define	MASK_WCI_ERROR_PAUSE_TIMER_HOLD_CA_DPHASE 0x0, 0x40, 6
#define	MASK_WCI_ERROR_PAUSE_TIMER_HOLD_CA_REUSE 0x0, 0x20, 5
#define	MASK_WCI_ERROR_PAUSE_TIMER_HOLD_RESERVED 0x0, 0x10, 4
#define	MASK_WCI_ERROR_PAUSE_TIMER_HOLD_RA_CLUSTER_PRIMARY 0x0, 0x8, 3
#define	MASK_WCI_ERROR_PAUSE_TIMER_HOLD_RA_SSM_PRIMARY 0x0, 0x4, 2
#define	MASK_WCI_ERROR_PAUSE_TIMER_HOLD_HA_PRIMARY 0x0, 0x2, 1
#define	MASK_WCI_ERROR_PAUSE_TIMER_HOLD_SA_PRIMARY 0x0, 0x1, 0
#define	MASK_WCI_ERROR_SUMMARY_RSVD_Z 0xffffffff, 0xfffff800, 11
#define	MASK_WCI_ERROR_SUMMARY_CCI_ERROR 0x0, 0x400, 10
#define	MASK_WCI_ERROR_SUMMARY_REQUEST_AGENT_ERROR 0x0, 0x200, 9
#define	MASK_WCI_ERROR_SUMMARY_HOME_AGENT_ERROR 0x0, 0x100, 8
#define	MASK_WCI_ERROR_SUMMARY_SLAVE_AGENT_ERROR 0x0, 0x80, 7
#define	MASK_WCI_ERROR_SUMMARY_CLUSTER_AGENT_ERROR 0x0, 0x40, 6
#define	MASK_WCI_ERROR_SUMMARY_CSR_AGENT_ERROR 0x0, 0x20, 5
#define	MASK_WCI_ERROR_SUMMARY_LC_ERROR 0x0, 0x10, 4
#define	MASK_WCI_ERROR_SUMMARY_SFI_ERROR 0x0, 0x8, 3
#define	MASK_WCI_ERROR_SUMMARY_SFQ_ERROR 0x0, 0x4, 2
#define	MASK_WCI_ERROR_SUMMARY_DC_ERROR 0x0, 0x2, 1
#define	MASK_WCI_ERROR_SUMMARY_HLI_ERROR 0x0, 0x1, 0
#define	MASK_WCI_FIRST_ERROR_TIME_STICK_TIME 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_FO_ROUTE_MAP_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_FO_ROUTE_MAP_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_FO_ROUTE_MAP_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_FO_ROUTE_MAP_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_FO_ROUTE_MAP_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_FO_ROUTE_MAP_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_FO_ROUTE_MAP_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_FO_ROUTE_MAP_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_FO_ROUTE_MAP_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_FO_ROUTE_MAP_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_FO_ROUTE_MAP_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_FO_ROUTE_MAP_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_FO_ROUTE_MAP_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_FO_ROUTE_MAP_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_FO_ROUTE_MAP_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_FO_ROUTE_MAP_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_FO_ROUTE_MAP_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_FO_TNID_MAP_RSVD_Z 0xffffffff, 0xfffff000, 12
#define	MASK_WCI_FO_TNID_MAP_LINK2_TNID 0x0, 0xf00, 8
#define	MASK_WCI_FO_TNID_MAP_LINK1_TNID 0x0, 0xf0, 4
#define	MASK_WCI_FO_TNID_MAP_LINK0_TNID 0x0, 0xf, 0
#define	MASK_WCI_GENERATES_CESR_NUMBER_RSVD_Z 0xfffffffe, 0x0, 33
#define	MASK_WCI_GENERATES_CESR_NUMBER_ENABLE 0x1, 0x0, 32
#define	MASK_WCI_GENERATES_CESR_NUMBER_DEVICE_VECTOR 0x0, 0xffffffff, 0
#define	MASK_WCI_GLOBAL_EMISS_COUNTER_RSVD_Z 0xffffffff, 0xff000000, 24
#define	MASK_WCI_GLOBAL_EMISS_COUNTER_COUNT 0x0, 0xffffff, 0
#define	MASK_WCI_GNID_MAP0_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_GNID_MAP0_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_GNID_MAP0_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_GNID_MAP0_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_GNID_MAP0_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_GNID_MAP0_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_GNID_MAP0_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_GNID_MAP0_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_GNID_MAP0_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_GNID_MAP0_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_GNID_MAP0_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_GNID_MAP0_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_GNID_MAP0_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_GNID_MAP0_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_GNID_MAP0_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_GNID_MAP0_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_GNID_MAP0_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_GNID_MAP0_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_GNID_MAP0_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_GNID_MAP0_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_GNID_MAP0_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_GNID_MAP0_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_GNID_MAP0_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_GNID_MAP0_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_GNID_MAP0_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_GNID_MAP0_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_GNID_MAP0_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_GNID_MAP0_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_GNID_MAP0_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_GNID_MAP0_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_GNID_MAP0_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_GNID_MAP0_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_GNID_MAP1_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_GNID_MAP1_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_GNID_MAP1_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_GNID_MAP1_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_GNID_MAP1_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_GNID_MAP1_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_GNID_MAP1_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_GNID_MAP1_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_GNID_MAP1_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_GNID_MAP1_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_GNID_MAP1_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_GNID_MAP1_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_GNID_MAP1_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_GNID_MAP1_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_GNID_MAP1_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_GNID_MAP1_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_GNID_MAP1_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_GNID_MAP1_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_GNID_MAP1_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_GNID_MAP1_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_GNID_MAP1_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_GNID_MAP1_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_GNID_MAP1_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_GNID_MAP1_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_GNID_MAP1_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_GNID_MAP1_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_GNID_MAP1_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_GNID_MAP1_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_GNID_MAP1_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_GNID_MAP1_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_GNID_MAP1_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_GNID_MAP1_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_HA_BUSY_RSVD_Z 0xffffffff, 0xffff0000, 16
#define	MASK_WCI_HA_BUSY_VECTOR 0x0, 0xffff, 0
#define	MASK_WCI_HA_CONFIG_RSVD_Z 0xffffffff, 0xfffffe00, 9
#define	MASK_WCI_HA_CONFIG_SNID_IN_MASK 0x0, 0x100, 8
#define	MASK_WCI_HA_CONFIG_DISABLE_SAME_BOX_OPT 0x0, 0x80, 7
#define	MASK_WCI_HA_CONFIG_MIGRATORY_SHARING_CTRL 0x0, 0x7f, 0
#define	MASK_WCI_HA_ECC_ADDRESS_DATA 0x80000000, 0x0, 63
#define	MASK_WCI_HA_ECC_ADDRESS_UE 0x40000000, 0x0, 62
#define	MASK_WCI_HA_ECC_ADDRESS_RSVD_Z 0x3ffff800, 0x0, 43
#define	MASK_WCI_HA_ECC_ADDRESS_ADDR 0x7ff, 0xfffffff0, 4
#define	MASK_WCI_HA_ECC_ADDRESS_RSVD_Y 0x0, 0xf, 0
#define	MASK_WCI_HA_ERROR_ADDRESS_ESR_REG 0x80000000, 0x0, 63
#define	MASK_WCI_HA_ERROR_ADDRESS_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_HA_ERROR_ADDRESS_RSVD_Z 0x7fff800, 0x0, 43
#define	MASK_WCI_HA_ERROR_ADDRESS_ADDR 0x7ff, 0xfffffff0, 4
#define	MASK_WCI_HA_ERROR_ADDRESS_RSVD_Y 0x0, 0xf, 0
#define	MASK_WCI_HA_ESR_0_RSVD_Z 0xffffffff, 0xe0000000, 29
#define	MASK_WCI_HA_ESR_0_ACC_UNEXPECTED_SNID 0x0, 0x10000000, 28
#define	MASK_WCI_HA_ESR_0_ACC_ADDRESS_NOT_MAPPED_IO 0x0, 0x8000000, 27
#define	MASK_WCI_HA_ESR_0_ACC_DIR_PARITY_ERROR 0x0, 0x4000000, 26
#define	MASK_WCI_HA_ESR_0_ACC_NOT_EXPECTED_COMPL 0x0, 0x2000000, 25
#define	MASK_WCI_HA_ESR_0_ACC_ILLEGAL_SENDER 0x0, 0x1000000, 24
#define	MASK_WCI_HA_ESR_0_ACC_WRONG_CMD 0x0, 0x800000, 23
#define	MASK_WCI_HA_ESR_0_ACC_UNCORRECTABLE_MTAG_ERROR 0x0, 0x400000, 22
#define	MASK_WCI_HA_ESR_0_ACC_UNCORRECTABLE_DATA_ERROR 0x0, 0x200000, 21
#define	MASK_WCI_HA_ESR_0_ACC_CORRECTABLE_MTAG_ERROR 0x0, 0x100000, 20
#define	MASK_WCI_HA_ESR_0_ACC_CORRECTABLE_DATA_ERROR 0x0, 0x80000, 19
#define	MASK_WCI_HA_ESR_0_ACC_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x40000, 18
#define	MASK_WCI_HA_ESR_0_ACC_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x20000, 17
#define	MASK_WCI_HA_ESR_0_ACC_TIMEOUT 0x0, 0x10000, 16
#define	MASK_WCI_HA_ESR_0_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_HA_ESR_0_RSVD_Y 0x0, 0x6000, 13
#define	MASK_WCI_HA_ESR_0_UNEXPECTED_SNID 0x0, 0x1000, 12
#define	MASK_WCI_HA_ESR_0_ADDRESS_NOT_MAPPED_IO 0x0, 0x800, 11
#define	MASK_WCI_HA_ESR_0_DIR_PARITY_ERROR 0x0, 0x400, 10
#define	MASK_WCI_HA_ESR_0_NOT_EXPECTED_COMPL 0x0, 0x200, 9
#define	MASK_WCI_HA_ESR_0_ILLEGAL_SENDER 0x0, 0x100, 8
#define	MASK_WCI_HA_ESR_0_WRONG_CMD 0x0, 0x80, 7
#define	MASK_WCI_HA_ESR_0_UNCORRECTABLE_MTAG_ERROR 0x0, 0x40, 6
#define	MASK_WCI_HA_ESR_0_UNCORRECTABLE_DATA_ERROR 0x0, 0x20, 5
#define	MASK_WCI_HA_ESR_0_CORRECTABLE_MTAG_ERROR 0x0, 0x10, 4
#define	MASK_WCI_HA_ESR_0_CORRECTABLE_DATA_ERROR 0x0, 0x8, 3
#define	MASK_WCI_HA_ESR_0_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x4, 2
#define	MASK_WCI_HA_ESR_0_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x2, 1
#define	MASK_WCI_HA_ESR_0_TIMEOUT 0x0, 0x1, 0
#define	MASK_WCI_HA_ESR_1_RSVD_Z 0xffffffff, 0xffc00000, 22
#define	MASK_WCI_HA_ESR_1_ACC_GNR_ERR 0x0, 0x200000, 21
#define	MASK_WCI_HA_ESR_1_ACC_HW_ERR 0x0, 0x100000, 20
#define	MASK_WCI_HA_ESR_1_ACC_ADDRESS_NOT_MAPPED 0x0, 0x80000, 19
#define	MASK_WCI_HA_ESR_1_ACC_DSTAT_INCONSISTENT 0x0, 0x40000, 18
#define	MASK_WCI_HA_ESR_1_ACC_MTAG_NOT_GM 0x0, 0x20000, 17
#define	MASK_WCI_HA_ESR_1_ACC_UNEXPECTED_MTAG 0x0, 0x10000, 16
#define	MASK_WCI_HA_ESR_1_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_HA_ESR_1_RSVD_Y 0x0, 0x7fc0, 6
#define	MASK_WCI_HA_ESR_1_GNR_ERR 0x0, 0x20, 5
#define	MASK_WCI_HA_ESR_1_HW_ERR 0x0, 0x10, 4
#define	MASK_WCI_HA_ESR_1_ADDRESS_NOT_MAPPED 0x0, 0x8, 3
#define	MASK_WCI_HA_ESR_1_DSTAT_INCONSISTENT 0x0, 0x4, 2
#define	MASK_WCI_HA_ESR_1_MTAG_NOT_GM 0x0, 0x2, 1
#define	MASK_WCI_HA_ESR_1_UNEXPECTED_MTAG 0x0, 0x1, 0
#define	MASK_WCI_HA_ESR_MASK_RSVD_Z 0xffffffff, 0xffc00000, 22
#define	MASK_WCI_HA_ESR_MASK_GNR_ERR 0x0, 0x200000, 21
#define	MASK_WCI_HA_ESR_MASK_HW_ERR 0x0, 0x100000, 20
#define	MASK_WCI_HA_ESR_MASK_ADDRESS_NOT_MAPPED 0x0, 0x80000, 19
#define	MASK_WCI_HA_ESR_MASK_DSTAT_INCONSISTENT 0x0, 0x40000, 18
#define	MASK_WCI_HA_ESR_MASK_MTAG_NOT_GM 0x0, 0x20000, 17
#define	MASK_WCI_HA_ESR_MASK_UNEXPECTED_MTAG 0x0, 0x10000, 16
#define	MASK_WCI_HA_ESR_MASK_RSVD_Y 0x0, 0xe000, 13
#define	MASK_WCI_HA_ESR_MASK_UNEXPECTED_SNID 0x0, 0x1000, 12
#define	MASK_WCI_HA_ESR_MASK_ADDRESS_NOT_MAPPED_IO 0x0, 0x800, 11
#define	MASK_WCI_HA_ESR_MASK_DIR_PARITY_ERROR 0x0, 0x400, 10
#define	MASK_WCI_HA_ESR_MASK_NOT_EXPECTED_COMPL 0x0, 0x200, 9
#define	MASK_WCI_HA_ESR_MASK_ILLEGAL_SENDER 0x0, 0x100, 8
#define	MASK_WCI_HA_ESR_MASK_WRONG_CMD 0x0, 0x80, 7
#define	MASK_WCI_HA_ESR_MASK_UNCORRECTABLE_MTAG_ERROR 0x0, 0x40, 6
#define	MASK_WCI_HA_ESR_MASK_UNCORRECTABLE_DATA_ERROR 0x0, 0x20, 5
#define	MASK_WCI_HA_ESR_MASK_CORRECTABLE_MTAG_ERROR 0x0, 0x10, 4
#define	MASK_WCI_HA_ESR_MASK_CORRECTABLE_DATA_ERROR 0x0, 0x8, 3
#define	MASK_WCI_HA_ESR_MASK_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x4, 2
#define	MASK_WCI_HA_ESR_MASK_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x2, 1
#define	MASK_WCI_HA_ESR_MASK_TIMEOUT 0x0, 0x1, 0
#define	MASK_WCI_HA_FIRST_ERROR_AGENT_ESR_REG 0x80000000, 0x0, 63
#define	MASK_WCI_HA_FIRST_ERROR_AGENT_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_HA_FIRST_ERROR_AGENT_RSVD_Z 0x7ffffff, 0xffffffe0, 5
#define	MASK_WCI_HA_FIRST_ERROR_AGENT_INSTANCE 0x0, 0x1f, 0
#define	MASK_WCI_HA_FIRST_PACKET_0_LO_A 0xfffffff0, 0x0, 36
#define	MASK_WCI_HA_FIRST_PACKET_0_RSVD_Z 0xf, 0xf0000000, 28
#define	MASK_WCI_HA_FIRST_PACKET_0_LO_B 0x0, 0xfffffff, 0
#define	MASK_WCI_HA_FIRST_PACKET_1_ESR_REG 0x80000000, 0x0, 63
#define	MASK_WCI_HA_FIRST_PACKET_1_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_HA_FIRST_PACKET_1_RSVD_Z 0x7ffffff, 0x80000000, 31
#define	MASK_WCI_HA_FIRST_PACKET_1_HI 0x0, 0x7fffffff, 0
#define	MASK_WCI_HA_FREEZE_RSVD_Z 0xffffffff, 0xffff0000, 16
#define	MASK_WCI_HA_FREEZE_VECTOR 0x0, 0xffff, 0
#define	MASK_WCI_HA_HW_ERR_STATUS_RSVD_Z 0xffffffff, 0xfff80000, 19
#define	MASK_WCI_HA_HW_ERR_STATUS_OH_ERROR_CASE_FALL_THROUGH 0x0, 0x40000, 18
#define	MASK_WCI_HA_HW_ERR_STATUS_DIR_FETCHQ_OVFL 0x0, 0x20000, 17
#define	MASK_WCI_HA_HW_ERR_STATUS_DIR_FETCHQ_UNFL 0x0, 0x10000, 16
#define	MASK_WCI_HA_HW_ERR_STATUS_SRQ4_ERRORS_OVFL 0x0, 0x8000, 15
#define	MASK_WCI_HA_HW_ERR_STATUS_SRQ4_ERRORS_UNFL 0x0, 0x4000, 14
#define	MASK_WCI_HA_HW_ERR_STATUS_SRQ3_ERRORS_OVFL 0x0, 0x2000, 13
#define	MASK_WCI_HA_HW_ERR_STATUS_SRQ3_ERRORS_UNFL 0x0, 0x1000, 12
#define	MASK_WCI_HA_HW_ERR_STATUS_SRQ2_ERRORS_OVFL 0x0, 0x800, 11
#define	MASK_WCI_HA_HW_ERR_STATUS_SRQ2_ERRORS_UNFL 0x0, 0x400, 10
#define	MASK_WCI_HA_HW_ERR_STATUS_SRQ1_ERRORS_OVFL 0x0, 0x200, 9
#define	MASK_WCI_HA_HW_ERR_STATUS_SRQ1_ERRORS_UNFL 0x0, 0x100, 8
#define	MASK_WCI_HA_HW_ERR_STATUS_KMAPQ_ERRORS_OVFL 0x0, 0x80, 7
#define	MASK_WCI_HA_HW_ERR_STATUS_KMAPQ_ERRORS_UNFL 0x0, 0x40, 6
#define	MASK_WCI_HA_HW_ERR_STATUS_OHQ_ERRORS_OVFL 0x0, 0x20, 5
#define	MASK_WCI_HA_HW_ERR_STATUS_OHQ_ERRORS_UNFL 0x0, 0x10, 4
#define	MASK_WCI_HA_HW_ERR_STATUS_SHQ_ERRORS_OVFL 0x0, 0x8, 3
#define	MASK_WCI_HA_HW_ERR_STATUS_SHQ_ERRORS_UNFL 0x0, 0x4, 2
#define	MASK_WCI_HA_HW_ERR_STATUS_DHC_ALL_UEXP_RCV_ERROR 0x0, 0x2, 1
#define	MASK_WCI_HA_HW_ERR_STATUS_DHC_ALL_UEXP_SND_ERROR 0x0, 0x1, 0
#define	MASK_WCI_HA_STATUS_2_ARRAY_RSVD_Z 0xfffffffc, 0x0, 34
#define	MASK_WCI_HA_STATUS_2_ARRAY_DIR_VLD 0x2, 0x0, 33
#define	MASK_WCI_HA_STATUS_2_ARRAY_DIR_HIT 0x1, 0x0, 32
#define	MASK_WCI_HA_STATUS_2_ARRAY_OLD_DIR_ENTRY 0x0, 0xfff00000, 20
#define	MASK_WCI_HA_STATUS_2_ARRAY_RSVD_Y 0x0, 0x80000, 19
#define	MASK_WCI_HA_STATUS_2_ARRAY_OLD_MTAG 0x0, 0x70000, 16
#define	MASK_WCI_HA_STATUS_2_ARRAY_DIR_COPT 0x0, 0xc000, 14
#define	MASK_WCI_HA_STATUS_2_ARRAY_DATA_COPT 0x0, 0x3000, 12
#define	MASK_WCI_HA_STATUS_2_ARRAY_RSVD_X 0x0, 0xe00, 9
#define	MASK_WCI_HA_STATUS_2_ARRAY_SAFARI_THREAD 0x0, 0x100, 8
#define	MASK_WCI_HA_STATUS_2_ARRAY_AUXID_THREAD 0x0, 0x80, 7
#define	MASK_WCI_HA_STATUS_2_ARRAY_CMPL_THREAD 0x0, 0x40, 6
#define	MASK_WCI_HA_STATUS_2_ARRAY_DATA_SENT_THREAD 0x0, 0x20, 5
#define	MASK_WCI_HA_STATUS_2_ARRAY_DATA_RCVD_THREAD 0x0, 0x10, 4
#define	MASK_WCI_HA_STATUS_2_ARRAY_DOB_CLRD_THREAD 0x0, 0x8, 3
#define	MASK_WCI_HA_STATUS_2_ARRAY_HDR_SENT_THREAD 0x0, 0x4, 2
#define	MASK_WCI_HA_STATUS_2_ARRAY_CONSTMAP_THREAD 0x0, 0x2, 1
#define	MASK_WCI_HA_STATUS_2_ARRAY_PULL_SEEN_THREAD 0x0, 0x1, 0
#define	MASK_WCI_HA_STATUS_ARRAY_ORIG_ATRANSID 0xff800000, 0x0, 55
#define	MASK_WCI_HA_STATUS_ARRAY_ORIG_RTID 0x7c0000, 0x0, 50
#define	MASK_WCI_HA_STATUS_ARRAY_DISPATCHED_OP 0x3f000, 0x0, 44
#define	MASK_WCI_HA_STATUS_ARRAY_RSVD_Z 0x800, 0x0, 43
#define	MASK_WCI_HA_STATUS_ARRAY_ORIG_ADDR 0x7ff, 0xfffffff0, 4
#define	MASK_WCI_HA_STATUS_ARRAY_ORIG_SNID 0x0, 0xf, 0
#define	MASK_WCI_HA_TIMEOUT_CONFIG_RSVD_Z 0xffffffff, 0xffffc000, 14
#define	MASK_WCI_HA_TIMEOUT_CONFIG_SSM_DISABLE 0x0, 0x2000, 13
#define	MASK_WCI_HA_TIMEOUT_CONFIG_SSM_FREEZE 0x0, 0x1000, 12
#define	MASK_WCI_HA_TIMEOUT_CONFIG_RSVD_Y 0x0, 0xc00, 10
#define	MASK_WCI_HA_TIMEOUT_CONFIG_SSM_MAG 0x0, 0x300, 8
#define	MASK_WCI_HA_TIMEOUT_CONFIG_SSM_VAL 0x0, 0xff, 0
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_HAG_ROUTE_MAP0_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_HAG_ROUTE_MAP0_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_HAG_ROUTE_MAP1_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_HAG_ROUTE_MAP1_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_HLI_ESR_RSVD_Z 0xffffffff, 0xff800000, 23
#define	MASK_WCI_HLI_ESR_ACC_SLQ_PERR 0x0, 0x400000, 22
#define	MASK_WCI_HLI_ESR_ACC_HMQ_PERR 0x0, 0x200000, 21
#define	MASK_WCI_HLI_ESR_ACC_STRANGE_PKT 0x0, 0x100000, 20
#define	MASK_WCI_HLI_ESR_ACC_BQ_UNFL 0x0, 0x80000, 19
#define	MASK_WCI_HLI_ESR_ACC_HMQ_UNFL 0x0, 0x40000, 18
#define	MASK_WCI_HLI_ESR_ACC_HMQ_OVFL 0x0, 0x20000, 17
#define	MASK_WCI_HLI_ESR_ACC_SLQ_OVFL 0x0, 0x10000, 16
#define	MASK_WCI_HLI_ESR_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_HLI_ESR_RSVD_Y 0x0, 0x7f80, 7
#define	MASK_WCI_HLI_ESR_SLQ_PERR 0x0, 0x40, 6
#define	MASK_WCI_HLI_ESR_HMQ_PERR 0x0, 0x20, 5
#define	MASK_WCI_HLI_ESR_STRANGE_PKT 0x0, 0x10, 4
#define	MASK_WCI_HLI_ESR_BQ_UNFL 0x0, 0x8, 3
#define	MASK_WCI_HLI_ESR_HMQ_UNFL 0x0, 0x4, 2
#define	MASK_WCI_HLI_ESR_HMQ_OVFL 0x0, 0x2, 1
#define	MASK_WCI_HLI_ESR_SLQ_OVFL 0x0, 0x1, 0
#define	MASK_WCI_HLI_ESR_MASK_RSVD_Z 0xffffffff, 0xffffff80, 7
#define	MASK_WCI_HLI_ESR_MASK_SLQ_PERR 0x0, 0x40, 6
#define	MASK_WCI_HLI_ESR_MASK_HMQ_PERR 0x0, 0x20, 5
#define	MASK_WCI_HLI_ESR_MASK_STRANGE_PKT 0x0, 0x10, 4
#define	MASK_WCI_HLI_ESR_MASK_BQ_UNFL 0x0, 0x8, 3
#define	MASK_WCI_HLI_ESR_MASK_HMQ_UNFL 0x0, 0x4, 2
#define	MASK_WCI_HLI_ESR_MASK_HMQ_OVFL 0x0, 0x2, 1
#define	MASK_WCI_HLI_ESR_MASK_SLQ_OVFL 0x0, 0x1, 0
#define	MASK_WCI_HLI_STATE_RSVD_Z 0x80000000, 0x0, 63
#define	MASK_WCI_HLI_STATE_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_HLI_STATE_RSVD_Y 0x7ffffff, 0xfe000000, 25
#define	MASK_WCI_HLI_STATE_QUEUE 0x0, 0x1ffff00, 8
#define	MASK_WCI_HLI_STATE_INDEX 0x0, 0xff, 0
#define	MASK_WCI_HLI_STRANGE_PKT_0_LO 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_HLI_STRANGE_PKT_1_RSVD_Z 0xffffffff, 0x80000000, 31
#define	MASK_WCI_HLI_STRANGE_PKT_1_HI 0x0, 0x7fffffff, 0
#define	MASK_WCI_ID_RSVD_Z 0xffffffff, 0x0, 32
#define	MASK_WCI_ID_VERSION 0x0, 0xf0000000, 28
#define	MASK_WCI_ID_PARID 0x0, 0xffff000, 12
#define	MASK_WCI_ID_MANFID 0x0, 0xffe, 1
#define	MASK_WCI_ID_ONE 0x0, 0x1, 0
#define	MASK_WCI_INID2DNID_ARRAY_RSVD_Z 0xffffffff, 0xfffffff0, 4
#define	MASK_WCI_INID2DNID_ARRAY_DNID 0x0, 0xf, 0
#define	MASK_WCI_INT_DEST_BUSY_COUNT_VALUE 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_JNK_ROUTE_MAP0_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_JNK_ROUTE_MAP0_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_JNK_ROUTE_MAP1_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_JNK_ROUTE_MAP1_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_LINK_CTR_CNT1 0xffffffff, 0x0, 32
#define	MASK_WCI_LINK_CTR_CNT0 0x0, 0xffffffff, 0
#define	MASK_WCI_LINK_CTR_CTL_RSVD_Z 0xffffffff, 0x80000000, 31
#define	MASK_WCI_LINK_CTR_CTL_CNT1_SOURCE_SELECT 0x0, 0x60000000, 29
#define	MASK_WCI_LINK_CTR_CTL_CNT1_GNID_TARGET 0x0, 0x1e000000, 25
#define	MASK_WCI_LINK_CTR_CTL_CNT1_SNID_TARGET 0x0, 0x1e00000, 21
#define	MASK_WCI_LINK_CTR_CTL_CNT1_RCVD_ADMIN_PACKET 0x0, 0x100000, 20
#define	MASK_WCI_LINK_CTR_CTL_CNT1_REJECTED_NORMAL_FLIT 0x0, 0x80000, 19
#define	MASK_WCI_LINK_CTR_CTL_CNT1_DATA_RCVD_DATA_PACKET 0x0, 0x40000, 18
#define	MASK_WCI_LINK_CTR_CTL_CNT1_MHOP_RCVD_DATA_PACKET 0x0, 0x20000, 17
#define	MASK_WCI_LINK_CTR_CTL_CNT1_XMITTING_ADMIN_PACKET 0x0, 0x10000, 16
#define	MASK_WCI_LINK_CTR_CTL_RSVD_Y 0x0, 0x8000, 15
#define	MASK_WCI_LINK_CTR_CTL_CNT0_SOURCE_SELECT 0x0, 0x6000, 13
#define	MASK_WCI_LINK_CTR_CTL_CNT0_GNID_TARGET 0x0, 0x1e00, 9
#define	MASK_WCI_LINK_CTR_CTL_CNT0_SNID_TARGET 0x0, 0x1e0, 5
#define	MASK_WCI_LINK_CTR_CTL_CNT0_RCVD_ADMIN_PACKET 0x0, 0x10, 4
#define	MASK_WCI_LINK_CTR_CTL_CNT0_REJECTED_NORMAL_FLIT 0x0, 0x8, 3
#define	MASK_WCI_LINK_CTR_CTL_CNT0_DATA_RCVD_DATA_PACKET 0x0, 0x4, 2
#define	MASK_WCI_LINK_CTR_CTL_CNT0_MHOP_RCVD_DATA_PACKET 0x0, 0x2, 1
#define	MASK_WCI_LINK_CTR_CTL_CNT0_XMITTING_ADMIN_PACKET 0x0, 0x1, 0
#define	MASK_WCI_LINK_ESR_RSVD_Z 0xffffffff, 0xff000000, 24
#define	MASK_WCI_LINK_ESR_ACC_LINK_2_ILLEGAL_GNID 0x0, 0x800000, 23
#define	MASK_WCI_LINK_ESR_ACC_LINK_2_ILLEGAL_LINK 0x0, 0x400000, 22
#define	MASK_WCI_LINK_ESR_RSVD_Y 0x0, 0x200000, 21
#define	MASK_WCI_LINK_ESR_ACC_LINK_1_ILLEGAL_GNID 0x0, 0x100000, 20
#define	MASK_WCI_LINK_ESR_ACC_LINK_1_ILLEGAL_LINK 0x0, 0x80000, 19
#define	MASK_WCI_LINK_ESR_RSVD_X 0x0, 0x40000, 18
#define	MASK_WCI_LINK_ESR_ACC_LINK_0_ILLEGAL_GNID 0x0, 0x20000, 17
#define	MASK_WCI_LINK_ESR_ACC_LINK_0_ILLEGAL_LINK 0x0, 0x10000, 16
#define	MASK_WCI_LINK_ESR_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_LINK_ESR_RSVD_W 0x0, 0x7f00, 8
#define	MASK_WCI_LINK_ESR_LINK_2_ILLEGAL_GNID 0x0, 0x80, 7
#define	MASK_WCI_LINK_ESR_LINK_2_ILLEGAL_LINK 0x0, 0x40, 6
#define	MASK_WCI_LINK_ESR_RSVD_V 0x0, 0x20, 5
#define	MASK_WCI_LINK_ESR_LINK_1_ILLEGAL_GNID 0x0, 0x10, 4
#define	MASK_WCI_LINK_ESR_LINK_1_ILLEGAL_LINK 0x0, 0x8, 3
#define	MASK_WCI_LINK_ESR_RSVD_U 0x0, 0x4, 2
#define	MASK_WCI_LINK_ESR_LINK_0_ILLEGAL_GNID 0x0, 0x2, 1
#define	MASK_WCI_LINK_ESR_LINK_0_ILLEGAL_LINK 0x0, 0x1, 0
#define	MASK_WCI_LINK_ESR_MASK_RSVD_Z 0xffffffff, 0xffffff00, 8
#define	MASK_WCI_LINK_ESR_MASK_LINK_2_ILLEGAL_GNID 0x0, 0x80, 7
#define	MASK_WCI_LINK_ESR_MASK_LINK_2_ILLEGAL_LINK 0x0, 0x40, 6
#define	MASK_WCI_LINK_ESR_MASK_RSVD_Y 0x0, 0x20, 5
#define	MASK_WCI_LINK_ESR_MASK_LINK_1_ILLEGAL_GNID 0x0, 0x10, 4
#define	MASK_WCI_LINK_ESR_MASK_LINK_1_ILLEGAL_LINK 0x0, 0x8, 3
#define	MASK_WCI_LINK_ESR_MASK_RSVD_X 0x0, 0x4, 2
#define	MASK_WCI_LINK_ESR_MASK_LINK_0_ILLEGAL_GNID 0x0, 0x2, 1
#define	MASK_WCI_LINK_ESR_MASK_LINK_0_ILLEGAL_LINK 0x0, 0x1, 0
#define	MASK_WCI_LOCAL_DEVICE_ID_SKIP_RS_VEC 0xffffffff, 0x0, 32
#define	MASK_WCI_LOCAL_DEVICE_ID_SSM_MASK 0x0, 0xffffffff, 0
#define	MASK_WCI_LPBK_CTR_CNT1 0xffffffff, 0x0, 32
#define	MASK_WCI_LPBK_CTR_CNT0 0x0, 0xffffffff, 0
#define	MASK_WCI_LPBK_CTR_CTL_RSVD_Z 0xffffffff, 0xfc000000, 26
#define	MASK_WCI_LPBK_CTR_CTL_CNT1_DATA_GNID_SOURCE_SELECT 0x0, 0x2000000, 25
#define	MASK_WCI_LPBK_CTR_CTL_CNT1_DATA_GNID_TARGET 0x0, 0x1e00000, 21
#define	MASK_WCI_LPBK_CTR_CTL_CNT1_ADDR_LPBK_FULL 0x0, 0x100000, 20
#define	MASK_WCI_LPBK_CTR_CTL_CNT1_DATA_LPBK_FULL 0x0, 0x80000, 19
#define	MASK_WCI_LPBK_CTR_CTL_CNT1_ADDR_LPBK_RCVD_ADDR_1_PACKET 0x0, 0x40000, 18
#define	MASK_WCI_LPBK_CTR_CTL_CNT1_ADDR_LPBK_RCVD_ADDR_2_PACKET 0x0, 0x20000, 17
#define	MASK_WCI_LPBK_CTR_CTL_CNT1_DATA_LPBK_RCVD_DATA_PACKET 0x0, 0x10000, 16
#define	MASK_WCI_LPBK_CTR_CTL_RSVD_Y 0x0, 0xfc00, 10
#define	MASK_WCI_LPBK_CTR_CTL_CNT0_DATA_GNID_SOURCE_SELECT 0x0, 0x200, 9
#define	MASK_WCI_LPBK_CTR_CTL_CNT0_DATA_GNID_TARGET 0x0, 0x1e0, 5
#define	MASK_WCI_LPBK_CTR_CTL_CNT0_ADDR_LPBK_FULL 0x0, 0x10, 4
#define	MASK_WCI_LPBK_CTR_CTL_CNT0_DATA_LPBK_FULL 0x0, 0x8, 3
#define	MASK_WCI_LPBK_CTR_CTL_CNT0_ADDR_LPBK_RCVD_ADDR_1_PACKET 0x0, 0x4, 2
#define	MASK_WCI_LPBK_CTR_CTL_CNT0_ADDR_LPBK_RCVD_ADDR_2_PACKET 0x0, 0x2, 1
#define	MASK_WCI_LPBK_CTR_CTL_CNT0_DATA_LPBK_RCVD_DATA_PACKET 0x0, 0x1, 0
#define	MASK_WCI_MAX_RSVD_Z 0xfffffff8, 0x0, 35
#define	MASK_WCI_MAX_SEL 0x7, 0x0, 32
#define	MASK_WCI_MAX_VALUE 0x0, 0xffffffff, 0
#define	MASK_WCI_MISC_CTR_COUNT1 0xffffffff, 0x0, 32
#define	MASK_WCI_MISC_CTR_COUNT0 0x0, 0xffffffff, 0
#define	MASK_WCI_MISC_CTR_CTL_RSVD_Z 0xffffffff, 0xffe00000, 21
#define	MASK_WCI_MISC_CTR_CTL_DURATION_MODE 0x0, 0x100000, 20
#define	MASK_WCI_MISC_CTR_CTL_CNT1_AGENT_SELECT 0x0, 0xf0000, 16
#define	MASK_WCI_MISC_CTR_CTL_CNT1_EVENT_SELECT 0x0, 0xfc00, 10
#define	MASK_WCI_MISC_CTR_CTL_CNT0_AGENT_SELECT 0x0, 0x3c0, 6
#define	MASK_WCI_MISC_CTR_CTL_CNT0_EVENT_SELECT 0x0, 0x3f, 0
#define	MASK_WCI_MONITOR_PINS_RSVD_Z 0xffff0000, 0x0, 48
#define	MASK_WCI_MONITOR_PINS_MONITOR_PINS 0xffff, 0x0, 32
#define	MASK_WCI_MONITOR_PINS_RSVD_Y 0x0, 0xfffffe00, 9
#define	MASK_WCI_MONITOR_PINS_SIGNAL_SEL 0x0, 0x1f0, 4
#define	MASK_WCI_MONITOR_PINS_MODULE_SEL 0x0, 0xf, 0
#define	MASK_WCI_NC2NID_ARRAY_RSVD_Z 0xffffffff, 0xffffff00, 8
#define	MASK_WCI_NC2NID_ARRAY_NO_STRIPE 0x0, 0x80, 7
#define	MASK_WCI_NC2NID_ARRAY_ENCODE_CLUSTER_ORIGIN_TAG 0x0, 0x40, 6
#define	MASK_WCI_NC2NID_ARRAY_LAUNCH_REMOTE 0x0, 0x20, 5
#define	MASK_WCI_NC2NID_ARRAY_LAUNCH_LOCAL_SRAM 0x0, 0x10, 4
#define	MASK_WCI_NC2NID_ARRAY_DEST_NODE_ID 0x0, 0xf, 0
#define	MASK_WCI_NC_SLICE_CONFIG_ARRAY_CONFIG 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_OS_CLUSTER_DISABLE_RSVD_Z 0xffffffff, 0xfffffff0, 4
#define	MASK_WCI_OS_CLUSTER_DISABLE_CA_CLUSTER_DISABLE 0x0, 0x8, 3
#define	MASK_WCI_OS_CLUSTER_DISABLE_RA_PIQ_DISABLE 0x0, 0x4, 2
#define	MASK_WCI_OS_CLUSTER_DISABLE_RA_NIQ_DISABLE 0x0, 0x2, 1
#define	MASK_WCI_OS_CLUSTER_DISABLE_RA_CIQ_DISABLE 0x0, 0x1, 0
#define	MASK_WCI_PROBE_MEMORY_DONE 0x80000000, 0x0, 63
#define	MASK_WCI_PROBE_MEMORY_IN_PROGRESS 0x40000000, 0x0, 62
#define	MASK_WCI_PROBE_MEMORY_RSVD_Z 0x3fff8000, 0x0, 47
#define	MASK_WCI_PROBE_MEMORY_MTAG 0x7000, 0x0, 44
#define	MASK_WCI_PROBE_MEMORY_RSVD_Y 0x800, 0x0, 43
#define	MASK_WCI_PROBE_MEMORY_ADDRESS 0x7ff, 0xfffffff0, 4
#define	MASK_WCI_PROBE_MEMORY_RSVD_X 0x0, 0xf, 0
#define	MASK_WCI_QLIM_2REQ_PRIORITY_RSVD_Z 0xf0000000, 0x0, 60
#define	MASK_WCI_QLIM_2REQ_PRIORITY_CIQ_NIQ_NUM_SLOTS 0xf000000, 0x0, 56
#define	MASK_WCI_QLIM_2REQ_PRIORITY_PIQ_CIQ_NUM_SLOTS 0xf00000, 0x0, 52
#define	MASK_WCI_QLIM_2REQ_PRIORITY_NIQ_PIQ_NUM_SLOTS 0xf0000, 0x0, 48
#define	MASK_WCI_QLIM_2REQ_PRIORITY_CIQ_NIQ_ARB_SLOTS 0xffff, 0x0, 32
#define	MASK_WCI_QLIM_2REQ_PRIORITY_PIQ_CIQ_ARB_SLOTS 0x0, 0xffff0000, 16
#define	MASK_WCI_QLIM_2REQ_PRIORITY_NIQ_PIQ_ARB_SLOTS 0x0, 0xffff, 0
#define	MASK_WCI_QLIM_3REQ_PRIORITY_RSVD_Z 0xfffffff0, 0x0, 36
#define	MASK_WCI_QLIM_3REQ_PRIORITY_NUM_SLOTS 0xf, 0x0, 32
#define	MASK_WCI_QLIM_3REQ_PRIORITY_ARB_SLOTS 0x0, 0xffffffff, 0
#define	MASK_WCI_QLIM_CAG_TIMER_RSVD_Z 0xffffffff, 0xe0000000, 29
#define	MASK_WCI_QLIM_CAG_TIMER_VALUE 0x0, 0x1fffffff, 0
#define	MASK_WCI_QLIM_CIQ_TIMER_RSVD_Z 0xffffffff, 0xe0000000, 29
#define	MASK_WCI_QLIM_CIQ_TIMER_VALUE 0x0, 0x1fffffff, 0
#define	MASK_WCI_QLIM_CONFIG_CAG_FREEZE 0x80000000, 0x0, 63
#define	MASK_WCI_QLIM_CONFIG_CAG_DISABLE 0x40000000, 0x0, 62
#define	MASK_WCI_QLIM_CONFIG_CAG_RSVD_Z 0x3fe00000, 0x0, 53
#define	MASK_WCI_QLIM_CONFIG_CAG_MAX_DISCARD 0x1fff00, 0x0, 40
#define	MASK_WCI_QLIM_CONFIG_CAG_RSVD_Y 0xc0, 0x0, 38
#define	MASK_WCI_QLIM_CONFIG_CAG_NUM2DISCARD 0x3f, 0xf0000000, 28
#define	MASK_WCI_QLIM_CONFIG_CAG_RSVD_X 0x0, 0xffe0000, 17
#define	MASK_WCI_QLIM_CONFIG_CAG_TMIN_MAG 0x0, 0x1fff0, 4
#define	MASK_WCI_QLIM_CONFIG_CAG_RSVD_W 0x0, 0x8, 3
#define	MASK_WCI_QLIM_CONFIG_CAG_HWMARK_EXP 0x0, 0x7, 0
#define	MASK_WCI_QLIM_CONFIG_CIQ_FREEZE 0x80000000, 0x0, 63
#define	MASK_WCI_QLIM_CONFIG_CIQ_DISABLE 0x40000000, 0x0, 62
#define	MASK_WCI_QLIM_CONFIG_CIQ_RSVD_Z 0x30000000, 0x0, 60
#define	MASK_WCI_QLIM_CONFIG_CIQ_DISCARD_CNT_TIMER_EN 0x8000000, 0x0, 59
#define	MASK_WCI_QLIM_CONFIG_CIQ_DISCARD_CNT_TIMER_MAG 0x7000000, 0x0, 56
#define	MASK_WCI_QLIM_CONFIG_CIQ_DISCARD_CNT_TIMER_VAL 0xe00000, 0x0, 53
#define	MASK_WCI_QLIM_CONFIG_CIQ_MAX_DISCARD 0x1fff00, 0x0, 40
#define	MASK_WCI_QLIM_CONFIG_CIQ_RSVD_Y 0xc0, 0x0, 38
#define	MASK_WCI_QLIM_CONFIG_CIQ_NUM2DISCARD 0x3f, 0xf0000000, 28
#define	MASK_WCI_QLIM_CONFIG_CIQ_RSVD_X 0x0, 0xf000000, 24
#define	MASK_WCI_QLIM_CONFIG_CIQ_DECAY 0x0, 0xf00000, 20
#define	MASK_WCI_QLIM_CONFIG_CIQ_RSVD_W 0x0, 0xe0000, 17
#define	MASK_WCI_QLIM_CONFIG_CIQ_TMIN_MAG 0x0, 0x1fff0, 4
#define	MASK_WCI_QLIM_CONFIG_CIQ_RSVD_V 0x0, 0x8, 3
#define	MASK_WCI_QLIM_CONFIG_CIQ_HWMARK_EXP 0x0, 0x7, 0
#define	MASK_WCI_QLIM_CONFIG_NIQ_FREEZE 0x80000000, 0x0, 63
#define	MASK_WCI_QLIM_CONFIG_NIQ_DISABLE 0x40000000, 0x0, 62
#define	MASK_WCI_QLIM_CONFIG_NIQ_RSVD_Z 0x30000000, 0x0, 60
#define	MASK_WCI_QLIM_CONFIG_NIQ_DISCARD_CNT_TIMER_EN 0x8000000, 0x0, 59
#define	MASK_WCI_QLIM_CONFIG_NIQ_DISCARD_CNT_TIMER_MAG 0x7000000, 0x0, 56
#define	MASK_WCI_QLIM_CONFIG_NIQ_DISCARD_CNT_TIMER_VAL 0xe00000, 0x0, 53
#define	MASK_WCI_QLIM_CONFIG_NIQ_MAX_DISCARD 0x1fff00, 0x0, 40
#define	MASK_WCI_QLIM_CONFIG_NIQ_RSVD_Y 0xc0, 0x0, 38
#define	MASK_WCI_QLIM_CONFIG_NIQ_NUM2DISCARD 0x3f, 0xf0000000, 28
#define	MASK_WCI_QLIM_CONFIG_NIQ_RSVD_X 0x0, 0xf000000, 24
#define	MASK_WCI_QLIM_CONFIG_NIQ_DECAY 0x0, 0xf00000, 20
#define	MASK_WCI_QLIM_CONFIG_NIQ_RSVD_W 0x0, 0xe0000, 17
#define	MASK_WCI_QLIM_CONFIG_NIQ_TMIN_MAG 0x0, 0x1fff0, 4
#define	MASK_WCI_QLIM_CONFIG_NIQ_RSVD_V 0x0, 0x8, 3
#define	MASK_WCI_QLIM_CONFIG_NIQ_HWMARK_EXP 0x0, 0x7, 0
#define	MASK_WCI_QLIM_CONFIG_PIQ_FREEZE 0x80000000, 0x0, 63
#define	MASK_WCI_QLIM_CONFIG_PIQ_DISABLE 0x40000000, 0x0, 62
#define	MASK_WCI_QLIM_CONFIG_PIQ_RSVD_Z 0x30000000, 0x0, 60
#define	MASK_WCI_QLIM_CONFIG_PIQ_DISCARD_CNT_TIMER_EN 0x8000000, 0x0, 59
#define	MASK_WCI_QLIM_CONFIG_PIQ_DISCARD_CNT_TIMER_MAG 0x7000000, 0x0, 56
#define	MASK_WCI_QLIM_CONFIG_PIQ_DISCARD_CNT_TIMER_VAL 0xe00000, 0x0, 53
#define	MASK_WCI_QLIM_CONFIG_PIQ_MAX_DISCARD 0x1fff00, 0x0, 40
#define	MASK_WCI_QLIM_CONFIG_PIQ_RSVD_Y 0xc0, 0x0, 38
#define	MASK_WCI_QLIM_CONFIG_PIQ_NUM2DISCARD 0x3f, 0xf0000000, 28
#define	MASK_WCI_QLIM_CONFIG_PIQ_RSVD_X 0x0, 0xf000000, 24
#define	MASK_WCI_QLIM_CONFIG_PIQ_DECAY 0x0, 0xf00000, 20
#define	MASK_WCI_QLIM_CONFIG_PIQ_RSVD_W 0x0, 0xe0000, 17
#define	MASK_WCI_QLIM_CONFIG_PIQ_TMIN_MAG 0x0, 0x1fff0, 4
#define	MASK_WCI_QLIM_CONFIG_PIQ_RSVD_V 0x0, 0x8, 3
#define	MASK_WCI_QLIM_CONFIG_PIQ_HWMARK_EXP 0x0, 0x7, 0
#define	MASK_WCI_QLIM_NIQ_TIMER_RSVD_Z 0xffffffff, 0xe0000000, 29
#define	MASK_WCI_QLIM_NIQ_TIMER_VALUE 0x0, 0x1fffffff, 0
#define	MASK_WCI_QLIM_PIQ_TIMER_RSVD_Z 0xffffffff, 0xe0000000, 29
#define	MASK_WCI_QLIM_PIQ_TIMER_VALUE 0x0, 0x1fffffff, 0
#define	MASK_WCI_QLIM_SORT_CIQ_RSVD_Z 0xffffffff, 0x0, 32
#define	MASK_WCI_QLIM_SORT_CIQ_DEV_ID_VEC 0x0, 0xffffffff, 0
#define	MASK_WCI_QLIM_SORT_NIQ_RSVD_Z 0xffffffff, 0x0, 32
#define	MASK_WCI_QLIM_SORT_NIQ_DEV_ID_VEC 0x0, 0xffffffff, 0
#define	MASK_WCI_QLIM_SORT_PIQ_RSVD_Z 0xffffffff, 0x0, 32
#define	MASK_WCI_QLIM_SORT_PIQ_DEV_ID_VEC 0x0, 0xffffffff, 0
#define	MASK_WCI_RA_BUSY_REQUEST_SYNCH 0xffffffff, 0x0, 32
#define	MASK_WCI_RA_BUSY_VECTOR 0x0, 0xffffffff, 0
#define	MASK_WCI_RA_ECC_ADDRESS_DATA 0x80000000, 0x0, 63
#define	MASK_WCI_RA_ECC_ADDRESS_UE 0x40000000, 0x0, 62
#define	MASK_WCI_RA_ECC_ADDRESS_ATRANSID 0x3fe00000, 0x0, 53
#define	MASK_WCI_RA_ECC_ADDRESS_TRANSACTION_TYPE 0x1f8000, 0x0, 47
#define	MASK_WCI_RA_ECC_ADDRESS_RSVD_Z 0x7800, 0x0, 43
#define	MASK_WCI_RA_ECC_ADDRESS_ADDR 0x7ff, 0xfffffff0, 4
#define	MASK_WCI_RA_ECC_ADDRESS_RSVD_Y 0x0, 0xf, 0
#define	MASK_WCI_RA_ERROR_TRANSACTION_0_ESR_REG 0x80000000, 0x0, 63
#define	MASK_WCI_RA_ERROR_TRANSACTION_0_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_RA_ERROR_TRANSACTION_0_RSVD_Z 0x7000000, 0x0, 56
#define	MASK_WCI_RA_ERROR_TRANSACTION_0_CESR_INDEX 0xff0000, 0x0, 48
#define	MASK_WCI_RA_ERROR_TRANSACTION_0_ATRANSID 0xff80, 0x0, 39
#define	MASK_WCI_RA_ERROR_TRANSACTION_0_ADDR 0x7f, 0xffffffff, 0
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_FSM_STATE 0xfe000000, 0x0, 57
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_RSVD_Z 0x1ffffff, 0x0, 32
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_RTID 0x0, 0xf0000000, 28
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_RSVD_Y 0x0, 0x8000000, 27
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_DH_ERRORS 0x0, 0x7f00000, 20
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_ERROR_CODE 0x0, 0xf0000, 16
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_RCV_CNTR 0x0, 0xc000, 14
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_SND_CNTR 0x0, 0x3000, 12
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_TMOT_ERR 0x0, 0x800, 11
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_RH_ERR 0x0, 0x400, 10
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_TRANSACTION_TYPE 0x0, 0x3f0, 4
#define	MASK_WCI_RA_ERROR_TRANSACTION_1_RSVD_X 0x0, 0xf, 0
#define	MASK_WCI_RA_ESR_0_RSVD_Z 0xffffffff, 0x80000000, 31
#define	MASK_WCI_RA_ESR_0_ACC_SSM_TIMEOUT 0x0, 0x40000000, 30
#define	MASK_WCI_RA_ESR_0_ACC_WRONG_REPLY 0x0, 0x20000000, 29
#define	MASK_WCI_RA_ESR_0_ACC_ILLEGAL_SENDER 0x0, 0x10000000, 28
#define	MASK_WCI_RA_ESR_0_ACC_NOT_EXPECTED_REPLY 0x0, 0x8000000, 27
#define	MASK_WCI_RA_ESR_0_ACC_QLIMIT_TIMEOUT 0x0, 0x4000000, 26
#define	MASK_WCI_RA_ESR_0_ACC_UNEXPECTED_SNID 0x0, 0x2000000, 25
#define	MASK_WCI_RA_ESR_0_ACC_WRONG_SAFARI_COMMAND 0x0, 0x1000000, 24
#define	MASK_WCI_RA_ESR_0_ACC_NON_BLOCK_TRANS 0x0, 0x800000, 23
#define	MASK_WCI_RA_ESR_0_ACC_CESR_ERROR_WRONG 0x0, 0x400000, 22
#define	MASK_WCI_RA_ESR_0_ACC_CLUSTER_LOCAL_TIMEOUT 0x0, 0x200000, 21
#define	MASK_WCI_RA_ESR_0_ACC_CLUSTER_REMOTE_TIMEOUT 0x0, 0x100000, 20
#define	MASK_WCI_RA_ESR_0_ACC_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x80000, 19
#define	MASK_WCI_RA_ESR_0_ACC_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x40000, 18
#define	MASK_WCI_RA_ESR_0_ACC_DSTAT_INCONSISTENT 0x0, 0x20000, 17
#define	MASK_WCI_RA_ESR_0_ACC_MTAG_NOT_GM 0x0, 0x10000, 16
#define	MASK_WCI_RA_ESR_0_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_RA_ESR_0_SSM_TIMEOUT 0x0, 0x4000, 14
#define	MASK_WCI_RA_ESR_0_WRONG_REPLY 0x0, 0x2000, 13
#define	MASK_WCI_RA_ESR_0_ILLEGAL_SENDER 0x0, 0x1000, 12
#define	MASK_WCI_RA_ESR_0_NOT_EXPECTED_REPLY 0x0, 0x800, 11
#define	MASK_WCI_RA_ESR_0_QLIMIT_TIMEOUT 0x0, 0x400, 10
#define	MASK_WCI_RA_ESR_0_UNEXPECTED_SNID 0x0, 0x200, 9
#define	MASK_WCI_RA_ESR_0_WRONG_SAFARI_COMMAND 0x0, 0x100, 8
#define	MASK_WCI_RA_ESR_0_NON_BLOCK_TRANS 0x0, 0x80, 7
#define	MASK_WCI_RA_ESR_0_CESR_ERROR_WRONG 0x0, 0x40, 6
#define	MASK_WCI_RA_ESR_0_CLUSTER_LOCAL_TIMEOUT 0x0, 0x20, 5
#define	MASK_WCI_RA_ESR_0_CLUSTER_REMOTE_TIMEOUT 0x0, 0x10, 4
#define	MASK_WCI_RA_ESR_0_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x8, 3
#define	MASK_WCI_RA_ESR_0_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x4, 2
#define	MASK_WCI_RA_ESR_0_DSTAT_INCONSISTENT 0x0, 0x2, 1
#define	MASK_WCI_RA_ESR_0_MTAG_NOT_GM 0x0, 0x1, 0
#define	MASK_WCI_RA_ESR_1_RSVD_Z 0xffffffff, 0x80000000, 31
#define	MASK_WCI_RA_ESR_1_ACC_WRITE_LOCKOUT 0x0, 0x40000000, 30
#define	MASK_WCI_RA_ESR_1_ACC_UNEXPECTED_MTAG 0x0, 0x20000000, 29
#define	MASK_WCI_RA_ESR_1_ACC_ADDRESS_NOT_MAPPED 0x0, 0x10000000, 28
#define	MASK_WCI_RA_ESR_1_ACC_ILLEGAL_HOME_NODE 0x0, 0x8000000, 27
#define	MASK_WCI_RA_ESR_1_ACC_LPA2GA_ECC_ERROR 0x0, 0x4000000, 26
#define	MASK_WCI_RA_ESR_1_ACC_LPA2GA_VIOLATION 0x0, 0x2000000, 25
#define	MASK_WCI_RA_ESR_1_ACC_UNEXPECTED_SEND_ACK 0x0, 0x1000000, 24
#define	MASK_WCI_RA_ESR_1_ACC_UNEXPECTED_RECEIVE_ACK 0x0, 0x800000, 23
#define	MASK_WCI_RA_ESR_1_ACC_INVALID_REPLY_PATTERN 0x0, 0x400000, 22
#define	MASK_WCI_RA_ESR_1_ACC_HW_PROTOCOL_ERROR 0x0, 0x200000, 21
#define	MASK_WCI_RA_ESR_1_ACC_HW_FIFO_OVFL_UNFL 0x0, 0x100000, 20
#define	MASK_WCI_RA_ESR_1_ACC_CORRECTABLE_MTAG_ERROR 0x0, 0x80000, 19
#define	MASK_WCI_RA_ESR_1_ACC_CORRECTABLE_DATA_ERROR 0x0, 0x40000, 18
#define	MASK_WCI_RA_ESR_1_ACC_UNCORRECTABLE_MTAG_ERROR 0x0, 0x20000, 17
#define	MASK_WCI_RA_ESR_1_ACC_UNCORRECTABLE_DATA_ERROR 0x0, 0x10000, 16
#define	MASK_WCI_RA_ESR_1_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_RA_ESR_1_WRITE_LOCKOUT 0x0, 0x4000, 14
#define	MASK_WCI_RA_ESR_1_UNEXPECTED_MTAG 0x0, 0x2000, 13
#define	MASK_WCI_RA_ESR_1_ADDRESS_NOT_MAPPED 0x0, 0x1000, 12
#define	MASK_WCI_RA_ESR_1_ILLEGAL_HOME_NODE 0x0, 0x800, 11
#define	MASK_WCI_RA_ESR_1_LPA2GA_ECC_ERROR 0x0, 0x400, 10
#define	MASK_WCI_RA_ESR_1_LPA2GA_VIOLATION 0x0, 0x200, 9
#define	MASK_WCI_RA_ESR_1_UNEXPECTED_SEND_ACK 0x0, 0x100, 8
#define	MASK_WCI_RA_ESR_1_UNEXPECTED_RECEIVE_ACK 0x0, 0x80, 7
#define	MASK_WCI_RA_ESR_1_INVALID_REPLY_PATTERN 0x0, 0x40, 6
#define	MASK_WCI_RA_ESR_1_HW_PROTOCOL_ERROR 0x0, 0x20, 5
#define	MASK_WCI_RA_ESR_1_HW_FIFO_OVFL_UNFL 0x0, 0x10, 4
#define	MASK_WCI_RA_ESR_1_CORRECTABLE_MTAG_ERROR 0x0, 0x8, 3
#define	MASK_WCI_RA_ESR_1_CORRECTABLE_DATA_ERROR 0x0, 0x4, 2
#define	MASK_WCI_RA_ESR_1_UNCORRECTABLE_MTAG_ERROR 0x0, 0x2, 1
#define	MASK_WCI_RA_ESR_1_UNCORRECTABLE_DATA_ERROR 0x0, 0x1, 0
#define	MASK_WCI_RA_ESR_MASK_RSVD_Z 0xffffffff, 0x80000000, 31
#define	MASK_WCI_RA_ESR_MASK_WRITE_LOCKOUT 0x0, 0x40000000, 30
#define	MASK_WCI_RA_ESR_MASK_UNEXPECTED_MTAG 0x0, 0x20000000, 29
#define	MASK_WCI_RA_ESR_MASK_ADDRESS_NOT_MAPPED 0x0, 0x10000000, 28
#define	MASK_WCI_RA_ESR_MASK_ILLEGAL_HOME_NODE 0x0, 0x8000000, 27
#define	MASK_WCI_RA_ESR_MASK_LPA2GA_ECC_ERROR 0x0, 0x4000000, 26
#define	MASK_WCI_RA_ESR_MASK_LPA2GA_VIOLATION 0x0, 0x2000000, 25
#define	MASK_WCI_RA_ESR_MASK_UNEXPECTED_SEND_ACK 0x0, 0x1000000, 24
#define	MASK_WCI_RA_ESR_MASK_UNEXPECTED_RECEIVE_ACK 0x0, 0x800000, 23
#define	MASK_WCI_RA_ESR_MASK_INVALID_REPLY_PATTERN 0x0, 0x400000, 22
#define	MASK_WCI_RA_ESR_MASK_HW_PROTOCOL_ERROR 0x0, 0x200000, 21
#define	MASK_WCI_RA_ESR_MASK_HW_FIFO_OVFL_UNFL 0x0, 0x100000, 20
#define	MASK_WCI_RA_ESR_MASK_CORRECTABLE_MTAG_ERROR 0x0, 0x80000, 19
#define	MASK_WCI_RA_ESR_MASK_CORRECTABLE_DATA_ERROR 0x0, 0x40000, 18
#define	MASK_WCI_RA_ESR_MASK_UNCORRECTABLE_MTAG_ERROR 0x0, 0x20000, 17
#define	MASK_WCI_RA_ESR_MASK_UNCORRECTABLE_DATA_ERROR 0x0, 0x10000, 16
#define	MASK_WCI_RA_ESR_MASK_RSVD_Y 0x0, 0x8000, 15
#define	MASK_WCI_RA_ESR_MASK_SSM_TIMEOUT 0x0, 0x4000, 14
#define	MASK_WCI_RA_ESR_MASK_WRONG_REPLY 0x0, 0x2000, 13
#define	MASK_WCI_RA_ESR_MASK_ILLEGAL_SENDER 0x0, 0x1000, 12
#define	MASK_WCI_RA_ESR_MASK_NOT_EXPECTED_REPLY 0x0, 0x800, 11
#define	MASK_WCI_RA_ESR_MASK_QLIMIT_TIMEOUT 0x0, 0x400, 10
#define	MASK_WCI_RA_ESR_MASK_UNEXPECTED_SNID 0x0, 0x200, 9
#define	MASK_WCI_RA_ESR_MASK_WRONG_SAFARI_COMMAND 0x0, 0x100, 8
#define	MASK_WCI_RA_ESR_MASK_NON_BLOCK_TRANS 0x0, 0x80, 7
#define	MASK_WCI_RA_ESR_MASK_CESR_ERROR_WRONG 0x0, 0x40, 6
#define	MASK_WCI_RA_ESR_MASK_CLUSTER_LOCAL_TIMEOUT 0x0, 0x20, 5
#define	MASK_WCI_RA_ESR_MASK_CLUSTER_REMOTE_TIMEOUT 0x0, 0x10, 4
#define	MASK_WCI_RA_ESR_MASK_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x8, 3
#define	MASK_WCI_RA_ESR_MASK_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x4, 2
#define	MASK_WCI_RA_ESR_MASK_DSTAT_INCONSISTENT 0x0, 0x2, 1
#define	MASK_WCI_RA_ESR_MASK_MTAG_NOT_GM 0x0, 0x1, 0
#define	MASK_WCI_RA_FIRST_ERROR_AGENT_ESR_REG 0x80000000, 0x0, 63
#define	MASK_WCI_RA_FIRST_ERROR_AGENT_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_RA_FIRST_ERROR_AGENT_RSVD_Z 0x7ffffff, 0xffffffe0, 5
#define	MASK_WCI_RA_FIRST_ERROR_AGENT_INSTANCE 0x0, 0x1f, 0
#define	MASK_WCI_RA_FIRST_PACKET_0_LO 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_RA_FIRST_PACKET_1_ESR_REG 0x80000000, 0x0, 63
#define	MASK_WCI_RA_FIRST_PACKET_1_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_RA_FIRST_PACKET_1_SFQ_INPUT 0x6000000, 0x0, 57
#define	MASK_WCI_RA_FIRST_PACKET_1_TRANSACTION_TYPE 0x1f80000, 0x0, 51
#define	MASK_WCI_RA_FIRST_PACKET_1_RSVD_Z 0x7ffff, 0x80000000, 31
#define	MASK_WCI_RA_FIRST_PACKET_1_HI 0x0, 0x7fffffff, 0
#define	MASK_WCI_RA_FREEZE_RSVD_Z 0xffffffff, 0x0, 32
#define	MASK_WCI_RA_FREEZE_VECTOR 0x0, 0xffffffff, 0
#define	MASK_WCI_RA_STATUS_2_ARRAY_TFLG_ECC 0x80000000, 0x0, 63
#define	MASK_WCI_RA_STATUS_2_ARRAY_REPLIES_RCVD_VLD 0x40000000, 0x0, 62
#define	MASK_WCI_RA_STATUS_2_ARRAY_STRIPE 0x20000000, 0x0, 61
#define	MASK_WCI_RA_STATUS_2_ARRAY_RH_SM 0x18000000, 0x0, 59
#define	MASK_WCI_RA_STATUS_2_ARRAY_RCVD_MTAG 0x7000000, 0x0, 56
#define	MASK_WCI_RA_STATUS_2_ARRAY_CESR_INDEX 0xff0000, 0x0, 48
#define	MASK_WCI_RA_STATUS_2_ARRAY_NTRANSID 0xff80, 0x0, 39
#define	MASK_WCI_RA_STATUS_2_ARRAY_DTARG 0x40, 0x0, 38
#define	MASK_WCI_RA_STATUS_2_ARRAY_SAW_S_ACK 0x20, 0x0, 37
#define	MASK_WCI_RA_STATUS_2_ARRAY_SAW_H_D 0x10, 0x0, 36
#define	MASK_WCI_RA_STATUS_2_ARRAY_SAW_S_D 0x8, 0x0, 35
#define	MASK_WCI_RA_STATUS_2_ARRAY_SAW_H_PULL 0x4, 0x0, 34
#define	MASK_WCI_RA_STATUS_2_ARRAY_SAW_H_PULL_M 0x2, 0x0, 33
#define	MASK_WCI_RA_STATUS_2_ARRAY_SAW_H_PULL_I 0x1, 0x0, 32
#define	MASK_WCI_RA_STATUS_2_ARRAY_REPLIES_RCVD 0x0, 0xffff0000, 16
#define	MASK_WCI_RA_STATUS_2_ARRAY_RCV_CNTR 0x0, 0xc000, 14
#define	MASK_WCI_RA_STATUS_2_ARRAY_SND_CNTR 0x0, 0x3000, 12
#define	MASK_WCI_RA_STATUS_2_ARRAY_SAW_H_NACK 0x0, 0x800, 11
#define	MASK_WCI_RA_STATUS_2_ARRAY_SAW_H_ERR 0x0, 0x400, 10
#define	MASK_WCI_RA_STATUS_2_ARRAY_TRANSACTION_TYPE 0x0, 0x3f0, 4
#define	MASK_WCI_RA_STATUS_2_ARRAY_HNID 0x0, 0xf, 0
#define	MASK_WCI_RA_STATUS_ARRAY_FSM_STATE 0xfe000000, 0x0, 57
#define	MASK_WCI_RA_STATUS_ARRAY_DTARGID 0x1ff0000, 0x0, 48
#define	MASK_WCI_RA_STATUS_ARRAY_ATRANSID 0xff80, 0x0, 39
#define	MASK_WCI_RA_STATUS_ARRAY_ADDR 0x7f, 0xffffffff, 0
#define	MASK_WCI_RA_TIMEOUT_CONFIG_RSVD_Z 0xfffffc00, 0x0, 42
#define	MASK_WCI_RA_TIMEOUT_CONFIG_CLUS_DISABLE 0x200, 0x0, 41
#define	MASK_WCI_RA_TIMEOUT_CONFIG_CLUS_FREEZE 0x100, 0x0, 40
#define	MASK_WCI_RA_TIMEOUT_CONFIG_RSVD_Y 0xc0, 0x0, 38
#define	MASK_WCI_RA_TIMEOUT_CONFIG_CLUS_APHASE_MAG 0x30, 0x0, 36
#define	MASK_WCI_RA_TIMEOUT_CONFIG_RSVD_X 0xc, 0x0, 34
#define	MASK_WCI_RA_TIMEOUT_CONFIG_CLUS_APHASE_VAL 0x3, 0xfc000000, 26
#define	MASK_WCI_RA_TIMEOUT_CONFIG_CLUS_DPHASE_MAG 0x0, 0x3000000, 24
#define	MASK_WCI_RA_TIMEOUT_CONFIG_CLUS_DPHASE_VAL 0x0, 0xff0000, 16
#define	MASK_WCI_RA_TIMEOUT_CONFIG_RSVD_W 0x0, 0xc000, 14
#define	MASK_WCI_RA_TIMEOUT_CONFIG_SSM_DISABLE 0x0, 0x2000, 13
#define	MASK_WCI_RA_TIMEOUT_CONFIG_SSM_FREEZE 0x0, 0x1000, 12
#define	MASK_WCI_RA_TIMEOUT_CONFIG_RSVD_V 0x0, 0xc00, 10
#define	MASK_WCI_RA_TIMEOUT_CONFIG_SSM_MAG 0x0, 0x300, 8
#define	MASK_WCI_RA_TIMEOUT_CONFIG_SSM_VAL 0x0, 0xff, 0
#define	MASK_WCI_RA_WRITE_LOCKOUT_STATUS_RSVD_Z 0xffffffff, 0xfffffc00, 10
#define	MASK_WCI_RA_WRITE_LOCKOUT_STATUS_LINK_STRIPE 0x0, 0x300, 8
#define	MASK_WCI_RA_WRITE_LOCKOUT_STATUS_NC_SLICE 0x0, 0xff, 0
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_RAG_ROUTE_MAP0_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_RAG_ROUTE_MAP0_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_RAG_ROUTE_MAP1_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_RAG_ROUTE_MAP1_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_RESET_CONFIG_RSVD_Z 0xffffffff, 0xfffffffe, 1
#define	MASK_WCI_RESET_CONFIG_AGENT_RESET_E 0x0, 0x1, 0
#define	MASK_WCI_RESET_STATUS_RSVD_Z 0xffffffff, 0xfffffff8, 3
#define	MASK_WCI_RESET_STATUS_POR 0x0, 0x4, 2
#define	MASK_WCI_RESET_STATUS_NODE_RESET 0x0, 0x2, 1
#define	MASK_WCI_RESET_STATUS_AGENT_RESET 0x0, 0x1, 0
#define	MASK_WCI_SA_BUSY_RSVD_Z 0xffffffff, 0xffffff00, 8
#define	MASK_WCI_SA_BUSY_VECTOR 0x0, 0xff, 0
#define	MASK_WCI_SA_ECC_ADDRESS_DATA 0x80000000, 0x0, 63
#define	MASK_WCI_SA_ECC_ADDRESS_UE 0x40000000, 0x0, 62
#define	MASK_WCI_SA_ECC_ADDRESS_RSVD_Z 0x3ffff800, 0x0, 43
#define	MASK_WCI_SA_ECC_ADDRESS_ADDR 0x7ff, 0xffffffe0, 5
#define	MASK_WCI_SA_ECC_ADDRESS_RSVD_Y 0x0, 0x1f, 0
#define	MASK_WCI_SA_ESR_0_RSVD_Z 0xffffffff, 0x80000000, 31
#define	MASK_WCI_SA_ESR_0_ACC_HW_ERR 0x0, 0x40000000, 30
#define	MASK_WCI_SA_ESR_0_ACC_ADDRESS_NOT_OWNED 0x0, 0x20000000, 29
#define	MASK_WCI_SA_ESR_0_ACC_ADDRESS_NOT_MAPPED 0x0, 0x10000000, 28
#define	MASK_WCI_SA_ESR_0_ACC_GA2LPA_ECC_ERROR 0x0, 0x8000000, 27
#define	MASK_WCI_SA_ESR_0_ACC_RIP_MULTI_HIT 0x0, 0x4000000, 26
#define	MASK_WCI_SA_ESR_0_ACC_ILLEGAL_SENDER 0x0, 0x2000000, 25
#define	MASK_WCI_SA_ESR_0_ACC_WRONG_DEMAND 0x0, 0x1000000, 24
#define	MASK_WCI_SA_ESR_0_ACC_UNCORRECTABLE_MTAG_ERROR 0x0, 0x800000, 23
#define	MASK_WCI_SA_ESR_0_ACC_UNCORRECTABLE_DATA_ERROR 0x0, 0x400000, 22
#define	MASK_WCI_SA_ESR_0_ACC_CORRECTABLE_MTAG_ERROR 0x0, 0x200000, 21
#define	MASK_WCI_SA_ESR_0_ACC_CORRECTABLE_DATA_ERROR 0x0, 0x100000, 20
#define	MASK_WCI_SA_ESR_0_ACC_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x80000, 19
#define	MASK_WCI_SA_ESR_0_ACC_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x40000, 18
#define	MASK_WCI_SA_ESR_0_ACC_UNEXPECTED_MTAG 0x0, 0x20000, 17
#define	MASK_WCI_SA_ESR_0_ACC_TIMEOUT 0x0, 0x10000, 16
#define	MASK_WCI_SA_ESR_0_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_SA_ESR_0_HW_ERR 0x0, 0x4000, 14
#define	MASK_WCI_SA_ESR_0_ADDRESS_NOT_OWNED 0x0, 0x2000, 13
#define	MASK_WCI_SA_ESR_0_ADDRESS_NOT_MAPPED 0x0, 0x1000, 12
#define	MASK_WCI_SA_ESR_0_GA2LPA_ECC_ERROR 0x0, 0x800, 11
#define	MASK_WCI_SA_ESR_0_RIP_MULTI_HIT 0x0, 0x400, 10
#define	MASK_WCI_SA_ESR_0_ILLEGAL_SENDER 0x0, 0x200, 9
#define	MASK_WCI_SA_ESR_0_WRONG_DEMAND 0x0, 0x100, 8
#define	MASK_WCI_SA_ESR_0_UNCORRECTABLE_MTAG_ERROR 0x0, 0x80, 7
#define	MASK_WCI_SA_ESR_0_UNCORRECTABLE_DATA_ERROR 0x0, 0x40, 6
#define	MASK_WCI_SA_ESR_0_CORRECTABLE_MTAG_ERROR 0x0, 0x20, 5
#define	MASK_WCI_SA_ESR_0_CORRECTABLE_DATA_ERROR 0x0, 0x10, 4
#define	MASK_WCI_SA_ESR_0_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x8, 3
#define	MASK_WCI_SA_ESR_0_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x4, 2
#define	MASK_WCI_SA_ESR_0_UNEXPECTED_MTAG 0x0, 0x2, 1
#define	MASK_WCI_SA_ESR_0_TIMEOUT 0x0, 0x1, 0
#define	MASK_WCI_SA_ESR_MASK_RSVD_Z 0xffffffff, 0xffff8000, 15
#define	MASK_WCI_SA_ESR_MASK_HW_ERR 0x0, 0x4000, 14
#define	MASK_WCI_SA_ESR_MASK_ADDRESS_NOT_OWNED 0x0, 0x2000, 13
#define	MASK_WCI_SA_ESR_MASK_ADDRESS_NOT_MAPPED 0x0, 0x1000, 12
#define	MASK_WCI_SA_ESR_MASK_GA2LPA_ECC_ERROR 0x0, 0x800, 11
#define	MASK_WCI_SA_ESR_MASK_RIP_MULTI_HIT 0x0, 0x400, 10
#define	MASK_WCI_SA_ESR_MASK_ILLEGAL_SENDER 0x0, 0x200, 9
#define	MASK_WCI_SA_ESR_MASK_WRONG_DEMAND 0x0, 0x100, 8
#define	MASK_WCI_SA_ESR_MASK_UNCORRECTABLE_MTAG_ERROR 0x0, 0x80, 7
#define	MASK_WCI_SA_ESR_MASK_UNCORRECTABLE_DATA_ERROR 0x0, 0x40, 6
#define	MASK_WCI_SA_ESR_MASK_CORRECTABLE_MTAG_ERROR 0x0, 0x20, 5
#define	MASK_WCI_SA_ESR_MASK_CORRECTABLE_DATA_ERROR 0x0, 0x10, 4
#define	MASK_WCI_SA_ESR_MASK_MTAG_MISMATCH_WITHIN_HCL 0x0, 0x8, 3
#define	MASK_WCI_SA_ESR_MASK_MTAG_MISMATCH_BETWEEN_HCLS 0x0, 0x4, 2
#define	MASK_WCI_SA_ESR_MASK_UNEXPECTED_MTAG 0x0, 0x2, 1
#define	MASK_WCI_SA_ESR_MASK_TIMEOUT 0x0, 0x1, 0
#define	MASK_WCI_SA_FIRST_ERROR_AGENT_ESR_REG 0x80000000, 0x0, 63
#define	MASK_WCI_SA_FIRST_ERROR_AGENT_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_SA_FIRST_ERROR_AGENT_RSVD_Z 0x7ffffff, 0xfffffff8, 3
#define	MASK_WCI_SA_FIRST_ERROR_AGENT_INSTANCE 0x0, 0x7, 0
#define	MASK_WCI_SA_FIRST_PACKET_0_RSVD_Z 0xfe000000, 0x0, 57
#define	MASK_WCI_SA_FIRST_PACKET_0_NTRANSID 0x1ff0000, 0x0, 48
#define	MASK_WCI_SA_FIRST_PACKET_0_RSVD_Y 0xc000, 0x0, 46
#define	MASK_WCI_SA_FIRST_PACKET_0_CMR 0x2000, 0x0, 45
#define	MASK_WCI_SA_FIRST_PACKET_0_OTRANSID 0x1ff0, 0x0, 36
#define	MASK_WCI_SA_FIRST_PACKET_0_RSVD_X 0xc, 0x0, 34
#define	MASK_WCI_SA_FIRST_PACKET_0_RNID 0x3, 0xc0000000, 30
#define	MASK_WCI_SA_FIRST_PACKET_0_R2E 0x0, 0x3c000000, 26
#define	MASK_WCI_SA_FIRST_PACKET_0_EMISS 0x0, 0x2000000, 25
#define	MASK_WCI_SA_FIRST_PACKET_0_RSVD_W 0x0, 0x1000000, 24
#define	MASK_WCI_SA_FIRST_PACKET_0_HTID 0x0, 0xf00000, 20
#define	MASK_WCI_SA_FIRST_PACKET_0_RTID 0x0, 0xf8000, 15
#define	MASK_WCI_SA_FIRST_PACKET_0_SNID 0x0, 0x7800, 11
#define	MASK_WCI_SA_FIRST_PACKET_0_MSGOP 0x0, 0x780, 7
#define	MASK_WCI_SA_FIRST_PACKET_0_HTYP 0x0, 0x60, 5
#define	MASK_WCI_SA_FIRST_PACKET_0_STRIPE 0x0, 0x10, 4
#define	MASK_WCI_SA_FIRST_PACKET_0_DNID 0x0, 0xf, 0
#define	MASK_WCI_SA_FIRST_PACKET_1_ESR_REG 0x80000000, 0x0, 63
#define	MASK_WCI_SA_FIRST_PACKET_1_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_SA_FIRST_PACKET_1_A_ENTRY 0x4000000, 0x0, 58
#define	MASK_WCI_SA_FIRST_PACKET_1_S_ENTRY 0x2000000, 0x0, 57
#define	MASK_WCI_SA_FIRST_PACKET_1_RSVD_Z 0x1fff800, 0x0, 43
#define	MASK_WCI_SA_FIRST_PACKET_1_GA 0x7ff, 0xffffffe0, 5
#define	MASK_WCI_SA_FIRST_PACKET_1_RSVD_Y 0x0, 0x1f, 0
#define	MASK_WCI_SA_FREEZE_RSVD_Z 0xffffffff, 0xffffff00, 8
#define	MASK_WCI_SA_FREEZE_VECTOR 0x0, 0xff, 0
#define	MASK_WCI_SA_HW_ERR_STATE_RSVD_Z 0xffffffff, 0xffffff00, 8
#define	MASK_WCI_SA_HW_ERR_STATE_SH_QUEUE_OVERFLOW 0x0, 0x80, 7
#define	MASK_WCI_SA_HW_ERR_STATE_SH_WRONG_STID 0x0, 0x40, 6
#define	MASK_WCI_SA_HW_ERR_STATE_SH_UNEXPECTED_SNOOP 0x0, 0x20, 5
#define	MASK_WCI_SA_HW_ERR_STATE_OH_QUEUE_OVERFLOW 0x0, 0x10, 4
#define	MASK_WCI_SA_HW_ERR_STATE_OH_WRONG_STID 0x0, 0x8, 3
#define	MASK_WCI_SA_HW_ERR_STATE_OH_UNEXPECTED_ORDERED 0x0, 0x4, 2
#define	MASK_WCI_SA_HW_ERR_STATE_UNEXPECTED_SEND_ACK 0x0, 0x2, 1
#define	MASK_WCI_SA_HW_ERR_STATE_UNEXPECTED_RECEIVE_ACK 0x0, 0x1, 0
#define	MASK_WCI_SA_STATUS_2_ARRAY_RSVD_Z 0xffffffff, 0xfffff800, 11
#define	MASK_WCI_SA_STATUS_2_ARRAY_SEND_DONE 0x0, 0x400, 10
#define	MASK_WCI_SA_STATUS_2_ARRAY_PH_DONE 0x0, 0x200, 9
#define	MASK_WCI_SA_STATUS_2_ARRAY_GOT_2ND_SNOOP 0x0, 0x100, 8
#define	MASK_WCI_SA_STATUS_2_ARRAY_GOT_1ST_SNOOP 0x0, 0x80, 7
#define	MASK_WCI_SA_STATUS_2_ARRAY_GOT_2ND_ORD 0x0, 0x40, 6
#define	MASK_WCI_SA_STATUS_2_ARRAY_GOT_1ST_ORD 0x0, 0x20, 5
#define	MASK_WCI_SA_STATUS_2_ARRAY_SF_3_DONE 0x0, 0x10, 4
#define	MASK_WCI_SA_STATUS_2_ARRAY_SF_2_DONE 0x0, 0x8, 3
#define	MASK_WCI_SA_STATUS_2_ARRAY_DSH_DONE 0x0, 0x4, 2
#define	MASK_WCI_SA_STATUS_2_ARRAY_DRH_DONE 0x0, 0x2, 1
#define	MASK_WCI_SA_STATUS_2_ARRAY_REQ_DONE 0x0, 0x1, 0
#define	MASK_WCI_SA_STATUS_3_ARRAY_RSVD_Z 0xffffffff, 0xffffe000, 13
#define	MASK_WCI_SA_STATUS_3_ARRAY_NTRANSID 0x0, 0x1ff0, 4
#define	MASK_WCI_SA_STATUS_3_ARRAY_SNID 0x0, 0xf, 0
#define	MASK_WCI_SA_STATUS_4_ARRAY_RSVD_Z 0xfffffffe, 0x0, 33
#define	MASK_WCI_SA_STATUS_4_ARRAY_OTRANSID 0x1, 0xff000000, 24
#define	MASK_WCI_SA_STATUS_4_ARRAY_RNID 0x0, 0xf00000, 20
#define	MASK_WCI_SA_STATUS_4_ARRAY_REPLIES_2_EXP 0x0, 0xf0000, 16
#define	MASK_WCI_SA_STATUS_4_ARRAY_HTID 0x0, 0xf000, 12
#define	MASK_WCI_SA_STATUS_4_ARRAY_RSVD_Y 0x0, 0xe00, 9
#define	MASK_WCI_SA_STATUS_4_ARRAY_RTID 0x0, 0x1f0, 4
#define	MASK_WCI_SA_STATUS_4_ARRAY_RSVD_X 0x0, 0xc, 2
#define	MASK_WCI_SA_STATUS_4_ARRAY_EMISS 0x0, 0x2, 1
#define	MASK_WCI_SA_STATUS_4_ARRAY_STRIPE 0x0, 0x1, 0
#define	MASK_WCI_SA_STATUS_5_ARRAY_RSVD_Z 0xfffff800, 0x0, 43
#define	MASK_WCI_SA_STATUS_5_ARRAY_ORIGINAL_GA 0x7ff, 0xffffe000, 13
#define	MASK_WCI_SA_STATUS_5_ARRAY_RSVD_Y 0x0, 0x1ffe, 1
#define	MASK_WCI_SA_STATUS_5_ARRAY_CMR 0x0, 0x1, 0
#define	MASK_WCI_SA_STATUS_6_ARRAY_RSVD_Z 0xfffff800, 0x0, 43
#define	MASK_WCI_SA_STATUS_6_ARRAY_SAFARI_ADDR_42 0x400, 0x0, 42
#define	MASK_WCI_SA_STATUS_6_ARRAY_SAFARI_ADDR_41_38 0x3c0, 0x0, 38
#define	MASK_WCI_SA_STATUS_6_ARRAY_SAFARI_ADDR_37 0x20, 0x0, 37
#define	MASK_WCI_SA_STATUS_6_ARRAY_SAFARI_ADDR_36_5 0x1f, 0xffffffe0, 5
#define	MASK_WCI_SA_STATUS_6_ARRAY_RSVD_Y 0x0, 0x1f, 0
#define	MASK_WCI_SA_STATUS_ARRAY_RSVD_Z 0xffffffff, 0xffe00000, 21
#define	MASK_WCI_SA_STATUS_ARRAY_RECEIVE_COUNT 0x0, 0x180000, 19
#define	MASK_WCI_SA_STATUS_ARRAY_SEND_COUNT 0x0, 0x70000, 16
#define	MASK_WCI_SA_STATUS_ARRAY_OWNED 0x0, 0x8000, 15
#define	MASK_WCI_SA_STATUS_ARRAY_FIRST_MTAG 0x0, 0x7000, 12
#define	MASK_WCI_SA_STATUS_ARRAY_ATRANSID_3_0 0x0, 0xf00, 8
#define	MASK_WCI_SA_STATUS_ARRAY_RSVD_Y 0x0, 0xc0, 6
#define	MASK_WCI_SA_STATUS_ARRAY_GA2LPA_STATUS 0x0, 0x30, 4
#define	MASK_WCI_SA_STATUS_ARRAY_MSGOP 0x0, 0xf, 0
#define	MASK_WCI_SA_TIMEOUT_CONFIG_RSVD_Z 0xffffffff, 0xffffc000, 14
#define	MASK_WCI_SA_TIMEOUT_CONFIG_SSM_DISABLE 0x0, 0x2000, 13
#define	MASK_WCI_SA_TIMEOUT_CONFIG_SSM_FREEZE 0x0, 0x1000, 12
#define	MASK_WCI_SA_TIMEOUT_CONFIG_RSVD_Y 0x0, 0xc00, 10
#define	MASK_WCI_SA_TIMEOUT_CONFIG_SSM_MAG 0x0, 0x300, 8
#define	MASK_WCI_SA_TIMEOUT_CONFIG_SSM_VAL 0x0, 0xff, 0
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_SAG_ROUTE_MAP0_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_SAG_ROUTE_MAP0_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_SAG_ROUTE_MAP1_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_SAG_ROUTE_MAP1_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_SC_CLUSTER_DISABLE_RSVD_Z 0xffffffff, 0xfffffff0, 4
#define	MASK_WCI_SC_CLUSTER_DISABLE_CA_CLUSTER_DISABLE 0x0, 0x8, 3
#define	MASK_WCI_SC_CLUSTER_DISABLE_RA_PIQ_DISABLE 0x0, 0x4, 2
#define	MASK_WCI_SC_CLUSTER_DISABLE_RA_NIQ_DISABLE 0x0, 0x2, 1
#define	MASK_WCI_SC_CLUSTER_DISABLE_RA_CIQ_DISABLE 0x0, 0x1, 0
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_SEC_FO_ROUTE_MAP_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_SEC_FO_ROUTE_MAP_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_SFI_ANALYZER_VALID 0x80000000, 0x0, 63
#define	MASK_WCI_SFI_ANALYZER_IN_USE 0x40000000, 0x0, 62
#define	MASK_WCI_SFI_ANALYZER_SHARED 0x20000000, 0x0, 61
#define	MASK_WCI_SFI_ANALYZER_OWNED 0x10000000, 0x0, 60
#define	MASK_WCI_SFI_ANALYZER_MAPPED 0x8000000, 0x0, 59
#define	MASK_WCI_SFI_ANALYZER_OVERFLOW 0x7e00000, 0x0, 53
#define	MASK_WCI_SFI_ANALYZER_ADDRESS 0x1fffff, 0xffffc000, 14
#define	MASK_WCI_SFI_ANALYZER_MASK 0x0, 0x3c00, 10
#define	MASK_WCI_SFI_ANALYZER_COMMAND 0x0, 0x200, 9
#define	MASK_WCI_SFI_ANALYZER_ATRANSID 0x0, 0x1ff, 0
#define	MASK_WCI_SFI_CTR0_MASK_RSVD_Z 0xfc000000, 0x0, 58
#define	MASK_WCI_SFI_CTR0_MASK_MASK 0x3ff0000, 0x0, 48
#define	MASK_WCI_SFI_CTR0_MASK_ATRANSID 0xff80, 0x0, 39
#define	MASK_WCI_SFI_CTR0_MASK_ADDRESS 0x7f, 0xffffffff, 0
#define	MASK_WCI_SFI_CTR0_MATCH_RSVD_Z 0xfc000000, 0x0, 58
#define	MASK_WCI_SFI_CTR0_MATCH_MASK 0x3ff0000, 0x0, 48
#define	MASK_WCI_SFI_CTR0_MATCH_ATRANSID 0xff80, 0x0, 39
#define	MASK_WCI_SFI_CTR0_MATCH_ADDRESS 0x7f, 0xffffffff, 0
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RSVD_Z 0xffffffff, 0xfff80000, 19
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RTS 0x0, 0x40000, 18
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RTO 0x0, 0x20000, 17
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RS 0x0, 0x10000, 16
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_WS 0x0, 0x8000, 15
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RTSR 0x0, 0x4000, 14
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RTOR 0x0, 0x2000, 13
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RSR 0x0, 0x1000, 12
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_WB 0x0, 0x800, 11
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RTSM 0x0, 0x400, 10
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_INTERRUPT 0x0, 0x200, 9
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_R_RTS 0x0, 0x100, 8
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_R_RTO 0x0, 0x80, 7
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_R_RS 0x0, 0x40, 6
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_R_WS 0x0, 0x20, 5
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_R_WB 0x0, 0x10, 4
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RBIO 0x0, 0x8, 3
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_RIO 0x0, 0x4, 2
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_WBIO 0x0, 0x2, 1
#define	MASK_WCI_SFI_CTR0_MATCH_TRANSACTION_WIO 0x0, 0x1, 0
#define	MASK_WCI_SFI_CTR1_MASK_RSVD_Z 0xfc000000, 0x0, 58
#define	MASK_WCI_SFI_CTR1_MASK_MASK 0x3ff0000, 0x0, 48
#define	MASK_WCI_SFI_CTR1_MASK_ATRANSID 0xff80, 0x0, 39
#define	MASK_WCI_SFI_CTR1_MASK_ADDRESS 0x7f, 0xffffffff, 0
#define	MASK_WCI_SFI_CTR1_MATCH_RSVD_Z 0xfc000000, 0x0, 58
#define	MASK_WCI_SFI_CTR1_MATCH_MASK 0x3ff0000, 0x0, 48
#define	MASK_WCI_SFI_CTR1_MATCH_ATRANSID 0xff80, 0x0, 39
#define	MASK_WCI_SFI_CTR1_MATCH_ADDRESS 0x7f, 0xffffffff, 0
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RSVD_Z 0xffffffff, 0xfff80000, 19
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RTS 0x0, 0x40000, 18
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RTO 0x0, 0x20000, 17
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RS 0x0, 0x10000, 16
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_WS 0x0, 0x8000, 15
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RTSR 0x0, 0x4000, 14
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RTOR 0x0, 0x2000, 13
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RSR 0x0, 0x1000, 12
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_WB 0x0, 0x800, 11
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RTSM 0x0, 0x400, 10
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_INTERRUPT 0x0, 0x200, 9
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_R_RTS 0x0, 0x100, 8
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_R_RTO 0x0, 0x80, 7
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_R_RS 0x0, 0x40, 6
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_R_WS 0x0, 0x20, 5
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_R_WB 0x0, 0x10, 4
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RBIO 0x0, 0x8, 3
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_RIO 0x0, 0x4, 2
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_WBIO 0x0, 0x2, 1
#define	MASK_WCI_SFI_CTR1_MATCH_TRANSACTION_WIO 0x0, 0x1, 0
#define	MASK_WCI_SFI_ESR_RSVD_Z 0xffffffff, 0xfc000000, 26
#define	MASK_WCI_SFI_ESR_ACC_TARGID_TIMEOUT 0x0, 0x2000000, 25
#define	MASK_WCI_SFI_ESR_ACC_NC2NID_MISCONFIG 0x0, 0x1000000, 24
#define	MASK_WCI_SFI_ESR_ACC_ADDR_PTY 0x0, 0x800000, 23
#define	MASK_WCI_SFI_ESR_ACC_INCOMING_PREREQ_CONFLICT 0x0, 0x400000, 22
#define	MASK_WCI_SFI_ESR_ACC_MODCAM_CLR_SET_CONFLICT 0x0, 0x200000, 21
#define	MASK_WCI_SFI_ESR_ACC_MODCAM_MULTI_HIT 0x0, 0x100000, 20
#define	MASK_WCI_SFI_ESR_ACC_MODCAM_SET_SET 0x0, 0x80000, 19
#define	MASK_WCI_SFI_ESR_ACC_UNEXPECTED_INCOMING 0x0, 0x40000, 18
#define	MASK_WCI_SFI_ESR_ACC_UNEXPECTED_TARGARBGNT 0x0, 0x20000, 17
#define	MASK_WCI_SFI_ESR_ACC_TRANSID_UNALLOC_RELEASED 0x0, 0x10000, 16
#define	MASK_WCI_SFI_ESR_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_SFI_ESR_RSVD_Y 0x0, 0x7c00, 10
#define	MASK_WCI_SFI_ESR_TARGID_TIMEOUT 0x0, 0x200, 9
#define	MASK_WCI_SFI_ESR_NC2NID_MISCONFIG 0x0, 0x100, 8
#define	MASK_WCI_SFI_ESR_ADDR_PTY 0x0, 0x80, 7
#define	MASK_WCI_SFI_ESR_INCOMING_PREREQ_CONFLICT 0x0, 0x40, 6
#define	MASK_WCI_SFI_ESR_MODCAM_CLR_SET_CONFLICT 0x0, 0x20, 5
#define	MASK_WCI_SFI_ESR_MODCAM_MULTI_HIT 0x0, 0x10, 4
#define	MASK_WCI_SFI_ESR_MODCAM_SET_SET 0x0, 0x8, 3
#define	MASK_WCI_SFI_ESR_UNEXPECTED_INCOMING 0x0, 0x4, 2
#define	MASK_WCI_SFI_ESR_UNEXPECTED_TARGARBGNT 0x0, 0x2, 1
#define	MASK_WCI_SFI_ESR_TRANSID_UNALLOC_RELEASED 0x0, 0x1, 0
#define	MASK_WCI_SFI_ESR_MASK_RSVD_Z 0xffffffff, 0xfffffc00, 10
#define	MASK_WCI_SFI_ESR_MASK_TARGID_TIMEOUT 0x0, 0x200, 9
#define	MASK_WCI_SFI_ESR_MASK_NC2NID_MISCONFIG 0x0, 0x100, 8
#define	MASK_WCI_SFI_ESR_MASK_ADDR_PTY 0x0, 0x80, 7
#define	MASK_WCI_SFI_ESR_MASK_INCOMING_PREREQ_CONFLICT 0x0, 0x40, 6
#define	MASK_WCI_SFI_ESR_MASK_MODCAM_CLR_SET_CONFLICT 0x0, 0x20, 5
#define	MASK_WCI_SFI_ESR_MASK_MODCAM_MULTI_HIT 0x0, 0x10, 4
#define	MASK_WCI_SFI_ESR_MASK_MODCAM_SET_SET 0x0, 0x8, 3
#define	MASK_WCI_SFI_ESR_MASK_UNEXPECTED_INCOMING 0x0, 0x4, 2
#define	MASK_WCI_SFI_ESR_MASK_UNEXPECTED_TARGARBGNT 0x0, 0x2, 1
#define	MASK_WCI_SFI_ESR_MASK_TRANSID_UNALLOC_RELEASED 0x0, 0x1, 0
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_SFI_ROUTE_MAP0_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_SFI_ROUTE_MAP0_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_Z 0xffff8000, 0x0, 47
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE15_TLINK 0x6000, 0x0, 45
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_Y 0x1000, 0x0, 44
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE14_TLINK 0xc00, 0x0, 42
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_X 0x200, 0x0, 41
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE13_TLINK 0x180, 0x0, 39
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_W 0x40, 0x0, 38
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE12_TLINK 0x30, 0x0, 36
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_V 0x8, 0x0, 35
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE11_TLINK 0x6, 0x0, 33
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_U 0x1, 0x0, 32
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE10_TLINK 0x0, 0xc0000000, 30
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_T 0x0, 0x20000000, 29
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE9_TLINK 0x0, 0x18000000, 27
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_S 0x0, 0x4000000, 26
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE8_TLINK 0x0, 0x3000000, 24
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_R 0x0, 0x800000, 23
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE7_TLINK 0x0, 0x600000, 21
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_Q 0x0, 0x100000, 20
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE6_TLINK 0x0, 0xc0000, 18
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_P 0x0, 0x20000, 17
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE5_TLINK 0x0, 0x18000, 15
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_O 0x0, 0x4000, 14
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE4_TLINK 0x0, 0x3000, 12
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_N 0x0, 0x800, 11
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE3_TLINK 0x0, 0x600, 9
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_M 0x0, 0x100, 8
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE2_TLINK 0x0, 0xc0, 6
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_L 0x0, 0x20, 5
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE1_TLINK 0x0, 0x18, 3
#define	MASK_WCI_SFI_ROUTE_MAP1_RSVD_K 0x0, 0x4, 2
#define	MASK_WCI_SFI_ROUTE_MAP1_NODE0_TLINK 0x0, 0x3, 0
#define	MASK_WCI_SFI_STATE_RSVD_Z 0x80000000, 0x0, 63
#define	MASK_WCI_SFI_STATE_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_SFI_STATE_RSVD_Y 0x7fe0000, 0x0, 49
#define	MASK_WCI_SFI_STATE_WCI_ISSUED 0x10000, 0x0, 48
#define	MASK_WCI_SFI_STATE_AGENT_ID 0xfe00, 0x0, 41
#define	MASK_WCI_SFI_STATE_MODCAM_INDEX 0x1e0, 0x0, 37
#define	MASK_WCI_SFI_STATE_MODCAM_ADDR 0x1f, 0xffffffc0, 6
#define	MASK_WCI_SFI_STATE_SF_CMD 0x0, 0x30, 4
#define	MASK_WCI_SFI_STATE_SF_MASK_3_TO_0 0x0, 0xf, 0
#define	MASK_WCI_SFI_STATE1_RSVD_Z 0x80000000, 0x0, 63
#define	MASK_WCI_SFI_STATE1_ESR_INDEX 0x78000000, 0x0, 59
#define	MASK_WCI_SFI_STATE1_RSVD_Y 0x7f80000, 0x0, 51
#define	MASK_WCI_SFI_STATE1_UNALLOC_RELEASE_AGENTS 0x7c000, 0x0, 46
#define	MASK_WCI_SFI_STATE1_UNALLOC_TARGIDS_RELEASED 0x3fff, 0x80000000, 31
#define	MASK_WCI_SFI_STATE1_UNALLOC_ATRANSIDS_RELEASED 0x0, 0x7fff0000, 16
#define	MASK_WCI_SFI_STATE1_NC2NID_INDEX 0x0, 0xff00, 8
#define	MASK_WCI_SFI_STATE1_NC2NID_DATA 0x0, 0xff, 0
#define	MASK_WCI_SFI_TRANSID_ALLOC_RSVD_Z 0xffffffff, 0x80000000, 31
#define	MASK_WCI_SFI_TRANSID_ALLOC_TARGID_AVAILABLE 0x0, 0x7fff0000, 16
#define	MASK_WCI_SFI_TRANSID_ALLOC_ATRANSID_AVAILABLE 0x0, 0xfffe, 1
#define	MASK_WCI_SFI_TRANSID_ALLOC_RSVD_Y 0x0, 0x1, 0
#define	MASK_WCI_SFQ_ESR_RSVD_Z 0xffffffff, 0xfffc0000, 18
#define	MASK_WCI_SFQ_ESR_ACC_SFQ_PERR 0x0, 0x20000, 17
#define	MASK_WCI_SFQ_ESR_ACC_SFQ_OVFL 0x0, 0x10000, 16
#define	MASK_WCI_SFQ_ESR_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_SFQ_ESR_RSVD_Y 0x0, 0x7ffc, 2
#define	MASK_WCI_SFQ_ESR_SFQ_PERR 0x0, 0x2, 1
#define	MASK_WCI_SFQ_ESR_SFQ_OVFL 0x0, 0x1, 0
#define	MASK_WCI_SFQ_ESR_MASK_RSVD_Z 0xffffffff, 0xfffffffc, 2
#define	MASK_WCI_SFQ_ESR_MASK_SFQ_PERR 0x0, 0x2, 1
#define	MASK_WCI_SFQ_ESR_MASK_SFQ_OVFL 0x0, 0x1, 0
#define	MASK_WCI_SFQ_STATE_RSVD_Z 0xffffffff, 0xfffffe00, 9
#define	MASK_WCI_SFQ_STATE_INDEX 0x0, 0x1ff, 0
#define	MASK_WCI_SHADOW_ADDR_SET_AGENT_RESET 0x80000000, 0x0, 63
#define	MASK_WCI_SHADOW_ADDR_PULL_STOP 0x40000000, 0x0, 62
#define	MASK_WCI_SHADOW_ADDR_DATA_STOP 0x20000000, 0x0, 61
#define	MASK_WCI_SHADOW_ADDR_SHADOW_RSVD 0x10000000, 0x0, 60
#define	MASK_WCI_SHADOW_ADDR_RSVD_Z 0xffc0000, 0x0, 50
#define	MASK_WCI_SHADOW_ADDR_SHADOW_VALID 0x20000, 0x0, 49
#define	MASK_WCI_SHADOW_ADDR_SHADOW_TIMEOUT 0x10000, 0x0, 48
#define	MASK_WCI_SHADOW_ADDR_SHADOW_ADDR_NOT_VLD 0x8000, 0x0, 47
#define	MASK_WCI_SHADOW_ADDR_SHADOW_SRAM_ERROR 0x4000, 0x0, 46
#define	MASK_WCI_SHADOW_ADDR_SHADOW_SRAM 0x2000, 0x0, 45
#define	MASK_WCI_SHADOW_ADDR_SHADOW_WRITE 0x1000, 0x0, 44
#define	MASK_WCI_SHADOW_ADDR_RSVD_Y 0xfff, 0xe0000000, 29
#define	MASK_WCI_SHADOW_ADDR_SHADOW_ADDR 0x0, 0x1fffffe0, 5
#define	MASK_WCI_SHADOW_ADDR_RSVD_X 0x0, 0x1f, 0
#define	MASK_WCI_SHADOW_DATA_SHADOW_DATA 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_SRAM_ARRAY_ERROR 0x80000000, 0x0, 63
#define	MASK_WCI_SRAM_ARRAY_DATA 0x7fffffff, 0xffffffff, 0
#define	MASK_WCI_SRAM_CE_COUNT_RSVD_Z 0xffffffff, 0xffffff00, 8
#define	MASK_WCI_SRAM_CE_COUNT_CE_COUNT 0x0, 0xff, 0
#define	MASK_WCI_SRAM_CONFIG_RSVD_Z 0xffffffff, 0xfff80000, 19
#define	MASK_WCI_SRAM_CONFIG_ERROR_THRESHOLD 0x0, 0x7c000, 14
#define	MASK_WCI_SRAM_CONFIG_ECC_WRITEBACK_DISABLE 0x0, 0x2000, 13
#define	MASK_WCI_SRAM_CONFIG_ECC_DISABLE 0x0, 0x1000, 12
#define	MASK_WCI_SRAM_CONFIG_PARITY_DISABLE 0x0, 0x800, 11
#define	MASK_WCI_SRAM_CONFIG_USE_GA2LPA 0x0, 0x400, 10
#define	MASK_WCI_SRAM_CONFIG_USE_DIRECTORY 0x0, 0x200, 9
#define	MASK_WCI_SRAM_CONFIG_DIR_STRIPE 0x0, 0x180, 7
#define	MASK_WCI_SRAM_CONFIG_RSVD_Y 0x0, 0x60, 5
#define	MASK_WCI_SRAM_CONFIG_SRAM_SIZE 0x0, 0x1c, 2
#define	MASK_WCI_SRAM_CONFIG_SRAM_SIZE_PINS 0x0, 0x3, 0
#define	MASK_WCI_SRAM_ECC_ADDRESS_RSVD_Z 0xfffffffe, 0x0, 33
#define	MASK_WCI_SRAM_ECC_ADDRESS_CE 0x1, 0x0, 32
#define	MASK_WCI_SRAM_ECC_ADDRESS_ADDR_ERROR 0x0, 0x80000000, 31
#define	MASK_WCI_SRAM_ECC_ADDRESS_SYNDROME 0x0, 0x7f000000, 24
#define	MASK_WCI_SRAM_ECC_ADDRESS_ADDRESS 0x0, 0xffffff, 0
#define	MASK_WCI_SRAM_STATUS_RSVD_Z 0xffffffff, 0xfff00000, 20
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_19 0x0, 0x80000, 19
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_18 0x0, 0x40000, 18
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_17 0x0, 0x20000, 17
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_16 0x0, 0x10000, 16
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_15 0x0, 0x8000, 15
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_14 0x0, 0x4000, 14
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_13 0x0, 0x2000, 13
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_12 0x0, 0x1000, 12
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_11 0x0, 0x800, 11
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_10 0x0, 0x400, 10
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_9 0x0, 0x200, 9
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_8 0x0, 0x100, 8
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_7 0x0, 0x80, 7
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_6 0x0, 0x40, 6
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_5 0x0, 0x20, 5
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_4 0x0, 0x10, 4
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_3 0x0, 0x8, 3
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_2 0x0, 0x4, 2
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_1 0x0, 0x2, 1
#define	MASK_WCI_SRAM_STATUS_STICKY_ERROR_0 0x0, 0x1, 0
#define	MASK_WCI_STICK_COUNT 0xffffffff, 0xffffffff, 0
#define	MASK_WCI_STICK_RATE_RESET 0x80000000, 0x0, 63
#define	MASK_WCI_STICK_RATE_CYCLE_LIMIT_INTEGER 0x7fff0000, 0x0, 48
#define	MASK_WCI_STICK_RATE_CYCLE_LIMIT_FRACTION 0xffff, 0xffffffff, 0
#define	MASK_WCI_SW_CONFIG_MAX_ERRORS 0xffffff00, 0x0, 40
#define	MASK_WCI_SW_CONFIG_RSVD_Z 0xff, 0xfffe0000, 17
#define	MASK_WCI_SW_CONFIG_ERROR_PAUSE_SHUTDOWN_EN 0x0, 0x10000, 16
#define	MASK_WCI_SW_CONFIG_PARTNER_GNID 0x0, 0xf000, 12
#define	MASK_WCI_SW_CONFIG_GNID 0x0, 0xf00, 8
#define	MASK_WCI_SW_CONFIG_FAILOVER_EN 0x0, 0x80, 7
#define	MASK_WCI_SW_CONFIG_DROP_ILLEGAL_GNID 0x0, 0x40, 6
#define	MASK_WCI_SW_CONFIG_SYNC_BUFFER_SAFETY_LEVEL 0x0, 0x30, 4
#define	MASK_WCI_SW_CONFIG_MASK_ORIGINATE_BROADCAST 0x0, 0x8, 3
#define	MASK_WCI_SW_CONFIG_XMIT_ARB_POLICY 0x0, 0x6, 1
#define	MASK_WCI_SW_CONFIG_ENABLE_DX_SHORTCUT 0x0, 0x1, 0
#define	MASK_WCI_SW_ESR_RSVD_Z 0xffffffff, 0xf0000000, 28
#define	MASK_WCI_SW_ESR_ACC_LINK_2_FAILOVER 0x0, 0x8000000, 27
#define	MASK_WCI_SW_ESR_ACC_LINK_1_FAILOVER 0x0, 0x4000000, 26
#define	MASK_WCI_SW_ESR_ACC_LINK_0_FAILOVER 0x0, 0x2000000, 25
#define	MASK_WCI_SW_ESR_RSVD_Y 0x0, 0x1800000, 23
#define	MASK_WCI_SW_ESR_ACC_LINK_2_AUTO_SHUT 0x0, 0x400000, 22
#define	MASK_WCI_SW_ESR_ACC_LINK_1_AUTO_SHUT 0x0, 0x200000, 21
#define	MASK_WCI_SW_ESR_ACC_LINK_0_AUTO_SHUT 0x0, 0x100000, 20
#define	MASK_WCI_SW_ESR_ACC_ADDR_LPBK_ILLEGAL_GNID 0x0, 0x80000, 19
#define	MASK_WCI_SW_ESR_ACC_ERROR_PAUSE_BROADCAST 0x0, 0x40000, 18
#define	MASK_WCI_SW_ESR_ACC_ADDR_LPBK_FIFO_OVF 0x0, 0x20000, 17
#define	MASK_WCI_SW_ESR_ACC_DATA_LPBK_FIFO_OVF 0x0, 0x10000, 16
#define	MASK_WCI_SW_ESR_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_SW_ESR_RSVD_X 0x0, 0x7000, 12
#define	MASK_WCI_SW_ESR_LINK_2_FAILOVER 0x0, 0x800, 11
#define	MASK_WCI_SW_ESR_LINK_1_FAILOVER 0x0, 0x400, 10
#define	MASK_WCI_SW_ESR_LINK_0_FAILOVER 0x0, 0x200, 9
#define	MASK_WCI_SW_ESR_RSVD_W 0x0, 0x180, 7
#define	MASK_WCI_SW_ESR_LINK_2_AUTO_SHUT 0x0, 0x40, 6
#define	MASK_WCI_SW_ESR_LINK_1_AUTO_SHUT 0x0, 0x20, 5
#define	MASK_WCI_SW_ESR_LINK_0_AUTO_SHUT 0x0, 0x10, 4
#define	MASK_WCI_SW_ESR_ADDR_LPBK_ILLEGAL_GNID 0x0, 0x8, 3
#define	MASK_WCI_SW_ESR_ERROR_PAUSE_BROADCAST 0x0, 0x4, 2
#define	MASK_WCI_SW_ESR_ADDR_LPBK_FIFO_OVF 0x0, 0x2, 1
#define	MASK_WCI_SW_ESR_DATA_LPBK_FIFO_OVF 0x0, 0x1, 0
#define	MASK_WCI_SW_ESR_A_RSVD_Z 0xffffffff, 0xfffc0000, 18
#define	MASK_WCI_SW_ESR_A_ACC_FO_B_FIFO_OVF 0x0, 0x20000, 17
#define	MASK_WCI_SW_ESR_A_ACC_FO_A_FIFO_OVF 0x0, 0x10000, 16
#define	MASK_WCI_SW_ESR_A_FIRST_ERROR 0x0, 0x8000, 15
#define	MASK_WCI_SW_ESR_A_RSVD_Y 0x0, 0x7ffc, 2
#define	MASK_WCI_SW_ESR_A_FO_B_FIFO_OVF 0x0, 0x2, 1
#define	MASK_WCI_SW_ESR_A_FO_A_FIFO_OVF 0x0, 0x1, 0
#define	MASK_WCI_SW_ESR_A_MASK_RSVD_Z 0xffffffff, 0xfffffffc, 2
#define	MASK_WCI_SW_ESR_A_MASK_FO_B_FIFO_OVF 0x0, 0x2, 1
#define	MASK_WCI_SW_ESR_A_MASK_FO_A_FIFO_OVF 0x0, 0x1, 0
#define	MASK_WCI_SW_ESR_MASK_RSVD_Z 0xffffffff, 0xfffff000, 12
#define	MASK_WCI_SW_ESR_MASK_LINK_2_FAILOVER 0x0, 0x800, 11
#define	MASK_WCI_SW_ESR_MASK_LINK_1_FAILOVER 0x0, 0x400, 10
#define	MASK_WCI_SW_ESR_MASK_LINK_0_FAILOVER 0x0, 0x200, 9
#define	MASK_WCI_SW_ESR_MASK_RSVD_Y 0x0, 0x180, 7
#define	MASK_WCI_SW_ESR_MASK_LINK_2_AUTO_SHUT 0x0, 0x40, 6
#define	MASK_WCI_SW_ESR_MASK_LINK_1_AUTO_SHUT 0x0, 0x20, 5
#define	MASK_WCI_SW_ESR_MASK_LINK_0_AUTO_SHUT 0x0, 0x10, 4
#define	MASK_WCI_SW_ESR_MASK_ADDR_LPBK_ILLEGAL_GNID 0x0, 0x8, 3
#define	MASK_WCI_SW_ESR_MASK_ERROR_PAUSE_BROADCAST 0x0, 0x4, 2
#define	MASK_WCI_SW_ESR_MASK_ADDR_LPBK_FIFO_OVF 0x0, 0x2, 1
#define	MASK_WCI_SW_ESR_MASK_DATA_LPBK_FIFO_OVF 0x0, 0x1, 0
#define	MASK_WCI_SW_LINK_CONTROL_RSVD_Z 0xff800000, 0x0, 55
#define	MASK_WCI_SW_LINK_CONTROL_REXMIT_FREEZE 0x400000, 0x0, 54
#define	MASK_WCI_SW_LINK_CONTROL_REXMIT_MAG 0x300000, 0x0, 52
#define	MASK_WCI_SW_LINK_CONTROL_REXMIT_VAL 0xff000, 0x0, 44
#define	MASK_WCI_SW_LINK_CONTROL_ERROR_INDUCEMENT 0xc00, 0x0, 42
#define	MASK_WCI_SW_LINK_CONTROL_XMIT_TIMEOUT 0x3fc, 0x0, 34
#define	MASK_WCI_SW_LINK_CONTROL_USR_DATA_2 0x3, 0x0, 32
#define	MASK_WCI_SW_LINK_CONTROL_USR_DATA_1 0x0, 0xffff0000, 16
#define	MASK_WCI_SW_LINK_CONTROL_RSVD_Y 0x0, 0xe000, 13
#define	MASK_WCI_SW_LINK_CONTROL_XMIT_ENABLE 0x0, 0x1000, 12
#define	MASK_WCI_SW_LINK_CONTROL_USTAT_SRC 0x0, 0xc00, 10
#define	MASK_WCI_SW_LINK_CONTROL_IN_DOMAIN 0x0, 0x200, 9
#define	MASK_WCI_SW_LINK_CONTROL_PAROLI_TCK_ENABLE 0x0, 0x100, 8
#define	MASK_WCI_SW_LINK_CONTROL_LASER_ENABLE 0x0, 0x80, 7
#define	MASK_WCI_SW_LINK_CONTROL_RSVD_X 0x0, 0x40, 6
#define	MASK_WCI_SW_LINK_CONTROL_REXMIT_SHUTDOWN_EN 0x0, 0x20, 5
#define	MASK_WCI_SW_LINK_CONTROL_NEAR_END_SHUTDOWN_LOCK 0x0, 0x10, 4
#define	MASK_WCI_SW_LINK_CONTROL_FAILOVER_EN 0x0, 0x8, 3
#define	MASK_WCI_SW_LINK_CONTROL_AUTO_SHUT_EN 0x0, 0x4, 2
#define	MASK_WCI_SW_LINK_CONTROL_LINK_STATE 0x0, 0x3, 0
#define	MASK_WCI_SW_LINK_ERROR_COUNT_ERROR_COUNT 0xffffff00, 0x0, 40
#define	MASK_WCI_SW_LINK_ERROR_COUNT_RSVD_Z 0xff, 0xffffffff, 0
#define	MASK_WCI_SW_LINK_REXMIT_RSVD_Z 0xffffffff, 0x0, 32
#define	MASK_WCI_SW_LINK_REXMIT_REXMIT_COUNT 0x0, 0xffffffff, 0
#define	MASK_WCI_SW_LINK_STATUS_RSVD_Z 0xff800000, 0x0, 55
#define	MASK_WCI_SW_LINK_STATUS_PAROLI_PRESENT 0x400000, 0x0, 54
#define	MASK_WCI_SW_LINK_STATUS_BAD_GNID 0x3c0000, 0x0, 50
#define	MASK_WCI_SW_LINK_STATUS_FAREND_USTAT_2 0x30000, 0x0, 48
#define	MASK_WCI_SW_LINK_STATUS_FAREND_USTAT_1 0xffff, 0x0, 32
#define	MASK_WCI_SW_LINK_STATUS_USTAT_1 0x0, 0xffff0000, 16
#define	MASK_WCI_SW_LINK_STATUS_SHUTDOWN_CAUSE 0x0, 0xc000, 14
#define	MASK_WCI_SW_LINK_STATUS_GOT_FO_PKT 0x0, 0x2000, 13
#define	MASK_WCI_SW_LINK_STATUS_MULTIPLE_LINK_FAILOVER 0x0, 0x1000, 12
#define	MASK_WCI_SW_LINK_STATUS_FAILOVER_CAUSE 0x0, 0x800, 11
#define	MASK_WCI_SW_LINK_STATUS_LINK_IDLE 0x0, 0x400, 10
#define	MASK_WCI_SW_LINK_STATUS_SYNC_LOCKED 0x0, 0x200, 9
#define	MASK_WCI_SW_LINK_STATUS_OPTICAL_SIGNAL_DETECT 0x0, 0x100, 8
#define	MASK_WCI_SW_LINK_STATUS_RESET_PENDING 0x0, 0x80, 7
#define	MASK_WCI_SW_LINK_STATUS_FRAMING_ERROR 0x0, 0x40, 6
#define	MASK_WCI_SW_LINK_STATUS_CLOCKING_ERROR 0x0, 0x20, 5
#define	MASK_WCI_SW_LINK_STATUS_END_STATUS 0x0, 0x18, 3
#define	MASK_WCI_SW_LINK_STATUS_CRC_ERROR 0x0, 0x4, 2
#define	MASK_WCI_SW_LINK_STATUS_RSVD_Y 0x0, 0x2, 1
#define	MASK_WCI_SW_LINK_STATUS_PACKETS_DISCARDED 0x0, 0x1, 0
#define	MASK_WCI_SW_STATUS_RSVD_Z 0xffffffff, 0xfffffe00, 9
#define	MASK_WCI_SW_STATUS_ADDR_LPBK_ILLEGAL_GNID 0x0, 0x1e0, 5
#define	MASK_WCI_SW_STATUS_ERROR_PAUSE_BROADCAST_STATUS 0x0, 0x1c, 2
#define	MASK_WCI_SW_STATUS_ORIGINATE 0x0, 0x2, 1
#define	MASK_WCI_SW_STATUS_LOCAL_SOURCE 0x0, 0x1, 0
#define	MASK_WCI_UE_DIRECTION_RSVD_Z 0xffffff80, 0x0, 39
#define	MASK_WCI_UE_DIRECTION_OUTBOUND_ERROR_DETECTED 0x40, 0x0, 38
#define	MASK_WCI_UE_DIRECTION_UE_INBOUND 0x20, 0x0, 37
#define	MASK_WCI_UE_DIRECTION_UE_OUTBOUND 0x10, 0x0, 36
#define	MASK_WCI_UE_DIRECTION_UE_AGENT 0xf, 0x0, 32
#define	MASK_WCI_UE_DIRECTION_UE_STICK 0x0, 0xffffffff, 0

#ifdef __cplusplus
}
#endif

#endif /* _SYS_WCI_MASKS_H */
