{"patent_id": "10-2023-0152277", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0134705", "출원번호": "10-2023-0152277", "발명의 명칭": "축적 및 발화 뉴런 회로 및 그 구동방법", "출원인": "포항공과대학교 산학협력단", "발명자": "백창기"}}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 NPN 소자;상기 제1 NPN 소자와 병렬로 연결된 제2 NPN 소자;일 단자가 상기 제2 NPN 소자의 캐소드 노드에 연결되고 다른 일단자는 접지된 모스 트랜지스터;상기 제1 NPN 소자 및 제2 NPN 소자와 병렬로 연결된 제1 커패시터; 및상기 제2 NPN 소자의 캐소드 노드에 상기 모스 트랜지스터와 함께 병렬로 연결된 제2 커패시터;를 포함하되,축적 및 발화 동작인 가능한 것을 특징으로 하는 축적 및 발화 뉴런 회로."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서, 상기 제1 NPN 소자는 애노드 단이 상기 제1 커패시터 및 제2 NPN 소자의 애노드 단에 병렬 연결되고 캐소드 단이 그라운드에 연결되며,상기 제2 NPN 소자는 애노드 단이 상기 제1 커패시터 및 제1 NPN 소자의 애노드 단에 병렬 연결되고 캐소드 단이 상기 모스트랜지스터 및 상기 제2 커패시터에 병렬로 연결된 것을 특징으로 하는 축적 및 발화 뉴런 회로."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2항에 있어서, 상기 제1 NPN 소자 및 제2 NPN 소자는제1 N형 반도체;일단이 상기 제1 N형 반도체의 일단에 이종 접합된 P형 반도체;일단이 상기 P형 반도체의 다른 일단에 이종 접합된 제2 N형 반도체;상기 P형 반도체의 상부에 형성된 제어 게이트;상기 제1 N형 반도체에 오믹 접합으로 접촉하는 애노드; 및상기 제2 N형 반도체에 오믹 접합으로 접촉하는 캐소드;를 포함하고,상기 제1 N형 반도체 및 상기 제2 N형 반도체는 상기 P형 반도체보다 상대적으로 고농도이고, 상기 P형 반도체는 상기 제1 N형 반도체 및 상기 제2 N형 반도체보다 작은 밴드 갭을 갖는 것을 특징으로 하는 축적 및 발화 뉴런 회로."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 NPN 소자;상기 제1 NPN 소자와 병렬로 연결된 제2 NPN 소자;상기 제1 NPN 소자 및 제2 NPN 소자와 병렬로 연결된 커패시터; 및상기 제2 NPN 소자의 캐소드 노드에 직렬 연결된 출력 저항;을 포함하되,축적 및 발화 동작인 가능한 것을 특징으로 하는 축적 및 발화 뉴런 회로."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4항에 있어서, 공개특허 10-2024-0134705-3-상기 제1 NPN 소자는 애노드 단이 상기 커패시터 및 제2 NPN 소자의 애노드 단에 병렬 연결되고 캐소드 단이 그라운드에 연결되며,상기 제2 NPN 소자는 애노드 단이 상기 커패시터 및 제1 NPN 소자의 애노드 단에 병렬 연결되고 캐소드 단이 상기 출력 저항에 직렬로 연결된 것을 특징으로 하는 축적 및 발화 뉴런 회로."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5항에 있어서, 상기 제1 NPN 소자 및 제2 NPN 소자는제1 N형 반도체;일단이 상기 제1 N형 반도체의 일단에 이종 접합된 P형 반도체;일단이 상기 P형 반도체의 다른 일단에 이종 접합된 제2 N형 반도체;상기 P형 반도체의 상부에 형성된 제어 게이트;상기 제1 N형 반도체에 오믹 접합으로 접촉하는 애노드; 및상기 제2 N형 반도체에 오믹 접합으로 접촉하는 캐소드;를 포함하고,상기 제1 N형 반도체 및 상기 제2 N형 반도체는 상기 P형 반도체보다 상대적으로 고농도이고, 상기 P형 반도체는 상기 제1 N형 반도체 및 상기 제2 N형 반도체보다 작은 밴드 갭을 갖는 것을 특징으로 하는 축적 및 발화 뉴런 회로."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 3항에 따른 축적 및 발화 뉴런 회로의 구동방법에 있어서, 상기 제1 커패시터에 입력된 시냅스 전류 신호를 축적시켜 상기 제1 NPN 소자의 애노드 단 및 제2 NPN 소자의애노드 단의 포텐셜이 증가하는 시냅스 전류 신호 축적 단계;상기 제1 커패시터 전압이 상기 제1 NPN 소자 및 제2 NPN 소자의 래치업 전압에 도달되어 저저항상태(LRS)로 전환되는 저저항상태 전환단계; 상기 제 1 커패시터에 충전되어 있는 전하가 저저항상태(LRS)로 전환된 상기 제1 NPN 소자 및 제2 NPN 소자를통해 방전되어 상기 제1 커패시터의 전압이 감소하는 제1 커패시터 전압 감소단계; 저저항상태(LRS)로 전환된 상기 제2 NPN 소자에 의해 상기 제2 커패시터의 전압이 증가하여 스파이크가 발화하는 스파이크 발화단계; 상기 제2 NPN 소자가 상기 제2 커패시터 전압 증가로 인해 상기 제1 NPN 소자보다 높은 제1 커패시터 전압에서고저항상태(HRS)로 전환되어 제2 커패시터에 전하가 더 이상 충전되지 않는 고저항상태 전환단계; 상기 제2 커패시터의 전하가 상기 모스 트랜지스터를 통해 빠져나가 상기 제2 커패시터의 전압이 0V로 감소하여초기화되는 제2 커패시터 초기화단계; 및제1 커패시터의 전압이 상기 제1 NPN 소자 및 제2 NPN 소자가 모두 고저항상태(HRS)로 전환되는 전압인 래치 다운 전압까지 감소하여 초기화되는 제1 커패시터 초기화단계;를 포함하는 것을 특징으로 하는 축적 및 발화 뉴런회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7항에 있어서, 시냅스 전류가 상기 제1 커패시터, 상기 제1 NPN 소자의 애노드 단 및 제2 NPN 소자의 애노드 단이 병렬 연결된입력 노드로 입력되어, 상기 시냅스 전류에 의해 상기 제1 커패시터의 전압이 상기 제1 NPN 소자 및 상기 제2NPN 소자의 래치 업 전압에 도달하면 상기 제2 커패시터 및 상기 모스 트랜지스터를 통해 스파이크 발화 및 초기화 동작을 수행하는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "공개특허 10-2024-0134705-4-제 7항에 있어서, 상기 제1 NPN 소자 및 상기 제2 NPN 소자에 동일한 게이트 전압이 인가되면 동일한 래치 업 전압을 갖게 되며, 상기 제1 커패시터의 전압이 상기 제1 NPN 소자 및 상기 제2 NPN 소자의 래치 업 전압에 도달하기 전까지는 상기 제1 NPN 소자 및 상기 제2 NPN 소자는 고저항상태(HRS)를 유지하며, 입력된 상기 시냅스 전류는 상기 제1 커패시터에 충전되어 축적 동작을 수행하는 것을 특징으로 하는 축적 및발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 7항에 있어서, 상기 제1 NPN 소자 및 상기 제2 NPN 소자는PN+ 접합의 높은 에너지 장벽으로 인해 고농도의 상기 제1 N형 반도체의 소수의 전자만이 상기 P형 반도체를 넘어서 애노드로 유입되어 고저항상태(HRS)를 유지하는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 7항에 있어서, 상기 제1 커패시터의 전압이 상기 제1 NPN 이종 접합 소자 및 상기 제2 NPN 이종 접합 소자의 래치 업 전압에도달하면 상기 제1 NPN 이종 접합 소자 및 상기 제2 NPN 이종 접합 소자는 고저항상태(HRS)에서 저저항상태(LRS)로 전환되며, 상기 제1 커패시터는 전하가 빠져나가 전압이 감소되며, 상기 제2 커패시터는 충전되어 전압이 증가되어 스파이크가 발화되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 7항에 있어서, 상기 제 1 NPN 소자와 제 2 NPN 소자는,고농도의 상기 제1 N형 반도체의 전자가 상기 P형 반도체를 넘어서 애노드로 유입되어, 높은 크기의 충격 이온화에 의해 저장 정공을 생성할 수 있으며,상기 저장 정공은 PN+ 장벽을 낮추어 소스 전자를 더 많이 공급하는 피드백 루프 동작을 반복하여 높은 전류를나타내는 저저항상태(LRS)로 전환되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 7항에 있어서, 상기 제2 NPN 소자는상기 제2 커패시터의 전압 증가로 인해 제1 NPN 소자보다 높은 상기 제1 커패시터의 전압에서 고저항상태(HRS)로 전환되며, 상기 제2 커패시터에 전하가 충전되지 않는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 7항에 있어서, 상기 제2 NPN 소자는상기 제2 커패시터의 전하가 게이트 전압이 인가되고 있는 상기 모스 트랜지스터를 통해 빠져나가 상기 제2 커패시터의 전압이 0V로 감소하여 초기화되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 7항에 있어서, 상기 제1 커패시터의 전압은저저항상태(LRS)의 상기 제1 NPN 소자에 의해 상기 제1 NPN 소자와 제2 NPN 소자가 모두 고저항상태(HRS)로 전환되는 전압인 래치 다운 전압까지 감소하여 초기화되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "공개특허 10-2024-0134705-5-제 7항에 있어서, 상기 제1 NPN 소자 및 제2 NPN 소자는저장 정공의 재결합 및 충격 이온화 크기의 감소로 PN+ 장벽이 다시 높아지는 음성 피드백 루프에 의해 낮은 전류를 나타내는 고저항상태(HRS)로 재전환되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 7항에 있어서, 상기 스파이크 발화는제2 NPN 소자의 게이트 전압 조절을 통해 발화 주파수 및 높이가 조절되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 7항에 있어서, 상기 스파이크 발화는입력된 시냅스 전류의 크기 및 시냅스 전류의 펄스 간 간격에 따라 발화 주파수가 조절되는 것을 특징으로 하는축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 7항에 있어서, 상기 제1 NPN 소자와 상기 제2 NPN 소자에 동일한 게이트 전압이 인가되는 경우상기 제1 NPN 소자로 인해 상기 제1 커패시터의 초기화 동작이 수행되고 상기 제2 NPN 소자로 인해 스파이크 발화 동작이 수행되되,상기 제2 NPN 소자로 인한 스파이크 발화 동작이 수행되기 전에 상기 시냅스 전류가 상기 제1 커패시터에 충전되어 상기 제1 커패시터 전압이 증가하는 흥분성 시냅스 후 전위(EPSP)를 구현하는 것을 특징으로 하는 축적 및발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 19항에 있어서, 상기 제1 NPN 소자에 상기 제2 NPN 소자보다 더 큰 게이트 전압이 인가되는 경우상기 제2 NPN 소자로 인한 스파이크 발화가 발생하는 상기 제1 커패시터의 전압보다 작은 전압에서 상기 제1NPN 소자가 저저항상태(LRS)로 전환되며, 상기 제1 커패시터에 충전된 전하가 빠져나가 상기 제1 커패시터의 전압이 감소하는 억제성 시냅스 후 전위(IPSP)를 구현하는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제 7항에 있어서, 상기 제1 NPN 소자 및 제2 NPN 소자의 상기 P형 반도체는 고농도의 상기 제1 N형 반도체 및 제2 N형 반도체보다작은 밴드 갭 물질로 이루어져 있어 높은 전하 이동도 및 충격 이온화 계수를 가지므로 작은 전압에서 피드백루프에 의한 래치 업 현상이 발생하여 높은 구동 전류가 흐르는 LRS로 전환되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제 21항에 있어서, 상기 제1 NPN 소자 및 제2 NPN 소자의 이중 PN 접합에 형성된 에너지 밴드 오프셋(offset)은 전하 재결합으로인한 PN접합 장벽의 증가를 억제하여 래치 다운되기 전까지 구동 전류의 크기가 일정하게 유지되며,상기 제1 NPN 소자 및 제2 NPN 소자는 작은 전압에서도 높은 구동 전류의 히스테리시스를 형성하므로 안정적인초기화 동작을 구현하고 에너지 소모를 감소시키는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법.공개특허 10-2024-0134705-6-청구항 23 제 6항에 따른 축적 및 발화 뉴런 회로의 구동방법에 있어서, 상기 커패시터에 입력된 시냅스 전류 신호를 축적시켜 상기 제1 NPN 소자의 애노드 단 및 제2 NPN 소자의 애노드 단의 포텐셜이 증가하는 시냅스 전류 신호 축적 단계;상기 커패시터 전압이 상기 제1 NPN 소자 및 제2 NPN 소자의 래치업 전압에 도달되어 저저항상태(LRS)로 전환되는 저저항상태 전환단계; 상기 커패시터에 충전되어 있는 전하가 저저항상태(LRS)로 전환된 상기 제1 NPN 소자 및 제2 NPN 소자를 통해방전되어 상기 커패시터의 전압이 감소하는 커패시터 전압 감소단계; 저저항상태(LRS)로 전환된 상기 제2 NPN 소자에 의해 상기 출력 저항의 전압이 증가하여 스파이크가 발화하는스파이크 발화단계; 상기 제2 NPN 소자가 상기 출력 저항의 전압 증가로 인해 상기 제1 NPN 소자보다 높은 커패시터 전압에서 고저항상태(HRS)로 전환되는 고저항상태 전환단계;상기 출력 저항의 전압이 고저항상태(HRS)로 전환된 상기 제2 NPN 소자로 인해 급격히 감소하여 초기화되는 출력 저항 초기화단계; 및커패시터의 전압이 상기 제1 NPN 소자 및 제2 NPN 소자가 모두 고저항상태(HRS)로 전환되는 전압인 래치 다운전압까지 감소하여 초기화되는 커패시터 초기화단계;를 포함하는 것을 특징으로 하는 축적 및 발화 뉴런 회로의구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제 23항에 있어서, 시냅스 전류가 상기 커패시터, 상기 제1 NPN 소자의 애노드 단 및 제2 NPN 소자의 애노드 단이 병렬 연결된 입력 노드로 입력되어, 상기 시냅스 전류에 의해 상기 커패시터의 전압이 상기 제1 NPN 소자 및 상기 제2 NPN 소자의 래치 업 전압에 도달하면 상기 출력 저항을 통해 스파이크 발화 및 초기화 동작을 수행하는 것을 특징으로하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제 23항에 있어서, 상기 제1 NPN 소자 및 상기 제2 NPN 소자에 동일한 게이트 전압이 인가되면 동일한 래치 업 전압을 갖게 되며, 상기 커패시터의 전압이 상기 제1 NPN 소자 및 상기 제2 NPN 소자의 래치 업 전압에 도달하기 전까지는 상기 제1 NPN 소자 및 상기 제2 NPN 소자는 고저항상태(HRS)를 유지하며, 입력된 상기 시냅스 전류는 상기 커패시터에 충전되어 축적 동작을 수행하는 것을 특징으로 하는 축적 및 발화뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제 23항에 있어서, 상기 제1 NPN 소자 및 상기 제2 NPN 소자는PN+ 접합의 높은 에너지 장벽으로 인해 고농도의 상기 제1 N형 반도체의 소수의 전자만이 상기 P형 반도체를 넘어서 애노드로 유입되어 고저항상태(HRS)를 유지하는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제 23항에 있어서, 상기 커패시터의 전압이 상기 제1 NPN 소자 및 상기 제2 NPN 소자의 래치 업 전압에 도달하면 상기 제1 NPN소자 및 상기 제2 NPN 소자는 고저항상태(HRS)에서 저저항상태(LRS)로 전환되며, 상기 커패시터는 전하가 빠져나가 전압이 감소되며, 상기 출력 저항은 전압 분배에 의해 전압이 증가되어 스파공개특허 10-2024-0134705-7-이크가 발화되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제 23항에 있어서, 상기 제 1 NPN 소자와 제 2 NPN 소자는,고농도의 상기 제1 N형 반도체의 전자가 상기 P형 반도체를 넘어서 애노드로 유입되어, 높은 크기의 충격 이온화에 의해 저장 정공을 생성할 수 있으며,상기 저장 정공은 PN+ 장벽을 낮추어 소스 전자를 더 많이 공급하는 피드백 루프 동작을 반복하여 높은 전류를나타내는 저저항상태(LRS)로 전환되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제 23항에 있어서, 상기 제2 NPN 소자는상기 출력 저항의 전압 증가로 인해 제1 NPN 소자보다 높은 상기 커패시터의 전압에서 고저항상태(HRS)로 전환되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제 23항에 있어서, 상기 제2 NPN 소자는상기 출력 저항의 전압이 고저항상태(HRS)로 전환된 제1 NPN 소자로 인해 감소하여 초기화되는 것을 특징으로하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제 23항에 있어서, 상기 커패시터의 전압은저저항상태(LRS)의 상기 제1 NPN 소자에 의해 상기 제1 NPN 소자와 제2 NPN 소자가 모두 고저항상태(HRS)로 전환되는 전압인 래치 다운 전압까지 감소하여 초기화되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제 23항에 있어서, 상기 제1 NPN 소자 및 제2 NPN 소자는저장 정공의 재결합 및 충격 이온화 크기의 감소로 PN+ 장벽이 다시 높아지는 음성 피드백 루프에 의해 낮은 전류를 나타내는 고저항상태(HRS)로 재전환되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제 23항에 있어서, 상기 스파이크 발화는제2 NPN 소자의 게이트 전압 조절을 통해 발화 주파수 및 높이가 조절되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제 23항에 있어서, 상기 스파이크 발화는입력된 시냅스 전류의 크기 및 시냅스 전류의 펄스 간 간격에 따라 발화 주파수가 조절되는 것을 특징으로 하는축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_35", "content": "제 23항에 있어서, 상기 제1 NPN 소자와 상기 제2 NPN 소자에 동일한 게이트 전압이 인가되는 경우상기 제1 NPN 소자로 인해 상기 커패시터의 초기화 동작이 수행되고 상기 제2 NPN 소자로 인해 스파이크 발화동작이 수행되되,공개특허 10-2024-0134705-8-상기 제2 NPN 소자로 인한 스파이크 발화 동작이 수행되기 전에 상기 시냅스 전류가 상기 커패시터에 충전되어상기 커패시터 전압이 증가하는 흥분성 시냅스 후 막 전위(EPSP)를 구현하는 것을 특징으로 하는 축적 및 발화뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_36", "content": "제 35항에 있어서, 상기 제1 NPN 소자에 상기 제2 NPN 소자보다 더 큰 게이트 전압이 인가되는 경우상기 제2 NPN 소자로 인한 스파이크 발화가 발생하는 상기 커패시터의 전압보다 작은 전압에서 상기 제1 NPN 소자가 저저항상태(LRS)로 전환되며, 상기 커패시터에 충전된 전하가 빠져나가 상기 커패시터의 전압이 감소하는 억제성 시냅스 후 막 전위(IPSP)를구현하는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_37", "content": "제 36항에 있어서, 상기 제1 NPN 소자에 상기 제2 NPN 소자보다 더 큰 게이트 전압이 인가되는 경우,상기 제1 NPN 소자에 인가되는 게이트 전압이 커질수록 상기 커패시터에 충전된 전하가 더 많이 빠져나가 상기커패시터의 전압은 더 크게 감소하는 강한 억제성 시냅스 후 막 전위(IPSP)를 구현하는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_38", "content": "제 23항에 있어서, 상기 제1 NPN 소자 및 제2 NPN 소자의 상기 P형 반도체는 고농도의 상기 제1 N형 반도체 및 제2 N형 반도체보다작은 밴드 갭 물질로 이루어져 있어 높은 전하 이동도 및 충격 이온화 계수를 가지므로 작은 전압에서 피드백루프에 의한 래치 업 현상이 발생하여 상기 제1 NPN 소자 및 제2 NPN 소자는 높은 구동 전류가 흐르는 LRS로 전환되는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_39", "content": "제 38항에 있어서, 상기 제1 NPN 소자 및 제2 NPN 소자의 이중 PN 접합에 형성된 에너지 밴드 오프셋(offset)은 전하 재결합으로인한 PN접합 장벽의 증가를 억제하여 래치 다운되기 전까지 구동 전류의 크기가 일정하게 유지되며,상기 제1 NPN 소자 및 제2 NPN 소자는 작은 전압에서도 높은 구동 전류의 히스테리시스를 형성하므로 안정적인초기화 동작을 구현하고 에너지 소모를 감소시키는 것을 특징으로 하는 축적 및 발화 뉴런 회로의 구동방법."}
{"patent_id": "10-2023-0152277", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 동일한 2개의 이종 접합 NPN 소자의 쌍안정 저항 특성을 활용하여 적은 수의 소자만으로 축적 및 발화 동작이 가능하도록 구현된 축적 및 발화 뉴런 회로 및 그 구동 방법에 관한 것이다. 본 발명에 따른 축적 및 발화 뉴런 회로 및 그 구동 방법에 의하면, 오직 3개의 트랜지스터와 2개의 커패시터로 만으로, 또는 2개의 트랜지스터와, 1개의 저항 및 1개의 커패시터로 만으로 뉴런의 축적 및 발화 동작이 가능하 여 시스템 내 뉴런 집적도를 높일 수 있으며, 동일한 2개의 NPN 이종 접합 소자의 게이트 전압 조절을 통해 뉴런 의 발화 임계점을 제어하고 스파이크 신경망 학습의 효율성을 향상시킬 수 있으며, 흥분성 및 억제성 시냅스 후 전위를 구현하여 과도한 발화 억제를 통한 시스템 전체의 에너지 효율 증가를 기대할 수 있는 장점이 있다."}
{"patent_id": "10-2023-0152277", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 축적 및 발화 뉴런 회로 및 이의 구동방법에 관한 것으로, 보다 상세하게는 복잡한 구조의 CMOS 기반 의 축적 및 발화 뉴런 회로와 달리, 동일한 2개의 이종 접합 NPN 소자의 쌍안정 저항 특성을 활용하여 적은 수 의 소자만으로 축적 및 발화 동작이 가능하도록 구현된 축적 및 발화 뉴런 회로 및 그 구동 방법에 관한 것이다."}
{"patent_id": "10-2023-0152277", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "심층 신경망 (Deep Neural Network;이하 'DNN'이라 한다.) 기반의 인공지능은 인간의 뇌 수준의 뛰어난 학습 및 인지 성능을 입증하였다. 그러나, DNN은 연산하는 과정을 뇌의 구조에서 영감을 얻어 소프트웨어적으로 모사하 는 구조였을 뿐 모든 단계의 연산들은 폰 노이만 구조의 컴퓨팅에 적합한 하드웨어 상에서 이루어졌기 때문에 비효율적인 에너지 소모가 수반된다. 기존 폰 노이만 컴퓨팅 아키텍처는 프로세서와 메모리가 분리되어 있는 구조로 인해 메모리에서 가져온 데이터 와 명령에 의하여 순차적으로 작동하며 인공지능 알고리즘을 이러한 시스템을 이용하여 수행할 때 폰 노이만 병 목 현상은 연산 유닛과 데이터 스토리지 사이에서 발생하는 성능 한계로 정의된다. 이러한 한계를 극복하기 위해 생물학적 신경망을 하드웨어적으로 모방한 3세대 인공 신경망인 스파이킹 신경망 (Spiking Neural Network)이 제안되었다. 스파이킹 신경망은 시냅스를 통한 시냅틱 연산 및 정보 저장을 이벤트 기반의 비동기식 스파이크 동작 메커니즘에 의하여 시냅틱 연산 및 정보를 전달하며, 단순한 연산 장치인 뉴런 에 시냅틱 연산 및 정보를 분산시킴으로써, 생물학적인 스파이킹 신경망 메커니즘을 효율적으로 모방하는 것을 목표로 한다. 축적 및 발화 (Integrate & Fire) 뉴런 모델은 시냅스로 받는 전류 신호를 적분하고 막 전위가 임계값에 도달하 면 스파이크 형태로 정보를 전달하는 동작을 모사한다. 상기 뉴런 모델은 신경망 구조의 연산에 필요한 공학적 인 모델로는 가장 간단하면서 범용성이 높은 모델이다. 초창기의 축적 및 발화 뉴런 모델은 하드웨어적으로 CMOS 기반의 회로로 구현되었다. 그러나 이러한 종래의 CMOS 기반의 뉴런 회로는 축적 및 발화 동작을 구현하기 위해 많은 수의 트랜지스터와 커 패시터가 필요하였다. 에너지를 적게 소비하면서 고차원적인 기능을 수행하기 위해 시스템에 집적해야 하는 뉴 런의 개수가 늘어나게 되므로 집적도 및 에너지 효율을 개선하기 위한 뉴런 회로 구조와 이의 동작 방법이 계속 해서 요구되어 왔다."}
{"patent_id": "10-2023-0152277", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 과제는 단순한 회로 구조를 구비함으로써 고집적화가 가능하며, NPN 소자의 이종 접 합구조를 통해 저 전압 범위에서 높은 전류 마진의 히스테리시스를 형성함으로써 에너지 소모를 감소시키고, 이 종 접합 NPN 소자의 제어 게이트를 통해 저항 상태를 조절해 뉴런의 고주파 대역의 발화 주파수 구현이 가능하 고 생물학적 뉴런의 시냅스 후 흥분성 전위 및 억제성 전위를 구현하여 에너지 효율적인 발화 동작이 가능한 축 적 및 발화 뉴런 회로 및 그 구동방법을 제공하는 것이다."}
{"patent_id": "10-2023-0152277", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로는, 제1 NPN 소자; 상기 제1 NPN 소자와 병렬로 연결된 제2 NPN 소자; 일 단자가 상기 제2 NPN 소자의 캐소드 노드에 연결되고 다른 일단자 는 접지된 모스 트랜지스터; 상기 제1 NPN 소자 및 제2 NPN 소자와 병렬로 연결된 제1 커패시터; 및 상기 제2 NPN 소자의 캐소드 노드에 상기 모스 트랜지스터와 함께 병렬로 연결된 제2 커패시터;를 포함하되, 축적 및 발 화 동작인 가능한 것을 특징으로 한다. 상기 제1 NPN 소자는 애노드 단이 상기 제1 커패시터 및 제2 NPN 소자의 애노드 단에 병렬 연결되고 캐소드 단 이 그라운드에 연결되며, 상기 제2 NPN 소자는 애노드 단이 상기 제1 커패시터 및 제1 NPN 소자의 애노드 단에 병렬 연결되고 캐소드 단이 상기 모스트랜지스터 및 상기 제2 커패시터에 병렬로 연결된다. 상기 제1 NPN 소자 및 제2 NPN 소자는, 제1 N형 반도체; 일단이 상기 제1 N형 반도체의 일단에 이종 접합된 P형 반도체; 일단이 상기 P형 반도체의 다른 일단에 이종 접합된 제2 N형 반도체; 상기 P형 반도체의 상부에 형성된 제어 게이트; 상기 제1 N형 반도체에 오믹 접합으로 접촉하는 애노드; 및 상기 제2 N형 반도체에 오믹 접합으로 접촉하는 캐소드;를 포함하고, 상기 제1 N형 반도체 및 상기 제2 N형 반도체는 상기 P형 반도체보다 상대적으로 고농도이고, 상기 P형 반도체는 상기 제1 N형 반도체 및 상기 제2 N형 반도체보다 작은 밴드 갭을 갖는 것을 특 징으로 한다. 상기 과제를 해결하기 위하여, 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로는, 제1 NPN 소자; 상 기 제1 NPN 소자와 병렬로 연결된 제2 NPN 소자; 상기 제1 NPN 소자 및 제2 NPN 소자와 병렬로 연결된 커패시터; 및 상기 제2 NPN 소자의 캐소드 노드에 직렬 연결된 출력 저항;을 포함하되, 축적 및 발화 동작인 가 능한 것을 특징으로 한다. 상기 제1 NPN 소자는 애노드 단이 상기 커패시터 및 제2 NPN 소자의 애노드 단에 병렬 연결되고 캐소드 단이 그라운드에 연결되며, 상기 제2 NPN 소자는 애노드 단이 상기 커패시터 및 제1 NPN 소자의 애노드 단에 병렬 연결되고 캐소드 단이 상기 출력 저항에 직렬로 연결된다. 상기 제1 NPN 소자 및 제2 NPN 소자는, 제1 N형 반도체; 일단이 상기 제1 N형 반도체의 일단에 이종 접합된 P형 반도체; 일단이 상기 P형 반도체의 다른 일단에 이종 접합된 제2 N형 반도체; 상기 P형 반도체의 상부에 형성된 제어 게이트; 상기 제1 N형 반도체에 오믹 접합으로 접촉하는 애노드; 및 상기 제2 N형 반도체에 오믹 접합으로 접촉하는 캐소드;를 포함하고, 상기 제1 N형 반도체 및 상기 제2 N형 반도체는 상기 P형 반도체보다 상대적으로 고농도이고, 상기 P형 반도체는 상기 제1 N형 반도체 및 상기 제2 N형 반도체보다 작은 밴드 갭을 갖는 것을 특 징으로 한다. 상기 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 구동방법은, 상기 제1 커 패시터에 입력된 시냅스 전류 신호를 축적시켜 상기 제1 NPN 소자의 애노드 단 및 제2 NPN 소자의 애노드 단의 포텐셜이 증가하는 시냅스 전류 신호 축적 단계; 상기 제1 커패시터 전압이 상기 제1 NPN 소자 및 제2 NPN 소자 의 래치업 전압에 도달되어 저저항상태(LRS)로 전환되는 저저항상태 전환단계; 상기 제 1 커패시터에 충전되어 있는 전하가 저저항상태(LRS)로 전환된 상기 제1 NPN 소자 및 제2 NPN 소자를 통해 방전되어 상기 제1 커패시터 의 전압이 감소하는 제1 커패시터 전압 감소단계; 저저항상태(LRS)로 전환된 상기 제2 NPN 소자에 의해 상기 제 2 커패시터의 전압이 증가하여 스파이크가 발화하는 스파이크 발화단계; 상기 제2 NPN 소자가 상기 제2 커패시 터 전압 증가로 인해 상기 제1 NPN 소자보다 높은 제1 커패시터 전압에서 고저항상태(HRS)로 전환되어 제2 커패 시터에 전하가 더 이상 충전되지 않는 고저항상태 전환단계; 상기 제2 커패시터의 전하가 상기 모스 트랜지스터 를 통해 빠져나가 상기 제2 커패시터의 전압이 0V로 감소하여 초기화되는 제2 커패시터 초기화단계; 및 제1 커 패시터의 전압이 상기 제1 NPN 소자 및 제2 NPN 소자가 모두 고저항상태(HRS)로 전환되는 전압인 래치 다운 전 압까지 감소하여 초기화되는 제1 커패시터 초기화단계;를 포함하는 것을 특징으로 한다. 이때, 시냅스 전류가 상기 제1 커패시터, 상기 제1 NPN 소자의 애노드 단 및 제2 NPN 소자의 애노드 단이 병렬 연결된 입력 노드로 입력되어, 상기 시냅스 전류에 의해 상기 제1 커패시터의 전압이 상기 제1 NPN 소자 및 상 기 제2 NPN 소자의 래치 업 전압에 도달하면 상기 제2 커패시터 및 상기 모스 트랜지스터를 통해 스파이크 발화 및 초기화 동작을 수행한다. 상기 제1 NPN 소자 및 상기 제2 NPN 소자에 동일한 게이트 전압이 인가되면 동일한 래치 업 전압을 갖게 되며, 상기 제1 커패시터의 전압이 상기 제1 NPN 소자 및 상기 제2 NPN 소자의 래치 업 전압에 도달하기 전까지는 상 기 제1 NPN 소자 및 상기 제2 NPN 소자는 고저항상태(HRS)를 유지하며, 입력된 상기 시냅스 전류는 상기 제1 커 패시터에 충전되어 축적 동작을 수행한다. 상기 제1 NPN 소자 및 상기 제2 NPN 소자는, PN+ 접합의 높은 에너지 장벽으로 인해 고농도의 상기 제1 N형 반 도체의 소수의 전자만이 상기 P형 반도체를 넘어서 애노드로 유입되어 고저항상태(HRS)를 유지한다. 상기 제1 커패시터의 전압이 상기 제1 NPN 이종 접합 소자 및 상기 제2 NPN 이종 접합 소자의 래치 업 전압에 도달하면 상기 제1 NPN 이종 접합 소자 및 상기 제2 NPN 이종 접합 소자는 고저항상태(HRS)에서 저저항상태 (LRS)로 전환되며, 상기 제1 커패시터는 전하가 빠져나가 전압이 감소되며, 상기 제2 커패시터는 충전되어 전압 이 증가되어 스파이크가 발화된다. 상기 제 1 NPN 소자와 제 2 NPN 소자는, 고농도의 상기 제1 N형 반도체의 전자가 상기 P형 반도체를 넘어서 애 노드로 유입되어, 높은 크기의 충격 이온화에 의해 저장 정공을 생성할 수 있으며, 상기 저장 정공은 PN+ 장벽을 낮추어 소스 전자를 더 많이 공급하는 피드백 루프 동작을 반복하여 높은 전류를 나타내는 저저항상태(LRS)로 전환된다. 상기 제2 NPN 소자는, 상기 제2 커패시터의 전압 증가로 인해 제1 NPN 소자보다 높은 상기 제1 커패시터의 전압 에서 고저항상태(HRS)로 전환되며, 상기 제2 커패시터에 전하가 충전되지 않는다. 또한, 상기 제2 NPN 소자는, 상기 제2 커패시터의 전하가 게이트 전압이 인가되고 있는 상기 모스 트랜지스터를 통해 빠져나가 상기 제2 커패시터의 전압이 0V로 감소하여 초기화된다. 상기 제1 커패시터의 전압은, 저저항상태(LRS)의 상기 제1 NPN 소자에 의해 상기 제1 NPN 소자와 제2 NPN 소자 가 모두 고저항상태(HRS)로 전환되는 전압인 래치 다운 전압까지 감소하여 초기화된다. 상기 제1 NPN 소자 및 제2 NPN 소자는, 저장 정공의 재결합 및 충격 이온화 크기의 감소로 PN+ 장벽이 다시 높 아지는 음성 피드백 루프에 의해 낮은 전류를 나타내는 고저항상태(HRS)로 재전환될 수 있다.상기 스파이크 발화는 제2 NPN 소자의 게이트 전압 조절을 통해 발화 주파수 및 높이가 조절되며, 입력된 시냅 스 전류의 크기 및 시냅스 전류의 펄스 간 간격에 따라 발화 주파수가 조절될 수 있다. 상기 제1 NPN 소자와 상기 제2 NPN 소자에 동일한 게이트 전압이 인가되는 경우, 상기 제1 NPN 소자로 인해 상 기 제1 커패시터의 초기화 동작이 수행되고 상기 제2 NPN 소자로 인해 스파이크 발화 동작이 수행되며, 상기 제 2 NPN 소자로 인한 스파이크 발화 동작이 수행되기 전에 상기 시냅스 전류가 상기 제1 커패시터에 충전되어 상 기 제1 커패시터 전압이 증가하는 흥분성 시냅스 후 전위(EPSP)를 구현할 수 있다. 상기 제1 NPN 소자에 상기 제2 NPN 소자보다 더 큰 게이트 전압이 인가되는 경우, 상기 제2 NPN 소자로 인한 스 파이크 발화가 발생하는 상기 제1 커패시터의 전압보다 작은 전압에서 상기 제1 NPN 소자가 저저항상태(LRS)로 전환되며, 상기 제1 커패시터에 충전된 전하가 빠져나가 상기 제1 커패시터의 전압이 감소하는 억제성 시냅스 후 전위(IPSP)를 구현할 수 있다. 상기 제1 NPN 소자 및 제2 NPN 소자의 상기 P형 반도체는 고농도의 상기 제1 N형 반도체 및 제2 N형 반도체보다 작은 밴드 갭 물질로 이루어져 있어 높은 전하 이동도 및 충격 이온화 계수를 가지므로 작은 전압에서 피드백 루프에 의한 래치 업 현상이 발생하여 높은 구동 전류가 흐르는 LRS로 전환될 수 있다. 상기 제1 NPN 소자 및 제2 NPN 소자의 이중 PN 접합에 형성된 에너지 밴드 오프셋(offset)은 전하 재결합으로 인한 PN접합 장벽의 증가를 억제하여 래치 다운되기 전까지 구동 전류의 크기가 일정하게 유지되며, 상기 제1 NPN 소자 및 제2 NPN 소자는 작은 전압에서도 높은 구동 전류의 히스테리시스를 형성하므로 안정적인 초기화 동 작을 구현하고 에너지 소모를 감소시킬 수 있다. 상기 과제를 해결하기 위하여, 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 구동방법은, 상기 커패시터에 입력된 시냅스 전류 신호를 축적시켜 상기 제1 NPN 소자의 애노드 단 및 제2 NPN 소자의 애노드 단 의 포텐셜이 증가하는 시냅스 전류 신호 축적 단계; 상기 커패시터 전압이 상기 제1 NPN 소자 및 제2 NPN 소자 의 래치업 전압에 도달되어 저저항상태(LRS)로 전환되는 저저항상태 전환단계; 상기 커패시터에 충전되어 있는 전하가 저저항상태(LRS)로 전환된 상기 제1 NPN 소자 및 제2 NPN 소자를 통해 방전되어 상기 커패시터의 전압이 감소하는 커패시터 전압 감소단계; 저저항상태(LRS)로 전환된 상기 제2 NPN 소자에 의해 상기 출력 저항의 전압 이 증가하여 스파이크가 발화하는 스파이크 발화단계; 상기 제2 NPN 소자가 상기 출력 저항의 전압 증가로 인해 상기 제1 NPN 소자보다 높은 커패시터 전압에서 고저항상태(HRS)로 전환되는 고저항상태 전환단계; 상기 출력 저항의 전압이 고저항상태(HRS)로 전환된 상기 제2 NPN 소자로 인해 급격히 감소하여 초기화되는 출력 저항 초 기화단계; 및 커패시터의 전압이 상기 제1 NPN 소자 및 제2 NPN 소자가 모두 고저항상태(HRS)로 전환되는 전압 인 래치 다운 전압까지 감소하여 초기화되는 커패시터 초기화단계;를 포함하는 것을 특징으로 한다. 이때, 시냅스 전류가 상기 커패시터, 상기 제1 NPN 소자의 애노드 단 및 제2 NPN 소자의 애노드 단이 병렬 연결 된 입력 노드로 입력되어, 상기 시냅스 전류에 의해 상기 커패시터의 전압이 상기 제1 NPN 소자 및 상기 제2 NPN 소자의 래치 업 전압에 도달하면 상기 출력 저항을 통해 스파이크 발화 및 초기화 동작을 수행한다. 상기 제1 NPN 소자 및 상기 제2 NPN 소자에 동일한 게이트 전압이 인가되면 동일한 래치 업 전압을 갖게 되며, 상기 커패시터의 전압이 상기 제1 NPN 소자 및 상기 제2 NPN 소자의 래치 업 전압에 도달하기 전까지는 상기 제 1 NPN 소자 및 상기 제2 NPN 소자는 고저항상태(HRS)를 유지하며, 입력된 상기 시냅스 전류는 상기 커패시터에 충전되어 축적 동작을 수행한다. 상기 제1 NPN 소자 및 상기 제2 NPN 소자는, PN+ 접합의 높은 에너지 장벽으로 인해 고농도의 상기 제1 N형 반 도체의 소수의 전자만이 상기 P형 반도체를 넘어서 애노드로 유입되어 고저항상태(HRS)를 유지한다. 상기 커패시터의 전압이 상기 제1 NPN 소자 및 상기 제2 NPN 소자의 래치 업 전압에 도달하면 상기 제1 NPN 소자 및 상기 제2 NPN 소자는 고저항상태(HRS)에서 저저항상태(LRS)로 전환되며, 상기 커패시터는 전하가 빠져 나가 전압이 감소되며, 상기 출력 저항은 전압 분배에 의해 전압이 증가되어 스파이크가 발화된다. 상기 제 1 NPN 소자와 제 2 NPN 소자는, 고농도의 상기 제1 N형 반도체의 전자가 상기 P형 반도체를 넘어서 애 노드로 유입되어, 높은 크기의 충격 이온화에 의해 저장 정공을 생성할 수 있으며, 상기 저장 정공은 PN+ 장벽을 낮추어 소스 전자를 더 많이 공급하는 피드백 루프 동작을 반복하여 높은 전류를 나타내는 저저항상태(LRS)로 전환된다. 상기 제2 NPN 소자는, 상기 출력 저항의 전압 증가로 인해 제1 NPN 소자보다 높은 상기 커패시터의 전압에서 고 저항상태(HRS)로 전환된다. 또한, 상기 제2 NPN 소자는, 상기 출력 저항의 전압이 고저항상태(HRS)로 전환된 제1 NPN 소자로 인해 감소하 여 초기화된다. 상기 커패시터의 전압은, 저저항상태(LRS)의 상기 제1 NPN 소자에 의해 상기 제1 NPN 소자와 제2 NPN 소자가 모 두 고저항상태(HRS)로 전환되는 전압인 래치 다운 전압까지 감소하여 초기화된다. 상기 제1 NPN 소자 및 제2 NPN 소자는, 저장 정공의 재결합 및 충격 이온화 크기의 감소로 PN+ 장벽이 다시 높 아지는 음성 피드백 루프에 의해 낮은 전류를 나타내는 고저항상태(HRS)로 재전환될 수 있다. 상기 스파이크 발화는 제2 NPN 소자의 게이트 전압 조절을 통해 발화 주파수 및 높이가 조절되며, 입력된 시냅 스 전류의 크기 및 시냅스 전류의 펄스 간 간격에 따라 발화 주파수가 조절될 수 있다. 상기 제1 NPN 소자와 상기 제2 NPN 소자에 동일한 게이트 전압이 인가되는 경우, 상기 제1 NPN 소자로 인해 상 기 커패시터의 초기화 동작이 수행되고 상기 제2 NPN 소자로 인해 스파이크 발화 동작이 수행되며, 상기 제2 NPN 소자로 인한 스파이크 발화 동작이 수행되기 전에 상기 시냅스 전류가 상기 커패시터에 충전되어 상기 커패 시터 전압이 증가하는 흥분성 시냅스 후 전위(EPSP)를 구현할 수 있다. 상기 제1 NPN 소자에 상기 제2 NPN 소자보다 더 큰 게이트 전압이 인가되는 경우, 상기 제2 NPN 소자로 인한 스 파이크 발화가 발생하는 상기 커패시터의 전압보다 작은 전압에서 상기 제1 NPN 소자가 저저항상태(LRS)로 전환 되며, 상기 커패시터에 충전된 전하가 빠져나가 상기 커패시터의 전압이 감소하는 억제성 시냅스 후 전위(IPS P)를 구현할 수 있다. 상기 제1 NPN 소자에 상기 제2 NPN 소자보다 더 큰 게이트 전압이 인가되는 경우, 상기 제1 NPN 소자에 인가되 는 게이트 전압이 커질수록 상기 커패시터에 충전된 전하가 더 많이 빠져나가 상기 커패시터의 전압은 더 크게 감소하는 강한 억제성 시냅스 후 전위(IPSP)를 구현할 수 있다. 상기 제1 NPN 소자 및 제2 NPN 소자의 상기 P형 반도체는 고농도의 상기 제1 N형 반도체 및 제2 N형 반도체보다 작은 밴드 갭 물질로 이루어져 있어 높은 전하 이동도 및 충격 이온화 계수를 가지므로 작은 전압에서 피드백 루프에 의한 래치 업 현상이 발생하여 높은 구동 전류가 흐르는 LRS로 전환될 수 있다. 상기 제1 NPN 소자 및 제2 NPN 소자의 이중 PN 접합에 형성된 에너지 밴드 오프셋(offset)은 전하 재결합으로 인한 PN접합 장벽의 증가를 억제하여 래치 다운되기 전까지 구동 전류의 크기가 일정하게 유지되며, 상기 제1 NPN 소자 및 제2 NPN 소자는 작은 전압에서도 높은 구동 전류의 히스테리시스를 형성하므로 안정적인 초기화 동 작을 구현하고 에너지 소모를 감소시킬 수 있다."}
{"patent_id": "10-2023-0152277", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따른 축적 및 발화 뉴런 회로 및 그 구동 방법에 의하면 복잡한 구조의 CMOS 기반의 축적 및 발화 뉴 런 회로와 달리, 동일한 2개의 이종 접합 NPN 소자의 피드백 루프에 의한 쌍안정 저항 특성을 활용하여 적은 수 의 소자만으로 축적 및 발화 동작이 가능하도록 구현할 수 있는 효과가 있다. 또한, 동일한 2개의 NPN 이종 접합 소자의 게이트 전압 조절을 통해 뉴런 막 전위를 감소시키는 억제성 시냅스 후 전위 (IPSP)를 구현할 수 있으며 이를 통해 뉴런의 과도한 발화를 억제시켜 시스템 전체의 에너지 효율 증가 를 기대할 수 있는 장점이 있다. 또한 상기 제2 NPN 소자의 게이트 전압 조절을 통해 시냅스의 가중치 조절 이외에 뉴런 자체 내의 발화 임계점 을 조절할 수 있으므로 스파이킹 신경망에서의 효율적인 학습 수행이 가능하며 최대 300KHz의 높은 발화 주파수 를 달성하여 고속 학습 및 연산이 가능한 장점이 있다. 본 발명에 따른 축적 및 발화 뉴런 회로의 NPN 소자는 P형 반도체를 고농도의 N형 반도체보다 작은 밴드갭을 가 지는 물질로 구성함으로써, 높은 충격 이온화 계수, 전하 이동도 특성 그리고 이종 접합에서의 밴드 오프셋으로 인해 축적 및 발화 동작을 하는데 충분한 LRS 전류 크기의 히스테리시스를 낮은 애노드 전압에서 형성하여 회로 의 에너지 소모를 감소시킬 수 있는 효과가 있다. 상기 기술한 바와 같이 본 발명의 뉴런 회로는 오직 3개의 트랜지스터와 2개의 커패시터 만으로, 또는, 2개의 트랜지스터와, 1개의 저항 및 1개의 커패시터 만으로 뉴런의 축적 및 발화 동작이 가능하여 시스템 내 뉴런 집 적도를 높일 수 있다. 또한, 동일한 2개의 NPN 이종 접합 소자의 게이트 전압 조절을 통해 뉴런의 발화 임계점제어를 통해 스파이크 신경망 학습의 효율성을 향상시킬 수 있으며, 흥분성 및 억제성 시냅스 후 전위를 구현하 여 과도한 발화 억제를 통한 시스템 전체의 에너지 효율 증가를 기대할 수 있는 장점이 있다."}
{"patent_id": "10-2023-0152277", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 합치되는 모든 수정, 균등물 내지 대용을 포함한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일 반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의 미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적 인 의미로 해석되지 않는다. 또한, 본 명세서에서 애노드, 베이스, 캐소드, 제어 게이트, N형 영역, P형 영역, PN 접합, 이종 접합 오믹 접 합, 축적 및 발화 동작 등의 용어는 본 발명이 속하는 통상의 지식을 가지는 자가 이해되는 수준으로 해석되며, 그 종류 또한 다양하게 변경될 수 있으며, 이는 모두 본 발명의 범위에 속한다. 또한, 반도체층은 반도체 물질 을 포함하는 소자 층으로서 수평, 수직 등의 형태에 제한되지 않으며, 적어도 하나의 NPN 또는 PNP 접합을 포함 하는 임의의 모든 반도체 구조가 모두 이에 해당된다. 또한, 제어 게이트는 반도체층 상에 위치한다고 기술되어 있으나, 하부 또는 올 어라운드(Gate-all around) 등의 형태에 제한되지 않으며, 반도체층에 접하는 모든 제어 게이트 구조가 모두 이에 해당한다. 층, 영역 또는 기판과 같은 요소가 다른 구성요소 \"상(on)\"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다 는 것을 이해할 수 있을 것이다. 비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 되며 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용됨을 이해할 것이다. 이하 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예를 보다 상세히 설명한다. 도 1은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 모식도이다. 도 1을 참고하면, 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로는 시냅스 신호를 축적하는 동일한 구조의 NPN 이종 접합 소자인 제1 및 제2 NPN 소자(10, 20)와, 모스 트랜지스터, 시냅스 전류 신호를 축적 하는 멤브레인(membrane) 커패시터(CMEM)인 제1 커패시터 및 스파이크를 발화하고 리셋(Reset) 하는 out 커 패시터(Cout)인 제2 커패시터로 구성된다. 제1 커패시터는 22pF이고 제2 커패시터는 10pF이다. 제1 커패시터와 제1 NPN 소자 및 제2 NPN 소자는 병렬 연결되어 있다. 제1 NPN 소자 및 제2 NPN 소자의 애노드 전압은 뉴런의 막 전압과 동 일하다. 시냅스는 상기 축적 및 발화 뉴런 회로의 양 단에 연결되어 있다. 앞 단에 연결된 시냅스(60a)는 시냅스 전 뉴런으로부터 수신한 스파이크를 가중치를 반영한 크기의 전류로 변환하며 이 시냅스 전류 신호(IIN)는 제1 NPN 소자 및 제2 NPN 소자와 제1 커패시터가 병렬 연결되어 있는 노드로 입력된다. 제1 NPN 소자의 캐소드는 그라운드에 연결되어 있고 제2 NPN 소자의 캐소드 노드에는 제2 커패시터(5 0)와 모스 트랜지스터가 병렬 연결되어 있다. 동일한 구조의 제1 NPN 소자 및 제2 NPN 소자는 피드 백 현상으로 인한 쌍 안정 저항 상태를 나타내며 상기 특성들은 뉴런 회로의 축적 및 발화 동작 수행의 주요 역 할을 한다. 뒷 단의 시냅스(60b)는 제2 NPN 소자의 캐소드 노드에 연결되어 있으며 상기 뉴런 회로가 발화 하는 스파이크를 수신한다. 도 2는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 이종접합 NPN 소자의 모식도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 제1 NPN 소자는 애노드, 제1 N형 반도체, P형 반도체, 제2 N형 반도체, 캐소드, 절연막 및 제어 게이트로 구성된다. NPN 반도체층(12, 13, 14)과 접하는 애노드와 캐소드는 모두 오믹 접합을 이루고 있으며, P형 반도체 는 실리콘 게르마늄으로 구성되며, 상기 P형 반도체 상에 제어 게이트가 형성된다. 또한 P형 반도 체와 제어 게이트 사이에는 절연막이 위치할 수 있다. 본 발명의 일 실시예에 따른 제1 NPN 소자는 고농도의 N형 실리콘 반도체(12, 14)가 실리콘 게르마늄으로 구성된 P형 반도체와 이종 접합을 이루고 있다. P형 반도체를 구성하는 물질인 실리콘 게르마늄은 낮은 애노드 전압 크기에서도 충분한 크기의 구동 전류가 흐르는 히스테리시스를 형성하기 때문에 실리콘으로 구성된 P형 반도체층의 NPN 소자보다 더 낮은 전압에서 안 정적으로 축적 및 발화 동작을 할 수 있으므로 회로 전체의 에너지 소모를 감소시킬 수 있다. 제2 NPN 소자는 제1 NPN 소자와 동일한 구조이므로 상세한 설명은 생략하기로 한다. 도 3은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 n형 모스 트랜지스터 소자의 모식도이다. 도 3을 참조하면, 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 n형 모스 트랜지스터는 애노드 , 제1 N형 반도체, P형 반도체, 제2 N형 반도체, 캐소드, 절연막 및 제어 게이트(3 7)로 구성된다. 상기 반도체층과 접하는 애노드와 캐소드는 모두 오믹 접합을 이루고 있으며, 상기 P형 반도체 상 에 제어 게이트가 형성된다. 또한 P형 반도체와 제어 게이트 사이에는 절연막이 위치할 수 있 다. 도 4 내지 6은 다양한 애노드 전압에 따른 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 에너지 다이어그램이다. 도 4 내지 도 6에 도시된 NPN 소자는 도 2에 도시된 제1 NPN 소자를 예로 들어 설 명하기로 한다. 도 4는 게이트 전압(VG) 0.3V와 애노드 전압(VA) 0.4V가 상기 제1 NPN 소자에 인가된 경우의 에너지 밴드 다이어그램이다. 제1 NPN 소자는 PN+ 접합에 의해 높은 에너지 장벽이 형성되어 있기 때문에 소수의 전자만 이 P형 반도체를 넘어 애노드와 접하고 있는 고농도의 제1 N형 반도체와 P형 반도체 접합의 높 은 전계와 만나 충격 이온화 효과로 인한 전자, 정공 쌍을 발생시킨다. 이때, 생성된 정공은 P형 반도체에 축적되어 PN+접합의 에너지 장벽을 감소시키고 캐소드와 접하고 있 는 고농도의 제2 N형 반도체로부터 더 많은 전자가 P형 반도체를 넘어 애노드로 넘어간다. 하지만 P형 반도체 에 정공이 충분히 축적되지 않아 여전히 높은 PN+접합의 에너지 장벽이 형성되어있기 때문에 상 기 소자는 낮은 전류를 나타내는 고저항상태(HRS)를 유지한다. 도 5는 제1 NPN 소자의 래치 업이 발생한 경우의 에너지밴드이다. 도 5를 참고하면, 게이트 전압(VG) 0.3V와 애노드 전압(VA) 0.44V가 상기 제1 NPN 소자에 인가되면 충격이 온화로 인해 생성된 정공이 P형 반도체에 충분히 축적되어 PN+접합의 에너지 장벽은 급격히 낮아지게 되고 높은 전류의 저저항상태(LRS)가 구현된다. 도 6은 제1 NPN 소자의 래치 다운이 발생한 경우의 에너지밴드이다. 도 6을 참고하면, 게이트 전압(VG) 0.3V가 인가되는 상태에서 애노드 전압 (VA)이 감소하여 0.29V에 도달하면 P 형 반도체에 축적된 정공이 재결합으로 인해 PN+ 접합의 에너지 방벽은 급격히 높아지게 되고 HRS로 전환된다. 도 7은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 애노드 전류-애노드 전압의 출력 곡 선이다. 애노드 전압(VA)을 0V에서 0.55V까지 증가시키면 충격 이온화로 인한 전자 정공 쌍 형성으로 인해 0.44V에서 저 저항상태(LRS)로 전환되며, 반대로 애노드 전압(VA)을 다시 0V로 감소시키면 전자 정공 쌍 재결합으로 인해 0.29V에서 고저항상태(HRS)로 다시 전환된다. 도 8은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 모식도이다. 도 8을 참고하면, 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로는 시냅스 신호를 축적하는 동 일한 구조의 NPN 이종 접합 소자인 제1 및 제2 NPN 소자(810, 820)와 시냅스 전류 신호를 축적하는 멤브레인 (membrane) 커패시터(CMEM)인 커패시터 및 스파이크를 발화하고 리셋(Reset) 하는 출력 저항으로 구성 된다. 커패시터는 4.7pF이다. 커패시터와 제1 NPN 소자 및 제2 NPN 소자는 병렬 연결되어 있다. 제1 NPN 소자 및 제2 NPN 소자의 애노드 전압은 뉴런의 막 전압과 동일하다. 시냅스는 상기 축적 및 발화 뉴런 회로의 양 단에 연결되어 있다. 앞 단에 연결된 시냅스(850a)는 시냅스 전 뉴런으로부터 수신한 스파이크를 가중치를 반영한 크기의 전류로 변환하며 이 시냅스 전류 신호(IIN)는 제1 NPN 소자 및 제2 NPN 소자와 커패시터가 병렬 연결되어 있는 노드로 입력된다. 제1 NPN 소자의 캐소드는 그라운드에 연결되어 있고 제2 NPN 소자의 캐소드 노드에는 출력 저항(84 0)이 직렬 연결되어 있다. 동일한 구조의 제1 NPN 소자 및 제2 NPN 소자는 피드백 현상으로 인한 쌍 안정 저항 상태를 나타내며 상기 특성들은 뉴런 회로의 축적 및 발화 동작 수행의 주요 역할을 한다. 뒷 단의 시냅스(850b)는 제2 NPN 소자의 캐소드 노드에 연결되어 있으며 상기 뉴런 회로가 발화하는 스파이크를 수 신한다. 도 9는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 이종접합 NPN 소자의 모식도이다. 도 9를 참조하면, 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 제1 NPN 소자는 애노드 , 제1 N형 반도체, P형 반도체, 제2 N형 반도체, 캐소드, 절연막 및 제어 게이 트로 구성된다. NPN 반도체층(812, 813, 814)과 접하는 애노드와 캐소드는 모두 오믹 접합을 이루고 있으며, P형 반 도체는 실리콘 게르마늄으로 구성되며, 상기 P형 반도체 상에 제어 게이트가 형성된다. 또한 P 형 반도체와 제어 게이트 사이에는 절연막이 위치할 수 있다. 본 발명의 다른 일 실시예에 따른 제1 NPN 소자는 고농도의 N형 실리콘 반도체(812, 814)가 실리콘 게르마 늄으로 구성된 P형 반도체와 이종 접합을 이루고 있다. P형 반도체를 구성하는 물질인 실리콘 게르마늄은 낮은 애노드 전압 크기에서도 충분한 크기의 구동 전류 가 흐르는 히스테리시스를 형성하기 때문에 실리콘으로 구성된 P형 반도체층의 NPN 소자보다 더 낮은 전압에서 안정적으로 축적 및 발화 동작을 할 수 있으므로 회로 전체의 에너지 소모를 감소시킬 수 있다. 제2 NPN 소자는 제1 NPN 소자와 동일한 구조이므로 상세한 설명은 생략하기로 한다. 도 10 내지 도 12는 다양한 애노드 전압에 따른 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소 자의 에너지 다이어그램이다. 도 10 내지 도 12에 도시된 NPN 소자는 도 9에 도시된 제1 NPN 소자를 예로 들어 설명하기로 한다. 도 10은 게이트 전압(VG) 0.0V와 애노드 전압(VA) 0.4V가 상기 제1 NPN 소자에 인가된 경우의 에너지 밴드 다이어그램이다. 제1 NPN 소자는 PN+ 접합에 의해 높은 에너지 장벽이 형성되어 있기 때문에 소수의 전자 만이 P형 반도체를 넘어 애노드와 접하고 있는 고농도의 제1 N형 반도체와 P형 반도체 접 합의 높은 전계와 만나 충격 이온화 효과로 인한 전자, 정공 쌍을 발생시킨다. 이때, 생성된 정공은 P형 반도체에 축적되어 PN+접합의 에너지 장벽을 감소시키고 캐소드와 접하고 있는 고농도의 제2 N형 반도체로부터 더 많은 전자가 P형 반도체를 넘어 애노드로 넘어간다. 하 지만 P형 반도체 에 정공이 충분히 축적되지 않아 여전히 높은 PN+접합의 에너지 장벽이 형성되어있기 때 문에 상기 소자는 낮은 전류를 나타내는 고저항상태(HRS)를 유지한다. 도 11은 제1 NPN 소자의 래치 업이 발생한 경우의 에너지밴드이다. 도 11을 참고하면, 게이트 전압(VG) 0.0V와 애노드 전압(VA) 0.59V가 상기 제1 NPN 소자에 인가되면 충격 이온화로 인해 생성된 정공이 P형 반도체에 충분히 축적되어 PN+접합의 에너지 장벽은 급격히 낮아지게 되 고 높은 전류의 저저항상태(LRS)가 구현된다. 도 12는 제1 NPN 소자의 래치 다운이 발생한 경우의 에너지밴드이다. 도 12를 참고하면, 게이트 전압(VG) 0.0V가 인가되는 상태에서 애노드 전압 (VA)이 감소하여 0.30V에 도달하면 P 형 반도체에 축적된 정공이 재결합으로 인해 PN+ 접합의 에너지 방벽은 급격히 높아지게 되고 HRS로 전환된다. 도 13은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 애노드 전류-애노드 전압의 출 력 곡선이다. 애노드 전압(VA)을 0V에서 0.9V까지 증가시키면 충격 이온화로 인한 전자 정공 쌍 형성으로 인해 0.59V에서 NPN 소자가 저저항상태(LRS)로 전환되며, 반대로 애노드 전압(VA)을 다시 0V로 감소시키면 전자 정공 쌍 재결합으로 인해 0.30V에서 NPN 소자가 고저항상태(HRS)로 다시 전환된다. 도 14는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 구동방법의 과정을 설명하는 흐름도이다. 도 14에 도시된 바와 같이 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 구동방법은, 시냅스 신 호 축적단계(S1410), 저저항상태 전환단계(S1420), 제1 커패시터 전압 감소단계(S1430), 스프이크 발화단계 (S1440), 고저항상태 전환단계(S1450), 제2 커패시터 초기화단계(S1460) 및 제1 커패시터 초기화단계(S1470)를 포함하여 이루어진다. 시냅스 신호 축적단계(S1410)에서는 상기 제1 커패시터에 입력된 시냅스 전류 신호를 축적시켜 상기 제1 NPN 소 자의 애노드 단 및 제2 NPN 소자의 애노드 단의 포텐셜이 증가된다. 저저항상태 전환단계(S1420)에서는 상기 제1 커패시터 전압이 상기 제1 NPN 소자 및 제2 NPN 소자의 래치업 전 압에 도달되어 저저항상태(LRS)로 전환된다. 제1 커패시터 전압 감소단계(S1430)에서는 상기 제 1 커패시터에 충전되어 있는 전하가 저저항상태(LRS)로 전환 된 상기 제1 NPN 소자 및 제2 NPN 소자를 통해 방전되어 상기 제1 커패시터의 전압이 감소한다. 스프이크 발화단계(S1440)에서는 저저항상태(LRS)로 전환된 상기 제2 NPN 소자에 의해 상기 제2 커패시터의 전 압이 증가하여 스파이크가 발화된다. 고저항상태 전환단계(S1450)에서는 상기 제2 NPN 소자가 상기 제2 커패시터 전압 증가로 인해 상기 제1 NPN 소 자보다 높은 제1 커패시터 전압에서 고저항상태(HRS)로 전환되어 제2 커패시터에 전하가 더 이상 충전되지 않는 다. 제2 커패시터 초기화단계(S1460)에서는 상기 제2 커패시터의 전하가 상기 모스 트랜지스터를 통해 빠져나가 상 기 제2 커패시터의 전압이 0V로 감소하여 초기화된다. 제1 커패시터 초기화단계(S1470)에서는 제1 커패시터의 전압이 상기 제1 NPN 소자 및 제2 NPN 소자가 모두 고저 항상태(HRS)로 전환되는 전압인 래치 다운 전압까지 감소하여 초기화된다. 도 15 내지 도 17은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 및 발화 동작 메커니즘을 설명 하는 도면이다. 도 15는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 동작 메커니즘을 설명하는 도면이다. 시냅스 전류 신호(IIN)는 제1 NPN 소자와, 제2 NPN 소자 및 제1 커패시터가 병렬 연결되어 있는 노 드로 입력된다. 축적 및 발화 동작은 제1 NPN 소자와 제2 NPN 소자에 같은 게이트 전압(VG1 = VG2)을 인가함으로써 달성되며 같은 크기의 멤브레인 전압(VMEM)에서 저저항상태(LRS)로 전환되는 래치 업 현상이 발생한 다. 멤브레인 전압(VMEM)이 제1 NPN 소자 및 제2 NPN 소자의 래치 업 전압(VLU)에 도달하기 전까지는 제 1 NPN 소자 및 제2 NPN 소자는 고저항상태(HRS)를 유지한다. 따라서 멤브레인 전압(VMEM) < 래치 업 전압(VLU)일 때, 시냅스 전류 신호(IIN)는 고저항상태(HRS)의 제1 NPN 소 자 및 제2 NPN 소자로 거의 유입되지 못하고 병렬 연결된 제1 커패시터에 대부분 충전되어 축적된 다. 시냅스 전류 신호(IIN)가 입력되는 동안 멤브레인 전압(VMEM)이 래치 업 전압(VLU)에 도달할 때까지 시간이 지 남에 따라 증가한다. 도 16은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 발화 동작 메커니즘을 설명하는 도면이다. 발화 동작은 멤브레인 전압(VMEM)이 래치 업 전압(VLU)에 도달하여 제1 NPN 소자 및 제2 NPN 소자가 동 시에 저저항상태(LRS)로 전환될 때 발생한다. 멤브레인 전압(VMEM)은 membrane 커패시터인 제1 커패시터에 축적된 전하가 저저항상태(LRS)로 전환된 제1 NPN 소자 및 제2 NPN 소자를 통해 빠져나가면서 감소하기 시작한다. 동시에 제2 NPN 소자를 통해 빠져나간 전하가 제2 커패시터에 충전되므로 출력 전압(Vout)이 급격히 증 가하여 스파이크가 발화한다. 멤브레인 전압(VMEM)이 감소하는 동안, 제2 NPN 소자는 증가한 출력 전압(Vou t)으로 인해 양단에 인가되는 전압(VAC)이 제1 NPN 소자보다 작아지게 된다. 따라서 제2 NPN 소자는 제1 NPN 소자보다 높은 멤브레인 전압(VMEM)에서 고저항상태(HRS)로 전환되므로 제2 커패시터에는 전하가 더 이상 충전되지 않는다. 도 17은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 초기화 동작 메커니즘을 설명하는 도면이다. 제2 커패시터의 전하는 게이트 전압(VGM)이 인가되고 있는 모스 트랜지스터를 통해 빠져나가고 출력 전 압(Vout)은 0V로 감소하여 초기화된다. 한편 멤브레인 전압(VMEM)은 저저항상태(LRS)의 제1 NPN 소자에 의해 제1 NPN 소자 및 제2 NPN 소자가 모두 고저항상태(HRS)로 전환되는 전압인 래치 다운 전압(VLD)까지 감 소하여 초기화된다. 도 18은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 및 발화 동작의 타이밍 다이어그램이다. 도 17에 도시된 실시예에서는 1μA 크기의 시냅스 전류 신호(IIN)를 1μs 간격으로 일 실시예에 따른 축적 및 발 화 뉴런 회로에 입력했을 때, 축적 및 발화 동작의 타이밍을 나타낸다. 발화 및 축적 동작은 제1 NPN 소자 및 제2 NPN 소자에 같은 게이트 전압을 인가함으로써 달성된다. 멤 브레인 전압(VMEM) < 래치 업 전압(VLU)일 때, 제1 NPN 소자 및 제2 NPN 소자는 모두 고저항상태(HR S)를 유지하므로 시냅스 전류 신호(IIN)는 제1 커패시터를 충전시킬 수 있다. 이로 인해 시냅스 전류 신호 (IIN)가 입력되는 동안 멤브레인 전압(VMEM)이 래치 업 전압(VLU)에 도달할 때까지 증가하는 흥분성 시냅스 후 전 위가 달성된다. 여기서 흥분성 시냅스 후 전위(EPSP)는 시냅스의 흥분성 신호에 의해 뉴런의 막 전위가 증가하 여 임계 값에 가까워지는 현상을 나타낸다. 멤브레인 전압(VMEM)은 제1 NPN 소자 및 제2 NPN 소자가 저저항상태(LRS)로 전환된 래치 업 전압(VLU)에 서 감소하기 시작해서 제1 NPN 소자 및 제2 NPN 소자가 고저항상태(HRS)로 전환되는 래치 다운 전압 (VLD)까지 감소한다. 도 7의 애노드 전류-애노드 전압의 출력 곡선과 비교해 보면, 뉴런의 임계 전압(Vth)과 휴지 전압(Vrest)의 차이 는 일 실시예에 따른 NPN 소자의 히스테리시스의 너비(ΔVwin)와 동일함을 알 수 있다. 도 19는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 다양한 크기의 시냅스 전류에 따른 축적 및 발 화 동작의 타이밍 다이어그램이다. 도 18에 도시된 실시예에서는 1μs 너비의 전류 펄스를 시냅스 전류 신호 (IIN)의 크기를 조절하며 100μs 동안 1μs 간격으로 50회 입력될 때, 일 실시예에 따른 뉴런 회로의 축적 및 발 화 동작 타이밍을 나타낸다. 시냅스 전류 신호(IIN)의 크기는 시냅스가 저장하고 있는 가중치 값의 크기와 비례한다. 도 18을 참고하면, 시 냅스 전류 신호(IIN)의 크기가 증가할수록 휴지 전압(Vrest)에서 임계 전압(Vth)으로 도달하는데 필요한 전류 펄스 의 수가 반대로 감소하므로 발화 주파수가 증가함을 알 수 있다. 도 20은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 다양한 크기의 시냅스 전류 펄스 간 간격에 따 른 축적 및 발화 동작의 타이밍 다이어그램이다. 도 19에 도시된 실시예에서는 1μs 너비의 전류 펄스를 시냅스 전류 펄스 간 간격(tint)의 크기를 조절하며 100μs 동안 1μA의 일정한 크기로 입력될 때, 일 실시예에 따른 뉴 런 회로의 축적 및 발화 동작 타이밍을 나타낸다. 시냅스 전류 신호(IIN)의 입력은 시냅스가 시냅스 전 뉴런으로부터 스파이크를 수신할 때 이루어지므로 시냅스 전류 펄스 간 간격(tint)은 시냅스 전 뉴런의 발화 주파수와 반비례한다. 시냅스 전류 펄스 간 간격(tint)의 크기 가 감소할수록 휴지 전압(Vrest)에서 임계 전압(Vth)으로 도달하는데 필요한 시간이 감소하므로 발화 주파수가 증 가한다. 도 21은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 다양한 게이트 전압에 따른 애노드 전류-애노드 전압의 출력 곡선이다. 도 20에 도시된 실시예에서는 게이트-캐소드 전압(VGC)을 0.3V와 0.4V로 달 리하여 테스트 하였다. NPN 이종 접합 소자에 인가하는 게이트 전압(VG)을 증가시킬수록 PN+ 접합의 에너지 장벽이 낮아져 고농도의 N형 반도체(N+)의 전자가 P형 반도체를 넘어서 쉽게 애노드로 유입된다. 따라서 게이트 전압(VG)을 증가시킬수록 상 기 NPN 이종 접합 소자는 더 낮은 전압에서 피드백 루프에 의해 저저항상태(LRS)로 전환된다. 제1 NPN 소자 및 제2 NPN 소자에 0.4V의 동일한 게이트 전압(VG)을 인가했을 때, 히스테리시스의 너비(ΔVwin)는 0.3V의 동일한 게이트 전압(VG)을 인가했을 때보다 0.05V가 감소하였다. 도 22는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 게이트 전압에 따른 축적 및 발화 동작의 타이 밍 다이어그램이다. 도 21에 도시된 실시예에서는 VG1=VG2=0.3V, 0.4V 조건에서 500nA 크기, 1μs 너비의 전류 펄스를 100μs 동안 50회 입력될 때의 축적 및 발화 동작의 타이밍을 나타낸다. 히스테리시스의 너비(ΔVwin)가 작아질수록 휴지 전압(Vrest)에서 임계 전압(Vth)으로 도달하는데 필요한 전류 펄 스의 수가 감소하므로 발화 주파수가 증가한다. 한편 히스테리시스의 너비(ΔVwin)가 작아질수록 제2 NPN 소자 가 저저항상태(LRS)를 유지하는 시간이 짧아져 제1 커패시터에 충전되는 전하량이 감소하기 때문에 스 파이크의 높이(hs)는 감소한다. 게이트 전압(VG)이 너무 크면 히스테리시스의 너비(ΔVwin)와 스파이크의 높이 (hs)가 너무 작아져 제1 NPN 소자 및 제2 NPN 소자가 고저항상태(HRS)로 전환되지 못해 축적 동작이 이 루어질 수 없으므로 적정 범위 내의 게이트 전압(VG)을 조절하여 발화 주파수를 제어해야 한다. 도 23은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 억제성 시냅스 후 전위(IPSP)가 발생되는 메커 니즘을 설명하는 도면이다. 억제성 시냅스 후 전위(IPSP)는 시냅스의 억제성 신호에 의해 뉴런의 막 전위가 증가하여 임계 값에 멀어지는 현상을 나타낸다. 생물학적 뉴런에서의 억제성 시냅스 후 전위(IPSP)는 시냅스 후 전위가 휴지 막 전위보다 더 음이 되는 과분극을 지칭하며 막에서는 흥분성 시냅스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)는 시간적 합산이 이루어져 막 임계 값에 도달하면 스파이크가 발화된다. 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로와 생물학적 뉴런의 유일한 차이점은 억제성 시냅스 후 전 위(IPSP)가 휴지 막 전위보다 큰 전압에서 발생한다는 점이다. 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로는 휴지 막 전위보다 큰 전압에서 생물학적 뉴런의 흥분성 시냅스 후 전위(EPSP)와 억제성 시냅스 후 전위 (IPSP)의 시간적 합산에 의한 발화 억제 동작을 구현하였다. 억제성 시냅스 후 전위(IPSP) 도입을 통해 시냅스 가중치를 감소시키는 방법 외에도 뉴런의 게이트 전압 조절만 으로도 효율적으로 스파이크 발화를 억제할 수 있으며 스파이크의 드문(sparse) 발화를 통한 시스템 전체의 에 너지 효율 증가를 기대할 수 있다. 억제성 시냅스 후 전위(IPSP)는 제1 NPN 소자의 게이트 전압(VG1)을 제2 NPN 소자의 게이트 전압(VG2)보 다 크게 설정해줌으로써 달성된다. 게이트 전압(VG1) > 게이트 전압(VG2)이므로 제1 NPN 소자의 래치 업 전압 (VLU1)이 제2 NPN 소자의 래치 업 전압(VLU2)보다 작다. 스파이크는 제2 NPN 소자가 저저항상태(LRS)로 전환되어 제2 커패시터를 충전시킬 수 있는 전압인 래치 업 전압(VLU2)에 도달할 때 발화된다. 멤브레인 전 압(VMEM)< 래치 업 전압(VLU2) 단계, 즉, 축적 동작 단계에서 게이트 전압(VG2)보다 큰 크기의 게이트 전압(VG1)을 인가해줄 때, 멤브레인 전압(VMEM)이 래치 업 전압(VLU1)보다 크다면 제1 NPN 소자는 저저항상태(LRS)로 전환 되어 제2 커패시터에 충전된 전하가 제1 NPN 소자를 통해 빠져나간다. 이로 인해 멤브레인 전압(VMEM)은 래치 업 전압(VLU2)에 도달하지 못하고 감소하기 시작하므로 출력 전압(Vout)의 발화가 억제된다. 멤브레인 전압(VMEM)< 래치 업 전압(VLU2)에서 제1 NPN 소자의 게이트에 게이트 전압(VG2)과 같은 크기의 게이트 전압(VG1)이 인가될 때는 멤브레인 전압(VMEM)이 증가하여 발화 임계전압인 래치 업 전압 (VLU2)에 가까워지는 흥분성 시냅스 후 전위(EPSP)가 이루어진다. 한편, 제1 NPN 소자의 게이트에 게이트 전 압(VG2)보다 큰 크기의 게이트 전압(VG1)이 인가될 때는 멤브레인 전압(VMEM)이 감소하여 발화 임계전압인 래치 업 전압(VLU2)에서 멀어지는 억제성 시냅스 후 전위(IPSP)가 이루어진다. 흥분성 시냅스 후 전위(EPSP)와 억제성 시 냅스 후 전위(IPSP)는 제1 커패시터에서 시간적으로 합산되어 멤브레인 전압(VMEM)이 래치 업 전압(VLU2)에 도달했을 때, 출력 전압(Vout)의 발화가 발생한다. 도 24는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로에 시냅스 억제성 신호가 입력될 때, 흥분성 시냅 스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)가 합산되는 동작의 타이밍 다이어그램이다. 시냅스 억제성 신호가 입력될 때를 제외하면 게이트 전압(VG1)은 게이트 전압(VG2)와 동일한 크기를 유지해야 축 적 단계에서의 흥분성 시냅스 후 전위(EPSP)와 발화 및 초기화 동작을 구현할 수 있다. 멤브레인 전압(VMEM)< 래 치 업 전압(VLU2)에서 게이트 전압(VG1)에 게이트 전압(VG2)과 동일한 크기의 0.3V가 인가되고 있을 때, 시냅스 전류 신호(IIN)가 입력되면 멤브레인 전압(VMEM)이 증가하는 흥분성 시냅스 후 전위(EPSP)가 발생하며, 게이트 전 압(VG1)에 0.3V의 게이트 전압(VG2)보다 큰 크기의 0.5V의 시냅스 억제성 신호가 입력되면 시냅스 전류 신호(II N)의 입력과 관계 없이 멤브레인 전압(VMEM)이 감소하는 억제성 시냅스 후 전위(IPSP)가 발생한다. 시냅스 억제 성 신호에 의한 억제성 시냅스 후 전위(IPSP)는 제1 커패시터 내에서 흥분성 시냅스 후 전위(EPSP)와 합산 되어 일정 시간 동안 출력 전압(Vout)의 발화가 억제된다. 도 25는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 구동방법의 과정을 설명하는 흐름도이다. 도 25에 도시된 바와 같이 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 구동방법은, 시냅 스 신호 축적단계(S2510), 저저항상태 전환단계(S2520), 커패시터 전압 감소단계(S2530), 스프이크 발화단계 (S2540), 고저항상태 전환단계(S2550), 출력 저항 초기화단계(S2560) 및 커패시터 초기화단계(S2570)를 포함하 여 이루어진다. 시냅스 신호 축적단계(S2510)에서는 상기 커패시터에 입력된 시냅스 전류 신호를 축적시켜 상기 제1 NPN 소자의 애노드 단 및 제2 NPN 소자의 애노드 단의 포텐셜이 증가된다. 저저항상태 전환단계(S2520)에서는 상기 커패시터 전압이 상기 제1 NPN 소자 및 제2 NPN 소자의 래치업 전압에 도달되어 상기 제1 NPN 소자 및 제2 NPN 소자가 저저항상태(LRS)로 전환된다. 커패시터 전압 감소단계(S2530)에서는 상기 커패시터에 충전되어 있는 전하가 저저항상태(LRS)로 전환된 상기 제1 NPN 소자 및 제2 NPN 소자를 통해 방전되어 상기 커패시터의 전압이 감소한다. 스프이크 발화단계(S2540)에서는 저저항상태(LRS)로 전환된 상기 제2 NPN 소자에 의해 상기 출력 저항의 전압이 증가하여 스파이크가 발화된다. 고저항상태 전환단계(S2550)에서는 상기 제2 NPN 소자가 상기 출력 저항의 전압 증가로 인해 상기 제1 NPN 소자 보다 높은 커패시터 전압에서 고저항상태(HRS)로 전환된다. 출력저항 초기화단계(S2560)에서는 상기 출력 저항의 전압이 상기 제2 NPN 소자의 저항 증가로 인해 감소하여 출력 저항이 초기화된다. 커패시터 초기화단계(S2570)에서는 커패시터의 전압이 상기 제1 NPN 소자 및 제2 NPN 소자가 모두 고저항상태 (HRS)로 전환되는 전압인 래치 다운 전압까지 감소하여 커패시터가 초기화된다. 도 26 내지 도 28은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 및 발화 동작 메커니즘을 설명하는 도면이다. 도 26은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 동작 메커니즘을 설명하는 도면이다. 시냅스 전류 신호(IIN)는 제1 NPN 소자와, 제2 NPN 소자 및 커패시터가 병렬 연결되어 있는 노 드로 입력된다. 축적 및 발화 동작은 제1 NPN 소자와 제2 NPN 소자에 같은 게이트 전압(VG1 = VG2)을 인가함으로써 달성되며 같은 크기의 멤브레인 전압(VMEM)에서 저저항상태(LRS)로 전환되는 래치 업 현상이 발생 한다. 멤브레인 전압(VMEM)이 제1 NPN 소자 및 제2 NPN 소자의 래치 업 전압(VLU)에 도달하기 전까지 는 제1 NPN 소자 및 제2 NPN 소자는 고저항상태(HRS)를 유지한다. 따라서 멤브레인 전압(VMEM) < 래치 업 전압(VLU)일 때, 시냅스 전류 신호(IIN)는 고저항상태(HRS)의 제1 NPN 소 자 및 제2 NPN 소자로 거의 유입되지 못하고 병렬 연결된 커패시터에 대부분 충전되어 축적된다. 시냅스 전류 신호(IIN)가 입력되는 동안 멤브레인 전압(VMEM)이 래치 업 전압(VLU)에 도달할 때까지 시 간이 지남에 따라 증가한다. 도 27은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 발화 동작 메커니즘을 설명하는 도면이다. 발화 동작은 멤브레인 전압(VMEM)이 래치 업 전압(VLU)에 도달하여 제1 NPN 소자 및 제2 NPN 소자가 동시에 저저항상태(LRS)로 전환될 때 발생한다. 멤브레인 전압(VMEM)은 membrane 커패시터인 커패시터에 축 적된 전하가 저저항상태(LRS)로 전환된 제1 NPN 소자 및 제2 NPN 소자를 통해 빠져나가면서 감소하기 시작한다. 동시에 제2 NPN 소자를 통해 빠져나간 전하가 출력 저항에 충전되므로 출력 전압(Vout)이 급격히 증가 하여 스파이크가 발화한다. 멤브레인 전압(VMEM)이 감소하는 동안, 제2 NPN 소자는 증가한 출력 전압(Vout) 으로 인해 양단에 인가되는 전압(VAC)이 제1 NPN 소자보다 작아지게 된다. 따라서 제2 NPN 소자는 제 1 NPN 소자보다 높은 멤브레인 전압(VMEM)에서 고저항상태(HRS)로 전환된다. 도 28은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 초기화 동작 메커니즘을 설명하는 도면이다. 출력 전압(Vout)은 제2 NPN 소자가 고저항상태(HRS)로 전환됨에 따라 전압분배에 의해 다시 감소하여 초기화된 다. 한편 멤브레인 전압(VMEM)은 저저항상태(LRS)의 제1 NPN 소자에 의해 제1 NPN 소자 및 제2 NPN 소 자가 모두 고저항상태(HRS)로 전환되는 전압인 래치 다운 전압(VLD)까지 감소하여 초기화된다. 도 29는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 및 발화 동작의 타이밍 다이어그램이 다. 도 29에 도시된 실시예에서는 5μA 크기의 시냅스 전류 신호(IIN)를 1μs 간격으로 일 실시예에 따른 축적 및 발화 뉴런 회로에 입력했을 때, 축적 및 발화 동작의 타이밍을 나타낸다. 발화 및 축적 동작은 제1 NPN 소자 및 제2 NPN 소자에 같은 게이트 전압을 인가함으로써 달성된다. 멤브레인 전압(VMEM) < 래치 업 전압(VLU)일 때, 제1 NPN 소자 및 제2 NPN 소자는 모두 고저항상태 (HRS)를 유지하므로 시냅스 전류 신호(IIN)는 커패시터를 충전시킬 수 있다. 이로 인해 시냅스 전류 신호 (IIN)가 입력되는 동안 멤브레인 전압(VMEM)이 래치 업 전압(VLU)에 도달할 때까지 증가하는 흥분성 시냅스 후 전 위가 달성된다. 여기서 흥분성 시냅스 후 전위(EPSP)는 시냅스의 흥분성 신호에 의해 뉴런의 막 전위가 증가하 여 임계 값에 가까워지는 현상을 나타낸다. 멤브레인 전압(VMEM)은 제1 NPN 소자 및 제2 NPN 소자가 저저항상태(LRS)로 전환된 래치 업 전압(VL U)에서 감소하기 시작해서 제1 NPN 소자 및 제2 NPN 소자가 고저항상태(HRS)로 전환되는 래치 다운 전압(VLD)까지 감소한다. 도 13의 애노드 전류-애노드 전압의 출력 곡선과 비교해 보면, 뉴런의 임계 전압(Vth)과 휴지 전압(Vrest)의 차이 는 일 실시예에 따른 NPN 소자의 히스테리시스의 너비(ΔVwin)와 동일함을 알 수 있다. 도 30은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 다양한 크기의 시냅스 전류에 따른 축적 및 발화 동작의 타이밍 다이어그램이다. 도 30에 도시된 실시예에서는 50ns 너비의 전류 펄스를 시냅스 전류 신 호(IIN)의 크기를 조절하며 1μs 간격으로 입력될 때, 일 실시예에 따른 뉴런 회로의 축적 및 발화 동작 타이밍 을 나타낸다. 시냅스 전류 신호(IIN)의 크기는 시냅스가 저장하고 있는 가중치 값의 크기와 비례한다. 도 12를 참고하면, 시 냅스 전류 신호(IIN)의 크기가 증가할수록 휴지 전압(Vrest)에서 임계 전압(Vth)으로 도달하는데 필요한 전류 펄스 의 수가 반대로 감소하므로 발화 주파수가 증가함을 알 수 있다. 도 31은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 다양한 크기의 시냅스 전류 펄스 간 간격 에 따른 축적 및 발화 동작의 타이밍 다이어그램이다. 도 31에 도시된 실시예에서는 50ns 너비의 전류 펄스를 시냅스 전류 펄스 간 간격(tint)의 크기를 조절하며 5μA의 일정한 크기로 입력될 때, 일 실시예에 따른 뉴런 회로의 축적 및 발화 동작 타이밍을 나타낸다. 시냅스 전류 신호(IIN)의 입력은 시냅스가 시냅스 전 뉴런으로부터 스파이크를 수신할 때 이루어지므로 시냅스 전류 펄스 간 간격(tint)은 시냅스 전 뉴런의 발화 주파수와 반비례한다. 시냅스 전류 펄스 간 간격(tint)의 크기 가 감소할수록 휴지 전압(Vrest)에서 임계 전압(Vth)으로 도달하는데 필요한 시간이 감소하므로 발화 주파수가 증 가한다. 도 32는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 다양한 게이트 전압에 따른 애 노드 전류-애노드 전압의 출력 곡선이다. 도 32에 도시된 실시예에서는 게이트-캐소드 전압(VGC)을 0.0V와 0.1V 로 달리하여 테스트 하였다. NPN 이종 접합 소자에 인가하는 게이트 전압(VG)을 증가시킬수록 PN+ 접합의 에너지 장벽이 낮아져 고농도의 N형 반도체(N+)의 전자가 P형 반도체를 넘어서 쉽게 애노드로 유입된다. 따라서 게이트 전압(VG)을 증가시킬수록 상 기 NPN 이종 접합 소자는 더 낮은 전압에서 피드백 루프에 의해 저저항상태(LRS)로 전환된다. 제1 NPN 소자 및 제2 NPN 소자에 0.1V의 동일한 게이트 전압(VG)을 인가했을 때, 히스테리시스의 너비(ΔVwin)는 0.0V의 동일한 게이트 전압(VG)을 인가했을 때보다 0.06V가 감소하였다. 도 33은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 게이트 전압에 따른 축적 및 발화 동작의 타이밍 다이어그램이다. 도 33에 도시된 실시예에서는 VG1=VG2=0.0V, 0.1V 조건에서 5μA 크기, 50ns 너비의 전 류 펄스를 1μs 간격으로 입력할 때의 축적 및 발화 동작의 타이밍을 나타낸다. 히스테리시스의 너비(ΔVwin)가 작아질수록 휴지 전압(Vrest)에서 임계 전압(Vth)으로 도달하는데 필요한 전류 펄 스의 수가 감소하므로 발화 주파수가 증가한다. 한편 히스테리시스의 너비(ΔVwin)가 작아질수록 제1 NPN 소자 및 제2 NPN 소자가 저저항상태(LRS)를 유지하는 시간이 짧아지므로 스파이크당 소모되는 에너지가 감소한다. 도 34는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 억제성 시냅스 후 전위(IPSP)가 발생되는 메커니즘을 설명하는 도면이다. 억제성 시냅스 후 전위(IPSP)는 시냅스의 억제성 신호에 의해 뉴런의 막 전위가 증가하여 임계 값에 멀어지는 현상을 나타낸다. 생물학적 뉴런에서의 억제성 시냅스 후 전위(IPSP)는 시냅스 후 전위가 휴지 막 전위보다 더 음이 되는 과분극을 지칭하며 막에서는 흥분성 시냅스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)는 시간적 합산이 이루어져 막 임계 값에 도달하면 스파이크가 발화된다. 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로와 생물학적 뉴런의 유일한 차이점은 억제성 시냅스 후 전위(IPSP)가 휴지 막 전위보다 큰 전압에서 발생한다는 점이다. 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로는 휴지 막 전위보다 큰 전압에서 생물학적 뉴런의 흥분성 시냅스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)의 시간적 합산에 의한 발화 억제 동작을 구현하였다. 억제성 시냅스 후 전위(IPSP) 도입을 통해 시냅스 가중치를 감소시키는 방법 외에도 뉴런의 게이트 전압 조절만 으로도 효율적으로 스파이크 발화를 억제할 수 있으며 스파이크의 드문(sparse) 발화를 통한 시스템 전체의 에 너지 효율 증가를 기대할 수 있다. 억제성 시냅스 후 전위(IPSP)는 제1 NPN 소자의 게이트 전압(VG1)을 제2 NPN 소자의 게이트 전압(VG 2)보다 크게 설정해줌으로써 달성된다. 게이트 전압(VG1) > 게이트 전압(VG2)이므로 제1 NPN 소자의 래치 업 전압 (VLU1)이 제2 NPN 소자의 래치 업 전압(VLU2)보다 작다. 스파이크는 제2 NPN 소자가 저저항상태 (LRS)로 전환되어 출력 저항를 충전시킬 수 있는 전압인 래치 업 전압(VLU2)에 도달할 때 발화된다. 멤브레 인 전압(VMEM)< 래치 업 전압(VLU2) 단계, 즉, 축적 동작 단계에서 게이트 전압(VG2)보다 큰 크기의 게이트 전압 (VG1)을 인가해줄 때, 멤브레인 전압(VMEM)이 래치 업 전압(VLU1)보다 크다면 제1 NPN 소자는 저저항상태 (LRS)로 전환되어 출력 저항을 통해 스파이크가 발생한다. 이로 인해 멤브레인 전압(VMEM)은 래치 업 전압(VLU2)에 도달하지 못하고 감소하기 시작하므로 출력 전압(Vout)의 발화가 억제된다. 멤브레인 전압(VMEM)< 래치 업 전압(VLU2)에서 제1 NPN 소자의 게이트에 게이트 전압(VG2) 과 같은 크기의 게이트 전압(VG1)이 인가될 때는 멤브레인 전압(VMEM)이 증가하여 발화 임계전압인 래치 업 전압 (VLU2)에 가까워지는 흥분성 시냅스 후 전위(EPSP)가 이루어진다. 한편, 제1 NPN 소자의 게이트에 게이트 전압(VG2)보다 큰 크기의 게이트 전압(VG1)이 인가될 때는 멤브레인 전압(VMEM)이 감소하여 발화 임계전압인 래치 업 전압(VLU2)에서 멀어지는 억제성 시냅스 후 전위(IPSP)가 이루어진다. 흥분성 시냅스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)는 커패시터에서 시간적으로 합산되어 멤브레인 전압(VMEM)이 래치 업 전압(VLU2)에 도 달했을 때, 출력 전압(Vout)의 발화가 발생한다. 도 35는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로에 시냅스 억제성 신호가 입력될 때, 흥분성 시냅스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)가 합산되는 동작의 타이밍 다이어그램이다. 시냅스 억제성 신호가 입력될 때를 제외하면 게이트 전압(VG1)은 게이트 전압(VG2)와 동일한 크기를 유지해야 축 적 단계에서의 흥분성 시냅스 후 전위(EPSP)와 발화 및 초기화 동작을 구현할 수 있다. 멤브레인 전압(VMEM)< 래 치 업 전압(VLU2)에서 게이트 전압(VG1)에 게이트 전압(VG2)과 동일한 크기의 0.0V가 인가되고 있을 때, 시냅스 전류 신호(IIN)가 입력되면 멤브레인 전압(VMEM)이 증가하는 흥분성 시냅스 후 전위(EPSP)가 발생하며, 게이트 전 압(VG1)에 0.0V의 게이트 전압(VG2)보다 큰 크기의 0.5V의 시냅스 억제성 신호가 입력되면 시냅스 전류 신호(II N)의 입력과 관계 없이 멤브레인 전압(VMEM)이 감소하는 억제성 시냅스 후 전위(IPSP)가 발생한다. 시냅스 억제 성 신호에 의한 억제성 시냅스 후 전위(IPSP)는 커패시터 내에서 흥분성 시냅스 후 전위(EPSP)와 합산되어 일정 시간 동안 출력 전압(Vout)의 발화가 억제된다. 도 36은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로에 크기가 더 큰 시냅스 억제성 신호가 입력 될 때, 흥분성 시냅스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)가 합산되는 동작의 타이밍 다이어그램이다. 게이트 전압(VG1)에 0.5V보다 큰 크기의 0.7V의 시냅스 억제성 신호가 입력되면 멤브레인 전압이 더 크게 감소하 는 강한 억제성 시냅스 후 전위(IPSP)가 발생된다. 강한 IPSP는 더 오랜 시간동안 출력 전압(Vout)의 발화를 억 제시킨다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19 도면20 도면21 도면22 도면23 도면24 도면25 도면26 도면27 도면28 도면29 도면30 도면31 도면32 도면33 도면34 도면35 도면36"}
{"patent_id": "10-2023-0152277", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 모식도이다. 도 2는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 이종접합 NPN 소자의 모식도이다. 도 3은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 n형 모스 트랜지스터 소자의 모식도이다. 도 4 내지 도 6은 다양한 애노드 전압에 따른 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자 의 에너지 다이어그램이다. 도 7은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 애노드 전류-애노드 전압의 출력 곡 선이다. 도 8은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 모식도이다. 도 9는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 이종접합 NPN 소자의 모식도이다. 도 10내지 도 12는 다양한 애노드 전압에 따른 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 에너지 다이어그램이다. 도 13은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 애노드 전류-애노드 전압의 출 력 곡선이다. 도 14는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 구동방법의 과정을 설명하는 흐름도이다. 도 15 내지 17은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 및 발화 동작 메커니즘을 설명하 는 도면이다. 도 18은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 및 발화 동작의 타이밍 다이어그램이다. 도 19는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 다양한 크기의 시냅스 전류에 따른 축적 및 발 화 동작의 타이밍 다이어그램이다. 도 20은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 다양한 크기의 시냅스 전류 펄스 간 간격에 따 른 축적 및 발화 동작의 타이밍 다이어그램이다. 도 21은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 다양한 게이트 전압에 따른 애노드 전류-애노드 전압의 출력 곡선이다. 도 22는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 게이트 전압에 따른 축적 및 발화 동작의 타이 밍 다이어그램이다. 도 23은 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로의 억제성 시냅스 후 전위(IPSP)가 발생되는 메커 니즘을 설명하는 도면이다. 도 24는 본 발명의 일 실시예에 따른 축적 및 발화 뉴런 회로에 시냅스 억제성 신호가 입력될 때, 흥분성 시냅 스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)가 합산되는 동작의 타이밍 다이어그램이다. 도 25는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 구동방법의 과정을 설명하는 흐름도이다. 도 26 내지 도 28은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 및 발화 동작 메커니즘을 설명하는 도면이다. 도 29는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 축적 및 발화 동작의 타이밍 다이어그램이 다. 도 30은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 다양한 크기의 시냅스 전류에 따른 축적 및 발화 동작의 타이밍 다이어그램이다. 도 31은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 다양한 크기의 시냅스 전류 펄스 간 간격에 따른 축적 및 발화 동작의 타이밍 다이어그램이다. 도 32는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 NPN 소자의 다양한 게이트 전압에 따른 애 노드 전류-애노드 전압의 출력 곡선이다. 도 33은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 게이트 전압에 따른 축적 및 발화 동작의 타이밍 다이어그램이다. 도 34는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로의 억제성 시냅스 후 전위(IPSP)가 발생되는 메커니즘을 설명하는 도면이다. 도 35는 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로에 시냅스 억제성 신호가 입력될 때, 흥분성 시냅스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)가 합산되는 동작의 타이밍 다이어그램이다. 도 36은 본 발명의 다른 일 실시예에 따른 축적 및 발화 뉴런 회로에 더 크기가 큰 시냅스 억제성 신호가 입력 될 때, 흥분성 시냅스 후 전위(EPSP)와 억제성 시냅스 후 전위(IPSP)가 합산되는 동작의 타이밍 다이어그램이다."}
