[*]
[*] GTKWave Analyzer v3.3.121 (w)1999-2024 BSI
[*] Sun Dec  7 08:08:56 2025
[*]
[dumpfile] "/home/patrick/dev/misc-verilog-cores/synth/gowin-ddr3-test/memreq_tb.vcd"
[dumpfile_mtime] "Sun Dec  7 08:08:28 2025"
[dumpfile_size] 99577
[savefile] "/home/patrick/dev/misc-verilog-cores/synth/gowin-ddr3-test/memreq_tb.gtkw"
[timestart] 0
[size] 2560 1392
[pos] -1 -1
*-17.486637 1184000 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] memreq_tb.
[treeopen] memreq_tb.U_REQ1.
[sst_width] 209
[signals_width] 142
[sst_expanded] 1
[sst_vpaned_height] 345
@28
memreq_tb.bclk
memreq_tb.rst
@800200
-To
@28
[color] 3
memreq_tb.s_tvalid
memreq_tb.s_tready
memreq_tb.s_tlast
memreq_tb.s_tkeep
@22
memreq_tb.tdata_w[7:0]
@1000200
-To
@800200
-From
@28
[color] 3
memreq_tb.m_tvalid
memreq_tb.m_tready
memreq_tb.m_tlast
memreq_tb.m_tkeep
@22
memreq_tb.m_tdata[7:0]
@1000200
-From
@800200
-Testbench
@28
memreq_tb.mclk
@24
[color] 2
memreq_tb.cnt_q[10:0]
@22
[color] 7
memreq_tb.state[3:0]
@800200
-Store
@28
memreq_tb.awvalid_w
@22
memreq_tb.awid_w[3:0]
memreq_tb.awlen_w[7:0]
@28
memreq_tb.wvalid_w
memreq_tb.wlast_w
@1000200
-Store
@c00200
-Fetch
@420
[color] 7
memreq_tb.count
@28
memreq_tb.vld_q
memreq_tb.rready_w
memreq_tb.res_q[1:0]
memreq_tb.lst_q
@22
memreq_tb.dat_q[31:0]
@1401200
-Fetch
@28
[color] 3
memreq_tb.f_tvalid
memreq_tb.f_tready
memreq_tb.f_tkeep
memreq_tb.f_tlast
memreq_tb.f_tdrop
@22
memreq_tb.f_tdata[7:0]
@1000200
-Testbench
@c00200
-MemReq
@800200
-Write
@28
memreq_tb.U_REQ1.mem_clock
@800200
-Addr
@28
[color] 3
memreq_tb.U_REQ1.awvalid_o
memreq_tb.U_REQ1.awready_i
memreq_tb.U_REQ1.awburst_o[1:0]
@24
memreq_tb.U_REQ1.awlen_o[7:0]
@22
memreq_tb.U_REQ1.awid_o[3:0]
memreq_tb.U_REQ1.awaddr_o[27:0]
@1000200
-Addr
@800200
-Data
@28
[color] 3
memreq_tb.U_REQ1.wvalid_o
memreq_tb.U_REQ1.wready_i
memreq_tb.U_REQ1.wlast_o
@22
memreq_tb.U_REQ1.wstrb_o[3:0]
memreq_tb.U_REQ1.wdata_o[31:0]
@1000200
-Data
@800200
-Resp
@28
[color] 3
memreq_tb.bvalid
memreq_tb.bready_w
@22
memreq_tb.bid[3:0]
@28
memreq_tb.bresp[1:0]
@1000200
-Resp
-Write
@800200
-Bus-Domain
@820
[color] 7
memreq_tb.U_REQ1.dbg_state[39:0]
[color] 7
memreq_tb.U_REQ1.dbg_cmd[47:0]
@28
[color] 2
memreq_tb.U_REQ1.wen_q
@22
memreq_tb.U_REQ1.cmd_q[7:0]
memreq_tb.U_REQ1.len_q[7:0]
memreq_tb.U_REQ1.adr_q[27:0]
memreq_tb.U_REQ1.tid_q[3:0]
@1000200
-Bus-Domain
@800200
-Mem-Domain
@28
memreq_tb.U_REQ1.cmd_w
memreq_tb.U_REQ1.ack_w
@22
memreq_tb.U_REQ1.len_m[7:0]
memreq_tb.U_REQ1.tid_m[3:0]
@800200
-Read
@28
[color] 3
memreq_tb.U_REQ1.arvalid_o
@22
memreq_tb.U_REQ1.arlen_o[7:0]
memreq_tb.U_REQ1.arid_o[3:0]
@28
[color] 3
memreq_tb.U_REQ1.rvalid_i
memreq_tb.U_REQ1.rready_o
memreq_tb.U_REQ1.rlast_i
memreq_tb.U_REQ1.rresp_i[1:0]
@22
memreq_tb.U_REQ1.rdata_i[31:0]
@1000200
-Read
-Mem-Domain
@800200
-WRFIFO
-In
@28
memreq_tb.U_REQ1.a_tvalid
memreq_tb.U_REQ1.a_tready
@22
memreq_tb.U_REQ1.a_tkeep[3:0]
@28
memreq_tb.U_REQ1.a_tlast
@22
memreq_tb.U_REQ1.a_tdata[31:0]
@1000200
-In
@28
memreq_tb.U_REQ1.x_tvalid
memreq_tb.U_REQ1.x_tready
@22
memreq_tb.U_REQ1.x_tkeep[3:0]
@28
memreq_tb.U_REQ1.x_tlast
@22
memreq_tb.U_REQ1.x_tdata[31:0]
memreq_tb.U_REQ1.cmd_q[7:0]
@1000200
-WRFIFO
@22
memreq_tb.U_REQ1.state[7:0]
@820
[color] 7
memreq_tb.U_REQ1.dbg_state[39:0]
@1401200
-MemReq
@800200
-Debug
@28
[color] 3
memreq_tb.U_REQ1.cyc_q
memreq_tb.U_REQ1.stb_q
[color] 2
memreq_tb.U_REQ1.new_q
[color] 5
memreq_tb.U_REQ1.end_q
memreq_tb.U_REQ1.wen_q
@22
memreq_tb.U_REQ1.cmd_q[7:0]
memreq_tb.U_REQ1.res_q[7:0]
@24
[color] 2
memreq_tb.U_REQ1.cnt_q[9:0]
memreq_tb.U_REQ1.dec_w[10:0]
@22
memreq_tb.U_REQ1.adr_q[27:0]
memreq_tb.U_REQ1.tid_q[3:0]
@29
[color] 3
memreq_tb.U_REQ1.cvalid_w
@28
memreq_tb.U_REQ1.cready_w
memreq_tb.U_REQ1.sready_w
memreq_tb.U_REQ1.awvalid_o
memreq_tb.U_REQ1.cmd_w
memreq_tb.U_REQ1.ack_w
memreq_tb.U_REQ1.tkeep_w
memreq_tb.U_REQ1.tlast_w
@820
[color] 6
memreq_tb.U_REQ1.dbg_rd[39:0]
[color] 6
memreq_tb.U_REQ1.dbg_wr[39:0]
@22
memreq_tb.U_REQ1.dbg_mdata[7:0]
memreq_tb.U_REQ1.dbg_sdata[7:0]
@820
[color] 7
memreq_tb.U_REQ1.dbg_cmd[47:0]
[color] 7
memreq_tb.U_REQ1.dbg_res[47:0]
@1000200
-Debug
[pattern_trace] 1
[pattern_trace] 0
