xilinx기본 구조
-CLB, 프로그래머블 I/O 버퍼, SRAM기반 설정 메모리, 지역 또는 전역에 대한 라우팅 자원으로 구성

1.CLB(배치가능논리블록어레이)
프로그래머블 룩업표, 멀티플렉서, 레지스터, 제어신호에 대한 경로로 구성
룩업표의 4입력 함수 발생기 2개 , 외부입력, 앞 두 개의 함수발생기의 출력으로부터 입력을 얻는 3입력 함수발생기를 통해 여러 함수 생성 가능
공동클럭을 가지는 에지 트리거 플립플롭을 저장 요소로 가지며 공동클럭, 인에이블 신호를 갖는 투과형 래치로도 구성 가능
저장요소는 Din, 함수발생기로부터 입력을 얻을 수 있으며, 전역 세트/리셋으로 구동 가능
함수발생기가 직접적으로 출력을 구동하거나 저장요소의 출력을 이용해 출력 구동 가능

2.상호 연결 자원
금속 세그먼트 2개층 그리드와 스위치 박스 내 프로그래머블 상호연결 포인트(PIP)로 구성됨, 직접적 또는 스위치 박스를 통해 IOB, CLB를 연결함
-스위치 매트릭스 그리드 => 라우팅, 브랜칭을 위한 범용적인 상호 연결 지원
단일 길이 라인: 신호 간 연결의 수를 줄여주는 스위치 어레이를 연결하는 역할
두배 길이 라인: 스위치 박스를 거치지 않고 CLB, CLB연결 -> 스위치 박스를 통한 지연 없음
=> 장점: 경로 지연 줄어듬, 고속 경로에 유리/ 단점: 라우팅 유연성 감소, 면적이 커지며 세밀한 연결에 부적합
긴라인: 칩 전체를 덮음, IOB, CLB에 의해 구동 가능, 낮은 스큐, 높은 팬아웃을 가진 제어 신호를 구동함
직접(전용) 상호 연결 라인: 금속을 통한 비교적 빠른 연결이 가능하나 경로상 게이트를 통한 라우팅 과정에서 지연 발생

3. 프로그래머블 메모리 내에 있는 SRAM의 내용에 의해 상태가 결정된다.-> 온/오프 => 경로 제공/ 경로 제공x

4.IOB
프로그래머블 IOB핀은 TTL과 CMOS 신호 레벨과의 호환성을 위해 프로그래머블 IOB를 가지며, 입력, 출력, 양방향 포트로 사용 가능함
입력 구성 IOB는 직접, 래치 또는 래지스터에서 입력을 가질 수 있고 출력 구성 IOB에서는 직접(비임계신호, 클럭도메인 외부로 나가는 경우), 레지스터를 통해 출력을 가짐
레지스터를 구동시키는 클럭은 독릭접이고 반전 가능
내부 지연요소는 클럭이 도달하는 시간과 데이터가 도달하는 시간을 맞춰줌(클럭은 IOB 도달 전 전역버퍼를 지나므로)
출력 버퍼는 슬루, 스큐 제어를 가지며 3상태 출력은 출력버퍼를 고임피던스 상태로 만듬

확장
spartan 칩
-> 임베디드 소프트 코어를 가질 수 있음
-칩에 분산되어 있는 듀얼 포트, 동기식 RAM은 FIFO 레지스터 파일, 시프트 레지스터, 스크래치 패드 메모리(프로그램이 직접 관리하는 작고 매우 빠른 메모리) 구현에 사용 가능
블록들은 임의의 폭과 깊이로 어느 위치에나 배치 가능 -> but 논리로 사용가능한 CLB양 줄어듬
상대적으로 적은 양의 온칩 메모리 -> 오프칩 메모리 소자를 사용한 동작이 성능 저하를 최소화하도록 해야함

spartan2칩
-이전 세대와 차이점
1.온칩 블록 메모리를 가짐
2.새로운 구조를 가짐
-> 상호연결을 위한 6층 금속을 가진다. 이전 세대 분산 메모리에 추가 구성 가능한 블록 메모리(사용 가능한 분산 메모리의 양을 줄이지 않음) 추가
-> 커다란 온칩 메모리를 가짐 -> 오프칩 저장소 접근 횟수 감소
-온칩 블록 RAM의 유연성과 용량을 제공함
-IOB는 내부참조, 출력전압, 다양한 고속 메모리와 버스 표준의 터미네이션 전압을 지원하기 위해 개별적 프로그래밍 가능
3.다중의 I/O 표준에 대한 지원
4. 지원동기 회로(DLL)=고속회로에서 클럭 동기화, 관리에 쓰임. 클럭 분배 지연제거, 주파수 곱셈기, 주파수 분할기, 클럭 미러 제공
=> 클럭 스큐는 레지스터에서 홀드 타임 마진을 줄일 수 있음(클럭 스큐는 레지스터 설정 시간을 늘릴수 있으므로)=> 버퍼 처리된 클럭 트리 이용

