

================================================================
== Vitis HLS Report for 'compute_rows'
================================================================
* Date:           Wed Oct  1 10:14:54 2025

* Version:        2022.2 (Build 3670227 on Oct 13 2022)
* Project:        activation_accelerator
* Solution:       baseline (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xck26-sfvc784-2LV-c


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.291 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+--------+--------+---------+
    |  Latency (cycles) |  Latency (absolute) |     Interval    | Pipeline|
    |   min   |   max   |    min   |    max   |   min  |   max  |   Type  |
    +---------+---------+----------+----------+--------+--------+---------+
    |   102785|   400897|  1.028 ms|  4.009 ms|  102785|  400897|       no|
    +---------+---------+----------+----------+--------+--------+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------------+-------------------------------------+---------+---------+-----------+-----------+------+------+---------+
        |                                                |                                     |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
        |                    Instance                    |                Module               |   min   |   max   |    min    |    max    |  min |  max |   Type  |
        +------------------------------------------------+-------------------------------------+---------+---------+-----------+-----------+------+------+---------+
        |grp_compute_rows_Pipeline_UNPK_W_fu_821         |compute_rows_Pipeline_UNPK_W         |       26|       26|   0.260 us|   0.260 us|    26|    26|       no|
        |grp_compute_rows_Pipeline_convert_loop_fu_893   |compute_rows_Pipeline_convert_loop   |      770|      770|   7.700 us|   7.700 us|   770|   770|       no|
        |grp_compute_rows_Pipeline_convert_loop1_fu_961  |compute_rows_Pipeline_convert_loop1  |      770|      770|   7.700 us|   7.700 us|   770|   770|       no|
        |grp_compute_rows_Pipeline_silu_loop2_fu_1029    |compute_rows_Pipeline_silu_loop2     |      794|      794|   7.940 us|   7.940 us|   794|   794|       no|
        |grp_compute_rows_Pipeline_smx_0_fu_1097         |compute_rows_Pipeline_smx_0          |      769|      769|   7.690 us|   7.690 us|   769|   769|       no|
        |grp_compute_rows_Pipeline_smx_1_fu_1135         |compute_rows_Pipeline_smx_1          |      322|      322|   3.220 us|   3.220 us|   322|   322|       no|
        |grp_compute_rows_Pipeline_smx_2_fu_1173         |compute_rows_Pipeline_smx_2          |      792|      792|   7.920 us|   7.920 us|   792|   792|       no|
        |grp_compute_rows_Pipeline_rms_loop_0_fu_1243    |compute_rows_Pipeline_rms_loop_0     |     2311|     2311|  23.110 us|  23.110 us|  2311|  2311|       no|
        |grp_compute_rows_Pipeline_rms_loop_1_fu_1280    |compute_rows_Pipeline_rms_loop_1     |      774|      774|   7.740 us|   7.740 us|   774|   774|       no|
        |grp_compute_rows_Pipeline_layer_loop_0_fu_1349  |compute_rows_Pipeline_layer_loop_0   |     2307|     2307|  23.070 us|  23.070 us|  2307|  2307|       no|
        |grp_compute_rows_Pipeline_layer_loop_1_fu_1386  |compute_rows_Pipeline_layer_loop_1   |     2315|     2315|  23.150 us|  23.150 us|  2315|  2315|       no|
        |grp_compute_rows_Pipeline_ln_2_fu_1424          |compute_rows_Pipeline_ln_2           |      778|      778|   7.780 us|   7.780 us|   778|   778|       no|
        |grp_compute_rows_Pipeline_silu_loop_fu_1494     |compute_rows_Pipeline_silu_loop      |      794|      794|   7.940 us|   7.940 us|   794|   794|       no|
        |grp_compute_rows_Pipeline_add_loop_fu_1562      |compute_rows_Pipeline_add_loop       |      775|      775|   7.750 us|   7.750 us|   775|   775|       no|
        |grp_compute_rows_Pipeline_add_loop3_fu_1662     |compute_rows_Pipeline_add_loop3      |      775|      775|   7.750 us|   7.750 us|   775|   775|       no|
        |grp_compute_rows_Pipeline_add_loop4_fu_1762     |compute_rows_Pipeline_add_loop4      |      775|      775|   7.750 us|   7.750 us|   775|   775|       no|
        |grp_compute_rows_Pipeline_PK_W_fu_1862          |compute_rows_Pipeline_PK_W           |       26|       26|   0.260 us|   0.260 us|    26|    26|       no|
        +------------------------------------------------+-------------------------------------+---------+---------+-----------+-----------+------+------+---------+

        * Loop: 
        +---------------+---------+---------+-------------+-----------+-----------+------+----------+
        |               |  Latency (cycles) |  Iteration  |  Initiation Interval  | Trip |          |
        |   Loop Name   |   min   |   max   |   Latency   |  achieved |   target  | Count| Pipelined|
        +---------------+---------+---------+-------------+-----------+-----------+------+----------+
        |- COMPUTE_ROW  |   102784|   400896|  1606 ~ 6264|          -|          -|    64|        no|
        +---------------+---------+---------+-------------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|     368|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|    43|    6668|   10913|    -|
|Memory           |      160|     -|       0|       0|    -|
|Multiplexer      |        -|     -|       -|   16053|    -|
|Register         |        -|     -|     481|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |      160|    43|    7149|   27334|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |      288|  1248|  234240|  117120|   64|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       55|     3|       3|      23|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------------+-------------------------------------+---------+----+------+------+-----+
    |                    Instance                    |                Module               | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +------------------------------------------------+-------------------------------------+---------+----+------+------+-----+
    |grp_compute_rows_Pipeline_PK_W_fu_1862          |compute_rows_Pipeline_PK_W           |        0|   0|     8|    70|    0|
    |grp_compute_rows_Pipeline_UNPK_W_fu_821         |compute_rows_Pipeline_UNPK_W         |        0|   0|    13|    81|    0|
    |grp_compute_rows_Pipeline_add_loop_fu_1562      |compute_rows_Pipeline_add_loop       |        0|   0|   241|   426|    0|
    |grp_compute_rows_Pipeline_add_loop3_fu_1662     |compute_rows_Pipeline_add_loop3      |        0|   0|   241|   426|    0|
    |grp_compute_rows_Pipeline_add_loop4_fu_1762     |compute_rows_Pipeline_add_loop4      |        0|   0|   241|   426|    0|
    |grp_compute_rows_Pipeline_convert_loop_fu_893   |compute_rows_Pipeline_convert_loop   |        0|   0|    23|   214|    0|
    |grp_compute_rows_Pipeline_convert_loop1_fu_961  |compute_rows_Pipeline_convert_loop1  |        0|   0|    23|   214|    0|
    |grp_compute_rows_Pipeline_layer_loop_0_fu_1349  |compute_rows_Pipeline_layer_loop_0   |        0|   0|    54|   270|    0|
    |grp_compute_rows_Pipeline_layer_loop_1_fu_1386  |compute_rows_Pipeline_layer_loop_1   |        0|   0|   220|   329|    0|
    |grp_compute_rows_Pipeline_ln_2_fu_1424          |compute_rows_Pipeline_ln_2           |        0|   0|   247|   278|    0|
    |grp_compute_rows_Pipeline_rms_loop_0_fu_1243    |compute_rows_Pipeline_rms_loop_0     |        0|   0|   121|   261|    0|
    |grp_compute_rows_Pipeline_rms_loop_1_fu_1280    |compute_rows_Pipeline_rms_loop_1     |        0|   0|   207|   278|    0|
    |grp_compute_rows_Pipeline_silu_loop_fu_1494     |compute_rows_Pipeline_silu_loop      |        0|   0|   407|   343|    0|
    |grp_compute_rows_Pipeline_silu_loop2_fu_1029    |compute_rows_Pipeline_silu_loop2     |        0|   0|   407|   343|    0|
    |grp_compute_rows_Pipeline_smx_0_fu_1097         |compute_rows_Pipeline_smx_0          |        0|   0|    50|   517|    0|
    |grp_compute_rows_Pipeline_smx_1_fu_1135         |compute_rows_Pipeline_smx_1          |        0|  22|  2750|  4149|    0|
    |grp_compute_rows_Pipeline_smx_2_fu_1173         |compute_rows_Pipeline_smx_2          |        0|   0|   307|   278|    0|
    |fadd_32ns_32ns_32_4_no_dsp_1_U1096              |fadd_32ns_32ns_32_4_no_dsp_1         |        0|   0|   168|   434|    0|
    |faddfsub_32ns_32ns_32_4_full_dsp_1_U1091        |faddfsub_32ns_32ns_32_4_full_dsp_1   |        0|   2|   227|   214|    0|
    |fdiv_32ns_32ns_32_9_no_dsp_1_U1093              |fdiv_32ns_32ns_32_9_no_dsp_1         |        0|   0|     0|     0|    0|
    |fexp_32ns_32ns_32_8_full_dsp_1_U1095            |fexp_32ns_32ns_32_8_full_dsp_1       |        0|   7|   324|   905|    0|
    |fmul_32ns_32ns_32_3_max_dsp_1_U1092             |fmul_32ns_32ns_32_3_max_dsp_1        |        0|   3|   128|   135|    0|
    |frsqrt_32ns_32ns_32_10_full_dsp_1_U1094         |frsqrt_32ns_32ns_32_10_full_dsp_1    |        0|   9|   261|   322|    0|
    +------------------------------------------------+-------------------------------------+---------+----+------+------+-----+
    |Total                                           |                                     |        0|  43|  6668| 10913|    0|
    +------------------------------------------------+-------------------------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    +--------------+---------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |    Memory    |                 Module                | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +--------------+---------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |tile0_V_U     |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_32_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_33_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_34_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_35_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_36_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_37_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_38_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_39_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_40_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_41_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_42_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_43_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_44_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_45_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_46_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_47_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_48_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_49_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_50_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_51_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_52_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_53_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_54_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_55_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_56_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_57_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_58_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_59_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_60_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_61_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile0_V_62_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_U     |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_32_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_33_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_34_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_35_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_36_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_37_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_38_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_39_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_40_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_41_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_42_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_43_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_44_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_45_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_46_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_47_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_48_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_49_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_50_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_51_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_52_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_53_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_54_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_55_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_56_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_57_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_58_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_59_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_60_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_61_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile1_V_62_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_U     |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_32_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_33_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_34_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_35_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_36_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_37_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_38_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_39_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_40_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_41_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_42_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_43_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_44_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_45_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_46_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_47_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_48_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_49_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_50_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_51_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_52_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_53_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_54_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_55_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_56_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_57_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_58_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_59_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_60_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_61_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |tile2_V_62_U  |compute_rows_tile0_V_RAM_2P_BRAM_1R1W  |        1|  0|   0|    0|    24|   16|     1|          384|
    |xt_U          |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_32_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_33_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_34_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_35_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_36_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_37_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_38_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_39_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_40_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_41_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_42_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_43_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_44_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_45_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_46_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_47_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_48_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_49_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_50_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_51_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_52_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_53_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_54_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_55_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_56_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_57_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_58_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_59_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_60_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_61_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |xt_62_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_U          |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_32_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_33_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_34_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_35_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_36_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_37_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_38_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_39_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_40_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_41_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_42_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_43_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_44_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_45_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_46_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_47_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_48_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_49_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_50_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_51_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_52_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_53_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_54_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_55_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_56_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_57_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_58_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_59_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_60_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_61_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    |yt_62_U       |compute_rows_xt_RAM_S2P_BRAM_1R1W      |        1|  0|   0|    0|    24|   32|     1|          768|
    +--------------+---------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total         |                                       |      160|  0|   0|    0|  3840| 3584|   160|        86016|
    +--------------+---------------------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name          | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+----+---+----+------------+------------+
    |r_2_fu_1970_p2                    |         +|   0|  0|  14|           7|           1|
    |i_11_fu_2187_p2                   |         -|   0|  0|  39|          31|          32|
    |and_ln48_fu_2047_p2               |       and|   0|  0|   2|           1|           1|
    |and_ln49_fu_2067_p2               |       and|   0|  0|   2|           1|           1|
    |and_ln50_fu_2079_p2               |       and|   0|  0|   2|           1|           1|
    |and_ln51_fu_2113_p2               |       and|   0|  0|   2|           1|           1|
    |and_ln52_fu_2125_p2               |       and|   0|  0|   2|           1|           1|
    |ap_block_state84_on_subcall_done  |       and|   0|  0|   2|           1|           1|
    |cmp21_i_fu_1942_p2                |      icmp|   0|  0|  20|          32|           3|
    |icmp_ln451_fu_1964_p2             |      icmp|   0|  0|  11|           7|           8|
    |icmp_ln47_fu_1976_p2              |      icmp|   0|  0|  10|           7|           5|
    |icmp_ln481_fu_2153_p2             |      icmp|   0|  0|  20|          32|           3|
    |icmp_ln48_fu_1982_p2              |      icmp|   0|  0|  10|           7|           5|
    |icmp_ln49_fu_1998_p2              |      icmp|   0|  0|   8|           2|           1|
    |icmp_ln50_fu_2004_p2              |      icmp|   0|  0|  10|           7|           6|
    |icmp_ln51_fu_2010_p2              |      icmp|   0|  0|  10|           7|           6|
    |icmp_ln52_fu_2016_p2              |      icmp|   0|  0|  10|           7|           6|
    |icmp_ln53_fu_2022_p2              |      icmp|   0|  0|  10|           7|           6|
    |ap_block_state1                   |        or|   0|  0|   2|           1|           1|
    |or_ln50_fu_2093_p2                |        or|   0|  0|   2|           1|           1|
    |or_ln52_fu_2139_p2                |        or|   0|  0|   2|           1|           1|
    |op_fu_2145_p3                     |    select|   0|  0|  32|           1|          32|
    |select_ln451_fu_1948_p3           |    select|   0|  0|   3|           1|           3|
    |select_ln47_fu_2034_p3            |    select|   0|  0|  32|           1|          32|
    |select_ln48_fu_2053_p3            |    select|   0|  0|  32|           1|           1|
    |select_ln50_1_fu_2099_p3          |    select|   0|  0|  32|           1|          32|
    |select_ln50_fu_2085_p3            |    select|   0|  0|   2|           1|           2|
    |select_ln52_fu_2131_p3            |    select|   0|  0|   3|           1|           3|
    |select_ln53_fu_2028_p3            |    select|   0|  0|  32|           1|          32|
    |xor_ln47_fu_2041_p2               |       xor|   0|  0|   2|           1|           2|
    |xor_ln48_fu_2061_p2               |       xor|   0|  0|   2|           1|           2|
    |xor_ln49_fu_2073_p2               |       xor|   0|  0|   2|           1|           2|
    |xor_ln50_fu_2107_p2               |       xor|   0|  0|   2|           1|           2|
    |xor_ln51_fu_2119_p2               |       xor|   0|  0|   2|           1|           2|
    +----------------------------------+----------+----+---+----+------------+------------+
    |Total                             |          |   0|  0| 368|         175|         238|
    +----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +---------------------+-----+-----------+-----+-----------+
    |         Name        | LUT | Input Size| Bits| Total Bits|
    +---------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm            |  481|         96|    1|         96|
    |ap_done              |    9|          2|    1|          2|
    |config_r_blk_n       |    9|          2|    1|          2|
    |grp_fu_1900_ce       |   54|         10|    1|         10|
    |grp_fu_1900_opcode   |   65|         12|    2|         24|
    |grp_fu_1900_p0       |   65|         12|   32|        384|
    |grp_fu_1900_p1       |   65|         12|   32|        384|
    |grp_fu_1906_ce       |   37|          7|    1|          7|
    |grp_fu_1906_p0       |   54|         10|   32|        320|
    |grp_fu_1906_p1       |   59|         11|   32|        352|
    |grp_fu_1911_ce       |   20|          4|    1|          4|
    |grp_fu_1911_p0       |   37|          7|   32|        224|
    |grp_fu_1911_p1       |   26|          5|   32|        160|
    |grp_fu_2326_ce       |   26|          5|    1|          5|
    |grp_fu_2326_p0       |   26|          5|   32|        160|
    |grp_fu_2326_p1       |   26|          5|   32|        160|
    |grp_fu_2330_ce       |   26|          5|    1|          5|
    |grp_fu_2330_p0       |   26|          5|   32|        160|
    |grp_fu_2330_p1       |   26|          5|   32|        160|
    |r_1_fu_138           |    9|          2|    7|         14|
    |s_in01_read          |    9|          2|    1|          2|
    |s_in12_read          |    9|          2|    1|          2|
    |s_out3_write         |    9|          2|    1|          2|
    |tile0_V_32_ce0       |    9|          2|    1|          2|
    |tile0_V_32_ce1       |    9|          2|    1|          2|
    |tile0_V_32_we1       |    9|          2|    1|          2|
    |tile0_V_33_ce0       |    9|          2|    1|          2|
    |tile0_V_33_ce1       |    9|          2|    1|          2|
    |tile0_V_33_we1       |    9|          2|    1|          2|
    |tile0_V_34_ce0       |    9|          2|    1|          2|
    |tile0_V_34_ce1       |    9|          2|    1|          2|
    |tile0_V_34_we1       |    9|          2|    1|          2|
    |tile0_V_35_ce0       |    9|          2|    1|          2|
    |tile0_V_35_ce1       |    9|          2|    1|          2|
    |tile0_V_35_we1       |    9|          2|    1|          2|
    |tile0_V_36_ce0       |    9|          2|    1|          2|
    |tile0_V_36_ce1       |    9|          2|    1|          2|
    |tile0_V_36_we1       |    9|          2|    1|          2|
    |tile0_V_37_ce0       |    9|          2|    1|          2|
    |tile0_V_37_ce1       |    9|          2|    1|          2|
    |tile0_V_37_we1       |    9|          2|    1|          2|
    |tile0_V_38_ce0       |    9|          2|    1|          2|
    |tile0_V_38_ce1       |    9|          2|    1|          2|
    |tile0_V_38_we1       |    9|          2|    1|          2|
    |tile0_V_39_ce0       |    9|          2|    1|          2|
    |tile0_V_39_ce1       |    9|          2|    1|          2|
    |tile0_V_39_we1       |    9|          2|    1|          2|
    |tile0_V_40_ce0       |    9|          2|    1|          2|
    |tile0_V_40_ce1       |    9|          2|    1|          2|
    |tile0_V_40_we1       |    9|          2|    1|          2|
    |tile0_V_41_ce0       |    9|          2|    1|          2|
    |tile0_V_41_ce1       |    9|          2|    1|          2|
    |tile0_V_41_we1       |    9|          2|    1|          2|
    |tile0_V_42_ce0       |    9|          2|    1|          2|
    |tile0_V_42_ce1       |    9|          2|    1|          2|
    |tile0_V_42_we1       |    9|          2|    1|          2|
    |tile0_V_43_ce0       |    9|          2|    1|          2|
    |tile0_V_43_ce1       |    9|          2|    1|          2|
    |tile0_V_43_we1       |    9|          2|    1|          2|
    |tile0_V_44_ce0       |    9|          2|    1|          2|
    |tile0_V_44_ce1       |    9|          2|    1|          2|
    |tile0_V_44_we1       |    9|          2|    1|          2|
    |tile0_V_45_ce0       |    9|          2|    1|          2|
    |tile0_V_45_ce1       |    9|          2|    1|          2|
    |tile0_V_45_we1       |    9|          2|    1|          2|
    |tile0_V_46_ce0       |    9|          2|    1|          2|
    |tile0_V_46_ce1       |    9|          2|    1|          2|
    |tile0_V_46_we1       |    9|          2|    1|          2|
    |tile0_V_47_ce0       |    9|          2|    1|          2|
    |tile0_V_47_ce1       |    9|          2|    1|          2|
    |tile0_V_47_we1       |    9|          2|    1|          2|
    |tile0_V_48_ce0       |    9|          2|    1|          2|
    |tile0_V_48_ce1       |    9|          2|    1|          2|
    |tile0_V_48_we1       |    9|          2|    1|          2|
    |tile0_V_49_ce0       |    9|          2|    1|          2|
    |tile0_V_49_ce1       |    9|          2|    1|          2|
    |tile0_V_49_we1       |    9|          2|    1|          2|
    |tile0_V_50_ce0       |    9|          2|    1|          2|
    |tile0_V_50_ce1       |    9|          2|    1|          2|
    |tile0_V_50_we1       |    9|          2|    1|          2|
    |tile0_V_51_ce0       |    9|          2|    1|          2|
    |tile0_V_51_ce1       |    9|          2|    1|          2|
    |tile0_V_51_we1       |    9|          2|    1|          2|
    |tile0_V_52_ce0       |    9|          2|    1|          2|
    |tile0_V_52_ce1       |    9|          2|    1|          2|
    |tile0_V_52_we1       |    9|          2|    1|          2|
    |tile0_V_53_ce0       |    9|          2|    1|          2|
    |tile0_V_53_ce1       |    9|          2|    1|          2|
    |tile0_V_53_we1       |    9|          2|    1|          2|
    |tile0_V_54_ce0       |    9|          2|    1|          2|
    |tile0_V_54_ce1       |    9|          2|    1|          2|
    |tile0_V_54_we1       |    9|          2|    1|          2|
    |tile0_V_55_ce0       |    9|          2|    1|          2|
    |tile0_V_55_ce1       |    9|          2|    1|          2|
    |tile0_V_55_we1       |    9|          2|    1|          2|
    |tile0_V_56_ce0       |    9|          2|    1|          2|
    |tile0_V_56_ce1       |    9|          2|    1|          2|
    |tile0_V_56_we1       |    9|          2|    1|          2|
    |tile0_V_57_ce0       |    9|          2|    1|          2|
    |tile0_V_57_ce1       |    9|          2|    1|          2|
    |tile0_V_57_we1       |    9|          2|    1|          2|
    |tile0_V_58_ce0       |    9|          2|    1|          2|
    |tile0_V_58_ce1       |    9|          2|    1|          2|
    |tile0_V_58_we1       |    9|          2|    1|          2|
    |tile0_V_59_ce0       |    9|          2|    1|          2|
    |tile0_V_59_ce1       |    9|          2|    1|          2|
    |tile0_V_59_we1       |    9|          2|    1|          2|
    |tile0_V_60_ce0       |    9|          2|    1|          2|
    |tile0_V_60_ce1       |    9|          2|    1|          2|
    |tile0_V_60_we1       |    9|          2|    1|          2|
    |tile0_V_61_ce0       |    9|          2|    1|          2|
    |tile0_V_61_ce1       |    9|          2|    1|          2|
    |tile0_V_61_we1       |    9|          2|    1|          2|
    |tile0_V_62_ce0       |    9|          2|    1|          2|
    |tile0_V_62_ce1       |    9|          2|    1|          2|
    |tile0_V_62_we1       |    9|          2|    1|          2|
    |tile0_V_ce0          |    9|          2|    1|          2|
    |tile0_V_ce1          |    9|          2|    1|          2|
    |tile0_V_we1          |    9|          2|    1|          2|
    |tile1_V_32_ce0       |    9|          2|    1|          2|
    |tile1_V_32_ce1       |    9|          2|    1|          2|
    |tile1_V_32_we1       |    9|          2|    1|          2|
    |tile1_V_33_ce0       |    9|          2|    1|          2|
    |tile1_V_33_ce1       |    9|          2|    1|          2|
    |tile1_V_33_we1       |    9|          2|    1|          2|
    |tile1_V_34_ce0       |    9|          2|    1|          2|
    |tile1_V_34_ce1       |    9|          2|    1|          2|
    |tile1_V_34_we1       |    9|          2|    1|          2|
    |tile1_V_35_ce0       |    9|          2|    1|          2|
    |tile1_V_35_ce1       |    9|          2|    1|          2|
    |tile1_V_35_we1       |    9|          2|    1|          2|
    |tile1_V_36_ce0       |    9|          2|    1|          2|
    |tile1_V_36_ce1       |    9|          2|    1|          2|
    |tile1_V_36_we1       |    9|          2|    1|          2|
    |tile1_V_37_ce0       |    9|          2|    1|          2|
    |tile1_V_37_ce1       |    9|          2|    1|          2|
    |tile1_V_37_we1       |    9|          2|    1|          2|
    |tile1_V_38_ce0       |    9|          2|    1|          2|
    |tile1_V_38_ce1       |    9|          2|    1|          2|
    |tile1_V_38_we1       |    9|          2|    1|          2|
    |tile1_V_39_ce0       |    9|          2|    1|          2|
    |tile1_V_39_ce1       |    9|          2|    1|          2|
    |tile1_V_39_we1       |    9|          2|    1|          2|
    |tile1_V_40_ce0       |    9|          2|    1|          2|
    |tile1_V_40_ce1       |    9|          2|    1|          2|
    |tile1_V_40_we1       |    9|          2|    1|          2|
    |tile1_V_41_ce0       |    9|          2|    1|          2|
    |tile1_V_41_ce1       |    9|          2|    1|          2|
    |tile1_V_41_we1       |    9|          2|    1|          2|
    |tile1_V_42_ce0       |    9|          2|    1|          2|
    |tile1_V_42_ce1       |    9|          2|    1|          2|
    |tile1_V_42_we1       |    9|          2|    1|          2|
    |tile1_V_43_ce0       |    9|          2|    1|          2|
    |tile1_V_43_ce1       |    9|          2|    1|          2|
    |tile1_V_43_we1       |    9|          2|    1|          2|
    |tile1_V_44_ce0       |    9|          2|    1|          2|
    |tile1_V_44_ce1       |    9|          2|    1|          2|
    |tile1_V_44_we1       |    9|          2|    1|          2|
    |tile1_V_45_ce0       |    9|          2|    1|          2|
    |tile1_V_45_ce1       |    9|          2|    1|          2|
    |tile1_V_45_we1       |    9|          2|    1|          2|
    |tile1_V_46_ce0       |    9|          2|    1|          2|
    |tile1_V_46_ce1       |    9|          2|    1|          2|
    |tile1_V_46_we1       |    9|          2|    1|          2|
    |tile1_V_47_ce0       |    9|          2|    1|          2|
    |tile1_V_47_ce1       |    9|          2|    1|          2|
    |tile1_V_47_we1       |    9|          2|    1|          2|
    |tile1_V_48_ce0       |    9|          2|    1|          2|
    |tile1_V_48_ce1       |    9|          2|    1|          2|
    |tile1_V_48_we1       |    9|          2|    1|          2|
    |tile1_V_49_ce0       |    9|          2|    1|          2|
    |tile1_V_49_ce1       |    9|          2|    1|          2|
    |tile1_V_49_we1       |    9|          2|    1|          2|
    |tile1_V_50_ce0       |    9|          2|    1|          2|
    |tile1_V_50_ce1       |    9|          2|    1|          2|
    |tile1_V_50_we1       |    9|          2|    1|          2|
    |tile1_V_51_ce0       |    9|          2|    1|          2|
    |tile1_V_51_ce1       |    9|          2|    1|          2|
    |tile1_V_51_we1       |    9|          2|    1|          2|
    |tile1_V_52_ce0       |    9|          2|    1|          2|
    |tile1_V_52_ce1       |    9|          2|    1|          2|
    |tile1_V_52_we1       |    9|          2|    1|          2|
    |tile1_V_53_ce0       |    9|          2|    1|          2|
    |tile1_V_53_ce1       |    9|          2|    1|          2|
    |tile1_V_53_we1       |    9|          2|    1|          2|
    |tile1_V_54_ce0       |    9|          2|    1|          2|
    |tile1_V_54_ce1       |    9|          2|    1|          2|
    |tile1_V_54_we1       |    9|          2|    1|          2|
    |tile1_V_55_ce0       |    9|          2|    1|          2|
    |tile1_V_55_ce1       |    9|          2|    1|          2|
    |tile1_V_55_we1       |    9|          2|    1|          2|
    |tile1_V_56_ce0       |    9|          2|    1|          2|
    |tile1_V_56_ce1       |    9|          2|    1|          2|
    |tile1_V_56_we1       |    9|          2|    1|          2|
    |tile1_V_57_ce0       |    9|          2|    1|          2|
    |tile1_V_57_ce1       |    9|          2|    1|          2|
    |tile1_V_57_we1       |    9|          2|    1|          2|
    |tile1_V_58_ce0       |    9|          2|    1|          2|
    |tile1_V_58_ce1       |    9|          2|    1|          2|
    |tile1_V_58_we1       |    9|          2|    1|          2|
    |tile1_V_59_ce0       |    9|          2|    1|          2|
    |tile1_V_59_ce1       |    9|          2|    1|          2|
    |tile1_V_59_we1       |    9|          2|    1|          2|
    |tile1_V_60_ce0       |    9|          2|    1|          2|
    |tile1_V_60_ce1       |    9|          2|    1|          2|
    |tile1_V_60_we1       |    9|          2|    1|          2|
    |tile1_V_61_ce0       |    9|          2|    1|          2|
    |tile1_V_61_ce1       |    9|          2|    1|          2|
    |tile1_V_61_we1       |    9|          2|    1|          2|
    |tile1_V_62_ce0       |    9|          2|    1|          2|
    |tile1_V_62_ce1       |    9|          2|    1|          2|
    |tile1_V_62_we1       |    9|          2|    1|          2|
    |tile1_V_ce0          |    9|          2|    1|          2|
    |tile1_V_ce1          |    9|          2|    1|          2|
    |tile1_V_we1          |    9|          2|    1|          2|
    |tile2_V_32_address1  |   49|          9|    5|         45|
    |tile2_V_32_ce0       |    9|          2|    1|          2|
    |tile2_V_32_ce1       |   49|          9|    1|          9|
    |tile2_V_32_d1        |   49|          9|   16|        144|
    |tile2_V_32_we1       |   49|          9|    1|          9|
    |tile2_V_33_address1  |   49|          9|    5|         45|
    |tile2_V_33_ce0       |    9|          2|    1|          2|
    |tile2_V_33_ce1       |   49|          9|    1|          9|
    |tile2_V_33_d1        |   49|          9|   16|        144|
    |tile2_V_33_we1       |   49|          9|    1|          9|
    |tile2_V_34_address1  |   49|          9|    5|         45|
    |tile2_V_34_ce0       |    9|          2|    1|          2|
    |tile2_V_34_ce1       |   49|          9|    1|          9|
    |tile2_V_34_d1        |   49|          9|   16|        144|
    |tile2_V_34_we1       |   49|          9|    1|          9|
    |tile2_V_35_address1  |   49|          9|    5|         45|
    |tile2_V_35_ce0       |    9|          2|    1|          2|
    |tile2_V_35_ce1       |   49|          9|    1|          9|
    |tile2_V_35_d1        |   49|          9|   16|        144|
    |tile2_V_35_we1       |   49|          9|    1|          9|
    |tile2_V_36_address1  |   49|          9|    5|         45|
    |tile2_V_36_ce0       |    9|          2|    1|          2|
    |tile2_V_36_ce1       |   49|          9|    1|          9|
    |tile2_V_36_d1        |   49|          9|   16|        144|
    |tile2_V_36_we1       |   49|          9|    1|          9|
    |tile2_V_37_address1  |   49|          9|    5|         45|
    |tile2_V_37_ce0       |    9|          2|    1|          2|
    |tile2_V_37_ce1       |   49|          9|    1|          9|
    |tile2_V_37_d1        |   49|          9|   16|        144|
    |tile2_V_37_we1       |   49|          9|    1|          9|
    |tile2_V_38_address1  |   49|          9|    5|         45|
    |tile2_V_38_ce0       |    9|          2|    1|          2|
    |tile2_V_38_ce1       |   49|          9|    1|          9|
    |tile2_V_38_d1        |   49|          9|   16|        144|
    |tile2_V_38_we1       |   49|          9|    1|          9|
    |tile2_V_39_address1  |   49|          9|    5|         45|
    |tile2_V_39_ce0       |    9|          2|    1|          2|
    |tile2_V_39_ce1       |   49|          9|    1|          9|
    |tile2_V_39_d1        |   49|          9|   16|        144|
    |tile2_V_39_we1       |   49|          9|    1|          9|
    |tile2_V_40_address1  |   49|          9|    5|         45|
    |tile2_V_40_ce0       |    9|          2|    1|          2|
    |tile2_V_40_ce1       |   49|          9|    1|          9|
    |tile2_V_40_d1        |   49|          9|   16|        144|
    |tile2_V_40_we1       |   49|          9|    1|          9|
    |tile2_V_41_address1  |   49|          9|    5|         45|
    |tile2_V_41_ce0       |    9|          2|    1|          2|
    |tile2_V_41_ce1       |   49|          9|    1|          9|
    |tile2_V_41_d1        |   49|          9|   16|        144|
    |tile2_V_41_we1       |   49|          9|    1|          9|
    |tile2_V_42_address1  |   49|          9|    5|         45|
    |tile2_V_42_ce0       |    9|          2|    1|          2|
    |tile2_V_42_ce1       |   49|          9|    1|          9|
    |tile2_V_42_d1        |   49|          9|   16|        144|
    |tile2_V_42_we1       |   49|          9|    1|          9|
    |tile2_V_43_address1  |   49|          9|    5|         45|
    |tile2_V_43_ce0       |    9|          2|    1|          2|
    |tile2_V_43_ce1       |   49|          9|    1|          9|
    |tile2_V_43_d1        |   49|          9|   16|        144|
    |tile2_V_43_we1       |   49|          9|    1|          9|
    |tile2_V_44_address1  |   49|          9|    5|         45|
    |tile2_V_44_ce0       |    9|          2|    1|          2|
    |tile2_V_44_ce1       |   49|          9|    1|          9|
    |tile2_V_44_d1        |   49|          9|   16|        144|
    |tile2_V_44_we1       |   49|          9|    1|          9|
    |tile2_V_45_address1  |   49|          9|    5|         45|
    |tile2_V_45_ce0       |    9|          2|    1|          2|
    |tile2_V_45_ce1       |   49|          9|    1|          9|
    |tile2_V_45_d1        |   49|          9|   16|        144|
    |tile2_V_45_we1       |   49|          9|    1|          9|
    |tile2_V_46_address1  |   49|          9|    5|         45|
    |tile2_V_46_ce0       |    9|          2|    1|          2|
    |tile2_V_46_ce1       |   49|          9|    1|          9|
    |tile2_V_46_d1        |   49|          9|   16|        144|
    |tile2_V_46_we1       |   49|          9|    1|          9|
    |tile2_V_47_address1  |   49|          9|    5|         45|
    |tile2_V_47_ce0       |    9|          2|    1|          2|
    |tile2_V_47_ce1       |   49|          9|    1|          9|
    |tile2_V_47_d1        |   49|          9|   16|        144|
    |tile2_V_47_we1       |   49|          9|    1|          9|
    |tile2_V_48_address1  |   49|          9|    5|         45|
    |tile2_V_48_ce0       |    9|          2|    1|          2|
    |tile2_V_48_ce1       |   49|          9|    1|          9|
    |tile2_V_48_d1        |   49|          9|   16|        144|
    |tile2_V_48_we1       |   49|          9|    1|          9|
    |tile2_V_49_address1  |   49|          9|    5|         45|
    |tile2_V_49_ce0       |    9|          2|    1|          2|
    |tile2_V_49_ce1       |   49|          9|    1|          9|
    |tile2_V_49_d1        |   49|          9|   16|        144|
    |tile2_V_49_we1       |   49|          9|    1|          9|
    |tile2_V_50_address1  |   49|          9|    5|         45|
    |tile2_V_50_ce0       |    9|          2|    1|          2|
    |tile2_V_50_ce1       |   49|          9|    1|          9|
    |tile2_V_50_d1        |   49|          9|   16|        144|
    |tile2_V_50_we1       |   49|          9|    1|          9|
    |tile2_V_51_address1  |   49|          9|    5|         45|
    |tile2_V_51_ce0       |    9|          2|    1|          2|
    |tile2_V_51_ce1       |   49|          9|    1|          9|
    |tile2_V_51_d1        |   49|          9|   16|        144|
    |tile2_V_51_we1       |   49|          9|    1|          9|
    |tile2_V_52_address1  |   49|          9|    5|         45|
    |tile2_V_52_ce0       |    9|          2|    1|          2|
    |tile2_V_52_ce1       |   49|          9|    1|          9|
    |tile2_V_52_d1        |   49|          9|   16|        144|
    |tile2_V_52_we1       |   49|          9|    1|          9|
    |tile2_V_53_address1  |   49|          9|    5|         45|
    |tile2_V_53_ce0       |    9|          2|    1|          2|
    |tile2_V_53_ce1       |   49|          9|    1|          9|
    |tile2_V_53_d1        |   49|          9|   16|        144|
    |tile2_V_53_we1       |   49|          9|    1|          9|
    |tile2_V_54_address1  |   49|          9|    5|         45|
    |tile2_V_54_ce0       |    9|          2|    1|          2|
    |tile2_V_54_ce1       |   49|          9|    1|          9|
    |tile2_V_54_d1        |   49|          9|   16|        144|
    |tile2_V_54_we1       |   49|          9|    1|          9|
    |tile2_V_55_address1  |   49|          9|    5|         45|
    |tile2_V_55_ce0       |    9|          2|    1|          2|
    |tile2_V_55_ce1       |   49|          9|    1|          9|
    |tile2_V_55_d1        |   49|          9|   16|        144|
    |tile2_V_55_we1       |   49|          9|    1|          9|
    |tile2_V_56_address1  |   49|          9|    5|         45|
    |tile2_V_56_ce0       |    9|          2|    1|          2|
    |tile2_V_56_ce1       |   49|          9|    1|          9|
    |tile2_V_56_d1        |   49|          9|   16|        144|
    |tile2_V_56_we1       |   49|          9|    1|          9|
    |tile2_V_57_address1  |   49|          9|    5|         45|
    |tile2_V_57_ce0       |    9|          2|    1|          2|
    |tile2_V_57_ce1       |   49|          9|    1|          9|
    |tile2_V_57_d1        |   49|          9|   16|        144|
    |tile2_V_57_we1       |   49|          9|    1|          9|
    |tile2_V_58_address1  |   49|          9|    5|         45|
    |tile2_V_58_ce0       |    9|          2|    1|          2|
    |tile2_V_58_ce1       |   49|          9|    1|          9|
    |tile2_V_58_d1        |   49|          9|   16|        144|
    |tile2_V_58_we1       |   49|          9|    1|          9|
    |tile2_V_59_address1  |   49|          9|    5|         45|
    |tile2_V_59_ce0       |    9|          2|    1|          2|
    |tile2_V_59_ce1       |   49|          9|    1|          9|
    |tile2_V_59_d1        |   49|          9|   16|        144|
    |tile2_V_59_we1       |   49|          9|    1|          9|
    |tile2_V_60_address1  |   49|          9|    5|         45|
    |tile2_V_60_ce0       |    9|          2|    1|          2|
    |tile2_V_60_ce1       |   49|          9|    1|          9|
    |tile2_V_60_d1        |   49|          9|   16|        144|
    |tile2_V_60_we1       |   49|          9|    1|          9|
    |tile2_V_61_address1  |   49|          9|    5|         45|
    |tile2_V_61_ce0       |    9|          2|    1|          2|
    |tile2_V_61_ce1       |   49|          9|    1|          9|
    |tile2_V_61_d1        |   49|          9|   16|        144|
    |tile2_V_61_we1       |   49|          9|    1|          9|
    |tile2_V_62_address1  |   49|          9|    5|         45|
    |tile2_V_62_ce0       |    9|          2|    1|          2|
    |tile2_V_62_ce1       |   49|          9|    1|          9|
    |tile2_V_62_d1        |   49|          9|   16|        144|
    |tile2_V_62_we1       |   49|          9|    1|          9|
    |tile2_V_address1     |   49|          9|    5|         45|
    |tile2_V_ce0          |    9|          2|    1|          2|
    |tile2_V_ce1          |   49|          9|    1|          9|
    |tile2_V_d1           |   49|          9|   16|        144|
    |tile2_V_we1          |   49|          9|    1|          9|
    |xt_32_address0       |   65|         14|    5|         70|
    |xt_32_ce0            |   65|         14|    1|         14|
    |xt_32_ce1            |    9|          2|    1|          2|
    |xt_32_we1            |    9|          2|    1|          2|
    |xt_33_address0       |   65|         14|    5|         70|
    |xt_33_ce0            |   65|         14|    1|         14|
    |xt_33_ce1            |    9|          2|    1|          2|
    |xt_33_we1            |    9|          2|    1|          2|
    |xt_34_address0       |   65|         14|    5|         70|
    |xt_34_ce0            |   65|         14|    1|         14|
    |xt_34_ce1            |    9|          2|    1|          2|
    |xt_34_we1            |    9|          2|    1|          2|
    |xt_35_address0       |   65|         14|    5|         70|
    |xt_35_ce0            |   65|         14|    1|         14|
    |xt_35_ce1            |    9|          2|    1|          2|
    |xt_35_we1            |    9|          2|    1|          2|
    |xt_36_address0       |   65|         14|    5|         70|
    |xt_36_ce0            |   65|         14|    1|         14|
    |xt_36_ce1            |    9|          2|    1|          2|
    |xt_36_we1            |    9|          2|    1|          2|
    |xt_37_address0       |   65|         14|    5|         70|
    |xt_37_ce0            |   65|         14|    1|         14|
    |xt_37_ce1            |    9|          2|    1|          2|
    |xt_37_we1            |    9|          2|    1|          2|
    |xt_38_address0       |   65|         14|    5|         70|
    |xt_38_ce0            |   65|         14|    1|         14|
    |xt_38_ce1            |    9|          2|    1|          2|
    |xt_38_we1            |    9|          2|    1|          2|
    |xt_39_address0       |   65|         14|    5|         70|
    |xt_39_ce0            |   65|         14|    1|         14|
    |xt_39_ce1            |    9|          2|    1|          2|
    |xt_39_we1            |    9|          2|    1|          2|
    |xt_40_address0       |   65|         14|    5|         70|
    |xt_40_ce0            |   65|         14|    1|         14|
    |xt_40_ce1            |    9|          2|    1|          2|
    |xt_40_we1            |    9|          2|    1|          2|
    |xt_41_address0       |   65|         14|    5|         70|
    |xt_41_ce0            |   65|         14|    1|         14|
    |xt_41_ce1            |    9|          2|    1|          2|
    |xt_41_we1            |    9|          2|    1|          2|
    |xt_42_address0       |   65|         14|    5|         70|
    |xt_42_ce0            |   65|         14|    1|         14|
    |xt_42_ce1            |    9|          2|    1|          2|
    |xt_42_we1            |    9|          2|    1|          2|
    |xt_43_address0       |   65|         14|    5|         70|
    |xt_43_ce0            |   65|         14|    1|         14|
    |xt_43_ce1            |    9|          2|    1|          2|
    |xt_43_we1            |    9|          2|    1|          2|
    |xt_44_address0       |   65|         14|    5|         70|
    |xt_44_ce0            |   65|         14|    1|         14|
    |xt_44_ce1            |    9|          2|    1|          2|
    |xt_44_we1            |    9|          2|    1|          2|
    |xt_45_address0       |   65|         14|    5|         70|
    |xt_45_ce0            |   65|         14|    1|         14|
    |xt_45_ce1            |    9|          2|    1|          2|
    |xt_45_we1            |    9|          2|    1|          2|
    |xt_46_address0       |   65|         14|    5|         70|
    |xt_46_ce0            |   65|         14|    1|         14|
    |xt_46_ce1            |    9|          2|    1|          2|
    |xt_46_we1            |    9|          2|    1|          2|
    |xt_47_address0       |   65|         14|    5|         70|
    |xt_47_ce0            |   65|         14|    1|         14|
    |xt_47_ce1            |    9|          2|    1|          2|
    |xt_47_we1            |    9|          2|    1|          2|
    |xt_48_address0       |   65|         14|    5|         70|
    |xt_48_ce0            |   65|         14|    1|         14|
    |xt_48_ce1            |    9|          2|    1|          2|
    |xt_48_we1            |    9|          2|    1|          2|
    |xt_49_address0       |   65|         14|    5|         70|
    |xt_49_ce0            |   65|         14|    1|         14|
    |xt_49_ce1            |    9|          2|    1|          2|
    |xt_49_we1            |    9|          2|    1|          2|
    |xt_50_address0       |   65|         14|    5|         70|
    |xt_50_ce0            |   65|         14|    1|         14|
    |xt_50_ce1            |    9|          2|    1|          2|
    |xt_50_we1            |    9|          2|    1|          2|
    |xt_51_address0       |   65|         14|    5|         70|
    |xt_51_ce0            |   65|         14|    1|         14|
    |xt_51_ce1            |    9|          2|    1|          2|
    |xt_51_we1            |    9|          2|    1|          2|
    |xt_52_address0       |   65|         14|    5|         70|
    |xt_52_ce0            |   65|         14|    1|         14|
    |xt_52_ce1            |    9|          2|    1|          2|
    |xt_52_we1            |    9|          2|    1|          2|
    |xt_53_address0       |   65|         14|    5|         70|
    |xt_53_ce0            |   65|         14|    1|         14|
    |xt_53_ce1            |    9|          2|    1|          2|
    |xt_53_we1            |    9|          2|    1|          2|
    |xt_54_address0       |   65|         14|    5|         70|
    |xt_54_ce0            |   65|         14|    1|         14|
    |xt_54_ce1            |    9|          2|    1|          2|
    |xt_54_we1            |    9|          2|    1|          2|
    |xt_55_address0       |   65|         14|    5|         70|
    |xt_55_ce0            |   65|         14|    1|         14|
    |xt_55_ce1            |    9|          2|    1|          2|
    |xt_55_we1            |    9|          2|    1|          2|
    |xt_56_address0       |   65|         14|    5|         70|
    |xt_56_ce0            |   65|         14|    1|         14|
    |xt_56_ce1            |    9|          2|    1|          2|
    |xt_56_we1            |    9|          2|    1|          2|
    |xt_57_address0       |   65|         14|    5|         70|
    |xt_57_ce0            |   65|         14|    1|         14|
    |xt_57_ce1            |    9|          2|    1|          2|
    |xt_57_we1            |    9|          2|    1|          2|
    |xt_58_address0       |   65|         14|    5|         70|
    |xt_58_ce0            |   65|         14|    1|         14|
    |xt_58_ce1            |    9|          2|    1|          2|
    |xt_58_we1            |    9|          2|    1|          2|
    |xt_59_address0       |   65|         14|    5|         70|
    |xt_59_ce0            |   65|         14|    1|         14|
    |xt_59_ce1            |    9|          2|    1|          2|
    |xt_59_we1            |    9|          2|    1|          2|
    |xt_60_address0       |   65|         14|    5|         70|
    |xt_60_ce0            |   65|         14|    1|         14|
    |xt_60_ce1            |    9|          2|    1|          2|
    |xt_60_we1            |    9|          2|    1|          2|
    |xt_61_address0       |   65|         14|    5|         70|
    |xt_61_ce0            |   65|         14|    1|         14|
    |xt_61_ce1            |    9|          2|    1|          2|
    |xt_61_we1            |    9|          2|    1|          2|
    |xt_62_address0       |   65|         14|    5|         70|
    |xt_62_ce0            |   65|         14|    1|         14|
    |xt_62_ce1            |    9|          2|    1|          2|
    |xt_62_we1            |    9|          2|    1|          2|
    |xt_address0          |   65|         15|    5|         75|
    |xt_ce0               |   65|         15|    1|         15|
    |xt_ce1               |    9|          2|    1|          2|
    |xt_we1               |    9|          2|    1|          2|
    |yt_32_address0       |   20|          4|    5|         20|
    |yt_32_ce0            |   20|          4|    1|          4|
    |yt_32_ce1            |    9|          2|    1|          2|
    |yt_32_we1            |    9|          2|    1|          2|
    |yt_33_address0       |   20|          4|    5|         20|
    |yt_33_ce0            |   20|          4|    1|          4|
    |yt_33_ce1            |    9|          2|    1|          2|
    |yt_33_we1            |    9|          2|    1|          2|
    |yt_34_address0       |   20|          4|    5|         20|
    |yt_34_ce0            |   20|          4|    1|          4|
    |yt_34_ce1            |    9|          2|    1|          2|
    |yt_34_we1            |    9|          2|    1|          2|
    |yt_35_address0       |   20|          4|    5|         20|
    |yt_35_ce0            |   20|          4|    1|          4|
    |yt_35_ce1            |    9|          2|    1|          2|
    |yt_35_we1            |    9|          2|    1|          2|
    |yt_36_address0       |   20|          4|    5|         20|
    |yt_36_ce0            |   20|          4|    1|          4|
    |yt_36_ce1            |    9|          2|    1|          2|
    |yt_36_we1            |    9|          2|    1|          2|
    |yt_37_address0       |   20|          4|    5|         20|
    |yt_37_ce0            |   20|          4|    1|          4|
    |yt_37_ce1            |    9|          2|    1|          2|
    |yt_37_we1            |    9|          2|    1|          2|
    |yt_38_address0       |   20|          4|    5|         20|
    |yt_38_ce0            |   20|          4|    1|          4|
    |yt_38_ce1            |    9|          2|    1|          2|
    |yt_38_we1            |    9|          2|    1|          2|
    |yt_39_address0       |   20|          4|    5|         20|
    |yt_39_ce0            |   20|          4|    1|          4|
    |yt_39_ce1            |    9|          2|    1|          2|
    |yt_39_we1            |    9|          2|    1|          2|
    |yt_40_address0       |   20|          4|    5|         20|
    |yt_40_ce0            |   20|          4|    1|          4|
    |yt_40_ce1            |    9|          2|    1|          2|
    |yt_40_we1            |    9|          2|    1|          2|
    |yt_41_address0       |   20|          4|    5|         20|
    |yt_41_ce0            |   20|          4|    1|          4|
    |yt_41_ce1            |    9|          2|    1|          2|
    |yt_41_we1            |    9|          2|    1|          2|
    |yt_42_address0       |   20|          4|    5|         20|
    |yt_42_ce0            |   20|          4|    1|          4|
    |yt_42_ce1            |    9|          2|    1|          2|
    |yt_42_we1            |    9|          2|    1|          2|
    |yt_43_address0       |   20|          4|    5|         20|
    |yt_43_ce0            |   20|          4|    1|          4|
    |yt_43_ce1            |    9|          2|    1|          2|
    |yt_43_we1            |    9|          2|    1|          2|
    |yt_44_address0       |   20|          4|    5|         20|
    |yt_44_ce0            |   20|          4|    1|          4|
    |yt_44_ce1            |    9|          2|    1|          2|
    |yt_44_we1            |    9|          2|    1|          2|
    |yt_45_address0       |   20|          4|    5|         20|
    |yt_45_ce0            |   20|          4|    1|          4|
    |yt_45_ce1            |    9|          2|    1|          2|
    |yt_45_we1            |    9|          2|    1|          2|
    |yt_46_address0       |   20|          4|    5|         20|
    |yt_46_ce0            |   20|          4|    1|          4|
    |yt_46_ce1            |    9|          2|    1|          2|
    |yt_46_we1            |    9|          2|    1|          2|
    |yt_47_address0       |   20|          4|    5|         20|
    |yt_47_ce0            |   20|          4|    1|          4|
    |yt_47_ce1            |    9|          2|    1|          2|
    |yt_47_we1            |    9|          2|    1|          2|
    |yt_48_address0       |   20|          4|    5|         20|
    |yt_48_ce0            |   20|          4|    1|          4|
    |yt_48_ce1            |    9|          2|    1|          2|
    |yt_48_we1            |    9|          2|    1|          2|
    |yt_49_address0       |   20|          4|    5|         20|
    |yt_49_ce0            |   20|          4|    1|          4|
    |yt_49_ce1            |    9|          2|    1|          2|
    |yt_49_we1            |    9|          2|    1|          2|
    |yt_50_address0       |   20|          4|    5|         20|
    |yt_50_ce0            |   20|          4|    1|          4|
    |yt_50_ce1            |    9|          2|    1|          2|
    |yt_50_we1            |    9|          2|    1|          2|
    |yt_51_address0       |   20|          4|    5|         20|
    |yt_51_ce0            |   20|          4|    1|          4|
    |yt_51_ce1            |    9|          2|    1|          2|
    |yt_51_we1            |    9|          2|    1|          2|
    |yt_52_address0       |   20|          4|    5|         20|
    |yt_52_ce0            |   20|          4|    1|          4|
    |yt_52_ce1            |    9|          2|    1|          2|
    |yt_52_we1            |    9|          2|    1|          2|
    |yt_53_address0       |   20|          4|    5|         20|
    |yt_53_ce0            |   20|          4|    1|          4|
    |yt_53_ce1            |    9|          2|    1|          2|
    |yt_53_we1            |    9|          2|    1|          2|
    |yt_54_address0       |   20|          4|    5|         20|
    |yt_54_ce0            |   20|          4|    1|          4|
    |yt_54_ce1            |    9|          2|    1|          2|
    |yt_54_we1            |    9|          2|    1|          2|
    |yt_55_address0       |   20|          4|    5|         20|
    |yt_55_ce0            |   20|          4|    1|          4|
    |yt_55_ce1            |    9|          2|    1|          2|
    |yt_55_we1            |    9|          2|    1|          2|
    |yt_56_address0       |   20|          4|    5|         20|
    |yt_56_ce0            |   20|          4|    1|          4|
    |yt_56_ce1            |    9|          2|    1|          2|
    |yt_56_we1            |    9|          2|    1|          2|
    |yt_57_address0       |   20|          4|    5|         20|
    |yt_57_ce0            |   20|          4|    1|          4|
    |yt_57_ce1            |    9|          2|    1|          2|
    |yt_57_we1            |    9|          2|    1|          2|
    |yt_58_address0       |   20|          4|    5|         20|
    |yt_58_ce0            |   20|          4|    1|          4|
    |yt_58_ce1            |    9|          2|    1|          2|
    |yt_58_we1            |    9|          2|    1|          2|
    |yt_59_address0       |   20|          4|    5|         20|
    |yt_59_ce0            |   20|          4|    1|          4|
    |yt_59_ce1            |    9|          2|    1|          2|
    |yt_59_we1            |    9|          2|    1|          2|
    |yt_60_address0       |   20|          4|    5|         20|
    |yt_60_ce0            |   20|          4|    1|          4|
    |yt_60_ce1            |    9|          2|    1|          2|
    |yt_60_we1            |    9|          2|    1|          2|
    |yt_61_address0       |   20|          4|    5|         20|
    |yt_61_ce0            |   20|          4|    1|          4|
    |yt_61_ce1            |    9|          2|    1|          2|
    |yt_61_we1            |    9|          2|    1|          2|
    |yt_62_address0       |   20|          4|    5|         20|
    |yt_62_ce0            |   20|          4|    1|          4|
    |yt_62_ce1            |    9|          2|    1|          2|
    |yt_62_we1            |    9|          2|    1|          2|
    |yt_address0          |   20|          4|    5|         20|
    |yt_ce0               |   20|          4|    1|          4|
    |yt_ce1               |    9|          2|    1|          2|
    |yt_we1               |    9|          2|    1|          2|
    +---------------------+-----+-----------+-----+-----------+
    |Total                |16053|       3238| 1812|      13429|
    +---------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------------+----+----+-----+-----------+
    |                             Name                            | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                                    |  95|   0|   95|          0|
    |ap_done_reg                                                  |   1|   0|    1|          0|
    |bitcast_ln252_reg_2303                                       |  32|   0|   32|          0|
    |config_read_reg_2246                                         |  32|   0|   32|          0|
    |grp_compute_rows_Pipeline_PK_W_fu_1862_ap_start_reg          |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_UNPK_W_fu_821_ap_start_reg         |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_add_loop3_fu_1662_ap_start_reg     |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_add_loop4_fu_1762_ap_start_reg     |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_add_loop_fu_1562_ap_start_reg      |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_convert_loop1_fu_961_ap_start_reg  |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_convert_loop_fu_893_ap_start_reg   |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_layer_loop_0_fu_1349_ap_start_reg  |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_layer_loop_1_fu_1386_ap_start_reg  |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_ln_2_fu_1424_ap_start_reg          |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_rms_loop_0_fu_1243_ap_start_reg    |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_rms_loop_1_fu_1280_ap_start_reg    |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_silu_loop2_fu_1029_ap_start_reg    |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_silu_loop_fu_1494_ap_start_reg     |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_smx_0_fu_1097_ap_start_reg         |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_smx_1_fu_1135_ap_start_reg         |   1|   0|    1|          0|
    |grp_compute_rows_Pipeline_smx_2_fu_1173_ap_start_reg         |   1|   0|    1|          0|
    |i_11_reg_2298                                                |  32|   0|   32|          0|
    |icmp_ln481_reg_2275                                          |   1|   0|    1|          0|
    |inv_std_reg_2321                                             |  32|   0|   32|          0|
    |mean_reg_2312                                                |  32|   0|   32|          0|
    |op_reg_2270                                                  |  32|   0|   32|          0|
    |r_1_fu_138                                                   |   7|   0|    7|          0|
    |r_2_reg_2265                                                 |   7|   0|    7|          0|
    |reg_1923                                                     |  32|   0|   32|          0|
    |reg_1928                                                     |  32|   0|   32|          0|
    |reg_1935                                                     |  32|   0|   32|          0|
    |select_ln451_reg_2257                                        |   2|   0|   32|         30|
    |trunc_ln5_reg_2293                                           |  31|   0|   31|          0|
    |xmax_reg_2279                                                |  32|   0|   32|          0|
    +-------------------------------------------------------------+----+----+-----+-----------+
    |Total                                                        | 481|   0|  511|         30|
    +-------------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------------+-----+-----+------------+--------------+--------------+
|ap_clk                   |   in|    1|  ap_ctrl_hs|  compute_rows|  return value|
|ap_rst                   |   in|    1|  ap_ctrl_hs|  compute_rows|  return value|
|ap_start                 |   in|    1|  ap_ctrl_hs|  compute_rows|  return value|
|ap_done                  |  out|    1|  ap_ctrl_hs|  compute_rows|  return value|
|ap_continue              |   in|    1|  ap_ctrl_hs|  compute_rows|  return value|
|ap_idle                  |  out|    1|  ap_ctrl_hs|  compute_rows|  return value|
|ap_ready                 |  out|    1|  ap_ctrl_hs|  compute_rows|  return value|
|s_in01_dout              |   in|  512|     ap_fifo|        s_in01|       pointer|
|s_in01_num_data_valid    |   in|    7|     ap_fifo|        s_in01|       pointer|
|s_in01_fifo_cap          |   in|    7|     ap_fifo|        s_in01|       pointer|
|s_in01_empty_n           |   in|    1|     ap_fifo|        s_in01|       pointer|
|s_in01_read              |  out|    1|     ap_fifo|        s_in01|       pointer|
|s_in12_dout              |   in|  512|     ap_fifo|        s_in12|       pointer|
|s_in12_num_data_valid    |   in|    7|     ap_fifo|        s_in12|       pointer|
|s_in12_fifo_cap          |   in|    7|     ap_fifo|        s_in12|       pointer|
|s_in12_empty_n           |   in|    1|     ap_fifo|        s_in12|       pointer|
|s_in12_read              |  out|    1|     ap_fifo|        s_in12|       pointer|
|s_out3_din               |  out|  512|     ap_fifo|        s_out3|       pointer|
|s_out3_num_data_valid    |   in|    7|     ap_fifo|        s_out3|       pointer|
|s_out3_fifo_cap          |   in|    7|     ap_fifo|        s_out3|       pointer|
|s_out3_full_n            |   in|    1|     ap_fifo|        s_out3|       pointer|
|s_out3_write             |  out|    1|     ap_fifo|        s_out3|       pointer|
|config_r_dout            |   in|   32|     ap_fifo|      config_r|       pointer|
|config_r_num_data_valid  |   in|    3|     ap_fifo|      config_r|       pointer|
|config_r_fifo_cap        |   in|    3|     ap_fifo|      config_r|       pointer|
|config_r_empty_n         |   in|    1|     ap_fifo|      config_r|       pointer|
|config_r_read            |  out|    1|     ap_fifo|      config_r|       pointer|
+-------------------------+-----+-----+------------+--------------+--------------+

