 1
多重電壓島佈局環境之 X-結構時脈繞線合成方法及結合可製造性設計之應用研究(II) 
X-Architecture Clock Routing Synthesis Associated with Design for Manufacturability to the 
Application of Multi-Voltage Island Environment (II) 
計畫類別：個別型計畫 
國科會計劃編號：NSC 99-2221-E-343-007  
執行期限：99 年 8 月 1 日至 100 年 7 月 31 日 
主持人：南華大學資工系 蔡加春教授 
 
摘要--- 現今的VLSI設計環境中，電壓島的佈局環境已非常普及，尤其是多電壓島的考量更可節省功率消耗。
本論文主要在積體電路設計中之多電壓島佈局環境下完成X時脈樹建置，同時考量對每一個穿孔插入雙重穿孔
的可能性，增加晶片製程的可靠度，但可能會增加一點點功率消耗及時脈延遲時間；最後，透過各種電壓島的
連接排列組合和插入位準轉換的排列組合，找出最小的功率消耗，應用於多電壓島之不同區塊配置、不同電壓
源的佈局環境之X時脈樹分工與整合建置。實驗10個標準例子之結果顥示，插入雙穿孔後之時脈樹建置較未插
入雙穿孔者在消耗功率和延遲時間平均分別增加了17.88 %與0.04%；多個電壓島的X時脈樹較單一電壓島在平
均功率消耗上減少3.56%，但在延遲時間與執行時間分別增加2.13%與51.56%。 
 
關鍵詞：時脈樹、多重電壓島、功率消耗、雙重穿孔。 
 
Abstract--- In the modern VLSI design environment, the voltage-island placement is a universal technique which can 
save the power consumption. In this paper, we propose an X-clock tree construction with considering double via 
insertion for each via as possible for reliability in process. An X-clock tree construction with different combination of 
multiple voltage islands associates level shifter insertion for minimizing power consumption. Experimental results for 
10 benchmarks show that the X-clock tree with considering double vias increases了17.88% and 0.04% in power 
consumption and clock delay, respectively. The X-clock tree on multi-voltage islands has reductions of 3.56% on 
average in power consumption than that of one voltage island, but respectively increase 2.13%與51.56% in clock delay 
and running time. 
 
Keywords: clock tree, multi-voltage island, power consumption, double via. 
 
1. 前言 
隨著高效能晶片的發展，使運作時脈越來越高，且在系統單晶片(system-on a chip)上更整合很多積體電路元
件，相對地也大幅提高了晶片整體的功率消耗。而我們常見的電路結構通常提供一個電壓以供此電路運作，但
這種方式會造成部分電力的虛耗。在一個積體電路中的各功能元件，實際上需要的電壓並不相同[2]，一般情況
下，電壓需求較高的是程序處理單元，而邏輯控制或記憶單元等功能元件所需要的電能則較低，只提供單一電
壓等於是強迫讓所有電路以最大電源在工作。 
為了降低功率消耗，目前在實體設計環境中，在平面規劃(floorplanning)或佈局規劃(placement)階段時，就
已經考量多重電壓(multiple voltages)供應的觀念[3][4][5]，不同的電路模組可由不同的電壓來供應，以降低不必
要的功率消耗。如圖1所示為電壓島(voltage islands)的佈局環境，使用多重電壓島情況下，我們將不同區塊A、
B和C而分別給予不同電壓值1.0V、1.1V和1.2V。 
 
Voltage B 
Vdd=1.1V 
 
Voltage C 
Vdd=1.2V 
Voltage A 
Vdd=1.0V 
 
圖 1 電壓島佈局環境 
其次，在實體設計環境中，也已經考量在穿孔的鄰近位置上插入冗餘穿孔(redundant via)，穿孔和冗餘穿孔
的組合，稱為雙重穿孔(dual via)，插入雙重穿孔可提高繞線的可靠度，防止單穿孔的缺陷或開路而影響晶片效
能，甚至晶片失效。 
以同步電路(synchronous circuit)的時脈繞線(clock routing)來看，維持零時脈偏移是必然的要求條件，然而
在時脈繞線裡插入雙重穿孔，考量因穿孔或雙重穿孔自身所造成的延遲也不能忽視，甚至影響零時脈偏移。 
本論文的研究在於擺設好電壓島及，使用我們的 X 時脈繞線方法 DME-XP [1]對每個電壓島建構好時脈樹
之下，並考量不同的電壓島連接組合及從低電壓島去驅動高電壓島所需要的插入位準轉換器(level shifter)，同
 3
B. CPXT (Choose Proper X Topology) 
接著建立端點與端點間的連線方式，以圖4的配置為例，s1位於左上(LT)而s2位於右上(RT)。先以起始點s1
來看，s2的相對位置位於SRB，參考[1]之拓樸表中LT之SRB所得結果是兩端點形成平行四邊形的下或上兩個邊
連線；再以起始點s2來看，s1的相對位置則為SLT，參照拓樸表中RT之SLT得到結果為兩端點形成平行四邊形
的上或下兩個邊連線。綜合兩者之最佳X繞線為此平行四邊形之下兩個邊連線。 
RTLT
RBLB
SLT
SRB S2
S1
 
圖 4 兩個端點分區與連線圖例 
C. DCTP (Determine Coordinates of Tapping Point) 
DCTP在於尋找每條連線的分接點Pt (tapping point)位置，以建立零時脈差異之時脈樹(zero-skew clock tree，
簡稱ZST)。如圖5(a)為Pt的位置在端點S1與S2間的延遲可達成平衡；如圖5(b)，若Pt處在另一端點位置仍舊無法
達成平衡時，則必須額外插入snaking wire如圖5(c) 所示，藉此拉長線段以確保延遲平衡。 
 
 
 
L 
PB Sl PB Sl PB Sl 
S2 S2 S2
Pt 
Pt Pt 
L L
 
(a)    (b)     (c) 
圖 5 tapping point 與 snaking wire 
D. DME-X 
X架構下的DME演算法主要分為兩步驟，在由下而上(bottom-up)階段，由各個端點擴展開來區域之交集處
形成合併線段(merge segments，簡稱ms)，而這些ms本身又會再擴展出一個區域再形成新的ms，ms所指的就是
一個內部結點可能被放置的總集合。如圖6所示ms指的是TRR(tile ratio region)區域的核心，ms可能是一個時脈
端點或由TRR的交集界線所構成。 
ms1
ms2
L-x 
x 
TRR1 TRR2 
 
圖 6  ms 的形成 
在上而下(top-down) 階段，根據 bottom-up所得到的拓樸規則尋找每個內部結點在ms上的明確位置，並依
此完成節點的連線，建立完整的時脈樹。如圖7所示以s1與s2為欲連線之兩端點為其中心延展出八角形(octangular 
region)相交處為ms位置，且ms到s1與s2的delay 必須相等，並將兩個八角形的結合簡化為一個平行四邊形之X
繞線，圖中Pt與Pt`即是兩個分接點。 
s1 
s2 
Pt 
Pt`
 
圖 7 分接點與 ms 的關係圖 
DME-X繞線方式由每個端點開始由下而上一層一層建立ms，再由clock source由上往下依循建立好的順序與
連線型態規則而層層往下完成實際連線，最終可完成整個DME-X的繞線。 
 5
5. 多電壓島管理之 X 時脈樹功率最小化 
多電壓島佈局環境如同一顆晶片劃分為幾個電壓島，每個電壓島可視其不同功能而工作於不同的供應電
壓，如此可節省功率消耗，但不影響系統執行效能。因此，可先分工完成每一個電壓島之X時脈樹建置，再給
予整合成為系統之X時脈樹建置。如圖10所示為多重電壓島X-時脈樹建置演算法XCTMVI (X-Clock Tree 
construction on Multi-Voltage Islands)，其方法將分述如下。 
 Algorithm: XCTMVI () 
Input: Given a set of n voltage-islands and each voltage-island has 
achieved sub-clock tree construction. 
Output: Complete a system clock tree construction with power 
minimization. 
1. Set SV is a set of voltages for supplying multi-voltage islands, then 
determine the system supply voltage. 
2. Construct X-clock tree for each voltage island and set each 
sub-X-clock tree as the system clock tree’s leaf node. 
3 Find all the orders of n leaf nodes, SL.  
5 For all element sli of SL 
6 {   Calculate LSi   
7    Match the objective: ,min { [ ( ( ))]}ii SL j LS j ipower ls T sl∀∈ ∀∈   
8 } 
 
圖 10 多重電壓島 X-時脈樹建置演算法 XCTMV 
A. 電壓島之供應電壓選擇 
為達到管理電壓島及消耗功率最小化，假設各電壓島的電壓均可設定與管理，因此在建構系統時脈樹前，
須決定系統供應電壓SSV (System Supply Voltage) 作為考量功率消耗最小化，例如將所有的電壓島的供應電壓
SV中，取最小的電壓島的供應電壓svi當作系統供應電壓，其公式如下所示： 
min { }i SV iSSV sv∀∈=                        (4) 
B. X-時脈樹的分工建置 
接著我們採用前述之DME-XP對每個電壓島作個別的X-時脈繞線，如此可獲得n個電壓島之個別X時脈樹建
置，及以各個電壓島的時脈來源端當作系統時脈樹的葉節點(leaf node)。如圖11所示的例子，三個電壓島的個
別時脈來源來當作我們最終所要建構的系統時脈樹的葉節點，分別為葉節點1、葉節點2及葉節點3。 
Island 1
top node 1
clock source 1
supply voltage 1
sink3
node6
sink4
node5
sink1
sink2
leaf node 1
clock source 1
supply voltage 1
Island 2
Island 3
Island 1
leaf node 2
clock source 2
supply voltage 2
leaf node 3
clock source 3
supply voltage 3
 
圖 11 各電壓島時脈樹當作系統時脈樹的葉節點 
C. X-時脈樹的整合 
進一步考量不同電壓組合所帶來的多重電壓島整合時脈繞線的影響，如圖12所示其level shifter使用於低電
壓區塊推動高電壓區塊，而圖13所示為兩個端點的連結中插入level shifter後之等效電路。 
Clock source
C1 C2
LS
Clock
Tree1
Clock
Tree2
1.2v 1.0v
LS
Tapping
Point-2
Tapping
Point-1
Clock source
 
(a)    (b) 
圖 12 插入 Level shifter 結構圖 
 
 7
      
(a)      (b) 
圖 15 (a)二電壓島與(b)三電壓島的佈局示意圖 
表3至表7分別為單電壓島(1.2V)、X軸中線對切之二電壓島(1.0V/1.2V)、Y軸中線分上下之二電壓島
(1.0V/1.2V)、L形切割之二電壓島(1.0V/1.2V)及T形切割之三個電壓島(1.0V/1.1V/1.2V)等考慮和未考慮插入雙穿
孔於電壓島中之消耗功率和延遲時間的比較，以總平均而言，加入雙穿孔後之時脈樹建置較未考慮插入雙穿孔
者在消耗功率和延遲時間分別增加了17.88 (即(0.0715%+15.9145%+18.6636%+26.163%+28.6247%)/5)與0.04% 
(即(0.0849%+0.0258%+0.0298%+0.0473%+0.021%)/5)，可見加入雙穿孔會明顯地增加功率消耗，但對時脈延遲
影響較小。 
 
表 3  單電壓島(1.2V)考慮與未考慮 double via 之消耗功率和延遲時間 
Power(W) Delay (µs) Benchmark Without double via With double via Without double via With double via 
r1 0.078951 0.07906(1.001381) 0.309868 0.310001(1.000429)
r2 0.186046 0.186174(1.000688) 1.361085 1.361734(1.000477)
r3 0.259575 0.259717(1.000547) 1.792491 1.793355(1.000482)
r4 0.599519 0.599856(1.000562) 4.792936 4.795621(1.00056)
r5 0.994431 0.995018(1.00059) 6.883625 6.887553(1.000571)
pr1 0.175772 0.175772(1) 0.058598 0.058663(1.001109)
pr2 0.416744 0.416809(1.000156) 0.25293 0.253039(1.000431)
s1423 0.006842 0.006848(1.000877) 0.00742 0.007431(1.001482)
s5378 0.017390 0.0174079(1.001029) 0.016805 0.016825(1.00119)
s15850 0.06472967 0.064815404(1.001324) 0.054149 0.054244(1.001754)
Average (1.000715) (1.000849)
 
表 4  對切-電壓島(1.0V/1.2V)考慮與未考慮 double via 之消耗功率和延遲時間 
Power(W) Delay (µs) Benchmark Without double via With double via Without double via With double via 
r1 0.061434 0.071740(1.167757) 0.480054 0.480128(1.000154)
r2 0.156596 0.175625(1.121517) 1.38732 1.387562(1.000174)
r3 0.229733 0.256625(1.117058) 1.961540 1.961886(1.000176)
r4 0.523940 0.597544(1.140482) 5.644529 5.645674(1.000203)
r5 0.835854 0.967952(1.15804) 8.882311 8.884294(1.000223)
pr1 0.137849 0.159067(1.153922) 0.074138 0.074159(1.000283)
pr2 0.334432 0.402085(1.202292) 0.253733 0.253778(1.000177)
s1423 0.005510 0.006344(1.151361) 0.010909 0.010913(1.000367)
s5378 0.014117 0.016392(1.161153) 0.022255 0.022263(1.000359)
s15850 0.049966 0.060852(1.217868) 0.073125 0.073159(1.000465)
Average (1.159145) (1.000258)
 
表 5  上下-電壓島(1.0V/1.2V)考慮與未考慮 double via 之消耗功率和延遲時間 
Power(W) Delay (µs) Benchmark Without double via With double via Without double via With double via 
r1 0.061181 0.073014(1.19341) 0.498788 0.498859(1.000142)
r2 0.147363 0.176637(1.198652) 1.304789 1.30502(1.000177)
r3 0.20886 0.257736(1.234013) 1.576861 1.577136(1.000174)
r4 0.494263 0.596035(1.205907) 4.533315 4.534197(1.000195)
r5 0.816948 1.03959(1.272529) 6.787453 6.789054(1.000236)
pr1 0.13298 0.156508(1.176929) 0.076883 0.076906(1.000299)
pr2 0.342338 0.406263 (1.186731) 0.273225 0.273273(1.000176)
s1423 0.005592 0.006123(1.094957) 0.009134 0.009138(1.000438)
s5378 0.014114 0.016211(1.148576) 0.017232 0.017242(1.00058)
s15850 0.053686 0.061989(1.154659) 0.063832 0.063868(1.000564)
Average (1.186636) (1.000298)
 
 
 
 
 9
表 10  L 型-電壓島(1.0V/1.2V)對單電壓島(1.2V)考慮 double via 之消耗功率、延遲時間及處理時間 
Power(W) Delay (µs) Running time (s) Benchmark Single L-type Single L-type Single L-type
r1 0.07906 0.075957(0.960751) 0.310001 0.328960(1.061158) 32704 10297(0.314854)
r2 0.186174 0.179237(0.962739) 1.361734 0.867301(0.636909) 31203 18297(0.586386)
r3 0.259717 0.253652(0.976648) 1.793355 1.700396(0.948165) 38313 18593(0.485292)
r4 0.599856 0.613066(1.022022) 4.795621 3.989559(0.831917) 190360 525374(2.759897)
r5 0.995018 0.992837(0.997808) 6.887553 8.783222(1.275231) 978906 2668922(2.726433)
pr1 0.175772 0.163250(0.92876) 0.058663 0.051953(0.885618) 20094 6766(0.336717)
pr2 0.416809 0.410137(0.983993) 0.253039 0.182269(0.72032) 16703 20000(1.19739)
s1423 0.006848 0.006628(0.967874) 0.007431 0.007016(0.944153) 3157 5203(1.648084)
s5378 0.0174079 0.018990(1.090884) 0.016825 0.015526(0.922793) 3359 12250(3.646919)
s15850 0.0648154 0.063139(0.974136) 0.054244 0.053818(0.992147) 38250 13124(0.343111)
Average (0.986561) (0.921841) (1.404508)
 
表 11  T 型-電壓島(1.0V/1.1V/1.2V)對單電壓島(1.2V)考慮 double via 之消耗功率、延遲時間及處理時間 
Power(W) Delay (µs) Running time (s) Benchmark Single T-type Single T-type Single T-type
r1 0.07906 0.078481(0.992676) 0.310001 0.280819(0.905865) 32704 24921(0.762017)
r2 0.186174 0.177894(0.955525) 1.361734 0.716377(0.526077) 31203 18063(0.578887)
r3 0.259717 0.251410(0.968015) 1.793355 1.395267(0.778021) 38313 43047(1.123561)
r4 0.599856 0.604090(1.007058) 4.795621 3.857338(0.804346) 190360 158953(0.835013)
r5 0.995018 0.983427(0.988351) 6.887553 6.471790(0.939636) 978906 4052219(4.139538)
pr1 0.175772 0.158676(0.902738) 0.058663 0.048778(0.831495) 20094 7422(0.369364)
pr2 0.416809 0.403409(0.967851) 0.253039 0.174655(0.69023) 16703 15469(3.267026)
s1423 0.006848 0.006631(0.968312) 0.007431 0.006522(0.877675) 3157 10314(3.267026)
s5378 0.0174079 0.016522(0.949109) 0.016825 0.012720(0.756018) 3359 8344(2.484073)
s15850 0.0648154 0.063077(0.973179) 0.054244 0.042710(0.787368) 38250 30359(0.793699)
Average (0.967282) (0.789673) (1.52793)
 
圖 16(a)與(b)所示分別為 pr1 T形切割之三個電壓島未考慮與考慮插入雙穿孔之X-時脈樹繞線結果，圖 16(c)
則為 pr1 L 形切割之二個電壓島考插入雙穿孔之 X-時脈樹繞線結果。 
   
(a)     (b)     (c) 
圖 16 (a)未考慮與(b)考慮插入雙穿孔之 pr1 T 形切割之三個電壓島 X-時脈樹繞線結果，(b)考慮插入雙穿孔之 pr1 L 形切割之二個電壓島考
X-時脈樹繞線結果 
7. 結論與未來展望 
從上述實驗結果顯示在單電壓島或多電壓島之時脈樹建置中，插入 double via 可增加晶片製程的可靠度，
但在功率消耗和時脈延遲會付出一些代價。同時又從實驗結果顯示對一顆晶片之多重電壓島能作最佳化的電源
管理，絕對可以有效地減少功率消耗，但其時脈延遲並非能保證隨著減少，還是與一顆晶片所有時脈端點如何
被分割成多個電壓島有絕對的關聯。而 n 個電壓島就有 n 個電壓組合情況，當 n 增大時，尋找最佳化的電源管
理，也就相對費時。 
未來在多重電壓島X時脈樹建置可延伸工作含：更複雜化的多重電壓島分割與擺置；使用不同低電壓島至
高電壓島的level shifter之等效電路；考量所有時脈端點分佈與負載電容，如何分割成為有效個數的電壓島；考
量多重電壓島為動態的電源管理；及同時考量最佳化節省功率消耗與時脈延遲。 
 
參考文獻 
[1] Chia-Chun Tsai, Chung-Chieh Kuo, Jan-Ou Wu, Trong-Yen Lee, and Rong-Shue Hsiao, “A Topology-Based Construction for 
X-Architecture Clock Routing,” The 18th VLSI Design/CAD Symposium, August 2007, pp. 166-169. 
[2] Wai-Kei Mak, and Jr-Wei Chen, “Voltage Island Generation under Performance Requirement for SoC Designs,” Design 
Automation Conference in Asia and South Pacific, 23-26 Jan., 2007, pp. 798-803. 
[3] Ming-Ching Lu, Meng-Chen Wu, Hung-Ming Chen, and Hui-Ru Jiang, “Performance Constraints Aware Voltage Islands 
Generation in SoC Floorplan Design,” IEEE International SOC Conference, 24-27 Sept., 2006, pp. 211- 214. 
[4] Jingcao Hut, Youngsoo Shins, Nagu Dhanwadat,and Radu Marculescut, “Architecting Voltage Islands in Core-based 
System-on-a-Chip Designs,” Proceedings of The International Symposium on Low Power Electronics and Design, 2004, pp. 
  1
出席國際會議研討心得報告 
南華大學資工系 蔡加春 教授 
國科會專題計畫補助：NSC 99-2221-E-343-007，2010/8/1~2011/7/31 
多重電壓島佈局環境之 X-結構時脈繞線合成方法及結合可製造性設計之應用研究(I) 
X-Architecture Clock Routing Synthesis Associated with Design for Manufacturability to 
the Application of Multi-Voltage Island Environment (II) 
z 2011年計算機科學與服務系統國際研討會 (CSSS 2011) 
計算機科學與服務系統國際研討會（CSSS---International Conference on 
Computer Science and Service System）是一個高品質又多元專業的交流平台技術
研討會，它提供給此領域的業界、學術界、研究人員、工程師及服務系統技術
應用者等經驗交流的機會。CSSS 2011 的舉辦單位為 IEEE Circuits and Systems 
Society，承辦單位為大陸 Nanjing University of Information Science & 
Technology，今年於 2011年 6月 27日至 29日在南京車站旁的 Nanjing Shuguang 
International Hotel國際會議廳舉行，會議包含四個主題為 Computer Science and 
technology 、Software Engineering、Communication, network and Security及
Service Science, system and management等。 
  3
Mobile Internet: Opportunities and Challenges Prof. Guangwei Bai 
Nanjing 
University of 
Technology 
Multi-Agent oriented Knowledge Services and 
Distributed Decision Supporting 
Prof. Cai Zhiming 
Macau 
University of 
Science and 
Technology 
本人計有一篇 lecture Paper ID:AS10465，在會中發表: 
Chia-Chun Tsai, Chung-Chieh Kuo, and Trong-Yen Lee, “Voltage-Island Aware X-Clock Tree 
Construction for Power Minimization,” International Conference on Computer Science and 
Service System, pp. 4132-4135, June 27-29, 2011, Nanjing, Mainland China. 
   
發表論文的情況 
在會場相關的活動包含 Coffee break及 Poster interaction等，大會允許可報
備增加 Poster，本人也把握機會主動再貼 Poster，多與一些人互動機會。 
   
    與各地學者合影    Coffee Break    Poster 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/08/18
國科會補助計畫
計畫名稱: 多重電壓島佈局環境之X-結構時脈繞線合成方法及結合可製造性設計之應用
研究(II)
計畫主持人: 蔡加春
計畫編號: 99-2221-E-343-007- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
