---
marp: true
theme: seed-slides
paginate: true
header: "Seed - Chapitre 04"
footer: "Architecture Machine (ISA A32)"
---

# Chapitre 04 : Architecture Machine

> "Le langage est la limite de mon monde." â€” Wittgenstein

---

# ğŸ¯ OÃ¹ en sommes-nous ?

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  8. Applications                â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  ...                            â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  4. Architecture (ISA) â—€â”€â”€ NOUS â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  3. MÃ©moire (RAM) âœ“             â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  2. ArithmÃ©tique (ALU) âœ“        â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

L'**ISA** = le contrat matÃ©riel/logiciel !

---

# Qu'est-ce qu'une Architecture ?

L'architecture dÃ©finit :

1. **Les registres** : Combien ? Quelle taille ?
2. **Les instructions** : Quelles opÃ©rations possibles ?
3. **L'encodage** : ReprÃ©sentation binaire
4. **Le modÃ¨le mÃ©moire** : Comment accÃ©der aux donnÃ©es ?

C'est un **contrat** entre matÃ©riel et logiciel.

---

# nand2c A32 : Architecture RISC

InspirÃ©e de ARM (smartphones, Raspberry Pi) :

- **RISC** : Reduced Instruction Set Computer
- **32 bits** : Registres et adresses
- **Load/Store** : Calcul uniquement entre registres

> ğŸ’¡ **En ARM :** MÃªmes concepts, syntaxe trÃ¨s proche.

---

# CISC vs RISC

| CISC (x86) | RISC (ARM, A32) |
|:-----------|:----------------|
| Instructions complexes | Instructions simples |
| `ADD [mem], reg` OK | Calcul entre registres seulement |
| Vitesse variable | ~1 instruction/cycle |
| Plus facile Ã  programmer | Plus facile Ã  construire |

---

# La RÃ¨gle Load/Store

En RISC, **jamais de calcul direct en mÃ©moire** :

```
1. LOAD   : MÃ©moire â†’ Registre
2. COMPUTE: Calcul dans registres
3. STORE  : Registre â†’ MÃ©moire
```

**Exemple :** IncrÃ©menter une variable
```asm
LDR R0, [R1]      ; Charger depuis mÃ©moire
ADD R0, R0, #1    ; Ajouter 1
STR R0, [R1]      ; Stocker en mÃ©moire
```

---

# Le Cycle Fetch-Decode-Execute

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  FETCH  â”‚â”€â”€â”€â–ºâ”‚ DECODE  â”‚â”€â”€â”€â–ºâ”‚ EXECUTE â”‚
â”‚ Lire PC â”‚    â”‚ Analyserâ”‚    â”‚  ALU    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
     â–²                              â”‚
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
              PC++
```

Ce cycle se rÃ©pÃ¨te **Ã  chaque instruction**.

---

# Les 16 Registres

| Registre | Alias | RÃ´le |
|:---------|:------|:-----|
| R0-R3 | â€” | Arguments, retours |
| R4-R11 | â€” | Variables locales |
| R12 | IP | Temporaire |
| **R13** | **SP** | Stack Pointer |
| **R14** | **LR** | Link Register |
| **R15** | **PC** | Program Counter |

---

# Registres SpÃ©ciaux

**R13 (SP)** : Pointe vers le sommet de la pile

**R14 (LR)** : Adresse de retour aprÃ¨s `BL`

**R15 (PC)** : Adresse de l'instruction courante

```asm
MOV PC, LR    ; Ã‰quivalent Ã  "return"
```

> ğŸ’¡ **En ARM :** Organisation identique (ABI standard).

---

# La Carte MÃ©moire

```
0x00000000 â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
           â”‚   Code       â”‚ Instructions
0x00200000 â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
           â”‚   DonnÃ©es    â”‚ Variables globales
0x00400000 â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
           â”‚   Ã‰cran      â”‚ MMIO
0x00402600 â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
           â”‚   Clavier    â”‚ MMIO
0xFFFFFFFF â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

# Memory-Mapped I/O (MMIO)

Les pÃ©riphÃ©riques sont des **adresses mÃ©moire** :

**Ã‰cran :** `0x00400000` - 1 bit par pixel

**Clavier :** `0x00402600` - Code ASCII

```asm
; Allumer premier pixel
LDR R0, =0x00400000
MOV R1, #0x80
STRB R1, [R0]
```

---

# Format des Instructions (32 bits)

```
31   28 27   25 24                             0
â”Œâ”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Cond â”‚ Class â”‚     DonnÃ©es de l'instruction    â”‚
â””â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

- **Cond (4 bits)** : Condition d'exÃ©cution
- **Class (3 bits)** : Type d'instruction

---

# ExÃ©cution Conditionnelle

Toute instruction peut Ãªtre conditionnelle !

```asm
; Au lieu de :
CMP R0, #0
B.NE skip
MOV R1, #1
skip:

; On Ã©crit :
CMP R0, #0
MOV.EQ R1, #1   ; ExÃ©cutÃ© SI Z=1
```

---

# Codes de Condition

| Code | Suffixe | Condition |
|:----:|:--------|:----------|
| 0000 | EQ | Z = 1 (Ã‰gal) |
| 0001 | NE | Z = 0 (DiffÃ©rent) |
| 1010 | GE | N = V (â‰¥ signÃ©) |
| 1011 | LT | N â‰  V (< signÃ©) |
| 1100 | GT | Z=0, N=V (> signÃ©) |
| 1110 | AL | Toujours (dÃ©faut) |

---

# Classes d'Instructions

| Bits | Classe | Exemples |
|:-----|:-------|:---------|
| 000 | Data (reg) | ADD, SUB, AND, ORR |
| 001 | Data (imm) | ADD R0, R1, #42 |
| 010 | Load/Store | LDR, STR |
| 011 | Branch | B, BL |
| 111 | System | HALT |

---

# Instructions ArithmÃ©tiques

```asm
ADD Rd, Rn, Rm     ; Rd = Rn + Rm
ADD Rd, Rn, #imm   ; Rd = Rn + imm
SUB Rd, Rn, Rm     ; Rd = Rn - Rm
MUL Rd, Rn, Rm     ; Rd = Rn * Rm
```

**Suffixe S** : Met Ã  jour les flags
```asm
ADDS R1, R2, R3   ; Modifie N, Z, C, V
ADD R1, R2, R3    ; Ne modifie PAS les flags
```

---

# Instructions Logiques

```asm
AND Rd, Rn, Rm     ; Rd = Rn & Rm
ORR Rd, Rn, Rm     ; Rd = Rn | Rm
EOR Rd, Rn, Rm     ; Rd = Rn ^ Rm
MVN Rd, Rm         ; Rd = ~Rm
MOV Rd, Rm         ; Rd = Rm
```

---

# Instructions de Comparaison

```asm
CMP Rn, Rm         ; Calcule Rn - Rm, modifie flags
CMP Rn, #imm       ; Compare avec immÃ©diat
TST Rn, Rm         ; Calcule Rn & Rm, modifie flags
```

**CMP ne stocke pas le rÃ©sultat**, seulement les flags !

---

# AccÃ¨s MÃ©moire

```asm
LDR Rd, [Rn]       ; Rd = MEM[Rn]
LDR Rd, [Rn, #off] ; Rd = MEM[Rn + off]
STR Rd, [Rn]       ; MEM[Rn] = Rd
LDRB Rd, [Rn]      ; Charger 1 octet
STRB Rd, [Rn]      ; Stocker 1 octet
```

---

# Branchements

```asm
B label            ; Saut inconditionnel
BL label           ; Branch with Link (appel)
B.EQ label         ; Saut si Ã©gal
B.NE label         ; Saut si diffÃ©rent
B.GT label         ; Saut si > (signÃ©)
B.LT label         ; Saut si < (signÃ©)
```

---

# Appel de Fonction (BL)

```asm
main:
    BL ma_fonction  ; LR = PC+4, puis saute
    ; ... on revient ici

ma_fonction:
    ; ... code
    MOV PC, LR      ; Retour (saute Ã  LR)
```

**BL** sauvegarde l'adresse de retour dans LR.

---

# La Pile (Stack)

```
    Adresses hautes
          â”‚
          â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚    donnÃ©es      â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤ â† SP
â”‚   (libre)       â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
    Adresses basses
```

La pile **grandit vers le bas**.

---

# Push et Pop

```asm
; PUSH R0
SUB SP, SP, #4    ; RÃ©server place
STR R0, [SP]      ; Stocker

; POP R0
LDR R0, [SP]      ; Lire
ADD SP, SP, #4    ; LibÃ©rer place
```

---

# Exemple : Somme de 1 Ã  10

```asm
    MOV R0, #0       ; sum = 0
    MOV R1, #1       ; i = 1

loop:
    CMP R1, #10
    B.GT done        ; si i > 10, sortir
    ADD R0, R0, R1   ; sum += i
    ADD R1, R1, #1   ; i++
    B loop

done:
    HALT             ; R0 = 55
```

---

# Exemple : Max sans branchement

```asm
; R2 = max(R0, R1)
CMP R0, R1
MOV.GE R2, R0     ; Si R0 >= R1
MOV.LT R2, R1     ; Si R0 < R1
```

La prÃ©dication Ã©vite les branchements coÃ»teux !

---

# Ce qu'il faut retenir

1. **ISA = contrat** matÃ©riel/logiciel
2. **RISC** : Load, Compute, Store
3. **16 registres** : R13=SP, R14=LR, R15=PC
4. **Tout est conditionnel** : ADD.EQ, MOV.GT
5. **MMIO** : PÃ©riphÃ©riques = adresses
6. **Fetch-Decode-Execute** : Le cycle CPU

---

# Questions ?

ğŸ“š **RÃ©fÃ©rence :** Livre Seed, Chapitre 04 - Architecture

ğŸ‘‰ **Exercices :** TD et TP sur le simulateur

**Prochain chapitre :** CPU (implÃ©mentation de l'ISA)
