# PROJETO-SD
Projeto final da disciplina de SD (CIn-UFPE)


# OBJETIVO

- Modelar e simular em Verilog um microprocessador MIPS que seja capaz de executar um programa que implemente uma função relacionada à temática da sua equipe. Este projeto integrará os conhecimentos adquiridos ao longo da disciplina, abrangendo desde a lógica digital até a microarquitetura de um processador.
- Programa escolhido será um sistema de alarme simples
- Software escrito com a linguagem Python.
- Adaptado para a linguagem MIPS Assembly.


# ESCOPO DO PROJETO 

- O projeto consiste nas seguintes etapas:

# Estudo da Arquitetura e Microarquitetura MIPS:

- Utilizamos o capítulo 6 e 7 do livro "Projeto Digital e Arquitetura de Computadores" de David Money Harris e Sarah L. Harris. O capítulo 6 que cobre a arquitetura (conjunto de instruções) do processador MIPS. E o capítulo 7 do livro, que cobre a microarquitetura MIPS. Fornecendo a base teórica necessária para entender como cada instrução MIPS funciona.

![sd](https://github.com/user-attachments/assets/880d5732-682f-47a3-8993-23c9b71960ba)


# FERRAMENTAS E RECURSOS UTILIZADOS

- Material de Apoio: Slides, Livro, anotações de aula e outros recursos fornecidos durante a disciplina.
- Software de Simulação: Utilização de softwares como ModelSim ou Quartus para simulação e teste do microprocessador.


