<?xml version="1.0" encoding="utf-8"?>
<!DOCTYPE patent-document PUBLIC "-//MXW//DTD patent-document XML//EN" "http://www.ir-facility.org/dtds/patents/v1.4/patent-document.dtd">
<patent-document ucid="EP-1244206-A1" country="EP" doc-number="1244206" kind="A1" lang="FR" family-id="8861367" status="new" date-produced="20090516" date="20020925">
  <bibliographic-data>
    <publication-reference ucid="EP-1244206-A1" status="new" fvid="23564786">
      <document-id status="new" format="original">
        <country>EP</country>
        <doc-number>1244206</doc-number>
        <kind>A1</kind>
        <date>20020925</date>
      </document-id>
    </publication-reference>
    <application-reference ucid="EP-02364014-A" status="new" is-representative="NO">
      <document-id status="new" format="epo">
        <country>EP</country>
        <doc-number>02364014</doc-number>
        <kind>A</kind>
        <date>20020318</date>
      </document-id>
    </application-reference>
    <priority-claims status="new">
      <priority-claim ucid="FR-0103794-A" status="new">
        <document-id status="new" format="epo">
          <country>FR</country>
          <doc-number>0103794</doc-number>
          <kind>A</kind>
          <date>20010321</date>
        </document-id>
      </priority-claim>
    </priority-claims>
    <technical-data status="new">
      <classifications-ipcr>
        <classification-ipcr status="new">H03D   3/00        20060101A I20051008RMEP        </classification-ipcr>
        <classification-ipcr status="new">H03D   3/00        20060101C I20051008RMEP        </classification-ipcr>
      </classifications-ipcr>
      <classification-ecla status="new">
        <classification-symbol scheme="EC">H03D   3/00C</classification-symbol>
      </classification-ecla>
      <invention-title load-source="ep" status="new" lang="DE">Vervielfacherschaltung für Sinussignale</invention-title>
      <invention-title load-source="ep" status="new" lang="EN">Multiplier circuit for sine signals</invention-title>
      <invention-title load-source="ep" status="new" lang="FR">Cicuit multiplicateur de signaux sinusoidaux</invention-title>
    </technical-data>
    <parties>
      <applicants>
        <applicant status="new" format="epo">
          <addressbook>
            <name>STMICROELECTRONICS</name>
            <address>
              <country>FR</country>
            </address>
          </addressbook>
        </applicant>
        <applicant status="new" format="intermediate">
          <addressbook>
            <name>STMICROELECTRONICS</name>
          </addressbook>
        </applicant>
        <applicant status="new" format="original">
          <addressbook>
            <last-name>STMicroelectronics</last-name>
            <address>
              <street>29, Boulevard Romain Rolland</street>
              <city>92120 Montrouge</city>
              <country>FR</country>
            </address>
          </addressbook>
        </applicant>
      </applicants>
      <inventors>
        <inventor status="new" format="epo">
          <addressbook>
            <name>GARCIA LUC</name>
            <address>
              <country>FR</country>
            </address>
          </addressbook>
        </inventor>
        <inventor status="new" format="intermediate">
          <addressbook>
            <name>GARCIA, LUC</name>
          </addressbook>
        </inventor>
        <inventor status="new" format="original">
          <addressbook>
            <last-name>GARCIA, LUC</last-name>
            <address>
              <street>Cabinet Ballot, 4 Rue Général Hoche</street>
              <city>56100 Lorient</city>
              <country>FR</country>
            </address>
          </addressbook>
        </inventor>
      </inventors>
      <agents>
        <agent status="new" format="original">
          <addressbook>
            <last-name>Bentz, Jean-Paul</last-name>
            <address>
              <street>Cabinet Ballot 4 rue du Général Hoche BP 855</street>
              <city>56100 Lorient</city>
              <country>FR</country>
            </address>
          </addressbook>
        </agent>
      </agents>
    </parties>
    <international-convention-data>
      <designated-states>
        <ep-contracting-states>
          <country>DE</country>
          <country>FR</country>
          <country>GB</country>
          <country>IT</country>
        </ep-contracting-states>
      </designated-states>
    </international-convention-data>
  </bibliographic-data>
  <abstract load-source="docdb" source="EPO" status="new" lang="EN">
    <p>The circuit comprises two identical multiplication cells (C1,C2), each with two inputs (E1,E2) and an output (S), and an addition circuit (ADD), for adding the output signals of two cells in order to obtain an output signal devoid of a direct component. The input sinusoidal signals (S1(t), S2(t)) are applied to the respective inputs of the first cell (C1), and crossed to the inputs of the second cell (C2). The output signal (O1(t),O2(t)) of the two cells are added to give the output signal (O(t)) of the circuit without the direct component. The two multiplication cells (C1,C2) are paired and implemented in the same integrated circuit. Each multiplication cell (C1,C2) contains two phase-delay elements (Phase  SIMILAR  F1, Phase phi 2), one for each input, and an ideal multiplication circuit. The output signal (O(t)) is sinusoidal, has the frequency doubled, the amplitude equal to the product of two amplitudes, and the direct components cancelled out by addition.</p>
  </abstract>
  <abstract load-source="ep" status="new" lang="FR">
    <p>La présente invention concerne un circuit
multiplicateur de signaux sinusoïdaux apte à produire
un signal sinusoïdal de sortie dépourvu de composante
continue. Selon l'invention, il comporte une première
cellule de multiplication (C1) recevant sur une
première entrée (E1) un premier signal sinusoïdal
(S1(t)) et sur une deuxième entrée (E2) un second
signal sinusoïdal (S2(t)), ladite première cellule de
multiplication délivrant un premier signal de sortie
(O1(t)), une seconde cellule de multiplication (C2)
identique à la première cellule de multiplication (C1)
recevant sur sa première entrée (E1) le second signal
sinusoïdal (S2(t)) et sur sa deuxième entrée (E2) le
premier signal sinusoïdal (S1(t)) et délivrant un
second signal de sortie (O2(t)), et un circuit
additionneur (ADD) pour additionner lesdits premier et
second signaux de sortie afin de générer un signal de
sortie dépourvu de composante continue.</p>
    <p>Application : démodulateurs FM analogiques.
<img id="img-00000001" orientation="unknown" wi="119" img-format="tif" img-content="ad" file="00000001.tif" inline="no" he="100"/></p>
  </abstract>
  <description load-source="ep" status="new" lang="FR">
    <p num="0001">La présente invention concerne un circuit
multiplicateur de signaux sinusoïdaux. L'invention
trouve par exemple son application dans le domaine des
démodulateurs FM analogiques.</p>
    <p num="0002">Les circuits multiplicateurs couramment employés pour
multiplier des signaux sinusoïdaux sont des cellules
asymétriques présentant un décalage de phase entre
leurs entrées. Une cellule de multiplication
asymétrique peut être modélisée sous la forme d'un
circuit multiplicateur parfait à deux entrées ayant sur
chacune de ses entrées un élément introduisant un
retard de phase. Une telle modélisation est montrée à
la figure 1. La cellule de multiplication, référencée
C, comporte deux entrées E1 et E2 recevant des signaux
sinusoïdaux, S1(t) et S2(t), et une sortie S délivrant
un signal sinusoïdal O(t). Dans cette cellule, les
signaux d'entrée S1(t) et S2(t) sont décalés en phase
par des éléments de retard de phase introduisant
respectivement un retard de phase ϕ1 et ϕ2, puis
multipliés par un circuit multiplicateur parfait. Si on
fournit aux entrées E1 et E2 de la cellule de
multiplication respectivement les signaux suivants
S1(t)=A<sub>1</sub>*cos(wt) et S2(t)=A<sub>2</sub>*sin(wt), on obtient à la
sortie de la cellule de multiplication le signal O(t)
suivant:
<img id="img-00010001" orientation="unknown" wi="127" img-format="tif" img-content="mf" file="00010001.tif" inline="no" he="13"/></p>
    <p num="0003">Le signal de sortie O(t) comporte une composante
sinusoïdale (A<sub>1</sub>A<sub>2</sub>/2)*sin(2wt-ϕ1-ϕ2) et une composante
continue (A<sub>1</sub>A<sub>2</sub>/2)*sin(ϕ1-ϕ2) correspondant à un
décalage ("offset" en langue anglaise) en amplitude du
signal de sortie.</p>
    <p num="0004">Un but de l'invention est de proposer un circuit
multiplicateur apte à délivrer un signal de sortie
dépourvu de composante continue.</p>
    <p num="0005">L'invention a donc pour objet un circuit multiplicateur
de signaux sinusoïdaux apte à produire un signal
sinusoïdal de sortie dépourvu de composante continue,
comportant une première cellule de multiplication
recevant sur une première entrée un premier signal
sinusoïdal et sur une deuxième entrée un second signal
sinusoïdal, ladite première cellule de multiplication
délivrant un premier signal de sortie, caractérisé en
ce qu'il comporte en outre:
<ul list-style="bullet"><li>une seconde cellule de multiplication identique à la
première cellule de multiplication recevant sur sa
première entrée le second signal sinusoïdal et sur sa
deuxième entrée le premier signal sinusoïdal et
délivrant un second signal de sortie, et</li><li>un circuit additionneur pour additionner lesdits
premier et second signaux de sortie afin de générer un
signal de sortie dépourvu de composante continue.</li></ul></p>
    <p num="0006">Cette caractéristique et les différents avantages de
l'invention apparaítront à la lecture de la description
détaillée qui suit et qui est faite en référence aux
dessins annexés, parmi lesquels :
<ul list-style="bullet"><li>la figure 1, déjà décrite, représente une
modélisation d'une cellule de multiplication
classique; et</li><li>la figure 2 représente un mode de réalisation du
circuit multiplicateur de l'invention.</li></ul>
Selon l'invention, on utilise deux cellules de
multiplication classiques identiques et un circuit
additionneur. Un mode de réalisation du circuit
multiplicateur selon l'invention est représenté à la
figure 2. Il comporte deux cellules de multiplication
C1 et C2 identiques à la cellule illustrée à la figure
1. Le signal sinusoïdal S1(t) est appliqué sur l'entrée
E1 de la cellule de multiplication C1 et sur l'entrée
E2 de la cellule de multiplication C2. A l'inverse, le
signal sinusoïdal S2(t) est appliqué sur l'entrée E2 de
la cellule de multiplication C1 et sur l'entrée E1 de
la cellule de multiplication C2. Les signaux de sortie,
notés O1(t) et 02(t), sont additionnés entre eux par un
circuit additionneur ADD. Le signal obtenu à la sortie
du circuit additionneur est donné par la formule
suivante :
<st32:df xmlns:st32="http://www.ir-facility.org/ns/st32/" align="center">O(t)= A<st32:sub pos="post">1</st32:sub>A<st32:sub pos="post">2</st32:sub>*sin(2wt-ϕ1-ϕ2)<st32:break type="required"/>
+ (A<st32:sub pos="post">1</st32:sub>A<st32:sub pos="post">2</st32:sub>/2)*sin(ϕ1-ϕ2)<st32:break type="required"/>
+ (A<st32:sub pos="post">1</st32:sub>A<st32:sub pos="post">2</st32:sub>/2)*sin(ϕ2-ϕ1) 
soit O(t)= A<st32:sub pos="post">1</st32:sub>A<st32:sub pos="post">2</st32:sub>*sin(2wt-ϕ1-ϕ2)</st32:df></p>
    <p num="0007">Le signal de sortie O(t) ne comporte plus de décalage
en amplitude.</p>
    <p num="0008">Pour que le circuit fonctionne correctement, il faut
que les deux cellules de multiplication aient le même
défaut. C'est pourquoi, les cellules de multiplication
C1 et C2 sont appairées et réalisées dans le même
circuit intégré.</p>
  </description>
  <claims load-source="ep" status="new" lang="FR">
    <claim num="1">
      <claim-text>Circuit multiplicateur de signaux sinusoïdaux apte à
produire un signal sinusoïdal de sortie dépourvu de
composante continue, comportant une première cellule de
multiplication (C1) recevant sur une première entrée
(E1) un premier signal sinusoïdal (S1(t)) et sur une
deuxième entrée (E2) un second signal sinusoïdal
(S2(t)), ladite première cellule de multiplication
délivrant un premier signal de sortie (O1(t)),
caractérisé en ce qu'il comporte en outre:
<claim-text><claim-text>une seconde cellule de multiplication (C2) identique
à la première cellule de multiplication (C1) recevant
sur sa première entrée (E1) le second signal sinusoïdal
(S2(t)) et sur sa deuxième entrée (E2) le premier
signal sinusoïdal (S1(t)) et délivrant un second signal
de sortie (O2(t)), et</claim-text><claim-text>un circuit additionneur (ADD) pour additionner
lesdits premier et second signaux de sortie
(O1(t),O2(t)) afin de générer un signal de sortie
dépourvu de composante continue.</claim-text></claim-text></claim-text>
    </claim>
    <claim num="2">
      <claim-text>Circuit multiplicateur selon la revendication 1,
caractérisé en ce que lesdites première et seconde
cellules de multiplication (C1,C2) sont appairées et
réalisées sur le même circuit intégré.</claim-text>
    </claim>
  </claims>
  <copyright>User acknowledges that the Information Retrieval Facility (IRF) and its third party providers retain all right, title and interest in and to this xml under applicable copyright laws. User acquires no ownership rights to this xml including but not limited to its format. User hereby accepts the terms and conditions of the Licence Agreement set forth at http://www.ir-facility.org/legal/marec/data_licence</copyright>
</patent-document>
