<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(360,430)" to="(420,430)"/>
    <wire from="(240,450)" to="(300,450)"/>
    <wire from="(370,290)" to="(420,290)"/>
    <wire from="(160,300)" to="(160,320)"/>
    <wire from="(160,360)" to="(160,380)"/>
    <wire from="(270,310)" to="(270,340)"/>
    <wire from="(160,380)" to="(160,410)"/>
    <wire from="(260,410)" to="(300,410)"/>
    <wire from="(160,410)" to="(180,410)"/>
    <wire from="(180,390)" to="(200,390)"/>
    <wire from="(180,430)" to="(200,430)"/>
    <wire from="(260,340)" to="(270,340)"/>
    <wire from="(240,270)" to="(310,270)"/>
    <wire from="(110,230)" to="(240,230)"/>
    <wire from="(110,470)" to="(240,470)"/>
    <wire from="(420,330)" to="(470,330)"/>
    <wire from="(420,370)" to="(470,370)"/>
    <wire from="(110,380)" to="(160,380)"/>
    <wire from="(110,300)" to="(160,300)"/>
    <wire from="(180,390)" to="(180,410)"/>
    <wire from="(180,410)" to="(180,430)"/>
    <wire from="(240,450)" to="(240,470)"/>
    <wire from="(160,360)" to="(200,360)"/>
    <wire from="(160,320)" to="(200,320)"/>
    <wire from="(270,310)" to="(310,310)"/>
    <wire from="(530,350)" to="(1020,350)"/>
    <wire from="(240,230)" to="(240,270)"/>
    <wire from="(420,290)" to="(420,330)"/>
    <wire from="(420,370)" to="(420,430)"/>
    <comp lib="1" loc="(260,340)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(260,410)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(110,380)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(75,386)" name="Text">
      <a name="text" val="C"/>
    </comp>
    <comp lib="1" loc="(370,290)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(77,305)" name="Text">
      <a name="text" val="B"/>
    </comp>
    <comp lib="1" loc="(530,350)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(78,234)" name="Text">
      <a name="text" val="A"/>
    </comp>
    <comp lib="1" loc="(360,430)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(110,300)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(110,230)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(332,71)" name="Text">
      <a name="text" val="F = AC' + AB' + C'D"/>
    </comp>
    <comp lib="0" loc="(1020,350)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="6" loc="(77,474)" name="Text">
      <a name="text" val="D"/>
    </comp>
    <comp lib="0" loc="(110,470)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
