/* Generated by Yosys 0.11+20 (git sha1 UNKNOWN, gcc 9.4.0-1ubuntu1~20.04.1 -fPIC -Os) */

(* cells_not_processed =  1  *)
module i1(V27_0, V7_1, V7_2, V7_3, V7_4, V7_5, V7_6, V7_7, V8_0, V9_0, V10_0, V11_0, V12_0, V13_0, V14_0, V15_0, V16_0, V17_0, V18_0, V29_0, V27_3
, V22_2, V22_3, V22_4, V22_5, V27_1, V27_2, V27_4, V28_0, V30_0, V31_0, V32_0, V33_0, V34_0, V35_0, V36_0, V37_0, V38_0);
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  wire _19_;
  wire _20_;
  wire _21_;
  wire _22_;
  input V10_0;
  input V11_0;
  input V12_0;
  input V13_0;
  input V14_0;
  input V15_0;
  input V16_0;
  input V17_0;
  input V18_0;
  input V22_2;
  input V22_3;
  input V22_4;
  input V22_5;
  input V27_0;
  output V27_1;
  output V27_2;
  input V27_3;
  output V27_4;
  output V28_0;
  input V29_0;
  output V30_0;
  output V31_0;
  output V32_0;
  output V33_0;
  output V34_0;
  output V35_0;
  output V36_0;
  output V37_0;
  output V38_0;
  input V7_1;
  input V7_2;
  input V7_3;
  input V7_4;
  input V7_5;
  input V7_6;
  input V7_7;
  input V8_0;
  input V9_0;
  INVX1 _23_ (
    .A(V15_0),
    .Y(_00_)
  );
  INVX1 _24_ (
    .A(V14_0),
    .Y(_01_)
  );
  NOR2X1 _25_ (
    .A(V13_0),
    .B(V12_0),
    .Y(_02_)
  );
  NAND3X1 _26_ (
    .A(_02_),
    .B(_00_),
    .C(_01_),
    .Y(V38_0)
  );
  INVX1 _27_ (
    .A(V16_0),
    .Y(_03_)
  );
  NOR2X1 _28_ (
    .A(_03_),
    .B(V22_5),
    .Y(V37_0)
  );
  INVX1 _29_ (
    .A(V22_4),
    .Y(_04_)
  );
  INVX1 _30_ (
    .A(V17_0),
    .Y(_05_)
  );
  NOR3X1 _31_ (
    .A(_04_),
    .B(V22_5),
    .C(_05_),
    .Y(V36_0)
  );
  NOR3X1 _32_ (
    .A(_01_),
    .B(V22_5),
    .C(_04_),
    .Y(V35_0)
  );
  INVX1 _33_ (
    .A(V22_3),
    .Y(_06_)
  );
  NOR3X1 _34_ (
    .A(_06_),
    .B(V22_5),
    .C(_05_),
    .Y(V34_0)
  );
  NOR3X1 _35_ (
    .A(_01_),
    .B(V22_5),
    .C(_06_),
    .Y(V33_0)
  );
  AND2X2 _36_ (
    .A(V22_5),
    .B(V11_0),
    .Y(V32_0)
  );
  AND2X2 _37_ (
    .A(V22_5),
    .B(V18_0),
    .Y(V30_0)
  );
  INVX1 _38_ (
    .A(V29_0),
    .Y(_07_)
  );
  OR2X2 _39_ (
    .A(V7_6),
    .B(V7_5),
    .Y(_08_)
  );
  OR2X2 _40_ (
    .A(V7_7),
    .B(_08_),
    .Y(_09_)
  );
  OR2X2 _41_ (
    .A(V7_2),
    .B(V7_1),
    .Y(_10_)
  );
  OR2X2 _42_ (
    .A(V7_4),
    .B(V7_3),
    .Y(_11_)
  );
  OR2X2 _43_ (
    .A(_10_),
    .B(_11_),
    .Y(_12_)
  );
  OR2X2 _44_ (
    .A(_09_),
    .B(_12_),
    .Y(_13_)
  );
  NOR3X1 _45_ (
    .A(_13_),
    .B(_07_),
    .C(V8_0),
    .Y(_14_)
  );
  OR2X2 _46_ (
    .A(V10_0),
    .B(_14_),
    .Y(V28_0)
  );
  OR2X2 _47_ (
    .A(V27_3),
    .B(V22_2),
    .Y(V27_4)
  );
  INVX1 _48_ (
    .A(V9_0),
    .Y(_15_)
  );
  AND2X2 _49_ (
    .A(_15_),
    .B(V8_0),
    .Y(_16_)
  );
  OR2X2 _50_ (
    .A(_16_),
    .B(_13_),
    .Y(_17_)
  );
  INVX1 _51_ (
    .A(V27_0),
    .Y(_18_)
  );
  AOI21X1 _52_ (
    .A(_18_),
    .B(_13_),
    .C(_07_),
    .Y(_19_)
  );
  AND2X2 _53_ (
    .A(_19_),
    .B(_17_),
    .Y(V27_2)
  );
  INVX1 _54_ (
    .A(V8_0),
    .Y(_20_)
  );
  AND2X2 _55_ (
    .A(_20_),
    .B(V9_0),
    .Y(_21_)
  );
  OAI21X1 _56_ (
    .A(_21_),
    .B(_17_),
    .C(V27_0),
    .Y(_22_)
  );
  AND2X2 _57_ (
    .A(_22_),
    .B(V29_0),
    .Y(V27_1)
  );
  assign V31_0 = V11_0;
endmodule
