vcs -lca -debug_access+all -sverilog design_files/*.sv verif/*.sv tests/*.sv testbench.sv
./simv -gui &
