<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
<channel>
  <title>Intel | Coelacanth&#39;s Dream</title>
  <link>https://www.coelacanth-dream.com/categories/intel/</link>
  <description>Intel | Coelacanth's Dream</description>
  <generator>Hugo -- gohugo.io</generator>

  <lastBuildDate>Tue, 24 Aug 2021 02:56:55 +0900</lastBuildDate>
  <language>ja</language><copyright>Copyright 2020-2021, Umio-Yasuno</copyright><atom:link href="https://www.coelacanth-dream.com/categories/intel/index.xml" rel="self" type="application/rss+xml" /><item>
      <title>Intel Architecture Day 2021 個人的まとめ　―― Gracemont, Golden Cove, Alder Lake</title>
      <link>https://www.coelacanth-dream.com/posts/2021/08/24/intel-arch-day-2021/</link>
      
    </item><item>
      <title>Alder Lake-P/M の PL4 参考値と Brya の設定値</title>
      <link>https://www.coelacanth-dream.com/posts/2021/08/12/intel-adl-pl4/</link>
      
    </item><item>
      <title>Linux Kernel に Intel Xe-HP SDV, DG2 をサポートする最初のパッチが投稿される</title>
      <link>https://www.coelacanth-dream.com/posts/2021/07/02/intel-xe_hp-dg2-linux-kernel-patch/</link>
      
    </item><item>
      <title>Intel、Lakefield の GPU Programmer&amp;#39;s Reference Manuals を公開</title>
      <link>https://www.coelacanth-dream.com/posts/2021/06/19/intel-lkf-gpu-prm/</link>
      
    </item><item>
      <title>Intel Xe-HP EU に追加されるパイプラインと増加するスレッド/レジスタファイル</title>
      <link>https://www.coelacanth-dream.com/posts/2021/06/08/intel-xe_hp-thread-reg-pipe/</link>
      
    </item><item>
      <title>Alder Lake-P/M のステッピング、PL1/PL2 参考値</title>
      <link>https://www.coelacanth-dream.com/posts/2021/05/26/adl-recent-info-2021-05-26/</link>
      
    </item><item>
      <title>Alder Lake (Golden Cove &#43; Gracemont) のキャッシュ詳細</title>
      <link>https://www.coelacanth-dream.com/posts/2021/05/22/adl-cache-detail/</link>
      
    </item><item>
      <title>Intel Sapphire Rapids は Golden Coveアーキテクチャ</title>
      <link>https://www.coelacanth-dream.com/posts/2021/05/20/intel-spr-golden_cove/</link>
      
    </item><item>
      <title>Alder Lake では BIOS から一方の CPUタイプを無効化可能</title>
      <link>https://www.coelacanth-dream.com/posts/2021/04/29/adl-cpu-type/</link>
      
    </item><item>
      <title>GCC、LLVM に Rocket Lake のオプションが追加</title>
      <link>https://www.coelacanth-dream.com/posts/2021/04/12/add-rkl-opt-to-compiler/</link>
      
    </item><item>
      <title>Intel Kaby Lake 周りの CPU Stepping を整理するパッチ</title>
      <link>https://www.coelacanth-dream.com/posts/2021/04/09/intel-kbl-complex/</link>
      
    </item><item>
      <title>2つの非同期パイプラインが追加される Xe-HP EU</title>
      <link>https://www.coelacanth-dream.com/posts/2021/04/02/xehp-add-two-async-pipeline/</link>
      
    </item><item>
      <title>47個のタイルで構成される Intel Ponte Vecchio</title>
      <link>https://www.coelacanth-dream.com/posts/2021/03/26/intel-pvc-47-tiles/</link>
      
    </item><item>
      <title>Intel Lightning Mountain を追う</title>
      <link>https://www.coelacanth-dream.com/posts/2021/03/23/intel-lgm-soc/</link>
      
    </item><item>
      <title>Linux Kernel に Intel Alder Lake-P をサポートするパッチが投稿される　―― ディスプレイエンジンに 「XE_LPD」</title>
      <link>https://www.coelacanth-dream.com/posts/2021/03/12/intel-adl_p-xe_lpd/</link>
      
    </item><item>
      <title>Intel、Display13 改め 「XE_LPD」 をサポートするパッチを投稿　―― 今後は独立して各 IP が更新されるように</title>
      <link>https://www.coelacanth-dream.com/posts/2021/03/12/intel-xe_lpd-display13/</link>
      
    </item><item>
      <title>Intel Alder Lake-P のブートログ</title>
      <link>https://www.coelacanth-dream.com/posts/2021/03/11/alder_lake-bootlog/</link>
      
    </item><item>
      <title>Intel Meteor Lake の次世代は「Lunar Lake」、Ethernetコントローラーの初期サポートパッチが投稿される</title>
      <link>https://www.coelacanth-dream.com/posts/2021/03/07/intel-lunar_lake/</link>
      
    </item><item>
      <title>Intel、DG1/Iris Xe Max PRM を公開</title>
      <link>https://www.coelacanth-dream.com/posts/2021/02/20/intel-dg1-prm/</link>
      
    </item><item>
      <title>ALDERLAKE_L と Alder Lake-P/M</title>
      <link>https://www.coelacanth-dream.com/posts/2021/02/09/alderlake_l/</link>
      
    </item><item>
      <title>Linux Kernel に 「Intel Display13」をサポートする最初のパッチが投稿される</title>
      <link>https://www.coelacanth-dream.com/posts/2021/01/29/intel-display13/</link>
      
    </item><item>
      <title>Raja Koduri氏が Xe-HPC のチップ構成とパッケージを公開</title>
      <link>https://www.coelacanth-dream.com/posts/2021/01/27/xe-hpc-package/</link>
      
    </item><item>
      <title>Alder Lake-M 関連のパッチが Coreboot に投稿される　―― ADL-M は ADL-P の I/O 縮小版か</title>
      <link>https://www.coelacanth-dream.com/posts/2021/01/21/adl_m-coreboot/</link>
      
    </item><item>
      <title>Intel、Rocket Lake、Tiger Lake-H、Jasper Lake など新世代プロセッサを正式発表</title>
      <link>https://www.coelacanth-dream.com/posts/2021/01/12/intel-ces2021-rkl-jsl-adl_s/</link>
      
    </item><item>
      <title>Intel Sapphire Rapids は AVX512_FP16 をサポート</title>
      <link>https://www.coelacanth-dream.com/posts/2021/01/11/intel-spr-avx512_fp16/</link>
      
    </item><item>
      <title>Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える</title>
      <link>https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/</link>
      
    </item><item>
      <title>Tiger Lake-H のブートログ、lscpu、lspci ……</title>
      <link>https://www.coelacanth-dream.com/posts/2020/12/23/tgl-h-log-lscpu-lspci/</link>
      
    </item><item>
      <title>Hot Chips 32 のスライド資料がパブリックに</title>
      <link>https://www.coelacanth-dream.com/posts/2020/12/23/hc32-public/</link>
      
    </item><item>
      <title>Intel Xe GPU 近況　――  Xe-HPのメモリリージョン, PXP, Iris Xe MAX のサポート状況</title>
      <link>https://www.coelacanth-dream.com/posts/2020/12/21/intel-xe-dgpu-recent-info/</link>
      
    </item><item>
      <title>Alder Lake-P を搭載する Chromebookボード 「Brya」、そして Alder Lake-M</title>
      <link>https://www.coelacanth-dream.com/posts/2020/12/02/adl-p-chromebook-board-adl-m/</link>
      
    </item><item>
      <title>Intel、サーバー向け GPU 「SG1」 と搭載カードを正式発表</title>
      <link>https://www.coelacanth-dream.com/posts/2020/11/12/intel-sg1/</link>
      
    </item><item>
      <title>Intel、モバイル向け dGPU 「Iris Xe Max」 を正式発表</title>
      <link>https://www.coelacanth-dream.com/posts/2020/11/01/intel-iris-xe-max/</link>
      
    </item><item>
      <title>Intel Rocket Lake-S の概要を発表　―― Cypress Cove の詳細はまだ、AV1 HWエンコードには非対応</title>
      <link>https://www.coelacanth-dream.com/posts/2020/10/30/intel-rkl/</link>
      
    </item><item>
      <title>Intel Alder Lake-S GPU には Rocket Lake 同様 GT0.5 バリアントが存在</title>
      <link>https://www.coelacanth-dream.com/posts/2020/10/27/intel-adls-gt05-gt1/</link>
      
    </item><item>
      <title>気になる Jasper Lake のキャッシュ構成　―― 【追記】 Snow Ridge と Elkhart Lake について訂正</title>
      <link>https://www.coelacanth-dream.com/posts/2020/10/24/intel-jsl-cache/</link>
      
    </item><item>
      <title>Linux Kenrel に Intel Alder Lake-S GPU をサポートするパッチが投稿される</title>
      <link>https://www.coelacanth-dream.com/posts/2020/10/21/intel-adl_s-linux-kernel-patch/</link>
      
    </item><item>
      <title>Intel Gen12 GPU で増設された L1データキャッシュの効果</title>
      <link>https://www.coelacanth-dream.com/posts/2020/10/13/tgl-gen12-l1cache/</link>
      
    </item><item>
      <title>Intel Alder Lake-S のベンチマーク結果から読むキャッシュ構成　【追記 2020-10-07】16-Core/24-Thread?</title>
      <link>https://www.coelacanth-dream.com/posts/2020/10/06/intel-adls-benchmark-cache/</link>
      
    </item><item>
      <title>Cannon Lake を追う</title>
      <link>https://www.coelacanth-dream.com/posts/2020/09/29/intel-cnl-chase/</link>
      
    </item><item>
      <title>Intel Elkhart Lake 発表、その詳細</title>
      <link>https://www.coelacanth-dream.com/posts/2020/09/24/intel-atom-ehl-tgl/</link>
      
    </item><item>
      <title>Intel Alder Lake-S の GPU は Gen12アーキテクチャ</title>
      <link>https://www.coelacanth-dream.com/posts/2020/09/14/intel-adls-gen12-gpu/</link>
      
    </item><item>
      <title>XDC2020 注目の講演　―― ACO, P2P DMA, レイトレーシング……</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/25/xdc2020-talks/</link>
      
    </item><item>
      <title>Intel Jasper Lake データベース</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/16/intel-jasper_lake-database/</link>
      
    </item><item>
      <title>Intel Architecture Day 2020 個人的まとめ　―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/14/intel-architecture-day-2020/</link>
      
    </item><item>
      <title>Coreboot へのパッチから Intel Alder Lake-S/P のコア構成が判明か</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/04/intel-adl-core-config/</link>
      
    </item><item>
      <title>Coreboot に Alder Lake のデバイスIDが追加　―― ADL-S の GPU は最大で GT1、ADL-P は GT2 か</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/04/adl-coreboot/</link>
      
    </item><item>
      <title>Intel Tiger Lake は &amp;#34;Power Limit4&amp;#34; をサポート</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/29/intel-tgl-pl4-support/</link>
      
    </item><item>
      <title>Intel Rocket Lake は AVX-512 をサポート &amp;amp; 推測</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/23/intel-rocket_lake-support-avx512/</link>
      
    </item><item>
      <title>Intel Alder Lake が ハイブリッドコア構成を取ることが確かに</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/21/intel-adl-hybrid-core/</link>
      
    </item><item>
      <title>Intel、GCC に Sapphire Rapids と Alder Lake をサポートするパッチを投稿</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/10/intel-gcc-patch-spr-adl/</link>
      
    </item><item>
      <title>Intel Gen12 GPU は AV1コーディックのHWデコードをサポート</title>
      <link>https://www.coelacanth-dream.com/posts/2020/07/09/intel-gen12-av1-decode/</link>
      
    </item><item>
      <title>Intel Rocket Lake のキャッシュ構成は Ice Lake と同様か &amp;amp; 推測</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/28/intel-rocketlake-cache-guess/</link>
      
    </item><item>
      <title>Intel、media-driver に DG1 へ向けたパッチを投稿　―― GPGPUに傾いた DG1 のキャッシュ設定</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/25/intel-media-driver-dg1/</link>
      
    </item><item>
      <title>Intel、DG1 において OpenCL と oneAPI Level Zero をサポート　―― 巨大なキャッシュを持つ DG1</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/20/intel-dg1-support-opencl-levelzero/</link>
      
    </item><item>
      <title>Intel、Lakefiled を正式発表 &amp;amp; AVX命令には非対応？</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/13/intel-lakefiled-without-avx/</link>
      
    </item><item>
      <title>Intel Alder Lake、Sapphire Rapids にて追加される2つの命令 ――AVX2 VNNI /HFNI</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/26/intel-adl-spr-new-inst/</link>
      
    </item><item>
      <title>Intel、DG1 に向けた一連の Linux Kernel パッチを投稿</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/21/intel-send-kernel-patch-dg1/</link>
      
    </item><item>
      <title>Intel 10nm プロセッサを搭載した Chromebook ボード</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/13/intel-10nm-processor-chromebook/</link>
      
    </item><item>
      <title>Intel、オープンソースドライバーに DG1 と Rocket Lake の関するコードを追加 ――DG1 は 96EU、RKL は 16EU または 32EU</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/08/intel-add-dg1-rkl-oss-driver/</link>
      
    </item><item>
      <title>Alder Lake の噂と推測 ――Alder Lake は現実に向けたプロセッサか</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/07/alderlake-rumor-guess/</link>
      
    </item><item>
      <title>Rocket Lakeの噂、そこからの推測</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/04/rocketlake-rumor-guess/</link>
      
    </item><item>
      <title>ChromiumOSへのパッチから Alderlake-S / Alderlake-P を確認</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/01/vboot-code-add-alderlake/</link>
      
    </item><item>
      <title>Intel、Rocket Lake 一連の Linux Kernelパッチを投稿</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/01/intel-send-kernel-patch-rocketlake/</link>
      
    </item><item>
      <title>Intel Comet Lake PCHを整理する ――LPDDR4とか22nmとか</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/01/intel-cometlake-pch-arr/</link>
      
    </item><item>
      <title>Intel Atom Tremont関連のコードネームを整理する</title>
      <link>https://www.coelacanth-dream.com/posts/2020/04/20/intel-atom-tremont-codename-arr/</link>
      
    </item><item>
      <title>Intel、拡張命令リファレンスをアップデート (Sapphire Rapids /Alder Lake /ハイブリッドプロセッサ)</title>
      <link>https://www.coelacanth-dream.com/posts/2020/04/01/intel-isa-extensiton-update-sapphirerapids-alderlake/</link>
      
    </item><item>
      <title>謎のIntel SoMaチップ推測</title>
      <link>https://www.coelacanth-dream.com/posts/2020/03/03/intel-unknown-soma/</link>
      
    </item><item>
      <title>Intel NUC Compute Elementsの軽い解説とまとめ</title>
      <link>https://www.coelacanth-dream.com/posts/2020/01/25/intel-nuc-compute-elements-configuration/</link>
      
    </item><item>
      <title>Thunderbolt 4の速度はThunderbolt 3、USB4と変わらず</title>
      <link>https://www.coelacanth-dream.com/posts/2020/01/12/tb4-eq-tb3-eq-usb4/</link>
      
    </item><item>
      <title>Intelが開発者向けのPCIeカード型DG1を公開</title>
      <link>https://www.coelacanth-dream.com/posts/2020/01/10/intel-dg1-unveil/</link>
      
    </item><item>
      <title>Intel PCH Matome (Coreboot編)</title>
      <link>https://www.coelacanth-dream.com/posts/2019/12/04/intel-pch-matome-coreboot/</link>
      
    </item><item>
      <title>Intel PCH Matome</title>
      <link>https://www.coelacanth-dream.com/posts/2019/12/02/intel-pch-matome/</link>
      
    </item><item>
      <title>Intel GPU Matome (Gen10/11/12)</title>
      <link>https://www.coelacanth-dream.com/posts/2019/12/01/intel-gpu-matome/</link>
      
    </item></channel>
</rss>
