# Verilog-layer1-08.03

![image](https://github.com/YunJoongChul/Verilog-layer1-08.03/assets/86291432/c0c4f201-c547-4ce5-88ec-51de25b80c9b)

1.ram 데이터 리드해서 확인필요(확인 결과 : wea 는  넘어가기전에 켜줘야함 
ex) cnt 24에 값을 넣는다면 23에 1이되게해야함 왜냐하면 nonblocking이므로 다음 클락에 en 신호 켜짐)
