# 02A 基于Vivado的FPGA开发流程实践

- 开发流程的概念非常重要
- Verilog，状态机，线性序列机学习仿真

## 学习的目标

- 写一套硬件描述语言，能够在指定的硬件平台上实现相应的功能。

## 基本开发流程

### 设计定义

- 让LED一秒闪烁一次

### 设计输入

1. 编写逻辑（使用Verilog代码描述逻辑）
2. 画逻辑图
3. 使用IP(公司使用)

### 综合工具

- 由专业的EDA软件提供（Quartus，Vivado）
- 你所写的代码究竟写的是什么逻辑
- 对所写的逻辑描述内容进行分析，并得到逻辑门级别的电路内容

### 功能仿真（逻辑仿真）

- 使用专门的仿真工具进行仿真，验证设计的逻辑功能够实现
- 仿真是理想情况，可靠度不高，不要依赖仿真（X）
- 对于数字电路来说，仿真基本接近真实情况
- 后仿真更加接近真实情况
- 如果发现功能不正常，修改设计

### 布局布线

- 在指定器件上将设计的逻辑电路实现

<img src="https://lgy0404.oss-cn-shanghai.aliyuncs.com/typoraimage-20230919215454486.png" alt="image-20230919215454486" style="zoom:80%;" />

### **分析性能**

- 让程序在目标板上正常工作，(功能正常、性能稳定)
- 方法1：时序仿真（非常耗费时间）
- 方法2：静态时序分析
- 性能不满足？回到设计输入，修改后重来
- 性能满足？下载到板子上，查看运行结果

### 板级调试